Nothing Special   »   [go: up one dir, main page]

JP2011029912A - 基準電圧回路及び電子機器 - Google Patents

基準電圧回路及び電子機器 Download PDF

Info

Publication number
JP2011029912A
JP2011029912A JP2009173384A JP2009173384A JP2011029912A JP 2011029912 A JP2011029912 A JP 2011029912A JP 2009173384 A JP2009173384 A JP 2009173384A JP 2009173384 A JP2009173384 A JP 2009173384A JP 2011029912 A JP2011029912 A JP 2011029912A
Authority
JP
Japan
Prior art keywords
mos transistor
type mos
depletion type
channel depletion
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009173384A
Other languages
English (en)
Other versions
JP5306094B2 (ja
Inventor
Takashi Imura
多加志 井村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2009173384A priority Critical patent/JP5306094B2/ja
Priority to TW99115668A priority patent/TWI474150B/zh
Priority to KR1020100048558A priority patent/KR101355684B1/ko
Priority to US12/813,004 priority patent/US8212545B2/en
Priority to CN201010238059.6A priority patent/CN101963819B/zh
Publication of JP2011029912A publication Critical patent/JP2011029912A/ja
Application granted granted Critical
Publication of JP5306094B2 publication Critical patent/JP5306094B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

【課題】電源電圧変動除去比を悪化させることなく、低電圧動作を維持したまま消費電流の低い基準電圧回路を実現すること。
【解決手段】ED型基準電圧のデプレッショントランジスタを直列に接続した複数のデプレッショントランジスタで構成し、カスコード用デプレッショントランジスタのゲート端子をED型基準電圧のデプレッショントランジスタの接続点に接続する構成とした。
【選択図】図1

Description

本発明は半導体装置に関し、より詳しくは電源電圧の変動に対して出力電圧の変動が小さく低電圧動作化、低消費電流化が可能な基準電圧回路に関する。
アナログ回路の電源電圧変動除去比を改善する目的で、カスコード回路を付加する手法は従来から、広く用いられてきている。さらに、電源電圧変動除去比を改善しつつ低電圧動作可能な基準電圧回路が用いられている(例えば、特許文献1参照)。図4に従来の基準電圧回路の回路図を示す。
Nチャネルデプレッション型トランジスタ301ならびにNチャネルエンハンスメント型MOSトランジスタ302はED型基準電圧回路310を構成しており、ED型基準電圧回路310に対して直列にカスコード回路として動作するNチャネルデプレッション型トランジスタ303が接続されている。Nチャネルエンハンスメント型MOSトランジスタ302に並列に制御電流源であるNチャネルエンハンスメント型MOSトランジスタ304が接続され、ゲート端子とソース端子が接続されたNチャネルデプレッション型MOSトランジスタ305がNチャネルエンハンスメント型MOSトランジスタ304に直列に接続されている。さらに、Nチャネルデプレッション型MOSトランジスタ305のソース端子がNチャネルデプレッション型トランジスタ303のゲート端子に接続される。Nチャネルエンハンスメント型MOSトランジスタ304およびNチャネルデプレッション型MOSトランジスタ305は、カスコード回路として動作するNチャネルデプレッション型トランジスタ303に対して一定のバイアス電圧を供給するバイアス回路311となっている。
上述の回路において、Nチャネルエンハンスメント型MOSトランジスタ302と304およびNチャネルデプレッション型MOSトランジスタ303と305の特性およびトランスコンダクタンス係数も等しいとする。この場合には、各々のデプレッション型トランジスタのソース・バックゲート間電圧−ドレイン電流特性が等しくなり、かつドレイン電流が等しくなるため、各々のデプレッション型トランジスタのソース電位は等しくなる。
ここで、MOSトランジスタ305のソース電位は以下の方法にてNチャネルデプレッション型MOSトランジスタ303のソース電位よりも下げる事が可能となる。
1)Nチャネルエンハンスメント型MOSトランジスタ302のトランスコンダクタンス係数に対して、L長を固定してW長を大きくするなどしてNチャネルエンハンスメント型MOSトランジスタ304のトランジスタのトランスコンダクタンス係数を大きくする。
2)Nチャネルデプレッション型MOSトランジスタ303のトランスコンダクタンス係数に対してNチャネルデプレッション型MOSトランジスタ305のトランジスタのトランスコンダクタンス係数を小さくする。
3)1および2の両方を実施する。
このようにすることで、図4の基準電圧回路は低電圧動作が可能となる。
特開2007-266715号公報
しかしながら上述の基準電圧回路は、Nチャネルデプレッション型トランジスタ305からNチャネルエンハンスメント型MOSトランジスタ304の経路と、Nチャネルデプレッション型トランジスタ303からED型基準電圧回路310の経路の、2つの経路で電流が流れるため、消費電流が多くなることが欠点であった。
本発明は、以上のような課題を解決するために考案されたものであり、低電圧動作や電源電圧変動除去比を悪化させることなく、より低い消費電流で動作する基準電圧回路を実現するものである。
従来の課題を解決するために、本発明の基準電圧回路はカスコード用デプレッショントランジスタを設け、基準電圧を決定するデプレッショントランジスタを複数のデプレッショントランジスタで構成し、第1のデプレッショントランジスタのドレインと第2のデプレッショントランジスタのソースの接続点をカスコード用デプレッショントランジスタのゲート端子に接続する構成とした。
本発明の基準電圧回路は、従来の回路と比較して、低電圧動作や電源電圧変動除去比を悪化させることなく、より低い消費電流で動作する基準電圧回路を提供することができる。
本発明の基準電圧回路の第一の実施形態を示す回路図である。 本発明の基準電圧回路の第二の実施形態を示す回路図である。 本発明の基準電圧回路の第三の実施形態を示す回路図である。 従来の基準電圧回路の回路図である。
図1は、本発明の基準電圧回路の第一の実施形態を示す回路図である。
本実施形態の基準電圧回路は、電源端子101とGND端子100とNチャネルエンハンスメント型MOSトランジスタ1とNチャネルデプレッション型トランジスタ2とNチャネルデプレッション型トランジスタ3とNチャネルデプレッション型トランジスタ4と出力端子102を備えている。
Nチャネルデプレッション型MOSトランジスタ2とNチャネルデプレッション型MOSトランジスタ3は、ゲートを共通に接続され、直列に接続されている。さらに、Nチャネルエンハンスメント型MOSトランジスタ1と、ゲートを共通に接続され、直列に接続されている。すなわち、Nチャネルエンハンスメント型MOSトランジスタ1とNチャネルデプレッション型MOSトランジスタ2及びNチャネルデプレッション型MOSトランジスタ3は、ED型基準電圧回路110を構成している。
Nチャネルデプレッション型MOSトランジスタ4は、ゲートをNチャネルデプレッション型MOSトランジスタ2のドレインおよびNチャネルデプレッション型MOSトランジスタ3のソースに接続され、ソースをNチャネルデプレッション型MOSトランジスタ3のドレインに接続され、ドレインを電源端子101に接続され、バックゲートはGND端子100に接続される。すなわち、Nチャネルデプレッション型MOSトランジスタ4は、ED型基準電圧回路110に対してカスコード回路として機能している。
ED型基準電圧回路110は、Nチャネルデプレッション型MOSトランジスタ2のソースとNチャネルエンハンスメント型MOSトランジスタ1のドレインの接続点を出力端子としている。また、Nチャネルデプレッション型MOSトランジスタ2とNチャネルデプレッション型MOSトランジスタ3は1個以上のトランジスタで構成されている。
上述の回路において、Nチャネルデプレッション型トランジスタ4のゲートはNチャネルデプレッション型トランジスタ3のソースとNチャネルデプレッション型トランジスタ2のドレインに接続されるため、Nチャネルデプレッション型トランジスタ4のゲートの電位はNチャネルデプレッション型トランジスタ3のドレイン−ソース間電圧分、ソースの電位より低くすることが可能になる。
ここでNチャネルデプレッション型トランジスタ4のゲート電位はソース電位よりも低いためVgs4<0となり、従来の構成と同様に最低動作電圧VDD(min)を閾値の低いNチャネルデプレッション型トランジスタを別途用意することなく、下げることが可能となる。そして、Nチャネルエンハンスメント型MOSトランジスタ1、Nチャネルデプレッション型トランジスタ2、Nチャネルデプレッション型トランジスタ3、Nチャネルデプレッション型トランジスタ4の経路のみで電流が流れるため、バイアス回路を用いた従来の回路に比べ消費電流を下げることが可能となる。
なお、Nチャネルデプレッション型MOSトランジスタ2のバックゲートはNチャネルデプレッション型MOSトランジスタ2のソースに接続してもよい。Nチャネルデプレッション型MOSトランジスタ3のバックゲートはNチャネルデプレッション型MOSトランジスタ3のソースもしくはNチャネルデプレッション型MOSトランジスタ2のソースに接続してもよい。
図2に、第二の実施形態の基準電圧回路の回路図を示す。第二の実施形態は、第一の実施形態の基準電圧回路を2つ備え、等しい基準電圧を2箇所の出力端子から出力するように構成した基準電圧回路である。
第2の実施形態の基準電圧回路は、電源端子101とGND端子100とNチャネルエンハンスメント型MOSトランジスタ1とNチャネルエンハンスメント型MOSトランジスタ5とNチャネルデプレッション型トランジスタ2とNチャネルデプレッション型トランジスタ3とNチャネルデプレッション型トランジスタ4とNチャネルデプレッション型トランジスタ6とNチャネルデプレッション型トランジスタ7とNチャネルデプレッション型トランジスタ8と出力端子102と出力端子103とを備えている。
Nチャネルデプレッション型MOSトランジスタ2とNチャネルデプレッション型MOSトランジスタ3は、ゲートを共通に接続され、直列に接続されている。さらに、Nチャネルエンハンスメント型MOSトランジスタ1と、ゲートを共通に接続され、直列に接続されている。すなわち、Nチャネルエンハンスメント型MOSトランジスタ1とNチャネルデプレッション型MOSトランジスタ2及びNチャネルデプレッション型MOSトランジスタ3は、ED型基準電圧回路110を構成している。
同様に、Nチャネルデプレッション型MOSトランジスタ6とNチャネルデプレッション型MOSトランジスタ7は、ゲートを共通に接続され、直列に接続されている。さらに、Nチャネルエンハンスメント型MOSトランジスタ5と、ゲートを共通に接続され、直列に接続されている。すなわち、Nチャネルエンハンスメント型MOSトランジスタ5とNチャネルデプレッション型MOSトランジスタ6及びNチャネルデプレッション型MOSトランジスタ7は、ED型基準電圧回路111を構成している。
Nチャネルデプレッション型MOSトランジスタ4は、ゲートをNチャネルデプレッション型MOSトランジスタ6のドレインおよびNチャネルデプレッション型MOSトランジスタ7のソースに接続され、ソースをNチャネルデプレッション型MOSトランジスタ3のドレインに接続され、ドレインを電源端子101に接続され、バックゲートはGND端子100に接続される。すなわち、Nチャネルデプレッション型MOSトランジスタ4は、ED型基準電圧回路110に対してカスコード回路として機能している。
Nチャネルデプレッション型MOSトランジスタ8は、ゲートをNチャネルデプレッション型MOSトランジスタ2のドレインおよびNチャネルデプレッション型MOSトランジスタ3のソースに接続され、ソースをNチャネルデプレッション型MOSトランジスタ7のドレインに接続され、ドレインを電源端子101に接続され、バックゲートはGND端子100に接続される。すなわち、Nチャネルデプレッション型MOSトランジスタ8は、ED型基準電圧回路111に対してカスコード回路として機能している。
ED型基準電圧回路110は、Nチャネルデプレッション型MOSトランジスタ2のソースとNチャネルエンハンスメント型MOSトランジスタ1のドレインの接続点を出力端子としている。また、Nチャネルデプレッション型MOSトランジスタ2とNチャネルデプレッション型MOSトランジスタ3は1個以上のトランジスタで構成されている。
ED型基準電圧回路111は、Nチャネルデプレッション型MOSトランジスタ6のソースとNチャネルエンハンスメント型MOSトランジスタ5のドレインの接続点を出力端子としている。また、Nチャネルデプレッション型MOSトランジスタ6とNチャネルデプレッション型MOSトランジスタ7は1個以上のトランジスタで構成されている。
上述の回路においても、Nチャネルデプレッション型トランジスタ4のゲートはNチャネルデプレッション型トランジスタ7のソースおよびNチャネルデプレッション型トランジスタ6のドレインに接続されるため、Nチャネルデプレッション型トランジスタ4のゲートの電位はNチャネルデプレッション型トランジスタ7のドレイン−ソース間電圧分、ソースの電位より低くすることが可能になる。また、Nチャネルデプレッション型トランジスタ8のゲートはNチャネルデプレッション型トランジスタ3のソースおよびNチャネルデプレッション型トランジスタ2のドレインに接続されるため、Nチャネルデプレッション型トランジスタ8のゲートの電位はNチャネルデプレッション型トランジスタ3のドレイン−ソース間電圧分、ソースの電位より低くすることが可能になる。
ここでNチャネルデプレッション型トランジスタ4のゲート電位はソース電位よりも低いためVgs4<0となり最低動作電圧VDD(min)を下げることが可能となる。また、Nチャネルデプレッション型トランジスタ8に関しても同様でゲート電位はソース電位よりも低いためVgs8<0となり最低動作電圧VDD(min)を下げることが可能となる。そして、出力は出力端子102と出力端子103の2箇所から同様の基準電圧を得ることができる。さらに、2箇所の基準電圧の出力に対して、バイアス電圧を供給する回路を必要とせず、2経路のみで電流が流れるため、従来の構成に比べ消費電流を下げることが可能となる。
なお、Nチャネルデプレッション型MOSトランジスタ2のバックゲートはNチャネルデプレッション型MOSトランジスタ2のソースに接続してもよい。Nチャネルデプレッション型MOSトランジスタ3のバックゲートはNチャネルデプレッション型MOSトランジスタ3のソースもしくはNチャネルデプレッション型MOSトランジスタ2のソースに接続してもよい。
また、Nチャネルデプレッション型MOSトランジスタ6のバックゲートはNチャネルデプレッション型MOSトランジスタ6のソースに接続してもよい。Nチャネルデプレッション型MOSトランジスタ7のバックゲートはNチャネルデプレッション型MOSトランジスタ7のソースもしくはNチャネルデプレッション型MOSトランジスタ6のソースに接続してもよい。
図3に、第三の実施形態の基準電圧回路の回路図を示す。ここで、Mは0または正の整数で4の倍数、NとPは0または正の整数である。第三の実施形態は、第一の実施形態の基準電圧回路を複数備え、等しい基準電圧を複数箇所の出力端子から出力するように構成した基準電圧回路である。
Nチャネルデプレッション型MOSトランジスタ2とNチャネルデプレッション型MOSトランジスタ3は、ゲートを共通に接続され、直列に接続されている。さらに、Nチャネルエンハンスメント型MOSトランジスタ1と、ゲートを共通に接続され、直列に接続されている。すなわち、Nチャネルエンハンスメント型MOSトランジスタ1とNチャネルデプレッション型MOSトランジスタ2及びNチャネルデプレッション型MOSトランジスタ3は、ED型基準電圧回路110を構成している。
同様に、Nチャネルデプレッション型MOSトランジスタ6とNチャネルデプレッション型MOSトランジスタ7は、ゲートを共通に接続され、直列に接続されている。さらに、Nチャネルエンハンスメント型MOSトランジスタ5と、ゲートを共通に接続され、直列に接続されている。すなわち、Nチャネルエンハンスメント型MOSトランジスタ5とNチャネルデプレッション型MOSトランジスタ6及びNチャネルデプレッション型MOSトランジスタ7は、ED型基準電圧回路111を構成している。
更に、同様の構成をした基準電圧回路を複数備えている。
Nチャネルデプレッション型MOSトランジスタ4は、ゲートをNチャネルデプレッション型MOSトランジスタ6のドレインおよびNチャネルデプレッション型MOSトランジスタ7のソースに接続され、ソースをNチャネルデプレッション型MOSトランジスタ3のドレインに接続され、ドレインを電源端子101に接続され、バックゲートはGND端子100に接続される。すなわち、Nチャネルデプレッション型MOSトランジスタ4は、ED型基準電圧回路110に対してカスコード回路として機能している。
Nチャネルデプレッション型MOSトランジスタ8は、ソースをNチャネルデプレッション型MOSトランジスタ7のドレインに接続され、ドレインを電源端子101に接続され、バックゲートはGND端子100に接続される。すなわち、Nチャネルデプレッション型MOSトランジスタ8は、ED型基準電圧回路111に対してカスコード回路として機能している。そして、Nチャネルデプレッション型MOSトランジスタ8のゲートは、図示されない次の基準電圧回路のNチャネルデプレッション型MOSトランジスタ11のドレインおよびNチャネルデプレッション型MOSトランジスタ10のソースに接続される。
同様の構成をした最後の基準電圧回路は、カスコード回路として機能しているNチャネルデプレッション型MOSトランジスタM+4のゲートを、最初の基準電圧回路のNチャネルデプレッション型MOSトランジスタ2のドレインおよびNチャネルデプレッション型MOSトランジスタ3のソースに接続される。
ED型基準電圧回路P+111は、Nチャネルデプレッション型MOSトランジスタM+2のソースとNチャネルエンハンスメント型MOSトランジスタM+1のドレインの接続点を出力端子としている。また、Nチャネルデプレッション型MOSトランジスタM+2とNチャネルデプレッション型MOSトランジスタM+3は1個以上のトランジスタで構成されている。
上述の回路においても、全ての基準電圧回路のカスコードトランジスタのゲート電位は、ソース電位よりも低いためVgs4<0となり、最低動作電圧VDD(min)を下げることが可能となる。そして、複数箇所の出力端子N+102(Nは正の整数)から同様の基準電圧を得ることができる。さらに、複数箇所の基準電圧の出力に対して、バイアス電圧を供給する回路を必要としないので、従来の構成に比べ消費電流を下げることが可能となる。
なお、Nチャネルデプレッション型MOSトランジスタM+2のバックゲートはNチャネルデプレッション型MOSトランジスタM+2のソースに接続してもよい。Nチャネルデプレッション型MOSトランジスタM+3のバックゲートはNチャネルデプレッション型MOSトランジスタM+3のソースもしくはNチャネルデプレッション型MOSトランジスタM+2のソースに接続してもよい。
以上に説明したように、本発明の基準電圧回路によれば、従来の回路と比較して、低電圧動作や電源電圧変動除去比を悪化させることなく、より低い消費電流で動作する基準電圧回路を提供することができる。
101 電源端子
100 GND端子
102、103、N+102 基準電圧出力端子
110、111、P+110、310 ED型基準電圧回路
311 バイアス回路

Claims (7)

  1. ゲートを互いに接続したNチャネルデプレッション型MOSトランジスタとNチャネルエンハンスメント型MOSトランジスタとを有するED型基準電圧回路と、電源端子と前記ED型基準電圧回路の間に設けられたカスコード回路と、を備えた基準電圧回路であって、
    前記Nチャネルデプレッション型MOSトランジスタは、直列に接続された複数のNチャネルデプレッション型MOSトランジスタからなり、
    前記カスコード回路は、ゲートを前記直列に接続された複数のNチャネルデプレッション型MOSトランジスタの接続点のうちいずれかと接続したNチャネルデプレッション型MOSトランジスタからなることを特徴とする基準電圧回路。
  2. 前記ED型基準電圧回路は、
    ドレイン及びゲートを出力端子に接続し、ソースをGND端子に接続した前記Nチャネルエンハンスメント型MOSトランジスタと、
    ソース及びゲートを前記出力端子に接続した第1のNチャネルデプレッション型MOSトランジスタと、
    ゲートを前記出力端子に接続し、ソースを前記第1のNチャネルデプレッション型MOSトランジスタのドレインに接続した第2のNチャネルデプレッション型MOSトランジスタと、を有し、
    前記カスコード回路は、
    ドレインを前記電源端子に接続し、ゲートを前記第1のNチャネルデプレッション型MOSトランジスタのドレインと前記第2のNチャネルデプレッション型MOSトランジスタのソースと接続した第3のNチャネルデプレッション型MOSトランジスタを、
    有したことを特徴とする請求項1に記載の基準電圧回路。
  3. 前記第1のNチャネルデプレッション型MOSトランジスタと第2のNチャネルデプレッション型MOSトランジスタのどちらか、または両方が、複数のNチャネルデプレッション型MOSトランジスタで構成されている請求項2に記載の基準電圧回路。
  4. ゲートを互いに接続したNチャネルデプレッション型MOSトランジスタとNチャネルエンハンスメント型MOSトランジスタとを有するED型基準電圧回路と、電源端子と前記ED型基準電圧回路の間に設けられたカスコード回路と、をn個(nは2以上の整数)備えた基準電圧回路であって、
    前記Nチャネルデプレッション型MOSトランジスタは、直列に接続された複数のNチャネルデプレッション型MOSトランジスタからなり、
    前記カスコード回路は、Nチャネルデプレッション型MOSトランジスタからなり、
    第m(mは0<m<nの整数)番目のカスコード回路のNチャネルデプレッション型MOSトランジスタは、ゲートを第m+1番目のED型基準電圧回路の前記直列に接続された複数のNチャネルデプレッション型MOSトランジスタの接続点のうちいずれかと接続し、
    第n番目のカスコード回路のNチャネルデプレッション型MOSトランジスタは、ゲートを第1番目のED型基準電圧回路の前記直列に接続された複数のNチャネルデプレッション型MOSトランジスタの接続点のうちいずれかと接続したことを特徴とする基準電圧回路。
  5. 前記ED型基準電圧回路は、
    ドレイン及びゲートを出力端子に接続し、ソースをGND端子に接続した前記Nチャネルエンハンスメント型MOSトランジスタと、
    ソース及びゲートを前記出力端子に接続した第1のNチャネルデプレッション型MOSトランジスタと、
    ゲートを前記出力端子に接続し、ソースを前記第1のNチャネルデプレッション型MOSトランジスタのドレインに接続した第2のNチャネルデプレッション型MOSトランジスタと、を有し、
    前記カスコード回路は、
    ドレインを前記電源端子に接続し、ゲートを前記第1のNチャネルデプレッション型MOSトランジスタのドレインと前記第2のNチャネルデプレッション型MOSトランジスタのソースと接続した第3のNチャネルデプレッション型MOSトランジスタを、
    有したことを特徴とする請求項4に記載の基準電圧回路。
  6. 前記第1のNチャネルデプレッション型MOSトランジスタと第2のNチャネルデプレッション型MOSトランジスタのどちらか、または両方が、複数のNチャネルデプレッション型MOSトランジスタで構成されている請求項5に記載の基準電圧回路。
  7. 請求項1から6のいずれかに記載の基準電圧回路を有することを特徴とする電子機器。
JP2009173384A 2009-07-24 2009-07-24 基準電圧回路及び電子機器 Active JP5306094B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009173384A JP5306094B2 (ja) 2009-07-24 2009-07-24 基準電圧回路及び電子機器
TW99115668A TWI474150B (zh) 2009-07-24 2010-05-17 基準電壓電路及電子機器
KR1020100048558A KR101355684B1 (ko) 2009-07-24 2010-05-25 기준 전압 회로 및 전자 기기
US12/813,004 US8212545B2 (en) 2009-07-24 2010-06-10 Reference voltage circuit and electronic device
CN201010238059.6A CN101963819B (zh) 2009-07-24 2010-07-23 基准电压电路和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009173384A JP5306094B2 (ja) 2009-07-24 2009-07-24 基準電圧回路及び電子機器

Publications (2)

Publication Number Publication Date
JP2011029912A true JP2011029912A (ja) 2011-02-10
JP5306094B2 JP5306094B2 (ja) 2013-10-02

Family

ID=43496717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009173384A Active JP5306094B2 (ja) 2009-07-24 2009-07-24 基準電圧回路及び電子機器

Country Status (5)

Country Link
US (1) US8212545B2 (ja)
JP (1) JP5306094B2 (ja)
KR (1) KR101355684B1 (ja)
CN (1) CN101963819B (ja)
TW (1) TWI474150B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104102266A (zh) * 2014-07-11 2014-10-15 南京芯力微电子有限公司 基准电压产生电路
CN107817858A (zh) * 2017-10-18 2018-03-20 福建省福芯电子科技有限公司 一种电压基准电路
US9996097B2 (en) 2015-02-02 2018-06-12 Rohm Co., Ltd. Constant voltage generating circuit
KR20190096269A (ko) * 2018-02-08 2019-08-19 에이블릭 가부시키가이샤 기준 전압 회로 및 반도체 장치
CN112650351A (zh) * 2020-12-21 2021-04-13 北京中科芯蕊科技有限公司 一种亚阈值电压基准电路

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5977963B2 (ja) * 2012-03-08 2016-08-24 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP5967987B2 (ja) * 2012-03-13 2016-08-10 エスアイアイ・セミコンダクタ株式会社 基準電圧回路
JP6234823B2 (ja) * 2013-03-06 2017-11-22 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
US9632521B2 (en) * 2013-03-13 2017-04-25 Analog Devices Global Voltage generator, a method of generating a voltage and a power-up reset circuit
US9525407B2 (en) 2013-03-13 2016-12-20 Analog Devices Global Power monitoring circuit, and a power up reset generator
JP6104784B2 (ja) 2013-12-05 2017-03-29 株式会社東芝 基準電圧生成回路
US9577626B2 (en) * 2014-08-07 2017-02-21 Skyworks Solutions, Inc. Apparatus and methods for controlling radio frequency switches
CN106020330A (zh) * 2016-07-22 2016-10-12 四川和芯微电子股份有限公司 低功耗电压源电路
EP3358437B1 (en) 2017-02-03 2020-04-08 Nxp B.V. Reference voltage generator circuit
CN109308090B (zh) * 2017-07-26 2020-10-16 中芯国际集成电路制造(上海)有限公司 稳压电路和方法
US10222818B1 (en) * 2018-07-19 2019-03-05 Realtek Semiconductor Corp. Process and temperature tracking reference voltage generator
JP2020035307A (ja) * 2018-08-31 2020-03-05 エイブリック株式会社 定電流回路
JP7154102B2 (ja) * 2018-10-24 2022-10-17 エイブリック株式会社 基準電圧回路及びパワーオンリセット回路
JP7175172B2 (ja) * 2018-12-12 2022-11-18 エイブリック株式会社 基準電圧発生装置
CN111431400B (zh) * 2020-03-13 2024-05-24 拓尔微电子股份有限公司 用于bcd工艺的实现多倍压输出的开关电容电路及实现方法
CN112783252B (zh) * 2020-12-23 2021-12-10 杭州晶华微电子股份有限公司 半导体装置以及半导体集成电路
JP2022104171A (ja) * 2020-12-28 2022-07-08 ラピステクノロジー株式会社 半導体装置
CN112859995B (zh) * 2021-01-12 2024-05-24 拓尔微电子股份有限公司 一种电压基准电路及调节方法
US11757459B2 (en) * 2022-02-17 2023-09-12 Caelus Technologies Limited Cascode Class-A differential reference buffer using source followers for a multi-channel interleaved Analog-to-Digital Converter (ADC)
EP4266144A1 (en) * 2022-04-19 2023-10-25 Imec VZW A voltage reference circuit and a power management unit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135732A (ja) * 1997-08-28 1999-05-21 Ricoh Co Ltd 基準電圧発生回路及びボルテージレギュレータ並びにボルテージディテクタ
JP2001159923A (ja) * 1999-12-03 2001-06-12 Fuji Electric Co Ltd 基準電圧回路
JP2002368107A (ja) * 2001-06-07 2002-12-20 Ricoh Co Ltd 基準電圧発生回路とそれを用いた電源装置
JP2003295957A (ja) * 2002-01-29 2003-10-17 Seiko Instruments Inc 基準電圧回路および電子機器
JP2007188245A (ja) * 2006-01-12 2007-07-26 Toshiba Corp 基準電圧発生回路および半導体集積装置
JP2007266715A (ja) * 2006-03-27 2007-10-11 Seiko Instruments Inc カスコード回路および半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1179823B (it) * 1984-11-22 1987-09-16 Cselt Centro Studi Lab Telecom Generatore di tensione differenziale di rifferimento per circuiti integrati ad alimentazione singola in tecnologia nmos
EP0561469A3 (en) * 1992-03-18 1993-10-06 National Semiconductor Corporation Enhancement-depletion mode cascode current mirror
JPH09261038A (ja) * 1996-03-22 1997-10-03 Nec Corp 論理回路
US6005378A (en) * 1998-03-05 1999-12-21 Impala Linear Corporation Compact low dropout voltage regulator using enhancement and depletion mode MOS transistors
JP2002170886A (ja) * 2000-09-19 2002-06-14 Seiko Instruments Inc 基準電圧用半導体装置とその製造方法
JP2006338434A (ja) * 2005-06-03 2006-12-14 New Japan Radio Co Ltd 基準電圧発生回路
JP2007294846A (ja) * 2006-03-31 2007-11-08 Ricoh Co Ltd 基準電圧発生回路及びそれを用いた電源装置
TWI334687B (en) * 2006-10-31 2010-12-11 G Time Electronic Co Ltd A stable oscillator having a reference voltage independent from the temperature and the voltage source
JP5078502B2 (ja) * 2007-08-16 2012-11-21 セイコーインスツル株式会社 基準電圧回路
JP2009064152A (ja) * 2007-09-05 2009-03-26 Ricoh Co Ltd 基準電圧源回路と温度検出回路
US7808308B2 (en) * 2009-02-17 2010-10-05 United Microelectronics Corp. Voltage generating apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135732A (ja) * 1997-08-28 1999-05-21 Ricoh Co Ltd 基準電圧発生回路及びボルテージレギュレータ並びにボルテージディテクタ
JP2001159923A (ja) * 1999-12-03 2001-06-12 Fuji Electric Co Ltd 基準電圧回路
JP2002368107A (ja) * 2001-06-07 2002-12-20 Ricoh Co Ltd 基準電圧発生回路とそれを用いた電源装置
JP2003295957A (ja) * 2002-01-29 2003-10-17 Seiko Instruments Inc 基準電圧回路および電子機器
JP2007188245A (ja) * 2006-01-12 2007-07-26 Toshiba Corp 基準電圧発生回路および半導体集積装置
JP2007266715A (ja) * 2006-03-27 2007-10-11 Seiko Instruments Inc カスコード回路および半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104102266A (zh) * 2014-07-11 2014-10-15 南京芯力微电子有限公司 基准电压产生电路
US9996097B2 (en) 2015-02-02 2018-06-12 Rohm Co., Ltd. Constant voltage generating circuit
US10379564B2 (en) 2015-02-02 2019-08-13 Rohm Co., Ltd. Constant voltage generating circuit
CN107817858A (zh) * 2017-10-18 2018-03-20 福建省福芯电子科技有限公司 一种电压基准电路
KR20190096269A (ko) * 2018-02-08 2019-08-19 에이블릭 가부시키가이샤 기준 전압 회로 및 반도체 장치
JP2019139427A (ja) * 2018-02-08 2019-08-22 エイブリック株式会社 基準電圧回路及び半導体装置
JP7000187B2 (ja) 2018-02-08 2022-01-19 エイブリック株式会社 基準電圧回路及び半導体装置
KR102537312B1 (ko) 2018-02-08 2023-05-30 에이블릭 가부시키가이샤 기준 전압 회로 및 반도체 장치
CN112650351A (zh) * 2020-12-21 2021-04-13 北京中科芯蕊科技有限公司 一种亚阈值电压基准电路

Also Published As

Publication number Publication date
CN101963819B (zh) 2014-06-25
TW201106126A (en) 2011-02-16
JP5306094B2 (ja) 2013-10-02
KR20110010548A (ko) 2011-02-01
US20110018520A1 (en) 2011-01-27
CN101963819A (zh) 2011-02-02
TWI474150B (zh) 2015-02-21
US8212545B2 (en) 2012-07-03
KR101355684B1 (ko) 2014-01-27

Similar Documents

Publication Publication Date Title
JP5306094B2 (ja) 基準電圧回路及び電子機器
KR101099406B1 (ko) 캐스코드 회로 및 반도체 장치
US7859243B2 (en) Enhanced cascode performance by reduced impact ionization
JP2009098802A (ja) 基準電圧発生回路
JP2009094571A (ja) 半導体集積回路
JP2011166449A (ja) トランスミッションゲート及び半導体装置
JP2008288900A (ja) 差動増幅器
JP2020129236A (ja) 基準電圧回路及び半導体装置
US9543905B2 (en) Amplifier circuit
US20210286394A1 (en) Current reference circuit with current mirror devices having dynamic body biasing
JP7522176B2 (ja) 定電流回路
KR100863529B1 (ko) 연산 증폭기 회로
KR101783490B1 (ko) 출력 회로
US7816989B2 (en) Differential amplifier
JP2006295322A (ja) レベルシフタ回路
JP6672067B2 (ja) 安定化電源回路
US20100327919A1 (en) Differential amplifier circuit
JP5203809B2 (ja) 電流ミラー回路
JP2008263195A (ja) 電界効果トランジスタを用いた基準電圧源回路
JP2009193981A (ja) 半導体集積回路装置
JP5669634B2 (ja) 定電流回路
JP2024063998A (ja) ボルテージフォロワ回路
JP2010213001A (ja) カレントミラー回路
JP2012073946A (ja) 定電流回路
TW201308885A (zh) 緩衝放大器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130625

R150 Certificate of patent or registration of utility model

Ref document number: 5306094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250