JP5967987B2 - 基準電圧回路 - Google Patents
基準電圧回路 Download PDFInfo
- Publication number
- JP5967987B2 JP5967987B2 JP2012055922A JP2012055922A JP5967987B2 JP 5967987 B2 JP5967987 B2 JP 5967987B2 JP 2012055922 A JP2012055922 A JP 2012055922A JP 2012055922 A JP2012055922 A JP 2012055922A JP 5967987 B2 JP5967987 B2 JP 5967987B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- voltage
- depletion
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
Description
本発明は上記課題に鑑みてなされ、温度変化に対してフラットな温度特性を得られる基準電圧回路を提供する。
ドレインに電源端子の電圧に基づいた電圧が入力され、ゲートとソースが電気的に接続された第一のデプレッショントランジスタと、ドレインに電源端子の電圧に基づいた電圧が入力され、ゲートが、所定の電圧が入力された第一の端子に接続され、ソースが第二の端子に接続された第二のデプレッショントランジスタと、ドレインに電源端子の電圧に基づいた電圧が入力され、ゲートとソースが電気的に接続された第三のデプレッショントランジスタと、ドレインに電源端子の電圧に基づいた電圧が入力され、ゲートが、所定の電圧が入力された第三の端子に接続され、ソースが第四の端子に接続された第四のデプレッショントランジスタと、前記第一の端子と前記第三の端子に所望の電圧が入力され、前記第一のデプレッショントランジスタに流れる電流に基づいた電流が前記第二のデプレッショントランジスタに流れ、前記第一のデプレッショントランジスタに流れる電流に基づいた電流と前記第三のデプレッショントランジスタに流れる電流に基づいた電流との和の電流が前記第四のデプレッショントランジスタに流れ、前記第一の端子と前記第二の端子間に発生した電圧と、前記第三の端子と前記第四の端子間に発生した電圧との電圧差を基に基準電圧を発生する基準電圧回路であって、前記第一のデプレッショントランジスタと前記第二のデプレッショントランジスタのしきい値は、同じしきい値で構成され、前記第三のデプレッショントランジスタと前記第四のデプレッショントランジスタのしきい値は、同じしきい値で構成され、前記第一のデプレッショントランジスタと第三のデプレッショントランジスタのしきい値が異なる構成とした、基準電圧回路。
図1は、第一の実施形態の基準電圧回路の回路図である。
第一の実施形態の基準電圧回路は、Nchデプレッショントランジスタ101、103、105、107と、Nchトランジスタ102、104、106、108、109と、電源端子150と、グラウンド端子100と、第一の端子110と、第二の端子111と、第三の端子112と、第四の端子113で構成されている。
Nchデプレッショントランジスタ101は、ドレインは電源端子150に接続され、ゲートとソースはNchトランジスタ102のゲートとドレインとNchトランジスタ104のゲートとNchトランジスタ109のゲートに接続される。Nchトランジスタ102は、ソースはグラウンド端子100に接続される。Nchデプレッショントランジスタ103は、ドレインは電源端子150に接続され、ゲートは第一の端子110に接続され、ソースは第二の端子111に接続される。Nchトランジスタ104は、ドレインは第二の端子111に接続され、ソースはグラウンド端子100に接続される。Nchデプレッショントランジスタ105は、ドレインは電源端子150に接続され、ゲートとソースはNchトランジスタ106のゲートとドレインとNchトランジスタ108のゲートに接続される。Nchトランジスタ106は、ソースはグラウンド端子100に接続される。Nchデプレッショントランジスタ107は、ドレインは電源端子150に接続され、ゲートは第三の端子112に接続され、ソースは第四の端子113に接続される。Nchトランジスタ108は、ドレインは第四の端子113に接続され、ソースはグラウンド端子100に接続される。Nchトランジスタ109は、ドレインは第四の端子113に接続され、ソースはグラウンド端子100に接続される。そして、第一の端子110と第三の端子112には所定の電圧が入力される構成である。
Nchデプレッショントランジスタ101、103は同じしきい値でVtnd1と設定される。Nchデプレッショントランジスタ105、107は同じしきい値でVtnd2と設定される。しきい値はVtnd1とVtnd2は異なるしきい値と設定される。電源端子150に十分高い電圧が与えられると、Nchデプレッショントランジスタ101、105は定電流が流れる。Nchデプレッショントランジスタ101に流れる定電流は、Nchトランジスタ102に流れることで、Nchトランジスタ104に所定の比率でコピーされる。この所定の比率でコピーされた定電流が、Nchデプレッショントランジスタ103に流れることで、Nchデプレッショントランジスタ103のゲートである第一の端子110とNchデプレッショントランジスタ103のソースである第二の端子111の間に、所定の電圧が発生する。
また、Nchデプレッショントランジスタ105に流れる定電流は、Nchトランジスタ106に流れることで、Nchトランジスタ108に所定の比率でコピーされる。この所定の比率でコピーされた定電流と、Nchトランジスタ109に所定の比率でコピーされるNchデプレッショントランジスタ101に流れる定電流とが合わさった電流が、Nchデプレッショントランジスタ107に流れることで、Nchデプレッショントランジスタ107のゲートである第三の端子112とNchデプレッショントランジスタ107のソースである第四の端子113の間に、所定の電圧が発生する。
しかし、しきい値Vtnd1としきい値Vtnd2の電圧差は、温度上昇と共に電圧差が多少ではあるが上昇してしまう。そしてさらに、この電圧差の上昇量は温度が高くなるにつれて、少なくなってしまう。この温度変化による電圧差の変化をより少なくするために、上記第一の実施形態の基準電圧回路では、しきい値Vtnd1に乗算する上記係数と、しきい値Vtnd2に乗算する上記係数に差を持たせている。これにより、温度上昇と共に、上記電圧差が上昇することを防止している。またさらに、Nchトランジスタ109を設け、このNchトランジスタに、しきい値Vtnd1のNchデプレッショントランジスタ101の定電流を係数倍した電流をコピーすることで、Nchデプレッショントランジスタ107のゲートとソース間に発生する電圧を調整し、温度上昇による上記電圧差の上昇量の減少を防止している。
図2は、第二の実施形態の基準電圧回路の回路図である。
図1の第一の実施形態との違いは、ドレインが第二の端子111に、ゲートがNchトランジスタ106のゲートとドレインに、ソースがグラウンド端子100にそれぞれ接続されたNchトランジスタ201を追加した点である。
110 第一の端子
111 第二の端子
112 第三の端子
113 第四の端子
Claims (2)
- ドレインに電源端子の電圧に基づいた電圧が入力され、ゲートとソースが電気的に接続された第一のデプレッショントランジスタと、
ドレインに電源端子の電圧に基づいた電圧が入力され、ゲートが、所定の電圧が入力された第一の端子に接続され、ソースが第二の端子に接続された第二のデプレッショントランジスタと、
ドレインに電源端子の電圧に基づいた電圧が入力され、ゲートとソースが電気的に接続された第三のデプレッショントランジスタと、
ドレインに電源端子の電圧に基づいた電圧が入力され、ゲートが、所定の電圧が入力された第三の端子に接続され、ソースが第四の端子に接続された第四のデプレッショントランジスタと、
前記第一のデプレッショントランジスタのソースにドレインとゲートが接続され、ソースがグラウンド端子に接続された第一のエンハンスメントトランジスタと、
前記第二のデプレッショントランジスタのソースにドレインが接続され、ゲートが前記第一のエンハンスメントトランジスタのゲートに接続され、ソースがグラウンド端子に接続された第二のエンハンスメントトランジスタと、
前記第三のデプレッショントランジスタのソースにドレインとゲートが接続され、ソースがグラウンド端子に接続された第三のエンハンスメントトランジスタと、
前記第四のデプレッショントランジスタのソースにドレインが接続され、ゲートが前記第三のエンハンスメントトランジスタのゲートに接続され、ソースがグラウンド端子に接続された第四のエンハンスメントトランジスタと、
前記第四のデプレッショントランジスタのソースにドレインが接続され、ゲートが前記第一のエンハンスメントトランジスタのゲートに接続され、ソースがグラウンド端子に接続された第五のエンハンスメントトランジスタと、を備え、
前記第一の端子と前記第三の端子に所望の電圧が入力され、前記第一のデプレッショントランジスタに流れる電流を、前記第一のエンハンスメントトランジスタと前記第二のエンハンスメントトランジスタのアスペクト比に応じて所定の比率でコピーした第一の電流が前記第二のデプレッショントランジスタに流れ、
前記第一のデプレッショントランジスタに流れる電流を、前記第一のエンハンスメントトランジスタと前記第五のエンハンスメントトランジスタのアスペクト比に応じて所定の比率でコピーした第二の電流と、前記第三のデプレッショントランジスタに流れる電流を、前記第三のエンハンスメントトランジスタと前記第四のエンハンスメントトランジスタのアスペクト比に応じて所定の比率でコピーした第三の電流との和の電流が前記第四のデプレッショントランジスタに流れ、
前記第一の端子と前記第二の端子間に発生した電圧と、前記第三の端子と前記第四の端子間に発生した電圧との電圧差を所定倍した基準電圧を発生する基準電圧回路であって、
前記第一のデプレッショントランジスタと前記第二のデプレッショントランジスタのしきい値は、同じしきい値で構成され、前記第三のデプレッショントランジスタと前記第四のデプレッショントランジスタのしきい値は、同じしきい値で構成され、
前記第一のデプレッショントランジスタと第三のデプレッショントランジスタのしきい値が異なることを特徴とする基準電圧回路。 - 前記第二のデプレッショントランジスタのソースにドレインが接続され、ゲートが前記第三のエンハンスメントトランジスタのゲートに接続され、ソースがグラウンド端子に接続された第六のエンハンスメントトランジスタを備え、
前記第二のデプレッショントランジスタは、さらに、前記第三のデプレッショントランジスタに流れる電流を、前記第三のエンハンスメントトランジスタと前記第六のエンハンスメントトランジスタのアスペクト比に応じて所定の比率でコピーした第三の電流も流れることを特徴とする請求項1に記載の基準電圧回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012055922A JP5967987B2 (ja) | 2012-03-13 | 2012-03-13 | 基準電圧回路 |
TW102106943A TWI569125B (zh) | 2012-03-13 | 2013-02-27 | Reference voltage circuit |
US13/780,745 US8884602B2 (en) | 2012-03-13 | 2013-02-28 | Reference voltage circuit |
CN201310077421.XA CN103309388B (zh) | 2012-03-13 | 2013-03-12 | 基准电压电路 |
KR1020130026010A KR102011651B1 (ko) | 2012-03-13 | 2013-03-12 | 기준 전압 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012055922A JP5967987B2 (ja) | 2012-03-13 | 2012-03-13 | 基準電圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013190933A JP2013190933A (ja) | 2013-09-26 |
JP5967987B2 true JP5967987B2 (ja) | 2016-08-10 |
Family
ID=49134705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012055922A Active JP5967987B2 (ja) | 2012-03-13 | 2012-03-13 | 基準電圧回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8884602B2 (ja) |
JP (1) | JP5967987B2 (ja) |
KR (1) | KR102011651B1 (ja) |
CN (1) | CN103309388B (ja) |
TW (1) | TWI569125B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107903325B (zh) | 2011-05-16 | 2021-10-29 | 埃泰美德(香港)有限公司 | 多特异性fab融合蛋白及其使用方法 |
AU2017233121B2 (en) | 2016-03-15 | 2023-12-21 | Itabmed (Hk) Limited | Multispecific Fab fusion proteins and use thereof |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54132753A (en) * | 1978-04-05 | 1979-10-16 | Hitachi Ltd | Referential voltage generator and its application |
DE3108726A1 (de) * | 1981-03-07 | 1982-09-16 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Monolithisch integrierte referenzspannungsquelle |
JP3314411B2 (ja) * | 1992-06-19 | 2002-08-12 | 株式会社リコー | Mosfet定電流源発生回路 |
IT1298560B1 (it) * | 1998-02-05 | 2000-01-12 | Sgs Thomson Microelectronics | Generatore di corrente molto stabile in temperatura |
JP4020182B2 (ja) * | 2000-06-23 | 2007-12-12 | 株式会社リコー | 基準電圧発生回路及び電源装置 |
US6552603B2 (en) * | 2000-06-23 | 2003-04-22 | Ricoh Company Ltd. | Voltage reference generation circuit and power source incorporating such circuit |
US7215187B2 (en) * | 2004-07-23 | 2007-05-08 | The Hong Kong University Of Science And Technology | Symmetrically matched voltage mirror and applications therefor |
JP2006242894A (ja) * | 2005-03-07 | 2006-09-14 | Ricoh Co Ltd | 温度検出回路 |
JP4768339B2 (ja) | 2005-07-15 | 2011-09-07 | 株式会社リコー | 温度検出回路およびそれを用いた発振周波数補正装置 |
JP4749105B2 (ja) * | 2005-09-29 | 2011-08-17 | 新日本無線株式会社 | 基準電圧発生回路 |
JP4716887B2 (ja) * | 2006-02-09 | 2011-07-06 | 株式会社リコー | 定電流回路 |
JP4761458B2 (ja) * | 2006-03-27 | 2011-08-31 | セイコーインスツル株式会社 | カスコード回路および半導体装置 |
CN101308394A (zh) * | 2008-06-27 | 2008-11-19 | 东南大学 | 耗尽型mos管稳定电压源电路 |
JP5306094B2 (ja) * | 2009-07-24 | 2013-10-02 | セイコーインスツル株式会社 | 基準電圧回路及び電子機器 |
CN102193572A (zh) * | 2010-03-11 | 2011-09-21 | 株式会社理光 | 基准电压产生电路 |
JP5884234B2 (ja) * | 2011-03-25 | 2016-03-15 | エスアイアイ・セミコンダクタ株式会社 | 基準電圧回路 |
-
2012
- 2012-03-13 JP JP2012055922A patent/JP5967987B2/ja active Active
-
2013
- 2013-02-27 TW TW102106943A patent/TWI569125B/zh not_active IP Right Cessation
- 2013-02-28 US US13/780,745 patent/US8884602B2/en active Active
- 2013-03-12 CN CN201310077421.XA patent/CN103309388B/zh active Active
- 2013-03-12 KR KR1020130026010A patent/KR102011651B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20130105438A (ko) | 2013-09-25 |
CN103309388A (zh) | 2013-09-18 |
TW201409198A (zh) | 2014-03-01 |
KR102011651B1 (ko) | 2019-08-19 |
US20130241525A1 (en) | 2013-09-19 |
TWI569125B (zh) | 2017-02-01 |
JP2013190933A (ja) | 2013-09-26 |
US8884602B2 (en) | 2014-11-11 |
CN103309388B (zh) | 2016-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6211887B2 (ja) | ボルテージレギュレータ | |
KR20150111301A (ko) | 전압 레귤레이터 | |
JP2015087802A (ja) | 基準電圧発生装置 | |
TWI819007B (zh) | 電壓調節器 | |
US9568929B2 (en) | Bandgap reference circuit with beta-compensation | |
TWI548209B (zh) | 差動運算放大器以及帶隙參考電壓產生電路 | |
JP2011186593A (ja) | 電流源回路および半導体装置 | |
TWI629581B (zh) | 電壓調節器 | |
CN109960309B (zh) | 电流生成电路 | |
JP5967987B2 (ja) | 基準電圧回路 | |
TWI534585B (zh) | Reference voltage circuit | |
JP5782346B2 (ja) | 基準電圧回路 | |
KR102158666B1 (ko) | 센서 회로 | |
TWI698731B (zh) | 電壓調節器 | |
JP6542103B2 (ja) | 過熱検出回路、過熱保護回路、及び半導体装置 | |
JP2014190862A (ja) | ホール素子駆動回路及びホール素子駆動方法 | |
US20150256131A1 (en) | Constant transconductance bias circuit | |
JP6104619B2 (ja) | センサ回路 | |
TWI395087B (zh) | 與製程-電壓-溫度(pvt)無關的電流控制振盪器 | |
JP5669634B2 (ja) | 定電流回路 | |
JP5356189B2 (ja) | 増幅回路 | |
JP2010165177A (ja) | 定電流回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151215 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160705 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5967987 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |