Nothing Special   »   [go: up one dir, main page]

JP5967987B2 - 基準電圧回路 - Google Patents

基準電圧回路 Download PDF

Info

Publication number
JP5967987B2
JP5967987B2 JP2012055922A JP2012055922A JP5967987B2 JP 5967987 B2 JP5967987 B2 JP 5967987B2 JP 2012055922 A JP2012055922 A JP 2012055922A JP 2012055922 A JP2012055922 A JP 2012055922A JP 5967987 B2 JP5967987 B2 JP 5967987B2
Authority
JP
Japan
Prior art keywords
transistor
terminal
voltage
depletion
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012055922A
Other languages
English (en)
Other versions
JP2013190933A (ja
Inventor
宇都宮 文靖
文靖 宇都宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2012055922A priority Critical patent/JP5967987B2/ja
Priority to TW102106943A priority patent/TWI569125B/zh
Priority to US13/780,745 priority patent/US8884602B2/en
Priority to CN201310077421.XA priority patent/CN103309388B/zh
Priority to KR1020130026010A priority patent/KR102011651B1/ko
Publication of JP2013190933A publication Critical patent/JP2013190933A/ja
Application granted granted Critical
Publication of JP5967987B2 publication Critical patent/JP5967987B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)

Description

本発明は、温度特性の良い基準電圧回路に関する。
従来の基準電圧回路は、図3に示すようにNchデプレッショントランジスタ501とNchデプレッショントランジスタ502で構成されている。
動作について説明する。電源電圧が十分に高い場合、Nchデプレッショントランジスタ501は飽和領域で動作し、Nchデプレッショントランジスタ502 は3極管領域(可変抵抗領域)で動作する。Nchデプレッショントランジスタ501のアスペクト比をA1、しきい値をVtd、Nchデプレッショントランジスタ502のアスペクト比をA2、しきい値をVtd、出力端子521の電圧をV521とすると、
Figure 0005967987
となる。V521の温度傾斜は
Figure 0005967987
となる。(1)式および(2)式から明らかなように、出力電圧V521の絶対値および温度傾斜の条件式は、デプレッション型トランジスタのしきい値とチャネルのアスペクト比のみで決定され、移動度が影響を与える項を含まない。
一般に移動度の温度傾斜は非線形であるのに対して、しきい値の温度傾斜は概ね−1〜−2mV/℃の線形とみなせることが知られている。現実的な値として、Nchデプレッショントランジスタ501およびNchデプレッショントランジスタ502のアスペクト比を1:8とすれば、出力電圧V521の値は|2×Vtd|であり、温度傾斜は同じしきい値の温度傾斜の−2倍で与えられる。
こうして、出力電圧、出力特性を決定する要素に移動度が介在せず、デプレッション型トランジスタのしきい値とレイアウト上の比精度のみで決定される。そして、製造ばらつきで変動する要素が少なく、安定した出力が得られる。(例えば、特許文献1図1参照)。
特開2007−24667号公報(図1)
しかしながら、従来の技術では、温度に対して一定の傾きを持つことからフラットな温度特性が求められる基準電圧回路に適さないというと課題があった。
本発明は上記課題に鑑みてなされ、温度変化に対してフラットな温度特性を得られる基準電圧回路を提供する。
従来の課題を解決するため、本発明の基準電圧回路は以下のような構成とした。
ドレインに電源端子の電圧に基づいた電圧が入力され、ゲートとソースが電気的に接続された第一のデプレッショントランジスタと、ドレインに電源端子の電圧に基づいた電圧が入力され、ゲートが、所定の電圧が入力された第一の端子に接続され、ソースが第二の端子に接続された第二のデプレッショントランジスタと、ドレインに電源端子の電圧に基づいた電圧が入力され、ゲートとソースが電気的に接続された第三のデプレッショントランジスタと、ドレインに電源端子の電圧に基づいた電圧が入力され、ゲートが、所定の電圧が入力された第三の端子に接続され、ソースが第四の端子に接続された第四のデプレッショントランジスタと、前記第一の端子と前記第三の端子に所望の電圧が入力され、前記第一のデプレッショントランジスタに流れる電流に基づいた電流が前記第二のデプレッショントランジスタに流れ、前記第一のデプレッショントランジスタに流れる電流に基づいた電流と前記第三のデプレッショントランジスタに流れる電流に基づいた電流との和の電流が前記第四のデプレッショントランジスタに流れ、前記第一の端子と前記第二の端子間に発生した電圧と、前記第三の端子と前記第四の端子間に発生した電圧との電圧差を基に基準電圧を発生する基準電圧回路であって、前記第一のデプレッショントランジスタと前記第二のデプレッショントランジスタのしきい値は、同じしきい値で構成され、前記第三のデプレッショントランジスタと前記第四のデプレッショントランジスタのしきい値は、同じしきい値で構成され、前記第一のデプレッショントランジスタと第三のデプレッショントランジスタのしきい値が異なる構成とした、基準電圧回路。
本発明の基準電圧回路は、基準電圧を、しきい値電圧の異なるデプレッショントランジスタのしきい値差を基に発生させることにより、温度変化に対してフラットな温度特性を得られる基準電圧回路を提供できる。
第一の実施形態の基準電圧回路を示す回路図である。 第二の実施形態の基準電圧回路を示す回路図である。 従来の基準電圧回路を示す回路図である。
<第一の実施形態>
図1は、第一の実施形態の基準電圧回路の回路図である。
第一の実施形態の基準電圧回路は、Nchデプレッショントランジスタ101、103、105、107と、Nchトランジスタ102、104、106、108、109と、電源端子150と、グラウンド端子100と、第一の端子110と、第二の端子111と、第三の端子112と、第四の端子113で構成されている。
次に第一の実施形態の基準電圧回路の接続について説明する。
Nchデプレッショントランジスタ101は、ドレインは電源端子150に接続され、ゲートとソースはNchトランジスタ102のゲートとドレインとNchトランジスタ104のゲートとNchトランジスタ109のゲートに接続される。Nchトランジスタ102は、ソースはグラウンド端子100に接続される。Nchデプレッショントランジスタ103は、ドレインは電源端子150に接続され、ゲートは第一の端子110に接続され、ソースは第二の端子111に接続される。Nchトランジスタ104は、ドレインは第二の端子111に接続され、ソースはグラウンド端子100に接続される。Nchデプレッショントランジスタ105は、ドレインは電源端子150に接続され、ゲートとソースはNchトランジスタ106のゲートとドレインとNchトランジスタ108のゲートに接続される。Nchトランジスタ106は、ソースはグラウンド端子100に接続される。Nchデプレッショントランジスタ107は、ドレインは電源端子150に接続され、ゲートは第三の端子112に接続され、ソースは第四の端子113に接続される。Nchトランジスタ108は、ドレインは第四の端子113に接続され、ソースはグラウンド端子100に接続される。Nchトランジスタ109は、ドレインは第四の端子113に接続され、ソースはグラウンド端子100に接続される。そして、第一の端子110と第三の端子112には所定の電圧が入力される構成である。
次に、第一の実施形態の基準電圧回路の動作について説明する。
Nchデプレッショントランジスタ101、103は同じしきい値でVtnd1と設定される。Nchデプレッショントランジスタ105、107は同じしきい値でVtnd2と設定される。しきい値はVtnd1とVtnd2は異なるしきい値と設定される。電源端子150に十分高い電圧が与えられると、Nchデプレッショントランジスタ101、105は定電流が流れる。Nchデプレッショントランジスタ101に流れる定電流は、Nchトランジスタ102に流れることで、Nchトランジスタ104に所定の比率でコピーされる。この所定の比率でコピーされた定電流が、Nchデプレッショントランジスタ103に流れることで、Nchデプレッショントランジスタ103のゲートである第一の端子110とNchデプレッショントランジスタ103のソースである第二の端子111の間に、所定の電圧が発生する。
さらに、Nchデプレッショントランジスタ101に流れる定電流は、Nchトランジスタ102に流れることで、Nchトランジスタ109にも所定の比率でコピーされる。
また、Nchデプレッショントランジスタ105に流れる定電流は、Nchトランジスタ106に流れることで、Nchトランジスタ108に所定の比率でコピーされる。この所定の比率でコピーされた定電流と、Nchトランジスタ109に所定の比率でコピーされるNchデプレッショントランジスタ101に流れる定電流とが合わさった電流が、Nchデプレッショントランジスタ107に流れることで、Nchデプレッショントランジスタ107のゲートである第三の端子112とNchデプレッショントランジスタ107のソースである第四の端子113の間に、所定の電圧が発生する。
そして、第一の端子110と第二の端子111間に発生する電圧と、第三の端子112と第四の端子113間に発生する電圧との電圧差を所定倍した基準電圧を発生させる構成である。
ここで、第一の端子110と第二の端子111間に発生する電圧は、しきい値Vtnd1に、Nchデプレッショントランジスタ101とNchデプレッショントランジスタ103のK値比と、Nchトランジスタ102とNchトランジスタ104のK値比で決まる係数を乗算した値となる。また、第三の端子112と第四の端子113間に発生する電圧は、Nchトランジスタ109にコピーされる電流が微小電流であれば、しきい値Vtnd2に、Nchデプレッショントランジスタ105とNchデプレッショントランジスタ107のしきい値Vtnd2、及び、K値比と、Nchトランジスタ106とNchトランジスタ108のK値比で決まる係数を乗算した値となる。このため、Nchトランジスタ109にコピーされる電流が微小電流で、しきい値Vtnbd1としきい値Vtnd2に乗算する係数が同じ値であれば、第一の端子110と第二の端子111間に発生する電圧と、第三の端子112と第四の端子113間に発生する電圧の電圧差は、しきい値Vtnd1としきい値Vtnd2の電圧差に係数を乗算した値となる。また、しきい値Vtnd1としきい値Vtnd2の電圧差は、温度によってほとんど変化しない。
従って、第一の端子110と第二の端子111間に発生する電圧と、第三の端子112と第四の端子113間に発生する電圧との電圧差を所定倍した基準電圧を発生させることで、温度によって、あまり変化しない基準電圧を発生できる基準電圧回路が構成できる。
しかし、しきい値Vtnd1としきい値Vtnd2の電圧差は、温度上昇と共に電圧差が多少ではあるが上昇してしまう。そしてさらに、この電圧差の上昇量は温度が高くなるにつれて、少なくなってしまう。この温度変化による電圧差の変化をより少なくするために、上記第一の実施形態の基準電圧回路では、しきい値Vtnd1に乗算する上記係数と、しきい値Vtnd2に乗算する上記係数に差を持たせている。これにより、温度上昇と共に、上記電圧差が上昇することを防止している。またさらに、Nchトランジスタ109を設け、このNchトランジスタに、しきい値Vtnd1のNchデプレッショントランジスタ101の定電流を係数倍した電流をコピーすることで、Nchデプレッショントランジスタ107のゲートとソース間に発生する電圧を調整し、温度上昇による上記電圧差の上昇量の減少を防止している。
以上述べてきたように、上記構成の第一の実施形態の基準電圧回路は、2つの異なるしきい値のNchデプレッショントランジスタを設け、この2つのNchデプレッショントランジスタしきい値差を用いて、基準電圧を発生させる構成であり、さらに、このしきい値差の温度変化を補正する構成を追加することにより、温度変化による電圧変化が非常に少ない基準電圧を発生できる。
<第二の実施形態>
図2は、第二の実施形態の基準電圧回路の回路図である。
図1の第一の実施形態との違いは、ドレインが第二の端子111に、ゲートがNchトランジスタ106のゲートとドレインに、ソースがグラウンド端子100にそれぞれ接続されたNchトランジスタ201を追加した点である。
上記Nchトランジスタ201を追加することにより、Nchトランジスタ106に流れるNchデプレッショントランジスタ105の定電流が、所定の比率で追加したNchトランジスタ201に流れ、追加したNchトランジスタ201に流れる電流が、Nchデプレッショントランジスタ107のゲートとソース間に発生する電圧を調整することができる。
従って、第二の実施形態の基準電圧回路は、Nchデプレッショントランジスタ101の定電流を係数倍した電流で、Nchデプレッショントランジスタ107のゲートとソース間に発生する電圧を調整する第一の実施形態の基準電圧回路の機能に加え、Nchデプレッショントランジスタ105の定電流を係数倍した電流で、Nchデプレッショントランジスタ103のゲートとソース間に発生する電圧を調整する機能を加えることができる。従って、第二の実施形態の基準電圧回路は、温度上昇による上記電圧差の上昇量の減少をNchデプレッショントランジスタ103のゲートとソース間に発生する電圧でも調整できるので、第一の実施形態の基準電圧回路よりも、温度上昇による上記電圧差の上昇量の減少をより正確に補正でき、温度変化による電圧変化が少ない基準電圧を発生できる。
なお本発明は、ゲートとソースが接続されたしきい値の低い第一のデプレッショントランジスタに流れる電流、あるいはその電流を基に発生させた電流を、同じしきい値の第二のデプレッショントランジスタに流すことで第二のデプレッショントランジスタのゲートとソース間に電圧を発生させる。そして、ゲートとソースが接続されたしきい値の高い第三のデプレッショントランジスタに流れる電流、あるいはその電流を基に発生させた電流を、同じしきい値の第四のデプレッショントランジスタに流すことで第四のデプレッショントランジスタのゲートとソース間に電圧を発生させる。さらに、第4のデプレッショントランジスタに第一のデプレッショントランジスタに流れる電流、あるいはその電流を基に発生させた電流を流し、第二のデプレッショントランジスタに、第三のデプレッショントランジスタに流れる電流、あるいはその電流を基に発生させた電流を流し、第二と第四のデプレッショントランジスタのゲートとソース間に発生する電圧の差を基に基準電圧を発生させることで、温度変化に対して電圧変動の少ない基準電圧を得ることが特徴であり、上記構成が実現できる回路構成であれば、どの様な回路構成でも良いことは言うまでも無い。
100 グラウンド端子
110 第一の端子
111 第二の端子
112 第三の端子
113 第四の端子

Claims (2)

  1. ドレインに電源端子の電圧に基づいた電圧が入力され、ゲートとソースが電気的に接続された第一のデプレッショントランジスタと、
    ドレインに電源端子の電圧に基づいた電圧が入力され、ゲートが、所定の電圧が入力された第一の端子に接続され、ソースが第二の端子に接続された第二のデプレッショントランジスタと、
    ドレインに電源端子の電圧に基づいた電圧が入力され、ゲートとソースが電気的に接続された第三のデプレッショントランジスタと、
    ドレインに電源端子の電圧に基づいた電圧が入力され、ゲートが、所定の電圧が入力された第三の端子に接続され、ソースが第四の端子に接続された第四のデプレッショントランジスタと、
    前記第一のデプレッショントランジスタのソースにドレインとゲートが接続され、ソースがグラウンド端子に接続された第一のエンハンスメントトランジスタと、
    前記第二のデプレッショントランジスタのソースにドレインが接続され、ゲートが前記第一のエンハンスメントトランジスタのゲートに接続され、ソースがグラウンド端子に接続された第二のエンハンスメントトランジスタと、
    前記第三のデプレッショントランジスタのソースにドレインとゲートが接続され、ソースがグラウンド端子に接続された第三のエンハンスメントトランジスタと、
    前記第四のデプレッショントランジスタのソースにドレインが接続され、ゲートが前記第三のエンハンスメントトランジスタのゲートに接続され、ソースがグラウンド端子に接続された第四のエンハンスメントトランジスタと、
    前記第四のデプレッショントランジスタのソースにドレインが接続され、ゲートが前記第一のエンハンスメントトランジスタのゲートに接続され、ソースがグラウンド端子に接続された第五のエンハンスメントトランジスタと、を備え、
    前記第一の端子と前記第三の端子に所望の電圧が入力され、前記第一のデプレッショントランジスタに流れる電流を、前記第一のエンハンスメントトランジスタと前記第二のエンハンスメントトランジスタのアスペクト比に応じて所定の比率でコピーした第一の電流が前記第二のデプレッショントランジスタに流れ、
    前記第一のデプレッショントランジスタに流れる電流を、前記第一のエンハンスメントトランジスタと前記第五のエンハンスメントトランジスタのアスペクト比に応じて所定の比率でコピーした第二の電流と、前記第三のデプレッショントランジスタに流れる電流を、前記第三のエンハンスメントトランジスタと前記第四のエンハンスメントトランジスタのアスペクト比に応じて所定の比率でコピーした第三の電流との和の電流が前記第四のデプレッショントランジスタに流れ、
    前記第一の端子と前記第二の端子間に発生した電圧と、前記第三の端子と前記第四の端子間に発生した電圧との電圧差を所定倍した基準電圧を発生する基準電圧回路であって、
    前記第一のデプレッショントランジスタと前記第二のデプレッショントランジスタのしきい値は、同じしきい値で構成され、前記第三のデプレッショントランジスタと前記第四のデプレッショントランジスタのしきい値は、同じしきい値で構成され、
    前記第一のデプレッショントランジスタと第三のデプレッショントランジスタのしきい値が異なることを特徴とする基準電圧回路。
  2. 前記第二のデプレッショントランジスタのソースにドレインが接続され、ゲートが前記第三のエンハンスメントトランジスタのゲートに接続され、ソースがグラウンド端子に接続された第六のエンハンスメントトランジスタを備え、
    前記第二のデプレッショントランジスタは、さらに、前記第三のデプレッショントランジスタに流れる電流を、前記第三のエンハンスメントトランジスタと前記第六のエンハンスメントトランジスタのアスペクト比に応じて所定の比率でコピーした第三の電流も流れることを特徴とする請求項1に記載の基準電圧回路。
JP2012055922A 2012-03-13 2012-03-13 基準電圧回路 Active JP5967987B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012055922A JP5967987B2 (ja) 2012-03-13 2012-03-13 基準電圧回路
TW102106943A TWI569125B (zh) 2012-03-13 2013-02-27 Reference voltage circuit
US13/780,745 US8884602B2 (en) 2012-03-13 2013-02-28 Reference voltage circuit
CN201310077421.XA CN103309388B (zh) 2012-03-13 2013-03-12 基准电压电路
KR1020130026010A KR102011651B1 (ko) 2012-03-13 2013-03-12 기준 전압 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012055922A JP5967987B2 (ja) 2012-03-13 2012-03-13 基準電圧回路

Publications (2)

Publication Number Publication Date
JP2013190933A JP2013190933A (ja) 2013-09-26
JP5967987B2 true JP5967987B2 (ja) 2016-08-10

Family

ID=49134705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012055922A Active JP5967987B2 (ja) 2012-03-13 2012-03-13 基準電圧回路

Country Status (5)

Country Link
US (1) US8884602B2 (ja)
JP (1) JP5967987B2 (ja)
KR (1) KR102011651B1 (ja)
CN (1) CN103309388B (ja)
TW (1) TWI569125B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012158818A2 (en) 2011-05-16 2012-11-22 Fabion Pharmaceuticals, Inc. Multi-specific fab fusion proteins and methods of use
JP7034489B2 (ja) 2016-03-15 2022-03-14 アイタブメッド (エイチケイ) リミテッド 多重特異性Fab融合タンパクおよびその使用

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54132753A (en) * 1978-04-05 1979-10-16 Hitachi Ltd Referential voltage generator and its application
DE3108726A1 (de) * 1981-03-07 1982-09-16 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte referenzspannungsquelle
JP3314411B2 (ja) * 1992-06-19 2002-08-12 株式会社リコー Mosfet定電流源発生回路
IT1298560B1 (it) * 1998-02-05 2000-01-12 Sgs Thomson Microelectronics Generatore di corrente molto stabile in temperatura
JP4020182B2 (ja) * 2000-06-23 2007-12-12 株式会社リコー 基準電圧発生回路及び電源装置
US6552603B2 (en) * 2000-06-23 2003-04-22 Ricoh Company Ltd. Voltage reference generation circuit and power source incorporating such circuit
US7215187B2 (en) * 2004-07-23 2007-05-08 The Hong Kong University Of Science And Technology Symmetrically matched voltage mirror and applications therefor
JP2006242894A (ja) * 2005-03-07 2006-09-14 Ricoh Co Ltd 温度検出回路
JP4768339B2 (ja) 2005-07-15 2011-09-07 株式会社リコー 温度検出回路およびそれを用いた発振周波数補正装置
JP4749105B2 (ja) * 2005-09-29 2011-08-17 新日本無線株式会社 基準電圧発生回路
JP4716887B2 (ja) * 2006-02-09 2011-07-06 株式会社リコー 定電流回路
JP4761458B2 (ja) * 2006-03-27 2011-08-31 セイコーインスツル株式会社 カスコード回路および半導体装置
CN101308394A (zh) * 2008-06-27 2008-11-19 东南大学 耗尽型mos管稳定电压源电路
JP5306094B2 (ja) * 2009-07-24 2013-10-02 セイコーインスツル株式会社 基準電圧回路及び電子機器
CN102193572A (zh) * 2010-03-11 2011-09-21 株式会社理光 基准电压产生电路
JP5884234B2 (ja) * 2011-03-25 2016-03-15 エスアイアイ・セミコンダクタ株式会社 基準電圧回路

Also Published As

Publication number Publication date
JP2013190933A (ja) 2013-09-26
CN103309388B (zh) 2016-01-13
KR102011651B1 (ko) 2019-08-19
TW201409198A (zh) 2014-03-01
US20130241525A1 (en) 2013-09-19
KR20130105438A (ko) 2013-09-25
TWI569125B (zh) 2017-02-01
US8884602B2 (en) 2014-11-11
CN103309388A (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
JP6211887B2 (ja) ボルテージレギュレータ
KR20150111301A (ko) 전압 레귤레이터
TWI819007B (zh) 電壓調節器
US9568929B2 (en) Bandgap reference circuit with beta-compensation
TWI548209B (zh) 差動運算放大器以及帶隙參考電壓產生電路
JP2011186593A (ja) 電流源回路および半導体装置
TWI629581B (zh) 電壓調節器
JP2016090525A (ja) 温度検出回路及び半導体装置
CN109960309B (zh) 电流生成电路
JP5967987B2 (ja) 基準電圧回路
TWI534585B (zh) Reference voltage circuit
JP5782346B2 (ja) 基準電圧回路
KR102158666B1 (ko) 센서 회로
TWI698731B (zh) 電壓調節器
JP6542103B2 (ja) 過熱検出回路、過熱保護回路、及び半導体装置
JP2014190862A (ja) ホール素子駆動回路及びホール素子駆動方法
US20150256131A1 (en) Constant transconductance bias circuit
JP6104619B2 (ja) センサ回路
TWI395087B (zh) 與製程-電壓-溫度(pvt)無關的電流控制振盪器
JP5669634B2 (ja) 定電流回路
JP5356189B2 (ja) 増幅回路
JP2010165177A (ja) 定電流回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160705

R150 Certificate of patent or registration of utility model

Ref document number: 5967987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250