Nothing Special   »   [go: up one dir, main page]

JP2020129236A - 基準電圧回路及び半導体装置 - Google Patents

基準電圧回路及び半導体装置 Download PDF

Info

Publication number
JP2020129236A
JP2020129236A JP2019021108A JP2019021108A JP2020129236A JP 2020129236 A JP2020129236 A JP 2020129236A JP 2019021108 A JP2019021108 A JP 2019021108A JP 2019021108 A JP2019021108 A JP 2019021108A JP 2020129236 A JP2020129236 A JP 2020129236A
Authority
JP
Japan
Prior art keywords
mos transistor
reference voltage
source
voltage circuit
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019021108A
Other languages
English (en)
Other versions
JP7190927B2 (ja
Inventor
薫 坂口
Kaoru Sakaguchi
薫 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2019021108A priority Critical patent/JP7190927B2/ja
Priority to US16/752,929 priority patent/US10824181B2/en
Priority to CN202010077657.3A priority patent/CN111552344A/zh
Publication of JP2020129236A publication Critical patent/JP2020129236A/ja
Application granted granted Critical
Publication of JP7190927B2 publication Critical patent/JP7190927B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

【課題】消費電流が微小で、任意に基準電圧を高く設定することが出来る基準電圧回路を提供する。【解決手段】ゲートとドレインが接続された第一導電型エンハンスメント型の第１ＭＯＳトランジスタと、ゲートが第１ＭＯＳトランジスタのソースに接続されソースが第１ＭＯＳトランジスタのドレインに接続されドレインが出力端子に接続された第一導電型デプレッション型の第２ＭＯＳトランジスタを備えた第１ＭＯＳトランジスタペアと、ゲートとドレインが出力端子に接続されソースが第２ＭＯＳトランジスタのソースに接続された第一導電型エンハンスメント型の第３ＭＯＳトランジスタと、ゲートが第３ＭＯＳトランジスタのソースに接続されソースが出力端子に接続された第一導電型デプレッション型の第４ＭＯＳトランジスタを備えた第２ＭＯＳトランジスタペアと、を備え、全てのＭＯＳトランジスタは弱反転領域で動作する。【選択図】図１

Description

本発明は、基準電圧回路及び半導体装置に関する。
従来から、半導体装置において、エンハンスメント型ＭＯＳトランジスタとデプレッション型ＭＯＳトランジスタの閾値電圧の絶対値の和で出力電圧が決定される基準電圧回路が用いられている。
そのような基準電圧回路が出力する基準電圧は、エンハンスメント型ＭＯＳトランジスタとデプレッション型ＭＯＳトランジスタの各閾値電圧の温度依存性が相殺し合うことで、温度依存性が小さくなることが知られている。また、デプレッション型ＭＯＳトランジスタ、或いは、エンハンスメント型ＭＯＳトランジスタのいずれかの個数を増やすことで、任意の高い基準電圧を得ることが出来る（例えば、特許文献１の図２から図４参照）。
特許第６２９２９０１号
しかしながら、特許文献１の基準電圧回路では、エンハンスメント型ＭＯＳトランジスタとデプレッション型ＭＯＳトランジスタをバイアスするために２つ以上の定電流源を備えている。従って、２つ以上の経路に電流が常に流れるため、消費電流を小さくし難いという課題がある。
本発明は上記課題に鑑みて為され、消費電流が微小で、任意に基準電圧を高く設定することが出来る基準電圧回路を提供することを目的とする。
本発明の基準電圧回路は、
第１ＭＯＳトランジスタペアと第２ＭＯＳトランジスタペアと出力端子を備え、
前記第１ＭＯＳトランジスタペアは、
ゲートとドレインが接続された第一導電型エンハンスメント型の第１ＭＯＳトランジスタと、ゲートが前記第１ＭＯＳトランジスタのソースに接続され、ソースが前記第１ＭＯＳトランジスタのドレインに接続され、ドレインが前記出力端子に接続された第一導電型デプレッション型の第２ＭＯＳトランジスタと、を備え、
前記第２ＭＯＳトランジスタペアは、
ゲートとドレインが前記出力端子に接続され、ソースが前記第２ＭＯＳトランジスタのソースに接続された第一導電型エンハンスメント型の第３ＭＯＳトランジスタと、ゲートが前記第３ＭＯＳトランジスタのソースに接続され、ソースが前記出力端子に接続された第一導電型デプレッション型の第４ＭＯＳトランジスタと、を備え、全てのＭＯＳトランジスタは弱反転領域で動作することを特徴とする。
本発明の基準電圧回路によれば、弱反転動作する第一導電型エンハンスメント型のＭＯＳトランジスタ（第１ＭＯＳトランジスタ）の電流で消費電流が決まるため、消費電流を容易に微小とすることが出来る。
本発明の実施形態の基準電圧回路を説明するための回路図である。 本実施形態の基準電圧回路の他の例を説明するための回路図である。 本実施形態の基準電圧回路の他の例を説明するための回路図である。 本実施形態の基準電圧回路の他の例を説明するための回路図である。
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の実施形態の基準電圧回路を説明するための回路図である。
本実施形態の基準電圧回路１０は、第一導電型（ここではＮチャネル型）エンハンスメント型のＭＯＳトランジスタ１１、１２と、第一導電型デプレッション型のＭＯＳトランジスタ２１、２２と、を備えている。ここで、ＭＯＳトランジスタ１１とＭＯＳトランジスタ２１で第１ＭＯＳトランジスタペアを構成し、ＭＯＳトランジスタ１２とＭＯＳトランジスタ２２で第２ＭＯＳトランジスタペアを構成する。
基準電圧回路１０の各構成要素の接続について説明する。
ＭＯＳトランジスタ１１は、ソースが接地端子１００に接続され、ゲートとドレインがＭＯＳトランジスタ１２のソースに接続されている。ＭＯＳトランジスタ１２は、ゲートとドレインが出力端子１０２に接続されている。ＭＯＳトランジスタ２１は、ソースがＭＯＳトランジスタ１２のソースに接続され、ゲートが接地端子１００に接続され、ドレインが出力端子１０２に接続されている。ＭＯＳトランジスタ２２は、ソースが出力端子１０２に接続され、ゲートがＭＯＳトランジスタ２１のソースに接続され、ドレインが電源端子１０１に接続される。ＭＯＳトランジスタ１１のドレインとＭＯＳトランジスタ２１のソースの接続点を接点Ｎ１とする。
掛かる構成の基準電圧回路１０の動作について、以下に説明する。
ＭＯＳトランジスタ１１のドレイン電圧は、ＭＯＳトランジスタ２１のゲート・ソース間電圧によって下降を制限される。ＭＯＳトランジスタ２１のソース電圧は、ＭＯＳトランジスタ１１のゲート・ソース間電圧によって上昇を制限される。結果として、接点Ｎ１の電圧は、接地端子１００を基準とした一定電圧に安定する。
ＭＯＳトランジスタ１２とＭＯＳトランジスタ２２においても、同様の関係が成立し、ＭＯＳトランジスタ１２のドレインとＭＯＳトランジスタ２２のソースの接続点である出力端子１０２の電圧は、接点Ｎ１を基準とした一定電圧に安定する。
ここで、各エンハンスメント型ＭＯＳトランジスタの閾値電圧ＶTEは、各デプレッション型ＭＯＳトランジスタの閾値電圧ＶTDの絶対値よりも大きく設定する。
このように閾値を設定すると、ＭＯＳトランジスタ１１、１２と、ＭＯＳトランジスタ２１、２２は全て弱反転領域で動作する。従って、出力端子１０２の電圧は、式１の出力電圧Ｖoutで安定する。
Figure 2020129236
 ここで、ｎは弱反転スロープ係数、ＵTは熱電圧、Ｃは回路構成及び各ＭＯＳトランジスタの設計値に基く定数である。
基準電圧回路１０の消費電流は、弱反転領域で動作するＭＯＳトランジスタ１１のドレイン電流で決まるので、微小にすることが可能となる。従って、消費電流を小さくするために、ＭＯＳトランジスタのＬ長を大きくすることや、微小な定電流を生成する定電流回路を必要としないので、回路規模を小さくすることが出来る。
また、式１からわかるように、右辺第一項は、閾値電圧ＶTEと閾値電圧ＶTDの温度依存性が相殺し合う。従って、右辺第二項の寄与を第一項よりも小さくするか、あるいは、右辺第二項の温度依存性を第一項に残る温度依存性と相殺するように調整することで、出力電圧Ｖoutの温度依存性を小さくすることが出来る。
上述したように、本実施形態の基準電圧回路によれば、弱反転動作のエンハンスメント型ＭＯＳトランジスタの電流で消費電流が決まる構成としたため、小さい回路規模で消費電流を微小にすることが出来る。
なお、本実施形態の基準電圧回路は、２組のＭＯＳトランジスタペアで構成したが、より高い基準電圧を得たい場合は、第１ＭＯＳトランジスタペアを複数のＭＯＳトランジスタペアで構成しても良い。例えば、図２の基準電圧回路１０のように、第１ＭＯＳトランジスタペアをＭＯＳトランジスタ１１ａ、２１ａのＭＯＳトランジスタペアとＭＯＳトランジスタ１１ｂ、２１ｂのＭＯＳトランジスタペアで構成しても良い。ここで、ＭＯＳトランジスタ１１ａのドレインとＭＯＳトランジスタ２１ａのソースの接点をＮ１ａ、ＭＯＳトランジスタ１１ｂのドレインとＭＯＳトランジスタ２１ｂのソースの接点をＮ１ｂとする。
掛かる構成の基準電圧回路１０の動作について、以下に説明する。
ＭＯＳトランジスタ１１ａ、１１ｂと、ＭＯＳトランジスタ２１ａ、２１ｂは図１の基準電圧回路１０と同様に動作し、接点Ｎ１ｂの電圧は式１で表される。
ＭＯＳトランジスタ１２とＭＯＳトランジスタ２２においても同様の動作関係が成立し、ＭＯＳトランジスタ１２のドレインとＭＯＳトランジスタ２２のソースの接点である出力端子１０２の電圧は接点Ｎ１ｂを基準とした一定電圧に安定化する。
また同様に、ＭＯＳトランジスタ１２とＭＯＳトランジスタ２２は弱反転領域で動作し、出力端子１０２の出力電圧Ｖoutは式２の電圧に安定化する。
Figure 2020129236
そして、上述した動作の説明は、ＭＯＳトランジスタのペアの数が増えて、Ｍ個になったとしても同様のことが繰り返される。即ち、ＭＯＳトランジスタのペアの数Ｍを調整することにより、エンハンスメント型ＭＯＳトランジスタとデプレッション型ＭＯＳトランジスタの閾値電圧の和の電圧の１/２に比例した任意の高い電圧が得ることが可能となる。また、基準電圧回路１０の消費電流は、弱反転領域で動作するＭＯＳトランジスタ１１（１１ａ）のドレイン電流で決定されるので、微小にすることが可能となる。
図３は、本実施形態の基準電圧回路の他の例を説明するための回路図である。
基準電圧回路１０ａは、図１の基準電圧回路１０に加えて、ＭＯＳトランジスタ１１と接地端子１００との間に第一導電型エンハンスメント型のＭＯＳトランジスタ１３が介挿されて構成される。図３の回路図において、図１と同様の構成については、同一の符号を付与し、詳細な説明は省略する。
ＭＯＳトランジスタ１３は、ソースが接地端子１００に接続され、ゲートとドレインはＭＯＳトランジスタ１１のソースに接続される。ＭＯＳトランジスタ２１のゲートは、ＭＯＳトランジスタ１３のソースと接地端子１００に接続される。
掛かる構成の基準電圧回路１０ａの動作について、以下に説明する。
基準電圧回路１０ａは、ＭＯＳトランジスタ１１とＭＯＳトランジスタ１３が直列に接続されているため、安定状態において各々のゲート・ソース間電圧は小さい。即ち、ＭＯＳトランジスタ１１とＭＯＳトランジスタ１３は、高温においても弱反転領域の動作点を持つ。
一般的に高温では、ＭＯＳトランジスタの閾値電圧が低くなるため、ＭＯＳトランジスタは弱反転動作から強反転動作に移行しやすい。基準電圧回路１０ａは、上述のように構成したので、高温においてもＭＯＳトランジスタ１１とＭＯＳトランジスタ１３が弱反転領域の動作点を保持し、消費電流を小さくし続けることが出来る。
以上説明したように、基準電圧回路１０ａによれば、基準電圧回路１０の効果に加えて、広い温度範囲で消費電流を微小にすることが出来る。
図４は、本実施形態の基準電圧回路の他の例を説明するための回路図である。
基準電圧回路２０は基準電圧回路１０に加えて、第一導電型デプレッション型のＭＯＳトランジスタ２３と、第二導電型（ここではＰチャネル型）エンハンスメント型のＭＯＳトランジスタ３１と、を備えている。ＭＯＳトランジスタ２３とＭＯＳトランジスタ３１は、基準電圧回路の出力回路を構成する。図４の回路図において、図１と同様の構成については、同一の符号を付与し、詳細な説明は省略する。
ＭＯＳトランジスタ２３は、ドレインが電源端子１０１に接続され、ゲートが接点Ｎ２に接続され、ソースが出力端子１０２に接続される。ＭＯＳトランジスタ３１は、ソースが出力端子１０２に接続され、ゲートが接点Ｎ２に接続され、ドレインが接地端子１００に接続される。
掛かる構成の基準電圧回路２０の動作について、以下に説明する。
ＭＯＳトランジスタ１１、１２と、ＭＯＳトランジスタ２１、２２は基準電圧回路１０と同様に動作し、ＭＯＳトランジスタ１２のドレインとＭＯＳトランジスタ２２のソースの接点Ｎ２の電圧が式１で表される。
ここで、ＭＯＳトランジスタ３１の閾値電圧ＶTE2の絶対値は、ＭＯＳトランジスタ２３の閾値電圧ＶTDの絶対値よりも大きいように設定する。この時、ＭＯＳトランジスタ３１とＭＯＳトランジスタ２３は、弱反転領域で動作し、出力端子１０２の出力電圧Ｖoutは式３の電圧に安定化する。
Figure 2020129236
 ＭＯＳトランジスタ３１は弱反転領域で動作するため、ＭＯＳトランジスタ３１を経由した電源端子１０１と接地端子１００間の経路の電流は微小となる。そのため、ＭＯＳトランジスタ３１とＭＯＳトランジスタ２３の追加による消費電流の増加はごく僅かとなる。
また、式３の右辺第三項の閾値電圧ＶTE2と閾値電圧ＶTDは温度依存性が相殺し合う。そのため、基準電圧回路２０の出力電圧Ｖoutの温度依存性は小さくなる。
上述のように構成した基準電圧回路２０では、出力インピーダンスがＭＯＳトランジスタ３１とＭＯＳトランジスタ２３の設計値によって決まるため、エンハンスメント型ＭＯＳトランジスタとデプレッション型ＭＯＳトランジスタのペア数の影響を受けない。従って、基準電圧回路２０によれば、エンハンスメント型ＭＯＳトランジスタとデプレッション型ＭＯＳトランジスタのペア数が増加しても、出力インピーダンスを低くすることが出来る。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、基準電圧回路１０ａにおいて、エンハンスメント型ＭＯＳトランジスタ１３を複数と備えてもよい。
１０、２０ 基準電圧回路
１１、１２、１３ 第一導電型エンハンスメント型ＭＯＳトランジスタ
２１、２２、２３ 第一導電型デプレッション型ＭＯＳトランジスタ
３１ 第二導電型エンハンスメント型ＭＯＳトランジスタ
１００ 接地端子
１０１ 電源端子
１０２ 出力端子

Claims (5)

  1. 第１ＭＯＳトランジスタペアと第２ＭＯＳトランジスタペアと出力端子を備え、
    前記第１ＭＯＳトランジスタペアは、
    ゲートとドレインが接続された第一導電型エンハンスメント型の第１ＭＯＳトランジスタと、ゲートが前記第１ＭＯＳトランジスタのソースに接続され、ソースが前記第１ＭＯＳトランジスタのドレインに接続され、ドレインが前記出力端子に接続された第一導電型デプレッション型の第２ＭＯＳトランジスタと、を備え、
    前記第２ＭＯＳトランジスタペアは、
    ゲートとドレインが前記出力端子に接続され、ソースが前記第２ＭＯＳトランジスタのソースに接続された第一導電型エンハンスメント型の第３ＭＯＳトランジスタと、ゲートが前記第３ＭＯＳトランジスタのソースに接続され、ソースが前記出力端子に接続された第一導電型デプレッション型の第４ＭＯＳトランジスタと、を備え、
    全てのＭＯＳトランジスタは弱反転領域で動作することを特徴とする基準電圧回路。
  2. 前記第１ＭＯＳトランジスタペアは、複数のＭＯＳトランジスタペアで構成された
    ことを特徴とする請求項１に記載の基準電圧回路。
  3. ゲートとドレインが前記第１ＭＯＳトランジスタのソースに接続され、ソースが前記第２ＭＯＳトランジスタのゲートに接続され、弱反転領域で動作する第一導電型エンハンスメント型の第５ＭＯＳトランジスタを備えた
    ことを特徴とする請求項１に記載の基準電圧回路。
  4. 前記第４ＭＯＳトランジスタのソースと前記出力端子の間に介挿され、弱反転領域で動作する第一導電型デプレッション型の第６ＭＯＳトランジスタと第２導電型エンハンスメント型の第７ＭＯＳトランジスタを有する出力回路を備えた
    ことを特徴とする請求項１から３のいずれかに記載の基準電圧回路。
  5. 請求項１から４のいずれかに記載の基準電圧回路を備えた半導体装置。
JP2019021108A 2019-02-08 2019-02-08 基準電圧回路及び半導体装置 Active JP7190927B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019021108A JP7190927B2 (ja) 2019-02-08 2019-02-08 基準電圧回路及び半導体装置
US16/752,929 US10824181B2 (en) 2019-02-08 2020-01-27 Reference voltage circuit and semiconductor device
CN202010077657.3A CN111552344A (zh) 2019-02-08 2020-01-31 基准电压电路以及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019021108A JP7190927B2 (ja) 2019-02-08 2019-02-08 基準電圧回路及び半導体装置

Publications (2)

Publication Number Publication Date
JP2020129236A true JP2020129236A (ja) 2020-08-27
JP7190927B2 JP7190927B2 (ja) 2022-12-16

Family

ID=71945155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019021108A Active JP7190927B2 (ja) 2019-02-08 2019-02-08 基準電圧回路及び半導体装置

Country Status (3)

Country Link
US (1) US10824181B2 (ja)
JP (1) JP7190927B2 (ja)
CN (1) CN111552344A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7240075B2 (ja) * 2019-07-08 2023-03-15 エイブリック株式会社 定電圧回路
FR3137230B1 (fr) * 2022-06-23 2024-06-14 Wise Integration Circuit de reference de tension
EP4435554A1 (en) * 2023-03-24 2024-09-25 Nexperia B.V. Reference voltage circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4096430A (en) * 1977-04-04 1978-06-20 General Electric Company Metal-oxide-semiconductor voltage reference
JPH08335122A (ja) * 1995-04-05 1996-12-17 Seiko Instr Inc 基準電圧用半導体装置
JP2000341104A (ja) * 1999-06-01 2000-12-08 Nec Corp Ｍｏｓトランジスタ回路
JP2005122574A (ja) * 2003-10-17 2005-05-12 Renesas Technology Corp 半導体集積回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808308B2 (en) * 2009-02-17 2010-10-05 United Microelectronics Corp. Voltage generating apparatus
JP2011048601A (ja) * 2009-08-27 2011-03-10 Renesas Electronics Corp 基準電流電圧発生回路
JP6292901B2 (ja) 2014-01-27 2018-03-14 エイブリック株式会社 基準電圧回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4096430A (en) * 1977-04-04 1978-06-20 General Electric Company Metal-oxide-semiconductor voltage reference
JPH08335122A (ja) * 1995-04-05 1996-12-17 Seiko Instr Inc 基準電圧用半導体装置
JP2000341104A (ja) * 1999-06-01 2000-12-08 Nec Corp Ｍｏｓトランジスタ回路
JP2005122574A (ja) * 2003-10-17 2005-05-12 Renesas Technology Corp 半導体集積回路

Also Published As

Publication number Publication date
US20200257325A1 (en) 2020-08-13
CN111552344A (zh) 2020-08-18
US10824181B2 (en) 2020-11-03
JP7190927B2 (ja) 2022-12-16

Similar Documents

Publication Publication Date Title
JP5306094B2 (ja) 基準電圧回路及び電子機器
KR101099406B1 (ko) 캐스코드 회로 및 반도체 장치
JP5323142B2 (ja) 基準電流源回路
US8836413B2 (en) Low-power resistor-less voltage reference circuit
KR101451468B1 (ko) 정전류 회로 및 기준 전압 회로
KR20130047658A (ko) 정전류 회로 및 기준 전압 회로
KR20110019064A (ko) 전류 기준 회로
JP2010152510A (ja) 基準電圧回路
JP2008015925A (ja) 基準電圧発生回路
JP7190927B2 (ja) 基準電圧回路及び半導体装置
KR101797769B1 (ko) 정전류 회로
US9874894B2 (en) Temperature stable reference current
JP2005222301A (ja) 定電流回路
JP7522176B2 (ja) 定電流回路
KR101352410B1 (ko) 온도 의존성을 무효화하기 위한 방법 및 그 회로
JP2013054535A (ja) 定電圧発生回路
KR101885256B1 (ko) 저전력 밴드갭 기준전압 및 기준전류 동시 발생 회로
JP2009294978A (ja) 基準電圧回路
JP5606345B2 (ja) 出力回路
JP2019117546A (ja) 電流生成回路
US20100090727A1 (en) Voltage detection circuit and bgr voltage detection circuit
JP5669634B2 (ja) 定電流回路
JP5428259B2 (ja) 基準電圧発生回路および電源クランプ回路
KR20180014309A (ko) 액티브 소자를 이용하여 온도 변화가 보상되도록 하는 전류 발생 회로
JP2012073946A (ja) 定電流回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221206

R150 Certificate of patent or registration of utility model

Ref document number: 7190927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350