CN104102266A - 基准电压产生电路 - Google Patents

Abstract

本发明公开的基准电压产生电路，属于集成电路的技术领域。基准电压产生电路，包括：由输入电压转换为预调节电压的预调整电路，在预调节电压作用下产生基准电压的核心电路，预调整电路包括：第一耗尽型NMOS管、第二耗尽型NMOS管，核心电路包括：第三耗尽型NMOS管、第四耗尽型NMOS管、增强型NMOS管，第一电阻。本发明简化电路并减小了版图面积，实现了任意值基准电压的输出，具有低功耗、低噪声、低温度系数、高PSRR的优点。

Description

基准电压产生电路

技术领域

本发明公开了基准电压产生电路，尤其是一种由耗尽型MOS管与增强型MOS管组成的基准电压产生电路，属于集成电路的技术领域。

背景技术

基准电压源作为IC设计中重要的单元模块电路，被广泛应用于各种模拟集成电路、数字集成电路和数模混合集成电路中。随着集成电路技术的发展，现今对基准电压源的要求越来越高，要求基准电压源的功耗低、噪声低、温度系数低、PSRR高、版图面积小等。

传统的基准电压源一般采用带隙基准结构，利用三极管BJT的负温度系数的BE结压降V_BE跟BJT热电压VT产生的正温度系数电流流过电阻产生的的正温度系数电压叠加，生成零温度系数的基准电压。传统的带隙基准结构包括运放、三极管BJT、电阻以及补偿电容等，用到的元器件多，版图面积大，消耗的电流大；且带隙基准的输出噪声较高不容易降下来；如果要获得较高的PSRR，对所用运放的增益、带宽等都有较高要求，这些因素都限制了带隙基准源的性能。

基于上述原因，寻找一种结构简单、性能优异，同时消耗的电流又极低的基准电压产生电路很有必要。

发明内容

本发明所要解决的技术问题是针对上述背景技术的不足，提供了基准电压产生电路。

本发明为实现上述发明目的采用如下技术方案：

基准电压产生电路，包括：由输入电压转换为预调节电压的预调整电路，在预调节电压作用下产生基准电压的核心电路，所述预调整电路包括：第一耗尽型NMOS管、第二耗尽型NMOS管，核心电路包括：第三耗尽型NMOS管、第四耗尽型NMOS管、增强型NMOS管，第一电阻，

所述第一、第二耗尽型NMOS管的漏极均接输入电压，第一、第二耗尽型NMOS管的衬底均接地，第一耗尽型MOS管源极、第二耗尽型NMOS管栅极均与第三耗尽型NMOS管漏极连接，第二耗尽型NMOS管源极、第一耗尽型NMOS管栅极均与第四耗尽型NMOS管漏极连接，第三耗尽型NMOS管的栅极、源极短接，第三耗尽型NMOS管栅极与第四耗尽型NMOS管栅极连接，增强型NMOS管漏极接第三耗尽型NMOS管源极，增强型NMOS管源极接地，增强型NMOS管栅极、第四耗尽型NMOS管源极第一电阻一端连接在一起形成基准电压输出点，第一电阻另一端接地。

进一步的，基准电压产生电路还包括接在所述第一电阻另一端与大地之间的分压支路，选取分压支路的若干分压输出点作为其余的基准电压输出点。

作为所述基准电压产生电路的进一步优化方案，分压支路选取的电路元器件具有不同的温度系数，分压支路等效为零温度系数的基准电流产生电路。

作为所述基准电压产生电路的进一步优化方案，所述分压支路为第二电阻，第二电阻一端与第一电阻另一端连接作为另一个基准电压输出点，第二电阻另一端接地。

作为所述的基准电压产生电路的进一步优化方案，所述第一电阻、第二电阻采用Trimming设计，通过激光或烧铝修调第一电阻跟第二电阻的大小。

本发明采用上述技术方案，具有以下有益效果：简化电路并减小了版图面积，实现了任意值基准电压的输出，具有低功耗、低噪声、低温度系数、高PSRR的优点。

附图说明

图1是本发明的新型耗尽管基准电压产生电路原理图。

图2是基本的耗尽管基准电压产生电路原理图。

图3是改进的耗尽管基准电压产生电路原理图。

图中标号说明：DN11、DN22、DN33、DN44、DN1、DN2、DN3、DN4为耗尽型NMOS管，MN1、MN3、MN4为增强型NMOS管，R1、R2为电阻。

具体实施方式

下面结合附图对发明的技术方案进行详细说明。

耗尽管基准电压是由增强型NMOS跟耗尽型NMOS的阈值电压叠加而得，通过抵消增强型NMOS跟耗尽型NMOS各自V_TH的负温度系数，得到零温度系数的基准电压。基本的耗尽管基准电压产生电路如图2所示，耗尽型NMOS管DN0的漏极连接VIN，耗尽型NMOS管DN0的栅源短接连接到增强型NMOS管MN0的漏极跟栅极连接，增强型NMOS管MN0的源极接地，增强型NMOS管MN0的栅源电压即为基准电压V_REF：

$V_{\mathrm{REF}}=V_{\mathrm{TN}}-\sqrt{\frac{k_{\mathrm{DN}0}}{k_{\mathrm{MN}0}}}{V}_{\mathrm{TD}}---(1,)$

式(1)中V_TN跟V_TD分别代表增强型NMOS管MN0及耗尽型NMOS管DN0的阈值电压，k_DN0＝μ_nC_OX(W/L)_DN0，k_MN0＝μ_nC_OX(W/L)_MN0，(W/L)_DN0、(W/L)_MN0为DN0、MN0的宽长比，耗尽型NMOS的阈值为负数，且耗尽型NMOS管DN0的阈值V_TD跟增强型NMOS管MN0的阈值V_TN均呈负温度系数，通过合理选择MN0跟DN0的W/L，即可得到零温度系数的基准电压V_REF。

图3所示的电路为改进型耗尽管基准电压产生电路，其中耗尽型NMOS管DN33的漏极接VIN，其衬底接地，耗尽型NMOS管DN33的栅极连接耗尽型NMOS管DN44的源极，耗尽型NMOS管DN33的源极连接耗尽型NMOS管DN3的漏极，耗尽型NMOS管DN3的栅源短接连接增强型NMOS管MN3的漏极跟栅极，增强型NMOS管MN3的源极接地，增强型NMOS管MN3的栅源电压即为基准电压V_REF3；耗尽型NMOS管DN44的漏极接VIN，其衬底接地，耗尽型NMOS管DN44的栅极连接耗尽型NMOS管DN33的源极，耗尽型NMOS管DN44的源极连接耗尽型NMOS管DN4的漏极，耗尽型NMOS管DN4的栅源短接连接增强型NMOS管MN4的漏极跟栅极，增强型NMOS管MN4的源极接地，增强型NMOS管MN4的栅源电压即为基准电压V_REF4。

改进型耗尽管基准电路在基本耗尽管基准电路上增加了耗尽型NMOS管DN33跟DN44，DN33跟DN44的引入对VIN电压起到预调整作用，可以进一步提高基准电压V_REF3跟V_REF4的PSRR性能并大大降低其线性调整率。图3所示的电路中(W/L)_DN33＝(W/L)_DN44，(W/L)_DN3＝(W/L)_DN4，(W/L)_MN3＝(W/L)_MN4，

$V_{\mathrm{REF}3}=V_{\mathrm{REF}4}=V_{\mathrm{TN}}-\sqrt{\frac{k_{\mathrm{DN}3}}{k_{\mathrm{MN}3}}}{V}_{\mathrm{TD}}=V_{\mathrm{TN}}-\sqrt{\frac{k_{\mathrm{DN}4}}{k_{\mathrm{MN}4}}}{V}_{\mathrm{TD}}---\left(2\right),$

式(2)中，V_TN跟V_TD分别代表增强型NMOS管MN4(或者MN3)及耗尽型NMOS管DN4(或者DN3)的阈值电压，k_DN3＝_μnC_OX(W/L)_DN3，k_MN3＝μ_nCO_X(W/L)_MN3,k_DN4＝μ_nC_OX(W/L)_DN4，k_MN4＝μ_nC_OX(W/L)_MN4，(W/L)_DN3、(W/L)_MN3、(W/L)_DN4、(W/L)_MN4分别为DN3、MN3、DN4、MN4的宽长比。

鉴于图3所示的基准电压产生电路只能产生固定的基准电压V_REF3或V_REF4，在低压场合应用存在局限性，如果将图3中DN4栅极与DN3的栅极源极连接点相连，将MN3的栅极连接到DN4源极，将MN4换为电阻R1即可得到图1所示的核心电路。

具体实施例一

如图1所示的基准电压产生电路，包括：由输入电压转换为预调节电压的预调整电路，在预调节电压作用下产生基准电压的核心电路。预调整电路包括：耗尽型NMOS管DN11、耗尽型NMOS管DN22。核心电路包括：耗尽型NMOS管DN1、耗尽型NMOS管DN2、增强型NMOS管MN1，电阻R1。耗尽型NMOS管DN11、DN22的漏极均接输入电压VIN，耗尽型NMOS管DN11、DN22的衬底均接地，耗尽型MOS管DN11源极、耗尽型NMOS管DN22栅极均与耗尽型NMOS管DN1漏极连接(图1中的A点)，耗尽型NMOS管DN22源极、耗尽型NMOS管DN11栅极均与耗尽型NMOS管DN2漏极连接(图1中的B点)，耗尽型NMOS管DN1的栅极、源极短接(图1中的C点)，耗尽型NMOS管DN1栅极与耗尽型NMOS管DN2栅极连接，增强型NMOS管MN1漏极接耗尽型NMOS管DN1源极，增强型NMOS管MN1源极接地，增强型NMOS管MN1栅极、耗尽型NMOS管DN2源极电阻R1一端连接在一起形成基准电压输出点，该基准电压输出点输出VREF1，电阻R1另一端接地。

耗尽型NMOS管DN1跟增强型NMOS管MN1构成基本的耗尽管基准产生电路，

$V_{\mathrm{REF}1}=V_{\mathrm{TN}}-\sqrt{\frac{k_{\mathrm{DN}1}}{k_{\mathrm{MN}1}}}{V}_{\mathrm{TD}}---\left(3\right),$

式(3)中，V_TN跟V_TD分别代表增强型NMOS管MN1及耗尽型NMOS管DN1的阈值电压。

将增强型NMOS管MN1的栅连接到耗尽型NMOS管DN2的源极跟电阻R1时，V_REF1值跟增强型NMOS管MN1的栅极连接其漏极时仍然相同：若V_REF1高于则增强型NMOS管MN1的V_GS增大，耗尽型NMOS管DN1、DN2的栅电压V_C势必降低，V_C降低将使V_REF1降低；若V_REF1低于则增强型NMOS管MN1的V_GS减小，耗尽型NMOS管DN1、DN2的栅电压V_C将升高，V_C升高将使V_REF1升高，所以该电路最终必稳定在本例中，核心电路通过对传统的基准电路改进，减少了管子的数目，管子组成的闭环反馈控制在不要外部调节的前提下实现了基准电压稳定输出，降低了损耗以及噪声。

此外，图1所示的耗尽型NMOS DN11、DN22构成预调整电路，可以进一步提高基准电压的PSRR性能及抗线性调整性能。

具体实施例二

在具体实施例一的基础上，引入分压支路，分压支路可以是图1所示的电阻R2，电阻R1与电阻R2串接组成分压电路，对V_REF1进行分压，可以得到低于V_REF1值的任意基准电压值V_REF2，V_REF2＝V_REF1*R2/(R1+R2)。分压支路可以根据基准电压的需求选择多种实施方式，以分压电路的各分压输出点作为任意基准电压的输出点。本例实现了任意值基准电压的输出。

具体实施例三

图2跟3所示的基准电压产生电路的V_REF值是个固定值，无法提供其他稍低的任意值基准电压，且很难进行Trimming提高V_REF的精度。如果在电阻R1或R2电阻上增加电阻Trimming功能，通过激光或烧铝修调电阻R1跟电阻R2的大小可以提高V_REF2的精度，消除流片工艺波动引起的V_REF1值的偏差。

具体实施例四

如果图1中V_REF1下串联的电阻选用零温度系数电阻(如采用正温度系数跟负温度系数两种类型的电阻叠加)则可以得到零温度系数的电流，本发明即可以轻松实现零温度系数的基准电流。

上述实施例仅仅列举了本发明可实施的几个例子，但不是对本发明的限制，其余符合本发明发明构思的实施例或者本发明实施例的等同替换形式均落入本发明的保护范围。

综上所述，本发明具有以下优点：

(1)预调整电路、核心电路设计简单，减小了版图面积；

(2)核心电路在现有的基准电路基础上改进，不仅减少了器件数，而且通过闭环内的反馈控制在不要外部调节的前提下实现了基准电压稳定输出，低功耗、低噪声、低温度系数、高PSRR；

(3)分压支路的设计实现了任意值基准电压的输出。

Claims (5)

1.基准电压产生电路，包括：由输入电压转换为预调节电压的预调整电路，在预调节电压作用下产生基准电压的核心电路，其特征在于，所述预调整电路包括：第一耗尽型NMOS管（DN11）、第二耗尽型NMOS管（DN22），核心电路包括：第三耗尽型NMOS管（DN1）、第四耗尽型NMOS管（DN2）、增强型NMOS管（MN1），第一电阻（R1），

所述第一、第二耗尽型NMOS管（DN11、DN22）的漏极均接输入电压，第一、第二耗尽型NMOS管（DN11、DN22）的衬底均接地，第一耗尽型MOS管（DN11）源极、第二耗尽型NMOS管（DN22）栅极均与第三耗尽型NMOS管（DN1）漏极连接，第二耗尽型NMOS管（DN22）源极、第一耗尽型NMOS管（DN11）栅极均与第四耗尽型NMOS管（DN2）漏极连接，第三耗尽型NMOS管（DN1）的栅极、源极短接，第三耗尽型NMOS管（DN1）栅极与第四耗尽型NMOS管（DN2）栅极连接，增强型NMOS管（MN1）漏极接第三耗尽型NMOS管（DN1）源极，增强型NMOS管（MN1）源极接地，增强型NMOS管（MN1）栅极、第四耗尽型NMOS管（DN2）源极第一电阻（R1）一端连接在一起形成基准电压输出点，第一电阻（R1）另一端接地。

2.根据权利要求1所述的基准电压产生电路，其特征在于还包括接在所述第一电阻（R1）另一端与大地之间的分压支路，选取分压支路的若干分压输出点作为其余的基准电压输出点。

3.根据权利要求2所述的基准电压产生电路，其特征在于，所述分压支路选取的电路元器件具有不同的温度系数，分压支路等效为零温度系数的基准电流产生电路。

4.根据权利要求2或3所述的基准电压产生电路，其特征在于，所述分压支路为第二电阻（R2），第二电阻（R2）一端与第一电阻（R1）另一端连接作为另一个基准电压输出点，第二电阻（R2）另一端接地。

5.根据权利要求4所述的基准电压产生电路，其特征在于，所述第一电阻（R1）、第二电阻（R2）采用Trimming设计，通过激光或烧铝修调第一电阻（R1）跟第二电阻（R2）的大小。