Nothing Special   »   [go: up one dir, main page]

JP7175172B2 - 基準電圧発生装置 - Google Patents

基準電圧発生装置 Download PDF

Info

Publication number
JP7175172B2
JP7175172B2 JP2018232169A JP2018232169A JP7175172B2 JP 7175172 B2 JP7175172 B2 JP 7175172B2 JP 2018232169 A JP2018232169 A JP 2018232169A JP 2018232169 A JP2018232169 A JP 2018232169A JP 7175172 B2 JP7175172 B2 JP 7175172B2
Authority
JP
Japan
Prior art keywords
reference voltage
constant current
type
temperature
nmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018232169A
Other languages
English (en)
Other versions
JP2020095426A (ja
Inventor
和宏 津村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2018232169A priority Critical patent/JP7175172B2/ja
Priority to TW108141853A priority patent/TW202022527A/zh
Priority to US16/690,761 priority patent/US10860046B2/en
Priority to KR1020190162723A priority patent/KR20200072415A/ko
Priority to CN201911273920.XA priority patent/CN111309088B/zh
Publication of JP2020095426A publication Critical patent/JP2020095426A/ja
Application granted granted Critical
Publication of JP7175172B2 publication Critical patent/JP7175172B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/262Current mirrors using field-effect transistors only
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/625Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883Combination of depletion and enhancement field effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、基準電圧発生装置に関する。
今後のIoTの普及に伴い、様々な製品にICが搭載されるようになるにつれ、ICの動作温度範囲が拡大していくことが予想される。そのため、基準電圧発生装置を備えるICにおいては、温度変化による誤動作を抑制するために、基準電圧発生装置が出力する基準電圧の温度変化に対する変化が小さいことが望まれている。
定電流回路が出力する定電流を電圧生成回路に入力し、その定電流値に基づいた一定の基準電圧を発生させる構成の基準電圧発生装置は、ICにおいて一般的によく使用される。このような構成の基準電圧発生装置においては、定電流回路と電圧生成回路の温度変化に対する特性の変動(以下、温度変動と称す)を一致させ、それらの温度変動を相殺する回路構成とすることで、基準電圧の温度変動を抑制する。
特許文献1(図1参照)には、製造工程ばらつきによって発生する温度変化に対する基準電圧変化(以下、基準電圧の温度変動と称す)のばらつきを抑制するために、電気的特性評価によって最適な単位基準電圧装置を選べるように複数の単位基準電圧発生装置を設ける技術が開示されている。
特許文献1の単位基準電圧発生回路は、ゲート電極の極性を変更することで閾値電圧の差を生み出すことができる、同一設定の不純物濃度のチャネル不純物領域を有するエンハンス型NチャネルMOSトランジスタ(以下、NチャネルMOSをNMOSと称す)とデプレッション型NMOSトランジスタとで構成されている。そして、その単位基準電圧発生装置のチャネル不純物領域の不純物濃度が製造ばらつきによって設定値から遠ざかったとしても、別に用意された設定値に近い不純物濃度のチャネル不純物領域を有する単位基準電圧発生装置を選ぶことで基準電圧の温度変動を抑制する。
特開2014-186714号公報
特許文献1の基準電圧発生装置は、製造ばらつきによりチャネル不純物領域の不純物濃度が、例えば半導体基板間で変化する場合は基準電圧の温度変動の抑制に対し効果的である。しかしながらチャネル不純物領域の不純物濃度の製造ばらつきが半導体基板内の局所的な領域で発生し、単位基準電圧発生装置内のデプレッション型MOSトランジスタとエンハンス型MOSトランジスタの同一設定の不純物濃度が異なってしまう場合に対し改善の余地がある。
本発明は、このような状況に鑑み、基準電圧発生装置内の不純物濃度ばらつきによる基準電圧の温度変動が抑制された基準電圧発生装置を提供することを目的とする。
上記の課題を解決するために、本発明は以下のような基準電圧発生装置とする。
すなわち、入力電圧に対して定電流を出力する定電流回路と、入力電流に基づいた出力電圧を生成する複数の電圧生成回路とを備え、前記定電流回路が出力する前記定電流は、温度に対して所定の勾配の相関関係を有し、複数の前記電圧生成回路が出力する複数の前記出力電圧は、温度に対して前記所定の勾配の相関関係とは逆の勾配の相関関係であっておのおのが異なる勾配度を有し、前記定電流と、複数の前記電圧生成回路から選ばれた少なくとも1つの前記電圧生成回路の前記出力電圧に基づいた基準電圧を発生することを特徴とする基準電圧発生装置とする。
本発明によれば、出力電圧の温度変動の勾配度が異なる複数の電圧生成回路から選ばれた少なくとも1つの電圧生成回路の出力電圧に基づいた基準電圧を発生させることで、基準電圧発生装置内の不純物濃度ばらつきに対し、基準電圧の温度変動が抑制された基準電圧発生装置を実現することができる。
本発明の第1の実施形態に係る基準電圧発生装置を示す回路図である。 定電流回路が出力する定電流の温度特性を示す模式図である。 電圧生成回路が出力する出力電圧の温度特性を示す模式図である。 本発明の第1の実施形態にかかる基準電圧発生装置が出力する基準電圧の温度特性を示す模式図である。 本発明の第1の実施形態に係る基準電圧発生装置を示す模式断面図である。 本発明の第2の実施形態に係る基準電圧発生装置を示す回路図である。 本発明の第2の実施形態に係る基準電圧発生装置を示す模式断面図である。 本発明の第3の実施形態に係る基準電圧発生装置を示す回路図である。 本発明の第3の実施形態に係る基準電圧発生装置を示す模式断面図である。 第1の実施形態に係る基準電圧発生装置の変形例を示す回路図である。 第1の実施形態に係る基準電圧発生装置の別の変形例を示す回路図である。 従来の基準電圧発生装置を示す回路図である。 エンハンス型NMOSトランジスタ及びデプレッション型NMOSトランジスタの閾値電圧の温度特性を示す模式図である。 従来の基準電圧発生装置が出力する基準電圧の温度特性を示す模式図である。
本発明の実施形態を説明する前に実施形態の理解を容易にするために、従来の基準電圧発生装置において、半導体基板内の局所的な領域におけるMOSトランジスタのチャネル不純物領域の不純物濃度のばらつきによって発生する基準電圧の温度変動の増大という課題について説明する。
図12のような基準電圧発生装置600の定電流回路601を構成するデプレッション型NMOSトランジスタ60の閾値電圧VTD及び、電圧生成回路602を構成するエンハンス型NMOSトランジスタ61の閾値電圧VTEは、下式(1)、(2)のような温度Tに対する近似式で表せる。図13のように、この傾向は、どちらも温度Tに対して下方向に膨らんだ弧を描く単調減少の勾配を有する傾向である。
VTD≒VTD0+AD・T+BD・T2 ・・・(1)
VTE≒VTE0+AE・T+BE・T2 ・・・(2)
ここで、AD、AEは、温度Tに対し線形的に変化する近似1次係数であり、図13の特性における直線的な勾配に相当する。また、BD、BEは、温度Tに対し非線形に変化する近似2次係数であり、図13の特性における下方向の膨らみ度合いに相当する。また、VTD0、VTE0は、温度Tに依存しない定数である。このように、ここで言う閾値電圧の温度変動を表す勾配度は、それぞれ近似1次係数と近似2次係数を含み、以降の他の勾配度も同様に近似1次係数と近似2次係数を含むとする。従って、閾値電圧VTDに基づき定電流回路601が出力する定電流や閾値電圧VTEに基づき電圧生成回路602が出力する出力電圧の温度変動も、近似1次係数と近似2次係数で表される勾配度を有する。基準電圧発生装置600が出力する基準電圧Vrefは、定電流回路601が出力する定電流及び電圧生成回路602が出力する出力電圧のそれぞれが有する勾配度が相殺されて基準電圧端子3より出力される。しかしながら、ADとAE、あるいはBDとBEが一致しない場合、勾配度が完全に相殺されないため、式(3)のように、基準電圧Vrefの温度変動は、近似1次係数Aと近似2次係数Bで表される勾配度と温度Tに依存しない定数Vref0とを含む近似式に従う。
Vref≒Vref0+A・T+B・T2 ・・・(3)
定電流回路601が出力する定電流や電圧生成回路602が出力する出力電圧の温度変動における近似1次係数に影響を及ぼす式(1)、(2)のAD、AEは、デプレッション型NMOSトランジスタ60及びエンハンス型NMOSトランジスタ61のチャネルサイズ(チャネル長、チャネル幅)の調整で制御できる。そのため、チャネルサイズの最適化によって閾値電圧VTD、VTEの近似1次係数AD、AEを合わせこむことができる。そのようにすることで、式(3)における近似1次係数Aを低減し、基準電圧Vrefの温度変動における線形成分を図14に示すように抑制することが可能である。
一方、特性の非線形成分である近似2次係数BD、BEは、MOSトランジスタのチャネル不純物領域の不純物濃度やその濃度分布によって変化することが発明者の検討によって明らかとなった。そのため、特許文献1の図1のように、ゲート電極の極性が異なりチャネル不純物領域の不純物濃度が同じエンハンス型NMOSトランジスタとデプレッション型MOSトランジスタとで構成される基準電圧発生装置においては、閾値電圧VTD、VTEの温度変動における近似2次係数BD、BEが相殺される。従って、このようにして式(3)における近似2次係数Bが低減されることで、基準電圧Vrefの温度変動の抑制が実現可能である。しかしながら、製造ばらつきによって基準電圧発生装置内の両者のチャネル不純物領域の不純物濃度が異なってしまった場合、閾値電圧の温度変動における近似2次係数BD、BEが相殺されず、基準電圧Vrefの近似2次係数Bが顕在化し、基準電圧Vrefは図14のように弧を描くような曲線となる。このような知見をもとに、基準電圧発生装置内の不純物濃度の製造ばらつきに起因する基準電圧の温度変動を抑制するために本発明が考案された。
以下、本発明の半導体装置の実施形態について、図面を参照しながら説明する。以下の説明で用いる図面は、本発明の特徴を分りやすくするために、一部省略して示している場合があり、実際とは異なっていることがある。
<第1の実施形態>
第1の実施形態の基準電圧発生装置は、例えば基準電圧発生装置内において同一濃度設定のチャネル不純物領域の不純物濃度が製造ばらつきにより異なってしまった場合に発生する基準電圧の温度変動を抑制する。
図1は、本発明の第1の実施形態の基準電圧発生装置100を示す回路図である。第1の実施形態の基準電圧発生装置100は、定電流回路101と電圧生成回路102を備える。電源端子1に接続され、電源電圧VDDを供給された定電流回路101は、電圧生成回路102に対し電源電圧VDDに依存しない定電流を出力する。定電流回路101から出力された定電流を入力された電圧生成回路102は、その定電流の値に基づいた基準電圧Vrefを、基準電圧端子3から出力する。
図1の定電流回路101は、N型のゲート電極とN型のチャネル不純物領域を有し、閾値電圧が0V未満であるデプレッション型NMOSトランジスタ10で構成される。このデプレッション型NMOSトランジスタ10は、ゲートとソースとバックゲートが基準電圧端子3に接続され、ドレインが電源端子1に接続される。このような結線のデプレッション型NMOSトランジスタ10が出力する定電流IDは、ゲート電圧をVG、相互コンダクタンスをKDとすると、式(1)の閾値電圧VTDとともに式(4)のような特性となる。さらに、閾値電圧VTDは、近似1次係数AD、近似2次係数BDを含むので、定電流IDも近似1次係数AIと近似2次係数BIを含む式で近似できる。ここでID0は、温度Tに依存しない定数である。
ID=KD・(VG-VTD)2≒ID0+AI・T+BI・T2・・・(4)
定電流IDの温度に対する変動傾向は、図2に示すように近似1次係数AIと近似2次係数BIを含む勾配度を以って、温度に対して増加する第1の勾配の相関関係となる。
図1の電圧生成回路102は、さらに複数の電圧生成回路を含む。例えば、複数の電圧生成回路のうちの1つは、P型のゲート電極とN型のチャネル不純物領域を有し、閾値電圧が0V以上であるエンハンス型NMOSトランジスタ11Aである。ここでエンハンス型NMOSトランジスタ11Aのチャネル不純物領域の不純物濃度NEは、デプレッション型NMOSトランジスタ10のチャネル不純物領域の不純物濃度NDと同一の不純物濃度に設定している。また、不純物濃度NEよりも不純物濃度が高いチャネル不純物領域を有するエンハンス型NMOSトランジスタ11Bと、不純物濃度が低いチャネル不純物領域を有するエンハンス型NMOSトランジスタ11Cがエンハンス型NMOSトランジスタ11Aに直列に接続されている。エンハンス型NMOSトランジスタ11A、11B、11Cの全てのゲートとエンハンス型NMOSトランジスタ11Cのドレインは、基準電圧端子3に接続され、全てのバックゲートは接地端子2に接続される。また、エンハンス型NMOSトランジスタ11Cのソースは、エンハンス型NMOSトランジスタ11Bのドレインに接続され、エンハンス型NMOSトランジスタ11Bのソースはエンハンス型NMOSトランジスタ11Aのドレインに接続され、エンハンス型NMOSトランジスタ11Aのソースは接地端子2に接続される。このような結線のエンハンス型NMOSトランジスタ11Aがドレインから出力する出力電圧VEAは、ゲート電圧をVG、相互コンダクタンスをKEとすると、閾値電圧VTEとともに式(5)のような特性となる。ここでVEA0は、温度Tに依存しない定数である。
VEA=(IE/KE)1/2+VTE≒VEA0+AV・T+BV・T2・・・(5)
エンハンス型NMOSトランジスタ11A、11B、11Cが出力する出力電圧は、いずれも図3に示すように温度に対し負の勾配の相関関係を有し、図2に示す定電流IDの正の勾配の相関関係に対し逆の勾配の温度変動を示す。さらに、エンハンス型NMOSトランジスタ11A、11B、11Cは、それぞれ異なる不純物濃度のチャネル不純物領域を有しているので、その不純物濃度の高さによって異なる勾配度(近似2次係数BI)の温度変動を示す。
基準電圧発生装置100においては、図2に示す勾配を有する定電流が図3に示す勾配を有する電圧生成回路102に入力されることによりそれぞれの勾配が相殺され、基準電圧Vrefの温度変動が抑制される構成となっている。
エンハンス型NMOSトランジスタ11B、11Cのソースとドレインの間には、それぞれのNMOSトランジスタに対し並列となるように、ヒューズ12B、12Cが接続される。ヒューズ12B、12Cはレーザーや過電流などによって切断することが可能で、切断前は、ソースとドレイン間がヒューズによって電気的に短絡され、エンハンス型NMOSトランジスタ11B、11Cの機能が停止されている。ヒューズ12B、12Cを任意に切断することにより、複数のエンハンス型NMOSトランジスタから少なくとも1つのエンハンス型NMOSトランジスタが選ばれ、機能させることができる。このように、ヒューズの接続・切断といった状態変更により、基準電圧端子3から出力される電圧は、エンハンス型NMOSトランジスタ11A、11B、11Cのドレイン電圧VEA、VEB、VECのいずれか、もしくはそれらの和の電圧となる。そのため、基準電圧端子3から出力される基準電圧Vrefの温度特性もドレイン電圧VEA、VEB、VECが有する温度特性のいずれか、もしくはそれらの和に基づいた特性を示す。
次に、チャネル不純物領域の不純物濃度のばらつきと、それによる基準電圧発生装置が出力する基準電圧の温度変動の抑制方法の一例について説明する。
ゲート電極の極性が異なり、チャネル不純物領域の極性及び不純物濃度ND、NEが同一であるデプレッション型NMOSトランジスタ10とエンハンス型NMOSトランジスタ11Aを含む基準電圧発生装置100が出力する基準電圧Vrefは、温度に対し図4のVref0のような温度変動が抑制された特性となる。
製造ばらつきによって、不純物濃度NDに対し不純物濃度NEが高くなった場合、図13における近似2次係数BE及びそれに基づく図3における近似2次係数BVの影響が大きくなる。そのため、基準電圧Vrefは、図4に示すVref2のような下方向に膨らんだ弧を描く特性となる。そこで、図1において不純物濃度NEがエンハンス型NMOSトランジスタ11Aよりも低く、温度に対する閾値電圧の近似2次係数が小さいエンハンス型NMOSトランジスタ11Cに並列に接続されたヒューズ12Cを切断し、基準電圧VrefをVEA+VECとすることで温度に対する近似2次係数を抑制する。
一方、製造ばらつきによって、不純物濃度NDに対し不純物濃度NEが低くなった場合、図13における近似2次係数BE及びそれに基づく図3における近似2次係数BVの影響が小さくなる。そのため、基準電圧Vrefは、図4に示すVref1のような上方向に膨らんだ弧を描く特性となる。そこで、チャネル不純物濃度が高く、近似2次係数が大きいエンハンス型NMOSトランジスタ11Bに並列に接続されたヒューズ12Bを切断し、基準電圧VrefをVEA+VEBとすることで温度に対する近似2次係数を抑制する。
以上のように、エンハンス型NMOSトランジスタ11Aのチャネル不純物が製造ばらつきにより設定値からずれたとしても、温度特性の測定の後にそのずれの方向に応じてヒューズトリミングを行うことによりエンハンス型NMOSトランジスタ11B、11Cのうちどちらかが選ばれ組み合わされる。それにより、チャネル不純物濃度の製造ばらつきにより発生する、基準電圧Vrefの温度に対する勾配度、特に近似2次係数を抑制することが出来る。また、第1の実施形態は、製造ばらつきに対し複数のエンハンス型NMOSトランジスタを用意すればよく、特許文献1のように複数の単位基準電圧発生装置を用意する必要がないので基準電圧発生装置の小型化が実現できる。
ここでは、製造ばらつきによる基準電圧Vrefの温度変動を抑制するために、電圧生成回路において、異なる不純物濃度を有するエンハンス型NMOSトランジスタを3つ設ける場合について説明したが、特に3つに限定されるものではない。例えば、チャネル不純物領域の不純物濃度が高いエンハンス型NMOSトランジスタと、不純物濃度が低いエンハンス型NMOSトランジスタの2つのみの組み合わせでも構わない。不純物濃度の製造ばらつきが発生しなかった場合は、直列接続した両者の温度特性を組み合わせて基準電圧の温度変動を抑制し、不純物濃度の製造ばらつきが発生した場合は、どちらかのエンハンス型NMOSトランジスタを採用して基準電圧の温度変動を抑制することができる。
また、電圧生成回路内において、同じ不純物濃度NEを有するエンハンス型NMOSトランジスタが複数設けられていても構わない。基準電圧Vrefの温度変動はデプレッション型NMOSトランジスタの温度変動とエンハンス型NMOSトランジスタの温度変動のバランスで決まるので、そのバランスを取るためにどのような組み合わせでもよい。さらに、これまでエンハンス型NMOSトランジスタの不純物濃度を変えることについて述べたが、定電流回路内の不純物濃度の異なるデプレッション型NMOSを複数用意し、トリミングすることでも同様の効果が得られる。
なお、先に述べたように基準電圧の温度に対する近似1次係数については、特に詳細に説明は行わないが、式(4)のKD、式(5)のKEといった相互コンダクタンス内に含まれるチャネルサイズ(チャネル長、チャネル幅)によって調整が可能である。このような方法を第1の実施形態に併用し、基準電圧Vrefの温度に対する近似1次係数、近似2次係数の調整を行い、温度変動を低減する事が可能である。
次に、デプレッション型NMOSトランジスタとエンハンス型NMOSトランジスタの構造に基づく温度変動のメカニズムについて説明する。
図5は、第1の実施形態の基準電圧発生装置100を構成するデプレッション型NMOSトランジスタ10と、エンハンス型NMOSトランジスタ11Aの構造を示す模式断面図である。各MOSトランジスタの端子の結線については省略している。
デプレッション型NMOSトランジスタ10は、N型の半導体基板4内のP型ウェル領域101内に形成された、N型のドレイン領域103と、N型のソース領域104と、不純物濃度NDを有するN型のチャネル不純物領域106と、チャネル不純物領域106上に形成されたゲート絶縁膜102と、ゲート絶縁膜102上に形成されたN型のゲート電極105とで構成される。
ソース領域104及びドレイン領域103は、1×1019/cm3以上の高濃度のN型(以下N+型と称す)の不純物を含み、それぞれソース端子S1、ドレイン端子D1に接続されている。ゲート電極105の極性は、N+型であり、ゲート端子G1に接続されている。不純物濃度NDは5×1016~1×1018/cm3である。P型ウェル領域101を構成するP型の不純物濃度よりも不純物濃度NDの方が濃いので、チャネル不純物領域106はN型化している。そのため、ゲート端子G1の電位が0Vでも、ドレイン電圧の印加に対してドレイン端子D1からソース端子S1に、チャネル不純物領域106を介してドレイン電流が流れる。バックゲート端子B1は、高濃度のP型不純物を含む領域(不図示)を介してP型ウェル領域101に接続される。
エンハンス型NMOSトランジスタ11Aは、N型の半導体基板4内のP型ウェル領域111内に形成された、N型のドレイン領域113と、N型のソース領域114と、不純物濃度NEを有するN型のチャネル不純物領域116と、チャネル不純物領域116上に形成されたゲート絶縁膜112と、ゲート絶縁膜112上に形成されたP型のゲート電極115とで構成される。
ソース領域114及びドレイン領域113は、N+型の不純物を含み、それぞれソース端子S2、ドレイン端子D2に接続されている。バックゲート端子B2は、高濃度のP型不純物を含む領域(不図示)を介してP型ウェル領域111に接続される。
デプレッション型NMOSトランジスタ10とエンハンス型NMOSトランジスタ11Aの閾値電圧は、ゲート電極とチャネル不純物領域のフェルミ準位の差に影響される。従ってゲート電極の極性を除き同一構造で構成されているデプレッション型NMOSトランジスタ10とエンハンス型NMOSトランジスタ11Aの閾値電圧の差は、極性が異なる2つのゲート電極のフェルミ準位の差によって生み出さる。そして、デプレッション型NMOSトランジスタ10とエンハンス型NMOSトランジスタ11Aの閾値電圧に基づく基準電圧Vref及びその温度変動もゲート電極のフェルミ準位の差で決まるので、チャネル不純物領域の不純物濃度に強く影響を受ける、温度に対する近似2次係数が抑制される。さらに第1の実施形態は、製造ばらつきにより基準電圧発生装置100内の2つのNMOSトランジスタのチャネル不純物領域の不純物濃度が異なってしまい、基準電圧の温度変動、特に温度に対する近似2次係数が増大した場合においても、ヒューズが並列に設けられた複数の電圧生成回路をトリミングすることで、基準電圧Vrefの温度変動の抑制を実現している。
ところで、図2に示すように定電圧回路が出力する定電流IDは、温度に対して単調増加となる傾向を示し、図3に示すように電圧生成回路が出力する出力電圧VEAは、温度に対して単調減少となる傾向を示すとしている。しかし、式(4)に示す定電流IDは、KDの温度依存性の影響をも受けるので、設計条件によっては、温度に対する勾配が負の傾きの場合もある。その場合は、相互コンダクタンスKD、KEに含まれるチャネルサイズを調整して出力電圧VEAを、温度に対する勾配が正の傾きとなるような設計が行われる。いずれにしても、基準電圧生成回路が出力する基準電圧の温度変動を抑制するために、定電流回路が出力する定電流が温度に対して第1の勾配の相関関係を有し、電圧生成回路が出力する出力電圧が温度に対して第1の勾配の相関関係とは逆の勾配の相関関係を取る事に変わりはない。
<第2の実施形態>
第1の実施形態においては、異なる極性のゲート電極を有するNMOSトランジスタを組み合わせた基準電圧発生装置が出力する基準電圧の温度変動の抑制について説明した。第2の実施形態の基準電圧発生装置は、N型もしくはP型などの単一極性のゲート電極を有するNMOSトランジスタを組み合わせた基準電圧発生装置において基準電圧の温度変動を抑制する。
図6は、本発明の第2の実施形態の基準電圧発生装置200を示す回路図である。第2の実施形態の基準電圧発生装置200は、電源端子1に接続され電源電圧VDDを供給された定電流回路201が、電圧生成回路202に対し電源電圧VDDに依存しない定電流を出力し、電圧生成回路202が、その定電流の値に基づいた基準電圧Vrefを基準電圧端子3から出力することは第1の実施形態と同様である。また、定電流回路201を構成するデプレッション型NMOSトランジスタ20、エンハンス型NMOSトランジスタ21A、21B、21C及びヒューズ22B、22Cの結線についても第1の実施形態と変わるところはない。
第2の実施形態が第1の実施形態と異なる部分は、エンハンス型NMOSトランジスタ21A、21B、21Cが、デプレッション型NMOSトランジスタ20と同じ極性の不純物を含むゲート電極を備え、デプレッション型NMOSトランジスタ20と異なる極性の不純物を含むチャネル不純物領域を備えることである。すなわち、デプレッション型NMOSトランジスタ20は、N+型のゲート電極とN型のチャネル不純物領域を有し、エンハンス型NMOSトランジスタ21A、21B、21Cは、N+型のゲート電極とP型のチャネル不純物領域を有している。そのため、第2の実施形態におけるデプレッション型NMOSトランジスタとエンハンス型NMOSトランジスタの閾値電圧の違いは、チャネル不純物領域の極性と不純物濃度の違いにより生み出されている。
図7は、第2の実施形態の基準電圧発生装置200を構成するデプレッション型NMOSトランジスタ20と、エンハンス型NMOSトランジスタ21Aの構造を示す模式断面図である。各MOSトランジスタの端子G1、G2、D1、D2、S1、S2、B1、B2の結線については省略している。
デプレッション型NMOSトランジスタ20は、第1の実施形態と同様にN型の半導体基板4内のP型ウェル領域201、N+型のドレイン領域203、N+型のソース領域204、5×1016~1×1018/cm3の不純物濃度NDを有するN型のチャネル不純物領域206、ゲート絶縁膜202、N+型のゲート電極205とで構成される。
エンハンス型NMOSトランジスタ21Aは、N型の半導体基板4内のP型ウェル領域211、N+型のドレイン領域213、N+型のソース領域214、ゲート絶縁膜212は第1の実施形態と同様である。一方、チャネル不純物領域216は、不純物濃度NEが5×1016~1×1018/cm3のP型不純物からなり、不純物濃度NDと実質的に同一の不純物濃度としている。また、ゲート電極215もデプレッション型NMOSトランジスタ20のゲート電極205と同じN+型の不純物を有している。エンハンス型NMOSトランジスタ21A、21B、21Cは、それぞれ異なる不純物濃度のチャネル不純物領域を有し、それぞれがドレインから出力する出力電圧は、全て温度に対しIDとは逆の勾配の相関関係であるものの、それぞれ異なる勾配度を有している。具体的には、エンハンス型NMOSトランジスタ21Aのチャネル不純物領域の不純物濃度に対し、エンハンス型NMOSトランジスタ21Bのチャネル不純物領域の不純物濃度は高く、エンハンス型NMOSトランジスタ21Cのチャネル不純物領域の不純物濃度は低い。
ところで、デプレッション型NMOSトランジスタのN型のチャネル不純物領域をP型ウェル領域内に形成する場合、不純物濃度NDを安定的に保つためにP型ウェル領域の不純物濃度よりも半桁以上高い濃度の不純物で形成することが多い。そのため、従来技術においては、不純物濃度NDは、同じ極性のゲート電極を有し同様のP型ウェル領域に形成されるエンハンス型NMOSトランジスタの不純物濃度NEよりも高くなる傾向にあった。しかしながら、既に説明したように、図13で示すようなBE、BDで表される閾値電圧の温度に対する近似2次係数は、チャネル不純物領域の不純物濃度に依存する。従って、不純物濃度NEよりも高い不純物濃度NDを有するデプレッション型NMOSトランジスタの閾値電圧の温度に対する近似2次係数が、エンハンス型NMOSトランジスタの閾値電圧の温度に対する近似2次係数よりも大きくなっていた。それによって、基準電圧Vrefも、図14に示すような温度に対して上方向に膨らむ弧を描く傾向にあった。第2の実施形態においては、2つのNMOSトランジスタの閾値電圧の温度に対する近似2次係数を一致させるために、従来よりも不純物濃度NEを高くし、不純物濃度ND、NEを実質的に同一としている。
ゲート電極の極性が同じで、チャネル不純物領域の不純物濃度が同一であるデプレッション型NMOSトランジスタ20とエンハンス型NMOSトランジスタ21Aを含む基準電圧発生装置200が出力する基準電圧Vrefは、温度に対し図4のVref0のような温度変動が抑制された特性となる。そして、第2の実施形態においても、チャネル不純物領域の不純物濃度が基準電圧発生装置200内でばらついたときに発生する基準電圧Vrefの温度変動も、第1の実施形態と同様にヒューズ22B、22Cの状態変更によって抑制する。
すなわち、不純物濃度NDに対し、不純物濃度NEが高くなった場合、不純物濃度がNEよりも低いチャネル不純物領域を有するエンハンス型NMOSトランジスタ21Cに並列に接続されたヒューズ22Cを切断する。それによって、基準電圧Vrefの温度に対する近似2次係数を抑制し、図4のVref2のように温度に対して下方向に膨らむような弧を描く温度変動をVref0の傾向に近づける。
一方、不純物濃度NDに対し、不純物濃度NEが低くなった場合、不純物濃度がNEよりも高いチャネル不純物領域を有するエンハンス型NMOSトランジスタ21Bに並列に接続されたヒューズ22Bを切断する。それによって、図4のVref1のように温度に対して下方向に膨らむような弧を描く温度変動を同様にVref0の傾向に近づける。
第2の実施形態においては、不純物濃度NDと不純物濃度NEを実質的に同一とする事で、基準電圧発生装置200が出力する基準電圧Vrefの温度に対する近似2次係数を抑制する。さらに第2の実施形態は、製造ばらつきにより不純物濃度ND、NEが異なり、基準電圧Vrefの温度に対する近似2次係数が増大する場合においても、ヒューズが並列に設けられた複数の電圧生成回路をトリミングすることで、基準電圧Vrefの温度変動を抑制できる。第2の実施形態の基準電圧発生装置200は、2つの極性のゲート電極を形成する必要がなく、1つの極性のゲート電極で実現できるので、第1の実施形態に比べて製造工程の簡略化が容易に行える。
ここでも、基準電圧の温度に対する近似1次係数については、先に述べたように、式(4)のKD、式(5)のKEといった相互コンダクタンス内に含まれるチャネルサイズでの調整が可能であり、第2の実施形態と併用しても構わない。
<第3の実施形態>
これまで、基準電圧の温度に対する近似2次係数を調整するための技術について説明してきた。第3の実施形態の基準電圧発生装置は、基準電圧の温度変動において、不純物濃度ばらつきに起因する近似1次係数の変動を抑制する。
図8は、本発明の第3の実施形態の基準電圧発生装置300を示す回路図である。第3の実施形態の基準電圧発生装置300は、電源端子1に接続され電源電圧VDDを供給された定電流回路301が、電圧生成回路202に対し電源電圧VDDに依存しない定電流を出力し、電圧生成回路302が、その定電流の値に基づいた基準電圧Vrefを、基準電圧端子3から出力することは第1の実施形態と同様である。また、定電流回路301を構成するデプレッション型NMOSトランジスタ30、エンハンス型NMOSトランジスタ31A、31B、31C及びヒューズ32B、32Cの結線についても第1の実施形態と変わるところはない。
第3の実施形態が第1の実施形態と異なる部分は、電圧生成回路302を構成するエンハンス型NMOSトランジスタ31A、31B、31Cのゲート電極が、それぞれデプレッション型NMOSトランジスタ30と異なる極性であり、さらにそれぞれ異なる不純物濃度を有することである。すなわち、N+型のゲート電極を有するデプレッション型NMOSトランジスタから出力される定電流が、温度に対して所定の近似1次係数を有する一方、P型で不純物濃度の異なるゲート電極を備えたエンハンス型NMOSトランジスタ31A、31B、31Cがドレインから出力する出力電圧が、逆の傾きの近似1次係数であっておのおのが異なる値の近似1次係数を有している。そして、製造ばらつきによって基準電圧の温度に対する近似1次係数が変化しても、複数のエンハンス型NMOSトランジスタから選ばれた少なくとも1つのエンハンス型NMOSトランジスタを機能させることによって、基準電圧Vrefの温度に対する近似1次係数を低減し、温度変動を抑制することが可能となっている。
図9は、第3の実施形態の基準電圧発生装置300を構成するデプレッション型NMOSトランジスタ30と、エンハンス型NMOSトランジスタ31Aの構造を示す模式断面図である。各MOSトランジスタの端子G1、G2、D1、D2、S1、S2、B1、B2の結線については省略している。
デプレッション型NMOSトランジスタ30が、N型の半導体基板4内のP型ウェル領域301、N+型のドレイン領域303、N+型のソース領域304、5×1016~1×1018/cm3の不純物濃度NDを有するN型のチャネル不純物領域306、ゲート絶縁膜302とで構成されることは、第1の実施形態と同様である。また、エンハンス型NMOSトランジスタ31Aが、N型の半導体基板4内のP型ウェル領域311、N+型のドレイン領域313、N+型のソース領域314、5×1016~1×1018/cm3の不純物濃度NEを有するN型のチャネル不純物領域316、ゲート絶縁膜312で構成されることも、第1の実施形態と同様である。
一方、エンハンス型NMOSトランジスタ31B、31Cのチャネル不純物領域の不純物濃度は、第1の実施形態と異なり、全てエンハンス型NMOSトランジスタ31Aのチャネル不純物領域の不純物濃度NEと実質的に同一である。また、デプレッション型NMOSトランジスタ30のゲート電極305は、1×1020/cm3程度の不純物濃度のN型不純物を有しているが、エンハンス型NMOSトランジスタ31Aのゲート電極315は例えば1×1019/cm3程度の不純物濃度のP型不純物を有している。図8におけるエンハンス型NMOSトランジスタ31Bのゲート電極は、エンハンス型NMOSトランジスタ31Aのゲート電極の不純物濃度よりも高い不純物濃度を有し、例えば1×1020/cm3程度の不純物濃度のP型不純物を有している。また、エンハンス型NMOSトランジスタ31Cのゲート電極は、エンハンス型NMOSトランジスタ31Aのゲート電極の不純物濃度よりも低い不純物濃度を有し、例えば1×1018/cm3程度の不純物濃度のP型不純物を有している。
次に、第3の実施形態の基準電圧発生装置300が出力する基準電圧Vrefの温度に対する近似1次係数の変化について説明する。
一般に不純物が注入された半導体は、その不純物濃度に基づくフェルミ準位を有するが、温度の上昇によって価電子帯から伝導帯への電子の励起が増えると、そのフェルミ準位は真性フェルミ準位に近づくように変化する。図9のN+型のゲート電極305とP型のゲート電極315のフェルミ準位も温度の上昇に従い真性フェルミ準位に近づく方向へ変化する。そのため、N型のゲート電極305を有するデプレッション型NMOSトランジスタ30の閾値電圧は上昇し、P型のゲート電極315を有するエンハンス型NMOSトランジスタ31Aの閾値電圧は低下する。従って、図8の基準電圧発生装置300が出力する基準電圧Vrefは、チャネルサイズ等の調整を行わなければ温度の上昇に従い低下するように変化する。但しこの場合、チャネル不純物領域のフェルミ準位の傾向と異なり、温度に対する近似1次係数に対し、近似2次係数は無視できるほど小さい。チャネル不純物領域のフェルミ準位の温度傾向において近似2次係数が支配的である理由は、半導体基板表面から深さ方向に向かうに従い、濃度変動が大きくそれに伴いフェルミ準位も低下するので、フェルミ準位の温度変動もその影響を受けているためと考えられる。一方、ゲート電極のフェルミ準位において温度に対し近似1次係数が支配的である理由は、ゲート電極の内部で不純物が均一に分布しているため、温度に対しフェルミ準位が線形に近い状態で温度変動していることが考えられる。
第3の実施形態はこのことを利用し、ゲート電極の不純物濃度のばらつきの影響など、基準電圧Vrefの温度に対する近似1次係数のばらつきを、複数のエンハンス型NMOSトランジスタから選ばれた少なくとも1つのエンハンス型NMOSトランジスタを機能させることによって抑制する。例えば、エンハンス型NMOSトランジスタ31Aのゲート電極の不純物濃度が高くなった場合、エンハンス型NMOSトランジスタ31Cに並列に接続されたヒューズ32Cを切断する。それによって、基準電圧Vrefの温度に対する近似1次係数が正の方向にシフトすることを抑制する。また、エンハンス型NMOSトランジスタ31Aのゲート電極の不純物濃度が低くなった場合、エンハンス型NMOSトランジスタ31Bに並列に接続されたヒューズ32Bを切断する。それによって、基準電圧Vrefの温度に対する近似1次係数が負の方向にシフトすることを抑制する。
第3の実施形態の基準電圧発生装置は、基準電圧の温度に対する近似1次係数の調整に対し、NMOSトランジスタの相互コンダクタンスでの合わせこみを不要とする事が出来る。そのため、近似1次係数の調整のために過度にチャネルサイズが大きいNMOSトランジスタを搭載しておく必要がない。また、近似1次係数の調整も製造工程においてゲート電極への不純物注入量で制御可能となるので、設計変更や再作製の煩雑さを低減することができる。
第3の実施形態においては、電圧生成回路を構成する複数のエンハンス型NMOSトランジスタのゲート電極の不純物濃度を変えているが、基準電圧の温度変動を抑制するために、不純物濃度のみの変更だけでなく不純物の極性を変えても構わない。
また、本発明については、上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更や組み合わせが可能であることは言うまでもない。
図10は、第1の実施形態の変形例であり、チャネル不純物領域の不純物濃度が同じ2つのデプレッション型NMOSトランジスタと、チャネル不純物領域の不純物濃度が異なるエンハンス型NMOSトランジスタをそれぞれ2つ備えた基準電圧発生装置400を示す回路図である。基準電圧発生装置400が出力する基準電圧の温度変動は、異なるチャネル不純物領域の不純物濃度のエンハンス型NMOSトランジスタの選択によって近似2次係数を調整し、同じ不純物濃度を有するデプレッション型NMOSトランジスタもしくはエンハンス型NMOSトランジスタの数の選択によって近似1次係数を調整することによって抑制可能である。
定電流回路401は、チャネル不純物領域の不純物濃度が同じデプレッション型NMOSトランジスタ40、40Dを有する。デプレッション型NMOSトランジスタ40Dは、並列にヒューズ42Dが接続されており、ヒューズ42Dを切断すると定電流回路401を構成するデプレッション型NMOSトランジスタ40、40Dが直列接続された回路として機能する。そのようにすると、定電流回路401を構成するデプレッション型NMOSトランジスタが、デプレッション型NMOSトランジスタ40とデプレッション型NMOSトランジスタ40Dのそれぞれのチャネル長を足し合わせたNMOSトランジスタと実質的に等価となる。すなわち、デプレッション型NMOSトランジスタ40Dとヒューズ42Dは、定電流回路401を構成するデプレッション型NMOSトランジスタのチャネル長を調整するために設けられている。デプレッション型NMOSトランジスタ40、40Dは互いにチャネル長が異なっていても同一でも構わない。
電圧生成回路402は、それぞれ所定のチャネル不純物領域の不純物濃度を有するエンハンス型NMOSトランジスタ41B1、41B2と、所定の濃度とは異なるチャネル不純物領域の不純物濃度を有するエンハンス型NMOSトランジスタ41C1、41C2とで構成される。エンハンス型NMOSトランジスタ41B1、41B2のチャネル不純物領域の不純物濃度は、エンハンス型NMOSトランジスタ41C1、41C2のチャネル不純物領域の不純物濃度よりも高い。エンハンス型NMOSトランジスタ41B1、41B2の組み合わせ、エンハンス型NMOSトランジスタ41C1、41C2の組み合わせはそれぞれ互いにチャネル長が異なっていても同一でも構わない。定電流回路401の場合と同様に、エンハンス型NMOSトランジスタ41B2、41C2にはそれぞれ並列にヒューズ42B2、42C2が接続される。そしてそのヒューズ42B2、42C2を切断することによって、それぞれのチャネル不純物領域の不純物濃度を有するデプレッション型NMOSトランジスタのチャネル長を等価的に長くする事が出来る。
以上のような構成の基準電圧発生装置400においては、ヒューズ42B2、ヒューズ42C2、ヒューズ42Dの接続の選択によってデプレッション型NMOSトランジスタやエンハンス型NMOSトランジスタの実質的なチャネル長の調整や、エンハンス型NMOSトランジスタのチャネル不純物領域の不純物濃度調整が実現できる。これによって、基準電圧Vrefの温度変動における近似1次係数と近似2次係数をきめ細かく任意に調整することができる。
また、基準電圧の温度変動において、温度に対する近似2次係数の調整を第1の実施形態及び第2の実施形態で説明し、温度に対する近似1次係数の調整を第3の実施形態で説明した。そこで、基準電圧発生装置がそれらを適宜組み合わせて近似1次係数と近似2次係数を調整するような構成であっても構わない。
また、電圧生成回路402におけるエンハンス型NMOSトランジスタのチャネル不純物の濃度は、同一半導体集積回路に搭載されているデジタル回路等で使用されているチャネル不純物領域と同一工程で形成してもよい。こうすることで、電圧生成回路402が複数の不純物濃度設定のチャネル不純物領域を有していても、製造工程の増加を抑制できる。
また、図1の基準電圧発生装置100を構成する定電流回路101を、ゲートとソースを結線し、ゲート・ソース間電圧VGを0Vとするデプレッション型NMOSトランジスタ10としているが、ゲート・ソース間電圧VGが0Vである必要はない。すなわち、一定の電圧がゲートに入力され、定電流を出力するMOSトランジスタを採用した定電流回路の構成であっても構わない。さらに、一定の電圧がゲートに入力されるのであれば、定電流回路を構成するMOSトランジスタはデプレッション型である必要もない。また、同様の機能を果たすのであればPMOSトランジスタを利用しても構わない。また、デプレッション型NMOSトランジスタ40、40Dのバックゲートは、基準電圧端子3に接続される必要もなく、例えば、接地端子2に接続されていても構わない。さらに、図1の基準電圧発生装置100を構成する電圧生成回路102はエンハンス型を用いる場合が多いが、デプレッション型でも構わない。
また、図5においてデプレッション型NMOSトランジスタ10とエンハンス型NMOSトランジスタ11Aを、N型の半導体基板4内の別々のP型ウェル領域101、111に形成する構成としていたが、同一のP型ウェル領域内やP型の半導体基板内に形成する構成としてもよい。
図11は、第1の実施形態の別の変形例であり、定電流回路501と電圧生成回路502を直列接続せずに基準電圧Vrefを発生させる基準電圧発生装置500を示す回路図である。このように、定電流回路501が出力する定電流を、2つのPMOSトランジスタ55、56を組み合わせて構成されるカレントミラー503を介して電圧生成回路502へ出力する回路構成であっても構わない。電圧生成回路502を構成するエンハンス型NMOSトランジスタ51A、51B、51Cが直列に接続され、ヒューズ52Bがエンハンス型NMOSトランジスタ51Bに、ヒューズ52Cがエンハンス型NMOSトランジスタ51Cにそれぞれ並列に接続されることは第1の実施形態と同様である。一方、定電流回路501を構成するデプレッション型NMOSトランジスタ50のゲート、ソース及びバックゲートは、接地端子2へ接続されるようになる。そのため、図11の基準電圧生成装置は、P型の半導体基板にも搭載が可能となる。
また、基準電圧Vrefの温度特性を調整するための手段として、MOSトランジスタのソースとドレインの間にレーザーや過電流で切断可能なヒューズを接続する場合について述べたが、過電流等で接続が可能なアンチヒューズであっても構わない。また、それらのヒューズの代わりに、切断や短絡といった状態変更を制御できる素子としてMOSトランジスタなどのスイッチを接続することでも同じ効果が得られる。また、フォトマスクでメタル配線を変えることでも同じ効果が得られる。電圧生成回路を構成するMOSトランジスタに並列に接続される素子、方法は、短絡や切断といった状態変更が可能であればどのような素子、方法であっても構わない。
また、基準電圧Vrefの温度変動を調整する要素として、電圧生成回路を構成するエンハンス型NMOSトランジスタのゲート電極の極性やその不純物濃度、チャネル不純物領域の極性やその不純物濃度を例として説明したが、ゲート絶縁膜の厚さやP型ウェル領域の濃度を変えるという方法でもよい。すなわち、電圧生成回路が出力する出力電圧の温度に対する勾配を、定電流回路が出力する定電流の温度に対する勾配と逆の相関関係とし、その勾配度を変化させるのであればどのような要素を用いても構わない。
1 電源端子
2 接地端子
3 基準電圧端子
4 半導体基板
101、111、201、211、301、311 P型ウェル領域
102、112、202、212、302、312 ゲート絶縁膜
103、113、203、213、303、313 ドレイン領域
104、114、204、214、304、314 ソース領域
105、115、205、215、305、315 ゲート電極
106、116、206、216、306、316 チャネル不純物領域
10、20、30、40、40D、50、60 デプレッション型NMOSトランジスタ
11A、11B、11C、21A、21B、21C、31A、31B、31C、41B1、41B2、41C1、41C2、51A、51B、51C、61 エンハンス型NMOSトランジスタ
12B、12C、22B、22C、32B、32C、42B2、42C2、42D、52B、52C ヒューズ
55、56 PMOSトランジスタ
101、201、301、401、501、601 定電流回路
102、202、302、402、502、602 電圧生成回路
503 カレントミラー回路

Claims (5)

  1. 入力電圧に対して定電流を出力する定電流回路と、
    前記定電流回路に直列に接続され、前記定電流を入力電流として、前記入力電流に基づいた出力電圧を生成する複数の電圧生成回路と
    を備える基準電圧発生装置であって、
    前記定電流回路は、ドレインから入力された前記入力電圧に基づいて、ソースから前記定電流を出力するデプレッション型MOSトランジスタを含み、
    前記定電流回路が出力する前記定電流は、温度変化に対して第1の勾配の相関関係を有し、
    前記電圧生成回路は、ドレインから入力された電流を前記入力電流とし、ドレインにおいて前記出力電圧を出力するエンハンス型MOSトランジスタを含み、
    前記エンハンス型MOSトランジスタは、異なる不純物濃度のチャネル不純物領域を有し、
    複数の前記電圧生成回路が出力する複数の前記出力電圧は、温度変化に対して前記第1の勾配の相関関係とは逆の第2の勾配の相関関係であっておのおのが異なる勾配度を有し、
    前記勾配度は、温度変化に対する近似1次係数と近似2次係数を含み、
    前記定電流と、複数の前記電圧生成回路から選ばれた少なくとも1つの前記電圧生成回路の前記出力電圧の和に基づいた基準電圧を発生することを特徴とする基準電圧発生装置。
  2. 複数の前記電圧生成回路は、並列にヒューズが接続された電圧生成回路を含み、
    前記出力電圧は、前記ヒューズの状態変更によって複数の前記電圧生成回路から選ばれた少なくとも1つの前記電圧生成回路によって生成される請求項1に記載の基準電圧発生装置。
  3. 複数の前記電圧生成回路は、ゲート電極が異なる極性もしくは異なる濃度の不純物を有するエンハンス型MOSトランジスタを含むことを特徴とする請求項1に記載の基準電圧発生装置。
  4. 複数の前記電圧生成回路は、異なるチャネルサイズを有するエンハンス型MOSトランジスタを含むことを特徴とする請求項1または3に記載の基準電圧発生装置。
  5. 前記定電流回路は、複数の異なるチャネルサイズを有するデプレッション型MOSトランジスタを含むことを特徴とする請求項1に記載の基準電圧発生装置。
JP2018232169A 2018-12-12 2018-12-12 基準電圧発生装置 Active JP7175172B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018232169A JP7175172B2 (ja) 2018-12-12 2018-12-12 基準電圧発生装置
TW108141853A TW202022527A (zh) 2018-12-12 2019-11-19 參考電壓產生裝置
US16/690,761 US10860046B2 (en) 2018-12-12 2019-11-21 Reference voltage generation device
KR1020190162723A KR20200072415A (ko) 2018-12-12 2019-12-09 기준 전압 발생 장치
CN201911273920.XA CN111309088B (zh) 2018-12-12 2019-12-12 基准电压产生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018232169A JP7175172B2 (ja) 2018-12-12 2018-12-12 基準電圧発生装置

Publications (2)

Publication Number Publication Date
JP2020095426A JP2020095426A (ja) 2020-06-18
JP7175172B2 true JP7175172B2 (ja) 2022-11-18

Family

ID=71071150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018232169A Active JP7175172B2 (ja) 2018-12-12 2018-12-12 基準電圧発生装置

Country Status (5)

Country Link
US (1) US10860046B2 (ja)
JP (1) JP7175172B2 (ja)
KR (1) KR20200072415A (ja)
CN (1) CN111309088B (ja)
TW (1) TW202022527A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11756950B2 (en) * 2021-01-14 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd Integrated circuit and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198352A (ja) 2010-02-24 2011-10-06 Fuji Electric Co Ltd 基準電圧回路
JP2018173866A (ja) 2017-03-31 2018-11-08 エイブリック株式会社 基準電圧発生装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868416A (en) * 1987-12-15 1989-09-19 Gazelle Microcircuits, Inc. FET constant reference voltage generator
US4994688A (en) * 1988-05-25 1991-02-19 Hitachi Ltd. Semiconductor device having a reference voltage generating circuit
JP3318363B2 (ja) * 1992-09-02 2002-08-26 株式会社日立製作所 基準電圧発生回路
JP3783910B2 (ja) * 1998-07-16 2006-06-07 株式会社リコー 基準電圧源用半導体装置
JP3717388B2 (ja) * 2000-09-27 2005-11-16 株式会社リコー 基準電圧発生回路及びその出力値調整方法並びに電源装置
JP4859754B2 (ja) * 2007-05-28 2012-01-25 株式会社リコー 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
JP5306094B2 (ja) * 2009-07-24 2013-10-02 セイコーインスツル株式会社 基準電圧回路及び電子機器
JP5533345B2 (ja) * 2009-12-25 2014-06-25 ミツミ電機株式会社 電流源回路及びそれを用いた遅延回路及び発振回路
CN201804292U (zh) * 2010-04-23 2011-04-20 比亚迪股份有限公司 基准电压产生电路
JP6289083B2 (ja) 2013-02-22 2018-03-07 エイブリック株式会社 基準電圧発生回路
CN105845688A (zh) * 2015-02-03 2016-08-10 精工半导体有限公司 半导体非易失性存储元件及其制造方法
CN110994547B (zh) * 2015-09-21 2022-04-01 西普托特技术有限责任公司 用于保护电路的单晶体管器件以及方法
JP7009033B2 (ja) * 2018-02-06 2022-01-25 エイブリック株式会社 基準電圧発生装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198352A (ja) 2010-02-24 2011-10-06 Fuji Electric Co Ltd 基準電圧回路
JP2018173866A (ja) 2017-03-31 2018-11-08 エイブリック株式会社 基準電圧発生装置

Also Published As

Publication number Publication date
US10860046B2 (en) 2020-12-08
CN111309088B (zh) 2022-09-20
US20200192412A1 (en) 2020-06-18
CN111309088A (zh) 2020-06-19
JP2020095426A (ja) 2020-06-18
KR20200072415A (ko) 2020-06-22
TW202022527A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
KR102380616B1 (ko) 기준 전압 발생 장치
US5966005A (en) Low voltage self cascode current mirror
US8013588B2 (en) Reference voltage circuit
US10193444B1 (en) Reference voltage generator with adaptive voltage and integrated circuit chip
JP2008071245A (ja) 基準電流生成装置
KR102193804B1 (ko) 기준 전압 발생 회로
JP7175172B2 (ja) 基準電圧発生装置
KR102658160B1 (ko) 기준 전압 발생 장치
CN111090296B (zh) 基准电压电路及电源接通复位电路
US6144248A (en) Reference voltage generating circuit having a temperature characteristic correction circuit providing low temperature sensitivity to a reference voltage
US9317053B2 (en) Voltage regulator for a flash memory
JP4823829B2 (ja) 基準電圧発生回路
JP2014063288A (ja) 電流生成回路
US10095251B1 (en) Voltage regulating circuit
TWI774491B (zh) 電壓調節裝置
US20240321877A1 (en) Reference Voltage Circuit
JP6058960B2 (ja) カレントミラー回路
JP2024104354A (ja) 基準電流回路
TWI395087B (zh) 與製程-電壓-溫度(pvt)無關的電流控制振盪器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221108

R150 Certificate of patent or registration of utility model

Ref document number: 7175172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350