Nothing Special   »   [go: up one dir, main page]

JP2020035307A - 定電流回路 - Google Patents

定電流回路 Download PDF

Info

Publication number
JP2020035307A
JP2020035307A JP2018162908A JP2018162908A JP2020035307A JP 2020035307 A JP2020035307 A JP 2020035307A JP 2018162908 A JP2018162908 A JP 2018162908A JP 2018162908 A JP2018162908 A JP 2018162908A JP 2020035307 A JP2020035307 A JP 2020035307A
Authority
JP
Japan
Prior art keywords
nmos transistor
depletion type
type nmos
constant current
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018162908A
Other languages
English (en)
Inventor
松田　貴志
Takashi Matsuda
貴志 松田
文彦 前谷
Fumihiko Maetani
文彦 前谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2018162908A priority Critical patent/JP2020035307A/ja
Priority to TW108128784A priority patent/TWI828738B/zh
Priority to US16/540,659 priority patent/US10663996B2/en
Priority to CN201910794631.8A priority patent/CN110874112B/zh
Priority to KR1020190105860A priority patent/KR20200026117A/ko
Publication of JP2020035307A publication Critical patent/JP2020035307A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】低い製造コストでありながら、高電圧回路において良好な電流特性を有する定電流回路を提供する。【解決手段】第一の端子と第二の端子の間に直列に接続された高耐圧のデプレッション型ＮＭＯＳトランジスタと低耐圧のデプレッション型ＮＭＯＳトランジスタを備え、低耐圧のデプレッション型ＮＭＯＳトランジスタは直列に接続された第一のデプレッション型ＮＭＯＳトランジスタと第二のデプレッション型ＮＭＯＳトランジスタを備え、高耐圧のデプレッション型ＮＭＯＳトランジスタはゲートが第一のデプレッション型ＮＭＯＳトランジスタと第二のデプレッション型ＮＭＯＳトランジスタの接続点に接続されている構成とした。【選択図】図１

Description

本発明は、定電流回路に関する。
定電流回路は、高電圧回路においても良好な電流特性を有することが求められている。
図３に示す従来の定電流回路３００は、低耐圧のデプレッション型のＮＭＯＳトランジスタ３０と、高耐圧のデプレッション型のＮＭＯＳトランジスタ３１からなる。
ＮＭＯＳトランジスタ３０は、ソースとゲートが端子Ｎ２に接続され、ドレインがＮＭＯＳトランジスタ３１のソースに接続されている。ＮＭＯＳトランジスタ３１は、ゲートが端子Ｎ２に接続され、ドレインが端子Ｎ１に接続されている。
定電流回路３００は、ＮＭＯＳトランジスタ３０のドレイン・ソース間電圧がＮＭＯＳトランジスタ３１の閾値の絶対値以下に制限されるので、ＮＭＯＳトランジスタ３０のチャネル長変調効果に起因する電流の変動を低減することが出来、安定した定電流を得ることが可能である（例えば、特許文献１参照）。
特開２００５−２２２３０１号公報
しかしながら、従来の定電流回路３００は、定電流回路として動作するためには、高耐圧のＮＭＯＳトランジスタ３１の閾値の絶対値は、低耐圧のＮＭＯＳトランジスタ３０の閾値の絶対値より大きい必要がある。即ち、高耐圧のＮＭＯＳトランジスタ３１の閾値に制約があるため、同様の高耐圧のＮＭＯＳトランジスタと異なる閾値であった場合に、閾値の異なる高耐圧のＮＭＯＳトランジスタを設けるプロセスを必要とする。このため、従来の定電流回路３００は、製造コストが高くなるという課題がある。
本発明は、上記の課題を解決するためになされたものであり、低い製造コストでありながら、高電圧回路において良好な電流特性を有する定電流回路を提供することを目的とする。
本発明の定電流回路は、
ドレインが第一の端子に接続された高耐圧のデプレッション型ＮＭＯＳトランジスタと、
ドレインが前記高耐圧のデプレッション型ＮＭＯＳトランジスタのソースに接続され、ソースが第二の端子に接続された低耐圧のデプレッション型ＮＭＯＳトランジスタを備えた定電流回路であって、
前記低耐圧のデプレッション型ＮＭＯＳトランジスタは、直列に接続された第一のデプレッション型ＮＭＯＳトランジスタと第二のデプレッション型ＮＭＯＳトランジスタを備え、
前記高耐圧のデプレッション型ＮＭＯＳトランジスタは、ゲートが前記第一のデプレッション型ＮＭＯＳトランジスタと前記第二のデプレッション型ＮＭＯＳトランジスタの接続点に接続されていることを特徴とする。
本発明の定電流回路は、高耐圧のデプレッション型ＮＭＯＳトランジスタのゲートを低耐圧の第一のデプレッション型ＮＭＯＳトランジスタと低耐圧の第二のデプレッション型ＮＭＯＳトランジスタの接続点に接続することで、高耐圧のデプレッション型ＮＭＯＳトランジスタのゲート電圧を高くすることが出来る。従って、低耐圧のデプレッション型ＮＭＯＳトランジスタが飽和動作するための高耐圧のデプレッション型ＮＭＯＳトランジスタの閾値の限定条件を無くすこと可能となり、製造コストを低くすることが出来る。
本発明の実施形態の定電流回路を示す回路図である。 本実施形態の定電流回路の他の例を示す回路図である。 従来の定電流回路を示す回路図である。
以下、図面を参照しながら本発明の実施形態について説明する。
本発明の実施形態の定電流回路１００は、低耐圧のデプレッション型のＮＭＯＳトランジスタ１０、１１と、高耐圧のデプレッション型のＮＭＯＳトランジスタ１２とを備えている。
ＮＭＯＳトランジスタ１０は、ソースとゲートが端子Ｎ２に接続され、ドレインがＮＭＯＳトランジスタ１１のソースに接続されている。ＮＭＯＳトランジスタ１１は、ゲートが端子Ｎ２に接続され、ドレインがＮＭＯＳトランジスタ１２のソースに接続されている。ＮＭＯＳトランジスタ１２は、ゲートがＮＭＯＳトランジスタ１０のドレインに接続され、ドレインが端子Ｎ１に接続されている。
本実施形態の定電流回路１００において、ＮＭＯＳトランジスタ１１が飽和動作するためには、式（１）を満たす必要がある。
ＶＤ１１−ＶＮ２＞ＶＧ１１−ＶＮ２−ＶＴＨ１０＿１１ （１）
ここで、ＶＤ１１はＮＭＯＳトランジスタ１１のドレイン電圧、ＶＮ２は端子Ｎ２の電圧、ＶＧ１１はＮＭＯＳトランジスタ１１のゲート電圧、ＶＴＨ１０＿１１はＮＭＯＳトランジスタ１０とＮＭＯＳトランジスタ１１を一つのＮＭＯＳトランジスタとした場合の閾値電圧である。
また、ＮＭＯＳトランジスタ１１のドレイン電圧ＶＤ１１は、式（２）となる。
ＶＤ１１−ＶＮ２＝ＶＧ１２−ＶＮ２−ＶＴＨ１２ （２）
ここで、ＶＧ１２はＮＭＯＳトランジスタ１２のゲート電圧、ＶＴＨ１２はＮＭＯＳトランジスタ１２の閾値電圧である。
ＮＭＯＳトランジスタ１１のゲートは端子Ｎ２に接続されているので、式（１）と式（２）から式（３）を得る。
ＶＧ１２−ＶＮ２＞ＶＴＨ１２−ＶＴＨ１０＿１１ （３）
定電流回路１００は、ＮＭＯＳトランジスタ１２のゲート電圧ＶＧ１２をＮＭＯＳトランジスタ１０のドレインから取る構成としたので、例えば閾値電圧ＶＴＨ１２が閾値電圧ＶＴＨ１０＿１１より高くても式（３）を満たすことが出来る。従って、式（１）を満足するので、ＮＭＯＳトランジスタ１１を飽和動作させることが出来る。
以上説明したように、本実施形態の定電流回路１００は、低耐圧のＮＭＯＳトランジスタを、ＮＭＯＳトランジスタ１０とＮＭＯＳトランジスタ１１に分割して、高耐圧のＮＭＯＳトランジスタ１２のゲート電圧をその接続点から取る構成としたので、ＮＭＯＳトランジスタ１１が飽和動作するためのＮＭＯＳトランジスタ１２の閾値電圧の限定条件が大幅に緩和される。
なお、閾値電圧ＶＴＨ１２と閾値電圧ＶＴＨ１０＿１１の関係から、ＮＭＯＳトランジスタ１１の飽和動作が厳しい場合は、低耐圧のＮＭＯＳトランジスタの分割数を増やしてＮＭＯＳトランジスタ１２のゲート電圧をより高い電圧から取るようにするか、または、低耐圧のＮＭＯＳトランジスタのＬ長においてＮＭＯＳトランジスタ１０の比を大きくしても良い。
図２は、本実施形態の定電流回路の他の例を示す回路図である。定電流回路２００において、定電流回路１００と異なる点は、低耐圧のＮＭＯＳトランジスタのゲートを端子Ｎ３に接続したことである。即ち、定電流回路２００は、低耐圧のＮＭＯＳトランジスタのゲートにソースとは別の電圧が印加される。
本実施形態の定電流回路２００は、式（１）と式（２）から式（４）になる。
ＶＧ１２＞ＶＧ１１＋ＶＴＨ１２−ＶＴＨ１０＿１１ （４）
この場合は、定電流回路１００に比べて、電圧ＶＧ１１だけ条件が厳しくなるが、ＮＭＯＳトランジスタ１２のゲート電圧をより高い電圧から取るようにすることで、対応することが出来る。即ち、高耐圧のＮＭＯＳトランジスタの閾値を変更することなく、低耐圧のＮＭＯＳトランジスタを飽和動作させることが可能である。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。
１０、１１ 低耐圧のデプレッション型ＮＭＯＳトランジスタ
１２ 高耐圧のデプレッション型ＮＭＯＳトランジスタ

Claims (3)

  1. ドレインが第一の端子に接続された高耐圧のデプレッション型ＮＭＯＳトランジスタと、
    ドレインが前記高耐圧のデプレッション型ＮＭＯＳトランジスタのソースに接続され、ソースが第二の端子に接続された低耐圧のデプレッション型ＮＭＯＳトランジスタを備えた定電流回路であって、
    前記低耐圧のデプレッション型ＮＭＯＳトランジスタは、直列に接続された第一のデプレッション型ＮＭＯＳトランジスタと第二のデプレッション型ＮＭＯＳトランジスタを備え、
    前記高耐圧のデプレッション型ＮＭＯＳトランジスタは、ゲートが前記第一のデプレッション型ＮＭＯＳトランジスタと前記第二のデプレッション型ＮＭＯＳトランジスタの接続点に接続されている
    ことを特徴とする定電流回路。
  2. 前記第一のデプレッション型ＮＭＯＳトランジスタと前記第二のデプレッション型ＮＭＯＳトランジスタのゲートが前記第二の端子に接続されている
    ことを特徴とする請求項１に記載の定電流回路。
  3. 前記第一のデプレッション型ＮＭＯＳトランジスタと前記第二のデプレッション型ＮＭＯＳトランジスタのゲートが第三の端子に接続されている
    ことを特徴とする請求項１に記載の定電流回路。
JP2018162908A 2018-08-31 2018-08-31 定電流回路 Pending JP2020035307A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018162908A JP2020035307A (ja) 2018-08-31 2018-08-31 定電流回路
TW108128784A TWI828738B (zh) 2018-08-31 2019-08-13 定電流電路
US16/540,659 US10663996B2 (en) 2018-08-31 2019-08-14 Constant current circuit
CN201910794631.8A CN110874112B (zh) 2018-08-31 2019-08-27 恒流电路
KR1020190105860A KR20200026117A (ko) 2018-08-31 2019-08-28 정전류 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018162908A JP2020035307A (ja) 2018-08-31 2018-08-31 定電流回路

Publications (1)

Publication Number Publication Date
JP2020035307A true JP2020035307A (ja) 2020-03-05

Family

ID=69639845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018162908A Pending JP2020035307A (ja) 2018-08-31 2018-08-31 定電流回路

Country Status (5)

Country Link
US (1) US10663996B2 (ja)
JP (1) JP2020035307A (ja)
KR (1) KR20200026117A (ja)
CN (1) CN110874112B (ja)
TW (1) TWI828738B (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5488533U (ja) * 1977-12-06 1979-06-22
JPS62208704A (ja) * 1986-03-08 1987-09-14 Fujitsu Ltd 定電流回路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760284A (en) * 1987-01-12 1988-07-26 Triquint Semiconductor, Inc. Pinchoff voltage generator
US5422563A (en) * 1993-07-22 1995-06-06 Massachusetts Institute Of Technology Bootstrapped current and voltage reference circuits utilizing an N-type negative resistance device
CN101257284B (zh) * 2002-01-17 2011-10-19 株式会社半导体能源研究所 半导体器件
JP4458814B2 (ja) * 2003-11-05 2010-04-28 三洋電機株式会社 静電破壊保護装置
JP4477373B2 (ja) * 2004-02-05 2010-06-09 Ｎｅｃエレクトロニクス株式会社 定電流回路
US7956597B2 (en) * 2008-06-24 2011-06-07 Mediatek Inc. Reference buffer circuits for providing reference voltages
JP5631549B2 (ja) * 2009-02-13 2014-11-26 セイコーインスツル株式会社 バッテリーの保護回路装置
US7808308B2 (en) * 2009-02-17 2010-10-05 United Microelectronics Corp. Voltage generating apparatus
JP5306094B2 (ja) * 2009-07-24 2013-10-02 セイコーインスツル株式会社 基準電圧回路及び電子機器
CN101667050B (zh) * 2009-08-14 2011-11-30 西安龙腾微电子科技发展有限公司 高精度电压基准电路
JP5706653B2 (ja) * 2010-09-14 2015-04-22 セイコーインスツル株式会社 定電流回路
JP2014085745A (ja) * 2012-10-22 2014-05-12 Lapis Semiconductor Co Ltd 基準電圧生成回路
JP6205238B2 (ja) * 2013-10-25 2017-09-27 エスアイアイ・セミコンダクタ株式会社 基準電圧発生装置
JP6292901B2 (ja) * 2014-01-27 2018-03-14 エイブリック株式会社 基準電圧回路
JP6442322B2 (ja) * 2015-02-26 2018-12-19 エイブリック株式会社 基準電圧回路および電子機器
JP7000187B2 (ja) * 2018-02-08 2022-01-19 エイブリック株式会社 基準電圧回路及び半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5488533U (ja) * 1977-12-06 1979-06-22
JPS62208704A (ja) * 1986-03-08 1987-09-14 Fujitsu Ltd 定電流回路

Also Published As

Publication number Publication date
US10663996B2 (en) 2020-05-26
CN110874112B (zh) 2022-06-14
TWI828738B (zh) 2024-01-11
TW202011136A (zh) 2020-03-16
KR20200026117A (ko) 2020-03-10
US20200073422A1 (en) 2020-03-05
CN110874112A (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
KR101355684B1 (ko) 기준 전압 회로 및 전자 기기
JP4761458B2 (ja) カスコード回路および半導体装置
US8710541B2 (en) Bi-directional switch using series connected N-type MOS devices in parallel with series connected P-type MOS devices
KR20110093661A (ko) 트랜스미션 게이트 및 반도체 장치
KR102208799B1 (ko) 기준 전압 회로
US20110304387A1 (en) Current mirror circuit
US9473119B2 (en) Latch and frequency divider
US9473126B2 (en) Latch and frequency divider
JP6399938B2 (ja) 差動出力バッファ
US20230135542A1 (en) Constant voltage generation circuit
US9798346B2 (en) Voltage reference circuit with reduced current consumption
JP2020035307A (ja) 定電流回路
JP2018117212A (ja) レベルシフト回路
US10007289B2 (en) High precision voltage reference circuit
US20200313673A1 (en) Logic circuit
KR101525796B1 (ko) 아날로그 집적회로용 복합 mosfet
KR102613131B1 (ko) Cmos 인버터 회로
US20190181820A1 (en) Switch for Controlling a Gain of an Amplifier and Method Thereof
JP7479753B2 (ja) 差動増幅器
JP2013150229A (ja) ソースフォロワ回路
JP5203809B2 (ja) 電流ミラー回路
JP2024063998A (ja) ボルテージフォロワ回路
US20060267675A1 (en) PMOS current mirror with cascaded PMOS transistors and zero voltage gate threshold transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220913

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230214