JP5078502B2 - 基準電圧回路 - Google Patents
基準電圧回路 Download PDFInfo
- Publication number
- JP5078502B2 JP5078502B2 JP2007212070A JP2007212070A JP5078502B2 JP 5078502 B2 JP5078502 B2 JP 5078502B2 JP 2007212070 A JP2007212070 A JP 2007212070A JP 2007212070 A JP2007212070 A JP 2007212070A JP 5078502 B2 JP5078502 B2 JP 5078502B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- nmos
- circuit
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 230000003321 amplification Effects 0.000 description 11
- 238000003199 nucleic acid amplification method Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
PSRRLF=gm85×ro84・・・(2)
によって算出される。
PSRRLF={(gm88+gmb88)×ro88}×(gm85×ro84)・・・(3)
によって算出される。つまり、電源電圧変動除去比PSRRLFは、(gm88+gmb88)×ro88倍される。
PSRRLF=(gmb91×ro91)×(gm85×ro84)・・・(4)
によって算出される。つまり、電源電圧変動除去比PSRRLFは、gmb91×ro91倍される。
まず、一定の基準電圧を発生する基準電圧回路の概念の構成について説明する。図1は、基準電圧回路の概念を示す図である。
[第一実施形態]
次に、第一実施形態の基準電圧回路の構成について説明する。図2は、第一実施形態の基準電圧回路を示す図である。第一実施形態において、図示しないが、P型基板が用いられ、NMOSはP型基板に形成され、PMOSはP型基板に設けられたNWELLに形成されている。
PSRRLF=[(gm71+gmb71)×Ao×ro71]×(gm52×ro51)
・・・(1)
によって算出され、従来よりも大きくなる。
[第二実施形態]
次に、第二実施形態の基準電圧回路の構成について説明する。図3は、第二実施形態の基準電圧回路を示す図である。第二実施形態において、図示しないが、P型基板が用いられ、NMOSはP型基板に形成され、PMOSはP型基板に設けられたNWELLに形成されている。
[第三実施形態]
次に、第三実施形態の基準電圧回路の構成について説明する。図4は、第三実施形態の基準電圧回路を示す図である。第三実施形態において、図示しないが、N型基板が用いられ、PMOSはN型基板に形成され、NMOSはN型基板に設けられたPWELLに形成されている。
[第四実施形態]
次に、第四実施形態の基準電圧回路の構成について説明する。図5は、第四実施形態の基準電圧回路を示す図である。第四実施形態において、図示しないが、N型基板が用いられ、PMOSはN型基板に形成され、NMOSはN型基板に設けられたPWELLに形成されている。
[第五実施形態]
次に、第五実施形態の基準電圧回路の構成について説明する。図6は、第五実施形態の基準電圧回路を示す図である。
30 基準電圧出力端子 40 内部電源端子
50 内部基準電圧回路 60 差動増幅回路
70 制御トランジスタ
Claims (3)
- 制御トランジスタと内部基準電圧回路と差動増幅回路を備え、一定の基準電圧を発生する基準電圧回路であって、
前記制御トランジスタは、ゲートが前記差動増幅回路の出力端子に接続されて、電源端子と前記内部基準電圧回路の間に設けられ、
前記内部基準電圧回路は、前記制御トランジスタと接地端子の間に設けられ、出力端子から前記基準電圧を出力し、
前記差動増幅回路は、第一の入力端子に前記制御トランジスタと前記内部基準電圧回路の接続ノードが接続され、入力オフセット電圧を有する第二の入力端子に前記内部基準電圧回路の前記出力端子が接続されて、前記内部基準電圧回路に印加される電圧が、前記基準電圧と前記入力オフセット電圧を加算した電圧になるよう前記制御トランジスタを制御する、
ことを特徴とする基準電圧回路。 - 前記内部基準電圧回路は、
直列に接続されたデプレッション型トランジスタ及びエンハンスメント型トランジスタを有し、前記デプレッション型トランジスタと前記エンハンスメント型トランジスタの接続ノードは、互いのゲートと接続され、前記基準電圧を出力する出力端子である、
ことを特徴とする請求項1記載の基準電圧回路。 - 前記内部基準電圧回路は、
直列に接続された接合型トランジスタ及び抵抗を有し、前記接合型トランジスタと前記抵抗の接続ノードは、前記接合型トランジスタのゲートと接続され、前記基準電圧を出力する出力端子である、
ことを特徴とする請求項1記載の基準電圧回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007212070A JP5078502B2 (ja) | 2007-08-16 | 2007-08-16 | 基準電圧回路 |
KR1020080079099A KR101175578B1 (ko) | 2007-08-16 | 2008-08-12 | 기준 전압 회로 |
TW097130992A TWI432937B (zh) | 2007-08-16 | 2008-08-14 | Reference voltage circuit |
US12/228,805 US7719346B2 (en) | 2007-08-16 | 2008-08-15 | Reference voltage circuit |
CN2008102104368A CN101369162B (zh) | 2007-08-16 | 2008-08-15 | 基准电压电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007212070A JP5078502B2 (ja) | 2007-08-16 | 2007-08-16 | 基準電圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009048319A JP2009048319A (ja) | 2009-03-05 |
JP5078502B2 true JP5078502B2 (ja) | 2012-11-21 |
Family
ID=40362491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007212070A Expired - Fee Related JP5078502B2 (ja) | 2007-08-16 | 2007-08-16 | 基準電圧回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7719346B2 (ja) |
JP (1) | JP5078502B2 (ja) |
KR (1) | KR101175578B1 (ja) |
CN (1) | CN101369162B (ja) |
TW (1) | TWI432937B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010079873A (ja) * | 2008-08-29 | 2010-04-08 | Ricoh Co Ltd | 定電圧回路装置 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5306094B2 (ja) * | 2009-07-24 | 2013-10-02 | セイコーインスツル株式会社 | 基準電圧回路及び電子機器 |
JP5506594B2 (ja) * | 2009-09-25 | 2014-05-28 | セイコーインスツル株式会社 | 基準電圧回路 |
JP2011211444A (ja) * | 2010-03-29 | 2011-10-20 | Seiko Instruments Inc | 内部電源電圧生成回路 |
JP5884234B2 (ja) * | 2011-03-25 | 2016-03-15 | エスアイアイ・セミコンダクタ株式会社 | 基準電圧回路 |
CN102193574B (zh) * | 2011-05-11 | 2013-06-12 | 电子科技大学 | 一种高阶曲率补偿的带隙基准电压源 |
JP6095927B2 (ja) * | 2012-09-27 | 2017-03-15 | エスアイアイ・セミコンダクタ株式会社 | 半導体集積回路装置 |
JP6289083B2 (ja) * | 2013-02-22 | 2018-03-07 | エイブリック株式会社 | 基準電圧発生回路 |
JP6104784B2 (ja) | 2013-12-05 | 2017-03-29 | 株式会社東芝 | 基準電圧生成回路 |
JP6320047B2 (ja) * | 2014-01-10 | 2018-05-09 | セイコーNpc株式会社 | 定電圧源回路 |
JP6320048B2 (ja) * | 2014-01-10 | 2018-05-09 | セイコーNpc株式会社 | 発振回路 |
JP6316632B2 (ja) * | 2014-03-25 | 2018-04-25 | エイブリック株式会社 | ボルテージレギュレータ |
CN104793689A (zh) * | 2015-04-10 | 2015-07-22 | 无锡中星微电子有限公司 | 基准电压源电路 |
JP7106931B2 (ja) * | 2018-03-28 | 2022-07-27 | セイコーエプソン株式会社 | 定電流回路、半導体装置、電子機器および半導体装置の製造方法 |
JP7292117B2 (ja) * | 2019-06-11 | 2023-06-16 | エイブリック株式会社 | 基準電圧発生回路 |
JP7240075B2 (ja) * | 2019-07-08 | 2023-03-15 | エイブリック株式会社 | 定電圧回路 |
CN111443753B (zh) * | 2020-04-03 | 2021-10-22 | 南京芯力微电子有限公司 | 一种带软启动的耗尽管基准电路 |
EP4033664B1 (en) * | 2020-11-25 | 2024-01-10 | Changxin Memory Technologies, Inc. | Potential generation circuit, inverter, delay circuit, and logic gate circuit |
US11681313B2 (en) | 2020-11-25 | 2023-06-20 | Changxin Memory Technologies, Inc. | Voltage generating circuit, inverter, delay circuit, and logic gate circuit |
EP4033312B1 (en) | 2020-11-25 | 2024-08-21 | Changxin Memory Technologies, Inc. | Control circuit and delay circuit |
EP4033661B1 (en) | 2020-11-25 | 2024-01-24 | Changxin Memory Technologies, Inc. | Control circuit and delay circuit |
CN114815954B (zh) * | 2022-04-20 | 2023-02-24 | 西安电子科技大学 | 一种预稳压的零电流损耗单管栅控电路 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4525663A (en) * | 1982-08-03 | 1985-06-25 | Burr-Brown Corporation | Precision band-gap voltage reference circuit |
DE3852320T2 (de) * | 1987-05-21 | 1995-04-06 | Toshiba Kawasaki Kk | Ladungsübertragungsanordnung. |
JPH02114308A (ja) * | 1988-10-24 | 1990-04-26 | Nec Corp | 定電圧発生回路 |
JPH05127766A (ja) * | 1991-11-01 | 1993-05-25 | Mitsubishi Denki Eng Kk | バンドギヤツプ定電圧回路 |
JPH0667744A (ja) * | 1992-08-18 | 1994-03-11 | Fujitsu Ltd | 定電圧回路 |
JPH0728540A (ja) * | 1993-07-14 | 1995-01-31 | Nec Corp | 基準電圧発生回路 |
JPH0778471A (ja) * | 1993-09-10 | 1995-03-20 | Toshiba Corp | 半導体集積回路 |
JPH08263156A (ja) * | 1995-03-20 | 1996-10-11 | Nippon Avionics Co Ltd | 定電流回路 |
JPH08335122A (ja) * | 1995-04-05 | 1996-12-17 | Seiko Instr Inc | 基準電圧用半導体装置 |
JP3531129B2 (ja) * | 1995-07-20 | 2004-05-24 | 株式会社ルネサステクノロジ | 電源回路 |
JPH09307369A (ja) * | 1996-05-15 | 1997-11-28 | Denso Corp | カレントミラー回路及び定電流駆動回路 |
JP4084872B2 (ja) * | 1997-08-28 | 2008-04-30 | 株式会社リコー | ボルテージレギュレータ |
JPH11122057A (ja) * | 1997-10-14 | 1999-04-30 | Fujitsu Ten Ltd | Mos用定電流源回路 |
JP2001159923A (ja) * | 1999-12-03 | 2001-06-12 | Fuji Electric Co Ltd | 基準電圧回路 |
JP2002140124A (ja) * | 2000-10-30 | 2002-05-17 | Seiko Epson Corp | 基準電圧回路 |
JP2002344259A (ja) * | 2001-05-11 | 2002-11-29 | New Japan Radio Co Ltd | バイアス回路 |
JP2003015754A (ja) * | 2001-07-03 | 2003-01-17 | Denso Corp | 基準電圧発生回路 |
DE10163633A1 (de) * | 2001-12-21 | 2003-07-10 | Philips Intellectual Property | Stromquellenschaltung |
JP4117780B2 (ja) | 2002-01-29 | 2008-07-16 | セイコーインスツル株式会社 | 基準電圧回路および電子機器 |
JP2005322105A (ja) * | 2004-05-11 | 2005-11-17 | Seiko Instruments Inc | 定電圧出力回路 |
JP4694942B2 (ja) * | 2005-10-14 | 2011-06-08 | 新日本無線株式会社 | 定電流回路 |
KR101212736B1 (ko) * | 2007-09-07 | 2012-12-14 | 에스케이하이닉스 주식회사 | 코어전압 발생회로 |
-
2007
- 2007-08-16 JP JP2007212070A patent/JP5078502B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-12 KR KR1020080079099A patent/KR101175578B1/ko active IP Right Grant
- 2008-08-14 TW TW097130992A patent/TWI432937B/zh not_active IP Right Cessation
- 2008-08-15 CN CN2008102104368A patent/CN101369162B/zh not_active Expired - Fee Related
- 2008-08-15 US US12/228,805 patent/US7719346B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010079873A (ja) * | 2008-08-29 | 2010-04-08 | Ricoh Co Ltd | 定電圧回路装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200923608A (en) | 2009-06-01 |
JP2009048319A (ja) | 2009-03-05 |
KR101175578B1 (ko) | 2012-08-21 |
TWI432937B (zh) | 2014-04-01 |
CN101369162B (zh) | 2012-07-18 |
US7719346B2 (en) | 2010-05-18 |
CN101369162A (zh) | 2009-02-18 |
US20090045870A1 (en) | 2009-02-19 |
KR20090017981A (ko) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5078502B2 (ja) | 基準電圧回路 | |
JP5097664B2 (ja) | 定電圧電源回路 | |
US7990130B2 (en) | Band gap reference voltage circuit | |
US8013588B2 (en) | Reference voltage circuit | |
US7737790B1 (en) | Cascode amplifier and method for controlling current of cascode amplifier | |
KR101451468B1 (ko) | 정전류 회로 및 기준 전압 회로 | |
JP4917460B2 (ja) | 半導体装置 | |
JP2007524944A (ja) | Cmos定電圧発生器 | |
KR101733157B1 (ko) | 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로 | |
CN108733116B (zh) | 恒压电源电路 | |
JP2005151460A (ja) | Am中間周波可変利得増幅回路、可変利得増幅回路及びその半導体集積回路 | |
US10574200B2 (en) | Transconductance amplifier | |
US11070181B2 (en) | Push-pull output driver and operational amplifier using same | |
US7109794B2 (en) | Differential gain stage for low voltage supply | |
US20060267568A1 (en) | Voltage regulating circuit and method thereof | |
JPH07249946A (ja) | Ab級プッシュプル駆動回路、その駆動方法及びこれを用いたab級電子回路 | |
KR100332508B1 (ko) | 안정화전류미러회로 | |
KR19980019134A (ko) | 정전압 회로(constant-voltage circuit) | |
JP2012244558A (ja) | 差動増幅回路 | |
JP5203809B2 (ja) | 電流ミラー回路 | |
JP3945412B2 (ja) | レベルシフト回路 | |
JP4569165B2 (ja) | バイアス回路およびこれを有する増幅回路ならびに通信装置 | |
JP2005252972A (ja) | 振幅制限回路 | |
JP2005284544A (ja) | 基準電圧発生回路 | |
JP2006005648A (ja) | プッシュプル増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120828 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5078502 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |