CN111431400B - 用于bcd工艺的实现多倍压输出的开关电容电路及实现方法 - Google Patents

Abstract

本发明提供了一种用于BCD工艺的实现多倍压输出的开关电容电路及实现方法，通过二级倍压技术，降低单独NMOS管的栅极开启电压，可以大大减小电路中的电源功耗，本发明整体电路设计简单，完全适用于常规BCD工艺，可广泛应用于DC‑DC、LDO、POWER SWITCH等一系列电源芯片中，在倍压模块充当开关管的MOS管栅极电压不会因为输出电压的变化而发生变化，可以有效地降低本电路的电源功耗。

Description

用于BCD工艺的实现多倍压输出的开关电容电路及实现方法

技术领域

本发明涉及电路技术领域，尤其是涉及一种开关电容电路。

背景技术

目前随着科学技术的发展，家用电器不断地小型化集成化，也就加大了对芯片的需求，对芯片的面积要求也是越小越好，成本越低越好。在芯片内部电路部分中有时会需要比外部电压更高的工作电压，才能够使得芯片正常工作。在传统的技术中，当电路中存在电荷泵电路时，由于电荷泵输出电压越大，电路内部NMOS管开启时需要的栅极电压越大，就需要单独的为NMOS管的栅极提供大的开启电压，这样就会导致整个电荷泵电路中存在很大的电源功耗，不利于整体电路的优化设计。

发明内容

为了克服现有技术的不足，本发明提供一种用于BCD工艺的实现多倍压输出的开关电容电路及实现方法。本发明通过二级倍压技术，降低单独NMOS管的栅极开启电压，可以大大减小电路中的电源功耗，可以有效地解决相关领域的技术难题。

本发明解决其技术问题所采用的技术方案是：

一种用于BCD工艺的实现多倍压输出的开关电容电路，包括P沟道增强型MOS管PM1-PM4，N沟道增强型MOS管NM1-NM4，电容C1-C4，整流二极管D1、D2，反相器INV1，以及VIN输入端口、CLK逻辑输入端口和VBST输出端口；

所述P沟道增强型MOS管PM1源极连接P沟道增强型MOS管PM2源极、整流二极管D1的阳极和VBST输出端口，漏极连接P沟道增强型MOS管PM2栅极、N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM2栅极和电容C1的上极板，栅极连接P沟道增强型MOS管PM2漏极、N沟道增强型MOS管NM1栅极、N沟道增强型MOS管NM2漏极和电容C3的上极板；

所述P沟道增强型MOS管PM2源极连接P沟道增强型MOS管PM1源极、整流二极管D1的阳极和VBST输出端口，漏极连接P沟道增强型MOS管PM1栅极、N沟道增强型MOS管NM2漏极、N沟道增强型MOS管NM1栅极和电容C3的上极板，栅极连接P沟道增强型MOS管PM1漏极、N沟道增强型MOS管NM2栅极、N沟道增强型MOS管NM1漏极和电容C1的上极板；

所述N沟道增强型MOS管NM1源极连接P沟道增强型MOS管PM3源极、P沟道增强型MOS管PM4源极和N沟道增强型MOS管NM2源极，漏极连接P沟道增强型MOS管PM1漏极、P沟道增强型MOS管PM2栅极、N沟道增强型MOS管NM2栅极和电容C1的上极板；

所述N沟道增强型MOS管NM2源极连接P沟道增强型MOS管PM3源极、P沟道增强型MOS管PM4源极和N沟道增强型MOS管NM1源极，漏极连接P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM1栅极、N沟道增强型MOS管NM1栅极和电容C3的上极板，栅极连接P沟道增强型MOS管PM1漏极、P沟道增强型MOS管PM2栅极、N沟道增强型MOS管NM2栅极和电容C1的上极板；

所述P沟道增强型MOS管PM1、PM2和N沟道增强型MOS管NM1、NM2在电路中充当开关管使用，共同构成开关电容电路的第二层增压电路；

所述P沟道增强型MOS管PM3源极连接N沟道增强型MOS管NM1源极、N沟道增强型MOS管NM2源极和P沟道增强型MOS管PM4源极，漏极连接P沟道增强型MOS管PM4栅极、N沟道增强型MOS管NM3漏极、N沟道增强型MOS管NM4栅极和电容C2的上极板，栅极连接P沟道增强型MOS管PM4漏极、N沟道增强型MOS管NM3栅极、N沟道增强型MOS管NM4漏极和电容C4的上极板；

所述P沟道增强型MOS管PM4源极连接N沟道增强型MOS管NM1源极、N沟道增强型MOS管NM2源极和P沟道增强型MOS管PM3源极，漏极连接P沟道增强型MOS管PM3栅极、N沟道增强型MOS管NM3栅极、N沟道增强型MOS管NM4漏极和电容C4上极板，栅极连接P沟道增强型MOS管PM3漏极、N沟道增强型MOS管NM3漏极、N沟道增强型MOS管NM4栅极和电容C2上极板；

所述N沟道增强型MOS管NM3源极连接N沟道增强型MOS管NM4源极、整流二极管D2的阳极和VIN输入端口，漏极连接P沟道增强型MOS管PM3漏极、P沟道增强型MOS管PM4栅极、N沟道增强型MOS管NM4栅极和电容C2上极板，栅极连接P沟道增强型MOS管PM4漏极、N沟道增强型MOS管NM4漏极、P沟道增强型MOS管PM3栅极和电容C4的上极板；

所述N沟道增强型MOS管NM4源极连接N沟道增强型MOS管NM3源极、整流二极管D2的阳极和VIN输入端口，漏极连接P沟道增强型MOS管PM4漏极、P沟道增强型MOS管PM3栅极、N沟道增强型MOS管NM3栅极和电容C4上极板，栅极连接P沟道增强型MOS管PM4栅极、N沟道增强型MOS管NM3漏极、P沟道增强型MOS管PM3漏极和电容C2的上极板；

所述P沟道增强型MOS管PM3、PM4和N沟道增强型MOS管NM3、NM4在电路中充当开关管使用，共同构成开关电容电路的第一层增压电路；

所述电容C1上极板连接P沟道增强型MOS管PM1漏极、P沟道增强型MOS管PM2栅极、N沟道增强型MOS管NM1漏极和N沟道增强型MOS管NM2栅极，下极板连接CLK逻辑输入端口、反相器INV1输入端和电容C2的下极板；

所述电容C2上极板连接P沟道增强型MOS管PM3漏极、P沟道增强型MOS管PM4栅极、N沟道增强型MOS管NM3漏极和N沟道增强型MOS管NM4栅极，下极板连接CLK逻辑输入端口、反相器INV1输入端和电容C1的下极板；

所述电容C3上极板连接P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM1栅极、N沟道增强型MOS管NM2漏极和N沟道增强型MOS管NM1栅极，下极板连接反相器INV1输出端和电容C4的下极板；

所述电容C4上极板连接P沟道增强型MOS管PM4漏极、P沟道增强型MOS管PM3栅极、N沟道增强型MOS管NM4漏极和N沟道增强型MOS管NM3栅极，下极板连接反相器INV1输出端和电容C3的下极板；

所述整流二极管D1阳极连接P沟道增强型MOS管PM1源极、P沟道增强型MOS管PM2源极和VBST输出端口，阴极连接整流二极管D2的阴极；

所述整流二极管D2阳极连接N沟道增强型MOS管NM3源极、N沟道增强型MOS管NM4源极和VIN输入端口，阴极连接整流二极管D1的阴极；

所述反相器INV1输入端口连接CLK逻辑输入端口、电容C1下极板和C2下极板，输出端连接电容C3下极板和C4下极板；

所述电容C1-C4在电路中起到充电电容的作用，所述整流二极管D1和D2作用为防止VBST电压倒灌。

本发明还提供一种用于BCD工艺的实现多倍压输出的开关电容电路的实现方法，具体步骤为：

当用于BCD工艺的实现多倍压输出的开关电容电路工作时，第一层增压电路由于P沟道增强型MOS管PM1-PM4和N沟道增强型MOS管NM1-NM4在电路中充当开关管使用，所以电容C2和C4上极板的电压为VIN，当CLK逻辑端口输入处于高电平V1时，给电容C2进行充电，使C2的上极板电压变为VIN+V1,此时N沟道增强型MOS管NM4充当的开关管导通，拉低P沟道增强型MOS管PM3栅极电压，P沟道增强型MOS管PM3充当的开关管导通，使得P沟道增强型MOS管PM3的源极电压等于电容C2的上极板电压变为VIN+V1,同时CLK逻辑端口电压通过反相器INV1处于低电平-V1，电容C4处于放电状态，C4上极板电压保持VIN不变，所以N沟道增强型MOS管NM3的栅极电压不变，N沟道增强型MOS管NM3充当的开关管不导通，P沟道增强型MOS管PM4的栅极电压为C2上极板电压，所以P沟道增强型MOS管PM4不导通；

同理第二层增压电路在CLK为高电平时，N沟道增强型MOS管NM2和P沟道增强型MOS管PM1导通，N沟道增强型MOS管NM1和P沟道增强型MOS管PM2不导通，由于第一层增压电路将P沟道增强型MOS管PM3的源端电压提高到VIN+V1，所以通过第二层增压电路继续将电压提高到VIN+V1+V1，实现多倍压的增加；经过反相器INV1到达C3、C4下极板电压为V1，通过第一层增压模块，电容C4充电将P沟道增强型MOS管PM4源极电压提高到VIN+V1，继续通过第二级增压电路继续将电压提高到VIN+V1+V1，整合CLK逻辑电压的周期特点，在一个完整的电压周期内VBST输出端口都输出稳定的VIN+V1+V1电压。

本发明的有益效果在于：

1.本发明整体电路设计简单，完全适用于常规BCD工艺，可广泛应用于DC-DC、LDO、POWER SWITCH等一系列电源芯片中。

2.在倍压模块充当开关管的MOS管栅极电压不会因为输出电压的变化而发生变化，可以有效地降低本电路的电源功耗。

附图说明

图1为本发明用于常规BCD工艺的实现多倍压输出的开关电容电路示意图。

图2为本发明当CLK逻辑端口输出为高电平时电路简化图。

图3为本发明当CLK逻辑端口输出为低电平时电路简化图。

具体实施方式

下面结合附图和实施例对本发明进一步说明。

一种常规BCD工艺的实现多倍压输出的开关电容电路，如图1所示：其主要包括P沟道增强型MOS管PM1-PM4，N沟道增强型MOS管NM1-NM4，电容C1-C4，整流二极管D1、D2，反相器INV1，以及VIN输入端口、CLK逻辑输入端口和VBST输出端口。

所述P沟道增强型MOS管PM1源极连接P沟道增强型MOS管PM2源极、整流二极管D1的阳极和VBST输出端口，漏极连接P沟道增强型MOS管PM2栅极、N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM2栅极和电容C1的上极板，栅极连接P沟道增强型MOS管PM2漏极、N沟道增强型MOS管NM1栅极、N沟道增强型MOS管NM2漏极和电容C3的上极板；所述P沟道增强型MOS管PM2源极连接P沟道增强型MOS管PM1源极、整流二极管D1的阳极和VBST输出端口，漏极连接P沟道增强型MOS管PM1栅极、N沟道增强型MOS管NM2漏极、N沟道增强型MOS管NM1栅极和电容C3的上极板，栅极连接P沟道增强型MOS管PM1漏极、N沟道增强型MOS管NM2栅极、N沟道增强型MOS管NM1漏极和电容C1的上极板；所述N沟道增强型MOS管NM1源极连接P沟道增强型MOS管PM3源极、P沟道增强型MOS管PM4源极和N沟道增强型MOS管NM2源极，漏极连接P沟道增强型MOS管PM1漏极、P沟道增强型MOS管PM2栅极、N沟道增强型MOS管NM2栅极和电容C1的上极板；所述N沟道增强型MOS管NM2源极连接P沟道增强型MOS管PM3源极、P沟道增强型MOS管PM4源极和N沟道增强型MOS管NM1源极，

漏极连接P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM1栅极、N沟道增强型MOS管NM1栅极和电容C3的上极板，栅极连接P沟道增强型MOS管PM1漏极、P沟道增强型MOS管PM2栅极、N沟道增强型MOS管NM2栅极和电容C1的上极板。所述P沟道增强型MOS管PM1、PM2和N沟道增强型MOS管NM1、NM2在电路中充当开关管使用，共同构成开关电容电路的第二层增压电路。

所述P沟道增强型MOS管PM3源极连接N沟道增强型MOS管NM1源极、N沟道增强型MOS管NM2源极和P沟道增强型MOS管PM4源极，漏极连接P沟道增强型MOS管PM4栅极、N沟道增强型MOS管NM3漏极、N沟道增强型MOS管NM4栅极和电容C2的上极板，栅极连接P沟道增强型MOS管PM4漏极、N沟道增强型MOS管NM3栅极、N沟道增强型MOS管NM4漏极和电容C4的上极板；所述P沟道增强型MOS管PM4源极连接N沟道增强型MOS管NM1源极、N沟道增强型MOS管NM2源极和P沟道增强型MOS管PM3源极，漏极连接P沟道增强型MOS管PM3栅极、N沟道增强型MOS管NM3栅极、N沟道增强型MOS管NM4漏极和电容C4上极板，栅极连接P沟道增强型MOS管PM3漏极、N沟道增强型MOS管NM3漏极、N沟道增强型MOS管NM4栅极和电容C2上极板；所述N沟道增强型MOS管NM3源极连接N沟道增强型MOS管NM4源极、整流二极管D2的阳极和VIN输入端口，漏极连接P沟道增强型MOS管PM3漏极、P沟道增强型MOS管PM4栅极、N沟道增强型MOS管NM4栅极和电容C2上极板，栅极连接P沟道增强型MOS管PM4漏极、N沟道增强型MOS管NM4漏极、P沟道增强型MOS管PM3栅极和电容C4的上极板；所述N沟道增强型MOS管NM4源极连接N沟道增强型MOS管NM3源极、整流二极管D2的阳极和VIN输入端口，漏极连接P沟道增强型MOS管PM4漏极、P沟道增强型MOS管PM3栅极、N沟道增强型MOS管NM3栅极和电容C4上极板，栅极连接P沟道增强型MOS管PM4栅极、N沟道增强型MOS管NM3漏极、P沟道增强型MOS管PM3漏极和电容C2的上极板。所述P沟道增强型MOS管PM3、PM4和N沟道增强型MOS管NM3、NM4在电路中充当开关管使用，共同构成开关电容电路的第一层增压电路。

所述电容C1上极板连接P沟道增强型MOS管PM1漏极、P沟道增强型MOS管PM2栅极、N沟道增强型MOS管NM1漏极和N沟道增强型MOS管NM2栅极，下极板连接CLK逻辑输入端口、反相器INV1输入端和电容C2的下极板；所述电容C2上极板连接P沟道增强型MOS管PM3漏极、P沟道增强型MOS管PM4栅极、N沟道增强型MOS管NM3漏极和N沟道增强型MOS管NM4栅极，下极板连接CLK逻辑输入端口、反相器INV1输入端和电容C1的下极板；所述电容C3上极板连接P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM1栅极、N沟道增强型MOS管NM2漏极和N沟道增强型MOS管NM1栅极，下极板连接反相器INV1输出端和电容C4的下极板；所述电容C4上极板连接P沟道增强型MOS管PM4漏极、P沟道增强型MOS管PM3栅极、N沟道增强型MOS管NM4漏极和N沟道增强型MOS管NM3栅极，下极板连接反相器INV1输出端和电容C3的下极板；所述整流二极管D1阳极连接P沟道增强型MOS管PM1源极、P沟道增强型MOS管PM2源极和VBST输出端口，阴极连接整流二极管D2的阴极；所述整流二极管D2阳极连接N沟道增强型MOS管NM3源极、N沟道增强型MOS管NM4源极和VIN输入端口，阴极连接整流二极管D1的阴极；所述反相器INV1输入端口连接CLK逻辑输入端口、电容C1下极板和C2下极板，输出端连接电容C3下极板和C4下极板。所述电容C1-C4在电路中起到充电电容的作用，所述整流二极管D1和D2作用为防止VBST电压倒灌。

一种用于BCD工艺的实现多倍压输出的开关电容电路的实现方法，具体包括以下步骤：

当电路工作时，第一级增压模块由于P沟道增强型MOS管PM1-PM4和N沟道增强型MOS管NM1-NM4在电路中充当开关管使用，所以电容C2和C4上极板的电压为VIN，当CLK逻辑端口输入处于高电平V1时，给电容C2进行充电，使C2的上极板电压变为VIN+V1,此时N沟道增强型MOS管NM4充当的开关管导通，拉低P沟道增强型MOS管PM3栅极电压，P沟道增强型MOS管PM3充当的开关管导通，使得P沟道增强型MOS管PM3的源极电压等于电容C2的上极板电压变为VIN+V1,同时CLK逻辑端口电压通过反相器INV1处于低电平-V1，电容C4处于放电状态，C4上极板电压保持VIN不变，所以N沟道增强型MOS管NM3的栅极电压不变，N沟道增强型MOS管NM3充当的开关管不导通，P沟道增强型MOS管PM4的栅极电压为C2上极板电压，所以P沟道增强型MOS管PM4不导通。同理第二级增压模块在CLK为高电平时，N沟道增强型MOS管NM2和P沟道增强型MOS管PM1导通，N沟道增强型MOS管NM1和P沟道增强型MOS管PM2不导通，由于第一级增压模块将P沟道增强型MOS管PM3的源端电压提高到VIN+V1，所以通过第二级增压模块继续将电压提高到VIN+V1+V1，实现多倍压的增加。当CLK输入高电压V1时，电路简化图如图2所示。同理当CLK输入为低电压-V1时，如图3所示，经过反相器INV1到达C3、C4下极板电压为V1，通过第一级增压模块，电容C4充电将P沟道增强型MOS管PM4源极电压提高到VIN+V1，继续通过第二级增压模块继续将电压提高到VIN+V1+V1。整合CLK逻辑电压的周期特点，所以在一个完整的电压周期内VBST输出端口都输出稳定的VIN+V1+V1电压。

综上，本发明提出了一种用于负载开关的多路高速宽带过流检测电路，可以有效地进行过流检测，并保证电路的安全可靠。相对于之前的过流检测电路，这种方法整体电路设计简单，对于电路的过流具有很好的保护作用，而且电路内部功耗很小，对于其他电路具有很好的过流保护效果。

Claims (1)

1.一种用于BCD工艺的实现多倍压输出的开关电容电路的实现方法，其特征在于，包括下述步骤：

当用于BCD工艺的实现多倍压输出的开关电容电路工作时，第一层增压电路由于P沟道增强型MOS管PM1-PM4和N沟道增强型MOS管NM1-NM4在电路中充当开关管使用，所以电容C2和C4上极板的电压为VIN，当CLK逻辑端口输入处于高电平V1时，给电容C2进行充电，使C2的上极板电压变为VIN+V1,此时N沟道增强型MOS管NM4充当的开关管导通，拉低P沟道增强型MOS管PM3栅极电压，P沟道增强型MOS管PM3充当的开关管导通，使得P沟道增强型MOS管PM3的源极电压等于电容C2的上极板电压变为VIN+V1,同时CLK逻辑端口电压通过反相器INV1处于低电平-V1，电容C4处于放电状态，C4上极板电压保持VIN不变，所以N沟道增强型MOS管NM3的栅极电压不变，N沟道增强型MOS管NM3充当的开关管不导通，P沟道增强型MOS管PM4的栅极电压为C2上极板电压，所以P沟道增强型MOS管PM4不导通；

同理第二层增压电路在CLK为高电平时，N沟道增强型MOS管NM2和P沟道增强型MOS管PM1导通，N沟道增强型MOS管NM1和P沟道增强型MOS管PM2不导通，由于第一层增压电路将P沟道增强型MOS管PM3的源端电压提高到VIN+V1，所以通过第二层增压电路继续将电压提高到VIN+V1+V1，实现多倍压的增加；经过反相器INV1到达C3、C4下极板电压为V1，通过第一层增压模块，电容C4充电将P沟道增强型MOS管PM4源极电压提高到VIN+V1，继续通过第二级增压电路继续将电压提高到VIN+V1+V1，整合CLK逻辑电压的周期特点，在一个完整的电压周期内VBST输出端口都输出稳定的VIN+V1+V1电压;

所述用于BCD工艺的实现多倍压输出的开关电容电路，包括P沟道增强型MOS管PM1-PM4，N沟道增强型MOS管NM1-NM4，电容C1-C4，整流二极管D1、D2，反相器INV1，以及VIN输入端口、CLK逻辑输入端口和VBST输出端口；

所述P沟道增强型MOS管PM1源极连接P沟道增强型MOS管PM2源极、整流二极管D1的阳极和VBST输出端口，漏极连接P沟道增强型MOS管PM2栅极、N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM2栅极和电容C1的上极板，栅极连接P沟道增强型MOS管PM2漏极、N沟道增强型MOS管NM1栅极、N沟道增强型MOS管NM2漏极和电容C3的上极板；

所述P沟道增强型MOS管PM2源极连接P沟道增强型MOS管PM1源极、整流二极管D1的阳极和VBST输出端口，漏极连接P沟道增强型MOS管PM1栅极、N沟道增强型MOS管NM2漏极、N沟道增强型MOS管NM1栅极和电容C3的上极板，栅极连接P沟道增强型MOS管PM1漏极、N沟道增强型MOS管NM2栅极、N沟道增强型MOS管NM1漏极和电容C1的上极板；

所述N沟道增强型MOS管NM1源极连接P沟道增强型MOS管PM3源极、P沟道增强型MOS管PM4源极和N沟道增强型MOS管NM2源极，漏极连接P沟道增强型MOS管PM1漏极、P沟道增强型MOS管PM2栅极、N沟道增强型MOS管NM2栅极和电容C1的上极板；

所述N沟道增强型MOS管NM2源极连接P沟道增强型MOS管PM3源极、P沟道增强型MOS管PM4源极和N沟道增强型MOS管NM1源极，漏极连接P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM1栅极、N沟道增强型MOS管NM1栅极和电容C3的上极板，栅极连接P沟道增强型MOS管PM1漏极、P沟道增强型MOS管PM2栅极、N沟道增强型MOS管NM1漏极和电容C1的上极板；

所述P沟道增强型MOS管PM1、PM2和N沟道增强型MOS管NM1、NM2在电路中充当开关管使用，共同构成开关电容电路的第二层增压电路；

所述P沟道增强型MOS管PM3源极连接N沟道增强型MOS管NM1源极、N沟道增强型MOS管NM2源极和P沟道增强型MOS管PM4源极，漏极连接P沟道增强型MOS管PM4栅极、N沟道增强型MOS管NM3漏极、N沟道增强型MOS管NM4栅极和电容C2的上极板，栅极连接P沟道增强型MOS管PM4漏极、N沟道增强型MOS管NM3栅极、N沟道增强型MOS管NM4漏极和电容C4的上极板；

所述P沟道增强型MOS管PM4源极连接N沟道增强型MOS管NM1源极、N沟道增强型MOS管NM2源极和P沟道增强型MOS管PM3源极，漏极连接P沟道增强型MOS管PM3栅极、N沟道增强型MOS管NM3栅极、N沟道增强型MOS管NM4漏极和电容C4上极板，栅极连接P沟道增强型MOS管PM3漏极、N沟道增强型MOS管NM3漏极、N沟道增强型MOS管NM4栅极和电容C2上极板；

所述N沟道增强型MOS管NM3源极连接N沟道增强型MOS管NM4源极、整流二极管D2的阳极和VIN输入端口，漏极连接P沟道增强型MOS管PM3漏极、P沟道增强型MOS管PM4栅极、N沟道增强型MOS管NM4栅极和电容C2上极板，栅极连接P沟道增强型MOS管PM4漏极、N沟道增强型MOS管NM4漏极、P沟道增强型MOS管PM3栅极和电容C4的上极板；

所述N沟道增强型MOS管NM4源极连接N沟道增强型MOS管NM3源极、整流二极管D2的阳极和VIN输入端口，漏极连接P沟道增强型MOS管PM4漏极、P沟道增强型MOS管PM3栅极、N沟道增强型MOS管NM3栅极和电容C4上极板，栅极连接P沟道增强型MOS管PM4栅极、N沟道增强型MOS管NM3漏极、P沟道增强型MOS管PM3漏极和电容C2的上极板；

所述P沟道增强型MOS管PM3、PM4和N沟道增强型MOS管NM3、NM4在电路中充当开关管使用，共同构成开关电容电路的第一层增压电路；

所述电容C1上极板连接P沟道增强型MOS管PM1漏极、P沟道增强型MOS管PM2栅极、N沟道增强型MOS管NM1漏极和N沟道增强型MOS管NM2栅极，下极板连接CLK逻辑输入端口、反相器INV1输入端和电容C2的下极板；

所述电容C2上极板连接P沟道增强型MOS管PM3漏极、P沟道增强型MOS管PM4栅极、N沟道增强型MOS管NM3漏极和N沟道增强型MOS管NM4栅极，下极板连接CLK逻辑输入端口、反相器INV1输入端和电容C1的下极板；

所述电容C3上极板连接P沟道增强型MOS管PM2漏极、P沟道增强型MOS管PM1栅极、N沟道增强型MOS管NM2漏极和N沟道增强型MOS管NM1栅极，下极板连接反相器INV1输出端和电容C4的下极板；

所述电容C4上极板连接P沟道增强型MOS管PM4漏极、P沟道增强型MOS管PM3栅极、N沟道增强型MOS管NM4漏极和N沟道增强型MOS管NM3栅极，下极板连接反相器INV1输出端和电容C3的下极板；

所述整流二极管D1阳极连接P沟道增强型MOS管PM1源极、P沟道增强型MOS管PM2源极和VBST输出端口，阴极连接整流二极管D2的阴极；

所述整流二极管D2阳极连接N沟道增强型MOS管NM3源极、N沟道增强型MOS管NM4源极和VIN输入端口，阴极连接整流二极管D1的阴极；

所述反相器INV1输入端口连接CLK逻辑输入端口、电容C1下极板和C2下极板，输出端连接电容C3下极板和C4下极板；

所述电容C1-C4在电路中起到充电电容的作用，所述整流二极管D1和D2作用为防止VBST电压倒灌。