CN107817858A - 一种电压基准电路 - Google Patents
一种电压基准电路 Download PDFInfo
- Publication number
- CN107817858A CN107817858A CN201710970617.XA CN201710970617A CN107817858A CN 107817858 A CN107817858 A CN 107817858A CN 201710970617 A CN201710970617 A CN 201710970617A CN 107817858 A CN107817858 A CN 107817858A
- Authority
- CN
- China
- Prior art keywords
- circuit
- output end
- benchmark
- source electrode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明提供一种电压基准电路,包括隔离电路、基准生成电路,所述隔离电路的输入端与电源VDD连接,输出端与基准生成电路的输入端连接,所述基准生成电路的输出端与基准电压输出端连接。通过供电电源VDD和输出VREF的电源基准之间增加了VDD隔离电路,减小VREF生成电路的供电电源对VDD的依赖关系。达到提升电源抑制比的目的,解决基准电压电路的设计问题。
Description
技术领域
本发明涉及基准电压源设计领域,尤其涉及一种内部集成的基准电压源。
背景技术
目前采用耗尽型NMOS管做基准电压源的电路,其技术原理图为图1所示,图1中M11是耗尽型NMOS管。M12是增强型NMOS管,M11的漏极连接一个稳定的电压源VDD,栅极和源极短接,M12的漏极和栅极短接,并连接M11的源极,作为基准电压源的输出VREF,其大小与VDD无关,与温度无关,表达式推导如下:
所以
其中,VTD小于0,S1~S2表示M11和M12的宽长比,KD表示耗尽型NMOS的迁移率,KE表示增强型NMOS的迁移率,VTD表示耗尽型NMOS型的阈值电压,VTE表示增强型NMOS的阈值电压。
由式(1)可以看出,输出电压VREF的大小仅两种类型NMOS管的阈值电压、迁移率和宽长比有关,当三者固定时,VREF被确定,因此VREF除了有良好的温度特性之外,还需要有良好的电源抑制比(PSRR,Power Supply Rejection Ratio)。
发明内容
为了实现提升电源抑制比的目的,本发明在供电电源VDD和输出VREF的电源基准之间增加了VDD隔离电路,减小VREF生成电路的供电电源对VDD的依赖关系。本发明要解决的技术问题,在于提供一种新型电压基准电路,解决基准电压电路的设计问题。
本发明是这样实现的:一种电压基准电路,包括隔离电路、基准生成电路,所述隔离电路的输入端与电源VDD连接,输出端与基准生成电路的输入端连接,所述基准生成电路的输出端与基准电压输出端连接。如图中所示的
具体地,所述隔离电路的输入端与NMOS管M1的栅极连接,M1的源极与漏极连接,M1的源极还与NMOS管M3的源极和栅极连接,M3的漏极接地;所述隔离电路的输入端还与NMOS管M5的栅极连接,M5的源极与M1的漏极连接,M5的漏极与隔离电路的输出端连接。
具体地,所述基准生成电路的输入端与NMOS管M2的栅极连接,M2的源极与漏极连接,M2的源极还与NMOS管M4的源极和栅极连接,M4的漏极接地;所述M2的漏极还与基准生成电路的输出端连接。
进一步地,所述M2的漏极通过滤波电容C0接地。
本发明具有如下优点:省却电阻器件,工艺简单,调试电路及实际流片效果好,产生的交流噪声好,具有很高的电源抑制比,并相较于常用的带隙基准电路的元器件少,有着较低的成本及功耗。
附图说明
图1为本发明某具体实施例所述的基准电压电路图;
图2为本发明某具体实施例所述的基准电压电路模块图;
图3为本发明某具体实施例所述的基准电压电路图;
图4为本发明某具体实施例所述的等效小信号电路图。
具体实施方式
为详细说明本发明的技术内容、构造特征、所实现目的及效果,以下结合实施方式并配合附图详予说明。
一种电压基准电路,能够应用于需要与供电、温度变化均无关的苛刻的应用场景中。请参阅图3,本发明的电压基准电路包括隔离电路、基准生成电路,所述隔离电路的输入端与电源VDD连接,输出端与基准生成电路的输入端连接,所述基准生成电路的输出端与基准电压输出端连接。通过设计隔离电路将外接的VDD隔离在外,使得输出端输出的电压小于基准生成电路可以承受的电压,避免了击穿的风险,增强了电路的安全性,也能够使得输出端的电流更加稳定,杂波较少。通过基准生成电路生成片上基准电压,由于基准生成电路输入端输入的电压比较稳定,则生成的基准电压也更加稳定,安全,具有更好的电压抑制比。
在图3所示的具体的实施例中,所述隔离电路的输入端与NMOS管M1的栅极连接,M1的源极与漏极连接,M1的源极还与NMOS管M3的源极和栅极连接,M3的漏极接地;所述隔离电路的输入端还与NMOS管M5的栅极连接,M5的源极与M1的漏极连接,M5的漏极与隔离电路的输出端连接;所述基准生成电路的输入端与NMOS管M2的栅极连接,M2的源极与漏极连接,M2的源极还与NMOS管M4的源极和栅极连接,M4的漏极接地;所述M2的漏极还与基准生成电路的输出端连接。其他为了降低电压抑制比的电路,思路设计都过于复杂,本发明通过将隔离电路与基准生成电路通过上述方式连接,极大地简化了电压基准电路的构图,并且在PSRR的性能上具有良好的表现。
下面结合附图,对本发明的实施例进行详细描述。
如图1所示的两个MOS管式的基准电压生成结构,在下文中简称为基准。第一基准由M1和M3构成,第一基准的输出连接M5的栅极,作为M5的直流偏置。第二基准由M2和M4构成,第二基准由M5的源极供电,输出为本发明实施例的输出。
本发明实施例的工作原理:
第一基准的工作原理:第一基准的工作电流IM1,
所以
第二基准的工作原理:第二基准的工作电流IM2
所以
为了分析简便,忽略一些二级效应,认为有效迁移率的温度系数很低,可忽略。那么为了获得不错的温度系数,对上是两边求导
如果则
为了满足第二基准的供电条件,M5的源极电压VS必须满足如下条件:
因为M5和M2串联,
IM5=IM2 (11)
所以
所以
所以
把代入上式,(VG-VTE)是M3的过驱动电压,上式就变成了只与M5有关的不等式,据此就可以计算得到M5的尺寸范围。
输出电压VREF中的小信号vref与电源VDD中含有的小信号vdd之比,就是电源的PSRR。为了分析电路的电源抑制比,画出本发明实施例的等效小信号电路图,如图4。
M5栅极连接直流偏置,小信号为0。M5的小信号电流
gds5(vdd-vS5)-vS5gm5 (16)
所以,关于M5的源极电压vs5的小信号表达式如下:
gds2(vS5-vref)=gds5(vdd-vS5)-vS5gm5 (17)
M5的小信号电流等于M4的小信号电流,表达式如下:
gds5(vdd-vS5)-vS5gm5=vref(sCo+gm4) (18)
先解vS5
代入解得
主极点|p|的表达式:
如果在满足温度特性的基础上,适当的增加从M4跨导可以提高低频的PSRR和频带宽度。基准电压源是模拟集成电路不可或缺的一部分。图1所示的基准电压源并不具有很好的实用性,PSRR不佳是其最主要的原因。本发明旨在通过改进电路结构,大幅度提升PSRR又不引入其他器件,增加电路的复杂性。
其他一些进一步的实施例中,所述M2的漏极通过滤波电容C0接地。通过连接电容来进一步提高输入电压的稳定性,更好地解决了基准电压生成的问题。
以上所述仅为本发明的实施例,并非因此限制本发明的专利保护范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (4)
1.一种电压基准电路,其特征在于,包括隔离电路、基准生成电路,所述隔离电路的输入端与电源VDD连接,输出端与基准生成电路的输入端连接,所述基准生成电路的输出端与基准电压输出端连接。
2.根据权利要求1所述的电压基准电路,其特征在于,所述隔离电路的输入端与NMOS管M1的栅极连接,M1的源极与漏极连接,M1的源极还与NMOS管M3的源极和栅极连接,M3的漏极接地;所述隔离电路的输入端还与NMOS管M5的栅极连接,M5的源极与M1的漏极连接,M5的漏极与隔离电路的输出端连接。
3.根据权利要求1所述的电压基准电路,其特征在于,所述基准生成电路的输入端与NMOS管M2的栅极连接,M2的源极与漏极连接,M2的源极还与NMOS管M4的源极和栅极连接,M4的漏极接地;所述M2的漏极还与基准生成电路的输出端连接。
4.根据权利要求3所述的电压基准电路,其特征在于,所述M2的漏极通过滤波电容C0接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710970617.XA CN107817858A (zh) | 2017-10-18 | 2017-10-18 | 一种电压基准电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710970617.XA CN107817858A (zh) | 2017-10-18 | 2017-10-18 | 一种电压基准电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107817858A true CN107817858A (zh) | 2018-03-20 |
Family
ID=61608106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710970617.XA Pending CN107817858A (zh) | 2017-10-18 | 2017-10-18 | 一种电压基准电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107817858A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111090296A (zh) * | 2018-10-24 | 2020-05-01 | 艾普凌科有限公司 | 基准电压电路及电源接通复位电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101135918A (zh) * | 2007-07-11 | 2008-03-05 | 中国电子科技集团公司第二十四研究所 | 一种高电源抑制比的e/d nmos基准电压源 |
CN101667050A (zh) * | 2009-08-14 | 2010-03-10 | 西安龙腾微电子科技发展有限公司 | 高精度电压基准电路 |
JP2011029912A (ja) * | 2009-07-24 | 2011-02-10 | Seiko Instruments Inc | 基準電圧回路及び電子機器 |
JP2012222865A (ja) * | 2011-04-04 | 2012-11-12 | Mitsumi Electric Co Ltd | 電池保護回路及び電池保護装置、並びに電池パック |
CN102866721A (zh) * | 2012-10-11 | 2013-01-09 | 上海新进半导体制造有限公司 | 一种基准电压源电路 |
-
2017
- 2017-10-18 CN CN201710970617.XA patent/CN107817858A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101135918A (zh) * | 2007-07-11 | 2008-03-05 | 中国电子科技集团公司第二十四研究所 | 一种高电源抑制比的e/d nmos基准电压源 |
JP2011029912A (ja) * | 2009-07-24 | 2011-02-10 | Seiko Instruments Inc | 基準電圧回路及び電子機器 |
CN101667050A (zh) * | 2009-08-14 | 2010-03-10 | 西安龙腾微电子科技发展有限公司 | 高精度电压基准电路 |
JP2012222865A (ja) * | 2011-04-04 | 2012-11-12 | Mitsumi Electric Co Ltd | 電池保護回路及び電池保護装置、並びに電池パック |
CN102866721A (zh) * | 2012-10-11 | 2013-01-09 | 上海新进半导体制造有限公司 | 一种基准电压源电路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111090296A (zh) * | 2018-10-24 | 2020-05-01 | 艾普凌科有限公司 | 基准电压电路及电源接通复位电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105468085B (zh) | 一种无Bipolar晶体管的CMOS基准电压源 | |
CN206379929U (zh) | 一种增益自适应误差放大器 | |
CN106849627B (zh) | 基于cot模式降压变换器的纹波补偿电路 | |
CN102096436A (zh) | 采用mos器件实现的低压低功耗带隙基准电压源 | |
CN103956986B (zh) | 高q值可调谐差分式有源电感 | |
CN109947165A (zh) | 电压基准源电路及低功耗电源系统 | |
CN101964659B (zh) | 电压电流转换器 | |
CN107272808B (zh) | 一种应用于集成芯片的ldo电路 | |
CN206479869U (zh) | 低电压带隙基准电路、芯片、移动电源及行车记录仪 | |
CN105187012B (zh) | 用于振荡器电路的低电源敏感度的偏置电路 | |
CN107817858A (zh) | 一种电压基准电路 | |
CN204576336U (zh) | 基准电压源电路 | |
CN107300943A (zh) | 一种偏置电流产生电路 | |
CN107908216B (zh) | 一种非带隙无电阻基准源 | |
CN103475338B (zh) | 一种高精度低压振荡器 | |
CN106843350A (zh) | 带隙基准电路 | |
CN206211950U (zh) | 一种用于生理信号检测的斩波稳定仪表放大器电路 | |
CN104199508B (zh) | 一种具有动态自适应特性的低压电流镜 | |
CN205620849U (zh) | 一种全cmos基准电压源 | |
CN206505339U (zh) | 一种低补偿电容值的基准电路 | |
CN108983858A (zh) | 一种高电源抑制比耗尽基准电压源 | |
CN107463196B (zh) | 一种提高环路稳定性的ldo电路 | |
CN106292832B (zh) | 一种改进型紧凑cmos稳压电路 | |
CN203350760U (zh) | 高电源抑制比、低功耗基准电流及基准电压产生电路 | |
CN105897164B (zh) | 一种宽电源、高稳定性的石英晶体振荡电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 350001 the 22 layer C and D unit of the No. 5 building, F District, Fuzhou Software Park, No. 89, the software avenue of the Drum Tower District, Fuzhou, Fujian Applicant after: FUJIAN FUXIN ELECTRONIC TECHNOLOGY CO., LTD. Address before: 350001 room 28, floor 28, building No. 1, F District, Fuzhou Software Park, No. 89, the software avenue of the Drum Tower District, Fuzhou, Fujian Applicant before: FUJIAN FUXIN ELECTRONIC TECHNOLOGY CO., LTD. |
|
CB02 | Change of applicant information | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180320 |
|
WD01 | Invention patent application deemed withdrawn after publication |