CN101963819A - 基准电压电路和电子设备 - Google Patents

Abstract

本发明提供基准电压电路和电子设备。作为课题，实现一种在不使电源电压变动去除比劣化的情况下，保持低电压工作且消耗电流低的基准电压电路。作为解决手段，利用串联连接的多个耗尽型晶体管来构成ED型基准电压电路的耗尽型晶体管，共源共栅用耗尽型晶体管的栅极端子与ED型基准电压电路的耗尽晶体管的连接点相连。

Description

基准电压电路和电子设备

技术领域

本发明涉及半导体装置，更详细地讲，涉及相对于电源电压的变动，输出电压的变动小、且能够实现低电压工作化、低消耗电流化的基准电压电路。

背景技术

以往，以改善模拟电路的电源电压变动去除比为目的，广泛采用添加共源共栅(cascode)电路的方法。而且，使用了既能改善电源电压变动去除比又能实现低电压工作的基准电压电路(例如参照专利文献1)。图4示出现有的基准电压电路的电路图。

N沟道耗尽型MOS晶体管301和N沟道增强型MOS晶体管302构成ED型基准电压电路310，与ED型基准电压电路310串联连接着作为共源共栅电路工作的N沟道耗尽型MOS晶体管303。与N沟道增强型MOS晶体管302并联连接着作为控制电流源的N沟道增强型MOS晶体管304，与N沟道增强型MOS晶体管304串联连接着栅极端子和源极端子相连的N沟道耗尽型MOS晶体管305。而且，N沟道耗尽型MOS晶体管305的源极端子与N沟道耗尽型MOS晶体管303的栅极端子连接。N沟道增强型MOS晶体管304和N沟道耗尽型MOS晶体管305构成向作为共源共栅电路工作的N沟道耗尽型MOS晶体管303提供恒定的偏置电压的偏置电路311。

在上述电路中，N沟道增强型MOS晶体管302、304和N沟道耗尽型MOS晶体管303、305的特性及跨导系数均相等。该情况下，各个耗尽型MOS晶体管的源极/背栅间电压-漏极电流特性相等，并且漏极电流相等，所以，各个耗尽型MOS晶体管的源极电位相等。

这里，通过以下方法，能够使N沟道耗尽型MOS晶体管305的源极电位低于N沟道耗尽型MOS晶体管303的源极电位。

1)相对于N沟道增强型MOS晶体管302的跨导系数，通过固定L长，并使W长增大等，来增大N沟道增强型MOS晶体管304的晶体管跨导系数。2)相对于N沟道耗尽型MOS晶体管303的跨导系数，减小N沟道耗尽型MOS晶体管305的晶体管跨导系数。3)实施1和2双方。

这样，图4的基准电压电路能够实现低电压工作。

【专利文献1】日本特开2007-266715号公报

但是，在上述基准电压电路中，在以下两条路径中流有电流，即：从N沟道耗尽型MOS晶体管305到N沟道增强型MOS晶体管304的路径、以及从N沟道耗尽型MOS晶体管303到ED型基准电压电路310的路径。所以，存在消耗电流大的缺点。

发明内容

本发明是为了解决以上课题而完成的，其目的在于，实现一种在不使低电压工作和电源电压变动去除比劣化的情况下，以更低的消耗电流工作的基准电压电路。

为了解决现有课题，本发明的基准电压电路设置了共源共栅用耗尽型晶体管，利用多个耗尽型晶体管来构成决定基准电压的耗尽型晶体管，将第1耗尽型晶体管的漏极与第2耗尽型晶体管的源极之间的连接点连接到共源共栅用耗尽型晶体管的栅极端子。

与现有电路相比，本发明的基准电压电路能够提供在不使低电压工作和电源电压变动去除比劣化的情况下，以更低的消耗电流工作的基准电压电路。

附图说明

图1是示出本发明的基准电压电路的第1实施方式的电路图。

图2是示出本发明的基准电压电路的第2实施方式的电路图。

图3是示出本发明的基准电压电路的第3实施方式的电路图。

图4是现有的基准电压电路的电路图。

标号说明

101：电源端子；100：GND端子；102、103、N+102：基准电压输出端子；110、111、P+110、310：ED型基准电压电路；311：偏置电路。

具体实施方式

图1是示出本发明的基准电压电路的第1实施方式的电路图。

本实施方式的基准电压电路具有：电源端子101、GND端子100、N沟道增强型MOS晶体管1、N沟道耗尽型MOS晶体管2、N沟道耗尽型MOS晶体管3、N沟道耗尽型MOS晶体管4以及输出端子102。

N沟道耗尽型MOS晶体管2与N沟道耗尽型MOS晶体管3串联连接，且它们的栅极共同连接在一起。而且，它们与N沟道增强型MOS晶体管1串联连接，且它们的栅极与N沟道增强型MOS晶体管1的栅极共同连接在一起。即，N沟道增强型MOS晶体管1、N沟道耗尽型MOS晶体管2和N沟道耗尽型MOS晶体管3构成ED型基准电压电路110。

对于N沟道耗尽型MOS晶体管4，其栅极与N沟道耗尽型MOS晶体管2的漏极以及N沟道耗尽型MOS晶体管3的源极连接，源极与N沟道耗尽型MOS晶体管3的漏极连接，漏极与电源端子101连接，背栅(backgate)与GND端子100连接。即，N沟道耗尽型MOS晶体管4相对于ED型基准电压电路110作为共源共栅电路发挥功能。

ED型基准电压电路110将N沟道耗尽型MOS晶体管2的源极与N沟道增强型MOS晶体管1的漏极之间的连接点作为输出端子。并且，N沟道耗尽型MOS晶体管2和N沟道耗尽型MOS晶体管3由一个以上的晶体管构成。

在上述电路中，N沟道耗尽型MOS晶体管4的栅极与N沟道耗尽型MOS晶体管3的源极和N沟道耗尽型MOS晶体管2的漏极连接，所以，能够使N沟道耗尽型MOS晶体管4的栅极电位比源极电位低N沟道耗尽型MOS晶体管3的漏-源间电压的量。

这里，由于N沟道耗尽型MOS晶体管4的栅极电位低于源极电位，所以，Vgs4＜0，与现有的结构同样，无需另外准备阈值低的N沟道耗尽型MOS晶体管，即可降低最低工作电压VDD(min)。而且，仅在N沟道增强型MOS晶体管1、N沟道耗尽型MOS晶体管2、N沟道耗尽型MOS晶体管3和N沟道耗尽型MOS晶体管4这一路径中流有电流，所以，与使用偏置电路的现有电路相比，能够降低消耗电流。

另外，N沟道耗尽型MOS晶体管2的背栅也可连接到N沟道耗尽型MOS晶体管2的源极。N沟道耗尽型MOS晶体管3的背栅也可连接到N沟道耗尽型MOS晶体管3的源极或N沟道耗尽型MOS晶体管2的源极。

图2示出第2实施方式的基准电压电路的电路图。第2实施方式是如下的基准电压电路：其具有2个第1实施方式的基准电压电路，从2处输出端子输出相等的基准电压。

第2实施方式的基准电压电路具有：电源端子101、GND端子100、N沟道增强型MOS晶体管1、N沟道增强型MOS晶体管5、N沟道耗尽型MOS晶体管2、N沟道耗尽型MOS晶体管3、N沟道耗尽型MOS晶体管4、N沟道耗尽型MOS晶体管6、N沟道耗尽型MOS晶体管7、N沟道耗尽型MOS晶体管8、输出端子102以及输出端子103。

N沟道耗尽型MOS晶体管2与N沟道耗尽型MOS晶体管3串联连接，并且它们的栅极共同连接在一起。而且，它们与N沟道增强型MOS晶体管1串联连接，并且它们的栅极与N沟道增强型MOS晶体管1的栅极共同连接在一起。即，N沟道增强型MOS晶体管1、N沟道耗尽型MOS晶体管2和N沟道耗尽型MOS晶体管3构成ED型基准电压电路110。

同样，N沟道耗尽型MOS晶体管6与N沟道耗尽型MOS晶体管7串联连接，且它们的栅极共同连接在一起。而且，它们与N沟道增强型MOS晶体管5串联连接，且它们的栅极与该N沟道增强型MOS晶体管5的栅极共同连接在一起。即，N沟道增强型MOS晶体管5、N沟道耗尽型MOS晶体管6和N沟道耗尽型MOS晶体管7构成ED型基准电压电路111。

对于N沟道耗尽型MOS晶体管4，其栅极与N沟道耗尽型MOS晶体管6的漏极和N沟道耗尽型MOS晶体管7的源极连接，源极与N沟道耗尽型MOS晶体管3的漏极连接，漏极与电源端子101连接，背栅与GND端子100连接。即，N沟道耗尽型MOS晶体管4相对于ED型基准电压电路110作为共源共栅电路发挥功能。

对于N沟道耗尽型MOS晶体管8，其栅极与N沟道耗尽型MOS晶体管2的漏极和N沟道耗尽型MOS晶体管3的源极连接，源极与N沟道耗尽型MOS晶体管7的漏极连接，漏极与电源端子101连接，背栅与GND端子100连接。即，N沟道耗尽型MOS晶体管8相对于ED型基准电压电路111作为共源共栅电路发挥功能。

ED型基准电压电路110将N沟道耗尽型MOS晶体管2的源极与N沟道增强型MOS晶体管1的漏极之间的连接点作为输出端子。并且，N沟道耗尽型MOS晶体管2和N沟道耗尽型MOS晶体管3由一个以上的晶体管构成。

ED型基准电压电路111将N沟道耗尽型MOS晶体管6的源极与N沟道增强型MOS晶体管5的漏极之间的连接点作为输出端子。并且，N沟道耗尽型MOS晶体管6和N沟道耗尽型MOS晶体管7由一个以上的晶体管构成。

在上述电路中，N沟道耗尽型MOS晶体管4的栅极与N沟道耗尽型MOS晶体管7的源极和N沟道耗尽型MOS晶体管6的漏极连接，所以，能够使N沟道耗尽型MOS晶体管4的栅极电位比源极电位低N沟道耗尽型MOS晶体管7的漏-源间电压的量。并且，N沟道耗尽型MOS晶体管8的栅极与N沟道耗尽型MOS晶体管3的源极和N沟道耗尽型MOS晶体管2的漏极连接，所以，能够使N沟道耗尽型MOS晶体管8的栅极电位比源极电位低N沟道耗尽型MOS晶体管3的漏-源间电压的量。

这里，由于N沟道耗尽型MOS晶体管4的栅极电位低于源极电位，所以，Vgs4＜0，能够降低最低工作电压VDD(min)。并且，N沟道耗尽型MOS晶体管8也同样是栅极电位低于源极电位，所以，Vgs8＜0，能够降低最低工作电压VDD(min)。而且，对于输出，能够从输出端子102和输出端子103这2处端子得到同样的基准电压。而且，针对2处基准电压的输出，不需要提供偏置电压的电路，仅在2个路径中流有电流，所以，与现有结构相比，能够降低消耗电流。

另外，N沟道耗尽型MOS晶体管2的背栅也可连接到N沟道耗尽型MOS晶体管2的源极。N沟道耗尽型MOS晶体管3的背栅也可连接到N沟道耗尽型MOS晶体管3的源极或N沟道耗尽型MOS晶体管2的源极。

并且，N沟道耗尽型MOS晶体管6的背栅也可连接到N沟道耗尽型MOS晶体管6的源极。N沟道耗尽型MOS晶体管7的背栅也可连接到N沟道耗尽型MOS晶体管7的源极或N沟道耗尽型MOS晶体管6的源极。

图3示出第3实施方式的基准电压电路的电路图。这里，M为0或正整数且是4的倍数，N和P为0或正整数。第3实施方式是如下的基准电压电路：其具有多个第1实施方式的基准电压电路，从多处输出端子输出相等的基准电压。

N沟道耗尽型MOS晶体管2与N沟道耗尽型MOS晶体管3串联连接，且它们的栅极共同连接在一起。而且，它们与N沟道增强型MOS晶体管1串联连接，且它们的栅极与N沟道增强型MOS晶体管1的栅极共同连接在一起。即，N沟道增强型MOS晶体管1、N沟道耗尽型MOS晶体管2和N沟道耗尽型MOS晶体管3构成ED型基准电压电路110。

同样，N沟道耗尽型MOS晶体管6与N沟道耗尽型MOS晶体管7串联连接，其它们的栅极共同连接在一起。而且，它们与N沟道增强型MOS晶体管5串联连接，且它们的栅极与N沟道增强型MOS晶体管5的栅极共同连接在一起。即，N沟道增强型MOS晶体管5、N沟道耗尽型MOS晶体管6和N沟道耗尽型MOS晶体管7构成ED型基准电压电路111。

而且，具有多个同样结构的基准电压电路。

对于N沟道耗尽型MOS晶体管4，其栅极与N沟道耗尽型MOS晶体管6的漏极和N沟道耗尽型MOS晶体管7的源极连接，源极与N沟道耗尽型MOS晶体管3的漏极连接，漏极与电源端子101连接，背栅与GND端子100连接。即，N沟道耗尽型MOS晶体管4相对于ED型基准电压电路110作为共源共栅电路发挥功能。

对于N沟道耗尽型MOS晶体管8，其源极与N沟道耗尽型MOS晶体管7的漏极连接，漏极与电源端子101连接，背栅与GND端子100连接。即，N沟道耗尽型MOS晶体管8对于ED型基准电压电路111作为共源共栅电路发挥功能。而且，N沟道耗尽型MOS晶体管8的栅极与未图示的下一个基准电压电路的N沟道耗尽型MOS晶体管11的漏极和N沟道耗尽型MOS晶体管10的源极连接。

同样结构的最后的基准电压电路的作为共源共栅电路发挥功能的N沟道耗尽型MOS晶体管M+4的栅极，与最初的基准电压电路的N沟道耗尽型MOS晶体管2的漏极和N沟道耗尽型MOS晶体管3的源极连接。

ED型基准电压电路P+110将N沟道耗尽型MOS晶体管M+2的源极与N沟道增强型MOS晶体管M+1的漏极之间的连接点作为输出端子。并且，N沟道耗尽型MOS晶体管M+2和N沟道耗尽型MOS晶体管M+3由一个以上的晶体管构成。

在上述电路中，所有基准电压电路的共源共栅晶体管的栅极电位均低于源极电位，所以，Vgs4＜0，能够降低最低工作电压VDD(min)。而且，能够从多处输出端子N+102(N为正整数)得到同样的基准电压。而且，针对多处基准电压的输出，不需要提供偏置电压的电路，所以，与现有结构相比，能够降低消耗电流。

另外，N沟道耗尽型MOS晶体管M+2的背栅也可连接到N沟道耗尽型MOS晶体管M+2的源极。N沟道耗尽型MOS晶体管M+3的背栅也可连接到N沟道耗尽型MOS晶体管M+3的源极或N沟道耗尽型MOS晶体管M+2的源极。

如以上说明的那样，根据本发明的基准电压电路，与现有电路相比，能够提供在不使低电压工作和电源电压变动去除比劣化的情况下、以更低的消耗电流工作的基准电压电路。

Claims (7)

1.一种基准电压电路，该基准电压电路具有：ED型基准电压电路，其具有栅极彼此相连的N沟道耗尽型MOS晶体管和N沟道增强型MOS晶体管；以及共源共栅电路，其设置在电源端子与所述ED型基准电压电路之间，该基准电压电路的特征在于，

所述N沟道耗尽型MOS晶体管由串联连接的多个N沟道耗尽型MOS晶体管构成，

所述共源共栅电路由栅极与所述串联连接的多个N沟道耗尽型MOS晶体管的连接点中的任一个连接的N沟道耗尽型MOS晶体管构成。

2.根据权利要求1所述的基准电压电路，其特征在于，

所述ED型基准电压电路具有：

所述N沟道增强型MOS晶体管，其漏极和栅极与输出端子连接，源极与GND端子连接；

第1N沟道耗尽型MOS晶体管，其源极和栅极与所述输出端子连接；以及

第2N沟道耗尽型MOS晶体管，其栅极与所述输出端子连接，源极与所述第1N沟道耗尽型MOS晶体管的漏极连接，

所述共源共栅电路具有第3N沟道耗尽型MOS晶体管，该第3N沟道耗尽型MOS晶体管的漏极与所述电源端子连接，栅极与所述第1N沟道耗尽型MOS晶体管的漏极和所述第2N沟道耗尽型MOS晶体管的源极连接。

3.根据权利要求2所述的基准电压电路，其特征在于，

所述第1N沟道耗尽型MOS晶体管和第2N沟道耗尽型MOS晶体管中的一方或双方由多个N沟道耗尽型MOS晶体管构成。

4.一种基准电压电路，该基准电压电路具有n个ED型基准电压电路和n个共源共栅电路，所述ED型基准电压电路具有栅极彼此相连的N沟道耗尽型MOS晶体管和N沟道增强型MOS晶体管，所述共源共栅电路设置在电源端子与所述ED型基准电压电路之间，其中，n为2以上的整数，该基准电压电路的特征在于，

所述N沟道耗尽型MOS晶体管由串联连接的多个N沟道耗尽型MOS晶体管构成，

所述共源共栅电路由N沟道耗尽型MOS晶体管构成，

第m个共源共栅电路的N沟道耗尽型MOS晶体管的栅极与第m+1个ED型基准电压电路的所述串联连接的多个N沟道耗尽型MOS晶体管的连接点中的任一个连接，其中，m为0＜m＜n的整数，

第n个共源共栅电路的N沟道耗尽型MOS晶体管的栅极与第1个ED型基准电压电路的所述串联连接的多个N沟道耗尽型MOS晶体管的连接点中的任一个连接。

5.根据权利要求4所述的基准电压电路，其特征在于，

所述ED型基准电压电路具有：

所述N沟道增强型MOS晶体管，其漏极和栅极与输出端子连接，源极与GND端子连接；

第1N沟道耗尽型MOS晶体管，其源极和栅极与所述输出端子连接；以及

第2N沟道耗尽型MOS晶体管，其栅极与所述输出端子连接，源极与所述第1N沟道耗尽型MOS晶体管的漏极连接，

所述共源共栅电路具有第3N沟道耗尽型MOS晶体管，该第3N沟道耗尽型MOS晶体管的漏极与所述电源端子连接，栅极与所述第1N沟道耗尽型MOS晶体管的漏极和所述第2N沟道耗尽型MOS晶体管的源极连接。

6.根据权利要求5所述的基准电压电路，其特征在于，

所述第1N沟道耗尽型MOS晶体管和第2N沟道耗尽型MOS晶体管中的一方或双方由多个N沟道耗尽型MOS晶体管构成。

7.一种电子设备，其特征在于，该电子设备具有权利要求1～6中的任一项所述的基准电压电路。

Images