Nothing Special   »   [go: up one dir, main page]

DE102013101192B4 - Halbleitergehäuse - Google Patents

Halbleitergehäuse Download PDF

Info

Publication number
DE102013101192B4
DE102013101192B4 DE102013101192.6A DE102013101192A DE102013101192B4 DE 102013101192 B4 DE102013101192 B4 DE 102013101192B4 DE 102013101192 A DE102013101192 A DE 102013101192A DE 102013101192 B4 DE102013101192 B4 DE 102013101192B4
Authority
DE
Germany
Prior art keywords
layer
housing
semiconductor
connection structure
rewiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013101192.6A
Other languages
English (en)
Other versions
DE102013101192A1 (de
Inventor
Jing-Cheng Lin
Chin-Chuan Chang
Jui-Pin Hung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102013101192A1 publication Critical patent/DE102013101192A1/de
Application granted granted Critical
Publication of DE102013101192B4 publication Critical patent/DE102013101192B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Halbleitergehäuse (100), das aufweist:eine Verbindungsstruktur (130), wobei die Verbindungsstruktur (130) eine erste Umverdrahtungsschicht (136) und eine von dieser beabstandete zweite Umverdrahtungsschicht (136) aufweist;einen Halbleiterchip (120, 120'), der mit der ersten Umverdrahtungsschicht (136) über eine erste Mehrzahl Bindestrukturen (125) und mit der zweiten Umverdrahtungsschicht (136) über eine zweite Mehrzahl Bindestrukturen (125) verbunden ist, wobei die erste und die zweite Umverdrahtungsschicht (136) der Verbindungsstruktur (130) eine aufgefächerte Anbindung des Halbleiterchips (120, 120`) ermöglichen; undeine Gehäusestruktur (110), die mit der ersten Umverdrahtungsschicht (136) über eine dritte Mehrzahl Bindestrukturen (124) und mit der zweiten Umverdrahtungsschicht (136) über eine vierte Mehrzahl Bindestrukturen (124) verbunden ist, wobei der Halbleiterchip (120) in einer Lücke zwischen der Gehäusestruktur (110) und der Verbindungsstruktur (130) angeordnet ist,wobei sich die erste und die zweite Umverdrahtungsschicht (136) jeweils bis an eine Außenseite der Verbindungsstruktur (130) erstrecken, auf welcher jeweils ein Verbindungselement (140), vorzugsweise eine Lotkugel, an der ersten oder der zweiten Umverdrahtungsschicht (136) befestigt ist;wobei das Halbleitergehäuse zumindest eines der folgenden Merkmale aufweist:- die Verbindungsstruktur (130) weist eine Dicke auf, die kleiner oder gleich 30 µm beträgt;- eine Gesamtdicke der Verbindungsstruktur (130) und der Gehäusestruktur (110), welche mit einer Vergussschicht (145) bedeckt sind, liegt in einem Bereich zwischen 350 µm und 1.050 µm;- ein Abstand zwischen einer ersten Oberseite der Gehäusestruktur (110), welche einer zweiten Oberseite der Verbindungsstruktur (130) zugewandt ist, und der zweiten Oberseite liegt in einem Bereich zwischen 100 µm und 400 µm; und- die Gehäusestruktur (110) weist zwei oder mehr Halbleiterchips (111, 112) auf.

Description

  • HINTERGRUND
  • Mit der Weiterentwicklung der Halbleitertechnologien haben sich Halbleiterchips immer weiter verkleinert. Im Verlauf der Zeit wurden mehr und mehr Funktionen in die Halbleiterchips integriert. Dementsprechend weisen die Halbleiterchips eine zunehmende Anzahl von Eingabe-/Ausgabe(I/O)-Kontakte auf, die in immer kleineren Bereichen aufgenommen sind. Daraus hat sich ergeben, dass die Verpackung der Halbleiterbauteile immer wichtiger und anspruchsvoller geworden ist.
  • Aus der US 2011 / 0 278 736 A1 ist ein Halbleitergehäuse bekannt, das aufweist:
    • eine Verbindungsstruktur, wobei die Verbindungsstruktur eine erste Umverdrahtungsschicht und eine von dieser beabstandete zweite Umverdrahtungsschicht aufweist;
    • einen Halbleiterchip, der mit der ersten Umverdrahtungsschicht über eine erste Mehrzahl Bindestrukturen und mit der zweiten Umverdrahtungsschicht über eine zweite Mehrzahl Bindestrukturen verbunden ist, wobei die erste und die zweite Umverdrahtungsschicht der Verbindungsstruktur eine aufgefächerte Anbindung des Halbleiterchips ermöglichen; und
    • eine Gehäusestruktur, die mit der ersten Umverdrahtungsschicht über eine dritte Mehrzahl Bindestrukturen und mit der zweiten Umverdrahtungsschicht über eine vierte Mehrzahl Bindestrukturen verbunden ist, wobei der Halbleiterchip in einer Lücke zwischen der Gehäusestruktur und der Verbindungsstruktur angeordnet ist.
  • Die US 7 550 680 B2 beschreibt ein Halbleitergehäuse, das eine Verbindungsstruktur mit einer Umverdrahtungsschicht aufweist, wobei ein Halbleiterchip mit der Umverdrahtungsschicht über eine Mehrzahl Bindestrukturen verbunden ist, so dass die Umverdrahtungsschicht eine aufgefächerte Anbindung des Halbleiterchips ermöglicht. Das Halbleitergehäuse weist weiterhin eine Gehäusestruktur auf, die mit der Umverdrahtungsschicht über eine zweite Mehrzahl Bindestrukturen verbunden ist, wobei der Halbleiterchip in einer Lücke zwischen der Gehäusestruktur und der Verbindungsstruktur angeordnet ist. Ein ähnliches Halbleitergehäuse offenbaren auch die US 7 851 259 B2 , die US 2011 /0 115 081 A1 , die US 2008 / 0 258 289 A1 , die US 2011 / 0 278 736 A1 , die US 2011 / 0 156 250 A1 und die US 2012 / 0 049 364 A1 .
  • Die vorliegende Erfindung betrifft ein Halbleitergehäuse gemäß dem unabhängigen Anspruch 1. Vorteilhafte Ausführungsformen sind Gegenstand der abhängigen Ansprüche 2 bis 6. Die Verbindungsstruktur weist vorzugsweise eine Dicke auf, die kleiner als oder gleich 30µm ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Für ein umfassenderes Verständnis der Ausführungsformen und deren Vorteile wird nunmehr Bezug auf die nachstehende Beschreibung in Verbindung mit den begleitenden Zeichnungen genommen, wobei:
    • 1A ist eine Querschnittsansicht eines Gehäuses gemäß manchen Ausführungsformen.
    • 1B ist eine Querschnittsansicht eines Abschnitts eines Gehäuses gemäß manchen Ausführungsformen.
    • 1C ist eine Querschnittsansicht von zwei Chips, die mit einer Verbindungsstruktur verbunden sind, gemäß manchen Ausführungsformen.
    • Die 2A-2G sind Querschnittsansichten eines sequentiellen Prozessablaufs für die Ausbildung einer Verbindungsstruktur, gemäß manchen Ausführungsformen.
    • Die 3A-3H sind Querschnittsansichten eines sequentiellen Prozessablaufs für die Ausbildung eines Gehäuses, gemäß manchen Ausführungsformen.
  • GENAUE BESCHREIBUNG DER VERANSCHAULICHENDEN AUSFÜHRUNGSFORMEN
  • Die 1A ist eine Querschnittsansicht eines Gehäuses 100 gemäß manchen Ausführungsformen. Das Gehäuse 100 weist eine Gehäusestruktur 110 und einen Chip 120 auf. Die Gehäusestruktur 110 weist Halbleiterchips 111 und 112 auf. Bei manchen Ausführungsformen weist jeder der Halbleiterchips 111 und 112 ein Halbleitersubstrat auf, wie es bei der Herstellung von integrierten Halbleiterschaltkreisen angewendet wird, wobei integrierte Schaltkreise im Inneren des Substrats und/oder auf diesem ausgebildet sein können. Das Halbleitersubstrat bezieht sich auf irgendeine Konstruktion, die ein Halbleitermaterial aufweist, einschließlich, jedoch nicht auf diese beschränkt, massives Lithium, ein Siliziumwafer, ein Silizium-auf-Nichtleiter(SOI)-Substrat, oder ein Silizium-Germanium-Substrat. Ebenso können andere Halbleitermaterialien verwendet werden, einschließlich Gruppe-III-, Gruppe-IV- und Gruppe-V-Elemente. Das Halbleitersubstrat kann weiterhin eine Mehrzahl Isolatorelemente (nicht dargestellt) aufweisen, etwa Shallow-Trench-Isolation(STI)-Elemente oder Local-Oxidation-Of-Silicon(LOCOS)-Elemente. Die Isolatorelemente können verschiedene mikroelektronische Elemente festlegen und isolieren. Beispiele für verschiedene mikroelektronische Elemente, welche in dem Halbleitersubstrat ausgebildet sein können, umfassen Transistoren (zum Beispiel Metalloxid-Halbleiterfeldeffekttransistoren (MOSFET), komplementäre Metalloxid-Halbleiter(CMOS)-Transistoren, bipolare Verbindungstransistoren (BJT), Hochspannungstransistoren, Hochfrequenztransistoren, p-Kanal- und/oder n-Kanal-Feldeffekttransistoren (PFETs/NFETs), usw.); Widerstände; Dioden; Kondensatoren; Spulen; Sicherungen; und andere geeignete Elemente. Für die Ausbildung der verschiedenen mikroelektronischen Elemente werden verschiedene Prozesse durchgeführt, einschließlich Abscheiden, Ätzen, Implantieren, Photolithographie, Härten und/oder andere geeignete Prozesse. Die mikroelektronischen Elemente werden miteinander verbunden, um den integrierten Schaltkreis auszubilden, etwa ein logisches Bauteil, ein Speicherbauteil (zum Beispiel ein SRAM), ein RF-Bauteil, ein Eingabe/Ausgabe(I/O)-Bauteil; ein System-auf-Chip(SoC)-Bauteil, Kombinationen dieser und andere geeignete Arten von Bauteilen.
  • Die Halbleiterchips 111 und 112 sind auf einem Substrat 115 angeordnet, welches Kontakte 116 auf einer Oberseite dieses aufweist. Das Substrat 115 der Gehäusestruktur 110 hat Verbindungsstrukturen 117, welche Kontakte 116 auf einer Oberseite des Substrates 115 mit Kontakten 118 auf einer gegenüberliegenden Oberseite des Substrates miteinander verbinden, wie es in 1A gezeigt ist. Die Halbleiterchips 111 und 112 sind gemäß manchen Ausführungsformen über Drähte 113 bzw. 114 mit Kontakten 116 elektrisch verbunden. Die Halbleiterchips 111 und 112 können ebenso auf andere Weise mit den Kontakten 116 verbunden sein. Die Verbindungsstrukturen 117 in dem Substrat 115 können Metallleitungen und Durchkontaktierungen aufweisen. Bei manchen Ausführungsformen weisen die Durchkontaktierungen der Verbindungsstrukturen 117 sich durch das Substrat hindurch erstreckende Durchkontaktierungen (TSVs) oder sich durch das Substrat erstreckende Löcher (TSHs) auf. Die Kontakte 118 auf der gegenüberliegenden Oberseite des Substrates 115 weisen Metallkontaktstellen auf. Die Metallkontakte können ebenso vor dem Verbinden mit einer Verbindungsstruktur 113 eine Lotschicht (nicht dargestellt) aufweisen. Die Lotschicht bildet einen Anteil jedes Verbinders 119. Die Verbinder 119, etwa Lothügel oder Lotkugeln, werden mit den Kontakten 118 verbunden. Bei manchen Ausführungsformen betragen die Breiten (oder Durchmesser) der Verbinder 119 zwischen ungefähr 100 µm und ungefähr 400 µm. Die Verbinder 119 und die Kontakte 118 bilden Bindestrukturen 124.
  • Wie zuvor beschrieben weist das Gehäuse 100 ebenso den Chip 120 auf. Der Chip 120 weist Kontakte 122 auf, welche von einer oder mehreren Passivierungsschichten (nicht dargestellt) umgeben sind. Bei manchen Ausführungsformen weisen die Kontakte 122 Metallkontaktstellen 123 und Hügel auf, die über den Metallkontaktstellen 123 ausgebildet sind. Die Hügel der Kontakte 122 können Lothügel sein und/oder Kupfersäulen aufweisen. Die Lothügel der Kontakte 122 bilden Bindestrukturen 125 zwischen den Chips 120 und der Verbindungsstruktur 130. Bei manchen Ausführungsformen betragen die Breiten (oder Durchmesser) der Bindestrukturen 125 zwischen ungefähr 20 µm und ungefähr 100 µm. Bei manchen Ausführungsformen sind die Verbinder 119 größer als die Kontakte 122.
  • Ein Abstand zwischen einer Unterseite der Gehäusestruktur 110 und einer Oberseite der Verbindungsstruktur 130 ist in 1A mit 181 gekennzeichnet. Bei manchen Ausführungsformen beträgt 181 zwischen ungefähr 100 µm und ungefähr 400 µm. Die 1A zeigt ebenso, dass die Dicke des Chips 120 182 ist. 182 ist kleiner als 181, was es dem Chip 120 erlaubt, den Abstand zwischen der Gehäusestruktur 110 und der Verbindungsstruktur 130 einzunehmen.
  • Wie in 1A gezeigt ist, sind die Verpackungsstruktur 110 und der Chip 120 über der Verbindungsstruktur 130 angeordnet und mit dieser elektrisch verbunden. Die Verbindungsstruktur 130 weist eine oder mehrere dielektrische Schichten auf, etwa die dielektrischen Schichten 131 und 132. Die dielektrischen Schichten 131 und 132 können weich (oder nachgiebig) sein, um Spannungen der Verbindungsprozesse, die mit der Ausbildung des Gehäuses 100 verbunden sind, zu absorbieren. Das Material für jede der dielektrischen Schichten 131 und 132 kann aus strukturierbarem Fotolacklot, einem Polymer wie Polyimid, Polybenzoxazol (PBO), Benzocyclobuten (BCB), einer Abdruckmasse und dergleichen ausgewählt sein.
  • Die Verbindungsstruktur 130 weist kleine Kontakte 133 auf, die mit den Kontakten 122 auf dem Chip 120 verbunden sind, um Bindestrukturen 125 auszubilden. Die Verbindungsstruktur 130 weist ebenso große Kontakte 134 auf, die mit Verbindern 119 der Gehäusestruktur 110 verbunden sind, um Bindestrukturen 124 auszubilden. Gemäß manchen Ausführungsformen sind kleine Kontakte 133 kleiner als große Kontakte 134. Weiterhin weist die Verbindungsstruktur 130 Kontakte 208 auf, die mit Verbindungselementen 140 verbunden sind, welche dazu verwendet werden, um äußere Verbindungen mit externen Substraten herzustellen, etwa mit einer gedruckten Leiterplatte (PCB) oder einem anderen Gehäuse. Eine Höhe des Verbindungselements 140 ist in 1A mit H5 gekennzeichnet. Bei manchen Ausführungsformen beträgt H5 zwischen ungefähr 100 µm und ungefähr 400 µm.
  • Bei manchen Ausführungsformen weist die dielektrische Schicht 131 eine Dicke zwischen ungefähr 3 µm und ungefähr 25 µm auf. Bei manchen Ausführungsformen weist die Passivierungsschicht 132 eine Dicke zwischen ungefähr 3 µm und ungefähr 15 µm auf. Eine Gesamtdicke der Verbindungsstruktur 130 ist in 1A mit H3 gekennzeichnet. Bei manchen Ausführungsformen beträgt H3 zwischen ungefähr 6 µm und ungefähr 30 µm. Bei manchen Ausführungsformen ist H3 kleiner oder gleich ungefähr 30 µm. Bei manchen Ausführungsformen ist H3 kleiner oder gleich ungefähr 25 µm.
  • Bei der Ausführungsform gemäß 1A sind die Kontakte 208 mit Metallleitungen 136 verbunden, welche elektrische Verbindungen zwischen den Bindestrukturen 125, 124 und 126 bereitstellen. Die Metallleitungen 136 dienen als Umverdrahtungsschicht (RDL) und ermöglichen eine Auffächerung der Verbindung des Chips 120, was elektrische Verbindungen jenseits der Kanten (oder des Umfangs) des Chips 120 erlaubt. Die Ausführungsform gemäß 1A weist lediglich eine Metallschicht auf. Eine RDL (oder die RDLs) kann jedoch mehrere Metallschichten aufweisen, die über Durchkontaktierungen miteinander verbunden sein können. Bei manchen Ausführungsformen weisen die Kontakte 133 und 134 eine Under-Bump-Metallurgie(UBM)-Schicht 211 auf, welche als eine Diffusionsbarrierenschicht zwischen den Kontakten 132, 134 mit den Kontakten 208 und einer das Plattieren ermöglichenden Schicht dient. Eine darüber hinaus gehende, detaillierte Beschreibung erfolgt nachstehend.
  • Bei manchen Ausführungsformen betragen die Breiten der Kontakte 133 zwischen ungefähr 20 µm und ungefähr 100 µm. Bei manchen Ausführungsformen betragen die Breiten der Kontakte 134 zwischen ungefähr 100 µm und ungefähr 400 µm. Bei der Ausführungsform gemäß 1A weisen die Kontakte 208 eine leitfähige Schicht 208 und eine Sperrschicht 205 auf. Eine darüber hinaus gehende, genaue Beschreibung dieser Schichten und Ausbildungsverfahren erfolgt nachstehend.
  • Bei der Ausführungsform gemäß 1A ist die Gehäusestruktur 110 mit einer Vergussschicht (oder einer Vergussverbindung) 145 bedeckt. Bei manchen Ausführungsformen weist die Vergussschicht 145 Epoxid, Silizium, einen Silica-Füller und/oder andere Arten von Polymeren auf. Bei der Ausführungsform gemäß 1A füllt die Vergussschicht 145 ebenso eine Lücke zwischen der Gehäusestruktur 110 und der Verbindungsstruktur 130. Bei manchen Ausführungsformen dient die Vergussschicht 145 ebenso als Unterfüllung (UF) und füllt eine Lücke zwischen dem Chip 120 und der Verbindungsstruktur 130. Unter diesen Umständen ist die Vergussschicht 145 eine Unterfüll-Verguss (MUF)-Verbindung und wird auf eine Oberseite der Verbindungsstruktur 130 aufgebracht, nachdem sowohl der Chip 120 als auch die Gehäusestruktur 110 mit der Verbindungsstruktur 130 verbunden worden sind. Bei manchen Ausführungsformen wird die Unterfüllung 144 aufgebracht, nachdem der Chip 120 mit der Verbindungsstruktur 130 verbunden worden ist, wie es in 1B gemäß manchen Ausführungsformen gezeigt ist. Nachdem die Unterfüllung 144 aufgebracht worden ist, wird die Gehäusestruktur über der Verbindungsstruktur 130 angeordnet und mit dieser verbunden. Eine Dicke der Gehäusestruktur 110 oberhalb der Verbindungsstruktur 130 ist in 1A mit H4 gekennzeichnet. Bei manchen Ausführungsformen beträgt H4 zwischen ungefähr 350 µm und 1000 µm. Eine Gesamtdicke des Gehäuses 110 und der Verbindungsstruktur 130 ist in 1A mit H6 gekennzeichnet. Bei manchen Ausführungsformen beträgt H6 zwischen ungefähr 350 µm und 1050 µm. H6 ist niedriger als bei anderen Gehäusestrukturen, etwa in einem Bereich zwischen ungefähr 1000 µm und ungefähr 1500 µm. Daher weist das Gehäuse 100 einen niedrigen Formfaktor in x-Achse (oder eine niedrige Gesamtdicke des Gehäuses 100) auf.
  • Bei der Ausführungsform gemäß 1A werden der Chip 120 und die Gehäusestruktur 110 mit der Verbindungsstruktur 130 verbunden. Bei manchen Ausführungsformen sind mehr als ein Chip unterhalb der Gehäusestruktur 110 angeordnet. Bei der Ausführungsform gemäß 1C sind zwei Chips 120' und 120" mit einer Verbindungsstruktur 130' gemäß manchen Ausführungsformen verbunden. Bei der Ausführungsform gemäß 1C ist eine Gehäusestruktur 110' über den Chips 120' und 120" angeordnet.
  • Die 2A-2G sind Querschnittsansichten eines sequentiellen Prozessablaufes für die Ausbildung der Verbindungsstruktur 130 gemäß manchen Ausführungsformen. In 2A wird eine Haftschicht 202 auf einem Träger 201 ausgebildet. Der Träger 201 besteht gemäß manchen Ausführungsformen aus Glas. Es können jedoch auch andere Materialien für den Träger 201 verwendet werden. Die Haftschicht 202 wird auf den Träger 201 aufgebracht, beispielsweise laminiert. Die Haftschicht 202 kann aus einem Klebstoff gebildet sein oder eine aus einer Folie gebildete Laminierschicht sein. Nachdem die Haftschicht 202 ausgebildet ist, wird eine Passivierungsschicht 203 ausgebildet und strukturiert, um Kontaktöffnungen 204 auf der Haftschicht 202 auszubilden, wie es in 2B gemäß machen Ausführungsformen gezeigt ist. Bei manchen Ausführungsformen ist die Passivierungsschicht 203 ein dielektrisches Material. Bei manchen Ausführungsformen ist die Passivierungsschicht 203 ein Polymer. Bei manchen Ausführungsformen ist die Passivierungsschicht 203 ein lichtempfindliches Polymer und kann ohne eine Fotolackschicht strukturiert werden.
  • Nachdem die Kontaktöffnungen 204 ausgebildet sind, wird eine Sperrschicht 205 ausgebildet, um die freigelegten Oberflächen der Passivierungsschicht 203 auf dem Träger 201 zu bedecken, wie es in 2C gemäß manchen Ausführungsformen gezeigt ist. Die Sperrschicht 205 ist eine leitfähige Schicht und verhindert die Diffusion des abgeschiedenen Kupfers, welches die Öffnungen 204 füllen würde. Bei manchen Ausführungsformen besteht die Sperrschicht 205 aus Ti. Bei manchen Ausführungsformen wird eine Kupfersaatschicht (nicht dargestellt) über der Sperrschicht 205 ausgebildet. Bei manchen Ausführungsformen werden die Sperrschicht 205 und/oder die Kupfersaatschicht mittels physikalischer Dampfabscheidung (PVD) abgeschieden. Nachdem die Sperrschicht 205 ausgebildet ist, wird eine Fotolackschicht 206 über der Sperrschicht ausgebildet. In 2C wird eine Fotolackschicht 206 über der Sperrschicht 205 ausgebildet. Bei manchen Ausführungsformen wird die Fotolackschicht 206 mit Hilfe von Spin-on (im Nassprozess) ausgebildet. Bei manchen Ausführungsformen ist die Fotolackschicht 206 eine trockene Fotolackschicht, welche an der Oberfläche der Sperrschicht 205, die mit einer Kupfersaatschicht (nicht dargestellt) bedeckt sein kann, haftet. Die Fotolackschicht 206 wird dann, wie es in 2C gezeigt ist, zur Festlegung von Öffnungen 207 für die Ausbildung von Verbindungen, strukturiert.
  • In 2D wird gemäß manchen Ausführungsformen eine leitfähige Schicht 208 in den Öffnungen 207 und 204 ausgebildet. Die leitfähige Schicht 208 besteht gemäß manchen Ausführungsformen aus Kupfer oder einer Kupferlegierung. Gemäß manchen Ausführungsformen weist die leitfähige Schicht 208 ein Metall oder Metalle wie Aluminium, Nickel, Gold, Silber, Platin oder eine Legierung der zuvor genannten Metalle oder Kombinationen dieser auf. Bei manchen Ausführungsformen wird die leitfähige Schicht 208 mittels Plattieren ausgebildet. Überschüssige, leitfähige Schicht 208 oder Bereiche der leitfähigen Schicht 208, welche zu dick sind, werden gemäß manchen Ausführungsformen mit Hilfe eines Entfernungsprozesses, etwa mittels chemisch-mechanischem Polieren (CMP) entfernt. Daraufhin wird die Fotolackschicht 206 entfernt. Beispielsweise kann die Fotolackschicht 206 durch Abschälen entfernt werden, wenn diese ein trockener Fotolackfilm ist. Bei manchen Ausführungsformen wird die Fotolackschicht 206 mit Hilfe eines Ätzprozesses entfernt. Abschnitte der Sperrschicht 205, die von der Fotolackschicht 206 bedeckt sind, werden freigelegt, nachdem die Fotolackschicht 206 entfernt worden ist. Die freigelegten Abschnitte der Sperrschicht 205 werden daraufhin entfernt, wie es in 2D gezeigt ist. Bei manchen Ausführungsformen werden die freigelegten Abschnitte der Sperrschicht 205 mit Hilfe eines Ätzprozesses entfernt.
  • In 2E wird gemäß manchen Ausführungsformen eine weitere Passivierungsschicht 209 über der Passivierungsschicht 203 und der leitfähigen Schicht 208 abgeschieden und strukturiert. Bei manchen Ausführungsformen besteht die Passivierungsschicht 209 aus einem dielektrischen Material. Bei manchen Ausführungsformen besteht die Passivierungsschicht 209 aus einem Polymer. Bei manchen Ausführungsformen besteht die Passivierungsschicht 209 aus einem lichtempfindlichen Polymer und kann daher ohne eine Fotolackschicht strukturiert werden. Der Strukturierungsprozess bildet Öffnungen 210 aus. Nachdem die Öffnungen 210 ausgebildet sind, wird gemäß manchen Ausführungsformen eine Under-Bump-Metallurgie(UBM)-Schicht 211 auf Oberseiten der Passivierungsschicht 209 abgeschieden. Bei manchen Ausführungsformen weist die UBM-Schicht 211 eine Diffusionssperrschicht und eine Saatschicht auf. Die Diffusionssperrschicht kann bei manchen Ausführungsformen ebenso als eine Adhäsionsschicht (oder eine Klebeschicht) dienen. Die Diffusionssperrschicht kann aus Ta, TaN, Ti, TiN oder Kombinationen dieser bestehen. Die Saatschicht kann aus einem Material bestehen, welches eine spätere Abscheidung einer leitfähigen Schicht erlaubt. Bei manchen Ausführungsformen weist die UBM-Schicht 211 eine Diffusionssperrschicht aus Ti und eine Saatschicht aus Cu auf. Bei manchen Ausführungsformen werden sowohl die Diffusionssperrschicht, etwa eine Ti-Schicht, als auch die Saatschicht, etwa eine Cu-Schicht, mittels physikalischer Dampfabscheidung (PVD) (oder mit Hilfe von Sputterdeposition) abgeschieden.
  • Nachdem die UBM-Schicht 211 ausgebildet ist, wird eine Fotolackschicht 212 über der UBM-Schicht ausgebildet, wie es in 2F gemäß manchen Ausführungsformen gezeigt ist. Die Fotolackschicht 212 kann ein trockener oder ein nasser Fotolack sein. Die Fotolackschicht 212 wird strukturiert, um Öffnungen 213 festzulegen, welche im Wesentlichen entlang der Öffnungen 210 ausgerichtet sind. Nachdem der Strukturierungsprozess abgeschlossen ist, wird eine leitfähige Schicht 214 ausgebildet, um die Öffnungen 210 und 213 zu füllen. Bei manchen Ausführungsformen weist die leitfähige Schicht 214 Kupfer, Aluminium, eine Kupferlegierung oder andere mobile, leitfähige Materialien auf. Bei manchen Ausführungsformen besteht die leitfähige Schicht 214 aus einem Lot.
  • Bei manchen Ausführungsformen weist die leitfähige Schicht 214 zwei Unterschichten auf. Eine Unterschicht ist eine Metallschicht, welche aus Kupfer, Aluminium, einer Kupferlegierung oder aus anderen leitfähigen Materialien mit niedrigem Widerstand gefertigt ist. Eine weitere Unterschicht, welche die zuvor genannte Unterschicht bedeckt, besteht aus Lot. Bei manchen Ausführungsformen wird eine Schutzschicht 215 ausgebildet, um die leitfähige Schicht 214 zu bedecken, wie es in 2G gemäß manchen Ausführungsformen gezeigt ist. Die Schutzschicht 215 ist bei manchen Ausführungsformen optional. Nachdem die Fotolackschicht 212 entfernt und die UBM-Schicht 211 durch die Entfernung der Fotolackschicht freigelegt worden ist, wird diese ebenso entfernt. Bei manchen Ausführungsformen wird die leitfähige Schicht 215 mittels Plattieren abgeschieden. Die Schutzschicht 215 schützt eine Oberfläche der leitfähigen Schicht 214 vor Oxidation. Bei manchen Ausführungsformen besteht die Schutzschicht aus Ni oder aus einem organischen Oberflächenschutz(OSP)-Material. Bei manchen Ausführungsformen bilden die UBM-Schicht 211, die leitfähige Schicht 214 und die optionale Schutzschicht 215 Kontakte 133 und 134. Die in 2G gezeigten Kontakte sind Kontakte 133 oder 134.
  • Die UBM-Schicht 211 und die leitfähige Schicht 214 bilden gemäß manchen Ausführungsformen Hügelstrukturen. Bei manchen Ausführungsformen sind die Hügelstrukturen Kupfersäulen. Beispielhafte Einzelheiten der Materialien, Strukturen, und Ausbildungsverfahren für die Ausbildung der Kupfersäulen sind in der US-Patentanmeldung US 12/846 353 (Veröffentlichungsnummer: US 8 659 155 B2 ) mit dem Titel „Mechanism for Forming Copper Pillar Bumps“ (Attorney docket No. TSMC2010-0205), eingereicht am 29. Juli 2010, beschrieben. Die über der Adhäsionsschicht 202 ausgebildete Struktur gemäß 2G ist gemäß manchen Ausführungsformen die Verbindungsstruktur 130.
  • Die 3A-3H sind Querschnittsansichten eines sequentiellen Prozessablaufs für die Ausbildung eines Gehäuses 100 gemäß manchen Ausführungsformen. Bei der Ausführungsform gemäß 3A wird eine Verbindungsstruktur 130 auf einer Haftschicht 302, welche über einem Träger 301 angeordnet ist, ausgebildet. Der Ausbildungsprozess und die Elemente der Verbindungsstruktur 130 wurden gemäß manchen Ausführungsformen zuvor mit Bezug auf die 2A-2G beschrieben. Bei manchen Ausführungsformen ähnelt der Träger 301 dem Träger 201 und die Haftschicht 302 der Haftschicht 202. Nachdem die Verbindungsstruktur 130 ausgebildet ist, werden Chips 120 über der Verbindungsstruktur 130 angeordnet, wie es in 3B gemäß manchen Ausführungsformen gezeigt ist. Wie es in der genaueren Ansicht gemäß 1A gezeigt ist, werden Kontakte 122 auf den Chips 120 unmittelbar oberhalb von Kontakten 133 der Verbindungsstruktur 130 und in Kontakt mit diesen angeordnet. Bei manchen Ausführungsformen wird ein Wiederaufschmelzlöten angewendet, um die Kontakte 122 mit den Kontakten 133 zu verbinden. Nachdem die Kontakte 122 und 133 miteinander verbunden sind, wird bei manchen Ausführungsformen eine Unterfüllung (UF) aufgebracht, um eine Lücke zwischen den Chips 120 und der Oberseite der Verbindungsstruktur 130 zu füllen. Die 1B zeigt eine Unterfüllung 144, welche die Lücke zwischen den Chips 120 und der Oberseite der Verbindungsstruktur 130 füllt. Wie zuvor erwähnt, unterbleiben bei manchen Ausführungsformen das Wiederaufschmelzlöten und die Aufbringung der Unterfüllung, wie es in 3B gezeigt ist.
  • Nachdem die Chips 120 auf den Verbindungsstrukturen 130 angeordnet sind, werden die Gehäusestrukturen 110 auf der Verbindungsstruktur 130 angeordnet, wie es in 3C gemäß manchen Ausführungsformen gezeigt ist. Die Verbinder 119 auf den Gehäusestrukturen 110 werden direkt oberhalb von Kontakten 134 auf der Verbindungsstruktur 130 und in Kontakt mit diesen angeordnet, wie es in 1A gezeigt ist. Wie zuvor erwähnt, sind die Kontakte 134 größer als die Kontakte 133, weil die Kontakte 119 der Gehäusestruktur 110 größer als die Kontakte 122 auf den Chips 120 sind.
  • Anschließend wird ein Wiederaufschmelzlötprozess durchgeführt, um die Kontakte 134 mit dem Verbinder 119 und ebenso die Kontakte 133 mit den Kontakten 122 zu verbinden, wie es in 3D gemäß einigen Ausführungsformen gezeigt ist. Der Wiederaufschmelzlötprozess verbindet sowohl die Chips 120 als auch die Gehäusestrukturen 110 mit der Verbindungsstruktur 130. Wie bereits erwähnt, hätte ein Wiederaufschmelzlötprozess ebenso durchgeführt werden können, nachdem die Chips 120 auf der Verbindungsstruktur 130 angeordnet worden sind. Unter diesen Umständen verbindet der Wiederaufschmelzlötprozess, wie es in 3D gezeigt ist, lediglich die Kontakte 134 mit den Verbindern 119.
  • Nachdem der Wiederaufschmelzlötprozess abgeschlossen ist, wird eine Vergussschicht 145 aufgebracht, um die Gehäusestrukturen 110 und die Chips 120 abzudecken, wie es in 3E gemäß einigen Ausführungsformen gezeigt ist. Wie bereits erwähnt, kann die Vergussschicht 145 ebenso als eine Unterfüllung (UF) dienen, wobei sie bei manchen Ausführungsformen die Lücke zwischen dem Chip 120 und der Verbindungsstruktur 130 füllt. Darüber hinaus unterfüllt bei manchen anderen Ausführungsformen die Vergussschicht 145 ebenso den Chip 120.
  • In 3F werden der Träger 301 und die Haftschicht 302 gemäß manchen Ausführungsformen entfernt. Wie in 2C angegeben ist, wird eine Sperrschicht 205 ausgebildet, um die Öffnungen 204 auszukleiden. Die Sperrschicht 205, beispielsweise eine Ti-Schicht, wird entfernt, um die leitfähige Schicht 208, welche gemäß manchen Ausführungsformen aus Kupfer besteht, freizulegen.
  • In 3G werden Verbindungselemente 140, etwa Lotkugeln, auf einer Oberseite der Verbindungsstruktur 130 befestigt, um sich gemäß manchen Ausführungsformen mit den Kontakten 208 zu verbinden. Auch dieser Verbindungsprozess weist einen Wiederaufschmelzlötprozess auf.
  • Nachdem die Verbindungselemente 140 mit der Verbindungsstruktur 130 verbunden worden sind, wird die in 3G gezeigte Gehäusestruktur an einem Band festgelegt, welches wiederum an einem Träger (nicht dargestellt) festgelegt ist. Der Träger mit der daran festgelegten Gehäusestruktur gemäß 3G wird dann einem Sägeprozess unterzogen, um das Gehäuse 100 in individuelle Gehäuse zu vereinzeln. Nach dem Sägeprozess werden das Band und der Träger von jedem Gehäuse 100 getrennt (von dem Träger abgehoben und abgezogen). Die 3H zeigt ein Gehäuse 100 nach dem Säge- und dem Abhebe-/Abziehvorgang.
  • Die zwischen den Chips 120 ausgebildeten Bindestrukturen, die Gehäusestruktur 110, die Verbindungselemente 140 und die Verbindungsstruktur 130 stellen lediglich einige Ausführungsformen dar. Andere Arten von Bindestrukturen mit abweichenden Formen und Materialschichten sind ebenso denkbar.
  • Der zuvor beschriebene Herstellungsprozess eines Halbleiterbauteilgehäuses stellt einen aufgrund seines vergleichsweise einfachen Prozessablaufes kostengünstigen Herstellungsprozess dar. Dadurch, dass eine Verbindungsstruktur mit einer oder mehreren Umverdrahtungsschichten das Verbinden eines oder mehrerer Chips unterhalb einer Gehäusestruktur ermöglicht, wird die Verwindung des Gesamtgehäuses deutlich reduziert. Darüber hinaus wird eine Verbindungsstruktur ohne die Verwendung einer Vergussmasse ausgebildet, wodurch die Partikelkontamination herabgesetzt wird. Die Herabsetzung der Verwindung sowie der Partikelkontamination erhöht die Effizienz. Darüber hinaus weist das ausgebildete Halbleiterbauteilgehäuse einen niedrigen Formfaktor auf, wobei ein oder mehrere Chips unterhalb eines Freiraums zwischen einer Gehäusestruktur und einer Verbindungsstruktur Platz finden.
  • Die Erfindung wird durch den Hauptanspruch definiert. Weitere Ausführungsformen der Erfindung werden durch die abhängigen Patentansprüche wiedergegeben.

Claims (6)

  1. Halbleitergehäuse (100), das aufweist: eine Verbindungsstruktur (130), wobei die Verbindungsstruktur (130) eine erste Umverdrahtungsschicht (136) und eine von dieser beabstandete zweite Umverdrahtungsschicht (136) aufweist; einen Halbleiterchip (120, 120'), der mit der ersten Umverdrahtungsschicht (136) über eine erste Mehrzahl Bindestrukturen (125) und mit der zweiten Umverdrahtungsschicht (136) über eine zweite Mehrzahl Bindestrukturen (125) verbunden ist, wobei die erste und die zweite Umverdrahtungsschicht (136) der Verbindungsstruktur (130) eine aufgefächerte Anbindung des Halbleiterchips (120, 120`) ermöglichen; und eine Gehäusestruktur (110), die mit der ersten Umverdrahtungsschicht (136) über eine dritte Mehrzahl Bindestrukturen (124) und mit der zweiten Umverdrahtungsschicht (136) über eine vierte Mehrzahl Bindestrukturen (124) verbunden ist, wobei der Halbleiterchip (120) in einer Lücke zwischen der Gehäusestruktur (110) und der Verbindungsstruktur (130) angeordnet ist, wobei sich die erste und die zweite Umverdrahtungsschicht (136) jeweils bis an eine Außenseite der Verbindungsstruktur (130) erstrecken, auf welcher jeweils ein Verbindungselement (140), vorzugsweise eine Lotkugel, an der ersten oder der zweiten Umverdrahtungsschicht (136) befestigt ist; wobei das Halbleitergehäuse zumindest eines der folgenden Merkmale aufweist: - die Verbindungsstruktur (130) weist eine Dicke auf, die kleiner oder gleich 30 µm beträgt; - eine Gesamtdicke der Verbindungsstruktur (130) und der Gehäusestruktur (110), welche mit einer Vergussschicht (145) bedeckt sind, liegt in einem Bereich zwischen 350 µm und 1.050 µm; - ein Abstand zwischen einer ersten Oberseite der Gehäusestruktur (110), welche einer zweiten Oberseite der Verbindungsstruktur (130) zugewandt ist, und der zweiten Oberseite liegt in einem Bereich zwischen 100 µm und 400 µm; und - die Gehäusestruktur (110) weist zwei oder mehr Halbleiterchips (111, 112) auf.
  2. Halbleitergehäuse gemäß Anspruch 1, bei dem die Verbindungsstruktur (130) leitfähige Strukturen aufweist, die von einer oder mehreren dielektrischen Schichten (131, 132) umgeben sind.
  3. Halbleitergehäuse nach Anspruch 2, bei dem die eine oder die mehreren dielektrischen Schichten (131, 132) aus einem lichtempfindlichen Polymer bestehen.
  4. Halbleitergehäuse nach einem der vorangegangenen Ansprüche, das weiterhin aufweist: einen weiteren an den Halbleiterchip (120`) angrenzenden Halbleiterchip (120"), wobei der weitere Halbleiterchip (120") mit der Verbindungsstruktur (130) verbunden und in einer Lücke zwischen der Gehäusestruktur (110) und der Verbindungsstruktur (130) angeordnet ist.
  5. Halbleitergehäuse nach einem der vorangegangenen Ansprüche, bei dem die Verbindungsstruktur (130) einen Lothügel (122) aufweist, um eine erste Bindestruktur (125) mit dem Halbleiterchip (120) auszubilden, und einen Verbinder (119), um eine zweite Bindestruktur (124) mit der Gehäusestruktur (110) auszubilden, wobei eine erste Breite des Lothügels (122) kleiner als eine zweite Breite des Verbinders (119) ist.
  6. Halbleitergehäuse nach Anspruch 5, das zumindest eines der folgenden Merkmale aufweist: - der Lothügel (122) und der Verbinder (119) weisen jeweils eine Sperrschicht (211) auf; - der Lothügel (122) und der Verbinder (119) weisen jeweils eine leitfähige Schicht (214) auf; - die erste Breite liegt in einem Bereich zwischen 20 µm und 100 µm; und - die zweite Breite liegt in einem Bereich zwischen 100 µm und 400 µm.
DE102013101192.6A 2012-08-29 2013-02-07 Halbleitergehäuse Active DE102013101192B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/597,868 2012-08-29
US13/597,868 US8872326B2 (en) 2012-08-29 2012-08-29 Three dimensional (3D) fan-out packaging mechanisms

Publications (2)

Publication Number Publication Date
DE102013101192A1 DE102013101192A1 (de) 2014-03-06
DE102013101192B4 true DE102013101192B4 (de) 2024-03-28

Family

ID=50098534

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013101192.6A Active DE102013101192B4 (de) 2012-08-29 2013-02-07 Halbleitergehäuse

Country Status (5)

Country Link
US (6) US8872326B2 (de)
KR (2) KR20140030014A (de)
CN (1) CN103681606B (de)
DE (1) DE102013101192B4 (de)
TW (1) TWI549249B (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847412B2 (en) * 2012-11-09 2014-09-30 Invensas Corporation Microelectronic assembly with thermally and electrically conductive underfill
US9123789B2 (en) * 2013-01-23 2015-09-01 United Microelectronics Corp. Chip with through silicon via electrode and method of forming the same
US9953907B2 (en) * 2013-01-29 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. PoP device
US9936579B2 (en) * 2013-02-01 2018-04-03 Apple Inc. Low profile packaging and assembly of a power conversion system in modular form
US8878350B1 (en) * 2013-04-12 2014-11-04 Maxim Integrated Products, Inc. Semiconductor device having a buffer material and stiffener
US10192810B2 (en) 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
US9620580B2 (en) * 2013-10-25 2017-04-11 Mediatek Inc. Semiconductor structure
KR101538573B1 (ko) 2014-02-05 2015-07-21 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9589936B2 (en) 2014-11-20 2017-03-07 Apple Inc. 3D integration of fanout wafer level packages
US9818712B2 (en) * 2015-01-14 2017-11-14 Nxp Usa, Inc. Package with low stress region for an electronic component
KR101731700B1 (ko) 2015-03-18 2017-04-28 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10074630B2 (en) * 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
US9917072B2 (en) 2015-09-21 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated stacked package with a fan-out redistribution layer (RDL) and a same encapsulating process
US10049953B2 (en) * 2015-09-21 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated fan-out package having fan-out redistribution layer (RDL) to accommodate electrical connectors
US10297575B2 (en) 2016-05-06 2019-05-21 Amkor Technology, Inc. Semiconductor device utilizing an adhesive to attach an upper package to a lower die
US9985006B2 (en) * 2016-05-31 2018-05-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9997471B2 (en) * 2016-07-25 2018-06-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10529697B2 (en) * 2016-09-16 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
CN108022896A (zh) 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法
CN108022897A (zh) 2016-11-01 2018-05-11 财团法人工业技术研究院 封装结构及其制作方法
US10290590B2 (en) * 2016-11-29 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. Stacked semiconductor device and method of manufacturing the same
US11749616B2 (en) * 2017-10-05 2023-09-05 Texas Instruments Incorporated Industrial chip scale package for microelectronic device
US10090232B1 (en) 2017-11-13 2018-10-02 Macronix International Co., Ltd. Bumpless fan-out chip stacking structure and method for fabricating the same
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US10297561B1 (en) * 2017-12-22 2019-05-21 Micron Technology, Inc. Interconnect structures for preventing solder bridging, and associated systems and methods
US10867919B2 (en) * 2018-09-19 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic device and manufacturing method thereof
KR102597994B1 (ko) 2018-12-06 2023-11-06 삼성전자주식회사 배선 구조체 및 이의 형성 방법
KR20210011289A (ko) * 2019-07-22 2021-02-01 삼성전자주식회사 반도체 패키지
US11315875B2 (en) * 2019-10-28 2022-04-26 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
CN214043658U (zh) * 2019-10-28 2021-08-24 天芯互联科技有限公司 封装结构
KR20210086198A (ko) * 2019-12-31 2021-07-08 삼성전자주식회사 반도체 패키지
KR20210120532A (ko) * 2020-03-27 2021-10-07 삼성전자주식회사 반도체 패키지
KR20210146608A (ko) 2020-05-27 2021-12-06 삼성전자주식회사 반도체 패키지
KR20220132337A (ko) 2021-03-23 2022-09-30 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258289A1 (en) 2007-04-23 2008-10-23 Pendse Rajendra D Integrated circuit package system for package stacking
US7550680B2 (en) 2006-06-14 2009-06-23 Stats Chippac Ltd. Package-on-package system
US7851259B2 (en) 2007-08-31 2010-12-14 Samsung Electronics Co., Ltd. Stack-type semiconductor package, method of forming the same and electronic system including the same
US20110115081A1 (en) 2008-10-21 2011-05-19 Panasonic Corporation Multilayer semiconductor device and electronic equipment
US20110156250A1 (en) 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US20110278736A1 (en) 2008-12-12 2011-11-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Vertical Interconnect Structure for 3-D FO-WLCSP
US20120049364A1 (en) 2010-07-20 2012-03-01 Sehat Sutardja Emebedded structures and methods of manufacture thereof
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4094494B2 (ja) * 2002-08-23 2008-06-04 新光電気工業株式会社 半導体パッケージ
US7057269B2 (en) * 2002-10-08 2006-06-06 Chippac, Inc. Semiconductor multi-package module having inverted land grid array (LGA) package stacked over ball grid array (BGA) package
JP2008010515A (ja) 2006-06-27 2008-01-17 Shinko Electric Ind Co Ltd 配線基板の製造方法
US7550857B1 (en) * 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US20080169539A1 (en) 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same
US20080174008A1 (en) * 2007-01-18 2008-07-24 Wen-Kun Yang Structure of Memory Card and the Method of the Same
US20110306168A1 (en) * 2007-04-23 2011-12-15 Pendse Rajendra D Integrated circuit package system for package stacking and method of manufacture thereof
US8421244B2 (en) * 2007-05-08 2013-04-16 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same
US7863090B2 (en) * 2007-06-25 2011-01-04 Epic Technologies, Inc. Packaged electronic modules and fabrication methods thereof implementing a cell phone or other electronic system
US7659609B2 (en) * 2007-08-31 2010-02-09 Stats Chippac Ltd. Integrated circuit package-in-package system with carrier interposer
KR20100037300A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 내장형 인터포저를 갖는 반도체장치의 형성방법
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US7846773B2 (en) * 2009-01-20 2010-12-07 Fairchild Semiconductor Corporation Multi-chip semiconductor package
JP5231340B2 (ja) 2009-06-11 2013-07-10 新光電気工業株式会社 配線基板の製造方法
US8446017B2 (en) * 2009-09-18 2013-05-21 Amkor Technology Korea, Inc. Stackable wafer level package and fabricating method thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
US8357564B2 (en) 2010-05-17 2013-01-22 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated multi-die leadframe for electrical interconnect of stacked semiconductor die
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
US8895440B2 (en) * 2010-08-06 2014-11-25 Stats Chippac, Ltd. Semiconductor die and method of forming Fo-WLCSP vertical interconnect using TSV and TMV
US8518746B2 (en) * 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
US8304913B2 (en) * 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8884431B2 (en) * 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
WO2012122388A2 (en) * 2011-03-08 2012-09-13 Georgia Tech Research Corporation Chip-last embedded interconnect structures and methods of making the same
US8816404B2 (en) * 2011-09-16 2014-08-26 Stats Chippac, Ltd. Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
US9123763B2 (en) * 2011-10-12 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure having at least one package comprising one die being disposed in a core material between first and second surfaces of the core material
US8975741B2 (en) * 2011-10-17 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process for forming package-on-package structures
US8916481B2 (en) * 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8779601B2 (en) * 2011-11-02 2014-07-15 Stmicroelectronics Pte Ltd Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
CN102593110B (zh) * 2012-01-05 2015-07-15 三星半导体(中国)研究开发有限公司 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法
US9258922B2 (en) * 2012-01-18 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. PoP structures including through-assembly via modules
US9082780B2 (en) * 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
US8878360B2 (en) * 2012-07-13 2014-11-04 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
US9111896B2 (en) * 2012-08-24 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550680B2 (en) 2006-06-14 2009-06-23 Stats Chippac Ltd. Package-on-package system
US20080258289A1 (en) 2007-04-23 2008-10-23 Pendse Rajendra D Integrated circuit package system for package stacking
US7851259B2 (en) 2007-08-31 2010-12-14 Samsung Electronics Co., Ltd. Stack-type semiconductor package, method of forming the same and electronic system including the same
US20110115081A1 (en) 2008-10-21 2011-05-19 Panasonic Corporation Multilayer semiconductor device and electronic equipment
US20110278736A1 (en) 2008-12-12 2011-11-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Vertical Interconnect Structure for 3-D FO-WLCSP
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US20110156250A1 (en) 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US20120049364A1 (en) 2010-07-20 2012-03-01 Sehat Sutardja Emebedded structures and methods of manufacture thereof

Also Published As

Publication number Publication date
US20140061888A1 (en) 2014-03-06
DE102013101192A1 (de) 2014-03-06
US9431367B2 (en) 2016-08-30
TWI549249B (zh) 2016-09-11
KR20140030014A (ko) 2014-03-11
US8872326B2 (en) 2014-10-28
KR20160041888A (ko) 2016-04-18
US20160336280A1 (en) 2016-11-17
KR101752592B1 (ko) 2017-06-29
US10276516B2 (en) 2019-04-30
US9960125B2 (en) 2018-05-01
US20180247900A1 (en) 2018-08-30
US20200294936A1 (en) 2020-09-17
US11362046B2 (en) 2022-06-14
US10672723B2 (en) 2020-06-02
US20150017764A1 (en) 2015-01-15
US20190252329A1 (en) 2019-08-15
CN103681606A (zh) 2014-03-26
CN103681606B (zh) 2018-06-08
TW201409641A (zh) 2014-03-01

Similar Documents

Publication Publication Date Title
DE102013101192B4 (de) Halbleitergehäuse
DE102019130567B4 (de) Package mit brücken-die zum verbinden und verfahren zu dessen herstellung
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102015105950B4 (de) Pufferschicht(en) auf einer gestapelten Struktur mit einer Durchkontaktierung und Verfahren
DE102014112860B4 (de) Ringstrukturen in Vorrichtungs-Die und Verfahren
DE102014019414B4 (de) Fan-out-Gehäuse und Verfahren zu seiner Herstellung
DE102012109484B4 (de) Gepackte Halbleitervorrichtung und Verfahren zum Packen der Halbleitervorrichtung
DE102016100274B4 (de) Verfahren und packages für struktur eines dreidimensionalen chip-stackings
DE102013103015B4 (de) Gitter-Gehäuse auf Wafer-Ebene vom Fan-Out-Typ und Verfahren zum Herstellen eines Gitter-Gehäuses auf Wafer-Ebene vom Fan-Out-Typ
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102018130035B4 (de) Package und verfahren
DE102015109751B4 (de) Metalloxid-schichtstruktur und verfahren zum ausbilden derselben
DE102012104731B4 (de) Halbleitervorrichtungsbaugruppe und Verfahren zum Ausbilden dieser
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102020114141B4 (de) Integriertes schaltungspackage und verfahren
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102020130962A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102015110019B4 (de) Verfahren zur Fertigung einer Halbleiterstruktur
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102014101030B4 (de) Barrierestrukturen zwischen externen elektrischen Anschlussteilen und entprechendes Verfahren
DE102018108409B4 (de) Integrierte schaltkreis-packages und verfahren zu deren herstellung
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division