Nothing Special   »   [go: up one dir, main page]

DE102018102086A1 - Halbleiter-packages und verfahren zu deren herstellung - Google Patents

Halbleiter-packages und verfahren zu deren herstellung Download PDF

Info

Publication number
DE102018102086A1
DE102018102086A1 DE102018102086.4A DE102018102086A DE102018102086A1 DE 102018102086 A1 DE102018102086 A1 DE 102018102086A1 DE 102018102086 A DE102018102086 A DE 102018102086A DE 102018102086 A1 DE102018102086 A1 DE 102018102086A1
Authority
DE
Germany
Prior art keywords
die
package
integrated circuit
dies
routing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018102086.4A
Other languages
English (en)
Inventor
Jie Chen
Ying-Ju Chen
Hsien-Wei Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/877,123 external-priority patent/US11177201B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018102086A1 publication Critical patent/DE102018102086A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0233Structure of the redistribution layers
    • H01L2224/02331Multilayer structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452Chemical vapour deposition [CVD], e.g. laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08265Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401Structure
    • H01L2224/1403Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1412Layout
    • H01L2224/1413Square or rectangular array
    • H01L2224/14134Square or rectangular array covering only portions of the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165Material
    • H01L2224/16501Material at the bonding interface
    • H01L2224/16503Material at the bonding interface comprising an intermetallic compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73209Bump and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73259Bump and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/8181Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455Nickel (Ni) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464Palladium (Pd) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85466Titanium (Ti) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85484Tungsten (W) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92124Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92222Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/19011Structure including integrated passive components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19102Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Bei einer Ausführungsform umfasst ein Package eine erste Package-Struktur, die Folgendes aufweist: einen ersten integrierten Schaltkreis-Die, der eine aktive Seite und eine Rückseite hat, wobei die aktive Seite Die-Verbindungselemente aufweist; einen zweiten integrierten Schaltkreis-Die, der zu dem ersten integrierten Schaltkreis-Die benachbart ist, wobei der zweite integrierte Schaltkreis-Die eine aktive Seite und eine Rückseite hat, wobei die aktive Seite Die-Verbindungselemente aufweist; einen Leitungsführungs-Die mit Die-Verbindungselementen, die an die aktiven Seiten des ersten integrierten Schaltkreis-Dies und des zweiten integrierten Schaltkreis-Dies gebondet sind, wobei der Leitungsführungs-Die den ersten integrierten Schaltkreis-Die mit dem zweiten integrierten Schaltkreis-Die elektrisch verbindet; ein Verkapselungsmaterial, das den ersten integrierten Schaltkreis-Die, den zweiten integrierten Schaltkreis-Die und den Leitungsführungs-Die verkapselt; und eine erste Umverteilungsstruktur auf, und in elektrischer Verbindung mit, den Die-Verbindungselementen des ersten integrierten Schaltkreis-Dies und des zweiten integrierten Schaltkreis-Dies.

Description

  • Diese Anmeldung beansprucht die Priorität der am 15. November 2017 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 62/586.509 und dem Titel „Semiconductor Packages and Methods of Forming Same“ („Halbleiter-Packages und Verfahren zu deren Herstellung“), die durch Bezugnahme aufgenommen ist.
  • Hintergrund der Erfindung
  • Die Halbleiter-Branche hat ein rasches Wachstum auf Grund von ständigen Verbesserungen bei der Integrationsdichte verschiedener elektronischer Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) erfahren. Größtenteils ist diese Verbesserung der Integrationsdichte auf wiederholte Reduzierungen der kleinsten Strukturbreite zurückzuführen, wodurch mehr Komponenten auf einer gegebenen Fläche integriert werden können. Da die Forderung nach der Verkleinerung von elektronischen Bauelementen stärker geworden ist, ist ein Bedarf an kreativeren Verkapselungsverfahren für Halbleiter-Dies entstanden. Ein Beispiel für diese Verkapselungssysteme ist die Package-on-Package(PoP)-Technologie. Bei einem PoP-Bauelement wird ein oberes Halbleiter-Package auf ein unteres Halbleiter-Package gestapelt, um einen hohen Integrationsgrad und eine hohe Komponentendichte zu erzielen. Die PoP-Technologie ermöglicht im Allgemeinen die Herstellung von Halbleiter-Bauelementen mit verbesserten Funktionalitäten und kleinen Anschlussflächen auf einer Leiterplatte (PCB).
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • Die 1 bis 15 zeigen Schnittansichten und Draufsichten von Zwischenstufen bei einem Prozess zur Herstellung einer Package-Struktur gemäß einigen Ausführungsformen.
    • Die 16 bis 19 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung einer Package-Struktur gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Das Bauelement kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Ausführungsformen, die hier beschrieben werden, können in einem bestimmten Zusammenhang erörtert werden, und zwar mit einer Package-Struktur [z. B. einer Package-on-Package(PoP)-Struktur], die einen Leitungsführungs-Die umfasst, der eine oder mehrere Dies in der Package-Struktur verbindet. Bei einigen Ausführungsformen ist der Leitungsführungs-Die ein Leitungsführungs-Die mit kleinen Rasterabständen, sodass der Rasterabstand (z. B. Leitungsbreite und -abstand) der Leitungsführung kleiner als der Rasterabstand einer typischen Umverteilungsstruktur ist. Der Leitungsführungs-Die kann ein integriertes passives Bauelement (IPD), ein Bauelement zur Oberflächenmontage (SMD), ein Leitungsführungs-Die, der frei von aktiven und passiven Bauelementen ist, ein integrierter Schaltkreis-Die oder dergleichen sein. Der Leitungsführungs-Die kann mit der Vorderseite an die Vorderseite eines oder mehrerer Dies gebondet werden. Außerdem kann der Leitungsfiihrungs-Die in dem gleichen Verkapselungsmaterial wie der eine oder die mehreren Dies verkapselt werden. Bei einigen Ausführungsformen kann eine vorderseitige Umverteilungsstruktur für das Package mit dem einen oder den mehreren Dies und dem Leitungsführungs-Die über einer Leitungsführungs-Die-Finne angeordnet werden, sodass sich der Leitungsführungs-Die zwischen dem einen oder den mehreren Dies und der vorderseitigen Umverteilungsstruktur befindet. Die Ausführungsformen der vorliegenden Erfindung können einen Leitungsführungs-Die umfassen, der eine Leitungsführungsdichte hat, die fünfmal größer als die Leitungsführungsdichte einer typischen Umverteilungsstruktur ist.
  • Darüber hinaus gelten die Grundsätze der vorliegenden Erfindung für jede Package-Struktur mit einem oder mehreren Halbleiter-Dies. Bei weiteren Ausführungsformen werden andere Anwendungsmöglichkeiten in Betracht gezogen, wie etwa andere Package-Arten oder andere Konfigurationen, die ein Durchschnittsfachmann beim Lesen dieser Beschreibung ohne Weiteres erkennen dürfte. Es ist zu beachten, dass Ausführungsformen, die hier erörtert werden, nicht unbedingt jede Komponente oder jedes Element erläutern müssen, die/das in einer Struktur vorhanden sein kann. Zum Beispiel können Mehrfachdarstellungen einer Komponente aus der Figur ausgelassen werden, zum Beispiel wenn die Beschreibung einer der Komponenten ausreichend sein kann, um Aspekte der Ausführungsform zu vermitteln. Darüber hinaus können Verfahrensausführungsformen, die hier erörtert werden, als Ausführungsformen erörtert werden, die in einer bestimmten Reihenfolge ausgeführt werden, aber andere Verfahrensausführungsformen können in jeder logischen Reihenfolge ausgeführt werden.
  • Die 1 bis 15 zeigen Schnittansichten und Draufsichten von Zwischenstufen bei einem Prozess zur Herstellung einer ersten Package-Struktur gemäß einigen Ausführungsformen. 1 zeigt ein Trägersubstrat 100 und eine Ablöseschicht 102, die auf dem Trägersubstrat 100 hergestellt ist. Außerdem sind ein erster Package-Bereich 600 und ein zweiter Package-Bereich 602 für die Herstellung eines ersten Packages bzw. eines zweiten Packages dargestellt.
  • Das Trägersubstrat 100 kann ein Glas-Trägersubstrat, ein Keramik-Trägersubstrat oder dergleichen sein. Das Trägersubstrat 100 kann ein Wafer sein, sodass mehrere Packages gleichzeitig auf dem Trägersubstrat 100 hergestellt werden können. Die Ablöseschicht 102 kann aus einem Material auf Polymerbasis bestehen, das zusammen mit dem Trägersubstrat 100 von den darüber befindlichen Strukturen, die in späteren Schritten hergestellt werden, entfernt werden kann. Bei einigen Ausführungsformen ist die Ablöseschicht 102 ein durch Wärme ablösbares Material auf Epoxidbasis, das beim Erwärmen sein Haftvermögen verliert, wie etwa eine LTHC-Ablösebeschichtung (LTHC: Licht-Wärme-Umwandlung). Bei anderen Ausführungsformen kann die Ablöseschicht 102 ein Ultraviolett(UV)-Klebstoff sein, der sein Haftvermögen verliert, wenn er mit UV-Licht bestrahlt wird. Die Ablöseschicht 102 kann als eine Flüssigkeit verteilt werden und gehärtet werden, sie kann eine Laminatschicht, mit der das Trägersubstrat 100 beschichtet wird, oder dergleichen sein. Die Oberseite der Ablöseschicht 102 kann egalisiert werden und kann ein hohes Maß an Koplanarität haben.
  • In 2 werden eine dielektrische Schicht 104 und eine Metallisierungsstruktur 106 (die gelegentlich als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden) hergestellt. Die dielektrische Schicht 104 wird auf der Ablöseschicht 102 hergestellt. Die Unterseite der dielektrischen Schicht 104 kann in Kontakt mit der Oberseite der Ablöseschicht 102 sein. Bei einigen Ausführungsformen besteht die dielektrische Schicht 104 aus einem Polymer, wie etwa Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen. Bei anderen Ausführungsformen besteht die dielektrische Schicht 104 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, Phosphorsilicatglas (PSG) Borsilicatglas (BSG), Borphosphorsilicatglas (BPSG) oder dergleichen; oder dergleichen. Die dielektrische Schicht 104 kann mit einem geeigneten Abscheidungsverfahren wie Schleuderbeschichtung, chemische Aufdampfung (CVD), Laminierung oder dergleichen oder einer Kombination davon hergestellt werden.
  • Die Metallisierungsstruktur 106 wird auf der dielektrischen Schicht 104 hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur 106 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 104 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit mehreren Teilschichten sein kann, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 106. Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall umfassen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden wird. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freiliegende Teile der Seed-Schicht entfernt, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa durch Nass- oder Trockenätzung. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur 106.
  • In 3 wird auf der Metallisierungsstruktur 106 und der dielektrischen Schicht 104 eine dielektrische Schicht 108 hergestellt. Bei einigen Ausführungsformen besteht die dielektrische Schicht 108 aus einem Polymer, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann und unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen besteht die dielektrische Schicht 108 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG; oder dergleichen. Die dielektrische Schicht 108 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden. Die dielektrische Schicht 108 wird dann strukturiert, um Öffnungen herzustellen, sodass Teile der Metallisierungsstruktur 106 freigelegt werden. Die Strukturierung kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schicht 108, wenn diese ein lichtempfindliches Material ist, oder durch Ätzen, zum Beispiel anisotropes Ätzen.
  • Die dielektrischen Schichten 104 und 108 und die Metallisierungsstruktur 106 können als eine rückseitige Umverteilungsstruktur 110 bezeichnet werden. Bei der dargestellten Ausführungsform umfasst die rückseitige Umverteilungsstruktur 110 die zwei dielektrischen Schichten 104 und 108 und eine Metallisierungsstruktur 106. Bei anderen Ausführungsformen kann die rückseitige Umverteilungsstruktur 110 jede Anzahl von dielektrischen Schichten, Metallisierungsstrukturen und leitfähigen Durchkontaktierungen umfassen. Durch Wiederholen der Prozesse zur Herstellung der Metallisierungsstruktur 106 und der dielektrischen Schicht 108 können eine oder mehrere weitere Metallisierungsstrukturen und dielektrische Schichten in der rückseitigen Umverteilungsstruktur 110 hergestellt werden. Während der Herstellung einer Metallisierungsstruktur können leitfähige Durchkontaktierungen (nicht dargestellt) dadurch hergestellt werden, dass die Seed-Schicht und ein leitfähiges Material der Metallisierungsstruktur in der Öffnung der darunter befindlichen dielektrischen Schicht abgeschieden werden. Die leitfähigen Durchkontaktierungen können daher die verschiedenen Metallisierungsstrukturen miteinander verbinden und elektrisch koppeln.
  • In 4 werden elektrische Verbindungselemente 112 hergestellt. Die elektrischen Verbindungselemente 112 verlaufen durch ein später abgeschiedenes Verkapselungsmaterial 130 (siehe 9) und können nachstehend als Durchkontaktierungen 112 bezeichnet werden. Als ein Beispiel für die Herstellung der Durchkontaktierungen 112 wird eine Seed-Schicht über der rückseitigen Umverteilungsstruktur 110, z. B. der dielektrischen Schicht 108, und den freiliegenden Teilen der Metallisierungsstruktur 106 hergestellt, wie gezeigt ist. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit mehreren Teilschichten aus unterschiedlichen Materialien sein kann. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Auf der Seed-Schicht wird ein Fotoresist hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den Durchkontaktierungen. Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall umfassen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Das Fotoresist und Teile der Seed-Schicht, auf denen das leitfähige Material nicht abgeschieden wird, werden entfernt. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freiliegende Teile der Seed-Schicht entfernt, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa durch Nass- oder Trockenätzung. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die Durchkontaktierungen 112.
  • In 5 werden integrierte Schaltkreis-Dies 14 mit einem Klebstoff 116 an die Ablöseschicht 102 angeklebt. Es ist zwar dargestellt, dass zwei integrierte Schaltkreis-Dies 114 jeweils in dem ersten Package-Bereich 600 und dem zweiten Package-Bereich 602 angeklebt werden, aber es dürfte klar sein, dass mehr oder weniger integrierte Schaltkreis-Dies 114 in jedem Package-Bereich angeklebt werden können. Zum Beispiel kann nur ein integrierter Schaltkreis-Die 114 in jeden Bereich geklebt werden. Die integrierten Schaltkreis-Dies 114 können Logik-Dies (z. B. zentrale Verarbeitungseinheit, Microcontroller usw.), Speicher-Dies [z. B. ein dynamischer Direktzugriffsspeicher(DRAM)-Die, ein statischer Direktzugriffsspeicher(SRAM)-Die usw.], Power-Management-Dies [z. B. ein PMIC-Die (PMIC: integrierter Power-Management-Schaltkreis)], Hochfrequenz-Dies, Sensor-Dies, MEMS-Dies (MEMS: mikroelektromechanisches System), Signalverarbeitungs-Dies [z. B. ein DSP-Die (DSP: digitale Signalverarbeitung)], Front-End-Dies [z. B. analoge Front-End(AFE)-Dies] oder dergleichen oder eine Kombination davon sein. Außerdem können bei einigen Ausführungsformen die integrierten Schaltkreis-Dies 114 unterschiedliche Größen (z. B. unterschiedliche Höhen und/oder Flächeninhalte) haben, und bei anderen Ausführungsformen können die integrierten Schaltkreis-Dies 114 die gleiche Größe (z. B. die gleichen Höhen und/oder Flächeninhalte) haben.
  • Bevor die integrierten Schaltkreis-Dies 114 an die Ablöseschicht 102 angeklebt werden, können sie mit Herstellungsverfahren bearbeitet werden, die zum Herstellen von integrierten Schaltkreisen in den integrierten Schaltkreis-Dies 114 geeignet sind. Zum Beispiel können die integrierten Schaltkreis-Dies 114 jeweils ein Halbleitersubstrat 118, wie etwa dotiertes oder undotiertes Silizium, oder eine aktive Schicht eines Halbleiter-auf-Isolator(SOI)-Substrats aufweisen. Das Halbleitersubstrat 118 kann Folgendes umfassen: ein anderes Halbleitermaterial, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Andere Substrate, wie etwa mehrschichtige oder Gradient-Substrate, können ebenfalls verwendet werden. In und/oder auf dem Halbleitersubstrat 118 können Bauelemente, wie etwa Transistoren, Dioden, Kondensatoren, Widerstände usw., hergestellt werden, die durch eine Verbindungsstruktur 120, die zum Beispiel von Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten auf dem Halbleitersubstrat 118 gebildet wird, zu einem integrierten Schaltkreis miteinander verbunden werden können. Die Verbindungsstruktur 120 kann bei einigen Ausführungsformen mit einem Single- oder Dual-Damascene-Prozess hergestellt werden.
  • Die integrierten Schaltkreis-Dies 114 weisen weiterhin Pads 122, wie etwa Kupferpads oder Aluminiumpads, auf, zu denen Außenanschlüsse hergestellt werden. Die Pads 122 befinden sich auf Seiten, die als aktive Seiten der integrierten Schaltkreis-Dies 114 bezeichnet werden können. Passivierungsschichten 124 werden auf den integrierten Schaltkreis-Dies 114 hergestellt und können auch auf Teilen der Pads 122 hergestellt werden. Öffnungen verlaufen durch die Passivierungsschicht 124 zu den Pads 122. In den Öffnungen durch die Passivierungsschicht 124 befinden sich Die-Verbindungselemente 126, wie etwa leitfähige Säulen (die zum Beispiel ein Metall, wie etwa Kupfer, aufweisen), die mit jeweiligen Pads 122 mechanisch und elektrisch verbunden sind. Die Die-Verbindungselemente 126 können zum Beispiel durch Plattierung oder dergleichen hergestellt werden. Die Die-Verbindungselemente 126 verbinden die jeweiligen integrierten Schaltkreise der integrierten Schaltkreis-Dies 114 elektrisch.
  • Wie in 5 gezeigt ist, können Die-Verbindungselemente 126 (z. B. Die-Verbindungselemente 126A und 126B) der integrierten Schaltkreis-Dies 114 unterschiedliche Konfigurationen haben. Bei einigen Ausführungsformen haben die integrierten Schaltkreis-Dies 114 kurze Die-Verbindungselemente 126B und lange Die-Verbindungselemente 126A. Die kurzen Die-Verbindungselemente 126B lassen Platz für später zu befestigende Leitungsführungs-Dies (siehe z. B. 7A), wobei außerdem die Dicke der Package-Struktur auf einem Minimum gehalten wird. Durch die langen Die-Verbindungselemente 126A können die integrierten Schaltkreis-Dies 114 mit einer später herzustellenden vorderseitigen Umverteilungsstruktur 131 (siehe z. B. 10) elektrisch verbunden werden, wobei sich der Leitungsführungs-Die zwischen den integrierten Schaltkreis-Dies 114 und der vorderseitigen Umverteilungsstruktur 131 befindet. Bei einigen Ausführungsformen können diese kurzen und langen Die-Verbindungselemente mit ähnlichen Prozessen hergestellt werden, wobei die kurzen Die-Verbindungselemente 126B einen zusätzlichen Prozess (z. B. einen Ätzprozess) durchlaufen, um sie zu kürzen. Bei einigen Ausführungsformen werden die langen Die-Verbindungselemente 126A in einem anderen Herstellungsprozess als die kurzen Die-Verbindungselemente 126B hergestellt. Zum Beispiel können die langen Die-Verbindungselemente 126A mit einem ersten Herstellungsprozess (z. B. einem ersten Plattierungsprozess) hergestellt werden und anschließend mit einer Maske bedeckt werden, während die kurzen Die-Verbindungselemente 126B mit einem zweiten Herstellungsprozess (z. B. einem zweiten Plattierungsprozess) hergestellt werden.
  • Der Klebstoff 116 befindet sich auf den Rückseiten der integrierten Schaltkreis-Dies 114 und klebt die integrierten Schaltkreis-Dies 114 an die Ablöseschicht 102 an. Der Klebstoff 116 kann jeder geeignete Klebstoff, ein Epoxidharz, eine Die-Befestigungsschicht (DAF) oder dergleichen sein. Bei einigen Ausführungsformen hat der Klebstoff eine Dicke in dem Bereich von etwa 5 µm bis etwa 30 µm, wobei die Dicke in einer Richtung senkrecht zu der Rückseite des jeweiligen integrierten Schaltkreis-Dies 114 gemessen wird. Der Klebstoff 116 kann auf eine Rückseite der integrierten Schaltkreis-Dies 114, wie etwa auf eine Rückseite des jeweiligen Halbleiterwafers, oder über der Oberfläche des Trägersubstrats 100 aufgebracht werden. Die integrierten Schaltkreis-Dies 114 können zum Beispiel durch Zersägen oder Zertrennen vereinzelt werden und können mit dem Klebstoff 116 zum Beispiel unter Verwendung eines Pick-and-Place-Geräts an die Ablöseschicht 102 angeklebt werden.
  • In 6 ist ein Leitungsführungs-Die 160 dargestellt. Der Leitungsführungs-Die 160 kann ein integriertes passives Bauelement (IPD), ein Bauelement zur Oberflächenmontage (SMD), ein Leitungsführungs-Die, der frei von aktiven und passiven Bauelementen ist, ein integrierter Schaltkreis-Die oder dergleichen sein. Der Leitungsführungs-Die 160 kann mit ähnlichen Verfahren bearbeitet werden, wie sie vorstehend für die integrierten Schaltkreis-Dies 114 beschrieben worden sind. Zum Beispiel kann der Leitungsführungs-Die 160 ein Substrat 162, eine Verbindungsstruktur 163 und Leitungsführungspads 164 aufweisen. Das Substrat 162 kann aus einem Halbleitermaterial bestehen, wie etwa aus dotiertem oder undotiertem Silizium, oder einer aktiven Schicht eines Halbleiter-auf-Isolator(SOI)-Substrats. Das Substrat 162 kann Folgendes umfassen: ein anderes Halbleitermaterial, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Andere Substrate, wie etwa mehrschichtige oder Gradient-Substrate, können ebenfalls verwendet werden.
  • Die Verbindungsstrukturen 163 werden zum Beispiel von Metallisierungsstrukturen 161 in einer oder mehreren dielektrischen Schichten auf dem Substrat 162 gebildet. Die Verbindungsstrukturen 163 werden bei einigen Ausführungsformen mit einem Single- oder Dual-Damascene-Prozess hergestellt. Bei einigen Ausführungsformen sind die Metallisierungsstrukturen 161 der Verbindungsstruktur 163 Metallisierungsstrukturen mit kleinen Rasterabständen, sodass der Rasterabstand (z. B. Leitungsbreite und -abstand) der Metallisierungsstrukturen kleiner als der Rasterabstand einer normalen Umverteilungsstruktur ist. Bei einigen Ausführungsformen beträgt die Leitungsbreite der Metallisierungsstrukturen mit kleinen Rasterabständen etwa 0,03 µm bis etwa 12 µm, z. B. etwa 0,4 µm, und der Abstand zwischen den Leitungen der Metallisierungsstrukturen mit kleinen Rasterabständen beträgt ebenfalls etwa 0,03 µm bis etwa 12 µm, z. B. etwa 0,4 µm.
  • Bei einigen Ausführungsformen ist der Leitungsführungs-Die 160 frei von aktiven und passiven Bauelementen und wird zum Übertragen von Signalen zwischen den integrierten Schaltkreis-Dies 114 verwendet. Bei einigen Ausführungsformen können Bauelemente, wie etwa Transistoren, Dioden, Kondensatoren, Widerstände usw., in und/oder auf dem Substrat 162 hergestellt werden, und sie können durch die Verbindungsstrukturen 163 zu einem integrierten Schaltkreis miteinander verbunden werden.
  • Der Leitungsführungs-Die 160 weist weiterhin Pads 164, wie etwa Kupferpads oder Aluminiumpads, auf, zu denen Außenanschlüsse hergestellt werden. Passivierungsschichten 166 werden auf dem Leitungsführungs-Die 160 hergestellt und können auch auf Teilen der Pads 164 hergestellt werden. Öffnungen verlaufen durch die Passivierungsschichten 166 zu den Pads 164. In den Öffnungen durch die Passivierungsschichten 166 befinden sich Die-Verbindungselemente 168, wie etwa leitfähige Säulen (die zum Beispiel ein Metall, wie etwa Kupfer, mit oder ohne eine Lot-Verkapselungsschicht aufweisen), die mit den jeweiligen Pads 164 mechanisch und elektrisch verbunden sind. Die Die-Verbindungselemente 168 können zum Beispiel durch Plattierung oder dergleichen hergestellt werden. Die Die-Verbindungselemente 168 sind mit den jeweiligen Metallisierungsstrukturen 161 des Leitungsführungs-Dies 160 elektrisch verbunden.
  • In den 7A und 7B werden die Leitungsführungs-Dies 160 an die integrierten Schaltkreis-Dies 114 gebondet. Bei einigen Ausführungsformen werden die Die-Verbindungselemente 168 der Leitungsführungs-Dies 160 an die kurzen Die-Verbindungselemente 126B der integrierten Schaltkreis-Dies 114 gebondet. Bei anderen Ausführungsformen werden die Die-Verbindungselemente 168 so an die Metallpads 122 gebondet, dass sich die kurzen Die-Verbindungselemente 126B nicht über diesen Metallpads 122 befinden. Bei einigen Ausführungsformen verbinden die Leitungsführungs-Dies 160 benachbarte integrierte Schaltkreis-Dies 114 elektrisch miteinander, und sie ermöglichen eine erhöhte Leitungsführungsdichte gegenüber Strukturen, die lediglich eine vorderseitige Umverteilungsstruktur (wie etwa die vorderseitige Umverteilungsstruktur 131 von 10) umfassen.
  • Die Bondung zwischen den Leitungsführungs-Dies 160 und den integrierten Schaltkreis-Dies 114 kann eine Lötbondung oder eine Metall-Metall-Direktbondung (wie etwa eine Kupfer-Kupfer- oder Zinn-Zinn-Bondung) sein. Bei einer Ausführungsform werden die Leitungsführungs-Dies 160 mit einem Aufschmelzprozess an die integrierten Schaltkreis-Dies 114 gebondet. Während dieses Aufschmelzprozesses sind die Die-Verbindungselemente 168 in Kontakt mit den Die-Verbindungselementen 126B, um die Leitungsführungs-Dies 160 physisch und elektrisch mit den integrierten Schaltkreis-Dies 114 zu verbinden. Nach dem Bondprozess kann an der Grenzfläche zwischen den Die-Verbindungselementen 126 und den Die-Verbindungselementen 168 eine intermetallische Verbindung (IMC; nicht dargestellt) entstehen.
  • Nachdem der Leitungsführungs-Die 160 an die integrierten Schaltkreis-Dies 114 gebondet worden ist, ist er von dem am nächsten benachbarten langen Die-Verbindungselement 126A durch einen Abstand D1 getrennt. Bei einigen Ausführungsformen ist der Abstand D1 größer als oder gleich etwa 2 µm, z. B. 3 µm. Der gebondete Leitungsführungs-Die hat außerdem eine Höhe H2, die von dem Metallpad 122 bis zu einer Rückseite des Leitungsführungs-Dies 160 gemessen wird. Diese Höhe H2 ist kleiner als eine Höhe H1 der langen Die-Verbindungselemente 126A. Die Höhe H1 der langen Die-Verbindungselemente 126A wird von dem Metallpad 122 bis zu einer Oberseite des Die-Verbindungselements 126A gemessen. Bei einigen Ausführungsformen ist die Höhe H1 um mindestens etwa 3 µm größer als die Höhe H2, zum Beispiel ist die Höhe H1 um 4 µm größer als die Höhe H2.
  • 7B zeigt eine Draufsicht der Struktur von 7A. Wie in 7B gezeigt ist, kann es mehrere Leitungsführungs-Dies 160 geben, die mit einem Paar integrierte Schaltkreis-Dies 114 verbunden sind und zwischen dem Paar angeordnet sind. Die Schnittansicht von 7A kann entweder entlang der Linie A - A oder der Linie B - B von 7B erstellt werden. 7B zeigt weiterhin, dass jeder der Leitungsführungs-Dies 160 eine andere Anzahl und Konfiguration von Die-Verbindungselementen 168 haben kann, wie etwa zwei, vier, sechs, zehn, zwanzig oder hundert Die-Verbindungselemente 168.
  • In 8 wird ein Verkapselungsmaterial 130 auf den verschiedenen Komponenten abgeschieden. Das Verkapselungsmaterial 130 kann eine Formmasse, ein Epoxidharz oder dergleichen sein und kann durch Formpressen, Pressspritzen oder dergleichen aufgebracht werden. Das Verkapselungsmaterial 130 kann über dem Trägersubstrat 100 abgeschieden werden, sodass die elektrischen Verbindungselemente 112, die langen Die-Verbindungselemente 126A und die Leitungsführungs-Dies 160 vergraben oder verdeckt werden. Das Verkapselungsmaterial 130 verläuft zwischen den Leitungsführungs-Dies 160 und den integrierten Schaltkreis-Dies 114, an die sie gebondet sind. Bei einigen Ausführungsformen umschließt das Verkapselungsmaterial 130 die Die-Verbindungselemente 168 der Leitungsführungs-Dies 160 und die langen und kurzen Die-Verbindungselemente 126A/126B der integrierten Schaltkreis-Dies 114. Dann kann das Verkapselungsmaterial 130 gehärtet werden.
  • In 9 kann das Verkapselungsmaterial 130 einen Schleifprozess durchlaufen, um die elektrischen Verbindungselemente 112 und die langen Die-Verbindungselemente 126A freizulegen. Nach dem Schleifprozess sind Oberseiten der elektrischen Verbindungselemente 112, der langen Die-Verbindungselemente 126A und des Verkapselungsmaterials 130 auf gleicher Höhe. Bei einigen Ausführungsformen kann der Schleifprozess weggelassen werden, zum Beispiel wenn die elektrischen Verbindungselemente 112 und die langen Die-Verbindungselemente 126A bereits freigelegt sind. Die elektrischen Verbindungselemente 112 können nachstehend als Durchkontaktierungen 112 bezeichnet werden. Bei einigen Ausführungsformen sind Rückseiten der Leitungsführungs-Dies 160 nach dem Schleifprozess bedeckt. Bei einigen Ausführungsformen liegen zumindest Teile der Rückseiten der Leitungsführungs-Dies 160 nach dem Schleifprozess frei.
  • In 10 wird eine vorderseitige Umverteilungsstruktur 131 hergestellt. Die vorderseitige Umverteilungsstruktur 131 umfasst dielektrische Schichten 132, 136, 140 und 144 und Metallisierungsstrukturen 134, 138 und 142.
  • Die Herstellung der vorderseitigen Umverteilungsstruktur 131 kann mit dem Abscheiden einer dielektrischen Schicht 132 auf dem Verkapselungsmaterial 130, den Durchkontaktierungen 112 und den Die-Verbindungselementen 126A beginnen. Bei einigen Ausführungsformen besteht die dielektrische Schicht 132 aus einem Polymer, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann und unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen besteht die dielektrische Schicht 132 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG; oder dergleichen. Die dielektrische Schicht 132 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • Dann wird die dielektrische Schicht 132 strukturiert. Durch die Strukturierung werden Öffnungen hergestellt, um Teile der Durchkontaktierungen 112 und die langen Die-Verbindungselemente 126A freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schicht 132, wenn sie aus einem lichtempfindlichen Material besteht, oder durch Ätzen, zum Beispiel durch eine anisotrope Ätzung. Wenn die dielektrische Schicht 132 aus einem lichtempfindlichen Material besteht, kann sie nach der Belichtung entwickelt werden.
  • Auf der dielektrischen Schicht 132 werden Metallisierungsstrukturen 134 mit Durchkontaktierungen hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur 134 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 132 und in Öffnungen durch die dielektrische Schicht 132 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit mehreren Teilschichten aus unterschiedlichen Materialien sein kann. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Auf der Seed-Schicht wird dann ein Fotoresist hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur 134. Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden das Fotoresist und Teile der Seed-Schicht, auf denen das leitfähige Material nicht abgeschieden ist, entfernt. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freiliegende Teile der Seed-Schicht entfernt, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa durch Nass- oder Trockenätzung. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur 138 und Durchkontaktierungen. Die Durchkontaktierungen werden in Öffnungen durch die dielektrische Schicht 132 z. B. zu den Durchkontaktierungen 112 und/oder den langen Die-Verbindungselementen 126A hergestellt.
  • Dieser Prozess kann für die dielektrischen Schichten 136 und 140 und die Metallisierungsstrukturen und Durchkontaktierungen 138 und 142 wiederholt werden, um die Herstellung der Umverteilungsstruktur 131 fortzusetzen. Die Materialien und Prozesse, die zum Herstellen dieser Schichten der Umverteilungsstruktur 131 verwendet werden, können denen für die dielektrische Schicht 132 und die Metallisierungsstruktur und Durchkontaktierungen 134 ähnlich sein, und die Beschreibung wird hier nicht wiederholt.
  • Nach der Herstellung der Metallisierungsstruktur und der Durchkontaktierungen 142 wird die dielektrische Schicht 144 auf der Metallisierungsstruktur 142 und der dielektrischen Schicht 140 abgeschieden. Bei einigen Ausführungsformen besteht die dielektrische Schicht 144 aus einem Polymer, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann und unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen besteht die dielektrische Schicht 144 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG; oder dergleichen. Die dielektrische Schicht 144 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden.
  • In 11 wird dann die dielektrische Schicht 144 strukturiert. Durch die Strukturierung werden Öffnungen hergestellt, um Teile der Metallisierungsstruktur 142 freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schicht 144, wenn sie aus einem lichtempfindlichen Material besteht, oder durch Ätzen, zum Beispiel durch eine anisotrope Ätzung. Wenn die dielektrische Schicht 144 aus einem lichtempfindlichen Material besteht, kann sie nach der Belichtung entwickelt werden.
  • Die vorderseitige Umverteilungsstruktur 131 ist als ein Beispiel gezeigt. In der vorderseitigen Umverteilungsstruktur 131 können mehr oder weniger dielektrische Schichten und Metallisierungsstrukturen hergestellt werden. Wenn weniger dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können vorstehend erörterte Schritte und Prozesse weggelassen werden. Wenn mehr dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können vorstehend erörterte Schritte und Prozesse wiederholt werden. Ein Durchschnittsfachmann dürfte ohne weiteres erkennen, welche Schritte und Prozesse weggelassen oder wiederholt werden können.
  • Bei einigen Ausführungsformen können die Leitungsführungs-Dies 160 eine Leitungsführungsdichte haben, die etwa fünfmal größer als die Leitungsführungsdichte ist, die für die vorderseitige Umverteilungsstruktur 131 möglich ist. Zum Beispiel können die Metallisierungsstrukturen der vorderseitigen Umverteilungsstruktur 131 eine Leitungsbreite in dem Bereich von etwa 2 µm bis etwa 15 µm haben, und der Abstand zwischen den Leitungen der Metallisierungsstrukturen der vorderseitigen Umverteilungsstruktur 131 kann ebenfalls in dem Bereich von etwa 2 µm bis etwa 15 µm liegen. Wie vorstehend dargelegt worden ist, können die Leitungsführungs-Dies 160 eine Leitungsbreite/-abstand von 0,03 µm / 0,03 µm bis etwa 12 µm / 12 µm, z. B. etwa 0,4 µm / 0,4 µm, haben.
  • Somit kann bei Ausführungsformen, bei denen die Leitungsbreite und der Leitungsabstand der Leitungsführungs-Dies etwa 0,03 µm / 0,03 µm beträgt, die Leitungsführungsdichte der Leitungsführungs-Dies etwa 66-mal größer als die kleinste Leitungsführungsdichte der vorderseitigen Umverteilungsstruktur 131 und/oder etwa 500-mal größer als ihre größte Leitungsführungsdichte sein. Bei Ausführungsformen, bei denen die Leitungsbreite und der Leitungsabstand der Leitungsführungs-Dies etwa 0,4 µm / 0,4 µm beträgt, kann die Leitungsführungsdichte der Leitungsführungs-Dies etwa 5-mal größer als die kleinste Leitungsführungsdichte der vorderseitigen Umverteilungsstruktur 131 und/oder etwa 375-mal größer als ihre größte Leitungsführungsdichte sein. Bei Ausführungsformen, bei denen die Leitungsbreite und der Leitungsabstand der Leitungsführungs-Dies etwa 12 µm / 12 µm beträgt, kann die Leitungsführungsdichte der Leitungsführungs-Dies etwa 6-mal größer als die kleinste Leitungsführungsdichte der vorderseitigen Umverteilungsstruktur 131 und/oder etwa 1,25-mal größer als ihre größte Leitungsführungsdichte sein.
  • Weiterhin werden in 11 Pads 150 auf einer Außenseite der vorderseitigen Umverteilungsstruktur 131 hergestellt. Die Pads 150 werden zum Verbinden mit leitfähigen Verbindungselementen 152 (siehe 12) verwendet und können als Metallisierungen unter dem Kontakthügel (UBMs) 150 bezeichnet werden. Bei der dargestellten Ausführungsform werden die Pads 150 durch Öffnungen durch die dielektrische Schicht 144 zu der Metallisierungsstruktur 142 hergestellt. Als ein Beispiel für die Herstellung der Pads 150 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht 144 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit mehreren Teilschichten sein kann, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den Pads 150. Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden das Fotoresist und Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden wird. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freiliegende Teile der Seed-Schicht entfernt, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa durch Nass- oder Trockenätzung. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die Pads 150. Bei einer Ausführungsform, bei der die Pads 150 anders hergestellt werden, können mehr Fotoresist- und Strukturierungsschritte verwendet werden.
  • In 12 werden leitfähige Verbindungselemente 152 auf den UBMs 150 hergestellt. Die leitfähigen Verbindungselemente 152 können BGA-Verbindungselemente (BGA: Kugelgitter-Array), Lotkugeln, Metallsäulen, C4-Kontakthügel (C4: Chipverbindung mit kontrolliertem Kollaps), Mikrobumps, mit dem ENEPIG-Verfahren hergestellte Kontakthügel (ENEPIG: Electroless Nickel Electroless Palladium Immersion Gold) oder dergleichen sein. Die leitfähigen Verbindungselemente 152 können ein leitfähiges Material aufweisen, wie etwa Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen, oder eine Kombination davon. Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente 152 dadurch hergestellt, dass zunächst eine Schicht aus Lot mit solchen allgemein üblichen Verfahren wie Aufdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen hergestellt wird. Nachdem die Lotschicht auf der Struktur hergestellt worden ist, kann eine Aufschmelzung durchgeführt werden, um das Material in die gewünschten Kontakthügelformen zu bringen. Bei einer anderen Ausführungsform sind die leitfähigen Verbindungselemente 152 Metallsäulen (wie etwa Kupfersäulen), die durch Sputtern, Drucken, Elektroplattierung, stromlose Plattierung, CVD oder dergleichen hergestellt werden. Die Metallsäulen können lotfrei sein und im Wesentlichen vertikale Seitenwände haben. Bei einigen Ausführungsformen wird eine metallische Verkapselungsschicht (nicht dargestellt) auf den Metallsäulen-Verbindungselementen 152 hergestellt. Die metallische Verkapselungsschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold oder dergleichen oder eine Kombination davon umfassen und kann mit einem Plattierungsprozess hergestellt werden.
  • In 13 wird eine Trägersubstratablösung durchgeführt, um das Trägersubstrat 100 von der rückseitigen Umverteilungsstruktur 110, z. B. der dielektrischen Schicht 104, abzulösen. Dadurch werden erste Packages 200 jeweils in dem ersten Package-Bereich 600 und dem zweiten Package-Bereich 602 hergestellt. Bei einigen Ausführungsformen umfasst das Ablösen das Projizieren von Licht, wie etwa Laserlicht oder UV-Licht, auf die Ablöseschicht 102, sodass diese sich durch die Wärme des Lichts zersetzt und das Trägersubstrat 100 entfernt werden kann. Die Struktur wird dann gewendet und auf einem Band 176 platziert. Außerdem werden Öffnungen 178 durch die dielektrische Schicht 104 hergestellt, um Teile der Metallisierungsstruktur 106 freizulegen. Die Öffnungen 178 können zum Beispiel durch Laserbohren, Ätzen oder dergleichen hergestellt werden.
  • Die 14 und 15 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung einer Package-Struktur 500 gemäß einigen Ausführungsformen. Die Package-Struktur 500 kann als eine Package-on-Package(PoP)-Struktur bezeichnet werden.
  • In 14 wird ein zweites Package 300 an dem ersten Package 200 befestigt. Das zweite Package 300 weist ein Substrat 302 und einen oder mehrere gestapelte Dies 308 (308A und 308B) auf, die mit dem Substrat 302 verbunden sind. Obwohl nur ein einzelner Stapel von Dies 308 (308A und 308B) dargestellt ist, können bei anderen Ausführungsformen mehrere gestapelte Dies 308 (die jeweils einen oder mehrere gestapelte Dies umfassen können) nebeneinander angeordnet werden, sodass sie mit der gleichen Oberfläche des Substrats 302 verbunden sind. Das Substrat 302 kann ein Halbleitermaterial sein, wie etwa Silizium, Germanium, Diamant oder dergleichen. Bei einigen Ausführungsformen können auch zusammengesetzte Materialien, wie etwa Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid oder Kombinationen davon, und dergleichen verwendet werden. Außerdem kann das Substrat 302 ein Halbleiter-auf-Isolator(SOI)-Substrat sein. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie etwa epitaxialem Silizium, Germanium, Siliziumgermanium, SOI, Siliziumgermanium auf Isolator (SGOI) oder Kombinationen davon. Das Substrat 302 beruht bei einer anderen Ausführungsform auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin(BT)-Harz oder andere Leiterplatten-Materialien oder -Schichten. Aufbauschichten, wie etwa eine Ajinomoto-Aufbauschicht (ABF), oder andere Schichtstoffe können ebenfalls für das Substrat 302 verwendet werden.
  • Das Substrat 302 kann aktive und passive Bauelemente (nicht dargestellt) umfassen. Wie ein Durchschnittsfachmann erkennen dürfte, kann eine breite Palette von Bauelementen, wie etwa Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen, zum Erfüllen der Struktur- und Funktionsanforderungen an den Entwurf für das zweite Package 300 verwendet werden. Die Bauelemente können mit allen geeigneten Verfahren hergestellt werden.
  • Das Substrat 302 kann außerdem Metallisierungsschichten (nicht dargestellt) und Durchkontaktierungen 306 aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen hergestellt werden und sind so konzipiert, dass sie die verschiedenen Bauelemente zu einem funktionellen Schaltkreis verbinden. Die Metallisierungsschichten können aus wechselnden Schichten aus einem Dielektrikum (z. B. einem dielektrischen Low-k-Material) und einem leitfähigen Material (z. B. Kupfer) bestehen, wobei Durchkontaktierungen die Schichten aus dem leitfähigen Material miteinander verbinden, und sie können mit einem geeigneten Verfahren (wie etwa Abscheidung, einem Single- oder Dual-Damascene-Prozess oder dergleichen) hergestellt werden. Bei einigen Ausführungsformen ist das Substrat 302 im Wesentlichen frei von aktiven und passiven Bauelementen.
  • Das Substrat 302 kann Bondpads 303 auf einer ersten Seite des Substrats 302 zum Verbinden mit den gestapelten Dies 308 sowie Bondpads 304 auf einer zweiten Seite des Substrats 302, wobei die zweite Seite der ersten Seite des Substrats 302 gegenüberliegt, zum Verbinden mit leitfähigen Verbindungselementen 314 haben. Bei einigen Ausführungsformen werden die Bondpads 303 und 304 durch Erzeugen von Aussparungen (nicht dargestellt) in dielektrischen Schichten (nicht dargestellt) auf der ersten und der zweiten Seite des Substrats 302 hergestellt. Die Aussparungen können so erzeugt werden, dass die Bondpads 303 und 304 in die dielektrischen Schichten eingebettet werden. Bei anderen Ausführungsformen werden die Aussparungen weggelassen, da die Bondpads 303 und 304 auf der dielektrischen Schicht hergestellt werden können. Bei einigen Ausführungsformen umfassen die Bondpads 303 und 304 eine dünne Seed-Schicht (nicht dargestellt), die aus Kupfer, Titan, Nickel, Gold, Palladium oder dergleichen oder einer Kombination davon besteht. Das leitfähige Material der Bondpads 303 und 304 kann über der dünnen Seed-Schicht abgeschieden werden. Das leitfähige Material kann durch elektrochemische Plattierung, stromlose Plattierung, CVD, ALD, PVD oder dergleichen oder eine Kombination davon abgeschieden werden. Bei einer Ausführungsform ist das leitfähige Material der Bondpads 303 und 304 Kupfer, Wolfram, Aluminium, Silber, Gold oder dergleichen oder eine Kombination davon.
  • Bei einer Ausführungsform sind die Bondpads 303 und 304 UBMs, die drei Schichten aus leitfähigen Materialien aufweisen, wie etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Ein Durchschnittsfachmann dürfte jedoch erkennen, dass es zahlreiche geeignete Anordnungen von Materialien und Schichten, wie etwa eine Anordnung Chrom / Chrom-Kupfer-Legierung / Kupfer / Gold, eine Anordnung Titan / Titan-Wolfram / Kupfer oder eine Anordnung Kupfer / Nickel / Gold, gibt, die für die Herstellung der Bondpads 303 und 304 geeignet sind. Alle geeigneten Materialien oder Materialschichten, die für die Bondpads 303 und 304 verwendet werden können, sollen vollständig innerhalb des Schutzumfangs der vorliegenden Anmeldung liegen. Bei einigen Ausführungsformen verlaufen die Durchkontaktierungen 306 durch das Substrat 302 und sie verbinden mindestens ein Bondpad 303 mit mindestens einem Bondpad 304.
  • Bei der dargestellten Ausführungsform werden die gestapelten Dies 308 durch Drahtverbindungen 310 mit dem Substrat 302 verbunden, aber es können auch andere Verbindungen verwendet werden, wie etwa leitfähige Kontakthügel. Bei einer Ausführungsform sind die gestapelten Dies 308 gestapelte Speicher-Dies. Die gestapelten Speicher-Dies 308 können zum Beispiel leistungsarme (low-power; LP) Speichermodule mit doppelter Datenflussrate (double data rate; DDR) sein, wie etwa LPDDR1, LPDDR2, LPDDP3, LPDDR4 oder ähnliche Speichermodule.
  • Die gestapelten Dies 308 und die Drahtverbindungen 310 können mit einem Formmaterial 312 verkapselt werden. Das Formmaterial 312 kann zum Beispiel durch Formpressen auf den gestapelten Dies 308 und den Drahtverbindungen 310 hergestellt werden. Bei einigen Ausführungsformen ist das Formmaterial 312 eine Formmasse, ein Polymer, ein Epoxidharz, ein Siliziumoxid-Füllstoff oder dergleichen oder eine Kombination davon. Zum Härten des Formmaterials 312 kann eine Härtung durchgeführt werden, die eine thermische Härtung, eine UV-Härtung oder dergleichen oder eine Kombination davon sein kann.
  • Bei einigen Ausführungsformen werden die gestapelten Dies 308 und die Drahtverbindungen 310 in dem Formmaterial 312 vergraben, und nach der Härtung des Formmaterials 312 wird ein Planarisierungsprozess, wie etwa ein Schleifprozess, durchgeführt, um überschüssige Teile des Formmaterials 312 zu entfernen und eine im Wesentlichen planare Oberfläche für das zweite Package 300 bereitzustellen.
  • Nachdem das zweite Package 300 hergestellt worden ist, wird es mittels der leitenden Verbindungselemente 314, der Bondpads 304 und der Metallisierungsstruktur 106 mechanisch und elektrisch mit dem ersten Package 200 verbunden. Bei einigen Ausführungsformen können die gestapelten Dies 308 durch die Durchkontaktierungen 306, die leitfähigen Verbindungselemente 314 und die Durchkontaktierungen 112 mit den integrierten Schaltkreis-Dies 114 verbunden werden.
  • Die leitfähigen Verbindungselemente 314 können den vorstehend beschriebenen leitfähigen Verbindungselementen 152 ähnlich sein, weshalb ihre Beschreibung hier nicht wiederholt wird, aber die leitfähigen Verbindungselemente 314 und die leitfähigen Verbindungselemente 152 müssen nicht gleich sein. Die leitfähigen Verbindungselemente 314 können auf einer Seite des Substrats 302, die den gestapelten Dies 308 gegenüberliegt, in den Öffnungen 178 angeordnet sein. Bei einigen Ausführungsformen kann außerdem ein Lötresist (nicht einzeln bezeichnet) auf der Seite des Substrats hergestellt werden, die den gestapelten Dies 308 gegenüberliegt. Die leitfähigen Verbindungselemente 314 können in Öffnungen in dem Lötresist so angeordnet werden, dass sie mit leitfähigen Strukturelementen (z. B. den Bondpads 304) in dem Substrat 302 elektrisch und mechanisch verbunden werden. Das Lötresist kann zum Schützen von Bereichen des Substrats 302 vor äußerer Beschädigung verwendet werden.
  • Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente 314 vor dem Bonden mit einem Flussmittel (nicht dargestellt), wie etwa einem No-Clean-Flussmittel, beschichtet. Die leitfähigen Verbindungselemente 314 können in das Flussmittel eingetaucht werden, oder das Flussmittel kann auf die leitfähigen Verbindungselemente 314 aufgesprüht werden. Bei einer anderen Ausführungsform kann das Flussmittel auf die Oberflächen der Metallisierungsstruktur 106 aufgebracht werden.
  • Bei einigen Ausführungsformen kann auf die leitfähigen Verbindungselemente 314 optional ein Epoxidharz-Flussmittel (nicht dargestellt) aufgebracht werden, bevor sie aufgeschmolzen werden, wobei zumindest ein Teil des Epoxidharz-Teils des Epoxidharz-Flussmittels zurückbleibt, nachdem das zweite Package 300 an dem ersten Package 200 befestigt worden ist.
  • Zwischen dem ersten Package 200 und dem zweiten Package 300 kann eine Unterfüllung (nicht dargestellt) so hergestellt werden, dass sie die leitfähigen Verbindungselemente 314 umschließt. Die Unterfüllung kann die Spannung reduzieren und die Verbindungsstellen schützen, die durch die Aufschmelzung der leitfähigen Verbindungselemente 314 entstehen. Die Unterfüllung kann mit einem Kapillarfluss-Verfahren hergestellt werden, nachdem das erste Package 200 befestigt worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor das erste Package 200 befestigt wird. Bei Ausführungsformen, bei denen das Epoxidharz-Flussmittel aufgebracht wird, kann dieses als die Unterfüllung fungieren.
  • Die Bondung zwischen dem zweiten Package 300 und dem ersten Package 200 kann eine Lötbondung sein. Bei einer Ausführungsform wird das zweite Package 300 mit einem Aufschmelzprozess an das erste Package 200 gebondet. Während dieses Aufschmelzprozesses sind die leitfähigen Verbindungselemente 314 in Kontakt mit den Bondpads 304 und der Metallisierungsstruktur 106, um das zweite Package 300 physisch und elektrisch mit dem ersten Package 200 zu verbinden. Nach dem Bondprozess kann an der Grenzfläche zwischen der Metallisierungsstruktur 106 und den leitfähigen Verbindungselementen 314 sowie an der Grenzfläche zwischen den leitfähigen Verbindungselementen 314 und den Bondpads 304 (nicht dargestellt) eine intermetallische Verbindung (IMC; nicht dargestellt) entstehen.
  • Ein Vereinzelungsprozess wird durch Zersägen entlang von Ritzgrabenbereichen z. B. zwischen dem ersten Package-Bereich 600 und dem zweiten Package-Bereich 602 durchgeführt. Durch das Zersägen wird der erste Package-Bereich 600 von dem zweiten Package-Bereich 602 vereinzelt. Die resultierenden vereinzelten ersten und zweiten Packages 200 und 300 stammen aus dem ersten Package-Bereich 600 oder dem zweiten Package-Bereich 602. Bei einigen Ausführungsformen wird der Vereinzelungsprozess durchgeführt, nachdem das zweite Package 300 an dem ersten Package 200 befestigt worden ist. Bei anderen Ausführungsformen (nicht dargestellt) wird der Vereinzelungsprozess durchgeführt, bevor das zweite Package 300 an dem ersten Package 200 befestigt wird, zum Beispiel nachdem das Trägersubstrat 100 abgelöst worden ist und die Öffnungen 178 hergestellt worden sind.
  • In 15 wird das erste Package 200 unter Verwendung der leitfähigen Verbindungselemente 152 an ein Package-Substrat 400 montiert. Das Package-Substrat 400 kann aus einem Halbleitermaterial, wie etwa Silizium, Germanium, Diamant oder dergleichen, bestehen. Alternativ können auch zusammengesetzte Materialien, wie etwa Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid oder Kombinationen davon, und dergleichen verwendet werden. Außerdem kann das Package-Substrat 400 ein SOI-Substrat sein. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie etwa epitaxialem Silizium, Germanium, Siliziumgermanium, SOI, SGOI oder Kombinationen davon. Das Package-Substrat 400 basiert bei einer anderen Ausführungsform auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin(BT)-Harz oder andere Leiterplatten-Materialien oder -Schichten. Aufbauschichten, wie etwa ABF, oder andere Schichtstoffe können ebenfalls für das Package-Substrat 400 verwendet werden.
  • Das Package-Substrat 400 kann aktive und passive Bauelemente (nicht dargestellt) umfassen. Wie ein Durchschnittsfachmann erkennen dürfte, kann eine breite Palette von Bauelementen, wie etwa Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen, zum Erfüllen der Struktur- und Funktionsanforderungen an den Entwurf für die Package-Struktur 500 verwendet werden. Die Bauelemente können mit allen geeigneten Verfahren hergestellt werden.
  • Das Package-Substrat 400 kann außerdem Metallisierungsschichten und Durchkontaktierungen (nicht dargestellt) und Bondpads 402 über den Metallisierungsschichten und Durchkontaktierungen aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen hergestellt werden und sind so konzipiert, dass sie die verschiedenen Bauelemente zu einem funktionellen Schaltkreis verbinden. Die Metallisierungsschichten können aus wechselnden Schichten aus einem Dielektrikum (z. B. einem dielektrischen Low-k-Material) und einem leitfähigen Material (z. B. Kupfer) bestehen, wobei Durchkontaktierungen die Schichten aus dem leitfähigen Material miteinander verbinden, und sie können mit einem geeigneten Verfahren (wie etwa Abscheidung, einem Single- oder Dual-Damascene-Prozess oder dergleichen) hergestellt werden. Bei einigen Ausführungsformen ist das Package-Substrat 400 im Wesentlichen frei von aktiven und passiven Bauelementen.
  • Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente 152 aufgeschmolzen, um das erste Package 200 an den Bondpads 402 zu befestigen. Die leitfähigen Verbindungselemente 152 verbinden das Package-Substrat 400, das Metallisierungsschichten aufweist, elektrisch und/oder physisch mit dem ersten Package 200. Bei einigen Ausführungsformen können passive Bauelemente, z. B. Bauelemente zur Oberflächenmontage (SMDs; nicht dargestellt), vor der Montage auf das Package-Substrat 400 an dem ersten Package 200 befestigt (z. B. an die Bondpads 402 gebondet) werden. Bei diesen Ausführungsformen können die passiven Bauelemente an die gleiche Oberfläche des ersten Packages 200 wie die leitfähigen Verbindungselemente 152 gebondet werden.
  • Auf die leitfähigen Verbindungselemente 152 kann ein Epoxidharz-Flussmittel (nicht dargestellt) aufgebracht werden, bevor sie aufgeschmolzen werden, wobei zumindest ein Teil des Epoxidharz-Teils des Epoxidharz-Flussmittels zurückbleibt, nachdem das erste Package 200 an dem Package-Substrat 400 befestigt worden ist. Dieser verbliebene Epoxidharz-Teil kann als eine Unterfüllung zum Reduzieren der Spannung und zum Schützen der Verbindungsstellen fungieren, die durch die Aufschmelzung der leitfähigen Verbindungselemente 152 entstehen. Bei einigen Ausführungsformen kann eine Unterfüllung (nicht dargestellt) zwischen dem ersten Package 200 und dem Package-Substrat 400 so hergestellt werden, dass sie die leitfähigen Verbindungselemente 152 umschließt. Die Unterfüllung kann mit einem Kapillarfluss-Verfahren hergestellt werden, nachdem das erste Package 200 befestigt worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor das erste Package 200 befestigt wird.
  • Die 16 bis 19 zeigen Schnittansichten einer weiteren Package-Struktur gemäß einigen Ausführungsformen. Die Ausführungsform in den 16 bis 19 ist der Ausführungsform ähnlich, die in den 1 bis 15 dargestellt ist, mit der Ausnahme, dass diese Ausführungsform einen Leitungsführungs-Die 160 umfasst, der Durchkontaktierungen 170 hat, die durch das Substrat 162 des Leitungsführungs-Dies 160 verlaufen. Einzelheiten zu dieser Ausführungsform, die denen für die zuvor beschriebene Ausführungsform ähnlich sind, werden hier nicht wiederholt.
  • In 16 ist der Leitungsführungs-Die 160 mit den Durchkontaktierungen 170 dargestellt. Einzelheiten zu dieser Ausführungsform des Leitungsführungs-Dies 160, die denen für die zuvor beschriebene Ausführungsform des Leitungsführungs-Dies 160 ähnlich sind, werden hier nicht wiederholt.
  • Bei dieser Ausführungsform verlaufen die Durchkontaktierungen 170 von der Metallisierungsstruktur 161 der Verbindungsstruktur 163 durch das Substrat 162 zu einer Rückseite des Substrats 162. Die Durchkontaktierungen 170 können auf der Rückseite des Substrats 162 freigelegt werden, und der freigelegte Teil kann mit einem darüber befindlichen leitfähigen Strukturelement (z. B. Metallisierungsstrukturen in einer darüber befindlichen Umverteilungsstruktur) elektrisch verbunden werden.
  • Obwohl zwei Durchkontaktierungen 170 in dem Leitungsführungs-Die 160 dargestellt sind, dürfte klar sein, dass es mehr oder weniger Durchkontaktierungen 170 in jedem Leitungsführungs-Die 160 geben kann.
  • 17 zeigt eine Zwischenstufe der Bearbeitung, die den vorstehend beschriebenen 7A und 7B entspricht, und die Beschreibung wird hier nicht wiederholt. In 17 werden die Leitungsführungs-Dies 160 an die integrierten Schaltkreis-Dies 114 gebondet. Bei einigen Ausführungsformen werden die Die-Verbindungselemente 168 der Leitungsführungs-Dies 160 an die kurzen Die-Verbindungselemente 126B der integrierten Schaltkreis-Dies 114 gebondet. Bei anderen Ausführungsformen werden die Die-Verbindungselemente 168 so an die Metallpads 122 gebondet, dass sich die kurzen Die-Verbindungselemente 126B nicht über diesen Metallpads 122 befinden. Bei einigen Ausführungsformen verbinden die Leitungsführungs-Dies 160 benachbarte integrierte Schaltkreis-Dies 114 elektrisch miteinander und mit darüber befindlichen leitfähigen Strukturelementen, und sie ermöglichen eine erhöhte Leitungsführungsdichte gegenüber Strukturen, die lediglich eine vorderseitige Umverteilungsstruktur (wie etwa die vorderseitige Umverteilungsstruktur 131 von 10) umfassen.
  • Ähnlich wie bei der vorhergehenden Ausführungsform kann die Höhe H2 der Leitungsführungs-Dies 160 zunächst kleiner als die Höhe H1 der langen Die-Verbindungselemente 126A sein. Bei dieser Ausführungsform wird die Höhendifferenz zwischen H1 und H2 in einem späteren Planarisierungsprozess (z. B. durch Schleifen des Verkapselungsmaterials 130) beseitigt, sodass die Durchkontaktierungen 170 des Leitungsführungs-Dies 160 Oberseiten haben, die auf gleicher Höhe mit Oberseiten der langen Die-Verbindungselemente 126A und der Durchkontaktierungen 112 sind (siehe z. B. 18). Bei einigen Ausführungsformen kann die Höhe H2 der Leitungsführungs-Dies 160 zunächst etwa gleich der Höhe H1 der langen Die-Verbindungselemente 126A sein, und es ist keine Nivellierung erforderlich, um sie auf die gleiche Höhe zu bringen.
  • 18 zeigt die Weiterbearbeitung der Struktur von 17. Die Bearbeitung zwischen diesen Figuren ist der Bearbeitung ähnlich, die vorstehend in den 8 bis 12 dargestellt ist und unter Bezugnahme auf diese Figuren beschrieben worden ist, wobei 12 eine Zwischenstufe ist, die 18 entspricht, und die Beschreibungen werden hier nicht wiederholt.
  • In 18 werden die Durchkontaktierungen 170 der Leitungsführungs-Dies 160 physisch und elektrisch mit Metallisierungsstrukturen und Durchkontaktierungen 132 der vorderseitigen Umverteilungsstruktur 131 verbunden. Die Durchkontaktierungen 170 können die Leitungsführung und Signalübertragung in der vorderseitigen Umverteilungsstruktur 131 vereinfachen.
  • 19 zeigt die Weiterbearbeitung der Struktur von 18. Die Bearbeitung zwischen diesen Figuren ist der Bearbeitung ähnlich, die vorstehend in den 13 bis 15 dargestellt ist und unter Bezugnahme auf diese Figuren beschrieben worden ist, wobei 14 eine Zwischenstufe ist, die 19 entspricht, und die Beschreibungen werden hier nicht wiederholt.
  • In 19 ist das Package 200, das den Leitungsführungs-Die 160 mit den Durchkontaktierungen 170 umfasst, Bestandteil der Package-Struktur 500. Einzelheiten zu dieser Ausführungsform, die denen für die zuvor beschriebene Ausführungsform ähnlich sind, werden hier nicht wiederholt.
  • Durch Verwenden eines Leitungsführungs-Dies, der einen oder mehrere Dies in der Package-Struktur verbindet, kann die Leitungsführungsdichte der Package-Struktur erhöht werden. Bei einigen Ausführungsformen ist der Leitungsführungs-Die ein Leitungsführungs-Die mit kleinen Rasterabständen, sodass der Rasterabstand (z. B. Leitungsbreite und -abstand) der Leitungsführung kleiner als der Rasterabstand einer typischen Umverteilungsstruktur ist. Der Leitungsführungs-Die kann ein integriertes passives Bauelement (IPD), ein Bauelement zur Oberflächenmontage (SMD), ein Leitungsführungs-Die, der frei von aktiven und passiven Bauelementen ist, ein integrierter Schaltkreis-Die oder dergleichen sein. Der Leitungsführungs-Die kann mit der Vorderseite an die Vorderseite eines oder mehrerer Dies gebondet werden. Außerdem kann der Leitungsführungs-Die in dem gleichen Verkapselungsmaterial wie der eine oder die mehreren Dies verkapselt werden. Bei einigen Ausführungsformen kann eine vorderseitige Umverteilungsstruktur für das Package mit dem einen oder den mehreren Dies und dem Leitungsführungs-Die über einer Leitungsführungs-Die-Finne angeordnet werden, sodass sich der Leitungsführungs-Die zwischen dem einen oder den mehreren Dies und der vorderseitigen Umverteilungsstruktur befindet. Die Ausführungsformen der vorliegenden Erfindung können einen Leitungsführungs-Die umfassen, der eine Leitungsführungsdichte hat, die 66-mal größer als die Leitungsführungsdichte einer typischen Umverteilungsstruktur ist. Darüber hinaus kann die Package-Struktur mit dem Leitungsführungs-Die eine geringere Durchbiegung haben, und sie kann in einer Weise hergestellt werden, die im Vergleich zu einer anderen Package-Struktur Zeit spart, bei der eine ähnliche Leitungsführungsdichte in der Umverteilungsstruktur angestrebt wird.
  • Bei einer Ausführungsform umfasst ein Package eine erste Package-Struktur, die Folgendes aufweist: einen ersten integrierten Schaltkreis-Die, der eine aktive Seite und eine Rückseite hat, wobei die aktive Seite Die-Verbindungselemente aufweist; einen zweiten integrierten Schaltkreis-Die, der zu dem ersten integrierten Schaltkreis-Die benachbart ist, wobei der zweite integrierte Schaltkreis-Die eine aktive Seite und eine Rückseite hat, wobei die aktive Seite Die-Verbindungselemente aufweist; einen Leitungsführungs-Die, der an den ersten integrierten Schaltkreis-Die und den zweiten integrierten Schaltkreis-Die gebondet ist, wobei der Leitungsführungs-Die eine Vorderseite und eine Rückseite hat, wobei die Vorderseite des Leitungsführungs-Dies Die-Verbindungselemente aufweist, die an die aktiven Seiten des ersten integrierten Schaltkreis-Dies und des zweiten integrierten Schaltkreis-Dies gebondet sind, wobei der Leitungsführungs-Die den ersten integrierten Schaltkreis-Die mit dem zweiten integrierten Schaltkreis-Die elektrisch verbindet; ein Verkapselungsmaterial, das den ersten integrierten Schaltkreis-Die, den zweiten integrierten Schaltkreis-Die und den Leitungsführungs-Die verkapselt; und eine erste Umverteilungsstruktur auf, und in elektrischer Verbindung mit, den Die-Verbindungselementen des ersten integrierten Schaltkreis-Dies und des zweiten integrierten Schaltkreis-Dies, wobei der Leitungsführungs-Die zwischen der ersten Umverteilungsstruktur und dem ersten integrierten Schaltkreis-Die und dem zweiten integrierten Schaltkreis-Die angeordnet ist.
  • Ausführungsformen können ein oder mehrere der folgenden Merkmale haben. Bei dem Package weist die erste Package-Struktur weiterhin eine erste Durchkontaktierung auf, die zu dem ersten integrierten Schaltkreis-Die benachbart ist, wobei die erste Durchkontaktierung durch das Verkapselungsmaterial verläuft. Das Package weist weiterhin eine zweite Package-Struktur auf, die mittels einer ersten Gruppe von leitfähigen Verbindungselementen an die erste Durchkontaktierung gebondet ist. Bei dem Package weist die erste Package-Struktur weiterhin eine zweite Umverteilungsstruktur über und in elektrischer Verbindung mit der ersten Durchkontaktierung auf, wobei die zweite Umverteilungsstruktur zwischen dem ersten integrierten Schaltkreis-Die und der zweiten Package-Struktur angeordnet ist. Das Package weist weiterhin ein Package-Substrat auf, das mittels einer zweiten Gruppe von leitfähigen Verbindungselementen an die erste Umverteilungsstruktur der ersten Package-Struktur gebondet ist. Bei dem Package verläuft das Verkapselungsmaterial zwischen dem Leitungsführungs-Die und dem ersten und dem zweiten integrierten Schaltkreis-Die, wobei das Verkapselungsmaterial die Die-Verbindungselemente des Leitungsführungs-Dies umschließt. Bei dem Package verläuft das Verkapselungsmaterial zwischen dem Leitungsführungs-Die und der ersten Umverteilungsstruktur. Bei dem Package weist der Leitungsführungs-Die Folgendes auf: ein Substrat; eine Verbindungsstruktur auf dem Substrat, wobei die Verbindungsstruktur Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten umfasst; und Die-Verbindungselemente, die mit den Metallisierungsstrukturen der Verbindungsstruktur elektrisch verbunden sind. Bei dem Package weist der Leitungsführungs-Die weiterhin eine Durchkontaktierung auf, die durch das Substrat verläuft, wobei die Durchkontaktierung physisch und elektrisch mit der ersten Umverteilungsstruktur verbunden ist. Bei dem Package weist der Leitungsführungs-Die aktive oder passive Bauelemente auf. Bei dem Package ist der Leitungsführungs-Die im Wesentlichen frei von aktiven und passiven Bauelementen.
  • Bei einer Ausführungsform umfasst ein Verfahren das Herstellen eines ersten Packages mit den folgenden Schritten: Herstellen eines elektrischen Verbindungselements über einem Trägersubstrat; Befestigen einer Rückseite eines ersten Dies an dem Trägersubstrat unter Verwendung einer Klebstoffschicht, wobei der erste Die zu dem elektrischen Verbindungselement benachbart ist; Befestigen einer Rückseite eines zweiten Dies an dem Trägersubstrat unter Verwendung einer Klebstoffschicht, wobei der zweite Die zu dem ersten Die benachbart ist; Bonden eines Leitungsführungs-Dies an aktive Seiten des ersten und des zweiten Dies unter Verwendung von Die-Verbindungselementen auf dem Leitungsführungs-Die, wobei der Leitungsführungs-Die den ersten und den zweiten Die elektrisch verbindet; Verkapseln des ersten Dies, des zweiten Dies, des Leitungsführungs-Dies und des elektrischen Verbindungselements mit einer Formmasse; Herstellen einer ersten Umverteilungsstruktur über dem ersten Die, dem zweiten Die, dem Leitungsführungs-Die, der Formmasse und dem elektrischen Verbindungselement; und Entfernen des Trägersubstrats. Das Verfahren umfasst weiterhin das Bonden eines zweiten Packages an das erste Package unter Verwendung einer ersten Gruppe von leitfähigen Verbindungselementen, wobei sich das zweite Package dicht an den Rückseiten des ersten Dies und des zweiten Dies befindet.
  • Ausführungsformen können ein oder mehrere der folgenden Merkmale haben. Das Verfahren umfasst weiterhin das Herstellen einer zweiten Umverteilungsstruktur über den Rückseiten des ersten Dies und des zweiten Dies und über einem ersten Ende des elektrischen Verbindungselements, wobei die zweite Umverteilungsstruktur mit dem elektrischen Verbindungselement elektrisch verbunden wird und das zweite Package an die zweite Umverteilungsstruktur gebondet wird. Bei dem Verfahren verläuft die Formmasse zwischen dem Leitungsführungs-Die und dem ersten und dem zweiten Die, wobei die Formmasse die Die-Verbindungselemente des Leitungsführungs-Dies umschließt. Bei dem Verfahren verläuft die Formmasse zwischen dem Leitungsführungs-Die und der ersten Umverteilungsstruktur. Das Verfahren umfasst weiterhin das Planarisieren der Formmasse, sodass Die-Verbindungselemente auf aktiven Seiten des ersten und des zweiten Dies und das elektrische Verbindungselement Oberflächen auf gleichem Niveau haben. Bei dem Verfahren weist der Leitungsführungs-Die Folgendes auf: ein Substrat; eine Verbindungsstruktur auf dem Substrat, wobei die Verbindungsstruktur Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten umfasst; eine Durchkontaktierung, die durch das Substrat verläuft, wobei die Durchkontaktierung physisch und elektrisch mit der ersten Umverteilungsstruktur verbunden ist; und Die-Verbindungselemente, die mit den Metallisierungsstrukturen der Verbindungsstruktur elektrisch verbunden sind. Bei dem Verfahren sind die zweite und eine vierte Gruppe von Die-Verbindungselementen des ersten und des zweiten Dies zu dem Leitungsführungs-Die benachbart, und sie verlaufen von einer Vorderseite des Leitungsführungs-Dies zu dessen Rückseite. Bei dem Verfahren haben die Die-Verbindungselemente der zweiten und der vierten Gruppe von Die-Verbindungselementen eine erste Höhe, und der Leitungsführungs-Die hat eine zweite Höhe, wobei die erste Höhe größer als die zweite Höhe ist.
  • Bei einer Ausführungsform umfasst ein Verfahren das Herstellen eines ersten Packages mit den folgenden Schritten: Herstellen eines elektrischen Verbindungselements über einem Trägersubstrat; Anbringen oder Anheften eines ersten Dies an das Trägersubstrat, wobei eine aktive Seite des ersten Dies eine erste Gruppe und eine zweite Gruppe von Die-Verbindungselementen aufweist, wobei die aktive Seite einer Rückseite gegenüberliegt und der erste Die zu dem elektrischen Verbindungselement benachbart ist; Anbringen oder Anheften eines zweiten Dies an das Trägersubstrat, wobei eine aktive Seite des zweiten Dies eine dritte Gruppe und eine vierte Gruppe von Die-Verbindungselementen aufweist, wobei die aktive Seite einer Rückseite gegenüberliegt und der zweite Die zu dem ersten Die benachbart ist; Bonden eines Leitungsführungs-Dies an den ersten und den zweiten Die unter Verwendung der ersten und der dritten Gruppe von Die-Verbindungselementen; Verkapseln des ersten Dies, des zweiten Dies, des Leitungsführungs-Dies und des elektrischen Verbindungselements mit einer Formmasse; Herstellen einer Umverteilungsstruktur über der aktiven Seite des ersten Dies, der Formmasse und dem elektrischen Verbindungselement, wobei die Umverteilungsstruktur mit der zweiten und der vierten Gruppe von Die-Verbindungselementen und dem elektrischen Verbindungselement elektrisch verbunden wird; und Entfernen des Trägersubstrats. Das Verfahren umfasst weiterhin das Bonden eines zweiten Packages an das erste Package unter Verwendung einer ersten Gruppe von leitfähigen Verbindungselementen, wobei sich das zweite Package dicht an einer Rückseite des Leitungsführungs-Dies befindet.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Package mit einer ersten Package-Struktur, die Folgendes umfasst: einen ersten integrierten Schaltkreis-Die, der eine aktive Seite und eine Rückseite hat, wobei die aktive Seite Die-Verbindungselemente aufweist; einen zweiten integrierten Schaltkreis-Die, der zu dem ersten integrierten Schaltkreis-Die benachbart ist, wobei der zweite integrierte Schaltkreis-Die eine aktive Seite und eine Rückseite hat, wobei die aktive Seite Die-Verbindungselemente aufweist; einen Leitungsführungs-Die, der an den ersten integrierten Schaltkreis-Die und den zweiten integrierten Schaltkreis-Die gebondet ist, wobei der Leitungsführungs-Die eine Vorderseite und eine Rückseite hat, wobei die Vorderseite des Leitungsführungs-Dies Die-Verbindungselemente aufweist, die an die aktive Seiten des ersten integrierten Schaltkreis-Dies und des zweiten integrierten Schaltkreis-Dies gebondet sind, wobei der Leitungsführungs-Die den ersten integrierten Schaltkreis-Die mit dem zweiten integrierten Schaltkreis-Die elektrisch verbindet; ein Verkapselungsmaterial, das den ersten integrierten Schaltkreis-Die, den zweiten integrierten Schaltkreis-Die und den Leitungsführungs-Die verkapselt; und eine erste Umverteilungsstruktur auf und in elektrischer Verbindung mit den Die-Verbindungselementen des ersten integrierten Schaltkreis-Dies und des zweiten integrierten Schaltkreis-Dies, wobei der Leitungsführungs-Die zwischen der ersten Umverteilungsstruktur und dem ersten und dem zweiten integrierten Schaltkreis-Die angeordnet ist.
  2. Package nach Anspruch 1, wobei die erste Package-Struktur weiterhin eine erste Durchkontaktierung aufweist, die zu dem ersten integrierten Schaltkreis-Die benachbart ist, wobei die erste Durchkontaktierung durch das Verkapselungsmaterial verläuft.
  3. Package nach Anspruch 2, das weiterhin eine zweite Package-Struktur aufweist, die mittels einer ersten Gruppe von leitfähigen Verbindungselementen an die erste Durchkontaktierung gebondet ist.
  4. Package nach Anspruch 3, wobei die erste Package-Struktur weiterhin eine zweite Umverteilungsstruktur über und in elektrischer Verbindung mit der ersten Durchkontaktierung aufweist, wobei die zweite Umverteilungsstruktur zwischen dem ersten integrierten Schaltkreis-Die und der zweiten Package-Struktur angeordnet ist.
  5. Package nach Anspruch 3 oder 4, das weiterhin ein Package-Substrat aufweist, das mittels einer zweiten Gruppe von leitfähigen Verbindungselementen an die erste Umverteilungsstruktur der ersten Package-Struktur gebondet ist.
  6. Package nach einem der vorhergehenden Ansprüche, wobei das Verkapselungsmaterial zwischen dem Leitungsführungs-Die und dem ersten und dem zweiten integrierten Schaltkreis-Die verläuft, wobei das Verkapselungsmaterial die Die-Verbindungselemente des Leitungsführungs-Dies umschließt.
  7. Package nach einem der vorhergehenden Ansprüche, wobei das Verkapselungsmaterial zwischen dem Leitungsführungs-Die und der ersten Umverteilungsstruktur verläuft.
  8. Package nach einem der vorhergehenden Ansprüche, wobei der Leitungsführungs-Die Folgendes aufweist: ein Substrat; eine Verbindungsstruktur auf dem Substrat, wobei die Verbindungsstruktur Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten umfasst; und Die-Verbindungselemente, die mit den Metallisierungsstrukturen der Verbindungsstruktur elektrisch verbunden sind.
  9. Package nach Anspruch 8, wobei der Leitungsführungs-Die weiterhin eine Durchkontaktierung aufweist, die durch das Substrat verläuft, wobei die Durchkontaktierung physisch und elektrisch mit der ersten Umverteilungsstruktur verbunden ist.
  10. Package nach einem der vorhergehenden Ansprüche, wobei der Leitungsführungs-Die aktive oder passive Vorrichtungen aufweist.
  11. Package nach einem der vorhergehenden Ansprüche, wobei der Leitungsführungs-Die im Wesentlichen frei von aktiven und passiven Vorrichtungen ist.
  12. Verfahren umfassend: Herstellen eines ersten Packages mit den folgenden Schritten: Herstellen eines elektrischen Verbindungselements über einem Trägersubstrat, Befestigen einer Rückseite eines ersten Dies an dem Trägersubstrat unter Verwendung einer Klebstoffschicht, wobei der erste Die zu dem elektrischen Verbindungselement benachbart ist, Befestigen einer Rückseite eines zweiten Dies an dem Trägersubstrat unter Verwendung einer Klebstoffschicht, wobei der zweite Die zu dem ersten Die benachbart ist, Bonden eines Leitungsführungs-Dies an aktive Seiten des ersten und des zweiten Dies unter Verwendung von Die-Verbindungselementen auf dem Leitungsführungs-Die, wobei der Leitungsführungs-Die den ersten und den zweiten Die elektrisch verbindet, Verkapseln des ersten Dies, des zweiten Dies, des Leitungsführungs-Dies und des elektrischen Verbindungselements mit einer Formmasse, Herstellen einer ersten Umverteilungsstruktur über dem ersten Die, dem zweiten Die, dem Leitungsführungs-Die, der Formmasse und dem elektrischen Verbindungselement, und Entfernen des Trägersubstrats; und Bonden eines zweiten Packages an das erste Package unter Verwendung einer ersten Gruppe von leitfähigen Verbindungselementen, wobei sich das zweite Package dicht an den Rückseiten des ersten Dies und des zweiten Dies befindet.
  13. Verfahren nach Anspruch 12, das weiterhin Folgendes umfasst: Herstellen einer zweiten Umverteilungsstruktur über den Rückseiten des ersten Dies und des zweiten Dies und über einem ersten Ende des elektrischen Verbindungselements, wobei die zweite Umverteilungsstruktur mit dem elektrischen Verbindungselement elektrisch verbunden wird und das zweite Package an die zweite Umverteilungsstruktur gebondet wird.
  14. Verfahren nach Anspruch 12 oder 13, wobei die Formmasse zwischen dem Leitungsführungs-Die und dem ersten und dem zweiten Die verläuft, wobei die Formmasse die Die-Verbindungselemente des Leitungsführungs-Dies umschließt.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei die Formmasse zwischen dem Leitungsführungs-Die und der ersten Umverteilungsstruktur verläuft.
  16. Verfahren nach einem der Ansprüche 12 bis 15, das weiterhin das Planarisieren der Formmasse umfasst, sodass Die-Verbindungselemente auf aktiven Seiten des ersten und des zweiten Dies und das elektrische Verbindungselement Oberflächen auf gleichem Niveau haben.
  17. Verfahren nach einem der Ansprüche 12 bis 16, wobei der Leitungsführungs-Die Folgendes aufweist: ein Substrat; eine Verbindungsstruktur auf dem Substrat, wobei die Verbindungsstruktur Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten umfasst; eine Durchkontaktierung, die durch das Substrat verläuft, wobei die Durchkontaktierung physisch und elektrisch mit der ersten Umverteilungsstruktur verbunden ist; und Die-Verbindungselemente, die mit den Metallisierungsstrukturen der Verbindungsstruktur elektrisch verbunden sind.
  18. Verfahren mit den folgenden Schritten: Herstellen eines ersten Packages mit den folgenden Schritten: Herstellen eines elektrischen Verbindungselements über einem Trägersubstrat, Anbringen eines ersten Dies an das Trägersubstrat, wobei eine aktive Seite des ersten Dies eine erste Gruppe und eine zweite Gruppe von Die-Verbindungselementen aufweist, wobei die aktive Seite einer Rückseite gegenüberliegt und der erste Die zu dem elektrischen Verbindungselement benachbart ist, Anbringen eines zweiten Dies an das Trägersubstrat, wobei eine aktive Seite des zweiten Dies eine dritte Gruppe und eine vierte Gruppe von Die-Verbindungselementen aufweist, wobei die aktive Seite einer Rückseite gegenüberliegt und der zweite Die zu dem ersten Die benachbart ist, Bonden eines Leitungsführungs-Dies an den ersten und den zweiten Die unter Verwendung der ersten und der dritten Gruppe von Die-Verbindungselementen, Verkapseln des ersten Dies, des zweiten Dies, des Leitungsführungs-Dies und des elektrischen Verbindungselements mit einer Formmasse, Herstellen einer Umverteilungsstruktur über der aktiven Seite des ersten Dies, der Formmasse und dem elektrischen Verbindungselement, wobei die Umverteilungsstruktur mit der zweiten und der vierten Gruppe von Die-Verbindungselementen und dem elektrischen Verbindungselement elektrisch verbunden wird, und Entfernen des Trägersubstrats; und Bonden eines zweiten Packages an das erste Package unter Verwendung einer ersten Gruppe von leitfähigen Verbindungselementen, wobei sich das zweite Package dicht an einer Rückseite des Leitungsführungs-Dies befindet.
  19. Verfahren nach Anspruch 18, wobei die zweite und die vierte Gruppe von Die-Verbindungselementen des ersten und des zweite Dies zu dem Leitungsführungs-Die benachbart sind und von einer Vorderseite des Leitungsführungs-Dies zu dessen Rückseite verlaufen.
  20. Verfahren nach Anspruch 18 oder 19, wobei die Die-Verbindungselemente der zweiten und der vierten Gruppe von Die-Verbindungselementen eine erste Höhe haben und der Leitungsführungs-Die eine zweite Höhe hat, wobei die erste Höhe größer als die zweite Höhe ist.
DE102018102086.4A 2017-11-15 2018-01-31 Halbleiter-packages und verfahren zu deren herstellung Pending DE102018102086A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762586509P 2017-11-15 2017-11-15
US62/586,509 2017-11-15
US15/877,123 2018-01-22
US15/877,123 US11177201B2 (en) 2017-11-15 2018-01-22 Semiconductor packages including routing dies and methods of forming same

Publications (1)

Publication Number Publication Date
DE102018102086A1 true DE102018102086A1 (de) 2019-05-16

Family

ID=66335363

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018102086.4A Pending DE102018102086A1 (de) 2017-11-15 2018-01-31 Halbleiter-packages und verfahren zu deren herstellung

Country Status (2)

Country Link
KR (1) KR102331050B1 (de)
DE (1) DE102018102086A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112435981A (zh) * 2020-09-30 2021-03-02 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
CN113130420A (zh) * 2021-03-19 2021-07-16 南通越亚半导体有限公司 一种嵌埋封装结构及其制造方法
EP3958307A4 (de) * 2019-05-20 2022-09-21 Huawei Technologies Co., Ltd. Chip-gehäusestruktur und chip-verpackungsverfahren
US20220367211A1 (en) * 2020-01-17 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device and Methods of Manufacture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130062761A1 (en) * 2011-09-09 2013-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Structures for Semiconductor Devices
US20170250138A1 (en) * 2016-02-26 2017-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140131854A1 (en) * 2012-11-13 2014-05-15 Lsi Corporation Multi-chip module connection by way of bridging blocks
US9252065B2 (en) * 2013-11-22 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
US20150364422A1 (en) * 2014-06-13 2015-12-17 Apple Inc. Fan out wafer level package using silicon bridge
US9355963B2 (en) * 2014-09-26 2016-05-31 Qualcomm Incorporated Semiconductor package interconnections and method of making the same
US9595496B2 (en) * 2014-11-07 2017-03-14 Qualcomm Incorporated Integrated device package comprising silicon bridge in an encapsulation layer
US10163856B2 (en) * 2015-10-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuit structure and method of forming

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130062761A1 (en) * 2011-09-09 2013-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Structures for Semiconductor Devices
US20170250138A1 (en) * 2016-02-26 2017-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3958307A4 (de) * 2019-05-20 2022-09-21 Huawei Technologies Co., Ltd. Chip-gehäusestruktur und chip-verpackungsverfahren
US20220367211A1 (en) * 2020-01-17 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device and Methods of Manufacture
CN112435981A (zh) * 2020-09-30 2021-03-02 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
CN113130420A (zh) * 2021-03-19 2021-07-16 南通越亚半导体有限公司 一种嵌埋封装结构及其制造方法

Also Published As

Publication number Publication date
KR20200135758A (ko) 2020-12-03
KR102331050B1 (ko) 2021-12-02

Similar Documents

Publication Publication Date Title
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102017117810B4 (de) Halbleiterpackage, sowie vorrichtung mit umverteilungsschichten und verfahrenzu dessen herstellung
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102018112657A1 (de) Halbleitergehäuse und verfahren zu seinem herstellen
DE102018130035B4 (de) Package und verfahren
DE102019121201A1 (de) Integrierte fan-out-packages und verfahren zum bilden derselben
DE102018121879B4 (de) Verfahren zur Herstellung eines Halbleiter-Package
DE102018127314B4 (de) Integriertes Schaltkreis-Package und Verfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102019114984B4 (de) Package für integrierte schaltungen und verfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102021102227B4 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102018122228A1 (de) Integriertes Multichip-Fan-Out-Package
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102017118183B4 (de) Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung
DE102018105052B4 (de) Halbleiter-Package und Verfahren
DE102017102534B4 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung
DE102020108481A1 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren
DE102020116106B4 (de) Halbleitervorrichtungen und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication