DE102018102086A1 - Halbleiter-packages und verfahren zu deren herstellung - Google Patents
Halbleiter-packages und verfahren zu deren herstellung Download PDFInfo
- Publication number
- DE102018102086A1 DE102018102086A1 DE102018102086.4A DE102018102086A DE102018102086A1 DE 102018102086 A1 DE102018102086 A1 DE 102018102086A1 DE 102018102086 A DE102018102086 A DE 102018102086A DE 102018102086 A1 DE102018102086 A1 DE 102018102086A1
- Authority
- DE
- Germany
- Prior art keywords
- die
- package
- integrated circuit
- dies
- routing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 82
- 239000004065 semiconductor Substances 0.000 title description 26
- 238000004519 manufacturing process Methods 0.000 title description 19
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 175
- 239000000758 substrate Substances 0.000 claims description 101
- 238000001465 metallisation Methods 0.000 claims description 65
- 239000000463 material Substances 0.000 claims description 48
- 150000001875 compounds Chemical class 0.000 claims description 20
- 238000000465 moulding Methods 0.000 claims description 20
- 238000005538 encapsulation Methods 0.000 claims description 15
- 239000012790 adhesive layer Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 abstract description 31
- 238000004891 communication Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 41
- 229920002120 photoresistant polymer Polymers 0.000 description 33
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 22
- 229910052802 copper Inorganic materials 0.000 description 22
- 239000010949 copper Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- 229910052719 titanium Inorganic materials 0.000 description 15
- 239000011295 pitch Substances 0.000 description 14
- 238000000059 patterning Methods 0.000 description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 11
- 239000004593 Epoxy Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000004907 flux Effects 0.000 description 10
- 238000007747 plating Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 239000011162 core material Substances 0.000 description 8
- 238000004528 spin coating Methods 0.000 description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 238000000227 grinding Methods 0.000 description 7
- 239000012778 molding material Substances 0.000 description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 6
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 239000005388 borosilicate glass Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 229920002577 polybenzoxazole Polymers 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910000673 Indium arsenide Inorganic materials 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 238000010309 melting process Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- -1 SOI Chemical compound 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- ZTXONRUJVYXVTJ-UHFFFAOYSA-N chromium copper Chemical compound [Cr][Cu][Cr] ZTXONRUJVYXVTJ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000000742 single-metal deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
- H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
- H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/08265—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1413—Square or rectangular array
- H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/165—Material
- H01L2224/16501—Material at the bonding interface
- H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73209—Bump and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73259—Bump and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/85424—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85439—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85444—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85447—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85455—Nickel (Ni) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/85464—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/85466—Titanium (Ti) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/85484—Tungsten (W) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92124—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/19011—Structure including integrated passive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Bei einer Ausführungsform umfasst ein Package eine erste Package-Struktur, die Folgendes aufweist: einen ersten integrierten Schaltkreis-Die, der eine aktive Seite und eine Rückseite hat, wobei die aktive Seite Die-Verbindungselemente aufweist; einen zweiten integrierten Schaltkreis-Die, der zu dem ersten integrierten Schaltkreis-Die benachbart ist, wobei der zweite integrierte Schaltkreis-Die eine aktive Seite und eine Rückseite hat, wobei die aktive Seite Die-Verbindungselemente aufweist; einen Leitungsführungs-Die mit Die-Verbindungselementen, die an die aktiven Seiten des ersten integrierten Schaltkreis-Dies und des zweiten integrierten Schaltkreis-Dies gebondet sind, wobei der Leitungsführungs-Die den ersten integrierten Schaltkreis-Die mit dem zweiten integrierten Schaltkreis-Die elektrisch verbindet; ein Verkapselungsmaterial, das den ersten integrierten Schaltkreis-Die, den zweiten integrierten Schaltkreis-Die und den Leitungsführungs-Die verkapselt; und eine erste Umverteilungsstruktur auf, und in elektrischer Verbindung mit, den Die-Verbindungselementen des ersten integrierten Schaltkreis-Dies und des zweiten integrierten Schaltkreis-Dies.
Description
- Diese Anmeldung beansprucht die Priorität der am 15. November 2017 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 62/586.509 und dem Titel „Semiconductor Packages and Methods of Forming Same“ („Halbleiter-Packages und Verfahren zu deren Herstellung“), die durch Bezugnahme aufgenommen ist.
- Hintergrund der Erfindung
- Die Halbleiter-Branche hat ein rasches Wachstum auf Grund von ständigen Verbesserungen bei der Integrationsdichte verschiedener elektronischer Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) erfahren. Größtenteils ist diese Verbesserung der Integrationsdichte auf wiederholte Reduzierungen der kleinsten Strukturbreite zurückzuführen, wodurch mehr Komponenten auf einer gegebenen Fläche integriert werden können. Da die Forderung nach der Verkleinerung von elektronischen Bauelementen stärker geworden ist, ist ein Bedarf an kreativeren Verkapselungsverfahren für Halbleiter-Dies entstanden. Ein Beispiel für diese Verkapselungssysteme ist die Package-on-Package(PoP)-Technologie. Bei einem PoP-Bauelement wird ein oberes Halbleiter-Package auf ein unteres Halbleiter-Package gestapelt, um einen hohen Integrationsgrad und eine hohe Komponentendichte zu erzielen. Die PoP-Technologie ermöglicht im Allgemeinen die Herstellung von Halbleiter-Bauelementen mit verbesserten Funktionalitäten und kleinen Anschlussflächen auf einer Leiterplatte (PCB).
- Figurenliste
- Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
- Die
1 bis15 zeigen Schnittansichten und Draufsichten von Zwischenstufen bei einem Prozess zur Herstellung einer Package-Struktur gemäß einigen Ausführungsformen. - Die
16 bis19 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung einer Package-Struktur gemäß einigen Ausführungsformen. - Detaillierte Beschreibung
- Die nachstehende Beschreibung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
- Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Das Bauelement kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
- Ausführungsformen, die hier beschrieben werden, können in einem bestimmten Zusammenhang erörtert werden, und zwar mit einer Package-Struktur [z. B. einer Package-on-Package(PoP)-Struktur], die einen Leitungsführungs-Die umfasst, der eine oder mehrere Dies in der Package-Struktur verbindet. Bei einigen Ausführungsformen ist der Leitungsführungs-Die ein Leitungsführungs-Die mit kleinen Rasterabständen, sodass der Rasterabstand (z. B. Leitungsbreite und -abstand) der Leitungsführung kleiner als der Rasterabstand einer typischen Umverteilungsstruktur ist. Der Leitungsführungs-Die kann ein integriertes passives Bauelement (IPD), ein Bauelement zur Oberflächenmontage (SMD), ein Leitungsführungs-Die, der frei von aktiven und passiven Bauelementen ist, ein integrierter Schaltkreis-Die oder dergleichen sein. Der Leitungsführungs-Die kann mit der Vorderseite an die Vorderseite eines oder mehrerer Dies gebondet werden. Außerdem kann der Leitungsfiihrungs-Die in dem gleichen Verkapselungsmaterial wie der eine oder die mehreren Dies verkapselt werden. Bei einigen Ausführungsformen kann eine vorderseitige Umverteilungsstruktur für das Package mit dem einen oder den mehreren Dies und dem Leitungsführungs-Die über einer Leitungsführungs-Die-Finne angeordnet werden, sodass sich der Leitungsführungs-Die zwischen dem einen oder den mehreren Dies und der vorderseitigen Umverteilungsstruktur befindet. Die Ausführungsformen der vorliegenden Erfindung können einen Leitungsführungs-Die umfassen, der eine Leitungsführungsdichte hat, die fünfmal größer als die Leitungsführungsdichte einer typischen Umverteilungsstruktur ist.
- Darüber hinaus gelten die Grundsätze der vorliegenden Erfindung für jede Package-Struktur mit einem oder mehreren Halbleiter-Dies. Bei weiteren Ausführungsformen werden andere Anwendungsmöglichkeiten in Betracht gezogen, wie etwa andere Package-Arten oder andere Konfigurationen, die ein Durchschnittsfachmann beim Lesen dieser Beschreibung ohne Weiteres erkennen dürfte. Es ist zu beachten, dass Ausführungsformen, die hier erörtert werden, nicht unbedingt jede Komponente oder jedes Element erläutern müssen, die/das in einer Struktur vorhanden sein kann. Zum Beispiel können Mehrfachdarstellungen einer Komponente aus der Figur ausgelassen werden, zum Beispiel wenn die Beschreibung einer der Komponenten ausreichend sein kann, um Aspekte der Ausführungsform zu vermitteln. Darüber hinaus können Verfahrensausführungsformen, die hier erörtert werden, als Ausführungsformen erörtert werden, die in einer bestimmten Reihenfolge ausgeführt werden, aber andere Verfahrensausführungsformen können in jeder logischen Reihenfolge ausgeführt werden.
- Die
1 bis15 zeigen Schnittansichten und Draufsichten von Zwischenstufen bei einem Prozess zur Herstellung einer ersten Package-Struktur gemäß einigen Ausführungsformen.1 zeigt ein Trägersubstrat100 und eine Ablöseschicht102 , die auf dem Trägersubstrat100 hergestellt ist. Außerdem sind ein erster Package-Bereich600 und ein zweiter Package-Bereich602 für die Herstellung eines ersten Packages bzw. eines zweiten Packages dargestellt. - Das Trägersubstrat
100 kann ein Glas-Trägersubstrat, ein Keramik-Trägersubstrat oder dergleichen sein. Das Trägersubstrat100 kann ein Wafer sein, sodass mehrere Packages gleichzeitig auf dem Trägersubstrat100 hergestellt werden können. Die Ablöseschicht102 kann aus einem Material auf Polymerbasis bestehen, das zusammen mit dem Trägersubstrat100 von den darüber befindlichen Strukturen, die in späteren Schritten hergestellt werden, entfernt werden kann. Bei einigen Ausführungsformen ist die Ablöseschicht102 ein durch Wärme ablösbares Material auf Epoxidbasis, das beim Erwärmen sein Haftvermögen verliert, wie etwa eine LTHC-Ablösebeschichtung (LTHC: Licht-Wärme-Umwandlung). Bei anderen Ausführungsformen kann die Ablöseschicht102 ein Ultraviolett(UV)-Klebstoff sein, der sein Haftvermögen verliert, wenn er mit UV-Licht bestrahlt wird. Die Ablöseschicht102 kann als eine Flüssigkeit verteilt werden und gehärtet werden, sie kann eine Laminatschicht, mit der das Trägersubstrat100 beschichtet wird, oder dergleichen sein. Die Oberseite der Ablöseschicht102 kann egalisiert werden und kann ein hohes Maß an Koplanarität haben. - In
2 werden eine dielektrische Schicht104 und eine Metallisierungsstruktur106 (die gelegentlich als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden) hergestellt. Die dielektrische Schicht104 wird auf der Ablöseschicht102 hergestellt. Die Unterseite der dielektrischen Schicht104 kann in Kontakt mit der Oberseite der Ablöseschicht102 sein. Bei einigen Ausführungsformen besteht die dielektrische Schicht104 aus einem Polymer, wie etwa Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen. Bei anderen Ausführungsformen besteht die dielektrische Schicht104 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, Phosphorsilicatglas (PSG) Borsilicatglas (BSG), Borphosphorsilicatglas (BPSG) oder dergleichen; oder dergleichen. Die dielektrische Schicht104 kann mit einem geeigneten Abscheidungsverfahren wie Schleuderbeschichtung, chemische Aufdampfung (CVD), Laminierung oder dergleichen oder einer Kombination davon hergestellt werden. - Die Metallisierungsstruktur
106 wird auf der dielektrischen Schicht104 hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur106 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht104 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit mehreren Teilschichten sein kann, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur106 . Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall umfassen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Dann werden das Fotoresist und Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden wird. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freiliegende Teile der Seed-Schicht entfernt, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa durch Nass- oder Trockenätzung. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur106 . - In
3 wird auf der Metallisierungsstruktur106 und der dielektrischen Schicht104 eine dielektrische Schicht108 hergestellt. Bei einigen Ausführungsformen besteht die dielektrische Schicht108 aus einem Polymer, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann und unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen besteht die dielektrische Schicht108 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG; oder dergleichen. Die dielektrische Schicht108 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden. Die dielektrische Schicht108 wird dann strukturiert, um Öffnungen herzustellen, sodass Teile der Metallisierungsstruktur106 freigelegt werden. Die Strukturierung kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schicht108 , wenn diese ein lichtempfindliches Material ist, oder durch Ätzen, zum Beispiel anisotropes Ätzen. - Die dielektrischen Schichten
104 und108 und die Metallisierungsstruktur106 können als eine rückseitige Umverteilungsstruktur110 bezeichnet werden. Bei der dargestellten Ausführungsform umfasst die rückseitige Umverteilungsstruktur110 die zwei dielektrischen Schichten104 und108 und eine Metallisierungsstruktur106 . Bei anderen Ausführungsformen kann die rückseitige Umverteilungsstruktur110 jede Anzahl von dielektrischen Schichten, Metallisierungsstrukturen und leitfähigen Durchkontaktierungen umfassen. Durch Wiederholen der Prozesse zur Herstellung der Metallisierungsstruktur106 und der dielektrischen Schicht108 können eine oder mehrere weitere Metallisierungsstrukturen und dielektrische Schichten in der rückseitigen Umverteilungsstruktur110 hergestellt werden. Während der Herstellung einer Metallisierungsstruktur können leitfähige Durchkontaktierungen (nicht dargestellt) dadurch hergestellt werden, dass die Seed-Schicht und ein leitfähiges Material der Metallisierungsstruktur in der Öffnung der darunter befindlichen dielektrischen Schicht abgeschieden werden. Die leitfähigen Durchkontaktierungen können daher die verschiedenen Metallisierungsstrukturen miteinander verbinden und elektrisch koppeln. - In
4 werden elektrische Verbindungselemente112 hergestellt. Die elektrischen Verbindungselemente112 verlaufen durch ein später abgeschiedenes Verkapselungsmaterial130 (siehe9 ) und können nachstehend als Durchkontaktierungen112 bezeichnet werden. Als ein Beispiel für die Herstellung der Durchkontaktierungen112 wird eine Seed-Schicht über der rückseitigen Umverteilungsstruktur110 , z. B. der dielektrischen Schicht108 , und den freiliegenden Teilen der Metallisierungsstruktur106 hergestellt, wie gezeigt ist. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit mehreren Teilschichten aus unterschiedlichen Materialien sein kann. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Auf der Seed-Schicht wird ein Fotoresist hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den Durchkontaktierungen. Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall umfassen, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen. Das Fotoresist und Teile der Seed-Schicht, auf denen das leitfähige Material nicht abgeschieden wird, werden entfernt. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freiliegende Teile der Seed-Schicht entfernt, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa durch Nass- oder Trockenätzung. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die Durchkontaktierungen112 . - In
5 werden integrierte Schaltkreis-Dies14 mit einem Klebstoff116 an die Ablöseschicht102 angeklebt. Es ist zwar dargestellt, dass zwei integrierte Schaltkreis-Dies114 jeweils in dem ersten Package-Bereich600 und dem zweiten Package-Bereich602 angeklebt werden, aber es dürfte klar sein, dass mehr oder weniger integrierte Schaltkreis-Dies114 in jedem Package-Bereich angeklebt werden können. Zum Beispiel kann nur ein integrierter Schaltkreis-Die114 in jeden Bereich geklebt werden. Die integrierten Schaltkreis-Dies114 können Logik-Dies (z. B. zentrale Verarbeitungseinheit, Microcontroller usw.), Speicher-Dies [z. B. ein dynamischer Direktzugriffsspeicher(DRAM)-Die, ein statischer Direktzugriffsspeicher(SRAM)-Die usw.], Power-Management-Dies [z. B. ein PMIC-Die (PMIC: integrierter Power-Management-Schaltkreis)], Hochfrequenz-Dies, Sensor-Dies, MEMS-Dies (MEMS: mikroelektromechanisches System), Signalverarbeitungs-Dies [z. B. ein DSP-Die (DSP: digitale Signalverarbeitung)], Front-End-Dies [z. B. analoge Front-End(AFE)-Dies] oder dergleichen oder eine Kombination davon sein. Außerdem können bei einigen Ausführungsformen die integrierten Schaltkreis-Dies114 unterschiedliche Größen (z. B. unterschiedliche Höhen und/oder Flächeninhalte) haben, und bei anderen Ausführungsformen können die integrierten Schaltkreis-Dies114 die gleiche Größe (z. B. die gleichen Höhen und/oder Flächeninhalte) haben. - Bevor die integrierten Schaltkreis-Dies
114 an die Ablöseschicht102 angeklebt werden, können sie mit Herstellungsverfahren bearbeitet werden, die zum Herstellen von integrierten Schaltkreisen in den integrierten Schaltkreis-Dies114 geeignet sind. Zum Beispiel können die integrierten Schaltkreis-Dies114 jeweils ein Halbleitersubstrat118 , wie etwa dotiertes oder undotiertes Silizium, oder eine aktive Schicht eines Halbleiter-auf-Isolator(SOI)-Substrats aufweisen. Das Halbleitersubstrat118 kann Folgendes umfassen: ein anderes Halbleitermaterial, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Andere Substrate, wie etwa mehrschichtige oder Gradient-Substrate, können ebenfalls verwendet werden. In und/oder auf dem Halbleitersubstrat118 können Bauelemente, wie etwa Transistoren, Dioden, Kondensatoren, Widerstände usw., hergestellt werden, die durch eine Verbindungsstruktur120 , die zum Beispiel von Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten auf dem Halbleitersubstrat118 gebildet wird, zu einem integrierten Schaltkreis miteinander verbunden werden können. Die Verbindungsstruktur120 kann bei einigen Ausführungsformen mit einem Single- oder Dual-Damascene-Prozess hergestellt werden. - Die integrierten Schaltkreis-Dies
114 weisen weiterhin Pads122 , wie etwa Kupferpads oder Aluminiumpads, auf, zu denen Außenanschlüsse hergestellt werden. Die Pads122 befinden sich auf Seiten, die als aktive Seiten der integrierten Schaltkreis-Dies114 bezeichnet werden können. Passivierungsschichten124 werden auf den integrierten Schaltkreis-Dies114 hergestellt und können auch auf Teilen der Pads122 hergestellt werden. Öffnungen verlaufen durch die Passivierungsschicht124 zu den Pads122 . In den Öffnungen durch die Passivierungsschicht124 befinden sich Die-Verbindungselemente126 , wie etwa leitfähige Säulen (die zum Beispiel ein Metall, wie etwa Kupfer, aufweisen), die mit jeweiligen Pads122 mechanisch und elektrisch verbunden sind. Die Die-Verbindungselemente126 können zum Beispiel durch Plattierung oder dergleichen hergestellt werden. Die Die-Verbindungselemente126 verbinden die jeweiligen integrierten Schaltkreise der integrierten Schaltkreis-Dies114 elektrisch. - Wie in
5 gezeigt ist, können Die-Verbindungselemente126 (z. B. Die-Verbindungselemente126A und126B ) der integrierten Schaltkreis-Dies114 unterschiedliche Konfigurationen haben. Bei einigen Ausführungsformen haben die integrierten Schaltkreis-Dies114 kurze Die-Verbindungselemente126B und lange Die-Verbindungselemente126A . Die kurzen Die-Verbindungselemente126B lassen Platz für später zu befestigende Leitungsführungs-Dies (siehe z. B.7A) , wobei außerdem die Dicke der Package-Struktur auf einem Minimum gehalten wird. Durch die langen Die-Verbindungselemente126A können die integrierten Schaltkreis-Dies114 mit einer später herzustellenden vorderseitigen Umverteilungsstruktur131 (siehe z. B.10 ) elektrisch verbunden werden, wobei sich der Leitungsführungs-Die zwischen den integrierten Schaltkreis-Dies114 und der vorderseitigen Umverteilungsstruktur131 befindet. Bei einigen Ausführungsformen können diese kurzen und langen Die-Verbindungselemente mit ähnlichen Prozessen hergestellt werden, wobei die kurzen Die-Verbindungselemente126B einen zusätzlichen Prozess (z. B. einen Ätzprozess) durchlaufen, um sie zu kürzen. Bei einigen Ausführungsformen werden die langen Die-Verbindungselemente126A in einem anderen Herstellungsprozess als die kurzen Die-Verbindungselemente126B hergestellt. Zum Beispiel können die langen Die-Verbindungselemente126A mit einem ersten Herstellungsprozess (z. B. einem ersten Plattierungsprozess) hergestellt werden und anschließend mit einer Maske bedeckt werden, während die kurzen Die-Verbindungselemente126B mit einem zweiten Herstellungsprozess (z. B. einem zweiten Plattierungsprozess) hergestellt werden. - Der Klebstoff
116 befindet sich auf den Rückseiten der integrierten Schaltkreis-Dies114 und klebt die integrierten Schaltkreis-Dies114 an die Ablöseschicht102 an. Der Klebstoff116 kann jeder geeignete Klebstoff, ein Epoxidharz, eine Die-Befestigungsschicht (DAF) oder dergleichen sein. Bei einigen Ausführungsformen hat der Klebstoff eine Dicke in dem Bereich von etwa 5 µm bis etwa 30 µm, wobei die Dicke in einer Richtung senkrecht zu der Rückseite des jeweiligen integrierten Schaltkreis-Dies114 gemessen wird. Der Klebstoff116 kann auf eine Rückseite der integrierten Schaltkreis-Dies114 , wie etwa auf eine Rückseite des jeweiligen Halbleiterwafers, oder über der Oberfläche des Trägersubstrats100 aufgebracht werden. Die integrierten Schaltkreis-Dies114 können zum Beispiel durch Zersägen oder Zertrennen vereinzelt werden und können mit dem Klebstoff116 zum Beispiel unter Verwendung eines Pick-and-Place-Geräts an die Ablöseschicht102 angeklebt werden. - In
6 ist ein Leitungsführungs-Die160 dargestellt. Der Leitungsführungs-Die160 kann ein integriertes passives Bauelement (IPD), ein Bauelement zur Oberflächenmontage (SMD), ein Leitungsführungs-Die, der frei von aktiven und passiven Bauelementen ist, ein integrierter Schaltkreis-Die oder dergleichen sein. Der Leitungsführungs-Die160 kann mit ähnlichen Verfahren bearbeitet werden, wie sie vorstehend für die integrierten Schaltkreis-Dies114 beschrieben worden sind. Zum Beispiel kann der Leitungsführungs-Die160 ein Substrat162 , eine Verbindungsstruktur163 und Leitungsführungspads164 aufweisen. Das Substrat162 kann aus einem Halbleitermaterial bestehen, wie etwa aus dotiertem oder undotiertem Silizium, oder einer aktiven Schicht eines Halbleiter-auf-Isolator(SOI)-Substrats. Das Substrat162 kann Folgendes umfassen: ein anderes Halbleitermaterial, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Andere Substrate, wie etwa mehrschichtige oder Gradient-Substrate, können ebenfalls verwendet werden. - Die Verbindungsstrukturen
163 werden zum Beispiel von Metallisierungsstrukturen161 in einer oder mehreren dielektrischen Schichten auf dem Substrat162 gebildet. Die Verbindungsstrukturen163 werden bei einigen Ausführungsformen mit einem Single- oder Dual-Damascene-Prozess hergestellt. Bei einigen Ausführungsformen sind die Metallisierungsstrukturen161 der Verbindungsstruktur163 Metallisierungsstrukturen mit kleinen Rasterabständen, sodass der Rasterabstand (z. B. Leitungsbreite und -abstand) der Metallisierungsstrukturen kleiner als der Rasterabstand einer normalen Umverteilungsstruktur ist. Bei einigen Ausführungsformen beträgt die Leitungsbreite der Metallisierungsstrukturen mit kleinen Rasterabständen etwa 0,03 µm bis etwa 12 µm, z. B. etwa 0,4 µm, und der Abstand zwischen den Leitungen der Metallisierungsstrukturen mit kleinen Rasterabständen beträgt ebenfalls etwa 0,03 µm bis etwa 12 µm, z. B. etwa 0,4 µm. - Bei einigen Ausführungsformen ist der Leitungsführungs-Die
160 frei von aktiven und passiven Bauelementen und wird zum Übertragen von Signalen zwischen den integrierten Schaltkreis-Dies114 verwendet. Bei einigen Ausführungsformen können Bauelemente, wie etwa Transistoren, Dioden, Kondensatoren, Widerstände usw., in und/oder auf dem Substrat162 hergestellt werden, und sie können durch die Verbindungsstrukturen163 zu einem integrierten Schaltkreis miteinander verbunden werden. - Der Leitungsführungs-Die
160 weist weiterhin Pads164 , wie etwa Kupferpads oder Aluminiumpads, auf, zu denen Außenanschlüsse hergestellt werden. Passivierungsschichten166 werden auf dem Leitungsführungs-Die160 hergestellt und können auch auf Teilen der Pads164 hergestellt werden. Öffnungen verlaufen durch die Passivierungsschichten166 zu den Pads164 . In den Öffnungen durch die Passivierungsschichten166 befinden sich Die-Verbindungselemente168 , wie etwa leitfähige Säulen (die zum Beispiel ein Metall, wie etwa Kupfer, mit oder ohne eine Lot-Verkapselungsschicht aufweisen), die mit den jeweiligen Pads164 mechanisch und elektrisch verbunden sind. Die Die-Verbindungselemente168 können zum Beispiel durch Plattierung oder dergleichen hergestellt werden. Die Die-Verbindungselemente168 sind mit den jeweiligen Metallisierungsstrukturen161 des Leitungsführungs-Dies160 elektrisch verbunden. - In den
7A und7B werden die Leitungsführungs-Dies160 an die integrierten Schaltkreis-Dies114 gebondet. Bei einigen Ausführungsformen werden die Die-Verbindungselemente168 der Leitungsführungs-Dies160 an die kurzen Die-Verbindungselemente126B der integrierten Schaltkreis-Dies114 gebondet. Bei anderen Ausführungsformen werden die Die-Verbindungselemente168 so an die Metallpads122 gebondet, dass sich die kurzen Die-Verbindungselemente126B nicht über diesen Metallpads122 befinden. Bei einigen Ausführungsformen verbinden die Leitungsführungs-Dies160 benachbarte integrierte Schaltkreis-Dies114 elektrisch miteinander, und sie ermöglichen eine erhöhte Leitungsführungsdichte gegenüber Strukturen, die lediglich eine vorderseitige Umverteilungsstruktur (wie etwa die vorderseitige Umverteilungsstruktur131 von10 ) umfassen. - Die Bondung zwischen den Leitungsführungs-Dies
160 und den integrierten Schaltkreis-Dies114 kann eine Lötbondung oder eine Metall-Metall-Direktbondung (wie etwa eine Kupfer-Kupfer- oder Zinn-Zinn-Bondung) sein. Bei einer Ausführungsform werden die Leitungsführungs-Dies160 mit einem Aufschmelzprozess an die integrierten Schaltkreis-Dies114 gebondet. Während dieses Aufschmelzprozesses sind die Die-Verbindungselemente168 in Kontakt mit den Die-Verbindungselementen126B , um die Leitungsführungs-Dies160 physisch und elektrisch mit den integrierten Schaltkreis-Dies114 zu verbinden. Nach dem Bondprozess kann an der Grenzfläche zwischen den Die-Verbindungselementen126 und den Die-Verbindungselementen168 eine intermetallische Verbindung (IMC; nicht dargestellt) entstehen. - Nachdem der Leitungsführungs-Die
160 an die integrierten Schaltkreis-Dies114 gebondet worden ist, ist er von dem am nächsten benachbarten langen Die-Verbindungselement126A durch einen AbstandD1 getrennt. Bei einigen Ausführungsformen ist der AbstandD1 größer als oder gleich etwa 2 µm, z. B. 3 µm. Der gebondete Leitungsführungs-Die hat außerdem eine HöheH2 , die von dem Metallpad122 bis zu einer Rückseite des Leitungsführungs-Dies160 gemessen wird. Diese HöheH2 ist kleiner als eine HöheH1 der langen Die-Verbindungselemente126A . Die HöheH1 der langen Die-Verbindungselemente126A wird von dem Metallpad122 bis zu einer Oberseite des Die-Verbindungselements126A gemessen. Bei einigen Ausführungsformen ist die HöheH1 um mindestens etwa 3 µm größer als die HöheH2 , zum Beispiel ist die HöheH1 um 4 µm größer als die HöheH2 . -
7B zeigt eine Draufsicht der Struktur von7A . Wie in7B gezeigt ist, kann es mehrere Leitungsführungs-Dies160 geben, die mit einem Paar integrierte Schaltkreis-Dies114 verbunden sind und zwischen dem Paar angeordnet sind. Die Schnittansicht von7A kann entweder entlang der LinieA -A oder der LinieB -B von7B erstellt werden.7B zeigt weiterhin, dass jeder der Leitungsführungs-Dies160 eine andere Anzahl und Konfiguration von Die-Verbindungselementen168 haben kann, wie etwa zwei, vier, sechs, zehn, zwanzig oder hundert Die-Verbindungselemente168 . - In
8 wird ein Verkapselungsmaterial130 auf den verschiedenen Komponenten abgeschieden. Das Verkapselungsmaterial130 kann eine Formmasse, ein Epoxidharz oder dergleichen sein und kann durch Formpressen, Pressspritzen oder dergleichen aufgebracht werden. Das Verkapselungsmaterial130 kann über dem Trägersubstrat100 abgeschieden werden, sodass die elektrischen Verbindungselemente112 , die langen Die-Verbindungselemente126A und die Leitungsführungs-Dies160 vergraben oder verdeckt werden. Das Verkapselungsmaterial130 verläuft zwischen den Leitungsführungs-Dies160 und den integrierten Schaltkreis-Dies114 , an die sie gebondet sind. Bei einigen Ausführungsformen umschließt das Verkapselungsmaterial130 die Die-Verbindungselemente168 der Leitungsführungs-Dies160 und die langen und kurzen Die-Verbindungselemente126A /126B der integrierten Schaltkreis-Dies114 . Dann kann das Verkapselungsmaterial130 gehärtet werden. - In
9 kann das Verkapselungsmaterial130 einen Schleifprozess durchlaufen, um die elektrischen Verbindungselemente112 und die langen Die-Verbindungselemente126A freizulegen. Nach dem Schleifprozess sind Oberseiten der elektrischen Verbindungselemente112 , der langen Die-Verbindungselemente126A und des Verkapselungsmaterials130 auf gleicher Höhe. Bei einigen Ausführungsformen kann der Schleifprozess weggelassen werden, zum Beispiel wenn die elektrischen Verbindungselemente112 und die langen Die-Verbindungselemente126A bereits freigelegt sind. Die elektrischen Verbindungselemente112 können nachstehend als Durchkontaktierungen112 bezeichnet werden. Bei einigen Ausführungsformen sind Rückseiten der Leitungsführungs-Dies160 nach dem Schleifprozess bedeckt. Bei einigen Ausführungsformen liegen zumindest Teile der Rückseiten der Leitungsführungs-Dies160 nach dem Schleifprozess frei. - In
10 wird eine vorderseitige Umverteilungsstruktur131 hergestellt. Die vorderseitige Umverteilungsstruktur131 umfasst dielektrische Schichten132 ,136 ,140 und144 und Metallisierungsstrukturen134 ,138 und142 . - Die Herstellung der vorderseitigen Umverteilungsstruktur
131 kann mit dem Abscheiden einer dielektrischen Schicht132 auf dem Verkapselungsmaterial130 , den Durchkontaktierungen112 und den Die-Verbindungselementen126A beginnen. Bei einigen Ausführungsformen besteht die dielektrische Schicht132 aus einem Polymer, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann und unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen besteht die dielektrische Schicht132 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG; oder dergleichen. Die dielektrische Schicht132 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden. - Dann wird die dielektrische Schicht
132 strukturiert. Durch die Strukturierung werden Öffnungen hergestellt, um Teile der Durchkontaktierungen112 und die langen Die-Verbindungselemente126A freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schicht132 , wenn sie aus einem lichtempfindlichen Material besteht, oder durch Ätzen, zum Beispiel durch eine anisotrope Ätzung. Wenn die dielektrische Schicht132 aus einem lichtempfindlichen Material besteht, kann sie nach der Belichtung entwickelt werden. - Auf der dielektrischen Schicht
132 werden Metallisierungsstrukturen134 mit Durchkontaktierungen hergestellt. Als ein Beispiel für die Herstellung der Metallisierungsstruktur134 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht132 und in Öffnungen durch die dielektrische Schicht132 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit mehreren Teilschichten aus unterschiedlichen Materialien sein kann. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Auf der Seed-Schicht wird dann ein Fotoresist hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht der Metallisierungsstruktur134 . Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden das Fotoresist und Teile der Seed-Schicht, auf denen das leitfähige Material nicht abgeschieden ist, entfernt. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freiliegende Teile der Seed-Schicht entfernt, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa durch Nass- oder Trockenätzung. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die Metallisierungsstruktur138 und Durchkontaktierungen. Die Durchkontaktierungen werden in Öffnungen durch die dielektrische Schicht132 z. B. zu den Durchkontaktierungen112 und/oder den langen Die-Verbindungselementen126A hergestellt. - Dieser Prozess kann für die dielektrischen Schichten
136 und140 und die Metallisierungsstrukturen und Durchkontaktierungen138 und142 wiederholt werden, um die Herstellung der Umverteilungsstruktur131 fortzusetzen. Die Materialien und Prozesse, die zum Herstellen dieser Schichten der Umverteilungsstruktur131 verwendet werden, können denen für die dielektrische Schicht132 und die Metallisierungsstruktur und Durchkontaktierungen134 ähnlich sein, und die Beschreibung wird hier nicht wiederholt. - Nach der Herstellung der Metallisierungsstruktur und der Durchkontaktierungen
142 wird die dielektrische Schicht144 auf der Metallisierungsstruktur142 und der dielektrischen Schicht140 abgeschieden. Bei einigen Ausführungsformen besteht die dielektrische Schicht144 aus einem Polymer, das ein lichtempfindliches Material, wie etwa PBO, Polyimid, BCB oder dergleichen, sein kann und unter Verwendung einer lithografischen Maske strukturiert werden kann. Bei anderen Ausführungsformen besteht die dielektrische Schicht144 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, PSG, BSG oder BPSG; oder dergleichen. Die dielektrische Schicht144 kann durch Schleuderbeschichtung, Laminierung, CVD oder dergleichen oder eine Kombination davon hergestellt werden. - In
11 wird dann die dielektrische Schicht144 strukturiert. Durch die Strukturierung werden Öffnungen hergestellt, um Teile der Metallisierungsstruktur142 freizulegen. Die Strukturierung kann mit einem geeigneten Verfahren erfolgen, wie etwa durch Belichten der dielektrischen Schicht144 , wenn sie aus einem lichtempfindlichen Material besteht, oder durch Ätzen, zum Beispiel durch eine anisotrope Ätzung. Wenn die dielektrische Schicht144 aus einem lichtempfindlichen Material besteht, kann sie nach der Belichtung entwickelt werden. - Die vorderseitige Umverteilungsstruktur
131 ist als ein Beispiel gezeigt. In der vorderseitigen Umverteilungsstruktur131 können mehr oder weniger dielektrische Schichten und Metallisierungsstrukturen hergestellt werden. Wenn weniger dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können vorstehend erörterte Schritte und Prozesse weggelassen werden. Wenn mehr dielektrische Schichten und Metallisierungsstrukturen hergestellt werden sollen, können vorstehend erörterte Schritte und Prozesse wiederholt werden. Ein Durchschnittsfachmann dürfte ohne weiteres erkennen, welche Schritte und Prozesse weggelassen oder wiederholt werden können. - Bei einigen Ausführungsformen können die Leitungsführungs-Dies
160 eine Leitungsführungsdichte haben, die etwa fünfmal größer als die Leitungsführungsdichte ist, die für die vorderseitige Umverteilungsstruktur131 möglich ist. Zum Beispiel können die Metallisierungsstrukturen der vorderseitigen Umverteilungsstruktur131 eine Leitungsbreite in dem Bereich von etwa 2 µm bis etwa 15 µm haben, und der Abstand zwischen den Leitungen der Metallisierungsstrukturen der vorderseitigen Umverteilungsstruktur131 kann ebenfalls in dem Bereich von etwa 2 µm bis etwa 15 µm liegen. Wie vorstehend dargelegt worden ist, können die Leitungsführungs-Dies160 eine Leitungsbreite/-abstand von 0,03 µm / 0,03 µm bis etwa 12 µm / 12 µm, z. B. etwa 0,4 µm / 0,4 µm, haben. - Somit kann bei Ausführungsformen, bei denen die Leitungsbreite und der Leitungsabstand der Leitungsführungs-Dies etwa 0,03 µm / 0,03 µm beträgt, die Leitungsführungsdichte der Leitungsführungs-Dies etwa 66-mal größer als die kleinste Leitungsführungsdichte der vorderseitigen Umverteilungsstruktur
131 und/oder etwa 500-mal größer als ihre größte Leitungsführungsdichte sein. Bei Ausführungsformen, bei denen die Leitungsbreite und der Leitungsabstand der Leitungsführungs-Dies etwa 0,4 µm / 0,4 µm beträgt, kann die Leitungsführungsdichte der Leitungsführungs-Dies etwa 5-mal größer als die kleinste Leitungsführungsdichte der vorderseitigen Umverteilungsstruktur131 und/oder etwa 375-mal größer als ihre größte Leitungsführungsdichte sein. Bei Ausführungsformen, bei denen die Leitungsbreite und der Leitungsabstand der Leitungsführungs-Dies etwa 12 µm / 12 µm beträgt, kann die Leitungsführungsdichte der Leitungsführungs-Dies etwa 6-mal größer als die kleinste Leitungsführungsdichte der vorderseitigen Umverteilungsstruktur131 und/oder etwa 1,25-mal größer als ihre größte Leitungsführungsdichte sein. - Weiterhin werden in
11 Pads150 auf einer Außenseite der vorderseitigen Umverteilungsstruktur131 hergestellt. Die Pads150 werden zum Verbinden mit leitfähigen Verbindungselementen152 (siehe12 ) verwendet und können als Metallisierungen unter dem Kontakthügel (UBMs)150 bezeichnet werden. Bei der dargestellten Ausführungsform werden die Pads150 durch Öffnungen durch die dielektrische Schicht144 zu der Metallisierungsstruktur142 hergestellt. Als ein Beispiel für die Herstellung der Pads150 wird eine Seed-Schicht (nicht dargestellt) über der dielektrischen Schicht144 hergestellt. Bei einigen Ausführungsformen ist die Seed-Schicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht mit mehreren Teilschichten sein kann, die aus unterschiedlichen Materialien bestehen. Bei einigen Ausführungsformen umfasst die Seed-Schicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seed-Schicht kann zum Beispiel durch PVD oder dergleichen hergestellt werden. Dann wird ein Fotoresist auf der Seed-Schicht hergestellt und strukturiert. Das Fotoresist kann durch Schleuderbeschichtung oder dergleichen hergestellt werden und kann für die Strukturierung belichtet werden. Die Struktur des Fotoresists entspricht den Pads150 . Durch die Strukturierung werden Öffnungen durch das Fotoresist hergestellt, um die Seed-Schicht freizulegen. In den Öffnungen des Fotoresists und auf den freigelegten Teilen der Seed-Schicht wird ein leitfähiges Material abgeschieden. Das leitfähige Material kann durch Plattierung, wie etwa Elektroplattierung oder stromlose Plattierung, oder dergleichen abgeschieden werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden das Fotoresist und Teile der Seed-Schicht entfernt, auf denen das leitfähige Material nicht abgeschieden wird. Das Fotoresist kann mit einem geeigneten Ablösungs- oder Stripping-Verfahren, wie etwa unter Verwendung eines Sauerstoff-Plasmas oder dergleichen, entfernt werden. Nachdem das Fotoresist entfernt worden ist, werden freiliegende Teile der Seed-Schicht entfernt, zum Beispiel mit einem geeigneten Ätzverfahren, wie etwa durch Nass- oder Trockenätzung. Die verbliebenen Teile der Seed-Schicht und das leitfähige Material bilden die Pads150 . Bei einer Ausführungsform, bei der die Pads150 anders hergestellt werden, können mehr Fotoresist- und Strukturierungsschritte verwendet werden. - In
12 werden leitfähige Verbindungselemente152 auf den UBMs150 hergestellt. Die leitfähigen Verbindungselemente152 können BGA-Verbindungselemente (BGA: Kugelgitter-Array), Lotkugeln, Metallsäulen, C4-Kontakthügel (C4: Chipverbindung mit kontrolliertem Kollaps), Mikrobumps, mit dem ENEPIG-Verfahren hergestellte Kontakthügel (ENEPIG: Electroless Nickel Electroless Palladium Immersion Gold) oder dergleichen sein. Die leitfähigen Verbindungselemente152 können ein leitfähiges Material aufweisen, wie etwa Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen, oder eine Kombination davon. Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente152 dadurch hergestellt, dass zunächst eine Schicht aus Lot mit solchen allgemein üblichen Verfahren wie Aufdampfung, Elektroplattierung, Drucken, Lotübertragung, Kugelplatzierung oder dergleichen hergestellt wird. Nachdem die Lotschicht auf der Struktur hergestellt worden ist, kann eine Aufschmelzung durchgeführt werden, um das Material in die gewünschten Kontakthügelformen zu bringen. Bei einer anderen Ausführungsform sind die leitfähigen Verbindungselemente152 Metallsäulen (wie etwa Kupfersäulen), die durch Sputtern, Drucken, Elektroplattierung, stromlose Plattierung, CVD oder dergleichen hergestellt werden. Die Metallsäulen können lotfrei sein und im Wesentlichen vertikale Seitenwände haben. Bei einigen Ausführungsformen wird eine metallische Verkapselungsschicht (nicht dargestellt) auf den Metallsäulen-Verbindungselementen152 hergestellt. Die metallische Verkapselungsschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold oder dergleichen oder eine Kombination davon umfassen und kann mit einem Plattierungsprozess hergestellt werden. - In
13 wird eine Trägersubstratablösung durchgeführt, um das Trägersubstrat100 von der rückseitigen Umverteilungsstruktur110 , z. B. der dielektrischen Schicht104 , abzulösen. Dadurch werden erste Packages200 jeweils in dem ersten Package-Bereich600 und dem zweiten Package-Bereich602 hergestellt. Bei einigen Ausführungsformen umfasst das Ablösen das Projizieren von Licht, wie etwa Laserlicht oder UV-Licht, auf die Ablöseschicht102 , sodass diese sich durch die Wärme des Lichts zersetzt und das Trägersubstrat100 entfernt werden kann. Die Struktur wird dann gewendet und auf einem Band176 platziert. Außerdem werden Öffnungen178 durch die dielektrische Schicht104 hergestellt, um Teile der Metallisierungsstruktur106 freizulegen. Die Öffnungen178 können zum Beispiel durch Laserbohren, Ätzen oder dergleichen hergestellt werden. - Die
14 und15 zeigen Schnittansichten von Zwischenstufen bei einem Prozess zur Herstellung einer Package-Struktur500 gemäß einigen Ausführungsformen. Die Package-Struktur500 kann als eine Package-on-Package(PoP)-Struktur bezeichnet werden. - In
14 wird ein zweites Package300 an dem ersten Package200 befestigt. Das zweite Package300 weist ein Substrat302 und einen oder mehrere gestapelte Dies308 (308A und308B ) auf, die mit dem Substrat302 verbunden sind. Obwohl nur ein einzelner Stapel von Dies308 (308A und308B ) dargestellt ist, können bei anderen Ausführungsformen mehrere gestapelte Dies308 (die jeweils einen oder mehrere gestapelte Dies umfassen können) nebeneinander angeordnet werden, sodass sie mit der gleichen Oberfläche des Substrats302 verbunden sind. Das Substrat302 kann ein Halbleitermaterial sein, wie etwa Silizium, Germanium, Diamant oder dergleichen. Bei einigen Ausführungsformen können auch zusammengesetzte Materialien, wie etwa Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid oder Kombinationen davon, und dergleichen verwendet werden. Außerdem kann das Substrat302 ein Halbleiter-auf-Isolator(SOI)-Substrat sein. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie etwa epitaxialem Silizium, Germanium, Siliziumgermanium, SOI, Siliziumgermanium auf Isolator (SGOI) oder Kombinationen davon. Das Substrat302 beruht bei einer anderen Ausführungsform auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin(BT)-Harz oder andere Leiterplatten-Materialien oder -Schichten. Aufbauschichten, wie etwa eine Ajinomoto-Aufbauschicht (ABF), oder andere Schichtstoffe können ebenfalls für das Substrat302 verwendet werden. - Das Substrat
302 kann aktive und passive Bauelemente (nicht dargestellt) umfassen. Wie ein Durchschnittsfachmann erkennen dürfte, kann eine breite Palette von Bauelementen, wie etwa Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen, zum Erfüllen der Struktur- und Funktionsanforderungen an den Entwurf für das zweite Package300 verwendet werden. Die Bauelemente können mit allen geeigneten Verfahren hergestellt werden. - Das Substrat
302 kann außerdem Metallisierungsschichten (nicht dargestellt) und Durchkontaktierungen306 aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen hergestellt werden und sind so konzipiert, dass sie die verschiedenen Bauelemente zu einem funktionellen Schaltkreis verbinden. Die Metallisierungsschichten können aus wechselnden Schichten aus einem Dielektrikum (z. B. einem dielektrischen Low-k-Material) und einem leitfähigen Material (z. B. Kupfer) bestehen, wobei Durchkontaktierungen die Schichten aus dem leitfähigen Material miteinander verbinden, und sie können mit einem geeigneten Verfahren (wie etwa Abscheidung, einem Single- oder Dual-Damascene-Prozess oder dergleichen) hergestellt werden. Bei einigen Ausführungsformen ist das Substrat302 im Wesentlichen frei von aktiven und passiven Bauelementen. - Das Substrat
302 kann Bondpads303 auf einer ersten Seite des Substrats302 zum Verbinden mit den gestapelten Dies308 sowie Bondpads304 auf einer zweiten Seite des Substrats302 , wobei die zweite Seite der ersten Seite des Substrats302 gegenüberliegt, zum Verbinden mit leitfähigen Verbindungselementen314 haben. Bei einigen Ausführungsformen werden die Bondpads303 und304 durch Erzeugen von Aussparungen (nicht dargestellt) in dielektrischen Schichten (nicht dargestellt) auf der ersten und der zweiten Seite des Substrats302 hergestellt. Die Aussparungen können so erzeugt werden, dass die Bondpads303 und304 in die dielektrischen Schichten eingebettet werden. Bei anderen Ausführungsformen werden die Aussparungen weggelassen, da die Bondpads303 und304 auf der dielektrischen Schicht hergestellt werden können. Bei einigen Ausführungsformen umfassen die Bondpads303 und304 eine dünne Seed-Schicht (nicht dargestellt), die aus Kupfer, Titan, Nickel, Gold, Palladium oder dergleichen oder einer Kombination davon besteht. Das leitfähige Material der Bondpads303 und304 kann über der dünnen Seed-Schicht abgeschieden werden. Das leitfähige Material kann durch elektrochemische Plattierung, stromlose Plattierung, CVD, ALD, PVD oder dergleichen oder eine Kombination davon abgeschieden werden. Bei einer Ausführungsform ist das leitfähige Material der Bondpads303 und304 Kupfer, Wolfram, Aluminium, Silber, Gold oder dergleichen oder eine Kombination davon. - Bei einer Ausführungsform sind die Bondpads
303 und304 UBMs, die drei Schichten aus leitfähigen Materialien aufweisen, wie etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Ein Durchschnittsfachmann dürfte jedoch erkennen, dass es zahlreiche geeignete Anordnungen von Materialien und Schichten, wie etwa eine Anordnung Chrom / Chrom-Kupfer-Legierung / Kupfer / Gold, eine Anordnung Titan / Titan-Wolfram / Kupfer oder eine Anordnung Kupfer / Nickel / Gold, gibt, die für die Herstellung der Bondpads303 und304 geeignet sind. Alle geeigneten Materialien oder Materialschichten, die für die Bondpads303 und304 verwendet werden können, sollen vollständig innerhalb des Schutzumfangs der vorliegenden Anmeldung liegen. Bei einigen Ausführungsformen verlaufen die Durchkontaktierungen306 durch das Substrat302 und sie verbinden mindestens ein Bondpad303 mit mindestens einem Bondpad304 . - Bei der dargestellten Ausführungsform werden die gestapelten Dies
308 durch Drahtverbindungen310 mit dem Substrat302 verbunden, aber es können auch andere Verbindungen verwendet werden, wie etwa leitfähige Kontakthügel. Bei einer Ausführungsform sind die gestapelten Dies308 gestapelte Speicher-Dies. Die gestapelten Speicher-Dies308 können zum Beispiel leistungsarme (low-power; LP) Speichermodule mit doppelter Datenflussrate (double data rate; DDR) sein, wie etwa LPDDR1, LPDDR2, LPDDP3, LPDDR4 oder ähnliche Speichermodule. - Die gestapelten Dies
308 und die Drahtverbindungen310 können mit einem Formmaterial312 verkapselt werden. Das Formmaterial312 kann zum Beispiel durch Formpressen auf den gestapelten Dies308 und den Drahtverbindungen310 hergestellt werden. Bei einigen Ausführungsformen ist das Formmaterial312 eine Formmasse, ein Polymer, ein Epoxidharz, ein Siliziumoxid-Füllstoff oder dergleichen oder eine Kombination davon. Zum Härten des Formmaterials312 kann eine Härtung durchgeführt werden, die eine thermische Härtung, eine UV-Härtung oder dergleichen oder eine Kombination davon sein kann. - Bei einigen Ausführungsformen werden die gestapelten Dies
308 und die Drahtverbindungen310 in dem Formmaterial312 vergraben, und nach der Härtung des Formmaterials312 wird ein Planarisierungsprozess, wie etwa ein Schleifprozess, durchgeführt, um überschüssige Teile des Formmaterials312 zu entfernen und eine im Wesentlichen planare Oberfläche für das zweite Package300 bereitzustellen. - Nachdem das zweite Package
300 hergestellt worden ist, wird es mittels der leitenden Verbindungselemente314 , der Bondpads304 und der Metallisierungsstruktur106 mechanisch und elektrisch mit dem ersten Package200 verbunden. Bei einigen Ausführungsformen können die gestapelten Dies308 durch die Durchkontaktierungen306 , die leitfähigen Verbindungselemente314 und die Durchkontaktierungen112 mit den integrierten Schaltkreis-Dies114 verbunden werden. - Die leitfähigen Verbindungselemente
314 können den vorstehend beschriebenen leitfähigen Verbindungselementen152 ähnlich sein, weshalb ihre Beschreibung hier nicht wiederholt wird, aber die leitfähigen Verbindungselemente314 und die leitfähigen Verbindungselemente152 müssen nicht gleich sein. Die leitfähigen Verbindungselemente314 können auf einer Seite des Substrats302 , die den gestapelten Dies308 gegenüberliegt, in den Öffnungen178 angeordnet sein. Bei einigen Ausführungsformen kann außerdem ein Lötresist (nicht einzeln bezeichnet) auf der Seite des Substrats hergestellt werden, die den gestapelten Dies308 gegenüberliegt. Die leitfähigen Verbindungselemente314 können in Öffnungen in dem Lötresist so angeordnet werden, dass sie mit leitfähigen Strukturelementen (z. B. den Bondpads304 ) in dem Substrat302 elektrisch und mechanisch verbunden werden. Das Lötresist kann zum Schützen von Bereichen des Substrats302 vor äußerer Beschädigung verwendet werden. - Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente
314 vor dem Bonden mit einem Flussmittel (nicht dargestellt), wie etwa einem No-Clean-Flussmittel, beschichtet. Die leitfähigen Verbindungselemente314 können in das Flussmittel eingetaucht werden, oder das Flussmittel kann auf die leitfähigen Verbindungselemente314 aufgesprüht werden. Bei einer anderen Ausführungsform kann das Flussmittel auf die Oberflächen der Metallisierungsstruktur106 aufgebracht werden. - Bei einigen Ausführungsformen kann auf die leitfähigen Verbindungselemente
314 optional ein Epoxidharz-Flussmittel (nicht dargestellt) aufgebracht werden, bevor sie aufgeschmolzen werden, wobei zumindest ein Teil des Epoxidharz-Teils des Epoxidharz-Flussmittels zurückbleibt, nachdem das zweite Package300 an dem ersten Package200 befestigt worden ist. - Zwischen dem ersten Package
200 und dem zweiten Package300 kann eine Unterfüllung (nicht dargestellt) so hergestellt werden, dass sie die leitfähigen Verbindungselemente314 umschließt. Die Unterfüllung kann die Spannung reduzieren und die Verbindungsstellen schützen, die durch die Aufschmelzung der leitfähigen Verbindungselemente314 entstehen. Die Unterfüllung kann mit einem Kapillarfluss-Verfahren hergestellt werden, nachdem das erste Package200 befestigt worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor das erste Package200 befestigt wird. Bei Ausführungsformen, bei denen das Epoxidharz-Flussmittel aufgebracht wird, kann dieses als die Unterfüllung fungieren. - Die Bondung zwischen dem zweiten Package
300 und dem ersten Package200 kann eine Lötbondung sein. Bei einer Ausführungsform wird das zweite Package300 mit einem Aufschmelzprozess an das erste Package200 gebondet. Während dieses Aufschmelzprozesses sind die leitfähigen Verbindungselemente314 in Kontakt mit den Bondpads304 und der Metallisierungsstruktur106 , um das zweite Package300 physisch und elektrisch mit dem ersten Package200 zu verbinden. Nach dem Bondprozess kann an der Grenzfläche zwischen der Metallisierungsstruktur106 und den leitfähigen Verbindungselementen314 sowie an der Grenzfläche zwischen den leitfähigen Verbindungselementen314 und den Bondpads304 (nicht dargestellt) eine intermetallische Verbindung (IMC; nicht dargestellt) entstehen. - Ein Vereinzelungsprozess wird durch Zersägen entlang von Ritzgrabenbereichen z. B. zwischen dem ersten Package-Bereich
600 und dem zweiten Package-Bereich602 durchgeführt. Durch das Zersägen wird der erste Package-Bereich600 von dem zweiten Package-Bereich602 vereinzelt. Die resultierenden vereinzelten ersten und zweiten Packages200 und300 stammen aus dem ersten Package-Bereich600 oder dem zweiten Package-Bereich602 . Bei einigen Ausführungsformen wird der Vereinzelungsprozess durchgeführt, nachdem das zweite Package300 an dem ersten Package200 befestigt worden ist. Bei anderen Ausführungsformen (nicht dargestellt) wird der Vereinzelungsprozess durchgeführt, bevor das zweite Package300 an dem ersten Package200 befestigt wird, zum Beispiel nachdem das Trägersubstrat100 abgelöst worden ist und die Öffnungen178 hergestellt worden sind. - In
15 wird das erste Package200 unter Verwendung der leitfähigen Verbindungselemente152 an ein Package-Substrat400 montiert. Das Package-Substrat400 kann aus einem Halbleitermaterial, wie etwa Silizium, Germanium, Diamant oder dergleichen, bestehen. Alternativ können auch zusammengesetzte Materialien, wie etwa Siliziumgermanium, Siliziumcarbid, Galliumarsen, Indiumarsenid, Indiumphosphid, Siliziumgermaniumcarbid, Galliumarsenphosphid, Galliumindiumphosphid oder Kombinationen davon, und dergleichen verwendet werden. Außerdem kann das Package-Substrat400 ein SOI-Substrat sein. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, wie etwa epitaxialem Silizium, Germanium, Siliziumgermanium, SOI, SGOI oder Kombinationen davon. Das Package-Substrat400 basiert bei einer anderen Ausführungsform auf einem isolierenden Kern, wie etwa einem Kern aus glasfaserverstärktem Harz. Ein beispielhaftes Kernmaterial ist Glasfaser-Harz, wie etwa FR4. Alternativen für das Kernmaterial sind Bismaleimid-Triazin(BT)-Harz oder andere Leiterplatten-Materialien oder -Schichten. Aufbauschichten, wie etwa ABF, oder andere Schichtstoffe können ebenfalls für das Package-Substrat400 verwendet werden. - Das Package-Substrat
400 kann aktive und passive Bauelemente (nicht dargestellt) umfassen. Wie ein Durchschnittsfachmann erkennen dürfte, kann eine breite Palette von Bauelementen, wie etwa Transistoren, Kondensatoren, Widerstände, Kombinationen davon und dergleichen, zum Erfüllen der Struktur- und Funktionsanforderungen an den Entwurf für die Package-Struktur500 verwendet werden. Die Bauelemente können mit allen geeigneten Verfahren hergestellt werden. - Das Package-Substrat
400 kann außerdem Metallisierungsschichten und Durchkontaktierungen (nicht dargestellt) und Bondpads402 über den Metallisierungsschichten und Durchkontaktierungen aufweisen. Die Metallisierungsschichten können über den aktiven und passiven Bauelementen hergestellt werden und sind so konzipiert, dass sie die verschiedenen Bauelemente zu einem funktionellen Schaltkreis verbinden. Die Metallisierungsschichten können aus wechselnden Schichten aus einem Dielektrikum (z. B. einem dielektrischen Low-k-Material) und einem leitfähigen Material (z. B. Kupfer) bestehen, wobei Durchkontaktierungen die Schichten aus dem leitfähigen Material miteinander verbinden, und sie können mit einem geeigneten Verfahren (wie etwa Abscheidung, einem Single- oder Dual-Damascene-Prozess oder dergleichen) hergestellt werden. Bei einigen Ausführungsformen ist das Package-Substrat400 im Wesentlichen frei von aktiven und passiven Bauelementen. - Bei einigen Ausführungsformen werden die leitfähigen Verbindungselemente
152 aufgeschmolzen, um das erste Package200 an den Bondpads402 zu befestigen. Die leitfähigen Verbindungselemente152 verbinden das Package-Substrat400 , das Metallisierungsschichten aufweist, elektrisch und/oder physisch mit dem ersten Package200 . Bei einigen Ausführungsformen können passive Bauelemente, z. B. Bauelemente zur Oberflächenmontage (SMDs; nicht dargestellt), vor der Montage auf das Package-Substrat400 an dem ersten Package200 befestigt (z. B. an die Bondpads402 gebondet) werden. Bei diesen Ausführungsformen können die passiven Bauelemente an die gleiche Oberfläche des ersten Packages200 wie die leitfähigen Verbindungselemente152 gebondet werden. - Auf die leitfähigen Verbindungselemente
152 kann ein Epoxidharz-Flussmittel (nicht dargestellt) aufgebracht werden, bevor sie aufgeschmolzen werden, wobei zumindest ein Teil des Epoxidharz-Teils des Epoxidharz-Flussmittels zurückbleibt, nachdem das erste Package200 an dem Package-Substrat400 befestigt worden ist. Dieser verbliebene Epoxidharz-Teil kann als eine Unterfüllung zum Reduzieren der Spannung und zum Schützen der Verbindungsstellen fungieren, die durch die Aufschmelzung der leitfähigen Verbindungselemente152 entstehen. Bei einigen Ausführungsformen kann eine Unterfüllung (nicht dargestellt) zwischen dem ersten Package200 und dem Package-Substrat400 so hergestellt werden, dass sie die leitfähigen Verbindungselemente152 umschließt. Die Unterfüllung kann mit einem Kapillarfluss-Verfahren hergestellt werden, nachdem das erste Package200 befestigt worden ist, oder sie kann mit einem geeigneten Abscheidungsverfahren hergestellt werden, bevor das erste Package200 befestigt wird. - Die
16 bis19 zeigen Schnittansichten einer weiteren Package-Struktur gemäß einigen Ausführungsformen. Die Ausführungsform in den16 bis19 ist der Ausführungsform ähnlich, die in den1 bis15 dargestellt ist, mit der Ausnahme, dass diese Ausführungsform einen Leitungsführungs-Die160 umfasst, der Durchkontaktierungen170 hat, die durch das Substrat162 des Leitungsführungs-Dies160 verlaufen. Einzelheiten zu dieser Ausführungsform, die denen für die zuvor beschriebene Ausführungsform ähnlich sind, werden hier nicht wiederholt. - In
16 ist der Leitungsführungs-Die160 mit den Durchkontaktierungen170 dargestellt. Einzelheiten zu dieser Ausführungsform des Leitungsführungs-Dies160 , die denen für die zuvor beschriebene Ausführungsform des Leitungsführungs-Dies160 ähnlich sind, werden hier nicht wiederholt. - Bei dieser Ausführungsform verlaufen die Durchkontaktierungen
170 von der Metallisierungsstruktur161 der Verbindungsstruktur163 durch das Substrat162 zu einer Rückseite des Substrats162 . Die Durchkontaktierungen170 können auf der Rückseite des Substrats162 freigelegt werden, und der freigelegte Teil kann mit einem darüber befindlichen leitfähigen Strukturelement (z. B. Metallisierungsstrukturen in einer darüber befindlichen Umverteilungsstruktur) elektrisch verbunden werden. - Obwohl zwei Durchkontaktierungen
170 in dem Leitungsführungs-Die160 dargestellt sind, dürfte klar sein, dass es mehr oder weniger Durchkontaktierungen170 in jedem Leitungsführungs-Die160 geben kann. -
17 zeigt eine Zwischenstufe der Bearbeitung, die den vorstehend beschriebenen7A und7B entspricht, und die Beschreibung wird hier nicht wiederholt. In17 werden die Leitungsführungs-Dies160 an die integrierten Schaltkreis-Dies114 gebondet. Bei einigen Ausführungsformen werden die Die-Verbindungselemente168 der Leitungsführungs-Dies160 an die kurzen Die-Verbindungselemente126B der integrierten Schaltkreis-Dies114 gebondet. Bei anderen Ausführungsformen werden die Die-Verbindungselemente168 so an die Metallpads122 gebondet, dass sich die kurzen Die-Verbindungselemente126B nicht über diesen Metallpads122 befinden. Bei einigen Ausführungsformen verbinden die Leitungsführungs-Dies160 benachbarte integrierte Schaltkreis-Dies114 elektrisch miteinander und mit darüber befindlichen leitfähigen Strukturelementen, und sie ermöglichen eine erhöhte Leitungsführungsdichte gegenüber Strukturen, die lediglich eine vorderseitige Umverteilungsstruktur (wie etwa die vorderseitige Umverteilungsstruktur131 von10 ) umfassen. - Ähnlich wie bei der vorhergehenden Ausführungsform kann die Höhe
H2 der Leitungsführungs-Dies160 zunächst kleiner als die HöheH1 der langen Die-Verbindungselemente126A sein. Bei dieser Ausführungsform wird die Höhendifferenz zwischenH1 undH2 in einem späteren Planarisierungsprozess (z. B. durch Schleifen des Verkapselungsmaterials130 ) beseitigt, sodass die Durchkontaktierungen170 des Leitungsführungs-Dies160 Oberseiten haben, die auf gleicher Höhe mit Oberseiten der langen Die-Verbindungselemente126A und der Durchkontaktierungen112 sind (siehe z. B.18 ). Bei einigen Ausführungsformen kann die HöheH2 der Leitungsführungs-Dies160 zunächst etwa gleich der HöheH1 der langen Die-Verbindungselemente126A sein, und es ist keine Nivellierung erforderlich, um sie auf die gleiche Höhe zu bringen. -
18 zeigt die Weiterbearbeitung der Struktur von17 . Die Bearbeitung zwischen diesen Figuren ist der Bearbeitung ähnlich, die vorstehend in den8 bis12 dargestellt ist und unter Bezugnahme auf diese Figuren beschrieben worden ist, wobei12 eine Zwischenstufe ist, die18 entspricht, und die Beschreibungen werden hier nicht wiederholt. - In
18 werden die Durchkontaktierungen170 der Leitungsführungs-Dies160 physisch und elektrisch mit Metallisierungsstrukturen und Durchkontaktierungen132 der vorderseitigen Umverteilungsstruktur131 verbunden. Die Durchkontaktierungen170 können die Leitungsführung und Signalübertragung in der vorderseitigen Umverteilungsstruktur131 vereinfachen. -
19 zeigt die Weiterbearbeitung der Struktur von18 . Die Bearbeitung zwischen diesen Figuren ist der Bearbeitung ähnlich, die vorstehend in den13 bis15 dargestellt ist und unter Bezugnahme auf diese Figuren beschrieben worden ist, wobei14 eine Zwischenstufe ist, die19 entspricht, und die Beschreibungen werden hier nicht wiederholt. - In
19 ist das Package200 , das den Leitungsführungs-Die160 mit den Durchkontaktierungen170 umfasst, Bestandteil der Package-Struktur500 . Einzelheiten zu dieser Ausführungsform, die denen für die zuvor beschriebene Ausführungsform ähnlich sind, werden hier nicht wiederholt. - Durch Verwenden eines Leitungsführungs-Dies, der einen oder mehrere Dies in der Package-Struktur verbindet, kann die Leitungsführungsdichte der Package-Struktur erhöht werden. Bei einigen Ausführungsformen ist der Leitungsführungs-Die ein Leitungsführungs-Die mit kleinen Rasterabständen, sodass der Rasterabstand (z. B. Leitungsbreite und -abstand) der Leitungsführung kleiner als der Rasterabstand einer typischen Umverteilungsstruktur ist. Der Leitungsführungs-Die kann ein integriertes passives Bauelement (IPD), ein Bauelement zur Oberflächenmontage (SMD), ein Leitungsführungs-Die, der frei von aktiven und passiven Bauelementen ist, ein integrierter Schaltkreis-Die oder dergleichen sein. Der Leitungsführungs-Die kann mit der Vorderseite an die Vorderseite eines oder mehrerer Dies gebondet werden. Außerdem kann der Leitungsführungs-Die in dem gleichen Verkapselungsmaterial wie der eine oder die mehreren Dies verkapselt werden. Bei einigen Ausführungsformen kann eine vorderseitige Umverteilungsstruktur für das Package mit dem einen oder den mehreren Dies und dem Leitungsführungs-Die über einer Leitungsführungs-Die-Finne angeordnet werden, sodass sich der Leitungsführungs-Die zwischen dem einen oder den mehreren Dies und der vorderseitigen Umverteilungsstruktur befindet. Die Ausführungsformen der vorliegenden Erfindung können einen Leitungsführungs-Die umfassen, der eine Leitungsführungsdichte hat, die 66-mal größer als die Leitungsführungsdichte einer typischen Umverteilungsstruktur ist. Darüber hinaus kann die Package-Struktur mit dem Leitungsführungs-Die eine geringere Durchbiegung haben, und sie kann in einer Weise hergestellt werden, die im Vergleich zu einer anderen Package-Struktur Zeit spart, bei der eine ähnliche Leitungsführungsdichte in der Umverteilungsstruktur angestrebt wird.
- Bei einer Ausführungsform umfasst ein Package eine erste Package-Struktur, die Folgendes aufweist: einen ersten integrierten Schaltkreis-Die, der eine aktive Seite und eine Rückseite hat, wobei die aktive Seite Die-Verbindungselemente aufweist; einen zweiten integrierten Schaltkreis-Die, der zu dem ersten integrierten Schaltkreis-Die benachbart ist, wobei der zweite integrierte Schaltkreis-Die eine aktive Seite und eine Rückseite hat, wobei die aktive Seite Die-Verbindungselemente aufweist; einen Leitungsführungs-Die, der an den ersten integrierten Schaltkreis-Die und den zweiten integrierten Schaltkreis-Die gebondet ist, wobei der Leitungsführungs-Die eine Vorderseite und eine Rückseite hat, wobei die Vorderseite des Leitungsführungs-Dies Die-Verbindungselemente aufweist, die an die aktiven Seiten des ersten integrierten Schaltkreis-Dies und des zweiten integrierten Schaltkreis-Dies gebondet sind, wobei der Leitungsführungs-Die den ersten integrierten Schaltkreis-Die mit dem zweiten integrierten Schaltkreis-Die elektrisch verbindet; ein Verkapselungsmaterial, das den ersten integrierten Schaltkreis-Die, den zweiten integrierten Schaltkreis-Die und den Leitungsführungs-Die verkapselt; und eine erste Umverteilungsstruktur auf, und in elektrischer Verbindung mit, den Die-Verbindungselementen des ersten integrierten Schaltkreis-Dies und des zweiten integrierten Schaltkreis-Dies, wobei der Leitungsführungs-Die zwischen der ersten Umverteilungsstruktur und dem ersten integrierten Schaltkreis-Die und dem zweiten integrierten Schaltkreis-Die angeordnet ist.
- Ausführungsformen können ein oder mehrere der folgenden Merkmale haben. Bei dem Package weist die erste Package-Struktur weiterhin eine erste Durchkontaktierung auf, die zu dem ersten integrierten Schaltkreis-Die benachbart ist, wobei die erste Durchkontaktierung durch das Verkapselungsmaterial verläuft. Das Package weist weiterhin eine zweite Package-Struktur auf, die mittels einer ersten Gruppe von leitfähigen Verbindungselementen an die erste Durchkontaktierung gebondet ist. Bei dem Package weist die erste Package-Struktur weiterhin eine zweite Umverteilungsstruktur über und in elektrischer Verbindung mit der ersten Durchkontaktierung auf, wobei die zweite Umverteilungsstruktur zwischen dem ersten integrierten Schaltkreis-Die und der zweiten Package-Struktur angeordnet ist. Das Package weist weiterhin ein Package-Substrat auf, das mittels einer zweiten Gruppe von leitfähigen Verbindungselementen an die erste Umverteilungsstruktur der ersten Package-Struktur gebondet ist. Bei dem Package verläuft das Verkapselungsmaterial zwischen dem Leitungsführungs-Die und dem ersten und dem zweiten integrierten Schaltkreis-Die, wobei das Verkapselungsmaterial die Die-Verbindungselemente des Leitungsführungs-Dies umschließt. Bei dem Package verläuft das Verkapselungsmaterial zwischen dem Leitungsführungs-Die und der ersten Umverteilungsstruktur. Bei dem Package weist der Leitungsführungs-Die Folgendes auf: ein Substrat; eine Verbindungsstruktur auf dem Substrat, wobei die Verbindungsstruktur Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten umfasst; und Die-Verbindungselemente, die mit den Metallisierungsstrukturen der Verbindungsstruktur elektrisch verbunden sind. Bei dem Package weist der Leitungsführungs-Die weiterhin eine Durchkontaktierung auf, die durch das Substrat verläuft, wobei die Durchkontaktierung physisch und elektrisch mit der ersten Umverteilungsstruktur verbunden ist. Bei dem Package weist der Leitungsführungs-Die aktive oder passive Bauelemente auf. Bei dem Package ist der Leitungsführungs-Die im Wesentlichen frei von aktiven und passiven Bauelementen.
- Bei einer Ausführungsform umfasst ein Verfahren das Herstellen eines ersten Packages mit den folgenden Schritten: Herstellen eines elektrischen Verbindungselements über einem Trägersubstrat; Befestigen einer Rückseite eines ersten Dies an dem Trägersubstrat unter Verwendung einer Klebstoffschicht, wobei der erste Die zu dem elektrischen Verbindungselement benachbart ist; Befestigen einer Rückseite eines zweiten Dies an dem Trägersubstrat unter Verwendung einer Klebstoffschicht, wobei der zweite Die zu dem ersten Die benachbart ist; Bonden eines Leitungsführungs-Dies an aktive Seiten des ersten und des zweiten Dies unter Verwendung von Die-Verbindungselementen auf dem Leitungsführungs-Die, wobei der Leitungsführungs-Die den ersten und den zweiten Die elektrisch verbindet; Verkapseln des ersten Dies, des zweiten Dies, des Leitungsführungs-Dies und des elektrischen Verbindungselements mit einer Formmasse; Herstellen einer ersten Umverteilungsstruktur über dem ersten Die, dem zweiten Die, dem Leitungsführungs-Die, der Formmasse und dem elektrischen Verbindungselement; und Entfernen des Trägersubstrats. Das Verfahren umfasst weiterhin das Bonden eines zweiten Packages an das erste Package unter Verwendung einer ersten Gruppe von leitfähigen Verbindungselementen, wobei sich das zweite Package dicht an den Rückseiten des ersten Dies und des zweiten Dies befindet.
- Ausführungsformen können ein oder mehrere der folgenden Merkmale haben. Das Verfahren umfasst weiterhin das Herstellen einer zweiten Umverteilungsstruktur über den Rückseiten des ersten Dies und des zweiten Dies und über einem ersten Ende des elektrischen Verbindungselements, wobei die zweite Umverteilungsstruktur mit dem elektrischen Verbindungselement elektrisch verbunden wird und das zweite Package an die zweite Umverteilungsstruktur gebondet wird. Bei dem Verfahren verläuft die Formmasse zwischen dem Leitungsführungs-Die und dem ersten und dem zweiten Die, wobei die Formmasse die Die-Verbindungselemente des Leitungsführungs-Dies umschließt. Bei dem Verfahren verläuft die Formmasse zwischen dem Leitungsführungs-Die und der ersten Umverteilungsstruktur. Das Verfahren umfasst weiterhin das Planarisieren der Formmasse, sodass Die-Verbindungselemente auf aktiven Seiten des ersten und des zweiten Dies und das elektrische Verbindungselement Oberflächen auf gleichem Niveau haben. Bei dem Verfahren weist der Leitungsführungs-Die Folgendes auf: ein Substrat; eine Verbindungsstruktur auf dem Substrat, wobei die Verbindungsstruktur Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten umfasst; eine Durchkontaktierung, die durch das Substrat verläuft, wobei die Durchkontaktierung physisch und elektrisch mit der ersten Umverteilungsstruktur verbunden ist; und Die-Verbindungselemente, die mit den Metallisierungsstrukturen der Verbindungsstruktur elektrisch verbunden sind. Bei dem Verfahren sind die zweite und eine vierte Gruppe von Die-Verbindungselementen des ersten und des zweiten Dies zu dem Leitungsführungs-Die benachbart, und sie verlaufen von einer Vorderseite des Leitungsführungs-Dies zu dessen Rückseite. Bei dem Verfahren haben die Die-Verbindungselemente der zweiten und der vierten Gruppe von Die-Verbindungselementen eine erste Höhe, und der Leitungsführungs-Die hat eine zweite Höhe, wobei die erste Höhe größer als die zweite Höhe ist.
- Bei einer Ausführungsform umfasst ein Verfahren das Herstellen eines ersten Packages mit den folgenden Schritten: Herstellen eines elektrischen Verbindungselements über einem Trägersubstrat; Anbringen oder Anheften eines ersten Dies an das Trägersubstrat, wobei eine aktive Seite des ersten Dies eine erste Gruppe und eine zweite Gruppe von Die-Verbindungselementen aufweist, wobei die aktive Seite einer Rückseite gegenüberliegt und der erste Die zu dem elektrischen Verbindungselement benachbart ist; Anbringen oder Anheften eines zweiten Dies an das Trägersubstrat, wobei eine aktive Seite des zweiten Dies eine dritte Gruppe und eine vierte Gruppe von Die-Verbindungselementen aufweist, wobei die aktive Seite einer Rückseite gegenüberliegt und der zweite Die zu dem ersten Die benachbart ist; Bonden eines Leitungsführungs-Dies an den ersten und den zweiten Die unter Verwendung der ersten und der dritten Gruppe von Die-Verbindungselementen; Verkapseln des ersten Dies, des zweiten Dies, des Leitungsführungs-Dies und des elektrischen Verbindungselements mit einer Formmasse; Herstellen einer Umverteilungsstruktur über der aktiven Seite des ersten Dies, der Formmasse und dem elektrischen Verbindungselement, wobei die Umverteilungsstruktur mit der zweiten und der vierten Gruppe von Die-Verbindungselementen und dem elektrischen Verbindungselement elektrisch verbunden wird; und Entfernen des Trägersubstrats. Das Verfahren umfasst weiterhin das Bonden eines zweiten Packages an das erste Package unter Verwendung einer ersten Gruppe von leitfähigen Verbindungselementen, wobei sich das zweite Package dicht an einer Rückseite des Leitungsführungs-Dies befindet.
- Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.
Claims (20)
- Package mit einer ersten Package-Struktur, die Folgendes umfasst: einen ersten integrierten Schaltkreis-Die, der eine aktive Seite und eine Rückseite hat, wobei die aktive Seite Die-Verbindungselemente aufweist; einen zweiten integrierten Schaltkreis-Die, der zu dem ersten integrierten Schaltkreis-Die benachbart ist, wobei der zweite integrierte Schaltkreis-Die eine aktive Seite und eine Rückseite hat, wobei die aktive Seite Die-Verbindungselemente aufweist; einen Leitungsführungs-Die, der an den ersten integrierten Schaltkreis-Die und den zweiten integrierten Schaltkreis-Die gebondet ist, wobei der Leitungsführungs-Die eine Vorderseite und eine Rückseite hat, wobei die Vorderseite des Leitungsführungs-Dies Die-Verbindungselemente aufweist, die an die aktive Seiten des ersten integrierten Schaltkreis-Dies und des zweiten integrierten Schaltkreis-Dies gebondet sind, wobei der Leitungsführungs-Die den ersten integrierten Schaltkreis-Die mit dem zweiten integrierten Schaltkreis-Die elektrisch verbindet; ein Verkapselungsmaterial, das den ersten integrierten Schaltkreis-Die, den zweiten integrierten Schaltkreis-Die und den Leitungsführungs-Die verkapselt; und eine erste Umverteilungsstruktur auf und in elektrischer Verbindung mit den Die-Verbindungselementen des ersten integrierten Schaltkreis-Dies und des zweiten integrierten Schaltkreis-Dies, wobei der Leitungsführungs-Die zwischen der ersten Umverteilungsstruktur und dem ersten und dem zweiten integrierten Schaltkreis-Die angeordnet ist.
- Package nach
Anspruch 1 , wobei die erste Package-Struktur weiterhin eine erste Durchkontaktierung aufweist, die zu dem ersten integrierten Schaltkreis-Die benachbart ist, wobei die erste Durchkontaktierung durch das Verkapselungsmaterial verläuft. - Package nach
Anspruch 2 , das weiterhin eine zweite Package-Struktur aufweist, die mittels einer ersten Gruppe von leitfähigen Verbindungselementen an die erste Durchkontaktierung gebondet ist. - Package nach
Anspruch 3 , wobei die erste Package-Struktur weiterhin eine zweite Umverteilungsstruktur über und in elektrischer Verbindung mit der ersten Durchkontaktierung aufweist, wobei die zweite Umverteilungsstruktur zwischen dem ersten integrierten Schaltkreis-Die und der zweiten Package-Struktur angeordnet ist. - Package nach
Anspruch 3 oder4 , das weiterhin ein Package-Substrat aufweist, das mittels einer zweiten Gruppe von leitfähigen Verbindungselementen an die erste Umverteilungsstruktur der ersten Package-Struktur gebondet ist. - Package nach einem der vorhergehenden Ansprüche, wobei das Verkapselungsmaterial zwischen dem Leitungsführungs-Die und dem ersten und dem zweiten integrierten Schaltkreis-Die verläuft, wobei das Verkapselungsmaterial die Die-Verbindungselemente des Leitungsführungs-Dies umschließt.
- Package nach einem der vorhergehenden Ansprüche, wobei das Verkapselungsmaterial zwischen dem Leitungsführungs-Die und der ersten Umverteilungsstruktur verläuft.
- Package nach einem der vorhergehenden Ansprüche, wobei der Leitungsführungs-Die Folgendes aufweist: ein Substrat; eine Verbindungsstruktur auf dem Substrat, wobei die Verbindungsstruktur Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten umfasst; und Die-Verbindungselemente, die mit den Metallisierungsstrukturen der Verbindungsstruktur elektrisch verbunden sind.
- Package nach
Anspruch 8 , wobei der Leitungsführungs-Die weiterhin eine Durchkontaktierung aufweist, die durch das Substrat verläuft, wobei die Durchkontaktierung physisch und elektrisch mit der ersten Umverteilungsstruktur verbunden ist. - Package nach einem der vorhergehenden Ansprüche, wobei der Leitungsführungs-Die aktive oder passive Vorrichtungen aufweist.
- Package nach einem der vorhergehenden Ansprüche, wobei der Leitungsführungs-Die im Wesentlichen frei von aktiven und passiven Vorrichtungen ist.
- Verfahren umfassend: Herstellen eines ersten Packages mit den folgenden Schritten: Herstellen eines elektrischen Verbindungselements über einem Trägersubstrat, Befestigen einer Rückseite eines ersten Dies an dem Trägersubstrat unter Verwendung einer Klebstoffschicht, wobei der erste Die zu dem elektrischen Verbindungselement benachbart ist, Befestigen einer Rückseite eines zweiten Dies an dem Trägersubstrat unter Verwendung einer Klebstoffschicht, wobei der zweite Die zu dem ersten Die benachbart ist, Bonden eines Leitungsführungs-Dies an aktive Seiten des ersten und des zweiten Dies unter Verwendung von Die-Verbindungselementen auf dem Leitungsführungs-Die, wobei der Leitungsführungs-Die den ersten und den zweiten Die elektrisch verbindet, Verkapseln des ersten Dies, des zweiten Dies, des Leitungsführungs-Dies und des elektrischen Verbindungselements mit einer Formmasse, Herstellen einer ersten Umverteilungsstruktur über dem ersten Die, dem zweiten Die, dem Leitungsführungs-Die, der Formmasse und dem elektrischen Verbindungselement, und Entfernen des Trägersubstrats; und Bonden eines zweiten Packages an das erste Package unter Verwendung einer ersten Gruppe von leitfähigen Verbindungselementen, wobei sich das zweite Package dicht an den Rückseiten des ersten Dies und des zweiten Dies befindet.
- Verfahren nach
Anspruch 12 , das weiterhin Folgendes umfasst: Herstellen einer zweiten Umverteilungsstruktur über den Rückseiten des ersten Dies und des zweiten Dies und über einem ersten Ende des elektrischen Verbindungselements, wobei die zweite Umverteilungsstruktur mit dem elektrischen Verbindungselement elektrisch verbunden wird und das zweite Package an die zweite Umverteilungsstruktur gebondet wird. - Verfahren nach
Anspruch 12 oder13 , wobei die Formmasse zwischen dem Leitungsführungs-Die und dem ersten und dem zweiten Die verläuft, wobei die Formmasse die Die-Verbindungselemente des Leitungsführungs-Dies umschließt. - Verfahren nach einem der
Ansprüche 12 bis14 , wobei die Formmasse zwischen dem Leitungsführungs-Die und der ersten Umverteilungsstruktur verläuft. - Verfahren nach einem der
Ansprüche 12 bis15 , das weiterhin das Planarisieren der Formmasse umfasst, sodass Die-Verbindungselemente auf aktiven Seiten des ersten und des zweiten Dies und das elektrische Verbindungselement Oberflächen auf gleichem Niveau haben. - Verfahren nach einem der
Ansprüche 12 bis16 , wobei der Leitungsführungs-Die Folgendes aufweist: ein Substrat; eine Verbindungsstruktur auf dem Substrat, wobei die Verbindungsstruktur Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten umfasst; eine Durchkontaktierung, die durch das Substrat verläuft, wobei die Durchkontaktierung physisch und elektrisch mit der ersten Umverteilungsstruktur verbunden ist; und Die-Verbindungselemente, die mit den Metallisierungsstrukturen der Verbindungsstruktur elektrisch verbunden sind. - Verfahren mit den folgenden Schritten: Herstellen eines ersten Packages mit den folgenden Schritten: Herstellen eines elektrischen Verbindungselements über einem Trägersubstrat, Anbringen eines ersten Dies an das Trägersubstrat, wobei eine aktive Seite des ersten Dies eine erste Gruppe und eine zweite Gruppe von Die-Verbindungselementen aufweist, wobei die aktive Seite einer Rückseite gegenüberliegt und der erste Die zu dem elektrischen Verbindungselement benachbart ist, Anbringen eines zweiten Dies an das Trägersubstrat, wobei eine aktive Seite des zweiten Dies eine dritte Gruppe und eine vierte Gruppe von Die-Verbindungselementen aufweist, wobei die aktive Seite einer Rückseite gegenüberliegt und der zweite Die zu dem ersten Die benachbart ist, Bonden eines Leitungsführungs-Dies an den ersten und den zweiten Die unter Verwendung der ersten und der dritten Gruppe von Die-Verbindungselementen, Verkapseln des ersten Dies, des zweiten Dies, des Leitungsführungs-Dies und des elektrischen Verbindungselements mit einer Formmasse, Herstellen einer Umverteilungsstruktur über der aktiven Seite des ersten Dies, der Formmasse und dem elektrischen Verbindungselement, wobei die Umverteilungsstruktur mit der zweiten und der vierten Gruppe von Die-Verbindungselementen und dem elektrischen Verbindungselement elektrisch verbunden wird, und Entfernen des Trägersubstrats; und Bonden eines zweiten Packages an das erste Package unter Verwendung einer ersten Gruppe von leitfähigen Verbindungselementen, wobei sich das zweite Package dicht an einer Rückseite des Leitungsführungs-Dies befindet.
- Verfahren nach
Anspruch 18 , wobei die zweite und die vierte Gruppe von Die-Verbindungselementen des ersten und des zweite Dies zu dem Leitungsführungs-Die benachbart sind und von einer Vorderseite des Leitungsführungs-Dies zu dessen Rückseite verlaufen. - Verfahren nach
Anspruch 18 oder19 , wobei die Die-Verbindungselemente der zweiten und der vierten Gruppe von Die-Verbindungselementen eine erste Höhe haben und der Leitungsführungs-Die eine zweite Höhe hat, wobei die erste Höhe größer als die zweite Höhe ist.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762586509P | 2017-11-15 | 2017-11-15 | |
US62/586,509 | 2017-11-15 | ||
US15/877,123 | 2018-01-22 | ||
US15/877,123 US11177201B2 (en) | 2017-11-15 | 2018-01-22 | Semiconductor packages including routing dies and methods of forming same |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102018102086A1 true DE102018102086A1 (de) | 2019-05-16 |
Family
ID=66335363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102018102086.4A Pending DE102018102086A1 (de) | 2017-11-15 | 2018-01-31 | Halbleiter-packages und verfahren zu deren herstellung |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR102331050B1 (de) |
DE (1) | DE102018102086A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112435981A (zh) * | 2020-09-30 | 2021-03-02 | 日月光半导体制造股份有限公司 | 半导体封装装置及其制造方法 |
CN113130420A (zh) * | 2021-03-19 | 2021-07-16 | 南通越亚半导体有限公司 | 一种嵌埋封装结构及其制造方法 |
EP3958307A4 (de) * | 2019-05-20 | 2022-09-21 | Huawei Technologies Co., Ltd. | Chip-gehäusestruktur und chip-verpackungsverfahren |
US20220367211A1 (en) * | 2020-01-17 | 2022-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor Device and Methods of Manufacture |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130062761A1 (en) * | 2011-09-09 | 2013-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging Methods and Structures for Semiconductor Devices |
US20170250138A1 (en) * | 2016-02-26 | 2017-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and method of forming the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140131854A1 (en) * | 2012-11-13 | 2014-05-15 | Lsi Corporation | Multi-chip module connection by way of bridging blocks |
US9252065B2 (en) * | 2013-11-22 | 2016-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mechanisms for forming package structure |
US20150364422A1 (en) * | 2014-06-13 | 2015-12-17 | Apple Inc. | Fan out wafer level package using silicon bridge |
US9355963B2 (en) * | 2014-09-26 | 2016-05-31 | Qualcomm Incorporated | Semiconductor package interconnections and method of making the same |
US9595496B2 (en) * | 2014-11-07 | 2017-03-14 | Qualcomm Incorporated | Integrated device package comprising silicon bridge in an encapsulation layer |
US10163856B2 (en) * | 2015-10-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked integrated circuit structure and method of forming |
-
2018
- 2018-01-31 DE DE102018102086.4A patent/DE102018102086A1/de active Pending
-
2020
- 2020-11-25 KR KR1020200160240A patent/KR102331050B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130062761A1 (en) * | 2011-09-09 | 2013-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging Methods and Structures for Semiconductor Devices |
US20170250138A1 (en) * | 2016-02-26 | 2017-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and method of forming the same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3958307A4 (de) * | 2019-05-20 | 2022-09-21 | Huawei Technologies Co., Ltd. | Chip-gehäusestruktur und chip-verpackungsverfahren |
US20220367211A1 (en) * | 2020-01-17 | 2022-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor Device and Methods of Manufacture |
CN112435981A (zh) * | 2020-09-30 | 2021-03-02 | 日月光半导体制造股份有限公司 | 半导体封装装置及其制造方法 |
CN113130420A (zh) * | 2021-03-19 | 2021-07-16 | 南通越亚半导体有限公司 | 一种嵌埋封装结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20200135758A (ko) | 2020-12-03 |
KR102331050B1 (ko) | 2021-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102018108051B4 (de) | Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung | |
DE102017117810B4 (de) | Halbleiterpackage, sowie vorrichtung mit umverteilungsschichten und verfahrenzu dessen herstellung | |
DE102017117815B4 (de) | Struktur eines Halbleitergehäuses und Herstellungsverfahren | |
DE102020101431B4 (de) | Halbleitervorrichtung und Herstellungsverfahren | |
DE102015105855B4 (de) | Halbleitergehäuse und Verfahren zu ihrer Ausbildung | |
DE102019103729B4 (de) | Halbleiter-package und verfahren | |
DE102018112657A1 (de) | Halbleitergehäuse und verfahren zu seinem herstellen | |
DE102018130035B4 (de) | Package und verfahren | |
DE102019121201A1 (de) | Integrierte fan-out-packages und verfahren zum bilden derselben | |
DE102018121879B4 (de) | Verfahren zur Herstellung eines Halbleiter-Package | |
DE102018127314B4 (de) | Integriertes Schaltkreis-Package und Verfahren | |
DE102020124229A1 (de) | Halbleitervorrichtung und verfahren | |
DE102019129870A1 (de) | Halbleitervorrichtung und herstellungsverfahren | |
DE102019114984B4 (de) | Package für integrierte schaltungen und verfahren | |
DE102018102086A1 (de) | Halbleiter-packages und verfahren zu deren herstellung | |
DE102021102227B4 (de) | Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben | |
DE102017122831B4 (de) | Gehäusestrukturen und Ausbildungsverfahren | |
DE102018122228A1 (de) | Integriertes Multichip-Fan-Out-Package | |
DE102017123326B4 (de) | Halbleiter-Packages und Verfahren zu deren Herstellung | |
DE102017118183B4 (de) | Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung | |
DE102018105052B4 (de) | Halbleiter-Package und Verfahren | |
DE102017102534B4 (de) | Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung | |
DE102020108481A1 (de) | Halbleiter-Die-Package und Herstellungsverfahren | |
DE102023100773A1 (de) | Integriertes schaltungs-package und verfahren | |
DE102020116106B4 (de) | Halbleitervorrichtungen und herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication |