JP5118811B2 - 発光装置及び表示装置 - Google Patents

Description

本発明は、酸化物を用いた発光装置、表示装置および電子写真装置、特に有機EL素子や無機EL素子を用いた発光装置、表示装置および電子写真装置に関する。また、本発明に係る発光装置は、トップエミッション型、あるいはボトムエミッション型に関する。

近年、液晶やエレクトロルミネッセンス（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）技術等の進歩により、平面薄型画像表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）が実用化されている。

これらＦＰＤは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）のアクティブマトリックス回路により駆動されている。

一方、これらＦＰＤのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。

しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。

そこで、低温での成膜が可能な、たとえばＺｎＯを主成分とした酸化物半導体薄膜を用いるＴＦＴの開発が活発に行われている（特許文献１）。
一方、従来の酸化物半導体薄膜を用いたTFTは、シリコンを用いたTFTに並ぶだけの充分な特性が得られていなかったためか、その応用技術を開発する技術水準には至っていない。
特開2003-298062号公報

本発明の目的は、酸化物を活性層に用いたトランジスタを利用した、新規な発光装置、電子写真装置、及び表示装置を提供することにある。

本発明の第１の骨子は、光源であって、
夫々が第１及び第２の電極と、該第１の電極と該第２の電極との間に介在する発光層と、を有する、ライン状に配置された複数の発光素子と、
前記発光素子を駆動するための電界効果型トランジスタとを備え、
該電界効果型トランジスタの活性層は、電子キャリア濃度が１０ ^１８ ／ｃｍ ^３ 未満の非晶質酸化物を含み、前記非晶質酸化物はＩｎ―Ｚｎ―Ｇａ―Ｏ系酸化物、Ｉｎ―Ｚｎ―Ｇａ―Ｍｇ−Ｏ系酸化物、Ｉｎ―Ｚｎ―Ｏ系酸化物、Ｉｎ―Ｓｎ―Ｏ系酸化物、Ｉｎ−Ｏ系酸化物、Ｉｎ―Ｇａ―Ｏ系酸化物、及びＳｎ−Ｉｎ−Ｚｎ―Ｏ系酸化物のうちのいずれかであり、
該電界効果型トランジスタはゲート電圧無印加時のソース−ドレイン端子間の電流が１
０マイクロアンペア未満であり、電界効果移動度が１ｃｍ ^２ ／（Ｖ・秒）超であることを特徴とする。

また、本発明の第２の骨子は、アクティブマトリックス表示装置であって、
第１及び第２の電極と、該第１の電極と該第２の電極との間に介在する、各画素に配置された発光層とを有す
る発光素子と、
複数の画素に渡って配置された信号電極線と、
複数の画素に渡って配置された走査電極線と、
前記走査電極線にゲート電極が接続され、ソース又はドレイン電極の一方が前記信号電極線に接続された、各画素に配置された第１の電界効果型トランジスタと、
ゲート電極が、前記第１の電界効果型トランジスタのソース又はドレイン電極の他方に接続され、ソース又はドレイン電極の一方が前記発光素子に接続された、各画素に配置された第２の電界効果型トランジスタと、を備え、
前記第２の電界効果型トランジスタの活性層は、Ｉｎ―Ｚｎ―Ｇａ―Ｏ系酸化物、Ｉｎ―Ｚｎ―Ｇａ―Ｍｇ−Ｏ系酸化物、Ｉｎ―Ｚｎ―Ｏ系酸化物、Ｉｎ―Ｓｎ―Ｏ系酸化物、Ｉｎ−Ｏ系酸化物、Ｉｎ―Ｇａ―Ｏ系酸化物、及びＳｎ−Ｉｎ−Ｚｎ―Ｏ系酸化物のうちのいずれかである非晶質酸化物を有し、前記非晶質酸化物の電子キャリア濃度は１０ ^１８ ／ｃｍ ^３ 未満であり、
前記第２の電界効果型トランジスタは、ゲート電圧無印加時のソース−ドレイン端子間の電流が１０マイクロアンペア未満であり、電界効果移動度が１ｃｍ ^２ ／（Ｖ・秒）超であることを特徴とする。

本発明者が酸化物半導体を検討したところ、ZｎOは、一般に安定なアモルファス相を形成することができないことが判った。そして、殆どのZnOは多結晶相を呈するために、多結晶粒子間の界面でキャリアは散乱され、結果として電子移動度を大きくすることができないようである。

また、ＺｎＯには、酸素欠陥が入りやすく、キャリア電子が多数発生してしまうため、電気伝導度を小さくすることが難しい。このために、トランジスタのゲート電圧が無印加時でも、ソース端子とドレイン端子間に大きな電流が流れてしまい、ＴＦＴのノーマリーオフ動作を実現できないことが判った。また、トランジスタのオン・オフ比を大きくすることも難しいようである。

また、本発明者は、特開２０００−０４４２３６号公報に記載されている非晶質酸化物膜Zn_xM_yIn_zO_{(x+3y/2+3z/2)}（式中、MはＡｌ及びＧａのうち少なくとも一つの元素である。）について検討した。この材料は、電子キャリア濃度が、１０^１８／ｃｍ^３以上であり、単なる透明電極としては好適な材料である。

しかし、電子キャリア濃度が１０^１８／ｃｍ^３以上の酸化物をTFTのチャネル層に用いた場合、オン・オフ比が十分にとれず、ノーマリーオフ型のＴＦＴにはふさわしくないことが分かった。

つまり、従来の非晶質酸化物膜では、電子キャリア濃度が１０^１８／ｃｍ^３未満の膜を得ることはできていなかった。

そこで、本発明者は、電界効果型トランジスタの活性層として、電子キャリア濃度が１０^１８／ｃｍ^３未満の非晶質酸化物を用いているTFTを作製したところ、所望の特性のTFTが得られ、発光装置などの画像表示装置に適用できることを発見したのである。

本発明者らは、ＩｎＧａＯ_３（ＺｎＯ）_ｍ、及びこの材料の成膜条件に関する研究開発を精力的に進めた結果、成膜時の酸素雰囲気の条件を制御することで、電子キャリア濃度を１０^１８／ｃｍ^３未満にできることを見出した。

本発明は、所望の電子キャリア濃度を実現した膜を用いた発光素子や光源、あるいはそれらを有する装置に関するものである。

以下、具体的に本発明について説明する。

本発明の骨子は上述したとおりのものであるが、
本発明の発光装置は、光透過性の基板上に、前記発光層及び、前記電界効果型トランジスタが設け、前記発光層から出力される光が、前記基板を介して出力される構成にすることもできる。

また、光透過性の基板上に、前記発光層及び、前記電界効果型トランジスタを設け、
前記発光層から出力される光が、前記基板及び前記非晶質酸化物を介して出力される構成にすることもできる。

また、本発明においては、TFTと発光層と、発光層を挟む下部電極と対向電極とを含む発光装置において、前記TFTの活性層がInとGaとZnを含み、且つ電子キャリア濃度が１０^１８／ｃｍ^３未満であり、且つ少なくとも一部が非晶質の酸化物であり、且つ前記TFTのドレイン電極に発光層の一部が電気的に接続されている発光装置であってもよい。

本発明に係る発光装置は、前記発光層の一部が前記ドレイン電極と直接接合している、あるいは、前記発光層の一部と前記ドレイン電極が配線を介して接続されていてもよい。

また、前記接合されている発光層の一部が発光層の陽極側もしくは陰極側であるとよい。

前記ドレイン電極あるいは前記下部電極の少なくとも一方は、たとえば透明導電性酸化物である。

また、本発明に係るアクティブマトリックス表示装置は、
第１及び第２の電極と該第１及び第２の電極間に介在する発光層とを有する発光素子と、前記発光素子を駆動するための電界効果型トランジスタと、を備えた画素回路が２次元マトリクス状に配置され、
各画素回路の該電界効果型トランジスタの活性層は、前記ノーマリーオフを実現し得る透明な非晶質酸化物半導体を有することを特徴とする。

さらには、本発明の発光装置を用いた線配列光源と感光体を具備した電子写真装置として、複写機、ページプリンタ、一体型ドラムカートリッジがある。

本発明によれば、新規な発光装置、電子写真装置、アクティブマトリックス型表示装置を提供できる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。
（第１の実施形態）
本発明は、非晶質酸化物を用いた発光装置に関する。

具体的には、電界効果型トランジスタの活性層に非晶質酸化物を用いる。この非晶質酸化物は、透明膜である。ここで、透明とは、可視光に対して実質的に透明な場合は勿論、可視域の少なくとも一部の光に対して光透過性がある場合をも含む。光透過性としては、好ましくは５０パーセント以上の透過率、より好ましくは８０パーセント以上である。

本発明の基本的構成をまず図７を用いて説明する。

図中、７０はドレイン電極、７１は基板、７２は活性層、７３はゲート絶縁層、７４はゲート電極、７５はソース電極、７６は層間絶縁層である。

７７は下部電極（第２の電極と称する場合がある。）、７８は有機EL層、７９は対向電極（第１の電極と称する場合がある。）である。

ここで、この図では有機EL素子の構成例を示しているが、無機ELでも同様な構成が可能である。

なお、図７では、ドレイン電極７０を下部電極７７に接続しているが、使い方によっては、ソース電極７５を下部電極７７に接続することもできる。

すなわち、本発明では、非晶質酸化物を含むトランジスタのソース電極かドレイン電極の一方を、発光層を挟持する電極に接続することが特徴である。

また、発光層７８の下部電極７７がアノードの場合は、当該アノード側に、ＴＦＴのソース電極を接続する構成も好ましい。

まず、活性層７２にはソース電極７５とドレイン電極７０が直接接合されていて、ゲート絶縁層７３を介してゲート電極７４で制御される。

発光層である有機EL層７８は、下部電極７７を介してドレイン電極７０へコンタクトホールを通って接続されている。下部電極７７とTFT部分の間には層間絶縁層７６があり、電気的に絶縁されている。

この層間絶縁層７６は単層である必要はなく、むしろ一般的にはゲート絶縁層やゲート電極上部に設ける絶縁層、そして平坦化するための一般的な層間絶縁層からなっている。

有機EL層７８の上部には対向電極７９があり、TFTがON状態の時には有機EL層７８には電圧が印加されて発光に至る。

なお、電界効果型トランジスタのドレイン電極７０は、前記第２の電極（下部電極）と電気的に接続されているか、あるいは前記ドレイン電極は前記第２の電極自体である。

ここで、図７では、TFTの上面にも有機EL層７８が存在する開口率の高い例を示したが、応用上問題が無ければTFT部分を避けて有機EL層７８を形成しても構わない。ただし、図７の構成で用いる場合には有機EL層７８の下部はなるべく平坦であることが好ましい。

本発明の基本となるIn-Ga-Zn-O系の活性層を用いることにより、電圧、電流ともに有機EL素子に十分な駆動力が得られるため、発光装置として有用である。

次に、図９を用いて下部電極とドレイン電極が直接接合されている場合について説明する。図中、９１は基板、９２は本発明特有の半導体材料からなる活性層、９３はゲート絶縁層、９４はゲート電極、９５はソース電極、９６は絶縁層である。

９７は下部電極（第２の電極と称する場合がある）である。なお、この下部電極９７は、ドレイン電極の上に積層されていたり、あるいはドレイン電極と同一（即ちドレイン電極自体）である。なお、９８は有機EL層、９９は対向電極である。

基本的には、電極を介する上記した構成と同類であるが、ドレイン電極と発光層とが、基板９１上から見た場合に、同一場所（あるいは重複する位置）に積層されており、その間に下部電極がある。

この場合ドレイン電極と下部電極とが同じであっても構わない。この場合にはドレイン電極が電子もしくはホールの注入に効果的である必要がある。

さらには、活性層のドレイン電極下部におけるIn-Ga-Zn-O膜の電子キャリア密度を酸素欠陥等を増やすことで、１０¹⁸／ｃｍ^３以上にすることも好ましい。そして、ドレイン電極と下部電極を兼ね備えることが可能である。

この場合にはIn-Ga-Zn-O膜はホール注入層として機能し、発光層の陽極部分を接合されるのが好ましい。

図ではTFT層上部に発光層を用いた例を示しているが、勿論逆でも機能上問題なければ構わない。この場合発光層に隣接する下部電極は見かけ上は上部にあることになるが、機能上ドレイン電極と接続されていれば同じ事である。特に無機ELではプロセス耐性が有機ELと比較して強いので、逆の場合もありえる。

なお、図９では、ドレイン電極９７を下部電極としても利用しているが、発光層の層構成など使い方によっては、ソース電極９５の方を下部電極として利用することもできる。

すなわち、本発明では、非晶質酸化物を含むトランジスタのソース電極かドレイン電極の一方を、発光層を挟持する電極に接続等することが特徴である。

次に、ディスプレー応用の構成例を図８を用いて説明する。

図中、８１は有機EL層８４を駆動するためのトランジスタであり、有機EL層８４とそれを挟む一対の電極を有する発光素子に電流を流す。８２は画素を選択するトランジスタ２であり、発光素子に流す電流を決定する画像信号をトランジスタ８１のゲートに供給する。

また、コンデンサー８３は選択された状態を保持するためのものであり、共通電極線８７とトランジスタ２のソース部分との間に電荷を蓄え、トランジスタ１のゲートの信号を保持している。画素選択は走査電極線８５と信号電極線８６により決定される。

以下、より具体的に説明する。

行選択信号がドライバー回路（不図示）から走査電極８５を通してゲート電極へパルス信号で印加されると同時に、別のドライバー回路（不図示）から信号電極８６を通して画像信号がトランジスタ８２へと印加されて画素が選択される。

そのとき、トランジスタ８２がONとなり信号電極線８６とトランジスタ８２のソースの間にあるコンデンサー８３に電荷が蓄積される。これによりトランジスタ８１のゲート電圧が画像信号に応じた所望の電圧に保持されトランジスタ８１は画像信号に応じた電流をソース・ドレイン間に流す。この状態は次の信号を受け取るまで保持される。トランジスタ８１が電流を流す間、有機EL層８４にも電流が供給され続け発光が維持されることになる。

この図８の例では、１画素にトランジスタ２ヶ、コンデンサー１ヶの構成であるが、性能を向上させるために更に多くのトランジスタ等を組み込んでも構わない。

本質的なのはトランジスタ部分に本発明の低温で形成でき透明であるIn-Ga-Zn-O系に例示される非晶質酸化物の活性層と有するTFTを用いることにより、ノーマリーオフTFTが実現され、不要な発光が抑制された発光装置を提供できる。また、これにより高コントラストの電子写真装置や表示装置を提供することもできる。

以下、各構成要素について詳しく説明する。

（１．基板）
一般的に発光装置にはガラス基板が用いられているが、本発明に用いる基板としては、基本的には平坦性があれば構わない。本発明で用いているTFTは低温で形成可能であるので、一般的にはアクティブマトリックスでは使用が困難であるプラスチック基板が使用可能である。これにより軽量で壊れにくい発光装置が得られるが、ある程度ならば曲げる事も可能になる。

これ以外にも勿論Siの様な半導体基板やセラミックス基板も利用可能である。また平坦であれば金属基板上に絶縁層を設けた基板も利用可能である。

（２．トランジスタ）
トランジスタの活性層は、上記した様に例えばIn-Ga-Zn-O系の非晶質酸化物半導体を用いる。この組成にMgなどを置換もしくは添加することが可能であるが、所望の特性すなわち電子キャリア濃度が１０^１８／ｃｍ^３未満であり、電子移動度が１ｃｍ^２／（Ｖ・秒）超であれば構わない。

なお、この非晶質酸化物については、別途詳述する。

活性層の形成には前述通りスパッタ法やパルスレーザー蒸着法が適しているが、生産性に有利な各種スパッタリング法がより好ましい。また、この活性層と基板の間には適宜バッファー層を挿入することも有効である。

ゲート絶縁膜には前述したＡｌ_２Ｏ_３、Ｙ_２Ｏ_３、又はＨｆＯ_２の1種、又はそれらの化合物を少なくとも二種以上含む混晶化合物が好ましいが、その限りではない。

ソース電極やドレイン電極としてはITOに代表される導電性酸化物やAuなどの金属が利用可能である。ただし、特性上上記活性層とオーミック接合が取れる、もしくはオーミック接合に近い状態の接合が可能な電極が好ましい。

特に本発明であるドレイン電極と発光層が直接接合している場合に関しては下部電極層の部分で説明する。

（３．層間絶縁層）
下部電極の下地となる絶縁層にはゲート絶縁層の素材をそのまま用いる事が可能である。勿論平坦化の為にそれ以外の絶縁層も形成可能であり、例えばポリイミド膜をスピンコートさせたり、酸化シリコンをプラズマCVD法やPECVD法、LPCVD法、もしくはアルコキシド等の塗布焼成でも形成可能である。層間絶縁層にはソースやドレインを接続するためのコンタクトホールを形成する事が適宜必要になる。

（４．下部電極層）
下部電極層はTFTのドレイン電極と接続されているが、同じ組成でも異なる組成でも構わない。

発光層が有機ELに代表される電流注入型のものの場合には、その構成により好ましい下部電極がある。例えば、下部電極に接続される発光層が陽極の場合には仕事関数の大きな金属であることが好ましい。例としてはITOや導電性酸化スズ、導電性ZnO、In-Zn-O、Pt合金、Au合金などが挙げられる。また、電子キャリア濃度が１０^１８／ｃｍ^３以上のIn-Ga-Zn-O系も利用可能である。この場合にはTFTの場合とは異なりキャリア濃度は多いほど、例えば１０¹⁹／ｃｍ^３以上が好ましい。TFTのドレイン部分と直接接合する場合には特にITOや上記In-Ga-Zn-O系（高キャリア濃度）、Au合金が特に好ましい。

また、下部電極をITOやIn-Ga-Zn-O系（高キャリア濃度）にした場合には透明となるためボトムエミッションタイプでも開口率を高くとることが可能である。

逆に下部電極に接続される発光層が陰極の場合には仕事関数の小さな金属であることが好ましい。例としてはAg添加Mg、Li添加Al、シリサイド、ホウ化物、窒化物などが挙げられる。この場合にはTFTのドレイン部分と直接接合する場合よりも配線を介して接合した方が好都合である。

前述したドレイン電極を下部電極を直接接合する場合には下部電極はホール注入型である方が好ましい。特に下部電極としてITOやAlやGaがドープされたZnO、キャリア濃度が１０^１８／ｃｍ^３以上のIn-Ga-Zn-O系が好ましい。特にIn-Ga-Zn-O系の場合には活性層のキャリア濃度を酸素欠損導入などの手法により増加させることにより形成可能であるので、構成が単純になり効果的である。この場合には一見活性層上にホール輸送層やホール注入層が形成されている様に見られる。この場合にも本発明の構成の範囲内であるとする。即ち、下部電極とドレイン電極が活性層の一部と一体となった状況である。

（５．発光層）
発光層としてはIn-Ga-Zn-O系のTFTで駆動できるものであれば限定されるものではないが、特に有機ELが好都合である。

本発明に用いる有機EL層７８は単層である場合は少なく、一般的には
ホール輸送層／発光層＋電子輸送層（電子輸送機能を有する発光層の意味）
ホール輸送層／発光層／電子輸送層
ホール注入層／ホール輸送層／発光層／電子輸送層
ホール注入層／ホール輸送層／発光層／電子輸送層／電子注入層
などの複数層の構成となっている。この他電子障壁層や付着改善層なども挿入する場合がある。

発光層部分には蛍光とりん光を用いる場合があるが発光効率からりん光を用いるのが有効である。りん光材料としてはイリジウム錯体が有用である。また、用いる分子としては低分子系、高分子系双方利用であり、低分子系では一般的に蒸着で、高分子系はインクジェットや印刷で形成可能である。例としては低分子系ではアミン錯体、アントラセン類、希土類錯体、貴金属錯体、高分子系としてはπ共役系と色素含有ポリマーが挙げられる。

電子注入層としてはアルカリ金属やアルカリ土類金属及びそれらの化合物やアルカリ金属をドープした有機層などが挙げられる。また電子輸送層としてはアルミ錯体やオキサジアゾール、トリアゾール類、フェナントロリン類などが挙げられる。

ホール注入層そしてはアリールアミン類、フタロシアニン類、ルイス酸ドープ有機層が挙げられ、ホール輸送層としてはアリールアミン類が挙げられる。

（６．対向電極）
対向電極はトップエミッションタイプかボトムエミッションタイプか、及び陰極や陽極かで好ましい材料が異なってくる。

トップエミッションタイプでは透明であることが必要であるが、対向電極が陽極である場合には上記透明導電性酸化物であるITOや導電性酸化スズ、導電性ZnO、In-Zn-O、電子キャリア濃度が１０^１８／ｃｍ^３以上のIn-Ga-Zn-O系も利用可能である。対向電極が陰極の場合にはアルカリ金属やアルカリ土類金属をドープした合金を数１０ｎｍ以下に形成して、その上部に透明導電性酸化物を形成することにより対向電極とすることが出来る。

ボトムエミッションタイプの場合には透明である必要がないので陽極の場合にはAu合金やPt合金等が、陰極の場合にはAg添加Mg、Li添加Al、シリサイド、ホウ化物、窒化物などが利用可能である。

（７．その他電極線）
ゲート電極線である走査電極線や信号電極線等の電極線としては、AlやCr,Wなどの金属やAl合金、WSi等のシリサイドなどが利用可能である。

発光装置の作製について
以下にドレイン電極と下部電極を配線を介して接続し、有機ELを用いた場合の発光素子の作製例を説明する。

（トランジスタ形成）
電子キャリア濃度が１０^１８／ｃｍ^３となるように後述する条件にて、パルスレーザー蒸着法により、ガラス基板上にIn-Ga-Zn-O系アモルファス酸化物半導体薄膜を120nm堆積させる。このとき、InGaO₃(ZnO)_４組成を有する多結晶焼結体をターゲットとする。

さらにその上に、チャンバー内酸素分圧を1Pa未満にして、パルスレーザー堆積法により電気伝導度の大きなInGaO₃(ZnO)_４及びをそれぞれ30nm積層した。さらに、その上にソース、ドレイン電極としてAuを電子ビーム蒸着法により50nm形成する。

更にゲート絶縁膜として、Y₂O₃膜を、ゲート電極としてAuを電子ビーム蒸着法によりそれぞれ90nm、50nm成膜する。上記一連のプロセスにおいてフォトリソグラフィー法とリフトオフ法により各々の層を所望のサイズに形成しておく。更に絶縁層を同様の方法で成膜するが、その際もドレイン電極用のコンタクトホールを形成しておく。

（下部電極層形成）
その後にITOをスパッタリング法により300nm形成して下部電極とするが、この際にドレイン電極と下部電極をコンタクトホールを介して接合する。この部分が配線となる。

（有機EL発光層）
次に抵抗蒸発法により４，４’−ビス[Ｎ，Ｎ−ジアミノ]−４”−フェニルートリフェニルアミンをホール注入層として６０ｎｍ形成し、更にその上にホール輸送層である４，４’−ビス[Ｎ−(１−ナフチル)−Ｎ−フェニルアミノ]ビフェニル膜を２０ｎｍを成膜する。さらにその上に、発光層として４，４’−ビス（２，２−ジフェニルビニル膜を４０ｎｍ、電子輸送層としてトリス（８−キノリノール）アルミニウム膜を２０ｎｍ成膜し、全体で有機ＥＬ発光層とする。

（対向電極）
最後に２元蒸着法によりＡｌとＡｇの合金を５０ｎｍ、Ａｌを５０ｎｍ成膜して対向電極とする。

上記した素子にプローブを当てて駆動すると、基板裏側から、即ちボトムエミッションタイプで青色の発光が得られる。

なお、酸素欠損量を制御して所望の電子キャリア濃度を達成できていることが本実施形態においては重要である。

上記記載においては、透明酸化物膜の酸素量（酸素欠損量）の制御を、成膜時に酸素を所定濃度含む雰囲気中で行うことで制御している。しかし、成膜後、当該酸化物膜を酸素を含む雰囲気中で後処理して酸素欠損量を制御（低減あるいは増加）することも好ましいものである。

効果的に酸素欠損量を制御するには、酸素を含む雰囲気中の温度を０℃以上３００℃以下、好ましくは、２５℃以上、２５０℃以下、更に好ましくは１００℃以上２００℃以下で行うのがよい。

勿論、成膜時にも酸素を含む雰囲気中で行い、且つ成膜後の後処理でも酸素を含む雰囲気中で後処理してもよい。また、所定の電子キャリア濃度（１０^１８／ｃｍ^３未満）を得られるのであれば、成膜時には、酸素分圧制御は行わないで、成膜後の後処理を酸素を含む雰囲気中で行ってもよい。

なお、本発明における電子キャリア濃度の下限としては、得られる酸化物膜をどのような素子や回路あるいは装置に用いるかにもよるが、例えば１０^１４／ｃｍ^３以上である。
（第２の実施形態）
本発明の第２の実施形態は、図１１や１２に示すように、ボトムエミッション型の発光装置である。

即ち、光透過性の基板上に、前記発光層及び、前記電界効果型トランジスタが設けられており、
前記発光層から出力される光が、前記基板を介して出力される。図１１では、発光素子部２１６０の直下にも、非晶質酸化物で形成される活性層（チャンネル層２１０１）が設けられているが、当該直下に無くても良い。勿論、図１１の構成の場合は、発光層２１０８からの光が、前記非晶質酸化物で構成されている活性層と基板２１００を透過することになる。

なお、本発明に係る発光装置を利用して、一次元に配列した光源を作製し、図１３に示すように感光体としての感光ドラム２３５０との組合せることもできる。つまり、感光体２３５０と、感光体を帯電させるための帯電器（不図示）と、感光体に潜像を形成するために感光体を露光するための露光光源２３００と、前記潜像を現像するための現像器（不図示）と、を有しする電子写真装置が構成できる。

以下に、前記第１及び第２の実施形態において説明した非晶質酸化物について、詳述する。
（非晶質酸化物）
本発明に係る非晶質酸化物の電子キャリア濃度は、室温で測定する場合の値である。室温とは、例えば２５℃であり、具体的には０℃から４０℃程度の範囲から適宜選択されるある温度である。なお、本発明に係るアモルファス酸化物の電子キャリア濃度は、０℃から４０℃の範囲全てにおいて、１０^１８／ｃｍ^３未満を充足する必要はない。例えば、２５℃において、キャリア電子密度１０^１８／ｃｍ^３未満が実現されていればよい。また、電子キャリア濃度を更に下げ、１０^１７／ｃｍ^３以下、より好ましくは１０^１６／ｃｍ^３以下にするとノーマリーオフのＴＦＴが歩留まり良く得られる。

電子キャリア濃度の測定は、ホール効果測定により求めることが出来る。

なお、本発明において、アモルファス酸化物とは、Ｘ線回折スペクトルにおいて、ハローパターンが観測され、特定の回折線を示さない酸化物をいう。

本発明のアモルファス酸化物における、電子キャリア濃度の下限値は、ＴＦＴのチャネル層として適用できれば特に限定されるものではない。下限値は、例えば、１０^１２／ｃｍ^３である。

従って、本発明においては、後述する各実施例のようにアモルファス酸化物の材料、組成比、製造条件などを制御して、例えば、電子キャリア濃度を、１０^１２／ｃｍ^３以上１０^１８／ｃｍ^３未満とする。より好ましくは１０^１３／ｃｍ^３以上１０^１７／ｃｍ^３以下、更には１０^１５／ｃｍ^３以上１０^１６／ｃｍ^３以下の範囲にすることが好ましいものである。

なお、１０^１８／ｃｍ^３未満とは、好ましくは１×１０^１８／ｃｍ^３未満であり、より好適には、１．０×１０^１８／ｃｍ^３未満である。

前記非晶質酸化物としては、ＩｎＺｎＧａ酸化物のほかにも、Ｉｎ酸化物、Ｉｎ_ｘＺｎ_１−ｘ酸化物（0.2≦ｘ≦1）、Ｉｎ_ｘＳｎ_１−ｘ酸化物（0.8≦ｘ≦1）、あるいはＩｎ_ｘ（Ｚｎ、Ｓｎ）_１−ｘ酸化物（0.15≦ｘ≦1）から適宜選択できる。

なお、Ｉｎ_ｘ（Ｚｎ、Ｓｎ）_１−ｘ酸化物は、Ｉｎ_ｘ（Ｚｎ_ｙＳｎ_１−ｙ）_１−ｘ酸化物と記載することができ、ｙの範囲は１から０である。

なお、ＺｎとＳｎを含まないＩｎ酸化物の場合は、Ｉｎの一部をＧａに置換することもできる。即ち、Ｉｎ_ｘＧａ_１−ｘ酸化物（０≦ｘ≦1）の場合である。

以下に、本発明者らが作製することに成功した電子キャリア濃度が１０^１８／ｃｍ^３未満の非晶質酸化物について詳述する。

上記酸化物とは、In-Ga-Zn-Oを含み構成され、結晶状態における組成がInGaO₃(ZnO)_m (mは６未満の自然数)で表され、電子キャリア濃度が１０^１８／ｃｍ^３未満であることを特徴とする。

また上記酸化物は、In-Ga-Zn-Ｍｇ-Oを含み構成され、結晶状態の組成がInGaO₃(Zn_1-xMｇ_xO)_m (mは６未満の自然数、0<x≦1)で表され、電子キャリア濃度が１０^１８／ｃｍ^３未満であることを特徴とする。

なお、これらの酸化物で構成される膜において、電子移動度が１ｃｍ^２／（Ｖ・秒）超になるように設計することも好ましい。

上記膜をチャネル層に用いれば、トランジスターオフ時のゲート電流が０．１マイクロアンペヤ未満のノーマリーオフで、オン・オフ比が１０^３超のトランジスタ特性を実現できる。そして、可視光に対して、透明あるいは透光性を有し、フレキシブルなＴＦＴが実現される。

なお、上記膜は、伝導電子数の増加と共に、電子移動度が大きくなることを特徴とする。透明膜を形成する基板としては、ガラス基板、樹脂製プラスチック基板又はプラスチックフィルムなどを用いることができる。

上記非晶質酸化物膜をチャネル層に利用する際には、Ａｌ_２Ｏ_３，Ｙ_２Ｏ_３、又はＨｆＯ_２の1種、又はそれらの化合物を少なくとも二種以上含む混晶化合物をゲート絶縁膜に利用できる。

また、非晶質酸化物中に、電気抵抗を高めるための不純物イオンを意図的に添加せず、酸素ガスを含む雰囲気中で、成膜することも好ましい形態である。

本発明者らは、この半絶縁性酸化物アモルファス薄膜は、伝導電子数の増加と共に、電子移動度が大きくなるという特異な特性を見出した。そして、その膜を用いてＴＦＴを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性が更に向上することを見出した。即ち、非晶質酸化物を利用して、ノーマリーオフ型のTFTを実現できることを見出した。

非晶質酸化物薄膜を膜トランジスタのチャネル層として用いると、電子移動度が１ｃｍ^２／（Ｖ・秒）超、好ましくは５ｃｍ^２／（Ｖ・秒）超にすることができる。

電子キャリア濃度が、１０^１８／ｃｍ^３未満、好ましくは、１０^１６／ｃｍ^３未満のときは、オフ時（ゲート電圧無印加時）のドレイン・ソース端子間の電流を、１０マイクロアンペヤ未満、好ましくは０．１マイクロアンペア未満にすることができる。

また、該膜を用いれば、電子移動度が１ｃｍ^２／（Ｖ・秒）超、好ましくは５ｃｍ^２／（Ｖ・秒）超の時は、ピンチオフ後の飽和電流を１０マイクロアンペア超にでき、オン・オフ比を１０^３超とすることができる。

ＴＦＴでは、ピンチオフ状態では、ゲート端子に高電圧が印加され、チャネル中には高密度の電子が存在している。

したがって、本発明によれば、電子移動度が増加した分だけ、より飽和電流値を大きくすることができる。この結果、オン・オフ比の増大、飽和電流の増大、スイッチング速度の増大など、トランジスタ特性の向上が期待できる。

なお、通常の化合物中では、電子数が増大すると、電子間の衝突により、電子移動度は減少する。

なお、上記ＴＦＴの構造としては、半導体チャネル層の上にゲート絶縁膜とゲート端子を順に形成するスタガ（トップゲート）構造や、ゲート端子の上にゲート絶縁膜と半導体チャネル層を順に形成する逆スタガ（ボトムゲート）構造を用いることができる。
（第1の成膜法：PLD法）
結晶状態における組成がInGaO₃(ZnO)_m(mは６未満の自然数)で表される非晶質酸化物薄膜は、ｍの値が６未満の場合は、８００℃以上の高温まで、非晶質状態が安定に保たれるが、ｍの値が大きくなるにつれ、結晶化しやすくなる。すなわち、InGaO₃に対するZnOの比が増大して、ＺｎＯ組成に近づくにつれ、結晶化しやすくなる。

したがって、非晶質ＴＦＴのチャネル層としては、ｍの値が６未満であることが好ましい。

成膜方法は、InGaO₃(ZnO)_m組成を有する多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタ法、パルスレーザー蒸着法が適している。さらに、量産性の観点から、スパッタ法が最も適している。

しかしながら、通常の条件で該非晶質膜を作成すると、主として酸素欠損が生じ、これまで、電子キャリア濃度を１０^１８／ｃｍ^３未満、電気伝導度にして、１０Ｓ／ｃｍ以下にすることができなかった。そうした膜を用いた場合、ノーマリーオフのトランジスタを構成することができない。

本発明者らは、図１４で示される装置により、パルスレーザー蒸着法で作製したIn-Ga-Zn-Oを作製した。

図１４に示すようなＰＬＤ成膜装置を用いて、成膜を行った。

同図において、７０１はＲＰ（ロータリーポンプ）、７０２はＴＭＰ（ターボ分子ポンプ）、７０３は準備室、７０４はＲＨＥＥＤ用電子銃、７０５は基板を回転、上下移動するための基板保持手段、７０６はレーザー入射窓である。また、７０７は基板、７０８はターゲット、７０９はラジカル源、７１０はガス導入口、７１１はターゲットを回転、上下移動するためのターゲット保持手段、７１２はバイパスライン、７１３はメインライン、７１４はＴＭＰ（ターボ分子ポンプ）である。また、７１５はＲＰ（ロータリーポンプ）、７１６はチタンゲッターポンプ、７１７はシャッターである。また、図中７１８はＩＧ（イオン真空計）、７１９はＰＧ（ピラニ真空計）、７２０はＢＧ（バラトロン真空計）、７２１は成長室（チャンバー）である。

KrFエキシマレーザーを用いたパルスレーザー蒸着法により、SiO₂ガラス基板（コーニング社製1737）上にIn-Ga-Zn-O系アモルファス酸化物半導体薄膜を堆積させた。堆積前の処理として、基板の超音波による脱脂洗浄を、アセトン, エタノール, 超純水を用いて、各5分間行った後、空気中100℃で乾燥させた。

前記多結晶ターゲットには、InGaO₃(ZnO)_４焼結体ターゲット（サイズ 20mmΦ5mmt）を用いた。これは、出発原料として、In₂O₃：Ga₂O₃：ZnO（各4N試薬）を湿式混合した後(溶媒：エタノール)、仮焼（1000 ℃： 2h）、乾式粉砕、本焼結（1550 ℃： 2h）を経て得られるものである。こうして作製したターゲットの電気伝導度は、90 (S/cm)であった。

成長室の到達真空を2×10^-6 (Pa)にして、成長中の酸素分圧を6.5 (Pa)に制御して成膜を行った。

チャンバー７２１内酸素分圧は６．５Pa、基板温度は25℃である。
なお、ターゲット７０８と被成膜基板７０７間の距離は、30 (mm)であり、入射窓７１６から入射されるＫｒＦエキシマレーザーのパワーは、１.5-3 (mJ/cm^２/pulse)の範囲である。また、パルス幅は、20 (nsec)、繰り返し周波数は10 (Hz)、そして照射スポット径は、1 × 1 (mm角)とした。

こうして、成膜レート7 (nm/min)で成膜を行った。
得られた薄膜について、薄膜のすれすれ入射Ｘ線回折（薄膜法、入射角 0.5度）を行ったところ、明瞭な回折ピークは認めらなかったことから、作製したIn-Ga-Zn-O系薄膜はアモルファスであるといえる。

さらに、Ｘ線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Rrms）は約0.5 nmであり、膜厚は約120 nmであることが分かった。蛍光Ｘ線（XRF）分析の結果、薄膜の金属組成比はIn : Ga : Zn = 0.98 : 1.02 : 4であった。

電気伝導度は、約10^-２ S/cm未満であった。電子キャリア濃度は約10^1６/cm³以下、電子移動度は約５cm²／（Ｖ・秒）と推定される。

光吸収スペクトルの解析から、作製したアモルファス薄膜の禁制帯エネルギー幅は、約3 eVと求まった。以上のことから、作製したIn-Ga-Zn-O系薄膜は、結晶のInGaO₃(ZnO)_４の組成に近いアモルファス相を呈しており、酸素欠損が少なく、電気伝導度が小さな透明な平坦薄膜であることが分かった。

具体的に図１を用いて説明する。同図は、In-Ga-Zn-Oから構成され、結晶状態を仮定した時の組成がInGaO₃(ZnO)_m(mは６未満の数)で表される透明アモルファス酸化物薄膜を本実施例と同じ条件下で作成する場合の特性図である。そして、この特性図は、酸素分圧を変化させた場合に、成膜された酸化物の電子キャリア濃度の変化を示したものである。

本実施例と同じ条件下で酸素分圧を４．５Ｐａ超の高い雰囲気中で、成膜することにより、図１に示すように、電子キャリア濃度を１０^１８／ｃｍ^３未満に低下させることができた。この場合、基板の温度は意図的に加温しない状態で、ほぼ室温に維持されている。フレキシブルなプラスチックフィルムを基板として使用するには、基板温度は100℃未満に保つことが好ましい。

酸素分圧をさらに大きくすると、電子キャリア濃度をさらに低下させることができる。例えば、図１に示す様に、基板温度２５℃、酸素分圧５Ｐａで成膜したInGaO₃(ZnO)_４薄膜では、さらに、電子キャリア数を１０^１６／ｃｍ^３に低下させることができた。

得られた薄膜は、図２に示す様に、電子移動度が１ｃｍ^２／（Ｖ・秒）超であった。しかし、本実施例のパルスレーザー蒸着法では、酸素分圧を６．５Ｐａ以上にすると、堆積した膜の表面が凸凹となり、ＴＦＴのチャネル層として用いることが困難となる。

従って、酸素分圧４．５Ｐａ超、望ましくは5Ｐａ超、６．５Ｐａ未満の雰囲気で、パルスレーザー蒸着法で、結晶状態における組成InGaO₃(ZnO)_m(mは６未満の数)で表される透明アモルファス酸化物薄膜を作製する。この透明アモルファス酸化物薄膜を用いれば、ノーマリーオフのトランジスタを構成することができる。

また、該薄膜の電子移動度は、１ｃｍ^２／Ｖ・秒超が得られ、オン・オフ比を１０^３超に大きくすることができた。

以上、説明したように、本実施例に示した条件下でＰＬＤ法によりＩｎＧａＺｎ酸化物の成膜を行う場合は、酸素分圧を４．５Ｐａ以上６．５Ｐａ未満になるように制御することが望ましい。

なお、電子キャリア濃度を１０^１８／ｃｍ^３未満を実現するためには、酸素分圧の条件、成膜装置の構成や、成膜する材料や組成などに依存する。

次に、上記装置における酸素分圧６．５Ｐａの条件で、アモルファス酸化物を作製し、図５に示すトップゲート型MISFET素子を作製した。具体的には、まず、ガラス基板（１）上に上記のアモルファスIn-Ga-Zn-O薄膜の作製法により、チャンネル層（２）として用いる厚さ120nmの半絶縁性アモルファスInGaO₃(ZnO)_４膜を形成した。

さらにその上に、チャンバー内酸素分圧を1Pa未満にして、パルスレーザー堆積法により電気伝導度の大きなInGaO₃(ZnO)_４及び金膜をそれぞれ30nm積層した。そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子（５）及びソース端子（６）を形成した。最後にゲート絶縁膜（３）として用いるY₂O₃膜を電子ビーム蒸着法により成膜し（厚み：90nm、比誘電率：約15、リーク電流密度：0.5 MV/cm印加時に10^-3 A/cm²）、その上に金を成膜した。そして、フォトリソグラフィー法とリフトオフ法により、ゲート端子（４）を形成した。

MISFET素子の特性評価
図６に、室温下で測定したMISFET素子の電流−電圧特性を示す。ドレイン電圧V_DSの増加に伴い、ドレイン電流I_DSが増加したことからチャネルがn型半導体であることが分かる。これは、アモルファスIn-Ga-Zn-O系半導体がn型であるという事実と矛盾しない。I_DSはV_DS= 6 V程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、V_DS = 4 V印加時におけるゲート電圧V_GSの閾値は約-0.5 Vであった。また、V_G=10 V時には、I_DS=1.0 × 10^-5Aの電流が流れた。これはゲートバイアスにより絶縁体のIn-Ga-Zn-O系アモルファス半導体薄膜内にキャリアを誘起できたことに対応する。

トランジスタのオン・オフ比は、１０^３超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm²(Vs)^-1の電界効果移動度が得られた。作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。

本実施例によれば、電子キャリア濃度が小さく、したがって、電気抵抗が高く、かつ電子移動度が大きいチャネル層を有する薄膜トランジスタを実現できる。

なお、上記したアモルファス酸化物は、電子キャリア濃度の増加と共に、電子移動度が増加し、さらに縮退伝導を示すという優れた特性を備えていた。
本実施例では、ガラス基板上に薄膜トランジスタを作製したが、成膜自体が室温で行えるので、プラスチック板やフィルムなどの基板が使用可能である。

また、本実施例で得られたアモルファス酸化物は、可視光の光吸収が殆どなく、透明なフレキシブルＴＦＴを実現できる。
（第２の成膜法：スパッタ法（SP法））
雰囲気ガスとしてアルゴンガスを用いた高周波ＳＰ法により、成膜する場合について説明する。

ＳＰ法は、図１５に示す装置を用いて行った。同図において、８０７は被成膜基板、８０８はターゲット、８０５は冷却機構付き基板保持手段、８１４は、ターボ分子ポンプ、８１５はロータリーポンプ、８１７はシャッター、８１８はイオン真空計である。また、８１９はピラニ真空計、８２１は成長室（チャンバー）、８３０はゲートバルブである。

被成膜基板８０７としては、SiO₂ガラス基板（コーニング社製1737）を用意した。成膜前処理として、この基板の超音波脱脂洗浄を、アセトン、エタノール、超純水により各5分ずつ行った後、空気中１００℃で乾燥させた。

ターゲット材料としては、ＩｎＧａＯ_３（ＺｎＯ）_４組成を有する多結晶焼結体（サイズ 20mmΦ5mmt）を用いた。

この焼結体は、出発原料として、In₂O₃：Ga₂O₃：ZnO（各4N試薬）を湿式混合(溶媒：エタノール)し、仮焼（1000 ℃： 2h）、乾式粉砕、本焼結（1550 ℃： 2h）を経て作製した。このターゲット８０８の電気伝導度は90 (S/cm)であり、半絶縁体状態であった。

成長室８２１内の到達真空は、１×10^-４ (Torr)であり、成長中の酸素ガスとアルゴンガスの全圧は、４〜０．１×１０^−１（Pa）の範囲での一定の値とした。そして、アルゴンガスと酸素との分圧比を変えて、酸素分圧を１０^−３〜２×１０^−１（Pa）の範囲で変化させた。

また、基板温度は、室温とし、ターゲット８０８と被成膜基板８０７間の距離は、30 (mm)であった。

投入電力は、RF180 Wであり、成膜レートは、10 (nm/min)で行った。

得られた膜に関し、膜面にすれすれ入射Ｘ線回折（薄膜法、入射角 0.5度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｚｎ−Ｇａ−Ｏ系膜はアモルファス膜であることが示された。

さらに、Ｘ線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Rrms）は約０．５nmであり、膜厚は約１２０nmであることが分かった。蛍光Ｘ線（XRF）分析の結果、薄膜の金属組成比はIn : Ga : Zn = 0.98 : 1.02 : 4であった。

成膜時の雰囲気の酸素分圧を変化させ、得られたアモルファス酸化物膜の電気伝導度を測定した。その結果を図３に示す。

図３に示すように、酸素分圧を３×１０^-２Ｐａ超の高い雰囲気中で、成膜することにより、電気伝導度を１０Ｓ／ｃｍ未満に低下させることができた。

酸素分圧をさらに大きくすることにより、電子キャリア数を低下させることができた。

例えば、図３に示す様に、基板温度２５℃、酸素分圧１０^-１Ｐａで成膜したInGaO₃(ZnO)_４薄膜では、さらに、電気伝導度を約１０^-１０Ｓ／ｃｍに低下させることができた。また、酸素分圧１０^-１Ｐａ超で成膜したInGaO₃(ZnO)_４薄膜は、電気抵抗が高すぎて電気伝導度は測定できなかった。この場合、電子移動度は測定できなかったが、電子キャリア濃度が大きな膜での値から外挿して、電子移動度は、約１ｃｍ^２／Ｖ・秒と推定された。

よって、酸素分圧３×１０^-２Ｐａ超、望ましくは5×１０^-１Ｐａ超のアルゴンガス雰囲気で、スパッタ蒸着法で作製したIn-Ga-Zn-Oから構成され、結晶状態における組成InGaO₃(ZnO)_m(mは６未満の自然数)で表される透明アモルファス酸化物薄膜を作製した。この透明アモルファス酸化物薄膜を用いて、ノーマリーオフで、かつオン・オフ比を１０^３超のトランジスタを構成することができた。

本実施例で示した装置、材料を用いる場合は、スパッタによる成膜の際の酸素分圧としては、例えば、３×１０^-２Ｐａ以上、５×１０^-１Ｐａ以下の範囲である。なお、パルスレーザー蒸着法およびスパッタ法で作成された薄膜では、図２に示す様に、伝導電子数の増加と共に、電子移動度が増加する。

上記のとおり、酸素分圧を制御することにより、酸素欠陥を低減でき、その結果、電子キャリア濃度を減少できる。また、アモルファス状態では、多結晶状態とは異なり、本質的に粒子界面が存在しないために、高電子移動度のアモルファス薄膜を得ることができる。

なお、ガラス基板の代わりに厚さ２００μｍのポリエチレン・テレフタレート（ＰＥＴ）フィルムを用いた場合にも、得られたＩｎＧａＯ_３（ＺｎＯ）_４アモルファス酸化物膜は、同様の特性を示した。

なお、ターゲットとして、多結晶InGaO₃(Zn_1-xＭｇ_ｘO)_m(mは６未満の自然数、0<x≦1)を用いれば、１Ｐａ未満の酸素分圧下でも、高抵抗非晶質InGaO₃(Zn_1-xＭｇ_ｘO)_m膜を得ることができる。

例えば、Ｚｎを８０at％のＭｇで置換したターゲットを使用した場合、酸素分圧０．８Ｐａの雰囲気で、パルスレーザー堆積法で得られた膜の電子キャリア濃度を１０^１６／ｃｍ^３未満とすることができる（電気抵抗値は、約１０^-２Ｓ／ｃｍである。）。

こうした膜の電子移動度は、Ｍｇ無添加膜に比べて低下するが、その程度は少なく、室温での電子移動度は約５ｃｍ^２／（Ｖ・秒）で、アモルファスシリコンに比べて、１桁程度大きな値を示す。同じ条件で成膜した場合、Ｍｇ含有量の増加に対して、電気伝導度と電子移動度は、共に低下するので、Ｍｇの含有量は、好ましくは、２０％超、８５％未満（ｘにして、０．２＜ｘ＜０．８５）である。

上記した非晶質酸化物膜を用いた薄膜トランジスタにおいて、Ａｌ_２Ｏ_３、Ｙ_２Ｏ_３、ＨｆＯ_２、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。

ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。Ａｌ_２Ｏ_３膜を用いれば、リーク電流を低減できる。また、Ｙ_２Ｏ_３膜を用いればヒステリシスを小さくできる。さらに、高誘電率のＨｆＯ_２膜を用いれば、電子移動度を大きくすることができる。また、これらの膜の混晶を用いて、リーク電流、ヒステリシスが小さく、電子移動度の大きなＴＦＴを形成できる。また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、ＴＦＴ構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。

このように形成したＴＦＴは、ゲート端子、ソース端子、及び、ドレイン端子を備えた３端子素子である。このＴＦＴは、セラミックス、ガラス、又はプラスチックなどの絶縁基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用いたものである。またこのＴＦＴは、ゲート端子に電圧を印加して、チャンネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。

なお、酸素欠損量を制御して所望の電子キャリア濃度を達成できていることが本発明においては重要である。

上記記載においては、非晶質酸化物膜の酸素量（酸素欠損量）の制御を、成膜時に酸素を所定濃度含む雰囲気中で行うことで制御している。しかし、成膜後、当該酸化物膜を酸素を含む雰囲気中で後処理して酸素欠損量を制御（低減あるいは増加）することも好ましいものである。

効果的に酸素欠損量を制御するには、酸素を含む雰囲気中の温度を０℃以上３００℃以下、好ましくは、２５℃以上、２５０℃以下、更に好ましくは１００℃以上２００℃以下で行うのがよい。

勿論、成膜時にも酸素を含む雰囲気中で行い、且つ成膜後の後処理でも酸素を含む雰囲気中で後処理してもよい。また、所定の電子キャリア濃度（１０^１８／ｃｍ^３未満）を得られるのであれば、成膜時には、酸素分圧制御は行わないで、成膜後の後処理を酸素を含む雰囲気中で行ってもよい。

なお、本発明における電子キャリア濃度の下限としては、得られる酸化物膜をどのような素子や回路あるいは装置に用いるかにもよるが、例えば１０^１４／ｃｍ^３以上である。
（材料系の拡大）
さらに、組成系を拡大して研究を進めた結果、Zn,In及びSnのうち、少なくとも１種類の元素の酸化物からなるアモルファス酸化物で、電子キャリア濃度が小さく、かつ電子移動度が大きいアモルファス酸化物膜を作製できることを見出した。

また、このアモルファス酸化物膜は、伝導電子数の増加と共に、電子移動度が大きくなるという特異な特性を有することを見出した。

その膜を用いてＴＦＴを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性に優れたノーマリーオフ型のＴＦＴを作成できる。

本発明には、以下（ａ）から（ｈ）の特徴を有する酸化物を用いることができる。
（ａ） 室温での電子キャリア濃度が、１０^１８／ｃｍ^３未満のアモルファス酸化物。
（ｂ） 電子キャリア濃度が増加すると共に、電子移動度が増加することを特徴とするアモルファス酸化物。

なおここで、室温とは０℃から４０℃程度の温度をいう。アモルファスとは、X線回折スペクトルにおいて、ハローパターンのみが観測され、特定の回折線を示さない化合物をいう。また、ここでの電子移動度は、ホール効果測定で得られる電子移動度をいう。
（ｃ） 室温での電子移動度が、０．１ｃｍ^２／V・秒超であることを特徴とする上記（ａ）又は（ｂ）に記載されるアモルファス酸化物。
（ｄ） 縮退伝導を示す上記（ｂ）から（ｃ）のいずれかに記載されるアモルファス酸化物である。なお、ここでの縮退伝導とは、電気抵抗の温度依存性における熱活性化エネルギーが、３０ｍｅV以下の状態をいう。
（ｅ） Zn, In及びSnのうち、少なくとも１種類の元素を構成成分として含む上記（ａ）から（ｄ）のいずれかに記載されるアモルファス酸化物。
（ｆ） 上記（ｅ）に記載のアモルファス酸化物に、Ｚｎより原子番号の小さい２族元素Ｍ２（Ｍ２は、Ｍｇ，Ｃａ）、Ｉｎより原子番号の小さい３属元素Ｍ３（Ｍ３は、Ｂ，Ａｌ、Ｇａ、Ｙ），Ｓｎより小さい原子番号の小さい４属元素Ｍ４（Ｍ４は、Ｓｉ，Ｇｅ，Ｚｒ）、５属元素Ｍ５（Ｍ５は、Ｖ，Ｎｂ，Ｔａ）およびＬｕ、Ｗのうち、少なくとも１種類の元素を含むアモルファス酸化物膜。
（ｇ） 結晶状態における組成がＩｎ_１−ｘＭ３_ｘＯ₃(Ｚｎ_１−ｙＭ２_ｙＯ)_m（０≦ｘ、ｙ≦１、mは０又は６未満の自然数）である化合物単体又はｍの異なる化合物の混合体である(a)から（ｆ）のいずれかに記載のアモルファス酸化物膜。Ｍ３たとえば、Ｇａであり、Ｍ２は例えば、Ｍｇである。
(ｈ) ガラス基板、金属基板、プラスチック基板又はプラスチックフィルム上に設けた上記(a)から（g）記載のアモルファス酸化物膜。

また、本発明は、（１０）上記記載のアモルファス酸化物、又はアモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタである。

なお、電子キャリア濃度が１０^１８／ｃｍ^３未満、１０^１５／ｃｍ^３超のアモルファス酸化物膜をチャネル層に用い、ソース端子、ドレイン端子及びゲート絶縁膜を介してゲート端子を配した電界効果型トランジスタを構成する。ソース・ドレイン端子間に５V程度の電圧を印加したとき、ゲート電圧を印加しないときのソース・ドレイン端子間の電流を約１０^−７アンペヤにすることができる。

酸化物結晶の電子移動度は、金属イオンのｓ軌道の重なりが大きくなるほど、大きくなり、原子番号の大きなＺｎ，Ｉｎ，Ｓｎの酸化物結晶は、０．１から２００ｃｍ^２／（Ｖ・秒）の大きな電子移動度を持つ。

さらに、酸化物では、酸素と金属イオンとがイオン結合している。

そのため、化学結合の方向性がなく、構造がランダムで、結合の方向が不均一なアモルファス状態でも、電子移動度は、結晶状態の電子移動度に比較して、同程度の大きさを有することが可能となる。

一方で、Ｚｎ，Ｉｎ，Ｓｎを原子番号の小さな元素で置換することにより、電子移動度は小さくなる、こうした結果により、本発明のよるアモルファス酸化物の電子移動度は、約０．０１ｃｍ^２／（Ｖ・秒）から２０ｃｍ^２／（Ｖ・秒）である。

上記酸化物を用いてトランジスタのチャネル層を作製する場合、トランジスタにおいて、Ａｌ_２Ｏ_３、Ｙ_２Ｏ_３、ＨｆＯ_２、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。

ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。Ａｌ_２Ｏ_３膜を用いれば、リーク電流を低減できる。また、Ｙ_２Ｏ_３膜を用いればヒステリシスを小さくできる。さらに、高誘電率のＨｆＯ_２膜を用いれば、電界効果移動度を大きくすることができる。また、これらの化合物の混晶からなる膜を用いて、リーク電流、ヒステリシスが小さく、電界効果移動度の大きなＴＦＴを形成できる。また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、ＴＦＴ構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。

Ｉｎ_２Ｏ_３酸化物膜は、気相法により成膜でき、成膜中の雰囲気に水分を、０．１Ｐａ程度添加することにより、アモルファス膜が得られる。

また、ＺｎＯ及びＳｎＯ_２は、アモルファス膜を得ることは難しいが、Ｉｎ_２Ｏ_３を、ＺｎＯの場合には２０原子量％程度、ＳｎＯ_２の場合には、９０原子量％程度添加することによりアモルファス膜を得ることができる。特に、Ｓｎ−Ｉｎ―Ｏ系アモルファス膜を得るためには、雰囲気中に窒素ガスを０．１Ｐａ程度導入すればよい。

上記のアモルファス膜に、Ｚｎより原子番号の小さい２族元素Ｍ２（Ｍ２は、Ｍｇ，Ｃａ）、Ｉｎより原子番号の小さい３属元素Ｍ３（Ｍ３は、Ｂ，Ａｌ、Ｇａ、Ｙ），Ｓｎより小さい原子番号の小さい４属元素Ｍ４（Ｍ４は、Ｓｉ，Ｇｅ，Ｚｒ）、５属元素Ｍ５（Ｍ５は、Ｖ，Ｎｂ，Ｔａ）およびＬｕ、Ｗのうち、少なくとも１種類の複合酸化物を構成する元素を添加できる。

それにより、室温での、アモルファス膜をより安定化させることができる。また、アモルファス膜が得られる組成範囲を広げることができる。

特に、共有結合性の強い、Ｂ，Ｓｉ，Ｇｅの添加は、アモルファス相安定化に有効であるし、イオン半径の差の大きいイオンから構成される複合酸化物は、アモルファス相が安定化する。

たとえば、Ｉｎ−Ｚｎ−Ｏ系では、Inが約２０原子％超の組成範囲でないと、室温で安定なアモルファス膜は得難いが、ＭｇをＩｎと当量添加することにより、Ｉｎが約１５原子量％超の組成範囲で、安定なアモルファス膜を得ることができる。

気相法による成膜において、雰囲気を制御することにより、電子キャリア濃度が、１０^１８／ｃｍ^３未満、１０^１５／ｃｍ^３超のアモルファス酸化膜を得ることができる。

アモルファス酸化物の成膜方法としては、パルスレーザー蒸着法（ＰＬＤ法）、スパッタ法（ＳＰ法）及び電子ビーム蒸着法などの気相法を用いるのがよい。気相法の中でも、材料系の組成を制御しやすい点では、ＰＬＤ法が、量産性の点からは、ＳＰ法が適している。しかし、成膜法は、これらの方法に限られるのものではない。
（ＰＬＤ法によるＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化膜の成膜）
KrFエキシマレーザーを用いたＰＬＤ法により、ガラス基板（コーニング社製1737）上にＩｎ−Ｚｎ―Ｇａ―Ｏ系アモルファス酸化物膜を堆積させた。このとき、ＩｎＧａＯ_３（ＺｎＯ）及びＩｎＧａＯ_３（ＺｎＯ）_４組成を有する多結晶焼結体をそれぞれターゲットとした。

成膜装置は、既述の図１４に記載されている装置を用い、成膜条件は、当該装置を用いた場合と同様とした。

基板温度は25℃である。得られた膜に関し、膜面にすれすれ入射Ｘ線回折（薄膜法、入射角 0.5度）を行ったところ、明瞭な回折ピークは検出されず、２種類のターゲットから作製したＩｎ−Ｚｎ−Ｇａ−Ｏ系膜は、いずれもアモルファス膜であることが示された。

さらに、ガラス基板上のＩｎ−Ｚｎ―Ｇａ―Ｏ系アモルファス酸化物膜のＸ線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Rrms）は約0.5 nmであり、膜厚は約120 nmであることが分かった。

蛍光Ｘ線（XRF）分析の結果、ＩｎＧａＯ_３（ＺｎＯ）組成を有する多結晶焼結体をターゲットとして得られた膜の金属組成比はIn : Ga : Zn = １．１ : １．１ : ０．９であった。また、ＩｎＧａＯ（ＺｎＯ）_４組成を有する多結晶焼結体をターゲットとして得られた膜の金属組成比は、In : Ga : Zn = 0.98 : 1.02 : 4であった。

成膜時の雰囲気の酸素分圧を変化させ、ＩｎＧａＯ_３（ＺｎＯ）_４組成を有する多結晶焼結体をターゲットとして得られたアモルファス酸化膜の電子キャリア濃度を測定した。その結果を図１に示す。酸素分圧が４．２Ｐａ超の雰囲気中で成膜することにより、電子キャリア濃度を１０^１８／ｃｍ^３未満に低下させることができた。この場合、基板の温度は意図的に加温しない状態でほぼ室温に維持されている。また、酸素分圧が６．５Ｐａ未満の時は、得られたアモルファス酸化物膜の表面は平坦であった。

酸素分圧が５Ｐａの時、ＩｎＧａＯ_３（ＺｎＯ）_４組成を有する多結晶焼結体をターゲットとして得られたアモルファス酸化膜の電子キャリア濃度は１０^１６／ｃｍ^３、電気伝導度は、１０^−２Ｓ／ｃｍであった。また、電子移動度は、約５ｃｍ^２／Ｖ・秒と推測された。光吸収スペクトルの解析から、作製したアモルファス酸化物膜の禁制帯エネルギー幅は、約3 eVと求まった。

酸素分圧をさらに大きくすると、電子キャリア濃度をさらに低下させることができた。図１に示す様に、基板温度２５℃、酸素分圧６Ｐａで成膜したＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜では、電子キャリア濃度を８×１０^１５／ｃｍ^３（電気伝導：約８×１０^-３Ｓ／ｃｍ）に低下させることができた。得られた膜は、電子移動度が１ｃｍ^２／（Ｖ・秒）超と推測された。しかし、ＰＬＤ法では、酸素分圧を６．５Ｐａ以上にすると、堆積した膜の表面が凸凹となり、ＴＦＴのチャネル層として用いることが困難となった。

ＩｎＧａＯ_３（ＺｎＯ）_４組成を有する多結晶焼結体をターゲットとし、異なる酸素分圧で成膜したＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜に関して、電子キャリア濃度と電子移動度の関係を調べた。その結果を図２に示す。電子キャリア濃度が、１０^１６／ｃｍ^３から１０^２０／ｃｍ^３に増加すると、電子移動度は、約３ｃｍ^２／（Ｖ・秒）から約１１ｃｍ^２／（Ｖ・秒）に増加することが示された。また、ＩｎＧａＯ_３（ＺｎＯ）組成を有する多結晶焼結体をターゲットとして得られたアモルファス酸化膜に関しても、同様の傾向が見られた。

ガラス基板の代わりに厚さ２００μｍのポリエチレン・テレフタレート（ＰＥＴ）フィルムを用いた場合にも、得られたＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜は、同様の特性を示した。
（ＰＬＤ法によるＩｎ−Ｚｎ−Ｇａ−Ｍｇ−Ｏ系アモルファス酸化物膜の成膜）
ターゲットとして多結晶ＩｎＧａＯ_３ (Ｚｎ_1-xＭｇ_ｘＯ)_４(0<x≦1)を用い、ＰＬＤ法により、ガラス基板上にＩｎＧａＯ_３(Ｚｎ_1-xＭｇ_ｘＯ)_４(0<x≦1)膜を成膜した。

成膜装置は、図１４に記載の装置を用いた。

被成膜基板としては、SiO₂ガラス基板（コーニング社製1737）を用意した。その基板に前処理として、超音波脱脂洗浄を、アセトン、エタノール、超純水により各5分間ずつ行った後、空気中１００℃で.乾燥させた。ターゲットとしては、InGa(Zn_1-xMg_xO)₄(x=1-0)焼結体（サイズ 20mmΦ5mmt）を用いた。

ターゲットは、出発原料In₂O₃：Ga₂O₃:ZnO:MgO（各4N試薬）を、湿式混合(溶媒：エタノール)、仮焼（1000 ℃： 2h）、乾式粉砕、本焼結（1550 ℃： 2h）を経て作製した。

成長室到達真空は、2×10^-6(Pa)であり、成長中の酸素分圧は、0.8 (Pa)とした。基板温度は、室温（２５℃）で行い、ターゲットと被成膜基板間の距離は、30 (mm)であった。

なお、ＫｒＦエキシマレーザーのパワーは、１.5 (mJ/cm^２/pulse)、パルス幅は、20 (nsec)、繰り返し周波数は、10 (Hz) 、照射スポット径は、1 × 1 (mm角)とした。成膜レートは、7 (nm/min)であった。

雰囲気は酸素分圧０．８Ｐａで、基板温度は25℃である。得られた膜に関し、膜面にすれすれ入射Ｘ線回折（薄膜法、入射角 0.5度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｚｎ−Ｇａ−Ｍｇ−Ｏ系膜はアモルファス膜であることが示された。得られた膜の表面は平坦であった。

異なるｘ値のターゲットを用いて、酸素分圧０．８Ｐａの雰囲気中で成膜したＩｎ−Ｚｎ−Ｇａ−Ｍｇ−Ｏ系アモルファス酸化物膜の電気伝導度、電子キャリア濃度及び電子移動度のｘ値依存性を調べた。

その結果を、図４に示す。ｘ値が０．４超のとき、酸素分圧０．８Ｐａの雰囲気中で、ＰＬＤ法により成膜したアモルファス酸化物膜では、電子キャリア濃度を１０^１８／ｃｍ^３未満にできることが示された。また、ｘ値が０．４超のアモルファス酸化物膜では、電子移動度は、１ｃｍ^２／Ｖ・秒超であった。

図４に示すように、Ｚｎを８０原子％のＭｇで置換したターゲットを使用した場合、酸素分圧０．８Ｐａの雰囲気で、パルスレーザー堆積法で得られた膜の電子キャリア濃度を１０^１６／ｃｍ^３未満とすることができる（電気抵抗値は、約１０^-２Ｓ／ｃｍである。）。こうした膜の電子移動度は、Ｍｇ無添加膜に比べて低下するが、その程度は少なく、室温での電子移動度は約５ｃｍ^２／（Ｖ・秒）で、アモルファスシリコンに比べて、１桁程度大きな値を示す。同じ条件で成膜した場合、Ｍｇ含有量の増加に対して、電気伝導度と電子移動度は、共に低下するので、Ｍｇの含有量は、好ましくは、２０原子％超、８５原子％未満（ｘにして、０．２＜ｘ＜０．８５）、より好適には０.５＜ｘ＜０．８５である。

ガラス基板の代わりに厚さ２００μｍのポリエチレン・テレフタレート（ＰＥＴ）フィルムを用いた場合にも、得られたＩｎＧａＯ_３ (Ｚｎ_1-xＭｇ_ｘＯ)_４(0<x≦1)アモルファス酸化物膜は、同様の特性を示した。
（ＰＬＤ法によるＩｎ_２Ｏ_３アモルファス酸化物膜の成膜）
KrFエキシマレーザーを用いたＰＬＤ法により、Ｉｎ_２Ｏ_３多結晶焼結体をターゲットとして、厚さ２００μｍのＰＥＴフィルム上にＩｎ_２Ｏ_３膜を成膜した。

装置は、図１４に示した装置を用いた。被成膜基板として、SiO₂ガラス基板（コーニング社製1737）を用意した。

この基板の前処理として、超音波脱脂洗浄を、アセトン、エタノール、超純水で各5分間ずつ行った後、空気中１００℃で乾燥させた。

ターゲットとしては、In₂O₃焼結体（サイズ 20mmΦ5mmt）を用いた。これは、出発原料In₂O₃（4N試薬）を仮焼（1000 ℃： 2h）、乾式粉砕、本焼結（1550 ℃： 2h）を経て準備した。

成長室到達真空は、2×10^-6(Pa)、成長中の酸素分圧は、５ (Pa)、基板温度は室温とした。酸素分圧は５Ｐａ、水蒸気分圧は０．１Ｐａとし、さらに、酸素ラジカル発生装置に２００Ｗを印加して、酸素ラジカルを発生させた。

ターゲットと被成膜基板間の距離は、40 (mm)、ＫｒＦエキシマレーザーのパワーは0.5 (mJ/cm^２/pulse)、パルス幅は、20 (nsec)、繰り返し周波数は、10 (Hz) 、照射スポット径は1 × 1 (mm角)であった。成膜レートは、3 (nm/min)であった。

得られた膜に関し、膜面にすれすれ入射Ｘ線回折（薄膜法、入射角 0.5度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｏ系膜はアモルファス膜であることが示された。膜厚は、８０ｎｍであった。

得られたＩｎ−Ｏ系アモルファス酸化物膜の電子キャリア濃度は５×１０^１７／ｃｍ^３で、電子移動度は、約７ｃｍ^２／Ｖ・秒であった。
（ＰＬＤ法によるＩｎ−Ｓｎ−Ｏ系アモルファス酸化物膜の成膜）
KrFエキシマレーザーを用いたＰＬＤ法により、（Ｉｎ_０．９Ｓｎ_０．１）Ｏ_３．１多結晶焼結体をターゲットとして、厚さ２００μｍのＰＥＴフィルム上にＩｎ−Ｓｎ−Ｏ系酸化物膜を成膜した。

具体的には、図１４に示す装置を用いた。

被成膜基板として、SiO₂ガラス基板（コーニング社製1737）を用意した。

基板前処理として、超音波脱脂洗浄をアセトン、エタノール、超純水を用いて各5分間ずつ行った。その後、空気中１００℃で乾燥させた。

ターゲットは、In₂O₃-SnO₂焼結体（サイズ 20mmΦ5mmt）を準備した。これは、出発原料として、In₂O₃-SnO₂（4N試薬）を湿式混合(溶媒：エタノール)、仮焼（1000 ℃： 2h）、乾式粉砕、本焼結（1550 ℃： 2h）を経て得られる。

基板温度は室温である。酸素分圧は５（Ｐａ）、窒素分圧は、０．１（Ｐａ）とし、さらに、酸素ラジカル発生装置に２００Ｗを印加して、酸素ラジカルを発生させた。

ターゲットと被成膜基板間の距離は、30 (mm)とし、ＫｒＦエキシマレーザーのパワーは、1.5 (mJ/cm^２/pulse)、パルス幅は、20 (nsec)であった。また、繰り返し周波数は、10 (Hz) 、照射スポット径は、1 × 1 (mm角)であった。成膜レートは、6 (nm/min)であった。

得られた膜に関し、膜面にすれすれ入射Ｘ線回折（薄膜法、入射角 0.5度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｓｎ−Ｏ系膜はアモルファス膜であることが示された。

得られたＩｎ−Ｓｎ−Ｏアモルファス酸化物膜の電子キャリア濃度は、８×１０^１７／ｃｍ^３で、電子移動度は、約５ｃｍ２／Ｖ・秒であった。膜厚は、１００ｎｍであった。
（ＰＬＤ法によるＩｎ−Ｇａ−Ｏ系アモルファス酸化物膜の成膜）
被成膜基板として、SiO₂ガラス基板（コーニング社製1737）を用意した。

基板の前処理として、超音波脱脂洗浄をアセトン、エタノール、超純水を用いて、各5分間行った後、空気中１００℃で乾燥させた。

ターゲットとして、(In₂O₃)_1-x-(Ga₂O₃)_x(X = 0-1)焼結体（サイズ 20mmΦ5mmt）を用意した。なお、例えばｘ＝０．１の場合は、ターゲットは、（Ｉｎ_０．９Ｇａ_０．１）_２Ｏ_３多結晶焼結体ということになる。

これは、出発原料：In₂O₃- Ga₂O₂（4N試薬）を、湿式混合(溶媒：エタノール)、仮焼（1000 ℃： 2h）、乾式粉砕、本焼結（1550 ℃： 2h）を経て得られる。

成長室到達真空は、2×10^-6(Pa)であり、成長中の酸素分圧は、1 (Pa)とした。基板温度は、室温で行い、ターゲットと被成膜基板間の距離は、30 (mm)、ＫｒＦエキシマレーザーのパワーは、1.5 (mJ/cm^２/pulse)であった。また、パルス幅は、20 (nsec)、繰り返し周波数は、10 (Hz)、照射スポット径は、1 × 1 (mm角)であった。成膜レートは、6 (nm/min)であった。

基板温度は25℃である。酸素分圧は１Ｐａであった。得られた膜に関し、膜面にすれすれ入射Ｘ線回折（薄膜法、入射角 0.5度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｇａ−Ｏ系膜はアモルファス膜であることが示された。膜厚は、１２０ｎｍであった。

得られたＩｎ−Ｇａ−Ｏアモルファス酸化物膜の電子キャリア濃度は、８×１０^１６／ｃｍ^３で、電子移動度は、約１ｃｍ２／Ｖ・秒であった。
（Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜を用いたＴＦＴ素子の作製（ガラス基板））
ＴＦＴ素子の作製
図５に示すトップゲート型ＴＦＴ素子を作製した。

まず、ガラス基板（１）上に、ＩｎＧａＯ_３（ＺｎＯ）_４組成を有する多結晶焼結体をターゲットとし、酸素分圧５Ｐａの条件で、前述したPLD装置を用いて、In-Ga-Zn-O系アモルファス酸化物膜を作製した。チャンネル層（２）として用いる厚さ120nmのIn-Ga-Zn-O系アモルファス膜を形成した。

さらにその上に、チャンバー内の酸素分圧を1Pa未満にして、ＰＬＤ法により電気伝導度の大きなIn-Ga-Zn-O系アモルファス膜及び金膜をそれぞれ30nm積層した。そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子（５）及びソース端子（６）を形成した。

最後にゲート絶縁膜（３）として用いるY₂O₃膜を電子ビーム蒸着法により成膜し（厚み：90nm、比誘電率：約15、リーク電流密度：0.5 MV/cm印加時に10^-3 A/cm²）、その上に金を成膜した。そして、フォトリソグラフィー法とリフトオフ法により、ゲート端子（４）を形成した。チャネル長は、５０μｍで、チャネル幅は、２００μｍであった。

ＴＦＴ素子の特性評価
図６に、室温下で測定したＴＦＴ素子の電流−電圧特性を示す。ドレイン電圧V_DSの増加に伴い、ドレイン電流I_DSが増加したことからチャネルがn型伝導であることが分かる。

これは、アモルファスIn-Ga-Zn-O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。I_DSはV_DS= 6 V程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、V_DS = 4 V印加時におけるゲート電圧V_GSの閾値は約-0.5 Vであった。

また、V_G=10 V時には、I_DS=1.0 × 10^-5Aの電流が流れた。これはゲートバイアスにより絶縁体のIn-Ga-Zn-O系アモルファス酸化物膜内にキャリアを誘起できたことに対応する。

トランジスタのオン・オフ比は、１０^３超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm²(Vs)^-1の電界効果移動度が得られた。作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。

なお、アモルファス酸化物の電子キャリア濃度を１０^１８／ｃｍ^３未満にすることでＴＦＴのチャネル層として適用できる。この電子キャリア濃度としては、１０^１７／ｃｍ^３以下がより好ましく、１０^１６／ｃｍ^３以下にすると更に好ましかった。
（Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜を用いたＴＦＴ素子の作製（アモルファス基板））
図５に示すトップゲート型ＴＦＴ素子を作製した。まず、ポリエチレン・テレフタレート（ＰＥＴ）フィルム（１）上に、PLD法により、酸素分圧５Ｐａの雰囲気で、チャンネル層（２）として用いる厚さ120nmのＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜を形成した。このとき、ＩｎＧａＯ_３（ＺｎＯ）組成を有する多結晶焼結体をターゲットとした。

さらにその上に、チャンバー内酸素分圧を1Pa未満にして、ＰＬＤ法により電気伝導度の大きなＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子（５）及びソース端子（６）を形成した。最後にゲート絶縁膜（３）を電子ビーム蒸着法により成膜して、その上に金を成膜した。そして、フォトリソグラフィー法とリフトオフ法により、ゲート端子（４）を形成した。チャネル長は、５０μｍで、チャネル幅は、２００μｍであった。ゲート絶縁膜として、Ｙ_２Ｏ_３（厚さ：１４０ｎｍ），Ａｌ_２Ｏ_３（厚さ：１３０μｍ）及びＨｆＯ_２（厚さ：１４０μｍ）を用いた３種類の上記の構造を有するＴＦＴを作成した。

ＴＦＴ素子の特性評価
ＰＥＴフィルム上に形成したＴＦＴの室温下で測定した電流−電圧特性は、図６と同様であった。すなわち、ドレイン電圧V_DSの増加に伴い、ドレイン電流I_DSが増加したことから、チャネルがn型伝導であることが分かる。これは、アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。I_DSはV_DS= 6 V程度で飽和（ピンチオフ）する典型的なトランジスタの挙動を示した。また、Ｖ_ｇ＝０のときには、Ｉ_ｄｓ＝１０^−８Ａ，Ｖｇ=10 V時には、I_DS=２.０ × 10^-5Aの電流が流れた。これはゲートバイアスにより絶縁体のIn-Ga-Zn-O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。

トランジスタのオン・オフ比は、１０^３超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm²(Vs)^-1の電界効果移動度が得られた。

ＰＥＴフィルム上に作成した素子を、曲率半径３０ｍｍで屈曲させ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。また、可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。

ゲート絶縁膜としてＡｌ_２Ｏ_３膜を用いたＴＦＴでも、図６に示したものと類似のトランジスタ特性を示したが、Ｖ_ｇ＝０のときには、Ｉ_ｄｓ＝１０^−８Ａ，Ｖｇ=10 V時には、I_DS=５.0 × 10^-６Aの電流が流れた。トランジスタのオン・オフ比は、１０^２超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約２cm²(Vs)^-1の電界効果移動度が得られた。

ゲート絶縁膜としてＨｆＯ_２膜を用いたＴＦＴでも、図６に示したものと類似のトランジスタ特性を示したが、Ｖ_ｇ＝０のときには、Ｉ_ｄｓ＝１０^−８Ａ，Ｖｇ=10 V時には、I_DS=１.0 × 10^-６Aの電流が流れた。トランジスタのオン・オフ比は、１０^２超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約１０cm²(Vs)^-1の電界効果移動度が得られた。
（ＰＬＤ法によるＩｎ_２Ｏ_３アモルファス酸化物膜を用いたＴＦＴ素子の作成）
図５に示すトップゲート型ＴＦＴ素子を作製した。まず、ポリエチレン・テレフタレート（ＰＥＴ）フィルム（１）上に、PLD法により、チャンネル層（２）として用いる厚さ８０nmのＩｎ_２Ｏ_３アモルファス酸化物膜を形成した。

さらにその上に、チャンバー内酸素分圧を1Pa未満にして、さらに酸素ラジカル発生装置への印加電圧をゼロにして、ＰＬＤ法により、電気伝導度の大きなＩｎ_２Ｏ_３アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子（５）及びソース端子（６）を形成した。最後にゲート絶縁膜（３）として用いるY₂O₃膜を電子ビーム蒸着法により成膜して、その上に金を成膜して、フォトリソグラフィー法とリフトオフ法により、ゲート端子（４）を形成した。

ＴＦＴ素子の特性評価
ＰＥＴフィルム上に形成したＴＦＴの室温下で測定した電流−電圧特性を測定した。ドレイン電圧V_DSの増加に伴い、ドレイン電流I_DSが増加したことからチャネルがn型半導体であることが分かる。これは、In -O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。I_DSはV_DS= ５ V程度で飽和（ピンチオフ）する典型的なトランジスタの挙動を示した。また、Ｖ_ｇ＝０Ｖ時には、２×１０^−８Ａ、V_G=10 V時には、I_DS=２.0 ×10^-６Aの電流が流れた。これはゲートバイアスにより絶縁体のIn-O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。

トランジスタのオン・オフ比は、約１０^２であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約１０cm²(Vs)^-1の電界効果移動度が得られた。ガラス基板上に作成したＴＦＴ素子も同様の特性を示した。

ＰＥＴフィルム上に作成した素子を、曲率半径３０ｍｍで曲げ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。
（ＰＬＤ法によるＩｎ−Ｓｎ−Ｏ系アモルファス酸化物膜を用いたＴＦＴ素子の作成）
図５に示すトップゲート型ＴＦＴ素子を作製した。まず、ポリエチレン・テレフタレート（ＰＥＴ）フィルム（１）上に、PLD法により、チャンネル層（２）として用いる厚さ１００nmのＩｎ−Ｓｎ−Ｏ系アモルファス酸化物膜を形成した。さらにその上に、チャンバー内酸素分圧を1Pa未満にして、さらに酸素ラジカル発生装置への印加電圧をゼロにして、ＰＬＤ法により、電気伝導度の大きなＩｎ−Ｓｎ−Ｏ系アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子（５）及びソース端子（６）を形成した。最後にゲート絶縁膜（３）として用いるY₂O₃膜を電子ビーム蒸着法により成膜し、その上に金を成膜した。そして、フォトリソグラフィー法とリフトオフ法により、ゲート端子（４）を形成した。

ＴＦＴ素子の特性評価
ＰＥＴフィルム上に形成したＴＦＴの室温下で測定した電流−電圧特性を測定した。ドレイン電圧V_DSの増加に伴い、ドレイン電流I_DSが増加したことからチャネルがn型半導体であることが分かる。これは、In -Ｓｎ−O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。I_DSはV_DS= ６ V程度で飽和（ピンチオフ）する典型的なトランジスタの挙動を示した。また、Ｖ_ｇ＝０Ｖ時には、５×１０^−８Ａ、V_G=10 V時には、I_DS=５.0 × 10^-５Aの電流が流れた。これはゲートバイアスにより絶縁体のIn-Ｓｎ-O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。

トランジスタのオン・オフ比は、約１０^３であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約５cm²(Vs)^-1の電界効果移動度が得られた。ガラス基板上に作成したＴＦＴ素子も同様の特性を示した。

ＰＥＴフィルム上に作成した素子を、曲率半径３０ｍｍで曲げ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。
（ＰＬＤ法によるＩｎ−Ｇａ−Ｏ系アモルファス酸化物膜を用いたＴＦＴ素子の作成）
図５に示すトップゲート型ＴＦＴ素子を作製した。まず、ポリエチレン・テレフタレート（ＰＥＴ）フィルム（１）上に、ＰＬＤ法により、チャンネル層（２）として用いる厚さ120nmのＩｎ−Ｇａ−Ｏ系アモルファス酸化物膜を形成した。さらにその上に、チャンバー内の酸素分圧を1Pa未満にして、さらに酸素ラジカル発生装置への印加電圧をゼロにして、ＰＬＤ法により、電気伝導度の大きなＩｎ−Ｇａ−Ｏ系アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子（５）及びソース端子（６）を形成した。最後にゲート絶縁膜（３）として用いるY₂O₃膜を電子ビーム蒸着法により成膜し、その上に金を成膜して、フォトリソグラフィー法とリフトオフ法により、ゲート端子（４）を形成した。

ＴＦＴ素子の特性評価
ＰＥＴフィルム上に形成したＴＦＴの室温下で測定した電流−電圧特性を測定した。ドレイン電圧V_DSの増加に伴い、ドレイン電流I_DSが増加したことからチャネルがn型半導体であることが分かる。これは、In −Ｇａ−O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。I_DSはV_DS= ６ V程度で飽和（ピンチオフ）する典型的なトランジスタの挙動を示した。また、Ｖ_ｇ＝０Ｖ時には、１×１０^−８Ａ、V_G=10 V時には、I_DS=１.0 × 10^-６Aの電流が流れた。これはゲートバイアスにより絶縁体のIn-Ga-O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。

トランジスタのオン・オフ比は、約１０^２であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約０．８cm²(Vs)^-1の電界効果移動度が得られた。ガラス基板上に作成したＴＦＴ素子も同様の特性を示した。

ＰＥＴフィルム上に作成した素子を、曲率半径３０ｍｍで曲げ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。

なお、アモルファス酸化物の電子キャリア濃度を１０^１８／ｃｍ^３未満にすることでＴＦＴのチャネル層として適用できる。この電子キャリア濃度としては、１０^１７／ｃｍ^３以下がより好ましく、１０^１６／ｃｍ^３以下にすると更に好ましかった。

以下に、本発明に係る発光装置などに関する実施例を示す。

（実施例１）
次に実施例により発光装置を作製する例について詳しく説明する。

アモルファスIn-Ga-Zn-O薄膜は、既述のＰＬＤ法を用いて、In : Ga : Zn = 0.98 : 1.02 : 4の組成を有する膜を基板上に形成した。そして、図５に示すトップゲート型MISFET素子を作製した。

まず、ガラス基板（１）上に上記のアモルファスIn-Ga-Zn-O薄膜の作製法により、チャンネル層（２）として用いる厚さ120nmの半絶縁性アモルファスInGaO₃(ZnO)_４膜を形成した。

さらにその上に、チャンバー内酸素分圧を1Pa未満にして、パルスレーザー堆積法により電気伝導度の大きなInGaO₃(ZnO)_４及び金膜をそれぞれ30nm積層した。そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子（５）及びソース端子（６）を形成した。最後にゲート絶縁膜（３）として用いるY₂O₃膜を電子ビーム蒸着法により成膜し（厚み：90nm、比誘電率：約15、リーク電流密度：0.5 MV/cm印加時に10^-3 A/cm²）、その上に金を成膜した。そして、フォトリソグラフィー法とリフトオフ法により、ゲート端子（４）を形成した。

（MISFET素子の特性評価）
図６に、室温下で測定したMISFET素子の電流−電圧特性を示す。ドレイン電圧V_DSの増加に伴い、ドレイン電流I_DSが増加したことからチャネルがn型半導体であることが分かる。これは、アモルファスIn-Ga-Zn-O系半導体がn型であるという事実と矛盾しない。I_DSはV_DS= 6 V程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、V_DS = 4 V印加時におけるゲート電圧V_GSの閾値は約-0.5 Vであった。また、V_G=10 V時には、I_DS=1.0 × 10^-5Aの電流が流れた。これはゲートバイアスにより絶縁体のIn-Ga-Zn-O系アモルファス半導体薄膜内にキャリアを誘起できたことに対応する。

トランジスタのオン・オフ比は、１０^３超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm²(Vs)^-1の電界効果移動度が得られた。作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。このことから、トランジスタ領域を光から遮断する必要がなく、ボトムエミッションタイプでも開口部として利用できることが分かる。

上記方法とほぼ同じ方法でMISFET素子を形成する。ただしMISFET素子形成した後、絶縁膜をパルスレーザー堆積法により300nm成膜する。この際ドレイン端子あるいはソース端子と下部電極を接合させる為のコンタクトホールを形成しておく。

次に抵抗加熱蒸着法によりAlを300nm形成し、その上にAlとAgの合金を50nm成膜して下部電極とする。この下部電極はコンタクトホールを介してドレイン電極あるいはソース電極と接続されている。

次に抵抗蒸発法により電子輸送層としてトリス（８−キノリノール）アルミニウム膜を２０ｎｍ成膜し、発光層として４，４’−ビス（２，２−ジフェニルビニル膜を４０ｎｍを形成した。更にその上にホール輸送層である４，４’−ビス[Ｎ−(１−ナフチル)−Ｎ−フェニルアミノ）ビフェニル膜を２０ｎｍ、４，４’−ビス[Ｎ，Ｎ−ジアミノ]−４”−フェニルートリフェニルアミンをホール注入層として６０ｎｍ形成して、全体で有機ＥＬ発光層とする。

最後に対向ターゲットスパッタリング法によりITOを２００ｎｍ成膜して対向電極とする。

上記した素子にプローブを当てて駆動すると、基板上面から、即ちトップエミッションタイプで青色の発光が得られる。
（実施例２：ボトムエミッション型）
次にボトムエミッションタイプでドレイン電極(あるいはソース電極)と下部電極が直接接続されている発光装置を作製する例について図９を用いて説明する。

上記実施例１の方法とほぼ同じ方法でMISFET素子を形成する。ただしドレイン電極は作製せずに、活性層９２を発光層の面積分残しておく。次にチャンバー内酸素分圧を1Pa未満にして、パルスレーザー堆積法により電気伝導度の大きなInGaO₃(ZnO)_４を２００ｎｍ成膜し、ドレイン電極と下部電極を兼ねた電極９７とする。

次に抵抗蒸発法により実施例１とは逆の順序で有機層を形成して、全体で有機ＥＬ発光層とする。

最後に抵抗加熱法により対向電極９９としてLiドープされたAlを50nm、Alを200nm形成する。

上記した素子にプローブを当てて駆動すると、基板背面から、即ちボトムエミッションタイプで青色の発光が得られる。
（実施例３：線配列光源）
本発明の線配列光源について、図１０を用いて説明する。

基板上の複数の発光素子101と薄膜トランジスタ（ＴＦＴ）102はライン状に配列して配され、図１０のように電気接続される。発光を制御するための制御回路103を接続することで、線配列光源が構成される。TFT出力（ソースもしくはドレインは発光素子を介して電源Ｖdに接続され、他方は共通電位ＣＯＭに接続されている。また、制御回路は、TFTのゲート電極に接続される。

制御回路から出力された信号によりTFTがオンとなると、発光素子が発光する。すなわち制御回路からの信号を制御することで、所望の線状発光パターンを発することができる。

ここで発光素子は有機エレクトロルミネッセンス素子（有機EL）、無機エレクトロルミネッセンス素子（無機EL）、LEDなど任意の発光素子を適用することができる。また、回路構成はこれに限られるものでなく、一つの発光素子に対して複数のTFTを配しても良い。

このように発光素子をアモルファス酸化物ＴＦＴで駆動する構成は、製造がきわめて容易になり、安価な線配列光源を得ることができる。

図１１に本発明の線配列光源の構成例を断面図として示す。

図１１のように、基板上にTFT部及び発光素子部を設け、それぞれの部位にそれぞれの素子を作製することが挙げられる。図１１においては、発光素子として有機EL素子を用いた場合を示している。TFT部は、前述したアモルファス酸化物TFTである。

図中、２１００は基板、２１０１はチャネル層、２１０２はソース電極、２１０３はゲート絶縁層、２１０４はゲート電極、２１０５はドレイン電極である。

２１０６は上部電極（第1の電極）、２１０７は電子輸送層、２１０８は発光層、２１０９はホール輸送層、２１１０は透明電極層、２１１１は絶縁層である。２１５０はＴＦＴ部、２１６０は発光素子部である。

なお、図１１では、ドレイン電極２１０５が、発光素子部の透明電極層２１１０に接続されている例を示しているが、発光層の層構成によっては、ソース電極２１０２と透明電極層２１１０を接続する場合もある。

作製方法としては、基板上の所定の位置に前述の手法でアモルファス酸化物ＴＦＴを作成後、別の位置に有機ＥＬ素子、さらには配線を作製する。

この際、アモルファス酸化物ＴＦＴのゲート酸化膜形成時に、有機ＥＬ素子を配する部位にも、同じ絶縁層を形成しておく。有機ＥＬの作製には、基板上にマスクを設けて、透明電極層、引き続き、正孔輸送層、発光層、電子輸送層、上部電極層を順次、形成する。この際、透明電極層はドレイン電極層に接続される。最後に、アルミ膜などで各種配線を形成する。

ここで透明電極層としては、Ｉn₂O₃:Snなど任意の透明導電膜を適用することができる。正孔輸送層、発光層、電子輸送層、上部電極層は、一般的な有機ＥＬ素子に用いる材料を適用することができる。たとえば正孔輸送層としてはα―ＮＰＤ、発光層としては６％Ｉｒ（ｐｐｙ）３をドープしたＣＢＰ、電子輸送層としてはＡｌｑ３、上部電極層としてはＡｇＭｇなどを用いることができる。

ここで
Ａｌｑ３：アルミ−キノリノール錯体
α−ＮＰＤ
Ｉｒ（ｐｐｙ）３：イリジウム−フェニルピリジン錯体
である。

このような構成により、発光素子からの光は、透明電極を透過して基板側が発せられる。

このようにして、小型、軽量、安価な線配列光源が得られる。

他にも、図１２のように基板上に配したＴＦＴの上部に有機ＥＬ素子を作ることもできる。この際、電極をIn₂O₃:Snなどの透明電極で作製することで、アモルファス酸化物TFTを透明なデバイスとするで、発光素子の光はＴＦＴ部を透過して基板側へ透過することができる。

なお、図１２において、図中、２２００は基板、２２０１はチャネル層、２２０２はソース電極、２２０３はゲート絶縁層、２２０４はゲート電極、２２０５はドレイン電極である。

２２０６は上部電極（第1の電極）、２２０７は電子輸送層、２２０８は発光層、２２０９はホール輸送層、２２１０は透明電極層、２２１１は絶縁層である。２２５０はＴＦＴ部、２２６０は発光素子部である。

なお、図１２では、ドレイン電極２２０５が、発光素子部の透明電極層２２１０に接続されている例を示しているが、発光層の層構成によっては、ソース電極２２０２と透明電極層２２１０を接続する場合もある。

このような構成をとることで、基板面の有効利用が可能となり、有機ＥＬ素子を高密度に配置した線配列光源や発光エリア（開口率）の大きい線配列光源とすることができる。このようにして、小型、軽量、安価な線配列光源が得られる。

（実施例４：複写機、ページプリンタ応用）
次に、複写機、ページプリンタへの応用について説明する。

一般的な、複写機やページプリンタでは、用紙に印刷するために、レンズやポリゴンミラーを使用してレーザー光を感光ドラム上を走査してデータを焼き付け、感光ドラム上にデータを記録する方式が主流である。

一方で、本発明の線配列光源を用いれば、図１３に示すように発光素子から出力された光をレンズ系を介さず直接感光ドラム上に照射できるため、小型で安価な装置とすることができる。これにより大がかりな光学系がいらないため装置の小型化、低コスト化をはかることができる。必要であれば、発光素子とドラムの間にはセルフォックレンズなどの簡単な光学系を配しても良い。

図１３において、２３００は線配列光源、２３５０は感光ドラムである。

この際、線配列光源を感光ドラムカートリッジを一体化することが好ましい。

この線配列光源は安価であるがゆえに使い捨てにすることが可能になり、この特徴を利用して感光ドラムと一体構造にすることでメンテナンス・フリーにすることができる。

また、上記した光源を、本実施例のように感光体（感光ドラム）の外側に配置してもよいし、内側に配置することもできる。

本実施例に係る線配列光源を電子写真装置に用いる場合には、感光体（感光ドラム）を帯電させるための帯電器と、前記感光体に潜像を形成するために感光体を露光するための露光光源と、前記潜像を現像するための現像器を用いて画像形成を行う。そして、この露光光源として、本発明に係る線状に配列した光源を用いる。

本発明に係る発光装置は、プラスチックフィルムをはじめとするフレキシブル素材に半導体の薄膜を形成し、フレキシブル・ディスプレイをはじめ、ＩＣカードやＩＤタグなどに幅広く応用できる。

また、線配列光源、複写機、ページプリンタ、一体型ドラムカートリッジなどの応用できる。

パルスレーザー蒸着法で成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス膜の電子キャリア濃度と成膜中の酸素分圧の関係を示すグラフである。 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス膜の電気伝導度と成膜中の酸素分圧の関係を示すグラフである。 パルスレーザー蒸着法で成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス膜の電子キャリアの数と電子移動度の関係を示すグラフである。 酸素分圧０．８Ｐａの雰囲気でパルスレーザー蒸着法で成膜したＩｎＧａＯ_３（Ｚｎ_１−ｘＭｇ_ｘＯ）のｘの値に対する電気伝導度、キャリア濃度、電子移動度の変化を示すグラフである。 トップゲート型MISFET素子の構成を示す断面図である。 実施例１で作製したトップゲート型MISFET素子の電流−電圧特性を示すグラフである。 本発明の発光装置の断面を示す模式図である。 本発明の発光装置のディスプレーとして用いる場合の回路図である。 本発明の発光装置の断面を示す図である。 本発明の線配列光源の電気接続を説明する図である。 本発明の線配列光源の構成例を説明する断面図である。 本発明の線配列光源の構成例を説明する断面図（直上配置）である。 複写機、ページプリンタ、一体型ドラムカートリッジにおける感光ドラムと線配列光源の配置例を示す図である。 パルスレーザー蒸着装置を示す模式図である。 スパッタ成膜装置を示す模式図である。

符号の説明

７０ ドレイン電極
７１ 基板
７２ 活性層
７３ ゲート絶縁層
７４ ゲート電極
７５ ソース電極
７６ 層間絶縁層
７７ 下部電極
７８ 有機EL層（発光層）
７９ 対向電極
８１ トランジスタ１
８２ トランジスタ２
８３ コンデンサー
８４ 有機EL層
８５ 走査電極線
８６ 信号電極線
８７ 共通電極線
９１ 基板
９２ 活性層
９３ ゲート絶縁層
９４ ゲート電極
９５ ソース電極
９６ 絶縁層
９７ 下部電極
９８ 有機EL層（発光層）
９９ 対向電極

Claims (6)

1. それぞれが第１及び第２の電極と、該第１の電極と該第２の電極との間に介在する発光層とを有する、ライン状に配置された複数の発光素子と、
   該発光素子のそれぞれを駆動するための電界効果型トランジスタとを備え、
   該電界効果型トランジスタの活性層は、電子キャリア濃度が１０ ^１５ ／ｃｍ ^３ 以上、１０^１８／ｃｍ^３未満の非晶質酸化物を含み、前記非晶質酸化物はＩｎ−Ｚｎ−Ｇａ−Ｏ系酸化物、Ｉｎ−Ｚｎ−Ｇａ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｎ−Ｏ系酸化物、Ｉｎ−Ｏ系酸化物、Ｉｎ−Ｇａ−Ｏ系酸化物、及びＳｎ−Ｉｎ−Ｚｎ−Ｏ系酸化物のうちのいずれかであり、
   該電界効果型トランジスタは、ゲート電圧無印加時のソース−ドレイン端子間の電流が１０マイクロアンペア未満であり、電界効果移動度が２ｃｍ^２／（Ｖ・秒）超であることを特徴とする光源。
2. 前記発光素子が前記電界効果型トランジスタの上に設けられていることを特徴とする請求項１に記載の光源。
3. 電子写真装置であって、
   感光体と、
   前記感光体を帯電させるための帯電器と、
   前記感光体に潜像を形成するために前記感光体を露光するための露光光源と、
   前記潜像を現像するための現像器と、を有し、
   前記露光光源が請求項１又は２に記載の光源を有することを特徴とする電子写真装置。
4. 第１及び第２の電極と、該第１の電極と該第２の電極との間に介在する、各画素に配置された発光層とを有する発光素子と、
   複数の画素に渡って配置された信号電極線と、
   複数の画素に渡って配置された走査電極線と、
   前記走査電極線にゲート電極が接続され、ソース又はドレイン電極の一方が前記信号電極線に接続された、各画素に配置された第１の電界効果型トランジスタと、
   ゲート電極が、前記第１の電界効果型トランジスタのソース又はドレイン電極の他方に接続され、ソース又はドレイン電極の一方が前記発光素子に接続された、各画素に配置された第２の電界効果型トランジスタと、を備え、
   前記第２の電界効果型トランジスタの活性層は、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系酸化物、Ｉｎ−Ｚｎ−Ｇａ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｎ−Ｏ系酸化物、Ｉｎ−Ｏ系酸化物、Ｉｎ−Ｇａ−Ｏ系酸化物、及びＳｎ−Ｉｎ−Ｚｎ−Ｏ系酸化物のうちのいずれかである非晶質酸化物を有し、前記非晶質酸化物の電子キャリア濃度は１０ ^１５ ／ｃｍ ^３ 以上、１０^１８／ｃｍ^３未満であり、
   前記第２の電界効果型トランジスタは、ゲート電圧無印加時のソース−ドレイン端子間
   の電流が１０マイクロアンペア未満であり、電界効果移動度が２ｃｍ^２／（Ｖ・秒）超で
   あることを特徴とするアクティブマトリックス表示装置。
5. 光透過性の基板上に、前記発光層及び、前記電界効果型トランジスタが設けられており、
   前記発光層から出力される光が、前記基板を介して出力されることを特徴とする請求項４に記載のアクティブマトリックス表示装置。
6. 光透過性の基板上に、前記発光層及び、前記電界効果型トランジスタが設けられており、
   前記発光層から出力される光が、前記基板及び前記非晶質酸化物を介して出力されることを特徴とする請求項４に記載のアクティブマトリックス表示装置。