KR20070085879A

KR20070085879A - 발광 장치

Info

Publication number: KR20070085879A
Application number: KR1020077012875A
Authority: KR
Inventors: 토루 덴; 타쓰야 이와사키; 히데오 호소노; 토시오 카미야; 켄지 노무라
Original assignee: 캐논 가부시끼가이샤; 토쿄고교 다이가꾸
Priority date: 2004-11-10
Filing date: 2005-11-09
Publication date: 2007-08-27
Also published as: AU2005302963A1; RU2007121701A; CA2585063A1; EP1810335B1; CN101057333A; RU2358354C2; EP1810335A2; AU2005302963B2; US20060113549A1; JP2006186319A; WO2006051994A3; CN101057333B; US8212252B2; US20110017996A1; US7872259B2; JP5118811B2; WO2006051994A2; CA2585063C; BRPI0517562A; KR100953596B1

Abstract

본 발명의 목적은, 비정질 산화물을 이용한 신규의 발광 장치를 제공하는 것을 목적으로 한다. 이 발광장치는, 제1 및 제2의 전극(77,79)간에 개재하는 발광층(78), 및 활성층(72)이 비정질 산화물인 전계 효과형 트랜지스터를 구비한다.

발광장치, 비정질 산화물, 활성층, TFT.

Description

발광 장치{LIGHT-EMITTING DEVICE}

본 발명은, 산화물을 사용한 발광 장치, 보다 구체적으로는 유기EL소자와 무기EL소자를 사용한 발광 장치에 관한 것이다. 또한, 본 발명에 따른 발광 장치는, 톱 에미션형, 혹은 보텀 에미션형에 관한 것이다.

최근, 액정과 일렉트로루미네선스(EL)에 관한 기술의 진보에 의해, 평판 디스플레이(FPD)가 실용화되어 있다. 그 FPD는, 유리 기판 위에 설치한 비정질 실리콘 박막이나 다결정 실리콘 박막을 활성층으로서 사용하는 전계 효과형 박막트랜지스터(TFT)의 액티브 매트릭스 회로에 의해 구동되고 있다.

한편, 이것들 FPD의 더 한층의 초박형화, 경량화, 내파손성의 향상을 요구하고, 유리 기판을 대신하여 경량 및 유연한 수지기판을 사용하는 시도도 행해지고 있다. 그러나, 상기의 실리콘 박막을 사용하는 트랜지스터의 제조는, 비교적 고온의 열공정을 요하기 때문에, 내열성이 낮은 수지기판 위에 그 실리콘 박막을 직접 형성하는 것은 곤란하다.

이 때문에, 저온에서의 성막이 가능한, 예를 들면 ZnO를 주성분으로 한 산 화물 반도체박막을 사용하는 TFT의 개발이 활발하게 행해지고 있다(일본국 공개특허공보 특개2003-298062호).

그러나, 종래의 산화물 반도체 박막을 사용한 TFT는, 실리콘을 사용한 TFT에서와 같은 충분한 특성을 얻지 못하기 때문인지, 그 응용 기술을 개발하는 기술TNW준에는 이르지 않고 있다.

(발명의 개시)

본 발명의 목적은, 산화물을 활성층으로서 사용한 트랜지스터를 이용하는, 신규의 발광 장치를 제공하는데에 있다.

본 발명의 일 국면에 따른 발광 장치는, 제1 및 제2의 전극과 상기 제1 및 제2의 전극간에 개재되는 발광층을 갖는 발광소자와, 상기 발광소자를 구동하기 위한 전계 효과형 트랜지스터를 구비하고,

상기 전계 효과형 트랜지스터의 활성층은, 전자 캐리어 농도가 10¹⁸/cm³미만의 비정질산화물로 형성된다.

상기 비정질산화물은, In, Zn,및 Sn의 적어도 하나를 포함하는 것이 바람직하다.

이와는 달리, 상기 비정질산화물은, In과 Zn과 Sn을 포함한 산화물, In과 Zn을 포함한 산화물, 및 In과 Sn을 포함한 산화물, 및 In을 포함한 산화물로 이루어진 군으로부터 어느 하나가 선택되는 것이 바람직하다.

또한, 상기 비정질산화물은, In, Zn,및 Ga를 포함한 산화물인 것이 바람직하다.

광 투과성의 기판 위에, 상기 발광소자 및 상기 전계 효과형 트랜지스터가 설치되는 것이 바람직하고, 상기 발광층으로부터 출력되는 빛이, 상기 기판을 거쳐서 출력된다.

이와는 달리, 광 투과성의 기판 위에, 상기 발광소자 및 상기 전계 효과형 트랜지스터가 설치되어 있는 것이 바람직하고, 상기 발광층으로부터 출력되는 빛이, 상기 기판 및 상기 비정질산화물을 거쳐서 출력된다. 상기 기판과 상기 발광층과의 사이에 상기 전계 효과형 트랜지스터가 설치되는 것이 바람직하다.

상기 발광장치에서, 상기 전계 효과형 트랜지스터의 드레인 전극 및 상기 제2의 전극 중 적어도 하나가, 광 투과성의 도전성 산화물로 형성되는 것이 바람직하다.

상기 발광소자는, 일렉트로루미네선스 소자인 것이 바람직하다.

상기 발광장치에서, 복수의 발광소자는, 적어도 일렬로 배열된 것이 바람직하다. 상기 발광소자는, 전계 효과형 트랜지스터에 인접하도록 설치되는 것이 바람직하다.

본 발명의 다른 국면에 따른 전자사진장치는,

감광체와,

상기 감광체를 대전시키기 위한 대전기와,

상기 감광체에 잠상을 형성하기 위해서 상기 감광체를 노광하기 위한 노광 광원과,

상기 잠상을 현상하기 위한 현상부를 갖고,

상기 노광 광원이 상기 발광 장치를 갖는다.

본 발명의 또 다른 국면에 따른 발광장치는, 제1 및 제2의 전극과 상기 제1 및 제2의 전극간에 개재하는 발광층을 갖는 발광소자와, 상기 발광소자를 구동하기 위한 전계 효과형 트랜지스터를 구비하고, 상기 전계 효과형 트랜지스터의 활성층은, 전자 캐리어 농도가 증가하면서, 전자이동도가 증가하는 경향을 나타낸다.

본 발명의 또 다른 국면에 따른 발광장치는, 제1 및 제2의 전극과 상기 제1 및 제2의 전극간에 개재하는 발광층을 갖는 발광소자와, 상기 발광소자를 구동하기 위한 전계 효과형 트랜지스터를 구비하고,

상기 전계 효과형 트랜지스터의 활성층은, 상기 노멀리 오프 상태를 실현할 수 있는 투명한 비정질 산화물 반도체를 구비한다. 상기 투명한 비정질 산화물 반도체는, 상기 노멀리 오프 상태를 실현할 때 충분히 적은 10¹⁸/cm³미만의 전자 캐리어 농도를 갖는 것이 바람직하다.

본 발명의 또 다른 국면에 따른 액티브 매트릭스 표시장치는, 제1 및 제2의 전극과 상기 제1 및 제2의 전극간에 개재하는 발광층을 갖는 발광소자와, 상기 발광소자를 구동하기 위한 전계 효과형 트랜지스터와, 2차원 매트릭스 모양으로 배치된 화소회로를 구비하고,

상기 전계 효과형 트랜지스터의 활성층은, 상기 노멀리 오프상태를 실현할 수 있는 투명한 비정질 산화물 반도체를 갖는다. 상기 투명한 비정질 산화물 반도체는, 상기 노멀리 오프 상태를 실현할 때 충분히 적은 10¹⁸/cm³미만의 전자 캐리어 농도를 갖는 것이 바람직하다.

또한, 본 발명의 또 다른 국면에 따른 표시장치는,

제1 및 제2의 전극과 상기 제1 및 제2의 전극간에 개재하는 발광층을 갖는 발광소자와, 상기 발광소자를 구동하기 위한 전계 효과형 트랜지스터를 구비하고,

상기 전계 효과형 트랜지스터의 활성층은, 비정질 산화물 반도체를 포함한다.

상기 비정질산화물은, In과 Zn과 Sn을 포함한 산화물, In과 Zn을 포함한 산화물, 및 In과 Sn을 포함한 산화물, 및 In을 포함한 산화물로 이루어진 군으로부터 어느 하나가 선택되는 것이 바람직하다.

이와는 달리, 상기 트랜지스터는, 노멀리 오프형의 트랜지스터인 것이 바람직하다.

본 발명은 새로운 발광장치, 전자사진 및 액티브 매트릭스 표시부를 제공할 수 있다.

본 발명자가 ZnO 산화물 반도체를 검토한 바, 일반적으로 안정한 비정질 상을 형성할 수 없는 것을 알았다. 그리고, 대부분의 ZnO는 다결정상을 보이고, 다결정입자간의 계면에서 캐리어를 산란하고, 결과적으로 전자이동도를 크게 할 수 없는 것 같다. 또한, ZnO에는, 산소결함이 형성되기 쉽고, 캐리어 전자가 다수 발생 해버리고, 전기 전도도를 작게 하는 것이 어렵다. 이 때문에, 트랜지스터의 게이트 전압이 무인가시라도, 소스 단자와 드레인 단자간에 큰 전류가 흘러버려, TFT의 노멀리 오프 동작을 실현할 수 없다는 것을 알았다. 또한, ZnO 반도체를 사용한 TFT는 트랜지스터의 온/오프비를 크게 할 때도 어려운 것 같다.

또한, 본 발명자는, 일본국 공개특허공보 특개2000-044236호에 기재되어 있는 비정질 산화물막 Zn_xM_yIn_zO_{(x+3y/2+3z/2)}(여기서, M은 Al 및 Ga 중 적어도 하나의 원소다.)에 대하여 검토했다. 이 재료는, 전자 캐리어 농도가, 1×10¹⁸/cm³이상이어서, 단순한 투명전극으로서는 적합한 재료다. 그러나, 그 재료는, 전자 캐리어 농도가 1×10¹⁸/cm³이상의 산화물을 TFT의 채널층에 사용했을 경우, TFT가 충분한 온/오프비를 제공할 수 없기 때문에, 노멀리 오프형의 TFT에는 적합하지 않은 것을 알았다.

즉, 종래의 비정질 산화물막에서는, 전자 캐리어 농도가 1×10¹⁸/cm³미만의 막을 얻을 수 없었다.

본 발명자들은, InGaO₃(ZnO)_m의 특성 및 이 재료의 성막 조건에 관한 연구 개발을 활발하게 진행시킨 결과, 성막시의 산소분위기의 조건을 제어함으로써 전자 캐리어 농도를 1×10¹⁸/cm³미만으로 감소시킬 수 있다는 것을 찾아냈다.

그래서, 본 발명자는, 전계 효과형 트랜지스터의 활성층으로서, 전자 캐리어 농도가 1×10¹⁸/cm³미만의 비정질산화물을 사용하고 있는 TFT를 제작한 바, 원하는 특성의 TFT를 얻을 수 있고, 발광 장치 등의 평판 디스플레이에 적용할 수 있는 것을 발견한 것이다.

본 발명에 따른 발광장치를 사용한 선배열 광원과 감광체가 구비된 전자사진장치에 관해서, 복사기, 페이지 프린터, 일체형 드럼 카트리지가 있다.

도 1은 펄스레이저 증착법으로 성막한 In-Ga-Zn-0계 비정질막의 전자 캐리어 농도와 성막중의 산소분압의 관계를 나타내는 개략도,

도 2는 In-Ga-Zn-0계 비정질막의 전기전도도와 성막중의 산소분압의 관계를 나타내는 개략도,

도 3은 펄스레이저 증착법으로 성막한 In-Ga-Zn-0계 비정질막의 전자 캐리어의 수와 전자이동도의 관계를 나타내는 개략도,

도 4a,4b,4c는 산소분압 0.8Pa의 분위기에서 펄스레이저 증착법으로 성막한 InGa0₃(Zn_1-xMg_xO)의 x의 값에 대한 전기전도도, 캐리어 농도, 전자이동도의 변화를 나타내는 개략도다.

도 5는 실시예1에 제작된 톱 게이트형 MISFET소자의 구성을 나타내는 개략적인 블록도,

도 6은 실시 예1에서 제작한 톱 게이트형 MISFET소자의 전류-전압특성을 나 타내는 개략도,

도 7은 본 발명의 발광 장치의 단면을 나타내는 개략적인 블록도,

도 8은 본 발명의 발광 장치가 디스플레이로서 사용되는 경우의 회로도,

도 9는 본 발명의 발광 장치의 단면을 도시한 개략도,

도 10은 본 발명의 선배열 광원의 전기적 접속을 설명하는 개략도,

도 11은 본 발명의 선배열 광원의 구성 예를 설명하는 단면도,

도 12는 본 발명의 선배열 광원의 구성 예를 설명하는 단면도(바로 위배치),

도 13은 복사기, 페이지 프린터, 일체형 드럼 카트리지에 있어서의 감광 드럼과 선배열 광원의 배치 예를 도시한 도면,

도 14는 펄스레이저 증착 장치를 나타내는 개략적인 블록도,

도 15는 스퍼터링 성막 장치를 나타내는 개략적인 블록도이다.

(본 발명을 실행하기 위한 최선의 형태)

이하, 본 발명의 기본 구성을 제 1 실시예를 나타낸 도 7을 참조하여 설명하겠다.

도면에서, 도면부호 70은 드레인 전극, 도면부호 71은 기판, 도면부호 72는 활성층, 도면부호 73은 게이트 절연막, 도면부호 74는 게이트 전극, 도면부호 75는 소스 전극, 도면부호 77은 제2의 전극, 도면부호 78은 발광층, 도면부호 79는 제1의 전극을 나타낸다. 제 1 실시예에서는, 제2의 전극(이후, "하부전극"이라고 함)을 발광층보다 기판에 가깝도록 배치하고, 그 발광층이 유기EL층이고, 제1의 전극 (이후, "대향전극"이라고 함)이 발광층이보다 기판으로부터 더 멀리 배치된다. 상기 구성요소들간의 갭은, 층간절연층(76)으로 채워진다.

우선, 각 구성요소를 상세히 설명한다.

(1.기판)

일반적으로 발광 장치에는 기판의 재료로 유리가 이용되고 있다. 그러나, 본 발명에 사용된 TFT가 저온에서 형성가능하므로, 액티브 매트릭스에서 사용이 곤란한 플라스틱 기판은 본 발명에서 사용가능하다. 이에 따라, 경량인 발광 장치는 거의 손상되지 않고 어느 정도 구부리는 것도 가능하다. 물론, Si 등의 반도체기판과 세라믹 기판도 이용가능하다. 또한, 기판이 평탄하면 금속기판 위에 절연층을 갖는 기판도 이용가능하다.

(2.트랜지스터)

트랜지스터의 활성층은, 원하는 특성 즉, 전자 캐리어 농도가 1×10¹⁸/cm³미만이며, 전자이동도가 1cm²/(Ⅴ·초)이면 어떠한 재료이어도 된다. 그 재료는, 예를 들면 In-Ga-Zn-0계의 비정질 산화물 반도체를 사용한다. 이 비정질 산화물은, 투명막이다. 여기서, 단어, 투과성은, 가시광에 대해 거의 투과적인 경우를 의미할 뿐만 아니라, 가시범위의 광의 적어도 일부분에 대해 광학적으로 투과적인 경우를 포함한다. 광 투과성에 관해, In-Ga-Zn-0계의 비정질 산화물 반도체의 투과율이 50%이상인 것이 바람직하고, 더욱 바람직하게는 80%이상이다. 상기 조성은, Mg를 치환 혹은 첨가하는 것이 가능하다. 발광장치가 In-Ga-Zn-0계의 활성층을 사용한 TFT를 사용하는 경우, 그 TFT가 전압과 전류의 충분한 구동력을 유기EL소자에 공급하므로 유용한 성능을 나타낸다.

상기 비정질 산화물에 대해서는, 별도로 상세히 설명한다.

활성층의 형성에는 상기와 같이 스퍼터링법이나 펄스레이저 증착법이 적합하지만, 생산성에 유리한 각종 스퍼터링법이 보다 바람직하다. 또한, 이 활성층과 기판 사이에는 적당하게 버퍼층을 삽입하는 것도 효과적이다.

게이트 절연막에는 전술한 A1₂0₃, Y₂0, 및 HfO₂의 임의의 하나, 또는 그것들의 화합물을 적어도 2개 이상 포함한 혼정 화합물이 바람직하지만, 또 다른 화합물이어도 된다.

사용가능한 소스 전극과 드레인 전극은 ITO로 대표되는 도전성 산화물과, Au 등의 금속을 포함한다. 그러나, 상기 전극은, 활성층과 오믹 또는 거의 오믹으로 접속되는 것이 바람직하다. 또한, 그 드레인 전극은, 제2 전극을 바이패스하지 않고 발광층과 직접 접속되어도 된다.

(3.발광층)

발광층은 TFT에서 구동할 수 있는 것이면 한정되지 않지만, 유기EL이 특히 바람직하다. 본 발명에 사용하는 유기EL층(78)은 단층일 경우는 적지만, 일반적으로, 이하에 나타낸 것처럼, 복수층으로 이루어진 구성에서 사용된다. 이하에서, "전자수송층"은 전자수송 기능을 갖는 발광층을 의미한다.

홀 수송층/발광층+전자수송층

홀 수송층/발광층/전자수송층

홀 주입층/홀 수송층/발광층/전자수송층

홀 주입층/홀 수송층/발광층/전자수송층/전자주입층

전자장벽층과 부착 개선층은 복수의 층 사이에 종종 삽입된다.

일반적으로, 발광층의 발광 원리에는 형광과 인광을 사용할 경우가 있지만, 발광 효율로부터 인광을 사용하는 것이 효과적이다. 인광성 재료서는 이리듐 착체가 유용하다. 또한 발광층용 기본 금속에 사용된 폴리머로서는 저분자 폴리머와 고분자 폴리머 양쪽을 이용할 수 있다. 저분자 폴리머를 이용하는 경우, 발광층은 일반적으로 증착법으로 형성되고, 고분자 폴리머를 이용하는 경우 발광층은, 잉크젯법이나 인쇄공정으로 형성가능하다. 예로서는 저분자 폴리머에서는 아민 착물, 안트라센(Anthracene), 희토류 착물, 귀금속 착물, 고분자 폴리머서는 π공역계와 색소 함유 폴리머를 들 수 있다.

전자주입층은, 알칼리 금속, 알칼리토류 금속, 그것들의 화합물, 알칼리 금속을 도핑한 유기층으로 이루어진다. 또한, 전자수송층은 알루미늄 착물, 옥사디아졸, 트리아졸 및 페난트롤린으로 이루어진다.

홀 주입층은, 아릴아민, 프탈로시아닌, 루이스(Lewis) 산으로 도핑된 유기층으로 이루어지고, 홀 수송층은 아릴아민으로 이루어진다.

한편, 도 7은 유기EL소자의 구성 예를 나타내지만, 동일한 구성은, 무기EL소자에도 사용될 수 있다.

(4.제1의 전극)

제1의 전극이, 대향전극인 경우에 대해 설명한다. 톱 에미션 타입 또는 보텀 에미션타입에서 사용되는지에 따라 또한 음극이나 양극인가에 따라 그 대향전극의 바람직한 재료가 다르다.

대향전극이 톱 에미션 타입에서 사용되면, 투명성이 필요하고, 대향전극이 양극으로서 사용되는 경우, 모두 상기 투명도전성 산화물인 ITO, 도전성 산화 주석, 도전성 ZnO, In-Zn-0, 전자 캐리어 농도가 1×10¹⁸/cm³이상의 In-Ga-Zn-0계도 이용가능한 재료이다. 대향전극이 음극일 경우에는, 알칼리 금속이나 알칼리토류금속을 도프한 합금을 수십 nm이하로 형성하고, 그 상부에 투명 도전성 산화물을 형성함에 의해 대향전극을 형성할 수 있다.

대향전극이 보텀 에미션 타입일 경우에는, 투명할 필요가 없으므로, 그것이 양극일 경우에는 Au합금이나 Pt합금이 이용가능하고, 음극일 경우에는 Ag첨가 Mg, Li첨가 Al, 실리사이드, 보라이드(Boride), 질화물이 이용가능하다.

(5.제2의 전극)

제2의 전극은 드레인 전극에 접속된다. 제2의 전극은, 드레인 전극의 조성과 같은 조성이거나 다른 조성이어도 된다.

제2의 전극은, 하부전극이어도 된다. 그 하부전극은, 기판 또는 발광층을 따라 층 구성으로 형성되어도 된다.

발광층이 유기EL소자로 대표되는 전류주입형인 경우에는, 그 구성에 의해 바람직한 하부전극이 있다.

하부전극에 접속되는 발광층이 음극일 경우에는, 그 하부전극은 일함수가 작은 금속이 바람직하다. 그 하부전극은, 이를테면 Ag첨가 Mg, Li첨가 Al, 실리사이드, 보라이드, 질화물로 이루어진다. 이 경우에, 그것과 직접 연결되는 것보다 배선을 통한 TFT의 드레인 부분과 접속되는 것이 더욱 바람직하다.

하부전극에 접속되는 발광층이 양극일 경우에는, 그 하부전극은 일함수가 큰 금속이 바람직하다. 그 하부전극은, 이를테면 ITO, 도전성 산화 주석, 도전성 ZnO, In-Zn-O, Pt합금 및 금합금으로 이루어진다. 또한, 전자 캐리어 농도가 1×10¹⁸/cm³이상의 In-Ga-Zn-0계도 이용가능하다. 이 경우에는, TFT에 사용된 경우와 다른 하부전극이 산화물인 것이 더욱 바람직하다. 이를테면, 전자 캐리어 농도가 1×10¹⁹/cm³이상이 바람직하다. 하부전극을 ITO나 In-Ga-Zn-0계 산화물(고캐리어 농도)로 제조된 경우에는, 투명하기 때문에, 하부전극은, 보텀 에미션 타입에서 사용되는 경우에도 고 개구 면적비를 제공할 수 있다. 그 하부전극이 드레인 전극과 직접 접속하는 경우에, 특히 ITO, 상기 In-Ga-Zn-0계 산화물(고캐리어 농도), Au합금이 특히 바람직하다.

전술한 드레인 전극을 하부전극에 직접 접속할 경우에, 하부전극은 홀 주입형인 것이 바람직하다. 특히 하부전극으로서 ITO, Al이나 Ga가 도프된 ZnO, 캐리어 농도가 1×10¹⁸/cm³이상의 In-Ga-Zn-0계 산화물의 재료가 바람직하다. 특히 In-Ga-Zn-0계 산화물이 전극 및 활성층으로서 사용되는 경우, 활성층In-Ga-Zn-0의 일부의 캐리어 농도를 산소 결함을 도입하는 방법등에 의해 증가될 수 있고, 발광장치는 간단하고 효과적으로 구성된다. 이 경우에는, 한눈에, 활성층 위에 홀 수송층과 홀 주입층이 형성되어 있다. 이 구성은 본 발명의 범위내이어야 한다. 구체적으로, 그것은, 하부전극과 드레인 전극이 활성층의 일부로 일체가 된 구성을 의미한다.

(6.층간절연층)

특히, 제2의 전극이 하부전극일 경우, 하부전극(77)의 하지층인 층간절연층(76)은, 게이트 절연막의 재료와 같은 재료를 사용하는 것이 가능하다. 물론, 평탄층을 얻기 위해서 다른 재료의 절연층도 형성가능하다. 예를 들면, 폴리이미드막을 스핀코트할 수 있고, 산화 실리콘을 플라즈마 CVD법, PECVD법, LPCVD법, 혹은 실리콘알콕시드의 도포 및 소성으로도 형성가능하다. 층간절연층에는 소스전극이나 드레인 전극을 접속하기 위한 콘택홀을 형성하는 것이 적당히 필요하게 된다.

(7.전극선 및 기타)

게이트 전극선인 주사 전극선과 신호 전극선 등의 전극선으로서는, Al이나 Cr, W등의 금속이나, WSi등의 실리사이드 등이 이용가능하다.

다음에, 각 구성요소간의 관계를 상세히 설명한다.

먼저, 제 1 실시예는, 도 7을 참조하여 설명하고, 여기서 하부전극은 배선으로 드레인 전극과 일부 접속된다.

(제 1 실시예)

소스전극(75)과 드레인 전극(70)은, 활성층(72)과 직접 접속되고, 그 활성층(72)을 통과하는 전류는, 게이트 절연막(73)을 통해 게이트 전극(74)에 의해 제 어된다.

발광층인 유기EL층(78)은, 하부전극(77) 및 콘택홀의 배선을 거쳐서 드레인 전극(70)과 접속되어 있다. 하부전극(77)과 TFT부분의 사이에는 층간절연층(76)이 있고, 전기적으로 절연되어 있다. 이 층간절연층(76)은 단층일 필요는 없고, 오히려 일반적으로는 게이트 절연막이나 게이트 전극 상부에 설치하는 절연층, 그리고 평탄화하기 위한 일반적인 층간절연층으로 이루어진다.

유기EL층(78)의 상부에는 대향전극(79)이 있고, TFT가 ON상태일 때에는 유기EL층(78)에는 전압이 인가되어서 발광에 이른다.

또한, 드레인 전극(70)은, 상기 제2의 전극과 전기적으로 접속되거나, 제2의 전극 자체이다.

도 7에서는, TFT의 윗면에도 유기EL층(78)이 존재하는 고개구 면적비의 예를 나타냈지만, 응용상 문제가 생기지 않는 한, TFT부분 이외의 부분에 형성되어도 된다. 그러나, 유기EL층(78)을 도 7에 도시된 구성에서 사용하는 경우, 유기EL층(78)의 하부는 가능한 평탄한 것이 바람직하다.

도 7에서는, 드레인 전극(70)을 하부전극(77)에 접속하고 있지만, 사용방법에 따라서는, 소스 전극(75)을 하부전극(77)에 접속한다. 즉, 본 발명에서는, 비정질 산화물을 포함한 트랜지스터의 소스 전극과 드레인 전극 중 한쪽을, 발광층을 삽입하는 전극에 접속하는 것이 특징이다. 또한, 발광층(78)의 하부전극(77)이 애노드일 경우에는, 해당 애노드측에, TFT의 소스 전극을 접속하는 구성도 바람직하다.

(발광 장치의 제작에 대해서)

여기서는, 드레인 전극과 하부전극을 배선을 거쳐서 접속하고, 유기EL을 발광소자로서 사용한 구성의 예를 참조하여, 본 발명에 따른 발광장치 제조방법을 설명한다.

(트랜지스터 제작)

트랜지스터는,

전자 캐리어 농도가 1×10¹⁸/cm³가 되도록 후술하는 조건에서, 펄스레이저 증착법에 의해, 유리 기판 위에 In-Ga-Zn-0계 비정질 산화물 반도체의 박막을 120nm 퇴적시키고, InGaO₃(ZnO)₄조성을 갖는 다결정 소결체를 타겟으로서 사용하는 스텝과,

그 위에, 쳄버내 산소분압을 1Pa미만으로 제어해서, 펄스레이저 퇴적법에 의해 전기전도도가 높은 InGaO₃(ZnO)₄을 30nm 더 적층하고, 그 위에 소스전극 및 드레인 전극으로서 Au의 막을 전자빔증착법에 의해 50nm 형성하는 스텝과,

게이트 절연막으로서 Y₂0₃을, 게이트 전극으로서 Au를 전자빔증착법에 의해 각각 90nm 및 5Onm로 더 성막하는 스텝에 의해, 제작한다. 상기 일련의 프로세스에 있어서 포트리소그래피법과 리프트 오프법에 의해 각각의 층을 원하는 사이즈로 형성한다. 더욱이, 절연층을 같은 방법으로 성막한다. 그후, 드레인 전극용의 컨택트홀을 형성해 둔다.

(하부전극층 제작)

그 후, ITO의 막을 스퍼터링법에 의해 300nm 형성해서 하부전극을 형성한 후, 드레인 전극과 하부전극을 컨택트홀에 형성된 배선을 거쳐서 접속한다.

(유기EL발광층 제작)

다음 스텝에서는, 저항증발법에 의해 4, 4'-비스[N, N-디아미노]-4"-페닐-트리페닐 아민을 홀 주입층으로서 60nm 형성하고, 그 위에 홀 수송층으로서 4, 4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐 막을 20nm 형성하고, 발광층으로서 4, 4'-비스(2, 2-디페닐) 비닐 막을 40nm 형성하고, 전자수송층으로서 트리스(tris)(8-퀴노리놀)알루미늄 막을 20nm 형성하여서, 유기EL발광층을 제작한다.

(대향전극의 제작)

최후에, 2중 증착법에 의해 Al과 Ag의 합금의 막을 50nm, Al의 막을 50nm로 형성하여서 대향전극을 제작한다.

상기한 소자에 프로브를 접촉하여서 구동하면, 기판 뒤편에서, 즉 상기 소자의 보텀 에미션 타입에서 청색의 발광을 얻을 수 있다.

또한, In-Ga-Zn-O계 비정질 산화물 반도체가 산소결손량을 제어해서 원하는 전자 캐리어 농도를 획득하는 것이 본 실시예에 있어서는 중요하다.

상기 기재에 있어서는, 투명 산화물막의 산소량(산소결손량)의 제어를, 성막시에 산소를 소정 농도 포함한 분위기에서 행함으로써 제어하고 있지만, 이전의 스텝에서 형성된 해당 산화물 막을 산소를 포함한 분위기에서 후처리해서 산소결손량을 제어(감소 또는 증가)하는 것도 바람직한 것이다.

효과적으로 산소결손량을 제어하기 위해서는, 산소를 포함한 분위기의 온도 를 0℃이상 300℃이하, 바람직하게는, 25℃이상, 250℃이하, 더 바람직하게는 100℃이상 200℃이하로 행하는 것이 좋다.

물론, 성막시에도 산소를 포함한 분위기에서 행하고, 또한 산소를 포함한 분위기에서 후처리해도 된다. 또한, 상기 방법이 소정의 전자 캐리어 농도(1×10¹⁸/cm³미만)를 제공하면, 성막시에는, 산소분압 제어는 행하지 않고, 성막 후의 후처리를 산소를 포함한 분위기중에서 행해도 된다.

또한, 본 발명에 있어서의 전자 캐리어 농도의 하한치는, 얻어진 산화물막을 어떤 소자, 회로 혹은 장치에 사용하는지에도 의존하지만, 예를 들면 1×10¹⁴/cm³이상이다.

다음에는, 도 9를 참조하여, 하부전극을 사이에 배선을 개재하지 않고서 드레인 전극과 직접 접속한 제 2 실시예를 설명하겠다.

(제2의 실시예)

도 9에서, 도면부호 91은 기판, 도면부호 92는 본 발명 특유의 반도체 재료로 이루어진 활성층, 도면부호 93은 게이트 절연막, 도면부호 94는 게이트 전극, 도면부호 95는 소스 전극, 도면부호 96은 절연층, 도면부호 97은 하부전극이다. 또한, 이 하부전극(97)은, 드레인 전극 위에 적층되어 있거나, 드레인 전극과 동일하다, 즉 드레인 전극 자체이다. 또한, 도면부호 98은 유기EL층, 도면부호 99는 대향전극이다.

본 실시예는, 기본적으로는, 배선을 통해 드레인전극과 하부전극의 일부가 접촉하는 제1의 실시예의 구성과 동일한 형태이지만, 드레인 전극과 발광층이, 기판(91)의 위치에서 보았을 경우에, 동일한 중복 영역에 적층 되어 있고, 그 사이에 하부전극이 있는 서로 다른 구성을 갖는다.

드레인 전극과 하부전극은, 동일한 부재이어도 된다. 이 경우에, 드레인 전극은 전자 혹은 홀을 유기EL층에 효과적으로 주입하는 능력을 가질 필요가 있다.

활성층의 드레인 전극하부에 대응한 일부에서의 전자 캐리어 밀도를 산소결함을 늘림으로써 1×10¹⁸/cm³이상으로 제어하는 것이 바람직하다. 그리고, 드레인 전극과 하부전극을 겸비하는 것이 가능하다. 이 경우에, 활성층은 In-Ga-Zn-0막으로 이루어지고, 홀 주입층으로서 기능하고, 발광층의 양극부분과 접속되는 것이 바람직하다.

도 9에서는 TFT층 상부에 발광층을 사용한 예를 게시하고 있지만, 기능상 문제를 발생하지 않으면, 제 1전극인 대향전극과 제 2 전극인 하부전극이 반대로 되고, 제1 전극이 드레인 전극 위에 직접 적층되는 구성도 허용 가능하다. 이 경우, 하부전극인 제2 전극은, 겉으로 보기에는 상부에 있지만, 기능상 드레인 전극과 접속되어 있으면 같은 것이다. 특히, 무기EL층을 이용하는 경우, 프로세스 내성이 유기EL층과 비교해서 강하므로, 반대의 경우도 있을 수 있다.

본 발명에 따른 발광장치의 바람직한 구성에서, 제1 및 제2 전극은, 대향전극 및 하부전극이고, 전계 효과형 트랜지스터는 TFT이고, TFT의 활성층은 In, Ga 및 Zn을 포함하고, 그 활성층의 적어도 일부분은 비정질 산화물이고, 발광층의 일부분은 TFT의 드레인 전극과 전기적으로 접속된다.

본 발명에 따른 발광장치에서, 발광층의 일부분은 직접 드레인전극에 접속되거나, 발광층의 일부분은 배선을 통해 드레인전극과 접속되어도 된다. 상기와 같이 접속된 발광층의 일부분은, 발광층의 양극측 또는 음극측인 것이 바람직하다.

드레인전극과 상기 하부전극의 적어도 한쪽은 투명성과 전기도전성 산화물이다.

다음에, 디스플레이 응용의 구성 예인 제3 실시예를 도 8을 참조하여 설명한다.

도 9에서는, 드레인 전극(97)을 하부전극으로서도 이용하고 있지만, 발광층의 층구성으 구성에 따라, 소스 전극(95)를 하부전극으로서 이용할 수도 있다. 즉, 본 발명은, 비정질 산화물을 포함한 트랜지스터의 소스 전극과 드레인 전극 중 어느 한쪽을, 발광층을 삽입하는 전극에 접속 등을 하는 것을 특징으로 한다.

(제3의 실시예)

도 8에서, 도면부호 81은 유기EL층(84)을 구동하기 위한 트랜지스터이며, 유기EL층(84)과 이 유기EL층(84)을 끼운 한 쌍의 전극을 갖는 발광소자에 전류를 흘려보낸다. 도면부호 82는 화소를 선택하는 트랜지스터(2)이며, 발광소자에 흘려보내는 전류를 결정하는 화상신호를 트랜지스터(81)의 게이트에 공급한다.

또한, 콘덴서(83)는, 선택된 상태를 유지하도록 설치되어, 공통 전 극 선(87)과 트랜지스터 2의 소스전극 부분과의 사이에 전하를 축적하고, 트랜지스터 1의 게이트의 신호를 유지하고 있다. 화소선택은 주사 전극선(85)과 신호 전극선(86)에 의해 결정된다.

이하, 그 구성을 더 구체적으로 설명한다.

행선택신호가 드라이버 회로(도면에 나타내지 않는다)에 주사 전극(85)을 통해서 게이트 전극에 펄스신호로 인가됨과 동시에, 별도의 드라이버 회로(도면에 나타내지 않는다)에 신호 전극(86)을 통해서 화상신호가 트랜지스터(82)에 인가되어서 화소가 선택된다.

이 때, 트랜지스터 82가 ON이 되어 신호 전극선(86)과 트랜지스터 82의 소스전극의 사이에 있는 콘덴서(83)에 전하가 축적된다. 이에 따라, 트랜지스터 81의 게이트 전압이 화상신호에 대응한 원하는 전압으로 유지되고, 트랜지스터 81은 화상신호에 대응한 전류를 소스전극과 드레인전극간에 흘려보낸다. 이 상태는, 트랜지스터가 다음 신호를 받을 때까지 유지된다. 트랜지스터(81)이 전류를 흘려보내는 동안, 유기EL층(84)에도 전류가 계속 공급되어 발광이 유지되게 된다.

이 도 8의 예에서는, 1화소에 2개의 트랜지스터, 1개의 콘덴서를 사용한 구성이지만, 이 구성은 성능을 향상시키기 위해서 더욱 많은 트랜지스터를 구비하여도 된다.

본질적인 것은, 트랜지스터 부분에 본 발명의 저온에서 형성할 수 있어 투명한 In-Ga-Zn-0계 산화물로 예시되는 비정질산화물의 활성층을 갖는 TFT를 사용함으로써, 노멀리 오프형 TFT를 구현할 수 있어, 불필요한 발광이 억제된 발광 장치를 제공할 수 있다는 것이다. 또한, 상기 TFT는 고콘트라스트의 전자사진장치와 표시장치를 제공할 수도 있다.

(제4의 실시예)

본 발명의 제4의 실시예는, 도 11과 도 12에 나타나 있는 바와 같이 보텀 에미션형의 발광 장치이다.

즉, 발광장치는, 광 투과성의 기판 위에, 상기 발광층 및, 상기 전계 효과형 트랜지스터가 설치되어 있고, 상기 발광층으로부터 출력되는 빛이, 상기 기판을 거쳐서 출력된다. 도 11에서는, 발광소자(2160)의 바로 아래에도, 비정질 산화물로 형성되는 활성층(채널층 2101)이 설치되지만, 그 바로 아래에 없어도 된다. 물론, 도 11의 구성의 경우에는, 발광층 2108로부터의 빛이, 상기 비정질산화물로 구성되어 있는 활성층과 기판(2100)을 투과하게 된다.

그런데, 본 발명에 따른 발광 장치를 일차원으로 배열한 광원을 제작할 수 있고, 도 13에 나타나 있는 바와 같이 감광체의 광전도체 드럼(2350)과 조합시켜서 장치를 제작할 수 있다. 즉, 감광체(2350)와, 감광체를 대전시키기 위한 대전기(도면에 나타내지 않는다)와, 감광체에 잠상을 형성하기 위해서 감광체를 노광하기 위한 노광 광원(2300)과, 상기 잠상을 현상하기 위한 현상기(도면에 나타내지 않는다)를 갖는 전자사진장치를 구성할 수 있다.

이하에, 상기 제1 및 제2의 실시예에 있어서 설명한 비정질 산화물에 대해서, 상세히 설명한다.

(비정질 산화물)

이하, 본 발명의 상기 실시예 1-3에서 이용한 활성층을 설명한다.

본 발명의 비정질산화물의 전자 캐리어 농도는, 실온에서 측정된 값이다. 실온이란, 예를 들면 25℃이며, 구체적으로는 0℃부터 40℃정도의 범위에서 적당하게 선택되는 온도다. 또한, 본 발명에 따른 비정질 산화물의 전자 캐리어 농도는, 0℃로부터 40℃의 범위 모두에 있어서, 10¹⁸/cm³미만을 충족할 필요가 없다. 예를 들면, 25℃에 있어서, 전자 캐리어 농도 10¹⁸/cm³미만이 허용가능하다. 또한, 전자 캐리어 농도를 더욱 인하, 1×10¹⁷/cm³이하, 더욱 바람직하게는 1×10¹⁶/cm³이하로 하면, 노멀리 오프상태의 TFT가 높은 생산력으로 제조될 수 있다.

본 명세서에서, "10¹⁸/cm³미만"은, "바람직하게는 1×10¹⁸/cm³미만 및 더욱 바람직하게는 1.0×10¹⁸/cm³미만"을 의미한다. 전자 캐리어 농도의 측정은, 홀 효과측정에 의해 구할 수 있다.

또한, 본 발명에 있어서, 비정질 산화물은, X선 회절 스펙트럼에 있어서, 할로(halo) 패턴이 관측되고, 특정한 회절선을 나타내지 않는 산화물이다.

본 발명의 비정질 산화물에 있어서의, 전자 캐리어 농도의 하한값은, TFT의 채널층으로서 적용할 수 있으면 한정되는 것은 아니고, 그 하한값은, 예를 들면, 1×10¹²/cm³이다.

따라서, 본 발명에 있어서는, 후술하는 예와 같이 비정질 산화물의 재료, 조 성비, 제조 조건등을 제어하여, 예를 들면 전자 캐리어 농도를, 1×10¹²/cm³부터 1×10¹⁸/cm³까지, 바람직하게는 1×10¹³/cm³부터 1×10¹⁷/cm³까지, 더욱 바람직하게는 1×10¹⁵/cm³부터 1×10¹⁶/cm³까지의 범위로 조정한다. 상기 비정질 산화물로서는, InZnGa산화물의 이외에도, In산화물, In_xZn_1-x산화물(0.2≤x≤1), In_xSn_1-x산화물(0.8≤x≤1), In_x(Zn, Sn)_1-x산화물(0.15≤x≤1)로부터 적당하게 선택할 수 있다. 또한, In_x(Zn, Sn)_1-x산화물은, In_x(Zn_ySn_1-y)_1-x로 기재될 수 있다(0≤y≤1)이다.

또한, Zn과 Sn도 포함하지 않는 In 산화물의 경우는, In의 일부를 Ga: In_xGa_1-x산화물(0≤x≤1)로 치환할 수 있다.

이하에, 본 발명자들이 제작한 전자 캐리어 농도가 1×10¹⁸/cm³의 비정질 산화물에 대해서 상세히 설명한다.

상기 산화물의 일 그룹은, 결정 상태에 있어서 InGaO₃(ZnO)_m(m: 6미만의 자연수)로 나타내고, 전자 캐리어 농도가 1×10¹⁸/cm³미만인 In-Ga-Zn-O로 구성된 것을 특징으로 한다.

상기 산화물의 다른 그룹은, 결정 상태에 있어서 InGaO₃(Zn_1-xMg_xO)_m(m: 6미만의 자연수, 0<x≤1)로 나타내고, 전자 캐리어 농도가 1×10¹⁸/cm³미만인 In-Ga-Zn-Mg-O로 구성된 것을 특징으로 한다.

또한, 이것들의 산화물로 구성되는 막에 있어서, 전자이동도가 1cm²/Ⅴ·sec보다 크도록 설계하는 것도 바람직하다.

상기 막을 채널층으로서 사용하여, 트랜지스터 오프시의 게이트 전류가 0.1마이크로암페어 미만의 노멀리 오프상태에서, 온-오프비가 1×10³ 초과인 TFT를 제조할 수 있고, 가시광선에 대하여, 투명하고 유연한 TFT가 제조될 수 있다.

또한, 상기 막은, 전도전자수의 증가와 함께, 전자이동도가 커진다.투명막을 형성하는 기판은, 유리 기판, 플라스틱 기판 또는 플라스틱막으로 이루어진다.

상기 비정질산화물막을 채널층으로서 이용할 때, A1₂0₃, Y₂0₃, 또는 Hf0₂로 이루어진 층들 중 적어도 하나, 또는 혼정화합물을, 게이트 절연막으로서 이용할 수 있다.

비정질 산화물에서, 전기 저항을 향상시키기 위한 불순물 이온을 의도적으로 첨가하지 않고, 산소 가스를 포함한 분위기중에서, 성막하는 것도 바람직한 실시예이다.

본 발명자들은, 이 반절연성 산화물의 비정질 박막이, 전도전자수의증가와 함께, 전자이동도가 커진다고 하는 특성을 갖고, 그 막을 사용해서 TFT를 작성하고, 온-오프비, 핀치오프 상태에서의 포화 전류, 스위치 속도등의 트랜지스터 특성이 더욱 향상하는 것을 찾아냈다. 또한 비정질 산화물을 이용하여, 노멀리 오프형의 TFT를 제조할 수 있다.

비정질 산화물 박막을 막 트랜지스터의 채널층으로서 사용하면, 전자이동도 가 1cm²/V·sec, 바람직하게는 5cm²/Ⅴ·sec 초과로 할 수 있다.

전자 캐리어 농도가, 1×10¹⁸/cm³보다 낮고, 바람직하게는, 1×10¹⁶/cm³미만일 때는, 오프시(게이트 전압 무인가시)의 드레인단자와 소스 단자간의 전류를, 10마이크로암페어미만, 바람직하게는 0.1마이크로암페어미만으로 할 수 있다. 또한, 상기 박막을 사용하면, 전자이동도가 1cm²/ Ⅴ·sec 초과, 바람직하게는 5cm²/V·sec 초과시는, 핀치오프 후의 포화 전류를 10마이크로암페어 이상으로 상승시킬 수 있고, 온-오프비를 1×10³보다 높게 상승시킬 수 있다.

TFT에서는, 핀치오프 상태에서는, 게이트 단자에 고전압이 인가되어, 채널 내에는 고밀도의 전자가 존재하고 있다. 그러므로, 본 발명에 의하면, 전자이동도가 증가함에 따라, 포화 전류는 증가될 수 있다. 이에 따라, 온·오프비의 증대, 포화 전류의 증대, 스위칭 속도의 증대 등의, 트랜지스터 특성을 향상시킬 수 있다. 이와 비교하여, 일반적인 화합물중에서는, 전자가 증대하면, 전자간의 충돌에 의해, 전자이동도는 감소한다.

또한, 상기 TFT의 구조는, 반도체 채널층 위에 게이트 절연체와 게이트 단자를 순차적으로 형성하는 스태거(톱 게이트)이어도 되거나, 게이트 단자 위에 게이트 절연막과 반도체 채널층을 순차적으로 형성하는 역스태거(보텀 게이트)이어도 된다.

(제1의 성막처리:PLD법)

결정 상태에 있어서의 조성이 InGaO₃(ZnO)_m(m: 6미만의 자연수)의 비정질 산화물 박막은, m의 값이 6미만일 경우에는, 800℃이상의 고온까지, 비정질상태가 안정하게 유지되는 반면에, m의 값이 커짐에 따라, 즉, InGaO₃에 대한 ZnO의 비율이 증대하고, ZnO의 조성에 근접함에 따라, 산화물이 결정화하기 쉬워진다. 따라서, 비정질TFT의 채널층으로서는, 산화물의 m의 값이 6미만인 것이 바람직하다.

성막은, InGaO₃(ZnO)_m조성을 갖는 다결정 소결체를 타겟으로서, 기상 성막법으로 행해지는 것이 바람직하다. 기상성막법 중에서도, 스퍼터링법, 펄스레이저 증착법이 적합하다. 특히, 양산성에 대해서, 스퍼터링법이 적합하다.

그러나, 일반적인 조건으로 상기 비정질막을 작성하면, 산소결손이 생겨서, 전자 캐리어 농도를 1×10¹⁸/cm³미만, 전기전도도를 10S/cm이하로 할 수 없다. 이러한 막을 사용했을 경우, 노멀리 오프의 트랜지스터를 구성 할 수 없다.

본 발명자들은, 도 14에 도시되는 장치에 의해, 펄스레이저 증착법에서 제작한 In-Ga-Zn-0를 제작했다.

도 14에 나타나 있는 바와 같은 PLD성막 장치를 사용하여, 성막을 행했다.

도 14에 있어서, 도면부호 701은 RP(로터리 펌프), 702는 TMP(터보 분자펌프), 703은 준비실, 704는 RHEED용 전자총, 705는 기판을 회전시키고, 상하 이동하기 위한 기판 보유 수단, 706은 레이저 입사창문, 707은 기판, 708은 타겟, 709는 라디칼원, 710은 가스 도입구, 711은 타겟을 회전시키고, 상하 이동하기 위한 타겟 보유 수단, 712는 바이패스 라인, 713은 메인 라인, 714는 TMP(터보 분자펌프), 715는 RP(로터리 펌프), 716은 티타늄 게터 펌프, 717은 셔터, 718은 IG(이온 나노미터), 719은 PG(피라니(Pirani) 게이지), 720은 BG(바라트론 게이지), 721은 성장 쳄버이다.

KrF엑시머레이저를 사용한 펄스레이저 증착법에 의해, SiO₂유리 기판(코닝사제 1737) 위에 In-Ga-Zn-0형 비정질 산화물 반도체 박막을 퇴적시켰다. 퇴적 전의 처리로서, 기판의 초음파에 의한 탈지 세정을, 아세톤, 에탄올, 초순수를 사용하여, 각 5분간 행한 후, 공기중에서 100℃로 건조시켰다.

상기 다결정 타겟에는, InGaO₃(ZnO)₄소결체 타겟(사이즈: 직경 20mm, 두께 5mm)을 사용했고, 이것은, 출발 원료로서, In₂O₃,Ga₂0₃,ZnO(각 4N시약)을 습식혼합한 후(용매:에탄올), 가소(1000℃,2시간), 건식분쇄, 본소결(1550℃,2시간)을 경과해서 얻을 수 있는 것이다. 그 타겟의 전기전도도는, 90S/cm이었다.

성장 쳄버의 최종 진공을 2×10^-6Pa로, 성장중의 산소분압을 6.5Pa로 제어해서 성막을 행했다. 성장 쳄버(721)내의 산소분압은 6.5Pa, 기판온도는 25℃이다. 또한, 타겟 708과 막 보유 기판(707) 사이의 거리는, 30mm이며, 입사창문(716)으로부터 입사되는 파워는, 1.5-3mJ/cm²/pulse)의 범위다.또한, 펄스폭은, 20nsec, 반복 주파수는 10Hz, 그리고 조사 스폿 크기는, 1×1mm 스퀘어로 했다. 이러한 상태에서, 성막 속도는 7nm/min로 행했다.

상기 얻어진 박막은, 작은 각도 X선 산란법(SAXS)(박막법, 입사각:0.5°)을 행한 바, 명료한 회절 피크는 관측되지 않았다. 그래서, 상기 제작한 In-Ga-Zn-0계 박막을 비정질이라고 판단하였다. X선 반사율과 패턴의 해석으로부터, 평균 자승 거칠기(Rrms)는 약 0.5nm이며, 막두께는 약120nm인 것을 알았다. 형광 X선 스펙트럼(ⅩRF)분석으로부터, 박막의 금속조성비는 In:Ga:Zn=0.98:1.02:4이었다. 전기전도도는, 약1×10^-2S/cm미만이었다. 전자 캐리어 농도는 약 1×10^-16/cm³이하, 전자이동도는 약 5cm²/V·sec라고 추정되었다. 광 흡수 스펙트럼의 해석으로부터, 상기 결과의 비정질 박막의 금제대 에너지 폭은, 약 3eV로 추정되었다.

이상의 결과에 의해 밝혀진 것은, 상기 제작한 In-Ga-Zn-0계 박막은, 결정의 InGaO₃(ZnO)₄의 조성에 가까운 비정질 상태를 보이고 있어, 산소결손이 적고, 전기전도도가 작은 투명한 평탄박막이다는 것이다.

구체적으로, 도 1을 사용하여 상기 성막을 설명한다. 도 1은, 본 예시와 같은 성막 조건하에서 결정 상태를 가정했을 때의 조성이 InGaO₃(ZnO)_m(m: 6미만의 정수)인 상기 투명 비정질 산화물 박막의 산소분압에 관한 전자 캐리어 농도의 의존성을 나타낸 것이다.

본 예시와 같은 조건하에서 산소분압을 4.5Pa 초과의 높은 분위기중에서, 성막 함에 의해, 도 1에 나타나 있는 바와 같이 전자 캐리어 농도를 1×10¹⁸/cm³미만으로 저하시킬 수 있었다. 이러한 성막시에, 기판의 온도는 의도적으로 가온하지 않는 상태에서, 거의 실온으로 유지되어 있다. 유연한 플라스틱 필름을 기판으로서 사용하기 위해서는, 기판온도는 100℃미만으로 유지하는 것이 바람직하다.

산소분압을 보다 더 크게 하면, 전자 캐리어 농도를 저하시킬 수 있다. 예를 들면, 도 1에 나타낸 것처럼, 기판온도 25℃, 산소분압 5Pa에서 형성된 InGaO₃(ZnO)₄박막에서는, 전자 캐리어 농도를 1×10¹⁶/cm³로 저하시켰다.

상기 얻어진 박막은, 도 2에 나타낸 것처럼, 전자이동도가 1cm²/Ⅴ·sec초과이었다. 그러나, 본 예시의 펄스레이저 증착법에서는, 산소분압을 6.5Pa이상으로 하면, 퇴적된 막의 표면이 울퉁불퉁하고, TFT의 채널층에 적당하지 않다.

따라서, 노멀리 오프형 트랜지스터는, 산소분압 4.5Pa초과, 바람직하게는 5Pa초과, 6.5Pa미만의 분위기에서, 펄스레이저 증착법으로, 결정 상태에 있어서의 조성 InGaO₃(ZnO)_m(m은 6미만의 수)로 나타낸 투명 비정질 산화물박막을 사용하여 구성될 수 있다.

또한, 상기 얻어진 박막의 전자이동도는, 1cm²/V·sec초과가 얻어지고, 온-오프비를 1×10³초과로 할 수 있었다.

이상 설명한 바와 같이, 본 예시에 나타낸 조건하에서 PLD법에 의해 InGaZn 산화물의 형성시에, 산소분압을 4.5Pa이상 6.5Pa미만이 되도록 제어하는 것이 바람직하다.

또한, 전자 캐리어 농도를 1×10¹⁸/cm³로 실현하기 위해서는, 산소분압의 조 건, 성막 장치의 구성, 성막 재료의 종류와 조성을 제어해야 한다.

다음에, 상기 장치에 의해 산소분압 6.5Pa에서 비정질 산화물을 형성하여, 도 5에 나타내는 톱 게이트형 MISFET소자를 제작했다. 구체적으로는, 유리 기판(1) 위에 상기의 비정질 In-Ga-Zn-0박막의 제작법에 의해, 채널층 (2)으로서 사용하는 두께 120nm의 반절연성 비정질 InGaO₃(ZnO)₄막을 형성했다. 또한, 그 위에, 쳄버내 산소분압을 1Pa미만으로 해서, 펄스레이저 퇴적법에 의해 전기전도도가 높은 InGaO₃(ZnO)₄ 및 금막을 각각 30nm 적층했다. 그리고, 포토리소그래피 방법과 리프트 오프법에 의해, 드레인 단자(5) 및 소스 단자(6)를 형성했다. 최후에, 게이트 절연체(3)로서 Y₂O₃막을 전자빔증착법에 의해 성막해(두께:90nm, 비유전률: 약 15, 리크 전류밀도:0.5MV/cm인가시에 1×10^-3A/cm³), 그 위에 금막을 형성했고, 포토리소그래피법과 리프트 오프법에 의해, 게이트 단자(4)를 형성했다.

MISFET소자의 특성평가

도 6에, 실온하에서 측정한 MISFET소자의 전류-전압특성을 나타낸다. 드레인 전압 V_DS의 증가에 따라, 드레인 전류 I_DS가 증가하므로 채널이 n형 도체인 것을 안다. 이것은, 비정질 In-Ga-Zn-0형 반도체가 n형이고 하는 사실과 일치한다. I_DS은 V_DS=6V정도로 포화(핀치오프)하는 전형적인 반도체 트랜지스터의 작용을 나타냈다. 이득특성을 조사한 바, V_DS=4V 인가시에 있어서의 게이트 전압 V_GS의 임계값은 약 -0.5V이라는 것을 알았다. 또한, V_G=10V시에는, I_DS=1.0×10^-5A의 전류가 흘렀다. 이것은, 게이트 바이어스에 의해 In-Ga-Zn-0계 비정질 반도체 박막내에 캐리어에 대응한다.

트랜지스터의 온-오프비는, 1×10³초과이었다. 또한, 출력 특성으로부터 전계 효과 이동도를 산출한 바, 약 7cm²(Vs)^-1의 전계 효과이동도를 얻었다. 상기 제작한 소자에 가시광선을 조사해서 같은 측정을 행했지만, 트랜지스터 특성은 변화하지 않았다.

본 발명에 의하면, 전자 캐리어 농도가 작아지고, 따라서, 전기 저항이 높고, 또 전자이동도가 큰 채널층을 갖는 박막트랜지스터를 제조할 수 있다.

또한, 상기한 비정질 산화물은, 전자 캐리어 농도의 증가와 함께, 전자이동도가 증가하고, 축퇴전도를 나타낸다고 하는 뛰어난 특성을 구비한다. 본 실시예에서는, 유리 기판 위에 박막트랜지스터를 제작했다. 그렇지만, 성막이 실온에서 행해지므로, 플라스틱판이나 필름의 기판이 사용가능하다. 또한, 본 실시예에서 얻어진 비정질 산화물은, 가시광선의 광흡수가 거의 없고, 투명한 플렉시블 TFT를 실현한다.

(제2의 성막법: 스퍼터링법(SP법))

이하, 분위기 가스로서 아르곤 가스를 사용한 고주파 SP법에 의해, 성막할 경우에 관하여 설명한다.

SP법은, 도 15에 나타내는 장치를 사용해 행했다. 도 15에서, 도면부호 807은 성막용 기판, 808은 타겟, 805는 냉각기 구비 기판 보유 수단, 814는 터보 분자펌프, 815는 로터리 펌프, 817은 셔터, 818은 이온 나노미터, 819는 피라니 게이지, 821은 성장 쳄버, 830은 게이트 밸브다.

성막용 기판(807)은, SiO2 유리 기판(코닝사제 1737)을 준비했고, 이 기판의 초음파 탈지 세정을, 아세톤, 에탄올, 초순수에 의해 각 5분씩 행한 후, 공기중에서 100℃로 건조시켰다.

상기 타겟에는, InGaO₃(ZnO)₄조성을 갖는 다결정 소결체 타겟(사이즈: 직경 20nm, 두께 5mm)을 사용했고, 이 소결체는, 출발 원료로서, In₂O₃,Ga₂0₃,ZnO(각 4N시약)을 습식혼합한 후(용매:에탄올), 가소(1000℃,2시간), 건식분쇄, 본소결(1550℃,2시간)을 경과해서 얻을 수 있는 것이다. 타겟(808)의 전기전도도는 90S/cm이고, 반절연체이다.

성장 쳄버(821)의 최종 진공도는, 1×10^-4Torr이었다. 성장중의 산소 가스와 아르곤 가스의 총 압력은, 4∼0.1×10^-1Pa의 범위에서의 일정한 값으로 했다. 그리고, 아르곤 가스와 산소와의 분압비를 바꾸고, 산소분압을 1×10^-3∼2×10^-1Pa의 범위에서 변화시켰다.

또한, 기판온도는, 실온으로 하였다. 타겟(808)과 성막용 기판(807) 사이의 거리는, 30mm이었다.

투입 전력은, RF 180W이며, 성막 속도는, 10nm/min이었다.

상기 결과의 박막은, 작은 각도 X선 산란법(SAXS)(박막법, 입사각:0.5°)에 의해 검사한 바, 명료한 회절 피크는 관측되지 않았다. 그래서, 상기 제작한 In-Ga-Zn-0계 박막을 비정질이라고 판단하였다. X선 반사율과 패턴의 해석으로부터, 평균 자승 거칠기(Rrms)는 약 0.5nm이며, 막두께는 약 120nm인 것을 알았다. 형광 X선 스펙트럼(ⅩRF)분석으로부터, 박막의 금속 조성비는 In:Ga:Zn=0.98:1.02:4이었다.

성막시의 분위기의 산소분압을 다양하게 변화시켰고, 그 결과의 비정질 산화물막의 전기전도도를 측정했다. 그 결과를 도 3에 나타낸다.

도 3에 나타나 있는 바와 같이, 산소분압을 3×10^-2Pa 초과의 높은 분위기내에서, 성막함에 의해, 전기전도도를 10 S/cm미만으로 저하시킬 수 있다. 산소분압을 크게 함에 의해, 전자 캐리어수를 저하시킬 수 있었다.

예를 들면, 도 3에 나타낸 것처럼, 기판온도 25℃, 산소분압 1×10^-1Pa에서 InGaO₃(ZnO)₄박막에서는, 보다 전기전도도를 약 1×10^-10S/cm로 저하시켰다. 또한, 산소분압 1×10^-1Pa에서 성막된 InGaO₃(ZnO)₄박막은, 전기 저항이 지나치게 높아서 전기전도도는 측정할 수 없었다. 이러한 박막에서는, 전자이동도는 측정할 수 없었지만, 전자 캐리어 농도가 큰 막에서의 값으로부터 외삽법에 의해, 전자이동도는, 약 1cm²/V·sec라고 추정되었다.

그래서, 산소분압 3×10^-2Pa초과, 바람직하게는 5×10^-1Pa 초과의 아르곤 가스 분위기에서, 스퍼터링 증착법으로 제작한 In-Ga-Zn-0로부터 구성되어, 결정 상태에 있어서의 조성 InGaO₃(ZnO)_m(m은 6미만의 자연수)로 나타내는 투명 비정질 산화물 박막을 제작했고, 이 투명 비정질 산화물 박막을 사용하여, 노멀리 오프상태에서, 온-오프비를 1×10³초과의 트랜지스터를 구성할 수 있었다.

본 실시예에서 사용된 장치 및 재료를 사용하는 경우는, 스퍼터링법에 의한 성막시의 산소분압으로서는, 3×10^-2Pa이상, 5×10^-1Pa이하의 범위다. 이때, 펄스레이저 증착법 또는 스퍼터링법으로 작성된 박막에서는, 도 2에 나타낸 것처럼, 전도전자 수의 증가와 함께, 전자이동도가 증가한다.

상기한 바와 같이, 산소분압을 제어함에 의해, 산소결함을 저감할 수 있고, 그 결과, 전자 캐리어 농도를 감소할 수 있다. 또한, 비정질 상태에서는, 다결정상태와는 달리, 본질적으로 입자계면이 존재하지 않으므로, 고전자 이동도의 비정질 박막을 얻을 수 있다.

또한, 유리 기판 대신에 두께 200um의 폴리에틸렌 테레프탈레이트(PET) 필름을 사용했을 경우에도, 그 위에 형성된 InGaO₃(ZnO)₄비정질 산화물막의 특성은 변화되지 않았다.

타겟으로서, 다결정 InGaO₃(Zn_1-xMg_xO)_m(m: 6미만의 자연수, 0<x≤1)를 사용하면, 1Pa미만의 산소분압하에서도, 고저항 비정질막 InGaO₃(Zn_1-xMg_xO)_m막을 얻을 수 있다. 예를 들면, Zn을 80atom%의 Mg로 치환한 타겟을 사용했을 경우, 산소분압 0.8Pa의 분위기에서, 펄스 레이저 퇴적법으로 얻어질 수 있는 전자 캐리어 농도를 1×10¹⁶/cm³미만으로 할 수 있다(전기 저항값은, 약 1×10^-2S/cm이다.). 이러한 막의 전자이동도는, Mg무첨가 막에 비교해서 저하하지만, 그 감소는 적고, 실온에서의 전자이동도는 약 5cm²/V·sec에서, 비정질 실리콘과 비교하여, 1자리수 정도 큰 값을 나타낸다. 같은 조건으로 성막했을 경우, Mg함유량의 증가에 대하여, 전기전도도와 전자이동도는, 모두 저하하므로, Mg의 함유량은, 바람직하게는, 20%이상 85%미만(0.2<x<0.85)이다.

상기한 비정질 산화물막을 사용한 박막트랜지스터에 있어서, A1₂0₃, Y₂0₃, HfO₂, 또는 그것들의 화합물을 적어도 두 개 이상 포함한 혼정화합물을 게이트 절연체로 하는 것이 바람직하다.

게이트 절연 박막과 채널층 박막과의 계면에 결함이 존재하면, 전자이동도의 저하 및 트랜지스터 특성에 히스테리시스가 생긴다. 또한, 게이트 절연체의 종류에 리크 전류가 크게 의존한다. 그러므로, 채널층에 적합한 게이트 절연체를 선정해야 한다. A1₂0₃막을 사용하면, 리크 전류를 저감할 수 있다. 또한 Y₂0₃막을 사용하면 히 스테리시스를 작아지게 할 수 있고, 고유전율의 HfO₂막을 사용하면, 전자이동도를 크게 할 수 있다. 또한, 상기 화합물의 혼정을 사용하여, 리크 전류, 히스테리시스가 작아지고, 전자이동도가 큰 TFT를 형성할 수 있다. 또한 게이트 절연체 형성 프로세스 및 채널층 형성 프로세스가 실온에서 행할 수 있으므로, TFT는, 스태거 구조 또는 역스태거 구조에서도 형성될 수 있다.

이와 같이 형성된 TFT는, 게이트 단자, 소스 단자, 및 드레인 단자를 구비한 3단자 소자이다. 이 TFT는, 세라믹, 유리, 또는 플라스틱의 절연 기판 위에 반도체 박막을 전자 또는 홀의 이동을 위한 채널층으로서 형성함으로써 형성되고, 게이트 단자에 전압을 인가하여, 채널층에 흐르는 전류를 제어하여 소스 단자와 드레인 단자 간의 전류를 스위칭하는 기능을 갖는 능동 소자로서 기능을 한다.

본 발명에 있어서, 산소 결손량을 제어함으로써 의도한 전자 캐리어 농도를 실현하는 것은 중요하다.

상기 설명에 있어서, 막 형성 분위기 내의 산소 농도를 제어함으로써 비정질 산화막 내의 산소의 양을 제어한다. 다른 방법으로는, 바람직한 실시 예로서 산소를 함유한 분위기에서의 산화막의 후처리에 의해 산소 결손량을 제어(감소 또는 증가)할 수 있다.

효과적으로 산소 결손량을 제어하기 위해서는, 산소를 포함한 분위기 중의 온도를 0℃~300℃의 범위, 바람직하게는, 25℃~ 250℃의 범위, 더 바람직하게는 100℃~200℃의 범위에서 제어한다.

물론, 산소를 포함한 분위기 중에서 막을 형성하고, 산소를 포함한 분위기 중에서 후처리해도 좋다. 다른 방법으로, 의도한 전자 캐리어 농도(1×10¹⁸/cm³미만)를 실현할 수 있으면, 산소 분압을 제어하지 않고 막을 형성하고, 산소를 함유한 분위기 중에서 후처리를 한다.

본 발명에 있어서의 전자 캐리어 농도의 하한은, 제조된 산화막을 이용하는 소자, 회로 혹은 장치의 종류에 의존해서, 예를 들면 1×10¹⁴/cm³이다.

(재료계의 확대)

다른 재료계에 대한 연구를 진척시킨 결과, Zn, In 및 Sn 중, 적어도 1종류의 원소의 산화물로 이루어진 비정질 산화물은, 캐리어 농도가 작고, 전자 이동도가 큰 비정질 산화막에 유용한다는 것을 알아냈다. 이 비정질 산화막은, 전도 전자수의 증가와 함께, 전자 이동도가 증가한다고 하는 특이한 특성을 지진다는 것을 찾아냈다. 그 막을 사용해서, 온-오프비, 핀치 오프 상태에서의 포화 전류, 스위칭 속도 등의 트랜지스터 특성이 우수한 노멀리 오프형의 TFT를 제작할 수 있다.

본 발명에 있어서, 이하의 (a)~(h)의 특징 중 어느 하나를 갖는 산화물이 유용하다.

(a) 전자 캐리어 농도가, 1×10¹⁸/cm³미만의 비정질 산화물,

(b) 전자 캐리어 농도의 증가와 함께 전자 이동도가 증가하는 비정질 산화물(실온은 약 0℃~40℃ 범위의 온도를 의미한다. "비정질 화합물"은, X선 회절 스펙트럼에 있어서, 특이한 회절 패턴을 나타내지 않고, 할로 패턴만을 나타내는 화 합물을 의미한다. 전자 이동도는, Hall 효과로 측정된 것을 의미한다),

(c) 실온에서의 전자 이동도가, 0.1cm²/V.sec보다 높은 상기 항목 (a) 또는 (b)에 기재된 비정질 산화물,

(d) 축퇴 전도를 나타내는 상기 항목 (b) 내지 (c) 중 어느 하나에 기재된 비정질 산화물("축퇴 전도"는, 전기 저항의 온도 의존성에 있어서의 열 활성화 에너지가, 30meV 이하인 상태를 의미한다.),

(e) Zn, In 및 Sn 중, 적어도 1종류의 원소를 구성원소로서 포함하는 상기 항목 (a) 내지 (d) 중 어느 하나에 기재된 비정질 산화물,

(f) 상기 항목 (e)에 기재된 비정질 산화물과, 추가적으로 전자 캐리어 농도를 낮추기 위한 Zn보다 원자 번호가 작은 2족 원소 M2(Mg, Ca), In보다 원자 번호가 작은 3족 원소 M3(B, Al, Ga, Y), Sn보다 작은 원자 번호가 작은 4족 원소 M4(Si, Ge, Zr), 5족 원소 M5(V, Nb, Ta) 및 Lu, W 중 적어도 1종류의 원소로 구성된 비정질 산화막,

(g) 결정상태에 있어서의 In₁ _- _xM3_xO₃(Zn₁ _- _yM2_yO)_m(0≤x≤1, 0≤y≤1, m은 0 또는 6미만의 자연수) 조성을 갖는 단일 화합물 또는 m의 수가 다른 화합물의 혼합체로 구성된, 상기 항목 (a) 내지 (f) 중 어느 하나에 기재된 비정질 산화막, M3의 예는 Ga이며, M2의 예는 Mg이다.

(h) 플라스틱 기판 또는 플라스틱 필름 위에 형성된 상기 항목 (a) 내지 (g) 중 어느 하나에 기재된 비정질 산화막.

또한, 본 발명은, 상기 기재된 비정질 산화물 또는 비정질 산화막을 채널층으로서 사용한 전계 효과 트랜지스터를 제공한다.

전자 캐리어 농도가 1×10¹⁸/cm³미만이지만, 1×10¹⁵/cm³ 초과의 비정질 산화막을 채널층으로서 사용하고, 소스 단자, 드레인 단자 및 게이트 절연체를 개재한 게이트 단자를 갖는 전계 효과 트랜지스터를 제작한다. 소스 및 드레인 단자 사이에 5V 정도의 전압을 인가했을 때, 게이트 전압을 인가하지 않을 때의 소스 및 드레인 단자 간의 전류는 약 1×10^-7암페어이다.

산화물 결정의 전자 이동도는, 금속 이온의 s궤도의 중첩의 증가에 따라, 커진다. 원자 번호가 큰 Zn, In, Sn의 산화물 결정에 있어서는, 0.1로부터 200cm²/V.sec까지의 범위 내에 전자 이동도가 있다.

산화물에서는, 산소와 금속이온이 이온 결합에 의해 결합하고 있기 때문에, 화학 결합의 방향성이 없고, 구조가 랜덤하다. 따라서, 비정질 상태의 산화물에서도, 전자 이동도는, 결정상태의 전자 이동도와 비교하는 것이 가능하다.

다른 한편, Zn, In, 또는 Sn 대신에 원자 번호가 작은 원소를 사용하면, 전자 이동도가 감소한다. 그것에 의해, 본 발명의 비정질 산화물의 전자 이동도는, 약 0.01~20cm²/V.sec의 범위에 있다.

상기 산화물로 구성된 채널층을 갖는 트랜지스터에 있어서, Al₂0₃, Y₂0₃, HfO₂, 또는 그것을 적어도 두 개 이상 포함한 혼합 결정 화합물로부터 게이트 절연 막을 형성하는 것이 바람직하다.

게이트 절연 박막과 채널층 박막과의 계면에 결함이 존재하면, 전자 이동도가 낮아지고, 트랜지스터 특성에 히스테리시스가 생긴다. 또한, 전류 누설은 게이트 절연체의 종류에 크게 의존한다. 이 때문에, 채널층에 적합한 게이트 절연체를 선정할 필요가 있다. Al₂0₃막을 사용하면, 전류 누설을 감소시킬 수 있고, Y₂0₃막을 사용하면 히스테리시스를 작게 할 수 있으며, 고유전율의 Hf0₂막을 사용하면, 전자 이동도를 증가시킬 수 있다. 상기 화합물의 혼합 결정을 사용하면, 전류 누설이 작고, 히스테리시스가 적으며, 전자 이동도가 큰 TFT를 형성할 수 있다. 게이트 절연체 형성 프로세스 및 채널층 형성 프로세스는, 실온에서 행하는 것이 가능하므로, TFT는, 스태거 구조 또는 역 스태거 구조로 형성될 수 있다.

기상법에 의해 In₂0₃ 산화막을 형성할 수 있고, 막 형성 분위기에 약 0.1Pa 정도의 분압의 수분을 첨가해서, 형성된 막을 비정질로 만든다.

비정질 막 상태의 ZnO 및 SnO₂은, 각각 쉽게 형성될 수 없다. 비정질 상태의 ZnO막을 형성하기 위해서, In₂0₃을, 20atom% 정도 첨가한다. 비정질 상태의 SnO₂막을 형성하기 위해서, In₂0₃을, 90atom% 정도 첨가한다. Sn-In-0형 비정질막을 형성할 경우에는, 약 0.1Pa정도의 분압의 막 형성 분위기 중에 질소 가스를 도입한다.

상기의 비정질막에, Zn보다 원자 번호가 작은 2족 원소 M2(Mg, Ca), In보다 원자 번호가 작은 3족 원소 M3(B, Al, Ga, Y), Sn보다 원자 번호가 작은 4족 원소 M4(Si, Ge, Zr), 5족 원소 M5(V, Nb, Ta) 및 Lu, W로부터 선택된 복합 산화물을 구성할 수 있는 원소를 첨가해도 된다. 상기 원소를 첨가하면, 실온에서 비정질막을 안정화시킬 수 있고, 비정질 막 형성을 위한 조성 범위를 넓힐 수 있다.

특히, 공유 결합성을 형성하는 B, Si 또는 Ge의 첨가는, 비정질 상 안정화에 유효하다. 이온 반경의 차이가 큰 이온으로 구성된 복합 산화물의 첨가는, 비정질 상 안정화에 유효하다. 예를 들면, In-Zn-0계에서는, 실온에서 안정한 막을 형성하기 위해서, In을 약 20atom%이상 함유해야 한다. 그렇지만, Mg을 In과 같은 양 첨가하면, 약 15atom% 초과의 In의 조성 범위에서 안정한 비정질 막을 형성할 수 있다.

기상법에 의한 막 형성에 있어서, 막 형성 분위기를 제어함으로써, 전자 캐리어 농도가, 1×10¹⁵/cm³~1×10¹⁸/cm³의 범위인 비정질 산화막을 얻을 수 있다.

펄스 레이저 증착법(PLD법), 스퍼터링법(SP법), 및 전자 빔 증착법 등의 기상법을 이용해 비정질 산화막을 적절하게 형성할 수 있다. 기상법 중, PLD법은, 물질 조성 제어의 용이함의 관점에서 적합하지만, SP법은 양산의 관점에서 적합하다. 그렇지만, 성막법은 이것에 한정되지 않는다.

(PLD법에 의한 In-Zn-Ga-O타입의 비정질 산화막의 형성)

InGaO₃(ZnO) 또는 InGaO₃(ZnO)₄조성을 갖는 타겟으로서 다결정 소결체를 이용해, KrF 엑시머 레이저를 이용한 PLD법에 의해, 유리 기판(코닝사제:1737) 위에 In-Zn-Ga-0 타입의 비정질 산화물을 증착했다.

전에 언급했던 도 14에 나타낸 장치를 사용했고, 막 형성 조건은 상기 장치에 대하여 전에 언급한 것과 같았다.

기판 온도는 25℃였다.

SAXS(Small Angle X-ray Scattering)법(박막법, 입사각:0.5°)으로, 취득한 2개의 박막을 검사한바, 회절 피크는 검출되지 않았으므로, 2개의 다른 타겟을 이용해 제작된 In-Ga-Zn-O타입의 박막은 모두 비정질이라고 판정되었다.

유리 기판의 In-Zn-Ga-O타입의 비정질 산화막의 X선 반사율 및 그것의 패턴의 해석으로부터, 이 박막의 평균 자승 거칠기(Rrms)는 약 0.5nm이며, 막 두께는 약 120nm이라는 것을 알았다. 형광 X선 분광계의 분석(XRF)으로부터, InGaO₃(ZnO)의 다결정 소결체의 타겟으로 취득된 막은 금속 조성비가 In:Ga:Zn=1.1:1.1:0.9이고, InGaO₃(ZnO)₄의 다결정 소결체의 타겟으로 취득된 막은 금속 조성비가 In:Ga:Zn=0.98:1.02:4이라는 것을 알았다.

InGaO₃(ZnO)₄의 조성을 갖는 타겟을 이용해서 다양한 산소 분압의 성막 분위기에서 비정질 산화막을 형성했다. 형성된 비정질 산화막에 대한 전자 캐리어 농도를 측정했다. 그 결과는 도 1에 나타나 있다. 도 1에 나타낸 바와 같이, 4.2Pa보다 큰 산소 분압을 가진 분위기에서 막을 형성함으로써, 전자 캐리어 농도를 1×10¹⁸/cm³미만으로 낮출 수 있다. 이 막 형성시, 기판은 의도적인 가열 없이 거의 실온으로 유지되었다. 6.5Pa보다 낮은 산소 분압에서는, 취득한 비정질 산화막의 표면이 평탄했다.

5Pa의 산소 분압에서, InGaO₃(ZnO)₄타겟으로 형성된 비정질막 내에서는, 전자 캐리어 농도가 1×10¹⁶/cm³이었고, 전기 전도도가 1×10^-2S/cm이었으며, 전자 이동도가 약 5cm²/V.sec이라고 추정되었다. 광 흡수 스펙트럼의 해석으로부터, 형성된 비정질 산화막의 광 밴드갭 에너지 폭은, 약 3eV라고 추정되었다.

산소 분압이 더 높아지면, 전자 캐리어 농도는 더 낮아진다. 도 1에 나타낸 바와 같이, 6Pa의 산소 분압에서 25℃의 기판 온도에서 형성된 In-Zn-Ga-O타입의 비정질 산화막에 있어서는, 전자 캐리어 농도가 8×10¹⁵/cm³로 낮아졌다(전기 전도도: 약 8×10^-3S/cm). 이 막의 전자 이동도는 1cm²/V.sec 이상이라고 추정되었다. 그렇지만, PLD법에 의해, 6.5Pa 이상의 산소 분압에서는, 증착된 막이 거친 표면을 지니고 있어, TFT의 채널층으로서 사용하기에는 적합하지 않다.

InGaO₃(ZnO)₄의 조성을 갖는 다결정 소결체로 구성된 타겟을 이용해서 다양한 산소 분압의 막 형성 분위기에서 In-Zn-Ga-O타입의 비정질 산화막을 형성했다. 그 결과로 얻는 막에 대한 전자 캐리어 농도와 전자 이동도 간의 관계를 추정했다. 그 결과가 도 2에 나타나 있다. 1×10¹⁶/cm³에서 1×10²⁰/cm³로의 전자 캐리어 농도의 증가에 대응하여, 약 3cm²/V.sec에서 약 11cm²/V.sec로 전자 이동도가 증가했다. 다결정 소결된 InGaO₃(ZnO) 타겟에 의해 취득된 비정질 산화막에 대하여 같은 경향을 관측했다.

유리기판 대신에 두께 200㎛의 폴리에틸렌 테레프탈레이트(PET) 필름 위에 형성된 In-Zn-Ga-O 타입의 비정질 산화막은 같은 특성을 지녔다.

(PLD법에 의한 In-Zn-Ga-Mg-O 타입의 비정질 산화막의 형성)

InGaO₃(Zn₁ _- _xMg_xO)₄(0<x≤1)의 막을, InGaO₃(Zn₁ _- _xMg_xO)₄타겟(0<x≤1)으로 PLD법에 의해 유리기판 위에 형성했다. 사용된 장치는 도 14에 나타낸 것이었다.

SiO₂유리 기판(코닝사제:1737)을 기판으로서 사용했다. 전처리로서, 아세톤, 에탄올, 및 초고순도 물로 각각 5분 동안 탈지하기 위한 기판을 초음파적으로 세정했고, 공기 중에서 100℃에서 건조시켰다. 이 타겟은, InGaO₃(Zn₁ _- _xMg_xO)₄(x=1-0)의 소결체(사이즈: 20mm 직경, 5mm 두께)이었다.

이 타겟은, 원재료 In₂O₃, Ga₂O₃, 및 ZnO(각 4N 시약)(용매:에탄올)을 습식 혼합하고, 이 혼합물을 (1000℃, 2시간) 하소하며, 그것을 건식 분쇄하고, 그것을 (1550℃, 2시간) 소결시킴으로써 제작되었다. 성장 챔버 내의 최종 압력은 2×10^-6Pa이었다. 성장 시의 산소 분압은 0.8Pa로 제어되었다. 기판 온도는 실온(25℃)이었다. 타겟과 막 형성용 기판 간의 거리는 30mm이었다. 펄스 폭이 20nsec이고, 반복 주파수가 10Hz이며, 조사 스폿 사이즈가 1×1 mm 스퀘어인 1.5 mJ/cm²/펄스의 파워로 KrF 엑시머 레이저를 조사했다. 막 형성 속도는 7nm/min이었다. 막 형성 분위기 중의 산소 분압은 0.8Pa이었다. 기판 온도는 25℃였다.

SAXS(Small Angle X-ray Scattered)법(박막법, 입사각:0.5°)으로, 취득한 박막을 검사한 바, 회절 피크는 검출되지 않았다. 이와 같이 제작한 In-Ga-Zn-Mg-O타입의 박막은 비정질이었다. 그 결과의 막은 평탄한 표면을 가졌다.

서로 다른 x값(서로 다른 Mg 함유량)의 타겟을 사용해서, x값에 대한 전기 전도도, 전자 캐리어 농도, 및 전자 이동도의 의존성을 조사하기 위해서 산소분압이 0.8Pa인 막 형성 분위기에서 In-Zn-Ga-Mg-O 타입의 비정질 산화막을 형성했다.

도 4a, 4b 및 4c는 그 결과를 나타낸다. 0.4보다 큰 x값에서, 산소분압이 0.8Pa인 분위기에서 PLD법에 의해 형성된 비정질 산화막에 있어서는, 전자 캐리어 농도가 1×10¹⁸/cm³미만으로 감소했다. 0.4보다 큰 x값의 비정질막에 있어서는, 전자 이동도가 1cm²/V보다 컸다.

도 4a, 4b, 및 4c에 나타낸 바와 같이, Zn의 80atom%을 Mg으로 치환한 타겟을 사용해, 산소 분압 0.8Pa(전기 저항: 약 1×10^-2S.cm)에서 펄스 레이저 증착법에 의해 제작된 막 내에서 1×10¹⁶/cm³미만의 전자 캐리어 농도를 실현할 수 있었다. 이러한 막에 있어서, 전자 이동도는, Mg 무첨가 막보다 감소하지만, 그 감소 정도는 작다. 막에서의 전자 이동도는 약 5cm²/V.sec으로, 비정질 실리콘보다 약 1디지트 정도 크다. 같은 막 형성 조건 하에서는, Mg 함유량의 증가와 함께, 막의 전기 전도도와 전자 이동도가 모두 저하한다. 그러므로, 막 내의 Mg의 함유량은, 바람직하게는, 20atom%~85atom%이다(0.2 <x <0.85, 더 바람직하게는 0.5 < x < 0.85).

유리기판 대신에 두께 200㎛의 폴리에틸렌 테레프탈레이트(PET) 필름 위에 형성된 InGaO₃(Zn₁ _- _xMg_xO)₄(0<x≤1)의 비정질막은 같은 특성을 지녔다.

(PLD법에 의한 In₂O₃ 비정질 산화막의 형성)

KrF 엑시머 레이저를 이용한 PLD법에 의해, In₂O₃ 다결정 소결체로 구성된 타겟을 이용해서 두께 200㎛의 PET막 위에 In₂O₃막을 형성했다.

사용된 장치가 도 14에 나타나 있다. 막 형성을 위한 기판은 SiO₂ 유리 기판(코닝사제:1737)이었다.

증착 전의 전처리로서, 아세톤, 에탄올, 및 초고순도 물로 각각 5분 동안 탈지하기 위한 기판을 초음파적으로 세정했고, 공기 중에서 100℃에서 건조시켰다.

이 타겟은, In₂O₃ 소결체(사이즈: 20mm 직경, 5mm 두께)로서, 원재료 In₂O₃(4N 시약)(1000℃, 2시간) 하소하며, 그것을 건식 분쇄하고, 그것을 (1550℃, 2시간) 소결시킴으로써 제작되었다.

성장 챔버의 최종의 진공은 2×10^-6Pa였고 성장시 산소 분압은 5Pa였으며, 기판 온도는 25℃였다.

수증기 분압은 0.1Pa였고, 산소 래디컬(Radical) 생성장치에 의해 200W를 인가하여, 산소 래디컬을 발생시켰다.

타겟과 막 홀딩 기판 간의 거리는 40mm였고, Krf 엑시머 레이저의 파워는 0.5 mJ/cm²/펄스였으며, 펄스 폭은 20nsec였고, 반복 주파수는 10Hz였으며, 조사 스 폿 사이즈는 1×1 mm 스퀘어였다.

막 형성 속도는 3nm/min이었다.

SAXS(Small Angle X-ray Scattered)법(박막법, 입사각:0.5°)으로, 취득한 박막을 검사한 바, 회절 피크는 검출되지 않았고, 이와 같이 제작한 In-O타입의 박막은 비정질이라는 것이 표시되었다. 막 두께는 80nm이었다.

취득한 In-0 타입의 비정질 산화막에 있어서, 전자 캐리어 농도는 5×10¹⁷/cm³이었고, 전자 이동도는, 약 7cm²/V.sec이었다.

(PLD법에 의한 In-Sn-0타입 비정질 산화막의 형성)

KrF 엑시머 레이저를 사용한 PLD법에 의해, (In₀ _.9Sn₀ _.1)0_3.1의 다결정 소결체로 구성된 타겟을 이용해서, 두께 200㎛의 PET 필름 위에 In-Sn-0 타입 산화막을 형성했다. 사용한 장치가 도 14에 나타나 있다.

막 형성을 위한 기판은 SiO₂ 유리기판(코닝사제:1737)이었다.

이 타겟은, In₂O₃-SnO₂ 소결체(사이즈: 20mm 직경, 5mm 두께)로서, 원재료 In₂O₃-SnO₂(4N 시약)(용매: 에탄올)을 습식 혼합하고, 그 혼합물을 (1000℃, 2시간) 하소하며, 그것을 건식 분쇄하고, 그것을 (1550℃, 2시간) 소결시킴으로써 제작되었다.

기판은 실온으로 유지되었다. 산소 분압은 5Pa이었다. 질소 분압은, 0.1Pa이었다. 산소 래디컬 생성장치에 의해 200W를 인가하여, 산소 래디컬을 발생시켰다.

타겟과 막 홀딩 기판 간의 거리는 30mm였고, Krf 엑시머 레이저의 파워는 1.5 mJ/cm²/펄스였으며, 펄스 폭은 20nsec였고, 반복 주파수는 10Hz였으며, 조사 스폿 사이즈는 1×1 mm 스퀘어이었다.

막 형성 속도는 6nm/min이었다.

SAXS(Small Angle X-ray Scattered)법(박막법, 입사각:0.5°)으로, 취득한 박막을 검사한 바, 회절 피크는 검출되지 않았고, 이와 같이 제작한 In-Sn-0타입의 산화막은 비정질이라는 것이 표시되었다.

취득한 In-Sn-0타입의 비정질 산화막에 있어서, 전자 캐리어 농도는, 8×10¹⁷/cm³이었고, 전자 이동도는, 약 5cm²/V.sec이었다. 막 두께는, 100nm이었다.

(PLD법에 의한 In-Ga-0타입의 비정질 산화막의 형성）

막 형성을 위한 기판은 SiO₂ 유기기판(코닝사제:1737)이었다.

이 타겟은, (In₂O₃)_1-x-(Ga₂O₃)_x(x=0-1)의 소결체(사이즈: 20mm 직경, 5mm 두께)였다. 예를 들면, x=0.1에서, 타겟은 (In₀ _.9Ga₀ _.1)₂O₃의 다결정 소결체이다.

이 타겟은, 원재료 In₂O₃-Ga₂O₂(4N 시약)(용매: 에탄올)을 습식 혼합하고, 그 혼합물을 (1000℃, 2시간) 하소하며, 그것을 건식 분쇄하고, 그것을 (1550℃, 2시간) 소결시킴으로써 제작되었다.

성장 챔버의 최종의 압력은 2×10^-6Pa였다. 성장시 산소 분압은 1Pa였다.

기판 온도는 실온이었다. 타겟과 막 홀딩 기판 간의 거리는 30mm였다. Krf 엑시머 레이저의 파워는 1.5 mJ/cm²/펄스였다. 펄스 폭은 20nsec였다. 반복 주파수는 10Hz였다. 조사 스폿 사이즈는 1×1 mm 스퀘어였다. 막 형성 속도는 6nm/min이었다.

기판 온도는, 25℃이었다. 산소분압은 1Pa이었다. SAXS(Small Angle X-ray Scattered)법(박막법, 입사각:0.5°)에 의해, 취득한 박막을 검사한 바, 회절 피크는 검출되지 않았고, 취득한 In-Ga-0 타입의 산화막은 비정질이라는 것이 표시되었다. 막 두께는 120nm이었다.

취득한 In-Ga-0 타입의 비정질 산화막에 있어서, 전자 캐리어 농도는, 8×10¹⁶/cm³이었고, 전자 이동도는, 약 1cm²/V.sec이었다.

(In-Zn-Ga-0타입 비정질 산화막을 가진 TFT 소자의 제작(유리 기판))

도 5에 나타낸 톱 게이트형 TFT 소자를 제작했다.

우선, 유리 기판(1) 위에, InGaO₃(ZnO)₄ 조성을 가진 다결정 소결체로 구성된 타겟을 이용해서 산소 분압 5Pa에서, 상술한 PLS 장치에 의해 In-Ga-Zn-0 타입 비정질 산화막을 제작했다. 형성된 In-Ga-Zn-0막은 두께 120nm이었고, 채널층(2)으 로서 사용되었다.

한층 더 그 위에, 챔버 내의 1Pa미만의 산소 분압에서 PLD법에 의해 전기 전도도가 큰 또 다른 In-Ga-Zn-0타입 비정질막 및 금층을 각각 30nm의 두께로 적층했다. 포토리소그래피법과 리프트 오프법에 의해, 드레인 단자(5) 및 소스 단자(6)를 형성했다.

최후로, 게이트 절연체(3)로서의 Y₂0₃막을 전자빔 증착법에 의해 형성했다(두께:90nm, 비유전율: 약 15, 리크 전류밀도:0.5MV/cm 인가시에 1×10^-3A/cm²). 한층 더 그 위에, 금막을 형성했고, 포토리소그래피법과 리프트 오프법에 의해, 게이트 단자(4)를 형성했다. 채널길이는, 50㎛이었고, 채널 폭은, 200㎛이었다.

TFT 소자의 특성평가

도 6은, 실온에서 측정한 TFT 소자의 전류-전압특성을 나타낸다. 드레인 전압 V_DS의 증가에 따라 드레인 전류 I_DS가 증가한 것으로부터, 채널이 n형 전도라는 것을 안다.

이것은, 비정질 In-Ga-Zn-0타입 반도체가 n형이라고 하는 사실과 일치한다. I_DS는 V_DS=6V에서 포화(핀치 오프)하는 전형적인 반도체 트랜지스터의 거동을 나타낸다. 이득특성의 조사로부터, V_DS=4V 인가 시에 있어서의 게이트 전압V_GS의 임계값은 약 -0.5V라는 것을 알았다. V_G=10V에서는 I_DS=1.0×10^-5A의 전류가 흘렀다. 이것은 게이트 바이어스에 의해 절연체로서의 In-Ga-Zn-0 타입 비정질 반도체 박막 내에 캐리어를 유기하는 것에 대응한다.

트랜지스터의 온-오프비는, 1×10³보다 컸다. 출력 특성으로부터, 전계 효과 이동도는 포화 영역에 있어서 약 7cm²(Vs)^-1이라고 산출되었다. 가시광의 조사에 의해 같은 측정에 따라 제작한 소자의 트랜지스터 특성은 변하지 않았다.

1×10¹⁸/cm³ 미만의 전자 캐리어 농도의 비정질 산화물은 TFT의 채널층으로서 유용한다. 전자 캐리어 농도는 더 바람직하게는 1×10¹⁷/cm³미만이고, 더욱더 바람직하게는 1×10¹⁶/cm³미만이다.

(In-Zn-Ga-0 타입 비정질 산화막을 갖는 TFT소자의 제작(비정질 기판))

도 5에 나타낸 톱 게이트형 TFT 소자를 제작했다.

우선, 폴리에틸렌 테레프탈레이트(PET) 필름(1) 위에, 상술한 PLS 장치에 의해, InGaO₃(ZnO) 조성을 갖는 다결정 소결체로 구성된 타겟을 이용해서 산소분압 5Pa의 분위기에서, In-Ga-Zn-0 타입 비정질 산화막을 형성했다. 이 형성된 막은 두께 120nm을 갖고, 채널층(2)으로서 사용되었다.

한층 더 그 위에, 챔버 내의 1Pa미만의 산소 분압에서, PLD법에 의해 전기 전도도가 큰 다른 In-Ga-Zn-0타입 비정질막 및 금층을 각각 30nm의 두께로 적층했다. 포토리소그래피법과 리프트 오프법에 의해, 드레인 단자(5) 및 소스 단자(6)를 형성했다.

최후에, 게이트 절연막(3)을 전자빔 증착법에 의해 형성했다. 한층 더 그 위 에, 금막을 형성했고, 포토리소그래피법과 리프트 오프법에 의해, 게이트 단자(4)를 형성했다. 채널길이는, 50㎛이었고, 채널 폭은, 200㎛이었다. Y₂0₃(두께 140nm), Al₂0₃(두께 130㎛), 및 HfO₂(두께:140㎛)의 3종류의 게이트 절연체 중 하나를 이용해서 상기의 구조의 TFT를 3개 제작했다.

TFT 소자의 특성평가

PET 필름 위에 형성한 TFT 소자는 실온에서 측정한 도 6에 나타낸 것과 같은 전류-전압특성을 지녔다. 드레인 전압 V_DS의 증가에 따라 드레인 전류 I_DS가 증가한 것으로부터, 채널이 n형 전도라는 것을 안다. 이것은, 비정질 In-Ga-Zn-0 타입의 반도체가 n형이라고 하는 사실과 일치한다. I_DS는 V_DS=6V에서 포화(핀치오프)하는 전형적인 트랜지스터의 거동을 나타낸다. V_G=0V에서는 I_DS=1.0×10^-8A의 전류가 흘렀고, V_G=10V에서는, I_DS=2.0×10^-5A의 전류인가 흘렀다. 이것은 게이트 바이어스에 의해 절연체의 In-Ga-Zn-0 타입의 비정질 반도체 산화막 내에 캐리어를 유기하는 것에 대응한다.

트랜지스터의 온-오프비는, 1×10³보다 컸다. 출력 특성으로부터, 전계 효과 이동도를 산출한 바, 이 이동도는 포화 영역에 있어서 약 7cm²(Vs)^-1이었다.

PET 필름 위에 형성된 소자를, 곡률반경 30mm에서 굴곡시켰고, 이 상태에서, 트랜지스터 특성을 측정했다. 그렇지만, 트랜지스터 특성에 있어서 변화는 관측되 지 않았다. 가시광의 조사에 의해 트랜지스터 특성은 변화하지 않았다.

게이트 절연체로서 Al₂0₃막을 사용한 TFT도, 도 6에 나타낸 것과 유사한 트랜지스터 특성을 지녔다. V_G=0V에서는 I_DS=1.0×10^-8A의 전류가 흘렀고, V_G=10V에서는, I_DS=5.0×10^-6A의 전류가 흘렀다. 트랜지스터의 온-오프비는, 1×10²보다 컸다. 출력 특성으로부터, 전계 효과 이동도를 산출한 바, 이 이동도는 포화 영역에 있어서 약 2cm²(Vs)^-1이었다.

게이트 절연체로서 HfO₂막을 사용한 TFT도, 도 6에 나타낸 것과 유사한 트랜지스터 특성을 지녔다. V_G=0V에서는 I_DS=1×10^-8A의 전류가 흘렀고, V_G=10V에서는, I_DS=1.0×10^-6A의 전류가 흘렀다. 트랜지스터의 온-오프비는, 1×10²보다 컸다. 출력 특성으로부터, 전계 효과 이동도를 산출한 바, 이 이동도는 포화 영역에 있어서 약 10cm²(Vs)^-1이었다.

(PLD법에 의한 In₂0₃ 비정질 산화막을 사용한 TFT 소자의 제작)

도 5에 나타낸 톱 게이트형 TFT 소자를 제작했다.

우선, 폴리에틸렌 테레프탈레이트(PET) 필름(1) 위에, PLD법에 의해, 채널층 (2)으로서 두께 80nm의 In₂0₃ 타입의 비정질 산화막을 형성했다.

한층 더 그 위에, 챔버 내의 산소분압을 1Pa미만으로 하고, 산소 래디컬 생성장치에의 인가 전압을 제로로 해서, PLD법에 의해, 전기 전도도가 큰 또 다른 In₂0₃ 비정질막 및 금층을 각각 30nm의 두께로 적층했다. 포토리소그래피법과 리프트 오프법에 의해, 드레인 단자(5) 및 소스 단자(6)를 형성했다.

최후에, 게이트 절연체(3)로서의 Y₂0₃막을 전자빔 증착법에 의해 형성했다. 한층더 그 위에, 금막을 형성했고, 포토리소그래피법과 리프트 오프법에 의해, 게이트 단자(4)를 형성했다.

TFT소자의 특성평가

PET 필름 위에 형성한 TFT 소자에 대한 전류-전압특성을 실온에서 검사했다. 드레인 전압 V_DS의 증가에 따라, 드레인 전류 I_DS가 증가한 것으로부터, 채널이 n형 전도체라는 것을 안다. 이것은, In-0 타입의 비정질 산화막이 n형 전도체라고 하는 사실과 일치한다. I_DS는 V_DS=6V정도에서 포화(핀치 오프)하는 전형적인 트랜지스터의 거동을 나타낸다. V_G=0V에서는 I_DS=2×10^-8A의 전류가 흘렀고, V_G=10V에서는, I_DS=2.0×10^-6A의 전류인가 흘렀다. 이것은 게이트 바이어스에 의해 절연체의 In-0타입의 비정질 반도체 산화막 내에 캐리어를 유기하는 것에 대응한다.

트랜지스터의 온-오프비는, 약 1×10²이었다. 출력 특성으로부터, 전계 효과 이동도를 산출한 바, 이 이동도는 포화 영역에 있어서 약 1×10cm²(Vs)^-1이었다. 유 리 기판 위에 형성된 TFT 소자도 같은 특성을 지녔다.

PET 필름 위에 형성된 소자를, 곡률반경 30mm에서 굴곡시켰고, 이 상태에서, 트랜지스터 특성을 측정했다. 트랜지스터 특성에는 변화가 관측되지 않았다.

(PLD법에 의한 In-Sn-0 타입 비정질 산화막을 사용한 TFT 소자의 제작)

도 5에 나타낸 톱 게이트형 TFT 소자를 제작했다.

우선, 폴리에틸렌 테레프탈레이트(PET)막(1) 위에, PLD법에 의해, 채널층 (2)으로서 두께 100nm의 In-Sn-0타입의 비정질 산화막을 형성했다.

한층 더 그 위에, 챔버 내의 산소분압을 1Pa미만으로 하고, 산소 래디컬 생성장치에의 인가 전압을 제로로 해서, PLD법에 의해, 전기 전도도가 큰 다른 In-Sn-0 비정질막 및 금층을 각각 30nm의 두께로 적층했다. 포토리소그래피법과 리프트 오프법에 의해, 드레인 단자(5) 및 소스 단자(6)를 형성했다.

최후에, 게이트 절연막(3)으로서의 Y₂0₃막을 전자빔 증착법에 의해 형성했다. 한층 더 그 위에, 금막을 형성했고, 포토리소그래피법과 리프트 오프법에 의해, 게이트 단자(4)를 형성했다.

TFT 소자의 특성평가

PET막 위에 형성한 TFT에 대한 전류-전압 특성을 실온에서 검사했다. 드레인 전압 V_DS의 증가에 따라 드레인 전류 I_DS가 증가한 것으로부터, 채널이 n형 전도체라는 것을 안다. 이것은, In-Sn-0 타입의 비정질 산화막이 n형 전도체라고 하는 사실과 일치한다. I_DS는 V_DS=6V정도에서 포화(핀치 오프)하는 전형적인 트랜지스터의 거 동을 나타낸다. V_G=0V에서는 I_DS=5×10^-8A의 전류가 흘렀고, V_G=10V에서는, I_DS=5.0×10^-5A의 전류인가 흘렀다. 이것은 게이트 바이어스에 의해 절연체의 In-Sn-0 타입 비정질 산화막 내에 전자 캐리어를 유기하는 것에 대응한다.

트랜지스터의 온-오프비는, 약 1×10³이었다. 출력 특성으로부터, 전계 효과 이동도를 산출한 바, 이 이동도는 포화 영역에 있어서 약 5cm²(Vs)^-1이었다. 유리 기판 위에 형성된 TFT 소자도 같은 특성을 지녔다.

PET막 위에 형성된 소자를, 곡률반경 30mm에서 굴곡시켰고, 이 상태에서, 트랜지스터 특성을 측정했다. 트랜지스터 특성에는 변화가 관측되지 않았다.

(PLD법에 의한 In-Ga-0 타입 비정질 산화막을 사용한 TFT 소자의 제작)

도 5에 나타낸 톱 게이트형 TFT 소자를 제작했다.

우선, 폴리에틸렌 테레프탈레이트(PET) 필름(1) 위에, 실시 예 6에 나타낸 PLD법에 의해, 채널층(2)으로서 두께 120nm의 In-Ga-0타입의 비정질 산화막을 형성했다.

한층 더 그 위에, 챔버 내의 산소분압을 1Pa미만으로 하고, 산소 래디컬 발생장치에의 인가 전압을 제로로 해서, PLD법에 의해, 전기 전도도가 큰 다른 In-Ga-0 비정질막 및 금층을 각각 30nm의 두께로 적층했다. 포토리소그래피법과 리프트 오프법에 의해, 드레인 단자(5) 및 소스 단자(6)를 형성했다.

최후에, 게이트 절연체(3)로서의 Y₂0₃막을 전자빔 증착법에 의해 형성했다. 한층 더 그 위에, 금막을 형성했고, 포토리소그래피법과 리프트 오프법에 의해, 게이트 단자(4)를 형성했다.

TFT 소자의 특성평가

PET 필름 위에 형성한 TFT 소자에 대한 전류-전압 특성을 실온에서 검사했다. 드레인 전압 V_DS의 증가에 따라 드레인 전류 I_DS가 증가한 것으로부터, 채널이 n형 전도체라는 것을 안다. 이것은, In-Ga-0 타입의 비정질 산화막이 n형 전도체라고 하는 사실과 일치한다. I_DS는 V_DS=6V정도에서 포화(핀치 오프)하는 전형적인 트랜지스터의 거동을 나타낸다. V_G=0V에서는 I_DS=1×10^-8A의 전류가 흘렀고, V_G=10V에서는, I_DS=1.0×10^-6A의 전류가 흘렀다. 이것은 게이트 바이어스에 의해 절연체의 In-Ga-0타입 비정질 산화막 내에 전자 캐리어를 유기하는 것에 대응한다.

트랜지스터의 온-오프비는, 약 1×10²이었다. 출력 특성으로부터, 전계 효과 이동도를 산출한 바, 이 이동도는 포화 영역에 있어서 약 0.8cm²(Vs)^-1이었다. 유리 기판 위에 형성된 TFT 소자도 같은 특성을 지녔다.

이하에, 본 발명에 따른 발광 장치에 관한 실시 예를 나타낸다.

(예시 1)

실시 예를 참조하여 발광 장치의 예를 자세하게 설명한다.

비정질 In-Ga-Zn-0박막은, 전술한 PLD법을 사용하여, In:Ga:Zn=0.98:1.02:4의 조성을 획득하도록 기판 위에 형성했다.

그리고, 도 5에 나타내는 톱 게이트형 MISFET소자를 다음의 스텝으로 제작했다:

우선, 유리 기판(1) 위에 상기의 비정질 In-Ga-Zn-0박막의 제작법에 의해, 채널층(2)으로서 사용하는 두께 120nm의 반절연성 비정질 InGaO₃(ZnO)₄막을 형성하는 스텝과; 한층 더 그 위에, 쳄버내 산소분압을 1Pa미만으로 해서, 펄스레이저 퇴적법에 의해 전기전도도가 큰 InGaO₃(ZnO)₄ 및 금막을 각각 30nm 적층하고, 포토리소그래피 방법과 리프트 오프법에 의해, 드레인 단자(5) 및 소스 단자(6)를 형성하는 스텝과; 마지막으로, 게이트 절연막(3)로서 사용하는 Y₂0₃막을 전자빔증착법에 의해 성막해(두께:90nm, 비유전율: 약 15, 리크 전류밀도: 0.5MV/cm인가시에 1×10^{- 3}A/cm²), 그 위에 금을 성막하고, 포토리소그래피법과 리프트 오프법에 의해, 게이트 단자(4)를 형성하는 스텝.

(MISFET소자의 특성평가)

도 6에, 실온에서 측정한 MISFET소자의 전류/전압특성을 나타낸다. 드레인 전압V_DS의 증가에 따라, 드레인 전류 I_DS가 증가한 것으로부터 채널이 n형 반도체인 것을 안다. 이 결과는, 비정질 In-Ga-Zn-0계 반도체가 n형이라고 하는 사실과 모순된다. 그 MISFET소자는, I_DS가 약 6V의 V_DS에서 포화(핀치오프)하는 전형적인 반도체 트랜지스터의 작용을 나타내었다. 이득특성을 조사한 바, 4V의 V_DS인가시에 있어서의 게이트 전압 V_GS의 임계값은 약-0.5V이었다. 또한, 10의 V_G인가시는, 전류 I_DS는 1.0×10^-5A를 나타내었다. 이 결과는, 게이트 바이어스에 의해 절연재의 In-Ga-Zn-0계 비정질 반도체 박막내에 캐리어를 유기한 것을 의미한다.

트랜지스터의 온/오프비는, 1×10³초과이었다. 또한, 출력 특성으로부터 전계 효과이동도를 산출한 바, 포화 영역에 있어서 전계 효과이동도는 약 7cm²(Vs)^-1이었다. 제작한 소자에 가시광선을 조사해서 같은 측정을 행했지만, 그 소자는 어떠한 트랜지스터 특성의 변화도 나타나지 않았다. 이것으로부터, 트랜지스터 영역을 빛으로부터 차단할 필요가 없이, 보텀 에미션 타입에서도 개구부로서 이용할 수 있다는 것을 안다.

상기 방법과 거의 같은 방법으로 MISFET소자를 형성하였다. 그러나, MISFET소자형성한 후, 이 위에 절연막을 펄스레이저 퇴적법에 의해 300nm 성막한다. 이 때, 드레인 단자 혹은 소스 단자와 하부전극을 접합시키기 위한 컨택트홀을 형성해 둔다.

다음에, 저항가열증착법에 의해 Al막을 300nm 형성하고, 그 위에 Al과 Ag의 막과 합금을 50nm로 성막해서 하부전극으로 한다. 이 하부전극은 컨택트홀을 거쳐서 드레인 전극 혹은 소스 전극과 접속되어 있다.

다음에, 저항증발법에 의해 전자수송층으로서 트리스(tris)(8-퀴노리놀) 알루미늄 막을 20nm를 형성하고, 그 위에 발광층으로서 4, 4'-비스(2, 2-디페닐)비닐 막 40nm을 형성하고, 홀 수송층으로서 4, 4’-비스[1-(나프틸))-N-페닐아미노]비페닐 막을 20nm를 형성하고, 4, 4’-비스[N, N-디아미노]-4”-페닐-트리페닐아민]을 홀 주입층으로서 60nm 형성하여, 유기EL발광층을 제조하였다.

최후에, 대향 타겟 스퍼터링법에 의해 ITO를 200nm성막해서 대향전극으로 한다.

상기한 소자에 프로브를 대서 구동하면, 기판 위면으로부터, 즉 톱 에미션 타입의 소자의 청색의 발광을 얻을 수 있었다.

(예시 2: 보텀 에미션형)

다음에, 보텀 에미션 타입에서 드레인 전극과 하부전극이 직접 접속되어 있는 발광 장치를 제작하는 예에 대해서 도 9를 사용하여 설명한다.

상기 실시예 1의 방법과 거의 같은 방법으로 MISFET소자를 형성한다. 그러 나, 드레인 전극은 제작하지 않고, 활성층(92)을 발광층의 면적만큼 남겨 둔다. 다음에, 쳄버내 산소분압을 1Pa미만으로 해서, 펄스레이저 퇴적법에 의해 전기전도도가 큰 InGaO₃(ZnO)₄을 200nm성막하고, 드레인(또는 소스) 전극과 하부전극을 겸한 전극(97)으로 한다.

다음에, 저항증발법에 의해 실시예 1과는 반대의 순서로 유기층을 형성하고, 전체에서 유기EL발광층이라고 한다.

최후에, 저항가열법에 의해 대향전극(99)으로서 Li도프된 Al 막을 50nm, Al막을 200nm 형성한다.

상기한 소자에 프로브를 대서 구동하면, 기판배면에서, 즉 보텀 에미션 타입에서 청색의 발광을 얻을 수 있다.

(예시3: 선배열 광원)

본 발명의 선배열 광원에 대해서, 도 10을 사용하여 설명한다.

기판상의 복수의 발광소자(101)와 박막트랜지스터(TFT)(102)는 라인 모양으로 배열해서 배치되고, 도 10과 같이 전기적으로 접속된다. 발광을 제어하기 위한 제어회로(103)를 접속함으로써 선배열 광원이 구성된다. TFT출력(소스전극 혹은 드레인전극)은 발광소자를 거쳐서 전원Vd에 접속되고, 다른 쪽은 공통 전위 COM에 접속되어 있다. 또한, 제어회로는, TFT의 게이트 전극에 접속된다.

제어회로로부터 출력된 신호에 의해 TFT가 온이 되면, 발광소자가 발광한다.구체적으로, 제어회로로부터의 신호를 적절하게 제어하는 경우 원하는 선형발광 패 턴을 발할 수 있다.

여기에서, 발광소자는 유기 일렉트로루미네선스 소자(유기EL), 무기 일렉트로루미네선스 소자(무기EL), LED 등 임의의 발광소자를 이용할 수 있다. 또한, 회로 구성은 이것에 한정되지 않고, 하나의 발광소자에 대하여 복수의 TFT를 배치해도 좋다

이와 같이 발광소자를 비정질 산화물TFT로 구동하는 구성은, 제조가 극히 용이해지고, 저렴한 선배열 광원을 얻을 수 있다.

도 11에 본 발명의 선배열 광원의 구성 예를 단면도로서 나타낸다.

도 11과 같이, 기판 위에 TFT부 및 발광소자부를 설치하고, 각각의 부위에 각각의 소자를 제작하는 것을 들 수 있다. 도 11에 있어서는, 발광소자로서 유기EL소자를 사용했을 경우를 보이고 있고, TFT부는, 전술한 비정질 산화물 TFT다.

도면 중, 도면부호 2100은 기판, 2101은 채널층, 2102는 소스 전극, 2103은 게이트 절연막, 2104는 게이트 전극, 2105는 드레인 전극, 2106은 상부전극(제1의 전극), 2107은 전자수송층, 2108은 발광층, 2109는 홀 수송층, 2110은 투명전극층, 2111은 절연층, 2150은 TFT부, 2160은 발광소자부다.

또한, 도 11에서는, 드레인 전극(2105)이, 발광소자부의 투명전극층(2110)에 접속되어 있는 예를 게시하고 있지만, 발광층의 층구성에 따라서는, 소스 전극(2102)과 투명전극층(2110)을 접속할 경우도 있다.

제작 방법으로서는, 기판상의 소정의 위치에 전술의 수법으로 비정질 산화물TFT를 작성 후, 소정의 위치에 유기EL소자, 그 위에 배선을 제작한다.

이때, 비정질 산화물 TFT의 게이트 산화막 형성시에, 유기EL소자를 배치하는 부위에도, 같은 절연층을 형성해 둔다. 유기EL소자의 제작에는, 기판 위에 마스크를 설치하고, 투명전극층, 계속해서, 정공수송층, 발광층, 전자수송층, 상부전극층을 차례차례, 형성한다. 이때, 투명전극층은 드레인 전극층에 접속된다. 최후에, 알루미늄 막 등으로 각종 배선을 형성한다.

여기에서, 투명전극층으로서는, In₂0₃:Sn등 임의의 투명도전막을 사용할 수 있다. 정공수송층, 발광층, 전자수송층, 상부전극층은, 일반적인 유기EL소자에 사용하는 재료를 적용할 수 있다. 예를 들면, 정공수송층으로서 α-NPD, 발광층으로서는 6％Ir(ppy)₃을 도프한 CBP, 전자수송층으로서는 Alq₃, 상부전극층으로서는 AgMg등을 사용할 수 있다.

상기 설명에서,

Alq₃는 알루미늄-퀴노리놀 착체;

α-NPD;

Ir(ppy)₃는 이리듐-페닐 피리딘 착체를 나타낸다.

이러한 구성에 의해, 도면에서 화살표 2170으로 나타낸 것처럼, 발광소자로부터의 빛은, 투명전극을 투과해서 기판측에서 발생한다.

이렇게 하여 얻어진 소형, 경량, 저렴한 선배열 광원을 얻을 수 있다.

선배열 광원의 또 다른 구성은, 도 12와 같이 기판 위에 배치한 TFT의 상부 에 유기EL소자를 배치하는 구성일 수 있다. 전극을 In₂O₃:Sn등의 투명전극으로 제작함으로써 비정질 산화물 TFT를 투명한 디바이스로 제조하여서, 발광소자의 빛은 TFT부를 투과해서 기판측에 투과할 수 있는 상기 선배열 광원을 제조할 수 있다.

도 12에 있어서, 도면부호 2200은 기판, 2201은 채널층, 2202는 소스 전극, 2203은 게이트 절연막, 2204는 게이트 전극, 2205는 드레인 전극, 2206은 상부전극(제1의 전극), 2207은 전자수송층, 2208은 발광층, 2209는 홀 수송층, 2210은 투명전극층, 2211은 절연층, 2250은 TFT부, 2260은 발광소자부다.

또한, 도 12에서는, 드레인 전극(2205)이, 발광소자부의 투명전극층(2210)에 접속되어 있는 예를 게시하고 있다. 그렇지만, 발광층의 층구성에 따라서는, 소스 전극(2202)과 투명전극층(2210)을 접속하는 경우도 있다.

이와 같이 형성된 구성은, 화살표 2270으로 나타낸 것과 같은 방법으로 발광하고, 기판면의 유효이용이 가능해지고, 그 위에 유기EL소자를 고밀도로 배치한 선배열 광원이나 발광 에어리어(개구면 비)가 큰 선배열 광원으로 할 수 있다. 이렇게 하여 얻어진 선배열 광원은, 소형, 경량, 저렴하다.

(예시 4: 복사기, 페이지 프린터 응용)

다음에, 복사기 또는 페이지 프린터에 응용한 선배열 광원에 관하여 설명한다.

대부분의 일반적인 복사기나 페이지 프린터는, 용지에 인쇄하기 위해서, 렌즈와 폴리곤 미러를 사용해서 레이저광을 감광 드럼 상을 주사해서 데이터를 매체 에 인쇄하고, 감광 드럼 위에 데이터를 기록하는 방식이다.

한편, 본 발명의 선배열 광원을 사용하면, 도 13에 나타나 있는 바와 같이, 발광소자로부터 출력된 빛을 렌즈계를 통과하지 않고 직접 감광 드럼에 방사하기 때문에, 상기 장치는 소형이고 저렴할 수 있다. 이 때문에, 상기 장치는 대규모의 광학계가 필요하지 않아서, 소형화 및 저비용화를 이룰 수 있다. 필요하면, 상기 장치는, 발광소자와 드럼의 사이에는 SELFOC 렌즈 등의 간단한 광학계를 배치해도 좋다.

도 13에 있어서, 도면부호 2300은 선배열 광원, 2350은 감광 드럼이다.

상기 복사기나 페이지 프린터를 제작하는 경우, 선배열 광원을 감광 드럼 카트리지와 일체화하는 것이 바람직하다.

이 선배열 광원은, 저렴하여 1회용으로 가능하기 때문에, 감광 드럼과 결합된 단일 구조의 제조를 통해 또한, 상기 특성을 이용하여 상기 복사기 또는 페이지 프린터 메인티넌스-프리로 할 수 있다. 상기한 광원을, 본 실시예와 같은 감광체(감광 드럼)의 외측에 배치해도 되고, 내측에 배치해도 된다.

본 실시예에 따른 선배열 광원을 전자사진장치에 사용할 경우에는, 감광체(감광 드럼)를 대전시키기 위한 대전기와, 상기 감광체에 잠상을 형성하기 위해서 감광체를 노광하기 위한 노광 광원과, 상기 잠상을 현상하기 위한 현상기를 사용해서 화상 형성을 행하고, 이 노광 광원으로서, 본 발명에 따른 선배열 광원을 사용한다.

[산업상의 이용 가능성]

본 발명에 따른 발광 장치는, 플라스틱 필름을 비롯한 플렉시블 소재에 반도체의 박막을 형성하고, 플렉시블 디스플레이를 비롯해, IC카드와 ID태그로 폭넓게 응용할 수 있다.

또한, 발광장치는, 선배열 광원, 복사기, 페이지 프린터, 일체형 드럼 카트리지에 응용할 수 있다.

본 출원은 본 명세서에 참고로 통합되어 있는 2004년 11월 10일자로 출원된 일본 특허출원번호 제2004-326684호로부터 우선권을 주장한다.

Claims

제1 및 제2의 전극과 상기 제1 및 제2의 전극간에 개재되는 발광층을 갖는 발광소자와, 상기 발광소자를 구동하기 위한 전계 효과형 트랜지스터를 구비하고,

상기 전계 효과형 트랜지스터의 활성층은, 전자 캐리어 농도가 10¹⁸/cm³미만의 비정질 산화물로 형성된 것을 특징으로 하는 발광장치.
제 1 항에 있어서,

상기 비정질 산화물은, In, Zn,및 Sn의 적어도 하나를 포함하는 것을 특징으로 하는 발광장치.
제 1 항에 있어서,

상기 비정질 산화물은, In과 Zn과 Sn을 포함한 산화물, In과 Zn을 포함한 산화물, 및 In과 Sn을 포함한 산화물, 및 In을 포함한 산화물로 이루어진 군으로부터 어느 하나가 선택되는 것을 특징으로 하는 발광장치.
제 1 항에 있어서,

상기 비정질 산화물은, In, Zn, 및 Ga를 포함한 것을 특징으로 하는 발광장치.
제 1 항에 있어서,

상기 광 투과성의 기판 위에, 상기 발광소자 및 상기 전계 효과형 트랜지스터가 설치되고, 상기 발광층으로부터 출력되는 빛이, 상기 기판을 거쳐서 출력되는 것을 특징으로 하는 발광장치.
제 5 항에 있어서,

상기 기판과 상기 발광층과의 사이에 상기 전계 효과형 트랜지스터가 설치되는 것을 특징으로 하는 발광장치.
제 1 항에 있어서,

광 투과성의 기판 위에, 상기 발광소자 및 상기 전계 효과형 트랜지스터가 설치되어 있고, 상기 발광층으로부터 출력되는 빛이, 상기 기판 및 상기 비정질 산화물을 거쳐서 출력되는 것을 특징으로 하는 발광장치.
제 7 항에 있어서,

상기 전계 효과형 트랜지스터는, 상기 기판과 상기 발광층 사이에 배치된 것을 특징으로 하는 발광장치.
제 1 항에 있어서,

상기 전계 효과형 트랜지스터의 드레인 전극 및 상기 제2의 전극 중 적어도 하나가, 광 투과성의 도전성 산화물로 형성되는 것을 특징으로 하는 발광장치.
제 1 항에 있어서,

상기 발광소자는, 일렉트로루미네선스 소자인 것을 특징으로 하는 발광장치.
제 1 항에 있어서,

복수의 발광소자는, 적어도 일렬로 배열된 것을 특징으로 하는 발광장치.
제 11 항에 있어서,

상기 발광소자는, 전계 효과형 트랜지스터에 인접하도록 설치되는 것을 특징으로 하는 발광장치.
감광체와,

상기 감광체를 대전시키기 위한 대전기와,

상기 감광체에 잠상을 형성하기 위해서 상기 감광체를 노광하기 위한 노광 광원과,

상기 잠상을 현상하기 위한 현상부를 갖고,

상기 노광 광원이 청구항 11의 발광 장치를 갖는 것을 특징으로 하는 전자사진장치.
제1 및 제2의 전극과 상기 제1 및 제2의 전극간에 개재하는 발광층을 갖는 발광소자와, 상기 발광소자를 구동하기 위한 전계 효과형 트랜지스터를 구비하고,

상기 전계 효과형 트랜지스터의 활성층은, 전자 캐리어 농도가 증가하면서, 전자이동도가 증가하게 되는 것을 특징으로 하는 발광장치.
제1 및 제2의 전극과 상기 제1 및 제2의 전극간에 개재하는 발광층을 갖는 발광소자와, 상기 발광소자를 구동하기 위한 전계 효과형 트랜지스터를 구비하고,

상기 전계 효과형 트랜지스터의 활성층은, 상기 노멀리 오프 상태를 실현할 수 있는 투명한 비정질 산화물 반도체를 구비한 것을 특징으로 하는 발광장치.
제 15 항에 있어서,

상기 투명한 비정질 산화물 반도체는, 상기 노멀리 오프 상태를 실현할 때 충분히 적은 10¹⁸/cm³미만의 전자 캐리어 농도를 갖는 것을 특징으로 하는 발광장치.
제1 및 제2의 전극과 상기 제1 및 제2의 전극간에 개재하는 발광층을 갖는 발광소자와, 상기 발광소자를 구동하기 위한 전계 효과형 트랜지스터와, 2차원 매트릭스 모양으로 배치된 화소회로를 구비하고,

상기 전계 효과형 트랜지스터의 활성층은, 상기 노멀리 오프상태를 실현할 수 있는 투명한 비정질 산화물 반도체를 갖는 것을 특징으로 하는 액티브 매트릭스 표시장치.
제 17 항에 있어서,

상기 투명한 비정질 산화물 반도체는, 상기 노멀리 오프 상태를 실현할 때 충분히 적은 10¹⁸/cm³미만의 전자 캐리어 농도를 갖는 것을 특징으로 하는 액티브 매트릭스 표시장치.
제1 및 제2의 전극과 상기 제1 및 제2의 전극간에 개재하는 발광층을 갖는 발광소자와, 상기 발광소자를 구동하기 위한 전계 효과형 트랜지스터를 구비하고,

상기 전계 효과형 트랜지스터의 활성층은, 비정질 산화물 반도체를 포함한 것을 특징으로 하는 표시장치.
제 19 항에 있어서,

상기 비정질 산화물은, In과 Zn과 Sn을 포함한 산화물, In과 Zn을 포함한 산화물, In과 Sn을 포함한 산화물, 및 In을 포함한 산화물로 이루어진 군으로부터 어느 하나가 선택되는 것을 특징으로 하는 표시장치.
제 19 항에 있어서,

상기 트랜지스터는, 노멀리 오프형의 트랜지스터인 것을 특징으로 하는 표시장치.