JP6426402B2 - 表示装置 - Google Patents

Description

本発明の一態様は、物、方法、または、製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、例えば、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、または、それらの製造方法に関する。本発明の一態様は、例えば、酸化物半導体を有する半導体装置、表示装置、または、発光装置に関する。

特許文献１にはＭＯＳ型トランジスタを有する半導体基板上に、酸化物半導体層を有するトランジスタを有する半導体装置が記載されている。また特許文献２には酸化物半導体膜を用いたトランジスタは、オフ状態において極めてリーク電流が小さいことが記載されている。

特開２０１０−１４１２３０号公報 特開２０１２−２５７１８７号公報

本発明の一態様は、新規な半導体装置、その作製方法、又はその駆動方法などを提供することを目的の一とする。または、本発明の一態様は、特性の優れた半導体装置、その作製方法、又はその駆動方法などを提供することを目的の一とする。

または、本発明の一態様は、新規な駆動回路、その作製方法、又はその駆動方法などを提供することを目的の一とする。

または、本発明の一態様は、電源電圧（単に電源、又は駆動電圧などともいう）の供給を停止してもデータの保持が可能である半導体装置、その作製方法、又はその駆動方法を提供することを目的の一とする。

または、本発明の一態様は、半導体装置におけるデータの消失を抑制する駆動回路、又はその駆動方法を提供することを目的の一とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、データを保持する容量素子と、該データに応じて表示を行う表示素子と、容量素子の各電極に接続されたスイッチ素子（単にスイッチなどともいう）を有する表示装置である。本発明の一態様の表示装置は、スイッチ素子をオフにすることで容量素子の電極間の電圧が保持されるため、電源の供給を停止した場合でもデータの保持が可能である。

また、本発明の一態様は、第１のスイッチ素子と、第２のスイッチ素子と、容量素子と、表示素子と、を有する表示装置であって、第１のスイッチ素子は容量素子の一方の電極に電気的に接続され、第２のスイッチ素子は容量素子の他方の電極に電気的に接続され、容量素子はビデオ信号に応じた電圧を保持する機能を有し、表示素子は該電圧に応じた表示を行う機能を有し、容量素子が該電圧を保持する期間において、第１のスイッチ素子及び第２のスイッチ素子は非導通状態であり、ビデオ信号を供給する機能を有する駆動回路と電気的に遮断されている表示装置である。

また、本発明の一態様の表示装置は、スイッチ素子として酸化物半導体を有するトランジスタを用いるものである。酸化物半導体は、例えばシリコンと比較してバンドギャップが広いため、酸化物半導体を有するトランジスタのオフ電流値を極めて小さくすることができる。

また、本発明の一態様は、上記のような表示装置に限定されるものではなく、表示素子を有さない様々な装置にも適用可能である。

また、本明細書において、半導体装置とは、半導体特性を利用することで機能する物全般を指す。そのため、トランジスタ等の半導体素子を半導体装置と呼ぶ場合、又は、半導体素子を有する表示装置などの装置は、半導体装置を有している場合がある。

本発明の一態様は、新規な半導体装置を提供することが可能である。また、本発明の一態様は、電源電圧の供給を停止してもデータを保持することができる半導体装置を提供することが可能である。

また、本発明の一態様は、半導体装置におけるデータの消失を抑制する駆動回路、又はその駆動方法を提供することができる。

半導体装置等の一例を示す図。 半導体装置等の一例を示す図。 半導体装置等の一例を示す図。 半導体装置等の一例を示す図。 駆動回路等の一例を示す図。 再表示回路等の一例を示す図。 半導体装置等の一例を示す図。 半導体装置等の一例を示す図。 半導体装置等の一例を示す図。 半導体装置等の一例を示す図。 半導体装置等の一例を示す図。 半導体装置等の一例を示す図。 半導体装置等の一例を示す図。 半導体装置等の一例を示す図。 表示デバイス等の一例を示す図。 表示デバイス等の一例を示す図。 表示デバイス等の一例を示す図。 ウェアラブル機器の外観を示す写真。 制御基板の外観を示す写真。

本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明の一態様は以下の説明に限定されるものではない。本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明の一態様は以下に示す実施の形態の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。

本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態することができるような回路構成になっている場合に相当する。従って、接続している状態とは、直接接続している回路構成を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して電気的に接続している回路構成も、その範疇に含む。

本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。

なお、トランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に電気的に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、活性層として機能する半導体膜の一部であるドレイン領域、或いは上記半導体膜に電気的に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。

トランジスタが有するソースとドレインは、トランジスタのチャネル型及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。

なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、または／および、一つもしくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、または置き換えなどを行うことが出来る。

なお、図において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

なお、図は、理想的な例を模式的に示したものであり、図に示す形状または値などに限定されない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズによる信号、電圧、もしくは電流のばらつき、または、タイミングのずれによる信号、電圧、もしくは電流のばらつきなどを含むことが可能である。

また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお、電位や電圧は、相対的なものであるため、例えば、ＧＮＤの電位の大きさは、必ずしも０ボルトであるとは限らないものとする。

本明細書においては、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。

なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。

なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。

また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。

（実施の形態１）
本実施の形態では、半導体装置の一例について説明する。図１（Ａ）は、半導体装置が有する回路（画素、画素回路ともいう）の一例を示す図である。

図１（Ａ）の回路１００は、表示素子１０１と、容量素子１０２と、第１のトランジスタ１０３と、第２のトランジスタ１０４と、第３のトランジスタ１０５とを有する。半導体装置は、表示装置としての機能を有し、回路１００を１個又は複数個有している。図１（Ｂ）のように、半導体装置は、回路１００がマトリクス状に配置された回路１５０を有していても良い。

第１のトランジスタ１０３は、ゲートが配線ＧＬ（ゲート線ともいう）に電気的に接続されている。ソース又はドレインの一方が、配線ＳＬ（ソース線ともいう）に電気的に接続されている。ソース又はドレインの他方が、容量素子１０２の一方の電極と、第３のトランジスタ１０５のゲートと、に電気的に接続されている。

第２のトランジスタ１０４は、ゲートが配線ＧＬに電気的に接続されている。ソース又はドレインの一方が、容量素子１０２の他方の電極と、表示素子１０１の一方の電極と、第３のトランジスタ１０５のソース又はドレインの一方と、に電気的に接続されている。ソース又はドレインの他方が、配線Ｖ０と電気的に接続されている。

第３のトランジスタ１０５のソース又はドレインの他方は、配線ＡＮＯＤＥに電気的に接続されている。

表示素子１０１の他方の電極は、配線ＣＡＴＨＯＤＥに電気的に接続されている。

なお、図１（Ｂ）の回路１５０では、配線ＡＮＯＤＥ及び配線ＣＡＴＨＯＤＥ及び配線Ｖ０は図示していないが、図１（Ａ）と同様に各回路１００に配置されている。もしくは、これらの配線を複数の回路１００で共有していても良い。例えば、配線Ｖ０は、配線ＧＬ方向に隣接する２つの回路１００において共有されていても良い。また、配線ＣＡＴＨＯＤＥは、配線ＳＬ方向に隣接する２つの回路１００において共有されていても良い。

配線ＧＬは、第１のトランジスタ１０３の導通（オン又は導通状態ともいう）又は非導通（オフ又は非導通状態ともいう）を制御する電位、及び、第２のトランジスタ１０４の導通又は非導通を制御する電位を供給（入力、伝送ともいう）することができる機能を有する。

配線ＳＬは、ビデオ信号（データ、信号、映像信号、又は画像信号などともいう）に応じた電位を供給することができる機能を有する。

配線Ｖ０は、容量素子１０２の他方の電極に電源電位を供給することができる機能を有する。配線ＡＮＯＤＥは、表示素子１０１の一方の電極（図１（Ａ）の例ではアノード電極）に電源電位を供給することができる機能を有する。配線ＣＡＴＨＯＤＥは、表示素子１０１の他方の電極（図１（Ａ）の例ではカソード電極）に電源電位を供給することができる。

表示素子１０１は、例えばＥＬ素子などの発光素子であり、アノード電極からカソード電極に電流が流れることで、その電流値に応じた表示を行うことができる機能を有する。

第１のトランジスタ１０３は、配線ＳＬの電位（Ｖｉｎともいう）を、容量素子１０２の一方の電極と、第３のトランジスタ１０５のゲートと、に供給することができる機能を有する。

第２のトランジスタ１０４は、配線Ｖ０の電位（Ｖ０ともいう）を、容量素子１０２の他方の電極に供給することができる機能を有する。

容量素子１０２は、配線ＳＬと配線Ｖ０との電位差に応じた電圧（Ｖｉｎ−Ｖ０ともいう）を保持することができる機能を有する。すなわち、ビデオ信号に応じた電圧を保持することができる機能を有する。また、容量素子１０２は、第３のトランジスタ１０５のゲートとソース又はドレインの一方との間の電位差に応じた電圧を保持することができる機能を有する。なお、ここでは、ビデオ信号に応じた電圧とは、配線ＳＬの電位Ｖｉｎと配線Ｖ０の電位Ｖ０との電位差に応じた電圧（Ｖｉｎ−Ｖ０）を指している。

第３のトランジスタ１０５は、容量素子１０２に保持された電圧に応じて、表示素子１０１に流れる電流を制御することができる機能を有する。

したがって、表示素子１０１は、容量素子１０２に保持された電圧に応じて表示を行うことができる機能を有する。

次に、図１の回路１００の動作について説明する。

＜書込動作＞
ビデオ信号の書込動作は以下のように行われる。まず、配線ＧＬに、第１のトランジスタ１０３と第２のトランジスタ１０４とが共に導通するような電位を供給する。すると、第１のトランジスタ１０３と第２のトランジスタ１０４とが共に導通し、容量素子１０２の一方の電極と配線ＳＬとが導通し、容量素子１０２の他方の電極と配線Ｖ０とが導通する。そして、容量素子１０２の電極間に、配線ＳＬの電位と配線Ｖ０の電位との電位差に応じた電圧が入力される。すなわち、容量素子１０２にはビデオ信号に応じた電圧が入力される。このようにして、回路１００にビデオ信号が書き込まれる。なお、配線Ｖ０は、回路１００を初期化（初期化動作ともいう）する電位を供給することができるとも言える。すなわち、回路１００では、書込動作と初期化動作を同時に行うことができる。

なお、初期化動作と書込動作とを別々に行ってもよい。その場合、第１のトランジスタ１０３のゲートと第２のトランジスタ１０４のゲートとには、別々の配線が接続されていても良い。そして、第２のトランジスタ１０４を導通させ、配線Ｖ０と容量素子１０２の他方の電極とを電気的に接続させて初期化する。その後、第１のトランジスタ１０３を導通させ、配線ＳＬと容量素子１０２の一方の電極とを電気的に接続させてビデオ信号の書き込みを行えばよい。

また、書込動作の際、配線Ｖ０の電位を配線ＣＡＴＨＯＤＥの電位以上にしておくことで、書込動作中にも表示素子１０１に電流を流すことができる。また、配線Ｖ０の電位を配線ＣＡＨＴＯＤＥの電位以下にしておくことで、書込動作中に表示素子１０１に電流が流れることを防止できる。また、配線Ｖ０の電位と配線ＣＡＴＨＯＤＥの電位を同電位としておくと電源の数を少なくすることができる。例えば、配線Ｖ０の電位は０Ｖとすれば良いが、これに限定されない。

＜保持動作＞
ビデオ信号の保持動作は以下のようにして行われる。配線ＧＬに、第１のトランジスタ１０３と第２のトランジスタ１０４とが共に非導通になるような電位を供給する。すると、第１のトランジスタ１０３と第２のトランジスタ１０４とが共に非導通になり、容量素子１０２の一方の電極が配線ＳＬと非導通になり、容量素子１０２の他方の電極が配線Ｖ０と非導通になる。そして、容量素子１０２の電極間には、書込動作において入力された電圧が保持される。すなわち、容量素子１０２にはビデオ信号に応じた電圧が保持されることになる。容量素子１０２に電圧が保持されている間、表示素子１０１は保持された電圧に応じて表示を行うことが可能である。

＜表示動作＞
表示動作は以下のように行われる。第３のトランジスタ１０５に、ゲートとソースとの間の電圧に応じて電流が流れる。具体的には、該電圧が第３のトランジスタ１０５のしきい値電圧を上回っているとき、該電流が流れる。すると、第３のトランジスタ１０５に直列に電気的に接続された表示素子１０１にも、配線ＡＮＯＤＥから配線ＣＡＴＨＯＤＥの方向に該電流が流れる。そして、表示素子１０１は、該電流に応じて表示を行うことが可能である。ここで、第３のトランジスタ１０５のゲートとソースとの間の電圧は容量素子１０２に保持された電圧であるため、表示素子１０１は容量素子１０２に保持された電圧に応じて表示を行うことになる。

以上のように、回路１００では、容量素子１０２と配線ＳＬとの間に第１のトランジスタ１０３が配置され、且つ、容量素子１０２と配線Ｖ０との間に第２のトランジスタ１０４が配置されている。そして、第１のトランジスタ１０３と第２のトランジスタ１０４とを非導通にすることで、容量素子１０２に保持された電圧の変動又は電圧の消失を極力抑制することができる。その結果、回路１００に書き込まれたビデオ信号の保持が可能である。

また、回路１００では、配線ＧＬ、配線ＳＬ、配線Ｖ０、配線ＡＮＯＤＥ、配線ＣＡＴＨＯＤＥへの電位の供給を停止した場合でも、容量素子１０２は電圧を保持することができる。すなわち、電源の供給を停止した場合でも、容量素子１０２は電圧を保持することができる。そのため、回路１００と、ビデオ信号を書き込む際に用いる駆動回路（駆動装置ともいう）とを電気的に遮断した場合でも、容量素子１０２の電圧を保持することができる。駆動回路を取り外すことも可能であり、半導体装置の小型化やコスト低減が可能である。なお、駆動回路を取り外さずに、回路１００との電気的な遮断を行うだけでもよい。

＜再表示動作＞
再び表示を行う際（再表示動作ともいう）は、少なくとも配線ＡＮＯＤＥ及び配線ＣＡＴＨＯＤＥに電位を供給することで、保持されたビデオ信号に応じて表示を行うことができる。そのため、再表示動作は、書込動作と比較して電源の数を少なくすることができ、書込動作と比較して消費電力を低減することができる。また、再表示動作に用いる回路は、駆動回路に比べて小型化又は低消費電力化などが可能である。

上記書込動作、保持動作、表示動作、再表示動作を行っている４つの期間を、それぞれ、書込期間、保持期間、表示期間、再表示期間と呼んでも良い。

次に、回路１００において、容量素子１０２に保持された電圧の変動を抑制する手段の例について説明する。

まず、上述した回路１００のように、容量素子１０２の一方の電極と配線ＳＬとの間に第１のトランジスタ１０３を設け、容量素子１０２の他方の電極と配線Ｖ０との間に第２のトランジスタ１０４を設けることが挙げられる。

そして、第１のトランジスタ１０３及び第２のトランジスタ１０４において、非導通時に流れる電流（オフ電流、リーク電流ともいう）を極力小さくすることが好ましい。

オフ電流を小さくする手段としては、第１のトランジスタ１０３及び第２のトランジスタ１０４として酸化物半導体を用いたトランジスタを用いることが挙げられる。酸化物半導体は、例えばシリコンと比較してバンドギャップが広い。そのため、酸化物半導体を有するトランジスタは、オフ電流を極めて小さくすることができる。

なお、トランジスタの材料は酸化物半導体以外に、元素周期表における第１４族の半導体（シリコンなど）を含有する半導体、有機半導体、化合物半導体等の様々な半導体を用いることができる。また、非晶質半導体、微結晶半導体、多結晶半導体、又は単結晶半導体等を用いることができる。

また、オフ電流を小さくする他の手段としては、第１のトランジスタ１０３及び第２のトランジスタ１０４のチャネル長を大きくすることが挙げられる。例えば、第１のトランジスタ１０３又は第２のトランジスタ１０４の少なくとも一方において、チャネル長をチャネル幅より大きくしてもよい。また、第１のトランジスタ１０３又は第２のトランジスタ１０４の少なくとも一方のチャネル長を、第３のトランジスタのチャネル長より大きくしてもよい。

また、オフ電流を小さくする他の手段としては、第１のトランジスタ１０３及び第２のトランジスタ１０４のチャネル幅を小さくすることが挙げられる。例えば、第１のトランジスタ１０３又は第２のトランジスタ１０４の少なくとも一方において、チャネル幅をチャネル長より小さくしてもよい。また、第１のトランジスタ１０３又は第２のトランジスタ１０４の少なくとも一方のチャネル幅を、第３のトランジスタのチャネル幅より小さくしてもよい。

また、オフ電流を小さくする他の手段としては、第１のトランジスタ１０３及び第２のトランジスタ１０４をマルチゲート構造にすることが挙げられる。いずれか一方のトランジスタをマルチゲート構造にしてもよい。

なお、トランジスタのサイズは上記以外とすることも可能である。例えば、第１のトランジスタ１０３又は第２のトランジスタ１０４の少なくとも一方において、チャネル長をチャネル幅と同じ又はチャネル幅より大きくしてもよい。また、第１のトランジスタ１０３又は第２のトランジスタ１０４の少なくとも一方のチャネル長を、第３のトランジスタのチャネル長より小さくしてもよい。また、第１のトランジスタ１０３又は第２のトランジスタ１０４の少なくとも一方において、チャネル幅をチャネル長より大きくしてもよい。また、第１のトランジスタ１０３又は第２のトランジスタ１０４の少なくとも一方のチャネル幅を、第３のトランジスタのチャネル幅より大きくしてもよい。これらにより、トランジスタのスイッチング速度を大きくすることができる。

また、オフ電流を小さくする他の手段としては、トランジスタのゲート絶縁膜に起因するリーク電流を低減することが挙げられる。ゲート絶縁膜が高誘電率の材料を含むことで、リーク電流を低減することができる。例えば、ゲート絶縁膜は、酸化ハフニウム、酸化ジルコニウム、酸化ランタン等を含んでいればよい。また、ゲート絶縁膜を厚くすることでも、リーク電流を低減することができる。例えば、ゲート絶縁膜は、ゲート電極より厚い領域を有していてもよい。

なお、第３のトランジスタ１０５の材料は、酸化物半導体、元素周期表における第１４族の半導体（シリコンなど）を含有する半導体、有機半導体、化合物半導体等の様々な半導体を用いることができる。また、非晶質半導体、微結晶半導体、多結晶半導体、又は単結晶半導体等を用いることができる。特に、酸化物半導体を有するトランジスタは、例えば非晶質シリコンを有するトランジスタと比較して電界効果移動度などの電気特性又は信頼性が良好であるため、好適である。また、第１のトランジスタ１０３、第２のトランジスタ１０４、及び第３のトランジスタ１０５の全てに酸化物半導体を用いることは、それらのトランジスタを同一工程で作製することができるため、好適である。

また、半導体装置の他の一態様を図２（Ａ）に示す。図２（Ａ）の半導体装置において、配線ＳＬは、保護回路１１１に電気的に接続されていても良い。また、配線ＧＬは、保護回路１２１に電気的に接続されていても良い。

図２（Ｂ）は、配線ＳＬに電気的に接続された保護回路１１１の一例である。配線ＳＬは、ダイオード接続されたトランジスタ１１２を介して配線１１４に電気的に接続されている。また、配線ＳＬは、ダイオード接続されたトランジスタ１１３を介して配線１１５に電気的に接続されている。配線１１４には高電位の電源電位が供給され、配線１１５には低電位の電源電位が供給される。

図２（Ｃ）は、配線ＧＬに電気的に接続された保護回路１２１の一例である。配線ＧＬは、ダイオード接続されたトランジスタ１２２を介して配線１２４に電気的に接続されている。また、配線ＧＬは、ダイオード接続されたトランジスタ１２３を介して配線１２５に電気的に接続されている。配線１２４には高電位の電源電位が供給され、配線１２５には低電位の電源電位が供給される。

なお、トランジスタ１１２、１１３、１２２、１２３の材料は、酸化物半導体、元素周期表における第１４族の半導体（シリコンなど）を含有する半導体、有機半導体、化合物半導体等の様々な半導体を用いることができる。また、非晶質半導体、微結晶半導体、多結晶半導体、又は単結晶半導体等を用いることができる。

また、半導体装置の他の一態様を図３に示す。図３の半導体装置において、第１のトランジスタ１０３及び第２のトランジスタ１０４は、バックゲート（第２のゲートともいう）を有している。そして、第１のトランジスタ１０３のバックゲートは配線ＢＧＬに電気的に接続されている。また、第２のトランジスタ１０４のバックゲートは配線ＢＧＬに電気的に接続されている。配線ＢＧＬは、第１のトランジスタ１０３及び第２のトランジスタ１０４のしきい値電圧を調整することができる機能を有する。そのため、第１のトランジスタ１０３及び第２のトランジスタ１０４が、仮にノーマリーオンである場合でも、配線ＢＧＬから電位を供給することで導通又は非導通を制御することができる。なお、配線ＢＧＬを設けずに、各バックゲートは配線ＧＬに電気的に接続されていてもよい。

なお、図３の半導体装置において、第１のトランジスタ１０３のバックゲートと第２のトランジスタ１０４のバックゲートとは、異なる配線に電気的に接続されていても良い。また、第３のトランジスタ１０５においても、バックゲートを有しても良い。第３のトランジスタ１０５のゲートとバックゲートとを電気的に接続することで、第３のトランジスタ１０５の電流供給能力を向上させることができる。また、第３のトランジスタ１０５のゲートとバックゲートを別々の配線に電気的に接続し、バックゲートにしきい値電圧を調整する機能を持たせても良い。

上記の手段の少なくとも一を用いることでオフ電流を低減することができる。そして、上記手段を併用することで、各々の手段が相乗的に作用し更にオフ電流を小さくすることができる。

＜停止動作＞
次に、回路１００にビデオ信号を保持している期間において、回路１００の駆動を停止する動作（停止動作ともいう）について説明する。ここで、駆動を停止する動作とは、回路１００の各配線への電位の供給を停止する動作を指す。

まず、保持期間の初期状態は、第１のトランジスタ１０３と第２のトランジスタ１０４とが共に非導通であり、表示素子１０１に表示が行われている状態とする。なお、上記の保持動作を停止動作の一部として考えてもよい。その場合、動作（０）として、配線ＧＬに第１のトランジスタ１０３と第２のトランジスタ１０４とが共に非導通になるような電位を供給し、初期状態にする。当該非導通になるような電位を、配線ＣＡＴＨＯＤＥと同電位にすることで、再表示動作における電源の数を低減することができる。なお、同電位とは、完全に電位が一致する場合だけでなく、設定上の微差を考慮し概略等しい電位を含んでいてもよい。

次に、動作（１）として、配線ＳＬの電位及び配線Ｖ０の電位を、配線ＧＬの電位と同電位にする。この動作（１）を行うことで、再表示動作における電源の数を低減することができる。また、動作（０）と動作（１）と同時に行い、配線ＧＬと配線ＳＬと配線Ｖ０とを同時に同電位としてもよい。しかし、動作（０）と動作（１）とを分けて行う方が、容量素子１０２の電圧の変動又は電圧の消失を極力抑制することができる。また、配線ＳＬの電位を配線ＧＬの電位と同電位にした後、配線Ｖ０の電位を配線ＧＬの電位と同電位にしてもよく、その逆の順序でもよい。なお、動作（１）は行わなくても良い。

次いで、動作（２）として、配線ＡＮＯＤＥの電位を配線ＣＡＴＨＯＤＥの電位と同電位にする。すると、表示素子１０１の表示が消える。この動作（２）を行うことで、後の動作（３）で電位の供給を停止した際に急激な電位の低下を防止でき、容量素子１０２の電圧の変動又は電圧の消失を極力抑制することができる。また、動作（１）と動作（２）とを同時に行ってもよいが、分けて行う方が容量素子１０２の電圧の変動又は電圧の消失を極力抑制する機能が高まる。また、動作（１）と動作（２）の順番を逆にしてもよいが、動作（１）の後に動作（２）を行う方が容量素子１０２の電圧の変動又は電圧の消失を極力抑制する機能が高まる。なお、急激な電位の低下が特に問題にならない場合などは、動作（２）を行わなくても良い。

最後に、動作（３）として、回路１００への各配線への電位の供給を停止し、回路１００の駆動を停止する。具体的には、回路１００と、ビデオ信号を書き込むために用いた駆動回路とを電気的に遮断する。駆動回路を遮断しても容量素子１０２の電圧を保持することができるため、駆動回路を取り外し、回路１００を有する半導体装置のみで使用することができる。駆動回路を取り外し駆動回路と半導体装置を分離することで、半導体装置の小型化、軽量化、耐久性向上などが可能である。

なお、上述の回路１００のような回路構成であれば容量素子１０２の電圧の保持が可能であるため、上記停止動作を行わずに初期状態のまま回路１００の駆動を停止しても良い。しかし、停止動作を行うことで、再表示動作における電源の数の低減、又は、保持期間における電圧の変動又は電圧の消失を極力抑制することが可能である。そのため、回路１００のような回路構成において上記停止動作を行うことは極めて有効である。

なお、保持したビデオ信号を消去し、再び書き込みを行う場合は、再度上述した書込動作を行えばよい。

また、図１（Ｂ）のように、回路１００をマトリクス状に有する場合、複数の画像を保持することも可能である。例えば、配線ＧＬ１乃至配線ＧＬｍ（ｍは１以上の整数）のうち奇数行（ｍ＝１、３、５、７など）に電気的に接続された複数の回路１００に第１のビデオ信号を保持し、偶数行（ｍ＝２、４、６、８など）に電気的に接続された複数の回路１００に第２のビデオ信号を保持する。そして、再表示期間において、該奇数行の回路１００と、該偶数行の回路１００とを切り替えて動作させることで、複数の表示を行うことができる。具体的には、再表示期間のうちの第１の期間において、該奇数行の回路１００の配線ＡＮＯＤＥ及び配線ＣＡＴＨＯＤＥに電位を供給し、再表示期間のうちの第２の期間において、該偶数行の回路１００の配線ＡＮＯＤＥ及び配線ＣＡＴＨＯＤＥに電位を供給すればよい。奇数行と偶数行とに切り替えて電位を供給することができる選択回路を設けてもよい。同様に、３つ以上の画像を保持することもできる。

なお、本実施の形態では、図１、図２、又は図３を例に挙げて説明したが、他の回路についても適用することが可能である。

本実施の形態の一部又は全部は、他の実施の形態の一部又は全部と自由に組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、上記停止動作の他の一例について説明する。ここで説明する一例は、図１の回路１００の停止動作の際に、実施の形態１と比較して更にデータの保持能力を高めるものである。

実施の形態１では、停止動作の際に、配線ＧＬに第１のトランジスタ１０３及び第２のトランジスタ１０４を非導通にする電位を供給している。当該電位を例えば０Ｖとすることで、それらを非導通にすることができる。

しかしながら、第１のトランジスタ１０３及び第２のトランジスタ１０４がノーマリーオンである場合、配線ＧＬの電位を０Ｖとしてもオフ状態とならず、電流が流れてしまう可能性がある。

そこで、本実施の形態では、上記停止動作の動作（１）において、配線ＳＬ又は配線Ｖ０の電位をより高く設定するものである。高い電位とすることで、たとえ第１のトランジスタ１０３又は第２のトランジスタ１０４がノーマリーオンであった場合でも、電流が流れてしまうことを抑制することができる。その結果、回路１００におけるビデオ信号の消失を抑制することができる。そして、回路１００の再表示動作の際に、配線ＳＬ又は配線Ｖ０を当該高い電位とすることで、保持したビデオ信号に応じて再表示を行うことができる。

例えば、配線ＳＬ又は配線Ｖ０の電位は、配線ＧＬの電位より高くしておけばよい。特に、配線ＳＬ又は配線Ｖ０の電位は、配線ＡＮＯＤＥと同電位とすることで、電源の数を減らすことができる。ただし、配線ＡＮＯＤＥと同電位にしなくてもよい。

また、配線ＳＬ及び配線Ｖ０の両方を高い電位としても良い。その場合、配線ＳＬと配線Ｖ０とを同電位とすることで、電源の数を減らすことができる。ただし、配線ＳＬと配線Ｖ０とを異なる電位としてもよい。例えば、第２のトランジスタ１０４より第１のトランジスタ１０３の方が電流が流れやすい場合、配線ＳＬの電位を配線Ｖ０の電位より大きくすることで、第１のトランジスタ１０３に電流が流れにくくすることができる。同様に、配線ＳＬの電位を配線Ｖ０の電位より小さくしても良い。

なお、図２の半導体装置のように、配線ＳＬが保護回路１１１と電気的に接続されている場合、配線ＳＬに供給する上記高い電位を配線１１４又は配線１１５から供給することができる。この構成を適用することで、停止動作の際に保護回路１１１に供給される電源電位を配線ＳＬに供給する上記高い電位として兼用することができる。

なお、本実施の形態では、図１又は図２の回路１００を例に挙げて説明したが、他の回路についても適用することが可能である。

本実施の形態の一部又は全部は、他の実施の形態の一部又は全部と自由に組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、上記停止動作の他の一例について説明する。上述のとおり、第１のトランジスタ１０３又は第２のトランジスタ１０４がノーマリーオンであると、停止期間中に電流が流れてしまう。

そこで、本実施の形態では、停止動作の動作（０）の際に、配線ＧＬの電位をより低く設定するものである。低い電位とすることで、たとえ第１のトランジスタ１０３又は第２のトランジスタ１０４がノーマリーオンであった場合でも、電流が流れてしまうことを抑制することができる。例えば、配線ＧＬを０Ｖより低くすることが好ましい。その結果、回路１００のビデオ信号の消失を抑制することができる。そして、回路１００の再表示動作の際に、配線ＧＬを当該低い電位とすることで、保持したビデオ信号に応じて再表示を行うことができる。

なお、第１のトランジスタ１０３又は第２のトランジスタ１０４がｎチャネル型である場合は上記のように配線ＧＬを低い電位とし、ｐチャネル型である場合は配線ＧＬを高い電位とすればよい。

なお、図２の半導体装置のように、配線ＧＬが保護回路１２１と電気的に接続されている場合、配線ＧＬに供給する上記低い電位を配線１２４又は配線１２５から供給することができる。この構成を適用することで、停止動作の際に保護回路１２１に供給される電源電位を配線ＧＬに供給する上記低い電位として兼用することができる。

なお、本実施の形態では、図１又は図２の回路１００を例に挙げて説明したが、他の回路についても適用することが可能である。

本実施の形態の一部又は全部は、他の実施の形態の一部又は全部と自由に組み合わせて用いることができる。

（実施の形態４）
本実施の形態では、半導体装置の一例について説明する。図４は、半導体装置が有する回路の一例を示す図である。

図４の回路１００ａ及び回路１００ｂは、図１（Ａ）の回路１００と同様の接続関係を有している。図４において、図１（Ａ）と異なる点は、表示素子１０１が回路１００ａと回路１００ｂとにおいて共有されている点である。すなわち、表示素子１０１の一方の電極は、回路１００ａの第３のトランジスタ１０５ａを介して配線ＡＮＯＤＥａに電気的に接続されているとともに、回路１００ｂの第４のトランジスタ１０５ｂを介して配線ＡＮＯＤＥｂに電気的に接続されている。

図４の半導体装置を採用することで、以下のような効果を奏する。

まず、図１の回路１００は、同じビデオ信号を長時間保持しておくことで、画素に焼き付きが生じる恐れがある。

そこで、図４の半導体装置では、回路１００ａに表示するビデオ信号を書き込み、回路１００ｂに該ビデオ信号の反転信号を書き込んでおく。そして、回路１００ａのビデオ信号により表示素子１０１を表示させ、所定期間後に、回路１００ｂの反転信号により表示素子１０１を表示させる。所定期間毎に、ビデオ信号と反転信号とを切り替えることで、焼き付きを抑制することができる。

ビデオ信号により表示を行う期間において配線ＡＮＯＤＥａに電位が供給され、反転信号により表示を行う期間において配線ＡＮＯＤＥｂに電位が供給されるように、配線ＡＮＯＤＥａと配線ＡＮＯＤＥｂとを切り替えるようにすればよい。例えば、半導体装置に、配線ＡＮＯＤＥａと配線ＡＮＯＤＥｂとの導通を切り替えるための選択回路を設ければよい。また、配線ＡＮＯＤＥｂと第３のトランジスタ１０５ｂとの間にスイッチ素子を設けて、反転信号により表示を行う場合に当該スイッチ素子を導通させる構成としてもよい。また、当該スイッチ素子は、表示素子１０１と第３のトランジスタ１０５ｂとの間に設けられてもよく、配線ＧＬ方向に隣接する画素間において第３のトランジスタ１０５ｂ同士の間に設けられていてもよい。

また、回路１００ｂに、黒画像などの単一色の画像又は単一な階調の画像に基づく信号を保持していても良い。反転信号と同様に焼き付きを防止する効果を奏する。

なお、本実施の形態では、図４の回路を例に挙げて説明したが、他の回路についても適用することが可能である。

本実施の形態の一部又は全部は、他の実施の形態の一部又は全部と自由に組み合わせて用いることができる。

（実施の形態５）
本実施の形態では、駆動回路の一例について説明する。図５の駆動回路５０１は、例えば図１の回路１００を駆動することができる機能を有する。

駆動回路５０１は、第１の回路５０２（ゲートドライバともいう）と、第２の回路５０３（ソースドライバともいう）とを有する。また、ＣＰＵ、メモリ等を有していてもよい。

第１の回路５０２は、配線ＧＬ１乃至配線ＧＬｍに電位を供給することができる機能を有する。例えば、配線ＧＬ１乃至配線ＧＬｍのいずれかは、図１（Ａ）などの配線ＧＬと電気的に接続されている。そして、第１の回路５０２は、第１のトランジスタ１０３及び第２のトランジスタ１０４のゲートに電位を供給することができる機能を有する。また、第１の回路５０２は、図２の配線１２４、配線１２５、又は図３の配線ＢＧＬに電位を供給することができる機能を有していても良い。

第２の回路５０３は、配線ＳＬ１乃至配線ＳＬｎ（ｎは１以上の整数）に電位を供給することができる機能を有する。例えば、配線ＳＬ１乃至配線ＳＬｎのいずれかは、図１（Ａ）などの配線ＳＬと電気的に接続されている。そして、第２の回路５０３は、第１のトランジスタ１０３を介して容量素子１０２の一方の電極に電位を供給することができる機能を有する。

また、ｍ、ｎが２以上の場合、図５の配線ＧＬ１乃至ＧＬｍ及び配線ＳＬ１乃至ＳＬｎは、図１（Ｂ）の回路１５０の配線ＧＬ１乃至ＧＬｍ及び配線ＳＬ１乃至ＳＬｎに対応する。

また、駆動回路５０１は、図１（Ａ）などの配線ＡＮＯＤＥに電気的に接続され、配線ＡＮＯＤＥに電位を供給することができる機能を有する。また、駆動回路５０１は、図１（Ａ）などの配線ＣＡＴＨＯＤＥに電気的に接続され、配線ＣＡＴＨＯＤＥに電位を供給することができる機能を有する。また、駆動回路５０１は、図１（Ａ）の配線Ｖ０に電気的に接続され、配線Ｖ０に電位を供給することができる機能を有する。また、駆動回路５０１は、図４の配線ＡＮＯＤＥａ、配線ＡＮＯＤＥｂに電位を供給することができる機能を有していてもよい。

このように、駆動回路５０１は、図１（Ａ）などの回路１００の各配線に電位を供給し、ビデオ信号の書き込みを行う機能と、ビデオ信号を保持させる機能と、ビデオ信号に応じた表示を行わせる機能と、を有する。

更に、駆動回路５０１は、他の実施の形態で示した停止動作を行うことができる機能を有する。駆動回路５０１は、当該停止動作を行うことで、例えば回路１００の保持期間におけるビデオ信号の消失を極力抑制することができる。

また、ビデオ信号の保持期間に関わらず、回路１００と駆動回路５０１とを電気的に遮断する際に当該停止動作を行うことで、回路１００における急激な電圧の低下を抑制することができる。

また、本実施の形態では、駆動回路５０１が、回路１００を停止させるに例について示したが、他の回路においても適用することができる。更に、駆動回路５０１は、回路１００のように保持機能を有する回路であっても、駆動することができる。例えば、駆動回路５０１と保持機能を有さない回路とを電気的に遮断する前に、上記停止動作を行うことで、急激な電圧の低下を抑制することができる。

図５（Ｂ）は、第１の回路５０２の一例である。第１の回路５０２は、シフトレジスタＳＲ１乃至ＳＲｍを有する。シフトレジスタには、信号ＲＥ、信号ＰＷ１乃至ＰＷ４、信号ＣＫ１乃至ＣＫ４、及びＳＰが入力される。信号ＲＥはリセット信号、信号ＰＷ１乃至ＰＷ４はパルス幅制御信号、信号ＣＫ１乃至ＣＫ４はクロック信号、信号ＳＰはスタートパルス信号である。各信号により、配線ＧＬ１乃至配線ＣＬｍの駆動が制御される。第１の回路５０２は、図５（Ｂ）の回路に限定されない。

図５（Ｃ）は、第２の回路５０３の一例である。第２の回路５０３は、選択回路ＳＳＤを有する。選択回路ＳＳＤには、信号Ｒ、信号Ｇ、信号Ｂ、及び信号ＳＭＰが供給される。信号Ｒは赤色の階調表示に用いるビデオ信号、信号Ｇは緑色の階調表示に用いるビデオ信号、信号Ｂは青色の階調表示に用いるビデオ信号、信号ＳＭＰはサンプリング信号である。各ビデオ信号は、表示する階調数に応じて電圧値が制御される。選択回路ＳＳＤは、複数の配線に対して共通のビデオ信号を用い、時分割によって駆動する回路である。例えば、選択回路ＳＳＤは、配線ＳＬを３本１組で駆動しており、配線ＳＬ１に信号Ｒを供給し、配線ＳＬ２に信号Ｇを供給し、配線ＳＬ３に信号Ｂに供給するというように、順次ビデオ信号を供給して配線ＳＬを時分割で駆動する。そして、配線ＳＬ４には信号Ｒが供給される。各信号により、配線ＳＬ１乃至ＳＬｎの駆動が制御される。第２の回路５０３は、図５（Ｃ）の回路に限定されない。

本実施の形態の一部又は全部は、他の実施の形態の一部又は全部と自由に組み合わせて用いることができる。

（実施の形態６）
本実施の形態では、再表示動作を行う回路の一例について説明する。再表示動作は、例えば、図１の回路１００と図５の駆動回路５０１とを電気的に遮断した後、表示素子１０１の再表示を行う動作である。図６は、再表示動作を行う回路（再表示回路、又は電源回路ともいう）の一例である。

図６（Ａ）の再表示回路６０１は、２つの電源を有する回路の一例である。例えば、回路１００において、配線ＡＮＯＤＥ及び配線ＣＡＴＨＯＤＥに電位を供給することができる。

図６（Ｂ）は再表示回路６０１の一例である。再表示回路６０１は、電源６０２及び変換回路（コンバータともいう）６０３を有する。変換回路６０３としては、直流変換回路（ＤＣＤＣコンバータともいう）などを用いることができる。

電源６０２には、例えば、リチウムイオン電池等の蓄電装置を用いる。ニッケル水素電池、ニカド電池、又はリチウムイオンキャパシタ等の他の蓄電装置を用いても良い。なお、充放電が可能な二次電池を用いることが好ましい。ただし、一次電池を用いても良い。

また、電源６０２の充電が可能である場合、無線による充電を行っても良い。その場合、再表示回路６０１は、無線による充電用のアンテナ等を有する。

変換回路６０３は、電源６０２の電位を所望の電位に変換し、配線ＡＮＯＤＥに供給することができる機能を有する。なお、変換回路６０３を設けなくても良い。

図６（Ｃ）の再表示回路６１１は、３つの電源を有する回路の一例である。例えば、回路１００において、配線ＡＮＯＤＥ、配線ＣＡＴＨＯＤＥ、配線Ｖ０、及び配線ＳＬに電位を供給することができる。実施の形態２で示したように配線Ｖ０及び配線ＳＬに電位を供給する場合に適用できる。また、配線Ｖ０と配線ＳＬとに異なる電位を供給する場合は、変換回路６０３の数を増やし、出力端子の数を増やせばよい。また、配線Ｖ０及び配線ＳＬに、配線ＡＮＯＤＥ又は配線ＣＡＴＨＯＤＥと同じ電位を供給する場合は、図６（Ａ）の再表示回路６０１を適用すればよい。図６（Ｄ）は、再表示回路６１１の一例であり、図６（Ｂ）に加えて、配線Ｖ０及び配線ＳＬに電位を供給するための３つ目の電源を有する。当該３つ目の電源として電源６０２の電位を用いることができる。

このように、必要な電源の数に応じて、変換回路６０３と出力端子の数を増減すればよい。そのため、実施の形態３で示したような配線ＧＬに電位を供給する場合にも適用することができる。

図６（Ｅ）は、図６（Ｂ）の変形例である。電源６０２と配線ＡＮＯＤＥとの間に、スイッチ素子ＳＷを有する。そして、スイッチ素子ＳＷのオンオフのタイミングを制御するタイマ６２１を有する。スイッチ素子ＳＷ及びタイマ６２１によって、電源６０２と配線ＡＮＯＤＥとの導通又は非導通を制御することができる。この構成により、再表示動作において点滅表示が可能になる。なお、電源６０２と配線ＣＡＴＨＯＤＥとの間にスイッチ素子ＳＷを設けても良く、再表示回路と回路１００等との間にスイッチ素子ＳＷを有していればよい。また、スイッチ素子ＳＷ及びタイマ６２１を、図６（Ｄ）に適用しても良い。

図６（Ｆ）は、図４で示した回路１００ａ及び回路１００ｂに対し、再表示動作を行う回路の一例である。ビデオ信号により表示を行う場合は、スイッチ素子ＳＷａをオンにし、スイッチ素子ＳＷｂをオフにして、電源６０２と配線ＡＮＯＤＥａとを導通させる。一方、反転信号により表示を行う場合は、スイッチ素子ＳＷｂをオンにし、スイッチ素子ＳＷａをオフにして、電源６０２と配線ＡＮＯＤＥｂとを導通させる。このように、スイッチ素子ＳＷａとスイッチ素子ＳＷｂを有する切り替え回路により、所定期間毎にビデオ信号と反転信号とを切り替えることができる。また、図６（Ｆ）の再表示回路を、実施の形態１で示した、複数の画像を保持する半導体装置に接続しても良い。その場合、配線ＡＮＯＤＥａを奇数行の配線ＡＮＯＤＥに電気的に接続し、配線ＡＮＯＤＥｂを偶数行の配線ＡＮＯＤＥに電気的に接続することができる。

本実施の形態の再表示回路を用いることで、半導体装置から駆動回路を取り外しても表示を行うことができる。そのため、本実施の形態は、駆動回路を搭載できない半導体装置にとって極めて有効である。駆動回路が搭載できないものの一例としては、小型であるもの、軽量であるもの、電源の数に制限があるものなどが挙げられる。

なお、駆動回路５０１を取り外さない場合は、駆動回路５０１から配線ＡＮＯＤＥ、配線ＣＡＴＨＯＤＥ、配線Ｖ０、配線ＳＬに電位を供給することができるため、再表示回路を用いなくてもよい。

本実施の形態の一部又は全部は、他の実施の形態の一部又は全部と自由に組み合わせて用いることができる。

（実施の形態７）
本実施の形態では、半導体装置に対し、駆動回路と再表示回路とを切り替えて接続する場合の一例を示す。

図７（Ａ）は、半導体装置７０１と駆動回路５０１とを接続している状態である。半導体装置７０１は、図１乃至図４の回路１００又は回路１５０を有している。半導体装置７０１と駆動回路５０１とは、接続部７０２を介して接続されている。この状態で、上記書込動作、保持動作、表示動作、及び停止動作を行うことができる。接続部７０２はＦＰＣ等を有している。

図７（Ｂ）は、半導体装置７０１と再表示回路６０１とを接続している状態である。半導体装置７０１と再表示回路６０１とは、接続部７０２とを介して接続されている。この状態で、上記再表示動作を行うことができる。なお、再表示回路６０１に替えて、図６で示した他の回路を用いても良い。

このように、半導体装置７０１は、接続部７０２において、駆動回路５０１又は再表示回路６０１と電気的に接続又は遮断することができる。これにより、駆動回路５０１を取り外し、代わりに再表示回路６０１を取り付けることも可能である。

なお、図７では、半導体装置７０１と接続部７０２とを別々に記載しているが、半導体装置７０１が接続部７０２を有していても良い。

（実施の形態８）
本実施の形態では、半導体装置の一例について説明する。半導体装置は、図１乃至図４で示した回路１００又は回路１５０を有するものだけでなく、他の回路を有することができる。

図８（Ａ）の半導体装置は、表示素子８０１と、容量素子１０２と、スイッチ素子ＳＷ１と、スイッチ素子ＳＷ２と、を有する。

スイッチ素子ＳＷ１及びスイッチ素子ＳＷ２をオンにすることで、半導体装置にビデオ信号が書き込まれる。具体的には、容量素子１０２の一方の電極には、スイッチ素子ＳＷ１を介して電位Ｖｉｎが供給される。また、容量素子１０２の他方の電極には、スイッチ素子ＳＷ２を介して電位Ｖｐが供給される。そして、スイッチ素子ＳＷ１及びスイッチ素子ＳＷ２をオフにすることで、容量素子１０２の電極間には、電極間の電位差（Ｖｉｎ−Ｖｐ）が保持される。当該電位差は、ビデオ信号に応じた電圧である。

そして、表示素子１０１は、容量素子１０２に保持された電位差に応じて表示を行うことができる機能を有する。当該機能を有していれば、回路構成は特に限定されるものではない。容量素子１０２の一方の電極と電位Ｖｉｎを供給する配線との間にスイッチ素子ＳＷ１を有し、容量素子１０２の他方の電極と電位Ｖｐを供給する配線との間にスイッチ素子ＳＷ２を有していればよい。

スイッチ素子ＳＷ１及びスイッチ素子ＳＷ２としては、トランジスタを適用することができる。その場合、実施の形態１で示したトランジスタのオフ電流を低減する手段を適用することができる。

また、図８（Ａ）の半導体装置は、実施の形態１で示した停止動作のうち動作（０）、動作（１）、及び動作（３）を適用することができる。例えば、動作（０）として、スイッチ素子ＳＷ１及びスイッチ素子ＳＷ２をオフにする。スイッチ素子としてトランジスタを用いた場合、トランジスタを非導通にするような電位をゲートに供給する。次に、動作（１）として、電位Ｖｉｎ及び電位Ｖｐを、ゲートに供給した電位と同電位にする。そして、動作（３）として、半導体装置の駆動を停止させる。具体的には、半導体装置と、ビデオ信号を書き込むために用いた駆動回路とを電気的に遮断する。なお、ここで駆動回路は、電位Ｖｉｎと、電位Ｖｐと、スイッチ素子ＳＷ１及びスイッチ素子ＳＷ２のオンオフを制御する電位を供給することができる機能を有するものである。

このように、図８（Ａ）の半導体装置においても、停止動作を行うことで、容量素子１０２の電圧の変動又は電圧の消失を抑制することができる。

図８（Ｂ）の半導体装置は、図８（Ａ）の具体例である。容量素子１０２に保持された電圧に応じて、トランジスタ１０５に流れる電流を制御し、表示素子１０１にも当該電流が流れる。なお、図８（Ｂ）の回路構成をより具体的に示したものが、図１の回路１００である。図１の回路１００を適用する場合、電位Ｖｉｎが配線ＳＬから供給され、電位Ｖｐが配線Ｖ０から供給され、電位Ｖａが配線ＡＮＯＤＥから供給され、電位Ｖｃが配線ＣＡＴＨＯＤＥから供給される。なお、配線ＡＮＯＤＥとトランジスタ１０５との間にスイッチ素子を設け、表示期間また再表示期間に当該スイッチ素子の導通又は非導通を制御することで、表示又は非表示を制御してもよい。

図８（Ｃ）の半導体装置は、図８（Ｂ）の変形例である。図８（Ｂ）と同様に、容量素子１０２に保持された電圧に応じて、トランジスタ１０５に流れる電流を制御し、表示素子１０１に当該電流を流すことができる。なお、図８（Ｃ）では、保持動作の際に配線ＣＡＴＨＯＤＥとトランジスタ１０５の間に設けられたスイッチ素子ＳＷ３を非導通とする電位を供給し、再表示動作の際にスイッチ素子ＳＷ３を導通させる電位を供給すればよい。また電位Ｖｐは、配線ＣＡＴＨＯＤＥの電位Ｖｃと同電位である。

図９（Ａ）の半導体装置は、図８（Ａ）の具体例である。図９（Ａ）の半導体装置は、表示素子９０１と、容量素子１０２と、スイッチ素子ＳＷ１と、スイッチ素子ＳＷ２と、を有する。表示素子９０１としては、液晶素子又は電気泳動素子等を用いることができる。表示素子９０１の一方の電極は、容量素子１０２の一方の電極と電気的に接続されている。表示素子９０１の他方の電極は、コモン線Ｖｃｏｍに電気的に接続されている。

そして、容量素子１０２の一方の電極には、スイッチ素子ＳＷ１がオンの場合、スイッチ素子ＳＷ１を介して電位Ｖｉｎが供給される。同様に、表示素子９０１の一方の電極にも電位Ｖｉｎが供給される。容量素子１０２の他方の電極には、スイッチ素子ＳＷ２がオンの場合、スイッチ素子ＳＷ２を介して電位Ｖｃｏｍが供給される。そして、スイッチ素子ＳＷ１及びスイッチ素子ＳＷ２をオフにすることで、容量素子１０２の電極間には、電極間の電位差（Ｖｉｎ−Ｖｃｏｍ）が保持される。当該電位差は、ビデオ信号に応じた電圧である。

そして、表示素子９０１は、容量素子１０２に保持された電圧に応じて表示を行うことができる機能を有する。

図９（Ｂ）の半導体装置は、図９（Ａ）の変形例である。図９（Ａ）と異なる点は、表示素子９０１の他方の電極が、容量素子１０２の他方の電極と電気的に接続され、かつ、スイッチ素子ＳＷ２を介してコモン線Ｖｃｏｍに電気的に接続されている点である。

図９（Ｃ）の半導体装置は、図９（Ａ）の変形例である。図９（Ａ）と異なる点は、表示素子９０１の他方の電極が、スイッチ素子ＳＷ３を介してコモン線Ｖｃｏｍに電気的に接続されている点である。スイッチ素子ＳＷ３は、ビデオ信号の書込期間又は表示期間にオンにすればよい。

また、図９（Ａ）乃至図９（Ｃ）は、図８（Ａ）と同様に、停止動作のうち動作（０）、動作（１）、及び動作（３）を適用することができる。例えば、動作（０）として、スイッチ素子ＳＷ１、スイッチ素子ＳＷ２、及びスイッチ素子ＳＷ３をオフにする。スイッチ素子としてトランジスタを用いた場合、トランジスタを非導通にするような電位をゲートに供給する。次に、動作（１）として、電位Ｖｉｎ及び電位Ｖｃｏｍをゲートに供給した電位と同電位にする。そして、動作（３）として、半導体装置の駆動を停止させる。具体的には、半導体装置と、ビデオ信号を書き込むために用いた駆動回路とを電気的に遮断する。なお、ここで駆動回路は、電位Ｖｉｎと、電位Ｖｃｏｍと、スイッチ素子ＳＷ１及びスイッチ素子ＳＷ２のオンオフを制御する電位を供給することができる機能を有するものである。このように、図９（Ａ）乃至図９（Ｃ）の半導体装置においても、停止動作を行うことで、容量素子１０２の電圧の変動又は電圧の消失を抑制することができる。

上述した図８（Ａ）乃至図９（Ｃ）の半導体装置は、容量素子の一方の電極及び他方の電極がそれぞれスイッチ素子に電気的に接続されており、スイッチ素子をオフすることで容量素子の電極間の電圧を保持することができる。

スイッチ素子ＳＷ１、スイッチ素子ＳＷ２、及びスイッチ素子ＳＷ３として、トランジスタを適用することができる。その場合、実施の形態１で示したトランジスタのオフ電流を低減する手段を適用することができる。

なお、以上では、本発明を、表示素子８０１を有する半導体装置に適用する例について説明してきたが、表示素子８０１を有さない半導体装置に適用することもできる。その場合、半導体装置は、図８（Ａ）のうち容量素子１０２と、スイッチ素子ＳＷ１と、スイッチ素子ＳＷ２とを有する回路であってもよい。当該回路は例えばメモリとして用いることができる。そして、メモリは容量素子１０２に保持された電圧に応じたデータを保持することができる機能を有する。

さらに、表示素子８０１を有さない半導体装置においても、上記停止動作のうち動作（０）、動作（１）、動作（３）を行うことで、容量素子１０２に保持された電圧の変動及び電圧の消失を極力抑制することができる。

本実施の形態の一部又は全部は、他の実施の形態の一部又は全部と自由に組み合わせて用いることができる。

（実施の形態９）
本実施の形態では、半導体装置の一例について説明する。本実施の形態では、トランジスタのチャネルに適用できる酸化物半導体の例を示す。

酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい。

酸化物半導体の中でもＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物などは、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、上記Ｉｎ−Ｇａ−Ｚｎ系酸化物は、ガラス基板上に、電気的特性の優れたトランジスタを作製することが可能である。また、基板の大型化にも対応が可能である。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。

例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝１：４：４（＝１／９：４／９：４／９）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。

酸化物半導体膜は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよりも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。

酸化物半導体膜は、例えばＣＡＡＣ−ＯＳを有してもよい。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。

酸化物半導体膜は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。

なお、酸化物半導体膜が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。

なお、酸化物半導体膜は、例えば、単結晶を有してもよい。

酸化物半導体膜は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜の一例としては、ＣＡＡＣ−ＯＳ膜がある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。

ＣＡＡＣ−ＯＳ膜は、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、２θが３１°近傍のピークが現れる場合がある。２θが３１°近傍のピークは、ＩｎＧａＺｎＯ_４の結晶であれば、（００９）面に配向していることを示す。また、ＣＡＡＣ−ＯＳ膜は、例えば、２θが３６°近傍のピークが現れる場合がある。２θが３６°近傍のピークは、ＺｎＧａ_２Ｏ_４の結晶であれば、（２２２）面に配向していることを示す。ＣＡＡＣ−ＯＳ膜は、好ましくは、２θが３１°近傍にピークが現れ、２θが３６°近傍にピークが現れない。

また、例えば、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜であれば、ＸＲＤ装置を用い、ｃ軸に垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による分析を行うと、２θが５６°近傍のピークが現れる場合がある。２θが５６°近傍のピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面を示す。ここで、２θを５６°近傍で固定し、表面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、ａ軸およびｂ軸の向きが揃っている単結晶酸化物半導体の場合は６つの対称性のピークが現れるが、ＣＡＡＣ−ＯＳ膜の場合は明瞭なピークが現れない。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部の結晶性が低下することもある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である金属酸化物ターゲットを用い、スパッタリング法によって成膜する。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素、及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状又はペレット状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。

また、酸化物半導体層は、単数の金属酸化物膜で構成されているとは限らず、積層された複数の金属酸化物膜で構成されていても良い。例えば、第１乃至第３の金属酸化物膜が順に積層されている半導体膜の場合、第１の金属酸化物膜及び第３の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なくとも１つを、その構成要素に含み、伝導帯下端のエネルギーが第２の金属酸化物膜よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下、真空準位に近い酸化物膜である。さらに、第２の金属酸化物膜は、少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。

上記構成の半導体膜をトランジスタが有する場合、ゲート電極に電圧を印加することで、半導体膜に電界が加わると、半導体膜のうち、伝導帯下端のエネルギーが小さい第２の金属酸化物膜にチャネル領域が形成される。即ち、第２の金属酸化物膜とゲート絶縁膜との間に第３の金属酸化物膜が設けられていることによって、ゲート絶縁膜と離隔している第２の金属酸化物膜に、チャネル領域を形成することができる。

また、第３の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なくとも１つをその構成要素に含むため、第２の金属酸化物膜と第３の金属酸化物膜の界面では、界面散乱が起こりにくい。従って、当該界面においてキャリアの動きが阻害されにくいため、トランジスタの電界効果移動度が高くなる。

また、第２の金属酸化物膜と第１の金属酸化物膜の界面に界面準位が形成されると、界面近傍の領域にもチャネル領域が形成されるために、トランジスタの閾値電圧が変動してしまう。しかし、第１の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なくとも１つをその構成要素に含むため、第２の金属酸化物膜と第１の金属酸化物膜の界面には、界面準位が形成されにくい。よって、上記構成により、トランジスタの閾値電圧等の電気的特性のばらつきを、低減することができる。

また、金属酸化物膜間に不純物が存在することによって、各膜の界面にキャリアの流れを阻害する界面準位が形成されることがないよう、複数の酸化物半導体膜を積層させることが望ましい。積層された金属酸化物膜の膜間に不純物が存在していると、金属酸化物膜間における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリアがトラップされるか、あるいは再結合により消滅してしまうからである。膜間における不純物を低減させることで、主成分である一の金属を少なくとも共に有する複数の金属酸化物膜を、単に積層させるよりも、連続接合（ここでは特に伝導帯下端のエネルギーが各膜の間で連続的に変化するＵ字型の井戸構造を有している状態）が形成されやすくなる。

連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０^−７Ｐａ乃至１×１０^−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体が逆流しないようにしておくことが好ましい。

高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみならず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素ガスやアルゴンガスの露点を、−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。

例えば、第１の金属酸化物膜または第３の金属酸化物膜は、アルミニウム、シリコン、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを、第２の金属酸化物膜よりも高い原子数比で含む酸化物膜であればよい。具体的に、第１の金属酸化物膜または第３の金属酸化物膜として、第２の金属酸化物膜よりも上述の元素を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物膜を用いると良い。前述の元素は酸素と強く結合するため、酸素欠損が酸化物膜に生じることを抑制する機能を有する。よって、上記構成により、第１の金属酸化物膜または第３の金属酸化物膜を、第２の金属酸化物膜よりも酸素欠損が生じにくい酸化物膜にすることができる。

なお、第１の金属酸化物膜及び第３の金属酸化物膜の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、第２の金属酸化物膜の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下であり、さらに好ましくは３ｎｍ以上５０ｎｍ以下である。

３層構造の半導体膜において、第１の金属酸化物膜乃至第３の金属酸化物膜は、非晶質または結晶質の両方の形態を取りうる。ただし、チャネル領域が形成される第２の金属酸化物膜が結晶質であることにより、トランジスタに安定した電気的特性を付与することができるため、第２の金属酸化物膜は結晶質であることが好ましい。

本実施の形態で示した酸化物半導体を、他の実施の形態で示したトランジスタに適用することで、新規な半導体装置を提供することできる。また、半導体装置の信頼性又は特性を向上させることができる。特に、他の実施の形態で示した第１のトランジスタ１０３及び第２のトランジスタ１０４に適用することで、トランジスタのオフ電流を極めて小さくすることができる。

本実施の形態の一部又は全部は、他の実施の形態の一部又は全部と自由に組み合わせて用いることができる。

（実施の形態１０）
本実施の形態では、半導体装置の一例について説明する。図１０（Ａ）及び図１０（Ｂ）は半導体装置の一例である。

図１０（Ａ）の半導体装置は、ボトムゲート構造のトランジスタを有している。基板１００１の上方の導電層１００２と、導電層１００２の上方の絶縁膜１００３と、絶縁膜１００３の上方の半導体層１００４と、半導体層１００４に電気的に接続された導電層１００５及び導電層１００６と、を有する。また、半導体層１００４の上方の絶縁膜１００７を有していても良い。なお、チャネルエッチ型のトランジスタとしても良く、チャネル保護型のトランジスタとしても良い。チャネル保護型とする場合は、半導体層１００４のチャネル形成領域に接するように絶縁膜を設ければよい。

図１０（Ｂ）の半導体装置は、トップゲート構造のトランジスタを有している。基板１００１の上方の半導体層１００４と、半導体層１００４の上方の絶縁膜１００３と、絶縁膜１００３の上方の導電層１００２と、導電層１００２の上方の絶縁膜１００８と、絶縁膜１００８の上方の導電層１００５及び導電層１００６とを有する。導電層１００５及び導電層１００６は、絶縁膜１００３及び絶縁膜１００８のコンタクトホール（開口ともいう）を介して、半導体層１００４と電気的に接続されている。

基板１００１は、ガラス基板、プラスチック基板、セラミックス基板などを用いることができる。また、酸化シリコン膜や窒化シリコン膜などの絶縁膜を表面に形成したシリコン基板やステンレスに代表される金属基板を用いても良い。勿論、石英基板を用いることも可能である。特に、プラスチック等を用いることで可撓性を有する半導体装置を作成することができる。

半導体層１００４は、酸化物半導体を有することが好ましい。酸化物半導体については、実施の形態９で説明した構成を採用することができる。なお、半導体層１００４としては、酸化物半導体以外に、元素周期表における第１４族の半導体（シリコンなど）を含有する半導体、有機半導体、化合物半導体等の様々な半導体を用いることができる。また、非晶質半導体、微結晶半導体、多結晶半導体、又は単結晶半導体等を用いることができる。

絶縁膜１００３は、ゲート絶縁膜としての機能を有する。絶縁膜１００３の材料としては、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン等を用いることができる。また、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化アルミニウム、酸化マグネシウム、酸化タンタル、酸化セリウム、酸化ネオジム等を用いても良い。また、上記材料を有する絶縁膜を複数積層してもよい。なお、絶縁膜１００７、絶縁膜１００８についても、上記材料を有する絶縁膜の単層または積層を用いることができる。

導電層１００２は、ゲート電極としての機能を有する。また、導電層１００５は、ソース電極又はドレイン電極の一方としての機能を有する。また、導電層１００６は、ソース電極又はドレイン電極の他方としての機能を有する。また、図１０（Ａ）において、トランジスタのチャネル長方向において、導電層１００２の幅は、半導体層１００４の幅より大きくてもよい。その場合、導電層１００２が遮光層として機能し、導電層１００２側から半導体層１００４への光照射を抑制することができる。特に、酸化物半導体を有する半導体層は、光照射により電気特性が劣化する可能性があるため、遮光層を設けることは有効である。また、図１０（Ｂ）において、半導体層１００４の下方に遮光層を設けることも有効である。

導電層１００２、導電層１００５、導電層１００６としては、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）のうち、一つまたは複数の元素を用いて形成すればよい。または、上記元素を有する化合物若しくは合金を用いて形成してもよい。化合物としては、例えば、Ｉｎ−Ｓｎ系酸化物（ＩＴＯ）、Ｉｎ−Ｚｎ系酸化物、酸化珪素を含むＩｎ−Ｓｎ系酸化物、酸化亜鉛（ＺｎＯ）等の透光性を有する材料を用いてもよい。また、合金として、アルミネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）、モリブデンニオブ（Ｍｏ−Ｎｂ）など）等を用いてもよい。

また、導電層１００２、導電層１００５、導電層１００６として、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物、窒素を含むＩｎ−Ｓｎ系酸化物、窒素を含むＩｎ−Ｇａ系酸化物、窒素を含むＩｎ−Ｚｎ系酸化物、窒素を含むＳｎ系酸化物、窒素を含むＩｎ系酸化物、金属窒化物膜（窒化インジウム膜、窒化亜鉛膜、窒化タンタル膜、窒化タングステン膜など）を用いてもよい。これらの材料は、５電子ボルト以上の仕事関数を有し、ゲート電極として用いることでトランジスタのしきい値電圧をプラスにすることができ、ノーマリーオンになることを抑制することができる。また、ソース電極又はドレイン電極と、半導体層１００４とが同じ材料を有することで、ソース電極又はドレイン電極と半導体層１００４との界面を安定化させることができる。

以下、図１０（Ａ）の半導体装置の作製方法の一例について説明する。

基板１００１の上方に導電層１００２（これと同じ層の導電層も含む）を形成する。導電層１００２はテーパ形状としてもよく、例えばテーパ角を１５°以上７０°以下とすればよい。ここで、テーパ角とは、テーパ形状を有する層の側面と、当該層の底面との間の角度を指す。

次に、導電層１００２の上方に、ＣＶＤ法、スパッタリング法等により絶縁膜１００３を形成する。後に形成される半導体層１００４が酸化物半導体を有する場合、絶縁膜１００３のうち半導体層１００４と接する領域は、酸素を有することが好ましい。特に、化学量論的組成よりも過剰に酸素を有する領域（酸化過剰領域ともいう）を有することが好ましい。酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１００３を形成すればよい。また、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いて酸素を注入しても良い。絶縁膜１００７、絶縁膜１００８についても同様に酸素過剰領域を設けることができる。

次いで、絶縁膜１００３の上方に、半導体層１００４となる半導体膜を成膜する。半導体の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。

なお、絶縁膜１００３及び半導体膜は、大気開放せずに連続的に成膜することが好ましい。連続的に行うことで、半導体膜表面への水素又は水素化合物の付着（例えば、吸着水など）を防止することができるため、不純物の混入を抑制することができる。

なお、半導体膜として酸化物半導体をスパッタリング法により成膜する場合、スパッタリングターゲットは多結晶、且つ、相対密度（充填率）の高いものを用いる。また、成膜時のスパッタリングターゲットは十分冷やして室温とし、被成膜基板の被成膜面は、室温以上に高め、成膜チャンバー内に水分や水素がほとんどない雰囲気下で酸化物半導体を有する半導体膜の成膜を行う。

スパッタリングターゲットは高密度であるほど好ましい。スパッタリングターゲットの密度が高いことで成膜される膜密度も高くすることができる。具体的には、ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上、さらに好ましくは９９．９％以上とする。なお、スパッタリングターゲットの相対密度とは、スパッタリングターゲットと同一組成の材料の気孔のない状態における密度との比をいう。

スパッタリングターゲットは、不活性ガス雰囲気（窒素または希ガス雰囲気）下、真空中または高圧雰囲気中で焼成を行うことが好ましい。焼成方法として常圧焼成法、加圧焼成法等を適宜用いて得られる多結晶ターゲットを用いる。加圧焼成法としては、ホットプレス法、熱間等方加圧（ＨＩＰ：Ｈｏｔ Ｉｓｏｓｔａｔｉｃ Ｐｒｅｓｓｉｎｇ）法、放電プラズマ焼結法、又は衝撃法を適用することが好ましい。焼成の最高温度はスパッタリングターゲット材料の焼結温度により選択するが、１０００℃乃至２０００℃程度とするのが好ましく、１２００℃乃至１５００℃とするのがより好ましい。また、最高温度の保持時間は、スパッタリングターゲット材料により選択するが、０．５時間乃至３時間とするのが好ましい。

Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を成膜する場合、スパッタリングターゲットは、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のターゲットや、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のターゲットを用いる。

また、成膜チャンバー内に残存する不純物を低減することも緻密な膜を得る上で重要である。成膜チャンバー内の背圧（到達真空度：反応ガスを導入する前の真空度）を５×１０^−３Ｐａ以下、好ましくは６×１０^−５Ｐａ以下とし、成膜時の圧力を２Ｐａ未満、好ましくは０．４Ｐａ以下とする。背圧を低くすることで成膜チャンバー内の不純物を低減する。

また、成膜チャンバー内に導入するガス、即ち、成膜時に用いるガス中の不純物を低減することも緻密な膜を得る上で重要である。また、成膜ガス中の酸素割合を高め、電力を最適化することが重要である。成膜ガス中の酸素割合（上限は酸素１００％）を高め、電力を最適化することによって成膜時のプラズマダメージを軽減することができる。そのため、緻密な膜を得やすくなる。

また、半導体膜の成膜前または成膜中には成膜チャンバー内の水分量などを監視（モニター）するため、四重極型質量分析計（以下、Ｑ−ｍａｓｓと呼ぶ）を常に作動させた状態で成膜を行うことが好ましい。

例えば、スパッタリング装置の成膜チャンバー内に供給する成膜ガスとして、水素、水、水酸基又は水素化物など（以下、水素などという）の不純物が除去された高純度の希ガスと酸素の混合ガス、又は酸素を用いる。

なお、成膜後の半導体膜に、脱水化又は脱水素化処理のための熱処理を適宜行ってもよい。また、脱水化又は脱水素化処理を行った半導体膜に、酸素を供給してもよい。このように、酸化物半導体を有する半導体膜中において、水素などの不純物を極力低減し、且つ、酸素を高純度に含ませるようにすることが好ましい。

次いで、半導体膜を、フォトリソグラフィ法を用いたエッチング処理によって島状の半導体層１００４に加工する。

次いで、半導体層１００４の上方に導電膜を形成し、これを加工して導電層１００５及び導電層１００６（これと同じ層の導電層も含む）を形成する。

次に、絶縁膜１００７を、ＣＶＤ法、スパッタリング法などにより形成する。特に、半導体層１００４が酸化物半導体を有する場合、酸素を有する絶縁膜１００７を形成することが好ましい。半導体層１００４に接するように、酸素を有する絶縁膜１００７を形成することで、半導体層１００４に酸素を供給することが可能となる。また、酸素を有する絶縁膜１００７を複数積層して設けることは有効である。積層することで供給する酸素の量を増やすことができる。

例えば、絶縁膜１００７の作製方法としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を３０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成してもよい。上記条件として成膜することで、酸素が拡散しやすい絶縁膜を形成することができる。

また、酸素を有する絶縁層を成膜後、大気開放せずにプラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２５０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ^２以上０．５Ｗ／ｃｍ^２以下、さらに好ましくは０．２６Ｗ／ｃｍ^２以上０．３５Ｗ／ｃｍ^２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成してもよい。当該条件にて成膜することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、成膜される酸化シリコン膜又は酸化窒化シリコン膜中における酸素含有量が化学量論比よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸素を含む絶縁層を形成することができる。

本実施の形態の半導体装置を、他の実施の形態のトランジスタとして適用することができる。

本実施の形態の一部又は全部は、他の実施の形態の一部又は全部と自由に組み合わせて用いることができる。

（実施の形態１１）
本実施の形態では、半導体装置の一例について説明する。図１１（Ａ）は、半導体装置の平面図（レイアウトともいう）である。図１１（Ｂ）は、図１１（Ａ）のＡ−Ｂにおける断面図である。

図１１（Ａ）は、図１の回路１００のレイアウトであり、第１のトランジスタ１０３と、第２のトランジスタ１０４と、第３のトランジスタ１０５と、容量素子１０２とが示されている。また、導電層１００２は配線ＧＬを示し、導電層１１０５は配線ＳＬを示し、導電層１００５は配線Ｖ０を示し、導電層１１１２は配線ＡＮＯＤＥを示し、導電層１１５０は表示素子１０１の一方の電極を示している。なお、図１１（Ｂ）では、表示素子１０１の他方の電極は示していない。当該他方の電極は、回路１００の全面を覆うように設けることができる。

また、導電層１００２と、導電層１１０２と、導電層１１１２とは、同層に設けられており、導電膜から同一の工程を経て形成されたものある。また、導電層１００５と、導電層１１０５と、導電層１１１５と、導電層１００６と、導電層１１０６とは、同層に設けられており、導電膜から同一の工程を経て形成されたものである。

また、第１のトランジスタ１０３の半導体層１１０４と、第２のトランジスタ１０４の半導体層１００４と、第３のトランジスタ１０５の半導体層１１１４とは、同層に設けられており、半導体膜から同一の工程を経て形成されたものである。また、半導体層１００４と半導体層１１１４とは、連続した一つの層（一続きの層ともいう）であっても良く、別々の層であっても良い。また、容量素子１０２は半導体層を有していても良く、その場合、容量素子１０２の半導体層と、半導体層１００４及び半導体層１１１４の一方又は両方とは、一続きの層であっても良い。

半導体層１１０４は、導電層１１０６を介して導電層１１０２と電気的に接続されている。また、導電層１１０６は、コンタクトホール１１７０を介して導電層１１０２と電気的に接続されている。

また、半導体層１００４は、導電層１００６を介して導電層１１５０及び半導体層１１１４と電気的に接続されている。また、導電層１００６は、コンタクトホール１１７１を介して導電層１１５０と電気的に接続されている。

また、半導体層１１１４は、導電層１１１５を介して導電層１１１２と電気的に接続されている。また、導電層１１１５は、コンタクトホール１１７２を介して導電層１１１２と電気的に接続されている。

なお、コンタクトホール１１７１は、導電層１１０２と重なる位置に設けることで、容量素子１０２の面積を広くすることができる。

また、導電層１００２と導電層１１１２とは、回路１００内において交差しないように設けることが好ましい。導電層１１１２は、導電層１１０５及び導電層１００５と、回路１００内において交差するように設けることが好ましい。

また、導電層１００２は、導電層１１０５の一部に沿うように設けられた第１の領域と、第１の領域より幅が広い第２の領域とを有する。当該第２の領域を第１のトランジスタ１０３のゲート電極として用いることができる。その場合、第２の領域の幅方向を第１のトランジスタのチャネル長方向とすることで、チャネル長を大きくすることができる。

また、導電層１００２は、導電層１００５に沿うように設けられた第３の領域と、第３の領域より幅が広い第４の領域を有する。当該第４の領域を第２のトランジスタ１０４のゲート電極として用いることができる。その場合、第４の領域の幅方向を第２のトランジスタ１０４のチャネル長方向とすることで、チャネル長を大きくすることができる。

また、導電層１１０２は、導電層１００６と重なる第５の領域と、第５の領域と連続した第６の領域とを有する。当該第５の領域を容量素子１０２の一方の電極として用い、当該第６の領域を第３のトランジスタ１０５のゲート電極として用いることができる。

以上の構成を採用することで、工程数を削減又はレイアウト性を向上させることができる。

図１１（Ｂ）は、図１１（Ａ）のＡ−Ｂにおける断面図である。図１１（Ｂ）において、基板１００１の上方に設けられた導電層１００２と、絶縁膜１００３と、半導体層１００４と、導電層１００５と、導電層１００６と、絶縁膜１００７とは、図１０（Ａ）と同様である。

図１１（Ｂ）では、更に、絶縁膜１００７の上方の絶縁膜１１０１と、絶縁膜１１０１の上方の導電層１１５０と、導電層１１５０の上方の絶縁膜１１０３と、導電層１１５０の上方の有機化合物を有する層１１４０と、有機化合物を有する層１１４０の上方の導電層１１６０と、を有する。導電層１１５０は、絶縁膜１００７及び絶縁膜１１０１に設けられたコンタクトホールを介して導電層１００６と電気的に接続されている。絶縁膜１００８は、有機物を有する層であり、平坦性を有している。なお、絶縁膜１００８は設けなくても良い。また、絶縁膜１１０３は、有機物を有する層であり、導電層１１５０の端部を覆うように設けられている。絶縁膜１１０３は、土手（バンクともいう）として機能を有する。

有機化合物を有する層１１４０は、表示素子１０１の発光層としての機能を有する。発光層は様々なＥＬ材料を用いて形成することができる。電子輸送層、電子注入層、正孔輸送層、正孔注入層等を有していても良い。カラー表示をする場合、赤色表示を行う発光層、緑色表示を行う発光層、及び青色表示を行う発光層をそれぞれ設ければよい。また、白色表示を行う発光層を複数設け、一の発光層を赤色のカラーフィルタと重ねて赤色表示を行い、他の一の発光層を緑色のカラーフィルタと重ねて緑色表示を行い、また他の一の発光層を青色のカラーフィルタと重ねて青色表示を行うようにしてもよい。

導電層１１５０は、表示素子１０１の一方の電極（画素電極ともいう）としての機能を有する。導電層１１５０の材料は、導電層１００２の材料として挙げたものの中から適宜選択することができる。特に、導電層１１５０側に発光する場合は、ＩＴＯなど透光性を有する材料を用いて形成することが好ましい。また、導電層１１５０を薄く加工し透光性を有する層としても良い。

導電層１１６０は、表示素子１０１の他方の電極（共通電極ともいう）としての機能を有する。導電層１１６０の材料は、導電層１００２の材料として挙げたものの中から適宜選択することができる。特に、導電層１１６０側に発光する場合は、ＩＴＯなど透光性を有する材料を用いて形成することが好ましい。また、導電層１１６０を薄く加工し透光性を有する層としても良い。

なお、導電層１１５０側及び導電層１１６０側の両方から発光する構成としてもよく、その場合、導電層１１５０及び導電層１１６０は、いずれも透光性を有する材料を用いて形成することが好ましい。

図１２（Ａ）は、図１１（Ｂ）の変形例である。図１２（Ａ）において、図１１（Ｂ）と異なる点は、表示素子１０１の導電層１１５０と有機化合物を有する層１１４０との間に導電層１２０１を有する点である。

導電層１２０１を有することで、導電層１１５０と有機化合物を有する層１１４０との間の間隔を制御することができる。当該間隔を制御することで、光の共振効果を利用した微小光共振器（マイクロキャビティ）構造を有する表示素子１０１とすることができる。当該間隔は、表示する画素の色又は発光波長によって変更しても良い。例えば、赤表示する画素の導電層１２０１の膜厚Ｔｒ＞緑表示する画素の導電層１２０１の膜厚Ｔｇ＞青表示する画素の導電層１２０１の膜厚Ｔｂとすることは有効である。当該間隔を制御する手段としては、導電層１２０１の膜厚を変化させること、導電層１２０１を複数の導電層の積層構造とすることなどが挙げられる。なお、導電層１２０１は、透光性を有する材料を用いて形成することが好ましい。

なお、導電層１２０１は、導電層１１６０と有機化合物を有する層１１４０との間に設けてもよい。

図１２（Ｂ）は、図１１（Ｂ）の変形例である。図１２（Ｂ）において、図１１（Ｂ）と異なる点は、絶縁膜１１０１の上方の導電層１２０４と、導電層１２０４の上方の絶縁膜１２０３とを有する点である。すなわち、導電層１００６は、導電層１２０４を介して導電層１１５０と電気的に接続されている。また、導電層１２０４は、絶縁膜１１０１及び絶縁膜１００７の第１のコンタクトホールを介して導電層１００６と電気的に接続されている。また、導電層１１５０は、絶縁膜１２０３の第２のコンタクトホールを介して導電層１２０４と電気的に接続されている。第１のコンタクトホールと第２のコンタクトホールとは少なくとも一部が重なっていることが好ましい。

図１２（Ｃ）は、基板１００１と対向する基板１２１０の一例を示した図である。基板１２１０は、赤色のカラーフィルタ１２１１と、緑色のカラーフィルタ１２１２と、青色のカラーフィルタ１２１３とを有する。例えば、すべての画素において表示素子１０１が同じ色（例えば白色）の発光を行う場合、各色のカラーフィルタを図１１（Ａ）の回路１００と重なる位置に設けることで、所望の色を表現することができる。なお、図１２（Ｃ）は、導電層１１６０側に発光を行う場合の一例である。導電層１１５０側に発光を行う場合は、基板１００１にカラーフィルタを設けても良い。その場合、カラーフィルタは、基板１００１と絶縁膜１００３との間に設ける構成、導電層１００５と導電層１１５０との間に設ける構成等を採用することができる。

なお、基板１２１０は、ガラス基板、プラスチック基板、セラミックス基板などを用いることができる。また、酸化シリコン膜や窒化シリコン膜などの絶縁膜を表面に形成したシリコン基板やステンレスに代表される金属基板を用いても良い。勿論、石英基板を用いることも可能である。

図１３（Ａ）は、表示素子１０１として液晶素子を用いた場合の一例である。液晶素子は、導電層１１５０と、導電層１１６０と、それらの間の液晶層１３０１とを有している。図１３（Ａ）における表示素子１０１及びトランジスタ１０４を、それぞれ図９における表示素子９０１及びスイッチ素子ＳＷ１として適用することができる。

なお、導電層１１６０は、基板１２１０に設けられている。また、基板１２１０には、図１２（Ｃ）のようなカラーフィルタを設けても良い。また、基板１００１と基板１２１０との間隔を保持する機能を有するスペーサを、両基板の間に設けても良い。

また、液晶素子を用いた半導体装置としては、透過型の半導体装置、反射型の半導体装置、又は半透過型の半導体装置が挙げられる。光源となるバックライト等を設けても良い。

また、液晶素子は、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。

図１３（Ｂ）に、図１３（Ａ）の変形例を示す。容量素子１０２として、半導体層１００４と同層の半導体層１３０４を用いる例である。容量素子１０２は、導電層１１０２と、半導体層１３０４とを有していても良い。また、容量素子１０２は、導電層１１０２と、半導体層１３０４と、導電層１００６とを有していても良い。また、容量素子１０２は、半導体層１３０４と、導電層１３５１とを有していても良い。導電層１３５１は、導電層１１５０と同層に設けることができる。半導体層１３０４の材料として酸化物半導体を用いることで、透光性を有する容量素子１０２を形成することができる。容量素子１０２の誘電体層としては、絶縁膜１００３、絶縁膜１００７、又は絶縁膜１１０１を用いることができる。半導体層１００４と半導体層１３０４とは、連続した一つの層であっても良く、別々の層であっても良い。

図１３（Ｃ）に、図１３（Ａ）の変形例を示す。容量素子１０２として、導電層１１５０を用いる例である。容量素子１０２は、導電層１００２と同層の導電層１３０２と、導電層１１５０を有していても良い。また、図示はしていないが、容量素子１０２は、導電層１００６と同層の導電層と、導電層１１５０とを有していても良い。

上記のような容量素子の構成を採用することで、容量値を大きくすることができ、保持能力を向上させることができる。本発明における回路構成又は停止動作等と組み合わせて用いることは、半導体装置のデータ保持能力を向上させるうえで極めて有効である。

図１４は、表示素子１０１として電気泳動素子を用いた例である。電気泳動素子は、導電層１１５０と導電層１１６０との間に表示層１４０１を有する。そして、表示層１４０１は、溶媒又は溶質に分散された複数のマイクロカプセル１４０２を有する。マイクロカプセル１４０２は、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを有する。マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。なお、表示層１４０１を、マイクロカプセル１４０２を有する層とも呼ぶ。

なお、図１３（Ｂ）、図１３（Ｃ）で示した容量素子１０２の一例を、図１１、図１２のような発光素子を有する半導体装置、又は、図１４のような電気泳動素子を有する半導体装置において適用しても良い。

本実施の形態の一部又は全部は、他の実施の形態の一部又は全部と自由に組み合わせて用いることができる。

（実施の形態１２）
本実施の形態では、半導体装置に対し、駆動回路と再表示回路とを切り替えて接続する場合の一例を示す。図７で示した切り替えの例をより具体的に説明する。

図１５（Ａ）は、駆動回路５０１を有する部材１５０１に、半導体装置７０１が設けられた状態である。この状態において、図７で示した接続部７０２（図１５では省略）を介して、半導体装置７０１と駆動回路５０１とが電気的に接続されている。そして、半導体装置７０１に、駆動回路５０１からビデオ信号が書き込まれる。

そして、保持期間において、半導体装置７０１と駆動回路５０１とを遮断した後、半導体装置７０１から部材１５０１を取り外す。

図１５（Ｂ）は、取り外された半導体装置７０１を、再表示回路６０１を有する部材１５０２に設ける前の状態と設けた後の状態とを示している。

再表示回路６０１は駆動回路５０１に比べて小型、軽量、又は安価であるため、部材１５０２を用いた表示デバイスは、部材１５０１を用いた表示デバイスに比べて小型化、軽量化、又は低コスト化が可能である。また、再表示回路６０１は駆動回路５０１に比べて電源の数が少ないため、消費電力を低減することができる。部材と半導体装置７０１との組を表示デバイスと呼んでいるが、表示デバイス全体を半導体装置と呼ぶ場合もある。

図１５（Ｃ）は、図１５（Ｂ）の変形例であり、曲面を有する部材１５０３に半導体装置７０１を適用した例である。部材１５０３には、再表示回路６０１が設けられている。なお、部材１５０３は、湾曲した状態を常時維持しているものを適用することができる。また、部材１５０３は、可撓性（柔軟性ともいう）を有し、平坦な状態から湾曲した状態に変形可能なものでもよい。そのため、半導体装置７０１も可撓性を有する基板を用いて作製されることが好ましい。可撓性を有する部材１５０３又は基板としては、プラスチック基板等が挙げられる。

図１５（Ｄ）は、図１５（Ｃ）の変形例である。再表示回路６０１が設けられた部材１５０３に、複数の半導体装置７０１を設けることができる。半導体装置７０１を、付箋又は切手などのように部材１５０３に張り付けることができる。部材１５０３に一つの再表示回路６０１を設けるだけで、複数の半導体装置７０１を設けることができる。

図１５（Ｅ）は、図１５（Ｄ）の変形例である。部材１５０３に、再表示回路６０１が設けられた半導体装置７０１を設けることができる。図１５（Ｄ）と同様に、半導体装置７０１を、付箋又は切手などのように部材１５０３に張り付けることができる。なお、部材１５０３は、再表示回路６０１や接続配線等が不要であるため、部材１５０３の適用範囲が大幅に向上する。

また、部材１５０２又は部材１５０３にセンサを設け、センサからの信号に応じて、半導体装置７０１の表示、非表示、表示の点滅、又は画像の切り替え等を行っても良い。センサとしては、例えば、加速度センサ、角度センサ、温度センサ、又は光センサ等が挙げられ、センサによって、表示デバイスの動きや、周囲の温度、又は入射光の強度等を検出することができる。

また、バックライト等の光源を用いる表示デバイスの場合、半導体装置７０１に光源を設けてもよく、部材１５０２又は部材１５０３に光源を設けても良い。

本実施の形態の一部又は全部は、他の実施の形態の一部又は全部と自由に組み合わせて用いることができる。

（実施の形態１３）
本実施の形態では、図１５（Ｂ）乃至図１５（Ｅ）に示したような、再表示動作を行う表示デバイスについての実用例を示す。

図１６は、図１５（Ｃ）で示した表示デバイスの一例である。表示デバイスは、曲面を有する部材１５０３と、再表示回路６０１と、半導体装置７０１とを有する。部材１５０３は、矢印１６０１の方向に曲げることができる。例えば、部材１５０３を腕や足等に装着することができる。

図１７（Ａ）は、図１５（Ｂ）で示した表示デバイスの一例である。表示デバイスは、部材１５０２と、再表示回路６０１と、半導体装置７０１とを有する。表示デバイスは、例えば、フォトフレームとして利用することができる。

図１７（Ｂ）は、図１５（Ｃ）で示した表示デバイスを、電車又はバス等の乗り物に適用した例である。部材１５０３しては、乗り物の内壁、窓、つり革、座席、又は天井等を利用することができ、それらに再表示回路６０１が設けられている。半導体装置７０１としては、内壁等に設けられた広告又は中刷り広告等が挙げられる。

本発明の一態様は、上記の例に限定されるものでなく、チケット、ポスター、又はカレンダーなど、長期間同じ情報を表示しているものの代替として好適である。また、半導体装置７０１は、駆動回路を取り付けるだけでデータの書き換えを行うことができるため、ポスターや広告等の張り替えの作業に要する時間を大幅に短縮することができる。

本実施の形態の一部又は全部は、他の実施の形態の一部又は全部と自由に組み合わせて用いることができる。

（実施の形態１４）
本実施の形態では、実際に試作した半導体装置における書込動作、保持動作、停止動作、及び再表示動作について説明する。

＜試作１＞
試作した半導体装置は、回路構成として図１の回路１００をマトリクス状に配置した回路１５０を採用し、回路レイアウトとして図１１を採用した。そして表示素子１０１は有機ＥＬ素子とし、容量素子１０２は容量値３５ｆＦとした。また、第１のトランジスタ１０３のサイズはＬ／Ｗ＝４μｍ／４μｍ、第２のトランジスタ１０４のサイズはＬ／Ｗ＝４μｍ／６μｍ、第３のトランジスタ１０５のサイズはＬ／Ｗ＝５μｍ／７μｍとし、いずれも酸化物半導体を有するトランジスタとした。

試作した半導体装置に対し駆動回路からビデオデータを書き込み（配線ＧＬ＝２０Ｖ、配線ＳＬ＝ビデオデータに基づく電位、配線Ｖ０＝０Ｖ、配線ＡＮＯＤＥ＝１０Ｖ、配線ＣＡＴＨＯＤＥ＝０Ｖとした）、表示を行った後、以下の停止動作を行った。まず、動作（０）として、駆動回路から配線ＧＬに０Ｖを供給し、第１のトランジスタ１０３と第２のトランジスタ１０４とを共に非導通とした。次に、動作（１）として、駆動回路から配線ＳＬ及び配線Ｖ０に３．３Ｖを供給し、配線ＳＬ及び配線Ｖ０を配線ＧＬより高い電位とした。次いで、動作（２）として、駆動回路から配線ＡＮＯＤＥに０Ｖを供給し、配線ＧＬと同電位とした。そして、動作（３）として、半導体装置から駆動回路を取り外した。なお、駆動回路としては、図５（Ａ）乃至（Ｃ）の駆動回路５０１、第１の回路５０２、第２の回路５０３を用いた。

駆動回路を取り外して電源を供給しない状態で半導体装置を１日保持した後、再表示回路を接続した。再表示回路としては、図６（Ｃ）で示したものを用いた。そして、配線ＡＮＯＤＥに１０Ｖ、配線ＧＬに０Ｖ、配線ＳＬに３．３Ｖ、配線Ｖ０に３．３Ｖを供給したところ、書き込み時の表示を再現することができた。従来の有機ＥＬ素子を用いた半導体装置では、駆動回路を取り外した場合又は駆動を停止した場合、数秒もデータが維持できないことから、本発明の回路構成又は動作方法の有効性を実証することができた。そして、表示したまま保持したところ、１時間程度で外周部において表示が暗くなる現象が確認された。このように、上記の条件では１時間程度表示の保持が可能であったが、例えば上述したようなトランジスタのオフ電流を小さくする手段、容量素子の容量値を増やす手段を適用することで、データをより長く保持することが可能であると認められる。

＜試作２＞
また、上記と異なる条件で停止動作及び再表示動作を行った結果を以下に示す。上記と異なる点は、停止動作の動作（０）として配線ＧＬに−５Ｖを供給し、再表示動作の際に配線ＧＬに−５Ｖを供給した点である。その他は、試作１と全く同様の回路構成及び動作方法を採用した。

この条件で再表示した状態を保持したところ、２時間程度で外周部において表示が暗くなる現象が確認された。すなわち、試作２では試作１より１時間程度長く表示を行うことができた。

本実施の形態の一部又は全部は、他の実施の形態の一部又は全部と自由に組み合わせて用いることができる。

上記実施の形態で開示した表示装置を用いて、腕や足などの身体に装着可能な電子機器の一例としてウェアラブル機器２０００を作製した。図１８（Ａ）に、作製したウェアラブル機器２０００の外観写真を示す。また、図１８（Ｂ）に、作製したウェアラブル機器２０００の側面写真を示す。また、図１８（Ｃ）に、作製したウェアラブル機器２０００の背面写真を示す。

ウェアラブル機器２０００は、ベース基板２００１、二次電池２００２、制御基板２００３、表示装置２００４、カバー２００５を有する。具体的には、ベース基板２００１上に二次電池２００２を有し、二次電池２００２上に制御基板２００３を有し、制御基板２００３上に表示装置２００４、およびカバー２００５を有している。また、ウェアラブル機器２０００はワイヤレス充電のためのアンテナ（図示せず。）を有し、Ｑｉ規格によるワイヤレス充電を行うことができる。

本実施例に示すウェアラブル機器２０００は、ベース基板２００１を、透光性を有するプラスチック基板で形成したため、ウェアラブル機器２０００の背面側から二次電池２００２が視認できる（図１８（Ｃ）参照。）。また、ベース基板２００１は可撓性を有している。よって、ベース基板２００１は、容易に湾曲させることができる。なお、ベース基板２００１としてプラスチック以外の材料を用いることもできる。

二次電池２００２は、ラミネート柔軟構造を有する二次電池２００２であり、可撓性を有している。よって、二次電池２００２は、容易に湾曲させることができる。例えば、二次電池２００２を、ベース基板２００１の形状に沿って湾曲させることができる。

図１９に、制御基板２００３の外観写真を示す。制御基板２００３は、スリット２２１１を有するＦＰＣ２２０１上に、Ｂｌｕｅｔｏｏｔｈ（登録商標。ＩＥＥＥ８０２．１５．１に同じ。）規格の通信装置２１０１、マイコン２１０２、記憶装置２１０３、ＦＰＧＡ２１０４、ＤＡコンバータ２１０５、充電制御ＩＣ２１０６、レベルシフタ２１０７を設けた構成を有する。また、制御基板２００３は、入出力コネクタ２１０８を介して表示装置２００４と接続する。また、ＦＰＣ２２０１にスリット２２１１を設けることにより、ＦＰＣ２２０１を用いた制御基板２００３の可撓性を高めている。

表示装置２００４は、上記実施の形態に示した表示装置を用いている。また、表示装置２００４を構成する基板に可撓性を有する基板を用いているため、表示装置２００４を容易に湾曲させることができる。

本実施例に示すウェアラブル機器２０００は、装着部位の形状に合わせて繰り返し変形することができる。

１００ 回路
１０１ 表示素子
１０２ 容量素子
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１１１ 保護回路
１１２ トランジスタ
１１３ トランジスタ
１１４ 配線
１１５ 配線
１２１ 保護回路
１２２ トランジスタ
１２３ トランジスタ
１２４ 配線
１２５ 配線
１５０ 回路
５０１ 駆動回路
５０２ 回路
５０３ 回路
６０１ 再表示回路
６０２ 電源
６０３ 変換回路
６１１ 再表示回路
６２１ タイマ
７０１ 半導体装置
７０２ 接続部
８０１ 表示素子
９０１ 表示素子
１００１ 基板
１００２ 導電層
１００３ 絶縁膜
１００４ 半導体層
１００５ 導電層
１００６ 導電層
１００７ 絶縁膜
１００８ 絶縁膜
１１０１ 絶縁膜
１１０２ 導電層
１１０３ 絶縁膜
１１０４ 半導体層
１１０５ 導電層
１１０６ 導電層
１１１２ 導電層
１１１４ 半導体層
１１１５ 導電層
１１４０ 層
１１５０ 導電層
１１６０ 導電層
１１７０ コンタクトホール
１１７１ コンタクトホール
１１７２ コンタクトホール
１２０１ 導電層
１２０３ 絶縁膜
１２０４ 導電層
１２１０ 基板
１２１１ カラーフィルタ
１２１２ カラーフィルタ
１２１３ カラーフィルタ
１３０１ 液晶層
１３０２ 導電層
１３０４ 半導体層
１３５１ 導電層
１４０１ 表示層
１４０２ マイクロカプセル
１５０１ 部材
１５０２ 部材
１５０３ 部材
１６０１ 矢印
２０００ ウェアラブル機器
２００１ ベース基板
２００２ 二次電池
２００３ 制御基板
２００４ 表示装置
２００５ カバー
２１０１ 通信装置
２１０２ マイコン
２１０３ 記憶装置
２１０４ ＦＰＧＡ
２１０５ ＤＡコンバータ
２１０６ 充電制御ＩＣ
２１０７ レベルシフタ
２１０８ 入出力コネクタ
２２０１ ＦＰＣ
２２１１ スリット
１００ａ 回路
１００ｂ 回路
１０５ａ トランジスタ
１０５ｂ トランジスタ

Claims (3)

1. 第１乃至第６のトランジスタと、第１及び第２の容量素子と、表示素子と、を有する表示装置であって、
   前記第１のトランジスタのゲートは、第１の配線に電気的に接続され、
   前記第１のトランジスタのソース又はドレインの一方は、第２の配線に電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、前記第１の容量素子の一方の電極に電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートに電気的に接続され、
   前記第２のトランジスタのソース又はドレインの一方は、第３の配線に電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、前記第１の容量素子の他方の電極に電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのソース又はドレインの一方に電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、前記表示素子に電気的に接続され、
   前記第３のトランジスタのソース又はドレインの他方は、第４の配線に電気的に接続され、
   前記第４のトランジスタのゲートは、第５の配線に電気的に接続され、
   前記第４のトランジスタのソース又はドレインの一方は、前記第２の配線に電気的に接続され、
   前記第４のトランジスタのソース又はドレインの他方は、前記第２の容量素子の一方の電極に電気的に接続され、
   前記第４のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのゲートに電気的に接続され、
   前記第５のトランジスタのソース又はドレインの一方は、前記第３の配線に電気的に接続され、
   前記第５のトランジスタのソース又はドレインの他方は、前記第２の容量素子の他方の電極に電気的に接続され、
   前記第５のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのソース又はドレインの一方に電気的に接続され、
   前記第５のトランジスタのソース又はドレインの他方は、前記表示素子に電気的に接続され、
   前記第６のトランジスタのソース又はドレインの他方は、第６の配線の電気的に接続され、
   前記第１の容量素子は、ビデオ信号に応じた第１の電圧を保持する機能を有し、
   前記第２の容量素子は、前記ビデオ信号の反転信号に応じた第２の電圧を保持する機能を有し、
   前記表示素子は、前記第１又は前記第２の電圧に応じた表示を行う機能を有し、
   前記表示装置は、前記第１の容量素子が前記第１の電位を保持する期間において、前記第１のトランジスタ及び前記第２のトランジスタは非導通状態であり、前記ビデオ信号の供給に用いた駆動回路とは電気的に遮断される機能を有し、
   前記表示装置は、前記第２の容量素子が前記第２の電位を保持する期間において、前記第４のトランジスタ及び前記第５のトランジスタは非導通状態であり、前記反転信号の供給に用いた前記駆動回路とは電気的に遮断される機能を有していることを特徴とする表示装置。
2. 請求項１において、
   第１の保護回路と、第２の保護回路と、を有し、
   前記第１の保護回路は、前記第１の配線に電気的に接続され、
   前記第２の保護回路は、前記第２の配線に電気的に接続され、
   前記第１の保護回路は、第７の配線と、第８の配線と、第７のトランジスタと、第８のトランジスタと、を有し、
   前記第１の配線は、前記第７のトランジスタを介して、前記第７の配線と電気的に接続され、
   前記第１の配線は、前記第８のトランジスタを介して、前記第８の配線と電気的に接続され、
   前記第２の保護回路は、第９の配線と、第１０の配線と、第９のトランジスタと、第１０のトランジスタと、を有し、
   前記第２の配線は、前記第９のトランジスタを介して、前記第９の配線と電気的に接続され、
   前記第２の配線は、前記第１０のトランジスタを介して、前記第１０の配線と電気的に接続され、
   前記第７乃至前記第１０のトランジスタの各々は、ダイオード接続されたトランジスタであり、
   前記第７の配線は、前記第８の配線より高い電位を供給する機能を有し、
   前記第９の配線は、前記第１０の配線より高い電位を供給する機能を有することを特徴とする表示装置。
3. 請求項１において、
   前記第１のトランジスタと、前記第２のトランジスタと、前記第４のトランジスタと、前記第５のトランジスタとは、酸化物半導体を有することを特徴とする表示装置。