Nothing Special   »   [go: up one dir, main page]

JP5727204B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5727204B2
JP5727204B2 JP2010273202A JP2010273202A JP5727204B2 JP 5727204 B2 JP5727204 B2 JP 5727204B2 JP 2010273202 A JP2010273202 A JP 2010273202A JP 2010273202 A JP2010273202 A JP 2010273202A JP 5727204 B2 JP5727204 B2 JP 5727204B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
atoms
sample
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010273202A
Other languages
English (en)
Other versions
JP2011142311A (ja
Inventor
坂田 淳一郎
淳一郎 坂田
哲紀 丸山
哲紀 丸山
裕己 井本
裕己 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010273202A priority Critical patent/JP5727204B2/ja
Publication of JP2011142311A publication Critical patent/JP2011142311A/ja
Application granted granted Critical
Publication of JP5727204B2 publication Critical patent/JP5727204B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は酸化物半導体に関する。
特許文献1には、酸化物半導体を用いた半導体装置が開示されている。
特開2007−123861号公報
シリコン半導体の物性は解明されていることが多いが、酸化物半導体の物性は不明な点が多い。
特に、不純物が酸化物半導体に及ぼす影響について未だ明らかにされていない。
以上に鑑み、酸化物半導体層を用いた半導体装置の電気特性に影響を与える不純物を防止又は排除した構成を以下に開示する。
まず、酸化物半導体層のキャリアの要因は2つある。
一つ目は、酸化物半導体層中の酸素欠損に起因するキャリアである。
二つ目は、酸化物半導体層中のドナー元素又はアクセプター元素に起因するキャリアである。
そして、水素元素は酸化物半導体層中においてキャリア(ドナー)となる。
また、水素元素は還元性を有するので酸素欠損を誘発する元素でもある。
よって、水素元素はキャリアを誘発する2つの要因を双方有しているため、水素元素を含む物質は酸化物半導体層を高純度化してI型に近づけることを妨げる元素であるといえる。これは本発明者らが研究により見出した新規な知見である。
なお、水素元素を含む物質とは、例えば、水素、水分、水酸化物、水素化物等である。
ここで本発明者らが研究を進めた結果、驚くべきことに窒素が酸化物半導体層中に多量に含有されていると、水素が酸化物半導体層中に侵入しやすくなることを見出した。
逆にいえば、窒素濃度を低減させた酸化物半導体層は、水素が侵入しにくい酸化物半導体層であるといえる。
具体的には、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)で計測した酸化物半導体層中の窒素濃度を1×1020atoms/cm以下(又は、1×1020atoms/cm未満)とすることによって、水素が侵入しにくい酸化物半導体層を形成することができる。
つまり、ゲート電極と、チャネル形成領域を有する酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との間に挟まれたゲート絶縁層と、を有し、前記チャネル形成領域に含まれる窒素濃度は、1×1020atoms/cm以下である半導体装置を提供することができる。
または、ゲート電極と、前記ゲート電極上に設けられたゲート絶縁層と、前記ゲート絶縁層上に設けられチャネル形成領域を有する酸化物半導体層と、前記酸化物半導体層上に設けられた一対のコンタクト電極と、を有し、前記チャネル形成領域に含まれる窒素濃度は、1×1020atoms/cm以下である半導体装置を提供することができる。
または、ゲート電極と、前記ゲート電極上に設けられたゲート絶縁層と、前記ゲート絶縁層上に設けられた一対のコンタクト電極と、前記ゲート絶縁層上及び前記一対のコンタクト電極上に設けられチャネル形成領域を有する酸化物半導体層と、を有し、前記チャネル形成領域に含まれる窒素濃度は、1×1020atoms/cm以下である半導体装置を提供することができる。
または、ゲート電極と、前記ゲート電極上に設けられたゲート絶縁層と、前記ゲート絶縁層上に設けられチャネル形成領域を有する酸化物半導体層と、前記酸化物半導体層上に設けられたチャネル保護層と、前記酸化物半導体層上及び前記チャネル保護層上に設けられた一対のコンタクト電極と、を有し、前記チャネル形成領域に含まれる窒素濃度は、1×1020atoms/cm以下である半導体装置を提供することができる。
または、上記半導体装置において、前記チャネル形成領域に含まれる水素濃度が6×1018atoms/cm以下である半導体装置を提供することができる。
または、ゲート電極と、酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との間に挟まれたゲート絶縁層と、を有する半導体装置の作製方法であって、窒素濃度が1×1020atoms/cm以下である前記酸化物半導体層を350℃以上且つ1時間以上で加熱処理を行う工程を有する半導体装置の作製方法を提供することができる。
または、ゲート電極と、酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との間に挟まれたゲート絶縁層と、を有する半導体装置の作製方法であって、窒素濃度が1×1020atoms/cm以下である前記酸化物半導体層を450℃以上且つ1時間以上で加熱処理を行う工程を有する半導体装置の作製方法を提供することができる。
または、ゲート電極と、酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との間に挟まれたゲート絶縁層と、を有する半導体装置の作製方法であって、窒素濃度が1×1020atoms/cm以下である前記酸化物半導体層を550℃以上且つ1時間以上で加熱処理を行う工程を有する半導体装置の作製方法を提供することができる。
または、ゲート電極と、酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との間に挟まれたゲート絶縁層と、を有する半導体装置の作製方法であって、窒素濃度が1×1020atoms/cm以下である前記酸化物半導体層を650℃以上且つ3分以上で加熱処理を行う工程を有する半導体装置の作製方法を提供することができる。
酸化物半導体層中の窒素濃度を低減させることによって、水素が侵入しにくい酸化物半導体層を形成することができる。
つまり、酸化物半導体層中の窒素濃度を低減させることによって、水素が酸化物半導体層中に侵入することを防止することができる。
半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 スパッタ装置の一例 SIMSデータ SIMSデータ SIMSデータ SIMSデータ TDSデータ 半導体装置の一例 TEM写真
実施の形態及び実施例について、図面を用いて詳細に説明する。
但し、発明の趣旨から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。
従って、発明の範囲は以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。
なお、以下に説明する構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、以下の実施の形態及び実施例は、いくつかを適宜組み合わせて実施することができる。
(実施の形態1)
半導体装置の作製方法の一例について説明する。
まず、絶縁表面を有する基板100上にゲート電極200を形成し、ゲート電極200上にゲート絶縁層300を形成し、ゲート絶縁層300上に酸化物半導体層400を形成する(図1(A))。
基板は、どのような材料でも良い。例えば、ガラス基板、石英基板、金属基板、プラスチック基板、半導体基板等を用いることができるがこれらに限定されない。
基板として絶縁性の基板を用いる場合は、絶縁表面を有しているといえる。
一方、基板として金属基板、半導体基板等を用いる場合は、基板上に下地絶縁層を形成することにより、絶縁表面を形成することができる。
なお、基板として絶縁性の基板を用いる場合にも、基板上に下地絶縁層を形成しても良い。
ゲート電極は導電性を有していればどのような材料でも用いることができる。例えば、アルミニウム、チタン、モリブデン、タングステン、金、銀、銅、シリコン、様々な合金、酸化物導電層(代表的にはインジウム錫酸化物等)等を用いることができるがこれらに限定されない。ゲート電極は、単層構造でも積層構造でも良い。
ゲート絶縁層は、絶縁性を有していればどのような材料でも用いることができる。例えば、酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、酸化ハフニウム膜等を用いることができるがこれらに限定されない。ゲート絶縁層は、単層構造でも積層構造でも良い。
但し、酸化物半導体層へのキャリア注入を防止するためゲート絶縁層として水素含有量及び窒素含有量が少ない膜とすることが好ましい。
水素含有量の少ないゲート絶縁層は、成膜ガスとして水素(H)又は水素化物(例えば、SiH等)を含ませないで形成することが好ましい。
窒素含有量の少ないゲート絶縁層は、成膜ガスとして窒素(N)又は窒素化物(例えば、NO、NH等)を含ませないで形成することが好ましい。
したがって、水素含有量が少ないという点に着目すると、プラズマCVD法は水素化物(例えば、SiH等)を用いるので、スパッタ法により形成したゲート絶縁膜が好ましい。
また、窒素含有量が少ないという点に着目すると、窒素を含まない酸化膜の方が好ましい。
但し、プラズマCVD法で形成したゲート絶縁層はスパッタ法で形成したゲート絶縁層よりも欠陥が少なく膜質に優れる。
そのため、プラズマCVD法で形成したゲート絶縁層を用いた方がトランジスタの特性が高い場合もある。
よって、プラズマCVD法、スパッタ法、又は他の方法を必要に応じて適宜使い分ければ良い。
なお、プラズマCVD法で形成したゲート絶縁層を用いる場合、加熱処理を行えば水素元素を含む物質がゲート絶縁層から離脱するため、プラズマCVD法を用いるときはゲート絶縁層形成後に加熱処理(200℃以上1000℃以下(好ましくは300℃以上800℃以下))を行うことが好ましい。
なお、水素元素を含む物質とは、例えば、水素、水分、水酸化物、水素化物等である。
酸化物半導体層は、例えばIn−Ga−Zn−O系酸化物(インジウムとガリウムと亜鉛と酸素とを主成分とする)、In−Sn−Zn−O系酸化物(インジウムと錫と亜鉛と酸素とを主成分とする)、In−Al−Zn−O系酸化物(インジウムとアルミニウムと亜鉛と酸素とを主成分とする)、Sn−Ga−Zn−O系酸化物(錫とガリウムと亜鉛と酸素とを主成分とする)、Al−Ga−Zn−O系酸化物(アルミニウムとガリウムと亜鉛と酸素とを主成分とする)、Sn−Al−Zn−O系酸化物(錫とアルミニウムと亜鉛と酸素とを主成分とする)、In−Zn−O系酸化物(インジウムと亜鉛と酸素とを主成分とする)、Sn−Zn−O系酸化物(錫と亜鉛と酸素とを主成分とする)、Al−Zn−O系酸化物(アルミニウムと亜鉛と酸素とを主成分とする)、In−O系酸化物(インジウム酸化物(酸化インジウム))、Sn−O系酸化物(錫酸化物(酸化錫))、Zn−O系酸化物(亜鉛酸化物(酸化亜鉛))等の酸化物半導体を用いることができるがこれらに限定されない。
酸化物半導体層は、例えば、スパッタ法、蒸着法等で形成することができる。
酸化物半導体層の膜厚は、5nm〜1μm(好ましくは20〜80nm)が好ましい。
酸化物半導体層を形成する場合、酸化物半導体層中に窒素が含まれないように充分注意する。
具体的には、成膜時の酸化物半導体層の窒素濃度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)で計測した窒素濃度が1×1020atoms/cm以下(又は、1×1020atoms/cm未満)、5×1019atoms/cm以下(又は、5×1019atoms/cm未満)、1×1019atoms/cm以下(又は、1×1019atoms/cm未満)、5×1018atoms/cm以下(又は、5×1018atoms/cm未満)、若しくは、1×1018atoms/cm以下(又は、1×1018atoms/cm未満)が好ましい。
なお、酸化物半導体層に加熱処理を行っても酸化物半導体層中に窒素が侵入しにくい傾向がある。
したがって、半導体装置が完成した後の酸化物半導体層の窒素濃度も、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)で計測した窒素濃度が1×1020atoms/cm以下(又は、1×1020atoms/cm未満)、5×1019atoms/cm以下(又は、5×1019atoms/cm未満)、1×1019atoms/cm以下(又は、1×1019atoms/cm未満)、5×1018atoms/cm以下(又は、5×1018atoms/cm未満)、若しくは、1×1018atoms/cm以下(又は、1×1018atoms/cm未満)が好ましい。
なお、窒素濃度の値は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)の有効範囲内における平均値を採用できる。
また、窒素濃度の値は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)の有効範囲内における最大値も採用できる。(有効範囲内における最大値が所定の値より小さければ、有効範囲内における平均値も該所定の値よりも小さくなる。)
ここで、スパッタ装置の一例を図9に示す。
図9のスパッタ装置は、成膜室2001、蓋2002、ターゲット2003、ポンプ2004を有する。
なお、蓋2002に基板を設置して、ターゲット2003をスパッタリングして成膜を行う構成になっている。
成膜室2001と蓋2002とは連結されており、連結部にはOリング2005が設けられている。
成膜室2001とターゲット2003とは連結されており、連結部にはOリング2006が設けられている。
成膜室2001とポンプ2004とは連結されており、連結部にはメタルガスケット2007及びメタルガスケット2008が設けられている。
Oリング及びメタルガスケットは、いずれも連結部のリークを防止する部材である。つまり、Oリング及びメタルガスケットにより大気(特に窒素)が成膜室2001へ侵入してしまうことを防止している。
Oリングは、環状のパッキンである。材質は例えばゴム等である。
メタルガスケットは、環状の固定用シール材である。材質は例えば金属等である。
蓋2002及びターゲット2003は頻繁に開閉されるため着脱が容易なOリングを用いている。
一方、ポンプは開閉の頻度が非常に稀であるため着脱が困難であるがOリングよりも気密性を向上できるメタルガスケットを設けている。
よって、Oリング又はメタルガスケットに傷、ヒビ等がある場合は、リークが生じてしまうので、成膜室2001内に成膜室2001外の大気が侵入してしまう。
大気は多量に窒素を含んでいるので、Oリング又はメタルガスケットに傷、ヒビ等がないように常に留意し、Oリング又はメタルガスケットに起因する大気(特に窒素)が成膜室2001へ侵入してしまうことを防止する必要がある。
また、メンテナンスの手間が増えるが、Oリングを全て気密性の高いメタルガスケットに置換することも大気(特に窒素)が成膜室2001へ侵入してしまうことを防止する上では有効である。
一方、大気(特に窒素)が成膜室2001へ侵入してしまうことを防止しても、成膜室2001の内壁、ターゲット2003表面に窒素が付着又は侵入している場合、若しくは、成膜室2001内に窒素が浮遊している場合は酸化物半導体層中に窒素が混入してしまう場合がある。
そこで、成膜室の内壁に付着又は侵入している窒素を除去するために成膜室を200℃以上500℃以下の温度で加熱する。
成膜室の加熱によって、成膜室の内壁に付着又は侵入している窒素が成膜室内に放出される。
そして、ポンプ2004を用いて成膜室の加熱によって放出された窒素が排気されることによって、成膜室の内壁に付着又は侵入している窒素を除去できる。
さらに、成膜室の加熱処理及び排気処理を行った後であって、半導体装置に用いる酸化物半導体層を成膜する前にダミー基板に酸化物半導体層を成膜する処理を行うことが好ましい。
ダミー基板に酸化物半導体層を成膜する処理を行えば、ターゲット表面に付着又は侵入している窒素を除去できる。
また、ダミー基板に酸化物半導体層を成膜する処理によって成膜室内に残存した窒素がダミー基板上の酸化物半導体層に取り込まれるため、半導体装置に用いる酸化物半導体層を成膜する前に成膜室内に残存した窒素を除去できることになる。
その後、ダミー基板を取り出して、半導体装置に用いる酸化物半導体層を成膜する。
なお、ダミー基板への成膜は複数回行った方が効果が高い。
以上のように、成膜室のリークの低減、成膜室の内壁の窒素の低減、ダミー基板への成膜等を充分行うことによって、窒素が酸化物半導体層中に混入することを徹底的に排除することができる。
次に、フォトリソグラフィ法を用いて酸化物半導体層400を島状にエッチングして酸化物半導体層410を形成する(図1(B))。
次に、酸化物半導体層の第1の加熱処理(X℃以上Y℃未満)を行う。
第1の加熱処理の雰囲気は、窒素雰囲気、希ガス雰囲気、酸素雰囲気、酸素と窒素を含む雰囲気、酸素と希ガスを含む雰囲気、窒素と希ガスを含む雰囲気、酸素と窒素と希ガスを含む雰囲気等から適宜選択できる。
第1の加熱処理は酸化物半導体層400を島状にエッチングして酸化物半導体層410を形成する前に行っても良い。
一方、フォトリソグラフィ法を用いて酸化物半導体層400を島状にエッチングして酸化物半導体層410を形成する工程で酸化物半導体層がフォトレジスト並びに剥離液の水分に曝される。
したがって、フォトレジスト並びに剥離液に起因する水分を除去するため、酸化物半導体層400を島状にエッチングして酸化物半導体層410を形成した後に第1の加熱処理を行った方が好ましいといえる。
第1の加熱処理の下限値(X℃)は、350℃以上(又は350℃超過)、400℃以上(又は400℃超過)、450℃以上(又は450℃超過)、500℃以上(又は500℃超過)、550℃以上(又は550℃超過)、600℃以上(又は600℃超過)、650℃以上(又は650℃超過)、700℃以上(又は700℃超過)、750℃以上(又は750℃超過)から選ぶことができる。
第1の加熱処理は、炉、オーブン、ガスRTA等を用いる加熱方法を用いることが好ましい。
ガスRTAとは、高温に暖めたガス内に被処理物を短時間(数分〜数十分)入れることにより急速に被処理物を加熱する方式をいう。
第1の加熱処理の温度は高い方が好ましいので特に上限を設ける必要はない。
但し、第1の加熱処理の上限値(Y℃)は、基板の耐熱性温度よりも低い温度であると好ましい。
また、第1の加熱処理の上限値(Y℃)を、1000℃以下(又は1000℃未満)、900℃以下(又は900℃未満)、800℃以下(又は800℃未満)、700℃以下(又は700℃未満)から選ぶこともできる。
第1の加熱処理の時間は1時間以上が好ましい。上限は特に限定されないが、処理時間削減の観点から10時間以下、9時間以下、8時間以下から選ぶことができる。
第1の加熱処理の時間をガスRTAで行う場合は3分以上が好ましい。上限は特に限定されないが、処理時間削減の観点から1時間以下、50分以下、40分以下から選ぶことができる。
なお、昇温脱離ガス分析法(TDS:Thermal Desorption Spectroscopy)で測定したところ、450℃、1時間のベークを行ったサンプルは300℃付近の水分のピークがなくなっていた。ガスRTAで650℃、3分でベークを行ったサンプルも300℃付近の水分のピークがなくなっていた。一方、350℃、1時間のベークを行ったサンプルは300℃付近の水分のピークが残存していた。
また、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)で測定したところ、550℃、1時間のベークを行ったサンプルは、450℃、1時間のベークを行ったサンプルと比較して、1桁近く水素濃度が減少していた。
つまり、窒素濃度を低減した酸化物半導体層に所定条件の第1の加熱処理を加えることによって、トランジスタの電気特性に悪影響を与える水素元素を含む物質を激減させることができることがわかった。
なお、酸化物半導体に与えられるエネルギーが大きいほど水素元素を含む物質が離脱しやすくなるので、加熱温度は高い方が好ましく、加熱時間も多い方が好ましい。
第1の加熱処理後の酸化物半導体層の水素濃度は、6×1018atoms/cm以下(又は、6×1018atoms/cm未満)、5×1018atoms/cm以下(又は、5×1018atoms/cm未満)、4×1018atoms/cm以下(又は、4×1018atoms/cm未満)、3×1018atoms/cm以下(又は、3×1018atoms/cm未満)、1×1016atoms/cm以下(又は、1×1016atoms/cm未満)、1×1014atoms/cm以下(又は、1×1014atoms/cm未満)、若しくは、1×1012atoms/cm以下(又は、1×1012atoms/cm未満)が好ましい。
なお、窒素濃度を低減した酸化物半導体層には、第1の加熱処理以降の工程において水素の侵入を防止することができる特性がある。
よって、半導体装置が完成した後の酸化物半導体層の水素濃度も、6×1018atoms/cm以下(又は、6×1018atoms/cm未満)、5×1018atoms/cm以下(又は、5×1018atoms/cm未満)、4×1018atoms/cm以下(又は、4×1018atoms/cm未満)、3×1018atoms/cm以下(又は、3×1018atoms/cm未満)、1×1016atoms/cm以下(又は、1×1016atoms/cm未満)、1×1014atoms/cm以下(又は、1×1014atoms/cm未満)、若しくは、1×1012atoms/cm以下(又は、1×1012atoms/cm未満)が好ましい。
なお、水素濃度の値は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)の有効範囲内における平均値を採用できる。
また、水素濃度の値は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)の有効範囲内における最大値も採用できる。(有効範囲内における最大値が所定の値より小さければ、有効範囲内における平均値も該所定の値よりも小さくなる。)
なお、酸化物半導体層中に含まれる水素元素を含む物質の量が少ないほど、酸化物半導体層を用いたトランジスタの電気特性は向上する。
次に、酸化物半導体層410上に導電層500を形成する(図1(C))。
導電層は導電性を有していればどのような材料でも用いることができる。例えば、アルミニウム、チタン、モリブデン、タングステン、イットリウム、インジウム、金、銀、銅、シリコン、これらの金属を含む様々な合金、酸化物導電層(代表的にはインジウム錫酸化物等)等を用いることができるがこれらに限定されない。導電層は、単層構造でも積層構造でも良い。
なお、酸化物半導体層と接する導電層をチタン、インジウム、イットリウム、インジウムと亜鉛との合金、ガリウム合金(窒化ガリウム等)等とすることによって、導電層をエッチングして形成される電極(配線)と酸化物半導体層との接触抵抗を低減することができる。
接触抵抗を低減することができる理由は、チタン、インジウム、イットリウム、インジウムと亜鉛との合金、ガリウム合金(窒化ガリウム等)等の電子親和力が、酸化物半導体層の電子親和力よりも低いからである。
つまり、単層の場合には、酸化物半導体層の電子親和力より低い金属(又は合金、化合物)が好ましい。
一方、積層の場合には、酸化物半導体層の電子親和力より低い金属(又は合金、化合物)を酸化物半導体層と接する位置に配置することが好ましい。
チタン(Ti)、インジウム(In)、イットリウム(Y)、インジウム(In)と亜鉛(Zn)との合金、ガリウム(Ga)合金(窒化ガリウム等)等は抵抗率が高いので、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)、これらの金属を含む様々な合金等の抵抗率の低い材料を酸化物半導体層と接する位置に配置された導電層上に積層することが好ましい。
具体的には、Ti、Alを順次積層した構造、Ti、Al合金を順次積層した構造、Y、Alを順次積層した構造、Y、Al合金を順次積層した構造、Ti、Al、Tiを順次積層した構造、Ti、Al合金、Tiを順次積層した構造、In、Al、Moを順次積層した構造、Y、Al、Tiを順次積層した構造、Mo、Al、Tiを順次積層した構造、Ti、Al合金、Mo、Tiを順次積層した構造等の多くのバリエーションがあるがこれらに限定されない。
なお、抵抗率の低い合金としては、アルミニウム、金、銀、銅等と、他の物質と、の合金をいう。(例えば、Al−Si、Al−Ti、Al−Nd、Cu−Pb−Fe、Cu−Ni等)
なお、酸化物導電層の材料として酸化物半導体層と同様の材料を用いることができる。
酸化物導電層はチャネル形成領域に用いる酸化物半導体層よりも抵抗率が低ければ良い。
ここで、酸化物導電層は、水素元素を含む物質又は酸素欠損を意図的に多く含有させた酸化物である。水素元素を含む物質及び酸素欠損はキャリアを誘発するので酸化物の導電性を上昇させることができる。
また、酸化物半導体層は、水素元素を含む物質又は酸素欠損を意図的には含有させていない酸化物である。
つまり、酸化物半導体層中の水素元素を含む物質の含有量の調整又は酸素欠損の調整により抵抗率の調整が可能である。
なお、酸化物導電層とチャネル形成領域に用いる酸化物半導体層との材料が異なることに起因して、酸化物導電層がチャネル形成領域に用いる酸化物半導体層よりも抵抗率が低くなるのであれば、酸化物半導体層中の水素元素を含む物質の含有量の調整又は酸素欠損の調整による抵抗率の調整は不要である。
次に、導電層500をエッチングして複数の電極又は複数の配線(ソース電極(コンタクト電極)、ドレイン電極(コンタクト電極)、配線等)を形成する(図2(A))。なお、図2(A)はコンタクト電極510、コンタクト電極520等を図示している。
図2(A)の工程によりトランジスタが完成する(チャネルエッチ型トランジスタ)。
なお、図2の破線8000の部分は導電層500のエッチング時に若干エッチングされる。
破線8000の部分は、チャネル形成領域の裏側に配置されているためバックチャネルと呼ばれる。
次に、トランジスタを覆う絶縁層600(保護膜、層間絶縁膜)を形成する(図2(B))。
絶縁層は絶縁性を有していればどのような材料でも用いることができる。例えば、酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、シロキサン膜、アクリル膜、ポリイミド膜等を用いることができるがこれらに限定されない。層間絶縁膜は、単層構造でも積層構造でも良い。
ここで、絶縁層の種類を変えてトランジスタの電気特性を比較したところ、バックチャネル(破線8000の部分)と接する部分の絶縁層はスパッタガスとして水素元素を含む物質を用いないで形成した膜が良いことが判明した。
バックチャネルに水素元素を含む物質が含まれると、トランジスタの閾値電圧(Vth)がマイナス側にシフトする。
よって、プラズマCVD法では水素元素を含むガス(代表的にはSiH等)を用いているので、プラズマCVD法で絶縁層を形成するとバックチャネルに水素元素を含む物質が添加されてしまう。
また、シロキサン膜、アクリル膜、ポリイミド膜等は水分を多量に含有しているため、バックチャネルに水素元素を含む物質が常に供給された状態となってしまう。
よって、バックチャネルと接する絶縁層は水素元素を含む物質の含有量が少ない膜を用いることが好ましいといえる。
なお、図2(B)の工程は、コンタクト電極510上、コンタクト電極520上、バックチャネル(破線8000の部分)上に絶縁層600を形成する工程ともいえる。
図2(B)の工程の後、絶縁層600にコンタクトホールを形成し、絶縁層600上に配線810、配線820等を形成しても良い(図3(A))。
図2(B)の工程の後、絶縁層600にコンタクトホールを形成し、絶縁層600上に画素電極910を形成しても良い(図3(B))。
図3(A)のように絶縁層600上に配線を形成した後、配線上に更に絶縁層、配線、トランジスタ、表示素子、又はアンテナ等を形成しても良い。
図3(B)のように画素電極910を形成した後、表示素子(EL素子、液晶素子等)を形成することによって、表示装置を形成することができる。
また、図3(A)の工程又は図3(B)の工程の後、第2の加熱処理を行うことが好ましい。
図2(B)の工程と、図3(A)の工程又は図3(B)の工程と、の間に第2の加熱処理を行っても良い。
つまり、第2の加熱処理は絶縁層600形成後であればいつ行っても良い。
第2の加熱処理の加熱温度は150℃以上500℃以下(好ましくは200℃以上300℃以下)が好ましい。
第2の加熱処理の加熱時間は1時間以上10時間以下が好ましい。
第2の加熱処理は、炉、オーブン、ガスRTA等を用いることが好ましい。
ところで、先に行った第1の加熱処理により酸化物半導体層中の水素が放出されるとともに、酸化物半導体層中の酸素も放出される。
つまり、第1の加熱処理によって酸化物半導体層中に酸素欠損が形成されている。
そこで、第2の加熱処理を行う際、絶縁層を酸素過剰な状態にしておくことによって、酸化物半導体層中に酸素を供給することができるので、酸化物半導体層中の酸素欠損を低減することができる。
酸素過剰な絶縁層の形成方法は、例えば、スパッタターゲットとして非酸化物ターゲット(珪素、アルミニウム等)を用い且つスパッタガスとして酸素を用いた反応性スパッタを行う場合において酸素流量を多くする方法、スパッタターゲットとして酸化物ターゲット(酸化珪素、酸化アルミニウム等)を用い且つスパッタガスとして酸素を用いる方法(酸化物ターゲットを用いる場合通常はスパッタガスとして酸素を用いない。)、絶縁層を形成後に絶縁層に酸素をイオン注入又はイオンドーピングする方法等を用いることができるがこれらに限定されない。(なお、反応性スパッタを行う場合、アルゴン等のガスを用いず酸素100%のスパッタガスとすることが好ましい。)
つまり、絶縁層形成時の成膜ガスに酸素を用いる方法、絶縁層に事後的に酸素を添加する方法等を用いれば良い。勿論、絶縁層形成時の成膜ガスに酸素を用い、且つ、絶縁層に事後的に酸素を添加しても良い。
なお、コンタクト電極としてチタンを用いている場合、絶縁層600を形成後、第2の加熱処理を行うことによって、酸化物半導体層とチタンとの間にチタン酸化物を形成することができる。
そして、チタン酸化物を形成することによって、酸化物半導体層とチタンとの間のコンタクト抵抗を低減することができる。
なお、酸化物半導体層とチタンとの間にチタン酸化物が存在すれば酸化物半導体層とチタンとの間のコンタクト抵抗を低減することができるため、コンタクト電極を形成する際にチタン酸化物とチタンとを順次積層した構造を形成しても良い。
この場合、チタン酸化物はスパッタ法、蒸着法等により形成することができる。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態及び実施例と組み合わせて実施することができる。
(実施の形態2)
本実施の形態では実施の形態1と異なる構造のトランジスタを有する半導体装置について説明する。
なお、各層の材料等は実施の形態1と同様である。
図4(A)のトランジスタはボトムゲートボトムコンタクト型(BGBC)であり、絶縁表面を有する基板100上に設けられたゲート電極200と、ゲート電極200上に設けられたゲート絶縁層300と、ゲート絶縁層300上に設けられたコンタクト電極510及びコンタクト電極520と、ゲート絶縁層300上及びコンタクト電極510上及びコンタクト電極520上に設けられた酸化物半導体層410(島状)と、を有するトランジスタである。
なお、トランジスタを覆う絶縁層600が設けられている。
また、破線8000の部分がバックチャネルになる。
図4(B)のトランジスタはトップゲート型のトランジスタであり、絶縁表面を有する基板100上に設けられた酸化物半導体層410(島状)と、酸化物半導体層410上に設けられたゲート絶縁層300と、ゲート絶縁層300上に設けられたゲート電極200とを有するトランジスタである。
なお、トランジスタを覆う絶縁層600が設けられており、前記絶縁層に設けられたコンタクトホールを介して配線810、配線820、配線830が設けられている。
図4(C)のトランジスタはチャネルストップ型のトランジスタであり、絶縁表面を有する基板100上に設けられたゲート電極200と、ゲート電極200上に設けられたゲート絶縁層300と、ゲート絶縁層300上に設けられた酸化物半導体層410(島状)と、酸化物半導体層410上に設けられたチャネル保護層700と、酸化物半導体層410上及びチャネル保護層700上に設けられたコンタクト電極510及びコンタクト電極520と、を有するトランジスタである。
なお、トランジスタを覆う絶縁層600が設けられている。
また、破線8000の部分がバックチャネルになる。
ここで、チャネル保護層700の材料は、実施の形態1で説明した絶縁層600の材料と同様の材料を用いることができる。チャネル保護層700と絶縁層600の材料は同じでも異なっていても良い。
そして、チャネルストップ型のトランジスタにおいてバックチャネルと接する部分は絶縁層600ではなくチャネル保護層700である。
よって、チャネル保護層700には水素元素を含む物質の含有量が少ない膜を用いることが好ましい。
図15(A)のトランジスタはトップゲート型のトランジスタ(TGBC)であり、下地絶縁層900上に設けられたコンタクト電極510及びコンタクト電極520と、下地絶縁層900上及びコンタクト電極510上及びコンタクト電極520上に設けられた酸化物半導体層410(島状)と、酸化物半導体層410上に設けられたゲート絶縁層300と、ゲート絶縁層300上に設けられたゲート電極200とを有するトランジスタである。
なお、下地絶縁層900は、基板100上に設けられている。
また、トランジスタを覆う絶縁層600が設けられている。
また、破線8000の部分がバックチャネルになる。
ここで、下地絶縁層900の材料は、実施の形態1で説明した絶縁層600の材料と同様の材料を用いることができる。下地絶縁層900と絶縁層600の材料は同じでも異なっていても良い。
そして、トップゲート型のトランジスタにおいてバックチャネルと接する部分は絶縁層600ではなく下地絶縁層900である。
よって、下地絶縁層900には水素元素を含む物質の含有量が少ない膜を用いることが好ましい。
また、実施の形態1に記載した方法と同様の方法を用いて、下地絶縁層900を酸素過剰な絶縁層とすると好ましい。この場合、第1の加熱処理を行うと、酸化物半導体層から酸素が放出されると同時に、下地絶縁層から酸素が酸化物半導体層に供給されることになる。
図15(B)のトランジスタはトップゲート型のトランジスタ(TGTC)であり、下地絶縁層900上に設けられた酸化物半導体層410(島状)と、酸化物半導体層410上及び下地絶縁層900上に設けられたコンタクト電極510及びコンタクト電極520と、酸化物半導体層上及びコンタクト電極510上及びコンタクト電極520上に設けられたゲート絶縁層300と、ゲート絶縁層300上に設けられたゲート電極200とを有するトランジスタである。
なお、下地絶縁層900は、基板100上に設けられている。
また、トランジスタを覆う絶縁層600が設けられている。
また、破線8000の部分がバックチャネルになる。
ここで、下地絶縁層900の材料は、実施の形態1で説明した絶縁層600の材料と同様の材料を用いることができる。下地絶縁層900と絶縁層600の材料は同じでも異なっていても良い。
そして、トップゲート型のトランジスタにおいてバックチャネルと接する部分は絶縁層600ではなく下地絶縁層900である。
よって、下地絶縁層900には水素元素を含む物質の含有量が少ない膜を用いることが好ましい。
なお、図4(B)のトランジスタでは、チャネル形成領域(ゲート電極と酸化物半導体層とが重なる領域)と、接触領域(配線と酸化物半導体が接触している領域)と、の間に数μmのオフセット領域が形成されている。
オフセット領域は、トランジスタのオフ電流を下げる点でメリットがあるが、トランジスタのオン電流も下げてしまうという点でデメリットがある。
一方、図15(A)及び図15(B)では、図4(B)のようなオフセット領域が存在しないので、図4(B)と比較してトランジスタのオン電流を向上することができるというメリットがある。
以上のように、トランジスタはどのような構造でも良い。
つまり、トランジスタは、少なくともゲート電極と、酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との間に挟まれたゲート絶縁層を有する構造であればどのような構造を用いても良い。
また、第1のゲート電極と、第1のゲート電極上の第1のゲート絶縁層と、第1のゲート絶縁層上の酸化物半導体層と、酸化物半導体層上の第2のゲート絶縁層と、第2のゲート絶縁層上の第2のゲート電極と、を有するデュアルゲート型トランジスタを用いても良い。
したがって、トランジスタの構造は、実施の形態1及び実施の形態2に列挙した構造に限定されないことを付言しておく。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態及び実施例と組み合わせて実施することができる。
(実施の形態3)
図4(A)に示す半導体装置の作製方法の一例を示す。
なお、材料、加熱処理条件等は他の実施の形態と同様である。
絶縁表面を有する基板100上にゲート電極200を形成し、ゲート電極200上にゲート絶縁層300を形成し、ゲート絶縁層300上にコンタクト電極510及びコンタクト電極520を形成する(図5(A))。
次に、ゲート絶縁層300上及びコンタクト電極510上及びコンタクト電極520上に酸化物半導体層400を形成する(図5(B))。
次に、酸化物半導体層の第1の加熱処理を行う。
第1の加熱処理の条件は実施の形態1と同様である。
第1の加熱処理は酸化物半導体層400を島状にエッチングして酸化物半導体層410を形成した後に行っても良い。
しかしながら、島状にエッチングして酸化物半導体層410を形成した後であると、コンタクト電極が露出している。
コンタクト電極が露出した状態で第1の加熱処理を行うとコンタクト電極表面が酸化して表面の導電性が低下する。
よって、コンタクト電極が酸化物半導体層400で覆われた状態で第1の加熱処理を行うことが好ましい。
次に、酸化物半導体層400を島状にエッチングして酸化物半導体層410を形成し、トランジスタを覆う絶縁層600を形成する(図5(C))。
なお、破線8000の部分がバックチャネルとなる。
図5(C)の工程の後、絶縁層600にコンタクトホールを形成し、絶縁層600上に配線810、配線820等を形成しても良い(図6(A))。
図5(C)の工程の後、絶縁層600にコンタクトホールを形成し、絶縁層600上に画素電極910を形成しても良い(図6(B))。
図6(A)のように絶縁層600上に配線を形成した後、配線上に更に絶縁層、配線、トランジスタ、表示素子、又はアンテナ等を形成しても良い。
図6(B)のように画素電極910を形成した後、表示素子(EL素子、液晶素子等)を形成することによって、表示装置を形成することができる。
また、図6(A)の工程又は図6(B)の工程の後、第2の加熱処理を行うことが好ましい。
なお、図5(C)の工程と、図6(A)の工程又は図6(B)の工程と、の間に第2の加熱処理を行っても良い。
第2の加熱処理の条件は実施の形態1と同様である。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態及び実施例と組み合わせて実施することができる。
(実施の形態4)
図4(C)に示す半導体装置の作製方法の一例を示す。
なお、材料、加熱処理条件等は他の実施の形態と同様である。
まず、実施の形態1と同様に図1(B)の構造を形成する。
なお、実施の形態1と同様に第1の加熱処理もおこなっておく。
次に、チャネル保護層700(島状)を形成し、チャネル保護層を覆う導電層500を形成する(図7(A))。
次に、導電層500をエッチングしてコンタクト電極510及びコンタクト電極520を形成する(図7(B))。
なお、破線8000の部分がバックチャネルである。
そして、チャネル保護層700が存在することによって、コンタクト電極形成時にバックチャネルがエッチングされないため、バックチャネルのダメージを低減することができる。
ここで、チャネル保護層700の材料は、実施の形態1で説明した絶縁層600の材料と同様の材料を用いることができる。チャネル保護層700と絶縁層600の材料は同じでも異なっていても良い。
そして、チャネルストップ型のトランジスタにおいてバックチャネルと接する部分は絶縁層600ではなくチャネル保護層700である。
よって、チャネル保護層700は水素元素を含む物質の含有量が少ない膜を用いることが好ましい。
また、実施の形態1に記載した方法と同様の方法を用いて、チャネル保護層700を酸素過剰な絶縁層とすると好ましい。
次に、トランジスタを覆う絶縁層600を形成する(図7(C))。
図7(C)の工程の後、絶縁層600にコンタクトホールを形成し、絶縁層600上に配線810、配線820等を形成しても良い(図8(A))。
図7(C)の工程の後、絶縁層600にコンタクトホールを形成し、絶縁層600上に画素電極910を形成しても良い(図8(B))。
図8(A)のように絶縁層600上に配線を形成した後、配線上に更に絶縁層、配線、トランジスタ、表示素子、又はアンテナ等を形成しても良い。
図8(B)のように画素電極910を形成した後、表示素子(EL素子、液晶素子等)を形成すると表示装置を形成することができる。
また、図8(A)の工程又は図8(B)の工程の後、第2の加熱処理を行うことが好ましい。
なお、図7(C)の工程と、図8(A)の工程又は図8(B)の工程と、の間に第2の加熱処理を行っても良い。
第2の加熱処理の条件は実施の形態1と同様である。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態及び実施例と組み合わせて実施することができる。
(実施の形態5)
半導体装置としては、各種集積回路がある。
例えば、表示装置(液晶表示装置、エレクトロルミネッセンス表示装置(発光装置)等)、アンテナを介して無線通信を行う半導体装置(RFIDタグ、無線タグ、ICチップ、無線チップ、非接触信号処理装置、半導体集積回路チップ)等があるが、これらに限定されない。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態及び実施例と組み合わせて実施することができる。
酸化物半導体中の窒素濃度の影響を調査した。
まず、ガラス基板上に酸化物半導体層を形成した。
そして、酸化物半導体層形成後に加熱処理を行っていない場合と、酸化物半導体層形成後に加熱処理を行った場合と、を比較した。
比較方法は二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)を用いた。
なお、加熱処理は350℃、1時間とした。
加熱雰囲気は大気雰囲気又は窒素雰囲気とした。
ここで、酸化物半導体層は、In:Ga:Znが1:1:0.5(原子比)(In:Ga:ZnOが1:1:1(モル比))の酸化物半導体ターゲットをスパッタして形成した。
なお、酸化物半導体層の成膜前に、成膜室のリークの低減、成膜室の内壁の窒素の低減、ダミー基板への成膜等を充分行い窒素が酸化物半導体層中に混入することを徹底的に排除した。
(サンプル1)
スパッタガスの流量がAr/N=40/0sccm(N割合0%)のサンプルをサンプル1とした。なお、サンプル1は3つ用意した。
サンプル1のSIMSの測定結果を図10に示す。
(サンプル2)
スパッタガスの流量がAr/N=35/5sccm(N割合12.5%)のサンプルをサンプル2とした。なお、サンプル2は3つ用意した。
サンプル2のSIMSの測定結果を図11に示す。
(サンプル3)
スパッタガスの流量がAr/N=0/40sccm(N割合100%)のサンプルをサンプル3とした。なお、サンプル3は3つ用意した。
サンプル3のSIMSの測定結果を図12に示す。
(考察)
図10〜図12において、点線3001が加熱処理を行っていないサンプル(as−depo)、太い実線3002が窒素雰囲気で加熱したサンプル(Nベーク)、細い実線3003が大気雰囲気で加熱したサンプル(大気ベーク)を示している。
また、図10〜図12において、(A)は水素濃度であり、(B)は窒素濃度である。
図10〜図12において、縦軸は濃度であり、横軸は酸化物半導体層表面からの深さ(膜厚)である。
なお、二次イオン質量分析法(SIMS)の測定結果には有効範囲がある。
そして、本実施例の場合、酸化物半導体層の表面付近(図10〜図12だと深さが0nm〜30nm付近)及び酸化物半導体層とガラス基板との界面付近(図10〜図12だと深さが80nm〜100nm付近)について正確な値を算出しにくくなっている。
したがって、本実施例の場合は、深さが30nm〜80nmの範囲をSIMSの測定結果の有効範囲とした。
ここで、図10(A)の点線3001(as−depo)、図11(A)の点線3001(as−depo)、及び図12(A)の点線3001(as−depo)の有効範囲における水素濃度の平均値を比較すると、図11(A)の方が図10(A)よりも高く、図12(A)の方が図11(A)よりも高いことがわかる。
さらに、図10(B)の点線3001(as−depo)、図11(B)の点線3001(as−depo)、及び図12(B)の点線3001(as−depo)の有効範囲における窒素濃度の平均値を比較すると、図11(B)の方が図10(B)よりも高く、図12(B)の方が図11(B)よりも高いことがわかる。
つまり、as−depo条件において、酸化物半導体層中の窒素濃度が多いほど、酸化物半導体層中の水素濃度が多くなることがわかる。
したがって、酸化物半導体層中の窒素濃度が多いほど、酸化物半導体層中に水素が混入しやすくなることがわかった。
また、図10(A)を参照すると加熱処理を行うことによって水素濃度が低下していることがわかる。
一方、図11(A)、図12(A)を参照すると加熱処理を行うことによって水素濃度が上昇していることがわかる。
なお、図12(A)において、30nm〜60nmの範囲では点線3001(as−depo)、太い実線3002(Nベーク)、細い実線3003(大気ベーク)の水素濃度にあまり差がない。
しかしながら、有効範囲である30nm〜80nmでの水素濃度の平均値は、太い実線3002(Nベーク)及び細い実線3003(大気ベーク)の方が、点線3001(as−depo)よりも高い。
よって、酸化物半導体層中の水素の総量を比較した場合、太い実線3002(Nベーク)及び細い実線3003(大気ベーク)の方が、点線3001(as−depo)よりも多いことは明らかである。
また、図12(A)において、太い実線3002(Nベーク)及び細い実線3003(大気ベーク)の形状がV字のような形になった理由は、膜表面及びガラス基板から水素が注入されたためであると考察した。
ここで、サンプル1において、SIMSの測定結果の有効範囲における窒素濃度の最大値は、1×1020atoms/cm以下(1×1020atoms/cm未満)であった。(図10(B))
よって、サンプル1において、SIMSの測定結果の有効範囲における窒素濃度の平均値も1×1020atoms/cm以下(1×1020atoms/cm未満)であった(平均値が最大値より大きな値になることはない)。
なお、サンプル1のas−depo条件(図10)において、SIMSの測定結果の有効範囲における窒素濃度の最大値は9.3×1019atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の最小値は1.9×1019atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の平均値は6.1×1019atoms/cmであった。
また、サンプル1のas−depo条件(図10)において、SIMSの測定結果の有効範囲における水素濃度の最大値は6.9×1019atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の最小値は4.5×1019atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の平均値は5.6×1019atoms/cmであった。
また、サンプル1のNベーク条件(図10)において、SIMSの測定結果の有効範囲における窒素濃度の最大値は9.7×1019atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の最小値は3.0×1019atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の平均値は6.0×1019atoms/cmであった。
また、サンプル1のNベーク条件(図10)において、SIMSの測定結果の有効範囲における水素濃度の最大値は2.3×1019atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の最小値は6.4×1018atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の平均値は1.2×1019atoms/cmであった。
また、サンプル1の大気ベーク条件(図10)において、SIMSの測定結果の有効範囲における窒素濃度の最大値は3.1×1019atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の最小値は4.4×1018atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の平均値は1.8×1019atoms/cmであった。
また、サンプル1の大気ベーク条件(図10)において、SIMSの測定結果の有効範囲における水素濃度の最大値は6.7×1018atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の最小値は2.0×1018atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の平均値は3.8×1018atoms/cmであった。
一方、サンプル2及びサンプル3において、SIMSの測定結果の有効範囲における窒素濃度の最小値は、1×1022atoms/cm以上であった(図11(B)、図12(B))。
よって、サンプル2及びサンプル3において、SIMSの測定結果の有効範囲における窒素濃度の平均値も、1×1022atoms/cm以上であった(平均値が最小値より小さな値になることはない)。
なお、サンプル2のas−depo条件(図11)において、SIMSの測定結果の有効範囲における窒素濃度の最大値は1.6×1022atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の最小値は1.5×1022atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の平均値は1.5×1022atoms/cmであった。
また、サンプル2のas−depo条件(図11)において、SIMSの測定結果の有効範囲における水素濃度の最大値は1.0×1020atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の最小値は6.3×1019atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の平均値は7.8×1019atoms/cmであった。
また、サンプル2のNベーク条件(図11)において、SIMSの測定結果の有効範囲における窒素濃度の最大値は1.5×1022atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の最小値は1.4×1022atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の平均値は1.5×1022atoms/cmであった。
また、サンプル2のNベーク条件(図11)において、SIMSの測定結果の有効範囲における水素濃度の最大値は1.2×1021atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の最小値は6.5×1020atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の平均値は7.7×1020atoms/cmであった。
また、サンプル2の大気ベーク条件(図11)において、SIMSの測定結果の有効範囲における窒素濃度の最大値は1.6×1022atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の最小値は1.5×1022atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の平均値は1.6×1022atoms/cmであった。
また、サンプル2の大気ベーク条件(図11)において、SIMSの測定結果の有効範囲における水素濃度の最大値は6.9×1020atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の最小値は4.4×1020atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の平均値は5.3×1020atoms/cmであった。
また、サンプル3のas−depo条件(図12)において、SIMSの測定結果の有効範囲における窒素濃度の最大値は3.4×1022atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の最小値は3.1×1022atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の平均値は3.3×1022atoms/cmであった。
また、サンプル3のas−depo条件(図12)において、SIMSの測定結果の有効範囲における水素濃度の最大値は1.9×1020atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の最小値は1.1×1020atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の平均値は1.4×1020atoms/cmであった。
また、サンプル3のNベーク条件(図12)において、SIMSの測定結果の有効範囲における窒素濃度の最大値は3.3×1022atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の最小値は3.2×1022atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の平均値は3.2×1022atoms/cmであった。
また、サンプル3のNベーク条件(図12)において、SIMSの測定結果の有効範囲における水素濃度の最大値は8.6×1020atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の最小値は1.4×1020atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の平均値は2.7×1020atoms/cmであった。
また、サンプル3の大気ベーク条件(図12)において、SIMSの測定結果の有効範囲における窒素濃度の最大値は3.5×1022atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の最小値は3.3×1022atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の平均値は3.4×1022atoms/cmであった。
また、サンプル3の大気ベーク条件(図12)において、SIMSの測定結果の有効範囲における水素濃度の最大値は1.0×1021atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の最小値は7.6×1019atoms/cmであり、SIMSの測定結果の有効範囲における水素濃度の平均値は2.8×1020atoms/cmであった。
以上のように、窒素を含有した酸化物半導体層は水素を取り込みやすい性質を有していることがわかった。
逆にいえば、SIMSの測定結果の有効範囲における窒素濃度の平均値が1×1020atoms/cm以下(1×1020atoms/cm未満)である酸化物半導体層は、水素に対して緻密な層であるといえる。
また、サンプル1乃至3において、加熱処理を行っても酸化物半導体層中の窒素濃度は増加しなかった。サンプル1において大気ベークを行ったものでは酸化物半導体層中の窒素濃度は減少していた。
ここで、酸化物半導体層中に窒素が取り込まれるメカニズムは、酸化物半導体層の成膜時において酸化物半導体層中の酸素結合の一部が切れてしまい、切れた結合の位置に窒素結合が形成されるためであると推測した。
よって、切れた結合の位置に酸素結合が形成されれば、酸化物半導体層中に取り込まれる窒素濃度を低減できるという仮説を立てた。なお、この推測及び仮説が正しければ、In−Ga−Zn−O系以外の酸化物半導体においても窒素は影響を及ぼすことになる。
実施例1の推測及び仮説が正しいか実証するためにスパッタガスに酸素を用いて酸化物半導体層を形成した。
酸素を供給すれば切れた結合の位置に酸素結合が形成される確率が上がるはずである。
酸化物半導体層は、In:Ga:Znが1:1:0.5(原子比)(In:Ga:ZnOが1:1:1(モル比))の酸化物半導体ターゲットをスパッタして形成した。
なお、酸化物半導体層の成膜前に、成膜室のリークの低減、成膜室の内壁の窒素の低減、ダミー基板への成膜等を充分行い窒素が酸化物半導体層中に混入することを徹底的に排除した。
(サンプル4)
スパッタガスの流量がAr/O=30/15sccm(O割合33.3%)のサンプルをサンプル4(as−depo)とした。
サンプル4のSIMSの測定結果(窒素)を図13(A)に示す。
(サンプル5)
スパッタガスの流量がAr/O=0/40sccm(O割合100%)のサンプルをサンプル5(as−depo)とした。
サンプル5のSIMSの測定結果(窒素)を図13(B)に示す。
(考察)
SIMSの測定結果の有効範囲は実施例1と同じである。
ここで、サンプル4(図13(A))において、SIMSの測定結果の有効範囲における窒素濃度の最大値は、5×1019atoms/cm以下(5×1019atoms/cm未満)である。
よって、サンプル4(図13(A))において、SIMSの測定結果の有効範囲における窒素濃度の平均値も5×1019atoms/cm以下(5×1019atoms/cm未満)である(平均値が最大値より大きな値になることはない)。
また、サンプル4(図13(A))において、SIMSの測定結果の有効範囲における窒素濃度の平均値を計算したところ、1×1019atoms/cm以下(1×1019atoms/cm未満)であった。
また、サンプル5(図13(B))において、SIMSの測定結果の有効範囲における窒素濃度の最大値は、2×1019atoms/cm以下(2×1019atoms/cm未満)であった。
よって、サンプル5(図13(B))において、SIMSの測定結果の有効範囲における窒素濃度の平均値は、1×1019atoms/cm以下(1×1019atoms/cm未満)であった。
そして、酸素を添加しなかったサンプル1(図10(B))と比較すると、サンプル4(図13(A))及びサンプル5(図13(B))の方が窒素濃度が低い。
なお、サンプル4のas−depo条件(図13(A))において、SIMSの測定結果の有効範囲における窒素濃度の最大値は1.6×1019atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の最小値は2.2×1018atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の平均値は4.6×1018atoms/cmであった。
なお、サンプル5のas−depo条件(図13(B))において、SIMSの測定結果の有効範囲における窒素濃度の最大値は1.6×1019atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の最小値は2.3×1018atoms/cmであり、SIMSの測定結果の有効範囲における窒素濃度の平均値は7.7×1018atoms/cmであった。
したがって、実施例1の推測及び仮説が正しいことを実証することができた。
絶縁層600の材料の違いによるトランジスタの電気特性の違いを調査した。
(共通条件)
図2(B)に記載のチャネルエッチ型トランジスタを作製した。
酸化物半導体層410は、In:Ga:Znが1:1:0.5(原子比)(In:Ga:ZnOが1:1:1(モル比))の酸化物半導体ターゲットをスパッタして形成した酸化物半導体層を島状にエッチングしたサンプルを用いた。
また、図1(B)の工程の終了後、大気雰囲気で350℃、1時間の第1の加熱処理を行った。
また、図2(B)の工程の終了後、絶縁層600にコンタクトホールを形成し、絶縁層600上に配線を形成した。
配線を形成後、大気雰囲気で350℃、1時間の第2の加熱処理を行った。
(サンプル6)
絶縁層600は、酸化珪素ターゲットを用いてスパッタ法で形成した。
成膜条件は、基板温度100℃、Ar/O=40/10sccmとした。
また、RF電源を用い、電力を1.5kWとした。
また、成膜圧力は0.4Paとした。
(サンプル7)
絶縁層600は、酸化珪素ターゲットを用いてスパッタ法で形成した。
成膜条件は、基板温度250℃、Ar/O=40/10sccmで形成した。
また、RF電源を用い、電力を1.5kWとした。
また、成膜圧力は0.4Paとした。
(サンプル8)
絶縁層600は、酸化珪素ターゲットを用いてスパッタ法で形成した。
成膜条件は、基板温度100℃、Ar/H=46/4sccmで形成した。
また、RF電源を用い、電力を1.5kWとした。
また、成膜圧力は0.4Paとした。
(サンプル9)
絶縁層600は、プラズマCVD法で形成した。
成膜条件は、基板温度200℃、SiH/NO=25/1000sccmとした。
(サンプル10)
絶縁層600は、プラズマCVD法で形成した。
成膜条件は、基板温度325℃、SiH/NO=27/1000sccmとした。
(サンプル11)
絶縁層600は、シロキサン膜を用いた。
(サンプル12)
絶縁層600は、アクリル膜を用いた。
(サンプル13)
絶縁層600は、ポリイミド膜を用いた。
(考察)
サンプル8乃至サンプル13は、サンプル6及びサンプル7と比較して、閾値電圧Vthがマイナス側にシフトしていた。
ここで、スパッタガスとして意図的に水素元素を含む物質を用いた絶縁層600は水素元素を含んでいる。
すると、水素を含んだ絶縁層600がバックチャネルに接した状態になる。
また、プラズマCVD法で形成した絶縁層600は水素及び窒素を含んでいる。
すると、水素を含んだ絶縁層600がバックチャネルに接した状態になる。
また、シロキサン膜、アクリル膜、ポリイミド膜は、水分を吸収しやすく且つ水分を放出しやすい性質を持つ。
すると、水分を放出する絶縁層600がバックチャネルに接した状態になる。
ここで、計算科学(厳密には異なるがシミュレーションと呼ばれる場合もある)により、バックチャネルにドナーが存在する場合にどのような挙動をするか計算を行ったところ、ドナーが存在すると閾値電圧がマイナス側にシフトすることがわかった。
したがって、スパッタガスとして水素を用いない条件で形成した絶縁層600を用いることによって閾値電圧のマイナスシフトを防止できることがわかった。
また、酸化珪素ターゲットを用い且つスパッタガスとして酸素を用いた酸素過剰な絶縁層600を用いた場合(サンプル6及びサンプル7)、第2の加熱処理により酸素がバックチャネルに供給されバックチャネルの酸素欠損が低下したと考察した。
なお、本実施例では第2の加熱処理として350℃、1時間の加熱処理を行った。
ここで、絶縁層600として酸素過剰な絶縁層を用いた場合において、第2の加熱処理を行わなかったサンプルAと、第2の加熱処理として250℃、1時間の加熱処理を行ったサンプルBと、を用意した。そして、サンプルAとサンプルBとを比較した結果、第2の加熱処理として250℃、1時間の加熱処理を行ったサンプルBの方がトランジスタの電気特性が優れていた。
また、シリコンターゲットを用いスパッタガスとして酸素のみを用いて形成した絶縁層600を用いたトランジスタを別途作製した。
シリコンターゲットを用いスパッタガスとして酸素のみを用いて形成した絶縁層600を形成する際、基板温度を100℃にした場合と基板温度を200℃にした場合とで比較すると、基板温度を200℃にした場合の方がゲートBTストレス試験の結果が優れていた。
ゲートBTストレス試験の結果が優れていた理由は、絶縁層600形成時の基板温度を上げることによって、バックチャネル表面の水分を除去できたためであると考察した。
したがって、絶縁層600形成時の基板温度は200℃以上が好ましい。(上限は限定されないが、300℃以下、400℃以下、500℃以下、600℃以下、700℃以下から選択することができる。)
図2(A)に記載のチャネルエッチ型トランジスタ(In−Ga−Zn−O系のトランジスタ)を作製した。なお、絶縁層600は形成していない。
そして、トランジスタが形成された基板を浸水した。
トランジスタが形成された基板を浸水する前の特性と、トランジスタが形成された基板を浸水した直後の特性と、を比較したところ、トランジスタを浸水した直後ではトランジスタを浸水する前と比較して閾値電圧がマイナス側にシフトし且つオフ電流も上昇していた。
次に、浸水した基板を大気雰囲気で120℃で3分間加熱して乾燥したところ、若干トランジスタの特性の回復が見られた。
次に、3分間乾燥した基板を大気雰囲気で120℃で10分間加熱したところ(計13分)、さらにトランジスタの特性の回復が見られた。
次に、13分間乾燥した基板を大気雰囲気で120℃で40分間加熱したところ(計53分)、トランジスタの特性が浸水前とほぼ同じになった。
よって、バックチャネルの表面に水分が付着するとトランジスタの特性に影響を与えることがわかった。
また、バックチャネルの表面に付着した程度の水分であれば120℃以上で53分以上加熱すれば除去できることが分かった。
なお、水分が蒸発できれば良いので温度を上げればより短い時間の乾燥で済むことは明らかである。
酸化物半導体層の加熱処理の効果について昇温脱離ガス分析法(TDS:Thermal Desorption Spectroscopy)を用いて調査した。
昇温脱離ガス分析法(TDS:Thermal Desorption Spectroscopy)は、サンプルを昇温していったときの放出ガスを分析する方法である。
本実施例では水蒸気の放出を調べた。
(サンプル14)
サンプル14としてガラス基板を用意した。
(サンプル15)
サンプル15として、ガラス基板上にIn:Ga:Znが1:1:0.5(原子比)(In:Ga:ZnOが1:1:1(モル比))の酸化物半導体ターゲットをスパッタして形成した酸化物半導体層を形成したサンプルを用意した。
サンプル15は加熱処理を行っていない(as−depo)。
(サンプル16)
サンプル15と同一のサンプルをもう一つ用意し、サンプル16とした。
(サンプル17)
サンプル17として、ガラス基板上にIn:Ga:Znが1:1:0.5(原子比)(In:Ga:ZnOが1:1:1(モル比))の酸化物半導体ターゲットをスパッタして形成した酸化物半導体層を形成したサンプルを用意した。
酸化物半導体層形成後、窒素雰囲気で250℃、1時間の加熱処理を行った。
(サンプル18)
サンプル18として、ガラス基板上にIn:Ga:Znが1:1:0.5(原子比)(In:Ga:ZnOが1:1:1(モル比))の酸化物半導体ターゲットをスパッタして形成した酸化物半導体層を形成したサンプルを用意した。
酸化物半導体層形成後、窒素雰囲気で350℃、1時間の加熱処理を行った。
(サンプル19)
サンプル19として、ガラス基板上にIn:Ga:Znが1:1:0.5(原子比)(In:Ga:ZnOが1:1:1(モル比))の酸化物半導体ターゲットをスパッタして形成した酸化物半導体層を形成したサンプルを用意した。
酸化物半導体層形成後、窒素雰囲気で450℃、1時間の加熱処理を行った。
(考察)
サンプル14及びサンプル15との昇温脱離ガス分析法の結果を図14(A)に示す。
なお、図14(A)において、グラフ1414がサンプル14(ガラス基板のみ)のグラフに対応し、グラフ1415がサンプル15(ガラス基板及び酸化物半導体層(as−depo))のグラフに対応する。
図14(A)において、50℃付近の水分のピーク1401、100℃付近の水分のピーク1402、300℃付近の水分のピーク1403が存在することがわかる。
ガラス基板のみのサンプル14は、50℃付近の水分のピーク1401、100℃付近の水分のピーク1402だけがあり、300℃付近の水分のピーク1403は存在しない。
一方、酸化物半導体層を有するサンプル15では、50℃付近の水分のピーク1401、100℃付近の水分のピーク1402、及び300℃付近の水分のピーク1403が存在する。
したがって、300℃付近の水分のピーク1403は酸化物半導体層特有の水分のピークである。
よって、300℃付近の水分のピーク1403が検出された場合、酸化物半導体層に水分が含まれていると判断できる。
サンプル16〜サンプル19の比較結果を図14(B)に示す。
なお、図14(B)において、グラフ1416がサンプル16(as−depo)のグラフに対応し、グラフ1417がサンプル17(250℃)のグラフに対応し、グラフ1418がサンプル18(350℃)のグラフに対応し、グラフ1419がサンプル19(450℃)のグラフに対応する。
サンプル17(250℃)及びサンプル18(350℃)では300℃付近の水分のピーク1403が確認された。
また、サンプル17(250℃)及びサンプル18(350℃)では300℃付近の水分のピーク1403のカウント数が、サンプル16(as−depo)よりも下がっていた。
よって、加熱処理によってある程度の水分が減少することがわかった。
さらに、サンプル19(450℃)では300℃付近の水分のピーク1403が存在していない。
よって、450℃以上且つ1時間以上の加熱処理を行えば水分が完全に離脱するといえる。
(サンプル20)
また、サンプル20として、ガラス基板上にIn:Ga:Znが1:1:0.5(原子比)(In:Ga:ZnOが1:1:1(モル比))の酸化物半導体ターゲットをスパッタして形成した酸化物半導体層を形成したサンプルを用意した。
そして、サンプル20はガスRTA装置を用い窒素雰囲気で650℃、3分の加熱処理を行った。
サンプル20(650℃)では300℃付近の水分のピークが存在していなかった。
よって、650℃以上且つ3分以上の加熱処理を行えば水分が完全に離脱するといえる。
また、ガラス基板上にIn:Ga:Znが1:1:1(原子比)(In:Ga:ZnOが1:1:2(モル比))の酸化物半導体ターゲットをスパッタして形成した酸化物半導体層を形成したサンプルを用意して同様の実験(as−depo、250℃、350℃、450℃の比較)を行った結果、窒素雰囲気で450℃1時間の加熱処理を行ったサンプルのみ300℃付近の水分のピークが存在していなかった。
また、ガラス基板上にIn:Ga:Znが1:1:4(原子比)(In:Ga:ZnOが1:1:8(モル比))の酸化物半導体ターゲットをスパッタして形成した酸化物半導体層を形成したサンプルを用意して同様の実験(as−depo、250℃、350℃、450℃の比較)を行った結果、窒素雰囲気で450℃1時間の加熱処理を行ったサンプルのみ300℃付近の水分のピークが存在していなかった。
よって、昇温脱離ガス分析法において300℃付近の水分のピークが存在しない酸化物半導体層(100℃以上400℃以下(好ましくは、250℃以上300℃以下)においてカウント数が2×10−11以下)は、450℃以上且つ1時間以上、若しくは、650℃以上且つ3分以上で加熱された酸化物半導体層であるということができる。
昇温脱離ガス分析法において300℃付近の水分のピークが存在しないということは、昇温脱離ガス分析法において100℃以上400℃以下の水分のピークが存在しないともいえる。
昇温脱離ガス分析法において300℃付近の水分のピークが存在しないということは、酸化物半導体層に起因する水分のピークが存在しないともいえる。
また、第1の加熱処理のみの条件を替えて図2(A)の構造のトランジスタを作製したところ、昇温脱離ガス分析法において300℃付近の水分のピークが存在する酸化物半導体層を用いたトランジスタ(250℃、350℃)は、昇温脱離ガス分析法において300℃付近の水分のピークが存在しない酸化物半導体層を用いたトランジスタ(450℃)よりも、閾値電圧がマイナス側にシフトしており、且つ、ゲートBTストレス試験における劣化が大きかった。
なお、酸化物半導体層は、In:Ga:Znが1:1:0.5(原子比)(In:Ga:ZnOが1:1:1(モル比))の酸化物半導体ターゲットをスパッタして形成した酸化物半導体層を用いた。
また、酸化物半導体層の成膜前に、成膜室のリークの低減、成膜室の内壁の窒素の低減、ダミー基板への成膜等を充分行い窒素の影響を徹底的に排除した。
よって、酸化物半導体層中の水分がトランジスタの電気特性に影響を与えていることが分かった。
昇温脱離ガス分析法(TDS:Thermal Desorption Spectroscopy)を用いて以下のサンプルの脱ガス(水分)を測定した。
(サンプル21)
ガラス基板上にIn:Ga:Znが1:1:0.5(原子比)(In:Ga:ZnOが1:1:1(モル比))の酸化物半導体ターゲットをスパッタして形成した酸化物半導体層を形成し、酸化物半導体層上にスパッタ法で形成した酸化珪素膜を形成したサンプルを用意した。
酸化珪素膜は、酸化珪素をターゲットとしてAr/O=40/10sccmのガス流量で成膜を行った。
サンプル21は加熱処理を行っていない。
(サンプル22)
ガラス基板上にIn:Ga:Znが1:1:0.5(原子比)(In:Ga:ZnOが1:1:1(モル比))の酸化物半導体ターゲットをスパッタして形成した酸化物半導体層を形成し、酸化物半導体層上にスパッタ法で形成した酸化珪素膜を形成したサンプルを用意した。
酸化珪素膜は、酸化珪素をターゲットとしてAr/O=40/10sccmのガス流量で成膜を行った(スパッタガスとして酸素を用いた)。
その後、窒素雰囲気で250℃、1時間の加熱処理(炉)を行った。
(サンプル23)
ガラス基板上にIn:Ga:Znが1:1:0.5(原子比)(In:Ga:ZnOが1:1:1(モル比))の酸化物半導体ターゲットをスパッタして形成した酸化物半導体層を形成し、酸化物半導体層上にスパッタ法で形成した酸化珪素膜を形成したサンプルを用意した。
酸化珪素膜は、酸化珪素をターゲットとしてAr/O=40/10sccmのガス流量で成膜を行った。(スパッタガスとして酸素を用いた。)
その後、窒素雰囲気で350℃、1時間の加熱処理(炉)を行った。
(サンプル24)
ガラス基板上にIn:Ga:Znが1:1:0.5(原子比)(In:Ga:ZnOが1:1:1(モル比))の酸化物半導体ターゲットをスパッタして形成した酸化物半導体層を形成し、酸化物半導体層上にスパッタ法で形成した酸化珪素膜を形成したサンプルを用意した。
酸化珪素膜は、酸化珪素をターゲットとしてAr/O=40/10sccmのガス流量で成膜を行った。(スパッタガスとして酸素を用いた。)
その後、窒素雰囲気で450℃、1時間の加熱処理(炉)を行った。
(考察)
昇温脱離ガス分析法(TDS:Thermal Desorption Spectroscopy)で計測したところ、いずれのサンプルも300℃付近の水分のピークが観測されなかった。
実施例5の結果からすると、少なくとも350℃以下の加熱では水分が完全に離脱しない。
つまり、サンプル23及びサンプル24は300℃付近の水分のピークが観測されるはずであるのに、300℃付近の水分のピークが確認されなかったことになる。
この理由は、スパッタガスとして酸素を用いた酸化珪素膜(酸素過剰な酸化珪素膜)が水分の放出をブロックしてしまったためであると考察した。
したがって、スパッタガスとして酸素を用いた酸化珪素膜(酸素過剰な酸化珪素膜)には水分の拡散を防止することがわかった。
つまり、酸素過剰な酸化珪素膜は水分のブロッキング効果があることがわかった。
逆に考えれば、第1の加熱処理を行い水分を放出させた酸化物半導体層上に酸素過剰な酸化珪素膜を形成すれば、外部からの水分の混入を防止することができるということになる。
実施例5より450℃以上、1時間以上の加熱で水分が完全に除去されることがわかった。
そこで、450℃より高い温度で加熱したサンプルの水素濃度について、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)を用いて調べた。
まず、ガラス基板上にIn:Ga:Znが1:1:0.5(原子比)(In:Ga:ZnOが1:1:1(モル比))の酸化物半導体ターゲットをスパッタして形成した酸化物半導体層を形成したサンプルを複数用意した。
また、ガラス基板上にIn:Ga:Znが1:1:1(原子比)(In:Ga:ZnOが1:1:2(モル比))の酸化物半導体ターゲットをスパッタして形成した酸化物半導体層を形成したサンプルを複数用意した。
なお、酸化物半導体層の成膜前に、成膜室のリークの低減、成膜室の内壁の窒素の低減、ダミー基板への成膜等を充分行い窒素が酸化物半導体層中に混入することを徹底的に排除した。
また、スパッタガスはAr/O=30/15sccm(O割合33.3%)とした。
そして、加熱処理を450℃、550℃、600℃、650℃と条件を変えた複数のサンプルを用意した。なお、複数のサンプルの加熱時間は1時間である。
また、加熱処理の雰囲気を、窒素雰囲気、酸素雰囲気、窒素と酸素を含む雰囲気(dry Air(窒素:酸素=4:1である雰囲気))と条件を変えたサンプルを用意した。
比較結果を表1に示す。
表1において、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)の値はSIMSの有効範囲の平均値を示した。
表1から、550℃以上且つ1時間以上で加熱を行うと酸化物半導体層中の水素濃度が大幅に減少することがわかった。
つまり、水素濃度が6×1018atoms/cm以下の酸化物半導体層は高温(550℃以上且つ1時間以上)で加熱された酸化物半導体層であるということができる。
なお、第1の加熱処理の条件のみを替えて図2(A)の構造のトランジスタを作製したところ、1×1019atoms/cm以上の水素を含有する酸化物半導体層を用いたトランジスタ(450℃)は、1×1019atoms/cm未満の水素を含有する酸化物半導体層を用いた酸化物半導体層を用いたトランジスタ(550℃、600℃、650℃)よりも、閾値電圧がマイナス側にシフトしており、且つ、ゲートBTストレス試験における劣化が大きかった。
なお、酸化物半導体層は、In:Ga:Znが1:1:0.5(原子比)(In:Ga:ZnOが1:1:1(モル比))の酸化物半導体ターゲットをスパッタして形成した酸化物半導体層を用いた。
また、酸化物半導体層の成膜前に、成膜室のリークの低減、成膜室の内壁の窒素の低減、ダミー基板への成膜等を充分行い窒素の影響を徹底的に排除した。
よって、酸化物半導体層中の水素がトランジスタの電気特性に影響を与えていることが分かった。
図16は、In−Ga−Zn−O系酸化物半導体を用いた薄膜トランジスタの断面を、透過型電子顕微鏡(TEM,Hitachi H−9000NAR,300kV)で観察した写真である。
図16に示す薄膜トランジスタは、酸化物半導体層1601としてIn−Ga−Zn−O系酸化物半導体層を50nm成膜後、窒素雰囲気下において第1の加熱処理(650℃、1時間)を行い、その後金属膜としてチタン層1604を150nm成膜し、さらに窒素雰囲気下において第2の加熱処理(250℃、1時間)を行ったサンプルである。
図16において、酸化物半導体層1601とチタン層1604との界面には、インジウムリッチ層1602およびチタン酸化物層1603が確認できる。
なお、インジウムリッチ層1602およびチタン酸化物層1603の確認は、FFTM(Fast Fourier Transform Mapping)法を用いて行った。
チタン層1604と酸化物半導体層1601が接した状態において第2の加熱処理を行うことによって、酸化物半導体層から酸素が引き抜かれてチタン酸化物層1603が形成されたと考察した。
また、酸化物半導体層1601において酸素が引き抜かれた箇所はインジウムの結晶が析出したインジウムリッチ層1602になったと考察した。
このように、チタン層1604と酸化物半導体層1601が接した状態において第2の加熱処理を行うことによってチタン酸化物層1603を形成することができる。
なお、本実施例の反応は酸素とチタン(Ti)の反応であるので、In−Ga−Zn−O系の酸化物半導体層以外でも同様の反応が生じることは明らかである。
したがって、第2の加熱処理は250℃以上で行うことが好ましい。(上限は限定されないが、300℃以下、400℃以下、500℃以下、600℃以下、700℃以下から選択することができる。)
なお、チタン層1604上に低抵抗な材料(アルミニウムを主成分とする膜、銅を主成分とする膜等)を形成すると配線抵抗を下げることができるので好ましい。
100 基板
200 ゲート電極
300 ゲート絶縁層
400 酸化物半導体層
410 酸化物半導体層
500 導電層
510 コンタクト電極
520 コンタクト電極
600 絶縁層
700 チャネル保護層
810 配線
820 配線
830 配線
900 下地絶縁層
1401 ピーク
1402 ピーク
1403 ピーク
1414 グラフ
1415 グラフ
1416 グラフ
1417 グラフ
1418 グラフ
1419 グラフ
1601 酸化物半導体層
1602 インジウムリッチ層
1603 チタン酸化物層
1604 チタン層
2001 成膜室
2002 蓋
2003 ターゲット
2004 ポンプ
2005 Oリング
2006 Oリング
2007 メタルガスケット
2008 メタルガスケット
3001 点線
3002 太い実線
3003 細い実線
8000 破線

Claims (2)

  1. ゲート電極と、酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との間に挟まれたゲート絶縁層と、を有する半導体装置の作製方法であって、
    窒素濃度が1×1020atoms/cm以下である前記酸化物半導体層を350℃以上且つ1時間以上で加熱処理を行い、水素を低減し、
    前記酸化物半導体層は、インジウム、ガリウム、及び亜鉛を有することを特徴とする半導体装置の作製方法。
  2. ゲート電極と、酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との間に挟まれたゲート絶縁層と、前記酸化物半導体層に接して設けられた絶縁層と、を有する半導体装置の作製方法であって、
    窒素濃度が1×10 20 atoms/cm 以下である前記酸化物半導体層を350℃以上且つ1時間以上で第1の加熱処理を行い、水素を低減し、
    前記絶縁層は、スパッタガスとして水素を含む物質を用いずに形成され、
    前記絶縁層は、第2の加熱処理により、前記酸化物半導体層に酸素を供給し、
    前記酸化物半導体層は、インジウム、ガリウム、及び亜鉛を有することを特徴とする半導体装置の作製方法。
JP2010273202A 2009-12-11 2010-12-08 半導体装置の作製方法 Expired - Fee Related JP5727204B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010273202A JP5727204B2 (ja) 2009-12-11 2010-12-08 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009281505 2009-12-11
JP2009281505 2009-12-11
JP2010273202A JP5727204B2 (ja) 2009-12-11 2010-12-08 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015076096A Division JP6189354B2 (ja) 2009-12-11 2015-04-02 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2011142311A JP2011142311A (ja) 2011-07-21
JP5727204B2 true JP5727204B2 (ja) 2015-06-03

Family

ID=44141959

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2010273202A Expired - Fee Related JP5727204B2 (ja) 2009-12-11 2010-12-08 半導体装置の作製方法
JP2015076096A Active JP6189354B2 (ja) 2009-12-11 2015-04-02 半導体装置の作製方法
JP2017149627A Expired - Fee Related JP6480524B2 (ja) 2009-12-11 2017-08-02 半導体装置
JP2019020685A Active JP6700448B2 (ja) 2009-12-11 2019-02-07 エレクトロルミネッセンス表示装置
JP2020080082A Active JP6994536B2 (ja) 2009-12-11 2020-04-30 エレクトロルミネッセンス表示装置
JP2021201955A Active JP7228666B2 (ja) 2009-12-11 2021-12-13 エレクトロルミネッセンス表示装置
JP2023019856A Pending JP2023055966A (ja) 2009-12-11 2023-02-13 半導体装置

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2015076096A Active JP6189354B2 (ja) 2009-12-11 2015-04-02 半導体装置の作製方法
JP2017149627A Expired - Fee Related JP6480524B2 (ja) 2009-12-11 2017-08-02 半導体装置
JP2019020685A Active JP6700448B2 (ja) 2009-12-11 2019-02-07 エレクトロルミネッセンス表示装置
JP2020080082A Active JP6994536B2 (ja) 2009-12-11 2020-04-30 エレクトロルミネッセンス表示装置
JP2021201955A Active JP7228666B2 (ja) 2009-12-11 2021-12-13 エレクトロルミネッセンス表示装置
JP2023019856A Pending JP2023055966A (ja) 2009-12-11 2023-02-13 半導体装置

Country Status (5)

Country Link
US (5) US9196738B2 (ja)
JP (7) JP5727204B2 (ja)
KR (5) KR102492561B1 (ja)
TW (4) TWI623104B (ja)
WO (1) WO2011071185A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090202935A1 (en) * 2008-02-13 2009-08-13 Yoshihiro Moriya Carrier, two-component developer containing carrier and toner, and image forming method
US20120032172A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8956944B2 (en) 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US9012904B2 (en) 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US8643008B2 (en) * 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI621185B (zh) * 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI502645B (zh) * 2012-03-09 2015-10-01 Air Prod & Chem 低溫含矽膜
KR102080696B1 (ko) 2012-06-29 2020-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP2014042004A (ja) 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI553716B (zh) 2012-11-08 2016-10-11 半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
CN104885230B (zh) 2012-12-25 2018-02-23 株式会社半导体能源研究所 半导体装置
TWI618252B (zh) * 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
CN105027296B (zh) * 2013-03-07 2018-11-06 夏普株式会社 半导体装置及其制造方法
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
US9299855B2 (en) 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
JP6287635B2 (ja) * 2014-06-30 2018-03-07 日立金属株式会社 半導体装置の製造方法および半導体装置
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
WO2016088882A1 (ja) * 2014-12-05 2016-06-09 富士フイルム株式会社 金属酸化物膜の製造方法、金属酸化物膜、薄膜トランジスタ、薄膜トランジスタの製造方法、電子デバイス、及び紫外線照射装置
KR20240046304A (ko) * 2015-03-03 2024-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
JP6539464B2 (ja) * 2015-03-19 2019-07-03 国立大学法人東北大学 半導体素子の製造方法
WO2020090008A1 (ja) 2018-10-30 2020-05-07 三菱電機株式会社 充電台および電気掃除機システム
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Family Cites Families (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5672889A (en) * 1995-03-15 1997-09-30 General Electric Company Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3423896B2 (ja) * 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004304162A (ja) 2003-03-17 2004-10-28 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
JP4386747B2 (ja) * 2004-01-28 2009-12-16 三洋電機株式会社 p型ZnO半導体膜及びその製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
CN101309864B (zh) 2005-11-18 2012-06-27 出光兴产株式会社 半导体薄膜及其制造方法以及薄膜晶体管
JP4904789B2 (ja) * 2005-11-30 2012-03-28 凸版印刷株式会社 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ZnO 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
JP5406449B2 (ja) 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5213421B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
JP2009141221A (ja) * 2007-12-07 2009-06-25 Sony Corp ZnO半導体膜の製造方法、ZnO半導体膜及びこれを用いた半導体装置
JPWO2009075281A1 (ja) * 2007-12-13 2011-04-28 出光興産株式会社 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP2009206490A (ja) * 2008-01-30 2009-09-10 Elpida Memory Inc 半導体装置及びその製造方法
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP2009266938A (ja) * 2008-04-23 2009-11-12 Rohm Co Ltd 半導体素子
TWI532862B (zh) 2008-05-22 2016-05-11 Idemitsu Kosan Co A sputtering target, a method for forming an amorphous oxide film using the same, and a method for manufacturing a thin film transistor
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP2010123758A (ja) * 2008-11-19 2010-06-03 Nec Corp 薄膜デバイス及びその製造方法
WO2010128614A1 (en) * 2009-05-02 2010-11-11 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date
US20110140205A1 (en) 2011-06-16
JP6700448B2 (ja) 2020-05-27
KR101857692B1 (ko) 2018-05-14
US9196738B2 (en) 2015-11-24
TW201140829A (en) 2011-11-16
US20210036160A1 (en) 2021-02-04
KR20190025741A (ko) 2019-03-11
TWI661491B (zh) 2019-06-01
KR20200103887A (ko) 2020-09-02
JP2011142311A (ja) 2011-07-21
KR102308442B1 (ko) 2021-10-01
US20230094969A1 (en) 2023-03-30
JP2017195418A (ja) 2017-10-26
TW201820484A (zh) 2018-06-01
JP2015144309A (ja) 2015-08-06
TWI623104B (zh) 2018-05-01
JP2023055966A (ja) 2023-04-18
TW201742256A (zh) 2017-12-01
KR20120107986A (ko) 2012-10-04
KR20180049271A (ko) 2018-05-10
KR20210084667A (ko) 2021-07-07
KR102273623B1 (ko) 2021-07-05
JP6480524B2 (ja) 2019-03-13
US10103272B2 (en) 2018-10-16
KR102492561B1 (ko) 2023-01-26
US20190051754A1 (en) 2019-02-14
WO2011071185A1 (en) 2011-06-16
TWI602304B (zh) 2017-10-11
US11545579B2 (en) 2023-01-03
TW201642475A (zh) 2016-12-01
JP6994536B2 (ja) 2022-01-14
JP2020145444A (ja) 2020-09-10
JP2019071494A (ja) 2019-05-09
US20160043230A1 (en) 2016-02-11
US10804409B2 (en) 2020-10-13
JP2022022462A (ja) 2022-02-03
TWI557907B (zh) 2016-11-11
JP7228666B2 (ja) 2023-02-24
JP6189354B2 (ja) 2017-08-30

Similar Documents

Publication Publication Date Title
JP6480524B2 (ja) 半導体装置
JP6620263B1 (ja) 半導体装置
WO2014104229A1 (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150402

R150 Certificate of patent or registration of utility model

Ref document number: 5727204

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees