Nothing Special   »   [go: up one dir, main page]

TWI545652B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI545652B
TWI545652B TW101108854A TW101108854A TWI545652B TW I545652 B TWI545652 B TW I545652B TW 101108854 A TW101108854 A TW 101108854A TW 101108854 A TW101108854 A TW 101108854A TW I545652 B TWI545652 B TW I545652B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
hydrogen
semiconductor film
oxide
Prior art date
Application number
TW101108854A
Other languages
English (en)
Other versions
TW201306127A (zh
Inventor
井本裕己
丸山哲紀
遠藤佑太
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201306127A publication Critical patent/TW201306127A/zh
Application granted granted Critical
Publication of TWI545652B publication Critical patent/TWI545652B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

半導體裝置及其製造方法
本發明係有關包括氧化物半導體膜的半導體裝置及其製造方法。
在本說明書中，半導體裝置是指可透過利用半導體特性起作用的所有裝置；電光裝置、半導體電路以及電子裝置均包括在半導體裝置的範疇中。
近年來，被使用而以平板顯示器為代表的許多液晶顯示裝置以及發光顯示裝置的電晶體已被形成在玻璃基板之上並利用諸如非晶矽或多晶矽的矽半導體來予以形成。
替代矽半導體，將氧化物半導體(它是具有半導體特性的金屬氧化物)使用於電晶體的技術已受到注目。
例如，揭示利用氧化鋅(它是單組分金屬氧化物)或In-Ga-Zn-O基氧化物(它是同系化合物)作為氧化物半導體製造的電晶體用作為顯示裝置的圖素的切換元件等的技術(參見專利文獻1至專利文獻3)。
[參考文獻] [專利文獻]
[專利文獻1]日本公告專利申請案No.2006-165528
[專利文獻2]日本公告專利申請案No.2007-096055
[專利文獻3]日本公告專利申請案No.2007-123861
當形成氧化物半導體膜時，不是氧化物半導體膜的構 成元素的氫在某些情形中會進入氧化物半導體膜。氧化物半導體膜中的一部分氫用作為施體以引起作為載子的電子的產生，這增加了氧化物半導體膜的電導率。如上所述，當氫進入氧化物半導體膜並且電導率增加時，氧化物半導體膜的半導體特性出現問題。
例如，在含有氫並且具有增大電導率的氧化物半導體膜被使用於通道形成區的電晶體中，會出現以下問題：閾值電壓在反方向上偏移，並且相應地汲極電流在沒有電壓施加到閘極電極(Vgs=0 V)的狀態下流動。要注意，在本說明書中，汲極電流指代在源極電極和汲極電極之間流動的電流。此外，在本說明書中，汲極電流在沒有電壓施加到閘極電極(Vgs=0 V)的狀態下流動的現象稱為常導通。
鑒於上述問題，本發明一個實施例的目的在於提供具有優異電特性的半導體裝置以及製造該半導體裝置的方法。
本發明的技術思路是：在作為半導體裝置的包括氧化物半導體膜的電晶體中，具有氫滲透性質的膜(氫滲透膜)形成為與氧化物半導體膜相接觸，具有氫捕獲性質的膜(氫捕獲膜)形成為與氫滲透膜相接觸，氧化物半導體膜中所含的氫透過熱處理而被釋放出，並且氫透過氫滲透膜並轉移至氫捕獲膜。要注意，氫被氫捕獲膜所捕獲。
本發明的一個實施例是用以製造半導體裝置的方法， 包括以下步驟：形成閘極電極；形成閘極絕緣膜以覆蓋閘極電極；在閘極絕緣膜之上形成氧化物半導體膜；在氧化物半導體膜之上按次序形成氫滲透膜和氫捕獲膜；執行熱處理，以使氫從氧化物半導體膜中被釋放出；形成源極電極和汲極電極以與氧化物半導體膜的一部分相接觸；以及去除與氧化物半導體膜中的通道形成區重疊的一部分氫捕獲膜，以使形成由氫滲透膜形成的通道保護膜。
以上述方法製造的半導體裝置包括閘極電極、覆蓋閘極電極的閘極絕緣膜、閘極絕緣膜之上的氧化物半導體膜、由氧化物半導體膜之上的氫滲透膜所形成的通道保護膜、與一部分通道保護膜相接觸的氫捕獲膜、以及與一部分通道保護膜、一部分氫捕獲膜和一部分氧化物半導體膜相接觸的源極電極和汲極電極。
含氧化物的膜可用作為將成為通道保護膜的氫滲透膜。因此，本發明的一個實施例是用以製造半導體裝置的方法，包括以下步驟：形成閘極電極；形成閘極絕緣膜以覆蓋閘極電極；在閘極絕緣膜之上形成氧化物半導體膜；在氧化物半導體膜之上按次序形成含氧化物的氫滲透膜和氫捕獲膜；執行熱處理，以使氫從氧化物半導體膜中被釋放出，而氧從氫滲透膜供應至氧化物半導體膜；形成與氧化物半導體膜的一部分相接觸的源極電極和汲極電極；以及去除與氧化物半導體膜中的通道形成區重疊的一部分氫捕獲膜，以使形成由氫滲透膜形成的通道保護膜。
以上述方法製造的半導體裝置包括閘極電極、覆蓋閘 極電極的閘極絕緣膜、閘極絕緣膜上的氧化物半導體膜、氧化物半導體膜上的由含氧化物的氫滲透膜形成的通道保護膜、與一部分通道保護膜相接觸的氫捕獲膜、以及與一部分通道保護膜、一部分氫捕獲膜和一部分氧化物半導體膜相接觸的源極電極和汲極電極。
在上述結構中，氫捕獲膜的形狀可以與源極電極和汲極電極的形狀相同。因此，本發明的一個實施例是用於製造半導體裝置的方法，包括以下步驟：形成閘極電極；形成閘極絕緣膜以覆蓋閘極電極；在閘極絕緣膜之上形成氧化物半導體膜；形成由氫滲透膜形成的通道保護膜；形成與一部分氧化物半導體膜相接觸的氫捕獲膜；執行熱處理，以使氫從氧化物半導體膜中被釋放出；形成導電膜；以及去除與氧化物半導體膜中的通道形成區重疊的部分導電膜和部分氫捕獲膜，從而形成源極電極和汲極電極。
以上述方法製造的半導體裝置包括閘極電極、覆蓋閘極電極的閘極絕緣膜、閘極絕緣膜之上的氧化物半導體膜、氧化物半導體膜之上的由氫滲透膜形成的通道保護膜、與一部分通道保護膜、一部分氧化物半導體膜和一部分閘極絕緣膜相接觸的氫捕獲膜、以及與氫捕獲膜相接觸的源極電極和汲極電極。
含氧化物的膜可用作為將成為通道保護膜的氫滲透膜。本發明的一個實施例是用以製造半導體裝置的方法，包括以下步驟：形成閘極電極；形成閘極絕緣膜以覆蓋閘極電極；在閘極絕緣膜之上形成氧化物半導體膜；形成由 含氧化物的氫滲透膜形成的通道保護膜；形成與一部分氧化物半導體膜相接觸的氫捕獲膜；執行熱處理，以使氫從氧化物半導體膜中被釋放出，而氧從氫滲透膜供應至氧化物半導體膜；形成導電膜；以及去除與氧化物半導體膜中的通道形成區重疊的部分導電膜和部分氫捕獲膜，從而形成源極電極和汲極電極。
以上述方法所製造的半導體裝置包括閘極電極、覆蓋閘極電極的閘極絕緣膜、閘極絕緣膜之上的氧化物半導體膜、氧化物半導體膜之上的由含氧化物的氫滲透膜形成的通道保護膜、與一部分通道保護膜、一部分氧化物半導體膜和一部分閘極絕緣膜相接觸的氫捕獲膜、以及與氫捕獲膜相接觸的源極電極和汲極電極。
氫捕獲膜中包括的作為金屬元素的主要成分與氧化物半導體膜中包括的作為金屬元素的主要成分相同。氫滲透膜不包括作為主要成分的金屬元素。此外，由於含氧化物的膜可用作為氫滲透膜，因此氫滲透膜可以是氧化矽膜，而氫捕獲膜可以是含銦(In)氮氧化物膜。要注意，在本說明書中，氮氧化矽膜是指其中氧的量大於氮的量的膜。此外，在本說明書中，含In氮氧化物膜是指其中包含In且氧的量大於氮的量的膜，尤其是指透過對氧化物材料進行氮化而形成的膜。
因此，本發明的一個實施例是用以製造半導體裝置的方法，包括以下步驟：形成閘極電極；形成閘極絕緣膜以覆蓋閘極電極；在閘極絕緣膜之上形成氧化物半導體膜； 在氧化物半導體膜之上按次序形成氧化矽膜和含In氮氧化物膜；執行熱處理，以使氫從氧化物半導體膜中被釋放出；形成與氧化物半導體膜的一部分相接觸的源極電極和汲極電極；以及去除與氧化物半導體膜中的通道形成區重疊的部分含In氮氧化物膜，以使形成通道保護膜。
以上述方法製造的半導體裝置包括：閘極電極；覆蓋閘極電極的閘極絕緣膜；閘極絕緣膜之上的氧化物半導體膜；在氧化物半導體膜之上的由氧化矽膜或氮氧化矽膜所形成的通道保護膜；與一部分通道保護膜相接觸的含In氮氧化物膜；以及與一部分通道保護膜、一部分含In氮氧化物膜和一部分氧化物半導體膜相接觸的源極電極和汲極電極。
在上述結構中，氫捕獲膜的形狀可以與源極電極和汲極電極的形狀相同。因此，本發明的一個實施例是用以製造半導體裝置的方法，包括以下步驟：形成閘極電極；形成閘極絕緣膜以覆蓋閘極電極；在閘極絕緣膜之上形成氧化物半導體膜；形成由氧化矽膜或氮氧化矽膜所形成的通道保護膜；形成與一部分氧化物半導體膜相接觸的含In氮氧化物膜；執行熱處理，以使氫從氧化物半導體膜中被釋放出；形成導電膜；以及去除與氧化物半導體膜中的通道形成區重疊的部分導電膜和部分含In氮氧化物膜，從而形成源極電極和汲極電極。
以上述方法所製造的半導體裝置包括：閘極電極；覆蓋閘極電極的閘極絕緣膜；閘極絕緣膜之上的氧化物半導 體膜；氧化物半導體膜之上的由氧化矽膜或氮氧化矽膜所形成的通道保護膜；與一部分通道保護膜、一部分氧化物半導體膜和一部分閘極絕緣膜相接觸的含In氮氧化物膜；以及與含In氮氧化物膜相接觸的源極電極和汲極電極。
氧化物半導體膜可使用In-Ga-Zn-O基材料(它是三組分金屬氧化物)形成，而含In氮氧化物膜可透過對In-Ga-Zn-O基材料進行氮化來予以形成。要注意，在本說明書中，使用In-Ga-Zn-O基材料形成的氧化物半導體膜稱為IGZO膜(In-Ga-Zn-O膜)，而透過對In-Ga-Zn-O基材料進行氮化形成的氮氧化物膜稱為IGZON膜(In-Ga-Zn-O-N膜)。
此外，較佳的是氫滲透膜形成得較薄，以使透過熱處理從氧化物半導體膜中被釋放出的氫有效地擴散(滲透)。具體而言，在氫滲透膜是氧化矽膜或氮氧化矽膜的情形中，膜厚度大於或等於0.5 nm且小於或等於15 nm，較佳大於或等於2 nm且小於或等於5 nm。
在作為本發明一個實施例的半導體裝置和用以製造該半導體裝置的方法中，存在於氧化物半導體膜中的氫透過熱處理而被釋放出，並且氫透過氫滲透膜並被氫捕獲膜所捕獲。換言之，熱處理使得氧化物半導體膜中所含的氫能夠轉移至氫捕獲膜。因此，半導體裝置中的氧化物半導體膜是其氫含量降低的氧化物半導體膜。此外，透過將含氧化物的膜(例如，氧化矽膜或氮氧化矽膜)用作為氫滲透 膜，可透過熱處理將氧供應至氧化物半導體膜，由此可減少氧化物半導體膜中的氧缺乏。
根據本發明的一個實施例，可提供包括其中氫濃度和氧缺乏均降低的氧化物半導體膜的半導體裝置。氧化物半導體膜具有優異的半導體特性；因此，根據本發明的一個實施例，可提供具有優異電特性的半導體裝置。
下文將參考附圖描述本發明的實施例。然而，本發明不限於以下描述，而且本領域技術人員容易理解的是，這些模式和細節可以不同的方式來予以變化，除非背離本發明的範圍和精神。因此，本發明不應被解釋為限於以下諸實施例的描述。要注意，用在不同附圖中共用的相同附圖標記指示下述本發明的結構中具有相同功能的一個或多個相同部分，並且將省略對其的重複描述。
要注意，在本說明書中的各附圖中，在一些情況下，出於清楚目的，尺寸、膜厚、或各部件的區域被放大。因此，本發明的實施例不限於這種縮放比例。
要注意，在本說明書中，為了避免元件之間的混淆使用諸如“第一”、“第二”和“第三”的術語，這些術語並不在數量上限制元件。因此，舉例而言，術語“第一”可被術語“第二”、“第三”等適當地替換。
要注意，在電流方向在例如電路操作期間改變的情況下，“源極”和“汲極”的功能可相互切換。因此，在本 說明書中術語“源極”與“汲極”可分別用於表示汲極和源極。
在本說明書中，在使用抗蝕劑掩模執行蝕刻的情況下，在蝕刻之後去除抗蝕劑掩模，即使本說明書中沒有對去除抗蝕劑掩模的描述。
要注意，在本說明書中，“導通狀態電流”是在電晶體為導通狀態時在源極和汲極之間流動的電流。例如，在n通道薄膜電晶體的情形中，導通狀態電流是在電晶體的閘極電壓高於其閾值電壓時在源極與汲極之間流動的電流。此外，“截止狀態電流”是在電晶體為非導通狀態時非故意地在源極和汲極之間流動的電流。例如，在n通道薄膜電晶體的情形中，截止狀態電流是在電晶體的閘極電壓低於其閾值電壓時在源極與汲極之間流動的電流。
(實施例1)
在該實施例中，將描述作為本發明一個實施例的半導體裝置。此處，將電晶體作為半導體裝置的示例來進行描述。電晶體可具有頂部接觸結構或底部接觸結構，只要它具有底部閘極結構將描述底部閘極頂部接觸電晶體作為該實施例的示例。
圖1A是電晶體100的俯視圖。圖1B是沿圖1A中的點劃線A-B所取的剖面圖。
電晶體100包括基板101之上的閘極電極103、覆蓋閘極電極103的閘極絕緣膜105、閘極絕緣膜105之上的 氧化物半導體膜115，氧化物半導體膜115之上的由具有氫滲透性質的膜(氫滲透膜)形成的通道保護膜121、接觸部分氧化物半導體膜115的源極電極125a和汲極電極125b、以及通道保護層121與源極電極和汲極電極125a和125b之間的各自具有氫捕獲性質的膜(氫捕獲膜)123a和123b。要注意，為了清楚起見，在圖1A中未示出閘極絕緣膜105。在圖1B中氫捕獲膜123a和123b的端部具有錐角，但是為了清楚起見，在圖1A中未示出氫捕獲膜123a和123b的錐角。在根據本發明一個實施例的電晶體中，除了在通道形成區上形成的通道保護膜外，絕緣膜可形成在通道保護膜上以覆蓋氧化物半導體膜的端部。
電晶體100具有底閘極結構，其中，閘極電極103係設置在基板101之上。此外，電晶體100具有頂部接觸結構，其中，源極電極和汲極電極125a和125b係設置為接觸氧化物半導體膜115的頂表面的一部分。
在電晶體100中，氫捕獲膜123a係形成在其中閘極電極103、氧化物半導體膜115、通道保護層121和源極電極125a彼此重疊的區域中，而氫捕獲膜123b係形成在其中閘極電極103、氧化物半導體膜115、通道保護層121和汲極電極125b彼此重疊的區域中。
氫捕獲膜123a和123b與源極電極和汲極電極125a和125b利用相同的抗蝕劑掩模而被同時形成，從而氫捕獲膜123a和123b分離地設置。
在圖1A和1B的電晶體100中，雖然氧化物半導體 膜115的寬度W_OS大於閘極電極103的寬度W_GE，但是氧化物半導體膜115的寬度W_OS可小於閘極電極103的寬度W_GE。這種結構可防止暴露於從基板101的後表面進入的光(如可見光和紫外光)；因此，在完成的電晶體100中可減小由光的照射引起的電特性劣化。要注意，作為由光的照射引起的電特性劣化的示例，給出閾值電壓的負偏移和截止狀態電流的增加。
氧化物半導體膜115用作為電晶體100的通道形成區。通道保護膜121係設置在氧化物半導體膜115之上，以使電晶體100的通道長度對應於通道保護膜121的寬度W_CS。設置通道保護膜121可防止氧化物半導體膜115在形成源極電極和汲極電極125a和125b期間被蝕刻。因此，可抑制這種蝕刻引起的缺陷；因此，所完成的電晶體100可具有良好的電特性。
以下將參考圖2A到2D和圖3A到3C描述製造電晶體100的方法。
對基板101的材料等沒有具體限制，只要該材料具有足夠高的耐熱性以耐受之後執行的熱處理即可。例如，玻璃基板、陶瓷基板、石英基板、藍寶石基板等可用作為基板101。或者，由矽、碳化矽等製成的單晶半導體基板或多晶半導體基板、由矽鍺等製成的化合物半導體基板、SOI基板等可用作為基板101。此外，任何設有半導體元件的這些基板可用作為基板101。此外，可使用利用金屬材料形成以具有導電性且其上形成有絕緣膜的基板。
可撓性基板也可用作為基板101。在電晶體係設置在可撓性基板上的情形中，根據本發明一個實施例的氧化物半導體膜可直接形成在可撓性基板上。或者，已形成在另一基板(不同於可撓性基板的基板)上的氧化物半導體膜可被分離並轉移到可撓性基板上。要注意，為了分離氧化物半導體膜並將其轉移到可撓性基板上，較佳在不同基板和氧化物半導體膜之間設置容易進行分離的區域。
利用適用於閘極電極103的導電材料，將導電膜形成在基板101之上以具有單層結構或層疊結構。導電材料的示例包括諸如鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭和鎢的單金屬以及包含這些金屬中的任一種作為主要成分的合金。例如，給出含矽鋁膜的單層結構、鈦膜形成在鋁膜之上的雙層結構、鈦膜形成在鎢膜之上的雙層結構、銅膜形成在銅-鎂-鋁合金膜之上的雙層結構、以及以鈦膜、鋁膜和鈦膜的次序層疊的三層結構此外，可使用諸如氧化銦、氧化錫或氧化鋅的透明導電材料。
透過微影製程將抗蝕劑掩模形成在利用導電材料所形成的導電膜上，然後利用抗蝕劑掩模而將導電膜蝕刻成所想要的形狀以形成閘極電極103。要注意，抗蝕劑掩模既可透過微影製程，也可透過噴墨法、印刷法等適當地形成。蝕刻可以是乾式蝕刻或濕式蝕刻。較佳處理導電膜以使閘極電極103的端部具有錐角。這是因為利用具有錐角的閘極電極，可改進在電晶體100製造過程中該步驟後的後續步驟中形成的膜的覆蓋率，並可防止膜的不連續。
閘極電極103還具有閘極佈線的功能。可取決於上述導電材料的電阻和製造步驟的時段適當地確定閘極電極103的厚度。例如，閘極電極103的厚度可大於或等於10 nm且小於或等於500 nm。
在電晶體100中，基絕緣膜可被設置在基板101和閘極電極103之間。基絕緣膜防止雜質(例如，鹼金屬，如Li或Na)從基板101擴散出，並防止在形成閘極電極103期間蝕刻基板101。可利用適用於下述閘極絕緣膜105的材料形成基絕緣膜以具有50 nm或以上的厚度。
接著，在閘極電極103之上形成閘極絕緣膜105。作為適用於閘極絕緣膜105的材料，可使用選自以下的任何絕緣膜：氧化物絕緣膜，如氧化矽膜、氧化鎵膜和氧化鋁膜；氮化物絕緣膜，如氮化矽膜和氮化鋁膜；氮氧化矽膜；氮氧化鋁膜；以及氮氧化矽膜。要注意，閘極絕緣膜105較佳在與之後形成的氧化物半導體膜107相接觸的部分中包含氧。
該本說明書中，氮氧化矽指含氧量大於含氮量的物質，而氮氧化矽指含氮量大於含氧量的物質。
具有高熱導率的氮化鋁膜、氮氧化鋁膜和氮化矽膜在被使用於閘極絕緣膜105時，對於改進電晶體100的熱耗散尤其有效。
由於諸如Li或Na的鹼金屬是電晶體100的製造過程中的雜質，因此鹼金屬的量較佳較小。在含諸如鹼金屬的雜質的玻璃基板用作為基板101的情形中，上述氮化物絕 緣膜較佳形成為閘極絕緣膜105以防止鹼金屬的進入。
要注意，在將上述氮化物絕緣膜用作為閘極絕緣膜105的情形中，閘極絕緣膜105中的與之後形成的氧化物半導體膜107相接觸的區域較佳包含氧；因此，氧化物絕緣膜可層疊在氮化物絕緣膜上。
此外，由於閘極絕緣膜105較佳在與之後形成的氧化物半導體膜107相接觸的部分中包含氧，因此透過加熱從中釋放出氧的絕緣膜可用作為閘極絕緣膜105。要注意，“透過加熱而釋放出氧”的表達表示在熱解吸光譜法(TDS)分析中轉換成氧原子的氧釋放量大於或等於1.0×1018 cm-3，較佳大於或等於3.0×1020 cm-3。
以下描述利用TDS分析來量化轉換成氧原子的氧釋放量的方法。
TDS分析中的氣體釋放量與離子強度的積分值成比例。因此，可從測得離子強度的積分值與標準樣本的參考值之比計算氣體釋放量。標準樣本的參考值是指樣本中所含的預定原子密度與離子強度的積分值之比。
例如，利用作為為標準樣本的含預定密度的氫的矽晶片的TDS分析結果以及絕緣膜的TDS分析結果，根據數值運算式1可找出從絕緣膜中釋放出的氧分子的數目(NO2)。此處，假定由TDS分析獲得的質量數為32的所有離子強度源極自氧分子。作為質量數為32的氣體給出的CH3OH假定其不太可能存在而不予考慮。此外，含有作為氧原子的同位素的質量數為17或18的氧原子的氧分子 也不予考慮，因為這種分子在自然界的比例是極低的。
NO2=NH2/SH2×SO2×α (數值運算式1)
NH2是透過將從標準樣本解吸的氫分子數目轉換成密度而獲得的值。SH2是在標準樣本經歷TDS分析時離子強度的積分值。此處，標準樣本的參考值設為NH2/SH2。SO2是在絕緣膜經歷TDS分析時離子強度的積分值。α是影響TDS分析中離子強度的係數。對於數值運算式1的細節，可參考日本公開專利申請No.H6-275697。要注意，上述氧釋放量的值透過用ESCO有限公司生產的熱解吸光譜儀EMD-WA1000S/W進行測量並使用氫原子含量為1×1016 cm-3的矽晶片作為標準樣本而獲得。
此外，在TDS分析中，部分釋放出的氧作為氧原子而被檢測。氧分子和氧原子之比可從氧分子的電離率計算。要注意，由於上述α包括氧分子的電離率，因此釋放出的氧原子的數目也可透過評估釋放出的氧分子的數目來予以估計。
要注意，NO2是所釋放出的氧分子的數目。在絕緣膜中，當轉換成氧原子時，氧釋放量是所釋放出的氧分子的數目的兩倍。
作為透過加熱從中釋放出氧的絕緣膜的示例，給出氧過量的氧化矽(SiOX(X>2))膜。在氧過量的氧化矽(SiOX(X>2))膜中，每單位體積的氧原子的數目大於每單位體 積的矽原子的數目的兩倍。透過盧瑟福背向散射光譜法(RBS)測量每單位體積的矽原子的數目和氧原子的數目。要注意，在該實施例中，上述氧過量的氧化矽膜用作為閘極絕緣膜105。
接著，氧化物半導體膜107係形成在閘極絕緣膜105之上。氧化物半導體膜107利用具有半導體特性的金屬氧化物來予以形成。為氧化物半導體膜107選擇帶隙為2.5 eV或以上、較佳為3.0 eV或以上的材料，以減小電晶體100的截止狀態電流。要注意，可使用呈現半導體特性並具有上述範圍的帶隙的材料，以代替具有半導體特性的金屬氧化物。對氧化物半導體膜107的結晶度沒有特定限制，並且可使用非晶氧化物半導體膜、單晶氧化物半導體膜、多晶氧化物半導體膜等。
氧化物半導體膜107可以是c軸對準結晶的氧化物半導體(CAAC-OS)膜。
CAAC-OS膜不是完全單晶的，也不是完全非晶的。CAAC-OS膜是具有晶體-非晶混合相結構的氧化物半導體膜，其中晶體部分和非晶部分包括在非晶相中。要注意，在大部分情形中，晶體部分裝入其一邊小於100 nm的立方體中。根據用透射電子顯微鏡(TEM)獲得的觀察影像，CAAC-OS膜中非晶部分和晶體部分之間的邊界不清晰。此外，用TEM，未找到CAAC-OS膜中的晶粒邊界。因此，在CAAC-OS膜中，抑制了由於晶粒邊界引起的電子遷移率的降低。
在CAAC-OS膜中包括的各個晶體部分中，c軸的對準方向平行於形成CAAC-OS膜的表面的法向向量或CAAC-OS膜的表面的法向向量，形成從垂直於a-b平面的方向觀看的三角形或六角形原子排列，並且當從垂直於c軸的方向觀看時金屬原子以分層方式排列，或者金屬原子和氧原子以分層方式排列。要注意，在諸晶體部分中，一個晶體部分的a軸和b軸的方向可不同於另一個晶體部分的a軸和b軸的方向。在本說明書中，簡單術語“垂直”包括從85°到90°的範圍。此外，簡單術語“平行”包括從-5°到5°的範圍。
在CAAC-OS膜中，晶體部分的分佈不必均勻。例如，在CAAC-OS膜的形成過程中，在晶體生長從氧化物半導體膜的表面側發生的情形中，氧化物半導體膜的表面附近的晶體部分的比例高於在某些情形中形成有氧化物半導體膜的表面附近的晶體部分的比例。此外，當雜質添加到CAAC-OS膜時，添加有雜質的區域中的晶體部分在某些情形中變成非晶。
由於CAAC-OS膜中包括的晶體部分的c軸的對準方向平行於形成有CAAC-OS膜的表面的法向向量或CAAC-OS膜的表面的法向向量，因此c軸的方向可取決於CAAC-OS膜的形狀(形成CAAC-OS膜的表面的剖面形狀或CAAC-OS膜的表面的剖面形狀)而彼此不同。要注意，當形成CAAC-OS膜時，晶體部分的c軸的方向是平行於形成有CAAC-OS膜的表面的法向向量或CAAC-OS膜的 表面的法向向量的方向。透過膜形成或透過在膜形成後執行用於結晶化的處理(如熱處理)形成晶體部分。
透過在電晶體中使用CAAC-OS膜，可減小由於可見光或紫外光的照射引起的電晶體的電特性的變化。因此，電晶體具有高可靠性。
要注意，氧化物半導體膜中包括的一部分氧可用氮替代。
氧化物半導體膜107可透過濺射法、分子束外延法、原子層沈積法、或脈衝鐳射沈積法形成。考慮到要形成的膜的類型及其形成時間，可形成氧化物半導體膜107以具有所想要的厚度。厚度可以是例如大於或等於10 nm且小於或等於100 nm，較佳大於或等於10 nm且小於或等於30 nm。
作為可用於氧化物半導體膜107的具有半導體特性的金屬氧化物，可給出以下材料。例如，可使用四組分金屬氧化物，如In-Sn-Ga-Zn-O基材料；三組分金屬氧化物，如In-Ga-Zn-O基材料、In-Sn-Zn-O基材料、In-Al-Zn-O基材料、Sn-Ga-Zn-O基材料、Al-Ga-Zn-O基材料或Sn-Al-Zn-O基材料；二組分金屬氧化物，如In-Zn-O基材料、Sn-Zn-O基材料、Al-Zn-O基材料、Zn-Mg-O基材料、Sn-Mg-O基材料、In-Mg-O基材料或In-Ga-O基材料；一組分金屬氧化物，如In-O基材料、Sn-O基材料或Zn-O基材料等等。此處，例如，In-Ga-Zn-O基材料表示含銦(In)、鎵(Ga)和鋅(Zn)的氧化物，並且對成分比沒有 特定限制。
在In-Ga-Zn-O基材料用於氧化物半導體膜107的情形中，成分比為In2O3：Ga2O3：ZnO=1：1：1[摩爾比]的材料可用作為含In、Ga和Zn的金屬氧化物靶材的示例。或者，可使用成分比為In2O3：Ga2O3：ZnO=1：1：2[摩爾比]的靶材、成分比為In2O3：Ga2O3：ZnO=1：1：4[摩爾比]的靶材、或成分比為In2O3：Ga2O3：ZnO=2：1：8[摩爾比]的靶材。
在In-Zn-O基材料用作為氧化物半導體膜107的情形中，In比Zn的原子比高於或等於0.5且低於或等於50，較佳高於或等於1且低於或等於20，更較佳高於或等於1.5且低於或等於15。當In比Zn的原子比在上述範圍中時，可改進電晶體100的場效應遷移率。此處，當化合物的原子比為In：Zn：O=X：Y：Z時，較佳滿足關係Z>1.5X+Y。
此外，In-Zn-O基材料可包含除In、Ga和Zn之外的元素。例如，化學式InMO3(ZnO)m(m>0)表示的材料可用作為氧化物半導體膜107。此處，M表示選自Ga、Al、Mn和Co的一種或多種金屬元素。例如，M可以是Ga、Ga和Al、Ga和Mn、Ga和Co等等。
此處，將描述用於在氧化物半導體膜107中形成CAAC-OS膜的方法。
有以下兩種形成CAAC-OS膜的方法：(1)一種方法是在加熱基板時使氧化物半導體膜的形成執行一次；(2) 另一種方法是將氧化物半導體膜的形成分為兩次，並且熱處理在每一次氧化物半導體膜的形成之後執行。
首先，將描述用方法(1)形成CAAC-OS膜的情形。
在加熱基板101時，氧化物半導體膜107在閘極絕緣膜105之上形成。要注意，如上所述，氧化物半導體膜107可透過濺射法、分子束外延法、原子層沈積法或脈衝鐳射沈積法形成。
設定加熱基板101的溫度，以使基板101的溫度高於或等於150℃且低於或等於450℃，並且較佳的是，基板101的溫度高於或等於200℃且低於或等於350℃。
在形成氧化物半導體膜107期間將基板101的溫度設定為較高，從而可在氧化物半導體膜107中形成其中晶體部分與非晶部分之比較高的CAAC-OS膜。
接著，將描述用方法(2)形成CAAC-OS膜的情形。
當基板101的溫度保持在高於或等於200℃且低於或等於400℃的溫度時，在閘極絕緣膜105上形成作為第一層的氧化物半導體膜(第一氧化物半導體膜)，然後在氮氣、氧氣、稀有氣體或乾燥空氣的氛圍中在高於或等於550℃且低於基板101的應變點的溫度下執行熱處理。透過熱處理，在包括第一氧化物半導體膜的頂表面的區域中形成結晶區(包括板狀晶體)。然後，形成比第一氧化物半導體膜厚的作為第二層的氧化物半導體膜(第二氧化物半導體膜)。然後，在高於或等於550℃且低於基板101的應變點的溫度下再次執行熱處理。透過熱處理，利用包括 結晶區(包括板狀晶體)的第一氧化物半導體膜作為晶體生長的籽晶進行向上的晶體生長，相應地使包括第二氧化物半導體膜的頂表面的整個區域結晶化。要注意，第一氧化物半導體膜和第二氧化物半導體膜可使用可適用於氧化物半導體膜107的金屬氧化物材料形成。第一氧化物半導體膜的厚度較佳大於或等於1 nm且小於或等於10 nm。
要注意，之後形成的氫捕獲膜中較佳包括與形成氧化物半導體膜107的金屬元素相同的金屬元素，並且進一步地，氫捕獲膜較佳是含In氮氧化物膜。因此，在該實施例中，作為氧化物半導體膜107，透過方法(1)(以及濺射法)使用In-Ga-Zn-O基材料形成IGZO膜。因此，IGZO膜是CAAC-OS膜。
雖然氧化物半導體膜107中的氫可透過之後執行的熱處理而被釋放出，但是在形成氧化物半導體膜107時氧化物半導體膜107中包含的氫濃度較佳盡可能降低。具體而言，當透過濺射法形成氧化物半導體膜107時，為了降低氫濃度，從中去除了雜質(例如，氫氣、水、羥基團或氫化物)的氧氣、高純度稀有氣體(通常為氬氣)、或稀有氣體和氧氣的混合氣體可適當地用作為供應至濺射裝置的處理室的氛圍氣體。此外，為了排空處理室，可使用具有高排水能力的低溫泵和具有高排氫能力的濺射離子泵的組合。
使用上述濺射裝置和濺射法，可形成含氫量較小的氧化物半導體膜107。要注意，即使在使用濺射裝置和濺射 法時，氧化物半導體膜107仍然含有一些氮。例如，用二次離子質譜法(SIMS)測得的氧化物半導體膜107的氮濃度低於5×1018 cm-3。
透過至此的步驟獲得的結構在圖2A中示出。
氫滲透膜109形成在氧化物半導體膜107上。氫滲透膜109用作為透過之後執行的熱處理從氧化物半導體膜107中釋放出的氫從中擴散(滲透)的膜。由於在後續的製造步驟中將氫滲透膜109處理成通道保護膜121，因此氫滲透膜109使用絕緣膜形成。作為形成氫滲透膜109的方法，除了諸如可用於形成氧化物半導體膜107的濺射法的方法，可使用電漿CVD法。
透過處理氫滲透膜109形成的通道保護膜121具有在製造電晶體100的製程中保持用作為通道形成區的氧化物半導體膜(尤其是氧化物半導體膜的表面)乾淨的功能。具體而言，由於在製造電晶體100的製程中氫滲透膜109被設置在氧化物半導體膜107之上，因此可防止在該步驟後的後續製造步驟中執行的乾式蝕刻引起的缺陷以及有機物質的污染。結果，完成的電晶體100可具有良好的電特性。
此處，描述氧的量與氧化物半導體中化學計量比的氧相比較少的狀態，即氧化物半導體中的缺乏(氧空位)。在形成氧化物半導體膜期間或之後，在某些情形中由於氧化物半導體膜中的氧缺乏而產生電荷。氧化物半導體中的部分氧空位一般用作為施體，它導致用作為載子的電子的產 生並導致所形成的氧化物半導體膜的電導率的增加。因此，形成的氧化物半導體膜的半導體特性劣化。在包括具有氧缺乏的氧化物半導體膜的電晶體中，發生電特性的劣化，如閾值電壓的負偏移和截止狀態電流的增加。
因此，含有氧化物的膜用作為氫滲透膜109，由此透過之後執行的熱處理，氫可從氧化物半導體膜107中被釋放出並且氧可供應至氧化物半導體膜107。透過向氧化物半導體膜107供應氧，可減少氧化物半導體膜107中的氧缺乏並相應地抑制用作為載子的電子的產生。具體而言，氧化矽膜或氮氧化矽膜可用作為含氧化物的膜。
此外，較佳的是氫滲透膜109形成得較薄，以使透過之後執行的熱處理從氧化物半導體膜107中被釋放出的氫有效地擴散(滲透)。具體而言，在氫滲透膜109是氧化矽膜或氮氧化矽膜的情形中，其厚度可以大於或等於0.5 nm且小於或等於15 nm，較佳大於或等於2 nm且小於或等於5 nm。
要注意，在本實施例中，作為氫滲透膜109，透過濺射法形成氧化矽膜達到5 nm的厚度。
接著，氫捕獲膜111係形成在氫滲透膜109之上。氫捕獲膜111是用以捕獲已透過熱處理從氧化物半導體膜107中被釋放出並擴散(滲透)透過氫滲透膜109的氫的膜。對應用於氫捕獲膜111的膜沒有特定限制，只要該膜具有上述功能，並且可使用例如導電膜、絕緣膜或半導體膜。作為形成氫捕獲膜111的方法，除了諸如可用於形成 氧化物半導體膜107的濺射法的方法，可使用電漿CVD法。
具體而言，氫捕獲膜111較佳是含In氮氧化物膜。例如，含In氮氧化物膜是使用至少氮化銦以及氧化銦、氧化鎵、氧化鋅、氧化錫、氧化鋁、氧化鎢、氧化鉬、氧化鈦、氧化鉭和氧化矽中的一種或多種材料形成的膜。此外，氫捕獲膜111中的氮濃度高於或等於0.01 at.%(原子百分比)且低於7 at.%，或者高於或等於7 at.%且低於或等於20 at.%。
此外，氫捕獲膜111不限於半導體膜，只要它是用於捕獲已擴散(滲透)透過氫滲透膜109的氫的膜即可。例如，可使用導電膜或絕緣膜。例如，其氮濃度大於或等於0.01 at.%且小於7 at.%的含氮化銦的氮氧化物膜具有高絕緣性質。其氮濃度大於或等於7 at.%且小於或等於20 at.%的含氮化銦的氮氧化物膜在與氫結合時在某些情形中具有高電導率。要注意，氫捕獲膜111中的氮濃度可透過X射線光電子光譜法(XPS)分析來量化。
作為氫捕獲膜111的示例描述的含In氮氧化物膜可被設置在閘極電極103與閘極絕緣膜105之間。含In氮氧化物膜中包含的部分氫產生用作為載子的電子。由於電子具有負電荷，因此以類似於從閘極電極施加負偏壓的情形的方式產生電場，以使電晶體的閾值電壓在正方向上偏移。含In氮氧化物膜中的氫濃度可透過控制含In氮氧化物膜中的氮濃度來控制。要注意，氮氧化物膜中的氫濃度 可透過SIMS來予以量化，並設定為大於或等於1×1019cm-3且小於或等於5×1020cm-3，較佳大於或等於1×1020cm-3且小於或等於3×1020cm-3。氮氧化物膜中的氫濃度設為在上述範圍中，由此可抑制電晶體的閾值電壓的負偏移。
在用於氫捕獲膜111的含In氮氧化物膜透過濺射法形成的情形中，使用包括至少氧化銦的靶材並且供應氮化氣體。作為靶材，除了氧化銦，還可使用包括氧化鎵、氧化鋅、氧化錫、氧化鋁、氧化鎢、氧化鉬、氧化鈦、氧化鉭和氧化矽中的至少一種的材料。氮化氣體包含至少氮，並且除了氮，還可進一步包含稀有氣體(例如，氦、氖、氬、氪或氙)和氧中的至少其中一種。
具體而言，氧化物半導體膜107中包括的金屬元素的主要成分可與氫捕獲膜111中包括的金屬元素的主要成分相同，因此氫捕獲膜111可使用與氧化物半導體膜107中包括的相同的金屬氧化物材料形成。因此，在氧化物半導體膜107透過氮化IGZO膜來獲得的情形中，氫捕獲膜111可以是作為氮化IGZO膜的IGZON膜。要注意，IGZON膜可透過形成IGZO膜同時將氮供應至用於形成IGZO膜的裝置的處理室中來予以獲得。
此外，考慮到要形成的膜的類型及其形成時間，可形成氫捕獲膜111以具有所想要的厚度。然而，氫捕獲膜111較佳形成得足夠厚以有效捕獲從氧化物半導體膜107中被釋放出的氫。具體而言，其厚度可大於或等於10 nm 且小於或等於500 nm。
要注意，在本實施例中，作為氫捕獲膜111，透過濺射法形成IGZON膜達到100 nm的厚度。
閘極絕緣膜105、氧化物半導體膜107、氫滲透膜109和氫捕獲膜111可在真空中被連續形成。例如，在透過熱處理或電漿處理去除附著於基板101和閘極電極103的表面上的包括氫的雜質之後，可形成閘極絕緣膜105而不暴露於空氣，並且還可連續形成氧化物半導體膜107、氫滲透膜109和氫捕獲膜111而不暴露於空氣。透過上述連續的膜形成，可減少附著於基板101和閘極電極103的表面上的包括氫的雜質。此外，在基板101、閘極電極103、閘極絕緣膜105、氧化物半導體膜107、氫滲透膜109和氫捕獲膜111的疊層中，可防止大氣成分附著於諸層之間的各個介面。結果，可有效地使透過之後執行的熱處理從氧化物半導體膜107中被釋放出的氫擴散(滲透)並被捕獲。此外，完成的電晶體100可具有良好的電特性。
接著，對透過至此的步驟獲得的結構執行熱處理。透過執行熱處理，氧化物半導體膜107中包括的氫可被釋放出。釋放出的氫滲透氫滲透膜109並被氫捕獲膜111所捕獲。換句話說，透過執行熱處理，氧化物半導體膜107中包括的氫可轉移至氫捕獲膜111。因此，透過熱處理，形成其中氫濃度降低的高度純化的氧化物半導體膜113。透過至此的步驟獲得的結構在圖2B中示出。
此外，氫滲透膜109係形成在氧化物半導體膜107與 氫捕獲膜111之間，由此氧化物半導體膜107和氫捕獲膜111彼此分離地設置。例如，在氫捕獲膜111係直接設置在氧化物半導體膜107之上的情形中，透過熱處理從氧化物半導體膜107中被釋放出的一些氫在某些情形中殘留在氧化物半導體膜107和氫捕獲膜111之間的介面處，而不被氫捕獲膜111捕獲。然而，當氫滲透膜109設置在氧化物半導體膜107和氫捕獲膜111之間時，透過熱處理從氧化物半導體膜107中被釋放出的氫可轉移至氫捕獲膜111，而不會殘留在氧化物半導體膜107中，並且因此氧化物半導體膜107中的氫濃度可充分降低。
在氧化物半導體膜107之上直接形成氫捕獲膜111的情形中，氫殘留在氧化物半導體膜107和氫捕獲膜111之間的介面處，並且氫用作為施體，其導致完成的電晶體100的截止狀態電流的增加。在氧化物半導體膜107和氫捕獲膜111之間設置氫滲透膜109使得將從氧化物半導體膜107中被釋放出的氫轉移到氫捕獲膜111而沒有氫殘留在氧化物半導體膜107中成為可能。此外，設置具有絕緣性質的氫滲透膜109(其在之後的步驟中將成為通道保護膜121)使得抑制完成的電晶體100的截止狀態電流的增加成為可能。
熱處理的溫度高於450℃且低於基板101的應變點，較佳高於或等於500℃且低於基板101的應變點，更較佳高於或等於550℃且低於基板101的應變點。隨著溫度的升高，從氧化物半導體膜107中被釋放出的氫的量也增 加。此外，隨著在基板101之上形成的氧化物半導體膜107的厚度的減小，溫度可降低。
對用於熱處理的熱處理裝置沒有特定限制，並且該裝置可設置有用於透過來自諸如電阻加熱元件的加熱元件的熱輻射或熱傳導來加熱待處理物體的設備。例如，可使用電爐、或者諸如氣體快速熱退火(GRTA)裝置或燈快速熱退火(LRTA)裝置之類的快速熱退火(RTA)裝置。LRTA裝置是用於透過從諸如鹵素燈、鹵化金屬燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈之類的燈發射的光(電磁波)的輻射來加熱待處理物體的裝置。GRTA裝置是用以使用高溫氣體來進行熱處理的裝置。
透過熱處理形成的氧化物半導體膜113的氫濃度低於1×1019 cm-3，較佳低於或等於5×1018 cm-3。要注意，氧化物半導體膜113中的氫濃度是可用SIMS量化的值。在氧化物半導體膜113中，用作為施體的氫的量減小，並且抑制用作為載子的電子的產生；因此氧化物半導體膜113具有良好的半導體特性。
由於氧化矽膜或氮氧化矽膜用作為氫滲透膜109，因此透過熱處理，氧從氧化矽膜或氮氧化矽膜供應至氧化物半導體膜113，從而減少氧缺乏。此外，在本實施例中，作為透過加熱而被釋放出氧的膜的示例的氧過量氧化矽膜用作為閘極絕緣膜105，從而也透過熱處理從氧過量氧化矽膜供應氧，由此形成其氧缺乏被減少的氧化物半導體膜113。
在氧化物半導體膜113中，透過熱處理來降低氫濃度和氧缺乏；因此在氧化物半導體膜113中抑制用作為載子的電子的產生。因此，在包括氧化物半導體膜113的電晶體100中抑制閾值電壓的負偏移，由此獲得其常導通特性受到抑制的電晶體。
此外，可透過熱處理來降低閘極絕緣膜105與氧化物半導體膜113之間的介面能階以及氧化物半導體膜113和氫滲透膜117之間的介面能階。在如此製造的電晶體100中，可防止根據操作產生的電荷在各個介面處被捕獲。以此方式，電晶體100可以是具有較少電特性劣化的電晶體。
在氧化物半導體膜113(在熱處理之前是氧化物半導體膜107)是其氫濃度被降低的CAAC-OS膜的情形中，完成的電晶體100中的通道形成區(之後形成的氧化物半導體膜115)由其氫濃度被降低的CAAC-OS膜形成。由此，電晶體100可以是具有穩定電特性的高度可靠的電晶體，其中在光(可見光或紫外光)照射之前與之後之間以及在閘極偏壓-溫度(BT)應力測試之前與之後之間，閾值電壓的偏移較小。
在氧化物半導體膜113中，氫濃度充分降低(高度純化)，並且透過熱處理供應足夠的氧，減少由氧缺乏引起的帶隙中的缺乏能階。結果，降低包括氧化物半導體膜113的電晶體100的截止狀態電流。具體而言，室溫(25℃)下的截止狀態電流(此處為通道長度為3μm且通道寬度 為1μm的電晶體的值)為100zA(1zA(仄普托(zepto)安培)為1×10-21 A)或以下，較佳10 zA或以下。由於諸如Li或Na的鹼金屬是雜質，所以較佳減少進入電晶體的鹼金屬的量。氧化物半導體膜113(之後形成的氧化物半導體膜115)中的鹼金屬的濃度低於或等於2×1016 cm-3，較佳低於或等於1×1015 cm-3。此外，鹼土金屬的含量較佳較低，因為鹼土金屬也是雜質。
抗蝕劑掩模透過微影製程而被形成在氫捕獲膜111之上，並且利用抗蝕劑掩模而將氧化物半導體膜113、氫滲透膜109和氫捕獲膜111蝕刻成所想要的形狀，從而形成氧化物半導體膜115、氫滲透膜117和氫捕獲膜119。要注意，氧化物半導體膜115中的氫濃度的範圍是氧化物半導體膜113中的氫濃度的範圍。要注意，抗蝕劑掩模既可透過微影製程，也可透過噴墨法、印刷法等適當地形成。對於蝕刻，可採用濕式蝕刻或乾式蝕刻，並且較佳執行蝕刻以使氧化物半導體膜115、氫滲透膜117和氫捕獲膜119的端部各自具有錐角。利用氧化物半導體膜115、氫滲透膜117和氫捕獲膜119的端部的錐角，在電晶體100的製造過程中，可改進該蝕刻步驟後形成的膜的覆蓋率，並可相應地防止膜的不連續。在執行乾式蝕刻的情形中，可透過在使抗蝕劑掩模後退的同時執行蝕刻來形成錐角。
作為用於形成氧化物半導體膜115、氫滲透膜117和氫捕獲膜119的乾式蝕刻中的蝕刻氣體，較佳使用含氯氣體(氯基氣體，諸如氯氣(Cl2)、三氯化硼(BCl3)、四氯化 矽(SiCl4)或四氯化碳(CCl4))。
或者，可使用含氟氣體(氟基氣體，諸如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3))。
至於該步驟中的蝕刻，由於蝕刻前狀態中的氧化物半導體膜113和閘極絕緣膜105的組成材料彼此不同，因此它們的蝕刻速率也彼此不同。因此，利用氧化物半導體膜113相對於閘極絕緣膜105的高蝕刻選擇性的條件並考慮到氧化物半導體膜113中的終點，形成氧化物半導體膜115、氫滲透膜117和氫捕獲膜119。要注意，透過至此的步驟獲得的結構在圖2C中示出。
接著，抗蝕劑掩模透過微影製程而被形成在氫捕獲膜119之上，並且利用抗蝕劑掩模來執行蝕刻以形成所想要的形狀，以使通道保護膜121和透過減小氫捕獲膜119的尺寸獲得的氫捕獲膜123形成在氧化物半導體膜115之上。要注意，通道保護膜121由與氫滲透膜117相同的材料所構成。抗蝕劑掩模既可透過微影製程，也可透過噴墨法、印刷法等適當地形成。蝕刻可以是乾式蝕刻或者濕式蝕刻，並且較佳執行蝕刻以使通道保護膜121和氫捕獲膜123的端部具有錐角。通道保護膜121和氫捕獲膜123的端部的錐角的形成導致在電晶體100的製造過程中該步驟後的後續步驟中形成的膜的覆蓋率的改進並防止膜的不連續。在使用乾式蝕刻的情形中，可透過在使抗蝕劑掩模尺寸減小的同時執行蝕刻來獲得錐角。
在透過乾式蝕刻形成通道保護膜121和氫捕獲膜123的情形中，如上所述可使用例如含氯氣體或含氟氣體。
由於在該步驟中的蝕刻前的狀態中的氧化物半導體膜115和氫滲透膜117的組成材料彼此不同，因此它們的蝕刻速率也彼此不同。因此，利用氫滲透膜117相對於氧化物半導體膜115的高蝕刻選擇性的條件並考慮到氧化物半導體膜117中的終點，形成通道保護膜121和氫捕獲膜123。要注意，透過至此的步驟獲得的結構在圖2D中示出。
接著，具有單層結構或層疊結構的導電膜125形成在閘極絕緣膜105、氧化物半導體膜115、通道保護膜121和氫捕獲膜123上(參見圖3A)。適用於閘極電極103的導電材料被使用於導電膜125。
抗蝕劑掩模透過微影製程而被形成在導電膜125之上。利用抗蝕劑掩模而將導電膜125蝕刻成所想要的形狀，從而形成源極電極125a和汲極電極125b。
在形成源極電極和汲極電極125a和125b之後，也可利用抗蝕劑掩模蝕刻一部分氫捕獲膜123以形成分離的氫捕獲膜123a和123b。在這種情況下，透過蝕刻暴露一部分通道保護膜121。要注意，氫捕獲膜123a和123b可具有導電性質。在這種情況下，氫捕獲膜123a和氫捕獲膜123b可被視為源極電極125a的一部分和汲極電極125b的一部分。
由於氫捕獲膜123和通道保護膜121的組成材料彼此 不同，因此它們的蝕刻速率也彼此不同。因此，利用氫捕獲膜123相對於通道保護膜121的高蝕刻選擇性的條件並考慮到氫捕獲膜123中的終點，以形成氫捕獲膜123a和123b。
設置通道保護膜121可防止氧化物半導體膜115在形成源極電極和汲極電極125a和125b以及氫捕獲膜123a和123b期間被蝕刻。因此，由於在用作為電晶體100的通道形成區的氧化物半導體膜115中不發生由蝕刻所引起的缺乏，因此電晶體100具有良好的電特性。
要注意，用以形成源極電極和汲極電極125a和125b的抗蝕劑掩模既可透過微影製程，也可透過噴墨法、印刷法等適當地形成。用以形成源極電極和汲極電極125a和125b的蝕刻可以是乾式蝕刻或濕式蝕刻。較佳執行蝕刻以使源極電極和汲極電極125a和125b的端部各自具有錐角。這是因為利用具有錐角的源極電極和汲極電極，可改進電晶體100的製造過程中該步驟後的後續步驟中形成的膜的覆蓋率，並可防止膜的不連續。在使用乾式蝕刻的情形中，可透過在使抗蝕劑掩模尺寸減小的同時執行蝕刻來獲得錐角。
源極電極和汲極電極125a和125b也分別具有源極佈線和汲極佈線的功能。可取決於用於源極電極和汲極電極125a和125b的導電材料(或用於導電膜125的導電材料)的電阻以及製造步驟的時段來適當地確定源極電極125a和汲極電極125b的厚度。例如，源極電極125a和汲極電 極125b的厚度可大於或等於10 nm且小於或等於500 nm。透過至此的步驟獲得的結構在圖3B中示出。
透過上述步驟，可製造電晶體100。
如圖3C所示，保護絕緣膜127可被設置在通道保護膜121、分離的氫捕獲膜123a和123b、以及源極電極和汲極電極125a和125b之上。保護絕緣膜127可透過濺射法、CVD法等等使用氧化矽膜、氮氧化矽膜、氮氧化矽膜或氮化矽膜來予以形成。此時，較佳的是，將不太可能透過加熱而釋放出氧的材料使用於保護絕緣膜127。這用以防止氧化物半導體膜115的電導率的降低。具體而言，保護絕緣膜127可透過CVD法利用包括矽烷氣體作為主要材料以及選自氧化氮氣體、氮氣、氫氣和稀有氣體的適當源極氣的混合物來予以形成。基板溫度可設為高於或等於300℃且低於或等於550℃。透過CVD方法，可形成不太可能透過加熱而釋放出氧的膜。
除了上述熱處理外，可進行另一熱處理。也就是說，熱處理可執行多次用以製造電晶體100。第二或之後的熱處理在氧化氛圍或惰性氛圍中在高於或等於150℃且低於基板的應變點的溫度下執行，較佳溫度高於或等於250℃且低於或等於450℃，更較佳高於或等於300℃且低於或等於450℃。此處，氧化氛圍是指包括10 ppm或更高的氧化氣體(諸如，氧氣、臭氧或氧化氮)的氛圍。惰性氛圍是指包括低於10 ppm的氧化氣體並填充有氮氣或稀有氣體的氛圍。處理時間是3分鐘至24小時。長於24小時的 熱處理不是較佳的，因為降低了生產率。要注意，第二或之後的熱處理的時序不限，只要第二或之後的熱處理在用於形成氧化物半導體膜113的熱處理之後執行即可。
在執行多次熱處理的情形中，完成的電晶體100的氧化物半導體膜115中的氫濃度可被進一步降低。此外，可減小氧化物半導體膜115中的氧缺乏、閘極絕緣膜105和氧化物半導體膜115之間的介面能階、氧化物半導體膜115和通道保護膜121之間的介面能階。因此，電晶體100可以是具有穩定電特性的高度可靠的電晶體。
要注意，適用於形成氧化物半導體膜113的熱處理的裝置可被使用於第二或之後的熱處理。
當透過形成氧化物半導體膜113的熱處理可充分減小氫濃度以形成具有良好電特性的電晶體100，並且可充分減小由氧缺乏引起的帶隙中的缺乏能階時，可跳過第二或之後的熱處理。
在閘極絕緣膜105和保護絕緣膜127中可根據需要形成開口以暴露閘極電極103以及源極電極和汲極電極125a和125b。
以上述方式，透過熱處理而釋放出氧化物半導體膜中的氫，並且氫透過氫滲透膜轉移到氫捕獲膜，由此可製造具有良好電特性的電晶體。
要注意，該實施例中描述的結構可與本說明書中其他實施例或示例中描述的任何結構適當組合地使用。
(實施例2)
在本實施例中，將描述其結構與實施例1中電晶體100的結構部分不同的電晶體200。具體而言，電晶體200與電晶體100的不同僅在於氫捕獲膜的形狀；因此在某些情形中用以描述電晶體200的附圖標記與用以描述電晶體100的附圖標記相同。此外，電晶體200是電晶體100的一個修改示例，從而實施例1中的描述可應用於本實施例。
圖4A是電晶體200的俯視圖。圖4B是沿圖4A中的點劃線C-D所取的剖面圖。
電晶體200包括基板101之上的閘極電極103，覆蓋閘極電極103的閘極絕緣膜105，閘極絕緣膜105之上的氧化物半導體膜215，氧化物半導體膜215之上的由氫滲透膜形成的通道保護膜121，與部分氧化物半導體膜215、部分通道保護膜121和部分閘極絕緣膜105相接觸的氫捕獲膜123a和123b，以及氫捕獲膜123a和123b之上的源極電極125a和汲極電極125b。要注意，為了清楚起見，在圖4A中未示出閘極絕緣膜105。在圖4B中氫捕獲膜123a和123b的端部具有錐角，但是為了清楚起見，在圖4A中未示出氫捕獲膜123a和123b的錐角。在根據本發明一個實施例的電晶體中，除了在通道形成區上形成的通道保護膜外，絕緣膜可形成在通道保護膜之上以覆蓋氧化物半導體膜的端部。
電晶體200具有底部閘極結構，其中，閘極電極103 係設置在基板101之上。此外，電晶體200具有頂部接觸結構，其中，源極電極和汲極電極125a和125b係設置為接觸氧化物半導體膜115的頂表面的一部分。
在電晶體200中，氫捕獲膜123a和123b的形狀與源極電極和汲極電極125a和125b的形狀相同，這不同於電晶體100。
同樣在電晶體200內，氫捕獲膜123a和123b與源極電極和汲極電極125a和125b利用相同的抗蝕劑掩模而被同時形成，從而氫捕獲膜123a和123b分離地設置。
如同在電晶體100的描述中，在電晶體200中，氧化物半導體膜115的寬度W_OS可小於閘極電極103的寬度W_GE。這種結構可防止暴露於從基板101的後表面進入的光(如可見光和紫外光)；因此，在完成的電晶體200中可減小由光的照射引起的電特性的劣化。要注意，作為由光的照射引起的電特性劣化的示例，給出閾值電壓的負偏移和截止狀態電流的增加。
氧化物半導體膜215用作為電晶體200的通道形成區。通道保護膜121係設置在氧化物半導體膜215之上，以使電晶體200的通道長度對應於通道保護膜121的寬度W_CS。設置通道保護膜121可防止氧化物半導體膜215在形成源極電極和汲極電極125a和125b期間被蝕刻。因此，可抑制這種蝕刻引起的缺陷；因此，完成的電晶體200可具有良好的電特性。
以下將參考圖5A到5D和圖6A到6E描述製造電晶 體200的方法。
與實施例1中一樣，閘極電極103、閘極絕緣膜105和氧化物半導體膜107係形成在基板101之上。
至於用於基板101、閘極電極103和氧化物半導體膜107的材料、厚度和方法，可參考實施例1。要注意，透過至此的步驟獲得的結構在圖5A中示出。
同樣在電晶體200中，可應用於之後描述的氫捕獲膜111的含In氮氧化物膜可被形成在閘極電極103與閘極絕緣膜105之間。因此，電晶體200可獲得在電晶體100的說明中描述的效果。
接著，將被處理成通道保護膜121的氫滲透膜109形成在氧化物半導體膜107之上(圖5B)。至於用於氫滲透膜109的材料、厚度和方法，可參考實施例1。
透過處理氫滲透膜109形成的通道保護膜121具有在製造電晶體200的製程中保持至少氧化物半導體膜中的通道形成區(尤其是氧化物半導體膜的表面)乾淨的功能。具體而言，由於在製造電晶體200的製程中，氫滲透膜109係設置在氧化物半導體膜107之上，因此可防止由在該步驟後的後續製造步驟中執行的乾式蝕刻引起的有機物質的缺陷和污染。結果，完成的電晶體200可具有良好的電特性。
同樣在製造電晶體200的製程中，在氧化物半導體膜107中發生氧缺乏(氧空位)。如實施例1中所述，部分氧空位用作為施體，它導致用作為載子的電子的產生並導致 氧化物半導體膜107的電導率的增加。因此，所形成的氧化物半導體膜107的半導體特性劣化。
因此，與實施例1中一樣，含有氧化物的膜被使用於氫滲透膜109，由此透過之後執行的熱處理，可從氧化物半導體膜107中去除氫並且氧可供應至氧化物半導體膜107。透過向氧化物半導體膜107供應氧，可減少氧化物半導體膜107中的氧缺乏並相應地抑制用作為載子的電子的產生。具體而言，氧化矽膜或氮氧化矽膜可用作為含氧化物的膜。
閘極絕緣膜105、氧化物半導體膜107和氫滲透膜109可在真空中被連續形成。例如，在透過熱處理或電漿處理去除附著於基板101和閘極電極103的表面上的包括氫的雜質之後，可形成閘極絕緣膜105而不暴露於空氣，並且還可連續形成氧化物半導體膜107和氫滲透膜109而不暴露於空氣。透過上述連續的膜形成，可減少附著於基板101和閘極電極103的表面上的包括氫的雜質。此外，在基板101、閘極電極103、閘極絕緣膜105、氧化物半導體膜107和氫滲透膜109的疊層中，可防止大氣成分附著於諸層之間的各個介面。結果，可有效地使透過之後執行的熱處理從氧化物半導體膜107釋放出的氫擴散(滲透)並被捕獲。此外，完成的電晶體200可具有良好的電特性。
抗蝕劑掩模透過微影製程而被形成在氫滲透膜109之上，並且利用抗蝕劑掩模而將氧化物半導體膜107和氫滲 透膜109蝕刻成所想要的形狀，從而形成氧化物半導體膜207和氫滲透膜117。要注意，抗蝕劑掩模既可透過微影製程，也可透過噴墨法、印刷法等適當地形成。對於蝕刻，可採用濕式蝕刻或乾式蝕刻，並且較佳執行蝕刻以使氧化物半導體膜207和氫滲透膜117的端部各自具有錐角。利用氧化物半導體膜207和氫滲透膜117的端部的錐角，在電晶體200的製造過程中，可改進該蝕刻步驟後形成的膜的覆蓋率，並可相應地防止膜的不連續。在執行乾式蝕刻的情形中，可透過在使抗蝕劑掩模後退的同時執行蝕刻來形成錐角。
在製造電晶體100的製程中，執行熱處理以釋放出氧化物半導體膜107中的氫，然後執行蝕刻。另一方面，在製造電晶體200的製程中，蝕刻在透過熱處理釋放出氧化物半導體膜107中的氫之前執行。因此，該蝕刻後的氧化物半導體膜207中的氫濃度與氧化物半導體膜107中的氫濃度為相同水平。
例如，實施例1中給出的含氯或含氟氣體可在用來形成氧化物半導體膜207和氫滲透膜117的乾式蝕刻中使用。
至於該步驟中的蝕刻，由於蝕刻前狀態中的氧化物半導體膜107和閘極絕緣膜105的組成材料彼此不同，因此它們的蝕刻速率也彼此不同。因此，利用氧化物半導體膜107相對於閘極絕緣膜105的高蝕刻選擇性的條件並考慮到氧化物半導體膜107中的終點，形成氧化物半導體膜 207和氫滲透膜117。要注意，透過至此的步驟獲得的結構在圖5C中示出。
接著，抗蝕劑掩模透過微影製程形成在氫滲透膜117上，並且利用抗蝕劑掩模將氫滲透膜117蝕刻成所想要的形狀，以使通道保護膜121可被形成在氧化物半導體膜207之上。要注意，通道保護膜121利用與氫滲透膜117相同的材料來予以形成。對於蝕刻，可採用濕式蝕刻或乾式蝕刻，並且較佳執行蝕刻以使通道保護膜121的端部具有錐角。利用通道保護膜121的端部的錐角，在電晶體200的製造過程中，可改進該蝕刻步驟後形成的膜的覆蓋率，並可相應地防止膜的不連續。在執行乾式蝕刻的情形中，可透過在使抗蝕劑掩模後退的同時執行蝕刻來形成錐角。
例如，上述含氯或含氟氣體可用作為形成通道保護膜121的乾式蝕刻中所使用的蝕刻氣體。
由於在該步驟中的蝕刻前的狀態中氧化物半導體膜207和氫滲透膜117的組成材料彼此不同，因此它們的蝕刻速率也彼此不同。因此，利用氫滲透膜117相對於氧化物半導體膜207的高蝕刻選擇性的條件並考慮到氧化物半導體膜117中的終點，形成通道保護膜121。要注意，透過至此的步驟獲得的結構在圖5D中示出。
接著，氫捕獲膜111係形成在閘極絕緣膜105、氧化物半導體膜207和通道保護膜121之上。至於用於氫捕獲膜111的材料、厚度和方法，可參考實施例1。氫捕獲膜 111具有捕獲透過之後執行的熱處理從氧化物半導體膜207中被釋放出並擴散入(通過)通道保護膜121(也用作為氫滲透膜)的氫的功能。對應用於氫捕獲膜111的膜沒有特定限制，只要該膜具有上述功能即可，並且可使用例如導電膜、絕緣膜或半導體膜。要注意，透過至此的步驟獲得的結構在圖6A中示出。
電晶體200的氫捕獲膜111包括捕獲從氧化物半導體膜207中被釋放出並通過通道保護膜121的氫的區域，以及捕獲從氧化物半導體膜207中被釋放出而不通過通道保護膜121的氫的區域。
接著，對透過至此的步驟獲得的結構執行熱處理。透過執行熱處理，氧化物半導體膜207中包括的氫可被釋放出。釋放出的氫滲透通道保護膜121並被氫捕獲膜111所捕獲。換句話說，透過執行熱處理，氧化物半導體膜207中包括的氫可轉移至氫捕獲膜111。因此，透過熱處理，形成其中氫濃度降低的高度純化的氧化物半導體膜215。透過至此的步驟獲得的結構在圖6B中示出。
此外，通道保護膜121係形成在氧化物半導體膜207與氫捕獲膜111之間，由此氧化物半導體膜207和氫捕獲膜111彼此分離地設置。例如，在氫捕獲膜111係直接設置在氧化物半導體膜207之上的情形中，透過熱處理從氧化物半導體膜207中被釋放出的一些氫在某些情形中殘留在氧化物半導體膜207與氫捕獲膜111之間的介面處，而不被氫捕獲膜111捕獲。然而，當通道保護膜121係設置 在氧化物半導體膜207與氫捕獲膜111之間時，透過熱處理從氧化物半導體膜207中被釋放出的氫可轉移至氫捕獲膜111，而不會殘留在氧化物半導體膜207中，並且因此氧化物半導體膜207中的氫濃度可充分降低。
在氧化物半導體膜207上直接形成氫捕獲膜111的情形中，氫殘留在氧化物半導體膜207和氫捕獲膜111之間的介面處，並且氫用作為施體，其導致完成的電晶體100的截止狀態電流增加。在氧化物半導體膜207和氫捕獲膜111之間設置通道保護膜121使得將從氧化物半導體膜207中被釋放出的氫轉移到氫捕獲膜111而不殘留在氧化物半導體膜207中(尤其在通道形成區中)成為可能。此外，設置具有絕緣性質的通道保護膜121使得抑制完成的電晶體200的截止狀態電流的增加成為可能。
對於熱處理中採用的溫度和加熱裝置，可參考實施例1。
通過熱處理形成的氧化物半導體膜215(尤其是通道形成區)的氫濃度低於1×1019 cm-3，較佳低於或等於5×1018 cm-3。要注意，氧化物半導體膜215中的氫濃度是可用SIMS量化的值。在氧化物半導體膜215中，用作為施體的氫的量減小，並且抑制用作為載子的電子的產生；因此氧化物半導體膜215具有良好的半導體特性。
由於氧化矽膜或氮氧化矽膜用作為通道保護膜121，因此透過熱處理，氧從氧化矽膜或氮氧化矽膜(通道保護膜121)供應至氧化物半導體膜215，從而減少氧缺乏。此 外，同樣在本實施例中，作為透過加熱而被釋放出氧的膜的示例的氧過量氧化矽膜用作為閘極絕緣膜105，從而也透過熱處理從氧過量氧化矽膜供應氧，由此形成其氧缺乏被減少的氧化物半導體膜215。
在氧化物半導體膜215中，透過熱處理來降低氫濃度和氧缺乏；因此在氧化物半導體膜215中抑制用作為載子的電子的產生。因此，在包括氧化物半導體膜215的電晶體200中抑制閾值電壓的負偏移，由此獲得其常導通特性受到抑制的電晶體。
此外，可透過熱處理來降低閘極絕緣膜105與氧化物半導體膜215之間的介面能階以及氧化物半導體膜215和通道保護膜121之間的介面能階。在如此製造的電晶體200中，可防止根據操作產生的電荷在各個介面處被捕獲。以此方式，電晶體200可以是具有較少電特性劣化的電晶體。
類似於實施例1，在用作為完成的電晶體200的通道形成區的氧化物半導體膜215是其氫濃度降低的CAAC-OS膜的情形中，電晶體200可以是具有穩定電特性的高度可靠的電晶體，其中在光(可見光或紫外光)照射之前與之後之間以及在閘極偏壓-溫度(BT)應力測試之前與之後之間，閾值電壓的偏移較小。要注意，氧化物半導體膜215中的氫濃度的範圍與實施例1中描述的氧化物半導體膜115中的相同。
在氧化物半導體膜215中，氫濃度充分降低(高度純 化)，並且透過熱處理供應足夠的氧，減少由氧缺乏引起的能隙中的缺乏能階。結果，減小包括氧化物半導體膜215的電晶體200的截止狀態電流。具體而言，室溫(25℃)下的截止狀態電流(此處為通道長度為3μm且通道寬度為1μm的電晶體的值)為100 zA(1 zA(仄普托安培)為1×10-21 A)或以下，較佳10 zA或以下。由於諸如Li或Na的鹼金屬是雜質，所以較佳減少進入電晶體的鹼金屬的量。氧化物半導體膜215中的鹼金屬的濃度低於或等於2×1016 cm-3，較佳低於或等於1×1015 cm-3。此外，鹼土金屬的含量較佳較低，因為鹼土金屬也是雜質。
接著，具有單層結構或疊層結構的導電膜125被形成在氫捕獲膜111之上(參見圖6C)。適用於實施例1中所述的閘極電極103的導電材料被使用於導電膜125。
抗蝕劑掩模透過微影製程而被形成在導電膜125之上。利用抗蝕劑掩模而將導電膜125蝕刻成所想要的形狀，從而形成源極電極125a和汲極電極125b。在形成源極電極和汲極電極125a和125b之後，也可利用抗蝕劑掩模蝕刻一部分氫捕獲膜111以形成分離的氫捕獲膜123a和123b。在這種情況下，透過蝕刻暴露一部分通道保護膜121。要注意，氫捕獲膜123a和123b可具有導電性質。在這種情況下，氫捕獲膜123a和氫捕獲膜123b可被視為源極電極125a的一部分和汲極電極125b的一部分。
由於氫捕獲膜111和通道保護膜121的組成材料彼此不同，因此它們的蝕刻速率也彼此不同。因此，利用氫捕 獲膜111相對於通道保護膜121的高蝕刻選擇性的條件並考慮到氫捕獲膜111中的終點，形成氫捕獲膜123a和123b。
設置通道保護膜121可防止氧化物半導體膜215在形成源極電極和汲極電極125a和125b以及氫捕獲膜123a和123b期間被蝕刻。因此，由於在用作為電晶體200的通道形成區的氧化物半導體膜215中不產生由蝕刻引起的缺陷，因此電晶體200具有良好的電特性。
在氫捕獲膜111相對於氧化物半導體膜215的蝕刻選擇性不足夠高的情形中，與氫捕獲膜111相接觸的部分氧化物半導體膜215(圖4A中氧化物半導體膜215的四個角)在形成源極電極和汲極電極125a和125b或氫捕獲膜123a和123b期間有可能消失，而電晶體200的氧化物半導體膜215可保留，如圖4A所示。為了形成這種形狀，在考慮氫捕獲膜111的蝕刻速率和厚度的情況下調節用於蝕刻的時段。
在電晶體200中，分離的氫捕獲膜123a和123b與氧化物半導體膜215以及源極電極和汲極電極125a和125b相接觸。在作為含In氮氧化物膜的氫捕獲膜123a和123b具有高於或等於7原子百分比且低於或等於20原子百分比(該值透過XPS法量化)的氮濃度並且在與捕獲的氫結合時具有高電導率的情形中，透過在氧化物半導體膜215與源極電極和汲極電極125a和125b之間設置氫捕獲膜123a和123b，氧化物半導體膜215和源極電極125a之間 的接觸電阻以及氧化物半導體膜215和汲極電極125b之間的接觸電阻可減小，從而導致電晶體200的截止狀態電流增加。
透過氫捕獲膜123a和123b捕獲的一部分氫產生的負電荷引起的電場，電晶體200的閾值電壓可正偏移。
用於形成源極電極和汲極電極125a和125b的抗蝕劑掩模既可透過微影製程，也可透過噴墨法、印刷法等適當地形成。用於形成源極電極和汲極電極125a和125b的蝕刻可以是乾式蝕刻或濕式蝕刻，並且較佳執行蝕刻以使源極電極和汲極電極125a和125b的端部具有錐角。這是因為利用具有錐角的源極電極和汲極電極125a和125b，可改進電晶體100的製造過程中該步驟後的後續步驟中形成的膜的覆蓋率，並可防止膜的不連續。在使用乾式蝕刻的情形中，可透過在使抗蝕劑掩模尺寸減小的同時執行蝕刻來獲得錐角。
源極電極和汲極電極125a和125b也分別具有源極佈線和汲極佈線的功能。源極電極125a和汲極電極125b的厚度可與實施例1中的相同。透過至此的步驟獲得的結構在圖6D中示出。
透過上述步驟，可製造電晶體200。
與電晶體100中一樣，在電晶體200中，保護絕緣膜127可被設置在通道保護膜121、分離的氫捕獲膜123a和123b、以及源極電極和汲極電極125a和125b之上(參見圖6E)。對於保護絕緣膜127，可參考實施例1。
與在電晶體100的描述中一樣，除了上述熱處理外，可對電晶體200進行另一熱處理。也就是說，熱處理可被執行多次以製造電晶體200。用於第二或之後的熱處理的條件(溫度、加熱氛圍、處理時間、熱處理時序和用於熱處理的裝置)與實施例1中的相同。
在執行多次熱處理的情形中，完成的電晶體200的氧化物半導體膜215中的氫濃度可被進一步降低。此外，可減小氧化物半導體膜215中的氧缺乏、閘極絕緣膜105和氧化物半導體膜215之間的介面能階、以及氧化物半導體膜215與通道保護膜121之間的介面能階。因此，電晶體200可以是具有穩定電特性的高度可靠的電晶體。
當透過形成氧化物半導體膜207的熱處理可充分減小氫濃度以形成具有良好電特性的電晶體100、並且可充分減小由氧缺乏引起的帶隙中的缺乏能階時，可跳過第二或之後的熱處理。
在閘極絕緣膜105和保護絕緣膜127中可根據需要形成開口以暴露閘極電極103與源極電極和汲極電極125a和125b。
以上述方式，透過熱處理釋放氧化物半導體膜中的氫，並且氫通過氫滲透膜轉移到氫捕獲膜，由此可製造具有良好電特性的電晶體。
要注意，該實施例中描述的結構可與本說明書中其他實施例或示例中描述的任何結構適當組合地使用。
(實施例3)
在本實施例中，將描述利用實施例1和2中描述的任何電晶體所製造的液晶顯示裝置。要注意，在本實施例中，將描述其中本發明的一個實施例應用於液晶顯示裝置的示例；然而本發明不限於本實施例。例如，本領域的技術人員能夠容易地想到將本發明的一個實施例應用於作為顯示裝置的示例的電致發光(EL)顯示裝置。
圖7是有源極矩陣液晶顯示裝置的電路圖。液晶顯示裝置包括源極線SL_1至SL_a、閘極線GL_1至GL_b、以及多個圖素2200。圖素2200各自包括電晶體2230、電容器2220和液晶元件2210。具有這種結構的多個圖素2200形成液晶顯示裝置的圖素部分。要注意，在某些情形中，“源極線SL”和“閘極線GL”僅僅分別指代源極線和閘極線。
實施例1和2中描述的任何電晶體可被使用作為電晶體2230。實施例1和2中描述的電晶體具有優異的電特性，如高場效應遷移率，從而可獲得具有高顯示質量的顯示裝置。實施例1和2中描述的電晶體也具有極低截止狀態電流，從而可獲得具有低功耗的顯示裝置。
閘極線GL連接至電晶體2230的閘極，源極線SL係連接至電晶體2230的源極，並且電晶體2230的汲極係連接至電容器2220的其中一個電容器電極和液晶元件2210的其中一個圖素電極。電容器2220的另一個電容器電極和液晶元件2210的另一個圖素電極係連接至共用電極。 要注意，共用電極可使用與閘極線GL相同的材料而被形成在與閘極線GL相同的層中。
此外，閘極線GL係連接至閘極驅動電路。閘極驅動電路可包括實施例1和2中描述的任何電晶體。
源極線SL係連接至源極驅動電路。源極驅動電路可包括實施例1和2中描述的任何電晶體。
要注意，閘極驅動電路或源極驅動電路和它們兩者可被形成在分別製備的基板之上，並使用諸如玻璃上晶片(COG)、打線接合或帶式卷帶自動接合(TAB)的方法來予以連接。
由於電晶體容易被靜電等破壞，因此較佳在顯示裝置中設置保護電路。保護電路較佳使用非線性元件來予以形成。
一旦向閘極線GL施加高於或等於電晶體2230的閾值電壓的電壓，從源極線SL供應的電荷作為電晶體2230的汲極電流流動並在電容器2220中累積。在對一列充電之後，該列中的電晶體2230截止，並且停止從源極線Sl的電壓施加；然而，必要電壓可透過電容器2220中累積的電荷保留。然後，開始下一列中的電容器2220的充電。以此方式，執行對第一列至第b列的充電。
在使用具有較小截止狀態電流的電晶體作為電晶體2230的情形中，可延長保持電容器2220的電壓的周期。透過該效果，在顯示具有極少動作的影像(包括靜態影像)的情形中可降低顯示重寫頻率；因此，進一步減少功耗是 可能的。此外，電容器2220的電容可被進一步減小；因此，可減少充電的功耗。
以上述方式，根據本發明的一個實施例，可提供具有高顯示質量和低功耗的液晶顯示裝置。
(實施例4)
在本實施例中，將描述利用實施例1和2中描述的任何電晶體來製造半導體記憶體裝置的示例。
易失性半導體記憶體裝置的典型示例包括以選擇記憶體元件中包括的電晶體並在電容器中累積電荷的方式儲存資料的動態隨機存取記憶體(DRAM)以及使用諸如觸發器的電路保持所儲存資料的靜態隨機存取記憶體(SRAM)。
作為非易失性半導體記憶體裝置的典型示例，存在有快閃記憶體，其包括在電晶體的閘極和通道形成區之間的浮置閘極並透過在浮置閘極中保持電荷來儲存資料。
實施例1和2中描述的任何電晶體可應用於上述半導體記憶體裝置中包括的部分電晶體。
首先，將參考圖8A和8B描述記憶體單元，它是應用實施例1和2中描述的任何電晶體的半導體記憶體裝置。
記憶體單元包括位元線BL、字線WL、讀出放大器SAmp、電晶體Tr和電容器C(參見圖8A)。
已知由於電晶體Tr的截止狀態電流，電容器C保持的電壓如圖8B所示隨時間逐漸減小。從V0充電至V1的 電壓隨時間減小至作為用於讀出資料1的限值的VA。該周期稱為保持周期T_1。在二級記憶體單元的情形中，在保持周期T_1內需要執行刷新。
由於實施例1和2中描述的電晶體的截止狀態電流較小，因此如果實施例1和2中描述的電晶體用作為此處的電晶體Tr，則保持周期T_1可被延長。也就是說，刷新操作的周期可延長。因此，可減少功耗。例如，在記憶體單元利用包括高度純化的氧化物半導體膜以具有截止狀態電流為1×10-21 A或以下、較佳1×10-24 A或以下的電晶體形成的情形中，資料可保持數日至數十年而無需電力供給。
以上述方式，根據本發明的一個實施例，可獲得具有高度可靠性和低功耗的半導體記憶體裝置。
接著，將參考圖9A和9B描述應用實施例1和2中描述的任何電晶體的非易失性半導體記憶體裝置的記憶體單元。
圖9A是記憶體單元的電路圖。記憶體單元包括電晶體Tr_1、連接至電晶體Tr_1的閘極的閘極線GL_1、連接至電晶體Tr_1的源極的源極佈線SL_1、電晶體Tr_2、連接至電晶體Tr_2的源極的源極佈線SL_2、連接至電晶體Tr_2的汲極的汲極佈線DL_2、電容器C、連接至電容器C的其中一端的電容器佈線CL、以及連接至電容器C的另一端、電晶體Tr_1的汲極以及電晶體Tr_2的閘極的節點N。
圖9A和9B中示出的記憶體單元根據節點N的電壓利用電晶體Tr_2的閾值電壓的變化。例如，圖9B示出電容器佈線CL的電壓V CL與流經電晶體Tr_2的汲極電流I ds_2之間的關係。
此處，節點N的電壓可透過電晶體Tr_1來予以調節。例如，源極線SL_1的電壓設為VDD。此時，透過將閘極線GL_1的電壓設為高於或等於電晶體Tr_1的閾值電壓Vth與VDD之和的電壓，節點N的電壓可設為高(HIGH)。另一方面，在閘極線GL_1的電壓設為低於或等於電晶體Tr_1的閾值電壓Vth的情形中，節點N的電壓可設為低(LOW)。
因此，可獲得針對N=LOW的V CL-I ds_2曲線或者針對N=HIGH的V CL-I ds_2曲線。也就是說，當N=LOW時，在V CL為0V處I ds_2較小；相應地儲存資料0。此外，當N=HIGH時，在V CL為0V處I ds_2較大；相應地儲存資料1。以此方式，可儲存資料。
由於可使實施例1和2中描述的電晶體的截止狀態電流極小，因此如果實施例1和2中描述的任何電晶體用作為此處的電晶體Tr_1，可抑制節點N中累積的電荷透過電晶體Tr_1的源極和汲極的非故意地泄漏。因此，資料可保持較長周期。利用本發明的一個實施例，調節電晶體Tr_1的閾值電壓，這使得寫入所想要的的電壓能夠減小。因此，與快閃記憶體等相比，可使功耗較小。
要注意，實施例1和2中描述的任何電晶體也可應用 於電晶體Tr_2。
以上述方式，根據本發明的一個實施例，可獲得具有長期的高度可靠性、低功耗和高度集成的半導體記憶體裝置。
本實施例可與任何其他實施例適當組合地實現。
(實施例5)
對於中央處理單元(CPU)的至少一部分，可用實施例1和2中描述的任何電晶體來形成該CPU。
圖10A是示出CPU的具體結構的方塊圖。圖10A中示出的CPU包括在基板1190之上的算術邏輯單元(ALU)1191、ALU控制器1192、指令解碼器1193、中斷控制器1194、時序控制器1195、暫存器1196、暫存器控制器1197、匯流排介面1198、可重寫ROM 1199以及ROM介面1189。半導體基板、SOI基板、玻璃基板等等用作為基板1190。ROM 1199和ROM介面1189可被設置在分離晶片之上。顯然，圖10A中示出的CPU只是其中結構被簡化的示例，並且實際CPU可具有取決於應用的各種結構。
經由匯流排介面1198輸入至CPU的指令被輸入至指令解碼器1193並在其中被解碼，之後輸入至ALU控制器1192、中斷控制器1194、暫存器控制器1197和時序控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器 1197和時序控制器1195根據所解碼的指令來執行各種控制。具體而言，ALU控制器1192產生用以控制ALU 1191的操作的信號。當CPU正在執行程式時，中斷控制器1194基於其優先順序或遮蔽狀態來判斷來自外部輸入/輸出設備或週邊電路的中斷請求並處理該請求。暫存器控制器1197產生暫存器1196的位址，並根據CPU的狀態而將資料從暫存器1196讀出/寫入暫存器1196。
時序控制器1195產生用以控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194和暫存器控制器1197的操作時序的信號。例如，時序控制器1195包括內部時鐘產生器，用以基於參考時鐘CLK1而產生內部時鐘信號CLK2並將時鐘信號CLK2提供給上述電路。
在圖10A中示出的CPU中，記憶元件係設置在暫存器1196中。實施例4中描述的任何記憶元件可用作為暫存器1196中設置的記憶元件。
在圖10A中示出的CPU中，暫存器控制器1197根據來自ALU 1191的指令選擇在暫存器1196中保持資料的操作。也就是說，暫存器控制器1197選擇資料由暫存器1196中包括的記憶元件中的相位反轉元件還是電容器保持。當選擇由相位反轉元件保持資料時，電源極電壓供應至暫存器1196中的記憶元件。當選擇由電容器保持資料時，資料重寫入電容器中，並且可停止電源極電壓向暫存器1196中的記憶元件的供應。
透過在記憶元件群組和向其供應高位準電源極電位 VDD或低位準電源極電位VSS的節點之間設置切換元件，可停止供電，如圖10B或圖10C所示。以下將描述圖10B和10C所示的電路。
圖10B和10C各自示出包括其中氧化物半導體用於活性層的電晶體的記憶體電路的結構的示例，該電晶體用作為控制向記憶元件的電源極電位供應的切換元件。
圖10B所示的記憶體裝置包括切換元件1141和包括多個記憶元件1142的記憶元件群組1143。具體而言，作為各個記憶元件1142，可使用實施例4中描述的記憶元件。經由切換元件1141向記憶元件群組1143中包括的各個記憶元件1142供應高位準電源電位VDD。此外，向記憶元件組1143中包括的各個記憶元件1142供應信號IN的電位和低位準電源電位VSS。
在圖10B中，作為切換元件1141，使用其中具有寬帶隙的半導體(諸如，氧化物半導體)用於活性層的電晶體，並且由供應至電晶體的閘極電極的信號SigA來控制電晶體的開關。
要注意，圖10B示出切換元件1141只包括一個電晶體的結構，然而對此沒有限制，切換元件1141可包括多個電晶體。在切換元件1141包括各自用作為切換元件的多個電晶體的情形中，多個電晶體可彼此並聯、串聯、或並聯和串聯的組合。
雖然切換元件1141控制向圖10B中的記憶元件組1143中所包括的各個記憶元件1142的高位準電源電位 VDD的供應，但是切換元件1141可控制低位準電源電位VSS的供應。
圖10C示出其中經由切換元件1141而向記憶元件組1143中包括的各個記憶元件1142供應低位準電源電位VSS的記憶體裝置的示例。向記憶元件組1143中包括的各個記憶元件1142的低位準電源電位VSS的供應可由切換元件1141來予以控制。
當切換元件被設置在記憶元件群組和向其供應電源電位VDD或電源電位VSS的節點之間時，即使在CPU的操作臨時停止並且電源電壓的供應停止的情形中也可保持資料；因此，可降低功耗。例如，當個人電腦的用戶未將資料登錄至諸如鍵盤的輸入設備時，CPU的操作可停止，從而可降低功耗。
雖然CPU作為示例給出，但是電晶體也可應用於諸如數位信號處理器(DSP)、自定義LSI或現場可編程閘陣列(FPGA)的LSI。
本實施例可與任何上述實施例適當組合地實現。
(實施例6)
本說明書中所揭示的任何半導體裝置可應用於各種電子設備(包括娛樂機器)。電子設備的示例包括電視機(也稱為電視或電視接收機)、電腦等的監視器、諸如數位相機或數位攝像機的攝影機、數位相框、移動式電話手機(也稱為移動式電話或移動式電話設備)、攜帶型遊戲 控制臺、攜帶型數位助理、音頻再生設備、以及諸如彈珠台機器的大尺寸遊戲機。
圖11A示出電視機的示例。在電視機9600中，顯示部9603被結合在外殼9601中。顯示部9603可顯示影像。此外，在圖11A中，外殼9601由支架9605來予以支承。本發明的一個實施例可應用於顯示部9603。利用本發明的一個實施例，即使在顯示部9603的尺寸增大時，也能實現具有低功耗的電視機。
可利用外殼9601的操作開關或獨立的遙控器9610來操作電視機9600。可利用遙控器9610的操作鍵9609來控制頻道和音量，從而控制顯示部9603上顯示的影像。此外，遙控器9610可設置有用於顯示從遙控器9610輸出的資料的顯示部9607。
注意，電視機9600係設置有接收器、數據機等。利用該接收器，可接收一般的電視廣播。此外，當電視機9600經由數據機透過有線或無線連接而被連接至通信網路時，可實現單向(從發射器到接收器)或雙向(發射器與接收器之間、或接收器之間)資料通信。
圖11B示出數位相框的示例。例如，在數位相框9700中，顯示部9703被結合在外殼9701中。本發明的一個實施例可應用於顯示部9703。利用本發明的一個實施例，即使在顯示部9703的尺寸增大時，也能實現具有低功耗的數位相框。顯示部9703可顯示各種影像。例如，顯示部9703可顯示用數位相機等拍攝的影像的資料 以起到普通相框的作用。
要注意，數位相框9700設置有操作部、外部連接部(USB端子、可連接至諸如USB電纜之類的各種電纜的端子等)、記錄媒體插入部等。雖然這些元件可被設置於設置有顯示部的表面上，但較佳地，針對數位相框9700的設計而將它們設置在側面或後面。例如，儲存用數位相機拍攝的影像的資料的記憶體被插入數位相框的記錄媒體插入部中，藉此影像資料可被傳送並顯示在顯示部9703上。
數位相框9700可被配置成無線地發送和接收資料。可採用其中無線地傳送所想要的影像資料以進行顯示的結構。
本實施例可與任何上述實施例適當組合地實現。
[示例1]
在該示例中，將描述氧化物半導體膜的形成以及氧化物半導體膜中氫濃度的評價結果。要注意，在該示例中，氧化物半導體膜稱為樣本A。
首先，將描述用於形成樣本A的方法。
製備石英基板，並且透過濺射法將300 nm厚的氧化物半導體膜形成在石英基板之上。在該示例中，形成IGZO膜作為氧化物半導體膜。形成IGZO膜的條件如下：將30 sccm的氬氣和15 sccm的氧氣供應至濺射裝置的反應室；將反應室中的壓力設為0.4 Pa；將電功率設 為0.5 kW；基板溫度設為200℃；並且使用具有成分比In2O3：Ga2O3：ZnO=1：1：2(摩爾比)的靶材。要注意，在此條件下形成的IGZO膜為CAAC膜。
接著，透過濺射法將作為氫滲透膜的5 nm厚的氧化矽膜形成在氧化物半導體膜之上。形成氧化矽膜的條件如下：將25 sccm的氬氣和25 sccm的氧氣供應至濺射裝置的反應室；將反應室中的壓力設為0.4 Pa；將電功率設為1.0 kW；將基板溫度設為100℃；使用SiO2靶材。
接著，透過濺射法將作為氫捕獲膜的300 nm厚的氮氧化物膜形成在氫滲透膜上。在該示例中，形成IGZON膜作為氮氧化物膜。形成IGZON膜的條件如下：將40 sccm的氮氣供應至濺射裝置的反應室；將反應室中的壓力設為0.4 Pa；將電功率設為0.5 kW；將基板溫度設為200℃；並且使用具有成分比In2O3：Ga2O3：ZnO=1：1：2(摩爾比)的靶材。
接著，對透過至此的步驟獲得的物體執行熱處理。熱處理在氮氣氛圍中在550℃的溫度下執行一小時。已經歷熱處理的物體稱為樣本A，而未經歷熱處理的另一物體稱為比較示例。比較示例是透過除熱處理外與樣本A相同的製程形成的示例。
用SIMS評價樣本A中的氫濃度，並且結果在圖12中示出。在圖12中，垂直軸表示樣本A和比較示例中的氫濃度，而水平軸表示從樣本A和比較示例的表面(IGZON膜表面)至基板的深度。實線表示樣本A中的氫濃 度的分佈，而虛線表示比較示例中的氫濃度的分佈。在樣本A和比較示例中的每一個中，IGZO膜中氫濃度的高度可靠值在水平軸上300 nm至550 nm的範圍中，IGZON膜中氫濃度的高度可靠值在水平軸上50 nm至150 nm的範圍中。由於小厚度(5 nm)的氧化矽膜而產生水平軸上200 nm至250 nm範圍中的峰值。在該範圍中的氫濃度值的可靠性較低。水平軸上600 nm附近的氫濃度值歸因於石英基板。
根據圖12可確認，在對應於IGZO膜的範圍中，樣本A中的氫濃度低於比較示例中的氫濃度；在對應於IGZON膜的範圍中，樣本A中的氫濃度高於比較示例中的氫濃度。
在氧化矽膜和IGZON膜被形成在IGZO膜並且之後以上述方式經歷熱處理的情形中，可確認，IGZO膜中的氫被釋放出，透過氧化矽膜並被IGZON膜捕獲。
根據該示例，可確認如下：透過包括在氧化物半導體膜之上形成氫滲透膜、在氫滲透膜之上形成氫捕獲膜以及執行熱處理的步驟的製程，氫可從氧化物半導體膜中被釋放出並可被氫捕獲膜所捕獲；因此，可形成具有較低氫濃度的氧化物半導體膜。
本申請案基於在2011年3月25日向日本專利局提交的日本專利申請S/N.2011-067498，該申請案的全部內容透過引用而被結合於此。
100‧‧‧電晶體
101‧‧‧基板
103‧‧‧閘極電極
105‧‧‧閘極絕緣膜
107‧‧‧氧化物半導體膜
109‧‧‧氫滲透膜
111‧‧‧氫捕獲膜
113‧‧‧氧化物半導體膜
115‧‧‧氧化物半導體膜
117‧‧‧氫滲透膜
119‧‧‧氫捕獲膜
121‧‧‧通道保護層
123‧‧‧氫捕獲膜
123a‧‧‧氫捕獲膜
123b‧‧‧氫捕獲膜
125‧‧‧導電膜
125a‧‧‧源極電極
125b‧‧‧汲極電極
127‧‧‧保護絕緣膜
200‧‧‧電晶體
207‧‧‧氧化物半導體膜
215‧‧‧氧化物半導體膜
1141‧‧‧切換元件
1142‧‧‧記憶元件
1143‧‧‧記憶元件群組
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧算術邏輯單元(ALU)
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧可重寫ROM
2200‧‧‧圖素
2210‧‧‧液晶元件
2220‧‧‧電容器
2230‧‧‧電晶體
9600‧‧‧電視機
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控器
9700‧‧‧數位相框
9701‧‧‧外殼
9703‧‧‧顯示部
BL‧‧‧位元線
WL‧‧‧字線
SAmp‧‧‧讀出放大器
Tr‧‧‧電晶體
C‧‧‧電容器
在附圖中：圖1A和1B是作為本發明一個實施例的半導體裝置的俯視圖和剖面圖；圖2A到2D是示出作為本發明一個實施例的用以製造半導體裝置的方法的剖面圖；圖3A到3C是示出作為本發明一個實施例的用以製造半導體裝置的方法的剖面圖；圖4A和4B是作為本發明一個實施例的半導體裝置的俯視圖和剖面圖；圖5A到5D是示出作為本發明一個實施例的用以製造半導體裝置的方法的剖面圖；圖6A到6E是示出作為本發明一個實施例的用以製造半導體裝置的方法的剖面圖；圖7是示出作為本發明一個實施例的包括電晶體的液晶顯示裝置的示例的電路圖；圖8A是示出作為本發明一個實施例的半導體記憶體裝置的示例的電路圖，而圖8B是示出電容器所保持的電壓隨時間而變化的曲線圖；圖9A是示出作為本發明一個實施例的半導體記憶體裝置的示例的電路圖，而圖9B是示出電容器佈線的電壓和流過電晶體的汲極電流之間關係的曲線圖；圖10A是示出作為本發明一個實施例的包括電晶體的CPU的具體示例的方塊圖，而圖10B和10C是各自示 出部分CPU的電路圖；圖11A是示出電視設備的示例的外視圖，而圖11B是示出數位相框的示例的外視圖；以及圖12是示出氧化物半導體膜中氫濃度的分佈的圖表。
101‧‧‧基板
103‧‧‧閘極電極
105‧‧‧閘極絕緣膜
115‧‧‧氧化物半導體膜
121‧‧‧通道保護層
123a‧‧‧氫捕獲膜
123b‧‧‧氫捕獲膜
125a‧‧‧源極電極
125b‧‧‧汲極電極

Claims (22)

  1. 一種用以製造半導體裝置的方法，包括以下步驟：形成閘極電極；形成閘極絕緣膜以覆蓋該閘極電極；在該閘極絕緣膜之上形成氧化物半導體膜；在該氧化物半導體膜之上形成具有氫滲透性質的第一膜；在該第一膜之上形成各自具有氫捕獲性質的一對第二膜；執行熱處理；形成與該氧化物半導體膜的一部分相接觸的源極電極和汲極電極；以及去除該對第二膜之與該氧化物半導體膜中的通道形成區重疊的一部分。
  2. 如申請專利範圍第1項所述的用以製造半導體裝置的方法，其中，該第一膜包含氧化物。
  3. 如申請專利範圍第1項所述的用以製造半導體裝置的方法，其中，該對第二膜中包括的作為主要成分的金屬元素和該氧化物半導體膜中包括的作為主要成分的金屬元素係相同的，並且其中，該第一膜不包括該作為主要成分的金屬元素。
  4. 如申請專利範圍第1項所述的用以製造半導體裝 置的方法，其中，該第一膜包括氧化矽膜或氮氧化矽膜，並且其中，該對第二膜各自包括含銦的氮氧化物膜。
  5. 如申請專利範圍第4項所述的用以製造半導體裝置的方法，其中，該氧化物半導體膜是In-Ga-Zn-O膜，並且其中，該含銦的氮氧化物膜是In-Ga-Zn-O-N膜。
  6. 如申請專利範圍第4項所述的用以製造半導體裝置的方法，其中，該氧化矽膜或該氮氧化矽膜的厚度係小於或等於5nm。
  7. 一種用以製造半導體裝置的方法，包括以下步驟：形成閘極電極；形成閘極絕緣膜以覆蓋該閘極電極；在該閘極絕緣膜之上形成氧化物半導體膜；在該氧化物半導體膜之上形成具有氫滲透性質的通道保護膜；形成與該氧化物半導體膜的一部分相接觸之具有氫捕獲性質的膜；執行熱處理；形成導電膜；以及去除與該氧化物半導體膜中的通道形成區重疊之該導電膜的一部分和該具有氫捕獲性質的膜的一部分。
  8. 如申請專利範圍第7項所述的用以製造半導體裝 置的方法，其中，該通道保護膜包含氧化物。
  9. 如申請專利範圍第1或7項所述的用以製造半導體裝置的方法，其中，該氧化物半導體膜中的氫透過該熱處理而被釋放出。
  10. 如申請專利範圍第7項所述的用以製造半導體裝置的方法，其中，該具有氫捕獲性質的膜中包括的作為主要成分的金屬元素和該氧化物半導體膜中包括的作為主要成分的金屬元素係相同的，並且其中，該通道保護膜不包括該作為主要成分的金屬元素。
  11. 如申請專利範圍第7項所述的用以製造半導體裝置的方法，其中，該通道保護膜包括氧化矽膜或氮氧化矽膜，並且其中，該具有氫捕獲性質的膜包括含銦的氮氧化物膜。
  12. 如申請專利範圍第11項所述的用以製造半導體裝置的方法，其中，該氧化物半導體膜是In-Ga-Zn-O膜，並且其中，該含銦的氮氧化物膜是In-Ga-Zn-O-N膜。
  13. 如申請專利範圍第11項所述的用以製造半導體裝置的方法，其中，該氧化矽膜或該氮氧化矽膜的厚度係小於或等於5nm。
  14. 一種半導體裝置，包括：閘極電極；在該閘極電極之上的閘極絕緣膜；在該閘極絕緣膜之上的氧化物半導體膜；在該氧化物半導體膜之上的具有氫滲透性質的通道保護膜；與該通道保護膜的一部分相接觸的具有氫捕獲性質的一對膜；以及與該通道保護膜的一部分、各自具有氫捕獲性質的該對膜的一部分、和該氧化物半導體膜的一部分相接觸的源極電極和汲極電極。
  15. 一種半導體裝置，包括：閘極電極；在該閘極電極之上的閘極絕緣膜；在該閘極絕緣膜之上的氧化物半導體膜；在該氧化物半導體膜之上的具有氫滲透性質的通道保護膜；與該通道保護膜的一部分、該氧化物半導體膜的一部分和該閘極絕緣膜的一部分相接觸的具有氫捕獲性質的膜；以及與該具有氫捕獲性質的膜的一部分相接觸的源極電極和汲極電極。
  16. 如申請專利範圍第14或15項所述的半導體裝置，其中，該通道保護膜包含氧化物。
  17. 如申請專利範圍第14項所述的半導體裝置，其中，該對膜中包括的作為主要成分的金屬元素和該氧化物半導體膜中包括的作為主要成分的金屬元素係相同的，並且其中，該通道保護膜不包括該作為主要成分的金屬元素。
  18. 如申請專利範圍第14項所述的半導體裝置，其中，該通道保護膜包括氧化矽膜或氮氧化矽膜，並且其中，該對膜各自包括含銦的氮氧化物膜。
  19. 如申請專利範圍第15項所述的半導體裝置，其中，該具有氫捕獲性質的膜中包括的作為主要成分的金屬元素和該氧化物半導體膜中包括的作為主要成分的金屬元素係相同的，並且其中，該通道保護膜不包括該作為主要成分的金屬元素。
  20. 如申請專利範圍第15項所述的半導體裝置，其中，該通道保護膜包括氧化矽膜或氮氧化矽膜，並且其中，該具有氫捕獲性質的膜包括含銦的氮氧化物膜。
  21. 如申請專利範圍第19或20項所述的半導體裝置，其中，該氧化物半導體膜是In-Ga-Zn-O膜，並且 其中，該含銦的氮氧化物膜是In-Ga-Zn-O-N膜。
  22. 如申請專利範圍第19或20項所述的半導體裝置，其中，該氧化矽膜或該氮氧化矽膜的厚度係小於或等於5nm。
TW101108854A 2011-03-25 2012-03-15 半導體裝置及其製造方法 TWI545652B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011067498 2011-03-25

Publications (2)

Publication Number Publication Date
TW201306127A TW201306127A (zh) 2013-02-01
TWI545652B true TWI545652B (zh) 2016-08-11

Family

ID=46876570

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101108854A TWI545652B (zh) 2011-03-25 2012-03-15 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US9472676B2 (zh)
JP (1) JP6006511B2 (zh)
CN (1) CN102709187B (zh)
TW (1) TWI545652B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8956944B2 (en) * 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US9012904B2 (en) 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201901972A (zh) 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
WO2014002920A1 (en) 2012-06-29 2014-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
JP2014042004A (ja) 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6320009B2 (ja) 2012-12-03 2018-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
CN103915508B (zh) * 2013-01-17 2017-05-17 上海天马微电子有限公司 一种底栅结构的氧化物薄膜晶体管及其制作方法
US9136161B2 (en) 2013-06-04 2015-09-15 LuxVue Technology Corporation Micro pick up array with compliant contact
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
US9647094B2 (en) 2013-08-02 2017-05-09 University Of Kentucky Research Foundation Method of manufacturing a semiconductor heteroepitaxy structure
KR102304824B1 (ko) 2013-08-09 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015036797A (ja) * 2013-08-15 2015-02-23 ソニー株式会社 表示装置および電子機器
KR102199696B1 (ko) * 2013-11-25 2021-01-08 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US20160300954A1 (en) * 2013-12-02 2016-10-13 Joled Inc. Thin-film transistor and manufacturing method for same
CN104752516A (zh) * 2013-12-27 2015-07-01 昆山工研院新型平板显示技术中心有限公司 氧化物半导体薄膜晶体管及其制造方法
TWI666776B (zh) * 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
KR102301501B1 (ko) * 2015-01-21 2021-09-13 삼성디스플레이 주식회사 가요성 표시 장치의 제조 방법
CN104810376A (zh) * 2015-04-29 2015-07-29 京东方科技集团股份有限公司 像素单元、阵列基板及其制作方法、显示面板及显示装置
KR102549926B1 (ko) * 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
TW201919130A (zh) * 2017-11-13 2019-05-16 友達光電股份有限公司 畫素結構、半導體結構的製造方法及半導體元件的製造方法

Family Cites Families (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3409542B2 (ja) 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
US6391690B2 (en) 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3220645B2 (ja) 1996-09-06 2001-10-22 富士通株式会社 半導体装置の製造方法
EP0881668A3 (en) 1997-05-28 2000-11-15 Dow Corning Toray Silicone Company, Ltd. Deposition of an electrically insulating thin film with a low dielectric constant
JPH11111994A (ja) 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US20040229443A1 (en) 1998-12-31 2004-11-18 Bower Robert W. Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001217428A (ja) 2000-01-25 2001-08-10 Samsung Electronics Co Ltd 低温多結晶シリコン形薄膜トランジスタ−及びその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US6803265B1 (en) 2002-03-27 2004-10-12 Fasl Llc Liner for semiconductor memories and manufacturing method therefor
KR100571803B1 (ko) 2002-05-03 2006-04-17 삼성전자주식회사 수소로 기능화된 반도체 탄소나노튜브를 포함하는 전자 소자 및 그 제조방법
WO2003096751A1 (en) 2002-05-10 2003-11-20 Koninklijke Philips Electronics N.V. Electroluminescent panel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4255292B2 (ja) 2003-02-21 2009-04-15 Ｈｏｙａ株式会社 光学素子成形用ガラス素材および光学素子の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100623232B1 (ko) 2003-11-29 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP5110783B2 (ja) 2004-10-28 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7916263B2 (en) 2004-12-02 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7566971B2 (en) 2005-05-27 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP2007005527A (ja) 2005-06-23 2007-01-11 Renesas Technology Corp 半導体装置
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US20060292774A1 (en) 2005-06-27 2006-12-28 Macronix International Co., Ltd. Method for preventing metal line bridging in a semiconductor device
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
CN101258607B (zh) 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
JP5386084B2 (ja) 2005-11-18 2014-01-15 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7374998B2 (en) 2006-02-03 2008-05-20 International Business Machines Corporation Selective incorporation of charge for transistor channels
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250519A (ja) 2006-03-14 2007-09-27 Samsung Sdi Co Ltd 有機電界発光表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7781768B2 (en) 2006-06-29 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device having the same
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101400699B1 (ko) 2007-05-18 2014-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판 및 반도체 장치 및 그 제조 방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5291928B2 (ja) 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
KR20090080751A (ko) 2008-01-22 2009-07-27 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
KR20090081153A (ko) 2008-01-23 2009-07-28 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
US7821012B2 (en) 2008-03-18 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP2009295918A (ja) 2008-06-09 2009-12-17 Panasonic Corp 固体撮像装置及びその製造方法
KR101322267B1 (ko) 2008-06-12 2013-10-25 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
EP2139054A3 (en) 2008-06-25 2011-08-31 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
EP2143370A1 (en) 2008-07-08 2010-01-13 Olympus Medical Systems Corporation Guiding system, position controlling apparatus, and guiding method
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101603303B1 (ko) 2008-10-31 2016-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 도전성 산질화물 및 도전성 산질화물막의 제작 방법
KR102342672B1 (ko) 2009-03-12 2021-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI617029B (zh) 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
EP3573108A1 (en) 2009-06-30 2019-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5640478B2 (ja) 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR102054650B1 (ko) 2009-09-24 2019-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101767035B1 (ko) 2009-10-01 2017-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101082254B1 (ko) 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR20170072965A (ko) 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
KR101082174B1 (ko) 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101291485B1 (ko) 2009-12-04 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101615636B1 (ko) 2009-12-08 2016-04-27 삼성전자주식회사 트랜지스터 및 상기 트랜지스터를 포함한 전자 장치
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20110066370A (ko) * 2009-12-11 2011-06-17 한국전자통신연구원 박막트랜지스터 및 그의 제조방법
KR101623956B1 (ko) 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP5482286B2 (ja) 2010-02-25 2014-05-07 ソニー株式会社 放射線撮像装置およびその駆動方法
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US8956944B2 (en) 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US9012904B2 (en) 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8841665B2 (en) 2012-04-06 2014-09-23 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor
CN202549848U (zh) 2012-04-28 2012-11-21 京东方科技集团股份有限公司 显示装置、阵列基板和薄膜晶体管

Also Published As

Publication number Publication date
CN102709187A (zh) 2012-10-03
US9472676B2 (en) 2016-10-18
TW201306127A (zh) 2013-02-01
JP6006511B2 (ja) 2016-10-12
US20120241738A1 (en) 2012-09-27
CN102709187B (zh) 2017-03-01
JP2012216795A (ja) 2012-11-08

Similar Documents

Publication Publication Date Title
TWI545652B (zh) 半導體裝置及其製造方法
JP6882441B2 (ja) 半導体装置の作製方法
KR102234337B1 (ko) 반도체 장치 및 그의 제작 방법
JP7395036B2 (ja) 半導体装置
US9978855B2 (en) Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US9219159B2 (en) Method for forming oxide semiconductor film and method for manufacturing semiconductor device
TWI604609B (zh) 半導體裝置
US9490351B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6023836B2 (ja) 半導体装置の作製方法
TWI570922B (zh) 半導體裝置及半導體裝置的製造方法
TWI705568B (zh) 半導體裝置及其製造方法
TWI565068B (zh) 半導體元件、半導體元件的製造方法以及使用半導體元件的半導體裝置
JP6080563B2 (ja) 半導体装置の作製方法
JP6106376B2 (ja) 半導体装置