KR20140117925A

KR20140117925A - 베젤이 최소화된 액정표시소자

Info

Publication number: KR20140117925A
Application number: KR1020130032887A
Authority: KR
Inventors: 전상익; 양재훈; 최용석
Original assignee: 엘지디스플레이 주식회사
Priority date: 2013-03-27
Filing date: 2013-03-27
Publication date: 2014-10-08
Also published as: KR102019066B1

Abstract

본 발명은 더미영역에서 그라운드를 제거하고 공통배선을 통해 정전기를 제거함으로써 베젤의 크기를 최소화하기 위한 액정표시소자에 관한 것으로, 복수의 화소영역을 포함하여 실제 화상이 구현되는 표시영역 및 상기 표시영역 외곽에 형성된 더미영역을 포함하는 제1기판; 상기 제1기판과 합착되며, 전면이 제1기판과 대향하고 배면에 도전층이 형성된 제2기판; 상기 더미영역에 형성된 공통배선; 상기 공통배선 위에 형성되어 제2기판 배면의 도전층과 공통배선을 전기적으로 연결하여 도전층의 정전기를 제거하는 은도트로 구성된다.

Description

베젤이 최소화된 액정표시소자{LIQUID CRYSTAL DISPLAY DEVICE HAVING MINIMIZED BEZZEL}

본 발명은 액정표시소자에 관한 것으로, 특히 정전기 제거용 전극을 은도트를 통해 그라운드가 아닌 공통라인에 접속하여 더미영역의 그라운드를 제거할 수 있게 됨으로써 베젤의 면적을 최소화할 수 있는 액정표시소자에 관한 것이다.

액정표시소자는 액정분자의 배열에 따라 다양한 표시모드가 존재하지만, 현재에는 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점때문에 주로 TN모드의 액정표시소자가 사용되고 있다. 이러한 TN모드 액정표시소자에서는 기판과 수평하게 배향된 액정분자가 전압이 인가될 때 기판과 거의 수직으로 배향된다. 따라서, 액정분자의 굴절율 이방성(refractive anisotropy)에 의해 전압의 인가시 시야각이 좁아진다는 문제가 있었다.

이러한 시야각문제를 해결하기 위해, 현재 광시야각특성(wide viewing angle characteristic)을 갖는 각종 모드의 액정표시소자가 사용되고 있지만, 그중에서도 횡전계모드(In Plane Switching Mode)의 액정표시소자가 실제 양산에 적용되어 생산되고 있다. 상기 IPS모드 액정표시소자는 화소내에 평행으로 배열된 적어도 한쌍의 전극을 형성하여 기판과 실질적으로 평행한 횡전계를 형성함으로써 액정분자를 평면상으로 배향시키는 것이다.

도 1은 종래 IPS모드 액정표시소자의 한 화소의 구조를 나타내는 도면으로, 도 1a는 평면도이고 도 1b는 도 1a의 I-I'선 단면도이다. 도 1a에 도시된 바와 같이, 액정패널(1)의 화소는 종횡으로 배치된 게이트라인(3) 및 데이터라인(4)에 의해 정의된다. 도면에는 비록 (n,m)번째의 화소만을 도시하고 있지만 실제의 액정패널(1)에는 상기한 게이트라인(3)과 데이터라인(4)이 각각 N(>n)개 및 M(>m)개 배치되어 액정패널(1) 전체에 걸쳐서 N×M개의 화소를 형성한다. 상기 화소내의 게이트라인(3)과 데이터라인(4)의 교차영역에는 박막트랜지스터(10)가 형성되어 있다. 상기 박막트랜지스터(10)는 게이트라인(3)으로부터 주사신호가 인가되는 게이트전극(11)과, 상기 게이트전극(11) 위에 형성되어 주사신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(12)과, 상기 반도체층(12) 위에 형성되어 데이터라인(4)을 통해 화상신호가 인가되는 소스전극(13) 및 드레인전극(14)으로 구성되어 외부로부터 입력되는 화상신호를 액정층에 인가한다.

화소내에는 데이터라인(4)과 실질적으로 평행하게 배열된 복수의 공통전극(5)과 화소전극(7)이 배치되어 있다. 또한, 화소의 중간에는 상기 공통전극(5)과 접속되는 공통라인(16)이 배치되어 있으며, 상기 공통라인(16) 위에는 화소전극(7)과 접속되는 화소전극라인(18)이 배치되어 상기 공통라인(16)과 오버랩되어 있다. 상기 공통라인(16)과 화소전극라인(18)의 오버랩에 의해 축적용량(storage capacitance)이 형성된다.

상기와 같이 구성된 IPS모드 액정표시소자에서 액정분자는 공통전극(5) 및 화소전극(7)과 실질적으로 평행하게 배향되어 있다. 박막트랜지스터(10)가 작동하여 화소전극(7)에 신호가 인가되면, 공통전극(5)과 화소전극(7) 사이에는 액정패널(1)과 실질적으로 평행한 횡전계가 발생하게 된다. 액정분자는 상기 횡전계를 따라 동일 평면상에서 회전하게 되므로, 액정분자의 굴절율 이방성에 의한 계조반전을 방지할 수 있게 된다.

상기한 구조의 종래 IPS모드 액정표시소자를 도 1b의 단면도를 참조하여 더욱 상세히 설명하면 다음과 같다.

도 1b에 도시된 바와 같이, 제1기판(20) 위에는 게이트전극(11)이 형성되어 있으며, 상기 제1기판(20) 전체에 걸쳐 게이트절연층(22)이 적층되어 있다. 상기 게이트절연층(22) 위에는 반도체층(12)이 형성되어 있으며, 그 위에 소스전극(13) 및 드레인전극(14)이 형성되어 있다. 또한, 상기 제1기판(20) 전체에 걸쳐 보호층(passivation layer;24)이 형성되어 있다.

또한, 상기 제1기판(20) 위에는 복수의 공통전극(5)이 형성되어 있고 게이트절연층(22) 위에는 화소전극(7) 및 데이터라인(4)이 형성되어, 상기 공통전극(5)과 화소전극(7) 사이에 횡전계가 발생한다.

제2기판(30)에는 블랙매트릭스(32)와 컬러필터층(34)이 형성되어 있다. 상기 블랙매트릭스(32)는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지하기 위한 것으로, 도면에 도시한 바와 같이 박막트랜지스터(10) 영역 및 화소와 화소 사이(즉, 게이트라인 및 데이터라인 영역)에 주로 형성된다. 컬러필터층(34)은 R(Red), B(Blue), G(Green)로 구성되어 실제 컬러를 구현하기 위한 것이다. 상기 제1기판(20) 및 제2기판(30) 사이에는 액정층(40)이 형성되어 액정패널(1)이 완성된다.

상기한 IPS모드 액정표시소자에서는 공통전극(3)과 화소전극(5)에 의해 액정패널(1)과 평행한 횡전계가 발생하게 되며, 액정분자는 상기 횡전계를 따라 동일 평면상에서 회전하게 된다. 따라서, 액정분자의 굴절율 이방성에 의한 계조반전을 방지할 수 있게 되며, 그 결과 시야각을 향상시킬 수 있게 된다.

그러나, 상기와 같은 IPS모드 액정표시소자에서는 액정패널(1)과 수직한(제1기판(20)에서 제2기판(30)으로의 방향) 전계가 생성되면, 액정층(40)의 횡전계에 영향을 미치게 되어 액정층(40)에는 액정패널(1)과 완전히 평행한 횡전계가 형성되지 않게 된다. 이와 같이 횡전계가 액정패널(1)과 평행하지 않게 되는 경우, 액정층(40)의 액정분자가 동일 평면상에서 회전하지 않게 되므로, 액정표시소자에 불량이 발생하게 된다.

액정패널(1)과 수직한 전계가 발생하는데에는 여러가지 원인이 있을 수 있다. 이러한 여러가지 원인중에서 제2기판(30)의 배면(액정층과 닿지 않고 외부로 노출되는 면)에 형성되는 정전기에 의해 수직전계가 생성된다는 사실이 알려져 있다. 이러한 정전기는 액정패널(1)의 완성 후 사람의 손과의 접촉 등에 의해 발생하는 것이다.

이와 같은 정전기를 제거하기 위해, 종래 IPS모드 액정표시소자에서는 도 2에 도시된 바와 같이 제2기판(30)의 배면 전체에 걸쳐 ITO(Indium Tnn Oxide)와 같이 투명한 도전물질로 이루어진 정전기 제거용 도전층(56)을 형성하였다. 상기 도전층(56)은 제2기판(30)에 제2편광판(58)이 부착되기 전에 형성되며, 상기 정전기 제거용 도전층(56)은 은도트(Ag도트;60)를 통해 그라운드와 연결되어 표시소자에 발생하는 정전기(ESD)가 상기 은도트(60)를 통해 그라운드로 흘러나가 제거된다.

그러나, 상기와 같은 구조의 IPS모드 액정표시소자에서는 다음과 같은 문제가 발생한다.

도 3a는 종래 IPS모드 액정표시소자의 구조를 나타내는 평면도이고 도 3b는 도 3a의 A영역 확대도이다.

도 3a에 도시된 바와 같이, IPS모드 액정표시소자(1)는 도 1a에 도시된 바와 같은 복수의 화소가 형성되어 실제 화상을 구현하는 표시영역(A/A)과 표시영역 외부에 형성되고 각종 배선이 형성되는 더미영역(D)으로 이루어진다.

상기 표시영역(A/A)의 외곽에는 실라인(10)이 표시영역(A/A)을 따라 형성되어 제1기판(20)과 제2기판(30)이 서로 합착되며, 더미영역(D)에는 GIP 게이트드라이버(172), GIP 더미 게이트드라이버(173)가 실장되어 표시영역(A/A)에 형성되는 게이트라인에 신호를 인가한다.

또한, 도 3b에 도시된 바와 같이, 상기 더미영역(D)에는 공통배선(51), 쉬프트 GIP회로(52), 제어신호배선(53), 그라운드(54) 등이 배치된다. 이때, 도면에는 도시하지 않았지만, 상기 공통배선(51), 쉬프트 GIP회로(52), 제어신호배선(53), 그라운드(54)는 더미영역(D)에 부착되는 TCP(Tape Carrier Package) 등을 통해 외부의 PCB 등에 전기적으로 연결되어 외부로부터 신호가 인가된다.

도 3b에 도시된 바와 같이, 은도트(60)는 상기 그라운드(54) 위에 배치되어 상기 그라운드(54)와 은도트(60)가 전기적으로 접촉하므로, 제2기판(30)의 배면에 형성되는 정전기 제거용 도전층(56)이 상기 은도트(60)를 통해 그라운드(54)와 전기적으로 접속되어, 정전기 제거용 도전층(56)의 정전기가 상기 은도트(60)를 통해 그라운드(54)로 흘러가 제거된다.

그런데, 상기와 같은 구조의 종래 액정표시소자에서는 더미영역(D)에 공통배선(51), 쉬프트 GIP회로(52), 제어신호배선(53), 그라운드(54) 등과 같은 각종 배선이 형성되므로, 더미영역(D)의 폭(d1)이 일정 크기 이상을 유지해야만 한다.

한편, 근래 표시소자의 장식의 효과 및 휴대성을 향상시키기 위해, 표시영역의 외곽을 구성하는 베젤을 최소화하는 요구가 증대되고 있다. 그러나, 상기한 바와 같이, 종래 액정표시소자에서는 더미영역(D)에 각종 배선이 배치되므로, 더미영역(D)의 면적을 감소하는데에는 한계가 있었으며, 그 결과 베젤을 감소시키는데에도 한계가 있었다.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 더미영역의 공통배선 위에 은도트를 위치시켜 제2기판의 정전기 제거용 도전층을 공통배선과 전기적으로 연결하므로써, 더미영역에서 그라운드를 제거하여 베젤을 최소화할 수 있는 액정표시소자를 제공하는 것을 목적으로 한다.

상기한 목적을 달성하기 위해, 본 발명에 따른 액정표시소자는 복수의 화소영역을 포함하여 실제 화상이 구현되는 표시영역 및 상기 표시영역 외곽에 형성된 더미영역을 포함하는 제1기판; 상기 제1기판과 합착되며, 전면이 제1기판과 대향하고 배면에 도전층이 형성된 제2기판; 상기 더미영역에 형성된 공통배선; 상기 공통배선 위에 형성되어 제2기판 배면의 도전층과 공통배선을 전기적으로 연결하여 도전층의 정전기를 제거하는 은도트로 구성된다.

본 발명에서는 은도트를 더미영역의 공통배선 위에 형성하여 상기 은도트에 의해 제2기판 배면의 정전기 제거용 도전층과 공통배선을 전기적으로 연결하여 정전기 제거용 도전층의 정전기를 제거하기 때문에, 더미영역에 그라운드를 형성할 필요가 없게 되므로, 더미영역의 면적을 감소시킬 수 있게 되며, 그 결과 베젤을 최소화할 수 있게 된다.

도 1a 및 도 1b는 종래 액정표시소자의 구조를 나타내는 도면.
도 2는 은도트가 제2기판의 배면에 형성된 정전기 제거용 도전층과 접속되는 구조를 나타내는 도면.
도 3a는 종래 액정표시소자의 구조를 나타내는 평면도.
도 3b 도 3a의 A영역 확대 부분 평면도.
도 4는 본 발명에 따른 액정표시소자의 구조를 나타내는 평면도.
도 5는 도 4의 B영역 확대 부분 평면도.
도 6은 본 발명의 일실시예에 따른 액정표시소자의 단면도.
도 7은 본 발명의 다른 실시예에 따른 액정표시소자의 단면도.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자를 상세히 설명한다.

도 4a은 본 발명에 따른 액정표시소자의 구조를 나타내는 도면이고 도 4b는 도 4a의 B영역 확대도로서, 이때의 액정표시소자는 GIP구조의 액정표시소자이다.

도 4a에 도시된 바와 같이, 본 발명의 GIP구조의 액정표시소자(101)는 시일재(110)에 의해 유리나 플라스틱과 같은 투명한 물질로 이루어진 제1기판(120)과 제2기판(130)이 서로 합착된다. 이때, 제1기판(120)은 제2기판(130)보다 더 크게 형성되어 각종 구동소자와 배선이 배치되는 더미영역(D)이 형성되고 상기 시일재(110) 안쪽의 합착된 제1기판(120) 및 제2기판(130)에는 표시영역(A/A)이 형성된다.

상기 표시영역(A/A)은 실제 화상이 구현되는 영역이다. 도면에는 도시하지 않았지만, 상기 표시영역(A/A)에는 제1기판(130)에 배치된 복수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소영역과, 각각의 화소영역에 형성되어 신호가 인가됨에 따라 구동하여 화상신호를 화상영역으로 인가하는 스위칭소자인 박막트랜지스터와, 상기 화소영역에 형성되어 박막트랜지스터가 작동함에 따라 화상신호가 공급되어 액정층의 액정분자를 구동하여 액정층을 투과하는 광의 투과율을 제어함으로써 화상을 구현하는 화소전극 및 공통전극과, 제2기판(102)에 형성되어 화상이 구현되는 영역이 아닌 영역으로 광이 투과되는 것을 차단하는 블랙매트릭스와, R,G,B컬러필터로 이루어져 실제 컬러를 구현하는 컬러필터층를 포함한다.

제1기판(130)의 더미영역(D)에는 GIP 게이트드라이버(172), GIP 더미 게이트드라이버(173)이 실장되고, 타이밍콘트롤러에서 출력되는 클럭신호, 인에이블신호, 스타트신호, 공통전압 등의 각종 신호를 상기 GIP 게이트드라이버 및 GIP 더미게이트드라이버에 인가하기 위한 제어신호배선, 쉬프트레지스트로 이루어진 GIP회로, 공통배선 등과 같은 각종 배선이 형성된다.

도 4b는 도 4a의 B영역 부분 확대도로서, 배선의 배치를 나타내는 평면도이다.

도 4b에 도시된 바와 같이, 더미영역(D)에는 액티브영역(A/A)의 경계로부터 제1기판(130)의 가장자리 단부까지 공통배선(151), GIP회로(152), 제어신호배선(153)이 차례로 배치된다. 이때, 도면에서는 공통배선(151) 및 제어신호배선(153) 등이 특정 개수로 형성되지만, 이것은 설명의 편의를 위한 것으로서, 본 발명의 배선이 특정 개수에 한정되지는 않는다. 실질적으로, 배선의 숫자는 제작되는 액정패널의 크기, 화소의 수, 액정패널에 실장되는 GIP 게이트드라이버(103)의 수 등에 의해 결정될 것이다.

또한, 도면에서는 상기 공통배선(151), GIP회로(152), 제어신호배선(153)의 특정 폭으로 형성되어 있지만, 공통배선(151), GIP회로(152), 제어신호배선(153)의 폭이 특정한 넓이로 형성되는 것이 아니라 제작되는 액정패널의 크기, 화소의 수, 액정패널에 실장되는 GIP 게이트드라이버(103)의 수 등에 따라 다양하게 형성될 수 있을 것이다.

그리고, 도면에서는 더미영역(D)에 공통배선(151), GIP회로(152), 제어신호배선(153)만이 배치되어 있지만, 필요에 따라 다른 기능을 하는 각종 배선이 형성될 수 있다.

도면에 도시된 바와 같와 같이, 은도트(160)는 상기 공통배선(151) 위에 배치되어 상기 공통배선(151)과 전기적으로 접촉한다. 이후 자세히 설명하겠지만, 상기 은도트(160)는 제2기판(130)의 배면에 형성된 정전기 제거용 도전층과 전기적으로 접촉하여, 상기 공통배선(151)과 정전기 제거용 도전층을 전기적으로 접속시킨다.

따라서, 액정표시소자의 표면에 사람의 손과의 접촉, 특히 터치패널을 구비한 경우 데이터입력을 위한 작업자의 터치 등에 의해 정전기가 발생하는 경우, 발생된 정전기는 상기 정전기 제거용 도전층에서 은도트(160) 및 공통배선(151)으로 흘러가서 제거된다.

도면에는 도시하지 않았지만, 상기 공통배선(151)은 표시영역(A/A) 내부의 공통라인 및 공통전극과 전기적으로 연결되며, 은도트(160)을 통해 공통배선(151)으로 유입된 정전기가 상기 공통라인 및 공통전극으로 흘러 들어가 제거된다. 액정표시소자에 발생하는 정전기는 실제 공통전극으로 인가되는 신호에 비해서는 그 세기가 매우 작기 때문에, 정전기가 상기 공통라인 및 공통전극으로 유입되어도 신호에는 영향을 미치지 않게 된다.

한편 상기 은도트(160)의 크기는 다양하게 형성할 수 있고 공통배선(151)의 폭도 다양하게 형성할 수 있으므로, 도면에 도시된 바와 같이 상기 온도트(160)가 복수의 공통배선(151)과 동시에 접촉할 수도 있고, 하나의 공통배선(151)과 접촉하거나 2개의 공통배선(151)과 접촉할 수도 있을 것이다.

종래의 액정표시소자에서는 상기 은도트가 그라운드와 접촉하여 정전기가 제거되는데 반해, 본 발명에서는 은도트가 공통배선과 직접 접촉하여 정전기를 제거한다. 따라서, 본 발명에서는 그라운드가 필요없게 되므로, 더미영역(D)에서 상기 그라운드를 제거할 수 있게 되며, 그 결과 상기 더미영역(D)의 폭을 감소할 수 있게 된다.

즉, 도 3a에 도시된 종래 액정표시소자와 도 4에 도시된 본 발명의 액정표시소자의 더미영역(D)을 비교하면, 종래에는 그라운드, GIP회로, 제어신호배선 및 공통배선이 배치되어 더미영역의 폭이 d1인 반면에, 본 발명에서는 공통배선(151), GIP회로(152), 제어신호배선(153)만이 더미영역(D)에 배치되므로 더미영역(D)의 폭이 d2가 되며, 종래의 그라운드의 폭만큼 더미영역의 폭이 감소할 수 있게 된다(즉, d1>d2).

이하에서는 첨부한 도면을 참조하여 본 발명에 따른 실시예를 좀더 자세히 설명한다.

도 6은 본 발명의 일실시예에 따른 액정표시소자의 구조를 구체적으로 나타내는 단면도로서, 도면에서는 표시영역(A/A)와 한 화소와 더미영역(D)을 도시하였다.

도 6에 도시된 바와 같이, 제1기판(120)의 표시영역(A/A)에는 박막트랜지스터가 형성되고 더미영역(D))에는 GIP회로를 형성하는 쉬프트레지스터용 박막트랜지스터(152a,152b,152c,152d), 제어신호배선(153) 및 공통배선(151a,151b)가 형성된다.

화소용 박막트랜지스터는 표시영역(A/A)의 제1기판(120)에 형성된 게이트전극(111)과, 상기 게이트전극(111)이 형성된 제1기판(120) 전체에 걸쳐 형성된 게이트절연층(122)과 상기 게이트절연층(122) 위에 형성된 반도체층(112)과, 상기 반도체층(112) 위에 형성된 소스전극(113) 및 드레인전극(114)으로 이루어진다.

또한, 쉬프트레지스터용 박막트랜지스터는 제1기판(120)에 형성된 게이트전극(152a)과, 게이트절연층(122) 위에 형성된 반도체층(152b)과, 상기 반도체층(152b) 위에 형성된 소스전극(152c) 및 드레인전극(152d)으로 이루어진다.

상기 박막트랜지스터와 쉬프트레지스터용 박막트랜지스터 위에는 보호층(124)이 형성된다.

공통배선은 제l기판(120) 위에 형성된 제1공통배선(151a)과, 보호층(124) 위에 형성되어 상기 보호층(124)에 형성된 제2컨택홀(119b)을 통해 상기 제1공통배선(151a)과 전기적으로 연결되는 제2공통배선(151b)로 이루어진다.

도면에는 도시하지 않았지만, 상기 제1공통배선(151a)은 표시영역(A/A)내에 형성된 공통라인 및 공통전극과 전기적으로 연결된다. 또한, 상기 제1공통배선(151a)은 외부의 구동소자에 연결되어 구동소자로부터 공급되는 공통전압을 공통라인 및 공통전극으로 인가한다.

표시영역(A/A)의 보호층(124) 위에는 일정 폭으로 서로 평행하게 형성되어 기판(120)의 표면과 평행한 전계를 형성하는 복수의 공통전극(105) 및 화소전극(107)이 서로 교대로 배치되며, 이때 상기 박막트랜지스터의 드레인전극(114) 위의 보호층(124)에는 제1컨택홀(119a)이 형성되어 상기 제1컨택홀(119a)을 통해 드레인전극(114)과 화소전극(107)이 전기적으로 접속되어 외부의 화상신호가 상기 박막트랜지스터를 통해 상기 화소전극(107)으로 인가된다.

또한, 더미영역(D)의 보호층(124) 위에는 제어신호배선(153)이 형성된다. 상기 제어신호배선(153)은 보호층(124)에 형성된 제3컨택홀(119c)를 통해 쉬프트레지스터용 박막트랜지스터의 드레인전극(152d)와 전기적으로 연결된다.

상기 화소용 박막트랜지스터의 게이트전극(111), 쉬프트레지스터용 박막트랜지스터의 게이트전극(152a), 제1공통배선(151a)는 서로 다른 공정에 의해 다른 금속으로 형성될 수도 있지만, 동일한 공정에 의해 동일한 금속으로 형성되는 것이 바람직하다. 이때, 상기 화소용 박막트랜지스터의 게이트전극(111), 쉬프트레지스터용 박막트랜지스터의 게이트전극(152a), 제1공통배선(151a)은 Al이나 Al합금과 같이 전도성이 좋은 금속으로 이루어진 단일층으로 형성될 수 있다. 또한, 상기 화소용 박막트랜지스터의 게이트전극(111), 쉬프트레지스터용 박막트랜지스터의 게이트전극(152a), 제1공통배선(151a)은 AlNd/Mo와 같은 복수의 층으로 이루어질 수도 있다.

화소용 박막트랜지스터의 게이트전극(111), 쉬프트레지스터용 박막트랜지스터의 게이트전극(152a), 제1공통배선(151a) 위에 형성되는 게이트절연층(122)은 SiOx나 SiNx와 같은 무기절연물질로 이루어지며, 화소용 박막트랜지스터의 반도체층(112)과 쉬프트레지스터용 박막트랜지스터의 반도체층(152b)은 비정질실리콘(a-Si)이나 결정질실리콘 또는 산화물반도체가 사용될 수 있다.

화소용 박막트랜지스터의 소스전극(113) 및 드레인전극(114)과 쉬프트레지스터용 박막트랜지스터의 소스전극(152c) 및 드레인전극(152d)는 Al, Al합금, Mo 등과 같은 전도성이 좋은 금속을 사용할 수 있다. 이때, 화소용 박막트랜지스터의 소스전극(113) 및 드레인전극(114)과 쉬프트레지스터용 박막트랜지스터의 소스전극(152c) 및 드레인전극(152d)은 서로 다른 공정에 의해 형성될 수도 있지만, 동일한 공정에 의해 동시에 형성되는 것이 바람직하다.

상기 보호층(144)은 포토아크릴과 같은 유기물질로 형성될 수도 있고 SiOx나 SiNx와 같은 무기물질로 형성될 수도 있다. 또한, 상기 보호층(144)은 무기보호층과 유기보호층의 이중의 층으로 형성될 수도 있다.

표시영역(A/A)내의 공통전극(105)과 화소전극(107)은 전도성이 좋은 금속으로 형성될 수도 있고, 휘도를 향상시키기 위해 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide) 등과 같은 투명한 금속산화물로 형성될 수도 있다. 또한, 제2공통배선(151b)는 투명한 금속산화물로 형성되어 공기와의 접촉에 의해 공통배선(151a,151b)이 산화되는 것을 방지한다. 이때, 상기 제2공통배선(151b)은 보호층(124) 위에 일정 넓이로 형성된다. 또한, 제어신호배선(153)은 금속이나 투명한 금속산화물로 형성될 수 있다.

제2기판(130)에는 블랙매트릭스(132)와 컬러필터층(134)이 형성된다. 상기 블랙매트릭스(132)는 표시영역(A/A)의 박막트랜지스터 및 각종 배선에 대응하는 영역에 형성되어 해당 영역으로 광이 투과하는 것을 차단하며, 컬러필터층(134)은 R(Red), G(Green), B(Blue) 컬러필터로 구성되어 실제 컬러를 구현한다.

상기 블랙매트릭스(132)는 CrO나 CrO₂와 같은 금속산화물 또는 블랙수지로 형성될 수 있다.

상기 제1기판(120) 및 제2기판(130) 사이에는 액정층(140)이 형성되며, 상기 제1기판(120)과 제2기판(130) 사이에 시일재(110)가 형성되어 액정층(140)을 밀봉한다.

상기 제2기판(130)의 배면, 즉 블랙매트릭스(132)와 컬러필터층(134)이 형성된 면의 반대면에는 투명한 정전기 제거용 도전층(156)이 형성된다. 이때, 상기 정전기 제거용 도전층(156)은 ITO나 IZO와 같은 금속산화물로 형성될 수 있다.

시일재(110)에 의해 밀봉된 액정층(140)과 제2기판(130)의 측면에는 은도트(Ag dot;160)가 형성된다. 이때, 상기 은도트(160)는 제1기판(120)의 제2공통배선(151b)에 놓이고 상부가 제2기판(130)의 배면, 즉 정전기 제거용 도전층(156)의 일부 영역 위에 형성되므로, 상기 은도트(160)에 의해 제2기판(130)의 정전기 제거용 도전층(156)과 제2공통배선(151b)이 전기적으로 연결된다.

도면에서는 상기 은도트(160)가 제2공통배선(151b)의 일측 영역에만 형성되어 있지만, 상기 은도트(160)는 제2공통배선(151b)의 전체 영역에 형성될 수도 있고 제2공통배선(151b)의 전체 영역 보다 넓게 형성될 수도 있다. 또한, 도 5에 도시된 바와 같이, 상기 은도트(160)는 복수의 제2공통배선(151b)과 접촉하도록 형성될 수도 있다.

상기와 같이 구성된 액정표시소자에 있어서, 터치에 의한 입력 등과 같이 사용자가 액정표시소자의 화면을 접촉하는 경우, 액정표시소자에 정전기가 발생하며, 이 정전기는 제2기판(130)의 배면에 형성된 정전기 제거용 도전층(156)으로 모이게 된다. 상기 정전기 제거용 도전층(156)은 은도트(160)를 통해 제2공통배선(151b)가 전기적으로 접속되어 있으므로, 상기 정전기 제거용 도전층(156)의 정전기가 은도트(160)를 통해 제2공통배선(151b)으로 유입된다.

또한, 상기 제2공통배선(151b)은 제2컨택홀(119b)를 통해 제1기판(120)에 형성된 제1공통배선(151a)에 접속되고, 상기 제1공통배선(151a)은 일측은 표시영역(A/A)이 공통라인과 공통전극에 연결되고 타측은 외부의 구동소자의 단자(예를 들면, 공통전압단자)에 연결되므로, 상기 제2공통배선(151b)으로 유입된 정전기가 상기 공통라인과 공통전극으로 흘러가 제거되거나 구동소자의 단자로 유입되어 제거된다. 일반적으로 정전기의 세기는 공통전압에 비해 매우 약하며 공통라인과 공통전극으로 유입된 정전기는 표시영역(A/A) 내 배치된 모든 공통라인과 공통전극에 분배되기 때문에, 정전기에 의해 신호에 영향을 미치지 않게 정전기가 효율적으로 제거된다.

상술한 바와 같이, 종래에 은도트가 더미영역(D)의 그라운드와 전기적으로 접속되어 제2기판(130) 배면에 형성된 정전기 제거용 도전층으로 모인 정전기가 그라운드를 통해 제거되는데 반해, 본 발명에서는 정전기 제거용 도전층(156)과 접속되는 은도트(156)가 제1기판(120)의 더미영역(D)의 그라운드가 아니라 공통배선(151a,151b)에 연결되므로, 더미영역(D)에 그라운드를 형성할 필요가 없게 되며, 따라서 그라운드에 대응하는 만큼 더미영역(D)의 면적을 감소시킬 수 있게 되어 베젤의 크기를 최소화할 수 있게 된다.

도 7은 본 발명의 다른 실시예에 따른 액정표시소자를 나타내는 도면이다.

도 7에 도시된 구조의 액정표시소자와 도 6에 도시된 구조의 액정표시소자의 구조는 은도트(260)와 정전기 제거용 도전층(256)의 접속구조를 제외한 다른 구조는 거의 동일하므로, 동일한 구조에 대해서는 설명을 생략하고 다른 구조에 대해서만 설명한다. 이때, 비록 도 6과 도 7은 동일한 구조에 대하여 도면부호가 다르지만, 동일한 기능을 하는 것이므로, 구체적인 설명은 생략한다.

도 7에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 액정표시소자에서는 표시영역(A/A)의 제1기판(220)에 박막트랜지스터가 형성되며, 제2기판(230)의 전면에는 블랙매트릭스(232)와 컬러필터층(234)이 형성되어 있다. 또한, 상기 제2기판(230)의 배면에는 정전기 제거용 도전층(256)이 형성되어 있다.

상기 제1기판(220) 및 제2기판(230) 사이에는 액정층(240)이 형성되며, 시일재(210)에 의해 제1기판(220) 및 제2기판(230)이 서로 합착된다. 도 6에 도시된 구조의 액정표시소자에서는 상기 시일재가 제2기판(230)의 가장자리 단부에 형성되어 제1기판 및 제2판을 합착할 때 시일재의 외부 측벽이 제2기판(230)의 측면과 거의 동일 평면을 형성하는데 반해, 이 실시예의 액정표시소자에서는 도 6의 액정표시소자에 비해 시일재가 표시영역(A/A) 안쪽에 형성된다.

다시 말해서, 이 실시예의 액정표시소자에서는 제1기판(220) 및 제2기판(230)이 시일재(210)에 의해 합착될 때 제2기판(230)의 일부가 시일재(210)의 측벽으로부터 외부방향으로 연장되어 형성된다. 이때, 도면에 도시된 바와 같이 제2기판(230)의 배면에 형성되는 정전기 제거용 도전층(256)가 제2기판(230)의 측면 및 시일재(210)의 측벽으로 연장된 영역의 전면으로 연장되어 형성된다.

은도트(260)은 제1기판(220)의 제2공통배선(251b) 사이 및 제2기판(230)의 시일재(210)의 측벽으로부터 연장된 영역의 전면, 즉 정전기 제거용 도전층(256)이 형성된 제2기판(230)의 전면 사이에 배치된다. 따라서, 상기 은도트(260)는 제2기판(230)의 전면에 형성된 정전기 제거용 도전층(256)과 제2공통배선(251b)을 전기적으로 연결하여 정전기 제거용 도전층(256)의 전류를 공통배선(251a,251b)를 통해 효율적으로 제거할 수 있게 된다.

도 6에 도시된 액정표시소자에서는 은도트가 제2기판의 측면 및 상면 일부에 형성되어 정전기 제거용 도전층과 공통배선을 전기적으로 연결하기 때문에 은도트의 크기가 큰 반면에, 이 실시예의 도시된 액정표시소자에서는 은도트가 시일재(210)로부터 연장된 제2기판(230)의 전면 하부에 배치되어 제2기판(230)의 전면에 형성된 정전기 제거용 도전층(256)과 공통배선(251a,251b)을 전기적으로 연결하므로 상기 은도트(260)의 크기를 상대적으로 작게 형성할 수 있게 된다.

상술한 바와 같이, 본 발명에서는 은도트를 더미영역의 공통배선 위에 형성하여 상기 은도트에 의해 제2기판 배면의 정전기 제거용 도전층과 공통배선을 전기적으로 연결하여 정전기 제거용 도전층의 정전기를 제거하기 때문에, 더미영역에 그라운드를 형성할 필요가 없게 되므로, 더미영역의 면적을 감소시킬 수 있게 되며, 그 결과 베젤을 최소화할 수 있게 된다.

한편, 상술한 상세한 설명에서는 특정 구조의 액정표시소자가 기재되어 있지만, 이것은 설명의 편의를 위한 것으로 본 발명이 이러한 특정 구조의 액정표시소자에 한정되지 않는다.

예를 들면, 상술한 설명에서는 더미영역에 형성되는 특정 배선이 형성될 수 있지만, 이러한 배선의 종류, 폭이나 갯수 등은 액정표시소자의 크기, 구동모드 등에 따라 달라질 수 있을 것이다.

본 발명은 은도트가 더미영역의 공통배선과 형성되어 정전기 제거용 도전층의 정전기를 제거할 수만 있다면, 모든 구조의 액정표시소자에 적용될 수 있을 것이다.

120,130 : 기판 151a,151b : 공통배선
152 : 제어신호배선 153a,153b,153c,153d : GIP회로
156 : 정전기 제거용 도전층 160 : 은도트
144 : 보호층 146 : 컬러필터층

Claims

복수의 화소영역을 포함하여 실제 화상이 구현되는 표시영역 및 상기 표시영역 외곽에 형성된 더미영역을 포함하는 제1기판;
상기 제1기판과 합착되며, 전면이 제1기판과 대향하고 배면에 도전층이 형성된 제2기판;
상기 더미영역에 형성된 공통배선;
상기 공통배선 위에 형성되어 제2기판 배면의 도전층과 공통배선을 전기적으로 연결하여 도전층의 정전기를 제거하는 은도트로 구성된 액정표시소자.
제1항에 있어서,
액티브영역에 형성되어 복수의 화소영역의 정의하는 복수의 게이트라인 및 데이터라인
각각의 화소영역에 형성된 박막트랜지스터;
상기 화소영역에 서로 평행하게 형성되어 제1기판의 표면과 평행한 전계를 형성하는 복수의 공통전극 및 화소전극을 추가로 포함하는 것을 특징으로 하는 액정표시소자.
제1항에 있어서, 상기 더미영역에 형성된 제어신호배선 및 GIP회로를 추가로 포함하는 것을 특징으로 하는 액정표시소자.
제1항에 있어서, 상기 도전층은 제2기판의 전면 일부 영역으로 연장되는 것을 특징으로 하는 액정표시소자.
제4항에 있어서, 상기 은도트는 제2기판 전면의 도전층과 제1기판의 공통배선 사이에 배치되는 것을 특징으로 액정표시소자.
제2항에 있어서, 상기 공통배선은 표시영역의 공통전극과 연결되어 도전층의 정전기가 상기 공통전극으로 유입되는 것을 특징으로 하는 액정표시소자.
제1항에 있어서, 상기 공통배선은 복수개 형성되고 은도트는 복수의 공통배선과 접촉하는 것을 특징으로 하는 액정표시소자.