KR20080001062A - Gip 구조의 액정표시장치 - Google Patents
Gip 구조의 액정표시장치 Download PDFInfo
- Publication number
- KR20080001062A KR20080001062A KR1020060059127A KR20060059127A KR20080001062A KR 20080001062 A KR20080001062 A KR 20080001062A KR 1020060059127 A KR1020060059127 A KR 1020060059127A KR 20060059127 A KR20060059127 A KR 20060059127A KR 20080001062 A KR20080001062 A KR 20080001062A
- Authority
- KR
- South Korea
- Prior art keywords
- gip
- gate driver
- dummy
- substrate
- liquid crystal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/22—Antistatic materials or arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 타이밍 콘트롤러에서 GIP 게이트 드라이버에 각종 신호를 인가하는 신호 라인들의 정전기 방지회로부를 GIP 더미 게이트 드라이버쪽에 형성하여 시일 마진(Seal margin)을 확보할 수 있는 GIP 구조의 액정표시장치에 관한 것으로 ,액티브 영역과 더미 영역을 구비하여 서로 마주보는 제 1, 제 2 기판; 상기 제 1 기판의 하측 더미 영역에 형성되는 공통 배선; 상기 제 1 기판의 일측 더미 영역에 형성되는 GIP 게이트 드라이버; 상기 GIP 게이트 드라이버와 상기 공통 배선 사이의 더미 영역에 형성되는 GIP 더미 게이트 드라이버; 타이밍 콘트롤러에서 출력되는 신호들을 상기 GIP 게이트 드라이버 및 GIP 더미 게이트 드라이버에 인가하기 위해 상기 제 1 기판의 일측 더미 영역에 형성되는 신호 라인들; 그리고 상기 신호 라인들과 상기 공통 배선 사이의 상기 제 1 기판의 더미 영역에 배치되는 정전기 방지회로부를 구비하여 구성된 것이다.
GIP. 정전기 방지 회로, 액정표시장치.
Description
도 1은 종래의 GIP 구조의 액정표시장치의 평면도
2는 도 1의 정전기 방지 회로부의 확대 평면도
도 3은 본 발명의 실시예에 따른 액정표시장치의 평면도
도 4는 도 3의 본 발명의 실시예에 따른 정전기 방지 회로부의 확대 평면도
*도면의 주요 부분에 대한 부호의 설명*
10, 20 : 기판 30 : GIP 게이트 드라이버
40 : GIP 더미 게이트 드라이버 50 : 신호 라인들
60 : 정전기 방지 회로부 60a: 정전기 방지 소자
70 : TCP 80 : 라인
100 : 시일재 110 : 공통 배선
본 발명은 내장 게이트 패널(GIP; Gate In Panel) 액정표시장치에 관한 것으로, 특히 타이밍 콘트롤러에서 GIP 게이트 드라이버에 각종 신호를 인가하는 신호 라인들의 정전기 방지회로부를 GIP 더미 게이트 드라이버쪽에 형성하여 시일 마진(Seal margin)을 확보할 수 있는 액정표시장치에 관한 것이다.
통상의 액정 표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여 액정 표시장치는 화소영역들이 매트릭스 형태로 배열된 액정표시 패널과 액정표시 패널을 구동하기 위한 구동회로를 구비한다.
상기 액정표시 패널은 두개의 제 1, 제 2 기판이 일정 공간을 갖고 합착되고, 상기 두 기판 사이에 액정층이 형성된다. 따라서, 상기 액정층을 각 화소 별로 구동하기 위해서, 상기 제 1 기판에는 다수개의 게이트 라인과 다수개의 데이터 라인이 서로 수직하게 교차 배열되어 화소 영역을 정의하고, 각 화소 영역에는 화소 전극이 형성되며, 상기 각 게이트 라인과 데이타 라인이 교차하는 부분에는 박막트랜지스터가 형성되어 상기 각 게이트 라인의 스캔신호에 따라 상기 박막트랜지스터가 턴온되어 상기 데이타 라인의 데이타 신호를 각 화소 전극에 인가하도록 구성된다.
또한, 상기 제 2 기판에는 상기 화소 영역을 제외한 부분에서 빛을 차단하기 위한 블랙매트릭스층과 색상을 구현하기 위해 상기 각 화소 영역에 형성되는 칼라 필터층과 상기 화소 전극에 대응되어 액정층을 구동하기 위한 전계를 형성하는 공통전극이 구비된다.
상기 구동회로는 상기 게이트 라인들을 구동하기 위한 게이트 드라이버와, 상기 데이터 라인들을 구동하기 위한 데이터 드라이버와, 상기 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호 및 데이타 신호 등을 공급하는 타이밍 컨트롤러를 포함한다.
상기 게이트 드라이버는 각 게이트 라인에 순차적으로 스캔 펄스를 출력하기 위해 쉬프트 레지스터를 구비한다. 상기 쉬프트 레지스터는 서로 종속적으로 연결된 다수의 스테이지들로 구성된다. 상기 다수의 스테이지들은 상기 스캔 펄스를 순차적으로 출력하여 액정 패널의 게이트 라인들을 순차적으로 스캐닝한다.
구체적으로, 상기 다수의 스테이지 중 첫 번째 스테이지는 타이밍 컨트롤러로부터의 스타트 신호를 트리거 신호로 입력받고 첫 번째 스테이지를 제외한 나머지 스테이지들은 이 전단의 스테이지로부터의 출력신호를 트리거 신호로 입력받는다. 아울러 다수의 스테이지 각각은 서로 순차적인 위상차를 갖는 다수의 클럭 펄스 중 적어도 한 개의 클럭 펄스를 인가받는다. 이에 따라, 첫 번째 스테이지부터 마지막 스테이지까지 스캔 펄스를 순차적으로 출력하게 된다.
이와 같은 종래의 게이트 드라이버는 상기 게이트 구동부의 쉬프트 레지스터가 내장되는 별도의 게이트 드라이버 집적회로(Gate Driver IC)를 만들고 이를 TCP 공정 등을 이용하여 액정표시패널의 게이트 라인 패드에 연결하여 사용하였다.
그러나, 최근에는 상기 데이타 드라이버는 데이타 드라이버 집적회로를 이용하였으나, 상기 게이트 드라이버는 재료비 절감, 공정수의 감소 및 공정 시간의 단축을 위해 액정표시 패널 상에 쉬프트 레지스트를 형성하는 게이트 인 패널(Gate In Panel, GIP)기술이 사용되고 있다.
이와 같은 종래의 GIP 구조의 액정표시장치를 설명하면 다음과 같다.
도 1은 종래의 GIP 구조의 액정표시장치의 평면도이고 도 2는 도 1의 정전기 방지 회로부의 확대 평면도이다.
종래의 GIP 구조의 액정표시장치는, 도 1에 도시한 바와 같이, 일정 공간을 갖고 시일재(sealant)(10)에 의해 하부 기판(1)과 상부기판(2)이 합착된다. 이 때, 상기 하부 기판(1)은 상부 기판(2)보다 더 크게 형성되어 데이타 드라이버 등이 실장되는 비 표시 영역을 갖고, 상기 시일재(10) 안쪽의 상기 합착된 상하부 기판(1, 2)에 표시 영역을 갖는다. 도 1에서는 상기 하부 기판(1)의 비표시 영역에 TCP(7)가 실장됨을 도시하였고, 최근에는 하부 기판의 공통 배선과 상기 기판의 공통 전극을 연결하기 위한 Ag도트를 사용하지 않고 상기 시일재로 전도성 시일재를 사용하여 상기 공통 배선과 공통 전극을 전기적으로 연결한다.
또한, 상기와 같이 상기 합착된 상하부 기판(1, 2)의 표시 영역은 액티브 영역(A/A)과 더미 영역(D)으로 구분된다.
상술한 바와 같이, 상기 하부기판(1)의 표시영역 중 액티브 영역(A/A)에는 게이트 라인, 데이터 라인, 화소전극 및 박막트랜지스터가 형성되고, 상기 상부 기판(2)의 표시 영역 중 액티브 영역(A/A)에는 블랙매트륵스층, 칼라 필터층 및 공통 전극 등이 형성된다.
상기 하부기판(1)의 표시 영역중 더미 영역(D)에는, 공통 배선(도면에는 도시되지 않음), GIP 게이트 드라이버(3), GIP 더미 게이트 드라이버(4), 상기 타이밍 콘트롤러에서 출력되는 각종 신호(클럭신호, 인에이블 신호, 스타트 신호, 공통 전압 등)를 상기 GIP 게이트 드라이버(3) 및 GIP 더미 게이트 드라이버(4)에 인가 하기 위한 신호 라인들(5)이 형성되고, 상기 상부 기판(2)의 표시 영역 중 더미 영역(D)에는 블랙매트릭스층이 형성된다.
물론, 상기 표시 영역의 상기 상하부 기판(1, 2) 사이에는 액정층이 형성된다.
이 때, 공정 중 상기 신호 라인들(5)에 정전기가 인가되면 내부 회로의 소자들이 파괴되므로 이를 방지하기 위해 상기 신호 라인들(5)에 정전기 방지회로(6)가 설치된다.
이와 같은 정전기 방지회로부(6)를 도 2를 참조하여 보다 더 구체적으로 설명하면 다음과 같다.
상기 정전기 방지 회로부(6)는 액정표시 패널의 좌측 상단의 더미 영역에 형성된 것으로, 첫번째 게이트 라인(더미 게이트 라인)를 이용하여 정전기 방지 회로부를 구성한다.
즉, 각 신호 라인들(5)과 액티브 영역의 첫번째 게이트 라인(1st gate line) 사이에 상기 각 신호 라인에 상응하는 별도의 라인(8)을 상기 더미 영역에 구성하고, 상기 신호 라인들의 수에 상응하는 정전기 방지 소자(6a)들을 상기 각 라인(8)에 배치하였다.
그러나 이와 같은 종래의 GIP 구조의 액정표시장치에 있어서는 다음과 같은 문제점이 있었다.
즉, 상기 시일재를 정전기 방지회로부와 중첩시킬 수 없고, 상기 신호 라인들의 정전기 방지회로부를 상기 첫번째 게이트 라인이 형성되는 액정표시 패널의 좌측 상단의 더미 영역에 형성하므로, 상기 정전기 방지 회로부가 상기 상하부 기판을 합착하는 시일재와 가까워짐에 따라 시일재 형성 마진이 적게되어 공정에 어려움이 있다.
또한, 상기 정전기 방지 회로부가 상기 상하부 기판을 합착하는 시일재에 가깝게 형성되고, 상기 시일재가 전도성 시일재일 경우 상부 기판의 공통 전극과 상기 신호 라인들이 쇼트(short)되어 불량이 발생될 가능성이 높다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 상기 정전기 방지회로부를 보다 공간이 넓은 GIP 더미 게이트 드라이버에 인접한 액정표시 패널의 좌측 하부에 배치하여 시일재의 마진을 향상시키고 더불어 수율을 향상시킬 수 있는 GIP 구조의 액정표시장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 액티브 영역과 더미 영역을 구비하여 서로 마주보는 제 1, 제 2 기판; 상기 제 1 기판의 하측 더미 영역에 형성되는 공통 배선; 상기 제 1 기판의 일측 더미 영역에 형성되는 GIP 게이트 드라이버; 상기 GIP 게이트 드라이버와 상기 공통 배선 사이의 더미 영역에 형성되는 GIP 더미 게이트 드라이버; 타이밍 콘트롤러에서 출력되는 신호들을 상기 GIP 게이트 드라이버 및 GIP 더미 게이트 드라이버에 인가하기 위해 상기 제 1 기판의 일측 더미 영역에 형성되는 신호 라인들; 그리고 상기 신호 라인들과 상기 공통 배선 사이의 상기 제 1 기판의 더미 영역에 배치되는 정전기 방지회로부 를 구비하여 구성됨에 그 특징이 있다.
상기와 같은 특징을 갖는 본 발명의 실시예에 따른 액정표시장치를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 액정표시장치의 평면도이고, 도 4는 본 발명의 실시예에 따른 정전기 방지 회로부의 확대 평면도이다.
본 발명에 따른 GIP 구조의 액정표시장치는, 도 3에 도시한 바와 같이, 일정 공간을 갖고 시일재(sealant)(110)에 의해 하부 기판(10)과 상부기판(20)이 합착된다. 이 때, 상기 하부 기판(10)은 상부 기판(20)보다 더 크게 형성되어 데이타 드라이버 등이 실장되는 비 표시 영역을 갖고, 상기 시일재(100) 안쪽의 상기 합착된 상하부 기판(10, 20)에 표시 영역을 갖는다. 도 3에서는 상기 하부 기판(10)의 비표시 영역에 TCP(70)가 실장됨을 도시하였다.
또한, 상기와 같이 상기 합착된 상하부 기판(10, 20)의 표시 영역은 액티브 영역(A/A)과 더미 영역(D)으로 구분된다.
상술한 바와 같이, 상기 하부기판(10)의 표시영역 중 액티브 영역(A/A)에는 게이트 라인, 데이터 라인, 화소전극 및 박막트랜지스터가 형성되고, 상기 상부 기판(20)의 표시 영역 중 액티브 영역(A/A)에는 블랙매트륵스층, 칼라 필터층 및 공통 전극 등이 형성된다.
상기 하부기판(10)의 표시 영역중 더미 영역(D)에는, 공통 배선(110), GIP 게이트 드라이버(30), GIP 더미 게이트 드라이버(40), 상기 타이밍 콘트롤러에서 출력되는 각종 신호(클럭신호, 인에이블 신호, 스타트 신호, 공통 전압 등)를 상기 GIP 게이트 드라이버(30) 및 GIP 더미 게이트 드라이버(40)에 인가하기 위한 신호 라인들(50)이 형성되고, 상기 상부 기판(20)의 표시 영역 중 더미 영역(D)에는 블랙매트릭스층이 형성된다.
여기서, 상기 공통 배선(110)은 상기 액정표시 패널의 하측 더미 영역에 형성되고, 일체로 형성되는 것이 아니라, 상기 공통 배선(110)위에 시일재(100)가 중첩되므로 상기 시일재(100)에 광을 조사하여 상기 시일재(100)를 경화시키기 위하여 복수개의 라인으로 공통 배선(110)을 형성한다. 또한, 상기 GIP 더미 게이트 드라이버(40)는 상기 GIP 게이트 드라이버(30)보다 차지하는 면적이 작기 때문에 상기 GIP 더미 게이트 드라이버(40) 부분의 더미 영역의 공간이 액정표시패널의 좌측 상단보다 더 넓다.
물론, 상기 표시 영역의 상기 상하부 기판(10, 20) 사이에는 액정층이 형성된다.
이 때, 공정 중 상기 신호 라인들(50)에 정전기가 인가되면 내부 회로의 소자들이 파괴되므로 이를 방지하기 위해 상기 신호 라인들(50)에 정전기 방지회로부(60)가 설치된다.
이와 같은 정전기 방지회로부(60)를 도 4를 참조하여 보다 더 구체적으로 설명하면 다음과 같다.
상기 정전기 방지 회로부(60)는 액정표시 패널의 좌측 하단의 더미 영역에 형성된 것으로, 상기 공통 배선(110)를 이용하여 정전기 방지 회로부(60)를 구성한다.
즉, 각 신호 라인들(50)과 상기 공통 배선(110) 사이에 상기 각 신호 라인에 상응하는 별도의 라인(80)을 상기 더미 영역에 구성하고, 상기 신호 라인들(50)의 수에 상응하는 정전기 방지 소자(60a)들을 상기 각 라인(80)에 배치하였다.
상기에서, 상기 GIP 게이트 드라이버(30) 하측에 GIP 더미 게이트 드라이버(40)가 형성되고, 상기 GIP 더미 게이트 드라이버(40) 일측의 신호 라인들(50)과 상기 공통 배선(110) 사이의 더미 영역에 상기 정전기 방지회로부(60)가 배치된다.
이상에서 설명한 바와 같은 본 발명에 따른 GIP 구조의 액정표시장치에 있어서는 다음과 같은 효과가 있다.
즉, 상기 신호 라인들의 정전기 방지회로부를 상기 액정표시 패널의 좌측 상단의 더미 영역보다 더미 공간이 더 넓은 좌측 하단에 형성하므로, 상기 정전기 방지 회로부를 상기 상하부 기판을 합착하는 시일재와 사이를 넓게 할 수 있기 때문에 상기 시일재 형성 마진을 충분히 확보할 수 있다.
또한, 상기 정전기 방지 회로부가 상기 상하부 기판을 합착하는 시일재와 일정 거리를 유지할 수 있으므로 상기 시일재가 전도성 시일재일지라도 상부 기판의 공통 전극과 상기 신호 라인들이 쇼트(short)되는 것을 방지하여 수율을 향상시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자 에게 있어 명백할 것이다.
Claims (3)
- 액티브 영역과 더미 영역을 구비하여 서로 마주보는 제 1, 제 2 기판;상기 제 1 기판의 하측 더미 영역에 형성되는 공통 배선;상기 제 1 기판의 일측 더미 영역에 형성되는 GIP 게이트 드라이버;상기 GIP 게이트 드라이버와 상기 공통 배선 사이의 더미 영역에 형성되는 GIP 더미 게이트 드라이버;타이밍 콘트롤러에서 출력되는 신호들을 상기 GIP 게이트 드라이버 및 GIP 더미 게이트 드라이버에 인가하기 위해 상기 제 1 기판의 일측 더미 영역에 형성되는 신호 라인들; 그리고상기 신호 라인들과 상기 공통 배선 사이의 상기 제 1 기판의 더미 영역에 배치되는 정전기 방지회로부를 구비하여 구성됨을 특징으로 하는 GIP 구조의 액정표시장치.
- 제 1 항에 있어서,상기 정전기 방지회로부는 좌측 하단의 더미 영역에 배치됨을 특징으로 하는 GIP 구조의 액정표시장치.
- 제 1 항에 있어서,상기 정전기 방지 회로부는 상기 신호 라인들에 상응하는 정전기 방지 소자 와,상기 각 정전기 방지 소자를 상기 각 신호 라인과 상기 공통 배선에 연결하는 복수개의 라인을 구비하여 구성됨을 특징으로 하는 GIP 구조의 액정표시장치.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060059127A KR101192792B1 (ko) | 2006-06-29 | 2006-06-29 | Gip 구조의 액정표시장치 |
DE102006056404A DE102006056404B4 (de) | 2006-06-29 | 2006-11-29 | Gate-In-Panel-LCD |
CNB2006101629779A CN100545710C (zh) | 2006-06-29 | 2006-11-30 | 板内选通驱动型液晶显示器件 |
US11/640,982 US8004624B2 (en) | 2006-06-29 | 2006-12-19 | Gate in panel type liquid crystal display device |
JP2006343112A JP4566183B2 (ja) | 2006-06-29 | 2006-12-20 | Gip構造の液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060059127A KR101192792B1 (ko) | 2006-06-29 | 2006-06-29 | Gip 구조의 액정표시장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080001062A true KR20080001062A (ko) | 2008-01-03 |
KR101192792B1 KR101192792B1 (ko) | 2012-10-26 |
Family
ID=38806154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060059127A KR101192792B1 (ko) | 2006-06-29 | 2006-06-29 | Gip 구조의 액정표시장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8004624B2 (ko) |
JP (1) | JP4566183B2 (ko) |
KR (1) | KR101192792B1 (ko) |
CN (1) | CN100545710C (ko) |
DE (1) | DE102006056404B4 (ko) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101255289B1 (ko) * | 2009-12-31 | 2013-04-15 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR20130054678A (ko) * | 2011-11-17 | 2013-05-27 | 엘지디스플레이 주식회사 | 표시장치 |
KR101374113B1 (ko) * | 2010-06-07 | 2014-03-14 | 엘지디스플레이 주식회사 | 액정 표시장치 및 그 구동방법 |
KR20140117925A (ko) * | 2013-03-27 | 2014-10-08 | 엘지디스플레이 주식회사 | 베젤이 최소화된 액정표시소자 |
KR20180035966A (ko) * | 2016-09-29 | 2018-04-09 | 엘지디스플레이 주식회사 | 표시장치 |
KR20220137175A (ko) * | 2014-08-30 | 2022-10-11 | 엘지디스플레이 주식회사 | 보강된 부분을 갖는 배선을 포함하는 플렉서블 디스플레이 디바이스 및 이의 제조 방법 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101577220B1 (ko) * | 2008-12-17 | 2015-12-28 | 엘지디스플레이 주식회사 | 전기 영동 표시장치 및 그 구동방법 |
KR20100108677A (ko) * | 2009-03-30 | 2010-10-08 | 엘지디스플레이 주식회사 | 액정표시장치 |
CN101598859B (zh) * | 2009-05-31 | 2011-03-23 | 上海广电光电子有限公司 | Gip型液晶显示装置 |
KR101603315B1 (ko) * | 2009-09-25 | 2016-03-15 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
KR101635858B1 (ko) * | 2010-03-23 | 2016-07-05 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
KR101521676B1 (ko) | 2011-09-20 | 2015-05-19 | 엘지디스플레이 주식회사 | 유기발광 다이오드 표시장치 및 그의 제조방법 |
KR101418141B1 (ko) * | 2011-12-13 | 2014-07-11 | 엘지디스플레이 주식회사 | 표시장치 |
KR102050511B1 (ko) | 2012-07-24 | 2019-12-02 | 삼성디스플레이 주식회사 | 표시 장치 |
KR101896377B1 (ko) * | 2012-10-12 | 2018-09-07 | 엘지디스플레이 주식회사 | 베젤이 최소화된 액정표시소자 |
WO2014092011A1 (ja) | 2012-12-14 | 2014-06-19 | シャープ株式会社 | 表示装置およびその駆動方法 |
CN105185791A (zh) | 2015-09-28 | 2015-12-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN105448224B (zh) * | 2015-12-31 | 2018-05-25 | 上海中航光电子有限公司 | 显示面板及显示装置 |
KR102690366B1 (ko) * | 2016-09-12 | 2024-08-02 | 삼성디스플레이 주식회사 | 표시 장치 |
CN107643638B (zh) | 2017-10-18 | 2020-05-15 | 厦门天马微电子有限公司 | 阵列基板和显示面板 |
CN110058469B (zh) * | 2019-04-30 | 2020-11-27 | 京东方科技集团股份有限公司 | 阵列基板、显示面板、显示装置及阵列基板的制造方法 |
KR20210011213A (ko) * | 2019-07-22 | 2021-02-01 | 엘지디스플레이 주식회사 | 터치표시장치 |
US11404007B2 (en) | 2019-08-21 | 2022-08-02 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate having a scan driving circuit with a plurality of shift registers and manufacturing method thereof |
CN111752022B (zh) * | 2020-07-14 | 2022-06-07 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
CN112259593B (zh) * | 2020-10-22 | 2023-05-30 | 武汉华星光电技术有限公司 | 阵列基板、阵列基板的制作方法和显示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61290424A (ja) * | 1985-06-18 | 1986-12-20 | Mitsubishi Electric Corp | 液晶表示素子およびその製造方法 |
JPH10268794A (ja) * | 1997-03-26 | 1998-10-09 | Sharp Corp | 表示パネル |
TW520457B (en) * | 1997-09-30 | 2003-02-11 | Toshiba Corp | Display panel and position adjusting method for the display panel |
JP3639416B2 (ja) * | 1997-10-03 | 2005-04-20 | 三洋電機株式会社 | 駆動回路内蔵型液晶表示装置 |
KR100294684B1 (ko) | 1998-04-25 | 2001-07-12 | 구본준, 론 위라하디락사 | Cog실장용액정표시장치의정전기방지장치 |
KR100529563B1 (ko) | 1998-07-08 | 2006-04-10 | 삼성전자주식회사 | 액정 표시 장치용 패널 |
US6043971A (en) * | 1998-11-04 | 2000-03-28 | L.G. Philips Lcd Co., Ltd. | Electrostatic discharge protection device for liquid crystal display using a COG package |
KR101057297B1 (ko) * | 2004-08-31 | 2011-08-22 | 엘지디스플레이 주식회사 | 내장형 게이트 드라이버 및 이를 구비한 표시장치 |
KR101229881B1 (ko) | 2006-02-17 | 2013-02-05 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 구비한 표시 장치 |
-
2006
- 2006-06-29 KR KR1020060059127A patent/KR101192792B1/ko active IP Right Grant
- 2006-11-29 DE DE102006056404A patent/DE102006056404B4/de active Active
- 2006-11-30 CN CNB2006101629779A patent/CN100545710C/zh active Active
- 2006-12-19 US US11/640,982 patent/US8004624B2/en active Active
- 2006-12-20 JP JP2006343112A patent/JP4566183B2/ja active Active
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101255289B1 (ko) * | 2009-12-31 | 2013-04-15 | 엘지디스플레이 주식회사 | 액정표시장치 |
US9183795B2 (en) | 2009-12-31 | 2015-11-10 | Lg Display Co., Ltd. | Liquid crystal display device |
KR101374113B1 (ko) * | 2010-06-07 | 2014-03-14 | 엘지디스플레이 주식회사 | 액정 표시장치 및 그 구동방법 |
US8730143B2 (en) | 2010-06-07 | 2014-05-20 | Lg Display Co., Ltd. | Liquid crystal display device and method for driving the same |
KR20130054678A (ko) * | 2011-11-17 | 2013-05-27 | 엘지디스플레이 주식회사 | 표시장치 |
KR20140117925A (ko) * | 2013-03-27 | 2014-10-08 | 엘지디스플레이 주식회사 | 베젤이 최소화된 액정표시소자 |
KR20220137175A (ko) * | 2014-08-30 | 2022-10-11 | 엘지디스플레이 주식회사 | 보강된 부분을 갖는 배선을 포함하는 플렉서블 디스플레이 디바이스 및 이의 제조 방법 |
KR20230109774A (ko) * | 2014-08-30 | 2023-07-20 | 엘지디스플레이 주식회사 | 보강된 부분을 갖는 배선을 포함하는 플렉서블 디스플레이디바이스 및 이의 제조 방법 |
KR20180035966A (ko) * | 2016-09-29 | 2018-04-09 | 엘지디스플레이 주식회사 | 표시장치 |
Also Published As
Publication number | Publication date |
---|---|
KR101192792B1 (ko) | 2012-10-26 |
CN101097313A (zh) | 2008-01-02 |
DE102006056404B4 (de) | 2009-11-26 |
US20080012797A1 (en) | 2008-01-17 |
DE102006056404A1 (de) | 2008-01-10 |
US8004624B2 (en) | 2011-08-23 |
JP4566183B2 (ja) | 2010-10-20 |
JP2008009367A (ja) | 2008-01-17 |
CN100545710C (zh) | 2009-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101192792B1 (ko) | Gip 구조의 액정표시장치 | |
JP5505755B2 (ja) | 表示基板及びそれを含む液晶表示装置 | |
JP4477603B2 (ja) | 液晶表示装置及びその製造方法 | |
KR101261450B1 (ko) | 액정 표시 장치와 그 제조 방법 | |
US8502950B2 (en) | Substrate for gate-in-panel (GIP) type liquid crystal display device and method for manufacturing the same | |
KR101256669B1 (ko) | 액정표시장치 | |
KR20070075583A (ko) | 액정 표시 장치 | |
KR101628200B1 (ko) | 표시장치 | |
KR100800318B1 (ko) | 라인 온 글래스형 액정표시패널 및 그 제조방법 | |
KR20040050524A (ko) | 라인 온 글래스형 액정표시패널 및 그 제조방법 | |
US20060001927A1 (en) | Electro-optical device and electronic apparatus | |
US7903207B2 (en) | Display substrate comprising color filter layers formed in display and peripheral regions | |
KR20080002336A (ko) | 액정표시장치 | |
KR20030051918A (ko) | 라인 온 글래스형 액정표시패널 및 그 제조방법 | |
KR100843478B1 (ko) | 라인 온 글래스형 액정패널 및 그 제조방법 | |
KR101328912B1 (ko) | 액정표시장치 | |
US20080192197A1 (en) | Liquid crystal display element and method for manufacturing the same | |
KR20030095905A (ko) | 라인 온 글래스형 액정패널 및 그 제조방법 | |
KR101202534B1 (ko) | 액정표시장치 및 그의 제조방법 | |
KR101060772B1 (ko) | 라인 온 글래스형 액정표시장치 | |
KR101108774B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR20050110393A (ko) | 액정표시장치 | |
KR100834166B1 (ko) | 액정표시패널 및 그 제조 방법 | |
KR20050118843A (ko) | 라인 온 글래스형 액정 표시 패널 및 그 제조방법 | |
KR20050068162A (ko) | 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180917 Year of fee payment: 7 |