Nothing Special   »   [go: up one dir, main page]

JP4430112B2 - 熱伝導膜、熱伝導膜を備える半導体デバイスおよび電子機器 - Google Patents

熱伝導膜、熱伝導膜を備える半導体デバイスおよび電子機器 Download PDF

Info

Publication number
JP4430112B2
JP4430112B2 JP2008015463A JP2008015463A JP4430112B2 JP 4430112 B2 JP4430112 B2 JP 4430112B2 JP 2008015463 A JP2008015463 A JP 2008015463A JP 2008015463 A JP2008015463 A JP 2008015463A JP 4430112 B2 JP4430112 B2 JP 4430112B2
Authority
JP
Japan
Prior art keywords
heat
layer
film
conductive film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008015463A
Other languages
English (en)
Other versions
JP2008270724A (ja
Inventor
将子 片山
英道 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2008015463A priority Critical patent/JP4430112B2/ja
Priority to US12/232,470 priority patent/US8475923B2/en
Publication of JP2008270724A publication Critical patent/JP2008270724A/ja
Application granted granted Critical
Publication of JP4430112B2 publication Critical patent/JP4430112B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/30—Self-sustaining carbon mass or layer with impregnant or other layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Lasers (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、電子機器および半導体デバイスから発生する熱を有効に移動させることが必要とされるエレクトロニクス分野、自動車廃熱利用分野に用いられる熱伝導膜、熱伝導膜を備える半導体デバイスおよび電子機器に関する。
従来、電子機器、および電子デバイスや光デバイスなどの半導体デバイスから発生する熱の放熱や移送を行う場合に、液体と熱交換して流体による熱輸送を行ったり、或いは熱伝導性の高い材料に伝熱させていた。例えば、熱伝導材料として、単層のグラファイト材料を用いていた。
また、特許文献１には、熱共振材料と膜内高熱伝導材料とを組み合わせ、膜厚方向には熱絶縁性、膜内方向には高熱伝導性を発現できる異方性熱伝導材料が記載されている。
さらに、従来、半導体デバイス、例えば、半導体レーザダイオードや発光ダイオードなどの光デバイス、ＭＯＳ型電界効果トランジスタ、ヘテロ接合型電界効果トランジスタなどの電子デバイスの冷却は、ヒートシンクを取り付ける方法、基板に放熱する方法等がとられてきた。単体のレーザチップでは、Ｃｕ、Ａｌ等の熱伝導率の高い材料からなるヒートシンクを用いて放熱する方法が用いられ、Ｓｉチップ等の半導体素子及びこれらのモジュールでは、発熱素子等からの熱をリード経由で基板に放熱する方法が広く用いられている。
特開２００６−２２９１７４号公報
しかしながら、半導体デバイスなどから発生する熱の放熱や移送を行うのに流体と熱交換を行う方法では、ヒートパイプなどの蒸発、凝集型の伝熱モジュールは熱輸送路の向きや寸法、構成に制限があり、性能、用途が限定されているため、機器の小型化に限界があることから、省スペースが必要な携帯機器用デバイスの冷却に用いることができなかった。
また、従来の熱伝導性の高い材料により伝熱させる方法では、伝熱過程で熱放出するという問題があり、十分な熱輸送量を得ることができず、さらに伝熱過程での熱の放出、拡散などによる機器への悪影響があった。
また、上記特許文献１に記載された従来技術では、膜内方向の熱伝導性を向上することよりもむしろ、膜厚方向の熱伝導性を抑えることにより、異方的な熱伝導材料を得ることを目的としていることから、本質的な熱伝導性の向上ではない。
本発明は、このような従来の問題点に鑑みて為されたもので、その目的は発熱体から発生する熱の効率的な放熱および移送を省スペースで可能にした熱伝導膜、熱伝導膜を備える半導体デバイスおよび電子機器を提供することにある。
上記課題を解決するため、本発明の第１の態様に係る熱伝導膜は、熱を膜内及び膜厚方向に伝導する第１の構成材料からなる熱伝導層と、前記熱伝導層のひずみを緩和する第２の構成材料からなるひずみ緩和層とを積層してなり、前記第１の構成材料として、グラファイトを選定し、かつ前記第２の構成材料として、アモルファスSi、アモルファスGe、アモルファスSiGe、アモルファスSiO 2 、アモルファスSiOx、アモルファスTiO 2 のいずれかを選定したことを特徴とする。
この態様によれば、熱を膜内及び膜厚方向に伝導する第１の構成材料（グラファイト）からなる熱伝導層と前記熱伝導層のひずみを緩和する第２の構成材料（アモルファスSi、アモルファスGe、アモルファスSiGe、アモルファスSiO 2 、アモルファスSiOx、アモルファスTiO 2 のいずれか）からなるひずみ緩和層とを積層することで、第１の構成材料の結晶性が向上し、熱伝導層の膜内熱伝導率が向上する。これにより、非常に薄い膜で、膜内方向に非常に高い熱伝導性を有する熱伝導膜が得られる。この熱伝導膜により、半導体デバイスなどの発熱体で発生する熱を有効に移動させることができる。従って、発熱体で発生する熱の効率的な放熱および移送を省スペースで可能にした熱伝導膜を実現できる。
また、次のような作用効果も奏する。
・伝熱過程での熱の放出、拡散が少なく、面内方向に十分な熱輸送量を得ることができるので、伝熱過程での熱の放出、拡散などにより機器へ与える悪影響が小さい。
・発熱体で発生する熱を有効に移動させることが必要とされるエレクトロニクス分野、自動車廃熱利用分野などで用いられる電子機器や半導体デバイスの放熱に有効に用いることができる。
・省スペースが必要な携帯機器用デバイスなどの冷却に用いることができる。
第１の構成材料としてグラファイトを選定した理由は、以下の通りである。まずグラファイトの場合、結晶性が優れているHOPG（高配向性グラファイト）で1500〜2000W /mK の高熱伝導率が得られている。また、ナノカーボンによって3000W/mKの更なる高熱伝導特性が得られているからである。
熱伝導層の第１の構成材料としてグラファイトを用い、このグラファイトからなる熱伝導層と、熱伝導層のひずみを緩和する第２の構成材料からなるひずみ緩和層とを積層することで、グラファイトの結晶性が向上し、熱伝導層の膜内熱伝導率が向上する。これにより、非常に薄い膜で、膜内方向に非常に高い熱伝導性を有する熱伝導膜が得られる。
本発明の他の態様に係る熱伝導膜は、前記熱伝導層と前記ひずみ緩和層を、複数回交互に繰り返して積層し、前記熱伝導層が前記ひずみ緩和層の間に挟み込まれた構成になっていることを特徴とする。
この態様によれば、熱伝導層とひずみ緩和層の積層数を適宜設定することで、膜内方向の熱伝導率（膜内熱伝導率）を向上させることができると共に、面内方向における十分な熱輸送量を得ることができる。特に、熱伝導層とひずみ緩和層を複数回交互に繰り返して積層して、熱伝導膜を多層膜構成にすることで、熱伝導層がひずみ緩和層の間に挟み込まれた構成になる。これにより、熱伝導層の膜内熱伝導率をさらに向上させることができる。
本発明の他の態様に係る熱伝導膜は、前記熱伝導層と前記ひずみ緩和層を、複数回交互に繰り返して積層し、前記ひずみ緩和層が前記熱伝導層の間に挟み込まれた構成になっていることを特徴とする。
本発明の他の態様に係る熱伝導膜は、前記熱伝導層の膜厚 d と、前記ひずみ緩和層の膜厚 tが、以下の関係を満たすことを特徴とする。
0.4≦d / (d+t) ≦0.8
ここで、（d / (d+t)＝熱伝導層の膜厚 /熱伝導層とひずみ緩和層の合計膜厚＝第１の構成材料の膜厚 / 第１の構成材料と第２の構成材料の合計膜厚）である。つまり、d / (d+t)は、熱伝導層とひずみ緩和層を１回積層した１周期の膜厚（d+t）に対する、熱伝導層の膜厚（グラファイトを選定した第１の構成材料の膜厚）dの割合である。この割合（d / (d+t)）が0.4より小さいと、つまり、第１の構成材料の割合が少なすぎると、熱を伝える材料が少なくなるだけでなく、熱伝導層の歪みが緩和しきらず第１の構成材料の結晶性の向上が期待できないため、熱伝導層の膜内熱伝導率が向上しない。一方、その割合が0.8より大きいと、つまり、第１の構成材料の割合が多すぎると、第１の構成材料の結晶性が悪くなり、熱伝導層の膜内熱伝導率が向上しない。
この態様によれば、その割合（d / (d+t)）を、0.4以上、0.8以下の範囲内に設定して、熱伝導膜を多層膜構成にした際の膜厚構成の最適化を行うことで、熱伝導層の歪が十分に緩和されて第１の構成材料の結晶性が向上し、熱伝導層の膜内熱伝導率が向上する。このため、非常に薄い膜で、膜内方向に非常に高い熱伝導性を有する熱伝導膜が得られる。
本発明の他の態様に係る熱伝導膜は、前記熱伝導層の膜厚 d と前記ひずみ緩和層の膜厚 t がそれぞれ、1nm 以上、20nm 以下の範囲内にあることを特徴とする。
第１の構成材料としてグラファイト（C）を用いた場合、上述したように、ナノカーボンによって3000W/mKの更なる高熱伝導特性が得られる。これは、低次元構造化することによってフォノンの平均自由工程が長くなるためだと考えられる。そのため、グラファイトを薄膜化して、構造を低次元化することによって、熱伝導率の向上が期待できる。しかしながら、グラファイトを薄膜化しただけでは、よい熱伝導率を得ることは難しい。熱伝導膜の膜内熱伝導率を向上させるためには、薄膜化した場合のグラファイトの結晶性を良くすることが不可欠である。
この態様によれば、熱伝導層の膜厚 d とひずみ緩和層の膜厚t をそれぞれ、1nm 以上、20nm 以下の範囲内にすることで、第１の構成材料（グラファイト）の結晶性が向上し、熱伝導層の膜内熱伝導率を向上させることができる。ひずみ緩和層を構成するアモルファスSiなどの第２の構成材料（Si層）が熱伝導層を構成する第１の構成材料（グラファイト層）のひずみを緩和する働きをしている。熱伝導層の膜厚 d が1nmより小さいと、つまり、グラファイト層が薄すぎる場合には、Si層直上にグラファイトの核が生成し、グラファイト層の歪みが緩和しきらないうちに次のSi層になってしまうため、グラファイト層の結晶性が向上しない。一方、熱伝導層の膜厚 d が20nmより大きいと、つまり、グラファイト層が厚すぎる場合には、一度高配向化したグラファイト層の上に、グラファイトが堆積していく際に、再び乱れが発生してしまうため、再びグラファイト層の結晶性が悪化してしまうと考えられる。以上のことにより、グラファイト層の厚さ、つまり、熱伝導層の膜厚 dには、1nm 以上、20nm 以下の範囲内で最適値が存在すると考えられる。また、熱伝導層の膜厚 dは、3nm 以上、15nm 以下の範囲内であるのが好ましい。
また、ひずみ緩和層の膜厚 tについては、その膜厚 tが1nmより小さいと、つまり、第２の構成材料（Si層）が薄すぎる場合には、下の熱伝導層の凹凸がひずみ緩和層で覆われず、平坦化する前に次の熱伝導層になってしまう。これでは、ひずみ緩和層の働きを果たさない。一方、ひずみ緩和層の膜厚 ｔが20nmよりも大きい場合には、ひずみ緩和層の膜厚に 対応する熱伝導層の膜厚ｄも厚くなりすぎるため、上述したように熱伝導層の結晶性が 悪化してしまい、ひずみ緩和の効果が作用しなくなる。
以上のことにより、Si層の厚さ、つまり、ひずみ緩和層の膜厚 t には、1nm 以上、20nm 以下の範囲内で最適値が存在すると考えられる。また、ひずみ緩和層の膜厚 t は、3nm以上、15nm 以下の範囲内であるのが好ましい。
本発明の他の態様に係る熱伝導膜は、前記第２の構成材料として、アモルファスSi、アモルファスGe、アモルファスSiGe、アモルファスSiO2、アモルファスSiOx、アモルファスTiO2のいずれかを選定したことを特徴とする。
この態様によれば、第２の構成材料として、アモルファスSi、アモルファスGe、アモルファスSiGe、アモルファスSiO2、アモルファスSiOx、アモルファスTiO2のいずれかを用いることで、第１の構成材料のひずみを緩和して第１の構成材料の結晶性が向上し、熱伝導層の膜内熱伝導率が向上する。
本発明の第２の態様に係る半導体デバイスは、上記熱伝導膜を半導体素子上に或いは半導体素子内部に形成したことを特徴とする。
この態様によれば、半導体素子で発生する熱を熱伝導膜により優先的に側面に移送できるため、トータルとしての放熱量が増加し、半導体デバイス温度を低減することができる。
本発明の半導体デバイスとしては、前記半導体素子が発光ダイオードであり、前記発光ダイオードの活性層の近傍に前記熱伝導膜が設けられているものが挙げられる。
このような態様とすれば、活性層近傍の熱を熱伝導膜により優先的に側面に移送できるため、トータルとしての放熱量が増加し、半導体デバイス温度を低減することができる。
また、本発明の半導体デバイスとしては、前記半導体素子が半導体レーザダイオードであり、前記半導体レーザダイオードの活性層近傍に、前記熱伝導膜が形成されているものが挙げられる。
このような態様とすれば、活性層近傍の熱を熱伝導膜により優先的に側面に移送できるため、トータルとしての放熱量が増加し、半導体デバイス温度を低減することができる。
また、本発明の半導体デバイスとしては、並べて配置された複数の半導体レーザダイオードと、前記複数の半導体レーザダイオードからの出射光を集光する集光レンズと、冷却手段と、複数の半導体レーザダイオードの各々を間に挟むように配置された複数の前記熱伝導膜と、を備え、該複数の熱伝導膜により、前記複数の半導体レーザダイオードからの熱を移送して、前記冷却手段側へ逃がすように構成した加工用レーザダイオードモジュールとして構成されたものが挙げられる。
このような態様とすれば、複数の半導体レーザダイオードの活性層からの熱を、各半導体レーザダイオードを挟むように配置された複数の熱伝導膜により優先的に側面に移送できるため、トータルとしての放熱量が増加し、半導体デバイス温度を低減することができる。また、多層化された複数の半導体レーザダイオードの活性層からの熱を有効に排出することができる。
また、本発明の半導体デバイスとしては、上記熱伝導膜を備え、半導体素子からの熱を前記熱伝導膜により該熱伝導膜の端部へ移送して逃がすように構成したものが挙げられる。
このような態様とすれば、半導体素子で発生した熱を熱伝導膜により端部へ移送して逃がすので、半導体素子の温度を下げることができる。
また、本発明の半導体デバイスとしては、複数の前記半導体素子がパッケージ内部に積層して配置され、前記熱伝導膜が、前記複数の半導体素子の各上面或いは各下面にそれぞれ形成されているものが挙げられる。
このような態様とすれば、複数の半導体素子で発生した熱は、複数の半導体素子の各上面或いは各下面にそれぞれ形成され熱伝導膜を介して端部へ逃げるので、全層の半導体素子の温度を下げることができる。
また、本発明の態様に係る電子機器は、上記熱伝導膜を備え、該熱伝導膜を電子部品上に或いはその内部に形成したことを特徴とする。この態様によれば、限られた狭いスペース内に配置された半導体デバイスなどの電子部品の放熱を、非常に薄い熱伝導膜により効率良く行うことができる。
また、本発明の電子機器としては、自動車用制御機器であるものが挙げられる。このような態様とすれば、限られた狭いスペース内に配置された種々の電子部品の放熱を、非常に薄い熱伝導膜により効率良く行うことができる。
また、本発明の半導体デバイスとしては、本発明の熱伝導膜を備え、半導体素子のトランジスタ層からの熱を熱伝導膜により該熱伝導膜の膜面内方向へ移送して逃がすように構成したものが挙げられる。
また、本発明の半導体デバイスとしては、前記半導体デバイスは、シリコン（Si）基板と、該シリコン基板上に形成された前記熱伝導膜と、該熱伝導膜上に形成されたシリコン酸化膜と、該シリコン酸化膜上に形成されたトランジスタ層と、を備えるものが挙げられる。
また、本発明の半導体デバイスとしては、シリコン基板上の中央部に形成されたシリコン（Si）層を含み、前記熱伝導膜が、シリコン（Si）層を介してシリコン基板と接続されるように、シリコン層の両側に形成されているものが挙げられる。
また、本発明の半導体デバイスとしては、前記熱伝導膜が、シリコン基板上の全面に形成されているものが挙げられる。
また、本発明の半導体デバイスとしては、シリコン（Si）基板と、該シリコン基板上に形成された前記熱伝導膜と、該熱伝導膜上に形成されたトランジスタ層と、を備えるものが挙げられる。
また、本発明の半導体デバイスとしては、シリコン基板上の中央部に形成されたシリコン（Si）層を含み、前記熱伝導膜が、シリコン（Si）層を介してシリコン基板と接続されるように、シリコン層の両側に形成されているものが挙げられる。
また、本発明の半導体デバイスとしては、前記熱伝導膜が、シリコン基板上の全面に形成されているものが挙げられる。
本発明によれば、非常に薄い膜で、膜内方向に非常に高い熱伝導性を有する熱伝導膜が得られるので、この熱伝導膜により、半導体デバイスなどの発熱体から発生する熱を有効に移動させることができる。従って、発熱体から発生する熱の効率的な放熱および移送を省スペースで可能にした熱伝導膜を実現できる。
また、面内方向における伝熱過程での熱の放出、拡散が少ないので、その伝熱過程での熱の放出、拡散などにより機器へ与える悪影響を小さくすることができる。また、半導体デバイスなどから発生する熱を有効に移動させることが必要とされるエレクトロニクス分野、自動車廃熱利用分野などで用いられる電子機器や半導体デバイスの放熱に有効に用いることができる。さらに、省スペースが必要な携帯機器用デバイスなどの冷却に用いることができる。
また、本発明によれば、熱伝導膜により、発生する熱の効率的な放熱および移送が省スペースで可能になるので、効率的な放熱、移送が可能でかつ小型の半導体デバイスを実現できる。
さらに、本発明によれば、熱伝導膜により、発生する熱の効率的な放熱および移送が省スペースで可能になるので、省スペースが必要な携帯電話などの携帯機器用デバイスなどの冷却に用いることができ、小型の電子機器を実現できる。
以下、本発明の各実施形態を図面に基づいて説明する。
（第１実施態様）
<熱伝導膜>
本発明の第１実施態様に係る熱伝導膜を図１乃至図４に基づいて説明する。図１は第１実施態様に係る熱伝導膜を示す断面図、図２は膜厚比と膜内方向の熱伝導率の関係を示すグラフ、図３は図２の一部拡大図、図４（Ａ）乃至（Ｄ）は膜厚構成の最適化による高熱伝導化のメカニズムを示す説明図である。
図１に示す熱伝導膜１は、C（炭素）を含む材料で、熱を膜内及び膜厚方向に伝導する第１の構成材料からなる熱伝導層２と、第１の構成材料のひずみを緩和する第２の構成材料からなるひずみ緩和層３とを積層して構成されている。符号「４」はシリコン（Si）基板である。
この熱伝導膜１では、熱伝導層２の第１の構成材料として、グラファイトが選定される。なお、グラファイトといっても通常グラファイトといわれるような六角板状の結晶としてすべてが完全に結晶化されているものでなくても良い。
ひずみ緩和層３の第２の構成材料として、アモルファスである材料が選定されている。第２の構成材料として、例えば、アモルファスSi、アモルファスGe、アモルファスSiGe、アモルファスSiO2、アモルファスSiOx、アモルファスTiO2のいずれかが選定される。本実施形態では、第２の構成材料として、アモルファスSiを用いている。
また、この熱伝導膜１は、シリコン基板４上に複数回交互に繰り返し積層された熱伝導層２とひずみ緩和層３とを有する多層構造となっており、最上層にはひずみ緩和層３が形成されている。つまり、この熱伝導膜１では、熱伝導層２の膜内熱伝導率を向上させるために、熱伝導層２が、ひずみ緩和層３の間に挟み込まれた構成になっている。
このような構成を有する熱伝導膜１において、膜内方向の熱伝導率を向上させるためには、以下のような条件が必要である。
（１）膜内方向（図１で紙面内左右方向）の熱伝導特性を向上させるような、熱伝導材料（第１の構成材料）とそのひずみを緩和させるような材料（第２の構成材料）の最適な組み合わせを選ぶこと。
（２）多層膜にした際の、膜厚構成の最適化を行うこと。
本実施形態では、上記条件(1)を満足するような第１の構成材料としてグラファイト（C）を選定した。その理由は、以下の通りである。
・まずグラファイトの場合、結晶性が優れているHOPG（高配向性グラファイト）で1500〜2000W /mK の高熱伝導率が得られている。
・また、ナノカーボンによって3000W/mKの更なる高熱伝導特性が得られている。これは、低次元構造化することによってフォノンの平均自由工程が長くなるためだと考えられる。そのため、グラファイトを薄膜化して、構造を低次元化することによっても、同様の効果が期待できる。
しかしながら、グラファイトを薄膜化しただけでは、よい熱伝導率を得ることは難しい。ラマン分光法によって評価した結晶性と膜内方向の熱伝導率には、関係があることが分かっている。ラマンスペクトルのGピークの半値幅は、グラファイトの結晶性の評価の指標となり、半値幅が狭いほど結晶性がよい。またGピークの半値幅が狭いほど、すなわち結晶性がよいほど、膜内熱伝導率も高くなることが分かっている。したがって、膜内方向の熱伝導率を向上させるためには、薄膜化した場合のグラファイトの結晶性をよくすることが不可欠である。
次に、薄膜化したグラファイトの結晶性を向上させるためには、グラファイト結晶のひずみを緩和させるような第２の構成材料からなるひずみ緩和層３を、第１の構成材料からなる熱伝導層２の間に挟み込むことが必要である。その膜厚構成には、以下のような理由から最適値が存在すると考えられる。
・ 第１の構成材料（グラファイト）の割合が少なすぎると、熱を伝える材料が少なくなるだけでなく、歪みが緩和しきらず結晶性の向上が期待できないため、熱伝導層２の膜内方向の熱伝導率が向上しない。
・ 第１の構成材料（グラファイト）の割合が多すぎると、グラファイトの結晶性が悪くなり、熱伝導層２の膜内方向の熱伝導率が向上しない。
このような理由から、本実施形態では、熱伝導層２の膜厚 d とひずみ緩和層３の膜厚 t の関係が、以下の式（１）を満たすように、熱伝導層２の膜厚 dとひずみ緩和層３の膜厚 tの割合が設定されている。
0.4≦d / (d+t) ≦0.8 ・・・（１）
好ましくは、熱伝導層２の膜厚 d と、ひずみ緩和層３の膜厚t の関係が、以下の式（２）を満たすように、熱伝導層２の膜厚 dの割合を設定する。
0.5≦d / (d+t) ≦0.７ ・・・（２）
上記式（１）で設定される範囲が、図２の範囲Ｘである。また、上記式（２）で設定される範囲が、図２の範囲Ｙである。
また、熱伝導層２の膜厚 d とひずみ緩和層３の膜厚 t がそれぞれ、1nm 以上かつ20nm 以下の範囲内に設定される。より好ましくは、熱伝導層２の膜厚 d とひずみ緩和層３の膜厚 t がそれぞれ、3nm 以上かつ15nm 以下の範囲内に設定される。
本実施形態に係る熱伝導膜１は、基板４上或いは基板４上に形成された半導体デバイス上に、ひずみ緩和層３を形成し、その後ひずみ緩和層３上に、熱伝導層２及びひずみ緩和層３をこの順に1回から複数回交互に繰り返し形成する。このとき、ひずみ緩和層３を基板４上或いは基板４上に形成された半導体デバイス上に形成しなくてもよいが、ひずみ緩和層３を基板４上或いは基板４上に形成された半導体デバイス上に形成することで、基板４或いは基板４上に形成された半導体デバイスと熱伝導層２の密着性がよくなり、熱伝導層の膜内熱伝導率をさらに向上させることができる。なお、熱伝導膜１を形成する手法としては、イオンビームスパッタ法、イオンクラスタービーム法、MBE法などが挙げられる。
<熱伝導膜の実施例>
次に、上記第１実施形態に係る熱伝導膜１の具体的な実施例を、以下の表１および図２に基づいて説明する。
Figure 0004430112
（構成）表１に示す実施例１〜６の熱伝導膜１では、熱伝導層２の第１の構成材料としてグラファイト（C）を、ひずみ緩和層３の第２の構成材料としてアモルファスSiをそれぞれ用いた。
実施例１では、Si/C構成が7nm/7 nmになっている。つまり、ひずみ緩和層３の膜厚（第２の構成材料の膜厚：Si 膜厚）tが7 nmで、熱伝導層２の膜厚（第１の構成材料の膜厚：C膜厚）dが7nmである。
実施例２では、Si/C構成が5nm/7 nmになっている。
実施例３では、Si/C構成が3nm/7 nmになっている。
実施例４では、Si/C構成が5nm/5 nmになっている。
実施例５では、Si/C構成が10nm/10 nmになっている。
実施例６では、Si/C構成が12nm/12 nmになっている。
また、表１において、「第１の構成材料の割合」は、熱伝導層２とひずみ緩和層３を１回積層したときの膜厚である１周期の膜厚（d+t）に対する、熱伝導層２の膜厚（C膜厚）dの割合（d / (d+t)）である。
（製造方法）
各実施例１〜６の熱伝導膜１の製造方法は、次の通りである。
単結晶Si(111)基板４上に、イオンビームスパッタ法にて熱伝導層２とひずみ緩和層３の多層膜を形成した。まず、Si基板４上にアモルファスSi（第２の構成材料）からなるひずみ緩和層３を形成した後、グラファイトC（第１の構成材料）からなる熱伝導層２とアモルファスSiからなるひずみ緩和層３を交互に形成し、最後に、最上層にひずみ緩和層３を形成した。
（熱伝導評価）
このようにして作製した各実施例１〜６の熱伝導特性を測定した。
膜厚方向の熱伝導特性は、サーモリフレクタンス法にて行った。試料表面にMoを蒸着後、試料中央部にパルスレーザを照射することによって加熱を行った。加熱レーザのスポット径は、3または7μmである。サーモリフレクタンス法では、加熱用レーザと検出用レーザを同じ場所に照射し、温度波の膜厚方向の位相遅れを測定し、膜厚方向熱伝導率を求めた。
一方、膜内方向の熱伝導特性は、上記サーモリフレクタンス法にて、加熱用レーザと検出レーザを距離 r だけ離すことによって測定を行った。求めた膜内熱伝導率及び、膜厚方向熱伝導率を表1に示した。
表1に示す膜内熱伝導率及び膜厚方向熱伝導率の結果から、１周期の膜厚（d+t）に対する第１の構成材料の割合、つまり、１周期の膜厚（d+t）に対する熱伝導層２の膜厚（C膜厚）dの割合(d / (d+t)）と、膜内方向の熱伝導率との関係を図２および図３の曲線１０で示した。
この曲線１０上の測定点イは、第１の構成材料の割合が0.58である実施例２の膜内方向の熱伝導率を示している。測定点ロは第１の構成材料の割合が0.70である実施例３の膜内方向の熱伝導率を示し、測定点ハはその割合が0.50である実施例１の膜内方向の熱伝導率を示し、測定点ニはその割合が0.50である実施例５の膜内方向の熱伝導率を示し、測定点ホは、その割合が0.50である実施例４の膜内方向の熱伝導率を示し、測定点ヘは、その割合が0.50である実施例６の膜内方向の熱伝導率を示している。
図２および図３の曲線１０から、第１の構成材料（グラファイトC）の膜厚の割合、つまり、膜厚（d+t）に対する熱伝導層２の膜厚(C膜厚)dが多ければよいのではなく、最適値が存在していることが分かる。この理由は、以下のように考えることができる。ひずみ緩和層３の第２の構成材料（Si）が熱伝導層２の第１の構成材料（グラファイト）のひずみを緩和する働きをしている。
熱伝導層（グラファイト層）２が薄すぎる場合には、図４（Ｃ）で示すように、ひずみ緩和層（Si層）３直上に熱伝導層２のグラファイトの核が生成し（グラファイト核生成層１１ができ）、グラファイトの歪みが緩和しきらないうちに次のひずみ緩和層（Si層）３になってしまうため、熱伝導層（グラファイト層）２の結晶性が向上しない（矢印１２，１３参照）。なお、図４（Ａ）〜（Ｄ）において、白抜きの矢印「⇒」の太さが細いほど熱伝導層２におけるグラファイトの結晶性が低く、それが太いほどグラファイトの結晶性が高いことを示している。
さらに、熱伝導層（グラファイト層）２を、図４（Ｂ）で示すように図４（Ｃ）の場合よりも厚く形成すれば、歪みが緩和することによってグラファイト核生成層１４（細い矢印１４ａのある層）の上に、面内に高配向なグラファイト層１５（太い矢印１５ａのある層）が形成され、熱伝導層２におけるグラファイトの結晶性が高くなる。
一方、図４（Ａ）で示すように熱伝導層（グラファイト層）２が厚すぎる場合には、グラファイト核生成層１７上に一度高配向化したグラファイト層（グラファイト面高配向）１８の上に、グラファイトが堆積していく際に、再び乱れ（図４（Ａ）で示すグラファイト面結晶の乱れ１９）が発生してしまう。このため、再びグラファイトの結晶性が悪化してしまうと考えられる。
以上のことにより、膜厚（d+t）に対する熱伝導層２の膜厚(C膜厚)dの割合には、最適値が存在すると考えられる。
また、図４（Ｂ）で示す場合において、ひずみ緩和層３の膜厚 tの最適化により、グラファイト高配向率が増大する（図４（Ｄ）で示す太い矢印１６参照）。
このような理由から、上記第１実施形態では、熱伝導層２の膜厚 d と、ひずみ緩和層３の膜厚 t の関係が、上記式（１）を満たすように、熱伝導層２の膜厚 dの割合が設定されている。
好ましくは、熱伝導層２の膜厚 d と、ひずみ緩和層３の膜厚t の関係が、上記式（２）を満たすように、熱伝導層２の膜厚 dの割合を設定する。
また、上記表１に示す実施例１〜６の結果から、上記第１実施形態では、熱伝導層２の膜厚 d とひずみ緩和層３の膜厚 t をそれぞれ、1nm 以上、20nm 以下の範囲内に設定している。なお、熱伝導層の膜厚 dとひずみ緩和層３の膜厚 t はそれぞれ、3nm 以上、15nm以下の範囲内であるのが好ましい。
以上のように構成された上記第１実施形態によれば、以下の作用効果を奏する。
○熱伝導膜１を、C（炭素）を含む材料で、熱を膜内及び膜厚方向に伝導する第１の構成材料からなる熱伝導層２と、第１の構成材料のひずみを緩和する第２の構成材料からなるひずみ緩和層３とを積層して形成することで、第１の構成材料の結晶性が向上し、膜内熱伝導率が向上する。これにより、非常に薄い膜で、膜内方向に非常に高い熱伝導性を有する熱伝導膜１が得られる。従って、発熱体から発生する熱の効率的な放熱および移送を省スペースで可能にした熱伝導膜１を実現できる。
○熱伝導膜１の端部から熱の取り出しができるため、端部から抽出された廃熱を有効に利用することができる。
○熱伝導膜１により、電子機器、電子デバイスから発生する熱を有効に移動させることができる。
○伝熱過程での熱の放出、拡散が少なく、面内方向において十分な熱輸送量を得ることができるので、伝熱過程での熱の放出、拡散などにより機器へ与える悪影響が小さい。
○第１の構成材料 としてC（炭素）を含むグラファイトを用い、この第１の構成材料からなる熱伝導層２と熱伝導層２のひずみを緩和する第２の構成材料からなるひずみ緩和層３とを積層することで、グラファイトの結晶性が向上し、膜内熱伝導率が向上する。これにより、非常に薄い膜で、膜内方向に非常に高い熱伝導性を有する熱伝導膜１が得られる。
○熱伝導層２とひずみ緩和層３の積層数を適宜設定することで、膜内方向の熱伝導率（膜内熱伝導率）を向上させることができると共に、面内方向における十分な熱輸送量を得ることができる。特に、熱伝導層２とひずみ緩和層３を複数回交互に繰り返して積層して多層膜構成にすることで、熱伝導層２が、第１の構成材料（グラファイト）の結晶のひずみを緩和させるような第２の構成材料からなるひずみ緩和層３の間に挟み込まれた構成になる。これにより、膜内熱伝導率を向上させることができる。
○上記割合（d / (d+t)）を、0.4以上、0.8以下の範囲内に設定して、多層膜構成にした際の膜厚構成の最適化を行うことで、熱伝導層２の歪が十分に緩和されて第１の構成材料の結晶性が向上するため、非常に薄い膜で、膜内方向に非常に高い熱伝導性を有する熱伝導膜１が得られる。
○上記割合（d / (d+t)）を、0.5以上、0.7以下の範囲内に設定して、多層膜構成にした際の膜厚構成の最適化を行うことで、膜内方向の熱伝導率（膜内熱伝導率）をさらに向上させることができる。
○熱伝導層の膜厚 d とひずみ緩和層の膜厚 t をそれぞれ、1nm 以上、20nm 以下の範囲内にすることで、第１の構成材料（例えばグラファイト）の結晶性が向上し、膜内熱伝導率を向上させることができる。
○発熱体からから発生する熱を有効に移動させることが必要とされるエレクトロニクス分野、自動車廃熱利用分野などで用いられる電子機器や半導体デバイスの放熱に有効に用いることができる。具体例として、半導体のトランジスタ下部配線層としてトランジスタの廃熱を効率的に逃がすことができる。これにより、トランジスタの熱的誤作動を防止することができる。
○省スペースが必要な携帯機器用デバイスなどの冷却に用いることができる。
○熱電素子の熱極の受熱極、放熱極に熱伝導膜１を適用し、熱電素子の薄膜化による高効率化を図ることができる。
○また、熱伝導膜１は、熱伝導性に異方性があるため、熱電素子そのものとしても利用可能である。
○この熱伝導膜１を用いることで、導体の発熱を直接外部に放出せず、目的の場所まで熱を移送して排出することができるために、省スペースで熱移送や廃熱利用等が可能な面状高熱伝導材料として用いることができる。
（応用例）
以下に、上記第１実施態様に係る熱伝導膜１を適用した応用例について説明する。
（第２実施態様）
<半導体デバイス１>
図５は本発明の第２実施態様に係る半導体デバイスの概略構成を示す断面図であり、図６は比較例として示した従来の半導体デバイスの概略構成を示す断面図である。なお、図５および図６において、同様の部位には同一の符号を付して重複した説明を省略する。
図５に示す半導体デバイスでは、半導体発光素子としてのＬＥＤ（発光ダイオード）チップ２０の活性層２１の極近傍に図１に示す熱伝導膜１が形成されている。具体的には、熱伝導膜１が、ＬＥＤチップ２０の活性層２１の極近傍にある光透過部２２の周辺部に設けられている。
ＬＥＤチップ２０の活性層２１から出射される光は光透過部２２を透過して外部へ出射される。ＬＥＤチップ２０の光出射面における、光透過部２２の周囲で、活性層２１からの出射光を妨げないような位置に、熱伝導膜１のシリコン基板（図示せず）が固定されている。この熱伝導膜１は、リング状の形態を有するもの、或いは、矩形の形態を有する複数の熱伝導膜の集合体であってもよい。
ＬＥＤチップ２０の下面側には、図示を省略したスラグおよび基板が配置されており、ＬＥＤチップ２０の側面にはスラグ２３が配置されている。また、ＬＥＤチップ２０の側面および下面にはそれぞれ、スラグ２３および下面側のスラグ（図示省略）との熱接触抵抗を低く抑えるために、ナノ粒子からなるナノ接合部２４が形成されている。また、熱伝導膜１の側面も、ナノ接合部２４を介してスラグ２３と接触している。
このような構成を有する半導体デバイスでは、ＬＥＤチップ２０の活性層２１からの熱は、矢印２５で示す熱流（経路）でナノ接合部２４を介してスラグ２３へ放熱されると共に、矢印２６で示す熱流でナノ接合部２４を介して下面側のスラグおよび基板（図示省略）へ放熱される。
一方、活性層２１からの熱は、矢印２７で示す熱流（経路）で熱伝導膜１に伝わり、熱伝導膜１によりその端部（側面）側へ移送され、ナノ接合部２４を介して矢印２８で示す熱流でスラグ２３へ放熱される。
以上のように構成された第２実施形態によれば、以下の作用効果を奏する。
活性層２１近傍（発光面近傍）の熱を熱伝導膜１により優先的に側面に移送できるため、トータルとしての放熱量が増加し、半導体デバイス温度を低減することができる。これに対して、図６に示す従来の半導体デバイスでは、矢印２６で示す熱流（経路）のように基板/スラグ側への縦方向の熱の流れ中心に放熱するため、活性層２１からの十分な排熱が行われない。
（第３実施態様）
<半導体デバイス２>
図７は本発明の第３実施態様に係る半導体デバイスの概略構成を示す断面図であり、図８は比較例として示した従来の半導体デバイスの概略構成を示す断面図である。なお、図７および図８において、同様の部位には同一の符号を付して重複した説明を省略する。
図７に示す半導体デバイスは通信用レーザモジュールとして構成されるもので、図７は通信用レーザモジュールの一部を示している。半導体発光素子としての半導体レーザダイオード３０の内部（半導体素子内部）に、図１に示す熱伝導膜１が形成されている。具体的には、熱伝導膜１が、半導体レーザダイオード３０内部における活性層３１の近傍に形成されている。図７で符号「３２」は共振器端面のうちの光出射側端面で、この光出射側端面３２から活性層３１内で発生した光が出射される。半導体レーザダイオード３０の側面には、ヒートスプレッダ（ＨＳ）３３が設けられている。熱伝導膜１の側面は、ヒートスプレッダ３３と直接に、或いは熱接触抵抗を抑えるためにナノ接合部（図示省略）を介してヒートスプレッダ３３と接触している。また、図７に示す半導体デバイスは、図示を省略したヒートシンク、ペルチェ素子などの冷却手段など、レーザモジュールの構成部品を備えている。
このような構成を有する半導体デバイスでは、半導体レーザダイオード３０の活性層３１からの熱は、矢印３４で示す熱流（経路）で、図示を省略したヒートシンク、ペルチェ素子などへ放熱される。一方、活性層３１からの熱は、熱伝導膜１に伝わり、熱伝導膜１によりその端部（側面）側へ移送され、矢印３５で示す熱流でヒートスプレッダへ放熱される。
以上のように構成された第３実施形態によれば、以下の作用効果を奏する。
活性層３１近傍の熱を熱伝導膜１により優先的に側面に移送できるため、トータルとしての放熱量が増加し、半導体デバイス温度を低減することができる。これに対して、図８に示す従来の半導体デバイスでは、矢印３４で示す熱流（経路）のように縦方向の熱の流れ中心に放熱するため、活性層３１からの十分な排熱が行われない。
（第４実施態様）
＜半導体デバイス３＞
図９は本発明の第４実施態様に係る半導体デバイスの概略構成を示す断面図であり、図１０は比較例として示した従来の半導体デバイスの概略構成を示す断面図である。なお、図９および図１０において、同様の部位には同一の符号を付して重複した説明を省略する。
図９に示す半導体デバイスは加工用レーザモジュールとして構成されるもので、図９は加工用レーザモジュールの一部を示している。この半導体デバイスは、並べて配置された複数の半導体レーザダイオード４０と、複数の半導体レーザダイオード４０からの出射光を集光する集光レンズ４１と、ヒートスプレッダ４２と、冷却手段としてのペルチェ素子４３と、複数の半導体レーザダイオード４０の各々を間に挟むように配置された複数の熱伝導膜１と、を備えている。
複数の熱伝導膜１により、複数の半導体レーザダイオード４０からの熱を移送して、ヒートスプレッダ４２側へ逃がすように構成されている。符号「４４」は、各半導体レーザダイオード４０の光出射側端面から出射された光が、集光レンズ４１により集光されて、レーザ加工されるワークに照射されるレーザ光である。
このような構成を有する半導体デバイスでは、各半導体レーザダイオード４０の活性層からの熱は、矢印４５で示す熱流（経路）でヒートスプレッダ４２へ放熱される。一方、各半導体レーザダイオード４０の活性層からの熱は、各半導体レーザダイオード４０を挟むように配置された複数の熱伝導膜１に矢印４６で示す熱流（経路）で伝わり、各熱伝導膜１によりその端部（側面）側へ移送され、矢印４７で示す熱流でヒートスプレッダ４２へ放熱される。
以上のように構成された第４実施形態によれば、以下の作用効果を奏する。
○複数の半導体レーザダイオード４０の各活性層からの熱を、各半導体レーザダイオード４０を挟むように配置された複数の熱伝導膜１により優先的に側面に移送できるため、トータルとしての放熱量が増加し、半導体デバイス温度を低減することができる。
○各半導体レーザダイオード４０の活性層からの熱は、各半導体レーザダイオード４０の両側にある熱伝導膜１を介してヒートスプレッダ４２へ放熱されるため、各半導体レーザダイオード４０の活性層とヒートスプレッダ４２の熱的な距離が非常に短くなる。これにより、並べて配置された複数の半導体レーザダイオード４０の活性層からの発熱を有効に排出することができる。
○複数の半導体レーザダイオード４０の活性層からの熱を有効に排出することができるので、各半導体レーザダイオード４０間の熱干渉による発光効率の低下を抑制することができる。
（第５実施態様）
<半導体デバイス４>
図１１は本発明の第５実施態様に係る半導体デバイスの概略構成を示す断面図、図１２は同半導体デバイスのＺ部を拡大して示した部分断面図である。図１３は比較例として示した従来の半導体デバイスの概略構成を示す断面図、図１４は同半導体デバイスのＺ部を拡大して示した部分断面図である。なお、図１１乃至図１４において、同様の部位には同一の符号を付して重複した説明を省略する。
図１１に示す半導体デバイスでは、半導体素子としての複数のシリコンチップ（Siチップ）５０からの熱を複数の熱伝導膜１により各熱伝導膜１の端部へ移送して逃がすように構成されている。この半導体デバイスでは、複数のシリコンチップ５０がパッケージ５１内部に積層して配置されており、各熱伝導膜１が、各シリコンチップ５０の上面にそれぞれ形成されている。
シリコンチップ５０は、半導体レーザダイオード、ＬＥＤ（発光ダイオード）などの半導体発光素子や、MOSFET、GaN/AlGaNヘテロ接合構造を有するHFET(HEMT)などの半導体素子を含む電子デバイスである。本実施形態では、シリコンチップ５０は、半導体レーザダイオードである。
各シリコンチップ５０および熱伝導膜１の両側には、図１１および図１２に示すように、ナノ接合部５２、ヒートシンク５３、ナノ接合部５４、および冷却器５５が順に配置されている。また、各シリコンチップ５０で発生する熱を基板５６へ放熱するための複数の貫通ポスト５７が、最上層の熱伝導膜１から基板５６まで延びている。符号「５８」ははんだボールである。
このような構成を有する半導体デバイスでは、図１２に示すように、各シリコンチップ５０の活性層５０ａで発生した熱は、矢印６１で示す熱流（経路）で複数の貫通ポスト５７に伝わり、各貫通ポスト５７により矢印６２で示す熱流（経路）で基板５６へ放熱される。一方、各シリコンチップ５０の活性層５０ａで発生した熱は、矢印６３で示す熱流（経路）で各熱伝導膜１に伝わり、各熱伝導膜１により矢印６４で示す熱流（経路）でその端部（側面）側へ移送され、さらに、矢印６５で示す熱流でナノ接合部５２を介して各ヒートシンク５３へ放熱される。各ヒートシンク５３に伝導された熱は、矢印６６で示す熱流で各ナノ接合部５４を介して各冷却器５５に伝わる。
以上のように構成された第５実施形態によれば、以下の作用効果を奏する。
各シリコンチップ５０の活性層５０ａで発生した熱は、複数の貫通ポスト５７を介して基板５６に逃げると共に、複数の熱伝導膜１を介して周辺の冷却器５５に逃げるので、全層のシリコンチップ５０の温度を下げることができる。
これに対して、図１３および図１４に示す半導体デバイスでは、各シリコンチップ５０の活性層５０ａで発生した熱は、矢印７１で示す熱流（経路）で複数の貫通ポスト５７に伝わる。各貫通ポスト５７に伝わった熱は、矢印７２で示す熱流で貫通ポスト５７を介して上面の冷却体７０（ヒートパイプ、ペルチェ素子など）側へ逃げると共に、矢印７３で示す熱流で貫通ポスト５７を介して基板５６側へ逃げる。このため、各シリコンチップ５０の活性層５０ａから各貫通ポスト５７までの熱移動と各貫通ポスト５７内での熱の流れに制約を受ける。これにより、上層にあるシリコンチップ５０と、下層にあるシリコンチップ５０のみが主に冷却されることになるので、中間にあるシリコンチップ５０の温度は上昇してしまい、全層のシリコンチップ５０の温度を下げることができない。
（第６実施態様）
<半導体デバイス５>
図１５は本発明の第６実施態様に係る半導体デバイスに組み込まれる半導体素子のトランジスタ層部分の概略構成を示す断面図である。
図１５に示す半導体デバイス８０は、図１に示す熱伝導膜１を備えた半導体デバイスであって、半導体デバイス８０のトランジスタ層９０からの熱を熱伝導膜１により熱伝導膜１の膜面内方向へ移送して逃がすように構成したものである。
具体的には、半導体デバイス８０は、シリコン（Si）基板８２と、シリコン基板８２上に形成された熱伝導膜１と、熱伝導膜１上に形成されたシリコン酸化膜（SiO2）８３と、シリコン酸化膜８３上に形成されたトランジスタ層９０と、を備える。
トランジスタ層９０は、チャネル層８１の両側とそれぞれオーミック接触するソース電極８４およびドレイン電極８５が形成されている。チャネル層８１の上下にはゲート電極８６，８７が形成されており、これらのゲート電極８６，８７の周囲はゲート絶縁膜としてのシリコン酸化膜８８で覆われている。
また、この半導体デバイス８０は、シリコン基板８２上の中央部に形成されたシリコン（Si）層８９を含んでいる。そして、この半導体デバイス８０では、熱伝導膜１が、シリコン層８９を介してシリコン基板８２と接続されるように、シリコン層８９の両側に形成されている。
以上のように構成された第６実施形態によれば、以下の作用効果を奏する。
半導体デバイス８０のトランジスタ層９０で発生した熱を、シリコン層８９を介して熱伝導膜１全体に効率的に伝えることにより、熱伝導膜１の膜面内方向へ当該発生した熱を移送して逃がすので、半導体デバイス８０のトランジスタ層９０における発熱が効率よく拡散し、トランジスタ層９０の温度を下げることができ、ゲートリーク電流等の損失を低減することができる。
（第７実施態様）
<半導体デバイス６>
図１６は本発明の第７実施態様に係る半導体デバイスに組み込まれる半導体素子のトランジスタ層部分の概略構成を示す断面図である。
図１６に示す半導体デバイス８０Ａの特徴は、熱伝導膜１がシリコン基板８２上の全面に形成されている点にある。その他の構成は、図１５に示す半導体デバイス８０と同様である。
以上のように構成された第７実施形態によれば、以下の作用効果を奏する。
半導体デバイス８０Ａのトランジスタ層９０で発生した熱を、シリコン基板８２上の全面に形成され熱伝導膜１により熱伝導膜１の膜面内方向へ移送して逃がすので、半導体デバイス８０Ａのトランジスタ層９０における発熱が効率よく拡散し、トランジスタ層９０の温度を下げることができるため、ゲートリーク電流等の損失を低減することができる。
（第８実施態様）
<半導体デバイス７>
図１７は本発明の第８実施態様に係る半導体デバイスに組み込まれる半導体素子のトランジスタ層部分の概略構成を示す断面図である。
図１７に示す半導体デバイス８０Ｂは、図１に示す熱伝導膜１を備えた半導体デバイスであって、半導体デバイス８０Ｂのトランジスタ層９８からの熱を熱伝導膜１により熱伝導膜１の膜面内方向へ移送して逃がすように構成したものである。
具体的には、半導体デバイス８０Ｂは、シリコン（Si）基板９２と、シリコン基板９２上に形成された熱伝導膜１と、熱伝導膜１上に形成されたシリコン膜９１と、トランジスタ層９８を備える。
トランジスタ層９８は、シリコン膜９１に形成されたソース電極９４およびドレイン電極９５と、ソース電極９４とドレイン電極９５間の領域のチャネル９１ａと、チャネル９１ａ上に形成されたゲート絶縁膜としてのシリコン酸化膜（SiO2）９３と、前記シリコン酸化膜９３上に形成されたゲート電極９６からなる。
また、この半導体デバイス８０Ｂは、シリコン基板９２上の中央部に形成されたシリコン（Si）層９９を含んでいる。そして、この半導体デバイス８０Ｂでは、熱伝導膜１が、シリコン層９９を介してシリコン基板９２と接続されるように、シリコン層９９の両側に形成されている。
以上のように構成された第８実施形態によれば、以下の作用効果を奏する。
半導体デバイス８０Ｂのトランジスタ層９８で発生した熱を、シリコン層９９を介して熱伝導膜１全体に効率的に伝えることにより、熱伝導膜１の膜面内方向へ当該発生した熱を移送して逃がすので、半導体デバイス８０Ｂのトランジスタ層９８の発熱が効率よく拡散し、トランジスタ層９８の温度を下げることができ、ゲートリーク電流等の損失を低減することができる。
（第９実施態様）
<半導体デバイス８>
図１８は本発明の第９実施態様に係る半導体デバイスに組み込まれる半導体素子のトランジスタ層部分の概略構成を示す断面図である。
図１８に示す半導体デバイス８０Ｃの特徴は、熱伝導膜１がシリコン基板８２上の全面に形成されている点にある。その他の構成は、図１７に示す半導体デバイス８０Ｂと同様である。
以上のように構成された第９実施形態によれば、以下の作用効果を奏する。
半導体デバイス８０Ｃのトランジスタ層９８で発生した熱を、シリコン基板９２上の全面に形成され熱伝導膜１により熱伝導膜１の膜面内方向へ移送して逃がすので、半導体デバイス８０Ｃのトランジスタ層９８における発熱が効率よく拡散し、トランジスタ層９８の温度を下げることができ、ゲートリーク電流等の損失を低減することができる。
なお、この発明は以下のように変更して具体化することもできる。
・図１に示す熱伝導膜１は、上述した各応用例に限らず、次のような電子機器にも適用可能である。
・省スペースが必要な携帯電話などの携帯用電子機器。
・限られた狭いスペース内に多数の電子部品が配置される自動車用制御機器などの電子機器。
これに限らず、本発明に係る熱伝導膜は、限られた狭いスペース内で発熱体の放熱を効率良く行う要求のある電子機器、特に、小型の電子機器に広く適用可能である。このような電子機器では、熱伝導膜１は、半導体デバイスなどの電子部品上に配置され、或いはその内部に形成される。
第１実施態様に係る熱伝導膜を示す断面図。 図２は膜厚比と膜内方向の熱伝導率の関係を示すグラフ。 図３は図２の一部拡大図。 （Ａ）乃至（Ｄ）は膜厚構成の最適化による高熱伝導化のメカニズムを示す説明図。 本発明の第２実施態様に係る半導体デバイスの概略構成を示す断面図。 比較例として示した従来の半導体デバイスの概略構成を示す断面図。 本発明の第３実施態様に係る半導体デバイスの概略構成を示す断面図。 比較例として示した従来の半導体デバイスの概略構成を示す断面図。 本発明の第４実施態様に係る半導体デバイスの概略構成を示す断面図。 比較例として示した従来の半導体デバイスの概略構成を示す断面図。 本発明の第５実施態様に係る半導体デバイスの概略構成を示す断面図。 図１１に示す半導体デバイスのＺ部を拡大して示した部分断面図。 比較例として示した従来の半導体デバイスの概略構成を示す断面図。 図１４に示す半導体デバイスのＺ部を拡大して示した部分断面図。 本発明の第６実施態様に係る半導体デバイスに組み込まれる半導体素子のトランジスタ層部分の概略構成を示す断面図。 本発明の第７実施態様に係る半導体デバイスに組み込まれる半導体素子のトランジスタ層部分の概略構成を示す断面図。 本発明の第８実施態様に係る半導体デバイスに組み込まれる半導体素子のトランジスタ層部分の概略構成を示す断面図。 本発明の第９実施態様に係る半導体デバイスに組み込まれる半導体素子のトランジスタ層部分の概略構成を示す断面図。
符号の説明
１…熱伝導膜
２…熱伝導層
３…ひずみ緩和層
４…シリコン（Si）基板
２０…ＬＥＤ（発光ダイオード）チップ
２１，３１…活性層
２２…光透過部
３０，４０…半導体レーザダイオード
４３…ペルチェ素子
５０…シリコンチップ（Siチップ）
５１…パッケージ
８０，８０Ａ，８０Ｂ，８０Ｃ…半導体デバイス
８１…チャネル層
８２…シリコン（Si）基板
８３…シリコン酸化膜（SiO2）
８８…シリコン酸化膜
８９…シリコン（Si）層
９０…トランジスタ層
９１…シリコン（Si）膜
９１ａ…チャネル
９２…シリコン（Si）基板
９３…シリコン酸化膜（SiO2）
９８…トランジスタ層
９９…シリコン（Si）層

Claims (7)

  1. 熱を膜内及び膜厚方向に伝導する第１の構成材料からなる熱伝導層と、前記熱伝導層のひずみを緩和する第２の構成材料からなるひずみ緩和層とを積層してなり、前記第１の構成材料として、グラファイトを選定し、かつ前記第２の構成材料として、アモルファスSi、アモルファスGe、アモルファスSiGe、アモルファスSiO 2 、アモルファスSiOx、アモルファスTiO 2 のいずれかを選定したことを特徴とする熱伝導膜。
  2. 前記熱伝導層と前記ひずみ緩和層を、複数回交互に繰り返して積層し、前記熱伝導層が前記ひずみ緩和層の間に挟み込まれた構成になっていることを特徴とする請求項１に記載の熱伝導膜。
  3. 前記熱伝導層と前記ひずみ緩和層を、複数回交互に繰り返して積層し、前記ひずみ緩和層が前記熱伝導層の間に挟み込まれた構成になっていることを特徴とする請求項１に記載の熱伝導膜。
  4. 前記熱伝導層の膜厚 d と、前記ひずみ緩和層の膜厚 tが、以下の関係を満たすことを特徴とする請求項１乃至３のいずれか一つに記載の熱伝導膜。
    0.4≦d / (d+t) ≦0.8
  5. 前記熱伝導膜の膜厚 d と前記ひずみ緩和層の膜厚 t がそれぞれ、1nm 以上、かつ20nm以下の範囲内にあることを特徴とする請求項１乃至４のいずれか一つに記載の熱伝導膜。
  6. 請求項１乃至５のいずれか一つに記載の前記熱伝導膜を半導体素子上に或いは半導体素子内部に形成したことを特徴とする半導体デバイス。
  7. 請求項１乃至５のいずれか一つに記載の熱伝導膜を備え、該熱伝導膜を電子部品上に或いはその内部に形成したことを特徴とする電子機器。
JP2008015463A 2007-03-28 2008-01-25 熱伝導膜、熱伝導膜を備える半導体デバイスおよび電子機器 Active JP4430112B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008015463A JP4430112B2 (ja) 2007-03-28 2008-01-25 熱伝導膜、熱伝導膜を備える半導体デバイスおよび電子機器
US12/232,470 US8475923B2 (en) 2007-03-28 2008-09-17 Heat transfer film, semiconductor device, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007085000 2007-03-28
JP2008015463A JP4430112B2 (ja) 2007-03-28 2008-01-25 熱伝導膜、熱伝導膜を備える半導体デバイスおよび電子機器

Publications (2)

Publication Number Publication Date
JP2008270724A JP2008270724A (ja) 2008-11-06
JP4430112B2 true JP4430112B2 (ja) 2010-03-10

Family

ID=40049787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008015463A Active JP4430112B2 (ja) 2007-03-28 2008-01-25 熱伝導膜、熱伝導膜を備える半導体デバイスおよび電子機器

Country Status (2)

Country Link
US (1) US8475923B2 (ja)
JP (1) JP4430112B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9030120B2 (en) * 2009-10-20 2015-05-12 Cree, Inc. Heat sinks and lamp incorporating same
US9243758B2 (en) * 2009-10-20 2016-01-26 Cree, Inc. Compact heat sinks and solid state lamp incorporating same
US9217542B2 (en) 2009-10-20 2015-12-22 Cree, Inc. Heat sinks and lamp incorporating same
KR20110085481A (ko) * 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지
WO2012030421A1 (en) * 2010-05-25 2012-03-08 Qd Vision, Inc. Devices and methods
CN102345329B (zh) * 2010-07-28 2015-04-08 四国化研(上海)有限公司 层叠体
KR200478915Y1 (ko) * 2010-09-21 2015-12-01 그라프텍 인터내셔널 홀딩스 인코포레이티드 복합물 열 스프레더
JP5943369B2 (ja) * 2011-02-09 2016-07-05 国立研究開発法人産業技術総合研究所 熱伝導積層膜部材及びその製造方法、これを用いた放熱部品及び放熱デバイス
US10030863B2 (en) 2011-04-19 2018-07-24 Cree, Inc. Heat sink structures, lighting elements and lamps incorporating same, and methods of making same
AT511605B1 (de) * 2011-12-12 2013-01-15 High Tech Coatings Gmbh Kohlenstoffbasierende beschichtung
US10378749B2 (en) 2012-02-10 2019-08-13 Ideal Industries Lighting Llc Lighting device comprising shield element, and shield element
JP6008117B2 (ja) 2012-02-15 2016-10-19 パナソニックＩｐマネジメント株式会社 グラファイト構造体およびそれを用いた電子デバイス
TW201404287A (zh) * 2012-07-09 2014-01-16 Wah Hong Ind Corp 散熱複合材料及其用途
TWI478405B (zh) * 2012-12-13 2015-03-21 Ind Tech Res Inst 熱電薄膜結構
US20140313203A1 (en) * 2013-04-19 2014-10-23 KTS Solutions, LLC Virtual Structural Staging System and Method of Use
US9826668B2 (en) * 2013-12-31 2017-11-21 Amogreentech Co., Ltd. Composite sheet and portable terminal having same
US10028418B2 (en) 2015-01-20 2018-07-17 Microsoft Technology Licensing, Llc Metal encased graphite layer heat pipe
US9791704B2 (en) 2015-01-20 2017-10-17 Microsoft Technology Licensing, Llc Bonded multi-layer graphite heat pipe
US10108017B2 (en) 2015-01-20 2018-10-23 Microsoft Technology Licensing, Llc Carbon nanoparticle infused optical mount
US10444515B2 (en) 2015-01-20 2019-10-15 Microsoft Technology Licensing, Llc Convective optical mount structure
CN105984867B (zh) * 2015-02-13 2018-03-30 柯品聿 人工石墨片及其制造方法、含人工石墨片的石墨基板堆栈结构
US9674986B2 (en) * 2015-08-03 2017-06-06 Apple Inc. Parallel heat spreader
US10312174B2 (en) * 2016-08-29 2019-06-04 Apple Inc. Thermal management system
US10903618B2 (en) * 2019-03-20 2021-01-26 Chroma Ate Inc. Fixture assembly for testing edge-emitting laser diodes and testing apparatus having the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2726141B2 (ja) * 1990-06-05 1998-03-11 三菱電機株式会社 半導体装置およびその製造方法
US5296310A (en) * 1992-02-14 1994-03-22 Materials Science Corporation High conductivity hydrid material for thermal management
US5241131A (en) * 1992-04-14 1993-08-31 International Business Machines Corporation Erosion/corrosion resistant diaphragm
US5672054A (en) * 1995-12-07 1997-09-30 Carrier Corporation Rotary compressor with reduced lubrication sensitivity
JPH10247708A (ja) 1997-03-04 1998-09-14 Akutoronikusu Kk 面間伝熱プレート
DE10005614A1 (de) * 2000-02-09 2001-08-16 Hauzer Techno Coating Europ B Verfahren zur Herstellung von Beschichtungen sowie Gegenstand
JP2001315246A (ja) 2000-05-10 2001-11-13 Toyo Tanso Kk 積層体
JP3995900B2 (ja) 2001-04-25 2007-10-24 株式会社神戸製鋼所 ダイヤモンドライクカーボン多層膜
JP2003168882A (ja) 2001-11-30 2003-06-13 Sony Corp 熱伝導性シート
US6770321B2 (en) * 2002-01-25 2004-08-03 Afg Industries, Inc. Method of making transparent articles utilizing protective layers for optical coatings
JP4550613B2 (ja) * 2005-02-21 2010-09-22 古河電気工業株式会社 異方熱伝導材料

Also Published As

Publication number Publication date
JP2008270724A (ja) 2008-11-06
US20090190312A1 (en) 2009-07-30
US8475923B2 (en) 2013-07-02

Similar Documents

Publication Publication Date Title
JP4430112B2 (ja) 熱伝導膜、熱伝導膜を備える半導体デバイスおよび電子機器
Bar-Cohen et al. Near-junction thermal management for wide bandgap devices
US10149413B1 (en) Integrated thermal management assembly for gate drivers and power components
US20100187680A1 (en) Heat radiator
US7813135B2 (en) Semiconductor device
US20100085713A1 (en) Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits
Choi et al. A perspective on the electro-thermal co-design of ultra-wide bandgap lateral devices
US8294272B2 (en) Power module
US20090008770A1 (en) Heat dissipation plate and semiconductor device
JP5534067B1 (ja) 電子部品、および電子部品冷却方法
CN107112300A (zh) 冷却组件
TW415053B (en) Semiconductor device and method for manufacturing same
JP5904006B2 (ja) 半導体装置
JPWO2020105075A1 (ja) 半導体装置
JP4833827B2 (ja) 異方性冷却素子およびこれを備えたペルチェモジュール、発光ダイオード素子、半導体レーザ素子
Jeon et al. Suppression of self-heating in nanoscale interfaces using h-BN based anisotropic heat diffuser
JP2009200258A (ja) 半導体モジュール
JP2010245158A (ja) 冷却器
JPWO2017130370A1 (ja) 半導体装置
WO2018146816A1 (ja) 電子機器
JP4550613B2 (ja) 異方熱伝導材料
EP2272093A2 (en) Reliability improvement in a compound semiconductor mmic
JP2016134601A (ja) 半導体装置
JP2008262974A (ja) 半導体装置
JP7261602B2 (ja) 半導体装置及び電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4430112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350