Nothing Special   »   [go: up one dir, main page]

JP2006128626A - 窒化物系半導体装置及びその製造方法 - Google Patents

窒化物系半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006128626A
JP2006128626A JP2005238226A JP2005238226A JP2006128626A JP 2006128626 A JP2006128626 A JP 2006128626A JP 2005238226 A JP2005238226 A JP 2005238226A JP 2005238226 A JP2005238226 A JP 2005238226A JP 2006128626 A JP2006128626 A JP 2006128626A
Authority
JP
Japan
Prior art keywords
layer
gan
gan layer
semiconductor device
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005238226A
Other languages
English (en)
Other versions
JP4335187B2 (ja
Inventor
Jae-Hoon Lee
哉 勲 李
Jung Hee Lee
正 熙 李
Hyun Ick Cho
現 益 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2006128626A publication Critical patent/JP2006128626A/ja
Application granted granted Critical
Publication of JP4335187B2 publication Critical patent/JP4335187B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】より単純な工程によりシリコン基板上にＧａＮ層を容易に形成し、且つクラックの発生を充分に抑制することが可能な窒化物系半導体装置の製造方法及びこれによる窒化物系半導体装置を開示する。
【解決手段】本発明による窒化物系半導体装置の製造方法は、基板上に高温ＡｌＮ単結晶層を成長させる段階と、上記ＡｌＮ単結晶層上に３００ Ｔｏｒｒ以上である第１圧力において支配的な成長方向が側方向になるよう第１Ｖ／III比で第１ＧａＮ層を成長させる段階と、上記第１窒化物層上に上記第１圧力より低い第２圧力において上記第１Ｖ／III比より低い第２Ｖ／III比で第２ＧａＮ層を成長させる段階とを含む。
【選択図】図２

Description

本発明は窒化物系半導体装置及びその製造方法に関する。より詳しくは、シリコン基板上に形成されたＧａＮ層を具備する窒化物系半導体装置及びその製造方法に関する。
最近、ガリウム窒化物系半導体（Gallium nitride‐based semiconductor）が短波長帯域の光電子素子及び高性能の電子素子応用に適した材料として注目されている。ガリウム窒化物（ＧａＮ）を基にしたIII族‐窒化物系化合物半導体から製造される青色及び緑色発光ダイオードは１９９０年代後半商用化に成功した。
また、白色発光ダイオードもＧａＮ系化合物半導体から製造されるが、最近商用化に成功し、その需要が急増している。こうした窒化物系半導体発光素子を製造するためには高品質の窒化物系単結晶成長を成長させる技術が必需である。しかし、窒化物系単結晶の格子定数及び熱膨張係数と整合する窒化物系単結晶成長用基板が普遍化されていないといった問題がある。
通常、窒化物系単結晶は、サファイア（Ａｌ２Ｏ３）基板またはシリコンカーバイド（ＳｉＣ）基板などの異種基板上に有機金属ＣＶＤ（Metal Organic Chemical Vapor Deposition:MOCVD）法、水素化物ＶＰＥ（Hydride Vapor Phase Epitaxy:HVPE）法などの気相成長法、または分子ビームエピタキシ（Molecular Beam Epitaxy:MBE）法により成長させる。しかし、単結晶サファイア基板やＳｉＣ基板は基板が高価で、且つその寸法も２インチまたは３インチ程度と大変制限されているので、量産に適さないといった問題がある。
一方、シリコン基板上にＧａＮ膜を成長させると、大口径の基板製造が可能なことから製造費用の節減が図れ、従来のシリコン素子の製造方法と製造装備が利用可能で、シリコン（Ｓｉ）基板上におけるＧａＮ系素子のモノリチック集積が可能なのでシリコン素子とＧａＮ系素子を複合化することが可能になる。したがって、当技術分野においては発光素子以外の半導体産業において基板として最も普遍的に使用されるＳｉ基板を使用することが要される。
しかし、Ｓｉ基板とＧａＮ単結晶同士の格子定数差による格子不整合によりＳｉ基板上に単結晶ＧａＮ層を直接成長させることが困難である。また、ＧａＮの熱膨張係数はＳｉの熱膨張係数に比して約３５％程度差を有するので、シリコン基板上に直接ＧａＮ膜を成長させた後常温に冷却するとＧａＮ膜の残留応力によりクラック（cracks）が発生する。その他にも、シリコン基板表面においてはガリウムの濡れ性（wettability）が悪く、且つＧａＮはシリコン窒化物（Ｓｉ３Ｎ４）に比して熱力学的に安定しないので、シリコン基板上に直接ＧａＮ膜を成長させると露出したシリコン基板表面上に非晶質のＳｉ３Ｎ４膜が形成されかねない。
これを解決する方案として、Ｓｉ基板上に低温ＡｌＮバッファ層を形成した後ＧａＮエピタキシャル層を形成するか、Ｓｉ基板上に低温ＡｌＮバッファ層及びＡｌＧａＮ／ＧａＮの多層が組み合わされたバッファ構造を形成した後、その上にＧａＮエピタキシャル層を形成している。しかし、こうした方法によりＧａＮ層を形成しても格子不整合（lattice mismatch）の問題を根本的に改善することができず、上記バッファ層またはバッファ構造上にＧａＮエピタキシャル層を容易に成長させ難く、クラック発生の問題点を抱えている。とりわけ、低温ＡｌＮバッファ層上に直接ＧａＮ層を形成する場合には、２次元でない３次元で結晶が成長するので島成長（island growth）が発生し、表面粗さ（surface roughness）が不良になりキャリア移動度が低下しかねない。
図１はＳｉ基板上にＧａＮ層が形成されている従来の窒化物系半導体装置の断面図を示す。図１に示したＳｉ基板を使用する従来の窒化物系半導体装置は、（１１１）方向のＳｉ基板（１１） 上に５００ないし７００℃の温度において低温ＡｌＮバッファ層（１２）を通常の方法により蒸着した後、多層構造のＡｌＧａＮ／ＧａＮ中間層（１３）を形成し、その上にアンドープされた（undoped）ＧａＮ層（１４）を成長させ製造される。この低温ＡｌＮバッファ層（１２）及びＡｌＧａＮ／ＧａＮ中間層（１３）は下部のＳｉ基板（１１）と上部のＧａＮ層（１４）との格子不整合を減少させるバッファ構造となる。
しかし、ＳｉとＧａＮとの格子不整合は約２０％程と大変高いので、上記のようなバッファ構造を形成させても格子不整合によるクラックの発生は未だ残り多層構造のＡｌＧａＮ／ＧａＮ中間層（１３）を形成しなければならない煩わしさを伴う。したがって、より単純な工程により良質のＧａＮ層をＳｉ基板上に形成させる方法が要される。
本発明は上記問題点を解決するためのもので、その目的はより単純な工程によりシリコン基板上にＧａＮ層を容易に形成し、且つクラックの発生を充分に抑制することが可能な窒化物系半導体装置の製造方法を提供することである。
さらに、本発明はクラックがほぼ無く平坦な表面を有する良質のＧａＮ層を有する窒化物系半導体装置を提供することである。
上述した技術的課題を成し遂げるために、本発明による窒化物系半導体装置の製造方法は、基板上に高温ＡｌＮ単結晶層を成長させる段階と、上記ＡｌＮ単結晶層上に３００Ｔｏｒｒ以上である第１圧力において支配的な成長方向が側方向になるよう第１ Ｖ／III比で第１ＧａＮ層を成長させる段階と、上記第１ＧａＮ層上に上記第１圧力より低い第２圧力において上記第１Ｖ／III比より低い第２Ｖ／III比で第２ＧａＮ層を成長させる段階とを含む。この場合、上記基板はシリコン基板であり得る。
好ましくは、上記高温ＡｌＮ単結晶層は２００ないし１０００Åの厚さに成長させる。さらに、上記ＡｌＮ単結晶層は、１０５０ないし１２００℃の温度において成長させることが好ましい。上記第１ＧａＮ層を成長させる段階及び第２ＧａＮ層を成長させる段階は、上記ＡｌＮ単結晶層の成長温度とほぼ同一な温度において行うことが好ましい。
上記第１ＧａＮ層を成長させる段階において上記第１圧力は３００ないし７６０Ｔｏｒｒの範囲であることが好ましい。また、上記第１ＧａＮ層を成長させる段階は、上記ＡｌＮ単結晶層上に少なくとも１００００のＶ／III比で２次元成長のためのＧａＮ核生成シード層を形成する段階と、上記ＧａＮ核生成シード層を利用して少なくとも６０００のＶ／III比で第１ＧａＮ層を形成する段階を含むことが可能である。そうする場合、上記ＧａＮ核生成シード層を形成するためのＶ／III比は１００００ないし１５００００で、上記第１ＧａＮ層を形成するためのＶ／III比は６０００ないし１２０００であることが好ましい。さらに、上記核生成シードを形成するためのＶ／III比は上記第１ＧａＮ層を形成するためのＶ／III比より高いことが可能である。
好ましくは、上記第２ＧａＮ層を成長させる段階において上記第２圧力は１００Ｔｏｒｒ以下で、上記第２Ｖ／III比は３０００以下である。さらに好ましくは、上記第２圧力は１０ないし５０Ｔｏｒｒで、上記第２Ｖ／III比は８００ないし３０００である。
上記窒化物系半導体装置の製造方法によると、上記第１ＧａＮ層の結晶欠陥密度は１０９cm-３以下に抑え、上記第２ＧａＮ層の結晶欠陥密度は１０８cm-３以下に抑えることが可能になる。これにより、上記窒化物系半導体装置の製造方法を利用して窒化物系発光ダイオードなどの窒化物系半導体光素子を高品質に製造することが可能である。
本発明の他技術的課題を成し遂げるために、本発明による窒化物系半導体装置は、基板上に形成された高温ＡｌＮ単結晶層と、上記高温ＡｌＮ単結晶層上に形成されたＧａＮ核生成シード層と、上記ＧａＮ核生成シード層上に支配的に側方向に成長し結晶欠陥密度が１０９cm-３以下である第１ＧａＮ層と、上記第１ＧａＮ層上に支配的に側方向に成長し結晶欠陥密度が１０８cm-３以下である第２ＧａＮ層とを含む。この場合、上記基板はシリコン基板であり得る。好ましくは、上記高温ＡｌＮ単結晶層の厚さは２００ないし１０００Åである。
本発明は、Ｓｉ基板上に１０５０℃以上の高温において成長させたＡｌＮ単結晶層上において、Ｖ／III比と圧力を調節してクラックがほぼ無く平坦な表面を有するＧａＮ単結晶薄膜を成長させる方案を提供する。そのために、Ｓｉ基板上の高温ＡｌＮ単結晶層上に高いＶ／III比と高い圧力でＧａＮシード層を形成した後、高いＶ／III比と高い圧力でＧａＮ層を形成させる。その後、２次元成長をより促進させるために低いＶ／III比と低い圧力でＧａＮ層を形成し、良質のＧａＮ単結晶薄膜を容易に得る。
本発明によれば、Ｓｉ基板上に表面粗さの優れた良質のＧａＮ層を形成し、且つクラックの発生を効果的に抑制することが可能になる。また、良質のＧａＮ層をＳｉ基板上に容易に成長することが可能で、大口径のＳｉ基板を利用して節減された費用で窒化物系発光素子などの窒化物系電子素子を高い生産性で製造することが可能になる。また、多層構造のＡｌＧａＮ／ＧａＮ中間層を形成する必要が無いので、製造工程がより単純になる。
以下、添付の図を参照に本発明の実施形態を説明する。しかし、本発明の実施形態は様々な他形態に変形可能で、本発明の範囲が以下説明する実施形態に限定されるわけではない。本発明の実施形態は当業界において平均的な知識を有する者に対し本発明をより完全に説明するため提供するものである。したがって、図面における要素の形状及び寸法などはより明確な説明のために誇張されることもあり、図面上の同一符合で表示される要素は同一要素である。
図２は本発明の一実施形態による窒化物系半導体装置の断面構造を概略的に示した図である。図３によると、（１１１）方向のＳｉ基板（１０１）の表面上に１０５０℃以上の高温において成長させた高温ＡｌＮ単結晶層（１０２）が形成されている。その上には２次元成長のためのＧａＮ核形成シード層（１０３）、６０００以上の高Ｖ／III比と３００Ｔｏｒｒ以上の高圧力において２次元に成長させた第１ＧａＮ層（１０４）及び３０００以下の低Ｖ／III比と１００Ｔｏｒｒ以下の低圧力において２次元に成長させた第２ＧａＮ層（１０５）が順次に積層されている。上記高温ＡｌＮ単結晶層（１０２）は１０５０℃以上の高温において成長させた層で約２００ないし１０００Åの厚さを有することが好ましい。
上記第１ＧａＮ層は支配的に側方向に（laterally）成長した層であり結晶欠陥密度が１０９cm-３以下である。さらに、上記第２ＧａＮ層も側方向に成長して形成されたもので、結晶欠陥密度が１０８cm-３以下であり、その上部表面は大変平坦で少数のクラックしか無い。これはＧａＮ核形成シード層（１０３）から続けてＧａＮが側方向に２次元成長して第１ＧａＮ層（１０４）を形成することにより、ＳｉとＧａＮとの格子不整合を大きく和らげ、側方向の成長がＧａＮ層表面の粗さを大幅に改善させるからである。即ち、上記第１ＧａＮ層（１０４）は、まるでＳｉとＧａＮとの格子不整合を和らげるスポンジのような役目を果たすのである。したがって、上部に形成された第２ＧａＮ層（１０５）はクラックがほぼ無い良質のＧａＮ単結晶層を形成する。こうしたＧａＮ核形成シード層（１０３）と第１及び第２ＧａＮ層（１０４、１０５）を形成するためには、Ｖ／III比と圧力とが重要な要素として働くことが実験から確認された。
ここで、Ｖ／III比とは、ＧａＮ層の形成時使用されるＧａ（III族）ソースガスであるＴＭＧ（trimethylgalium）ガスとＮ（Ｖ族）ソースガスであるＮＨ３ガスの流量比のことで、ＧａＮ層形成のために反応チェンバーに供給されるＴＭＧガス流量に対するＮＨ３ガス流量の比を示す（この際、各ソースガスの流量はμｍｏｌ／ｍｉｎを使用）。したがって、Ｖ／III比が高いとは（ＮＨ３ガス流量に比して）ＴＭＧガス流量の占める比率が少ないことを意味する。
次に、図３（ａ）ないし図３（ｄ）及び図４を参照に本発明の一実施形態による窒化物系半導体装置の製造方法について説明する。
図３（ａ）ないし図３（ｄ）は本発明による窒化物系半導体装置の製造方法を説明するための断面図で、図４は本発明による窒化物系半導体装置を製造する方法を示した工程フロー図である。
図３（ａ）に示したように、先ず（１１１）方向の上面を有するＳｉ基板（１０１）を反応チェンバー内に配置した後（図４のＳ１段階）、シリコン基板上に約１０５０℃以上の温度において高温ＡｌＮ単結晶層（１０２）を形成する（図４のＳ２段階）。この際、高温ＡｌＮ単結晶層（１０２）の成長温度は大変重要な要素であるが、従来の低温ＡｌＮバッファ層を形成する場合とは異なって１０５０℃以上の温度を利用する。好ましくは、高温ＡｌＮ単結晶層（１０２）は１０５０℃以上１２００℃以下の温度において成長させ、より好ましくは１１００以上１２００℃以下の温度において成長させる。このように成長させた高温ＡｌＮ単結晶層（１０２）は図５に示したように高い結晶性を示す。
図５は相違する成長温度において形成されたＡｌＮ層のＸＲＤ（Ｘ線回折）実験結果を示したグラフである。図５に示したグラフには、７００℃、１０５０℃及び１１００℃において各々成長させたＡｌＮ層に対するＸＲＤ実験結果が示してある。図５によると、７００℃において成長したＡｌＮ層には非晶質及び多結晶形態の様々なピークが観察される。これに比して１０５０℃及び１１００℃において成長したＡｌＮ層にはより高い結晶性が現れ、温度が上昇するほどＡｌＮ層が単結晶化していく。本発明においては１０５０℃以上の温度において成長させた高温ＡｌＮ単結晶層を利用する。
次いで、図３（ｂ）に示したように、上記高温ＡｌＮ単結晶層（１０２）上にＧａＮ核形成シード層（１０３）を形成する（図４のＳ３段階）。即ち、１００００以上の高いＶ／III比と３００Ｔｏｒｒ以上の高い圧力でＴＭＧガスとＮＨ３ガスを反応チェンバーに供給し、２次元成長のためのＧａＮ核形成シード層（１０３）を形成させる。この際、ＧａＮ核形成シード層（１０３）形成時の温度は１０５０ないし１１００℃を維持することが好ましい。ＧａＮ核形成シード層（１０３）には２次元成長のための核形成シード（nucleation seed）が形成され、不均一に分布している。このＧａＮ核形成シード層（１０３）は後続するＧａＮ層成長が２次元成長になる根源となる。こうしたＧａＮ核形成シード層（１０３）の形成にはＶ／III比と圧力とが重要な要素として作用する。
その後、図３（ｃ）に示したように、６０００以上の高いＶ／III比と３００Ｔｏｒｒ以上の高い圧力でＧａＮを成長させ、第１ＧａＮ層（１０４）を形成する（図４のＳ４段階）。ＧａＮ核形成シード層（１０３）から上記のように高いＶ／III比と高い圧力下でＧａＮを成長させると、側方向の成長（lateral growth）が支配的な２次元成長となる。この際、第１ＧａＮ層（１０４）を形成するための成長温度は１０５０ないし１１００℃が好ましく、とりわけ１０００ないし１１００℃であることがより好ましい。
このように第１ＧａＮ層（１０３）の成長が側方向への成長が支配的な２次元成長となると、ＳｉとＧａＮとの格子不整合によるクラックや欠陥発生が大変少なくなる。とりわけ、第１ＧａＮ層（１０４）の結晶欠陥密度は１０９cm-３以下程となる。これは高温ＡｌＮ単結晶層（１０２）上においてＧａＮ核形成シード層（１０３）から２次元的に成長する第１ＧａＮ層（１０４）が格子不整合や熱膨張係数の差によるストレスを吸収する役目を果たすためと考えられる。第１ＧａＮ層（１０４）の成長時与えられる高い圧力と高いＶ／III比のために上記第１ＧａＮ層の成長速度は大変低い。
次に、１００Ｔｏｒｒ以下の低い圧力と３０００以下の低いＶ／III比でＧａＮ層を形成し、ＧａＮ層の２次元成長をより促進する。こうして図３（ｄ）に示したように、第２ＧａＮ層（１０５）が形成される（図４のＳ５段階）。一旦、以前段階（S４段階）において十分な２次元成長が形成されたので、Ｖ／III比を３０００以下に下げＧａＮ層を成長させても続けて２次元成長が形成されることになる。とりわけ、第２ＧａＮ層（１０５）の成長時Ｖ／III比を下げ充分なＴＭＧガスを供給し１００Ｔｏｒｒ以下の低い圧力条件を利用するので、第２ＧａＮ層（１０５）の成長速度は高くなり、２次元成長が大変促進される。
これにより、最終的に形成された上記第２ＧａＮ層（１０５）にはＳｉとＧａＮとの格子不整合や熱膨張係数の差によるクラックなどがほぼ見られない。とりわけ、第２ＧａＮ層（１０５）の結晶欠陥密度は１０８cm-３以下となる。さらに、上記第２ＧａＮ層（１０５）は大変優れた表面粗さの平坦な表面を有する。したがって、このように形成された第２ＧａＮ層（１０５）を利用すると、ＧａＮ系発光ダイオードなどの窒化物系半導体光素子を高品質に製造し得るばかりでなく、シリコン基板を使用するので生産性が向上し他シリコン系素子とのモノリチック集積が可能になる。
本発明による窒化物系半導体装置の特性向上をより具体的に確認するために、本発明の一実施例により窒化物系半導体サンプルを形成し、下記比較例により窒化物系半導体サンプルを形成した。上記サンプルを形成する間に各層をＳＥＭ写真で分析した。
実施例：
先ず、Ｓｉ（１１１）基板を反応チェンバーに入れた後、約１１００℃の高温において上記基板上に高温ＡｌＮ単結晶層を形成した。その後、約１０５０℃の温度と約３００ Ｔｏｒｒの圧力で約３０μｍｏｌ／ｍｉｎの流量のＴＭＧガスと約４０１７８０ μｍｏｌ／ｍｉｎの流量のＮＨ３ガスとを反応チェンバーに供給して、約１３３９０の高いＶ／III比でＧａＮ核形成シード層を形成させた。
図６は上記形成されたＧａＮ核形成シード層の表面を示したＳＥＭ写真である。図６に示したように、ＧａＮシード層の表面には不均一に組立型で分布している核形成シード（nucleation seed）が見られる。この核形成シードは後続の成長において２次元成長に導く重要な要因となる。
その後、続けて上記ＧａＮシード層形成時のＮＨ３ガス流量及びＴＭＧガス流量と同一なＮＨ３ガス流量及びＴＭGガス流量で約１３３９０のＶ／III比を維持しながら約１０５０℃の温度において約３０分間ＧａＮ層を成長させた。これにより、上記ＧａＮ核形成シード層から側方向成長が支配的な２次元成長が行われ第１ＧａＮ層が形成された。図７（ａ）及び図７（ｂ）は上記のように形成された第１ＧａＮ層の表面及び断面を示したＳＥＭ写真である。図７（ａ）及び図７（ｂ）に示したように、第１ＧａＮ層は平面方向（側方向）に広がった形態を有し、断面のモーフォロジーも大変均一な状態を見せている。しかし、未だ表面上に段差が存在し、表面上に段差が現れない程に２次元成長が完全に果たされたものではない。
その後、反応チェンバーに供給されるＮＨ３ガス流量を約４０１７８０μｍｏｌ／ｍｉｎに維持しながらＴＭＧガス流量を約１７０μｍｏｌ／ｍｉｎに増加させることによりＶ／III比を約２３６０に減少し、圧力を従前の３００Ｔｏｒｒから５０Ｔｏｒｒに減少してＧａＮ層を成長させた。この際、成長温度は約１０５０℃を維持し続けた。これにより、ＧａＮの２次元成長が促されクラックがほぼ無く平坦な表面を有する第２ＧａＮ層を得た。図８は上記第２ＧａＮ層の表面を示すＳＥＭ写真である。図８に示したように、表面上にはほぼ段差が無く表面が大変平坦である。さらに、上記第２ＧａＮ層においてはクラックがほぼ見られなかった。
比較例：
高温ＡｌＮ単結晶層上にＧａＮ層を形成する際Ｖ／III比がＧａＮ層の成長様態に及ぼす影響を調べるため、下記のようにＳｉ基板上に高温ＡｌＮ単結晶層とＧａＮ層を含む半導体サンプルを製造した。
先ず、上記実施例と同様に、Ｓｉ（１１１）基板上に高温ＡｌＮ単結晶層を形成した。その後、（上記実施例とは異なり）約１７０μｍｏｌ／ｍｉｎの流量のＴＭＧガスと約４０１７８０μｍｏｌ／ｍｉｎの流量のＮＨ３ガスとを反応チェンバーに供給し、約２３６０の低いＶ／III比で３００Ｔｏｒｒの圧力と１０５０℃の温度において上記高温ＡｌＮ単結晶層上にＧａＮ層を形成させた。図９はこのように形成されたＧａＮ層の表面及び断面を示したＳＥＭ写真である。図９から分かるように、比較例の場合は、高温ＡｌＮ単結晶層上に図６のＳＥＭ写真に示したようにＧａＮ核形成シード層が見られない。
その後、続けて３００Ｔｏｒｒの圧力、１０５０℃の温度及び約２３６０のＶ／III比を維持しながら約３０分間ＧａＮ層を成長させた。図１０（ａ）及び１０（ｂ）はこのように成長させたＧａＮ層の表面及び断面を示したＳＥＭ写真である。図１０（ａ）及び図１０（ｂ）から分かるように、成長したＧａＮ層は山状の表面モーフォロジーを現している。これはＧａＮ層が３次元に成長したからである。即ち、比較例の場合は、上記実施例と異なりＧａＮ層が２次元に成長せず３次元に成長した。
その後、圧力を３００Ｔｏｒｒから５０Ｔｏｒｒに下げ、Ｖ／III比及び温度などの他工程条件はそのまま維持しながらＧａＮ層を成長させ続けた。このように、低い圧力に変更しても２次元成長は起こらずに続けて３次元にのみ成長した。図８は上記のように圧力を下げて成長させ得たＧａＮ層の表面を示したＳＥＭ写真である。図８に示したように、３次元成長のため表面は大変粗く見える。このように３次元成長したＧａＮ層はＳｉとＧａＮとの格子不整合によるストレスに大変弱く、クラックが発生し易くなる。
本発明は上述した実施形態及び添付の図に限定されるわけではなく、添付の請求範囲によって限定される。また、本発明は請求範囲に記載された本発明の技術的思想を外れない範囲内において多様な形態の置換、変形及び変更が可能であることは当技術分野において通常の知識を有する者には自明である。
従来の窒化物系半導体装置の断面図である。 本発明による窒化物系半導体装置の断面図である。 （ａ）ないし（ｄ）は本発明による窒化物系半導体装置の製造方法を説明するための断面図である。 本発明による窒化物系半導体装置を製造する方法を示した工程フロー図である。 相違する成長温度を有するＡｌＮ層のＸ線回折実験結果を示したグラフである。 本発明の一実施例により形成されたＧａＮ核形成シード層の表面を示したＳＥＭ写真である。 （ａ）及び（ｂ）は各々本発明の一実施例により形成された第１ＧａＮ層の表面及び断面を示したＳＥＭ写真である。 本発明の一実施例により形成された第２ＧａＮ層の表面を示したＳＥＭ写真である。 図６に示した層と比較されるもので、比較例により形成されたＧａＮ層の表面を示したＳＥＭ写真である。 （ａ）及び（ｂ）は各々図７（ａ）及び図７（ｂ）に示した層と比較されるもので、比較例により形成されたＧａＮ層の表面及び断面を示したＳＥＭ写真である。 図８に示したＧａＮ層と比較されるもので、比較例により形成されたＧａＮ層の表面を示したＳＥＭ写真である。
符号の説明
１０１ シリコン基板
１０２ 高温ＡｌＮ単結晶層
１０３ ＧａＮ核形成シード層
１０４ 第１ＧａＮ層
１０５ 第２ＧａＮ層

Claims (16)

  1. 基板上に高温ＡｌＮ単結晶層を成長させる段階と、
    上記ＡｌＮ単結晶層上に３００Ｔｏｒｒ以上である第１圧力において支配的な成長方向が側方向になるよう第１Ｖ／III比で第１ＧａＮ層を成長させる段階と、
    上記第１ＧａＮ層上に上記第１圧力より低い第２圧力において上記第１Ｖ／III比より低い第２Ｖ／III比で第２ＧａＮ層を成長させる段階とを含む窒化物系半導体装置の製造方法。
  2. 上記高温ＡｌＮ単結晶層の厚さは２００ないし１０００Åである請求項１に記載の窒化物系半導体装置の製造方法。
  3. 上記高温ＡｌＮ単結晶層を成長させる段階は、１０５０ないし１２００℃の温度において行われる請求項１に記載の窒化物系半導体装置の製造方法。
  4. 上記第１ＧａＮ層を成長させる段階及び第２ＧａＮ層を成長させる段階は、上記ＡｌＮ単結晶層の成長温度とほぼ同一な温度において行われる請求項３に記載の窒化物系半導体装置の製造方法。
  5. 上記第１圧力は３００ないし７６０Ｔｏｒｒで、
    上記第１ＧａＮ層を成長させる段階は、
    上記ＡｌＮ単結晶層上に少なくとも１００００のＶ／III比で２次元成長のためのＧａＮ核生成シード層を形成する段階と、上記ＧａＮ核生成シード層を利用して少なくとも６０００のＶ／III比で第１ＧａＮ層を形成する段階を含む請求項１に記載の窒化物系半導体装置の製造方法。
  6. 上記ＧａＮ核生成シード層を形成するためのＶ／III比は１００００ないし１５００００で、上記第１ＧａＮ層を形成するためのＶ／III比は６０００ないし１２０００である請求項５に記載の窒化物系半導体装置の製造方法。
  7. 上記核生成シードを形成するためのＶ／III比は上記第１ＧａＮ層を形成するためのＶ／III比より高い請求項６に記載の窒化物系半導体装置の製造方法。
  8. 上記第２圧力は１００Ｔｏｒｒ以下で、上記第２Ｖ／III比は３０００以下である請求項１に記載の窒化物系半導体装置の製造方法。
  9. 上記第２圧力は１０ないし５０Ｔｏｒｒで、上記第２Ｖ／III比は８００ないし３０００である請求項８に記載の窒化物系半導体装置の製造方法。
  10. 上記第１ＧａＮ層の結晶欠陥密度は１０９cm-３以下である請求項１に記載の窒化物系半導体装置の製造方法。
  11. 上記第２ＧａＮ層の結晶欠陥密度は１０８cm-３以下である請求項１に記載の窒化物系半導体装置の製造方法。
  12. 上記基板はシリコン基板である請求項１に記載の窒化物系半導体装置の製造方法。
  13. 請求項１ないし１２のいずれか一項に記載の窒化物系半導体装置の製造方法を利用して製造された窒化物半導体光素子。
  14. 基板上に形成された高温ＡｌＮ単結晶層と、
    上記高温ＡｌＮ単結晶層上に形成されたＧａＮ核生成シード層と、
    上記ＧａＮ核生成シード層上に支配的に側方向に成長し、結晶欠陥密度が１０９cm-３以下である第１ＧａＮ層と、
    上記第１ＧａＮ層上に支配的に側方向に成長し、結晶欠陥密度が１０８cm-３以下である第２ＧａＮ層とを含む窒化物系半導体装置。
  15. 上記高温ＡｌＮ単結晶層の厚さは２００ないし１０００Åである請求項１４に記載の窒化物系半導体装置。
  16. 上記基板はシリコン基板である請求項１４に記載の窒化物系半導体装置。
JP2005238226A 2004-10-29 2005-08-19 窒化物系半導体装置の製造方法 Active JP4335187B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087201A KR100674829B1 (ko) 2004-10-29 2004-10-29 질화물계 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2006128626A true JP2006128626A (ja) 2006-05-18
JP4335187B2 JP4335187B2 (ja) 2009-09-30

Family

ID=36260849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005238226A Active JP4335187B2 (ja) 2004-10-29 2005-08-19 窒化物系半導体装置の製造方法

Country Status (3)

Country Link
US (2) US7319064B2 (ja)
JP (1) JP4335187B2 (ja)
KR (1) KR100674829B1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096331A (ja) * 2005-09-27 2007-04-12 Philips Lumileds Lightng Co Llc Ｉｉｉ−ｖ族発光デバイスを成長させるための基板
JP2008053594A (ja) * 2006-08-28 2008-03-06 Sharp Corp 窒化物半導体層の形成方法
JP2009239038A (ja) * 2008-03-27 2009-10-15 Stanley Electric Co Ltd 半導体素子およびその製造方法
US7691651B2 (en) 2005-06-10 2010-04-06 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing nitride-based semiconductor device
JP2010123800A (ja) * 2008-11-20 2010-06-03 Sanken Electric Co Ltd 半導体ウェハ、半導体装置、半導体ウェハ製造方法及び半導体装置製造方法
JP2010232364A (ja) * 2009-03-26 2010-10-14 Tokuyama Corp Ｉｉｉ族窒化物積層体、その製造方法およびｉｉｉ族窒化物半導体素子
JP2012248723A (ja) * 2011-05-30 2012-12-13 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2013187551A (ja) * 2013-04-09 2013-09-19 Toshiba Corp 窒化物半導体層の製造方法
US9349590B2 (en) 2012-03-08 2016-05-24 Kabushiki Kaisha Toshiba Method for manufacturing nitride semiconductor layer
JP2016167554A (ja) * 2015-03-10 2016-09-15 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP2016199436A (ja) * 2015-04-10 2016-12-01 株式会社ニューフレアテクノロジー 気相成長方法
WO2024127513A1 (ja) * 2022-12-13 2024-06-20 日本碍子株式会社 Ｉｉｉ族元素窒化物基板およびｉｉｉ族元素窒化物基板の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
KR100843474B1 (ko) 2006-12-21 2008-07-03 삼성전기주식회사 Ⅲ족 질화물 단결정 성장방법 및 이를 이용하여 제조된질화물 단결정
KR100945438B1 (ko) * 2008-01-10 2010-03-05 주식회사루미지엔테크 반도체 기판과 이의 제조 방법 및 반도체 소자
CN101847673A (zh) * 2009-03-27 2010-09-29 大连美明外延片科技有限公司 一种氮化镓基led外延片及其生长方法
KR101135950B1 (ko) * 2009-11-23 2012-04-18 전자부품연구원 반도체 소자 및 그 제조 방법
KR101081129B1 (ko) 2009-11-30 2011-11-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2013256440A (ja) * 2012-06-12 2013-12-26 Samsung Corning Precision Materials Co Ltd 窒化ガリウム基板の製造方法及び該製造方法により製造された窒化ガリウム基板
JP2014009156A (ja) * 2012-06-29 2014-01-20 Samsung Corning Precision Materials Co Ltd 窒化ガリウム基板の製造方法および該方法により製造された窒化ガリウム基板
US8981534B2 (en) * 2012-09-14 2015-03-17 Tsmc Solid State Lighting Ltd. Pre-cutting a back side of a silicon substrate for growing better III-V group compound layer on a front side of the substrate
CN104347761B (zh) * 2013-08-06 2017-02-15 甘志银 晶体质量可控的氮化镓薄膜外延生长方法
CN112802931A (zh) * 2021-02-05 2021-05-14 华灿光电（浙江）有限公司 发光二极管的外延片及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
JP4514584B2 (ja) * 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7691651B2 (en) 2005-06-10 2010-04-06 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing nitride-based semiconductor device
JP2007096331A (ja) * 2005-09-27 2007-04-12 Philips Lumileds Lightng Co Llc Ｉｉｉ−ｖ族発光デバイスを成長させるための基板
JP2008053594A (ja) * 2006-08-28 2008-03-06 Sharp Corp 窒化物半導体層の形成方法
JP2009239038A (ja) * 2008-03-27 2009-10-15 Stanley Electric Co Ltd 半導体素子およびその製造方法
JP2010123800A (ja) * 2008-11-20 2010-06-03 Sanken Electric Co Ltd 半導体ウェハ、半導体装置、半導体ウェハ製造方法及び半導体装置製造方法
JP2010232364A (ja) * 2009-03-26 2010-10-14 Tokuyama Corp Ｉｉｉ族窒化物積層体、その製造方法およびｉｉｉ族窒化物半導体素子
JP2012248723A (ja) * 2011-05-30 2012-12-13 Sharp Corp 窒化物半導体発光素子およびその製造方法
US9349590B2 (en) 2012-03-08 2016-05-24 Kabushiki Kaisha Toshiba Method for manufacturing nitride semiconductor layer
JP2013187551A (ja) * 2013-04-09 2013-09-19 Toshiba Corp 窒化物半導体層の製造方法
JP2016167554A (ja) * 2015-03-10 2016-09-15 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP2016199436A (ja) * 2015-04-10 2016-12-01 株式会社ニューフレアテクノロジー 気相成長方法
WO2024127513A1 (ja) * 2022-12-13 2024-06-20 日本碍子株式会社 Ｉｉｉ族元素窒化物基板およびｉｉｉ族元素窒化物基板の製造方法

Also Published As

Publication number Publication date
US20080150086A1 (en) 2008-06-26
US7319064B2 (en) 2008-01-15
KR20060038058A (ko) 2006-05-03
KR100674829B1 (ko) 2007-01-25
JP4335187B2 (ja) 2009-09-30
US20060091500A1 (en) 2006-05-04

Similar Documents

Publication Publication Date Title
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP5531345B2 (ja) 窒化物系半導体装置の製造方法
US7910937B2 (en) Method and structure for fabricating III-V nitride layers on silicon substrates
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
JP2016020299A (ja) 半導体装置
US9437688B2 (en) High-quality GaN high-voltage HFETs on silicon
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2009505938A (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JP2015018960A (ja) 半導体装置の製造方法
JP5056299B2 (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体下地基板の製造方法
JP5139567B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
KR100821220B1 (ko) 다층의 버퍼층을 가지는 질화물 반도체 발광 소자 및 그제조방법
JP3946448B2 (ja) 窒化物半導体基板の製造方法
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP7396614B2 (ja) 半導体基板及びその製造方法
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
JP4186076B2 (ja) 窒化物半導体基板の製造方法
JP2024119396A (ja) 半導体基板及びその製造方法
JP2002211999A (ja) Ｉｉｉ族窒化物系化合物半導体の結晶成長基板の製造方法
TW201513176A (zh) 半導體晶圓以及生產半導體晶圓的方法
TW201903189A (zh) 三族氮化物半導體基板之製造方法、三族氮化物半導體基板、及塊狀結晶
WO2010116596A1 (ja) Ｉｉｉ族窒化物半導体自立基板の製造方法及びｉｉｉ族窒化物半導体層成長用基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4335187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250