Nothing Special   »   [go: up one dir, main page]

JP5139567B1 - 窒化物半導体層を成長させるためのバッファ層構造を有する基板 - Google Patents

窒化物半導体層を成長させるためのバッファ層構造を有する基板 Download PDF

Info

Publication number
JP5139567B1
JP5139567B1 JP2011207497A JP2011207497A JP5139567B1 JP 5139567 B1 JP5139567 B1 JP 5139567B1 JP 2011207497 A JP2011207497 A JP 2011207497A JP 2011207497 A JP2011207497 A JP 2011207497A JP 5139567 B1 JP5139567 B1 JP 5139567B1
Authority
JP
Japan
Prior art keywords
layer
substrate
buffer layer
aln
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011207497A
Other languages
English (en)
Other versions
JP2013069878A (ja
Inventor
伸之 伊藤
信明 寺口
大輔 本田
暢行 布袋田
雅和 松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011207497A priority Critical patent/JP5139567B1/ja
Priority to PCT/JP2012/071170 priority patent/WO2013042504A1/ja
Application granted granted Critical
Publication of JP5139567B1 publication Critical patent/JP5139567B1/ja
Publication of JP2013069878A publication Critical patent/JP2013069878A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02502Layer structure consisting of two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • H01L21/02661In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】窒化物半導体デバイス用の半導体積層構造を成長させるために改善されたバッファ層構造を有する基板を提供する。
【解決手段】窒化物半導体層を成長させるためのバッファ層構造を有する基板であって、Si単結晶基板の(111)主面に形成された窒化ケイ素層を有し、この窒化ケイ素層上に順次積層されたAl層とAlN結晶層またはAlGaN結晶層とを有し、AlN結晶層またはAlGaN結晶層の表面は(0001)の面方位とIII族元素極性の表面を有している。
【選択図】図1

Description

本発明は、窒化物半導体層を成長させるためのバッファ層構造を有する基板の改善に関し、特にその基板が有するバッファ層構造の改善に関する。そのように改善された基板上に積層された複数の窒化物半導体層を含むエピタキシャルウエハは、例えばヘテロ接合電界効果トランジスタのような窒化物半導体デバイスの作製に好ましく利用され得るものである。
ヘテロ接合電界効果トランジスタに必要な例えばGaNチャネル層とAlGaN障壁層との積層構造を含むエピタキシャルウエハを作製する場合、GaN基板が高価であることから、サファイア、SiC、Siなどの異種材料の基板上にそれらの窒化物半導体層を結晶成長させることが従来から行なわれている。
異種材料の基板上に窒化物半導体層をMOCVD(有機金属気相堆積)で成長させる場合、基板と半導体層との間における結晶構造の相違、格子不整合、熱膨張係数差などに基づく歪を緩和するために、種々のバッファ層構造が用いられている。
例えば特許文献1の特開平2−229476号公報は、サファイア基材上に400℃以上900℃以下の比較的低い基板温度でAlN層をバッファ層として堆積させることを教示している。このように比較的低温で堆積されたバッファ層は、低温バッファ層とも呼ばれる。
しかし、低温バッファ層は、非晶質の母相中に微結晶や多結晶を含んでいる。したがって、半導体デバイス用の窒化物半導体層を低温バッファ層上に結晶成長させるために基板温度を1000℃程度以上まで上昇させたとき、そのバッファ層内の非晶質の母相が多結晶化して内部に比較的多量の転位を含むことになる。そして、そのバッファ層上に成長させたデバイス用の窒化物半導体積層構造において、多量の転位が導入されると共に、結晶品質がばらついて、クラックが入りやすくなる傾向がある。
他方、例えば特許文献2の特開2002−367917号公報は、サファイア基板上に1100℃以上1250℃以下の比較的高い基板温度でAlN結晶層をバッファ層として堆積させることを教示している。このように比較的高温で堆積されたバッファ層は、高温バッファ層とも呼ばれる。
しかし、特許文献3の特開2007−59850号公報は、高温バッファ層上に成長させた窒化物半導体積層構造においてはクラックが発生しにくくなるが、そのバッファ層の表面において原子レベルでの平坦性を確保するためには、バッファ層の厚さを大きくしなければならないと述べている。実際に、特許文献2は、その発明の実施例において高温AlNバッファ層をかなり大きな2μmの厚さに堆積することを教示している。特許文献3はまた、バッファ層の厚さを大きくすれば基板とバッファ層との格子定数差に起因して基板に反りが発生しやすくなることも述べており、さらにAlNバッファ層の堆積温度を高くすればそのバッファ層の表面に白濁が発生しやすくなることも述べている。このような問題に鑑み、特許文献3は、サファイア基板上に高温AlNバッファ層を薄く形成してもその表面に白濁が生じることを抑制するために、高温AlNバッファ層の堆積の途中で温度、圧力、原料ガス流量などのMOCVD条件の少なくともいずれかを変化させることを教示している。
一方、特許文献4の特開2009−152627号公報は、単結晶シリコン基板上に窒化物半導体結晶層を成長させる場合の問題点を指摘している。具体的には、シリコン基板上に窒化物低温バッファ層を堆積してから窒化物半導体結晶層を成長させる場合、窒化物低温バッファ層の堆積時にシリコン基板表面のランダムな領域に非晶質窒化ケイ素を生じ、これが基板と窒化物半導体結晶層との界面の平坦度を悪化させたり、窒化物半導体結晶層に欠陥を生じさせる原因となると指摘している。そして、この問題を改善するために、特許文献4は窒化物低温バッファ層の堆積前にシリコン基板表面を窒化処理によって均一厚さの窒化ケイ素層で覆うことを提案している。
特開平2−229476号公報 特開2002−367917号公報 特開2007−59850号公報 特開2009−152627号公報
六方晶系のウルツ鉱型構造を有するAlN結晶は、c軸に沿ってAl原子とN原子が非対称に配列した極性結晶である。無極性の基板上にAlN結晶層の厚さをc軸方向に成長させる場合、表面にAl原子が安定して存在するAl極性(III族元素極性)とN原子が安定して存在するN極性(V族元素極性)のいずれかの方位で成長する。このような極性の相違は結晶成長表面のモフォロジーに特徴的に表れ、Al極性面は平坦性の高い表面であるのに対して、N極性面は六角形状のファセットを有する凹凸の顕著な表面になる傾向にある。
したがって、特許文献3におけるように極性面を考慮せずにAlN結晶層をバッファ層として成長させれば、Al極性面とN極性面が混在したAlN結晶層の表面を生じ、高い表面平坦性が得られない。そして、そのAl極性面とN極性面の混在は、AlNバッファ層上に成長させられるデバイス用窒化物半導体積層構造内まで引き継がれ、半導体積層構造のさらなる表面平坦性の悪化を招く。
また、特許文献4におけるようにSi基板表面を窒化処理した窒化ケイ素層上にAlN結晶バッファ層を成長させる場合にも、Al極性面とN極性面の混在したAlN結晶バッファ層が成長しやすい傾向にある。
上述のような課題に鑑み、本願発明は、窒化物半導体デバイス用の半導体積層構造を成長させるために改善されたバッファ層構造を有する基板を提供することを主要な目的としている。
本発明者達は、鋭意検討を重ねた結果、シリコン基板に形成された窒化ケイ素層の表面上に直接に高温AlNバッファ層を形成するのではなくて、Al層を介在させることによって従来の高温AlNバッファ層に比べて表面平坦性が顕著に改善された新規なバッファ層構造が得られることを見出すに至った。
本発明によれば、窒化物半導体層を成長させるためのバッファ層構造を有する基板は、Si単結晶基板の(111)主面に形成された窒化ケイ素層を有し、この窒化ケイ素層上に順次積層されたAl層とAlN結晶層またはAlGaN結晶層とを有し、このAlN結晶層またはAlGaN結晶層の表面は(0001)の面方位とIII族元素極性の表面を有していることを特徴としている。
なお、本発明による基板は、AlN結晶層またはAlGaN層上に積層された付加的なAlGaN結晶層をさらに有してもよい。この付加的なAlGaN結晶層は、Al組成比が順次低減された複数のサブ層を含むこともできる。
上記のような本発明によれば、AlNまたはAlGaNの結晶バッファ層を成長させる前に窒化ケイ素層上にAl層を均一に形成することによって、AlNまたはAlGaNの結晶バッファ層の表面に良質なIII族極性面が得られる。すなわち、そのAlNまたはAlGaNの結晶バッファ層の表面は、実質的にIII族極性面のみを含んでいるので、高い平坦性を有している。
本発明による基板を用いて作製し得るヘテロ接合電界効果トランジスタの積層構造の一例を示す模式的断面図である。 従来技術を利用して形成された基板を用いて作製された窒化物半導体デバイス用ウエハの表面における微小な凸状欠陥の分布を示すノマルスキー光学顕微鏡写真である。 本発明の製造方法による基板を用いて作製された窒化物半導体デバイス用ウエハの表面状態を示すノマルスキー光学顕微鏡写真である。 従来技術を利用して形成された基板を用いて作製された窒化物半導体デバイス用ウエハの表面における凸状欠陥以外の領域の状態を拡大して示すノマルスキー光学顕微鏡写真である。 本発明の製造方法による基板を用いて作製された窒化物半導体デバイス用ウエハの表面状態を図4と対比して示すためのノマルスキー光学顕微鏡写真である。
(実施形態)
図1は、本発明による基板を用いて作製し得るヘテロ接合電界効果トランジスタの積層構造の一例を模式的断面図で示している。このようなヘテロ接合電界効果トランジスタの積層構造の作製方法の一例が、以下において説明される。基板1としては、(111)主面を有するSi基板が用いられる。まず、フッ酸系のエッチャントでSi基板1の表面酸化膜を除去した後に、MOCVD(有機金属気相堆積)装置の窒素雰囲気のチャンバ内にその基板がセットされる。
基板1がセットされた後には、チャンバ内の窒素雰囲気が水素雰囲気に入れ替えられる。そして、チャンバ内圧力13.3kPaの下で、H流量=50slmと基板温度1100℃の条件にてSi基板1の表面の熱クリーニングが行なわれる。
その後、チャンバ内圧力と基板温度を維持したまま、NH流量=12.5slmとH流量=37.5slmの条件下でSi基板1の表面が40秒間窒化処理される。これによって、Si基板1の表面に窒化ケイ素層1aが形成される。
引続いて、NHの供給を停止し、H流量=50slmとTMA(トリメチルアルミニウム)流量=54sccmの条件下でAl層を6秒間堆積させる。これによって、Si基板1の窒化ケイ素層1aの表面が、Al層2aによって覆われる。
さらに、TMA流量=108.5sccm、NH流量=12.5slm、およびH流量=37.5slmの条件下で、Al層2a上に厚さ200nmのAlN層2bを堆積させる。
その後、基板温度を1150℃に上昇させ、TMA流量=90.0sccm、TMG(トリメチルガリウム)流量=12.7sccm、NH流量=12.5slm、およびH流量=37.5slmの条件下で、Al0.7Ga0.3N層3が400nmの厚さに堆積される。続いて、TMA流量=50.9sccm、TMG流量=22.1sccm、NH流量=12.5slm、およびH流量=37.5slmの条件下で、Al0.4Ga0.6N層4が400nmの厚さに堆積され、さらにTMA流量=16.4sccm、TMG流量=30.4、NH流量=12.5slm、およびH流量=37.5slmの条件下で、Al0.1Ga0.9N層5が400nmの厚さに堆積される。これによって、組成傾斜バッファ層構造3−5が形成される。
その後、13.3kPaの圧力と1150℃の基板温度を維持したままで、TMG流量=49.8sccm、NH流量=12.5slm、およびH流量=37.5slmの条件下で、GaN層6が300nmの厚さに堆積される。続いて、GaN層6の堆積条件から圧力のみが90kPaに下げられ、GaN層7が700nmの厚さに堆積される。ここで、堆積圧力が低い場合にはTMGに含まれるカーボンがGaN層内にドープされやすく、堆積圧力が高い場合にはTMGからGaN層内にカーボンがドープされにくい傾向にある。
そして、GaN層7の堆積後には、圧力が再度13.3kPaに上げられて、AlN特性改善層8(1nm厚)、Al0.2Ga0.8N障壁層9(25nm厚)およびGaNキャップ層10(1nm厚)を含む電子供給層が堆積される。このとき、AlN層8はTMA流量=47sccm、NH流量=12.5slm、およびH流量=37.5slmの条件下で堆積され、AlGaN層9はTMG流量=10.2sccm、TMA流量=6.2sccm、NH流量=12.5slm、およびH流量=37.5slmの条件下で堆積され、そしてGaN層10はTMG流量=13sccm、NH流量=12.5slm、およびH流量=37.5slmの条件下で堆積され得る。
なお、以上の実施形態ではAlGaN層3、4および5のAl組成比が0.7、0.4および0.1の順に変化させられたが、組成傾斜バッファ層構造に含まれるAlGaN層におけるAl組成比の組合せはこの組合せに限定されるものではない。また、組成傾斜バッファ層構造に含まれて異なるAl組成比を有するAlGaN層の数も3層に限定されず、任意の数とすることができる。重要なことは、組成傾斜バッファ層構造の下面から上面に向かうにしたがってAl組成比が徐々に減少していくことである。
(比較例と実施例)
本発明の基板による改善効果を調べるために、従来技術を利用して比較例としての基板が作製された。この比較例の基板は、図1におけるSi基板1の窒化ケイ素層1a上に、AlN結晶バッファ層2bおよび組成傾斜バッファ層構造3−5を有しているが、Al層2aを有していない。
すなわち、比較例においては、上述の実施形態と同様にSi基板1の表面が窒化処理されたことによる窒化ケイ素層1a上に、AlN結晶バッファ層2aが、1100℃の基板温度、13.3kPaの圧力、108.5sccmのTMA流量、12.5slmのNH、およびH流量=37.5slmのMOCVD条件下で200nmの厚さに成長させられた。その後、AlN結晶バッファ層2a上に上述の実施形態と同様に複数の窒化物半導体層3−10が積層され、これによって窒化物半導体デバイス用のエピタキシャルウエハを得た。
図2は、こうして得られた比較例のエピタキシャルウエハの最上面におけるノマルスキー光学顕微鏡写真を示している。なお、この顕微鏡写真中の白い線分は、200μmのスケールを示している。図2の写真から明らかなように、比較例の基板を利用して作製されたエピタキシャルウエハの表面は多くの微細な凸状欠陥を含んでいることが分かる。
他方、本発明の実施例による基板を含むエピタキシャルウエハは、上述の実施形態において図1を参照して説明されたように、Si基板1の窒化ケイ素層1a上のAl層2aおよびAlN結晶バッファ層2bを含んで作製された。
図3は、こうして得られた実施例のエピタキシャルウエハの最上面におけるノマルスキー光学顕微鏡写真を示している。この顕微鏡写真中の白い線分も、200μmのスケールを示している。図2と対比から明らかなように、本発明の基板を利用して作製された窒化物半導体デバイス用のエピタキシャルウエハの表面を示す図3においては、図2において観察されるような凸状欠陥が消失していることが分かる。すなわち、本発明の基板を利用して作製された窒化物半導体デバイス用のエピタキシャルウエハの表面は顕著に改善された平坦性を有しており、半導体デバイスの作製に好ましく用いられ得ることが理解されよう。
図4は図2における凸状欠陥以外の一部領域を拡大して示すノマルスキー光学顕微鏡写真であり、この写真中の白い線分は10μmのスケールを示している。ここに添付の図4の写真では少し見づらいが、原写真ではオレンジピールのように荒れた表面地肌が観察され得る。
他方、図5は図3一部領域を拡大して示す顕微鏡写真であり、この写真中の白い線分も図4と同様に10μmのスケールを示している。図5においては、図3を拡大して観察しても図4におけるようなオレンジピール状の肌荒れ表面を示すコントラストが観察されず、極めて平滑な表面を示していることが分かる。
以上のように、Si基板表面の窒化ケイ素層上にAlN結晶バッファ層を成長させる前に窒化ケイ素層をAl層で覆うことによって、そのAlN結晶バッファ層の表面の平滑性を顕著に改善することができ、その結果としてAlN結晶バッファ層上に成長する窒化物半導体層の表面の平滑性をも改善することができる。この理由としては、窒化ケイ素層がAl層で覆われたことによって、その上に成長するAlN結晶バッファ層が均一なAl極性面を有することとなって、それによって改善された表面平坦性が得られると考えられる。
なお、上述の実施形態および実施例においてはAl層上にAlN結晶バッファ層を堆積する例について説明されたが、AlN結晶バッファ層の代わりにAlGaN結晶バッファ層を堆積しても同様な効果が得られる。また、上述の実施形態および実施例では窒化ケイ素層1aがシリコン基板1の窒化処理で形成される例が説明されたが、場合によってはMOCVDまたはスパッタリングなどの他の方法を利用して窒化ケイ素層1aを形成することも可能である。
以上から明らかなように、本発明によれば、Si基板上に形成された窒化ケイ素層上にAlNまたはAlGaNの結晶バッファ層を成長させる前に窒化ケイ素層をAl層で覆うことによって、そのAlNまたはAlGaNの結晶バッファ層の表面の平滑性を顕著に改善することができ、その結果としてAlNまたはAlGaNの結晶バッファ層上に成長する窒化物半導体層の表面の平滑性をも改善することができる。
そして、そのように改善された表面平滑性を有する基板を利用することによって、その基板上に改善された特性を有する種々の窒化物半導体デバイスを作製することができる。
1 Si基板、1a 窒化ケイ素層、2a Al層、2b AlN結晶層、3 Al0.7Ga0.3N層、4 Al0.4Ga0.6N層、5 Al0.1Ga0.9N層、6 カーボンドープGaN層、7 アンドープGaNチャネル層、8 AlN特性改善層、9 Al0.2Ga0.8N障壁層、10 GaNキャップ層。

Claims (3)

  1. 窒化物半導体層を成長させるためのバッファ層構造を有する基板であって、
    Si単結晶基板の(111)主面に形成された窒化ケイ素層を有し、
    前記窒化ケイ素層上に順次積層されたAl層とAlN結晶層またはAlGaN結晶層とを有し、
    前記AlN結晶層またはAlGaN結晶層の表面は(0001)の面方位とIII族元素極性の表面を有していることを特徴とする基板。
  2. 前記AlN結晶層またはAlGaN結晶層上に積層された付加的なAlGaN結晶層をさらに有することを特徴とする請求項1に記載の基板。
  3. 前記付加的なAlGaN結晶層はAl組成比が順次低減された複数のサブ層を含むことを特徴とする請求項2に記載の基板。
JP2011207497A 2011-09-22 2011-09-22 窒化物半導体層を成長させるためのバッファ層構造を有する基板 Active JP5139567B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011207497A JP5139567B1 (ja) 2011-09-22 2011-09-22 窒化物半導体層を成長させるためのバッファ層構造を有する基板
PCT/JP2012/071170 WO2013042504A1 (ja) 2011-09-22 2012-08-22 窒化物半導体層を成長させるためのバッファ層構造を有する基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011207497A JP5139567B1 (ja) 2011-09-22 2011-09-22 窒化物半導体層を成長させるためのバッファ層構造を有する基板

Publications (2)

Publication Number Publication Date
JP5139567B1 true JP5139567B1 (ja) 2013-02-06
JP2013069878A JP2013069878A (ja) 2013-04-18

Family

ID=47789832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011207497A Active JP5139567B1 (ja) 2011-09-22 2011-09-22 窒化物半導体層を成長させるためのバッファ層構造を有する基板

Country Status (2)

Country Link
JP (1) JP5139567B1 (ja)
WO (1) WO2013042504A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156418A (ja) * 2014-02-20 2015-08-27 株式会社ニューフレアテクノロジー 気相成長方法
CN105023979B (zh) * 2015-06-03 2018-08-21 华灿光电(苏州)有限公司 一种GaN基LED外延片及其制备方法
JP6796467B2 (ja) 2016-11-30 2020-12-09 住友化学株式会社 半導体基板
CN111048403A (zh) * 2019-12-19 2020-04-21 马鞍山杰生半导体有限公司 一种氮化铝膜及其制备方法和应用
CN114093753B (zh) * 2021-11-12 2022-10-25 松山湖材料实验室 氮化铝单晶衬底的表面处理方法及紫外发光二极管的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040261689A1 (en) * 2001-10-16 2004-12-30 Tsong Ignatius S.T. Low temperature epitaxial growth of quartenary wide bandgap semiconductors
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
US8853666B2 (en) * 2005-12-28 2014-10-07 Renesas Electronics Corporation Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
WO2008123213A1 (ja) * 2007-03-26 2008-10-16 Kyoto University 半導体装置及び半導体製造方法
JP5466505B2 (ja) * 2007-06-27 2014-04-09 ルネサスエレクトロニクス株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2010205988A (ja) * 2009-03-04 2010-09-16 Panasonic Corp 窒化物半導体素子及びその製造方法

Also Published As

Publication number Publication date
WO2013042504A1 (ja) 2013-03-28
JP2013069878A (ja) 2013-04-18

Similar Documents

Publication Publication Date Title
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP5331868B2 (ja) 窒化物層上の光電子又は電子デバイス及びその製造方法
JP5944294B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP5133927B2 (ja) 化合物半導体基板
TWI521733B (zh) 用以產生含鎵三族氮化物半導體之方法
US9147734B2 (en) High quality GaN high-voltage HFETs on silicon
TW201436282A (zh) 具有AlzGa1-zN層的半導體晶圓及其製造方法
JP5179635B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
JP5139567B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP2013093515A (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板とその製造方法
KR20150133637A (ko) 반도체 기판, 반도체 기판의 제조 방법 및 반도체 장치
JP2012174705A (ja) 窒化物半導体デバイス用エピタキシャルウエハとその製造方法
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
JP6527667B2 (ja) 窒化物半導体基板の製造方法
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
WO2013038980A1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
US20130214282A1 (en) Iii-n on silicon using nano structured interface layer
KR101890750B1 (ko) 질화물 반도체층 성장 방법
KR101517808B1 (ko) 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법
RU2750295C1 (ru) Способ изготовления гетероэпитаксиальных слоев III-N соединений на монокристаллическом кремнии со слоем 3C-SiC
KR20160121424A (ko) 기상 성장 방법
KR20120073045A (ko) 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막
KR100839224B1 (ko) GaN 후막의 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121115

R150 Certificate of patent or registration of utility model

Ref document number: 5139567

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250