Nothing Special   »   [go: up one dir, main page]

WO2008001542A1 - Composant électronique en céramique et son procédé de fabrication - Google Patents

Composant électronique en céramique et son procédé de fabrication Download PDF

Info

Publication number
WO2008001542A1
WO2008001542A1 PCT/JP2007/058487 JP2007058487W WO2008001542A1 WO 2008001542 A1 WO2008001542 A1 WO 2008001542A1 JP 2007058487 W JP2007058487 W JP 2007058487W WO 2008001542 A1 WO2008001542 A1 WO 2008001542A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive resin
electronic component
resin layer
layer
conductive
Prior art date
Application number
PCT/JP2007/058487
Other languages
English (en)
French (fr)
Inventor
Takayuki Kayatani
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to JP2008522328A priority Critical patent/JP4998467B2/ja
Priority to EP07741923.2A priority patent/EP2034496B1/en
Priority to CN2007800191168A priority patent/CN101454852B/zh
Priority to KR1020087028855A priority patent/KR101060796B1/ko
Priority to TW096119895A priority patent/TWI331760B/zh
Publication of WO2008001542A1 publication Critical patent/WO2008001542A1/ja
Priority to US12/261,144 priority patent/US7570477B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to a ceramic electronic component and a method for manufacturing the same, and more particularly to a structure of a terminal electrode provided in a ceramic electronic component and a method for manufacturing the same.
  • Ceramic ceramic components of interest to the present invention include multilayer ceramic electronic components such as multilayer ceramic capacitors.
  • FIG. 3 shows a cross-sectional view of a conventional multilayer ceramic capacitor 1.
  • the multilayer ceramic capacitor 1 includes an electronic component body 2 made of ceramic.
  • the electronic component body 2 has two end faces 3 and 4 facing each other and a side face 5 connecting them.
  • the electronic component body 2 includes a plurality of laminated dielectric ceramic layers 6 and internal electrodes 7 and 8 formed along a specific interface between the dielectric ceramic layers 6.
  • the multilayer ceramic capacitor 1 also has terminal electrodes 9 and 10 formed so as to cover the end faces 3 and 4 of the electronic component body 2 and to extend to part of the force side surfaces 5 of the end faces 3 and 4, respectively. It has.
  • the internal electrode 7 is electrically connected to one terminal electrode 9, and the internal electrode 8 is electrically connected to the other terminal electrode 10.
  • the internal electrodes 7 and the internal electrodes 8 are alternately arranged in the stacking direction.
  • the terminal electrodes 9 and 10 are usually formed by applying a conductive metal paste to a predetermined region on the surface of the electronic component body 2 and baking it. A film layer and an adhesive layer formed by performing plating on the film layer are provided.
  • the multilayer ceramic capacitor 1 is mounted on a wiring board 11 as shown in FIG. More specifically, solder fillets 14 and 15 are formed on the conductive lands 12 and 13 provided on the wiring board 11 by soldering, and the terminal electrodes 9 and 10 are connected via the solder fillets 14 and 15. Each electrically connected It is assumed that
  • the glass component contained in the conductive metal paste to be the thick film layer and the ceramic on the electronic component main body 2 side As a result, a fragile reaction layer is formed at the interface between the thick film layer and the electronic component body 2. For this reason, when a relatively large stress is applied to the leading edge of the thick film layer, cracks may occur in the electronic component body 2 from that point. For example, as shown in FIG.
  • the internal electrode 7 or the crack may progress toward the internal electrode 7 or 8, and the multilayer ceramic capacitor 1 may cause a short circuit failure.
  • the terminal electrode having the above-described structure when a stress exceeding a predetermined level is applied, delamination occurs in the terminal electrode to reduce the stress. For this reason, the bonding force at the interface where such delamination is scheduled is set to be relatively weak, and in particular, the tip portion of the terminal electrode is vulnerable to tensile stress.
  • the conductive resin may be used when forming a plating layer, transporting the multilayer ceramic capacitor, or mounting the multilayer ceramic capacitor on the wiring board by soldering.
  • the layer formed on the layer exerts a tensile stress on the conductive resin layer, and this stress is concentrated on the leading edge of the plating layer, that is, the leading edge of the conductive resin layer.
  • the conductive resin layer may be peeled off starting from the leading edge.
  • the multilayer ceramic capacitor is mounted If the conductive resin layer is peeled off from the beginning, the stress relief ability of the conductive resin layer cannot be exhibited when a large stress S is applied to the multilayer ceramic capacitor. Capacitors may crack and cause short circuits.
  • Patent Document 1 Japanese Patent No. 3363369
  • Patent Document 2 Japanese Patent Laid-Open No. 10-284343
  • an object of the present invention is to provide a ceramic electronic component and a method for manufacturing the same, which can solve the above-described problems.
  • the present invention provides an electronic component main body having two end surfaces opposed to each other and a side surface connecting them, covering each end surface of the electronic component main body, and from each end surface to a part of the side surface.
  • the following configuration particularly the following terminal electrode, is provided. It is characterized by having a configuration.
  • the terminal electrode includes a thick film layer having a thick film force by baking of a conductive metal, a conductive resin layer including a thermosetting resin and a conductive filler, and conductive And a plating layer with a strong metal adhesion.
  • the thick film layer is formed on each end surface and part of the side surface of the electronic component main body.
  • the conductive resin layer covers the thick film layer and is formed on the side surface so as to extend beyond the leading edge of the thick film layer with a dimension of 100 ⁇ m or more. And there exists an area
  • the plating layer is formed so as to cover the conductive resin layer except for a region extending with a width of 50 ⁇ m or more along the edge of the conductive resin layer.
  • the conductive resin layer preferably has a bonding force in the range of 0.3 to: ONZmm 2 with respect to the electronic component body.
  • thermosetting resin contained in the conductive resin layer is phenol.
  • the conductive resin contained in the conductive resin layer is a silver-coated copper powder.
  • the present invention is also directed to a method of manufacturing a ceramic electronic component having the above-described characteristic configuration.
  • a method of manufacturing a ceramic electronic component according to the present invention includes a step of preparing an electronic component main body having two end surfaces that are made of ceramic and are opposed to each other and a side surface that connects the two end surfaces, and each end surface of the electronic component main body includes And forming a terminal electrode so as to extend to a part of the side surface of each end face force.
  • a thick metal layer is formed by applying a conductive metal paste onto each end face and part of the side surface of the electronic component body and then baking the conductive metal paste.
  • the process of performing is performed first.
  • a conductive resin paste viscosity at a shear rate of 0. Is- 1 contains a and thermosetting resin and the conductive off Ira one thixotropic to be 200 Pa 's less, the thick layer
  • the conductive resin layer is formed on the side surface by coating so that the leading edge of the thick film layer extends beyond the side with a dimension of 100 ⁇ m or more, drying, and then thermosetting. Is done.
  • a step of forming a plating layer is performed by forming a conductive metal plating film on the conductive resin layer by electrical plating.
  • the conductive resin paste for forming the conductive resin layer is 0.3 to 10 N / mm 2 with respect to the electronic component main body after curing. It is preferable that one having a bonding strength in a range is used.
  • the leading edge of the conductive resin layer serving as the intermediate layer has a dimension of 100 zm or more and exceeds the leading edge of the thick film layer serving as the base.
  • the leading edge force of the conductive resin layer is in a retracted position with a width of 50 zm or more of the leading edge force of the adhesive layer on the surface.
  • the conductive resin layer is in a state of covering the electronic component main body in a region having a width of 100 ⁇ m or more beyond the leading edge of the thick film layer, and is a thick film that becomes a starting point of a crack. Stress concentration at the edge of the layer can be alleviated.
  • the leading edge of the plating layer is displaced from the leading edge of the conductive resin layer with a width of 50 ⁇ m or more, and the stress concentration point that the plating layer exerts on the conductive resin layer is the tip of the conductive resin layer. It will be shifted from the edge.
  • the leading edge of the conductive resin layer is against the leading edge of the plating layer where stress is concentrated during the formation of the plating layer, during transportation in the production of the multilayer ceramic capacitor, and during soldering to the terminal electrode during mounting. Since the edge is sufficiently shifted, it is possible to prevent the conductive resin layer from being undesirably peeled off by such stress.
  • the conductive resin layer absorbs stress from the outside and also exceeds the allowable range from the outside, similar to those described in Patent Documents 1 and 2 described above. In any case, the conductive resin layer peels off and cracks can be prevented in the electronic component body, which can cause serious accidents such as burning and smoke generation of ceramic electronic components. Can be prevented.
  • the conductive resin layer has a bonding force in the range of 0.3 to: lON / mm 2 with respect to the electronic component body, the inherent stress of the conductive resin layer The ability to fully exercise the mitigation ability S.
  • the surface of the conductive resin layer is prevented from being oxidized, and the absolute amount of silver This can suppress silver migration.
  • a phenol resin is used as the thermosetting resin contained in the conductive resin layer, it can have a reducing action during thermosetting, and the portion of the copper powder surface that is not coated with silver is oxidized. Can be prevented.
  • a conductive resin layer is formed, so that the conductive resin having thixotropy having a viscosity at a shear rate of 0. Is- 1 of 200 Pa's or less. Since the paste is applied, it is possible to easily form a region substantially free of conductive filler at the tip of the conductive resin layer after thermosetting.
  • the shear rate of 0. Is- 1 as a viscosity measurement condition corresponds to a state where almost no external force is applied to the conductive resin paste. Under this condition, the viscosity is 200 Pa ⁇ s or less. Les It can be said that the viscosity of the paste is considerably lower than the normally used paste viscosity (easy to flow).
  • the conductive resin paste covers the thick film layer on the electronic component main body, and the tip of the thick film layer on the side surface.
  • the conductive resin paste When applied to extend beyond the edge with a dimension of 100 xm or more, the conductive resin paste itself tends to wet and spread toward the center between the end faces of the electronic component body, but the conductive resin paste contained in the conductive resin paste Since the fillers are in contact with each other, the forces that try to join each other work and try to stay there. As a result, the conductive filler hardly moves from the initial application position, and only the solvent and the resin component dissolved in the conductive filler are wet and spread, so that the conductive filler is substantially contained at the tip of the conductive resin layer. Can result in areas that are not.
  • FIG. 1 is a cross-sectional view showing a multilayer ceramic capacitor 21 according to an embodiment of the present invention
  • FIG. 2 is an enlarged cross-sectional view showing a portion C of FIG.
  • the multilayer ceramic capacitor 21 shown in FIGS. 1 and 2 has substantially the same structure as the multilayer ceramic capacitor 1 shown in FIG. 3, except for the structure of the terminal electrodes.
  • the multilayer ceramic capacitor 21 includes an electronic component body 22 made of ceramic.
  • the electronic component body 22 has two end faces 23 and 24 facing each other and a side face 25 connecting them.
  • the electronic component body 22 includes a plurality of laminated dielectric ceramic layers 26 and internal electrodes 27 and 28 formed along a specific interface between the dielectric ceramic layers 26.
  • the multilayer ceramic capacitor 21 is also a terminal electrode formed so as to cover each of the end faces 23 and 24 of the electronic component body 22 and to extend to a part of each of the force side faces 25 of the end faces 23 and 24. Has 29 and 30.
  • the internal electrode 27 is electrically connected to one terminal electrode 29, and the internal electrode 28 is electrically connected to the other terminal electrode 30.
  • the internal electrodes 27 and the internal electrodes 28 are alternately arranged in the stacking direction.
  • the structure of the terminal electrodes 29 and 30 is characteristic.
  • FIG. 2 a part of one terminal electrode 30 is illustrated in an enlarged manner.
  • the illustrated terminal electrode 30 and the other terminal electrode 29 have substantially the same structure. Therefore, in the following, one terminal electrode 30 will be described in detail.
  • terminal electrode 30 includes a thick film layer 31 having a thick film force obtained by baking conductive metal, a conductive resin layer 32 containing a thermosetting resin and a conductive filler, and a conductive film. And a plating layer 33 made of a metal plating film.
  • the conductive metal constituting the thick film layer 31 is used as the conductive metal constituting the thick film layer 31.
  • the thermosetting resin contained in the conductive resin layer 32 include resol type phenolic resin.
  • a phenol resin such as fat is used, and as the conductive filler contained in the conductive resin layer 32, for example, silver-coated copper powder is used.
  • the plating layer 33 is usually composed of a plurality of layers such as a nickel plating film and a tin plating film formed thereon.
  • the thick film layer 31 is formed on part of the end surface 24 and the side surface 25 of the electronic component body 22.
  • the conductive resin layer 32 is formed so as to cover the thick film layer 31 and extend on the side surface 25 beyond the leading edge 34 of the thick film layer 31 with a dimension A of 100 ⁇ or more.
  • the conductive resin layer 32 directly covers the electronic component main body 22 in the dimension A portion.
  • a filler-free region 35 substantially free of conductive filler is formed at the tip of the conductive resin layer 32 located on the side surface 25.
  • the boundary between the non-filler-containing region 35 and the other region of the conductive resin layer 32 is shown by a clear broken line, but in reality, such a boundary appears clearly. is not.
  • the plating layer 33 is formed so as to cover the conductive resin layer 32 except for a region extending along the tip edge 37 of the conductive resin layer 32 with a width of 50 ⁇ m or more. As will be described later, since the plating layer 33 is formed by electroplating, it is not formed on the filler-free region 35. Therefore, the region of the conductive resin layer 32 having a width B where the plating layer 33 is not formed. The label corresponds to the non-filler region 35.
  • the multilayer ceramic capacitor 21 can be manufactured as follows.
  • an electronic component body 22 manufactured through a known process is prepared.
  • a conductive metal paste is prepared, and the conductive metal paste is applied to each of the end faces 23 and 24 of the electronic component body 22 and a part of the side face 25, and then baked. Thereby, the thick film layer 31 is formed.
  • a conductive resin paste viscosity at a shear rate 0. ls _ 1 contains Chikaratsu thermosetting resin and a conductive filler has a thixotropy that a 200 Pa 's less Ru are prepared.
  • the conductive resin paste covers the thick film layer 31 and extends beyond the front edge 34 of the thick film layer 31 with a dimension A of 100 ⁇ m or more on the side surface 25 of the electronic component body 22. Applied, dried and then heat cured. Thereby, the conductive resin layer 32 is formed.
  • the applied conductive resin paste itself tends to wet and spread toward the center between the end faces 23 and 24 of the electronic component body 22.
  • the conductive fillers contained in the conductive resin paste are in contact with each other, a force for bonding to each other works and tries to stay in place. Therefore, only the solvent in the conductive resin paste and the resin component dissolved in the solvent are wetted and spread. Therefore, the end portion of the conductive resin layer 32 is not filled with a filler containing substantially no conductive filler. Contained area 35 is formed.
  • a plating layer 33 is formed by forming a conductive metal plating film on the conductive resin layer 32 by electrical plating.
  • the plating layer 33 is not formed on the filler-free region 35.
  • the width B of the filler-free region 35 where the plating layer 33 is not formed can be adjusted by changing the viscosity of the conductive resin paste applied to form the conductive resin layer 32. That is, if the viscosity of the conductive resin paste is made lower, the width B of the filler-free region 35 can be made larger. Note that, if the viscosity of the conductive resin paste is too low, it becomes difficult to form the conductive resin layer 32 with a good appearance. Therefore, the viscosity is preferably 20 Pa ′s or more.
  • the plating layer 33 is formed so as to cover the conductive resin layer 32 except for the region extending with a width B of 50 ⁇ m or more along 37, that is, the filler-free region 35.
  • the position 36 can be shifted with a width ⁇ of 50 ⁇ m or more from the leading edge 37 of the conductive resin layer 32. Therefore, the stress exerted by the adhesive layer 33 on the conductive resin layer 32 during the formation of the plating layer 33, during the transportation of the multilayer ceramic capacitor 21 or during soldering to the terminal electrodes 29 and 30, etc.
  • Conducts leading edge 36 which is a concentrated area
  • the conductive resin layer 32 can be displaced from the leading edge 37, and the conductive resin layer 32 can be prevented from inadvertently peeling before the multilayer ceramic capacitor 21 is mounted. Therefore, when the wiring board is stagnated and an external force exceeding the allowable range is applied to the multilayer ceramic capacitor 21, the conductive resin layer 32 that attempts to relieve this stress by peeling should properly exert its original stress relieving ability. Can do.
  • the point where the joining force to the electronic component body 22 of the leading edge 36 and the conductive resin layer 32, which is the stress concentration point of the plating layer 33, is the weakest.
  • the conductive resin layer 32 is inadvertently peeled off due to the stress exerted on the adhesive layer 33 during soldering because the tip edge 37 is too close.
  • the dimension A of the conductive resin layer 32 extending beyond the leading edge 34 of the thick film layer 32 is a force that allows 100 ⁇ m or more. When this A is less than 100 zm, the stress relaxation by the conductive resin layer 32 occurs. Since the capacity is not fully demonstrated, the electronic component body 22 may crack.
  • an internal electrode mainly composed of nickel was provided, and the target value of capacitance was designed to be lOOOpF.
  • the length was 3.2 mm
  • the width was 1.6 mm
  • An electronic component body was prepared for a multilayer ceramic capacitor with a height of 1.25 mm.
  • a conductive metal paste containing copper as a conductive component is applied and baked onto each end face where the internal electrode is exposed and a part of the side face adjacent to the end face where the internal electrode is exposed.
  • a thick film layer serving as an electrode base was formed.
  • conductive resin pastes according to the respective samples as shown in Table 1 were prepared.
  • Table 1 the material of the powder that becomes the conductive filler contained in the conductive resin paste, the type of thermosetting resin contained in the conductive resin base, the viscosity of the conductive resin paste, and the conductive The bonding force exerted on the electronic component main body after the adhesive resin paste is cured is shown.
  • Ag-coated Cu in the column of "conductive filler” in Table 1 indicates that the powder is silver-coated copper powder.
  • phenol described in the column of “thermosetting resin” is a resol type phenol resin.
  • the viscosity of the conductive resin paste was adjusted by solvent dilution. Also, each For the conductive resin paste according to the sample, the addition ratio of the thermosetting resin was adjusted so that the specific resistance would be 1 ⁇ 10 ⁇ 4 ⁇ ′cm or less after curing.
  • a conductive resin paste according to each sample shown in Table 1 is applied to a predetermined region of the electronic component main body on which the thick film layer is formed, dried, and then thermally cured, whereby conductive properties are obtained.
  • a functional resin layer was formed.
  • a nickel plating film having a thickness of 3 ⁇ m is formed on the conductive resin layer by electroplating, and a tin plating film having a thickness of 3 / m is formed thereon, thereby forming a plating layer.
  • the distance between the terminal electrodes composed of the thick film layer, the conductive resin layer, and the adhesive layer thus formed was 1.5 mm or more.
  • Table 2 shows the results of measuring the dimension A and the width B shown in Fig. 2 for each sample thus obtained.
  • the distance between lands is 2.2 mm
  • the width dimension is 2. Omm
  • the length dimension is so that the center of gravity is aligned with a glass epoxy board of length 100 mm, width 40 mm, and thickness 1.6 mm 2.
  • the conductive resin layer was not peeled off after plating, after reflow soldering, and after flow soldering. ,. If the conductive resin layer itself absorbs stress, the leading edge of the conductive resin layer is displaced from the leading edge of the thick film layer with a dimension of 100 xm or more, and the leading edge of the plating layer This is considered to be because the stress concentration that is the starting point of the crack was sufficiently relaxed by shifting from the leading edge of the conductive resin layer with a dimension of 50 ⁇ m or more.
  • the short-circuit failure rate is 0%. This is because when the mechanical stress due to substrate bending is applied to the sample multilayer ceramic capacitor, stress concentration occurs at the edge of the soldering layer on which the solder fillet is formed, and the stress is the same as when the plating layer is formed. Although much greater than stress or stress during soldering, such stress is effectively mitigated by delamination at the interface between the conductive resin layer and the electronic component body / plating layer. This is thought to be due to the suppression of cracks in the electronic component body.
  • the present invention has been described in relation to the multilayer ceramic capacitor as an example of the multilayer ceramic electronic component.
  • the present invention does not have a multilayer ceramic electronic component other than the multilayer ceramic capacitor or a multilayer structure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

明 細 書
セラミック電子部品およびその製造方法
技術分野
[0001] この発明は、セラミック電子部品およびその製造方法に関するもので、特に、セラミ ック電子部品に備える端子電極の構造およびその製造方法に関するものである。 背景技術
[0002] この発明にとって興味あるセラミック電子部品として、たとえば積層セラミックコンデ ンサのような積層型セラミック電子部品がある。図 3には、従来の積層セラミックコンデ ンサ 1が断面図で示されている。
[0003] 積層セラミックコンデンサ 1は、セラミックをもって構成される電子部品本体 2を備え ている。電子部品本体 2は、相対向する 2つの端面 3および 4とそれらを結ぶ側面 5と を有している。また、電子部品本体 2は、積層された複数の誘電体セラミック層 6と、誘 電体セラミック層 6間の特定の界面に沿って形成された内部電極 7および 8とを備え ている。
[0004] 積層セラミックコンデンサ 1は、また、電子部品本体 2の端面 3および 4をそれぞれ覆 うとともに端面 3および 4の各々力 側面 5の一部にまで延びるように形成される端子 電極 9および 10を備えている。一方の端子電極 9には、内部電極 7が電気的に接続 され、他方の端子電極 10には、内部電極 8が電気的に接続される。そして、内部電 極 7と内部電極 8とは、積層方向に交互に配置されている。
[0005] 端子電極 9および 10は、図 3では詳細に図示されないが、通常、電子部品本体 2の 表面上の所定の領域に導電性金属ペーストを塗布し、これを焼き付けることによって 形成される厚膜層と、その上にめっき処理を施すことによって形成されるめつき層とを 備えている。
[0006] 積層セラミックコンデンサ 1は、実用にあたって、図 3に示すように、配線基板 11上 に実装された状態とされる。より詳細には、配線基板 11上に設けられた導電ランド 12 および 13に、はんだ付けによるはんだフィレット 14および 15が形成され、これらはん だフィレット 14および 15を介して、端子電極 9および 10がそれぞれ電気的に接続さ れた状態とされる。
[0007] 積層セラミックコンデンサ 1において、端子電極 9および 10の下地となる厚膜層を形 成する際、厚膜層となる導電性金属ペーストに含まれるガラス成分と電子部品本体 2 側のセラミックとが反応するため、厚膜層と電子部品本体 2との界面には脆弱な反応 層が形成される。そのため、厚膜層の先端縁に比較的大きな応力が加わると、そこを 起点として、電子部品本体 2にクラックが生じることがある。たとえば、図 3に示すように 、配線基板 11上に積層セラミックコンデンサ 1が実装された状態で、配線基板 11の 橈みによる応力が加わると、上述した厚膜層の先端縁から内部電極 7または 8に向か つてクラックが進展することがあり、場合によっては、内部電極 7または 8にまでクラック が到達して、積層セラミックコンデンサ 1がショート故障に至ることがある。
[0008] 上述の問題を解決するため、端子電極に備える厚膜層とめっき層との間に導電性 樹脂層を介在させることが提案されている（たとえば、特許文献 1および 2参照）。この 特許文献 1および 2に記載の技術によれば、外部からの応力は、導電性樹脂層の変 形によって吸収され、電子部品本体にクラック等が生じることを防止するとともに、許 容範囲を超える過大な応力に対しては、厚膜層および/またはめつき層と導電性樹 脂層との界面で剥離を生じさせることにより、その応力を緩和し、電子部品本体にクラ ック等が生じることを防止してレ、る。
[0009] し力 ながら、上述したような構造の端子電極にあっては、所定以上の応力が加わ つたときに、端子電極において層間剥離を生じさせることによって、この応力を緩和 するようにしているため、このような層間剥離が予定されている界面における接合力 は比較的弱く設定され、特に、端子電極の先端部分では引張り応力に弱いという問 題がある。
[0010] より具体的には、めっき層を形成するとき、積層セラミックコンデンサを製造するにあ たって搬送するとき、あるいは、積層セラミックコンデンサを配線基板上にはんだ付け によって実装するときなど、導電性樹脂層上に形成されためつき層が、導電性樹脂 層に対して引張り応力を及ぼし、この応力は、めっき層の先端縁、すなわち導電性樹 脂層の先端縁に集中するため、この応力によって、導電性樹脂層は、その先端縁を 起点として剥離されてしまうことがある。このように、積層セラミックコンデンサが実装さ れた当初から導電性樹脂層が剥離している場合、その後において、積層セラミックコ ンデンサに大きな応力力 Sかかったとき、導電性樹脂層が本来有する応力緩和能力を 発揮できず、そのため、積層セラミックコンデンサにクラックが入ってしまい、ショート 不良に至ることがある。
特許文献 1 :特許第 3363369号公報
特許文献 2：特開平 10— 284343号公報
発明の開示
発明が解決しょうとする課題
[0011] そこで、この発明の目的は、上述した問題を解決し得る、セラミック電子部品および その製造方法を提供しょうとすることである。
課題を解決するための手段
[0012] この発明は、セラミックをもって構成されかつ相対向する 2つの端面とそれらを結ぶ 側面とを有する電子部品本体と、電子部品本体の各端面を覆うととともに各端面から 側面の一部にまで延びるように形成される端子電極とを備える、セラミック電子部品 にまず向けられるものであって、上述した技術的課題を解決するため、次のような構 成、特に、次のような端子電極に関する構成を備えることを特徴としている。
[0013] すなわち、この発明に係るセラミック電子部品において、端子電極は、導電性金属 の焼き付けによる厚膜力 なる厚膜層と、熱硬化性樹脂および導電性フィラーを含む 導電性樹脂層と、導電性金属めつき膜力 なるめっき層とを備えている。厚膜層は、 電子部品本体の各端面および側面の一部上に形成される。導電性樹脂層は、厚膜 層を覆うとともに、側面上において厚膜層の先端縁を 100 μ m以上の寸法をもって越 えて延びるように形成される。そして、導電性樹脂層の、側面上に位置する部分の先 端部分には導電性フィラーが実質的に含有されない領域がある。めっき層は、導電 性樹脂層の先端縁に沿って 50 μ m以上の幅をもって延びる領域を除いて導電性樹 脂層を覆うように形成される。
[0014] 導電性樹脂層は、電子部品本体に対して、 0. 3〜： !ONZmm2の範囲の接合力を 有することが好ましい。
[0015] 好ましい実施態様では、導電性樹脂層に含まれる熱硬化性樹脂としてはフエノー ル樹脂が用いられ、導電性樹脂層に含まれる導電性フイラ一は銀コートされた銅粉 末が用いられる。
[0016] この発明は、また、上述のような特徴的構成を備えるセラミック電子部品を製造する 方法にも向けられる。
[0017] この発明に係るセラミック電子部品の製造方法は、セラミックをもって構成されかつ 相対向する 2つの端面とそれらを結ぶ側面とを有する電子部品本体を用意する工程 と、電子部品本体の各端面を覆うととともに各端面力 側面の一部にまで延びるよう に端子電極を形成する工程とを備えてレ、る。
[0018] そして、端子電極を形成する工程では、導電性金属ペーストを電子部品本体の各 端面および側面の一部上に塗布し、次いで導電性金属ペーストを焼き付けることに よって、厚膜層を形成する工程がまず実施される。次に、せん断速度 0. Is—1での粘 度が 200Pa' s以下となるチキソトロピー性を有しかつ熱硬化性樹脂および導電性フ イラ一を含有する導電性樹脂ペーストを、上記厚膜層を覆うとともに、側面上におい て厚膜層の先端縁を 100 μ m以上の寸法をもって越えて延びるように塗布し、乾燥し 、次いで熱硬化させることによって、導電性樹脂層を形成する工程が実施される。次 に、導電性樹脂層上に電気めつきにより導電性金属めつき膜を形成することによって 、めっき層を形成する工程が実施される。
[0019] この発明に係るセラミック電子部品の製造方法において、導電性樹脂層を形成する ための導電性樹脂ペーストとして、硬化後において、電子部品本体に対して、 0. 3〜 10N/mm2の範囲の接合力を有するものが用いられることが好ましレ、。
発明の効果
[0020] この発明に係るセラミック電子部品によれば、端子電極において、中間層となる導 電性樹脂層の先端縁が、 100 z m以上の寸法をもって、下地となる厚膜層の先端縁 を越えた位置にあり、表面にあるめつき層の先端縁力 50 z m以上の幅をもって、導 電性樹脂層の先端縁力 後退した位置にある。
[0021] これによつて、まず、導電性樹脂層は、厚膜層の先端縁を越えて 100 μ m以上の 幅の領域で電子部品本体を被覆する状態となり、クラックの起点となる厚膜層の先端 縁への応力集中を緩和することができる。 [0022] また、めっき層の先端縁が、導電性樹脂層の先端縁から 50 β m以上の幅をもって ずらされ、めっき層が導電性樹脂層に及ぼす応力の集中箇所が導電性樹脂層の先 端縁からずらされることになる。したがって、めっき層の形成時や積層セラミックコンデ ンサの製造にあたっての搬送時や実装に当たっての端子電極へのはんだ付け時等 において応力が集中するめつき層の先端縁に対して、導電性樹脂層の先端縁が十 分にずらされていることになるので、このような応力によって導電性樹脂層が不所望 にも剥離してしまうことを防止することができる。
[0023] また、この発明に係るセラミック電子部品によれば、前述した特許文献 1および 2に 記載のものと同様、導電性樹脂層が外部から応力を吸収し、また、許容範囲を超える 外部からの応力に対しては、導電性樹脂層が剥離し、いずれの場合においても、電 子部品本体にクラックが生じることを防止でき、セラミック電子部品のたとえば焼損や 発煙などといった重大な事故を未然に防止することができる。
[0024] この発明において、導電性樹脂層が、電子部品本体に対して、 0. 3〜： lON/mm2 の範囲の接合力を有していると、導電性樹脂層が有する本来の応力緩和能力を十 分に発揮させること力 Sできる。
[0025] この発明において、導電性樹脂層に含まれる導電性フイラ一として銀コートされた 銅粉末が用いられると、導電性樹脂層の表面が酸化されることを防止するとともに、 銀の絶対量を抑えて銀のマイグレーションを抑制することができる。また、導電性樹 脂層に含まれる熱硬化性樹脂としてフエノール樹脂が用いられると、熱硬化時に還 元作用を及ぼすことができ、銅粉末の表面のうち銀にコートされていない部分が酸化 されるのを防止することができる。
[0026] この発明に係るセラミック電子部品の製造方法によれば、導電性樹脂層を形成する ため、せん断速度 0. Is—1での粘度が 200Pa ' s以下となるチキソトロピー性を有する 導電性樹脂ペーストを塗布するようにしているので、熱硬化後の導電性樹脂層にお いて、その先端部分に導電性フィラーが実質的に含有されない領域を容易に形成す ること力 Sできる。
[0027] すなわち、粘度測定条件としてのせん断速度 0. Is— 1というのは、導電性樹脂ぺー ストにほとんど外力がかからなレ、状態に相当し、この条件で粘度が 200Pa · s以下とレヽ うのは、通常使用されるペースト粘度に比べてかなりの低粘度（流動しやすい状態） であると言える。このような低粘度の導電性樹脂ペーストを用いて導電性樹脂層を形 成するため、この導電性樹脂ペーストを、電子部品本体上の厚膜層を覆うとともに、 側面上において厚膜層の先端縁を 100 x m以上の寸法をもって越えて延びるように 塗布すると、導電性樹脂ペースト自体は電子部品本体の端面間中央に向かって濡 れ広がろうとするが、導電性樹脂ペースト中に含まれる導電性フイラ一は互いに接触 しているため、相互に結合しょうとする力が働き、その場に留まろうとする。その結果、 導電性フイラ一は、当初の塗布位置からほとんど動かず、溶剤およびこれに溶解して いる樹脂成分のみが濡れ広がるため、導電性樹脂層の先端部分に導電性フィラー が実質的に含有されない領域をもたらすことができる。
図面の簡単な説明
園 1]この発明の一実施形態による積層セラミックコンデンサ 21を示す断面図である 園 2]図 1の部分 Cを拡大して示す断面図である。
園 3]この発明にとって興味ある従来の積層セラミックコンデンサ 1を示す断面図であ り、併せて配線基板 11上に実装された状態を示している。
符号の説明
21 積層セラミックコンデ
22 電子部品本体
23, 24 端面
25 側面
26 誘電体セラミック層
29, 30 端子電極
31 厚膜層
32 導電性樹脂層
33 めっき層
34 厚膜層の先端縁
35 フィラー非含有領域 36 めっき層の先端縁
37 導電性樹脂層の先端縁
発明を実施するための最良の形態
[0030] この発明に係るセラミック電子部品の一例として、以下には、積層セラミックコンデン サについて説明する。
[0031] 図 1は、この発明の一実施形態による積層セラミックコンデンサ 21を示す断面図で あり、図 2は、図 1の部分 Cを拡大して示す断面図である。図 1および図 2に示した積 層セラミックコンデンサ 21は、端子電極の構造を除いて、図 3に示した積層セラミック コンデンサ 1と実質的に同様の構造を有している。
[0032] 積層セラミックコンデンサ 21は、セラミックをもって構成される電子部品本体 22を備 えている。電子部品本体 22は、相対向する 2つの端面 23および 24とそれらを結ぶ側 面 25とを有している。また、電子部品本体 22は、積層された複数の誘電体セラミック 層 26と、誘電体セラミック層 26間の特定の界面に沿って形成された内部電極 27およ び 28とをもって構成される。
[0033] 積層セラミックコンデンサ 21は、また、電子部品本体 22の端面 23および 24の各々 を覆うとともに端面 23および 24の各々力 側面 25の一部にまで延びるようにそれぞ れ形成される端子電極 29および 30を備えている。一方の端子電極 29には、内部電 極 27が電気的に接続され、他方の端子電極 30には、内部電極 28が電気的に接続 される。そして、内部電極 27と内部電極 28とは、積層方向に交互に配置されている。
[0034] このような積層セラミックコンデンサ 21において、端子電極 29および 30の構造に特 徴がある。なお、図 2には、一方の端子電極 30の一部が拡大されて図示されている 力 この図示された端子電極 30と他方の端子電極 29とは実質的に同様の構造を有 しているので、以下には、一方の端子電極 30について詳細に説明する。
[0035] 図 2を参照して、端子電極 30は、導電性金属の焼き付けによる厚膜力 なる厚膜層 31と、熱硬化性樹脂および導電性フィラーを含む導電性樹脂層 32と、導電性金属 めっき膜からなるめっき層 33とを備えている。
[0036] 一例として、厚膜層 31を構成する導電性金属としては、銅が用レ、られる。また、導 電性榭脂層 32に含まれる熱硬化性樹脂としては、たとえばレゾール型フヱノール榭 脂のようなフエノール樹脂が用いられ、導電性樹脂層 32に含まれる導電性フィラーと しては、たとえば銀コートされた銅粉末が用いられる。また、めっき層 33は、図 2では 図示されないが、通常、ニッケルめっき膜およびその上に形成される錫めつき膜とレ、 うように複数層から構成されることが多い。
[0037] 上述のように、導電性樹脂層 32に含まれる導電性フイラ一として銀コートされた銅 粉末が用いられると、導電性樹脂層 32の表面が酸化されることを防止するとともに、 銀の絶対量を抑えて銀のマイグレーションを抑制することができる。また、導電性樹 脂層 32に含まれる熱硬化性樹脂としてフヱノール樹脂が用いられると、熱硬化時に 還元作用を及ぼすことができ、銅粉末の表面のうち銀にコートされていない部分が酸 化されるのを防止することができる。
[0038] 厚膜層 31は、電子部品本体 22の端面 24および側面 25の一部上に形成される。
[0039] 導電性樹脂層 32は、上記厚膜層 31を覆うとともに、側面 25上において厚膜層 31 の先端縁 34を 100 μ ΐη以上の寸法 Aをもって越えて延びるように形成される。導電 性樹脂層 32は、この寸法 Aの部分において、電子部品本体 22を直接被覆している 。また、導電性樹脂層 32の、側面 25上に位置する部分の先端部分には導電性フィ ラーが実質的に含有されないフィラー非含有領域 35が形成される。なお、図 2にお いて、導電性樹脂層 32の、フィラー非含有領域 35とそれ以外の領域との境界を明瞭 な破線で示したが、実際には、このような境界は明瞭に現れるものではない。
[0040] めっき層 33は、導電性樹脂層 32の先端縁 37に沿って 50 μ m以上の幅 Βをもって 延びる領域を除いて導電性樹脂層 32を覆うように形成される。めっき層 33は、後述 するように、電気めつきにより形成されるため、フィラー非含有領域 35上には形成さ れず、したがって、導電性樹脂層 32の、めっき層 33が形成されない幅 Bの領域はフ イラ一非含有領域 35に対応してレヽる。
[0041] 積層セラミックコンデンサ 21は、次のように製造されることができる。
[0042] まず、周知の工程を経て製造された電子部品本体 22が用意される。次に、導電性 金属ペーストが用意され、電子部品本体 22の端面 23および 24の各々ならびに側面 25の一部上に導電性金属ペーストが塗布され、次いで、焼き付けられる。これによつ て、厚膜層 31が形成される。 [0043] 次に、せん断速度 0. l s_ 1での粘度が 200Pa ' s以下となるチキソトロピー性を有し 力つ熱硬化性樹脂および導電性フィラーを含有する導電性樹脂ペーストが用意され る。そして、この導電性樹脂ペーストが、上述の厚膜層 31を覆うとともに、電子部品本 体 22の側面 25上において厚膜層 31の先端縁 34を 100 μ m以上の寸法 Aをもって 越えて延びるように塗布され、乾燥され、次いで、熱硬化される。これによつて、導電 性樹脂層 32が形成される。
[0044] 上記工程にぉレ、て、塗布された導電性樹脂ペースト自体は、電子部品本体 22の 端面 23および 24間の中央部に向かって濡れ広がろうとする。このとき、導電性樹脂 ペースト中に含まれる導電性フイラ一は、互いに接触しているため、相互に結合しょう とする力が働き、その場に留まろうとする。したがって、導電性樹脂ペースト中の溶剤 およびこれに溶解している樹脂成分のみが濡れ広がることになり、そのため、導電性 樹脂層 32の先端部分には、導電性フィラーを実質的に含有しないフィラー非含有領 域 35が形成される。
[0045] 次に、導電性樹脂層 32上に電気めつきにより導電性金属めつき膜を形成すること によって、めっき層 33が形成される。めっき層 33は、フィラー非含有領域 35上には 形成されない。このように、めっき層 33が形成されないフィラー非含有領域 35の幅 B は、導電性樹脂層 32を形成するために塗布される導電性樹脂ペーストの粘度を変 えることによって調整することができる。すなわち、導電性樹脂ペーストの粘度をより 低くすれば、フィラー非含有領域 35の幅 Bをより大きくすることができる。なお、導電 性樹脂ペーストの粘度が低すぎると、良好な外観をもって導電性樹脂層 32を形成す ることが困難になるため、その粘度は 20Pa ' s以上であることが好ましい。
[0046] 積層セラミックコンデンサ 21において、前述したように、導電性樹脂層 32の先端縁
37に沿って 50 μ m以上の幅 Bをもって延びる領域、すなわちフィラー非含有領域 35 を除いて、めっき層 33が導電性樹脂層 32を覆うように形成されているので、めっき層 33の先端縁 36の位置を、導電性樹脂層 32の先端縁 37から 50 μ m以上の幅 Βをも つてずらすことができる。したがって、めっき層 33の形成時や積層セラミックコンデン サ 21の製造にあたっての搬送時や端子電極 29および 30へのはんだ付け時等にお レ、てめつき層 33が導電性樹脂層 32に及ぼす応力集中箇所である先端縁 36を導電 性樹脂層 32の先端縁 37からずらすことができ、導電性樹脂層 32が、積層セラミック コンデンサ 21の実装前に不用意にも剥離してしまう不都合を生じさせに《すること ができる。そのため、配線基板が橈んで、許容範囲を超える外力が積層セラミックコ ンデンサ 21に加わったとき、剥離によって、この応力を緩和しょうとする導電性樹脂 層 32本来の応力緩和能力を適正に発揮させることができる。
[0047] なお、上述の幅 Bが 50 μ m未満の場合には、めっき層 33の応力集中箇所である先 端縁 36と導電性樹脂層 32の電子部品本体 22に対する接合力の最も弱い箇所であ る先端縁 37とが近接しすぎて、はんだ付け時などにおいてめつき層 33に及ぼされる 応力によって、導電性樹脂層 32が不用意にも剥離してしまう可能性がある。また、厚 膜層 32の先端縁 34を越えて延びる導電性樹脂層 32の寸法 Aは 100 μ m以上とさ れる力 この Aが 100 z m未満の場合には、導電性樹脂層 32による応力緩和能力が 十分に発揮されないため、電子部品本体 22にクラックが発生することがある。
[0048] 次に、この発明による効果を確認するために実施した実験例について説明する。
[0049] まず、周知の工程を経て、ニッケルを主成分とする内部電極を備え、静電容量の目 標値が lOOOpFとなるように設計された、長さ 3. 2mm、幅 1. 6mmおよび高さ 1. 25 mmの積層セラミックコンデンサのための電子部品本体を用意した。
[0050] 次いで、上記の電子部品本体の、内部電極が露出する各端面およびそれに隣接 する側面の一部上に、銅を導電成分として含む導電性金属ペーストを塗布し、焼き 付けることによって、端子電極の下地となる厚膜層を形成した。
[0051] 次に、表 1に示すような各試料に係る導電性樹脂ペーストを用意した。表 1において 、導電性樹脂ペーストに含有される導電性フイラ一となる粉末の材質、導電性樹脂べ 一ストに含有される熱硬化性樹脂の種類、導電性樹脂ペーストの粘度、ならびに、導 電性樹脂ペーストが硬化後において電子部品本体に対して及ぼす接合力が示され ている。
[0052] 表 1の「導電性フィラー」の欄にある「Agコート Cu」は、銀コートされた銅粉末である ことを示している。また、「熱硬化性樹脂」の欄に記載された「フヱノール」は、レゾール 型フエノール樹脂である。
[0053] なお、導電性樹脂ペーストの粘度については、溶剤希釈により調整した。また、各 試料に係る導電性樹脂ペーストは、硬化後において、比抵抗が 1 X 10_4 Ω ' cm以下 となるように熱硬化性樹脂の添加比率を調整した。
[0054] [表 1]
Figure imgf000013_0001
[0055] 次に、厚膜層が形成された電子部品本体の所定の領域に、表 1に示した各試料に 係る導電性樹脂ペーストを塗布し、乾燥し、次いで熱硬化させることによって、導電 性樹脂層を形成した。
[0056] 次に、導電性樹脂層上に、電気めつきにより、厚み 3 μ mのニッケルめっき膜を形成 し、その上に厚み 3 / mの錫めつき膜を形成することによって、めっき層を得た。この ようにして形成された厚膜層、導電性樹脂層およびめつき層からなる端子電極間の 間隔は 1. 5mm以上であった。
[0057] このようにして得られた各試料について、図 2に示した寸法 Aおよび幅 Bを測定した 結果が表 2に示されている。
[0058] [表 2] 試料 A B
番号 [ i m] [ /i m]
1 356 52
2 124 77
3 588 274
4 362 145
5 105 53
6 226 108
7 284 159
8 100 86
9 248 133
10 691 502
11 85 26
12 37 31
13 73 0
14 0 0
15 5 0
16 126 35
17 72 104
[0059] また、各試料について、上記めつき層の形成のためのめっき後、リフローはんだ付 け後およびフローはんだ付け後の各々の場合の導電性樹脂層の剥離の有無を評価 するとともに、基板曲げ試験を行なったときのショート故障発生率を評価した。
[0060] より詳細には、めっき後の導電性樹脂層の剥離については、各試料 100個につい て、実体顕微鏡の観察により剥離の有無を評価した。
[0061] リフローはんだ付け後の導電性樹脂層の剥離については、ガラスエポキシ基板に、 各試料 100個をマウントして、 Sn— Ag— Cuはんだを用いて、予熱ゾーン： 150〜18 0°C/90秒、本加熱ゾーン： 240°C以上（最高温度 260°C) /60秒に設定したプロフ アイルでリフローはんだ付けを行なった後、導電性樹脂層の剥離の有無を、実体顕 微鏡によって、外観観察するとともに、電子部品本体の長手方向寸法および厚み方 向寸法で規定される断面研磨面を観察することによって評価した。
[0062] フローはんだ付け後の導電性樹脂層の剥離にっレ、ては、ガラスエポキシ基板に、 各試料 100個をマウントして、 260°Cに設定した溶融はんだ Sn— 3. OAg— 0. 5Cu でダブルウェーブのフロ一はんだ付けを行なつた後、導電性樹脂層の剥離の有無を 、実体顕微鏡によって、外観観察するとともに、電子部品本体の長手方向寸法およ び厚み方向寸法で規定される断面研磨面を観察することによって評価した。
[0063] ショート故障発生率については、長さ 100mm、幅 40mmおよび厚み 1. 6mmのガ ラスエポキシ基板に重心位置を合わせるようにランド間距離 2. 2mm、幅方向寸法 2 . Ommおよび長手方向寸法 2. 8mmの銅箔ランドを形成した、試験基板に、厚み 15 0 μ mのメタルマスクを用いてソルダペーストを印刷した後、各試料をマウントしてリフ ローはんだ付けを行なレ、、各試料 100個について、試験基板を JIS C 5102- 19 94に記載の試験条件に従って最大曲げ量 6mmまで橈ませた後、 IRショックによるシ ョート故障の発生の有無を確認し、その発生率を求めた。
[0064] これらの結果が表 3に示されている。
[0065] [表 3]
Figure imgf000015_0001
[0066] 試料:!〜 10は、表 2に示すように、 Α≥100 μ ΐη、および Β≥50 μ mの条件を満た している。また、試料 1〜： 10では、表 1に示すように、導電性樹脂層が 0. 3〜： 10N/ mm2の範囲の接合力を有している。
[0067] このような試料 1〜： 10によれば、表 3に示すように、めっき後、リフローはんだ付け後 およびフローはんだ付け後のいずれについても、導電性樹脂層の剥離が生じていな レ、。これは、導電性樹脂層自体が応力を吸収しているば力 でなぐ導電性樹脂層の 先端縁が 100 x m以上の寸法をもって厚膜層の先端縁からずらされ、また、めっき層 の先端縁が 50 μ m以上の寸法をもって導電性樹脂層の先端縁からずらされることに よって、クラックの起点となる応力集中が十分に緩和されたためであると考えられる。
[0068] また、同じく表 3に示すように、試料 1〜： 10によれば、ショート故障発生率が 0%であ る。これは、基板曲げによる機械的応力を試料となる積層セラミックコンデンサへカロえ た場合、はんだフィレットが形成されるめつき層の先端縁に応力集中が起こり、その応 力は、めっき層形成時の応力あるいははんだ付け時の応力よりもはるかに大きいが、 このような応力は、導電性樹脂層の電子部品本体/めっき層との界面での剥離によ り、効果的に緩和され、その結果、電子部品本体でのクラックの発生が抑制されたた めであると考えられる。
[0069] これらに対して、 Aが ΙΟΟ μ ΐη未満および/または Bが 50 μ ΐη未満の試料 11〜17 では、導電性樹脂層の剥離が生じたり、あるいはショート故障が発生したりしている。 特に、試料 16では、表 2に示すように、 Αが 100 μ m以上であるが、 Bが 50 μ m未満 であるため、表 3に示すように、フローはんだ付け後において、導電性樹脂層の剥離 が生じ、かつショート故障も発生している。また、試料 17では、表 2に示すように、 Bが 50 β m以上である力 Aが 100 β m未満であるため、表 3に示すように、ショート故障 が発生している。
[0070] 以上、この発明を、積層セラミック電子部品の一例としての積層セラミックコンデンサ に関連して説明したが、この発明は、積層セラミックコンデンサ以外の積層セラミック 電子部品、あるいは積層構造を有していなレ、、いわゆる単層構造のセラミック電子部 品に対しても等しく適用することができる。

Claims

請求の範囲
[1] セラミックをもって構成されかつ相対向する 2つの端面とそれらを結ぶ側面とを有す る電子部品本体と、
前記電子部品本体の各前記端面を覆うととともに各前記端面から前記側面の一部 にまで延びるように形成される端子電極と
を備え、
前記端子電極は、
導電性金属の焼付けによる厚膜からなるものであって、前記電子部品本体の各前 記端面および前記側面の一部上に形成される、厚膜層と、
熱硬化性樹脂および導電性フィラーを含むものであって、前記厚膜層を覆うととも に、前記側面上において前記厚膜層の先端縁を 100 μ m以上の寸法をもって越え て延びるように形成され、前記側面上に位置する部分の先端部分には前記導電性フ イラ一が実質的に含有されない領域がある、導電性樹脂層と、
導電性金属めつき膜力 なるものであって、前記導電性樹脂層の先端縁に沿って 5 0 μ m以上の幅をもって延びる領域を除いて前記導電性樹脂層を覆うように形成され る、めっき層と
を備える、
セラミック電子部品。
[2] 前記導電性樹脂層は、前記電子部品本体に対して、 0. 3〜： !ONZmm2の範囲の 接合力を有する、請求項 1に記載のセラミック電子部品。
[3] 前記導電性樹脂層に含まれる前記熱硬化性樹脂はフエノール樹脂であり、前記導 電性樹脂層に含まれる前記導電性フイラ一は銀コートされた銅粉末である、請求項 1 または 2に記載のセラミック電子部品。
[4] セラミックをもって構成されかつ相対向する 2つの端面とそれらを結ぶ側面とを有す る電子部品本体を用意する工程と、
前記電子部品本体の各前記端面を覆うととともに各前記端面から前記側面の一部 にまで延びるように端子電極を形成する工程と
を備え、 前記端子電極を形成する工程は、
導電性金属ペーストを前記電子部品本体の各前記端面および前記側面の一部上 に塗布し、次いで前記導電性金属ペーストを焼き付けることによって、厚膜層を形成 する工程と、
せん断速度 0. Is—1での粘度が 200Pa' s以下となるチキソトロピー性を有しかつ熱 硬化性樹脂および導電性フィラーを含有する導電性樹脂ペーストを、前記厚膜層を 覆うとともに、前記側面上において前記厚膜層の先端縁を 100 z m以上の寸法をも つて越えて延びるように塗布し、乾燥し、次いで熱硬化させることによって、導電性樹 脂層を形成する工程と、
前記導電性樹脂層上に電気めつきにより導電性金属めつき膜を形成することによつ て、めっき層を形成する工程と
を備える、
セラミック電子部品の製造方法。
前記導電性樹脂層を形成するための前記導電性樹脂ペーストとして、硬化後にお いて、前記電子部品本体に対して、 0. 3〜： lON/mm2の範囲の接合力を有するも のが用いられる、請求項 4に記載のセラミック電子部品の製造方法。
PCT/JP2007/058487 2006-06-28 2007-04-19 Composant électronique en céramique et son procédé de fabrication WO2008001542A1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008522328A JP4998467B2 (ja) 2006-06-28 2007-04-19 セラミック電子部品およびその製造方法
EP07741923.2A EP2034496B1 (en) 2006-06-28 2007-04-19 Ceramic electronic component and method for manufacturing same
CN2007800191168A CN101454852B (zh) 2006-06-28 2007-04-19 陶瓷电子部件及其制造方法
KR1020087028855A KR101060796B1 (ko) 2006-06-28 2007-04-19 세라믹 전자부품 및 그 제조방법
TW096119895A TWI331760B (en) 2006-06-28 2007-06-04 Ceramic electronic component and method of producing the same
US12/261,144 US7570477B2 (en) 2006-06-28 2008-10-30 Ceramic electronic component and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006177479 2006-06-28
JP2006-177479 2006-06-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/261,144 Continuation US7570477B2 (en) 2006-06-28 2008-10-30 Ceramic electronic component and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2008001542A1 true WO2008001542A1 (fr) 2008-01-03

Family

ID=38845314

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/058487 WO2008001542A1 (fr) 2006-06-28 2007-04-19 Composant électronique en céramique et son procédé de fabrication

Country Status (7)

Country Link
US (1) US7570477B2 (ja)
EP (1) EP2034496B1 (ja)
JP (1) JP4998467B2 (ja)
KR (1) KR101060796B1 (ja)
CN (1) CN101454852B (ja)
TW (1) TWI331760B (ja)
WO (1) WO2008001542A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100157507A1 (en) * 2008-12-24 2010-06-24 Murata Manufacturing Co., Ltd. Electronic component and producing method thereof
JP2011018874A (ja) * 2009-07-09 2011-01-27 Samsung Electro-Mechanics Co Ltd セラミックス電子部品
JP2013197186A (ja) * 2012-03-16 2013-09-30 Murata Mfg Co Ltd セラミックコンデンサ
JP2014093503A (ja) * 2012-11-07 2014-05-19 Murata Mfg Co Ltd セラミック電子部品
JP2014135463A (ja) * 2013-01-09 2014-07-24 Samsung Electro-Mechanics Co Ltd 導電性樹脂組成物、これを含む積層セラミックキャパシタ及びその製造方法
JP2014143387A (ja) * 2013-01-24 2014-08-07 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
JP2015115392A (ja) * 2013-12-10 2015-06-22 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
JP2016122855A (ja) * 2011-12-16 2016-07-07 エプコス アーゲーＥｐｃｏｓ Ａｇ 電気的構成素子及びその製造方法
US10395840B1 (en) 2018-11-16 2019-08-27 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
US10395839B1 (en) 2018-11-16 2019-08-27 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
JP7468341B2 (ja) 2020-12-28 2024-04-16 Tdk株式会社 電子部品
WO2024219030A1 (ja) * 2023-04-18 2024-10-24 株式会社村田製作所 積層セラミックコンデンサ

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4453711B2 (ja) * 2007-03-30 2010-04-21 Ｔｄｋ株式会社 薄膜部品及び製造方法
KR101379874B1 (ko) * 2009-12-11 2014-04-01 가부시키가이샤 무라타 세이사쿠쇼 적층형 세라믹 전자부품
JP5246207B2 (ja) * 2010-06-04 2013-07-24 株式会社村田製作所 チップ型電子部品
JP5246215B2 (ja) * 2010-07-21 2013-07-24 株式会社村田製作所 セラミック電子部品及び配線基板
US20130107419A1 (en) * 2011-10-28 2013-05-02 Kemet Electronics Corporation Multilayered ceramic capacitor with improved lead frame attachment
KR101761936B1 (ko) * 2012-03-13 2017-07-26 삼성전기주식회사 적층 세라믹 전자 부품
KR101753420B1 (ko) * 2012-03-13 2017-07-03 삼성전기주식회사 적층 세라믹 전자 부품
CN104604344B (zh) 2012-09-07 2019-04-16 三菱电机株式会社 功率半导体装置
KR101565639B1 (ko) * 2013-02-20 2015-11-03 삼성전기주식회사 적층 세라믹 전자부품
KR20140106175A (ko) * 2013-02-26 2014-09-03 삼성전기주식회사 다층 세라믹 소자
KR101462769B1 (ko) 2013-03-28 2014-11-20 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판
JP6323017B2 (ja) * 2013-04-01 2018-05-16 株式会社村田製作所 積層型セラミック電子部品
KR101434108B1 (ko) * 2013-07-22 2014-08-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
KR101508838B1 (ko) * 2013-08-09 2015-04-06 삼성전기주식회사 다층 세라믹 소자 및 이를 구비하는 실장 구조물
KR101444615B1 (ko) * 2013-08-09 2014-09-26 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
CN104576051B (zh) * 2013-10-25 2017-05-24 株式会社村田制作所 陶瓷电子部件
JP2016004659A (ja) 2014-06-16 2016-01-12 株式会社村田製作所 導電性樹脂ペーストおよびセラミック電子部品
JP2016161472A (ja) * 2015-03-04 2016-09-05 セイコーエプソン株式会社 物理量センサーおよびその製造方法、電子機器、ならびに移動体
CN112863874B (zh) 2016-09-23 2023-02-03 Tdk株式会社 电子部件和电子部件装置
JP6972592B2 (ja) * 2017-03-16 2021-11-24 Tdk株式会社 電子部品及び電子部品装置
JP6988122B2 (ja) * 2017-03-23 2022-01-05 Tdk株式会社 セラミック電子部品
JP7089426B2 (ja) 2018-07-23 2022-06-22 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品の製造方法及び電子部品内蔵基板
JP7065735B2 (ja) * 2018-09-07 2022-05-12 太陽誘電株式会社 積層セラミック電子部品
JP7279894B2 (ja) * 2018-09-13 2023-05-23 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型キャパシタ
JP7302265B2 (ja) * 2019-05-07 2023-07-04 Tdk株式会社 積層コイル部品
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7173080B2 (ja) * 2020-04-07 2022-11-16 株式会社村田製作所 インダクタ
JP7405014B2 (ja) * 2020-06-22 2023-12-26 Tdk株式会社 電子部品及び電子部品の製造方法
JP2022158987A (ja) * 2021-03-31 2022-10-17 太陽誘電株式会社 セラミック電子部品、回路基板構造、およびセラミック電子部品の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284343A (ja) 1997-04-11 1998-10-23 Mitsubishi Materials Corp チップ型電子部品
JP3363369B2 (ja) 1998-01-30 2003-01-08 京セラ株式会社 積層セラミックコンデンサ
WO2004087608A1 (ja) * 2003-03-31 2004-10-14 Tdk Corporation 電極段差吸収用印刷ペーストおよび電子部品の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04257211A (ja) * 1991-02-08 1992-09-11 Murata Mfg Co Ltd チップ型電子部品
JP3227242B2 (ja) * 1992-07-28 2001-11-12 株式会社トーキン 積層セラミックコンデンサ並びにその製造方法
JPH06267784A (ja) * 1992-11-04 1994-09-22 Du Pont Kk 導電性樹脂ペースト及びそれにより成る端子電極を有した積層セラミックチップコンデンサ
JP3307133B2 (ja) * 1995-01-27 2002-07-24 株式会社村田製作所 セラミック電子部品
JPH0969464A (ja) * 1995-08-30 1997-03-11 Nec Corp チップ型積層セラミックコンデンサ
JPH09205035A (ja) * 1996-01-26 1997-08-05 Hitachi Aic Inc 積層セラミックコンデンサ
JP3458701B2 (ja) * 1998-03-30 2003-10-20 株式会社村田製作所 電子部品及びその製造方法
JP3633805B2 (ja) * 1998-12-14 2005-03-30 株式会社村田製作所 セラミック電子部品
JP2002246257A (ja) * 2001-02-19 2002-08-30 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP3888086B2 (ja) * 2001-06-25 2007-02-28 株式会社村田製作所 電子部品アレイ
JP2003318059A (ja) * 2002-04-25 2003-11-07 Kyocera Corp 積層セラミックコンデンサ
JP2004186108A (ja) * 2002-12-06 2004-07-02 Namics Corp 導電ペースト及びその使用
US7019396B2 (en) * 2003-07-15 2006-03-28 Murata Manufacturing Co., Ltd. Electronic chip component and method for manufacturing electronic chip component
JP4645594B2 (ja) * 2004-07-06 2011-03-09 株式会社村田製作所 導電性ペースト及びそれを用いたセラミック電子部品
JP2006073836A (ja) * 2004-09-02 2006-03-16 Kyocera Chemical Corp セラミック電子部品用導電性ペーストおよびセラミック電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284343A (ja) 1997-04-11 1998-10-23 Mitsubishi Materials Corp チップ型電子部品
JP3363369B2 (ja) 1998-01-30 2003-01-08 京セラ株式会社 積層セラミックコンデンサ
WO2004087608A1 (ja) * 2003-03-31 2004-10-14 Tdk Corporation 電極段差吸収用印刷ペーストおよび電子部品の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2034496A4 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8797711B2 (en) * 2008-12-24 2014-08-05 Murata Manufacturing Co., Ltd. Electronic component and producing method thereof
US20100157507A1 (en) * 2008-12-24 2010-06-24 Murata Manufacturing Co., Ltd. Electronic component and producing method thereof
JP2011018874A (ja) * 2009-07-09 2011-01-27 Samsung Electro-Mechanics Co Ltd セラミックス電子部品
JP2016122855A (ja) * 2011-12-16 2016-07-07 エプコス アーゲーＥｐｃｏｓ Ａｇ 電気的構成素子及びその製造方法
JP2018139308A (ja) * 2011-12-16 2018-09-06 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ 電気的構成素子及びその製造方法
US9805846B2 (en) 2011-12-16 2017-10-31 Epcos Ag Electrical component and method for producing an electrical component
JP2013197186A (ja) * 2012-03-16 2013-09-30 Murata Mfg Co Ltd セラミックコンデンサ
JP2014093503A (ja) * 2012-11-07 2014-05-19 Murata Mfg Co Ltd セラミック電子部品
JP2014135463A (ja) * 2013-01-09 2014-07-24 Samsung Electro-Mechanics Co Ltd 導電性樹脂組成物、これを含む積層セラミックキャパシタ及びその製造方法
US9082557B2 (en) 2013-01-24 2015-07-14 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
JP2014143387A (ja) * 2013-01-24 2014-08-07 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
JP2015115392A (ja) * 2013-12-10 2015-06-22 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
US10395840B1 (en) 2018-11-16 2019-08-27 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
US10395839B1 (en) 2018-11-16 2019-08-27 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
JP7468341B2 (ja) 2020-12-28 2024-04-16 Tdk株式会社 電子部品
WO2024219030A1 (ja) * 2023-04-18 2024-10-24 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US20090040688A1 (en) 2009-02-12
JP4998467B2 (ja) 2012-08-15
KR101060796B1 (ko) 2011-08-30
CN101454852A (zh) 2009-06-10
KR20080111557A (ko) 2008-12-23
TW200807464A (en) 2008-02-01
JPWO2008001542A1 (ja) 2009-11-26
EP2034496A1 (en) 2009-03-11
CN101454852B (zh) 2011-03-23
EP2034496A4 (en) 2010-12-15
TWI331760B (en) 2010-10-11
US7570477B2 (en) 2009-08-04
EP2034496B1 (en) 2013-10-23

Similar Documents

Publication Publication Date Title
JP4998467B2 (ja) セラミック電子部品およびその製造方法
US10418191B2 (en) Electronic component with outer electrode including sintered layers, glass layer, and metal layers and method for producing the same
KR102105345B1 (ko) 적층 세라믹 콘덴서
JP4957394B2 (ja) セラミック電子部品及びその製造方法
JP5246207B2 (ja) チップ型電子部品
JP2017191929A (ja) 積層型キャパシター及びその製造方法
US20070224400A1 (en) Ceramic substrate, electronic apparatus, and method for producing ceramic substrate
KR20170061372A (ko) 커패시터 및 그 제조방법
KR20110023760A (ko) 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법
JP6376604B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2015037178A (ja) 積層セラミックキャパシタ及びその製造方法
JPWO2013132965A1 (ja) 電子部品
KR20200046002A (ko) 적층 세라믹 콘덴서
JP4463045B2 (ja) セラミック電子部品及びコンデンサ
JP2020061468A (ja) 積層セラミック電子部品およびその実装構造
JPH08203771A (ja) セラミック電子部品
JP7425348B2 (ja) 多層基板、および、部品実装基板
JP4463046B2 (ja) セラミック電子部品及びコンデンサ
JP4124598B2 (ja) チップ型コンデンサの製造方法
JP7396191B2 (ja) セラミック電子部品およびセラミック電子部品の製造方法
KR101508838B1 (ko) 다층 세라믹 소자 및 이를 구비하는 실장 구조물
JP7032113B2 (ja) プリント配線板及び接続体
JP5526720B2 (ja) 樹脂回路基板およびその製造方法
JP2005217128A (ja) セラミック電子部品
CN118922899A (zh) 层叠陶瓷电容器、层叠陶瓷电容器的制造方法以及层叠陶瓷电容器的安装构造

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780019116.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07741923

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008522328

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2007741923

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020087028855

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU