WO2024219030A1 - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- WO2024219030A1 WO2024219030A1 PCT/JP2024/001184 JP2024001184W WO2024219030A1 WO 2024219030 A1 WO2024219030 A1 WO 2024219030A1 JP 2024001184 W JP2024001184 W JP 2024001184W WO 2024219030 A1 WO2024219030 A1 WO 2024219030A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- electrode portion
- length
- principal surface
- layer
- laminate
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 196
- 239000000919 ceramic Substances 0.000 claims description 83
- 238000003475 lamination Methods 0.000 claims description 14
- 239000010410 layer Substances 0.000 description 633
- 238000007747 plating Methods 0.000 description 214
- 238000000034 method Methods 0.000 description 35
- 238000000605 extraction Methods 0.000 description 33
- 239000010408 film Substances 0.000 description 33
- 239000002184 metal Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000011347 resin Substances 0.000 description 20
- 229920005989 resin Polymers 0.000 description 20
- 229910000679 solder Inorganic materials 0.000 description 15
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 150000001875 compounds Chemical class 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 11
- 238000007650 screen-printing Methods 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 9
- 238000007639 printing Methods 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- 239000011230 binding agent Substances 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 229910052763 palladium Inorganic materials 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 239000003960 organic solvent Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000001902 propagating effect Effects 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 229910052797 bismuth Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052745 lead Inorganic materials 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910001252 Pd alloy Inorganic materials 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- -1 for example Substances 0.000 description 2
- 238000007646 gravure printing Methods 0.000 description 2
- 230000002706 hydrostatic effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Definitions
- This invention relates to multilayer ceramic capacitors.
- Patent Document 1 discloses a multilayer ceramic capacitor in which the dimension in the lamination direction of the ceramic layers is less than 0.3 mm. Furthermore, the multilayer ceramic capacitor described in Patent Document 1 has external electrodes that are composed of a base film made of a sintered metal film and a plating film placed on top of that.
- the main objective of this invention is to provide a multilayer ceramic capacitor that can prevent cracks from propagating from the tips of the external electrodes into the interior of the multilayer ceramic capacitor.
- the multilayer ceramic capacitor of the present invention comprises a laminate including a plurality of laminated ceramic layers, a first main surface and a second main surface facing each other in the lamination direction of the plurality of ceramic layers, a first side surface and a second side surface facing each other in a width direction perpendicular to the lamination direction, a first end surface and a second end surface facing each other in a length direction perpendicular to the lamination direction and the width direction, a first internal electrode layer alternately laminated with the plurality of ceramic layers and exposed at the first end surface, and a second internal electrode layer alternately laminated with the plurality of ceramic layers and exposed at the second end surface, a first external electrode covering a portion of the first main surface and at least a portion of the first end surface of the laminate, and a second external electrode covering a portion of the first main surface and at least a portion of the second end surface of the laminate,
- Each of the electrode and the second external electrode has a first main surface electrode portion arranged on the first main surface, a second main
- This invention makes it possible to disperse the locations where stress occurs and prevent cracks from propagating from the tips of the external electrodes into the interior of the multilayer ceramic capacitor.
- FIG. 1 is an external perspective view showing a multi-layer ceramic capacitor which is an example of a multi-layer ceramic capacitor according to a first embodiment of the present invention
- 1 is a front view showing a multi-layer ceramic capacitor which is an example of a multi-layer ceramic capacitor according to a first embodiment of the present invention
- 1 is a plan view showing a multi-layer ceramic capacitor which is an example of a multi-layer ceramic capacitor according to a first embodiment of the present invention
- FIG. 2 is a schematic cross-sectional view taken along line IV-IV in FIG.
- FIG. 2 is a schematic cross-sectional view taken along line VV in FIG.
- FIG. 6 is a schematic cross-sectional view taken along line VI-VI in FIG.
- FIG. 1 is a schematic cross-sectional view showing a multilayer ceramic capacitor as an example of a multilayer ceramic capacitor according to a modified example of the first embodiment of the present invention.
- FIG. 1 is a schematic cross-sectional view showing a multilayer ceramic capacitor as an example of a multilayer ceramic capacitor according to a modified example of the first embodiment of the present invention.
- FIG. 1 is a schematic cross-sectional view showing a multilayer ceramic capacitor as an example of a multilayer ceramic capacitor according to a modified example of the first embodiment of the present invention.
- FIG. 1 is a schematic cross-sectional view showing a multilayer ceramic capacitor as an example of a multilayer ceramic capacitor according to a modified example of the first embodiment of the present invention.
- FIG. 11 is an external perspective view showing a multi-layer ceramic capacitor which is an example of a multi-layer ceramic capacitor according to a second embodiment of the present invention.
- 12 is a schematic cross-sectional view taken along line XII-XII in FIG. 11, illustrating the structure of a multilayer ceramic capacitor which is an example of a multilayer ceramic capacitor according to a second embodiment of the present invention.
- FIG. 13 is a schematic cross-sectional view taken along line XIII-XIII in FIG. 11, illustrating the structure of a multilayer ceramic capacitor which is an example of a multilayer ceramic capacitor according to a second embodiment of the present invention.
- FIG. 14 is a schematic cross-sectional view taken along line XIV-XIV in FIG.
- FIG. 11 illustrating the structure of a multilayer ceramic capacitor which is an example of a multilayer ceramic capacitor according to a second embodiment of the present invention.
- FIG. 15 is a schematic cross-sectional view taken along line XV-XV in FIG. 11, illustrating the structure of a multilayer ceramic capacitor which is an example of a multilayer ceramic capacitor according to a second embodiment of the present invention.
- FIG. 16 is a schematic cross-sectional view taken along line XVI-XVI in FIG. 11, illustrating the structure of a multilayer ceramic capacitor which is an example of a multilayer ceramic capacitor according to a second embodiment of the present invention.
- FIG. FIG. 12 is an exploded perspective view of the laminate shown in FIG. 11 .
- FIG. 12 is an exploded perspective view of the laminate shown in FIG. 11 .
- FIG. 11 is an external perspective view showing a multi-layer ceramic capacitor which is an example of a multi-layer ceramic capacitor according to a third embodiment of the present invention.
- 15 is a schematic cross-sectional view taken along line XV-XV in FIG. 11, illustrating the structure of a multilayer ceramic capacitor which is an example of a multilayer ceramic capacitor according to a third embodiment of the present invention.
- FIG. FIG. 12 is a schematic cross-sectional view taken along line XX-XX in FIG. 11, illustrating the structure of a multilayer ceramic capacitor which is an example of a multilayer ceramic capacitor according to a third embodiment of the present invention.
- FIG. 1 is an external perspective view showing a multilayer ceramic capacitor as an example of a multilayer ceramic capacitor according to a first embodiment of the present invention.
- FIG. 2 is a front view showing a multilayer ceramic capacitor as an example of a multilayer ceramic capacitor according to a first embodiment of the present invention.
- FIG. 3 is a plan view showing a multilayer ceramic capacitor as an example of a multilayer ceramic capacitor according to a first embodiment of the present invention.
- FIG. 4 is a cross-sectional schematic diagram along line IV-IV in FIG. 1.
- FIG. 5 is a cross-sectional schematic diagram along line V-V in FIG. 1.
- FIG. 6 is a cross-sectional schematic diagram along line VI-VI in FIG. 1.
- the multilayer ceramic capacitor 10 has a laminate 12 and an external electrode 24. Below, the configuration of each component will be explained in the order of the laminate 12 and the external electrode 24.
- the laminate 12 has a plurality of laminated ceramic layers 14 and a plurality of internal electrode layers 16.
- the laminate 12 further includes a first main surface 12a and a second main surface 12b facing a height direction x, which is the lamination direction of the plurality of ceramic layers 14, a first side surface 12c and a second side surface 12d facing a width direction y perpendicular to the height direction x, and a first end surface 12e and a second end surface 12f facing a length direction z perpendicular to the height direction x and the width direction y.
- the corners and ridges of the laminate 12 are rounded. The corners are portions where three adjacent faces of the laminate 12 intersect, and the ridges are portions where two adjacent faces of the laminate 12 intersect. Furthermore, unevenness may be formed on part or all of the first main surface 12a and the second main surface 12b, the first side surface 12c and the second side surface 12d, and the first end surface 12e and the second end surface 12f.
- the laminate 12 has an effective layer portion 15a in which multiple internal electrode layers 16 face each other in the height direction x connecting the first main surface 12a and the second main surface 12b, a first outer layer portion 15b1 formed from multiple ceramic layers 14 located between the internal electrode layer 16 located closest to the first main surface 12a and the first main surface 12a, and a second outer layer portion 15b2 formed from multiple ceramic layers 14 located between the internal electrode layer 16 located closest to the second main surface 12b and the second main surface 12b.
- the first outer layer 15b1 is located on the first main surface 12a side of the laminate 12 and is an assembly of multiple ceramic layers 14 located between the first main surface 12a and the internal electrode layer 16 closest to the first main surface 12a.
- the second outer layer 15b2 is located on the second main surface 12b side of the laminate 12 and is an assembly of multiple ceramic layers 14 located between the second main surface 12b and the internal electrode layer 16 closest to the second main surface 12b.
- the area sandwiched between the first outer layer 15b1 and the second outer layer 15b2 is the effective layer 15a.
- the laminate 12 includes side portions 22a (W gaps) of the laminate 12 located between the effective layer portion 15a and the first side surface 12c and between the effective layer portion 15a and the second side surface 12d. Furthermore, the laminate 12 includes end portions 22b (L gaps) of the laminate 12 located between the effective layer portion 15a and the first end surface 12e and between the effective layer portion 15a and the second end surface 12f and including the lead-out electrode portion of either the first internal electrode layer 16a or the second internal electrode layer 16b described below.
- the number of ceramic layers 14 to be stacked is not particularly limited, but is preferably 3 to 1000, including the first outer layer 15b1 and the second outer layer 15b2.
- the thickness of the ceramic layer 14 is preferably 2.0 ⁇ m to 80 ⁇ m.
- the ceramic layer 14 may be formed of, for example, a dielectric material.
- a dielectric material for example, a dielectric ceramic composed of a main component such as BaTiO 3 , CaTiO 3 , SrTiO 3 , or CaZrO 3 may be used.
- a material containing a minor component such as a Mn compound, an Fe compound, a Cr compound, a Co compound, or a Ni compound in a smaller amount than the main component may be used.
- the ceramic layer 14 may have a plurality of crystal grains including a perovskite type compound having a basic structure of BaTiO 3 .
- the multiple inner ceramic layers 14 constituting the effective layer portion 15a are formed so as to be sandwiched between the first internal electrode layer 16a and the second internal electrode layer 16b of the multiple internal electrode layers 16.
- the inner ceramic layers 14 are composed of dielectric ceramic particles having a perovskite structure, with a perovskite-type compound containing Ba and Ti as the main component, for example. At least one of Si, Mg, Ba, and Mn may also be added as an additive to these main components. The additive is present between the ceramic particles.
- the first internal electrode layer 16a is disposed on the surface of the ceramic layer 14.
- the first internal electrode layer 16a has a first opposing electrode portion 18a that faces the second internal electrode layer 16b, and a first lead electrode portion 20a that is located on one end side of the first internal electrode layer 16a and extends from the first opposing electrode portion 18a to the first end face 12e of the laminate 12. The end of the first lead electrode portion 20a is led out to the first end face 12e and exposed.
- the shape of the second opposing electrode portion 18b of the second internal electrode layer 16b is not particularly limited, but is preferably rectangular in plan view. However, the corners in plan view may be rounded or may be formed at an angle in plan view (tapered). It may also be tapered in plan view, with a slope in either direction.
- the first internal electrode layer 16a and the second internal electrode layer 16b can be made of an appropriate conductive material, for example, metals such as Ni, Cu, Ag, Pd, Au, or alloys containing at least one of these metals, such as an Ag-Pd alloy, but are not limited to these.
- the first opposing electrode portion 18a of the first internal electrode layer 16a and the second opposing electrode portion 18b of the second internal electrode layer 16b face each other via the ceramic layer 14, forming a capacitance and exhibiting the characteristics of a capacitor.
- the external electrode 24 includes a base electrode layer 26 and a plating layer 28 formed to cover the base electrode layer 26.
- the second external electrode 24b is disposed on the second end face 12f of the laminate 12 and on a portion of the first main face 12a. In this case, the second external electrode 24b is electrically connected to the second extraction electrode portion 20b of the second internal electrode layer 16b.
- the second external electrode 24b may extend slightly around a portion of the first side face 12c and a portion of the second side face 12d.
- the first base electrode layer 26a is formed to cover a portion of the first main surface 12a on the side of the first end surface 12e of the laminate 12 and the first end surface 12e of the laminate 12.
- the second base electrode layer 26b is formed to cover a portion of the first main surface 12a on the second end surface 12f side of the laminate 12 and the second end surface 12f of the laminate 12.
- the first base electrode layer 26a and the second base electrode layer 26b each have a first main surface electrode portion, a second main surface electrode portion, a third main surface electrode portion, and a fourth main surface electrode portion.
- the first base electrode layer 26a has a configuration in which the first main surface electrode portion 26a1, the second main surface electrode portion 26a2, the third main surface electrode portion 26a3, and the fourth main surface electrode portion 26a4 are stacked.
- the second base electrode layer 26b has a configuration in which the first main surface electrode portion 26b1, the second main surface electrode portion 26b2, the third main surface electrode portion 26b3, and the fourth main surface electrode portion 26b4 are stacked.
- the first principal surface electrode portion 26a1 is arranged on the surface of the laminate 12
- the second principal surface electrode portion 26a2 is arranged on the surface of the first principal surface electrode portion 26a1
- the third principal surface electrode portion 26a3 is arranged on the surface of the second principal surface electrode portion 26a2
- the fourth principal surface electrode portion 26a4 is arranged on the surface of the third principal surface electrode portion 26a3.
- a direction is determined on the first main surface 12a that connects the end of the first main surface electrode portion of the first base electrode layer on the center side of the laminate to the surface where the first internal electrode layer is exposed on the surface of the laminate, specifically, a direction that connects the first end 26a1t of the first main surface electrode portion 26a1 of the first base electrode layer 26a on the center side of the laminate 12 to the first end surface 12e of the laminate 12 where the first lead electrode portion 20a of the first internal electrode layer 16a is exposed (hereinafter, the first reference direction).
- the first end 26a1t, second end 26a2t, third end 26a3t, and fourth end 26a4t of the first base electrode layer 26a on the central side of the laminate 12 are not aligned with each other, so that the stress of the external electrode 24 toward the central side of the laminate 12 that occurs during solder shrinkage can be dispersed.
- a direction connecting the end of the first main surface electrode portion of the second base electrode layer on the center side of the laminate to the surface where the second internal electrode layer is exposed on the surface of the laminate is determined, specifically, a direction connecting the first end 26b1t of the first main surface electrode portion 26b1 of the second base electrode layer 26b on the center side of the laminate 12 to the second end surface 12f of the laminate 12 where the second lead electrode portion 20b of the second internal electrode layer 16b is exposed (hereinafter, the second reference direction).
- the first principal surface electrode portion 26b1, the second principal surface electrode portion 26b2, the third principal surface electrode portion 26b3, and the fourth principal surface electrode portion 26b4 of the second base electrode layer 26b have first end 26b1t, second end 26b2t, third end 26b3t, and fourth end 26b4t on the central side of the laminate 12 that are not aligned with each other, so that the stress of the external electrode 24 toward the central side of the laminate 12 that occurs during solder shrinkage can be dispersed.
- the first end 26a1t of the first principal surface electrode portion 26a1 is not covered by the second principal surface electrode portion 26a2, the second end 26a2t of the second principal surface electrode portion 26a2 is not covered by the third principal surface electrode portion 26a3, and the third end 26a3t of the third principal surface electrode portion 26a3 is not covered by the fourth principal surface electrode portion 26a4.
- the stress acting on the first end 26a1t to the fourth end 26a4t of each of the first principal surface electrode portion 26a1 to the fourth principal surface electrode portion 26a4 can be concentrated toward the outside of the laminate 12 (the first end surface 12e side) rather than at these ends, dispersing the stress and improving the mechanical strength.
- first end 26b1t of the first principal surface electrode portion 26b1 is not covered by the second principal surface electrode portion 26b2
- the second end 26b2t of the second principal surface electrode portion 26b2 is not covered by the third principal surface electrode portion 26b3
- the third end 26b3t of the third principal surface electrode portion 26b3 is not covered by the fourth principal surface electrode portion 26b4.
- the stress acting on the first end 26b1t to the fourth end 26b4t of each of the first principal surface electrode portion 26b1 to the fourth principal surface electrode portion 26b4 can be concentrated toward the outside of the laminate 12 (the second end surface 12f side) rather than at these ends, dispersing the stress and improving the mechanical strength.
- each of the first to fourth main surface electrode portions constituting the base electrode layer 26 can be formed by a thin film formation method such as sputtering or vapor deposition, or by screen printing.
- each of the first to fourth principal surface electrode portions is formed by a thin film formation method, it can be made of a metal such as Cu, Cr, Au, Pt, Ag, Sn, Ti, or Ni.
- Each of the first to fourth principal surface electrode portions can be configured taking into consideration their respective functions.
- the first principal surface electrode portions 26a1 and 26b1 can be configured from NiCr or the like, taking into consideration adhesion to ceramics.
- the thickness of each of the first to fourth principal surface electrode portions in the direction connecting the first principal surface 12a and the second principal surface 12b of the laminate 12 is 10 ⁇ m or less. Therefore, the dimension of the laminated ceramic capacitor 10 in the lamination direction can be made sufficiently small, and the height can be reduced.
- each of the first to fourth principal surface electrode portions may be disposed on at least one of the first principal surface 12a or the second principal surface 12b of the laminate 12.
- the direct plating layer described below is not disposed on the second principal surface 12b, or, even if it is disposed on the second principal surface 12b, it is preferable that the amount of wraparound of the direct plating layer onto the first principal surface 12a is greater than the amount of wraparound of the direct plating layer onto the second principal surface 12b.
- each of the first to fourth principal surface electrode portions can be changed by changing the sputtering distance. For example, the thickness can be increased by shortening the ejection distance to the portion where the principal surface electrode portion is to be formed.
- each of the first to fourth principal surface electrode portions is formed by screen printing, it contains a ceramic component and a metal.
- the metal includes at least one of Cu, Ni, Ag, Pd, Ag-Pd alloy, and Au.
- each of the first principal surface electrode portions 26a1 and 26b1 may contain the same main component as the ceramic layer 14.
- each of the first principal surface electrode portions 26a1 and 26b1 preferably contains at least a portion of BaTiO 3. This can improve the adhesion between the laminate 12 and each of the first principal surface electrode portions 26a1 and 26b1.
- each of the first principal surface electrode portions 26a1 and 26b1 contains the same main component as the ceramic layer 14, the adhesion can be further improved by simultaneously firing the laminate 12 and each of the first principal surface electrode portions 26a1 and 26b1.
- the metal component is preferably Ni, Cu, etc., but can be changed as appropriate depending on the metal component of the internal electrode layer 16.
- the thickness of the portion of each of the first to fourth principal surface electrode portions that is disposed on the first principal surface 12a is preferably 0.5 ⁇ m or more and 3.0 ⁇ m or less.
- the plating layer 28 includes a first plating layer 28a and a second plating layer 28b.
- the first plating layer 28a is arranged to cover the first principal surface electrode portion 26a1 to the fourth principal surface electrode portion 26a4 as the first base electrode layer 26a.
- the second plating layer 28b is arranged to cover the first principal surface electrode portion 26b1 to the fourth principal surface electrode portion 26b4 as the second base electrode layer 26b.
- the plating layer 28 is formed of multiple layers. That is, the plating layer 28 has an underplating layer 30 and a top plating layer 32.
- the underplating layer 30 includes a first underplating layer 30a included in the first plating layer 28a and a second underplating layer 30b included in the second plating layer 28b.
- the top plating layer 32 includes a first top plating layer 32a included in the first plating layer 28a and a second top plating layer 32b included in the second plating layer 28b.
- the first underplating layer 30a of the underplating layer 30 is arranged to cover the fourth main surface electrode portion 26a4 of the first underelectrode layer 26a.
- the second underplating layer 30b of the underplating layer 30 is arranged to cover the fourth main surface electrode portion 26b4 of the second underelectrode layer 26b.
- the underplating layer 30 preferably contains at least one metal selected from, for example, Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi, or Zn, or an alloy containing such a metal.
- the underplating layer 30 is preferably a Cu plating layer.
- the surface plating layer 32 may be formed of multiple layers.
- the surface plating layer 32 has a two-layer structure consisting of a middle plating layer 34, which is a Ni plating layer, and an upper plating layer 36, which is a Sn plating layer.
- the first intermediate plating layer 34a covers the first underplating layer 30a
- the first upper plating layer 36a covers the first intermediate plating layer 34a
- the second intermediate plating layer 34b covers the second underplating layer 30b
- the second upper plating layer 36b covers the second intermediate plating layer 34b.
- the middle plating layer 34 which is a Ni plating layer, can prevent the lower plating layer 30 from being eroded by solder when mounting the multilayer ceramic capacitor 10.
- the upper plating layer 36 which is a Sn plating layer, improves the wettability of the solder when mounting the multilayer ceramic capacitor 10, making mounting easier. If the plating layer 28 has a three-layer structure, in addition to the above, it is preferable that the layers are laminated in the order of a Sn plating layer, a Ni plating layer, and a Sn plating layer.
- the metal ratio per unit volume of the plating layer 28 is preferably 99% by volume or more.
- each plating layer of plating layer 28 is preferably 0.5 ⁇ m or more and 6.0 ⁇ m or less.
- the dimension in the length direction z of the multilayer ceramic capacitor 10 including the laminate 12, the first external electrode 24a, and the second external electrode 24b is defined as dimension L
- the dimension in the height direction x of the multilayer ceramic capacitor 10 including the laminate 12, the first external electrode 24a, and the second external electrode 24b is defined as dimension T
- the dimension in the width direction y of the multilayer ceramic capacitor 10 including the laminate 12, the first external electrode 24a, and the second external electrode 24b is defined as dimension W.
- the dimensions of the multilayer ceramic capacitor 10 are preferably such that the L dimension in the length direction z is 0.2 mm or more and 3.2 mm or less, the T dimension in the height direction x is 0.04 mm or more and 2.5 mm or less, and the W dimension in the width direction y is 0.1 mm or more and 2.5 mm or less.
- the first base electrode layer 26a is composed of a laminate of a first main surface electrode portion 26a1, a second main surface electrode portion 26a2, a third main surface electrode portion 26a3, and a fourth main surface electrode portion 26a4, and the second base electrode layer 26b is composed of a laminate of a first main surface electrode portion 26b1, a second main surface electrode portion 26b2, a third main surface electrode portion 26b3, and a fourth main surface electrode portion 26b4.
- the length of the first main surface electrode portion 26a1 in a first reference direction connecting the first end 26a1t on the center side of the laminate 12 of the first main surface electrode portion 26a1 of the first base electrode layer 26a to the first end surface 12e of the laminate 12 where the first lead electrode portion 20a of the first internal electrode layer 16a is exposed is length A
- the length of the second main surface electrode portion 26a2 in the same direction as length A is length B
- the length of the third main surface electrode portion 26a3 in the same direction as length A is length C
- the length of the fourth main surface electrode portion 26a4 in the same direction as length A is length D, so that length A > length B > length C > length D.
- the length of the first main surface electrode portion 26b1 in the second reference direction connecting the first end 26b1t on the center side of the laminate 12 of the first main surface electrode portion 26b1 of the second base electrode layer 26b to the second end surface 12f of the laminate 12 where the second lead electrode portion 20b of the second internal electrode layer 16b is exposed is length A
- the length of the second main surface electrode portion 26b2 in the same direction as length A is length B
- the length of the third main surface electrode portion 26b3 in the same direction as length A is length C
- the length of the fourth main surface electrode portion 26b4 in the same direction as length A is length D
- first end 26a1t, second end 26a2t, third end 26a3t, and fourth end 26a4t of the first main surface electrode portion 26a1 to the fourth main surface electrode portion 26a4 of the first base electrode layer 26a are not aligned with each other at the center of the laminate 12, and the first end 26b1t, second end 26b2t, third end 26b3t, and fourth end 26b4t of the first main surface electrode portion 26b1 to the fourth main surface electrode portion 26b4 of the second base electrode layer 26b are not aligned with each other at the center of the laminate 12, so that the stress of the external electrode 24 toward the center of the laminate 12 that occurs during solder shrinkage can be dispersed.
- the effect of this invention is more pronounced when the T dimension of the multilayer ceramic capacitor 10 is 150 ⁇ m or less. Furthermore, when the T dimension is 50 ⁇ m or less, the multilayer ceramic capacitor 10 is thin and more reliable mechanical strength is required, so the effect of this invention is more pronounced.
- the first principal surface electrode portion 26a1 to the fourth principal surface electrode portion 26a4 of the first base electrode layer 26a and the first principal surface electrode portion 26b1 to the fourth principal surface electrode portion 26b4 of the second base electrode layer 26b are each formed to extend around the first end face 12e and the second end face 12f, which are faces perpendicular to the first principal surface 12a.
- the locations (ridges, seams) where the first main surface 12a intersects with the first end surface 12e and the second end surface 12f are continuously covered with the first base electrode layer 26a and the second base electrode layer 26b, respectively, improving moisture resistance.
- first to fourth principal surface electrode portions 26a1 to 26a4 and the first to fourth principal surface electrode portions 26b1 to 26b4 of each of the external electrodes 24 are formed by a sputtering method.
- first external electrode 24a and the second external electrode 24b which are external electrodes 24 with a thickness of 10 ⁇ m or less, to be formed on each of the first end face 12e and the second end face 12f that are perpendicular to the first principal surface 12a, so that the dimensions of the multilayer ceramic capacitor 10 in the length direction z and width direction y can be reduced.
- the above lengths A, B, C and D of the first principal surface electrode portion 26a1 to the fourth principal surface electrode portion 26a4 of the first base electrode layer 26a and the first principal surface electrode portion 26b1 to the fourth principal surface electrode portion 26b4 of the second base electrode layer 26b can be measured by the following measurement method.
- the cross section is polished to 1/2 of the W dimension in the width direction y.
- the polished cross section is observed using a VHX. Note that if the first lead electrode portion 20a of the first internal electrode layer 16a or the second lead electrode portion 20b of the second internal electrode layer 16b is not present in the cross section, it is also possible to observe the main surface electrode portion directly above the first lead electrode portion 20a of the first internal electrode layer 16a or the second lead electrode portion 20b of the second internal electrode layer 16b by further polishing to 1/4 of the W dimension in the width direction y.
- first principal surface electrode portion 26a1 to the fourth principal surface electrode portion 26a4 and the first principal surface electrode portion 26b1 to the fourth principal surface electrode portion 26b4 of the second base electrode layer 26b are formed by a method such as sputtering, it is also possible to observe the differences in the components of each principal surface electrode portion using WDX or EDX using a TEM.
- the thickness of each layer of the principal surface electrode portion is about 1 ⁇ m, the composition of each layer can be confirmed by exposing a cross section (1/4LT cross section) of the central portion of the external electrode 24 and performing a composition analysis using WDX.
- the thickness of each layer of the principal surface electrode portion is 1 ⁇ m or less, the detailed structure can be confirmed by EDX using a TEM.
- the field of view is approximately 1 ⁇ m, and observations can be performed at a magnification of 20k.
- each of the lengths A, B, C, and D is defined by the straight-line distance between a perpendicular line drawn from the exposed portion of the lead electrode portion closest to the first main surface 12a, of the first lead electrode portion 20a of the first internal electrode layer 16a or the second lead electrode portion 20b of the second internal electrode layer 16b, toward the mounting surface or first main surface 12a of the laminated ceramic capacitor 10, and a desired one of the first end 26a1t to fourth end 26a4t and the first end 26b1t to fourth end 26b4t of the first main surface electrode portion 26a1 to fourth main surface electrode portion 26a4 and the first main surface electrode portion 26b1 to fourth main surface electrode portion 26b4 of the second base electrode layer 26b.
- FIG. 7 is a schematic cross-sectional view showing a multilayer ceramic capacitor that is an example of a multilayer ceramic capacitor according to a first modification of the first embodiment of the present invention.
- the same components as those in Figs. 1 to 6 are denoted by the same reference numerals and detailed description thereof will be omitted.
- the multilayer ceramic capacitor 110 has a plating layer 28 of an external electrode 24 that has two plating layers, a bottom plating layer 30 and a top plating layer 32, and the top plating layer 32 is formed from a single layer.
- the undercoat layer 30 preferably contains at least one metal selected from, for example, Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi, or Zn, or an alloy containing such a metal.
- the surface plating layer 32 is preferably formed as a Sn plating layer. This improves the wettability of the solder when mounting the multilayer ceramic capacitor 10, making mounting easier.
- the multilayer ceramic capacitor 210 according to the first modified example shown in FIG. 7 provides the same effects as the multilayer ceramic capacitor 10 in FIG. 1.
- FIG. 8 is a schematic cross-sectional view showing a multilayer ceramic capacitor that is an example of the multilayer ceramic capacitor according to the second modification of the first embodiment of the present invention.
- the same components as those in Figs. 1 to 6 are denoted by the same reference numerals and detailed description thereof will be omitted.
- the plating layer 28 of the external electrode 24 is formed from a single plating layer.
- the plating layer 28 is preferably formed as a Sn plating layer. This improves the wettability of the solder when mounting the multilayer ceramic capacitor 210, making it easier to mount.
- the multilayer ceramic capacitor 210 according to the second modified example shown in FIG. 8 provides the same effects as the multilayer ceramic capacitor 10 in FIG. 1.
- FIG. 9 is a schematic cross-sectional view showing a multilayer ceramic capacitor which is an example of a multilayer ceramic capacitor according to a second modification of the first embodiment of the present invention.
- the same components as those in Figs. 1 to 6 are denoted by the same reference numerals and detailed description thereof will be omitted.
- the first base electrode layer 26a is disposed only on a portion of the first main surface 12a of the laminate 12, and the first plating layer 28a covers the first base electrode layer 26a and is disposed on the surface of the first end face 12e of the laminate 12 and on a portion of the first main surface 12a.
- the first external electrode 24a is electrically connected to the first lead electrode portion 20a of the first internal electrode layer 16a via the first plating layer 28a.
- the second base electrode layer 26b is disposed only on a portion of the first main surface 12a of the laminate 12, and the second plating layer 28b covers the second base electrode layer 26b and is disposed on the surface of the second end face 12f of the laminate 12 and on a portion of the first main surface 12a.
- the second external electrode 24b is electrically connected to the second lead electrode portion 20b of the second internal electrode layer 16b via the second plating layer 28b.
- the plating layer 28 is a direct plating layer formed directly on the surface of the laminate 12.
- the plating layer 28 as a direct plating layer has a lower plating layer 30 and a top plating layer 32, and the top plating layer 32 further has a two-layer structure of a middle plating layer 34 and a top plating layer 36.
- a catalyst may be applied to the surface of the laminate 12 as a pretreatment, and then the plating layer 28 may be formed directly as a plating layer.
- the plating layer 28 as a direct plating layer preferably contains at least one metal selected from, for example, Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi, or Zn, or an alloy containing the metal.
- the first underplating layer 30a and the second underplating layer 30b of the underplating layer 30 that are directly connected to the first lead electrode portion 20a of the first internal electrode layer 16a and the second lead electrode portion 20b of the second internal electrode layer 16b are preferably formed using Cu, which has good bonding properties with Ni.
- the surface plating layer 32 has a two-layer structure consisting of a middle plating layer 34 which is a Ni plating layer and a top plating layer 36 which is a Sn plating layer, similar to the multilayer ceramic capacitor 10 in FIG. 1.
- each of the plating layers 28 as direct plating layers is preferably 1 ⁇ m or more and 6 ⁇ m or less.
- each of the plating layers 28 as direct plating layers does not contain glass.
- the metal ratio per unit volume of the plating layer is preferably 99 volume % or more.
- the multilayer ceramic capacitor 310 according to the third modified example shown in FIG. 9 has the same effect as the multilayer ceramic capacitor 10 in FIG. 1, and also has the following effect. That is, the first main surface electrode portion 26a1, the second main surface electrode portion 26a2, the third main surface electrode portion 26a3, and the fourth main surface electrode portion 26a4 of the first base electrode layer 26a, and the first main surface electrode portion 26b1, the second main surface electrode portion 26b2, the third main surface electrode portion 26b3, and the fourth main surface electrode portion 26b4 of the second base electrode layer 26b are not provided on the first end face 12e and the second end face 12f, so that the size of the L dimension in the length direction z can be reduced, thereby making it possible to reduce the size of the multilayer ceramic capacitor.
- FIG. 10 is a schematic cross-sectional view showing a multilayer ceramic capacitor that is an example of the multilayer ceramic capacitor according to the fourth modification of the first embodiment of the present invention.
- the same components as those in Figs. 1 to 6 are denoted by the same reference numerals, and detailed description thereof will be omitted.
- the multilayer ceramic capacitor 410 according to the fourth modified example has the same configuration as the multilayer ceramic capacitor 10 in FIG. 1, except that the first external electrode 24a does not include a plating layer and includes only the first principal surface electrode portion 26a1 to the fourth principal surface electrode portion 26a4, and the second external electrode 24b does not include a plating layer and includes only the first principal surface electrode portion 26b1 to the fourth principal surface electrode portion 26b4.
- the multilayer ceramic capacitor 310 according to the fourth modified example shown in FIG. 10 has the same effect as the multilayer ceramic capacitor 10 in FIG. 1, and in addition has the following effect. That is, no plating layer is formed, and the external electrode 24 is composed only of the first to fourth principal surface electrode portions 26a1 to 26a4 and the first to fourth principal surface electrode portions 26b1 to 26b4, which are the base electrode layers, thereby reducing the size of the T dimension in the height direction x and the L dimension in the length direction z, and making it possible to reduce the dimensions of the multilayer ceramic capacitor.
- the fourth principal surface electrode portion 26a4 of the first base electrode layer 26a and the fourth principal surface electrode portion 26b4 of the second base electrode layer 26b are exposed on the surface of the multilayer ceramic capacitor 10 as the outermost layers, respectively. Therefore, if the fourth principal surface electrode portion 26a4 and the fourth principal surface electrode portion 26b4 are oxidized while they are exposed on the surface, the solder does not wet up to the fourth end portion 26a4t and the fourth end portion 26b4t on the central side of the laminate 12 when the multilayer ceramic capacitor 10 is mounted, and short circuit defects can be suppressed.
- a dielectric sheet and a conductive paste for the internal electrodes are prepared.
- the dielectric sheet and the conductive paste for the internal electrode layers contain a binder (e.g., a known organic binder) and an organic solvent (e.g., a known organic binder).
- a binder e.g., a known organic binder
- an organic solvent e.g., a known organic binder
- a conductive paste for the internal electrodes is printed in a predetermined pattern on the dielectric sheet by, for example, screen printing or gravure printing, to form an internal electrode pattern.
- a dielectric sheet for the outer layer, on which no internal electrode pattern is printed is also produced.
- a laminate sheet is produced by stacking a predetermined number of dielectric sheets for the outer layer on which no internal electrode pattern is formed, stacking alternately on top of them a dielectric sheet on which an internal electrode pattern corresponding to the first internal electrode layer 16a is formed and a dielectric sheet on which an internal electrode pattern corresponding to the second internal electrode layer 16b is formed, and then stacking a predetermined number of dielectric sheets for the outer layer on which no internal electrode pattern is formed.
- the laminated sheets are pressed in the lamination direction using a means such as a hydrostatic press to create a laminated block.
- the laminated block is cut to a specified size to cut out laminated chips.
- wet barreling may be performed to round off the corners and edges of the laminated chips.
- the firing temperature depends on the ceramic and the material of the internal electrode layer 16, but is preferably 900°C or higher and 1400°C or lower.
- a base electrode layer 26 having first to fourth main surface electrode portions is formed on the first end surface 12e and second end surface 12f of the laminate 12, as well as on a portion of the first main surface 12a and a portion of the second main surface 12b.
- the first through fourth main surface electrode portions are formed by sputtering or screen printing.
- a sputtered film is formed on the entire surface of the laminate 12.
- the sputtered film obtained in the above step (1-6) is dissolved using an etching solution. This removes the sputtered film from the laminate 12 except for the area covered with the resin mask.
- the third and fourth main surface electrode portions are successively formed by repeating the above steps (1-5) through (1-9). Note that the mask in step (1-5) for successively forming the third and fourth main surface electrode portions is formed so that the length along the direction connecting the end of the first main surface electrode portion of the base electrode layer of the laminate 12 on the central side of the laminate to the surface where the first internal electrode layer is exposed on the surface of the laminate 12 is longer than that formed in the previous step (1-5).
- the resin masks obtained in the above steps (1-2) and (1-7) are formed so as not to cover the first end surface 12e and the second end surface 12f of the laminate 12.
- each of the first to fourth principal surface electrode portions is formed by screen printing, the following process is followed. That is, a different printing plate is used for each principal surface electrode of each layer, and a printing pattern corresponding to the shape of the desired principal surface electrode portion is formed at the desired position on the laminate 12.
- the opposing distance between the pair of printed patterns formed on the first main surface 12a of the laminate 12 is formed so that the length along the direction connecting the end of the first main surface electrode portion of the base electrode layer toward the center of the laminate to the surface of the first internal electrode layer exposed on the surface of the laminate 12 is longer for the one formed earlier than the one formed later for each of the formation of the first main surface electrode portion, the formation of the second main surface electrode portion, the formation of the third main surface electrode portion, and the formation of the fourth main surface electrode portion.
- the first to fourth main surface electrode portions are formed in the same configuration as the multilayer ceramic capacitor 10 shown in Figure 4, in the same way as when they are formed by sputtering.
- a plating layer 28 is formed on the surface of the fourth main electrode portion of the base electrode layer 26.
- the plating layer 28 is formed, for example, by a barrel plating method.
- each plating layer is formed in sequence, for example, by a barrel plating method.
- the process is as follows.
- the first end face 12e and the second end face 12f of the laminate 12 are plated to form a plating film directly on the exposed portions of the first lead electrode portion 20a and the second lead electrode portion 20b of the internal electrode layer 16.
- Either electrolytic plating or electroless plating may be used for plating, but electroless plating has the disadvantage of requiring pretreatment with a catalyst or the like to improve the plating deposition rate, which complicates the process. Therefore, electrolytic plating is usually preferred. Barrel plating is preferred as the plating method.
- the plating layer 28 as the direct plating layer may be formed in multiple layers, for example, as in the laminated ceramic capacitor 10 shown in FIG. 9, and an upper layer plating electrode may be formed on the surface of the lower layer plating electrode in the same manner.
- the multilayer ceramic capacitor 10 shown in Figure 1 can be manufactured.
- the ends of the first to fourth main surface electrode portions formed on the first main surface of the laminate are arranged so as not to align, thereby dispersing the locations where stress occurs and preventing cracks from propagating from the tips of the external electrodes into the interior of the multilayer ceramic capacitor.
- FIG. 11 is an external perspective view showing a multilayer ceramic capacitor, which is an example of a multilayer ceramic electronic component according to the second embodiment of the present invention.
- FIG. 12 is a cross-sectional view taken along line XII-XII in FIG. 11.
- FIG. 13 is a cross-sectional view taken along line XIII-XIII in FIG. 11.
- FIG. 14 is a cross-sectional view taken along line XIV-XIV in FIG. 11.
- FIG. 15 is a cross-sectional view taken along line XV-XV in FIG. 11.
- FIG. 16 is a cross-sectional view taken along line XVI-XVI in FIG. 11.
- FIG. 17 is an exploded perspective view of the laminate shown in FIG. 1.
- the multilayer ceramic capacitor 510 includes a laminate 512 and external electrodes 524, 525.
- the laminate 512 includes a plurality of ceramic layers 514 and a plurality of internal electrode layers 516.
- the laminate 512 has a first main surface 512a and a second main surface 512b that face each other in a height direction x, a first side surface 512c and a second side surface 512d that face each other in a width direction y perpendicular to the height direction x, and a third side surface 512e and a fourth side surface 512f that face each other in a length direction z perpendicular to the height direction x and the width direction y.
- the first main surface 512a and the second main surface 512b extend along the width direction y and the length direction z, respectively.
- the first side surface 512c and the second side surface 512d extend along the height direction x and the length direction z, respectively.
- the third side surface 512e and the fourth side surface 512f extend along the height direction x and the width direction y, respectively. Therefore, the height direction x is the direction connecting the first main surface 512a and the second main surface 512b, the width direction y is the direction connecting the first side surface 512c and the second side surface 512d, and the length direction z is the direction connecting the third side surface 512e and the fourth side surface 512f.
- the corners and ridges of the laminate 512 are rounded.
- the corners are the portions where three faces of the laminate 512 intersect, and the ridges are the portions where two faces of the laminate 512 intersect.
- the laminate 512 has an effective layer portion 515a in which multiple internal electrode layers 516 face each other in the height direction x connecting the first main surface 512a and the second main surface 512b, a first outer layer portion 515b1 formed from multiple ceramic layers 514 located between the internal electrode layer 516 located closest to the first main surface 512a and the first main surface 512a, and a second outer layer portion 515b2 formed from multiple ceramic layers 514 located between the internal electrode layer 516 located closest to the second main surface 512b and the second main surface 512b.
- the first outer layer 515b1 is located on the first main surface 512a side of the laminate 512, and is an assembly of multiple ceramic layers 514 located between the first main surface 512a and the internal electrode layer 516 closest to the first main surface 512a.
- the second outer layer 515b2 is located on the second main surface 512b side of the laminate 512, and is an assembly of multiple ceramic layers 514 located between the second main surface 512b and the internal electrode layer 516 closest to the second main surface 512b.
- the area sandwiched between the first outer layer 515b1 and the second outer layer 515b2 is the effective layer 515a.
- the ceramic layer 514 may be formed of, for example, a dielectric material.
- a dielectric ceramic composed of a main component such as BaTiO 3 , CaTiO 3 , SrTiO 3 , or CaZrO 3 may be used as the dielectric material.
- a material containing a subcomponent such as a Mn compound, an Fe compound, a Cr compound, a Co compound, or a Ni compound, in a smaller amount than the main component may be used.
- the ceramic layer 514 may have a plurality of crystal grains including a perovskite-type compound having a BaTiO 3 basic structure.
- the internal electrode layer 516 includes a plurality of first internal electrode layers 516a and a plurality of second internal electrode layers 516b.
- the first internal electrode layers 516a and the second internal electrode layers 516b are alternately laminated with the ceramic layers 514 interposed therebetween.
- the first internal electrode layer 516a is disposed on the surface of the ceramic layer 514.
- the first internal electrode layer 516a faces the first main surface 512a and the second main surface 512b, has a first opposing electrode portion 518a facing the second internal electrode layer 516b, and is laminated in the direction connecting the first main surface 512a and the second main surface 512b.
- the second internal electrode layer 516b is disposed on a surface of a ceramic layer 514 different from the ceramic layer 514 on which the first internal electrode layer 516a is disposed.
- the second internal electrode layer 516b has a second opposing electrode portion 518b that faces the first main surface 512a and the second main surface 512b, and is laminated in a direction connecting the first main surface 512a and the second main surface 512b.
- the first internal electrode layer 516a is drawn out to the first side 512c and third side 512e of the laminate 512 by the first lead-out electrode portion 520a, and is drawn out to the second side 512d and fourth side 512f of the laminate 512 by the second lead-out electrode portion 520b.
- the width of the first lead-out electrode portion 520a drawn out to the first side 512c may be approximately equal to the width of the first lead-out electrode portion 520a drawn out to the third side 512e
- the width of the second lead-out electrode portion 520b drawn out to the second side 512d may be approximately equal to the width of the second lead-out electrode portion 520b drawn out to the fourth side 512f.
- the first extraction electrode portion 520a is extracted to the third side surface 512e of the laminate 512
- the second extraction electrode portion 520b is extracted to the fourth side surface 512f of the laminate 512.
- the first extraction electrode portion 520a may be extracted only to the third side surface 512e
- the second extraction electrode portion 520b may be extracted only to the fourth side surface 512f.
- the second internal electrode layer 516b is drawn out to the first side 512c and the fourth side 512f of the laminate 512 by the third draw-out electrode portion 521a, and drawn out to the second side 512d and the third side 512e of the laminate 512 by the fourth draw-out electrode portion 521b.
- the width of the third draw-out electrode portion 521a drawn out to the first side 512c may be approximately equal to the width of the third draw-out electrode portion 521a drawn out to the fourth side 512f
- the width of the fourth draw-out electrode portion 521b drawn out to the second side 512d may be approximately equal to the width of the fourth draw-out electrode portion 521b drawn out to the third side 512e.
- the third extraction electrode portion 521a is extracted to the fourth side surface 512f side of the laminate 512
- the fourth extraction electrode portion 521b is extracted to the third side surface 512e side of the laminate 512.
- the third extraction electrode portion 521a may be extracted only to the fourth side surface 512f
- the fourth extraction electrode portion 521b may be extracted only to the third side surface 512e.
- a straight line connecting the first extraction electrode portion 520a and the second extraction electrode portion 520b of the first internal electrode layer 516a intersects with a straight line connecting the third extraction electrode portion 521a and the fourth extraction electrode portion 521b of the second internal electrode layer 516b.
- the first extraction electrode portion 520a of the first internal electrode layer 516a and the fourth extraction electrode portion 521b of the second internal electrode layer 516b are preferably drawn out to opposing positions, and the second extraction electrode portion 520b of the first internal electrode layer 516a and the third extraction electrode portion 521a of the second internal electrode layer 516b are preferably drawn out to opposing positions.
- the laminate 512 also includes a side portion (W gap) 522a of the laminate 512 formed between one end in the width direction y of the first opposing electrode portion 518a and the first side surface 512c, and between the other end in the width direction y of the second opposing electrode portion 518b and the second side surface 512d.
- W gap side portion
- the laminate 512 includes a side portion (L gap) 522b of the laminate 512 formed between one end in the length direction z of the first opposing electrode portion 518a and the third side surface 512e, and between the other end in the length direction z of the second opposing electrode portion 518b and the fourth side surface 512f.
- the internal electrode layer 516 can be made of an appropriate conductive material, such as, but not limited to, metals such as Ni, Cu, Ag, Pd, and Au, or alloys containing at least one of these metals, such as Ag-Pd alloys.
- External electrodes 524, 525 are disposed on the laminate 512 as shown in FIGS.
- the external electrode 524 includes a base electrode layer 526 and a plating layer 528 formed to cover the base electrode layer 526.
- the external electrode 525 includes a base electrode layer 527 and a plating layer 529 formed to cover the base electrode layer 527.
- the external electrode 524 has a first external electrode 524a and a second external electrode 524b.
- the first external electrode 524a is arranged so as to cover the first lead-out electrode portion 520a on the first side surface 512c and the third side surface 512e, and is arranged so as to cover a portion of the first main surface 512a.
- the first external electrode 524a is electrically connected to the first lead-out electrode portion 520a of the first internal electrode layer 516a.
- the second external electrode 524b is arranged so as to cover the second extraction electrode portion 520b on the second side surface 512d and the fourth side surface 512f, and is arranged so as to cover a portion of the first main surface 512a.
- the second external electrode 524b is electrically connected to the second extraction electrode portion 520b of the first internal electrode layer 516a.
- the external electrode 525 has a third external electrode 525a and a fourth external electrode 525b.
- the third external electrode 525a is arranged so as to cover the third extraction electrode portion 521a on the first side surface 512c and the fourth side surface 512f, and is arranged so as to cover a part of the first main surface 512a.
- the third external electrode 525a is electrically connected to the third extraction electrode portion 521a of the second internal electrode layer 516b.
- the fourth external electrode 525b is arranged so as to cover the fourth extraction electrode portion 521b on the second side surface 512d and the third side surface 512e, and is arranged so as to cover a part of the first main surface 512a.
- the fourth external electrode 525b is electrically connected to the fourth extraction electrode portion 521b of the second internal electrode layer 516b.
- the first opposing electrode portion 518a of the first internal electrode layer 516a and the second opposing electrode portion 518b of the second internal electrode layer 516b face each other via the ceramic layer 514, forming a capacitance. Therefore, a capacitance can be obtained between the first external electrode 524a and the second external electrode 524b to which the first internal electrode layer 516a is connected, and the third external electrode 525a and the fourth external electrode 525b to which the second internal electrode layer 516b is connected, and the characteristics of a capacitor are expressed.
- the base electrode layer 526 includes a first base electrode layer 526a and a second base electrode layer 526b.
- the base electrode layer 527 has a third base electrode layer 527a and a fourth base electrode layer 527b.
- Each of the first base electrode layer 526a, the second base electrode layer 526b, the third base electrode layer 527a, and the fourth base electrode layer 527b has a first main surface electrode portion, a second main surface electrode portion, a third main surface electrode portion, and a fourth main surface electrode portion.
- the first base electrode layer 526a has a configuration in which the first main surface electrode portion 526a1, the second main surface electrode portion 526a2, the third main surface electrode portion 526a3, and the fourth main surface electrode portion 526a4 are stacked.
- the second base electrode layer 526b has a configuration in which the first main surface electrode portion 526b1, the second main surface electrode portion 526b2, the third main surface electrode portion 526b3, and the fourth main surface electrode portion 526b4 are stacked.
- the third base electrode layer 527a has a configuration in which a first principal surface electrode portion 527a1, a second principal surface electrode portion 527a2, a third principal surface electrode portion 527a3, and a fourth principal surface electrode portion 527a4 are stacked.
- the fourth base electrode layer 527b has a configuration in which a first principal surface electrode portion 527b1, a second principal surface electrode portion 527b2, a third principal surface electrode portion 527b3, and a fourth principal surface electrode portion 527b4 are stacked.
- the first principal surface electrode portion 526a1 is arranged on the surface of the laminate 512
- the second principal surface electrode portion 526a2 is arranged on the surface of the first principal surface electrode portion 526a1
- the third principal surface electrode portion 526a3 is arranged on the surface of the second principal surface electrode portion 526a2
- the fourth principal surface electrode portion 526a4 is arranged on the surface of the third principal surface electrode portion 526a3.
- a direction is defined on the first principal surface 512a that connects the end portion of the first principal surface electrode portion of the first base electrode layer toward the center of the laminate to the surface at which the first internal electrode layer is exposed on the surface of the laminate, specifically, a direction that connects the first end portion 526a1t toward the center of the laminate 512 of the first principal surface electrode portion 526a1 of the first base electrode layer 526a to the first side surface 512c of the laminate 512 at which the first extraction electrode portion 520a of the first internal electrode layer 516a is exposed (hereinafter, the third reference direction).
- the relationship in length between the first principal surface electrode portion 526a1, the second principal surface electrode portion 526a2, the third principal surface electrode portion 526a3, and the fourth principal surface electrode portion 526a4 of the first base electrode layer 526a is the same as the above configuration shown in FIG. 14 even when viewed in the LT cross section.
- the first end 526a1t, the second end 526a2t, the third end 526a3t, and the fourth end 526a4t of the first base electrode layer 526a on the central side of the laminate 512 are not aligned with each other, so that the stress of the first external electrode 524a toward the central side of the laminate 512 that occurs during solder shrinkage can be dispersed.
- a direction connecting the end portion on the central side of the laminate of the first principal surface electrode portion of the fourth base electrode layer to the surface at which the second internal electrode layer is exposed on the surface of the laminate specifically, a direction connecting the first end portion 527b1t on the central side of the laminate 512 of the first principal surface electrode portion 527b1 of the fourth base electrode layer 527b to the third side surface 512e of the laminate 512 at which the second extraction electrode portion 520b of the second internal electrode layer 516b is exposed, is determined (hereinafter, the fourth reference direction).
- the relationship in length between the first principal surface electrode portion 527b1, the second principal surface electrode portion 527b2, the third principal surface electrode portion 527b3, and the fourth principal surface electrode portion 527b4 of the fourth base electrode layer 527b is the same as the above configuration shown in FIG. 14 even when viewed in the LT cross section.
- the first principal surface electrode portion 527b1, the second principal surface electrode portion 527b2, the third principal surface electrode portion 527b3, and the fourth principal surface electrode portion 527b4 of the fourth base electrode layer 527b have first end portions 527b1t, second end portions 527b2t, third end portions 527b3t, and fourth end portions 527b4t on the central side of the laminate 512 that are not aligned with each other, so that the stress of the third external electrode 525a toward the central side of the laminate 512 that occurs during solder shrinkage can be dispersed.
- a direction is determined that connects the end portion of the first principal surface electrode portion of the second base electrode layer toward the center of the laminate to the surface at which the first internal electrode layer is exposed on the surface of the laminate, specifically, a direction that connects the first end portion 526b1t toward the center of the laminate 512 of the first principal surface electrode portion 526b1 of the second base electrode layer 526b to the fourth side surface 512f of the laminate 512 at which the first extraction electrode portion 520a of the first internal electrode layer 516a is exposed (hereinafter, the fifth reference direction).
- the relationship in length between the first principal surface electrode portion 526b1, the second principal surface electrode portion 526b2, the third principal surface electrode portion 526b3, and the fourth principal surface electrode portion 526b4 of the second base electrode layer 526b is the same as the above configuration shown in FIG. 15 even when viewed in the LT cross section.
- the first principal surface electrode portion 526b1, the second principal surface electrode portion 526b2, the third principal surface electrode portion 526b3, and the fourth principal surface electrode portion 526b4 of the second base electrode layer 526b have first end 526b1t, second end 526b2t, third end 526b3t, and fourth end 526b4t on the central side of the laminate 512 that are not aligned with each other, so that the stress of the second external electrode 524b toward the central side of the laminate 512 that occurs during solder shrinkage can be dispersed.
- a direction connecting the end portion of the first principal surface electrode portion of the third base electrode layer toward the center of the laminate to the surface at which the second internal electrode layer is exposed on the surface of the laminate specifically, a direction connecting the first end portion 527a1t toward the center of the laminate 512 of the first principal surface electrode portion 527a1 of the third base electrode layer 527a to the third side surface 512e of the laminate 512 at which the third extraction electrode portion 521a of the second internal electrode layer 516b is exposed, is determined (hereinafter, the sixth reference direction).
- the relationship in length between the first principal surface electrode portion 527a1, the second principal surface electrode portion 527a2, the third principal surface electrode portion 527a3, and the fourth principal surface electrode portion 527a4 of the third base electrode layer 527a is the same as the above configuration shown in FIG. 15 even when viewed in the LT cross section.
- the first principal surface electrode portion 527a1, the second principal surface electrode portion 527a2, the third principal surface electrode portion 527a3, and the fourth principal surface electrode portion 527a4 of the third base electrode layer 527a have first end portion 526a1t, second end portion 526a2t, third end portion 526a3t, and fourth end portion 526a4t on the central side of the laminate 512 that are not aligned with each other, so that the stress of the fourth external electrode 525b toward the central side of the laminate 512 that occurs during solder shrinkage can be dispersed.
- the first end 526a1t of the first principal surface electrode portion 526a1 is not covered by the second principal surface electrode portion 526a2, the second end 526a2t of the second principal surface electrode portion 526a2 is not covered by the third principal surface electrode portion 526a3, and the third end 526a3t of the third principal surface electrode portion 526a3 is not covered by the fourth principal surface electrode portion 526a4.
- the stress acting on the first end 526a1t to the fourth end 526a4t of each of the first principal surface electrode portion 526a1 to the fourth principal surface electrode portion 526a4 can be concentrated toward the outside of the laminate 512 (the first side surface 512c side and the third side surface 512e side) rather than at these ends, dispersing the stress and improving the mechanical strength.
- the first end 527b1t of the first principal surface electrode portion 527b1 is not covered by the second principal surface electrode portion 527b2
- the second end 527b2t of the second principal surface electrode portion 527b2 is not covered by the third principal surface electrode portion 527b3
- the third end 527b3t of the third principal surface electrode portion 527b3 is not covered by the fourth principal surface electrode portion 527b4.
- the stress acting on the first end 527b1t to the fourth end 527b4t of each of the first principal surface electrode portion 527b1 to the fourth principal surface electrode portion 527b4 can be concentrated toward the outside of the laminate 512 (the second side surface 512d side and the third side surface 512e side) rather than at these ends, dispersing the stress and improving the mechanical strength.
- the first end 527a1t of the first principal surface electrode portion 527a1 is not covered by the second principal surface electrode portion 527a2, the second end 527a2t of the second principal surface electrode portion 527a2 is not covered by the third principal surface electrode portion 527a3, and the third end 527a3t of the third principal surface electrode portion 527a3 is not covered by the fourth principal surface electrode portion 527a4.
- the stress acting on the first end 527a1t to the fourth end 527a4t of each of the first principal surface electrode portion 527a1 to the fourth principal surface electrode portion 527a4 can be concentrated toward the outside of the laminate 512 (the first side surface 512c side and the fourth side surface 512f side) rather than at these ends, dispersing the stress and improving the mechanical strength.
- the first end 526b1t of the first principal surface electrode portion 526b1 is not covered by the second principal surface electrode portion 526b2, the second end 526b2t of the second principal surface electrode portion 526b2 is not covered by the third principal surface electrode portion 526b3, and the third end 526b3t of the third principal surface electrode portion 526b3 is not covered by the fourth principal surface electrode portion 526b4.
- the stress acting on the first end 526b1t to the fourth end 526b4t of each of the first to fourth principal surface electrode portions 526b1 to 526b4 can be concentrated toward the outside of the laminate 512 (the second side surface 512d side and the fourth side surface 512f side) rather than at these ends, dispersing the stress and improving the mechanical strength.
- the fourth principal surface electrode portion 526a4 of the first underlying electrode layer 526a, the fourth principal surface electrode portion 526b4 of the second underlying electrode layer 526b, the fourth principal surface electrode portion 527a4 of the third underlying electrode layer 527a, and the fourth principal surface electrode portion 527b4 of the fourth underlying electrode layer 527b may each be exposed on the surface of the multilayer ceramic capacitor 110 as the outermost layer.
- the solder will not wet to the fourth ends 526a4t, 526b4t, 527a4t, and 527b4t on the central side of the laminate 512 when the laminated ceramic capacitor 110 is mounted, thereby suppressing short circuit defects.
- fourth principal surface electrode portion 526a4, the fourth principal surface electrode portion 526b4, the fourth principal surface electrode portion 527a4, and the fourth principal surface electrode portion 527b4 may be covered with a plating layer, as in the examples shown in Figures 12 to 15.
- the first to fourth main surface electrode portions constituting the base electrode layers 526 and 527 can be formed by a thin film formation method such as sputtering or vapor deposition, or by screen printing.
- a thin film formation method such as sputtering or vapor deposition, or by screen printing.
- the details of these methods are the same as those in the first embodiment, and a detailed description will be omitted.
- the plating layer 528 includes a first plating layer 528a and a second plating layer 528b.
- the first plating layer 528a is arranged to cover the first principal surface electrode portion 526a1 to the fourth principal surface electrode portion 526a4 as the first base electrode layer 526a.
- the second plating layer 528b is arranged to cover the first principal surface electrode portion 526b1 to the fourth principal surface electrode portion 526b4 as the second base electrode layer 526b.
- the plating layer 528 is formed of multiple layers. That is, the plating layer 528 has an underplating layer 530 and a top plating layer 532.
- the underplating layer 530 includes a first underplating layer 530a included in the first plating layer 528a and a second underplating layer 530b included in the second plating layer 528b.
- the top plating layer 532 includes a first top plating layer 532a included in the first plating layer 528a and a second top plating layer 532b included in the second plating layer 528b.
- the first underplating layer 530a of the underplating layer 530 is arranged to cover the fourth principal surface electrode portion 526a4 of the first base electrode layer 526a.
- the second underplating layer 530b of the underplating layer 530 is arranged to cover the fourth main surface electrode portion 526b4 of the second underelectrode layer 526b.
- the surface plating layer 532 may be formed of multiple layers.
- the surface plating layer 532 has a two-layer structure consisting of a middle plating layer 534, which is a Ni plating layer, and an upper plating layer 536, which is a Sn plating layer.
- the first intermediate plating layer 534a covers the first bottom plating layer 530a
- the first top plating layer 536a covers the first intermediate plating layer 534a
- the second intermediate plating layer 534b covers the second bottom plating layer 530b
- the second top plating layer 536b covers the second intermediate plating layer 534b.
- the plating layer 529 includes a third plating layer 529a and a fourth plating layer 529b.
- the plating layer 529 is formed of multiple layers. That is, the plating layer 529 has an underplating layer 531 and a top plating layer 533.
- the underplating layer 531 includes a first underplating layer 531a included in the third plating layer 529a and a second underplating layer 531b included in the fourth plating layer 529b.
- the top plating layer 533 includes a first top plating layer 533a included in the third plating layer 529a and a second top plating layer 533b included in the fourth plating layer 529b.
- the first underplating layer 531a of the underplating layer 531 is arranged to cover the fourth principal surface electrode portion 527a4 of the third underelectrode layer 527a.
- the second underplating layer 531b of the underplating layer 531 is arranged to cover the fourth principal surface electrode portion 527b4 of the fourth underelectrode layer 527b.
- the surface plating layer 533 may be formed of multiple layers.
- the surface plating layer 533 has a two-layer structure consisting of a middle plating layer 535, which is a Ni plating layer, and an upper plating layer 537, which is a Sn plating layer.
- the first intermediate plating layer 535a covers the first lower plating layer 531a
- the first upper plating layer 537a covers the first intermediate plating layer 535a
- the second intermediate plating layer 535b covers the second lower plating layer 531b
- the second upper plating layer 537b covers the second intermediate plating layer 535b.
- the underplating layers 530, 531 preferably contain at least one metal selected from, for example, Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi, or Zn, or an alloy containing such a metal.
- the underplating layers 530, 531 are preferably Cu plating layers.
- the middle plating layers 534, 535 as Ni plating layers can prevent the lower plating layers 530, 531 from being eroded by solder when mounting the multilayer ceramic capacitor 110. Furthermore, the upper plating layers 536, 537 as Sn plating layers improve the wettability of the solder when mounting the multilayer ceramic capacitor 110, making mounting easier. If the plating layers 528, 529 have a three-layer structure, in addition to the above, it is preferable that they are laminated in the order of Sn plating layer, Ni plating layer, and Sn plating layer.
- the ratio of the W dimension to the L dimension is 0.85 or more and 1.00 or less, but the ratio of the W dimension to the L dimension may be any other value.
- the multilayer ceramic capacitor 510 shown in FIG. 11, which has the above-mentioned configuration, has the same effect as the multilayer ceramic capacitor 10 of the first embodiment. Also, like the first embodiment, the effect of this invention is more pronounced when the T dimension of the multilayer ceramic capacitor 510 is 150 ⁇ m or less. Furthermore, when the T dimension is 50 ⁇ m or less, the multilayer ceramic capacitor 10 is thinned, and reliability in mechanical strength becomes even more necessary, so the effect of this invention is more pronounced.
- the external electrodes 524 and 525 of the multilayer ceramic capacitor 510 have the first to fourth modified examples similar to the external electrodes 24 of the first to fourth modified examples of the multilayer ceramic capacitor 10 according to the first embodiment.
- a dielectric sheet and a conductive paste for the internal electrodes are prepared.
- the dielectric sheet and the conductive paste for the internal electrode layers contain a binder (e.g., a known organic binder) and a solvent (e.g., a known organic binder).
- a binder e.g., a known organic binder
- a solvent e.g., a known organic binder
- a conductive paste for the internal electrodes is printed in a predetermined pattern on the dielectric sheet, for example by screen printing or gravure printing, to form an internal electrode pattern.
- a conductive paste layer is formed by applying a paste made of a conductive material onto the dielectric sheet by a method such as the printing method described above.
- the paste made of a conductive material is, for example, a metal powder to which an organic binder and an organic solvent have been added.
- an outer layer dielectric sheet on which no internal electrode pattern is printed is also produced.
- a screen plate for printing the first internal electrode layer 516a and a screen plate for printing the second internal electrode layer 516b are prepared separately, and the internal electrode layers of the present invention can be printed using a printer capable of printing the two types of screen plates separately.
- the laminated sheet is produced using the dielectric sheets on which these internal electrode patterns are formed. That is, a predetermined number of dielectric sheets for the outer layer on which no internal electrode pattern is formed are laminated to form a portion that will become the first outer layer portion 515b1 on the first main surface 512a side.
- dielectric sheets on which an internal electrode pattern corresponding to the first internal electrode layer 516a is formed and dielectric sheets on which an internal electrode pattern corresponding to the second internal electrode layer 516b is formed are alternately laminated to form a portion that will become the effective layer portion 515a, and further on top of that, a predetermined number of dielectric sheets for the outer layer on which no internal electrode pattern is formed are laminated to form a portion that will become the second outer layer portion 515b2. In this way, the laminated sheet is produced.
- the laminated sheets are pressed in the lamination direction using a means such as a hydrostatic press to create a laminated block.
- the laminated block is cut to the specified size and laminated chips are cut out. After this, wet barreling is performed to round the corners and edges of the laminated chips.
- the firing temperature depends on the ceramic and internal electrode materials, but is preferably 900°C or higher and 1400°C or lower.
- base electrode layers 526, 527 consisting of a first principal surface electrode portion, a second principal surface electrode portion, a third principal surface electrode portion, and a fourth principal surface electrode portion are formed on parts of the first principal surface 512a and the second principal surface 512b, as well as the first side surface 512c, the second side surface 512d, the third side surface 512e, and the fourth side surface 512f of the laminate 512.
- the first to fourth main surface electrode portions are formed by sputtering or screen printing, as in the first embodiment.
- the sputtered film is dissolved using an etching solution. This removes the sputtered film from the laminate 512 except for the areas covered with the resin mask.
- the mask in this process is formed so that the length along the direction connecting the end of the first main surface electrode portion of the base electrode layer of the laminate 512 on the central side of the laminate 512 to the surface of the laminate 512 where each of the first internal electrode layer 516a and the second internal electrode layer 516b is exposed is shorter than that formed in the previous process (2-2).
- the sputtered film obtained in the above step (2-6) is dissolved using an etching solution. This removes the sputtered film from the laminate 512 except for the area covered with the resin mask.
- the third and fourth main surface electrode portions are successively formed by repeating the above steps (2-5) through (2-9).
- the mask in step (2-5) for successively forming the third and fourth main surface electrode portions is formed so that the length along the direction connecting the end of the first main surface electrode portion of the base electrode layer of the laminate 512 on the center side of the laminate 512 to the surface of the laminate 512 where the first internal electrode layer 516a and the second internal electrode layer 516b are exposed is longer than that formed in the previous step (2-5).
- the length of the first principal surface electrode portion 527b1 is length A
- the length of the second principal surface electrode portion 527b2 is length B
- the length of the third principal surface electrode portion 527b3 is length C
- the length of the fourth principal surface electrode portion 527b4 is length D
- the length of the first principal surface electrode portion 526b1 is length A
- the length of the second principal surface electrode portion 526b2 is length B
- the length of the third principal surface electrode portion 526b3 is length C
- the length of the fourth principal surface electrode portion 526b4 is length D
- the length of the first principal surface electrode portion 527a1 is length A
- the length of the second principal surface electrode portion 527a2 is length B
- the length of the third principal surface electrode portion 527a3 is length C
- the length of the fourth principal surface electrode portion 527a4 is length D
- the resin masks obtained in the above steps (2-2) and (2-7) are formed so as not to cover the first side surface 512c, the second side surface 512d, the third side surface 512e and the fourth side surface 512f of the laminate 512.
- the opposing distance between the pair of printed patterns in each of the width direction y and length direction z formed on the first main surface 512a of the laminate 512 is such that the length along the direction connecting the end of the first main surface electrode portion of the base electrode layer toward the center of the laminate to the surface where the first internal electrode layer is exposed on the surface of the laminate 512 is longer for the one formed earlier than the one formed later for each of the formation of the first main surface electrode portion, the formation of the second main surface electrode portion, the formation of the third main surface electrode portion, and the formation of the fourth main surface electrode portion.
- the first to fourth main surface electrode portions are formed in the same configuration as the multilayer ceramic capacitor 510 shown in Figures 14 and 15, as in the case of formation by sputtering.
- plating layers 528, 529 are formed on the surfaces of the fourth principal surface electrode portions of the base electrode layers 526, 527.
- the plating layers 528, 529 are formed, for example, by barrel plating.
- each plating layer is formed in sequence, for example, by barrel plating.
- plating layer 528 is to be formed directly as a plating layer, the procedure is as follows.
- the first side surface 512c to the fourth side surface 512f of the laminate 512 are plated to form a plating film directly on the exposed portions of the first lead electrode portion 520a and the second lead electrode portion 520b of the internal electrode layer 516.
- Either electrolytic plating or electroless plating may be used for plating, but electroless plating has the disadvantage of requiring pretreatment with a catalyst or the like to improve the plating deposition rate, which complicates the process. Therefore, electrolytic plating is usually preferred. Barrel plating is preferred as a plating method.
- the plating layer 528 as a direct plating layer may be formed in multiple layers, for example, as in the laminated ceramic capacitor 310 shown in FIG. 9, and an upper layer plating electrode formed on the surface of a lower layer plating electrode may be formed in the same manner.
- the multilayer ceramic capacitor 510 shown in Figure 11 can be manufactured.
- the ends of the first to fourth main surface electrode portions formed on the first main surface of the laminate are arranged so as not to align, thereby dispersing the locations where stress occurs and preventing cracks from propagating from the tips of the external electrodes into the interior of the multilayer ceramic capacitor.
- Fig. 18 is an external perspective view showing a multilayer ceramic capacitor, which is an example of a multilayer ceramic electronic component according to the third embodiment of the present invention.
- Fig. 19 is a schematic cross-sectional view taken along line XIX-XIX in Fig. 18.
- Fig. 20 is a schematic cross-sectional view taken along line XX-XX in Fig. 18.
- the same reference numerals are used for configurations that are the same as or correspond to those of the multilayer ceramic capacitor 10 according to the first embodiment shown in Figs. 1 to 10, and detailed description thereof will be omitted.
- the multilayer ceramic capacitor 610 according to the third embodiment of the present invention has a laminate 12 and an external electrode 24 that have the same configuration as the multilayer ceramic capacitor 10 according to the first embodiment. However, the multilayer ceramic capacitor 610 has the L dimension and the W dimension swapped with respect to the multilayer ceramic capacitor 10 according to the first embodiment.
- the dimensions of the multilayer ceramic capacitor 610 are such that the L dimension in the length direction z is 0.1 mm or more and 2.5 mm or less, the T dimension in the height direction x is 0.04 mm or more and 2.5 mm or less, and the W dimension in the width direction y is 0.2 mm or more and 3.2 mm or less.
- the external electrode 24 of the multilayer ceramic capacitor 610 has the first to fourth modified examples similar to the external electrode 24 of the first to fourth modified examples of the multilayer ceramic capacitor 10 according to the first embodiment.
- the method for manufacturing the multilayer ceramic capacitor according to the third embodiment is the same as the method for manufacturing the multilayer ceramic capacitor according to the first embodiment.
- the multilayer ceramic capacitor 10 according to the first embodiment is manufactured so that the L dimension and the W dimension are swapped.
- the multilayer ceramic capacitor 610 shown in Figure 18 can be manufactured.
- the ends of the first to fourth main surface electrode portions formed on the first main surface of the laminate are arranged so as not to align, thereby dispersing the locations where stress occurs and preventing cracks from propagating from the tips of the external electrodes into the interior of the multilayer ceramic capacitor.
- a laminate including a plurality of laminated ceramic layers, the laminate including first and second main faces facing each other in a lamination direction of the plurality of ceramic layers, first and second side faces facing each other in a width direction perpendicular to the lamination direction, a first end face and a second end face facing each other in a length direction perpendicular to the lamination direction and the width direction, first internal electrode layers stacked alternately with the plurality of ceramic layers and exposed at the first end faces, and second internal electrode layers stacked alternately with the plurality of ceramic layers and exposed at the second end faces; a first external electrode covering a portion of the first main surface and at least a portion of the first end surface of the laminate; a second external electrode covering a portion of the first main surface and at least a portion of the second end surface of the laminate;
- Each of the first external electrode and the second external electrode has a first principal surface electrode portion disposed on the first principal surface; a second principal surface electrode portion disposed on a portion of the first principal surface electrode portion; a third
- ⁇ 2> In a direction from the center of the laminate to any one of the faces of the first internal electrode layer or the second internal electrode layer exposed on the surface of the laminate, an end portion of the first principal surface electrode portion on a center side of the laminate is not covered by the second principal surface electrode portion; an end portion of the second principal surface electrode portion on a center side of the laminate is not covered by the third principal surface electrode portion;
- the thickness of the first principal surface electrode portion is 10 ⁇ m or less
- the thickness of the second principal surface electrode portion is 10 ⁇ m or less
- the third principal surface electrode portion has a thickness of 10 ⁇ m or less
- ⁇ 4> The multilayer ceramic capacitor according to any one of ⁇ 1> to ⁇ 3>, wherein the first principal surface electrode portion contains a component similar to a main component of the ceramic layers.
- the second principal surface electrode portion contains a component similar to a main component of the ceramic layer
- the first principal surface electrode portion is disposed so as to wrap around a plane perpendicular to the first principal surface
- the second principal surface electrode portion is disposed so as to wrap around a plane perpendicular to the first principal surface
- the third principal surface electrode portion is disposed around a plane perpendicular to the first principal surface
- ⁇ 7> In a direction connecting the first main surface and the second main surface, The multilayer ceramic capacitor according to any one of ⁇ 1> to ⁇ 6>, wherein the thickness of the laminate is 150 ⁇ m or less.
- ⁇ 8> In a direction connecting the first main surface and the second main surface, The multilayer ceramic capacitor according to any one of ⁇ 1> to ⁇ 6>, wherein the thickness of the laminate is 50 ⁇ m or less.
- ⁇ 10> The multilayer ceramic capacitor according to any one of ⁇ 1> to ⁇ 9>, wherein the dimension in the length direction is greater than the dimension in the width direction.
- ⁇ 11> The multilayer ceramic capacitor according to any one of ⁇ 1> to ⁇ 9>, wherein the dimension in the width direction is greater than the dimension in the length direction.
- a laminate including a plurality of stacked ceramic layers including a plurality of stacked ceramic layers, the laminate including a first main surface and a second main surface facing each other in a stacking direction of the plurality of ceramic layers, a first side surface and a second side surface facing each other in a width direction perpendicular to the stacking direction, a third side surface and a fourth side surface facing each other in a length direction perpendicular to the stacking direction and the width direction, first internal electrode layers stacked alternately with the plurality of ceramic layers and exposed at least to the third side surface and the fourth side surface, and a second internal electrode layer stacked alternately with the plurality of ceramic layers and exposed at least to the fourth side surface and the third side surface; a first external electrode covering a portion of the first main surface and at least a portion of the third side surface of the laminate; a second external electrode covering a portion of the first main surface and at least a portion of the fourth side surface of the laminate; a third external electrode covering a portion of the first main surface and at
- ⁇ 13> The multilayer ceramic capacitor according to ⁇ 12>, wherein a ratio of a dimension in the width direction to a dimension in the length direction is 0.85 or more and 1.00 or less.
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
クラックが外部電極の先端から積層セラミックコンデンサの内部へ伸展することを抑制することが可能な積層セラミックコンデンサを提供する。 本発明にかかる積層セラミックコンデンサである積層セラミックコンデンサ10において、第1の外部電極24aおよび第2の外部電極24bの各々は、第1の主面12a上に配置された第1の主面電極部26a1、26b1と、第2の主面電極部26a2、26b2と、第3の主面電極部26a3、26b3と、第4の主面電極部26a4、26b4とを有し、第1の主面12a上において、第1の主面電極部26a1、26b1の長さを長さA、第2の主面電極部26a2、26b2の長さを長さB、第3の主面電極部26a3、26b3の長さを長さC、第4の主面電極部26a4、26b4の長さを長さD、としたとき、長さA>長さB>長さC>長さDである。
Description
この発明は、積層セラミックコンデンサに関する。
近年、積層セラミックコンデンサの搭載されている電子機器の小型化に伴って、積層セラミックコンデンサの低背化が求められている。
例えば、特許文献1には、セラミック層の積層方向における寸法が0.3mm未満の積層セラミックコンデンサが開示されている。また、特許文献1に記載の積層セラミックコンデンサは、外部電極が焼結金属膜からなる下地膜と、その上に配置されるめっき膜とで構成されている。
しかしながら、特許文献1に記載の積層セラミックコンデンサは、セラミック層の積層方向における外部電極の厚みが厚くなってしまうことや、外部電極を構成しているそれぞれの膜の積層体の中央側の端部をそれぞれの膜が被覆してしまうことがあり、それによって、外部電極の先端からクラックが積層セラミックコンデンサの内部へ伸展してしまう恐れがあった。
それゆえに、この発明の主たる目的は、クラックが外部電極の先端から積層セラミックコンデンサの内部へ伸展することを抑制することが可能な積層セラミックコンデンサを提供することである。
本発明にかかる積層セラミックコンデンサは、積層された複数のセラミック層を含み、複数のセラミック層の積層方向に相対する第1の主面および第2の主面と、積層方向に直交する幅方向に相対する第1の側面および第2の側面と、積層方向および幅方向に直交する長さ方向に相対する第1の端面および第2の端面と、複数のセラミック層と交互に積層され、第1の端面に露出された第1の内部電極層と、複数のセラミック層と交互に積層され、第2の端面に露出された第2の内部電極層とを含む積層体と、積層体の第1の主面の一部および第1の端面の少なくとも一部を被覆する第1の外部電極と、積層体の第1の主面の一部および第2の端面の少なくとも一部を被覆する第2の外部電極とを備え、第1の外部電極および第2の外部電極の各々は、第1の主面上に配置された第1の主面電極部と、第1の主面電極部上の一部に配置された第2の主面電極部と、第2の主面電極部上の一部に配置された第3の主面電極部と、第3の主面電極部上の一部に配置された第4の主面電極部とを有し、第1の主面上において、第1の主面電極部の、積層体の中央から第1の内部電極層または第2の内部電極層が積層体の表面に露出されたいずれかの面を結ぶ方向の長さを長さA、長さAと同一方向の第2の主面電極部の長さを長さB、長さAと同一方向の第3の主面電極部の長さを長さC、長さAと同一方向の第4の主面電極部の長さを長さD、としたとき、長さA>長さB>長さC>長さDである、積層セラミックコンデンサである。
この発明によれば、応力の発生箇所を分散させて、クラックが外部電極の先端から積層セラミックコンデンサの内部へ伸展することを抑制することができる。
この発明の上記の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
以下、この発明の一例として積層セラミックコンデンサについて本実施の形態にて説明する。
A.第1の実施の形態
1.積層セラミックコンデンサ
この発明の実施の形態にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサ10について説明する。図1は、この発明の第1の実施の形態にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサを示す外観斜視図である。図2は、この発明の第1の実施の形態にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサを示す正面図である。図3は、この発明の第1の実施の形態にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサを示す平面図である。図4は、図1にかかる線IV-IVにおける断面模式図である。図5は、図1にかかる線V-Vにおける断面模式図である。図6は、図1にかかる線VI-VIにおける断面模式図である。
1.積層セラミックコンデンサ
この発明の実施の形態にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサ10について説明する。図1は、この発明の第1の実施の形態にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサを示す外観斜視図である。図2は、この発明の第1の実施の形態にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサを示す正面図である。図3は、この発明の第1の実施の形態にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサを示す平面図である。図4は、図1にかかる線IV-IVにおける断面模式図である。図5は、図1にかかる線V-Vにおける断面模式図である。図6は、図1にかかる線VI-VIにおける断面模式図である。
積層セラミックコンデンサ10は、積層体12と、外部電極24とを有する。以下、積層体12、外部電極24の順に、各構成を説明する。
(積層体)
積層体12は、積層された複数のセラミック層14と複数の内部電極層16とを有する。さらに、積層体12は、複数のセラミック層14の積層方向である高さ方向xに相対する第1の主面12aおよび第2の主面12bと、高さ方向xに直交する幅方向yに相対する第1の側面12cおよび第2の側面12dと、高さ方向xおよび幅方向yに直交する長さ方向zに相対する第1の端面12eおよび第2の端面12fとを含む。この積層体12には、角部および稜線部に丸みがつけられている。なお、角部とは、積層体12の隣接する3面が交わる部分のことであり、稜線部とは、積層体12の隣接する2面が交わる部分のことである。また、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d、ならびに第1の端面12eおよび第2の端面12fの一部または全部に凹凸などが形成されていてもよい。
積層体12は、積層された複数のセラミック層14と複数の内部電極層16とを有する。さらに、積層体12は、複数のセラミック層14の積層方向である高さ方向xに相対する第1の主面12aおよび第2の主面12bと、高さ方向xに直交する幅方向yに相対する第1の側面12cおよび第2の側面12dと、高さ方向xおよび幅方向yに直交する長さ方向zに相対する第1の端面12eおよび第2の端面12fとを含む。この積層体12には、角部および稜線部に丸みがつけられている。なお、角部とは、積層体12の隣接する3面が交わる部分のことであり、稜線部とは、積層体12の隣接する2面が交わる部分のことである。また、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d、ならびに第1の端面12eおよび第2の端面12fの一部または全部に凹凸などが形成されていてもよい。
積層体12は、図4および図5に示すように、第1の主面12aおよび第2の主面12b同士を結ぶ高さ方向xにおいて、複数の内部電極層16が対向する有効層部15aと、最も第1の主面12a側に位置する内部電極層16と第1の主面12aとの間に位置する複数のセラミック層14から形成される第1の外層部15b1と、最も第2の主面12b側に位置する内部電極層16と第2の主面12bとの間に位置する複数のセラミック層14から形成される第2の外層部15b2と、を有する。
第1の外層部15b1は、積層体12の第1の主面12a側に位置し、第1の主面12aと最も第1の主面12aに近い内部電極層16との間に位置する複数のセラミック層14の集合体である。
第2の外層部15b2は、積層体12の第2の主面12b側に位置し、第2の主面12bと最も第2の主面12bに近い内部電極層16との間に位置する複数のセラミック層14の集合体である。
そして第1の外層部15b1および第2の外層部15b2に挟まれた領域が有効層部15aである。
積層体12は有効層部15aと第1の側面12cとの間、有効層部15aと第2の側面12dとの間に位置する積層体12の側部22a(Wギャップ)を含む。さらに、積層体12は、有効層部15aと第1の端面12eとの間、有効層部15aと第2の端面12fとの間に位置し、後述する第1の内部電極層16aおよび第2の内部電極層16bのいずれか一方の引出電極部を含む積層体12の端部22b(Lギャップ)を含む。
積層されるセラミック層14の枚数は、特に限定されないが、第1の外層部15b1および第2の外層部15b2を含み、3枚以上1000枚以下であることが好ましい。また、セラミック層14の厚みは、2.0μm以上80μm以下であることが好ましい。
セラミック層14の材料としては、例えば、誘電体材料により形成することができる。誘電体材料としては、例えば、BaTiO3、CaTiO3、SrTiO3、またはCaZrO3などの主成分からなる誘電体セラミックを用いることができる。また、所望する積層体の特性に応じて、たとえば、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
セラミック層14は、BaTiO3を基本的な構造とするペロブスカイト型化合物を含む複数の結晶粒を有することができる。
セラミック層14の厚みが薄いほうが、コンデンサとしての容量は大きくなるため、結晶粒径は1μm以下が好ましい。
ここで、有効層部15aを構成する複数の内層用のセラミック層14は、複数の内部電極層16の第1の内部電極層16aと、第2の内部電極層16bとの間に挟まれるように形成される。内層用のセラミック層14は、例えば、Ba、Tiを含有するペロブスカイト型化合物を主成分とし、ペロブスカイト構造を備える誘電体セラミック粒子からなる。また、これらの主成分に、Si、MgおよびBa、Mnのうちの少なくとも一種が添加剤として加えられてもよい。添加剤は、セラミック粒子間に存在する。
第1の外層部15b1および第2の外層部15b2を構成する外層用のセラミック層14は、内層用のセラミック層14と同じ誘電体セラミック材料から形成される。なお、外層用のセラミック層14は、内層用のセラミック層14と異なる材料で形成されてもよい。また、第1の外層部15b1および第2の外層部15b2用のセラミック層14がそれぞれ複層構造である場合、最も第1の内部電極層16aおよび第2の内部電極層16b側に位置するセラミック層14のSiの偏析部分よりも、その他の外層用のセラミック層14の偏析部分のほうが多いことが好ましい。これにより、積層セラミックコンデンサの高さ方向x側からの抗折強度を向上させることができる。なお、第1の外層部15b1および第2の外層部15b2用のセラミック層14のそれぞれは、複数の積層であっても単層構造であってもよい。
(内部電極層)
内部電極層16は、図4および図5に示されるように、第1の内部電極層16aと第2の内部電極層16bとを有している。第1の内部電極層16aと第2の内部電極層16bは、セラミック層14を介して交互に積層される。
内部電極層16は、図4および図5に示されるように、第1の内部電極層16aと第2の内部電極層16bとを有している。第1の内部電極層16aと第2の内部電極層16bは、セラミック層14を介して交互に積層される。
第1の内部電極層16aは、セラミック層14の表面に配置される。第1の内部電極層16aは、第2の内部電極層16bと対向する第1の対向電極部18aと、第1の内部電極層16aの一端側に位置し、第1の対向電極部18aから積層体12の第1の端面12eまでの第1の引出電極部20aを有する。第1の引出電極部20aは、その端部が第1の端面12eに引き出され、露出している。
第1の内部電極層16aの第1の対向電極部18aの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい(テーパー状)。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第1の内部電極層16aの第1の引出電極部20aの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい(テーパー状)。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第1の内部電極層16aの第1の対向電極部18aの幅と、第1の内部電極層16aの第1の引出電極部20aの幅は、同じ幅で形成されていてもよく、どちらか一方が、幅が狭く形成されていてもよい。
第2の内部電極層16bは、第1の内部電極層16aが配置されるセラミック層14と異なるセラミック層14の表面に配置される。第1の内部電極層16aと対向する第2の対向電極部18bと、第2の内部電極層16bの一端側に位置し、第2の対向電極部18bから積層体12の第2の端面12fまでの第2の引出電極部20bを有する。第2の引出電極部20bは、その端部が第2の端面12fに引き出され、露出している。
第2の内部電極層16bの第2の対向電極部18bの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい(テーパー状)。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第2の内部電極層16bの第2の引出電極部20bの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい(テーパー状)。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第2の内部電極層16bの第2の対向電極部18bの幅と、第2の内部電極層16bの第2の引出電極部20bの幅は、同じ幅で形成されていてもよく、どちらか一方が、幅が狭く形成されていてもよい。
第1の内部電極層16aおよび第2の内部電極層16bは、例えば、Ni、Cu、Ag、Pd、Auなどの金属や、Ag-Pd合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができるが、これに限定されない。本実施形態では、第1の内部電極層16aの第1の対向電極部18aと第2の内部電極層16bの第2の対向電極部18bとがセラミック層14を介して対向することにより、静電容量が形成され、コンデンサの特性が発現する。
(外部電極)
積層体12の第1の端面12e側および第2の端面12f側には、図1ないし図6に示されるように、外部電極24が配置される。
積層体12の第1の端面12e側および第2の端面12f側には、図1ないし図6に示されるように、外部電極24が配置される。
外部電極24は、下地電極層26と、下地電極層26を覆うように形成されるめっき層28とを含む。
外部電極24は、第1の外部電極24aおよび第2の外部電極24bを有する。
第1の外部電極24aは、積層体12の第1の端面12eおよび第1の主面12a上の一部に配置される。この場合、第1の外部電極24aは、第1の内部電極層16aの第1の引出電極部20aと電気的に接続される。なお、第1の外部電極24aは、第1の側面12cの一部および第2の側面12dの一部に多少回り込んでいてもよい。
第2の外部電極24bは、積層体12の第2の端面12fおよび第1の主面12a上の一部に配置される。この場合、第2の外部電極24bは、第2の内部電極層16bの第2の引出電極部20bと電気的に接続される。なお、第2の外部電極24bは、第1の側面12cの一部および第2の側面12dの一部に多少回り込んでいてもよい。
なお、第1の外部電極24aおよび第2の外部電極24bの厚みは、例えば、0.5μm以上12μm以下程度であることが好ましい。
(下地電極層)
下地電極層26は、第1の下地電極層26aおよび第2の下地電極層26bを有する。
下地電極層26は、第1の下地電極層26aおよび第2の下地電極層26bを有する。
第1の下地電極層26aは、積層体12の第1の端面12e側における第1の主面12aの一部分および積層体12の第1の端面12eを覆うように形成される。
第2の下地電極層26bは、積層体12の第2の端面12f側における第1の主面12aの一部分および積層体12の第2の端面12fを覆うように形成される。
第1の下地電極層26aおよび第2の下地電極層26bの各々は、第1の主面電極部、第2の主面電極部、第3の主面電極部および第4の主面電極部を有する。具体的には、第1の下地電極層26aは、第1の主面電極部26a1、第2の主面電極部26a2、第3の主面電極部26a3および第4の主面電極部26a4が積層された構成を有する。また、第2の下地電極層26bは、第1の主面電極部26b1、第2の主面電極部26b2、第3の主面電極部26b3および第4の主面電極部26b4が積層された構成を有する。
(主面電極部)
図4に示すように、第1の主面電極部26a1は積層体12の表面上に配置され、第2の主面電極部26a2は第1の主面電極部26a1の表面上に配置され、第3の主面電極部26a3は第2の主面電極部26a2の表面上に配置され、第4の主面電極部26a4は第3の主面電極部26a3の表面上に配置される。
図4に示すように、第1の主面電極部26a1は積層体12の表面上に配置され、第2の主面電極部26a2は第1の主面電極部26a1の表面上に配置され、第3の主面電極部26a3は第2の主面電極部26a2の表面上に配置され、第4の主面電極部26a4は第3の主面電極部26a3の表面上に配置される。
ここで、第1の主面12a上において、第1の下地電極層の第1の主面電極部の積層体の中央側の端部から第1の内部電極層が積層体の表面に露出された面を結ぶ方向、具体的には、第1の下地電極層26aの第1の主面電極部26a1の積層体12の中央側の第1の端部26a1tから第1の内部電極層16aの第1の引出電極部20aが露出する積層体12の第1の端面12eを結ぶ方向(以下、第1の基準方向)を定める。そして、第1の基準方向における第1の主面電極部26a1の長さを長さA、長さAと同一方向における第2の主面電極部26a2の長さを長さB、長さAと同一方向における第3の主面電極部26a3の長さを長さC、長さAと同一方向における第4の主面電極部26a4の長さを長さD、としたとき、長さA>長さB>長さC>長さDである。
これにより、第1の主面12a上において、第1の下地電極層26aの第1の主面電極部26a1、第2の主面電極部26a2、第3の主面電極部26a3および第4の主面電極部26a4の各々は、積層体12の中央側の第1の端部26a1t、第2の端部26a2t、第3の端部26a3tおよび第4の端部26a4tが互いに揃っていないため、はんだ収縮時に発生する、外部電極24の積層体12の中央側への応力を分散させることができる。
また、第1の主面12a上において、第2の下地電極層の第1の主面電極部の積層体の中央側の端部から第2の内部電極層が積層体の表面に露出された面を結ぶ方向、具体的には、第2の下地電極層26bの第1の主面電極部26b1の積層体12の中央側の第1の端部26b1tから第2の内部電極層16bの第2の引出電極部20bが露出する積層体12の第2の端面12fを結ぶ方向(以下、第2の基準方向)を定める。そして、第2の基準方向における第1の主面電極部26b1の長さを長さA、長さAと同一方向における第2の主面電極部26b2の長さを長さB、長さAと同一方向における第3の主面電極部26b3の長さを長さC、長さAと同一方向における第4の主面電極部26b4の長さを長さD、としたとき、長さA>長さB>長さC>長さDである。
これにより、第1の主面12a上において、第2の下地電極層26bの第1の主面電極部26b1、第2の主面電極部26b2、第3の主面電極部26b3および第4の主面電極部26b4の各々は、積層体12の中央側の第1の端部26b1t、第2の端部26b2t、第3の端部26b3tおよび第4の端部26b4tが互いに揃っていないため、はんだ収縮時に発生する、外部電極24の積層体12の中央側への応力を分散させることができる。
また、図4に示すように、第1の基準方向において、第1の主面電極部26a1の第1の端部26a1tは、第2の主面電極部26a2によって被覆されず、第2の主面電極部26a2の第2の端部26a2tは、第3の主面電極部26a3によって被覆されず、第3の主面電極部26a3の第3の端部26a3tは、第4の主面電極部26a4によって被覆されていないことが好ましい。
これにより、第1の主面電極部26a1~第4の主面電極部26a4の各々の第1の端部26a1t~第4の端部26a4tにかかる応力を、これら端部よりも積層体12の外側(第1の端面12e側)へ集中させることができるため、応力を分散させることができ、機械強度が向上する。
同様に、第2の基準方向において、第1の主面電極部26b1の第1の端部26b1tは、第2の主面電極部26b2によって被覆されず、第2の主面電極部26b2の第2の端部26b2tは、第3の主面電極部26b3によって被覆されず、第3の主面電極部26b3の第3の端部26b3tは、第4の主面電極部26b4によって被覆されていないことが好ましい。
これにより、第1の主面電極部26b1~第4の主面電極部26b4の各々の第1の端部26b1t~第4の端部26b4tにかかる応力を、これら端部よりも積層体12の外側(第2の端面12f側)へ集中させることができるため、応力を分散させることができ、機械強度が向上する。
次に、下地電極層26を構成する第1から第4の各々の主面電極部は、スパッタ法や蒸着法等の薄膜形成法、あるいはスクリーン印刷によって形成することができる。
(薄膜形成法の場合)
薄膜形成法により第1から第4の各々の主面電極部を形成した場合、Cu、Cr、Au、Pt、Ag、Sn、TiまたはNiなどの金属から構成されることができる。
薄膜形成法により第1から第4の各々の主面電極部を形成した場合、Cu、Cr、Au、Pt、Ag、Sn、TiまたはNiなどの金属から構成されることができる。
第1から第4の各々の主面電極部は、各々の機能、を考慮して構成されることができる。例えば、第1の主面電極部26a1、26b1は、セラミックとの密着性を考慮し、NiCrなどから構成されることができる。
このとき、第1から第4の各々の主面電極部の、積層体12の第1の主面12aと第2の主面12bとを結ぶ方向の厚みは、10μm以下である。そのため、積層セラミックコンデンサ10の積層方向の寸法を十分に小さくすることができるため、低背化することができる。
また、第1から第4の各々の主面電極部は、積層体12の第1の主面12aまたは第2の主面12bの少なくともどちらかの主面上に配置されればよい。つまり、第1から第4の各々の主面電極部が第1の主面12aのみに配置される場合、後述する直接めっき層は、第2の主面12b上には配置されないか、もしくは、第2の主面12b上に配置される場合であっても、第1の主面12aへの直接めっき層の回り込み量の方が第2の主面12bへの直接めっき層の回り込み量よりも多くなるようにすることが好ましい。
なお、スパッタ法による第1から第4の各々の主面電極部の厚みの変化のさせ方は、スパッタリングの距離を変更することによる。例えば、主面電極部を形成したい部分への射出距離を近づけることで、厚みを厚く形成することができる。
(スクリーン印刷の場合)
スクリーン印刷により第1から第4の各々の主面電極部を形成した場合、セラミック成分と金属とを含む。
スクリーン印刷により第1から第4の各々の主面電極部を形成した場合、セラミック成分と金属とを含む。
金属としては、Cu、Ni、Ag、Pd、Ag-Pd合金、Auからなる少なくとも1つを含む。
また、第1の主面電極部26a1および26b1の各々は、セラミック層14と同様の主成分を含むようになっていてもよい。例えば、セラミック層14がBaTiO3からなる場合、第1の主面電極部26a1および26b1の各々は、BaTiO3を少なくとも一部含んでいることが好ましい。これにより、積層体12と第1の主面電極部26a1および26b1の各々との密着性を向上させることができる。
また、第1の主面電極部26a1および26b1の各々がセラミック層14と同様の主成分を含むようになっている場合、積層体12と第1の主面電極部26a1および26b1の各々とを同時に焼成することで、より密着度を向上させることができる。このとき、金属成分としては、Ni、Cuなどが好ましいが、内部電極層16の金属成分によって適宜変更することができる。
第1から第4の各々の主面電極部の、第1の主面12aに配置された部分の厚みは、0.5μm以上3.0μm以下であることが好ましい。
(めっき層)
めっき層28は、第1のめっき層28aと第2のめっき層28bとを含む。
めっき層28は、第1のめっき層28aと第2のめっき層28bとを含む。
第1のめっき層28aは、第1の下地電極層26aとしての第1の主面電極部26a1~第4の主面電極部26a4を覆うように配置される。
第2のめっき層28bは、第2の下地電極層26bとしての第1の主面電極部26b1~第4の主面電極部26b4を覆うように配置される。
めっき層28は、複数層により形成される。すなわち、めっき層28は、下めっき層30と表めっき層32とを有する。下めっき層30は第1のめっき層28aに含まれる第1の下めっき層30aと第2のめっき層28bに含まれる第2の下めっき層30bとを含む。表めっき層32は第1のめっき層28aに含まれる第1の表めっき層32aと第2のめっき層28bに含まれる第2の表めっき層32bとを含む。
下めっき層30の第1の下めっき層30aは、第1の下地電極層26aの第4の主面電極部26a4を覆うように配置されている。
下めっき層30の第2の下めっき層30bは、第2の下地電極層26bの第4の主面電極部26b4を覆うように配置されている。
下めっき層30は、例えば、Cu、Ni、Sn、Pb、Au、Ag、Pd、BiまたはZnなどから選ばれる少なくとも1種の金属または当該金属を含む合金を含むことが好ましい。特に本実施の形態では、下めっき層30はCuめっき層であることが好ましい。
表めっき層32は複数層により形成されていてもよい。本実施の形態では、表めっき層32は、Niめっき層である中めっき層34、Snめっき層である上めっき層36の2層構造である。
表めっき層32において、第1の中めっき層34aは第1の下めっき層30aを覆い、第1の上めっき層36aは第1の中めっき層34aを覆う。また、第2の中めっき層34bは第2の下めっき層30bを覆い、第2の上めっき層36bは第2の中めっき層34bを覆う。
Niめっき層としての中めっき層34は、下めっき層30が積層セラミックコンデンサ10を実装する際のはんだによって侵食されることを防止することができる。また、Snめっき層としての上めっき層36は、積層セラミックコンデンサ10を実装する際のはんだの濡れ性を向上させ、容易に実装することができる。なお、めっき層28が3層構造である場合は、上記の他に、Snめっき層、Niめっき層、Snめっき層の順で積層されるものであることが好ましい。
めっき層28の単位体積当たりの金属割合は、99体積%以上であることが好ましい。
めっき層28のめっき層一層あたりの厚みは、0.5μm以上6.0μm以下であることが好ましい。
積層体12、第1の外部電極24aおよび第2の外部電極24bを含む積層セラミックコンデンサ10の長さ方向zの寸法をL寸法とし、積層体12、第1の外部電極24aおよび第2の外部電極24bを含む積層セラミックコンデンサ10の高さ方向xの寸法をT寸法とし、積層体12、第1の外部電極24aおよび第2の外部電極24bを含む積層セラミックコンデンサ10の幅方向yの寸法をW寸法とする。
積層セラミックコンデンサ10の寸法は、長さ方向zのL寸法が0.2mm以上3.2mm以下、高さ方向xのT寸法が0.04mm以上2.5mm以下、幅方向yのW寸法が0.1mm以上2.5mm以下であることが好ましい。
図1に示す積層セラミックコンデンサ10は、第1の下地電極層26aが、第1の主面電極部26a1、第2の主面電極部26a2、第3の主面電極部26a3および第4の主面電極部26a4の積層により構成され、第2の下地電極層26bが、第1の主面電極部26b1、第2の主面電極部26b2、第3の主面電極部26b3および第4の主面電極部26b4の積層により構成される。
そして、第1の主面12a上において、第1の下地電極層の第1の主面電極部の積層体の中央側の端部から第1の内部電極層が積層体12の表面に露出された面を結ぶ方向、具体的には、第1の下地電極層26aの第1の主面電極部26a1の積層体12の中央側の第1の端部26a1tから第1の内部電極層16aの第1の引出電極部20aが露出する積層体12の第1の端面12eを結ぶ第1の基準方向における第1の主面電極部26a1の長さを長さA、長さAと同一方向における第2の主面電極部26a2の長さを長さB、長さAと同一方向における第3の主面電極部26a3の長さを長さC、長さAと同一方向における第4の主面電極部26a4の長さを長さD、としたとき、長さA>長さB>長さC>長さDである。
そして、第1の主面12a上において、第2の下地電極層の第1の主面電極部の積層体の中央側の端部から第2の内部電極層が積層体12の表面に露出された面を結ぶ方向、具体的には、第2の下地電極層26bの第1の主面電極部26b1の積層体12の中央側の第1の端部26b1tから第2の内部電極層16bの第2の引出電極部20bが露出する積層体12の第2の端面12fを結ぶ第2の基準方向における第1の主面電極部26b1の長さを長さA、長さAと同一方向における第2の主面電極部26b2の長さを長さB、長さAと同一方向における第3の主面電極部26b3の長さを長さC、長さAと同一方向における第4の主面電極部26b4の長さを長さD、としたとき、長さA>長さB>長さC>長さDである。
これにより、第1の下地電極層26aの第1の主面電極部26a1~第4の主面電極部26a4の各々は、積層体12の中央側の第1の端部26a1t、第2の端部26a2t、第3の端部26a3tおよび第4の端部26a4tが互いに揃っておらず、第2の下地電極層26bの第1の主面電極部26b1~第4の主面電極部26b4の各々は、積層体12の中央側の第1の端部26b1t、第2の端部26b2t、第3の端部26b3tおよび第4の端部26b4tが互いに揃っていないため、はんだ収縮時に発生する、外部電極24の積層体12の中央側への応力を分散させることができる。
なお、この発明の効果は、積層セラミックコンデンサ10のT寸法が150μm以下であるとき、より顕著に発揮される。さらにT寸法が50μm以下のとき、積層セラミックコンデンサ10は薄層化しており、耐機械強度への信頼性がより必要になってくるため、この発明の効果は、より顕著に発揮される。
また、図1に示す積層セラミックコンデンサ10は、第1の下地電極層26aの第1の主面電極部26a1~第4の主面電極部26a4、ならびに第2の下地電極層26bの第1の主面電極部26b1~第4の主面電極部26b4の各々が、第1の主面12aと直交する面である第1の端面12eおよび第2の端面12fの各々にまで回り込こんで形成されている。
これにより、第1の主面12aと第1の端面12eおよび第2の端面12fの各々とが交差する箇所(稜線部、つなぎ目)が、第1の下地電極層26aおよび第2の下地電極層26bの各々に覆われて連続的に形成されるため、耐湿性が向上する。
このとき、外部電極24の各々の第1の主面電極部26a1~第4の主面電極部26a4、および第1の主面電極部26b1~第4の主面電極部26b4をスパッタ法によって形成することが好ましい。これにより、第1の主面12aと直交する第1の端面12eおよび第2の端面12fの各々において、厚さ10μm以下の厚みの外部電極24である第1の外部電極24aおよび第2の外部電極24bを形成することができるので、積層セラミックコンデンサ10の長さ方向zおよび幅方向yの寸法を小さくすることができる。
なお、第1の下地電極層26aの第1の主面電極部26a1~第4の主面電極部26a4および第2の下地電極層26bの第1の主面電極部26b1~第4の主面電極部26b4の各々の上記長さA、長さB、長さCおよび長さDの測定は、以下の測定方法によることができる。
たとえば、積層体12の第1の側面12cと第2の側面12dとを結ぶ幅方向yにおいて、幅方向yのW寸法の1/2まで断面研磨を行う。研磨した断面において、VHXを用いて断面観察を行う。なお、断面において、第1の内部電極層16aの第1の引出電極部20aまたは第2の内部電極層16bの第2の引出電極部20bがない場合は、たとえば、さらに幅方向yのW寸法の1/4まで研磨することによって、第1の内部電極層16aの第1の引出電極部20aまたは第2の内部電極層16bの第2の引出電極部20b直上の主面電極部を観察することもできる。
このとき、第1の主面電極部26a1~第4の主面電極部26a4および第2の下地電極層26bの第1の主面電極部26b1~第4の主面電極部26b4がスパッタ法などによって形成されている場合は、WDXや、TEMを用いたEDXなどによって各々の主面電極部の成分の違いなどから観察する方法もある。たとえば、主面電極部の各層の厚みが1μm程度の場合、外部電極24の中央部の断面(1/4LT断面)を露出させ、WDXにて組成分析を行うことで各層の組成を確認することができる。また、主面電極部の各層の厚みが1μm以下の厚みの場合は、TEMを用いたEDXにより詳細な構造を確認することができる。
TEMを用いる場合、その視野は、1μm程度で、かつ、倍率は、20k倍で観察することができる。
積層体12の稜線部に丸みがついている場合は、第1の内部電極層16aの第1の引出電極部20aまたは第2の内部電極層16bの第2の引出電極部20bのうち、最も第1の主面12aに近い引出電極部の露出部分から積層セラミックコンデンサ10の実装面または第1の主面12aに向かって引いた垂線と、第1の主面電極部26a1~第4の主面電極部26a4および第2の下地電極層26bの第1の主面電極部26b1~第4の主面電極部26b4の第1の端部26a1t~第4の端部26a4tならびに第1の端部26b1t~第4の端部26b4tのうち所望のいずれかの端部との直線距離によって長さA、長さB、長さCおよび長さDの各々が定義される。
(1)第1の変形例
続いて、この発明の第1の実施の形態の第1の変形例にかかる積層セラミックコンデンサである積層セラミックコンデンサ110について説明する。図7は、この発明の第1の実施の形態の第1の変形例にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサを示す断面模式図である。ただし、図1~6と同一の構成については、同一符号を付し、詳細な説明は省略する。
続いて、この発明の第1の実施の形態の第1の変形例にかかる積層セラミックコンデンサである積層セラミックコンデンサ110について説明する。図7は、この発明の第1の実施の形態の第1の変形例にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサを示す断面模式図である。ただし、図1~6と同一の構成については、同一符号を付し、詳細な説明は省略する。
第1の変形例にかかる積層セラミックコンデンサ110は、図7に示されるように、外部電極24のめっき層28が、2層のめっき層である下めっき層30と表めっき層32とを有し、かつ、表めっき層32が単数層により形成される。
下めっき層30は、第1の実施の形態と同様に、例えば、Cu、Ni、Sn、Pb、Au、Ag、Pd、BiまたはZnなどから選ばれる少なくとも1種の金属または当該金属を含む合金を含むことが好ましい。
表めっき層32は、Snめっき層として形成されることが好ましい。これにより、積層セラミックコンデンサ10を実装する際のはんだの濡れ性を向上させ、容易に実装することができる。
図7に示す第1の変形例にかかる積層セラミックコンデンサ210によれば、図1の積層セラミックコンデンサ10と同様の効果を奏する。
(2)第2の変形例
続いて、この発明の第1の実施の形態の第2の変形例にかかる積層セラミックコンデンサである積層セラミックコンデンサ210について説明する。図8は、この発明の第1の実施の形態の第2の変形例にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサを示す断面模式図である。ただし、図1~6と同一の構成については、同一符号を付し、詳細な説明は省略する。
続いて、この発明の第1の実施の形態の第2の変形例にかかる積層セラミックコンデンサである積層セラミックコンデンサ210について説明する。図8は、この発明の第1の実施の形態の第2の変形例にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサを示す断面模式図である。ただし、図1~6と同一の構成については、同一符号を付し、詳細な説明は省略する。
第2の変形例にかかる積層セラミックコンデンサ210は、図8に示されるように、外部電極24のめっき層28が、単数層のめっき層により形成される。
めっき層28は、Snめっき層として形成されることが好ましい。これにより、積層セラミックコンデンサ210を実装する際のはんだの濡れ性を向上させ、容易に実装することができる。
図8に示す第2の変形例にかかる積層セラミックコンデンサ210によれば、図1の積層セラミックコンデンサ10と同様の効果を奏する。
(3)第3の変形例
続いて、この発明の第1の実施の形態の第3の変形例にかかる積層セラミックコンデンサである積層セラミックコンデンサ310について説明する。図9は、この発明の第1の実施の形態の第2の変形例にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサを示す断面模式図である。ただし、図1~6と同一の構成については、同一符号を付し、詳細な説明は省略する。
続いて、この発明の第1の実施の形態の第3の変形例にかかる積層セラミックコンデンサである積層セラミックコンデンサ310について説明する。図9は、この発明の第1の実施の形態の第2の変形例にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサを示す断面模式図である。ただし、図1~6と同一の構成については、同一符号を付し、詳細な説明は省略する。
第3の変形例にかかる積層セラミックコンデンサ310は、図9に示されるように、第1の外部電極24aにおいて、第1の下地電極層26aが積層体12の第1の主面12a上の一部のみに配置され、かつ、第1のめっき層28aは第1の下地電極層26aを覆い、積層体12の第1の端面12eの表面および第1の主面12a上の一部に配置される。この場合、第1の外部電極24aは、第1のめっき層28aを介して第1の内部電極層16aの第1の引出電極部20aと電気的に接続される。
同様に、第2の外部電極24bにおいて、第2の下地電極層26bが積層体12の第1の主面12a上の一部のみに配置され、かつ、第2のめっき層28bは第2の下地電極層26bを覆い、積層体12の第2の端面12fの表面および第1の主面12a上の一部に配置される。この場合、第2の外部電極24bは、第2のめっき層28bを介して第2の内部電極層16bの第2の引出電極部20bと電気的に接続される。
すなわち、本変形例においては、めっき層28は、積層体12の表面に直接形成される直接めっき層である。
本変形例においては、図1の積層セラミックコンデンサ10と同様に、直接めっき層としてのめっき層28は、下めっき層30と表めっき層32とを有し、表めっき層32がさらに中めっき層34および上めっき層36の2層構造を有する。
このような場合、前処理として積層体12の表面に触媒を配設した後で、直接めっき層としてのめっき層28が形成されていてもよい。
直接めっき層としてのめっき層28は、例えば、Cu、Ni、Sn、Pb、Au、Ag、Pd、BiまたはZnなどから選ばれる少なくとも1種の金属または当該金属を含む合金を含むことが好ましい。例えば、第1の内部電極層16aおよび第2の内部電極層16bがNiを用いて形成される場合、直接めっき層としてのめっき層28においては、第1の内部電極層16aの第1の引出電極部20aおよび第2の内部電極層16bの第2の引出電極部20bと直接接続される下めっき層30の第1の下めっき層30aおよび第2の下めっき層30bの各々は、Niと接合性のよいCuを用いて形成されることが好ましい。
なお、表めっき層32は、図1の積層セラミックコンデンサ10と同様に、Niめっき層である中めっき層34、Snめっき層である上めっき層36の2層構造であることが好ましい。
直接めっき層としてのめっき層28の1層あたりの厚みは、1μm以上6μm以下であることが好ましい。
直接めっき層としてのめっき層28の各々のめっき層は、いずれもガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、99体積%以上であることが好ましい。
図9に示す第3の変形例にかかる積層セラミックコンデンサ310によれば、図1の積層セラミックコンデンサ10と同様の効果を奏することに加えて、以下の効果を奏する。すなわち、第1の端面12eおよび第2の端面12fに第1の下地電極層26aの第1の主面電極部26a1、第2の主面電極部26a2、第3の主面電極部26a3および第4の主面電極部26a4の各々、ならびに第2の下地電極層26bの第1の主面電極部26b1、第2の主面電極部26b2、第3の主面電極部26b3および第4の主面電極部26b4の各々が設けられていないことにより、長さ方向zのL寸法の大きさを減じて、積層セラミックコンデンサの寸法を小さくすることができる。
(4)第4の変形例
続いて、この発明の第1の実施の形態の第4の変形例にかかる積層セラミックコンデンサである積層セラミックコンデンサ410について説明する。図10は、この発明の第1の実施の形態の第4の変形例にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサを示す断面模式図である。ただし、図1~6と同一の構成については、同一符号を付し、詳細な説明は省略する。
続いて、この発明の第1の実施の形態の第4の変形例にかかる積層セラミックコンデンサである積層セラミックコンデンサ410について説明する。図10は、この発明の第1の実施の形態の第4の変形例にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサを示す断面模式図である。ただし、図1~6と同一の構成については、同一符号を付し、詳細な説明は省略する。
第4の変形例にかかる積層セラミックコンデンサ410は、図10に示されるように、図1の積層セラミックコンデンサ10の構成において、第1の外部電極24aが、めっき層を含まず、第1の主面電極部26a1~第4の主面電極部26a4のみを含み、第2の外部電極24bが、めっき層を含まず、第1の主面電極部26b1~第4の主面電極部26b4のみを含む。
図10に示す第4の変形例にかかる積層セラミックコンデンサ310によれば、図1の積層セラミックコンデンサ10と同様の効果を奏することに加えて、以下の効果を奏する。すなわち、めっき層が形成されず、下地電極層である第1の主面電極部26a1~第4の主面電極部26a4および第1の主面電極部26b1~第4の主面電極部26b4のみで外部電極24を構成することによって、高さ方向xのT寸法および長さ方向zのL寸法の大きさを減じて、積層セラミックコンデンサの寸法を小さくすることができる。
また、図10に示す第4の変形例にかかる積層セラミックコンデンサ310によれば、第1の下地電極層26aの第4の主面電極部26a4および第2の下地電極層26bの第4の主面電極部26b4は、それぞれ最外層として、積層セラミックコンデンサ10の表面に露出されているので、第4の主面電極部26a4および第4の主面電極部26b4が表面に露出されている状態でこれらの主面電極部をたとえば酸化させると、積層セラミックコンデンサ10の実装時にはんだが積層体12の中央側の第4の端部26a4tおよび第4の端部26b4tまで濡れあがらないため、短絡不良を抑制することができる。
2.積層セラミックコンデンサの製造方法
以下、第1の実施の形態にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサの製造方法について説明する。
以下、第1の実施の形態にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサの製造方法について説明する。
まず、誘電体シートと、内部電極用の導電性ペーストとを準備する。誘電体シートや内部電極層用の導電性ペーストには、バインダ(たとえば、公知の有機バインダ)および有機溶剤(たとえば、公知の有機バインダ)が含まれる。
次に、誘電体シート上に、例えば、スクリーン印刷やグラビア印刷などによって、所定のパターンで内部電極用の導電性ペーストを印刷し、内部電極パターンを形成する。なお、誘電体シートに関しては、内部電極パターンが印刷されていない外層用の誘電体シートも作製する。
内部電極パターンが形成されていない外層用の誘電体シートを所定枚数積層し、その上に第1の内部電極層16aに対応する内部電極パターンが形成された誘電体シートと第2の内部電極層16bに対応する内部電極パターンが形成された誘電体シートとを交互に積層し、さらにその上に内部電極パターンが形成されていない外層用の誘電体シートを所定枚数積層することによって、積層シートを作製する。
さらに、積層シートを静水圧プレスなどの手段により積層方向にプレスし積層ブロックを作製する。
続いて、積層ブロックを所定のサイズにカットし、積層チップを切り出す。この後、湿式バレルを行い、積層チップの角部および稜線部に丸みをつけてもよい。
次に、積層チップを焼成し積層体12を作製する。焼成温度は、セラミックや内部電極層16の材料にもよるが、900℃以上1400℃以下であることが好ましい。
続けて、積層体12の第1の端面12eおよび第2の端面12fならびに第1の主面12a上の一部および第2の主面12b上の一部に、第1から第4の各々の主面電極部を有する下地電極層26を形成する。
第1から第4の各々の主面電極部は、スパッタ法またはスクリーン印刷により形成する。
第1から第4の各々の主面電極部をスパッタ法により形成する場合は、以下の工程による。
(1-1)スパッタの膜を積層体12の表面全体に形成する。
(1-2)次に、スパッタの膜上であって、第1の主面電極部の第1の主面電極部26a1および第1の主面電極部26b1として残したい部分、具体的には積層体12の第1の主面12aの一部ならびに第1の端面12eおよび第2の端面12fは、樹脂によるマスクで覆うようにする。
(1-3)次に、エッチング液によりスパッタの膜を溶解させる。これにより、樹脂によるマスクで覆われた部分以外のスパッタの膜は積層体12から除去される。
(1-4)次に、樹脂によるマスクを有機溶剤で溶解させる。これにより、積層体12上には、樹脂によるマスクに対応した部分のスパッタの膜のみが残り、このスパッタの膜が、第1の主面電極部の第1の主面電極部26a1および第1の主面電極部26b1を形成する。
(1-5)次に、積層体12の第1の主面12a上において、第1の主面電極部の第1の主面電極部26a1および第1の主面電極部26b1との間で露出している部分と、上記(1-4)の工程において形成した第1の主面電極部26a1および第1の主面電極部26b1の、第1の主面12aにおける各々の第1の端部26a1tおよび第1の端部26b1tに対応する部分とを、樹脂によるマスクで覆うようにする。
(1-6)次に、積層体12の表面として、上記(1-4)の工程で得られたスパッタの膜および上記(1-5)の工程で得られたマスクの表面に、更なるスパッタの膜を形成する。
(1-7)次に、上記(1-6)の工程で得られたスパッタの膜上であって、第2の主面電極部26a2および第2の主面電極部26b2として残したい部分、具体的には積層体12の第1の主面12aの一部ならびに第1の端面12eおよび第2の端面12fに対応する部分を、樹脂によるマスクで覆うようにする。
なお、この工程におけるマスクは、積層体12の下地電極層の第1の主面電極部の積層体の中央側の端部から第1の内部電極層が積層体12の表面に露出された面を結ぶ方向に沿った長さが、上記(1-2)の工程により形成したものよりも短くなるように形成する。
なお、この工程におけるマスクは、積層体12の下地電極層の第1の主面電極部の積層体の中央側の端部から第1の内部電極層が積層体12の表面に露出された面を結ぶ方向に沿った長さが、上記(1-2)の工程により形成したものよりも短くなるように形成する。
(1-8)次に、エッチング液により上記(1-6)の工程で得られたスパッタの膜を溶解させる。これにより、樹脂によるマスクで覆われた部分以外のスパッタの膜は積層体12から除去される。
(1-9)次に、上記(1-5)の工程および上記(1-7)の工程で得られた樹脂によるマスクを有機溶剤で溶解させる。これにより、積層体12上には、樹脂によるマスクに対応した部分のスパッタの膜のみが残り、このスパッタの膜が、第2の主面電極部26a2および第2の主面電極部26b2を形成する。
(1-10)以下、上記(1-5)の工程ないし上記(1-9)の工程を繰り返すことにより、第3の主面電極部および第4の主面電極部を順次形成する。なお、第3の主面電極部および第4の主面電極部を順次形成する場合の(1-5)の工程におけるマスクは、積層体12の下地電極層の第1の主面電極部の積層体の中央側の端部から第1の内部電極層が積層体12の表面に露出された面を結ぶ方向に沿った長さが、前回の(1-5)の工程により形成したものよりも長くなるように形成する。
これにより、図4に示す積層セラミックコンデンサ10のような、第1の主面電極部26a1の長さを長さA、第2の主面電極部26a2の長さを長さB、第3の主面電極部26a3の長さを長さC、第4の主面電極部26a4の長さを長さD、としたとき、長さA>長さB>長さC>長さDの関係が得られる。同様に、第1の主面電極部26b1の長さを長さA、第2の主面電極部26b2の長さを長さB、第3の主面電極部26b3の長さを長さC、第4の主面電極部26b4の長さを長さD、としたとき、長さA>長さB>長さC>長さDの関係が得られる。
なお、図9に示す積層セラミックコンデンサ310のように、第1の主面電極部、第2の主面電極部、第3の主面電極部および第4の主面電極部を有する下地電極層26が第1の主面12a上のみに形成される場合は、上記(1-2)の工程および上記(1-7)の工程で得られた樹脂によるマスクは、積層体12の第1の端面12eおよび第2の端面12fの側を覆わないように形成する。
第1から第4の各々の主面電極部をスクリーン印刷により形成する場合は、以下の工程による。すなわち、各層の主面電極毎に印刷版を変更して、所望の主面電極部の形状に応じた印刷パターンを積層体12の所望の位置に形成する。
このとき、積層体12の第1の主面12a上に形成される、一対の印刷パターンの対向間隔は、下地電極層の第1の主面電極部の積層体の中央側の端部から第1の内部電極層が積層体12の表面に露出された面を結ぶ方向に沿った長さが、第1の主面電極部の形成時、第2の主面電極部の形成時、第3の主面電極部の形成時、第4の主面電極部の形成時の各々に関して、後に形成したものよりも先に形成したもののほうがより長くなるように形成する。
これにより、スパッタ法により形成する場合と同様に、図4に示す積層セラミックコンデンサ10のような第1から第4の各々の主面電極部の構成が得られる。
その後、下地電極層26の第4の主面電極部の表面に、めっき層28を形成する。めっき層28は、たとえば、バレルめっき法により形成される。図4に示す積層セラミックコンデンサ10のように、めっき層28が、下めっき層30と表めっき層32とを有する場合は、各々のめっき層が、たとえば、バレルめっき法により順次形成される。
なお、図9に示す積層セラミックコンデンサ310のように、めっき層28を直接めっき層として形成する場合は、以下のように行う。
すなわち、積層体12の第1の端面12eおよび第2の端面12fにめっき処理を施し、内部電極層16の第1の引出電極部20aおよび第2の引出電極部20bの各々の露出部上に直接めっき膜を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、直接めっき層としてのめっき層28は、たとえば、図9に記載の積層セラミックコンデンサ10のように複数層のようにしてもよく、下層めっき電極の表面に形成される上層めっき電極を同様に形成してもよい。
以上のようにして、図1に記載の積層セラミックコンデンサ10を製造できる。
以上のように説明した本実施の形態にかかる積層セラミックコンデンサの製造方法によれば、積層体の第1の主面上に形成された第1から第4の各々の主面電極部の端部が揃わないように配置されるようにすることで、応力の発生箇所を分散させて、クラックが外部電極の先端から積層セラミックコンデンサの内部へ伸展することを抑制することができる。
B.第2の実施の形態
1.積層セラミックコンデンサ
次に、この発明の第2の実施の形態にかかる積層セラミックコンデンサについて説明する。図11は、この発明の第2の実施の形態にかかる積層セラミック電子部品の一例である積層セラミックコンデンサを示す外観斜視図である。図12は、図11にかかる線XII-XIIにおける断面模式図である。図13は、図11にかかる線XIII-XIIIにおける断面模式図である。図14は、図11にかかる線XIV-XIVにおける断面模式図である。図15は、図11にかかる線XV-XVにおける断面模式図である。図16は、図11にかかる線XVI-XVIにおける断面模式図である。図17は、図1に示す積層体の分解斜視図である。
1.積層セラミックコンデンサ
次に、この発明の第2の実施の形態にかかる積層セラミックコンデンサについて説明する。図11は、この発明の第2の実施の形態にかかる積層セラミック電子部品の一例である積層セラミックコンデンサを示す外観斜視図である。図12は、図11にかかる線XII-XIIにおける断面模式図である。図13は、図11にかかる線XIII-XIIIにおける断面模式図である。図14は、図11にかかる線XIV-XIVにおける断面模式図である。図15は、図11にかかる線XV-XVにおける断面模式図である。図16は、図11にかかる線XVI-XVIにおける断面模式図である。図17は、図1に示す積層体の分解斜視図である。
積層セラミックコンデンサ510は、積層体512と、外部電極524、525とを含む。
(積層体)
積層体512は、複数のセラミック層514および複数の内部電極層516を含む。積層体512は、高さ方向xに互いに対向する第1の主面512aと第2の主面512bと、高さ方向xに直交する幅方向yに対向し互いに対向する第1の側面512cおよび第2の側面512dと、高さ方向xおよび幅方向yに直交する長さ方向zに互いに対向する第3の側面512eおよび第4の側面512fとを有する。第1の主面512aおよび第2の主面512bは、それぞれ、幅方向yおよび長さ方向zに沿って延在する。第1の側面512cおよび第2の側面512dは、それぞれ、高さ方向xおよび長さ方向zに沿って延在する。第3の側面512eおよび第4の側面512fは、それぞれ、高さ方向xおよび幅方向yに沿って延在する。したがって、高さ方向xとは、第1の主面512aと第2の主面512bとを結んだ方向であり、幅方向yとは、第1の側面512cと第2の側面512dとを結んだ方向であり、長さ方向zとは、第3の側面512eと第4の側面512fとを結んだ方向である。
積層体512は、複数のセラミック層514および複数の内部電極層516を含む。積層体512は、高さ方向xに互いに対向する第1の主面512aと第2の主面512bと、高さ方向xに直交する幅方向yに対向し互いに対向する第1の側面512cおよび第2の側面512dと、高さ方向xおよび幅方向yに直交する長さ方向zに互いに対向する第3の側面512eおよび第4の側面512fとを有する。第1の主面512aおよび第2の主面512bは、それぞれ、幅方向yおよび長さ方向zに沿って延在する。第1の側面512cおよび第2の側面512dは、それぞれ、高さ方向xおよび長さ方向zに沿って延在する。第3の側面512eおよび第4の側面512fは、それぞれ、高さ方向xおよび幅方向yに沿って延在する。したがって、高さ方向xとは、第1の主面512aと第2の主面512bとを結んだ方向であり、幅方向yとは、第1の側面512cと第2の側面512dとを結んだ方向であり、長さ方向zとは、第3の側面512eと第4の側面512fとを結んだ方向である。
また、積層体512は、角部および稜線部に丸みがつけられていることが好ましい。ここで、角部は、積層体512の3面が交わる部分であり、稜線部は、積層体512の2面が交わる部分である。
積層体512は、図14および図15に示すように、第1の主面512aおよび第2の主面512b同士を結ぶ高さ方向xにおいて、複数の内部電極層516が対向する有効層部515aと、最も第1の主面512a側に位置する内部電極層516と第1の主面512aとの間に位置する複数のセラミック層514から形成される第1の外層部515b1と、最も第2の主面512b側に位置する内部電極層516と第2の主面512bとの間に位置する複数のセラミック層514から形成される第2の外層部515b2と、を有する。
第1の外層部515b1は、積層体512の第1の主面512a側に位置し、第1の主面512aと最も第1の主面512aに近い内部電極層516との間に位置する複数のセラミック層514の集合体である。
第2の外層部515b2は、積層体512の第2の主面512b側に位置し、第2の主面512bと最も第2の主面512bに近い内部電極層516との間に位置する複数のセラミック層514の集合体である。
そして、第1の外層部515b1および第2の外層部515b2に挟まれた領域が有効層部515aである。
セラミック層514の材料としては、例えば、誘電体材料により形成することができる。誘電体材料としては、例えば、BaTiO3、CaTiO3、SrTiO3、またはCaZrO3などの主成分からなる誘電体セラミックを用いることができる。また、所望する積層体の特性に応じて、たとえば、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
セラミック層514は、BaTiO3を基本的な構造とするペロブスカイト型化合物を含む複数の結晶粒を有することができる。
セラミック層514の厚みが薄いほうが、コンデンサとしての容量は大きくなるため、結晶粒径は1μm以下が好ましい。
(内部電極層)
内部電極層516は、図12ないし図17に示すように、複数の第1の内部電極層516aおよび複数の第2の内部電極層516bを有する。第1の内部電極層516aと第2の内部電極層516bは、セラミック層514を介して交互に積層される。
内部電極層516は、図12ないし図17に示すように、複数の第1の内部電極層516aおよび複数の第2の内部電極層516bを有する。第1の内部電極層516aと第2の内部電極層516bは、セラミック層514を介して交互に積層される。
第1の内部電極層516aは、セラミック層514の表面に配置される。また、第1の内部電極層516aは、第1の主面512aおよび第2の主面512bに対向し、第2の内部電極層516bと対向する第1の対向電極部518aを有し、第1の主面512aと第2の主面512bとを結ぶ方向に積層されている。
また、第2の内部電極層516bは、第1の内部電極層516aが配置されるセラミック層514と異なるセラミック層514の表面に配置される。第2の内部電極層516bは、第1の主面512aおよび第2の主面512bに対向する第2の対向電極部518bを有し、第1の主面512aと第2の主面512bとを結ぶ方向に積層されている。
図12ないし図17に示すように、第1の内部電極層516aは、第1の引出電極部520aによって積層体512の第1の側面512cおよび第3の側面512eに引き出され、第2の引出電極部520bによって積層体512の第2の側面512dおよび第4の側面512fに引き出される。なお、第1の引出電極部520aが第1の側面512cに引き出される幅は、第3の側面512eに引き出される幅とほぼ等しくてもよく、第2の引出電極部520bが第2の側面512dに引き出される幅は、第4の側面512fに引き出される幅とほぼ等しくてもよい。
すなわち、第1の引出電極部520aは、積層体512の第3の側面512e側に引き出され、第2の引出電極部520bは、積層体512の第4の側面512f側に引き出される。なお、第1の引出電極部520aは、第3の側面512eのみに引き出され、第2の引出電極部520bは、第4の側面512fのみに引き出されてもよい。
第2の内部電極層516bは、第3の引出電極部521aによって積層体512の第1の側面512cおよび第4の側面512fに引き出され、第4の引出電極部521bによって積層体512の第2の側面512dおよび第3の側面512eに引き出される。なお、第3の引出電極部521aが第1の側面512cに引き出される幅は、第4の側面512fに引き出される幅とほぼ等しくてもよく、第4の引出電極部521bが第2の側面512dに引き出される幅は、第3の側面512eに引き出される幅とほぼ等しくてもよい。
すなわち、第3の引出電極部521aは、積層体512の第4の側面512f側に引き出され、第4の引出電極部521bは、積層体512の第3の側面512e側に引き出される。なお、第3の引出電極部521aは、第4の側面512fのみに引き出され、第4の引出電極部521bは、第3の側面512eのみに引き出されてもよい。
また、積層セラミックコンデンサ510を積層方向から見たとき、第1の内部電極層516aの第1の引出電極部520aと第2の引出電極部520bとを結ぶ直線と、第2の内部電極層516bの第3の引出電極部521aと第4の引出電極部521bとを結ぶ直線は、交差するのが好ましい。
さらに、積層体512の第1の側面512c、第2の側面512d、第3の側面512eおよび第4の側面512fにおいて、第1の内部電極層516aの第1の引出電極部520aと第2の内部電極層516bの第4の引出電極部521bとは対向する位置に引き出され、第1の内部電極層516aの第2の引出電極部520bと第2の内部電極層516bの第3の引出電極部521aとは対向する位置に引き出されるのが好ましい。
また、積層体512は、図16に示されるように、第1の対向電極部518aの幅方向yの一端と第1の側面512cとの間および第2の対向電極部518bの幅方向yの他端と第2の側面512dとの間に形成される積層体512の側部(Wギャップ)522aを含む。
さらに、積層体512は、図16に示されるように、第1の対向電極部518aの長さ方向zの一端と第3の側面512eとの間および第2の対向電極部518bの長さ方向zの他端と第4の側面512fとの間に形成される積層体512の側部(Lギャップ)522bを含む。
内部電極層516は、例えば、Ni、Cu、Ag、Pd、Auなどの金属や、Ag-Pd合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができるが、これに限定されない。
(外部電極)
積層体512には、図11ないし図16に示されるように、外部電極524、525が配置される。
積層体512には、図11ないし図16に示されるように、外部電極524、525が配置される。
外部電極524は、下地電極層526と、下地電極層526を覆うように形成されるめっき層528とを含む。
外部電極525は、下地電極層527と、下地電極層527を覆うように形成されるめっき層529とを含む。
外部電極524は、第1の外部電極524aおよび第2の外部電極524bを有する。
第1の外部電極524aは、第1の側面512cおよび第3の側面512eにおいて第1の引出電極部520aを覆うように配置され、第1の主面512aの一部を覆うように配置されている。第1の外部電極524aは、第1の内部電極層516aの第1の引出電極部520aに電気的に接続される。
第2の外部電極524bは、第2の側面512dおよび第4の側面512fにおいて第2の引出電極部520bを覆うように配置され、第1の主面512aの一部を覆うように配置されている。第2の外部電極524bは、第1の内部電極層516aの第2の引出電極部520bに電気的に接続される。
外部電極525は、第3の外部電極525aおよび第4の外部電極525bを有する。
第3の外部電極525aは、第1の側面512cおよび第4の側面512fにおいて第3の引出電極部521aを覆うように配置され、第1の主面512aの一部を覆うように配置されている。第3の外部電極525aは、第2の内部電極層516bの第3の引出電極部521aに電気的に接続される。
第4の外部電極525bは、第2の側面512dおよび第3の側面512eにおいて第4の引出電極部521bを覆うように配置され、第1の主面512aの一部を覆うように配置されている。第4の外部電極525bは、第2の内部電極層516bの第4の引出電極部521bに電気的に接続される。
積層体512内において、第1の内部電極層516aの第1の対向電極部518aと第2の内部電極層516bの第2の対向電極部518bとがセラミック層514を介して対向することにより、静電容量が形成されている。そのため、第1の内部電極層516aが接続された第1の外部電極524aおよび第2の外部電極524bと、第2の内部電極層516bが接続された第3の外部電極525aおよび第4の外部電極525bとの間に静電容量を得ることができ、コンデンサの特性が発現する。
(下地電極層)
下地電極層526は、第1の下地電極層526aおよび第2の下地電極層526bを有する。
下地電極層526は、第1の下地電極層526aおよび第2の下地電極層526bを有する。
下地電極層527は、第3の下地電極層527aおよび第4の下地電極層527bを有する。
第1の下地電極層526a、第2の下地電極層526b、第3の下地電極層527aおよび第4の下地電極層527b、の各々は、第1の主面電極部、第2の主面電極部、第3の主面電極部および第4の主面電極部を有する。具体的には、第1の下地電極層526aは、第1の主面電極部526a1、第2の主面電極部526a2、第3の主面電極部526a3および第4の主面電極部526a4が積層された構成を有する。第2の下地電極層526bは、第1の主面電極部526b1、第2の主面電極部526b2、第3の主面電極部526b3および第4の主面電極部526b4が積層された構成を有する。第3の下地電極層527aは、第1の主面電極部527a1、第2の主面電極部527a2、第3の主面電極部527a3および第4の主面電極部527a4が積層された構成を有する。第4の下地電極層527bは、第1の主面電極部527b1、第2の主面電極部527b2、第3の主面電極部527b3および第4の主面電極部527b4が積層された構成を有する。
(主面電極部)
図12および図14に示すように、第1の主面電極部526a1は積層体512の表面上に配置され、第2の主面電極部526a2は第1の主面電極部526a1の表面上に配置され、第3の主面電極部526a3は第2の主面電極部526a2の表面上に配置され、第4の主面電極部526a4は第3の主面電極部526a3の表面上に配置される。
図12および図14に示すように、第1の主面電極部526a1は積層体512の表面上に配置され、第2の主面電極部526a2は第1の主面電極部526a1の表面上に配置され、第3の主面電極部526a3は第2の主面電極部526a2の表面上に配置され、第4の主面電極部526a4は第3の主面電極部526a3の表面上に配置される。
ここで、図14に示すように、第1の主面512a上において、第1の下地電極層の第1の主面電極部の積層体の中央側の端部から第1の内部電極層が積層体の表面に露出された面を結ぶ方向、具体的には、第1の下地電極層526aの第1の主面電極部526a1の積層体512の中央側の第1の端部526a1tから第1の内部電極層516aの第1の引出電極部520aが露出する積層体512の第1の側面512cを結ぶ方向(以下、第3の基準方向)を定める。そして、第3の基準方向における第1の主面電極部526a1の長さを長さA、長さAと同一方向における第2の主面電極部526a2の長さを長さB、長さAと同一方向における第3の主面電極部526a3の長さを長さC、長さAと同一方向における第4の主面電極部526a4の長さを長さD、としたとき、長さA>長さB>長さC>長さDである。
なお、図示は省略するが、第1の下地電極層526aの、第1の主面電極部526a1、第2の主面電極部526a2、第3の主面電極部526a3および第4の主面電極部526a4の各部の長さの関係は、LT断面視においても図14に示す上記構成と同様となっている。
これにより、第1の主面512a上において、第1の下地電極層526aの第1の主面電極部526a1、第2の主面電極部526a2、第3の主面電極部526a3および第4の主面電極部526a4の各々は、積層体512の中央側の第1の端部526a1t、第2の端部526a2t、第3の端部526a3tおよび第4の端部526a4tが互いに揃っていないため、はんだ収縮時に発生する、第1の外部電極524aの積層体512の中央側への応力を分散させることができる。
また、第1の主面512a上において、第4の下地電極層の第1の主面電極部の積層体の中央側の端部から第2の内部電極層が積層体の表面に露出された面を結ぶ方向、具体的には、第4の下地電極層527bの第1の主面電極部527b1の積層体512の中央側の第1の端部527b1tから第2の内部電極層516bの第2の引出電極部520bが露出する積層体512の第3の側面512eを結ぶ方向(以下、第4の基準方向)を定める。そして、第4の基準方向における第1の主面電極部527b1の長さを長さA、長さAと同一方向における第2の主面電極部527b2の長さを長さB、長さAと同一方向における第3の主面電極部527b3の長さを長さC、長さAと同一方向における第4の主面電極部527b4の長さを長さD、としたとき、長さA>長さB>長さC>長さDである。
なお、図示は省略するが、第4の下地電極層527bの、第1の主面電極部527b1、第2の主面電極部527b2、第3の主面電極部527b3および第4の主面電極部527b4の各部の長さの関係は、LT断面視においても図14に示す上記構成と同様となっている。
これにより、第1の主面512a上において、第4の下地電極層527bの第1の主面電極部527b1、第2の主面電極部527b2、第3の主面電極部527b3および第4の主面電極部527b4の各々は、積層体512の中央側の第1の端部527b1t、第2の端部527b2t、第3の端部527b3tおよび第4の端部527b4tが互いに揃っていないため、はんだ収縮時に発生する、第3の外部電極525aの積層体512の中央側への応力を分散させることができる。
さらに、図15に示すように、第1の主面512a上において、第2の下地電極層の第1の主面電極部の積層体の中央側の端部から第1の内部電極層が積層体の表面に露出された面を結ぶ方向、具体的には、第2の下地電極層526bの第1の主面電極部526b1の積層体512の中央側の第1の端部526b1tから第1の内部電極層516aの第1の引出電極部520aが露出する積層体512の第4の側面512fを結ぶ方向(以下、第5の基準方向)を定める。そして、第5の基準方向における第1の主面電極部526b1の長さを長さA、長さAと同一方向における第2の主面電極部526b2の長さを長さB、長さAと同一方向における第3の主面電極部526b3の長さを長さC、長さAと同一方向における第4の主面電極部526b4の長さを長さD、としたとき、長さA>長さB>長さC>長さDである。
なお、図示は省略するが、第2の下地電極層526bの、第1の主面電極部526b1、第2の主面電極部526b2、第3の主面電極部526b3および第4の主面電極部526b4の各部の長さの関係は、LT断面視においても図15に示す上記構成と同様となっている。
これにより、第1の主面512a上において、第2の下地電極層526bの第1の主面電極部526b1、第2の主面電極部526b2、第3の主面電極部526b3および第4の主面電極部526b4の各々は、積層体512の中央側の第1の端部526b1t、第2の端部526b2t、第3の端部526b3tおよび第4の端部526b4tが互いに揃っていないため、はんだ収縮時に発生する、第2の外部電極524bの積層体512の中央側への応力を分散させることができる。
また、第1の主面512a上において、第3の下地電極層の第1の主面電極部の積層体の中央側の端部から第2の内部電極層が積層体の表面に露出された面を結ぶ方向、具体的には、第3の下地電極層527aの第1の主面電極部527a1の積層体512の中央側の第1の端部527a1tから第2の内部電極層516bの第3の引出電極部521aが露出する積層体512の第3の側面512eを結ぶ方向(以下、第6の基準方向)を定める。そして、第6の基準方向における第1の主面電極部527a1の長さを長さA、長さAと同一方向における第2の主面電極部527a2の長さを長さB、長さAと同一方向における第3の主面電極部527a3の長さを長さC、長さAと同一方向における第4の主面電極部527a4の長さを長さD、としたとき、長さA>長さB>長さC>長さDである。
なお、図示は省略するが、第3の下地電極層527aの、第1の主面電極部527a1、第2の主面電極部527a2、第3の主面電極部527a3および第4の主面電極部527a4の各部の長さの関係は、LT断面視においても図15に示す上記構成と同様となっている。
これにより、第1の主面512a上において、第3の下地電極層527aの第1の主面電極部527a1、第2の主面電極部527a2、第3の主面電極部527a3および第4の主面電極部527a4の各々は、積層体512の中央側の第1の端部526a1t、第2の端部526a2t、第3の端部526a3tおよび第4の端部526a4tが互いに揃っていないため、はんだ収縮時に発生する、第4の外部電極525bの積層体512の中央側への応力を分散させることができる。
また、第3の基準方向および第3の基準方向に対して高さ方向x周りに直交する方向において、第1の主面電極部526a1の第1の端部526a1tは、第2の主面電極部526a2によって被覆されず、第2の主面電極部526a2の第2の端部526a2tは、第3の主面電極部526a3によって被覆されず、第3の主面電極部526a3の第3の端部526a3tは、第4の主面電極部526a4によって被覆されていないことが好ましい。
これにより、第1の主面電極部526a1~第4の主面電極部526a4の各々の第1の端部526a1t~第4の端部526a4tにかかる応力を、これら端部よりも積層体512の外側(第1の側面512c側および第3の側面512e側)へ集中させることができるため、応力を分散させることができ、機械強度が向上する。
同様に、第4の基準方向および第4の基準方向に対して高さ方向x周りに直交する方向において、第1の主面電極部527b1の第1の端部527b1tは、第2の主面電極部527b2によって被覆されず、第2の主面電極部527b2の第2の端部527b2tは、第3の主面電極部527b3によって被覆されず、第3の主面電極部527b3の第3の端部527b3tは、第4の主面電極部527b4によって被覆されていないことが好ましい。
これにより、第1の主面電極部527b1~第4の主面電極部527b4の各々の第1の端部527b1t~第4の端部527b4tにかかる応力を、これら端部よりも積層体512の外側(第2の側面512d側および第3の側面512e側)へ集中させることができるため、応力を分散させることができ、機械強度が向上する。
また、第5の基準方向および第5の基準方向に対して高さ方向x周りに直交する方向において、第1の主面電極部527a1の第1の端部527a1tは、第2の主面電極部527a2によって被覆されず、第2の主面電極部527a2の第2の端部527a2tは、第3の主面電極部527a3によって被覆されず、第3の主面電極部527a3の第3の端部527a3tは、第4の主面電極部527a4によって被覆されていないことが好ましい。
これにより、第1の主面電極部527a1~第4の主面電極部527a4の各々の第1の端部527a1t~第4の端部527a4tにかかる応力を、これら端部よりも積層体512の外側(第1の側面512c側および第4の側面512f側)へ集中させることができるため、応力を分散させることができ、機械強度が向上する。
同様に、第6の基準方向および第6の基準方向に対して高さ方向x周りに直交する方向において、第1の主面電極部526b1の第1の端部526b1tは、第2の主面電極部526b2によって被覆されず、第2の主面電極部526b2の第2の端部526b2tは、第3の主面電極部526b3によって被覆されず、第3の主面電極部526b3の第3の端部526b3tは、第4の主面電極部526b4によって被覆されていないことが好ましい。
これにより、第1の主面電極部526b1~第4の主面電極部526b4の各々の第1の端部526b1t~第4の端部526b4tにかかる応力を、これら端部よりも積層体512の外側(第2の側面512d側および第4の側面512f側)へ集中させることができるため、応力を分散させることができ、機械強度が向上する。
また、第1の下地電極層526aの第4の主面電極部526a4、第2の下地電極層526bの第4の主面電極部526b4、第3の下地電極層527aの第4の主面電極部527a4、および第4の下地電極層527bの第4の主面電極部527b4は、それぞれ最外層として、積層セラミックコンデンサ110の表面に露出されていてもよい。第4の主面電極部526a4、第4の主面電極部526b4、第4の主面電極部527a4、および第4の主面電極部527b4が表面に露出されている状態で、これら主面電極部をたとえば酸化させると、積層セラミックコンデンサ110の実装時にはんだが積層体512の中央側の第4の端部526a4t、526b4t、527a4t、および527b4tまで濡れあがらないため、短絡不良を抑制することができる。
また、第4の主面電極部526a4、第4の主面電極部526b4、第4の主面電極部527a4、および第4の主面電極部527b4は、図12ないし図15に示す例のように、めっき層によって被覆されていてもよい。
次に、下地電極層526、527を構成する第1から第4の各々の主面電極部は、スパッタ法や蒸着法等の薄膜形成法、あるいはスクリーン印刷によって形成することができる。ただし、それらの方法の詳細は第1の実施の形態と同様であり、詳細な説明は省略する。
(めっき層)
めっき層528は、第1のめっき層528aと第2のめっき層528bとを含む。
めっき層528は、第1のめっき層528aと第2のめっき層528bとを含む。
第1のめっき層528aは、第1の下地電極層526aとしての第1の主面電極部526a1~第4の主面電極部526a4を覆うように配置される。
第2のめっき層528bは、第2の下地電極層526bとしての第1の主面電極部526b1~第4の主面電極部526b4を覆うように配置される。
めっき層528は、複数層により形成される。すなわち、めっき層528は、下めっき層530と表めっき層532とを有する。なお、下めっき層530は第1のめっき層528aに含まれる第1の下めっき層530aと第2のめっき層528bに含まれる第2の下めっき層530bとを含む。表めっき層532は第1のめっき層528aに含まれる第1の表めっき層532aと第2のめっき層528bに含まれる第2の表めっき層532bとを含む。
下めっき層530の第1の下めっき層530aは、第1の下地電極層526aの第4の主面電極部526a4を覆うように配置されている。
下めっき層530の第2の下めっき層530bは、第2の下地電極層526bの第4の主面電極部526b4を覆うように配置されている。
表めっき層532は複数層により形成されていてもよい。本実施の形態では、表めっき層532は、Niめっき層である中めっき層534、Snめっき層である上めっき層536の2層構造である。
表めっき層532において、第1の中めっき層534aは第1の下めっき層530aを覆い、第1の上めっき層536aは第1の中めっき層534aを覆う。また、第2の中めっき層534bは第2の下めっき層530bを覆い、第2の上めっき層536bは第2の中めっき層534bを覆う。
めっき層529は、第3のめっき層529aと第4のめっき層529bとを含む。
めっき層529は、複数層により形成される。すなわち、めっき層529は、下めっき層531と表めっき層533とを有する。なお、下めっき層531は第3のめっき層529aに含まれる第1の下めっき層531aと第4のめっき層529bに含まれる第2の下めっき層531bとを含む。表めっき層533は第3のめっき層529aに含まれる第1の表めっき層533aと第4のめっき層529bに含まれる第2の表めっき層533bとを含む。
下めっき層531の第1の下めっき層531aは、第3の下地電極層527aの第4の主面電極部527a4を覆うように配置されている。
下めっき層531の第2の下めっき層531bは、第4の下地電極層527bの第4の主面電極部527b4を覆うように配置されている。
表めっき層533は複数層により形成されていてもよい。本実施の形態では、表めっき層533は、Niめっき層である中めっき層535、Snめっき層である上めっき層537の2層構造である。
表めっき層533において、第1の中めっき層535aは第1の下めっき層531aを覆い、第1の上めっき層537aは第1の中めっき層535aを覆う。また、第2の中めっき層535bは第2の下めっき層531bを覆い、第2の上めっき層537bは第2の中めっき層535bを覆う。
下めっき層530、531は、例えば、Cu、Ni、Sn、Pb、Au、Ag、Pd、BiまたはZnなどから選ばれる少なくとも1種の金属または当該金属を含む合金を含むことが好ましい。特に本実施の形態では、下めっき層530、531はCuめっき層であることが好ましい。
Niめっき層としての中めっき層534、535は、下めっき層530、531が積層セラミックコンデンサ110を実装する際のはんだによって侵食されることを防止することができる。また、Snめっき層としての上めっき層536、537は、積層セラミックコンデンサ110を実装する際のはんだの濡れ性を向上させ、容易に実装することができる。なお、めっき層528、529が3層構造である場合は、上記の他に、Snめっき層、Niめっき層、Snめっき層の順で積層されるものであることが好ましい。
なお、積層セラミックコンデンサ510の寸法は、L寸法に対するW寸法の割合が、0.85以上1.00以下であることが好ましいが、L寸法に対するW寸法の割合は、その他任意の値をとってもよい。
以上のような構成を有する、図11に示す積層セラミックコンデンサ510は、第1の実施の形態の積層セラミックコンデンサ10と同様の効果を奏する。また、第1の実施の形態と同様、この発明の効果は、積層セラミックコンデンサ510のT寸法が150μm以下であるとき、より顕著に発揮される。さらにT寸法が50μm以下のとき、積層セラミックコンデンサ10は薄層化しており、耐機械強度への信頼性がより必要になってくるため、この発明の効果は、より顕著に発揮される。
なお、この発明の第2の実施の形態にかかる積層セラミックコンデンサも、積層セラミックコンデンサ510の外部電極524および外部電極525は、第1の実施の形態の積層セラミックコンデンサ10の第1の変形例ないし第4の変形例の外部電極24と同様の、第1の変形例ないし第4の変形例を有するものとすることが好ましい。
2.積層セラミックコンデンサの製造方法
以下、第2の実施の形態にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサの製造方法について説明する。
以下、第2の実施の形態にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサの製造方法について説明する。
まず、誘電体シートと、内部電極用の導電性ペーストとを準備する。誘電体シートや内部電極層用の導電性ペーストには、バインダ(たとえば、公知の有機バインダ)および溶剤(たとえば、公知の有機バインダ)が含まれる。
次に、誘電体シート上に、例えば、スクリーン印刷やグラビア印刷などによって、所定のパターンで内部電極用の導電性ペーストを印刷し、内部電極パターンを形成する。具体的には、誘電体シート上に、導電性材料からなるペーストを上記の印刷法などの方法で塗布することにより、導電性ペースト層が形成される。導電性材料からなるペーストは、例えば、金属粉末に有機バインダおよび有機溶剤が加えられたものである。なお、誘電体シートに関しては、内部電極パターンが印刷されていない外層用の誘電体シートも作製する。
これにより、第1の内部電極層516aに対応する内部電極パターンが形成された誘電体シートと第2の内部電極層516bに対応する内部電極パターンが形成された誘電体シートとが準備される。
より具体的には、第1の内部電極層516aを印刷するためのスクリーン版と、第2の内部電極層516bを印刷するためのスクリーン版を別々に準備し、2種類のスクリーン版をそれぞれ別々に印刷できる印刷機を使用して、本発明の内部電極層を印刷することができる。
これらの内部電極パターンが形成された誘電体シートを用いて積層シートが作製される。すなわち、内部電極パターンが形成されていない外層用の誘電体シートを所定枚数積層することで第1の主面512a側の第1の外層部515b1となる部分を形成する。その上に第1の内部電極層516aに対応する内部電極パターンが形成された誘電体シートと第2の内部電極層516bに対応する内部電極パターンが形成された誘電体シートとを交互に積層して有効層部515aとなる部分を形成し、さらにその上に内部電極パターンが形成されていない外層用の誘電体シートを所定枚数積層して第2の外層部515b2となる部分を形成する。これにより、積層シートを作製する。
さらに、積層シートを静水圧プレスなどの手段により積層方向にプレスし積層ブロックを作製する。
続いて、積層ブロックを所定のサイズにカットし、積層チップを切り出す。この後、湿式バレルを行い、積層チップの角部および稜線部に丸みをつける。
次に、積層チップを焼成し積層体512を作製する。焼成温度は、セラミックや内部電極の材料にもよるが、900℃以上1400℃以下であることが好ましい。
続けて、積層体512の第1の主面512aおよび第2の主面512b、ならびに第1の側面512c、第2の側面512d、第3の側面512eおよび第4の側面512fの各々の一部に、第1の主面電極部、第2の主面電極部、第3の主面電極部および第4の主面電極部からなる下地電極層526、527を形成する。
第1から第4の各々の主面電極部は、第1の実施の形態と同様に、スパッタ法またはスクリーン印刷により形成する。
第1から第4の各々の主面電極部をスパッタ法により形成する場合は、以下の工程による。
(2-1)スパッタの膜を積層体512の表面全体に形成する。
(2-2)次に、スパッタの膜上であって、下地電極層526の第1の主面電極部526a1および第1の主面電極部526b1ならびに下地電極層527の第1の主面電極部527a1および第1の主面電極部527b1として残したい部分、具体的には積層体512の第1の主面512aの一部ならびに第1の側面512c、第2の側面512d、第3の側面512eおよび第4の側面512fの各々の一部は、樹脂によるマスクで覆うようにする。
(2-3)次に、エッチング液によりスパッタの膜を溶解させる。これにより、樹脂によるマスクで覆われた部分以外のスパッタの膜は積層体512から除去される。
(2-4)次に、樹脂によるマスクを有機溶剤で溶解させる。これにより、積層体512上には、樹脂によるマスクに対応した部分のスパッタの膜のみが残り、このスパッタの膜が、下地電極層526の第1の主面電極部526a1および第1の主面電極部526b1ならびに下地電極層527の第1の主面電極部527a1および第1の主面電極部527b1を形成する。
(2-5)次に、積層体512の第1の主面512a上において、第1の主面電極部526a1、第1の主面電極部526b1、第1の主面電極部527a1および第1の主面電極部526b1の各々の間で露出している部分と、上記(2-4)の工程において形成した第1の主面電極部526a1、第1の主面電極部526b1、第1の主面電極部527a1および第1の主面電極部527b1の、第1の主面512aにおける各々の第1の端部526a1t、526b1t、527a1tおよび527b1tに対応する部分とを、樹脂によるマスクで覆うようにする。
(2-6)次に、積層体512の表面として、上記(2-4)の工程で得られたスパッタの膜および上記(2-5)の工程で得られたマスクの表面に、更なるスパッタの膜を形成する。
(2-7)次に、上記(2-6)の工程で得られたスパッタの膜上であって、第2の主面電極部526a2および第2の主面電極部526b2、ならびに第2の主面電極部527a2および第2の主面電極部527b2として残したい部分、具体的には積層体512の第1の主面512aの一部ならびに第1の側面512c、第2の側面512d、第3の側面512eおよび第4の側面512fの各々の一部に対応する部分を、樹脂によるマスクで覆うようにする。
なお、この工程におけるマスクは、積層体512の下地電極層の第1の主面電極部の積層体512の中央側の端部から第1の内部電極層516aおよび第2の内部電極層516bの各々が積層体512の表面に露出した面を結ぶ方向に沿った長さが、前回の(2-2)の工程により形成したものよりも短くなるように形成する。
なお、この工程におけるマスクは、積層体512の下地電極層の第1の主面電極部の積層体512の中央側の端部から第1の内部電極層516aおよび第2の内部電極層516bの各々が積層体512の表面に露出した面を結ぶ方向に沿った長さが、前回の(2-2)の工程により形成したものよりも短くなるように形成する。
(2-8)次に、エッチング液により上記(2-6)の工程で得られたスパッタの膜を溶解させる。これにより、樹脂によるマスクで覆われた部分以外のスパッタの膜は積層体512から除去される。
(2-9)次に、上記(2-5)の工程および上記(2-7)の工程で得られた樹脂によるマスクを有機溶剤で溶解させる。これにより、積層体512上には、樹脂によるマスクに対応した部分のスパッタの膜のみが残り、このスパッタの膜が、下地電極層526の第2の主面電極部526a2および第2の主面電極部526b2ならびに下地電極層527の第2の主面電極部527a2および第2の主面電極部527b2を形成する。
(2-10)以下、上記(2-5)の工程ないし上記(2-9)の工程を繰り返すことにより、第3の主面電極部および第4の主面電極部を順次形成する。なお、第3の主面電極部および第4の主面電極部を順次形成する場合の(2-5)の工程におけるマスクは、積層体512の下地電極層の第1の主面電極部の積層体512の中央側の端部から第1の内部電極層516aおよび第2の内部電極層516bの各々が積層体512の表面に露出した面を結ぶ方向に沿った長さが、前回の(2-5)の工程により形成したものよりも長くなるように形成する。
これにより、図14に示すように、第1の主面電極部526a1の長さを長さA、第2の主面電極部526a2の長さを長さB、第3の主面電極部526a3の長さを長さC、第4の主面電極部526a4の長さを長さD、としたとき、長さA>長さB>長さC>長さDの関係が得られる。
同様に、第1の主面電極部527b1の長さを長さA、第2の主面電極部527b2の長さを長さB、第3の主面電極部527b3の長さを長さC、第4の主面電極部527b4の長さを長さD、としたとき、長さA>長さB>長さC>長さDの関係が得られる。
また、図15に示すように、第1の主面電極部526b1の長さを長さA、第2の主面電極部526b2の長さを長さB、第3の主面電極部526b3の長さを長さC、第4の主面電極部526b4の長さを長さD、としたとき、長さA>長さB>長さC>長さDの関係が得られる。
同様に、第1の主面電極部527a1の長さを長さA、第2の主面電極部527a2の長さを長さB、第3の主面電極部527a3の長さを長さC、第4の主面電極部527a4の長さを長さD、としたとき、長さA>長さB>長さC>長さDの関係が得られる。
なお、図9に示す積層セラミックコンデンサ310のように、第1の主面電極部、第2の主面電極部、第3の主面電極部および第4の主面電極部を有する下地電極層526、527が第1の主面512a上のみに形成される場合は、上記(2-2)の工程および上記(2-7)の工程で得られた樹脂によるマスクは、積層体512の第1の側面512c、第2の側面512d、第3の側面512eおよび第4の側面512fの側を覆わないように形成する。
次に、スクリーン印刷により形成する場合は、以下の工程による。すなわち、各層の主面電極毎に印刷版を変更して、所望の主面電極部の形状に応じた印刷パターンを積層体512の所望の位置に形成する。
このとき、積層体512の第1の主面512a上に形成される、幅方向yおよび長さ方向zの各々における一対の印刷パターンの対向間隔は、下地電極層の第1の主面電極部の積層体の中央側の端部から第1の内部電極層が積層体512の表面に露出した面を結ぶ方向に沿った長さが、第1の主面電極部の形成時、第2の主面電極部の形成時、第3の主面電極部の形成時、第4の主面電極部の形成時の各々に関して、後に形成したものよりも先に形成したもののほうがより長くなるようにする。
これにより、スパッタ法により形成する場合と同様に、図14および図15に示す積層セラミックコンデンサ510のような第1から第4の各々の主面電極部の構成が得られる。
その後、下地電極層526、527の第4の主面電極部の表面に、めっき層528、529を形成する。めっき層528、529は、たとえば、バレルめっき法により形成される。図12ないし図15に示す積層セラミックコンデンサ510のように、めっき層528、529が、下めっき層530、531と表めっき層532、533とを有する場合は、各々のめっき層が、たとえば、バレルめっき法により順次形成される。
なお、めっき層528を直接めっき層として形成する場合は、以下のように行う。
すなわち、積層体512の第1の側面512cないし第4の側面512fにめっき処理を施し、内部電極層516の第1の引出電極部520aおよび第2の引出電極部520bの各々の露出部上に直接めっき膜を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、直接めっき層としてのめっき層528は、たとえば、図9に記載の積層セラミックコンデンサ310のように複数層のようにしてもよく、下層めっき電極の表面に形成される上層めっき電極を同様に形成してもよい。
以上のようにして、図11に記載の積層セラミックコンデンサ510を製造できる。
以上のように説明した本実施の形態にかかる積層セラミックコンデンサの製造方法によれば、積層体の第1の主面上に形成された第1から第4の各々の主面電極部の端部が揃わないように配置されるようにすることで、応力の発生箇所を分散させて、クラックが外部電極の先端から積層セラミックコンデンサの内部へ伸展することを抑制することができる。
C.第3の実施の形態
1.積層セラミックコンデンサ
次に、この発明の第3の実施の形態にかかる積層セラミックコンデンサについて説明する。図18は、この発明の第3の実施の形態にかかる積層セラミック電子部品の一例である積層セラミックコンデンサを示す外観斜視図である。図19は、図18にかかる線XIX-XIXにおける断面模式図である。図20は、図18にかかる線XX-XXにおける断面模式図である。ただし、図1ないし図10に示す第1の実施の形態の積層セラミックコンデンサ10と同一または相当する構成については、同一符号を付し詳細な説明は省略する。
1.積層セラミックコンデンサ
次に、この発明の第3の実施の形態にかかる積層セラミックコンデンサについて説明する。図18は、この発明の第3の実施の形態にかかる積層セラミック電子部品の一例である積層セラミックコンデンサを示す外観斜視図である。図19は、図18にかかる線XIX-XIXにおける断面模式図である。図20は、図18にかかる線XX-XXにおける断面模式図である。ただし、図1ないし図10に示す第1の実施の形態の積層セラミックコンデンサ10と同一または相当する構成については、同一符号を付し詳細な説明は省略する。
この発明の第3の実施の形態にかかる積層セラミックコンデンサ610は、第1の実施の形態の積層セラミックコンデンサ10と同様の構成を有する積層体12と、外部電極24とを有する。ただし、積層セラミックコンデンサ610は、第1の実施の形態の積層セラミックコンデンサ10に対して、L寸法とW寸法とが入れ替わっている。
具体的には、積層セラミックコンデンサ610の寸法は、長さ方向zのL寸法が0.1mm以上2.5mm以下、高さ方向xのT寸法が0.04mm以上2.5mm以下、幅方向yのW寸法が0.2mm以上3.2mm以下であることが好ましい。
以上のような構成を有する、図18に示す積層セラミックコンデンサ610は、第1の実施の形態の積層セラミックコンデンサ10と同様の効果を奏する。
なお、この発明の第3の実施の形態にかかる積層セラミックコンデンサも、積層セラミックコンデンサ610の外部電極24は、第1の実施の形態の積層セラミックコンデンサ10の第1の変形例ないし第4の変形例の外部電極24と同様の第1の変形例ないし第4の変形例を有するものとすることが好ましい。
2.積層セラミックコンデンサの製造方法
以下、第3の実施の形態にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサの製造方法について説明する。
以下、第3の実施の形態にかかる積層セラミックコンデンサの一例である積層セラミックコンデンサの製造方法について説明する。
第3の実施の形態にかかる積層セラミックコンデンサの製造方法は、第1の実施の形態の積層セラミックコンデンサの製造方法と同一とである。ただし、第1の実施の形態の積層セラミックコンデンサ10に対して、L寸法とW寸法とが入れ替わった寸法となるように作成する。
以上のようにして、図18に記載の積層セラミックコンデンサ610を製造できる。
以上のように説明した本実施の形態にかかる積層セラミックコンデンサの製造方法によれば、積層体の第1の主面上に形成された第1から第4の各々の主面電極部の端部が揃わないように配置されるようにすることで、応力の発生箇所を分散させて、クラックが外部電極の先端から積層セラミックコンデンサの内部へ伸展することを抑制することができる。
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想および目的の範囲から逸脱することなく、以上説明した実施の形態および各変形例に対し、機序、形状、材質、数量、位置または配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
<1>
積層された複数のセラミック層を含み、前記複数のセラミック層の積層方向に相対する第1の主面および第2の主面と、前記積層方向に直交する幅方向に相対する第1の側面および第2の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第1の端面および第2の端面と、前記複数のセラミック層と交互に積層され、前記第1の端面に露出された第1の内部電極層と、前記複数のセラミック層と交互に積層され、前記第2の端面に露出された第2の内部電極層とを含む積層体と、
前記積層体の前記第1の主面の一部および前記第1の端面の少なくとも一部を被覆する第1の外部電極と、
前記積層体の前記第1の主面の一部および前記第2の端面の少なくとも一部を被覆する第2の外部電極とを備え、
前記第1の外部電極および前記第2の外部電極の各々は、
前記第1の主面上に配置された第1の主面電極部と、
前記第1の主面電極部上の一部に配置された第2の主面電極部と、
前記第2の主面電極部上の一部に配置された第3の主面電極部と、
前記第3の主面電極部上の一部に配置された第4の主面電極部とを有し、
前記第1の主面上において、
前記第1の主面電極部の、前記積層体の中央から前記第1の内部電極層または前記第2の内部電極層が前記積層体の表面に露出されたいずれかの面を結ぶ方向の長さを長さA、
長さAと同一方向の前記第2の主面電極部の長さを長さB、
長さAと同一方向の前記第3の主面電極部の長さを長さC、
長さAと同一方向の前記第4の主面電極部の長さを長さD、としたとき、
長さA>長さB>長さC>長さDである、積層セラミックコンデンサ。
積層された複数のセラミック層を含み、前記複数のセラミック層の積層方向に相対する第1の主面および第2の主面と、前記積層方向に直交する幅方向に相対する第1の側面および第2の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第1の端面および第2の端面と、前記複数のセラミック層と交互に積層され、前記第1の端面に露出された第1の内部電極層と、前記複数のセラミック層と交互に積層され、前記第2の端面に露出された第2の内部電極層とを含む積層体と、
前記積層体の前記第1の主面の一部および前記第1の端面の少なくとも一部を被覆する第1の外部電極と、
前記積層体の前記第1の主面の一部および前記第2の端面の少なくとも一部を被覆する第2の外部電極とを備え、
前記第1の外部電極および前記第2の外部電極の各々は、
前記第1の主面上に配置された第1の主面電極部と、
前記第1の主面電極部上の一部に配置された第2の主面電極部と、
前記第2の主面電極部上の一部に配置された第3の主面電極部と、
前記第3の主面電極部上の一部に配置された第4の主面電極部とを有し、
前記第1の主面上において、
前記第1の主面電極部の、前記積層体の中央から前記第1の内部電極層または前記第2の内部電極層が前記積層体の表面に露出されたいずれかの面を結ぶ方向の長さを長さA、
長さAと同一方向の前記第2の主面電極部の長さを長さB、
長さAと同一方向の前記第3の主面電極部の長さを長さC、
長さAと同一方向の前記第4の主面電極部の長さを長さD、としたとき、
長さA>長さB>長さC>長さDである、積層セラミックコンデンサ。
<2>
前記積層体の中央から前記第1の内部電極層または前記第2の内部電極層が前記積層体の表面に露出されたいずれかの面を結ぶ方向において、
前記第1の主面電極部の前記積層体の中央側の端部は、前記第2の主面電極部によって被覆されず、
前記第2の主面電極部の前記積層体の中央側の端部は、前記第3の主面電極部によって被覆されず、
前記第3の主面電極部の前記積層体の中央側の端部は、前記第4の主面電極部によって被覆されていない、<1>に記載の積層セラミックコンデンサ。
前記積層体の中央から前記第1の内部電極層または前記第2の内部電極層が前記積層体の表面に露出されたいずれかの面を結ぶ方向において、
前記第1の主面電極部の前記積層体の中央側の端部は、前記第2の主面電極部によって被覆されず、
前記第2の主面電極部の前記積層体の中央側の端部は、前記第3の主面電極部によって被覆されず、
前記第3の主面電極部の前記積層体の中央側の端部は、前記第4の主面電極部によって被覆されていない、<1>に記載の積層セラミックコンデンサ。
<3>
前記第1の主面と前記第2の主面を結ぶ方向において、
前記第1の主面電極部の厚みは、10μm以下であり、
前記第2の主面電極部の厚みは、10μm以下であり、
前記第3の主面電極部の厚みは、10μm以下であり、
前記第4の主面電極部の厚みは、10μm以下である、<1>または<2>に記載の積層セラミックコンデンサ。
前記第1の主面と前記第2の主面を結ぶ方向において、
前記第1の主面電極部の厚みは、10μm以下であり、
前記第2の主面電極部の厚みは、10μm以下であり、
前記第3の主面電極部の厚みは、10μm以下であり、
前記第4の主面電極部の厚みは、10μm以下である、<1>または<2>に記載の積層セラミックコンデンサ。
<4>
前記第1の主面電極部は、前記セラミック層の主成分と同様の成分を含む、<1>ないし<3>のいずれかに記載の積層セラミックコンデンサ。
前記第1の主面電極部は、前記セラミック層の主成分と同様の成分を含む、<1>ないし<3>のいずれかに記載の積層セラミックコンデンサ。
<5>
前記第2の主面電極部は、前記セラミック層の主成分と同様の成分を含み、
前記第3の主面電極部は、前記セラミック層の主成分と同様の成分を含み
前記第4の主面電極部は、前記セラミック層の主成分と同様の成分を含む、<4>に記載の積層セラミックコンデンサ。
前記第2の主面電極部は、前記セラミック層の主成分と同様の成分を含み、
前記第3の主面電極部は、前記セラミック層の主成分と同様の成分を含み
前記第4の主面電極部は、前記セラミック層の主成分と同様の成分を含む、<4>に記載の積層セラミックコンデンサ。
<6>
前記第1の主面電極部は、前記第1の主面と直交する面に回り込んで配置され、
前記第2の主面電極部は、前記第1の主面と直交する面に回り込んで配置され、
前記第3の主面電極部は、前記第1の主面と直交する面に回り込んで配置され、
前記第4の主面電極部は、前記第1の主面と直交する面に回り込んで配置されている、<1>ないし<5>のいずれかに記載の積層セラミックコンデンサ。
前記第1の主面電極部は、前記第1の主面と直交する面に回り込んで配置され、
前記第2の主面電極部は、前記第1の主面と直交する面に回り込んで配置され、
前記第3の主面電極部は、前記第1の主面と直交する面に回り込んで配置され、
前記第4の主面電極部は、前記第1の主面と直交する面に回り込んで配置されている、<1>ないし<5>のいずれかに記載の積層セラミックコンデンサ。
<7>
前記第1の主面と前記第2の主面を結ぶ方向において、
前記積層体の厚みは、150μm以下である、<1>ないし<6>のいずれかに記載の積層セラミックコンデンサ。
前記第1の主面と前記第2の主面を結ぶ方向において、
前記積層体の厚みは、150μm以下である、<1>ないし<6>のいずれかに記載の積層セラミックコンデンサ。
<8>
前記第1の主面と前記第2の主面を結ぶ方向において、
前記積層体の厚みは、50μm以下である、<1>ないし<6>のいずれかに記載の積層セラミックコンデンサ。
前記第1の主面と前記第2の主面を結ぶ方向において、
前記積層体の厚みは、50μm以下である、<1>ないし<6>のいずれかに記載の積層セラミックコンデンサ。
<9>
前記第4の主面電極部は、最外層である、<1>ないし<8>のいずれかに記載の積層セラミックコンデンサ。
前記第4の主面電極部は、最外層である、<1>ないし<8>のいずれかに記載の積層セラミックコンデンサ。
<10>
前記長さ方向における寸法が前記幅方向における寸法よりも大きい、<1>ないし<9>のいずれかに記載の積層セラミックコンデンサ。
前記長さ方向における寸法が前記幅方向における寸法よりも大きい、<1>ないし<9>のいずれかに記載の積層セラミックコンデンサ。
<11>
前記幅方向における寸法が前記長さ方向における寸法よりも大きい、<1>ないし<9>のいずれかに記載の積層セラミックコンデンサ。
前記幅方向における寸法が前記長さ方向における寸法よりも大きい、<1>ないし<9>のいずれかに記載の積層セラミックコンデンサ。
<12>
積層された複数のセラミック層を含み、前記複数のセラミック層の積層方向に相対する第1の主面および第2の主面と、前記積層方向に直交する幅方向に相対する第1の側面および第2の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第3の側面および第4の側面と、前記複数のセラミック層と交互に積層され、少なくとも前記第3の側面および前記第4の側面に露出された第1の内部電極層と、前記複数のセラミック層と交互に積層され、少なくとも前記第4の側面および前記第3の側面に露出された第2の内部電極層とを含む積層体と、
前記積層体の前記第1の主面の一部および前記第3の側面の少なくとも一部を被覆する第1の外部電極と、
前記積層体の前記第1の主面の一部および前記第4の側面の少なくとも一部を被覆する第2の外部電極と、
前記積層体の前記第1の主面の一部および前記第4の側面の少なくとも一部を被覆する第3の外部電極と、
前記積層体の前記第1の主面の一部および前記第3の側面の少なくとも一部を被覆する第4の外部電極とを備え、
前記第1の外部電極、前記第2の外部電極、前記第3の外部電極、および前記第4の外部電極の各々は、
前記第1の主面上に配置された第1の主面電極部と、
前記第1の主面電極部上の一部に配置された第2の主面電極部と、
前記第2の主面電極部上の一部に配置された第3の主面電極部と、
前記第3の主面電極部上の一部に配置された第4の主面電極部とを有し、
前記第1の主面上において、
前記第1の主面電極部の、前記積層体の中央から前記第1の内部電極層または前記第2の内部電極層が前記積層体の表面に露出されたいずれかの面を結ぶ方向の長さを長さA、
長さAと同一方向の前記第2の主面電極部の長さを長さB、
長さAと同一方向の前記第3の主面電極部の長さを長さC、
長さAと同一方向の前記第4の主面電極部の長さを長さD、としたとき、長さA>長さB>長さC>長さDである、積層セラミックコンデンサ。
積層された複数のセラミック層を含み、前記複数のセラミック層の積層方向に相対する第1の主面および第2の主面と、前記積層方向に直交する幅方向に相対する第1の側面および第2の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第3の側面および第4の側面と、前記複数のセラミック層と交互に積層され、少なくとも前記第3の側面および前記第4の側面に露出された第1の内部電極層と、前記複数のセラミック層と交互に積層され、少なくとも前記第4の側面および前記第3の側面に露出された第2の内部電極層とを含む積層体と、
前記積層体の前記第1の主面の一部および前記第3の側面の少なくとも一部を被覆する第1の外部電極と、
前記積層体の前記第1の主面の一部および前記第4の側面の少なくとも一部を被覆する第2の外部電極と、
前記積層体の前記第1の主面の一部および前記第4の側面の少なくとも一部を被覆する第3の外部電極と、
前記積層体の前記第1の主面の一部および前記第3の側面の少なくとも一部を被覆する第4の外部電極とを備え、
前記第1の外部電極、前記第2の外部電極、前記第3の外部電極、および前記第4の外部電極の各々は、
前記第1の主面上に配置された第1の主面電極部と、
前記第1の主面電極部上の一部に配置された第2の主面電極部と、
前記第2の主面電極部上の一部に配置された第3の主面電極部と、
前記第3の主面電極部上の一部に配置された第4の主面電極部とを有し、
前記第1の主面上において、
前記第1の主面電極部の、前記積層体の中央から前記第1の内部電極層または前記第2の内部電極層が前記積層体の表面に露出されたいずれかの面を結ぶ方向の長さを長さA、
長さAと同一方向の前記第2の主面電極部の長さを長さB、
長さAと同一方向の前記第3の主面電極部の長さを長さC、
長さAと同一方向の前記第4の主面電極部の長さを長さD、としたとき、長さA>長さB>長さC>長さDである、積層セラミックコンデンサ。
<13>
前記長さ方向における寸法に対する前記幅方向における寸法の割合は、0.85以上1.00以下である、<12>に記載の積層セラミックコンデンサ。
前記長さ方向における寸法に対する前記幅方向における寸法の割合は、0.85以上1.00以下である、<12>に記載の積層セラミックコンデンサ。
10、110、210、310、410、510、610 積層セラミックコンデンサ
12、512 積層体
12a、512a 第1の主面
12b、512b 第2の主面
12c、512c 第1の側面
12d、512d 第2の側面
12e 第1の端面
12f 第2の端面
14、514 セラミック層
15a、515a 有効層部
15b1、515b1 第1の外層部
15b2、515b2 第2の外層部
16、516 内部電極層
16a、516a 第1の内部電極層
16b、516b 第2の内部電極層
18a、518a 第1の対向電極部
18b、518b 第2の対向電極部
20a、520a 第1の引出電極部
20b、520b 第2の引出電極部
22a、522a、522b 側部
22b 端部
24、524、525 外部電極
24a、524a 第1の外部電極
24b、524b 第2の外部電極
26、526、527 下地電極層
26a、526a 第1の下地電極層
26b、526b 第2の下地電極層
26a1、26b1、526a1、526b1、527a1、527b1 第1の主面電極部
26a2、26b2、526a2、526b2、527a2、527b2 第2の主面電極部
26a3、26b3、526a3、526b3、527a3、527b3 第3の主面電極部
26a4、26b4、526a4、526b4、527a4、527b4 第4の主面電極部
26a1t、26b1t、526a1t、526b1t、527a1t、527b1t 第1の端部
26a2t、26b2t、526a2t、526b2t、527a2t、527b2t 第2の端部
26a3t、26b3t、526a3t、526b3t、527a3t、527b3t 第3の端部
26a4t、26b4t、526a4t、526b4t、527a4t、527b4t 第4の端部
28、528、529 めっき層
28a、528a 第1のめっき層
28b、528b 第2のめっき層
30、530、531 下めっき層
30a、530a、531a 第1の下めっき層
30b、530b、531b 第2の下めっき層
32、532、533 表めっき層
32a、532a、533a 第1の表めっき層
32b、532b、533b 第2の表めっき層
34、534、535 中めっき層
34a、534a、535a 第1の中めっき層
34b、534b、535b 第2の中めっき層
36、536、537 上めっき層
36a、536a、537a 第1の上めっき層
36b、536b、537b 第2の上めっき層
512e 第3の側面
512f 第4の側面
521a 第3の引出電極部
521b 第4の引出電極部
525a 第3の外部電極
525b 第4の外部電極
527a 第3の下地電極層
527b 第4の下地電極層
529a 第3のめっき層
529b 第4のめっき層
12、512 積層体
12a、512a 第1の主面
12b、512b 第2の主面
12c、512c 第1の側面
12d、512d 第2の側面
12e 第1の端面
12f 第2の端面
14、514 セラミック層
15a、515a 有効層部
15b1、515b1 第1の外層部
15b2、515b2 第2の外層部
16、516 内部電極層
16a、516a 第1の内部電極層
16b、516b 第2の内部電極層
18a、518a 第1の対向電極部
18b、518b 第2の対向電極部
20a、520a 第1の引出電極部
20b、520b 第2の引出電極部
22a、522a、522b 側部
22b 端部
24、524、525 外部電極
24a、524a 第1の外部電極
24b、524b 第2の外部電極
26、526、527 下地電極層
26a、526a 第1の下地電極層
26b、526b 第2の下地電極層
26a1、26b1、526a1、526b1、527a1、527b1 第1の主面電極部
26a2、26b2、526a2、526b2、527a2、527b2 第2の主面電極部
26a3、26b3、526a3、526b3、527a3、527b3 第3の主面電極部
26a4、26b4、526a4、526b4、527a4、527b4 第4の主面電極部
26a1t、26b1t、526a1t、526b1t、527a1t、527b1t 第1の端部
26a2t、26b2t、526a2t、526b2t、527a2t、527b2t 第2の端部
26a3t、26b3t、526a3t、526b3t、527a3t、527b3t 第3の端部
26a4t、26b4t、526a4t、526b4t、527a4t、527b4t 第4の端部
28、528、529 めっき層
28a、528a 第1のめっき層
28b、528b 第2のめっき層
30、530、531 下めっき層
30a、530a、531a 第1の下めっき層
30b、530b、531b 第2の下めっき層
32、532、533 表めっき層
32a、532a、533a 第1の表めっき層
32b、532b、533b 第2の表めっき層
34、534、535 中めっき層
34a、534a、535a 第1の中めっき層
34b、534b、535b 第2の中めっき層
36、536、537 上めっき層
36a、536a、537a 第1の上めっき層
36b、536b、537b 第2の上めっき層
512e 第3の側面
512f 第4の側面
521a 第3の引出電極部
521b 第4の引出電極部
525a 第3の外部電極
525b 第4の外部電極
527a 第3の下地電極層
527b 第4の下地電極層
529a 第3のめっき層
529b 第4のめっき層
Claims (13)
- 積層された複数のセラミック層を含み、前記複数のセラミック層の積層方向に相対する第1の主面および第2の主面と、前記積層方向に直交する幅方向に相対する第1の側面および第2の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第1の端面および第2の端面と、前記複数のセラミック層と交互に積層され、前記第1の端面に露出された第1の内部電極層と、前記複数のセラミック層と交互に積層され、前記第2の端面に露出された第2の内部電極層とを含む積層体と、
前記積層体の前記第1の主面の一部および前記第1の端面の少なくとも一部を被覆する第1の外部電極と、
前記積層体の前記第1の主面の一部および前記第2の端面の少なくとも一部を被覆する第2の外部電極とを備え、
前記第1の外部電極および前記第2の外部電極の各々は、
前記第1の主面上に配置された第1の主面電極部と、
前記第1の主面電極部上の一部に配置された第2の主面電極部と、
前記第2の主面電極部上の一部に配置された第3の主面電極部と、
前記第3の主面電極部上の一部に配置された第4の主面電極部とを有し、
前記第1の主面上において、
前記第1の主面電極部の、前記積層体の中央から前記第1の内部電極層または前記第2の内部電極層が前記積層体の表面に露出されたいずれかの面を結ぶ方向の長さを長さA、
長さAと同一方向の前記第2の主面電極部の長さを長さB、
長さAと同一方向の前記第3の主面電極部の長さを長さC、
長さAと同一方向の前記第4の主面電極部の長さを長さD、としたとき、
長さA>長さB>長さC>長さDである、積層セラミックコンデンサ。 - 前記積層体の中央から前記第1の内部電極層または前記第2の内部電極層が前記積層体の表面に露出されたいずれかの面を結ぶ方向において、
前記第1の主面電極部の前記積層体の中央側の端部は、前記第2の主面電極部によって被覆されず、
前記第2の主面電極部の前記積層体の中央側の端部は、前記第3の主面電極部によって被覆されず、
前記第3の主面電極部の前記積層体の中央側の端部は、前記第4の主面電極部によって被覆されていない、請求項1に記載の積層セラミックコンデンサ。 - 前記第1の主面と前記第2の主面を結ぶ方向において、
前記第1の主面電極部の厚みは、10μm以下であり、
前記第2の主面電極部の厚みは、10μm以下であり、
前記第3の主面電極部の厚みは、10μm以下であり、
前記第4の主面電極部の厚みは、10μm以下である、請求項1または請求項2に記載の積層セラミックコンデンサ。 - 前記第1の主面電極部は、前記セラミック層の主成分と同様の成分を含む、請求項1ないし請求項3のいずれかに記載の積層セラミックコンデンサ。
- 前記第2の主面電極部は、前記セラミック層の主成分と同様の成分を含み、
前記第3の主面電極部は、前記セラミック層の主成分と同様の成分を含み
前記第4の主面電極部は、前記セラミック層の主成分と同様の成分を含む、請求項4に記載の積層セラミックコンデンサ。 - 前記第1の主面電極部は、前記第1の主面と直交する面に回り込んで配置され、
前記第2の主面電極部は、前記第1の主面と直交する面に回り込んで配置され、
前記第3の主面電極部は、前記第1の主面と直交する面に回り込んで配置され、
前記第4の主面電極部は、前記第1の主面と直交する面に回り込んで配置されている、請求項1ないし請求項5のいずれかに記載の積層セラミックコンデンサ。 - 前記第1の主面と前記第2の主面を結ぶ方向において、
前記積層体の厚みは、150μm以下である、請求項1ないし請求項6のいずれかに記載の積層セラミックコンデンサ。 - 前記第1の主面と前記第2の主面を結ぶ方向において、
前記積層体の厚みは、50μm以下である、請求項1ないし請求項6のいずれかに記載の積層セラミックコンデンサ。 - 前記第4の主面電極部は、最外層である、請求項1ないし請求項8のいずれかに記載の積層セラミックコンデンサ。
- 前記長さ方向における寸法が前記幅方向における寸法よりも大きい、請求項1ないし請求項9のいずれかに記載の積層セラミックコンデンサ。
- 前記幅方向における寸法が前記長さ方向における寸法よりも大きい、請求項1ないし請求項9のいずれかに記載の積層セラミックコンデンサ。
- 積層された複数のセラミック層を含み、前記複数のセラミック層の積層方向に相対する第1の主面および第2の主面と、前記積層方向に直交する幅方向に相対する第1の側面および第2の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第3の側面および第4の側面と、前記複数のセラミック層と交互に積層され、少なくとも前記第3の側面および前記第4の側面に露出された第1の内部電極層と、前記複数のセラミック層と交互に積層され、少なくとも前記第4の側面および前記第3の側面に露出された第2の内部電極層とを含む積層体と、
前記積層体の前記第1の主面の一部および前記第3の側面の少なくとも一部を被覆する第1の外部電極と、
前記積層体の前記第1の主面の一部および前記第4の側面の少なくとも一部を被覆する第2の外部電極と、
前記積層体の前記第1の主面の一部および前記第4の側面の少なくとも一部を被覆する第3の外部電極と、
前記積層体の前記第1の主面の一部および前記第3の側面の少なくとも一部を被覆する第4の外部電極とを備え、
前記第1の外部電極、前記第2の外部電極、前記第3の外部電極、および前記第4の外部電極の各々は、
前記第1の主面上に配置された第1の主面電極部と、
前記第1の主面電極部上の一部に配置された第2の主面電極部と、
前記第2の主面電極部上の一部に配置された第3の主面電極部と、
前記第3の主面電極部上の一部に配置された第4の主面電極部とを有し、
前記第1の主面上において、
前記第1の主面電極部の、前記積層体の中央から前記第1の内部電極層または前記第2の内部電極層が前記積層体の表面に露出されたいずれかの面を結ぶ方向の長さを長さA、
長さAと同一方向の前記第2の主面電極部の長さを長さB、
長さAと同一方向の前記第3の主面電極部の長さを長さC、
長さAと同一方向の前記第4の主面電極部の長さを長さD、としたとき、長さA>長さB>長さC>長さDである、積層セラミックコンデンサ。 - 前記長さ方向における寸法に対する前記幅方向における寸法の割合は、0.85以上1.00以下である、請求項12に記載の積層セラミックコンデンサ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023-067728 | 2023-04-18 | ||
JP2023067728 | 2023-04-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2024219030A1 true WO2024219030A1 (ja) | 2024-10-24 |
Family
ID=93152541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2024/001184 WO2024219030A1 (ja) | 2023-04-18 | 2024-01-18 | 積層セラミックコンデンサ |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2024219030A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008001542A1 (fr) * | 2006-06-28 | 2008-01-03 | Murata Manufacturing Co., Ltd. | Composant électronique en céramique et son procédé de fabrication |
JP2017199847A (ja) * | 2016-04-28 | 2017-11-02 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2020017557A (ja) * | 2018-07-23 | 2020-01-30 | 太陽誘電株式会社 | 積層セラミック電子部品、積層セラミック電子部品の製造方法及び電子部品内蔵基板 |
-
2024
- 2024-01-18 WO PCT/JP2024/001184 patent/WO2024219030A1/ja unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008001542A1 (fr) * | 2006-06-28 | 2008-01-03 | Murata Manufacturing Co., Ltd. | Composant électronique en céramique et son procédé de fabrication |
JP2017199847A (ja) * | 2016-04-28 | 2017-11-02 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2020017557A (ja) * | 2018-07-23 | 2020-01-30 | 太陽誘電株式会社 | 積層セラミック電子部品、積層セラミック電子部品の製造方法及び電子部品内蔵基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10475584B2 (en) | Electronic component mount structure, electronic component, and method for manufacturing electronic component | |
CN111724991B (zh) | 层叠陶瓷电容器 | |
US10930438B2 (en) | Multilayer ceramic capacitor with reduced thickness | |
US8593785B2 (en) | Electronic component | |
US11342118B2 (en) | Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor | |
JP7533833B2 (ja) | 積層セラミック電子部品 | |
CN113539682B (zh) | 层叠陶瓷电子部件 | |
JP2021120977A (ja) | 積層セラミック電子部品及び積層セラミック電子部品の実装構造 | |
US11501920B2 (en) | Multilayer ceramic electronic component | |
US11495404B2 (en) | Multilayer ceramic electronic component | |
WO2024219030A1 (ja) | 積層セラミックコンデンサ | |
JP2021034458A (ja) | 積層セラミック電子部品 | |
US11404211B2 (en) | Mounting structure of multilayer ceramic capacitor | |
WO2024232172A1 (ja) | 積層セラミックコンデンサ | |
WO2024062684A1 (ja) | 積層セラミックコンデンサ | |
WO2024142673A1 (ja) | 積層セラミックコンデンサ | |
WO2024018718A1 (ja) | 積層セラミック電子部品および積層セラミック電子部品の実装構造 | |
CN216015095U (zh) | 层叠陶瓷电容器 | |
CN216773068U (zh) | 层叠陶瓷电容器 | |
WO2024018720A1 (ja) | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 | |
CN216773071U (zh) | 层叠陶瓷电容器 | |
JP7468498B2 (ja) | 積層セラミックコンデンサ | |
WO2024176578A1 (ja) | 積層セラミックコンデンサ | |
WO2023238552A1 (ja) | 積層セラミックコンデンサ | |
WO2024018719A1 (ja) | 積層セラミック電子部品 |