KR20210068438A

KR20210068438A - 적외선 발광다이오드

Info

Publication number: KR20210068438A
Application number: KR1020217009686A
Authority: KR
Inventors: 쥔푸 차이; 즈훙 샤오
Original assignee: 티엔진 산안 옵토일렉트로닉스 컴퍼니 리미티드
Priority date: 2019-11-26
Filing date: 2019-11-26
Publication date: 2021-06-09
Also published as: KR102560008B1; CN111819702B; US20240282887A1; WO2021102696A1; CN111819702A; US20210313486A1; US12009453B2; JP2023053088A; JP7227357B2; JP7432024B2; JP2022515693A

Abstract

본 발명은, 우물층과 장벽층이 교대로 적층된 양자 우물 구조의 활성층, 상기 활성층을 클램핑하는 제1 도파층과 제2 도파층, 및 상기 제1 도파층과 제2 도파층을 사이에 두고 상기 활성층을 클램핑하는 제1 커버층과 제2 커버층을 구비하는 반도체 발광 계열을 구비하되,
상기 제1 도파층 및 제2 도파층은 구성식이 (Al_X3Ga_1-X3)_Y1In_1-Y1P (0≤X3≤1, 0＜Y1≤1)인 화합물 반도체로 구성되는 적외선 발광다이오드를 제공한다. 종래의 적외선 에피택셜 구조는 플립칩 공정에서 접합 수율이 낮고 메사 에칭 문제로 인해, 플립칩 발광다이오드의 제작을 구현할 수 없으나, 본 발명은 적색광 에피택셜 구조 중의 활성층의 일부를 적외선 에피택셜 구조의 활성층으로 변경하여, 적외선 플립칩 발광다이오드의 제작을 구현할 수 있다.

Description

적외선 발광다이오드

본 발명은 반도체 광전 기술 분야에 관한 것으로, 더욱 구체적으로 말하자면, 적외선 발광다이오드에 관한 것이다.

적외선 발광다이오드는 적외선을 방출할 수 있는 다이오드이며, 안전 모니터링, 웨어러블 장치, 적외선 통신, 적외선 원격 제어 장치, 센서용 광원 및 야간 조명 등 분야, 특히 가스 감지 분야에 응용된다. 플립칩 기술은 발광 효율 향상, 방열 성능 향상, 패키지 신뢰성 향상 및 수율 면에서 장점이 있기 때문에, 플립칩 기술은 중요한 칩 기술이 되었다.

일반적인 적외선의 3원 에피택셜 시스템에서, P형 반도체층은 일반적으로 P형 AlGaAs재료이며, 현재의 플립칩 본딩 기술로 만들 경우, 투명 접합층 SiO₂재료와 에피택셜AlGaAs재료의 부착도가 매우 낮아, 기판을 제거한 후, 에피택셜층이 투명 접합층에서 이탈하기 쉬워, 접합 수율이 매우 낮아지며, 심지어는 접합할 수 없게 된다. 또한 적외선의 3원 에피택셜 시스템의 메사 에칭은 습식 에칭 방식을 사용해야 하고, 현재 적색광 플립칩 공정에 사용되는 것은 건식 에칭 방식이며, 이 또한 적용되지 않는다. 적외선의 에피택셜층의 구성을 변경하지 않을 경우, 현재 적외선 플립칩 공정의 제작을 구현할 수 없다.

상기 문제를 감안하여, 본 발명은 적색광 에피택셜 구조 중의 활성층을 적외선 에피택셜 구조의 활성층으로 변경하고, 나머지 에피택셜 구조는 적색광의 에피택셜 구조를 원용하여, 현재의 플립칩 공정 흐름을 변경할 필요 없이, 적외선의 플립칩 공정을 구현할 수 있으며, 일정한 실용성을 갖는다.

상기 목적을 구현하기 위해, 본 발명은, 우물층과 장벽층이 교대로 적층된 양자 우물 구조의 활성층, 상기 활성층을 클램핑하는 제1 도파층과 제2 도파층, 및 상기 제1 도파층과 제2 도파층을 사이에 두고, 상기 활성층을 클램핑하는 제1 커버층과 제2 커버층을 구비하는 반도체 발광 계열을 구비하되, 상기 제1 도파층 및 제2 도파층은 구성식이 (Al_X3Ga_1-X3)_Y1In_1-Y1P(여기서, 0≤X3≤1, 0＜Y1≤1)인 화합물 반도체로 구성되는 적외선 발광다이오드를 제공한다.

바람직하게는, 상기 우물층은 구성식이 (In_X1Ga_1-X1)As인 화합물 반도체로 구성되고, 장벽층은 구성식이 (Al_X2Ga_1-X2)As인 화합물 반도체로 구성되며, 여기서 0≤X1≤1,0≤X2≤1이다.

바람직하게는, 상기 제1 커버층과 제2 커버층은 구성식이 (Al_X4Ga_1-X4)_Y2In_1-Y2P인 화합물 반도체로 구성되며, 여기서 0≤X4≤1, 0＜Y2≤1이다.

바람직하게는, 상기 반도체 발광 계열상의 전류 확산층을 더 구비하고, 상기 전류 확산층은 GaP이다.

바람직하게는, 상기 전류 확산층과 접합되는 투명 기판을 더 구비한다.

바람직하게는, 상기 우물층과 장벽층의 페어(pair) 수는 10페어 이하, 1페어 이상이다.

바람직하게는, 상기 우물층의 In의 구성 X1은 0.1≤X1≤0.3로 설정한다.

바람직하게는, 상기 우물층의 두께는 4~15nm이다.

바람직하게는, 상기 투명 기판은 Gap, 사파이어 또는 Sic로 구성된다.

바람직하게는, 상기 반도체 발광 계열이 방출하는 광의 파장은 680~1100nm이다.

바람직하게는, 상기 전류 확산층의 두께는 3~10㎛이다.

바람직하게는, 상기 전류 확산층의 표면을 조화(粗化)하여, 조화면을 형성하고, 상기 조화면의 거칠기는 100~300nm이다.

바람직하게는, 상기 조화면에 투명 접합층을 증착하고, 상기 투명 기판은 상기 투명 접합층을 통해 상기 전류 확산층에 접합된다.

바람직하게는, 상기 투명 접합층의 재료는 SiO₂재료이며, 그 두께는 1~5㎛이다.

바람직하게는, 상기 제1 도파층 및/또는 제2 도파층의 Al의 구성 X3은 0.2≤X3≤0.8, 0.3≤Y1≤0.7으로 설정된다.

바람직하게는, 상기 제1 커버층 및/또는 제2 커버층의 Al의 구성 X4는 0.2≤X4≤0.8, 0.3≤Y1≤0.7로 설정된다.

바람직하게는, 주요 출광면은 상기 투명 기판과 전류 확산층이 접합된 면의 반대측의 면이다.

바람직하게는, 제1 전극과 제2 전극을 더 구비하고, 상기 제1 전극과 제2 전극은 발광다이오드의 상기 주요 출광면의 반대측의 면에 설치된다.

바람직하게는, 상기 제1 전극과 제2 전극은 옴 전극이다.

동시에, 본 발명은, 장착 기판 및 상기 장착 기판에 장착된 적어도 하나의 발광다이오드를 포함하고, 상기 발광다이오드는 적어도 하나 또는 복수 또는 전체가 상술한 발광다이오드인 발광다이오드 패키지를 제공한다.

본 발명은, 상술한 어느 한 항의 발광다이오드를 구비한 발광장치를 더 제공한다.

본 발명은, 상술한 어느 한 항의 발광다이오드를 구비한 원격 제어 장치를 더 제공한다.

상술한 바와 같이, 본 발명에 의해 설계된 발광다이오드는 아래와 같은 유익한 효과를 포함한다.

적색광 에피택셜 시스템 중의 활성층 부분을 적외선 에피택셜 시스템의 InGaAs/AlGaAs재료로 변경함으로써, 종래의 플립칩 공정 흐름을 변경하지 않으면서, 적외선 발광다이오드의 플립칩 공정의 제작을 구현할 수 있다.

도 1은 본 발명의 실시예 1의 발광다이오드의 단면 개략도이다.
도 2는 본 발명의 실시예 1의 발광다이오드의 활성층의 개략도이다.
도 3은 본 발명의 실시예 1의 발광다이오드에 사용되는 에피택셜 웨이퍼의 단면 개략도이다.
도 4는 본 발명의 실시예 1의 발광다이오드에 사용되는 본딩 웨이퍼의 단면 개략도이다.
도 5는 본 발명의 실시예 1의 발광다이오드를 사용하여 형성한 패키지의 구조 개략도이다.

이하, 특정 구체적인 실시예를 통해 본 발명의 실시예를 설명하며, 해당 분야 기술자는 본 명세서에 공개된 내용을 통해 본 발명의 다른 장점과 효과를 쉽게 이해할 수 있다. 본 발명은 또한 다른 상이한 구체적인 실시예를 통해 실시 또는 응용될 수 있으며, 본 명세서의 각 세부 사항도 상이한 관점과 응용에 따라, 본 발명의 정신을 벗어나지 않는 범위 내에서, 다양하게 수정 또는 변경할 수 있다.

설명해야 할 점은, 본 실시예에서 제공되는 도면은 예시적으로 본 발명의 기본 구상을 설명하기 위한 것이며, 따라서 도면은 실제로 구현할 때의 구성 요소 수량, 형상 및 크기에 따라 작성한 것이 아니라 본 발명과 관련된 구성요소만 나타냈으며, 실제로 구현함에 있어서 각 구성요소의 형태, 수량 및 비례는 임의로 변경될 수 있고, 또한 구성요소 배치 형태도 더욱 복잡할 수 있다.

실시예 1

본 발명은 아래의 발광다이오드(10)를 제공하며, 도 1에 도시한 단면 개략도와 같이, 투명 기판(001), 투명 접합층(002), 전류 확산층(003), 하부 커버층(004), 하부 도파층(005), 활성층(006), 상부 도파층(007), 상부 커버층(008), 제1 전극(009), 제2 전극(010)의 적층을 포함한다.

이하, 각 구조의 적층에 대해 상세히 설명한다.

에피택셜 성장층이라고도 불리는 화합물 반도체층(1)은 도 3에 도시한 바와 같이, PN접합형의 반도체 발광 계열(2)과 전류 확산층(003)이 순차적으로 적층되어 있는 구조를 구비한다. 상기 화합물 반도체층(1)의 구조에는, 옴 전극의 접촉 저항을 낮추기 위한 접촉층, 발광다이오드의 구동 전류를 전체 평면 내에서 확산시키기 위한 n형 전류 확산층과 같은 기타 공지된 기능층이 더 포함된다. 또한, 화합물 반도체층(1)은 바람직하게는 GaAs기판 상에 에피택셜 성장하여 형성된 층이다.

본 실시예의 주요 출광면은 상기 투명 기판(001)과 전류 확산층(003)이 접합된 면의 반대측의 면이다.

투명 기판(001)은 투명 접합층(002)을 통해 화합물 반도체층(1)의 주요 출광면 반대측의 면에 결합된다. 본 실시예의 투명 접합층은 SiO₂재료이며, 전류 확산층(003)에 증착되는 것을 통해 투명 접합층(002)을 형성한다. 상기 투명 기판(001)은 반도체 발광 계열(2)을 기계적으로 지지하기에 충분한 강도를 가지며, 또한 반도체 발광 계열(2)에서 방출되는 광을 투과시킬 수 있고, 활성층(006)으로부터의 발광파장에 대해 광학적으로 투명한 재료로 구성된다. 또한, 내습성이 우수하고 화학적으로 안정된 재질이 바람직하며, 예를 들면 쉽게 부식되는 Al 등을 포함하지 않는 재질을 사용하는 것이 바람직하다.

투명 기판(001)은 열 팽창 계수가 반도체 발광 계열(2)에 가깝고, 내습성 성능이 우수한 기판이며, 바람직하게는 열전도성이 우수한 Gap, SiC 또는 사파이어 기판이다. 충분한 기계적 강도로 반도체 발광 계열(2)을 지지하기 위해, 투명 기판의 두께는 바람직하게 50㎛ 이상이다. 또한, 화합물 반도체층(1)에 접합한 후 투명 기판(001)에 대한 기계적 가공이 용이하도록, 두께는 300㎛을 초과하지 않는 것이 바람직하다. 본 실시예에서, 투명 기판(001)은 사파이어 기판인 것이 바람직하다.

반도체 발광 계열(2)은 도 1에 도시한 바와 같이, 전류 확산층(003) 상에 적어도 순차적으로 적층된 p형 하부 커버층(제1 커버층, 004), 하부 도파층(005), 활성층(006), 상부 도파층(007), n형 상부 커버층(제2 커버층, 008)으로 구성된다. 고강도의 발광을 얻기 위하여, 반도체 발광 계열(2)은 캐리어를 활성층(006) 내에 구속하여 발광하도록 활성층(006)의 하측 및 상측에 대치되게 배치된 하부 커버층(004), 하부 도파층(005) 및 상부 도파층(007), 상부 커버층(008)을 포함하는 이중 헤테로 접합 구조로 형성되는 것이 바람직하다.

활성층(006)은 도 2에 도시한 바와 같이, 발광다이오드의 발광 파장을 조절할 수 있도록, 양자 우물 구조를 형성한다. 즉 활성층(006)은 양단에 장벽층(102), 우물층(011)과 장벽층(012)을 구비한 다층 구조이다. 하나의 우물층(011)과 하나의 장벽층(102)을 한쌍으로 하는 페어층일 경우, 5쌍의 페어층 수의 양자 우물 구조는 5층의 우물층(011)과 6층의 장벽층(012)으로 구성된다.

활성층(006)의 층 두께는 0.02~2㎛ 범위인 것이 바람직하다. 활성층(006)의 전도 유형은 특별한 제한이 없으며, 무도핑, p형 및 n형 중 어떤 것이든 모두 선택할 수 있다. 발광 효율을 향상시키기 위해, 결정성이 우수하고 무도핑이거나 또는 3*10¹⁷cm^-3보다 낮은 캐리어 농도인 것이 바람직하다. 활성층(006)의 결정성 향상을 통해 에피택셜 성장의 결함을 감소시킬 수 있고, 에피택셜 결함 중 광의 흡수를 억제하여, 발광 효율을 향상시킬 수 있다.

우물층(011)은 구성식이 In_X1Ga_1-X1As(0≤X1≤1)인 화합물 반도체로 구성된다. In의 구성은 0.1≤X1≤0.3인 것이 바람직하다. 우물층(011)의 In의 구성 X1을 상기 범위로 설정하여, 발광다이오드의 발광파장을 680~1100nm 범위 내로 구현할 수 있다. 우물층(011)의 두께를 고정하면, 우물층(011)의 In의 구성(X1)이 높을수록 발광파장이 길다.

우물층(011)의 두께는 3~30nm 범위가 적합하며, 바람직하게는 4~15nm 범위이다.

장벽층(012)은 구성식이 (Al_X2Ga_1-X2)As(0≤X2≤1)인 화합물 반도체로 구성된다. 장벽층(012)에서의 광의 흡수를 방지하기 위해, 장벽층(012)의 밴드 갭은 우물층보다 큰 것이 바람직하다. 또한, 결정성의 각도에서 고려해보면, 장벽층(012)은 Al의 농도가 낮은 것이 바람직하다. 따라서, 장벽층(012)의 Al의 구성은 0.05~0.5의 구성인 것이 바람직하다.

장벽층(012)의 두께는 우물층(011)의 두께와 같거나 우물층(011)의 두께보다 두꺼운 것이 바람직하다. 장벽층(012)의 두께를 터널링 효과가 발생하는 범위 내에서 충분히 두껍게 함으로써, 터널링 효과로 인한 우물층(011)의 결합 및 확산의 제한을 함께 고려하면서, 캐리어의 밀봉 효과가 증가하고, 전자와 정공의 발광, 재결합의 확률이 커져, 발광 효율을 향상시킬 수 있다.

본 발명의 발광다이오드에서, 우물층(011)과 장벽층(012)의 다층 구조에서, 교대로 적층된 우물층(011)과 장벽층(012)의 페어 수는 10페어 이하이며, 1페어도 가능하다. 즉, 활성층(006)에 0~10층의 우물층(011)을 포함하는 것이 바람직하다. 다중 양자 우물 구조의 활성층인 경우, 양자 우물층의 수가 적을수록, 전자와 정공이 밀봉되는 영역이 좁아져, 전자와 정공의 발광 재결합의 확률이 높아진다. 또한, 우물층(011)과 장벽층(012) 사이에 격자 불일치가 존재하므로, 페어층 수가 너무 많으면, 결정 결함의 발생으로 인해, 발광 효율이 낮아진다. 따라서, 우물층(011)과 장벽층(012)의 페어층 수는 10페어 이하인 것이 바람직하다.

활성층(006)과 하부 커버층(004) 또는 상부 커버층(008)의 결합면적은 20000~90000㎛²인 것이 바람직하다.

하부 도파층(005) 및 상부 도파층(007)은 각각 활성층(006)의 하면 및 상면에 설치된다. 구체적으로 말하자면, 활성층(066)의 하면에는 하부 가이드층(005)이 설치되어 있고, 활성층(006)의 상면에는 상부 가이드층(007)이 설치되어 있다.

하부 가이드층(005)과 상부 가이드층(007)은 (Al_X3Ga_1-X3)_Y1In_1-Y1P(0≤X3≤1, 0＜Y1≤1) 화합물 반도체로 구성되고, Al의 구성 X3은 밴드 갭이 장벽층과 동일하거나 또는 더 큰 구성인 것이 바람직하며, 0.2~0.8 범위가 바람직하며，Y1는 0.3~0.7 범위인 바람직하다.

하부 가이드층(005)과 상부 가이드층(007)은 각각 하부 커버층(004) 및 상부 커버층(008)과 활성층(006) 사이의 결함의 전파를 감소시키기 위해 설치된 것이다. 하부 도파층(005)과 상부 도파층(007)의 두께는 100nm 이상인 것이 바람직하며, 20nm~100nm인 것이 더욱 바람직하다.

하부 도파층(005)과 상부 도파층(007)의 전도 유형은 특별한 제한이 없으며, 무도핑, p형 및 n형 중 어떤 것이든 모두 선택할 수 있다. 발광 효율을 향상시키기 위해, 결정성이 우수하고 무도핑이거 또는 3*10¹⁷cm^-3보다 낮은 캐리어 농도인 것이 바람직하다.

하부 커버층(004)과 상부 커버층(008)은 도 1에 도시한 바와 같이, 하부 도파층(005)의 하면과 상부 도파층(007)의 상면에 각각 배치된다. 하부 커버층(004)과 상부 커버층(008)은 (Al_X4Ga_1-X4)_Y2In_1-Y2P(0≤X4≤1, 0＜Y2≤1) 화합물 반도체로 이루어지며, 밴드 갭이 장벽층보다 큰 재질인 것이 바람직하고, 밴드 갭이 하부 도파층(004)과 상부 도파층(006)보다 큰 재질인 것이 더욱 바람직하다. 상기 조건을 만족시키기 위해, (Al_X4Ga_1-X4)_Y2In_1-Y2P의 Al 구성 X4가 0.2~0.8인 구성을 갖는 것이 바람직하다. 또한, Y2는 0.3~0.7인 것이 바람직하다. X4는 커버층으로서 기능을 발휘하고, 발광 파장에 대해 투명한 범위를 선택하고, 커버층은 후막(厚膜)이므로, 기판과의 격자 정합의 관점에서, Y2는 우수한 품질의 결정 성장이 가능한 범위인 것이 바람직하다.

하부 커버층(004)과 상부 커버층(008)은 극성이 상이한 방식으로 이루어진다. 하부 커버층(004)과 상부 커버층(008)의 캐리어 농도 및 두께는 공지된 적합한 범위를 이용할 수 있으며, 활성층(006)의 발광효율이 향상될 수 있도록 조건을 최적화하는 것이 바람직하다. 또한, 하부 커버층(004)과 상부 커버층(008)의 구성을 제어하여, 화합물 반도체층(1)의 휨을 감소시킬 수 있다.

구체적으로 말하자면, 하부 커버층(004)으로서, 예를 들면 Mg가 도핑된 P형의 (Al_X4aGa_1-X4a)_Y2aIn_1-Y2aP(0.2≤X4a≤0.8, 0.3＜Y2a≤0.7)로 구성된 반도체 재료를 사용하는 것이 바람직하다. 또한, 캐리어 농도는 7*10¹⁷~3*10¹⁸cm^-3 범위인 것이 바람직하며, 층 두께는 0.1~1㎛ 범위인 것이 바람직하다.

한편, 상부 커버층(008)으로서, 예를 들면 Si가 도핑된 n형의 (Al_X4bGa_1-X4b)_Y2bIn_1-Y2bP(0.2≤X4b≤0.8, 0.3＜Y2b≤0.7)로 구성된 반도체 재료를 사용하는 것이 바람직하다. 또한, 캐리어 농도는 7*10¹⁷~3*10¹⁸cm^-3 범위인 것이 바람직하며, 층 두께는 0.1~1㎛ 범위인 것이 바람직하다.

하부 커버층(004)과 상부 커버층(008)의 극성은 화합물 반도체의 소자 구조와 결합하여 선택될 수 있다.

또한, 반도체 발광 계열(002)의 구성층의 상방에, 옴 전극의 접촉 저항을 낮추기 위한 접촉층, 소자의 구동 전류를 전체 반도체 발광 계열에서 평면적으로 확산시키기 위한 전류 확산층, 반대로 소자의 구동 전류 흐름 영역을 제한하기 위한 전류 차단층 등과 같은 공지된 층 구조를 설치할 수 있다.

전류 확산층(003)은 반도체 발광 계열(2)의 하방에 설치되고, 상기 전류 확산층(003)은 화합물 반도체층(1)의 GaAs기판 상에 에피택셜 성장될 때 활성층(006)으로 인해 발생되는 변형을 감소시킬 수 있다.

전류 확산층(003)은 활성층(006)으로부터의 발광파장에 대해 투명한 재료(예를 들면 GaP)를 응용할 수 있다. 전류 확산층(003)의 두께는 3~10㎛ 범위인 것이 바람직하다. 전류 확산층(003)의 두께가 3㎛ 이하이면, 전류 확산이 충분하지 않으며, 전류 확산층(003)의 두께가 10㎛ 이상이면, 발광다이오드의 제조 원가는 증가할 수 있기 때문이다.

전류 확산층(003)은 용액 에칭 방식으로 조화를 진행하고, 조화 후 불규칙한 원뿔 모양의 표면이 형성된다. 증착 방식으로 조화면 상에 투명 접합층(002)을 형성한다. 전류 확산층(003)을 조화함으로써, 조화 처리 후 전류 확산층(003)과 투명 접합층(002)의 접합 효과가 좋아진다. 본 실시예의 투명 접합층은 SiO₂이며, 두께는 1~5㎛이다. 화합물 반도체층(1)은 투명 접합층(002)을 통해 투명 기판(001)에 접합된다.

제1 전극(009)과 제2 전극(010)은 발광다이오드의 상기 주요 출광면의 반대측의 면에 설치된다. 상기 제1 전극과 제2 전극은 옴 전극이다. 그중 제1 전극(n형 옴 전극)은 상부 커버층(008)의 상방에 설치되고, 예를 들면 AuGe, Ni합금/Au으로 형성된 합금을 사용할 수 있다. 한편, 제2 전극(P형 옴 전극)은 노출된 전류 확산층(003)의 표면에 AuBe/Au, 또는 AuZn/Au으로 형성된 합금을 사용할 수 있다.

본 실시예의 발광다이오드에서, 바람직하게는 제2 전극인 P형 옴 전극(010)을 전류 확산층(003)(즉 p형 GaP로 구성된 전류 확산층)에 형성하면, 우수한 옴 접촉을 얻을 수 있으므로, 작동 전압을 낮출 수 있다.

이하, 실시예 1의 상기 발광다이오드의 제조 방법에 대해 설명한다.

먼저, 도 3에 도시한 바와 같이, 성장 기판인 GaAs기판(013)에 화합물 반도체층(1)을 형성한다. 상기 화합물 반도체층(1)은 순차적으로 적층된 GaAs로 구성된 버퍼층(014), 선택적 에칭에서 사용하기 위해 설치된 부식 차단층(015), Si가 도핑된 n형의 (Al_X5Ga_1-X5)_Y3In_1-Y3P(0≤X5≤1, 0＜Y3≤1)로 구성된 접촉층(016), n형의 상부 커버층(008), 상부 도파층(007), 활성층(006), 하부 도파층(005), p형의 하부 커버층(004), Mg가 도핑된 p형 GaP로 구성된 전류 확산층(003)을 포함한다.

GaAs기판(013)은 공지된 제조법으로 제조된 시판되는 단결정 기판을 사용할 수 있다. GaAs기판(013)의 에피택셜 성장을 진행하는 표면은 평활한 것이 바람직하다. 품질의 안정성 방면에서 보면, GaAs기판(013) 표면의 면 방위는 에피택셜 성장 및 양산이 용이한 (100)면 및 (100)에서 ±20°이내로 편향된 기판이 바람직하다. 또한, GaAs기판(013)의 면 방위의 범위는 (100)방향에서 (0-1-1)방향으로 15°±5° 편향된 것이 더욱 바람직하다.

GaAs기판(013) 상에 성장된 화합물 반도체의 결정체 품질이 우수하도록, GaAs기판(013)의 전위밀도가 낮은 것이 바람직하다. 구체적으로 말하자면, 예를 들면 10000개cm^-2 이하인 것이 바람직하며, 1000개cm^-2 이하인 것이 더 바람직하다. GaAs기판은 n형이며, 일반적으로 Si를 도핑하고, 캐리어 농도는 1*10¹⁷~5*10¹⁸cm^-3 범위인 것이 바람직하이다.

GaAs기판(013)의 두께는 기판의 크기에 따라 적절한 범위를 갖는다. GaAs기판(013)의 두께가 비교적 얇으면, 화합물 반도체의 제작 과정에서 균열이 쉽게 발생한다. 반면, GaAs기판(013)의 두께가 너무 두꺼우면, 재료의 원가가 증가한다. 따라서, GaAs기판(013)의 크기가 큰 경우, 예를 들면 직경이 75mm인 경우, 제조 과정에서의 균열을 방지하기 위해, GaAs기판(013)의 두께는 250~500㎛인 것이 바람직하다. 마찬가지로, 직경이 50mm인 경우, 200-400㎛의 두께가 바람직하며, 직경이 100mm인 경우, 350~600㎛의 두께가 바람직하다.

GaAs기판(013)의 기판 크기에 따라 기판의 두께를 증가시킴으로써, 활성층(006)으로 인한 화합물 반도체층(1)의 휨을 감소시킬 수 있다. 에피택셜 성장 중의 온도분포가 균일해짐으로, 활성층의 면 내의 파장 분포의 균일성을 향상시킬 수 있다.

버퍼층(014)은 GaAs기판(013)과 반도체 발광 계열(2)의 구성층의 결함 전파를 감소시키기 위해 설치된 것이다. 버퍼층(014)의 재질은 에피택셜 성장을 진행하는 기판과 동일한 재질인 것이 바람직하다. 따라서, 본 실시예에서, 버퍼층(014)은 GaAs기판(013)과 동일한 재질GaAs인 것이 바람직하다. 또한, 결함 전파를 감소시키기 위해, 버퍼층(014)은 GaAs기판과 다른 재질로 구성된 다층막을 사용할 수도 있다. 버퍼층(014)의 두께는 0.1㎛ 이상인 것이 바람직하며, 0.2㎛ 이상인 것이 더욱 바람직하다.

접촉층(016)은 전극의 접촉 저항을 낮추기 위해 설치된 것이다. 바람직하게는 접촉층(016)의 재질은 밴드 갭이 활성층(006)보다 큰 재질이며, AlGaInP가 잘 사용될 수 있다. 또한, 접촉층(016)의 캐리어 농도의 하한 값은 전극과의 접촉 저항을 낮추기 위해, 5*10¹⁷cm^-3 이상인 것이 바람직하며，1*10¹⁸ cm^-3 이상인 것이 더욱 바람직하다. 캐리어 농도의 상한 값은 결정성 저하를 쉽게 유발하는 2*10¹⁹ cm^-3 이하인 것이 바람직하다. 접촉층(016)의 두께는 0.5㎛ 이상인 것이 바람직하며, 1㎛ 이상인 것이 가장 바람직하다. 접촉층(016)의 두께의 상한 값은 특별한 제한이 없으나, 에피택셜 성장의 원가를 적절한 범위로 설정하기 위해 5㎛ 이하인 것이 바람직하다.

이후, 도 4에 도시한 바와 같이, 용액 에칭 방식으로, 화합물 반도체층(1)의 전류 확산층(003)의 표면에서 조화를 진행하여, 조화면을 형성한다. 조화면의 표면에 투명 접합층(002)을 증착하고, 본 실시예에서, 상기 투명 접합층 재료는 SiO₂이며, 두께는 2㎛이고, 상기 투명 접합층(002)은 증착 후 폴리싱 처리를 통해 평탄면을 형성하고, 상기 구조를 투명 기판(001)에 결합시키고, 본 실시예에서, 상기 투명 기판(001)은 사파이어 기판이다.

이어서 에피택셜 성장 기판인 GaAs기판(013)과 버퍼층(014) 및 부식 차단층(015)을 얇게 하고, 화학적 부식에 의해 제거하여, 접촉층(016)을 노출시키고, 접촉층(016) 상부에 제1 전극(009)을 제조하고, 접촉층(016), 상부 커버층(008), 상부 가이드층(007), 활성층(006), 하부 가이드층(005), p형의 하부 커버층(004)의 규정 범위에 대해 선택적으로 에칭 및 제거하여, 전류 확산층(003)을 노출시키고, 상기 노출된 전류 확산층(003) 상에 제2 전극(010)을 형성한다.

마지막으로, 연마를 통해 투명 기판을 얇게 하고, 레이저로 절단하여 독립된 발광다이오드를 형성한다.

또한, 동시에 본 발명은 도 5에 도시된 패키지를 제공하고, 적어도 본 발명의 실시예 1의 발광다이오드는 장착 기판(30)에 장착되고, 장착 기판(30)은 절연성 기판이며, 장착 기판(30)의 일면은 전기적으로 격리된 제1 전극 단자(301)와 제2 전극 단자(302)를 구비한다. 발광다이오드(10)는 장착 기판(30)의 일면에 위치하고, 발광다이오드(10)의 제1 전극(009)과 제2 전극(010)은 각각 제1 결합부(303)와 제2 결합부(304)를 통해 제1 전극 단자(301)와 제2 전극 단자(302)에 연결된다. 제1 결합부(303)와 제2 결합부(304)는 공융 솔더 또는 리플로우 솔더와 같은 솔더를 포함하지만, 이에 한정되지 않는다.

구체적인 실시예를 사용하여 본 발명의 효과를 설명한다. 본 발명은 이러한 실시예에 한정되지 않는다.

본 실시예에서, 본 발명에 의해 설계된 발광다이오드의 예를 구체적으로 설명한다. 본 실시예에서 제조된 발광다이오드는 InGaAs로 구성된 우물층과 AlGaAs로 구성된 장벽층의 양자 우물 구조로 구성된 활성층을 구비한 적외선 발광다이오드이다. 본 실시예에서, GaAs기판에 성장된 화합물 반도체층과 투명 기판을 결합시켜 발광다이오드를 제조한다.

실시예 1의 발광다이오드는, 활성층 및 커버층의 결합 면적이 60000㎛²(300㎛*200㎛)이다.

실시예 1의 발광다이오드는, 먼저, Si가 도핑된 n형의 GaAs단결정으로 구성된 GaAs기판 상에, 화합물 반도체층을 순차적으로 적층하여 발광파장이 830nm인 에피택셜 웨이퍼를 제조한다. GaAs기판은 (100)면에서 (0-1-1)방향으로 15°기울어진 면을 성장면으로 하고, 캐리어 농도는 2*10¹⁸cm^-3로 설정한다. 또한, GaAs의 기판의 두께는 0.5㎛이다. 화합물 반도체층으로서, Si가 도핑되지 않은 GaAs로 구성된 버퍼층, Ga_0.5In_0.5P로 구성된 부식 차단층, Si가 도핑된 (Al_0.6Ga_0.4)_0.5In_0.5P로 구성된 n형의 접촉층, Si가 도핑된 Al_0.5In_0.5P로 구성된 n형의 상부 커버층, (Al_0.7Ga_0.3)_0.5In_0.5P로 구성된 상부 도파층, In_0.2Ga_0.8As/Al_0.2Ga_0.8P로 구성된 우물층/장벽층, (Al_0.7Ga_0.3)_0.5In_0.5P로 구성된 하부 도파층, Mg가 도핑된 Al_0.5In_0.5P로 구성된 p형의 하부 커버층, (Al_0.4Ga_0.6)_0.5In_0.5P로 구성된 박막의 중간 전이층과 Mg가 도핑된 p형GaP으로 구성된 전류 확산층을 포함한다.

본 실시예에서, 유기 금속 화학 기상 증착 장치(MOCVD장치)를 사용하여, 직경이 100mm이며, 두께가 350㎛인 GaAs기판에 화합물 반도체층을 에피택셜 성장시켜, 에피택셜 웨이퍼를 형성한다. 에피택셜 성장층을 성장시킬 때, III 족 구성 원소의 원료로서, 트리메틸알루미늄((CH₃)₃Al), 트리메틸갈륨((CH₃)₃Ga) 및 트리메틸인듐((CH₃)₃In)을 사용한다. Mg의 도핑 원료로서, 비스시클로펜타디에닐마그네슘(bis-(C₅H₅)₂Mg)를 사용한다. Si의 도핑 원료로서, 디실란(Si₂H₆)을 사용한다. 또한, V족 구성원소의 원료로서, 포스핀(PH₃)과 아르신(AsH₃)을 사용하였다. 각 층의 성장 온도로서, P형 GaP로 구성된 전류 확산층은 750℃ 이상에서 성장시키고, 기타 각층은 680~750℃에서 성장시킨다.

GaAs로 구성된 버퍼층은 그 두께가 약 0.3㎛이다. 접촉층은, 캐리어 농도를 1*10¹⁸cm^-3으로 설정하고, 층 두께는 3㎛로 설정한다. 상부 커버층은, 캐리어 농도를 1*10¹⁸cm^-3으로 설정하고, 층 두께는 0.5㎛이다. 상부 가이드층은 도핑되지 않고 두께가 약 80nm이다. 우물층은 도핑되지 않고 두께가 약 5.5nm인 In_0.2Ga_0.8As이며, 장벽층은 도핑되지 않고 두께가 약 15nm인 Al_0.2Ga_0.8As이다. 하부 가이드층은 도핑되지 않고 두께가 0.2㎛이다. 하부 커버층의 캐리어 농도는 1.5*10¹⁸ cm^-3이며, 두께는 약 0.4㎛이다. 중간층의 캐리어 농도는 1*10¹⁸ cm^-3이며, Gap로 구성되는 전류 확산층은, 캐리어 농도가 4*10¹⁸ cm^-3이며, 두께는 약 8㎛이다.

이어서, 용액 에칭 방식으로, 화합물 반도체층의 전류 확산층GaP의 표면에서 조화를 진행하여, 조화면을 형성한다. 조화면의 표면에 투명 접합층 SiO₂을 증착하고, 그 두께는 2㎛이며, 상기 투명 접합층은 증착 후 폴리싱 처리하여, 평탄면을 형성하고, 상기 구조를 투명 사파이어 기판에 접합한다.

이어서, 에피택셜 성장기판인 GaAs기판과 버퍼층 및 부식 차단층을 얇게 하고, 화학적 부식에 의해 제거하여, 접촉층을 노출시키고, 접촉층 상방에 제1 전극을 제조하고, 포토리소그래피 마스크 방식을 통해, 일부분의 상부 커버층, 상부 가이드층, 활성층, 하부 가이드층 및 p형의 하부 커버층을 선택적으로 에칭 및 제거하여, 전류 확산층을 노출시키고, 상기 노출된 전류 확산층 상에 제2 전극을 형성한다.

마지막으로, 연마를 통해 사파이어 기판을 얇게 하고, 레이저로 절단하여 독립된 발광다이오드 칩을 형성한다.

실험 결과, 기판을 제거한 후, 에피택셜층과 접합층 사이의 부착성이 좋고, 접합층을 통해 투명 기판에 안정적으로 연결됨을 발견하였다.

실시예 2

실시예 1과의 차이점은, 본 실시예에서 상부 도파층과 하부 도파층의 재료를 AlGaAs로 설정한 것이며, 그 외는 실시예 1과 동일한 조건에서 발광다이오드를 제조하였다.

상기 실시예 1 및 2의 발광다이오드에 대해 광전 성능 테스트를 진행하고, 그 특성 결과를 아래 표 1에 나타냈다.

	기판	접합면적	커버층	도파층	페어층 수	PO(5mA)	VF(5mA)
실시예 1	사파이어	60000㎛²	AlGaInP	AlInP	5	2	1.95
실시예 2	사파이어	60000㎛²	AlGaInP	AlGaAs	5	1	3

실시예 1에서, n형과 p형 옴 전극 사이에 전류가 흐르며, 피크 발광 파장이 830nm인 적외선을 방출한다. 또한, 표 1에 나타낸 바와 같이, 실시예 1에서, 5mA의 전류가 순방향으로 흐를 때의 순방향 전압(Vf)은 화합물 반도체층을 구성하는 전류 확산층과 투명 기판의 접합 계면의 낮은 저항 특성과 각 옴 전극의 양호한 옴 접촉 특성을 반영하며, Vf1은 1.95V이다. 순방향 전류를 5mA로 설정하면 발광 출력 전력(P₀)은 2mW이다. 실시예 2의 발광다이오드에 대해 테스트를 진행하고, 순방향 전류가 5mA일 경우, 그 발광 출력 전력(P₀)과 순방향 전압(Vf1)은 각각 1mW, 3.0V이다. 실험 결과에 의하면, 도파층이 AlInP일 경우, AlGaAs를 도파층으로 하는 것에 비해, 광 출력 전력(P₀)이 더 높고, 순방향 전압(Vf1)이 더 낮으며, 이는 커버층 AlGaInP에 도파층 AlGaAS을 에피택셜 성장시킬 경우, 그 계면에 결함이 발생하므로, 발광다이오드의 발광 효율 및 순방향 전압에 영향을 미치기 때문이다.상기 실시예는 단지 본 발명의 원리 및 그 효과를 설명하기 위한 것일 뿐, 본 발명을 제한하는 것은 아니다. 해당 기술을 숙지한 자라면 모두 본 발명의 정신 및 범위를 벗어나지 않는 범위 내에서, 상기 실시예를 수정 또는 변경할 수 있다. 따라서, 해당 기술 분야에서 일반적인 지식을 가진 자가 본 발명에 공개된 정신과 기술 사상을 벗어나지 않고 완성한 모든 동등한 수정 또는 변경은 모두 첨부된 청구범위에 포함된다.

1: 투명 기판
2: 투명 접합층
3: 전류 확산층
4: 하부 커버층
5: 하부 도파층
6: 활성층
7: 하부 도파층
8: 상부 커버층
9: 제1 전극
10: 제2 전극
11: 우물층
12: 장벽층
13: GaAs기판
14: 버퍼층
15: 부식 차단층
16: 접촉층
10: 발광다이오드
1: 화합물 반도체층
2: 반도체 발광 계열
30: 장착 기판
301: 제1 전극 단자
302: 제2 전극 단자
303: 제1 결합부
304: 제2 결합부

Claims

우물층과 장벽층이 교대로 적층된 양자 우물 구조의 활성층, 상기 활성층을 클램핑하는 제1 도파층과 제2 도파층, 및 상기 제1 도파층과 제2 도파층을 사이에 두고 상기 활성층을 클램핑하는 제1 커버층과 제2 커버층을 구비하는 반도체 발광 계열을 구비하되,
상기 제1 도파층 및 제2 도파층은 구성식이 (Al_X3Ga_1-X3)_Y1In_1-Y1P 인 화합물 반도체로 구성되고, 여기서 0≤X3≤1, 0＜Y1≤1인, 적외선 발광다이오드.
제1항에 있어서,
상기 우물층은 구성식이 (In_X1Ga_1-X1)As인 화합물 반도체로 구성되고, 장벽층은 구성식이 (Al_X2Ga_1-X2)As인 화합물 반도체로 구성되며, 여기서 0≤X1≤1, 0≤X2≤1인, 적외선 발광다이오드.
제1항에 있어서,
상기 제1 커버층과 제2 커버층은 구성식이 (Al_X4Ga_1-X4)_Y2In_1-Y2P인 화합물 반도체로 구성되며, 여기서 0≤X4≤1, 0＜Y2≤1인, 적외선 발광다이오드.
제1항에 있어서,
상기 반도체 발광 계열상의 전류 확산층을 더 구비하고, 상기 전류 확산층은 GaP인, 적외선 발광다이오드.
제5항에 있어서,
상기 전류 확산층과 접합되는 투명 기판을 더 구비하는, 적외선 발광다이오드.
제1항에 있어서,
상기 우물층과 장벽층의 페어 수는 10페어 이하, 1페어 이상인, 적외선 발광다이오드.
제2항에 있어서,
상기 우물층의 In의 구성 X1은 0.1≤X1≤0.3로 설정하는, 적외선 발광다이오드.
제1항에 있어서,
상기 우물층의 두께는 4~15nm인, 적외선 발광다이오드.
제5항에 있어서,
상기 투명 기판은 Gap, 사파이어 또는 Sic로 구성되는, 적외선 발광다이오드.
제1항에 있어서,
상기 반도체 발광 계열이 방출하는 광의 파장은 680~1100nm인, 적외선 발광다이오드.
제4항에 있어서,
상기 전류 확산층의 두께는 3~10㎛인, 적외선 발광다이오드.
제4항에 있어서,
상기 전류 확산층의 표면을 조화하여, 조화면을 형성하고, 상기 조화면의 거칠기는 100~300nm인, 적외선 발광다이오드.
제5항 또는 제12항에 있어서,
상기 조화면에 투명 접합층을 증착하고,
상기 투명 기판은 상기 투명 접합층을 통해 상기 전류 확산층에 접합되는, 적외선 발광다이오드.
제13항에 있어서,
상기 투명 접합층의 재료는 SiO₂재료이며, 그 두께는 1~5㎛인, 적외선 발광다이오드.
제1항에 있어서,
상기 제1 도파층 및/또는 제2 도파층의 Al의 구성 X3은 0.2≤X3≤0.8, 0.3≤Y1≤0.7으로 설정되는 적외선 발광다이오드.
제3항에 있어서,
상기 제1 커버층 및/또는 제2 커버층의 Al의 구성 X4는 0.2≤X4≤0.8, 0.3≤Y1≤0.7로 설정되는 적외선 발광다이오드.
제5항에 있어서,
주요 출광면은 상기 투명 기판과 전류 확산층이 접합된 면의 반대측의 면인, 발광다이오드.
제17항에 있어서,
제1 전극 및 제2 전극을 더 구비하고,
상기 제1 전극 및 제2 전극은 발광다이오드의 주요 출광면의 반대측의 면에 설치되는, 발광다이오드.
제18항에 있어서,
상기 제1 전극과 제2 전극은 옴 전극인 것을 특징으로 하는, 발광다이오드.
장착 기판 및 상기 장착 기판에 장착된 적어도 하나의 발광다이오드를 포함하는 발광다이오드 패키지에 있어서,
상기 발광다이오드는 적어도 하나 또는 복수 또는 전체가 제1항 내지 제19항 중 어느 한 항의 발광다이오드인, 발광다이오드 패키지.
제1항 내지 제19항 중 어느 한 항에 따른 발광다이오드를 구비하는, 발광 장치.
제1항 내지 제19항 중 어느 한 항에 따른 발광다이오드를 구비하는, 원격 제어 장치.