Nothing Special   »   [go: up one dir, main page]

KR20150017241A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20150017241A
KR20150017241A KR1020130093253A KR20130093253A KR20150017241A KR 20150017241 A KR20150017241 A KR 20150017241A KR 1020130093253 A KR1020130093253 A KR 1020130093253A KR 20130093253 A KR20130093253 A KR 20130093253A KR 20150017241 A KR20150017241 A KR 20150017241A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
active layer
light emitting
light
Prior art date
Application number
KR1020130093253A
Other languages
English (en)
Inventor
전기성
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130093253A priority Critical patent/KR20150017241A/ko
Publication of KR20150017241A publication Critical patent/KR20150017241A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광소자는, 기판, 상기 기판 상에 배치되고, 누설전류 차단층을 포함하는 제1 반도체층, 상기 제1 반도체층 상에 배치되는 활성층, 및 상기 활성층 상에 배치되는 제2 반도체층을 포함하는 발광구조물을 포함하고, 상기 누설전류 차단층은 상기 활성층에 인접하여 배치되고, AlGaN을 포함하여 압축 스트레스(compressive stress)를 가지는 복수의 제1층과, GaN을 포함하여 인장 스트레스(tensile stress)를 가지는 복수의 제2층이 서로 교번적으로 반복 적층되명, 상기 기판은 Si를 포함하는 것을 특징으로 한다.

Description

발광소자{Light emitting device}
실시 예는 발광소자에 관한 것이다.
발광소자의 대표적인 예로, LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.
보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광휘도를 증가시키는 것이 중요하다.
반도체층을 성장하는 과정에서 물질간에 서로 다른 격자 상수(lattice constant)로 인해 반도체층 간에 격자 부정합이 발생하는 문제점이 있다.
특히, Si 기판을 사용하면, 저렴한 대형 실리콘 웨이퍼 상에서 질화갈륨(GaN)을 성장시켜서, 대구경을 만들 수 있고, 비용이 개선되는 장점이 있다.
그러나 Si 기판을 사용하는 경우, 제1 반도체층(질화갈륨(GaN))과의 큰 격자상수 및 열팽창계수차로 인해 크랙이 발생하는 등 에피 성장이 어렵다는 단점을 가지고 있다.
또한, 제1 반도체층의 두께가 두꺼워지면 박막 내 인장응력이 점점 증가하게 임계두께 이상으로 되면 결함이 발생하여 특히 역전류 특성에 불리하게 작용하고, 역전류 특성을 좋지 않게 하는 주된 원인으로 작용하는 문제점이 있다.
실시 예는 제1반도체층과 활성층 사이에서 발생하는 스트레인을 완화하고, 발광구조물의 품질을 향상키는 발광소자를 제공한다.
실시 예에 따른 발광소자는, 기판, 상기 기판 상에 배치되고, 누설전류 차단층을 포함하는 제1 반도체층, 상기 제1 반도체층 상에 배치되는 활성층, 및 상기 활성층 상에 배치되는 제2 반도체층을 포함하는 발광구조물을 포함하고, 상기 누설전류 차단층은 상기 활성층에 인접하여 배치되고, AlGaN을 포함하여 압축 스트레스(compressive stress)를 가지는 복수의 제1층과, GaN을 포함하여 인장 스트레스(tensile stress)를 가지는 복수의 제2층이 서로 교번적으로 반복 적층되명, 상기 기판은 Si를 포함하는 것을 특징으로 한다.
실시예에 따르면, 누설전류 차단층은 물질간에 서로 다른 격자 상수(lattice constant)로 인해 제1 반도체층과 활성층 사이에서 발생하는 스트레인을 완화시키는 이점이 있다.
또한, 실시예는 압축 스트레스를 가지는 제1층과, 인장 스트레스를 가지는 제2층을 통해서 활성층의 결함을 방지할 수 있고, 역전류(Vr) 특성을 개선할 수 있는 효과를 가진다.
또한, 제1층 들의 Al 농도를 활성층에 인접할 수록 적게 하여서, 활성층의 결함을 방지하는 효과를 가지고 있다.
도 1은 실시예에 따른 발광소자를 나타낸 단면도,
도 2는 도 1의 발광소자의 A부분 확대 단면도,
도 3은 다른 실시예에 따른 발광소자를 나타낸 단면도,
도 4은 도 3의 발광소자의 B부분 확대 단면도,
도 5은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 단면도,
도 6는 실시예에 따른 발광소자를 포함하는 표시장치의 분해 사시도이다.
도 7은 도 6의 표시장치의 단면도이다.
도 8은 실시예에 따른 발광소자를 포함하는 조명 장치의 분해 사시도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.
또한, 실시예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.
도 1은 실시예에 따른 발광소자를 나타낸 단면도, 도 2는 도 1의 발광소자의 A부분 확대 단면도이다.
도 1을 참조하면, 실시예의 따른 발광소자(100)는 누설전류 차단층(140)을 포함하는 제1 반도체층(120), 제1 반도체층(120) 상에 활성층(130) 및 활성층(130) 상에 제2 반도체층(150)을 포함하는 발광구조물(160)을 포함할 수 있다.
기판(110)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다.
또한, 기판(110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.
바람직하게는 기판(110)은 Si(실리콘)를 포함할 수 있다. Si 기판을 사용하면, 저렴한 대형 실리콘 웨이퍼 상에서 질화갈륨(GaN)을 성장시키는 기술을 이용하면 최신 반도체 제조에도 적용이 가능할 뿐만 아니라 현재 이용되고 있는 방식보다 비용 측면에서 75% 가량 개선이 가능하다. Si 기판은 대구경으로 갈수록 가격과 품질면에서 사파이어 기판 대비 월등한 경쟁력을 가질 수 있다.
기판(110)의 굴절률은 광 추출 효율을 위해 제1 반도체층(120)의 굴절률보다 작은 것이 바람직하다.
한편, 기판(110)의 상측 면에는 광 추출 효율을 높이기 위해 PSS(PSS : Patterned SubStrate) 구조가 마련될 수 있다. 본 명세서에서 언급되는 기판 (110)는 PSS 구조를 가지거나, 또는 가지지 않을 수 있다.
한편, 기판(110) 상에는 기판(110)과 제1 반도체층(120) 사이의 격자 부정합을 완화하고 반도체층이 용이하게 성장될 수 있도록 하는 버퍼층(115)이 위치할 수 있다. 버퍼층(115)은 저온 분위기에서 형성할 수 있으며, 반도체층과 기판(110)과의 격자상수 차이를 완화시켜 줄 수 있는 물질로 이루어 질 수 있다. 예를 들어, GaN, InN, AlN, AlInN, InGaN, AlGaN, 및 InAlGaN 과 같은 재질 중 선택할 수 있으며 이에 한정되지 않는다.
버퍼층(115)은 기판(110)상에 단결정으로 성장할 수 있으며, 단결정으로 성장한 버퍼층(115)은 버퍼층(115)상에 성장하는 제1 반도체층(120)의 결정성을 향상시킬 수 있다.
버퍼층(115) 상에는 언도프트 반도체층(미도시)이 위치할 수 있다. 언도프트 반도체층은 의도적으로 n형 불순물을 주입하지는 않았으나, n형의 전도 특성을 가질 수 있는 질화물 반도체층이며, 예를 들어, 언도프트 반도체층은 Undoped-GaN으로 형성될 수도 있다.
버퍼층(115) 또는 언도프트 반도체층 상에는 제1 반도체층(120), 활성층(130), 및 제2 반도체층(150)을 포함한 발광 구조물(160)이 형성될 수 있다.
버퍼층(115) 또는 언도프트 반도체층(115) 상에는 제1 반도체층(120)이 위치할 수 있다. 제1 반도체층(120)은 n형 반도체층으로 구현될 수 있으며, 활성층(130)에 전자를 제공할 수 있다. 제1 반도체층(120)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
제1 반도체층(120)은 누설전류 차단층(140)을 포함할 수 있다.
누설전류 차단층(140)에 관해서는 후술하도록 한다.
제1 반도체층(120) 상에는 활성층(130)이 형성될 수 있다. 활성층(130)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(130)이 양자우물구조로 형성된 경우 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 다중 양자우물구조를 가질 수 있다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(130)의 위 또는/및 아래에는 도전성 클래드층(미도시)이 형성될 수 있다. 도전성 클래드층(미도시)은 AlGaN계 반도체로 형성될 수 있으며, 활성층(130)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.
활성층(130) 상에는 제2 반도체층(150)이 위치된다. 제2 반도체층(150)은 활성층(130)에 정공을 주입하도록 p형 반도체층으로 구현될 수 있다. 제2 반도체층(150)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 활성층(130)과 제2 반도체층(150) 사이에 전자 차단층(155)이 형성될 수 있으며, 전자 차단층(155)은 고 전류 인가 시 제1 반도체층(120)으로부터 활성층(130)으로 주입되는 전자가 활성층(130)에서 재결합되지 않고, 제2 반도체층(150)으로 흐르는 현상을 방지할 수 있다.
전자 차단층(155)은 활성층(130)보다 상대적으로 큰 밴드갭을 가짐으로써, 제1 반도체층(130)으로부터 주입된 전자가 활성층(130)에서 재결합되지 않고 제2 반도체층(150)으로 주입되는 현상을 방지할 수 있다. 이에 따라 활성층(140)에서 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있다.
한편, 상술한 전자 차단층(155)은 활성층(130)에 포함된 장벽층의 밴드갭보다 큰 밴드갭을 가질 수 있으며, p 형 AlGaN 과 같은 Al 을 포함한 반도체층으로 형성될 수 있고, 이에 한정하지 아니한다.
상술한 제1 반도체층(120), 활성층(130), 누설전류 차단층(140) 및 제2 반도체층(150)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제1 반도체층(120) 및 제2 반도체층(150) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층은 다양한 도핑 농도 분포를 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제1 반도체층(120)이 p형 반도체층으로 구현되고, 제2 반도체층(150)이 n형 반도체층으로 구현될 수 있으며, 제2 반도체층(150) 상에는 n형 또는 p형 반도체층을 포함하는 제3 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 소자(100)는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.
한편, 활성층(130)과 제2 반도체층(150)은 일부가 제거되어 제1 반도체층(120)의 일부가 노출될 수 있고, 노출된 제1 반도체층(120) 상에는 제1 전극(174)이 형성될 수 있다. 즉, 제1 반도체층(120)은 활성층(130)을 향하는 상면과 기판(110)을 향하는 하면을 포함하고, 상면은 적어도 일 영역이 노출된 영역을 포함하며, 제1 전극(174)은 상면의 노출된 영역 상에 배치될 수 있다.
한편, 제1 반도체층(120)의 일부가 노출되게 하는 방법은 소정의 식각 방법을 사용할 수 있으며, 이에 한정하지 아니한다. 또한, 식각방법은 습식 식각, 건식 식각방법을 사용할 수 있다.
제2 반도체층(150) 상에는 투광성 전극층(180)이 형성될 수 있다. 투광성 전극층(170)은 제2 반도체층(150)에 전류를 균일하게 확산(spreading)하는 역할을 수행한다.
투광성 전극층(180)은 예를 들어, ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이를 한정하지는 않는다.
또한, 투광성 전극층(180) 상에는 제2 전극(172)이 형성될 수 있다.
한편, 제1 및 2 전극(172, 174)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 Ti 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있으며 이에 한정하지 아니한다.
다시 도 1 및 도 2를 참조하면, 누설전류 차단층(140)은 AlGaN을 포함하여 압축 스트레스(compressive stress)를 가지는 복수의 제1층(141)과, GaN을 포함하여 인장 스트레스(tensile stress)를 가지는 복수의 제2층(143)이 서로 교번적으로 반복 적층되어 형성될 수 있다.
구체적으로, 누설전류 차단층(140)은 4개 내지 16개의 제1층(141)과 4개 내지 16개의 제2층(143)이 서로 교대로 반복 적층되는 구조를 가질 수 있다. 다만, 제1층(141)과 제2층(143)의 개수는 이에 한정되는 것은 아니고 다양한 개수를 가질 수 있다.
Si 기판을 사용하는 경우, 제1 반도체층(120)(질화갈륨(GaN))과의 큰 격자상수 및 열팽창계수차로 인해 크랙이 발생하는 등 에피 성장이 어렵다는 단점을 가지고 있다. 또한, 제1 반도체층(120)의 두께가 두꺼워지면 박막 내 인장응력이 점점 증가하게 임계두께 이상으로 되면 결함이 발생하여 특히 역전류 특성에 불리하게 작용한다. 특히 제1 반도체층(120)의 활성층(130)에 인접한 부위에 결함이 발생하면 발광하는 활성층(130)으로 연결되며 활성층(130)의 미세 결함 또한 역전류 특성을 좋지 않게 하는 주된 원인으로 작용한다.
따라서, 실시예는 압축 스트레스를 가지는 제1층(141)과, 인장 스트레스를 가지는 제2층(143)을 통해서 격자 부정합을 완화하고, 활성층(130)의 결함을 방지할 수 있고, 역전류(Vr) 특성을 개선할 수 있는 효과를 가진다.
누설전류 차단층(140)의 두께는 500nm 내지 2000nm 를 가질 수 있다. 누설전류 차단층(140)이 2000nm 보다 두꺼운 경우 저항이 커져서 발광소자의 효율이 저하되는 문제점이 잇고, 누설전류 차단층(140)이 500nm 보다 얇은 경우 제1 반도체층(120)과 활성층(130) 사이의 스트레스를 해소할 수 없는 문제점이 있기 때문이다.
누설전류 차단층(140)은 제1 반도체층(120) 내에서 활성층(130)에 인접하여 배치될 수 있다.
예를 들면, 누설전류 차단층(140)은 활성층(130)과 접하게 배치될 수 있다. 또한, 누설전류 차단층(140)은 활성층(130)에서 1 ㎛ 범위 이내의 제1 반도체층(120) 내에 배치될 수도 있다. 여기서, 활성층(130)에서 1 ㎛ 범위는 활성층(130)과 제1 반도체층(120)의 계면에서 누설전류 차단층(140)의 중심부 까지 거리를 의미할 것이다.
누설전류 차단층(140)이 활성층(130)에 인접하여 배치되어서, 제1 반도체층(120)에서 발생된 인장 스트레스를 활성층(130)에 전달하지 않고 효과적으로 차단할 수 있다.
제1층(141)은 AlGaN을 포함하여 압축 스트레스(compressive stress)를 가질 수 있다. 제1층(141)은 Si 기판에 GaN 계열의 제1 반도체층(120)을 성장시키는 경우, 제1 반도체층(120)내에 발생되는 인장응력을 감소시키게 된다.
제1층(141)의 두께는 1nm 내지 50nm 인 것이 보통이다. 제1층(141)의 두께가 50nm 보다 두꺼운 경우, 제1 반도체층(120)과의 전체적인 응력 차이 때문에 크랙 발생 또한 저항 성분이 커져 전압이 증가하고 소자 품질이 저하되며, 제1층(141)의 두께가 1nm 보다 얇은 경우, 제1층(141)의 기능 자체가 나타나지 않기 때문이다.
제1층(141)은 언도프(Undoped)될 수 있고, 제1 반도체층(120)과 동일한 도펀트에 의해 도핑 될 수도 있다.
제1층(141)이 n형 도펀트로 도핑되는 경우, Si로 도핑되는 것이 바람직하다. 제1층(141)의 Si 도핑농도는 1E17/cm3 내지 1E20/cm3 일 수 있다.
바람직하게는, 제1층(141) 들의 도핑농도는, 누설전류 차단층(140) 내에서 활성층(130)에 인접할 수록 클 수 있다. 즉, 복수의 제1층(141) 들의 도핑농도는 제1 반도체층(120)에서 활성층(130)으로 진행할 수록 점진적으로 증가할 수 있다.
제1 반도체층(120)과 활성층(130) 사이의 도핑농도에 차이가 있는데, 누설전류 차단층(140)이 도핑농도를 급격하게 변화시키지 않고, 점진적으로 변화시키므로 인해, 활성층(130)의 품질을 개선할 수 있다.
제1층(141)이 AlGaN을 포함하면, AlGaN층은 Al원소의 크기가 작기 때문에 좀 더 치밀한 구조를 가져서, 활성층(130) 성장 전 더 치밀한 에피 구조를 만들어서, 결함을 활성층(130) 성장 전 막아줄 수 있다. 결과적으로, 활성층(130) 품질과도 직결되어 활성층(130)의 결함밀도를 최소화하여 내부양자효율 및 발광소자의 효율을 증대시킬 수 있다.
바람직하게는, 제1층(141)의 Al 조성은 0.1 % 내지 30% 일 수 있다. 제1층(141)의 Al 조성 0.1 % 보다 작은 경우, 압축 스트레스를 형성할 수 없고, 제1층(141)의 Al 조성이 30% 보다 큰 경우, 밴드 갭 에너지가 커져서 발광소자의 효율이 저하되는 문제점이 있기 때문이다.
제1층(141) 들의 Al 조성은 누설전류 차단층(140) 내에서 활성층(130)에 인접할 수록 작을 수 있다. 복수의 제1층(141) 들의 Al 조성은 제1 반도체층(120)에서 활성층(130)으로 진행할수록 작아질 수 있다.
격자가 작은 AlGaN과 격자가 큰 활성층(130) 과의 급격간 격자의 차이를 줄이기 위함이다.
복수의 제2층(143)은 GaN을 포함하여 인장 스트레스(tensile stress)를 가질 수 있다. 복수의 제2층(143)은 제1층(141) 들 사이에 배치되어서, 제1층(141)에서 발생되는 압축 스트레스를 완화하고, 제1층(141)에서 증가된 저항성분을 줄이게 된다.
제2층(143)은 제1 반도체층(120)과 동일한 도펀트에 의해 도핑 될 수도 있다. 제2층(143)이 n형 도펀트로 도핑되는 경우, Si로 도핑되는 것이 바람직하다. 제2층(143)의 Si 도핑농도는 1E17/cm3 내지 1E20/cm3 일 수 있다.
제2층(143)의 두께는 1nm 내지 50nm 인 것이 보통이다. 제2층(143)의 두께가 50nm 보다 두꺼운 경우, 인장 응력이 커져서 제1 반도체층(120)과 활성층(130)의 품질이 저하되고, 제2층(143)의 두께가 1nm 보다 얇은 경우, 제2층(143)의 기능 자체가 나타나지 않고, 제1층(141)의 저항성분이 너무 커져서 발광소자의 품질을 저하하기 때문이다.
누설전류 차단층(140)은 발광구조물(160)에서 발생하는 스트레인(strain)을 완화하도록 초 격자(supper lattice) 구조를 가질 수 있다.
즉, 누설전류 차단층(140)은 물질간에 서로 다른 격자 상수(lattice constant)로 인해 제1 반도체층(120)과 활성층(130) 사이에서 발생하는 스트레인을 완화시킨다.
도 3은 다른 실시예에 따른 발광소자를 나타낸 단면도, 도 4은 도 3의 발광소자의 B부분 확대 단면도이다. 실시예에 따른 발광소자(200)는 수직형 발광소자에 관한 것이다.
도 3을 참조하면, 실시예에 따른 발광소자(200)는 지지부재(210), 지지부재(210) 상에 배치되는 제1 전극층(215), 제1 전극층(215) 상에 제2 반도체층(250), 제2 반도체층(250) 상에 활성층(230), 활성층(230) 상에 누설전류 차단층(240)을 포함하는 제1 반도체층(220), 및 제2 전극층(282)을 포함할 수 있다.
지지부재(210)는 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 지지부재(210)는 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.
즉, 지지부재(210)는 금속, 예를 들어 Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, Cr중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다. 또한 지지부재(210)는 Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga2O3 와 같은 캐리어 웨이퍼로 구현될 수 있다.
이와 같은 지지부재(210)는 발광소자(200)에서 발생하는 열의 방출을 용이하게 하여 발광소자(200)의 열적 안정성을 향상시킬 수 있다.
한편, 지지부재(210) 상에는 제1 전극층(215)이 형성될 수 있으며, 제1 전극층(215)은 오믹층(ohmic layer)(미도시), 반사층(reflective layer)(미도시), 본딩층(bonding layer)(미도시) 중 적어도 한 층을 포함할 수 있다. 예를 들어 제1 전극층(215)은 오믹층/반사층/본딩층의 구조이거나, 오믹층/반사층의 적층 구조이거나, 반사층(오믹 포함)/본딩층의 구조일 수 있으나, 이에 대해 한정하지는 않는다. 예컨대, 제1 전극층(215)은 절연층상에 반사층 및 오믹층이 순차로 적층된 형태일 수 있다.
반사층(미도시)은 오믹층(미도시) 및 절연층(미도시) 사이에 배치될 수 있으며, 반사특성이 우수한 물질, 예를 들어 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(미도시)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한 반사층(미도시)을 발광 구조물(260)(예컨대, 제2 반도체층(250))과 오믹 접촉하는 물질로 형성할 경우, 오믹층(미도시)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
오믹층(미도시)은 발광 구조물(260)의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 오믹층(미도시)은 투광성 전극층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다. 오믹층(미도시)은 제2 반도체층(250)에 캐리어의 주입을 원활히 하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다.
또한 제1 전극층(215)은 본딩층(미도시)을 포함할 수 있으며, 이때 본딩층(미도시)은 배리어 금속(barrier metal), 또는 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며 이에 한정하지 않는다.
발광 구조물(260)은 적어도 제1 반도체층(220), 활성층(230) 및 제2 반도체층(250)을 포함할 수 있고, 제1 반도체층(220)과 제2 반도체층(250) 사이에 활성층(230)이 게재된 구성으로 이루어질 수 있다.
제1 전극층(215) 상에는 제2 반도체층(250)이 형성될 수 있다. 제2 반도체층(250)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제2 반도체층(250) 상에는 활성층(230)이 형성될 수 있다. 활성층(230)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(230)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(230)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층(미도시)은 AlGaN계 반도체로 형성될 수 있으며, 활성층(230)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.
활성층(230) 상에는 상에는 제1 반도체층(220)이 형성될 수 있다. 제1 반도체층(220)은 n형 반도체층으로 구현될 수 있으며, n형 반도체층은 예컨데, InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te와 같은 n형 도펀트가 도핑될 수 있다.
제1 반도체층(220)상에는 제1 반도체층(220)과 전기적으로 연결된 제2 전극층(282)이 형성될 수 있으며, 제2 전극층(282)은 적어도 하나의 패드 또는/및 소정 패턴을 갖는 전극을 포함할 수 있다. 제2 전극층(282)은 제1 반도체층(220)의 상면 중 센터 영역, 외측 영역 또는 모서리 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다. 제2 전극층(282)은 제1 반도체층(220)의 위가 아닌 다른 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다.
한편, 활성층(230)과 제1 반도체층(220) 사이에 전자 차단층(255)이 형성될 수 있으며, 전자 차단층(255)은 고 전류 인가 시 제1 반도체층(220)으로부터 활성층(230)으로 주입되는 전자가 활성층(230)에서 재결합되지 않고, 제2 반도체층(250)으로 흐르는 현상을 방지할 수 있다.
전자 차단층(255)은 활성층(230)보다 상대적으로 큰 밴드갭을 가짐으로써, 제1 반도체층(220)으로부터 주입된 전자가 활성층(230)에서 재결합되지 않고 제2 반도체층(250)으로 주입되는 현상을 방지할 수 있다. 이에 따라 활성층(240)에서 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있다.
한편, 상술한 전자 차단층(255)은 활성층(230)에 포함된 장벽층의 밴드갭보다 큰 밴드갭을 가질 수 있으며, p 형 AlGaN 과 같은 Al 을 포함한 반도체층으로 형성될 수 있고, 이에 한정하지 아니한다.
제2 전극층(282)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
발광 구조물(260)의 상부에는 광 추출 구조(284)가 형성될 수 있다.
광 추출 구조(270)는 제1 반도체층(220)의 상면에 형성되거나, 또는 발광 구조물(260)의 상부에 투광성 전극층(미도시)을 형성한 후 투광성 전극층(미도시)의 상부에 형성될 수 있으며, 이에 한정하지 아니한다.
광 추출 구조(284)는 투광성 전극층(미도시), 또는 제1 반도체층(220)의 상부 표면의 일부 또는 전체 영역에 형성될 수 있다. 광 추출 구조(284)는 투광성 전극층(미도시), 또는 제1 반도체층(220)의 상면의 적어도 일 영역에 대해 에칭을 수행함으로써 형성될 수 있으며, 이에 한정하지 않는다. 에칭 과정은 습식 또는/및 건식 에칭 공정을 포함하며, 에칭 과정을 거침에 따라서, 투광성 전극층(미도시)의 상면 또는 제1 반도체층(220)의 상면은 광 추출 구조(284)를 형성하는 러프니스를 포함할 수 있다. 러프니스는 랜덤한 크기로 불규칙하게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 러프니스는 평탄하지 않는 상면으로서, 텍스쳐(texture) 패턴, 요철 패턴, 평탄하지 않는 패턴(uneven pattern) 중 적어도 하나를 포함할 수 있다.
러프니스는 측 단면이 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 바람직하게 뿔 형상을 포함한다.
한편, 광추출구조(284)는 PEC(photo electro chemical) 등의 방법으로 형성될 수 있으며, 이에 한정하지 아니한다. 광추출구조(284)가 투광성 전극층(미도시)의 또는 제1 반도체층(220)의 상부면에 형성됨에 따라서 활성층(230)으로부터 생성된 빛이 투광성 전극층(미도시), 또는 제1 반도체층(220)의 상부면으로부터 전반사되어 재흡수되거나 산란되는 것이 방지될 수 있으므로, 발광소자(200)의 광 추출 효율의 향상에 기여할 수 있다.
발광 구조물(260)의 측면 및 상부 영역에는 패시베이션(290)이 형성될 수 있으며, 패시베이션(290)은 절연성 재질로 형성될 수 있다.
다시 도 3 및 도 4를 참조하면, 예를 들면, 누설전류 차단층(240)은 AlGaN을 포함하여 압축 스트레스(compressive stress)를 가지는 복수의 제1층(241)과, GaN을 포함하여 인장 스트레스(tensile stress)를 가지는 복수의 제2층(243)이 서로 교번적으로 반복 적층되어 형성될 수 있다.
구체적으로, 누설전류 차단층(240)은 4개 내지 16개의 제1층(241)과 4개 내지 16개의 제2층(243)이 반복 적층되는 구조를 가질 수 있다. 다만, 제1층(241)과 제2층(243)의 개수는 이에 한정되는 것은 아니고 다양한 개수를 가질 수 있다.
Si 기판을 사용하는 경우, 제1 반도체층(220)(질화갈륨(GaN))과의 큰 격자상수 및 열팽창계수차로 인해 크랙이 발생하는 등 에피 성장이 어렵다는 단점을 가지고 있다. 또한, 제1 반도체층(220)의 두께가 두꺼워지면 박막 내 인장응력이 점점 증가하게 임계두께 이상으로 되면 결함이 발생하여 특히 역전류 특성에 불리하게 작용한다. 특히 제1 반도체층(220)의 활성층(230)에 인접한 부위에 결함이 발생하면 발광하는 활성층(230)으로 연결되며 활성층의 미세 결함 또한 역전류 특성을 좋지 않게 하는 주된 원인으로 작용한다.
따라서, 실시예는 압축 스트레스를 가지는 제1층(241)과, 인장 스트레스를 가지는 제2층(243)을 통해서 활성층(230)의 결함을 방지할 수 있고, 역전류(Vr) 특성을 개선할 수 있는 효과를 가진다.
누설전류 차단층(240)의 두께는 500nm 내지 2000nm 를 가질 수 있다. 누설전류 차단층(240)이 2000nm 보다 두꺼운 경우 저항이 커져서 발광소자의 효율이 저하되는 문제점이 잇고, 누설전류 차단층(240)의 500nm 보다 얇은 경우 제1 반도체층(220)과 활성층(230) 사이의 스트레스를 해소할 수 없는 문제점이 있기 때문이다.
누설전류 차단층(240)은 제1 반도체층(220) 내에서 활성층(230)에 인접하여 배치될 수 있다.
예를 들면, 누설전류 차단층(240)은 활성층(230)과 접하게 배치될 수 있다. 또한, 누설전류 차단층(240)은 활성층(230)에서 1 ㎛ 범위 이내의 제1 반도체층(220) 내에 배치될 수도 있다. 여기서, 활성층(230)에서 1 ㎛ 범위는 활성층(230)과 제1 반도체층(220)의 계면에서 누설전류 차단층(240)의 중심부 까지 거리를 의미할 것이다.
누설전류 차단층(240)이 활성층(230)에 인접하여 배치되어서, 제1 반도체층(220)에서 발생된 인장 스트레스를 활성층(230)에 전달하지 않고 효과적으로 차단할 수 있다.
제1층(241)은 AlGaN을 포함하여 압축 스트레스(compressive stress)를 가질 수 있다. 제1층(241)은 Si 기판에 GaN 계열의 제1 반도체층(220)을 성장시키는 경우, 제1 반도체층(220)내에 발생되는 인장응력을 감소시키게 된다.
제1층(241)의 두께는 1nm 내지 50nm 인 것이 보통이다. 제1층(241)의 두께가 50nm 보다 두꺼운 경우, 제1 반도체층(220) 과의 전체적인 응력 차이 때문에 크랙 발생 또한 저항 성분이 커져 전압이 증가하고 소자 품질이 저하되고, 제1층(241)의 두께가 1nm 보다 얇은 경우, 제1층(241)의 기능 자체가 나타나지 않기 때문이다.
제1층(241)은 언도프(Undoped)될 수 있고, 제1 반도체층(220)과 동일한 도펀트에 의해 도핑 될 수도 있다.
제1층(241)이 n형 도펀트로 도핑되는 경우, Si로 도핑되는 것이 바람직하다. 제1층(241)의 Si 도핑농도는 1E17/cm3 내지 1E20/cm3 일 수 있다.
바람직하게는, 제1층(241) 들의 도핑농도는, 누설전류 차단층(240) 내에서 활성층(230)에 인접할 수록 클 수 있다. 즉, 복수의 제1층(241) 들의 도핑농도는 제1 반도체층(220)에서 활성층(230)으로 진행할 수록 점진적으로 증가할 수 있다.
제1 반도체층(220)과 활성층(230) 사이의 도핑농도에 차이가 있는데, 누설전류 차단층(240)이 도핑농도를 급격하게 변화시키지 않고, 점진적으로 변화시키므로 인해, 활성층(230)의 품질을 개선할 수 있다.
제1층(241)이 AlGaN을 포함하면, AlGaN층은 Al원소의 크기가 작기 때문에 더 치밀한 에피 구조를 만들고, 이러한 에피 구조는 결함을 활성층(230) 성장 전 막아줄 수 있다. 결과적으로, 활성층(230) 품질과도 직결되어 활성층(230)의 결함밀도를 최소화하여 내부양자효율 및 발광소자의 효율을 증대시킬 수 있다.
바람직하게는, 제1층(241)의 Al 조성은 0.1 % 내지 30% 일 수 있다. 제1층(241)의 Al 조성 0.1 % 보다 작은 경우, 압축 스트레스를 형성할 수 없고, 제1층(241)의 Al 조성이 30% 보다 큰 경우, 밴드 갭 에너지가 커져서 발과소자의 효율이 저하되는 문제점이 있기 때문이다.
제1층(241) 들의 Al 조성은 누설전류 차단층(240) 내에서 활성층(230)에 인접할 수록 작을 수 있다. 복수의 제1층(241) 들의 Al 조성은 제1 반도체층(220)에서 활성층(230)으로 진행할수록 작아질 수 있다.
격자가 작은 AlGaN과 격자가 큰 활성층(230) 과의 급격간 격자의 차이를 줄이기 위함이다.
복수의 제2층(243)은 GaN을 포함하여 인장 스트레스(tensile stress)를 가질 수 있다. 복수의 제2층(243)은 제1층(241) 들 사이에 배치되어서, 제1층(241)에서 발생되는 압축 스트레스를 완화하고, 제1층(241)에서 증가된 저항성분을 줄이게 된다.
제2층(243)은 제1 반도체층(220)과 동일한 도펀트에 의해 도핑 될 수도 있다. 제2층(243)이 n형 도펀트로 도핑되는 경우, Si로 도핑되는 것이 바람직하다. 제2층(243)의 Si 도핑농도는 1E17/cm3 내지 1E20/cm3 일 수 있다.
제2층(243)의 두께는 1nm 내지 50nm 인 것이 보통이다. 제2층(243)의 두께가 50nm 보다 두꺼운 경우, 인장 응력이 커져서 제1 반도체층(220)과 활성층(230)의 품질이 저하되고, 제2층(243)의 두께가 1nm 보다 얇은 경우, 제2층(243)의 기능 자체가 나타나지 않고, 제1층(241)의 저항성분이 너무 커져서 발광소자의 품질을 저하하기 때문이다.
누설전류 차단층(240)은 발광구조물(160)에서 발생하는 스트레인(strain)을 완화하도록 초 격자(supper lattice) 구조를 가질 수 있다.
즉, 누설전류 차단층(240)은 물질간에 서로 다른 격자 상수(lattice constant)로 인해 제1 반도체층(220)과 활성층(230) 사이에서 발생하는 스트레인을 완화시킨다.
도 5은 실시예에 따른 발광소자를 포함하는 발광소자패키지의 단면을 도시한 단면도이다.
도 5을 참조하면, 실시예에 따른 발광소자패키지(300)는 캐비티가 형성된 몸체(310), 몸체(310)의 캐비티에 실장된 광원부(320) 및 캐비티에 충진되는 봉지재(350)를 포함할 수 있다.
몸체(310)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board), 세라믹 중 적어도 하나로 형성될 수 있다. 몸체(310)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다.
광원부(320)는 몸체(310)의 바닥면에 실장되며, 일 예로 광원부(320)는 도 1 내지 도 5에서 도시하고 설명한 발광소자 중 어느 하나일 수 있다. 발광소자는 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 유색 발광 소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광 소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광 소자는 한 개 이상 실장될 수 있다.
몸체(310)는 제1 전극(330) 및 제2 전극(340)을 포함할 수 있다. 제1 전극(330) 및 제2 전극(340)은 광원부(320)와 전기적으로 연결되어 광원부(320)에 전원을 공급할 수 있다.
또한, 제1 전극(330) 및 제2 전극(340)은 서로 전기적으로 분리되며, 광원부(320)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있고, 또한 광원부(320)에서 발생된 열을 외부로 배출시킬 수 있다.
도 5에는 제1 전극(330)과 제2 전극(340) 모두가 와이어(360)에 의해 광원부(320)와 본딩된 것을 도시하나, 이에 한정하지 않으며, 특히 수직형 발광소자의 경우는 제1 전극(330) 및 제2 전극(340) 중 어느 하나가 와이어(360)에 의해 광원부(320)와 본딩될 수 있으며, 플립칩 방식에 의해 와이어(360) 없이 광원부(320)와 전기적으로 연결될 수도 있다.
이러한 제1 전극(330) 및 제2 전극(340)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 전극(330) 및 제2 전극(340)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
봉지재(350)는 캐비티에 충진될 수 있으며, 형광체(미도시)를 포함할 수 있다. 봉지재(350)는 투명한 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다.
형광체(미도시)는 광원부(320)에서 방출되는 광의 파장에 따라 종류가 선택되어 발광소자패키지(300)가 백색광을 구현하도록 할 수 있다.
봉지재(350)에 포함되어 있는 형광체(미도시)는 광원부(320)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다.
즉, 형광체(미도시)는 광원부(320)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 광원부(320)가 청색 발광 다이오드이고 형광체(미도시)가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자패키지(300)는 백색 빛을 제공할 수 있다.
실시예에 따른 발광 소자는 조명 장치에 적용될 수 있다. 상기 조명 시스템은 복수의 발광 소자가 어레이된 구조를 포함하며, 도 6 및 도 7에 도시된 표시 장치, 도 8에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 6는 실시 예에 따른 발광 소자를 갖는 표시 장치의 분해 사시도이다.
도 6를 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 광원 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 광원 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethylmethacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthalate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphtha late) 수지 중 하나를 포함할 수 있다.
상기 광원 모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 광원 모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 광원 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 발광 소자(1035)를 포함하며, 상기 발광 소자(1035)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다.
상기 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(1035)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.
그리고, 상기 복수의 발광 소자(1035)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(1035)는 상기 도광판(1041)의 일측 면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 광원 모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 광원 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 7는 실시 예에 따른 발광 소자를 갖는 표시 장치를 나타낸 도면이다.
도 7를 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자(1124)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 기판(1120)과 상기 발광 소자(1124)는 광원 모듈(1160)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 광원 모듈(1160), 광학 부재(1154)는 라이트유닛(1150)으로 정의될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다. 상기의 광원 모듈(1160)은 기판(1120) 및 상기 기판(1120) 위에 배열된 복수의 발광 소자(1124)를 포함한다.
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(polymethyl methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 광원 모듈(1160) 위에 배치되며, 상기 광원 모듈(1160)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 8은 실시 예에 따른 발광소자를 갖는 조명장치의 분해 사시도이다.
도 8을 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 발광소자(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 발광소자(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 발광소자(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 구비할 수 있다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 돌출부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 돌출부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 돌출부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 돌출부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 돌출부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 기판;
    상기 기판 상에 배치되고, 누설전류 차단층을 포함하는 제1 반도체층;
    상기 제1 반도체층 상에 배치되는 활성층; 및
    상기 활성층 상에 배치되는 제2 반도체층을 포함하는 발광구조물을 포함하고,
    상기 누설전류 차단층은,
    상기 활성층에 인접하여 배치되고,
    AlGaN을 포함하여 압축 스트레스(compressive stress)를 가지는 복수의 제1층과, GaN을 포함하여 인장 스트레스(tensile stress)를 가지는 복수의 제2층이 서로 교번적으로 반복 적층되며,
    상기 기판은 Si를 포함하는 것을 특징으로 하는 발광소자.
  2. 제1항에 있어서,
    상기 누설전류 차단층은 상기 활성층에서 1 ㎛ 범위 이내에 배치되는 발광소자.
  3. 제2항에 있어서,
    상기 제1층은,
    Si로 도핑되고, 그 도핑농도는 1E17/cm3 내지 1E20/cm3 인 발광소자.
  4. 제3항에 있어서,
    상기 제2층은,
    Si 로 도핑되고, 그 도핑농도는 1E17/cm3~1E20/cm3 인 발광소자.
  5. 제2항에 있어서,
    상기 제1층은 언도프(Undoped)된 층인 발광소자.
  6. 제4항에 있어서,
    상기 제1층 들의 도핑농도는,
    상기 활성층에 인접할 수록 큰 것을 특징으로 하는 발광소자.
  7. 제6항에 있어서,
    상기 제1층의 Al 조성은 0.1 % 내지 30% 인 발광소자.
  8. 제7항에 있어서,
    상기 제1층 들의 Al 조성은,
    상기 활성층에 인접할 수록 작은 것을 특징으로 하는 발광소자.
  9. 제8항에 있어서,
    상기 활성층과 상기 제2반도체층 사이에는 상기 활성층 보다 큰 밴드갭 에너지를 가지는 전자 차단층을 더 포함하는 발광소자.
  10. 제9항에 있어서,
    상기 활성층은,
    적어도 우물층과;
    상기 우물층 보다 큰 밴드갭 에너지를 가지는 장벽층을 포함하는 발광소자.
  11. 제10항에 있어서,
    상기 제2반도체층 상에는 상기 제2반도체층에 전류를 균일하게 확산시키는 투광성 전극층을 더 포함하는 발광소자.
  12. 제8항에 있어서,
    상기 제1층의 두께는 1nm 내지 50nm 인 발광소자.
  13. 제12항에 있어서,
    상기 제2층이 두께는 1nm 내지 50nm 인 발광소자.
  14. 제13항에 있어서,
    상기 누설전류 차단층은 초 격자(supper lattice) 구조를 갖는 발광소자.
  15. 제13항에 있어서,
    상기 기판과 상기 제1반도체층 사이에는 버퍼층이 더 포함되는 발광소자.
  16. 제14항에 있어서,
    상기 누설전류 차단층의 두께는 500nm 내지 2000nm 인 발광소자.
  17. 제14항에 있어서,
    상기 제1반도체층은 n형 도펀트에 의해 도핑되고, 상기 제2반도체층은 p형 도펀트에 의해 도핑되는 발광소자.
  18. 제1항 내지 제17항 중 어느 한 항의 발광소자를 포함하는 발광소자 패키지.
  19. 제1항 내지 제17항 중 어느 한 항의 발광소자를 포함하는 조명 장치.
  20. 제1항 내지 제17항 중 어느 한 항의 발광소자를 포함하는 표시장치.
KR1020130093253A 2013-08-06 2013-08-06 발광소자 KR20150017241A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130093253A KR20150017241A (ko) 2013-08-06 2013-08-06 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130093253A KR20150017241A (ko) 2013-08-06 2013-08-06 발광소자

Publications (1)

Publication Number Publication Date
KR20150017241A true KR20150017241A (ko) 2015-02-16

Family

ID=53046193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130093253A KR20150017241A (ko) 2013-08-06 2013-08-06 발광소자

Country Status (1)

Country Link
KR (1) KR20150017241A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111819702A (zh) * 2019-11-26 2020-10-23 天津三安光电有限公司 一种红外发光二极管
CN114361308A (zh) * 2021-12-28 2022-04-15 芜湖启迪半导体有限公司 一种具有双电子阻挡层的深紫外发光器件及其制备方法
CN117954544A (zh) * 2024-03-26 2024-04-30 苏州紫灿科技有限公司 一种可抗esd的深紫外发光二极管

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111819702A (zh) * 2019-11-26 2020-10-23 天津三安光电有限公司 一种红外发光二极管
CN111819702B (zh) * 2019-11-26 2024-04-09 天津三安光电有限公司 一种红外发光二极管
CN114361308A (zh) * 2021-12-28 2022-04-15 芜湖启迪半导体有限公司 一种具有双电子阻挡层的深紫外发光器件及其制备方法
CN117954544A (zh) * 2024-03-26 2024-04-30 苏州紫灿科技有限公司 一种可抗esd的深紫外发光二极管

Similar Documents

Publication Publication Date Title
EP2858127B1 (en) Light emitting diode
KR20130067821A (ko) 발광소자
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
JP6039590B2 (ja) 発光素子
KR20140097898A (ko) 발광소자
US8350274B2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting unit
US8173469B2 (en) Fabrication method of light emitting device
KR20150017241A (ko) 발광소자
KR102019849B1 (ko) 발광소자
KR20130009040A (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR20150032115A (ko) 발광소자
KR102119851B1 (ko) 발광소자
KR101860318B1 (ko) 발광 소자
KR20150068174A (ko) 발광소자
KR102218719B1 (ko) 발광소자
KR20140099687A (ko) 발광소자
KR20150028081A (ko) 발광소자
KR20150062530A (ko) 발광소자
KR102187474B1 (ko) 발광소자
KR20130005589A (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
KR102019835B1 (ko) 발광소자
KR102131334B1 (ko) 발광소자
KR102251120B1 (ko) 발광소자
KR102163949B1 (ko) 발광소자
KR102019751B1 (ko) 발광소자

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination