Nothing Special   »   [go: up one dir, main page]

KR20180051848A - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR20180051848A
KR20180051848A KR1020160148695A KR20160148695A KR20180051848A KR 20180051848 A KR20180051848 A KR 20180051848A KR 1020160148695 A KR1020160148695 A KR 1020160148695A KR 20160148695 A KR20160148695 A KR 20160148695A KR 20180051848 A KR20180051848 A KR 20180051848A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting layer
light
wavelength band
Prior art date
Application number
KR1020160148695A
Other languages
English (en)
Inventor
박찬근
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160148695A priority Critical patent/KR20180051848A/ko
Publication of KR20180051848A publication Critical patent/KR20180051848A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지 및 조명장치에 관한 것이다.
실시 예에 따른 반도체 소자는, 제1 도전형 반도체층, 제2 도전형 반도체층; 및 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 발광층을 포함할 수 있다. 발광층은 제1 도전형 반도체층에 가까이 배치된 제1 발광층과 제2 도전형 반도체층에 가까이 배치된 제2 발광층을 포함할 수 있다. 제2 발광층은 장벽층과 우물층을 포함하고, 제1 도전형 반도체층으로부터 제공되는 제1 캐리어와 제2 도전형 반도체층으로부터 제공되는 제2 캐리어의 결합에 대응되는 제2 파장 대역의 빛을 생성할 수 있다. 제1 발광층은 제2 발광층에서 생성된 제2 파장 대역의 빛을 제공 받고, 제2 파장 대역에 비해 더 긴 제1 파장 대역의 빛을 발광할 수 있다. 실시 예에 따른 반도체 소자에 의하면, 반도체 소자에서 외부로 방출되는 빛의 주 파장 대역은 제1 파장 대역에 속할 수 있다.

Description

반도체 소자 {SEMICONDUCTOR DEVICE}
실시 예는 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지 및 조명장치에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
발광소자(Light Emitting Device)는 예로서 주기율표상에서 3족-5족 원소 또는 2족-6족 원소를 이용하여 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로 제공될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 파장 구현이 가능하다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭 넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자, 적색(RED) 발광소자 등은 상용화되어 널리 사용되고 있다.
예를 들어, 자외선 발광소자의 경우, 200nm~400nm의 파장대에 분포되어 있는 빛을 발생하는 발광 다이오드로서, 상기 파장대에서, 단파장의 경우, 살균, 정화 등에 사용되며, 장파장의 경우 노광기 또는 경화기 등에 사용될 수 있다.
자외선은 파장이 긴 순서대로 UV-A(315nm~400nm), UV-B(280nm~315nm), UV-C (200nm~280nm) 세 가지로 나뉠 수 있다. UV-A(315nm~400nm) 영역은 산업용 UV 경화, 인쇄 잉크 경화, 노광기, 위폐 감별, 광촉매 살균, 특수조명(수족관/농업용 등) 등의 다양한 분야에 응용되고 있고, UV-B(280nm~315nm) 영역은 의료용으로 사용되며, UV-C(200nm~280nm) 영역은 공기 정화, 정수, 살균 제품 등에 적용되고 있다.
한편, 반도체 소자는 활성층을 구성하는 화합물 반도체의 조성비 변화에 따라 반도체 소자에서 생성되는 빛의 파장 대역이 달라질 수 있다. 그런데, 양질의 반도체 소자를 성장시키기 위해서는 화합물 반도체의 조성비 변화에 따라 적절한 공정 조건을 설정하여야 하는 어려움이 있다. 예컨대, 조성 A의 활성층(파장 대역 a의 빛 생성)을 포함하는 양질의 반도체 소자를 구현할 수 있는 성장 조건과 조성 B의 활성층(파장 대역 b의 빛 생성)을 포함하는 양질의 반도체 소자를 구현할 수 있는 성장 조건이 다를 수 있다는 것이다.
이와 같이, 요청되는 파장 대역의 빛을 방출하는 반도체 소자를 구현하기 위해서는, 해당 파장 대역에 대응되는 밴드 갭 에너지를 갖는 활성층에 대한 화합물 반도체 조성이 선택되고, 그 화합물 반도체 조성에 맞는 성장 조건을 새롭게 설정하여야 하는 어려움이 있다. 이때, 양질의 반도체 소자를 구현하기 위해서는 상기 활성층의 성장 조건뿐만 아니라, 활성층과 함께 발광구조층을 이루는 n형 반도체층 및 p형 반도체층의 성장 조건도 새롭게 설정되어야 하는 어려움이 있다. 또한, 양질의 발광구조층을 형성하기 위해서는 발광구조층의 격자 상수에 유사한 적절한 성장 기판이 선택되어야 한다. 그리고, 양질의 발광구조층을 성장시키기 위하여, 성장 기판 위에 예비적으로 먼저 형성될 다양한 구조를 갖는 버퍼층의 선택 및 성장 조건이 설정되어야 한다.
따라서, 새로운 파장 대역의 빛을 방출하는 반도체 소자를 제조하기 위해서는, 해당 파장 대역에 맞는 화합물 반도체 조성 및 양질의 발광구조층을 형성할 수 있는 공정 조건을 찾는데 시간이 많이 소요되며 비용도 많이 발생되는 문제점이 있다.
실시 예는 좋은 내부 양자 효율 특성을 나타내는 발광층을 이용하여 소정 파장 대역의 빛을 생성하고, 발광층에서 생성된 빛의 흡수 및 재방출을 통해 상기 소정 파장에 비해 더 긴 파장 대역의 빛을 용이하고 효율적으로 제공할 수 있는 반도체 소자 및 반도체 소자 제조방법을 제공할 수 있다.
실시 예에 따른 반도체 소자는, 제1 도전형 반도체층; 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 발광층; 을 포함하고, 상기 발광층은 상기 제1 도전형 반도체층에 가까이 배치된 제1 발광층과 상기 제2 도전형 반도체층에 가까이 배치된 제2 발광층을 포함하고, 상기 제2 발광층은 장벽층과 우물층을 포함하고, 상기 제1 도전형 반도체층으로부터 제공되는 제1 캐리어와 상기 제2 도전형 반도체층으로부터 제공되는 제2 캐리어의 결합에 대응되는 제2 파장 대역의 빛을 생성하고, 상기 제1 발광층은 상기 제2 발광층에서 생성된 상기 제2 파장 대역의 빛을 제공 받고, 상기 제2 파장 대역에 비해 더 긴 제1 파장 대역의 빛을 발광할 수 있다.
실시 예에 따른 반도체 소자에 의하면, 상기 반도체 소자에서 외부로 방출되는 빛의 주 파장 대역은 상기 제1 파장 대역에 속할 수 있다.
실시 예에 따른 반도체 소자에 의하면, 상기 제1 발광층은 제1 밴드갭 에너지를 갖는 복수의 제1층과 상기 제1 밴드갭 에너지에 비해 더 작은 제2 밴드갭 에너지를 갖는 복수의 제2층을 포함하고, 상기 제1층과 상기 제2층은 서로 교대로 적층되며, 상기 제2 밴드갭 에너지는 상기 제2 발광층의 우물층의 밴드갭 에너지에 비해 작을 수 있다.
실시 예에 따른 반도체 소자에 의하면, 상기 제1 발광층의 상기 제1층은 AlGaN 반도체층이고, 상기 제1 발광층의 상기 제2층은 GaN 반도체층이고, 상기 제2 발광층의 상기 장벽층은 AlGaN 반도체층이고, 상기 제2 발광층의 상기 우물층은 AlGaN 반도체층일 수 있다.
실시 예에 따른 반도체 소자에 의하면, 상기 제1 발광층의 상기 제1 파장 대역은 335 나노미터 내지 345 나노미터이고, 상기 제2 발광층의 상기 제2 파장 대역은 315 나노미터 내지 325 나노미터일 수 있다.
실시 예에 따른 반도체 소자에 의하면, 상기 제1 발광층의 상기 제1층은 1 나노미터 내지 2.5 나노미터의 두께로 제공되고, 상기 제1 발광층의 상기 제2층은 1 나노미터 내지 2.5 나노미터의 두께로 제공될 수 있다.
실시 예에 따른 반도체 소자에 의하면, 상기 제1 발광층의 터널링 효과에 의한 상기 제2층의 유효 밴드갭 에너지(effective bandgap energy)는 상기 제2층의 상기 제2 밴드갭 에너지에 비해 크고 상기 제2 발광층의 우물층의 밴드갭 에너지에 비해 작을 수 있다.
실시 예에 따른 반도체 소자에 의하면, 상기 제1 발광층의 상기 제1층은 20% 내지 30%의 Al 조성을 포함하고, 상기 제2 발광층의 상기 장벽층은 20% 내지 30%의 Al 조성을 포함하고, 상기 제2 발광층의 상기 우물층은 10% 내지 20%의 Al 조성을 포함할 수 있다.
실시 예에 따른 반도체 소자에 의하면, 상기 제1 발광층의 상기 제1층은 제1 도전형 도펀트를 포함할 수 있다.
실시 예에 따른 반도체 소자에 의하면, 상기 제1 발광층은 상기 제1층과 상기 제2층이 적층된 구조를 하나의 쌍으로 하여, 20쌍 내지 40쌍으로 제공될 수 있다.
실시 예에 따른 반도체 소자에 의하면, 상기 제1 발광층은 상기 제1층과 상기 제2층이 적층된 구조를 하나의 쌍으로 하는 복수의 쌍을 포함하고 100 나노미터 내지 130 나노미터의 두께로 제공될 수 있다.
실시 예에 따른 반도체 소자는, 제1 도전형 반도체층; 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 발광층; 을 포함하고, 상기 발광층은 상기 제1 도전형 반도체층에 가까이 배치된 제1 발광층과 상기 제2 도전형 반도체층에 가까이 배치된 제2 발광층을 포함하고, 상기 제1 발광층은 제1 밴드갭 에너지를 갖는 복수의 제1층과 상기 제1 밴드갭 에너지에 비해 더 작은 제2 밴드갭 에너지를 갖는 복수의 제2층을 포함하고, 상기 제1 발광층은 상기 제1층과 상기 제2층이 적층된 구조를 하나의 쌍으로 하여 복수의 쌍으로 제공되고, 상기 제1 발광층의 상기 제1층은 20% 내지 30%의 Al 조성을 포함하는 AlGaN 반도체층이고, 상기 제1 발광층의 상기 제2층은 0% 내지 3%의 Al 조성을 포함 AlGaN 반도체층이고, 상기 제2 발광층은 장벽층과 우물층을 포함하고, 상기 제2 발광층의 상기 장벽층은 20% 내지 30%의 Al 조성을 포함하는 AlGaN 반도체층이고, 상기 제2 발광층의 상기 우물층은 10% 내지 20%의 Al 조성을 포함 AlGaN 반도체층이고, 상기 제1 발광층의 상기 제1층은 1 나노미터 내지 2.5 나노미터의 두께로 제공되고, 상기 제1 발광층의 상기 제2층은 1 나노미터 내지 2.5 나노미터의 두께로 제공되며, 상기 제1 발광층의 터널링 효과에 의한 상기 제2층의 유효 밴드갭 에너지(effective bandgap energy)는 상기 제2층의 상기 제2 밴드갭 에너지에 비해 크고 상기 제2 발광층의 우물층의 밴드갭 에너지에 비해 작을 수 있다.
실시 예에 따른 반도체 소자 및 반도체 소자 제조방법에 의하면, 좋은 내부 양자 효율 특성을 나타내는 제2 발광층을 이용하여 제2 파장 대역의 빛을 생성하고, 제2 파장 대역의 빛을 흡수하여 제1 파장 대역의 빛을 재 방출할 수 있는 제1 발광층을 함께 제공함으로써, 실제 필요로 하는 제1 파장 대역의 빛을 효과적으로 공급할 수 있는 장점이 있다.
실시 예에 따른 반도체 소자 및 반도체 소자 제조방법에 의하면, 소정 파장 대역의 빛을 생성하는 발광층과, 발광층에서 생성된 빛을 제공 받고 파장 변환시켜 방출하는 파장 변환 반도체층을 포함함으로써, 파장 변환 반도체층을 통하여 요청되는 파장 대역의 빛을 용이하고 효율적으로 제공할 수 있는 장점이 있다.
도 1은 실시 예에 따른 반도체 소자의 밴드갭 에너지를 나타낸 도면이다.
도 2는 실시 예에 따른 반도체 소자의 광출력 특성을 나타낸 도면이다.
도 3은 실시 예에 따른 반도체 소자의 파장 특성을 나타낸 도면이다.
도 4는 실시 예에 따른 반도체 소자의 평면 투영도이다.
도 5는 실시 예에 따른 반도체 소자의 단면도이다.
도 6은 실시 예에 따른 반도체 소자의 부분 확대 단면도이다.
도 7 내지 도 16은 실시 예에 따른 반도체 소자 제조방법을 나타낸 공정 단면도이다.
도 17은 실시 예에 따른 반도체 소자 패키지의 단면도이다.
도 18은 실시 예에 따른 조명 장치의 분해 사시도이다.
이하 실시 예를 첨부된 도면을 참조하여 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명하나 실시 예가 이에 한정되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자를 포함하는 조명 장치에 대해 상세히 설명하도록 한다.
먼저, 도 1을 참조하여 본 발명의 실시 예에 따른 반도체 소자를 설명하기로 한다. 도 1은 실시 예에 따른 반도체 소자의 밴드갭 에너지를 나타낸 도면이다.
실시 예에 따른 반도체 소자는, 도 1에 도시된 바와 같이, 발광구조층을 포함할 수 있다. 상기 발광구조층은 제1 도전형 반도체층(112), 제1 발광층(114), 제2 발광층(116), 제2 도전형 반도체층(118)을 포함할 수 있다. 실시 예에 따른 발광구조층은 상기 제1 도전형 반도체층(112)과 상기 제2 도전형 반도체층(118) 사이에 배치된 발광층을 포함할 수 있다. 상기 발광층은 상기 제1 발광층(114)과 상기 제2 발광층(116)을 포함할 수 있다. 상기 제1 발광층(114)은 상기 제1 도전형 반도체층(112)에 가깝게 배치될 수 있다. 상기 제2 발광층(116)은 상기 제2 도전형 반도체층(118)에 가깝게 배치될 수 있다.
예로서, 상기 제1 도전형 반도체층(112)은 n형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(118)은 p형 반도체층으로 제공될 수 있다. 상기 제2 발광층(116)은 상기 제1 도전형 반도체층(112)과 상기 제2 도전형 반도체층(118) 사이에 배치될 수 있다. 상기 제1 발광층(114)은 상기 제1 도전형 반도체층(112)과 상기 제2 발광층(116) 사이에 제공될 수 있다.
상기 발광구조층은 상기 제1 발광층(114)과 상기 제2 발광층(116)을 구성하는 물질에 따라 발광되는 빛의 파장 대역이 변화될 수 있다. 또한, 상기 제1 발광층(114)과 상기 제2 발광층(116)을 구성하는 물질에 따라 상기 제1 도전형 반도체층(112)과 상기 제2 도전형 반도체층(118)을 구성하는 물질의 선택이 변화될 수 있다. 상기 발광구조층은 화합물 반도체로 구현될 수 있다. 상기 발광구조층은 예로서 2족-6족 또는 3족-5족 화합물 반도체로 구현될 수 있다. 예로서, 상기 발광구조층은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 비소(As), 질소(N)로부터 선택된 적어도 두 개 이상의 원소를 포함하여 구현될 수 있다.
상기 제2 발광층(116)은 상기 제1 도전형 반도체층(112)으로부터 제공되는 제1 캐리어(예컨대, 전자)와 상기 제2 도전형 반도체층(118)으로부터 제공되는 제2 캐리어(예컨대, 정공)의 결합(recombination)에 대응되는 제2 파장 대역의 빛을 생성할 수 있다. 상기 제2 발광층(116)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나 이상으로 제공될 수 있다. 상기 제2 발광층(116)은 화합물 반도체로 제공될 수 있다. 상기 제2 발광층(116)은 예로서 2족-6족 또는 3족-5족 화합물 반도체로 제공될 수 있다.
상기 제2 발광층(116)에서 자외선 파장 대역, 청색 파장 대역 또는 녹색 파장 대역의 빛이 생성되는 경우, 상기 제2 발광층(116)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 제2 발광층(116)은 예를 들어 InAlGaN, InAlN, InGaN, AlGaN, GaN 등에서 선택될 수 있다. 상기 제2 발광층(116)이 다중 우물 구조로 제공된 경우, 상기 제2 발광층(116)은 복수의 장벽층(116a)과 복수의 우물층(116b)이 적층되어 제공될 수 있다.
또한, 상기 제2 발광층(116)에서 적색 파장 대역, 적외선 파장 대역의 빛이 생성되는 경우, 상기 제2 발광층(116)은 예로서 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 제2 발광층(116)은 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 상기 제2 발광층(116)이 다중 우물 구조로 제공된 경우, 상기 제2 발광층(116)은 복수의 장벽층(116a)과 복수의 우물층(116b)이 적층되어 제공될 수 있다.
상기 제1 도전형 반도체층(112)은 화합물 반도체로 제공될 수 있다. 상기 제1 도전형 반도체층(112)은 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예컨대, 상기 제2 발광층(116)에서 자외선 파장 대역, 청색 파장 대역 또는 녹색 파장 대역의 빛이 생성되는 경우, 상기 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 또한, 상기 제2 발광층(116)에서 적색 파장 대역, 적외선 파장 대역의 빛이 생성되는 경우, 상기 제1 도전형 반도체층(112)은 (AlxGa1 -x)yIn1 -yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수도 있다. 상기 제1 도전형 반도체층(112)은 상기 조성식에서 y는 0.5의 값을 갖고, x는 0.5 내지 0.8의 값을 가질 수도 있다. 상기 제1 도전형 반도체층(112)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
상기 제2 도전형 반도체층(118)은 화합물 반도체로 제공될 수 있다. 상기 제2 도전형 반도체층(118)은 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예컨대, 상기 제2 발광층(116)에서 자외선 파장 대역, 청색 파장 대역 또는 녹색 파장 대역의 빛이 생성되는 경우, 상기 제2 도전형 반도체층(118)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 또한, 상기 제2 발광층(116)에서 적색 파장 대역, 적외선 파장 대역의 빛이 생성되는 경우, 상기 제2 도전형 반도체층(118)은 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 제2 도전형 반도체층(118)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
실시 예에 따른 반도체 소자는 상기 제1 발광층(114)을 포함할 수 있다. 상기 제1 발광층(114)은 제1층(114a)과 제2층(114b)을 포함할 수 있다. 예로서, 상기 제1층(114a)은 제1 밴드갭 에너지를 갖는 복수의 층으로 제공될 수 있다. 상기 제2층(114b)은 제2 밴드갭 에너지를 갖는 복수의 층으로 제공될 수 있다. 상기 제2 밴드갭 에너지는 상기 제1 밴드갭 에너지에 비해 작게 제공될 수 있다.
상기 복수의 제1층(114a)과 상기 복수의 제2층(114b)은 서로 교대로 적층되어 복수의 쌍으로 제공될 수 있다. 상기 제1 발광층(114)이 이와 같은 구조로 제공되는 경우, 상기 제1층(114a)은 일종의 장벽층의 기능을 수행할 수 있고, 상기 제2층(114b)은 일종의 우물층의 기능을 수행할 수 있다.
상기 제1 발광층(114)의 제2층(114b)의 제2 밴드갭 에너지는 상기 제2 발광층(116)의 우물층(116b)의 밴드갭 에너지에 비해 작게 제공될 수 있다. 이에 따라, 상기 제2 발광층(116)에서 생성된 빛이 상기 제1 발광층(114)에서 흡수될 수 있다.
실시 예에 의하면, 상기 제1 발광층(114)은 상기 제2 발광층(116)에서 생성된 상기 제2 파장 대역의 빛을 제공 받고, 상기 제2 파장 대역에 비해 더 긴 제1 파장 대역의 빛을 발광할 수 있다. 상기 제1 발광층(114)에서 발광된 제1 파장 대역의 빛은 반도체 소자의 외부로 제공될 수 있다. 이에 따라, 실시 예에 따른 반도체 소자에서 외부로 방출되는 빛의 주 파장 대역은 상기 제1 발광층(114)으로부터 제공되는 상기 제1 파장 대역에 속할 수 있게 된다.
상기 제2 도전형 반도체층(118)으로부터 제공되는 제2 캐리어(예컨대, 정공)는 유효 질량이 무거워서 이동성(mobility)이 느리다. 한편, 상기 제1 도전형 반도체층(112)으로부터 제공되는 제1 캐리어(예컨대, 전자)는 유효 질량이 가벼우므로 이동성(mobility)이 상대적으로 좋다. 이에 따라, 상기 제2 도전형 반도체층(118)으로부터 제공되는 제2 캐리어는 대부분 상기 제2 발광층(116)까지 이동된 상태에서 제1 캐리어(예컨대, 전자)와 재결합(recombination)될 수 있다. 이때, 상기 제1 도전형 반도체층(112)으로부터 제공되는 제1 캐리어(예컨대, 전자)는 이동도가 높으므로 상기 제1 발광층(114)과 상기 제2 발광층(116)에 분포될 수 있다.
실시 예에 의하면, 상기 제1 도전형 반도체층(112)과 상기 제2 도전형 반도체층(118)에 전원이 제공되는 경우, 상기 제1 발광층(114)에는 제2 캐리어(예컨대, 정공)가 거의 존재하지 않게 되므로, 전원 인가에 의한 발광은 대부분 상기 제2 발광층(116)에서 발생된다. 그리고, 밴드갭 에너지가 높은 상기 제2 발광층(116)에서 생성된 짧은 파장인 제2 파장 대역의 빛은 밴드갭 에너지가 상대적으로 낮은 상기 제1 발광층(114)에서 흡수되고, 다시 재방출될 수 있게 된다.
실시 예에 의하면, 상기 제1 발광층(114)의 밴드갭 에너지가 상기 제2 발광층(116)의 밴드갭 에너지에 비해 더 낮게 제공된다. 상기 제1 발광층(114)을 이루는 상기 제2층(114b)의 제2 밴드갭 에너지가 상기 제2 발광층(116)을 이루는 우물층(116b)의 밴드갭 에너지에 비해 더 낮게 제공된다. 이에 따라, 상기 제2 발광층(116)에서 생성된 빛은 상기 제1 발광층(114)에 흡수될 수 있으며 상기 제1 발광층(114)에 존재하는 제1 캐리어(예컨대, 전자)를 여기(excited) 시킬 수 있게 된다. 이러한 제1 캐리어(예컨대, 전자)의 여기 과정에서, 상기 제1 발광층(114)에 제2 캐리어(예컨대, 정공)가 제공될 수 있게 된다. 그리고, 제공된 제2 캐리어(예컨대, 정공)는 상기 제1 발광층(114)에 존재하는 제1 캐리어(예컨대, 전자)와 재결합(recombination)되어 제2 파장 대역의 빛에 비해 파장이 더 긴 제1 파장 대역의 빛이 재방출될 수 있게 된다.
상기 제1 발광층(114)에서 제2 파장 대역 빛의 흡수 및 제1 파장 대역 빛의 재방출이 원활하게 수행되기 위해서는 상기 제1 발광층(114)에 분포되는 제1 캐리어(예컨대, 전자)의 농도가 충분히 높아야 한다. 이에 따라, 실시 예에 의하면, 상기 제1 발광층(114)의 상기 제1층(114a)이 제1 도전형 도펀트를 포함하도록 제공될 수 있다. 또한, 실시 예에 의하면, 상기 제1 발광층(114)에 제일 인접한 상기 제2 발광층(116)의 첫 번째 장벽층에도 제1 도전형 도펀트가 첨가되도록 함으로써, 상기 제2 발광층(116)으로 제1 캐리어가 원활하게 주입되도록 할 수 있다.
한편, 상기 제1 발광층(114)의 제1층(114a)의 제1 밴드갭 에너지는 상기 제2 발광층(116)의 장벽층(116a)의 밴드갭 에너지에 비해 같거나 작게 제공될 수 있다. 또한, 상기 제1 발광층(114)의 제1층(114a)의 제1 밴드갭 에너지는 상기 제2 발광층(116)의 장벽층(116a)의 밴드갭 에너지에 비해 크게 제공될 수도 있다. 이는, 각 층을 이루는 화합물 반도체의 조성비에 의하여 결정될 수 있는 것이다. 각 층을 이루는 화합물 반도체의 조성비는 필요로 하는 밴드갭 에너지의 크기 및 양질의 결정 성장이 수행될 수 있는 공정 조건 등을 고려하여 선택될 수 있다.
상기 제1 발광층(114)은 화합물 반도체로 제공될 수 있다. 상기 제1 발광층(114)은 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예를 들어, 상기 제1 발광층(114)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 또는 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 예로서, 상기 제1 발광층(114)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등에서 선택될 수 있다.
이상에서 설명된 바와 같이, 상기 제1 발광층(114)은 상기 제2 발광층(116)에서 생성된 제2 파장 대역의 빛을 흡수하고, 제1 파장 대역의 빛을 재방출하는 기능을 수행할 수 있다. 한편, 실시 예에 따른 반도체 소자 제조방법은 뒤에서 다시 설명되겠지만, 상기 발광구조층은 상기 제1 도전형 반도체층(112), 상기 제1 발광층(114), 상기 제2 발광층(116) 순으로 성장될 수 있다. 이에 따라, 상기 제1 발광층(114)은 상기 제2 발광층(116)이 양질의 결정 품질로 성장될 수 있는 환경을 제공할 수 있어야 한다.
실시 예에 의하면, 상기 제1 빌광층(114)은 상기 제1층(114a)과 상기 제2층(114b)이 적층된 구조를 하나의 쌍으로 하는 복수의 쌍을 포함할 수 있다. 예로서, 상기 제1 발광층(114)은 상기 제1층(114a)과 상기 제2층(114b)이 적층된 구조를 하나의 쌍으로 하여 20쌍 내지 40쌍으로 제공될 수 있다. 또한, 상기 제1 발광층(114)은 상기 제1층(114a)과 상기 제2층(114b)이 적층된 구조를 하나의 쌍으로 하는 복수의 쌍을 포함하고 100 나노미터 내지 130 나노미터의 두께로 제공될 수 있다.
이와 같이, 상기 제1 발광층(114)은 일종의 초격자층(Super Lattice Layers) 구조로 제공될 수 있다. 상기 제1 발광층(114)은 상기 제2 발광층(116)으로 전파되는 전위 결함을 차단하여 발광구조층의 결정 품질을 향상시킬 수 있다. 상기 제1 발광층(114)은 상기 제2 발광층(116)으로 전달되는 스트레인을 개선시킬 수 있다. 또한, 상기 제1 발광층(114)은 전류 확산을 향상시킬 수 있으며 캐리어의 주입 효율을 향상시킬 수 있다.
실시 예에 의하면, 상기 제1 발광층(114)은 예로서 상기 제1층(114a)과 상기 제2층(114b)의 쌍으로서 GaN/InGaN, AlGaN/GaN, AlGaN/InGaN, InGaN/InGaN, InAlGaN/InAlGaN, AlGaN/InAlGaN, AlGaN/AlGaN 등을 포함하는 그룹 중에서 적어도 하나를 포함할 수 있다.
예로서, 상기 제1 발광층(114)의 상기 제1층(114a)은 1 나노미터 내지 2.5 나노미터의 두께로 제공되고, 상기 제1 발광층(114)의 상기 제2층(114b)은 1 나노미터 내지 2.5 나노미터의 두께로 제공될 수 있다.
상기 제1 발광층(114)의 상기 제1층(114a)과 상기 제2층(114b)이 1 나노미터 보다 얇은 두께로 제공되는 경우, 스트레인 개선과 전위 결함의 전파 개선 관점에서 효과가 크게 나타나지 않는다. 또한, 상기 제1 발광층(114)의 상기 제1층(114a)과 상기 제2층(114b)이 2.5 나노미터 보다 두꺼운 두께로 제공되는 경우, 캐리어의 터널링(tunneling) 효과가 나타나지 않게 된다.
실시 예에 의하면, 상기 제1 발광층(114)에서의 터널링 효과에 의하여 상기 제1 도전형 반도체층(112)으로부터 제공되는 제1 캐리어(예컨대, 전자)가 상기 제1 발광층(114)과 상기 제2 발광층(116)에 효과적으로 주입될 수 있게 된다. 이에 따라, 상기 제2 발광층(116)에서의 제1 캐리어와 제2 캐리어 간의 결합에 의한 제2 파장 대역의 빛 생성과, 상기 제1 발광층(114)에서 제2 파장 대역의 빛 흡수 및 재방출에 의한 제1 파장 대역의 빛 제공이 원활하게 수행될 수 있게 된다.
한편, 실시 예에 의하면 상기 제1 발광층(114)에서의 터널링 효과에 의하여 상기 제1 발광층(114)에서의 제1 파장 대역의 빛 재방출을 설명함에 있어 일종의 유효 밴드갭 에너지(effective bandgap energy) 개념이 도입될 수 있다. 즉, 상기 제1 발광층(114)에서 재방출되는 제1 파장 대역의 빛은 상기 제1 발광층(114)의 제2층(114b)의 제2 밴드갭 에너지에 비해 좀 더 큰 밴드갭 에너지에 대응되는 파장의 빛이 재방출될 수 있다. 상기 제1 발광층(114)의 터널링 효과에 의한 상기 제2층(114b)의 유효 밴드갭 에너지(effective bandgap energy)는 상기 제2층(114b)의 상기 제2 밴드갭 에너지에 비해 크고 상기 제2 발광층(116)의 우물층(116b)의 밴드갭 에너지에 비해 작게 제공될 수 있다.
이에 따라, 실시 예에 따른 반도체 소자에 의하면 상기 제1 발광층(114)의 밴드갭 에너지 및 상기 터널링 효과에 의한 유효 밴드갭 에너지 변화에 의하여 상기 제1 발광층(114)에서 재 방출되는 빛의 제1 파장 대역이 결정될 수 있게 된다. 또한, 상기 제1 발광층(114)에서 방출되는 빛의 제1 파장 대역은 상기 제2층(114b)의 제2 밴드갭 에너지, 상기 제2 발광층(1166)의 우물층(116b)의 밴드갭 에너지, 상기 제1 발광층(114)의 터널링 효과에 의한 유효 밴드갭 에너지에 대한 고려를 통하여 결정될 수 있게 된다.
실시 예에 따른 반도체 소자에 의하면, 상기 제1 발광층(114)은 일종의 파장 변환 반도체층으로 지칭될 수도 있다. 즉, 상기 제2 발광층(116)은 제2 파장 대역의 빛을 생성하는 일종의 활성층일 수 있으며, 상기 제1 발광층(114)은 상기 제2 발광층(116)에서 생성된 제2 파장 대역의 빛을 제공 받고 파장 변환시켜 제1 파장 대역의 빛을 방출하는 파장 변환 반도체층일 수 있다.
한편, 실시 예에 따른 반도체 소자는 전자차단층(117)을 더 포함할 수 있다. 상기 전자차단층(117)은 상기 제2 발광층(116)과 상기 제2 도전형 반도체층(118) 사이에 제공될 수 있다. 상기 전자차단층(117)은 상기 제1 도전형 반도체층(112)으로부터 제공되는 제1 캐리어(예컨대, 전자)가 상기 제2 발광층(116)내에 머물도록 할 수 있다. 이에 따라, 상기 제2 발광층(126) 내에서 제1 캐리어와 제2 캐리어 간의 결합 확률이 높아질 수 있게 되며, 내부 양자 효율(IQE: Internal Quantum Efficiency)이 향상될 수 있게 된다.
상기 전자차단층(117)은 예로서 화합물 반도체로 제공될 수 있다. 상기 전자차단층(117)은 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예컨대, 상기 전자차단층(117)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 또한, 상기 전자차단층(117)은 상기 제1 발광층(116)의 밴드갭 에너지에 비해 더 큰 밴드갭 에너지를 가질 수 있다. 또한, 상기 전자차단층(117)은 예로서 제2 도전형 도펀트를 포함할 수 있다.
실시 예에 따른 반도체 소자에 의하면, 좋은 내부 양자 효율 특성을 나타내는 제2 발광층(116)을 이용하여 제2 파장 대역의 빛을 생성하고, 상기 제2 파장 대역의 빛을 흡수하여 제1 파장 대역의 빛을 재 방출할 수 있는 제1 발광층(114)을 함께 제공함으로써, 실제 필요로 하는 제1 파장 대역의 빛을 효과적으로 공급할 수 있게 된다. 상기 제1 발광층(114)에서 방출되는 제1 파장 대역의 빛은 상기 제2 발광층(116)에서 생성된 제2 파장 대역의 빛에 비해 더 긴 파장 대역에 속할 수 있다.
그러면, 도 2 및 도 3을 참조하여 실시 예에 따른 반도체 소자에서의 제2 파장 대역의 빛 생성 및 제1 파장 대역의 빛 재 방출의 구체적인 예에 대해 설명하기로 한다. 도 2는 실시 예에 따른 반도체 소자의 광출력 특성을 나타낸 도면이고, 도 3은 실시 예에 따른 반도체 소자의 파장 특성을 나타낸 도면이다. 도 2 및 도 3을 참조하여 실시 예에 따른 반도체 소자를 설명함에 있어 도 1을 참조하여 설명된 내용과 중복되는 사항에 대해서는 그 설명이 생략될 수 있다.
[표 1]은 실시 예에 따른 반도체 소자의 특성을 확인하기 위하여 제1 발광층(114)의 존재 유무에 따라 측정된 데이터를 나타낸 것이다. [표 1]에 기재된 비교 데이터는, 제2 발광층(116)의 파장 대역이 325 나노미터 내지 345 나노미터인 반도체 소자에 대해 제1 발광층(114)이 없는 경우와 있는 경우에 대해 측정된 것이다.
No. 제1 발광층 존재 제2 발광층 파장(nm) Vf3(V) Po(mW) Wp(nm)
1 x 325 4.91 105.6 328
2 x 335 4.92 82.1 339
3 x 345 4.90 61.3 344
4 o 325 4.89 190.3 344
5 o 335 4.96 106.4 344
6 o 345 4.92 79.2 344
[표 1]에서 1번, 2번, 3번 반도체 소자는 실시 예에 따른 제1 발광층(114)이 제공되지 않은 경우이고, 4번, 5번, 6번 반도체 소자는 실시 예에 따른 제1 발광층(114)이 제공된 경우를 나타낸 것이다. 즉, 1번, 2번, 3번 반도체 소자는 실시 예에 따른 제2 발광층(116)을 포함하는 경우이고, 4번, 5번, 6번 반도체 소자는 실시 예에 따른 제1 발광층(114)과 제2 발광층(116)을 모두 포함하는 경우이다.
각 반도체 소자의 특성은 500mA 조건에서 검출된 것으로서, Vf3는 동작 전압이고, Po는 광 출력이며, Wp는 반도체 소자로부터 외부로 방출되는 빛에 대해 검출된 파장이다. 제2 발광층(116)의 파장은 밴드갭 에너지로부터 산출된 것이고, 제1 발광층(114)의 밴드갭 에너지로부터 산출된 파장은 343 나노미터이다. 도 2는 제1 발광층의 존재 유무에 따른 특성 변화를 비교하여 나타낸 것으로서, [표 1]에 기재된 제2 발광층(116)의 파장에 맞추어 각 반도체 소자의 광출력 특성을 나타낸 것이다.
1번과 4번 반도체 소자에서 제2 발광층(116)의 밴드갭 에너지에 따른 파장은 325 나노미터이고, 2번과 5번 반도체 소자에서 제2 발광층(116)의 밴드갭 에너지에 따른 파장은 335 나노미터이고, 3번과 6번 반도체 소자에서 제2 발광층(116)의 밴드갭 에너지에 따른 파장은 345 나노미터이다.
1번 반도체 소자의 경우, 실시 예에 따른 제1 발광층이 존재하지 않음에 따라, 외부로 방출되는 빛의 파장은 제2 발광층(116)의 밴드갭 에너지에 따른 제2 파장(325 나노미터)과 유사한 328 나노미터의 파장이 측정되었고, 광출력은 105.6mW로 검출되었다.
2번 반도체 소자의 경우, 실시 예에 따른 제1 발광층이 존재하지 않음에 따라, 외부로 방출되는 빛의 파장은 제2 발광층(116)의 밴드갭 에너지에 따른 제2 파장(335 나노미터)과 유사한 339 나노미터의 파장이 측정되었고, 광출력은 82.1mW로 검출되었다.
3번 반도체 소자의 경우, 실시 예에 따른 제1 발광층이 존재하지 않음에 따라, 외부로 방출되는 빛의 파장은 제2 발광층(116)의 밴드갭 에너지에 따른 제2 파장(345 나노미터)과 유사한 344 나노미터의 파장이 측정되었고, 광출력은 61.3mW로 검출되었다.
4번 반도체 소자의 경우, 실시 예에 따른 제1 발광층(114)이 존재함에 따라, 외부로 방출되는 빛의 파장은 제2 발광층(116)의 밴드갭 에너지에 따른 제2 파장(325 나노미터)으로부터 더 큰 파장 대역으로 이동(shift)된 344 나노미터의 제1 파장이 측정되었고, 광출력은 190.3mW로 검출되었다.
즉, 4번 반도체 소자의 경우, 전류 흐름에 따른 빛 생성은 제2 발광층(116)의 밴드갭 에너지에 따른 325 나노미터를 갖는 제2 파장의 빛이 생성되었지만, 325 나노미터의 빛이 제1 발광층(114)에 흡수되어 재 방출됨으로써 제1 발광층(114)의 밴드갭 에너지에 따른 파장(343 나노미터)과 유사한 제1 파장 대역의 344 나노미터 빛이 방출된 것으로 해석된다. 도 3은 실시 예에 따른 4번 반도체 소자의 파장 특성을 나타낸 도면이다.
5번 반도체 소자의 경우, 실시 예에 따른 제1 발광층(114)이 존재함에 따라, 외부로 방출되는 빛의 파장은 제2 발광층(116)의 밴드갭 에너지에 따른 제2 파장(335 나노미터)으로부터 더 큰 파장으로 이동(shift)된 344 나노미터의 파장이 측정되었고, 광출력은 106.4W로 검출되었다.
즉, 5번 반도체 소자의 경우, 전류 흐름에 따른 빛 생성은 제2 발광층(116)의 밴드갭 에너지에 따른 335 나노미터를 갖는 제2 파장의 빛이 생성되었지만, 335 나노미터의 빛이 제1 발광층(114)에 흡수되어 재 방출됨으로써 제1 발광층(114)의 밴드갭 에너지에 따른 파장(343 나노미터)과 유사한 제1 파장 대역의 344 나노미터 빛이 방출된 것으로 해석된다.
6번 반도체 소자의 경우, 실시 예에 따른 제1 발광층(114)이 존재하고, 외부로 방출되는 빛의 파장은 제2 발광층(116)의 밴드갭 에너지에 따른 파장(345 나노미터) 및 제1 발광층(114)의 밴드갭 에너지에 따른 파장(343 나노미터)과 유사한 344 나노미터의 파장이 측정되었고, 광출력은 79.2mW로 검출되었다.
[표 1] 및 도 2에서 볼 수 있는 바와 같이, 실시 예에 따른 제1 발광층(114)이 있는 경우의 광출력 특성이 제1 발광층(114)이 없는 경우의 광출력 특성에 비해 더 좋음을 확인할 수 있다. 이는 제1 발광층(114)이 존재하는 경우에, 그 위에 성장되는 제2 발광층(116)의 성장 특성이 더 좋아질 수 있기 때문인 것으로 해석된다. 즉, 앞에서 설명된 바와 같이, 제1 발광층(114)에 의하여 제2 발광층(116)으로 전파되는 전위 결함이 감소될 수 있고, 또한 스트레인 완화 등의 효과로 인하여 제2 발광층(116)의 결정 특성이 향상되기 때문인 것으로 해석된다.
또한, [표 1] 및 도 2의 1번, 2번, 3번 반도체 소자의 광출력 특성을 보면, 제2 발광층(116)의 파장이 325 나노미터인 1번 반도체 소자의 광출력 특성이 제일 좋음을 볼 수 있다. 이는 제1 발광층이 없는 상태에서, 제2 발광층(116)의 성장 조건을 설정함에 있어 1번 반도체 소자의 성장 조건을 잘 찾았기 때문인 것으로 해석된다.
즉, 제2 발광층(116)을 구성하는 화합물 반도체의 조성에 따라 밴드갭 에너지가 결정되는데, 화합물 반도체의 조성에 따라 양질의 결정성을 충족시키기 위한 성장 조건에 변화가 발생된다. 비교 예의 경우, 2번, 3번 반도체 소자의 경우, 양질의 성장 조건을 찾는 데 어려움이 있었다. 예컨대, InAlGaN 계열 반도체 소자의 경우, Al 조성 또는 In 조성의 변화에 따라 성장 속도 또는 성장 온도 등에 변화를 주게 되는데, Al 조성 또는 In 조성의 변화 및 성장 온도 등의 변화에 따른 결함 제어가 어려운 문제점이 있다.
실시 예에 의하면, 예컨대 344 나노미터 파장의 빛을 공급하는 반도체 소자를 제조함에 있어, 제2 발광층(116)이 345 나노미터의 파장을 갖는 3번 반도체 소자에 비하여 제2 발광층(116)이 325 나노미터의 파장을 갖는 4번 반도체 소자의 광출력 특성이 훨씬 더 좋게 나타남을 확인할 수 있다.
실시 예에 의하면, 제1 발광층(114)이 제공되지 않은 1번 내지 3번 반도체 소자 중에서, 더 좋은 결정 품질을 갖고 내부양자효율(IQE)이 높은 1번 반도체 소자의 성장 조건을 찾을 수 있었다. 이에 따라, 실시 예에 의하면, 1번 반도체 소자에 제1 발광층(114)을 더 형성시킨 4번 반도체 소자를 통하여, 제2 발광층(116)의 결정 품질을 더 향상시킬 수 있었고, 실제 필요로 하는 파장 대역을 갖는 344 나노미터 파장의 빛은 제1 발광층(114)에서의 흡수 및 재 방출 현상을 이용하여 얻을 수 있었다.
실시 예에 의한 반도체 소자에 의하면, 제2 발광층(116)의 상기 제2 파장 대역은 예컨대 315 나노미터 내지 325 나노미터일 수 있고, 제1 발광층(114)에서 흡수 및 재 방출되는 상기 제1 파장 대역은 예컨대 335 나노미터 내지 345 나노미터일 수 있다.
한편, 실시 예에 따른 반도체 소자는 예로서 [표 2]에 기재된 바와 같은 화합물 반도체로 제공될 수 있다. [표 2]에 기재된 화합물 반도체의 물질 예는 반도체 소자에서 방출되는 빛의 파장이 자외선 영역에 대응되는 경우에 대해 나타낸 것이다. 앞에서 설명된 바와 같이, 반도체 소자에서 방출되는 빛의 파장 대역에 따라 각 화합물 반도체의 물질은 다양하게 변경될 수 있다.
층 물질 (조성식) Al 조성(%)
제2 도전형 반도체층 p(In)AlGaN 20~24
제2 발광층_우물층 (In)AlGaN 10~20
제2 발광층_장벽층 (In)AlGaN 20~30
제1 발광층_제2층 (In)AlGaN 0~3
제1 발광층_제1층 n(In)AlGaN 20~30
제1 도전형 반도체층 n(In)AlGaN 18~22
예를 들어, 실시 예에 따른 반도체 소자의 제1 발광층(114)의 제1층(114a)은 AlxGa1-xN의 조성식으로 표현되는 물질로 제공되고, 20%(x=0.2) 내지 30%(x=0.3)의 Al 조성을 포함할 수 있다. 여기서, 물질의 조성식 앞에 (In)으로 표시된 것은 일종의 인듐 트리트먼트(treatment)를 나타낸 것으로서, 결정 품질을 향상시키기 위해 모노 레이어 두께 정도로 인듐이 성장되는 인듐 트리트먼트 공정이 추가될 수도 있음을 나타낸 것이다. 실시 예에 의하면, 인듐 트리트먼트에 의하여 In-Al-Ga의 3원자 화합물이 반드시 형성되는 것은 아닐 수 있다. 예로서, 인듐이 베이컨시(vacancy)에 위치함에 따라 결함이 줄어들 수 있고, 이에 따라 결정 품질이 향상되고 광도가 좋아질 수 있다.
상기 제1 발광층(114)의 제1층(114a)을 성장함에 있어, Al 조성이 20% 보다 낮을 경우에는 캐리어 구속(confinement) 효과가 작으며, 전위 결함 전파를 막을 수 있는 효과가 저하될 수 있다. 또한, Al 조성이 30%를 넘는 경우에는, 양질의 결정 성장 조건을 찾기 어렵고 품질이 저하되는 문제점이 있다.
그리고, 상기 제1 발광층(114)의 제1층(114a)은 예로서 1 나노미터 내지 2.5 나노미터의 두께로 제공될 수 있다. 상기 제1 발광층(114)의 제1층(114a)의 두께가 1 나노미터 보다 작은 경우에는 캐리어 구속 효과가 작으며, 전위 결함 전파를 막을 수 있는 효과가 저하될 수 있다. 또한 상기 제1 발광층(114)의 제1층(114a)의 두께가 2.5 나노미터를 초과하는 경우에는 캐리어의 터널링 효과가 제공되기 힘들어 질 수 있다. 이때, 상기 제1 발광층(114)에서 캐리어의 터널링 효과가 발생되지 않으면 제2 발광층(116)으로의 캐리어 주입이 작아지게 된다. 결과적으로 캐리어 전송이 저하됨에 따라 제2 발광층(116)에서 캐리어 간의 결합이 작아지게 되고 내부 양자 효율이 저하되게 된다. 또한, 제2 발광층(116)으로의 캐리어 주입을 향상시키기 위한 방안의 하나로서 상기 제1 발광층(114)의 제1층(114a)에 제1 도전형 도펀트(예컨대 n형 도펀트)가 첨가될 수 있다.
실시 예에 따른 반도체 소자의 제1 발광층(114)의 제2층(114b)은 AlxGa1 - xN로 표현되는 물질로 제공되고, 0%(x=0) 내지 3%(x=0.03)의 Al 조성을 포함할 수 있다. 여기서, 물질의 조성식 앞에 (In)으로 표시된 것은 일종의 인듐 트리트먼트(treatment)를 나타낸 것으로서, 결정 품질을 향상시키기 위해 모노 레이어 두께 정도로 인듐이 성장되는 인듐 트리트먼트 공정이 추가될 수도 있음을 나타낸 것이다. 실시 예에 의하면, 인듐 트리트먼트에 의하여 In-Al-Ga의 3원자 화합물이 반드시 형성되는 것은 아닐 수 있다. 예로서, 인듐이 베이컨시(vacancy)에 위치함에 따라 결함이 줄어들 수 있고, 이에 따라 결정 품질이 향상되고 광도가 좋아질 수 있다.
상기 제1 발광층(114)의 제2층(114b)을 성장함에 있어, Al 조성이 3%를 넘는 경우에는 밴드갭 에너지가 커지게 되므로, 방출되는 빛의 파장 대역이 단파장 영역으로 이동(shift) 되게 된다. 본 실시 예의 경우, 반도체 소자에서 방출되는 빛이 315 나노미터 내지 325 나노미터의 파장 대역에 속할 수 있는 경우를 나타낸 것이다.
그리고, 상기 제1 발광층(114)의 제2층(114b)은 예로서 1 나노미터 내지 2.5 나노미터의 두께로 제공될 수 있다. 상기 제1 발광층(114)의 제2층(114b)의 두께가 1 나노미터 보다 작은 경우에는 캐리어 구속 효과가 작으며, 전위 결함 전파를 막을 수 있는 효과가 저하될 수 있다. 또한 상기 제1 발광층(114)의 제2층(114b)의 두께가 2.5 나노미터를 초과하는 경우에는 캐리어의 터널링 효과가 힘들어 질 수 있다. 이때, 제1 발광층(114)에서 캐리어의 터널링 효과가 발생되지 않으면 제2 발광층(116)으로의 캐리어 주입이 작아지게 된다. 결과적으로 캐리어 전송이 저하됨에 따라 제2 발광층(116)에서의 캐리어 결합이 작아지게 되고 내부 양자 효율이 저하되게 된다.
한편, 상기 제1 발광층(114)에서 터닐링 효과가 발생되지 않으면, 앞에서 설명된 유효 밴드갭 에너지 개념이 적용될 수 없다. 이러한 경우에는, 상기 제1 발광층(114)의 제2층(114b)의 제2 밴드갭 에너지에 따라 방출되는 빛의 제1 파장 대역이 결정될 수 있다. 실시 예에 따른 반도체 소자가 이렇게 구현되는 경우에는, 필요로 하는 빛의 파장에 대응되어, 상기 제1 발광층(114)의 제2층(114b)의 제2 밴드갭 에너지에 따른 화합물 반도체 조성이 특정되게 된다. 따라서, 상기 제1 발광층(114)에서 터닐링 효과가 발생되지 않으면, 특정 파장에 대응되는 특정 화합물 조성에 맞는 양질의 결정 성장 조건을 찾아야만 하는 어려움이 발생될 수 있다.
실시 예에 의하면, 상기 제1 발광층(114)은 제1층(114a)과 제2층(114b)을 하나의 쌍으로 하여 20쌍 내지 40쌍으로 제공될 수 있다. 상기 제1 발광층(114)이 20쌍 보다 작게 제공되는 경우, 제1 발광층(114)에서의 광 흡수 및 재 방출 효율이 저하될 수 있다. 또한, 상기 제1 발광층(114)이 40쌍 보다 크게 제공되는 경우, 캐리어 주입 효과가 작아질 수 있다. 이에 따라 제2 발광층(116)으로 제공되는 캐리어 주입이 저하되어 제2 발광층(116)이 내부 양자 효율이 저하될 수 있다. 상기 제1 발광층(114)은 예로서 100 나노미터 내지 130 나노미터의 두께로 제공될 수 있다.
실시 예에 따른 반도체 소자의 제2 발광층(114)의 장벽층(116a)은 AlxGa1 - xN로 표현되는 물질로 제공되고, 20%(x=0.2) 내지 30%(x=0.3)의 Al 조성을 포함할 수 있다. 여기서, 물질의 조성식 앞에 (In)으로 표시된 것은 일종의 인듐 트리트먼트(treatment)를 나타낸 것으로서, 결정 품질을 향상시키기 위해 모노 레이어 두께 정도로 인듐이 성장되는 인듐 트리트먼트 공정이 추가될 수도 있음을 나타낸 것이다. 실시 예에 의하면, 인듐 트리트먼트에 의하여 In-Al-Ga의 3원자 화합물이 반드시 형성되는 것은 아닐 수 있다. 예로서, 인듐이 베이컨시(vacancy)에 위치함에 따라 결함이 줄어들 수 있고, 이에 따라 결정 품질이 향상되고 광도가 좋아질 수 있다.
상기 제2 발광층(116)의 장벽층(116a)을 성장함에 있어, Al 조성이 20% 보다 낮을 경우에는 캐리어 구속(confinement) 효과가 작으며, 전위 결함 전파를 막을 수 있는 효과가 저하될 수 있다. 또한, Al 조성이 30%를 넘는 경우에는, 양질의 결정 성장 조건을 찾기 어렵고 품질이 저하되는 문제점이 있다.
그리고, 상기 제2 발광층(116)의 장벽층(116a)은 예로서 4 나노미터 내지 6 나노미터의 두께로 제공될 수 있다. 상기 제2 발광층(116)의 장벽층(116a)의 두께가 4 나노미터 보다 작은 경우에는 캐리어 구속 효과가 작으며, 전위 결함 전파를 막을 수 있는 효과가 저하될 수 있다. 또한 상기 제2 발광층(116)의 장벽층(116a)의 두께가 6 나노미터를 초과하는 경우에는 캐리어의 주입 효율이 저하될 수 있다. 예로서, 상기 제2 도전형 반도체층(118)로부터 제공되는 캐리어(예컨대 정공)의 주입 효율이 저하될 수 있다. 결과적으로 캐리어 전송이 저하됨에 따라 제2 발광층(116)에서의 캐리어들 간의 결합이 작아지게 되고 내부 양자 효율이 저하되게 된다. 한편, 제2 발광층(116)으로의 캐리어 주입을 향상시키기 위한 방안의 하나로서 상기 제1 발광층(114)에 제일 근접한 상기 제2 발광층(116)의 첫 번째 장벽층에 제1 도전형 도펀트(예컨대 n형 도펀트)가 첨가될 수 있다.
실시 예에 따른 반도체 소자의 제2 발광층(116)의 우물층(116b)은 AlxGa1 - xN로 표현되는 물질로 제공되고, 10%(x=0.1) 내지 20%(x=0.2)의 Al 조성을 포함할 수 있다. 여기서, 물질의 조성식 앞에 (In)으로 표시된 것은 일종의 인듐 트리트먼트(treatment)를 나타낸 것으로서, 결정 품질을 향상시키기 위해 모노 레이어 두께 정도로 인듐이 성장되는 인듐 트리트먼트 공정이 추가될 수도 있음을 나타낸 것이다. 실시 예에 의하면, 인듐 트리트먼트에 의하여 In-Al-Ga의 3원자 화합물이 반드시 형성되는 것은 아닐 수 있다. 예로서, 인듐이 베이컨시(vacancy)에 위치함에 따라 결함이 줄어들 수 있고, 이에 따라 결정 품질이 향상되고 광도가 좋아질 수 있다.
상기 제2 발광층(116)의 우물층(116b)을 성장함에 있어, Al 조성이 10%를 넘는 경우에는 실험적으로 성장 조건을 잡기 어려운 문제점이 있다. 상기 제2 발광층(116)의 우물층(116b)을 성장함에 있어, Al 조성이 20%를 넘는 경우에는 양질의 결정 성장 조건을 찾기 어렵고 품질이 저하되는 문제점이 있다.
그리고, 상기 제2 발광층(116)의 우물층(116b)은 예로서 3 나노미터 내지 5 나노미터의 두께로 제공될 수 있다. 상기 제2 발광층(116)의 우물층(116b)의 두께가 3 나노미터 보다 작은 경우에는 캐리어 구속 효과가 작으며, 전위 결함 전파를 막을 수 있는 효과가 저하될 수 있다. 또한 상기 제2 발광층(116)의 우물층(116b)의 두께가 5 나노미터를 초과하는 경우에는 스트레인에 의하여 캐리어의 재결합(recombination) 효율이 저하될 수 있다.
실시 예에 의하면, 상기 제2 발광층(116)은 장벽층(116a)과 우물층(116b)을 하나의 쌍으로 하여 4쌍 내지 10쌍으로 제공될 수 있다. 상기 제2 발광층(116)이 4쌍 보다 작게 제공되는 경우, 캐리어의 구속 효과가 저하되어 캐리어 간의 재결합(recombination) 효율이 저하될 수 있다. 또한, 상기 제2 발광층(116)이 10쌍 보다 크게 제공되는 경우, 캐리어 주입 효과가 작아질 수 있다. 이에 따라 제2 발광층(116)으로 제공되는 캐리어 주입이 저하되어 제2 발광층(116)이 내부 양자 효율이 저하될 수 있다. 상기 제2 발광층(116)은 예로서 50 나노미터 내지 90 나노미터의 두께로 제공될 수 있다.
실시 예에 따른 반도체 소자는 상기 제1 발광층(114)에서 터널링 효과가 발생될 수 있는 조건으로 제공됨으로써, 상기 제1 발광층(114)의 터널링 효과에 의한 유효 밴드갭 에너지 개념이 활용될 수 있다. 이에 따라, 양질의 결정 성장 조건을 찾는 과정에서 제1 발광층(114)의 화합물 반도체 조성을 탄력적으로 선택할 수 있는 자유도가 발생될 수 있다.
즉, 상기 제1 발광층(114)에서 터널링 효과가 발생되는 경우, 유효 밴드갭 에너지는 상기 제1 발광층(114)의 제2층(114b)의 제2 밴드갭 에너지와 상기 제2 발광층(116)의 우물층(116b)의 밴드갭 에너지 사이의 값을 갖게 된다. 이에 따라, 실시 예에 의하면, 상기 제1 발광층(114)의 제2층(114b)의 화합물 반도체 조성뿐만 아니라 상기 제2 발광층(116)의 우물층(116b)의 화합물 반도체 조성을 조절하여 원하는 파장 대역의 빛이 방출되는 고 품질의 반도체 소자를 용이하게 구현할 수 있다.
실시 예에 의하면, 상기 제1 발광층(114)의 상기 제1층(114a)은 AlGaN 반도체층이고, 상기 제1 발광층(114)의 상기 제2층(114b)은 GaN 반도체층으로 제공될 수 있다. 또한, 상기 제2 발광층(116)의 상기 장벽층(116a)은 AlGaN 반도체층이고, 상기 제2 발광층(116)의 상기 우물층(116b)은 AlGaN 반도체층으로 제공될 수 있다. 상기 제1 발광층(114)의 상기 제2층(114b)의 Al 조성이 0%인 경우, 상대적으로 양질의 결정 품질을 얻을 수 있는 장점이 있었다. 일반적으로, Al을 포함하는 경우, 양질의 결정 품질을 얻을 수 있는 성장 조건을 잡는데 어려움이 있으므로, 실시 예에서는 상기 제1 발광층(114)의 상기 제2층(114b)을 GaN 반도체층으로 제공함으로써 더 좋은 반도체 소자 특성을 얻을 수 있었다.
상기 제1 도전형 반도체층(112)은 예로서 AlxGa1 - xN로 표현되는 물질로 제공되고, 18%(x=0.18) 내지 22%(x=0.22)의 Al 조성을 포함할 수 있다. 여기서, 물질의 조성식 앞에 (In)으로 표시된 것은 일종의 인듐 트리트먼트(treatment)를 나타낸 것으로서, 결정 품질을 향상시키기 위해 모노 레이어 두께 정도로 인듐이 성장되는 인듐 트리트먼트 공정이 추가될 수도 있음을 나타낸 것이다. 상기 제1 도전형 반도체층(112)에는 제1 도전형 도펀트(예컨대 n형 도펀트)가 첨가될 수 있다.
상기 제2 도전형 반도체층(118)은 예로서 AlxGa1 - xN로 표현되는 물질로 제공되고, 20%(x=0.2) 내지 24%(x=0.24)의 Al 조성을 포함할 수 있다. 여기서, 물질의 조성식 앞에 (In)으로 표시된 것은 일종의 인듐 트리트먼트(treatment)를 나타낸 것으로서, 결정 품질을 향상시키기 위해 모노 레이어 두께 정도로 인듐이 성장되는 인듐 트리트먼트 공정이 추가될 수도 있음을 나타낸 것이다. 상기 제2 도전형 반도체층(118)에는 제2 도전형 도펀트(예컨대 p형 도펀트)가 첨가될 수 있다.
이상에서 살펴 본 바와 같이, 실시 예에 따른 반도체 소자에 의하면 상기 제1 발광층(114)이 제공됨에 따라, 제1 발광층(114)이 없는 경우에 비해 결정 품질이 더 향상된 제2 발광층(116)을 제공할 수 있다.
실시 예에 따른 반도체 소자에 의하면, 터널링 효과가 발생되는 제1 발광층(114)을 제공함으로써, 제1 발광층(114)의 터널링 효과에 의한 유효 밴드갭 에너지 개념이 활용될 수 있다. 이에 따라, 필요로 하는 파장 대역의 빛을 제공하기 위한 반도체 소자를 제조함에 있어, 양질의 결정 성장 조건을 찾는 과정에서 제1 발광층(114)의 화합물 반도체 조성을 탄력적으로 변화시킬 수 있는 자유도가 발생될 수 있다.
실시 예에 따른 반도체 소자에 의하면, 좋은 내부 양자 효율 특성을 나타내는 제2 발광층(116)을 이용하여 제2 파장 대역의 빛을 생성하고, 제2 파장 대역의 빛을 흡수하여 제1 파장 대역의 빛을 재 방출할 수 있는 제1 발광층(114)을 함께 제공함으로써, 실제 필요로 하는 제1 파장 대역의 빛을 효과적으로 공급할 수 있게 된다.
그러면, 도 4 내지 도 6을 참조하여, 이상에서 설명된 발광구조층이 적용된 실시 예에 따른 반도체 소자를 설명하기로 한다.
도 4는 실시 예에 따른 반도체 소자(100)의 평면 투영도이며, 도 5는 도 4의 A-A'선을 따른 실시 예의 단면도이고, 도 6은 도 5의 영역 E의 부분 확대 단면도이다. 도 4 내지 도 6을 참조하여 실시 예에 따른 반도체 소자를 설명함에 있어, 도 1 내지 도 3을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
도 4 내지 도 6에 도시된 바와 같이, 실시 예에 따른 반도체 소자는 발광구조층(110), 제1 전극층(150), 제2 전극층(130)을 포함할 수 있다. 상기 발광구조층(110)은 제1 도전형 반도체층(112)과 제2 도전형 반도체층(118)을 포함할 수 있다. 상기 발광구조층(110)은 상기 제1 도전형 반도체층(112)과 상기 제2 도전형 반도체층(118) 사이에 배치된 제1 발광층(114)을 포함할 수 있다. 상기 발광구조층(110)은 상기 제1 도전형 반도체층(112)과 상기 제2 도전형 반도체층(118) 사이에 배치된 제2 발광층(116)을 포함할 수 있다. 상기 제1 발광층(114)에서 발광되는 빛의 파장에 대응되는 밴드갭 에너지와 상기 제2 발광층(116)에서 발광되는 빛의 파장에 대응되는 밴드갭 에너지는 서로 다르게 제공될 수 있다.
실시 예에 의하면, 상기 제1 전극층(150)은 상기 발광구조층(110)의 상기 제1 도전형 반도체층(112)에 전기적으로 연결될 수 있다. 예로서, 상기 제1 전극층(150)의 상면은 상기 제1 도전형 반도체층(112)의 하면 아래에 제공될 수 있다. 상기 제2 전극층(130)은 상기 발광구조층(110)의 상기 제2 도전형 반도체층(118)에 전기적으로 연결될 수 있다. 예로서, 상기 제2 전극층(130)의 상면은 상기 제2 도전형 반도체층(118)의 하면에 접촉되어 제공될 수 있다.
실시 예에 따른 반도체 소자는, 상기 제1 전극층(150)과 상기 발광구조층(110)의 제1 도전형 반도체층(112)에 전기적으로 연결된 컨택층(160)을 포함할 수 있다. 또한, 실시 예에 따른 반도체 소자는 상기 제2 전극층(130) 아래에 배치된 하부 전극(159)과 상기 제2 도전형 반도체층(118)에 전기적으로 연결된 패드 전극(180)을 포함할 수 있다.
또한, 실시 예에 따른 반도체 소자는, 상기 제1 전극층(150)과 상기 제2 전극층(130) 사이에 배치된 절연층(140)과, 상기 발광구조층(110) 위에 배치된 보호층(170)을 포함할 수 있다. 상기 발광구조층(110)의 상면에 광 추출 구조(P)가 제공되어 광 추출 효율을 향상시킬 수 있다.
이하에서는, 도 4 내지 도 6을 참조하여 실시 예에 따른 반도체 소자를 구성하는 각 구성요소에 대해 좀 더 상세하게 살펴 보도록 한다.
<제1 전극층>
실시 예에서 제1 전극층(150)은 컨택층(160)의 측면에 배치되는 확산방지층(154), 상기 확산방지층(154) 아래에 배치되는 접합층(156), 상기 접합층(156) 아래에 배치된 지지부재(158)를 포함할 수 있다. 상기 확산방지층(154)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함하는 단일층 또는 복수의 층일 수 있다. 상기 접합층(156)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함하는 단일층 또는 복수의 층일 수 있다.
예로서, 상기 제1 전극층(150)의 상기 확산방지층(154)은 상기 컨택층(160)의 측면과 접할 수 있다. 상기 접합층(156)은 상기 컨택층(160)과 접함으로써 상기 제1 전극층(150)과 컨택층(160) 간의 접촉면적을 확장시킬 수 있다.
이에 따라, 실시 예에 의하면 상기 컨택층(160)과 상기 제1 전극층(150) 사이의 접촉 저항이 감소됨으로써 동작전압 상승을 방지하여 광출력(Po)을 향상시키고 전기적인 신뢰성을 향상시킬 수 있다.
또한 실시 예에 의하면, 상기 컨택층(160)과 상기 제1 전극층(150) 간의 접촉면적 증가에 따라 전류 주입효율을 향상시킴으로써 광속(Luminous Flux)을 향상시킬 수 있다.
<컨택층>
실시 예의 상기 컨택층(160)은 상기 제1 발광층(114)과 상기 제2 발광층(116)을 관통하여 배치될 수 있다. 상기 컨택층(160)은 상기 제1 도전형 반도체층(112)의 일부를 노출하는 복수의 홀로부터 하측 방향의 상기 제1 전극층(150) 방향으로 연장되어 배치될 수 있다.
예를 들어, 상기 컨택층(160)은 상기 제2 도전형 반도체층(118) 의 저면으로부터 상기 제2 발광층(116)과 상기 제1 발광층(114)을 관통하여 제공될 수 있다. 상기 컨택층(160)은 상기 제1 도전형 반도체층(112)의 일부를 노출하는 복수의 홀을 통해 상기 제1 도전형 반도체층(112)에 전기적으로 연결될 수 있다.
이에 따라, 실시 예에서 상기 컨택층(160)의 상면은 상기 제1 발광층(114)의 상면 보다 높게 배치될 수 있다. 상기 컨택층(160)의 저면은 상기 제2 도전형 반도체층(118)의 저면 보다 낮게 배치될 수 있다.
상기 컨택층(160)은 도전성의 금속물질로 제공될 수 있다. 또는, 상기 컨택층(160)은 반도체물질로 제공될 수 있다. 예를 들어, 상기 컨택층(160)은 Ti, Cr, Ta, Al, Pd, Pt, Cu, Ni, Ag, Mo, Al, Au, Nb, W과 이들의 선택적인 합금 중 적어도 하나를 포함할 수 있다. 또한 상기 컨택층(160)은 InxAlyGa1 -x- yN (0≤≤x≤≤1, 0≤≤y≤≤1, 0≤≤x+y≤≤1)의 조성식을 갖는 반도체층으로 제공될 수 있다. 예를 들어, 상기 컨택층(160)은 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.
실시 예에서 상기 컨택층(160)의 하부 영역은 측면에 기울기를 구비하여 표면적을 넓힐 수 있다. 상기 확산방지층(154)이 상기 컨택층(160)의 측면과 접촉함으로써 상호간의 접촉면적을 넓혀 접촉 저항의 감소에 의해 동작전압의 상승을 방지할 수 있다.
또한 실시 예에 의하면, 상기 컨택층(160)의 기울기 있는 측면과 상기 확산방지층(154)이 접함으로써 접촉면적을 넓혀 제1 전극층(150)과 컨택층(160) 간의 전류 주입효율을 향상시킴으로써 광속을 향상시킬 수 있는 반도체 소자를 제공할 수 있다.
<제2 전극층>
실시 예의 제2 전극층(130)은 컨택 전극층(132), 반사층(134), 캡핑층(136)을 포함할 수 있다. 상기 제2 전극층(130)은 상기 패드 전극(180)으로부터 공급되는 전원을 상기 제2 도전형 반도체층(116)에 공급할 수 있다.
상기 컨택 전극층(132)은 상기 발광구조층(110)의 제2 도전형 반도체층(118)과 오믹 접촉될 수 있다. 상기 컨택 전극층(132)은 적어도 하나의 전도성 물질을 포함할 수 있고, 단층 또는 다층으로 이루어질 수 있다.
예를 들어, 상기 컨택 전극층(132)은 금속, 금속 산화물, 금속 질화물을 포함하는 그룹 중에서 적어도 하나를 포함할 수 있다. 상기 컨택 전극층(132)은 투광성의 물질을 포함할 수 있다. 예컨대, 상기 컨택 전극층(132)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO (indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh 또는 Pd 중 적어도 하나를 포함할 수 있다.
상기 반사층(134)은 상기 컨택 전극층(132) 아래에 배치되며, 상기 컨택 전극층(132)을 통해 입사된 광을 반사시켜 줄 수 있다. 상기 반사층(134)은 금속을 포함할 수 있다. 예컨대, 상기 반사층(134)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들 중 둘 이상의 합금으로 구성된 물질 중에서 한 층 또는 복수의 층으로 제공될 수 있다.
상기 캡핑층(136)은 상기 반사층(134) 아래에 배치되며 상기 패드 전극(180)으로부터 공급되는 전원을 반사층(134)에 공급할 수 있다. 상기 캡핑층(136)은 전류 확산층으로 기능할 수 있다. 상기 캡핑층(136)은 금속을 포함할 수 있다. 상기 캡핑층(136)은 전기 전도성이 높은 물질로 제공될 수 있다. 상기 캡핑층(136)은, 예컨대 Sn, Ga, In, Bi, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si와 이들의 선택적인 합금 중 적어도 하나를 포함할 수 있다.
<채널층>
실시 예는 상기 컨택층(160)의 상부 측면과 상기 제1 도전형 반도체층(112) 사이에 배치되는 상기 채널층(120)을 포함할 수 있다.
상기 채널층(120)은 상기 컨택층(160)의 상부 측면과 상기 제1 발광층(114) 사이에 배치될 수 있다. 상기 채널층(120)은 상기 컨택층(160)의 상부 측면과 상기 제2 발광층(116) 사이에 배치될 수 있다. 상기 채널층(120)은 상기 컨택층(160)의 상부 측면과 상기 제2 도전형 반도체층(118) 사이에 배치될 수 있다. 이를 통해 상기 채널층(120)은 상기 컨택층(160)과 상기 제1 발광층(114), 상기 컨택층(160)과 상기 제2 발광층(116), 상기 컨택층(160)과 상기 제2 도전형 반도체층(118) 간의 전기적인 연결을 방지할 수 있다.
실시 예에서 상기 채널층(120)의 반사율은 50%를 초과할 수 있다. 예를 들어, 상기 채널층(120)은 SiOx, SiO2, SiOxNy, Si3N4, Al2O3, TiO2 중 에서 선택된 어느 하나 이상의 물질을 포함할 수 있다. 상기 채널층(120)은 예로서 절연물질에 반사물질이 혼합된 형태로 제공될 수 있다.
예를 들어, 상기 채널층(120)은 절연물질에 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, 또는 Hf 중 어느 하나 이상의 물질이 혼합된 형태로 제공될 수 있으며, 단층 또는 다층으로 형성될 수 있다.
실시 예에 의하면, 상기 컨택층(160)의 측면에 반사물질이 포함된 채널층(120)이 배치됨으로써, 종래기술과 달리 채널층(120)에 의한 광 흡수를 방지함으로써 광추출 효율을 향상시켜 광속을 향상시킬 수 있다.
<발광구조층>
실시 예에 따른 발광구조층은 제1 도전형 반도체층(112), 제1 발광층(114), 제2 발광층(116), 제2 도전형 반도체층(118)을 포함할 수 있다.
예로서, 상기 제1 도전형 반도체층(112)은 n형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(118)은 p형 반도체층으로 제공될 수 있다. 상기 제2 발광층(116)은 상기 제1 도전형 반도체층(112)과 상기 제2 도전형 반도체층(118) 사이에 배치될 수 있다. 상기 제1 발광층(114)은 상기 제1 도전형 반도체층(112)과 상기 제2 발광층(116) 사이에 제공될 수 있다.
상기 발광구조층은 상기 제1 발광층(114)과 상기 제2 발광층(116)을 구성하는 물질에 따라 발광되는 빛의 파장 대역이 변화될 수 있다. 또한, 상기 제1 발광층(114)과 상기 제2 발광층(116)을 구성하는 물질에 따라 상기 제1 도전형 반도체층(112)과 상기 제2 도전형 반도체층(118)을 구성하는 물질의 선택이 변화될 수 있다. 상기 발광구조층은 화합물 반도체로 구현될 수 있다. 상기 발광구조층은 예로서 2족-6족 또는 3족-5족 화합물 반도체로 구현될 수 있다. 예로서, 상기 발광구조층은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 비소(As), 질소(N)로부터 선택된 적어도 두 개 이상의 원소를 포함하여 구현될 수 있다.
상기 제2 발광층(116)은 상기 제1 도전형 반도체층(112)으로부터 제공되는 제1 캐리어(예컨대, 전자)와 상기 제2 도전형 반도체층(118)으로부터 제공되는 제2 캐리어(예컨대, 정공)의 결합(recombination)에 대응되는 제2 파장 대역의 빛을 생성할 수 있다. 상기 제2 발광층(116)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나 이상으로 제공될 수 있다. 상기 제2 발광층(116)은 화합물 반도체로 제공될 수 있다. 상기 제2 발광층(116)은 예로서 2족-6족 또는 3족-5족 화합물 반도체로 제공될 수 있다.
상기 제2 발광층(116)에서 자외선 파장 대역, 청색 파장 대역 또는 녹색 파장 대역의 빛이 생성되는 경우, 상기 제2 발광층(116)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 제2 발광층(116)은 예를 들어 InAlGaN, InAlN, InGaN, AlGaN, GaN 등에서 선택될 수 있다. 상기 제2 발광층(116)이 다중 우물 구조로 제공된 경우, 상기 제2 발광층(116)은 복수의 장벽층과 복수의 우물층이 적층되어 제공될 수 있다.
또한, 상기 제2 발광층(116)에서 적색 파장 대역, 적외선 파장 대역의 빛이 생성되는 경우, 상기 제2 발광층(116)은 예로서 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 제2 발광층(116)은 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 상기 제2 발광층(116)이 다중 우물 구조로 제공된 경우, 상기 제2 발광층(116)은 복수의 장벽층과 복수의 우물층이 적층되어 제공될 수 있다.
상기 제1 도전형 반도체층(112)은 화합물 반도체로 제공될 수 있다. 상기 제1 도전형 반도체층(112)은 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예컨대, 상기 제2 발광층(116)에서 자외선 파장 대역, 청색 파장 대역 또는 녹색 파장 대역의 빛이 생성되는 경우, 상기 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 또한, 상기 제2 발광층(116)에서 적색 파장 대역, 적외선 파장 대역의 빛이 생성되는 경우, 상기 제1 도전형 반도체층(112)은 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수도 있다. 상기 제1 도전형 반도체층(112)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
상기 제2 도전형 반도체층(118)은 화합물 반도체로 제공될 수 있다. 상기 제2 도전형 반도체층(118)은 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예컨대, 상기 제2 발광층(116)에서 자외선 파장 대역, 청색 파장 대역 또는 녹색 파장 대역의 빛이 생성되는 경우, 상기 제2 도전형 반도체층(118)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 또한, 상기 제2 발광층(116)에서 적색 파장 대역, 적외선 파장 대역의 빛이 생성되는 경우, 상기 제2 도전형 반도체층(118)은 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 제2 도전형 반도체층(118)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
실시 예에 따른 반도체 소자는 상기 제1 발광층(114)을 포함할 수 있다. 상기 제1 발광층(114)은 화합물 반도체로 제공될 수 있다. 상기 제1 발광층(114)은 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예를 들어, 상기 제1 발광층(114)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 또는 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 예로서, 상기 제1 발광층(114)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등에서 선택될 수 있다.
상기 제1 발광층(114)은 제1층과 제2층을 포함할 수 있다. 예로서, 상기 제1층은 제1 밴드갭 에너지를 갖는 복수의 층으로 제공될 수 있다. 상기 제2층은 제2 밴드갭 에너지를 갖는 복수의 층으로 제공될 수 있다. 상기 제2 밴드갭 에너지는 상기 제1 밴드갭 에너지에 비해 작게 제공될 수 있다.
상기 복수의 제1층과 상기 복수의 제2층은 서로 교대로 적층되어 복수의 쌍으로 제공될 수 있다. 상기 제1 발광층(114)이 이와 같은 구조로 제공되는 경우, 상기 제1층은 일종의 장벽층의 기능을 수행할 수 있고, 상기 제2층은 일종의 우물층의 기능을 수행할 수 있다.
상기 제1 발광층(114)의 제2층의 제2 밴드갭 에너지는 상기 제2 발광층(116)의 우물층의 밴드갭 에너지에 비해 작게 제공될 수 있다. 이에 따라, 상기 제2 발광층(116)에서 생성된 빛이 상기 제1 발광층(114)에서 흡수될 수 있다.
실시 예에 의하면, 상기 제1 발광층(114)은 상기 제2 발광층(116)에서 생성된 상기 제2 파장 대역의 빛을 제공 받고, 상기 제2 파장 대역에 비해 더 긴 제1 파장 대역의 빛을 발광할 수 있다. 상기 제1 발광층(114)에서 발광된 제1 파장 대역의 빛은 반도체 소자의 외부로 제공될 수 있다. 이에 따라, 실시 예에 따른 반도체 소자에서 외부로 방출되는 빛의 주 파장 대역은 상기 제1 발광층(114)에서 발광되는 상기 제1 파장 대역에 속할 수 있게 된다.
상기 제2 도전형 반도체층(118)으로부터 제공되는 제2 캐리어(예컨대, 정공)는 유효 질량이 무거워서 이동성(mobility)이 느리다. 한편, 상기 제1 도전형 반도체층(112)으로부터 제공되는 제1 캐리어(예컨대, 전자)는 유효 질량이 가벼우므로 이동성(mobility)이 상대적으로 좋다. 이에 따라, 상기 제2 도전형 반도체층(118)으로부터 제공되는 제2 캐리어는 대부분 상기 제2 발광층(116)까지 이동된 상태에서 제1 캐리어(예컨대, 전자)와 재결합(recombination)될 수 있다. 이때, 상기 제1 도전형 반도체층(112)으로부터 제공되는 제1 캐리어(예컨대, 전자)는 이동도가 높으므로 상기 제1 발광층(114)과 상기 제2 발광층(116)에 분포될 수 있다.
실시 예에 의하면, 상기 제1 도전형 반도체층(112)과 상기 제2 도전형 반도체층(118)에 전원이 제공되는 경우, 상기 제1 발광층(114)에는 제2 캐리어(예컨대, 정공)가 거의 존재하지 않게 되므로, 전원 인가에 의한 발광은 대부분 상기 제2 발광층(116)에서 발생된다. 그리고, 상기 제2 발광층(116)에서 생성된 밴드갭 에너지가 높은 짧은 파장인 제2 파장 대역의 빛은 밴드갭 에너지가 상대적으로 낮은 상기 제1 발광층(114)에서 흡수되고, 다시 재방출될 수 있게 된다.
실시 예에 의하면, 상기 제1 발광층(114)의 밴드갭 에너지가 상기 제2 발광층(116)의 밴드갭 에너지에 비해 더 낮게 제공된다. 상기 제1 발광층(114)을 이루는 상기 제2층의 밴드갭 에너지가 상기 제2 발광층(116)을 이루는 우물층의 밴드갭 에너지에 비해 더 낮게 제공된다. 이에 따라, 상기 제2 발광층(116)에서 생성된 빛은 상기 제1 발광층(114)에 흡수될 수 있으며 상기 제1 발광층(114)에 존재하는 제1 캐리어(예컨대, 전자)를 여기(excited) 시킬 수 있게 된다. 이러한 제1 캐리어(예컨대, 전자)의 여기 과정에서, 상기 제1 발광층(114)에 제2 캐리어(예컨대, 정공)가 제공될 수 있게 된다. 그리고, 제공된 제2 캐리어(예컨대, 정공)는 상기 제1 발광층(114)에 존재하는 제1 캐리어(예컨대, 전자)와 재결합(recombination)되어 제2 파장 대역의 빛에 비해 파장이 더 긴 제1 파장 대역의 빛이 재방출될 수 있게 된다.
상기 제1 발광층(114)에서 제2 파장 대역 빛의 흡수 및 제1 파장 대역 빛의 재방출이 원활하게 수행되기 위해서는 상기 제1 발광층(114)에 제1 캐리어(예컨대, 전자)의 농도가 충분히 높아야 한다. 이에 따라, 실시 예에 의하면, 상기 제1 발광층(114)의 상기 제1층이 제1 도전형 도펀트를 포함하도록 할 수 있다. 또한, 실시 예에 의하면, 상기 제1 발광층(114)에 제일 인접한 상기 제2 발광층(116)의 첫 번째 장벽층에도 제1 도전형 도펀트가 첨가되도록 함으로써, 상기 제2 발광층(116)으로 제1 캐리어가 원활하게 주입되도록 할 수 있다.
이상에서 설명된 바와 같이, 상기 제1 발광층(114)은 상기 제2 발광층(116)에서 생성된 제2 파장 대역의 빛을 흡수하고, 제1 파장 대역의 빛을 재방출하는 기능을 수행할 수 있다. 한편, 실시 예에 따른 반도체 소자 제조방법은 뒤에서 다시 설명되겠지만, 상기 발광구조층은 상기 제1 도전형 반도체층(112), 상기 제1 발광층(114), 상기 제2 발광층(116)이 순차적으로 성장될 수 있다. 이에 따라, 상기 제1 발광층(114)은 상기 제2 발광층(116)이 양질의 결정 품질로 성장될 수 있는 환경을 제공할 수 있어야 한다.
실시 예에 의하면, 상기 제1 빌광층(114)은 상기 제1층과 상기 제2층이 적층된 구조를 하나의 쌍으로 하는 복수의 쌍을 포함할 수 있다. 예로서, 상기 제1 발광층(114)은 상기 제1층과 상기 제2층이 적층된 구조를 하나의 쌍으로 하여 20쌍 내지 40쌍으로 제공될 수 있다. 또한, 상기 제1 발광층(114)은 상기 제1층과 상기 제2층이 적층된 구조를 하나의 쌍으로 하는 복수의 쌍을 포함하고 100 나노미터 내지 130 나노미터의 두께로 제공될 수 있다.
이와 같이, 상기 제1 발광층(114)은 일종의 초격자층(Super Lattice Layers) 구조로 제공될 수 있다. 상기 제1 발광층(114)은 상기 제2 발광층(116)으로 전파되는 전위 결함을 차단하여 발광구조층의 결정 품질을 향상시킬 수 있다. 상기 제1 발광층(114)은 상기 제2 발광층(116)으로 전달되는 스트레인을 개선시킬 수 있다. 또한, 상기 제1 발광층(114)은 전류 확산을 향상시킬 수 있으며 캐리어의 주입 효율을 향상시킬 수 있다.
실시 예에 의하면, 상기 제1 발광층(114)은 예로서 상기 제1층과 상기 제2층의 쌍으로서 GaN/InGaN, AlGaN/GaN, AlGaN/InGaN, InGaN/InGaN, InAlGaN/InAlGaN, AlGaN/InAlGaN, AlGaN/AlGaN 등을 포함하는 그룹 중에서 적어도 하나를 포함할 수 있다.
예로서, 상기 제1 발광층(114)의 상기 제1층은 1 나노미터 내지 2.5 나노미터의 두께로 제공되고, 상기 제1 발광층(114)의 상기 제2층은 1 나노미터 내지 2.5 나노미터의 두께로 제공될 수 있다.
상기 제1 발광층(114)의 상기 제1층과 상기 제2층이 1 나노미터 보다 얇은 두께로 제공되는 경우, 스트레인 개선과 전위 결함의 전파 개선 관점에서 효과가 크게 나타나지 않는다. 또한, 상기 제1 발광층(114)의 상기 제1층과 상기 제2층이 2.5 나노미터 보다 두꺼운 두께로 제공되는 경우, 전자의 터널링 효과가 나타나지 않게 된다.
실시 예에 의하면, 상기 제1 발광층(114)에서의 터널링 효과에 의하여 상기 제1 도전형 반도체층(112)으로부터 제공되는 제1 캐리어(예컨대, 전자)가 상기 제1 발광층(114)과 상기 제2 발광층(116)에 효과적으로 주입될 수 있게 된다. 이에 따라, 상기 제2 발광층(116)에서의 제1 캐리어와 제2 캐리어 간의 결합에 의한 제2 파장 대역의 빛 생성과, 상기 제1 발광층(114)에서 제2 파장 대역의 빛 흡수 및 재방출에 의한 제1 파장 대역의 빛 제공이 원활하게 수행될 수 있게 된다.
한편, 실시 예에 의하면 상기 제1 발광층(114)에서의 터널링 효과에 의하여 상기 제1 발광층(114)에서의 제1 파장 대역의 빛 재방출을 설명함에 있어 일종의 유효 밴드갭 에너지 개념이 도입될 수 있다. 즉, 상기 제1 발광층(114)에서 재방출되는 제1 파장 대역의 빛은 상기 제1 발광층(114)의 제2층의 밴드갭 에너지에 비해 좀 더 큰 밴드갭 에너지에 대응되는 파장의 빛이 재방출될 수 있다. 상기 제1 발광층(114)의 터널링 효과에 의한 상기 제2층의 유효 밴드갭 에너지는 상기 제2층의 상기 제2 밴드갭 에너지에 비해 크고 상기 제2 발광층(116)의 우물층의 밴드갭 에너지에 비해 작게 제공될 수 있다.
이에 따라, 실시 예에 따른 반도체 소자에 의하면 상기 제1 발광층(114)의 밴드갭 에너지 및 상기 터널링 효과에 의한 유효 밴드갭 에너지 변화에 의하여 상기 제1 발광층(114)에서 재 방출되는 빛의 제1 파장 대역이 결정될 수 있게 된다. 또한, 상기 제1 발광층(114)에서 방출되는 빛의 제1 파장 대역은 상기 제2층(114b)의 제2 밴드갭 에너지, 상기 제2 발광층(1166)의 우물층(116b)의 밴드갭 에너지, 상기 제1 발광층(114)의 터널링 효과 고려에 의하여 결정될 수 있게 된다.
실시 예에 따른 반도체 소자는 상기 제1 발광층(114)에서 터널링 효과가 발생될 수 있는 조건으로 제공됨으로써, 상기 제1 발광층(114)의 터널링 효과에 의한 유효 밴드갭 에너지 개념이 활용될 수 있다. 이에 따라, 양질의 결정 성장 조건을 찾는 과정에서 제1 발광층(114)의 화합물 반도체 조성을 탄력적으로 선택할 수 있는 자유도가 발생될 수 있다. 즉, 상기 제1 발광층(114)에서 터널링 효과가 발생되는 경우, 유효 밴드갭 에너지는 상기 제1 발광층(114)의 제2층의 밴드갭 에너지와 상기 제2 발광층(116)의 우물층의 밴드갭 에너지 사이의 값을 갖게 된다. 이에 따라, 실시 예에 의하면, 상기 제1 발광층(114)의 제2층의 화합물 반도체 조성뿐만 아니라 상기 제2 발광층(116)의 우물층의 화합물 반도체 조성을 조절하여 원하는 파장 대역의 빛이 방출되는 반도체 소자를 구현할 수 있다.
한편, 실시 예에 따른 반도체 소자는 전자차단층(117)을 더 포함할 수 있다. 상기 전자차단층(117)은 상기 제2 발광층(116)과 상기 제2 도전형 반도체층(118) 사이에 제공될 수 있다. 상기 전자차단층(117)은 상기 제1 도전형 반도체층(112)으로부터 제공되는 제1 캐리어(예컨대, 전자)가 상기 제2 발광층(116)내에 머물도록 할 수 있다. 이에 따라, 상기 제2 발광층(126) 내에서 제1 캐리어와 제2 캐리어 간의 결합 확률이 높아질 수 있게 되며, 내부 양자 효율이 향상될 수 있게 된다.
상기 전자차단층(117)은 예로서 화합물 반도체로 제공될 수 있다. 상기 전자차단층(117)은 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예컨대, 상기 전자차단층(117)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 또한, 상기 전자차단층(117)은 상기 제1 발광층(116)의 밴드갭 에너지에 비해 더 큰 밴드갭 에너지를 가질 수 있다. 또한, 상기 전자차단층(117)은 예로서 제2 도전형 도펀트를 포함할 수 있다.
실시 예에 따른 반도체 소자에 의하면, 좋은 내부 양자 효율 특성을 나타내는 제2 발광층(116)을 이용하여 제2 파장 대역의 빛을 생성하고, 상기 제2 파장 대역의 빛을 흡수하여 제1 파장 대역의 빛을 재 방출할 수 있는 제1 발광층(114)을 함께 제공함으로써, 실제 필요로 하는 제1 파장 대역의 빛을 효과적으로 공급할 수 있게 된다.
한편, 이상에서 도 4 내지 도 6을 참조하여 설명된 반도체 소자는 비아홀 전극 타입의 수직형 반도체 소자의 예를 나타낸 것이다. 그러나, 위에서 설명된 실시 예에 따른 반도체 소자는 본원이 속한 기술분야에서 통상의 지식을 가진 자에게 자명한 범위 내에서 다양하게 변형될 수 있다. 예를 들어, 실시 예에 따른 반도체 소자는 수평형 반도체 소자에도 적용될 수 있으며, 비아홀 전극 구조를 갖지 않는 수직형 반도체 소자에도 적용될 수 있다.
<반도체 소자 제조방법>
이하, 도 7 내지 도 16을 참조하여 실시 예에 따른 반도체 소자 제조방법을 설명하기로 한다. 이때 반도체 소자 제조방법의 설명은 실시 예를 중심으로 설명하나 반도체 소자 제조방법이 이하의 설명 내용으로 한정되는 것은 아니다. 아래에서 설명되는 실시 예는 본원이 속한 기술분야에서 통상의 지식을 가진 자에게 자명한 범위 내에서 다양하게 변형될 수 있다.
도 7 내지 도 16을 참조하여 실시 예에 따른 반도체 소자 제조방법을 설명함에 있어, 도 1 내지 도 6을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
우선, 도 7과 같이 성장 기판(105) 위에 발광구조층이 형성될 수 있다. 상기 발광구조층은 제1 도전형 반도체층(112), 제1 발광층(114), 제2 발광층(116), 전자차단층(117), 제2 도전형 반도체층(118)을 포함할 수 있다.
예로서, 성장 기판(105)이 성장 장비에 로딩되고, 그 위에 상기 발광구조층이 2족 내지 6족 원소의 화합물 반도체를 이용하여 층 또는 패턴 형태로 형성될 수 있다.
상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등을 포함하는 그룹 중에서 선택될 수 있다.
상기 성장 기판(105)은 도전성 기판 또는 절연성 기판 등일 수 있다. 예를 들어, 상기 성장 기판(105)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 그리고 GaAs 등으로 이루어진 군에서 어느 하나로 선택될 수 있다.
상기 성장 기판(105) 위에는 버퍼층이 형성될 수 있다. 상기 버퍼층은 상기 성장 기판(105)과 이후 형성되는 발광구조층 사이의 격자 상수의 차이를 줄여주게 되며, 그 물질은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등을 포함하는 그룹 중에서 선택될 수 있다.
다음으로, 상기 성장 기판(105) 위에 제1 도전형 반도체층(112)이 형성될 수 있다. 상기 제1 도전형 반도체층(112)은 화합물 반도체로 제공될 수 있다. 상기 제1 도전형 반도체층(112)은 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예컨대, 상기 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 또한, 상기 제1 도전형 반도체층(112)은 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수도 있다. 상기 제1 도전형 반도체층(112)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
그리고, 상기 제1 도전형 반도체층(112) 위에 제1 발광층(114)이 형성될 수 있다. 상기 제1 발광층(114)은 화합물 반도체로 제공될 수 있다. 상기 제1 발광층(114)은 예로서 2족-6족 또는 3족-5족 화합물 반도체로 제공될 수 있다. 상기 제1 발광층(114)은 제1층과 제2층을 포함할 수 있다. 예로서, 상기 제1층은 제1 밴드갭 에너지를 갖는 복수의 층으로 제공될 수 있다. 상기 제2층은 제2 밴드갭 에너지를 갖는 복수의 층으로 제공될 수 있다. 상기 제2 밴드갭 에너지는 상기 제1 밴드갭 에너지에 비해 작게 제공될 수 있다.
상기 복수의 제1층과 상기 복수의 제2층은 서로 교대로 적층되어 복수의 쌍으로 제공될 수 있다. 상기 제1 발광층(114)이 이와 같은 구조로 제공되는 경우, 상기 제1층은 일종의 장벽층의 기능을 수행할 수 있고, 상기 제2층은 일종의 우물층의 기능을 수행할 수 있다.
이어서, 상기 제1 발광층(114) 위에 제2 발광층(116)이 형성될 수 있다. 상기 제2 발광층(116)은 화합물 반도체로 제공될 수 있다. 상기 제2 발광층(116)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 제공될 수 있다.
상기 제2 발광층(116)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 제2 발광층(116)은 예를 들어 InAlGaN, InAlN, InGaN, AlGaN, GaN 등에서 선택될 수 있다. 상기 제2 발광층(116)이 다중 우물 구조로 제공된 경우, 상기 제2 발광층(116)은 복수의 장벽층과 복수의 우물층이 적층되어 제공될 수 있다.
또한, 상기 제2 발광층(116)은 예로서 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 제2 발광층(116)은 예를 들어 AlGaInP, AlInP, GaP, GaInP 등에서 선택될 수 있다. 상기 제2 발광층(116)이 다중 우물 구조로 제공된 경우, 상기 제2 발광층(116)은 복수의 장벽층과 복수의 우물층이 적층되어 제공될 수 있다.
다음으로, 상기 제2 발광층(116) 위에 전자차단층(117)이 형성될 수 있다. 상기 전자차단층(117)은 예로서 화합물 반도체로 제공될 수 있다. 상기 전자차단층(117)은 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예컨대, 상기 전자차단층(117)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 또한, 상기 전자차단층(117)은 상기 제1 발광층(116)의 밴드갭 에너지에 비해 더 큰 밴드갭 에너지를 가질 수 있다. 또한, 상기 전자차단층(117)은 예로서 제2 도전형 도펀트를 포함할 수 있다.
그리고, 상기 전자차단층(117) 위에 제2 도전형 반도체층(118)이 형성될 수 있다. 상기 제2 도전형 반도체층(118)은 화합물 반도체로 제공될 수 있다. 상기 제2 도전형 반도체층(118)은 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 상기 제2 도전형 반도체층(118)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 또한, 상기 제2 도전형 반도체층(118)은 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 제2 도전형 반도체층(118)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
실시 예에 따른 반도체 소자에 의하면, 좋은 내부 양자 효율 특성을 나타내는 제2 발광층(116)을 이용하여 제2 파장 대역의 빛을 생성하고, 상기 제2 파장 대역의 빛을 흡수하여 제1 파장 대역의 빛을 재 방출할 수 있는 제1 발광층(114)을 함께 제공함으로써, 실제 필요로 하는 제1 파장 대역의 빛을 효과적으로 공급할 수 있게 된다.
다음으로, 도 8과 같이, 상기 발광구조층(110)의 일부를 제거하는 에칭 공정이 진행될 수 있다. 예를 들어, 상기 제2 도전형 반도체층(118), 상기 제2 발광층(116), 상기 제1 발광층(114)을 관통하여 상기 제1 도전형 반도체층(112)의 일부를 노출하는 복수의 홀(H)이 형성될 수 있다.
실시 예에서 상기 복수의 홀(H)은 상기 제1 도전형 반도체층(112)에서 상기 제2 도전형 반도체층(118)의 상면까지 소정의 각도로 경사지게 형성될 수 있다. 예컨대, 상기 제2 도전형 반도체층(118(의 상면과 상기 홀(H)을 이루는 경사면 사이의 각은 둔각으로 형성될 수 있다.
실시 예에서 상기 복수의 홀(H)의 수평 폭은 하측으로 갈수록 감소할 수 있다. 실시 예에 의하면, 복수의 홀(H)의 수평 폭이 하측으로 갈수록 감소됨으로써, 상기 제1 발광층(114)과 상기 제2 발광층(116)의 제거되는 영역이 줄어 들 수 있게 된다. 이에 따라 실시 예에 따른 반도체 소자의 발광효율이 향상될 수 있다.
다음으로, 도 9와 같이, 복수의 홀(H)과 제2 도전형 반도체층(118)의 일부 상에 채널층(120)이 형성될 수 있다. 이때, 상기 채널층(120)은 이후 형성될 컨택층(160)이 형성될 영역에는 형성되지 않을 수 있다. 이에 따라, 복수의 홀(H)에 의해 노출되는 제1 도전형 반도체층(112)의 일부는 노출될 수 있다.
실시 예에서 상기 채널층(120)의 반사율이 50% 초과일 수 있다. 예를 들어, 상기 채널층(120)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 선택된 절연물질로 형성될 수 있으며, 이러한 절연물질에 반사물질이 혼합된 형태로 형성될 수 있다.
예를 들어, 상기 채널층(120)은 절연물질에 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, 또는 Hf 중 어느 하나 이상의 물질이 혼합된 형태로 형성될 수 있다.
다음으로, 도 10과 같이, 상기 제2 도전형 반도체층(118) 위에 컨택 전극층(132)이 형성될 수 있다. 상기 컨택 전극층(132)은 상기 제2 도전형 반도체층(118)과 오믹 접촉되며, 적어도 하나의 전도성 물질을 포함할 수 있고, 단층 또는 다층으로 이루어질 수 있다.
예를 들어, 상기 컨택 전극층(132)은 금속, 금속 산화물, 금속 질화물을 포함하는 그룹 중 적어도 하나를 포함할 수 있다. 상기 컨택 전극층(132)은 투광성의 물질을 포함할 수 있다. 예컨대, 상기 컨택 전극층(132)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO (indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh 또는 Pd 중 적어도 하나를 포함할 수 있다.
다음으로, 도 11과 같이, 상기 컨택 전극층(132) 위에 반사층(134)이 형성될 수 있다. 상기 반사층(134)은 상기 컨택 전극층(132) 위에 배치되며, 컨택 전극층(132)을 통해 입사된 광을 반사시켜 줄 수 있다.
상기 반사층(134)은 금속을 포함하며, 예컨대 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들 중 둘 이상의 합금으로 구성된 물질 중에서 한 층 또는 복수의 층으로 형성될 수 있다.
다음으로, 상기 반사층(134) 상에 캡핑층(136)이 형성될 수 있다.
상기 컨택 전극층(132), 반사층(134), 및 캡핑층(136)을 포함하여 제2 전극층(130)으로 칭할 수 있다. 제2 전극층(130)은 이후 형성되는 패드 전극(180)로부터 공급되는 전원을 제2 도전형 반도체층(118)에 공급할 수 있다.
상기 캡핑층(136)은 상기 반사층(134) 위에 배치되며 이후 형성되는 패드 전극(180)으로부터 공급되는 전원을 상기 반사층(134)에 공급할 수 있다. 상기 캡핑층(136)은 전류 확산층으로 기능할 수 있다.
상기 캡핑층(136)은 금속을 포함하며, 전기 전도성이 높은 물질로서, 예컨대 Sn, Ga, In, Bi, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si와 이들의 선택적인 합금 중 적어도 하나를 포함할 수 있다.
다음으로, 도 12와 같이, 상기 노출된 제1 도전형 반도체층(112) 위에 컨택층(160)이 형성될 수 있다. 예를 들어, 상기 노출된 제1 도전형 반도체층(112) 위에 MOCVD 공법으로 재성장(Re-growth) 공정을 진행하여 컨택층(160)을 형성할 수 있다.
상기 컨택층(160)은 금속층 또는 반도체층으로 형성될 수 있다. 예를 들어, 상기 컨택층(160)은 상기 제1 도전형 반도체층(112)과 같은 물질로 형성될 수 있다. 예를 들면, 상기 컨택층(160)은 InxAlyGa1 -x- yN (0≤≤x≤≤1, 0≤≤y≤≤1, 0≤≤x+y≤≤1)의 조성식을 갖는 반도체층으로 형성될 수 있다.
또한 상기 컨택층(160)은 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.
실시 예에서 상기 컨택층(160)은 제1 도전형 원소, 예를 들어 n형 도핑원소로 도핑 될 수 있다. 상기 컨택층(160)에 도핑된 제1 도전형 원소의 도핑 농도는 상기 제1 도전형 반도체층(112)에 도핑된 제1 도전형 도핑원소의 도핑 농도보다 높을 수 있다.
예를 들어, 상기 컨택층(160)은 n형 반도체층일 수 있으며, 상기 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다.
이에 따라 실시 예에 의하면, 상기 컨택층(160)에 도핑되는 제1 도전형 원소의 도핑농도가 제1 도전형 반도체층(112)의 도핑 농도보다 높게 형성됨으로써 전류 주입 효율을 향상시킬 수 있다.
실시 예에서 상기 컨택층(160)은 상기 제1 발광층(114), 제2 발광층(116)을 관통하여 상기 제1 도전형 반도체층(112)의 일부를 노출하는 복수의 홀(H)로부터 상측 방향으로 연장되어 형성될 수 있다.
상기 컨택층(160)의 상부 형상은 사다리꼴 형상(Trapezoidal)이 됨으로써 이후 형성되는 제1 전극층(150)과의 접촉면적을 넓힐 수 있다.
실시 예에서 상기 컨택층(160)의 수평 폭은 상기 복수의 홀(H)의 저면 수평 폭에 비해서는 크게 형성되되, 약 100
Figure pat00001
이하로 형성될 수 있다. 상기 컨택층(160)의 수평 폭이 약 100
Figure pat00002
이후 형성되는 제2 전극층(130)과 접촉하여 통전될 수 있기 때문에 제2 전극층(130)과 통전되지 않는 범위에서 수평 폭이 선택될 수 있다.
다음으로, 상기 캡핑층(136)과 상기 채널층(120) 위에 절연층(140)이 형성될 수 있다. 상기 절연층(140)은 상기 컨택층(160)이 노출되도록 형성될 수 있다. 이를 통해 이후 형성되는 확산방지층(154)이 컨택층(160)의 측면과 접하여 상호간의 접촉면적을 확장시킴으로써 전기 저항의 감소와 더불어 전류 주입 효율을 향상시킬 수 있다.
상기 절연층(140)은 상기 컨택층(160)과 제2 도전형 반도체층(118) 사이를 전기적으로 절연시킬 수 있다. 상기 절연층(140)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 선택된 물질로 형성될 수 있다.
다음으로, 상기 절연층(140)과 상기 컨택층(160)의 측면에 확산방지층(154)이 형성되고, 상기 확산방지층(154) 위에 접합층(156)이 형성될 수 있다.
상기 확산방지층(154)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함하는 단일층 또는 복수의 층일 수 있다. 상기 접합층(156)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함하는 단일층 또는 복수의 층일 수 있다.
상기 확산방지층(154)과 상기 접합층(156)은 증착 방식, 스퍼터링 방식, 도금 방식 중 적어도 하나로 형성되거나, 전도성 시트로 부착될 수 있다.
상기 접합층(156)은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 의하면, 상기 확산방지층(154)은 상기 컨택층(160)의 측면과 접할 수 있고, 상기 접합층(156)은 상기 컨택층(160)과 접함으로써 제1 전극층(150)과 컨택층(160) 간의 접촉면적을 확장시킬 수 있다.
이에 따라, 실시 예에 의하면 상기 컨택층(160)과 제1 전극층(150) 사이의 접촉 저항이 감소됨으로써 동작전압 상승을 방지하여 광출력을 향상시키고 전기적인 신뢰성을 향상시킬 수 있다.
또한 실시 예에 의하면, 컨택층(160)과 제1 전극층(150) 간의 접촉면적 증가에 따라 전류 주입효율을 향상시킴으로써 광속을 향상시킬 수 있다.
실시 예에서 상기 컨택층(160)의 상부 영역은 측면에 기울기를 구비하여 표면적을 넓힐 수 있고, 상기 확산방지층(154)이 상기 컨택층(160)의 측면과 접촉함으로써 상호 간의 접촉면적을 넓혀 접촉 저항의 감소에 의해 동작전압의 상승을 방지할 수 있다.
또한 실시 예에 의하면, 상기 컨택층(160)의 기울기 있는 측면과 상기 확산방지층(154)이 접함으로써 접촉면적을 넓혀 제1 전극층(150)과 컨택층(160) 간의 전류 주입효율을 향상시킴으로써 광속을 향상시킬 수 있다.
다음으로, 상기 접합층(156) 위에 지지부재(158)가 형성될 수 있다. 상기 확산방지층(154), 접합층(156) 및 지지부재(158)을 포함하여 제1 전극층(150)으로 칭할 수 있다. 제1 전극층(150)은 이후 형성되는 하부전극(159)으로부터 공급되는 전원을 제1 도전형 반도체층(112)에 공급할 수 있다.
상기 지지부재(158)는 접합층(156)과 본딩될 수 있다. 상기 지지부재(158)는 전도성 지지부재일 수 있으며, 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W) 등 중에서 적어도 하나일 수 있다.
또한 상기 지지부재(158)는 캐리어 웨이퍼, 예를 들어 Si, Ge, GaAs, ZnO, SiC, SiGe, Ga203, GaN 등에서 선택될 수도 있다.
다음으로, 도 13과 같이, 성장 기판(105)이 제거될 수 있다. 이때, 성장 기판(105) 제거에 따라 상기 제1 도전형 반도체층(112)의 표면이 노출될 수 있다.
상기 성장 기판(105)은 물리적 또는/및 화학적 방법으로 제거될 수 있다. 예를 들어, 상기 성장 기판(105)의 제거 방법은 레이저 리프트 오프(LLO: Laser Lift Off) 과정으로 제거될 수 있다. 예를 들어, 상기 성장 기판(105)에 일정 영역의 파장을 가지는 레이저를 조사하는 방식으로 상기 성장 기판(105)을 리프트 오프하게 된다.
또는 상기 성장 기판(105)과 상기 제1 도전형 반도체층(112) 사이에 배치된 버퍼층(미도시)을 습식식각 액을 이용하여 제거하여, 상기 성장 기판(105)을 분리할 수도 있다.
상기 성장 기판(105)이 제거되고 상기 버퍼층을 에칭하거나 폴리싱하여 제거함으로써, 상기 제1 도전형 반도체층(112)의 상면이 노출될 수 있다.
상기 제1 도전형 반도체층(112)의 상면은 N-face로서, 상기 성장 기판에 더 가까운 면일 수 있다. 상기 제1 도전형 반도체층(112)의 상면은 ICP/RIE(Inductively coupled Plasma/Reactive Ion Etching) 등의 방식으로 에칭하거나, 폴리싱 장비로 연마할 수 있다.
다음으로, 도 14와 같이, 상기 발광구조층(110)의 일부가 제거되어 채널층(120)의 일부가 노출될 수 있다. 예를 들어, 패드 전극(180)이 형성될 영역의 제1 도전형 반도체층(112), 제1 발광층(114), 제2 발광층(116), 제2 도전형 반도체층(116)의 일부가 제거될 수 있다.
예를 들어, 습식에칭 또는 건식에칭을 수행하여 상기 발광구조층(110)의 둘레 즉, 칩과 칩 사이의 경계 영역인 채널 영역 또는 아이솔레이션 영역이 제거될 수 있고, 상기 채널층(120)이 노출될 수 있다.
상기 제1 도전형 반도체층(112)의 상면에 광 추출 구조(P)가 형성될 수 있다. 상기 광 추출 구조는 러프니스 또는 패턴으로 형성될 수 있다. 상기 광 추출 구조는 습식 또는 건식 에칭 방식에 의해 형성될 수 있다.
다음으로, 도 15와 같이, 상기 노출된 채널층(120)과 상기 발광구조층(110) 위에 보호층(170)이 형성될 수 있다. 상기 보호층(170)은 상기 광추출 구조(P)의 패턴에 대응되는 패턴을 구비할 수 있다. 상기 보호층(170)은 SiOxNy, Si3N4, Al2O3, TiO2 중에서 선택된 물질로 형성될 수 있다.
이후, 패드 전극(180)이 형성될 영역의 보호층(170)과 채널층(120)의 일부가 제거되는 제2 홀(H2)을 형성하여 캡핑층(136)의 일부가 노출될 수 있다.
다음으로, 도 16과 같이, 노출된 캡핑층(136) 상에 패드 전극(180)이 형성될 수 있고, 상기 제1 전극층(150) 하부에 하부 전극(159)이 형성되어 실시 예에 따른 반도체 소자(100)를 제조할 수 있다.
상기 패드 전극(180) 또는 상기 하부 전극(159)은 Ti/Au 등의 물질로 형성될 수 있다. 상기 패드 전극(180)은 와이어로 본딩될 부분으로서, 발광구조층(110)의 소정 부분에 배치될 수 있으며, 하나 또는 복수로 형성될 수 있다.
<반도체 소자 패키지>
도 17은 실시 예에 따른 반도체 소자가 적용된 반도체 소자 패키지(200)를 나타낸 도면이다.
실시 예에 따른 반도체 소자 패키지(200)는 몸체(205)와, 상기 몸체(205)에 배치된 제1 리드전극(213) 및 제2 리드전극(214)과, 상기 몸체(205)에 제공되어 상기 제1 리드전극(213) 및 제2 리드전극(214)과 전기적으로 연결되는 반도체 소자(100)와, 상기 반도체 소자(100)를 포위하는 몰딩부재(240)를 포함할 수 있다.
상기 몸체(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 반도체 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 리드전극(213) 및 제2 리드전극(214)은 서로 전기적으로 분리되며, 상기 반도체 소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(213) 및 제2 리드전극(214)은 상기 반도체 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 반도체 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 반도체 소자(100)는 상기 몸체(205) 위에 배치되거나 상기 제1 리드전극(213) 또는 제2 리드전극(214) 위에 배치될 수 있다.
상기 반도체 소자(100)는 상기 제1 리드전극(213) 및 제2 리드전극(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
실시 예에서 반도체 소자(100)는 제2 리드전극(214)에 실장되고, 제1 리드전극(213)과 와이어(250)에 의해 연결될 수 있다. 그러나, 실시 예에 의하면, 반도체 소자(100)와 제1 및 제2 리드전극(213, 214) 간의 전기적인 연결은 본원 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 자명한 범위 내에서 다양하게 변형되어 제공될 수 있다.
상기 몰딩부재(240)는 상기 반도체 소자(100)를 포위하여 상기 반도체 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(240)에는 형광체(232)가 포함되어 상기 반도체 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다. 상기 몰딩부재(240)의 상면은 단면이 플랫(flat)하거나 볼록 또는 오목한 형상을 가질 수 있다.
실시 예에 따른 반도체 소자 또는 반도체 소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 반도체 소자 또는 상기 반도체 소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 선택적으로 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 소자 또는 반도체 소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.
<조명장치>
도 18은 실시 예에 따른 조명장치의 분해 사시도이다.
실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 반도체 소자 또는 반도체 소자 패키지를 포함할 수 있다.
상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다. 상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다. 상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 특허청구범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
110 발광구조층 112 제1 도전형 반도체층
114 제1 발광층 114a 제1층
114b 제2층 116 제2 발광층
116a 장벽층 116b 우물층
117 전자차단층 118 제2 도전형 반도체층
120 채널층 130 제2 전극층
132 컨택 전극층 134 반사층
136 캡핑층 150 제1 전극층
154 확산방지층 156 접합층
158 지지부재 159 하부전극
160 컨택층 170 보호층
180 패드 전극

Claims (13)

  1. 제1 도전형 반도체층;
    제2 도전형 반도체층; 및
    상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 발광층;
    을 포함하고,
    상기 발광층은 상기 제1 도전형 반도체층에 가까이 배치된 제1 발광층과 상기 제2 도전형 반도체층에 가까이 배치된 제2 발광층을 포함하고,
    상기 제2 발광층은 장벽층과 우물층을 포함하고, 상기 제1 도전형 반도체층으로부터 제공되는 제1 캐리어와 상기 제2 도전형 반도체층으로부터 제공되는 제2 캐리어의 결합에 대응되는 제2 파장 대역의 빛을 생성하고,
    상기 제1 발광층은 상기 제2 발광층에서 생성된 상기 제2 파장 대역의 빛을 제공 받고, 상기 제2 파장 대역에 비해 더 긴 제1 파장 대역의 빛을 발광하는 반도체 소자.
  2. 제1항에 있어서,
    상기 반도체 소자에서 외부로 방출되는 빛의 주 파장 대역은 상기 제1 파장 대역에 속하는 반도체 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 발광층은 제1 밴드갭 에너지를 갖는 복수의 제1층과 상기 제1 밴드갭 에너지에 비해 더 작은 제2 밴드갭 에너지를 갖는 복수의 제2층을 포함하고,
    상기 제1층과 상기 제2층은 서로 교대로 적층되며,
    상기 제2 밴드갭 에너지는 상기 제2 발광층의 우물층의 밴드갭 에너지에 비해 작은 반도체 소자.
  4. 제3항에 있어서,
    상기 제1 발광층의 상기 제1 밴드갭 에너지는 상기 제2 발광층의 장벽층의 밴드갭 에너지에 비해 같거나 작은 반도체 소자.
  5. 제3항에 있어서,
    상기 제1 발광층의 상기 제1층은 AlGaN 반도체층이고, 상기 제1 발광층의 상기 제2층은 GaN 반도체층이고,
    상기 제2 발광층의 상기 장벽층은 AlGaN 반도체층이고, 상기 제2 발광층의 상기 우물층은 AlGaN 반도체층인 반도체 소자.
  6. 제3항에 있어서,
    상기 제1 발광층의 상기 제1 파장 대역은 335 나노미터 내지 345 나노미터이고,
    상기 제2 발광층의 상기 제2 파장 대역은 315 나노미터 내지 325 나노미터인 반도체 소자.
  7. 제5항에 있어서,
    상기 제1 발광층의 상기 제1층은 1 나노미터 내지 2.5 나노미터의 두께로 제공되고, 상기 제1 발광층의 상기 제2층은 1 나노미터 내지 2.5 나노미터의 두께로 제공된 반도체 소자.
  8. 제7항에 있어서,
    상기 제1 발광층의 터널링 효과에 의한 상기 제2층의 유효 밴드갭 에너지(effective bandgap energy)는 상기 제2층의 상기 제2 밴드갭 에너지에 비해 크고 상기 제2 발광층의 우물층의 밴드갭 에너지에 비해 작은 반도체 소자.
  9. 제5항에 있어서,
    상기 제1 발광층의 상기 제1층은 20% 내지 30%의 Al 조성을 포함하고,
    상기 제2 발광층의 상기 장벽층은 20% 내지 30%의 Al 조성을 포함하고, 상기 제2 발광층의 상기 우물층은 10% 내지 20%의 Al 조성을 포함하는 반도체 소자.
  10. 제5항에 있어서,
    상기 제1 발광층의 상기 제1층은 제1 도전형 도펀트를 포함하는 반도체 소자.
  11. 제5항에 있어서,
    상기 제1 발광층은 상기 제1층과 상기 제2층이 적층된 구조를 하나의 쌍으로 하여, 20쌍 내지 40쌍으로 제공된 반도체 소자.
  12. 제5항에 있어서,
    상기 제1 발광층은 상기 제1층과 상기 제2층이 적층된 구조를 하나의 쌍으로 하는 복수의 쌍을 포함하고 100 나노미터 내지 130 나노미터의 두께로 제공된 반도체 소자.
  13. 제1 도전형 반도체층;
    제2 도전형 반도체층; 및
    상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 발광층;
    을 포함하고,
    상기 발광층은 상기 제1 도전형 반도체층에 가까이 배치된 제1 발광층과 상기 제2 도전형 반도체층에 가까이 배치된 제2 발광층을 포함하고,
    상기 제1 발광층은 제1 밴드갭 에너지를 갖는 복수의 제1층과 상기 제1 밴드갭 에너지에 비해 더 작은 제2 밴드갭 에너지를 갖는 복수의 제2층을 포함하고,
    상기 제1 발광층은 상기 제1층과 상기 제2층이 적층된 구조를 하나의 쌍으로 하여 복수의 쌍으로 제공되고,
    상기 제1 발광층의 상기 제1층은 20% 내지 30%의 Al 조성을 포함하는 AlGaN 반도체층이고, 상기 제1 발광층의 상기 제2층은 0% 내지 3%의 Al 조성을 포함 AlGaN 반도체층이고,
    상기 제2 발광층은 장벽층과 우물층을 포함하고, 상기 제2 발광층의 상기 장벽층은 20% 내지 30%의 Al 조성을 포함하는 AlGaN 반도체층이고, 상기 제2 발광층의 상기 우물층은 10% 내지 20%의 Al 조성을 포함 AlGaN 반도체층이고,
    상기 제1 발광층의 상기 제1층은 1 나노미터 내지 2.5 나노미터의 두께로 제공되고, 상기 제1 발광층의 상기 제2층은 1 나노미터 내지 2.5 나노미터의 두께로 제공되며,
    상기 제1 발광층의 터널링 효과에 의한 상기 제2층의 유효 밴드갭 에너지(effective bandgap energy)는 상기 제2층의 상기 제2 밴드갭 에너지에 비해 크고 상기 제2 발광층의 우물층의 밴드갭 에너지에 비해 작은 반도체 소자.
KR1020160148695A 2016-11-09 2016-11-09 반도체 소자 KR20180051848A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160148695A KR20180051848A (ko) 2016-11-09 2016-11-09 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160148695A KR20180051848A (ko) 2016-11-09 2016-11-09 반도체 소자

Publications (1)

Publication Number Publication Date
KR20180051848A true KR20180051848A (ko) 2018-05-17

Family

ID=62486302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160148695A KR20180051848A (ko) 2016-11-09 2016-11-09 반도체 소자

Country Status (1)

Country Link
KR (1) KR20180051848A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111819702A (zh) * 2019-11-26 2020-10-23 天津三安光电有限公司 一种红外发光二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111819702A (zh) * 2019-11-26 2020-10-23 天津三安光电有限公司 一种红外发光二极管
CN111819702B (zh) * 2019-11-26 2024-04-09 天津三安光电有限公司 一种红外发光二极管

Similar Documents

Publication Publication Date Title
KR101712049B1 (ko) 발광 소자
US8716693B2 (en) Light emitting device and light emitting device package for improving a light emission efficiency
KR102175345B1 (ko) 발광소자 및 조명시스템
US20110108868A1 (en) Light emitting device, light emitting device package and lighting system
KR20120111364A (ko) 발광 소자 및 발광 소자 패키지
KR102376468B1 (ko) 적색 발광소자 및 조명장치
US10816143B2 (en) Ultraviolet light-emitting device and lighting system
KR102359824B1 (ko) 자외선 발광소자 및 발광소자 패키지
KR20180051848A (ko) 반도체 소자
KR102581856B1 (ko) 자외선 발광소자 및 조명시스템
KR101700792B1 (ko) 발광 소자
KR20160086603A (ko) 발광 소자
KR102397266B1 (ko) 발광소자 및 조명장치
KR102181429B1 (ko) 발광소자 및 조명시스템
KR102199997B1 (ko) 발광소자 및 발광 소자 패키지
KR102181404B1 (ko) 발광소자 및 조명시스템
KR102066610B1 (ko) 발광 소자
KR102554517B1 (ko) 자외선 발광소자 및 조명시스템
KR102350784B1 (ko) 자외선 발광소자 및 조명시스템
KR102200075B1 (ko) 자외선 발광소자 및 조명시스템
KR102335431B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102317473B1 (ko) 자외선 발광소자 및 조명시스템
KR102181398B1 (ko) 발광소자 및 조명시스템
KR102299735B1 (ko) 발광소자 및 조명시스템
KR102249633B1 (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application