Nothing Special   »   [go: up one dir, main page]

JP4684917B2 - 電子制御装置 - Google Patents

電子制御装置 Download PDF

Info

Publication number
JP4684917B2
JP4684917B2 JP2006052831A JP2006052831A JP4684917B2 JP 4684917 B2 JP4684917 B2 JP 4684917B2 JP 2006052831 A JP2006052831 A JP 2006052831A JP 2006052831 A JP2006052831 A JP 2006052831A JP 4684917 B2 JP4684917 B2 JP 4684917B2
Authority
JP
Japan
Prior art keywords
signal
abnormality
input
external input
abnormality detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006052831A
Other languages
English (en)
Other versions
JP2007233573A (ja
Inventor
孝章 福嶋
洋介 松本
朗 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2006052831A priority Critical patent/JP4684917B2/ja
Priority to US11/709,133 priority patent/US7903539B2/en
Publication of JP2007233573A publication Critical patent/JP2007233573A/ja
Application granted granted Critical
Publication of JP4684917B2 publication Critical patent/JP4684917B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60WCONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W50/00Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
    • B60W50/02Ensuring safety in case of control system failures, e.g. by diagnosing, circumventing or fixing failures
    • B60W50/0205Diagnosing or detecting failures; Failure detection models

Landscapes

  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Safety Devices In Control Systems (AREA)
  • Control Of Driving Devices And Active Controlling Of Vehicle (AREA)

Description

本発明は、例えば、車両用等の電子制御装置に関し、特に、そのフェールセーフ処理に関する。
近年、車両の安全性や快適性を向上させる等のために車両の電装品の数が増加すると共に車両制御が高度化しており、車両の各種制御を実行する電子制御装置へのセンサやスイッチ等の外部入力信号の入力点数も増加している。
一方、電子制御装置に備わるプロセッサの入力点数は限られており、電子制御装置の入力インターフェースにマルチプレクサ回路を用いることで、多数の入力点数に対応する技術が知られている(例えば、特許文献1乃至4等参照)。
特開平8−22308号公報 特開平02−238379号公報 特開平02−287744号公報 特許第3202382号
ところで、車両用の電子制御装置では、各種センサやスイッチ等から入力される外部入力信号の状態が異常であることを検出した場合、特に、車両の走行制御に直接関わる信号に異常を検出した場合には、最大限の安全を確保するためのフェールセーフ処理を実行する。
しかしながら、インターフェース回路に異常(故障)があった場合には、各種センサやスイッチ等から入力される外部入力信号の状態が異常であるのか、インターフェース回路に異常があるのかを区別することができず、的確なフェールセーフ処理を実行することができない。
また、インターフェース回路のマルチプレクサ回路の全てに故障がないかを常時監視するには、各マルチプレクサ回路の空き時間を待って実行する必要があり、電子制御装置の処理負担が大幅に増加する。
本発明は、上記の事情に鑑みて成されたものであり、その目的とするところは、外部入力信号に基づく異常検出の検出精度を高めて的確なフェールセーフ処理を実行可能な電子制御装置を提供することにある。
かかる目的を達成するために本発明電子制御装置は、複数の外部入力信号それぞれ入力する複数のマルチプレクサ回路と、入力側に複数の入力端子を備え、該複数の入力端子のそれぞれがグランド電圧又は所定電圧に接続された異常検出用マルチプレクサ回路と、前記複数のマルチプレクサ回路と前記異常検出用マルチプレクサ回路とのそれぞれに接続し、前記複数のマルチプレクサ回路のそれぞれが出力側に出力する外部入力信号を選択する選択信号の送信経路となると共に、前記異常検出用マルチプレクサ回路が該異常検出用マルチプレクサ回路の出力側に出力する前記グランド電圧又は所定電圧を選択する選択信号の送信経路となる選択信号線とを備える入力インターフェースと、前記複数のマルチプレクサ回路から出力される外部入力信号を入力して、該入力した外部入力信号の信号状態を異常と判断した場合に、前記選択信号線を介して前記異常検出用マルチプレクサ回路に前記選択信号を送信し、前記選択信号に基づいて前記異常検出用マルチプレクサ回路の出力側に出力される電圧に基づき前記入力インターフェースに異常が発生しているか否かを判定する判定手段と、前記判定手段により前記入力インターフェースに異常が発生していると判定された場合には、異常を検出する前の外部入力信号を使用してフェールセーフ処理を実行し、又、前記判定手段により前記入力インターフェースに異常が発生していないと判定された場合には、外部入力信号の異常と判定して、該外部入力信号の異常状態に応じたフェールセーフ処理を実行するフェールセーフ処理手段とを備えている。
この構成によれば、外部入力信号の状態に基づいてフェールセーフ処理を実行する前に、入力インターフェース異常がないかを検出することができる。マルチプレクサ回路は選択信号線からの選択信号によりそれぞれ制御され、入力インターフェースの故障の原因のほとんどは選択信号線に関するものであることが知られており、複数のマルチプレクサ回路の一つに異常があると、全てのマルチプレクサ回路が正常に動作しない場合がほとんどである。このことから、異常検出用マルチプレクサ回路について異常がないかを検出すれば、全てのマルチプレクサ回路について正常か異常かを判断できる。これにより、入力インターフェースの故障と外部入力信号の状態の異常とを切り分けることができ、的確なフェールセーフ処理が可能になる。
また、入力インターフェースに異常が発生していると判定された場合には、異常を検出する前の外部入力信号を使用してフェールセーフ処理を実行するので、正確なフェールセーフ処理を実行することができる。さらに、入力インターフェースに異常が発生していないと判定された場合には、外部入力信号の異常と判定して、外部入力信号の異常状態に応じた的確なフェールセーフ処理を実行することができる。
本発明の電子制御装置は、複数の外部入力信号をそれぞれに入力する複数のマルチプレクサ回路と、複数備える入力端子のうちの一の入力端子に、異常検出用信号を入力する異常検出用マルチプレクサ回路と、前記複数のマルチプレクサ回路と前記異常検出用マルチプレクサ回路とのそれぞれに接続し、前記複数のマルチプレクサ回路のそれぞれが出力側に出力する外部入力信号を選択する選択信号の送信経路となると共に、前記異常検出用マルチプレクサ回路が該異常検出用マルチプレクサ回路の出力側に前記異常検出用信号を出力ように前記異常検出用マルチプレクサ回路に指示する選択信号の送信経路となる選択信号線とを備える入力インターフェースと、記複数のマルチプレクサ回路から出力される外部入力信号を入力して、該入力した外部入力信号の信号状態を異常と判断した場合に、前記選択信号線を介して前記異常検出用マルチプレクサ回路に前記選択信号を送信すると共に、前記一の入力端子に前記異常検出用信号を送信し、前記選択信号に基づいて前記異常検出用マルチプレクサ回路の出力側に出力される信号状態に基づいて前記入力インターフェースに異常が発生しているか否かを判定する判定手段と、前記判定手段により前記入力インターフェースに異常が発生していると判定された場合には、異常を検出する前の外部入力信号を使用してフェールセーフ処理を実行し、又、前記判定手段により前記入力インターフェースに異常が発生していないと判定された場合には、外部入力信号の異常と判定して、該外部入力信号の異常状態に応じたフェールセーフ処理を実行するフェールセーフ処理手段とを備えている。
上記構成において、前記外部入力信号には車両の走行状態に関する信号を含み、前記フェールセーフ処理手段は、前記入力インターフェースに異常を検出した場合には、車両の安全を確保するためのフェール処理を実行することを特徴としている。
この構成によれば、入力インターフェースが故障していると、車両の走行状態に関わる信号が正しいものではなくなるが、それに応じたフェールセーフ処理を実行することにより、車両の安全性が高まる。
本発明によれば、外部入力信号に基づく異常検出の検出精度を高めて的確なフェールセーフ処理を実行可能となる。
以下、本発明の最良の実施形態について、添付図面を参照しつつ説明する。
図1は、本発明の一実施例に係る電子制御装置の要部の構成を示す機能ブロック図である。
この電子制御装置は、例えば、車両の変速制御に適用され、図1に示すように、演算処理部10、入力インターフェース20、出力インターフェース30、複数のコネクタ端子CN1〜CN4等から構成される。
入力インターフェース20は、複数のマルチプレクサ回路MUX1〜MUX4を備えている。
マルチプレクサ回路MUX1〜MUX4は、それぞれ4つの入力ももち、この入力にそれぞれ4つの接続端子をもつコネクタCN1〜CN4がそれぞれ電気的に接続されている。
マルチプレクサ回路MUX1〜MUX4は、共通の選択信号線SEL1,SEL2と接続されており、各マルチプレクサ回路MUX1〜MUX4には、選択信号線SEL1,SEL2を通じて選択信号が入力される。この選択信号は、”0”と”1”の組み合わせであり、各マルチプレクサ回路MUX1〜MUX4は、これら選択信号の組み合わせ(4通り)に応じて、対応する外部入力信号を選択して演算処理部10へそれぞれ出力する。
3つのマルチプレクサ回路MUX1〜MUX3には、それぞれ、複数の外部入力信号IN1〜IN4,IN5〜IN8,IN9〜IN12(以下、外部入出力信号INとする)が入力される。
異常検出用に割り当てられたマルチプレクサ回路MUX4には、4つの入力の一つに所定電圧Vccが入力され、他の3入力にはグランドGNDが接続されている。
外部入力信号INは、電子制御装置が車両の変速制御に適用される場合には、例えば、シフトレバーの検出位置信号、各種センサの検出信号、スイッチ信号等の車両の作動状態を特定するのに必要な各種信号で構成される。
演算処理部10は、図示しないプロセッサ、ROM,RAM等の各種メモリ、入力インターフェースからのアナログ信号をディジタル信号に変換するA/D変換器、プロセッサからのディジタルデータをアナログ信号に変換して出力するD/A変換器等のハードウエアと、例えば、車両の変速制御のために必要な所要のソフトウエア、異常発生の際に必要なフェールセーフ処理用のソフトウエアなどから構成されている。そして、演算処理部10には、入力インターフェース20から外部入力信号INが入力されると共に出力インターフェース30へ制御に必要な各種信号を出力する。
フェールセーフ処理に関しては、演算処理部10は、例えば、1ms毎に選択信号を選択信号線SEL1,SEL2に出力して、外部入力信号INを順次読み込み、これらの外部入力信号INの状態から異常がないかを常時監視する。
出力インターフェース30は、演算処理部10からの指令に応じて、各種信号やデータを外部、例えば、他の電気機器や電装品、他の電子制御装置等へ出力する。
次に、上記した電子制御装置の演算処理部10におけるフェールセーフ処理の一例について図2のフローチャートを参照して説明する。尚、演算処理部10は、各種制御を実行しながら、図2に示すフェールセーフ処理を定期的に実行する。
演算処理部10は、先ず、入力インターフェース20からの外部入力信号INの状態に基づいて、異常がないかを検出する(ステップST1)。この段階で、異常を検出しない場合には、処理を終了し、異常を検出した場合には、異常検出用に割り当てられたマルチプレクサ回路MUX4の出力を読み出し、マルチプレクサ回路MUX4に異常がないかを確認する(ステップST2)。
このとき、マルチプレクサ回路MUX4の入力の一つには所定電圧Vcc、他の3入力にはグランドGNDが接続されているので、マルチプレクサ回路MUX4の出力論理が一定であるかに基づいてマルチプレクサ回路MUX4の異常を判断する(ステップST3)。マルチプレクサ回路MUX4が正常である場合には、出力論理が一定であり、論理が一定でない場合には、マルチプレクサ回路MUX4に異常があると判断できる。
演算処理部10は、マルチプレクサ回路MUX4に異常が検出されない場合には、入力インターフェース20が正常であると判断し(ステップST7)、外部入力信号INの状態が異常であることを確定する(ステップST8)。
そして、演算処理部10は、外部入力信号INの状態に応じて予め定められたフェールセーフ処理を現在の外部入力信号INの状態に基づいて実行する(ステップST9)。これにより、車両に故障等が発生した場合に、的確なフェール処理が実行される。
一方、演算処理部10は、ステップST3において、マルチプレクサ回路MUX4に異常があると判断した場合には、外部入力信号INの状態は正常と判断する(ステップST4)。マルチプレクサ回路MUX4に異常がある場合には、入力インターフェース20全体が故障していると判断できるからである。
そして、演算処理部10は、ステップST1における異常検出前の正常な外部入力信号INを使用して、車両を路肩に退避させるなどの安全確保のためのフェールセーフ処理を実行する(ステップST5)。すなわち、異常検出後の外部入力信号INは、入力インターフェース20全体が故障していることから、全て異常な値をとる可能性が高く、この異常な値の信号を車両の制御に用いると確実なフェールセーフ処理ができないからである。
また、演算処理部10は、マルチプレクサ回路MUX4に異常が発生したことを自らのメモリに記憶する(ステップST6)。メモリに記憶しておくことにより、記憶情報をディーラー等で修理する際に、異常の分析、解析に使用でき、故障に迅速に対応できる。
以上のように、本実施形態によれば、外部入力信号INの状態に基づいてフェールセーフ処理を実行する前に、入力インターフェース20の異常検出用のマルチプレクサ回路MUX4について異常がないかを検出し、その異常検出結果に応じてフェールセーフ処理の内容を変えることにより、より的確なフェールセーフ処理が可能になる。
る。
上記実施形態では、入力インターフェース20の異常検出のためにマルチプレクサ回路MUX4の全体を異常検出用に割り当てた場合について説明したが、本発明はこれに限定されるわけではない。
例えば、図3に示すように、マルチプレクサ回路MUX4の4つの入力のうちの一つに異常検出用の矩形波状の入力信号ISGを演算処理部10から入力し、他の3つの入力は制御用に使用する。
演算処理部10では、マルチプレクサ回路MUX4から出力される信号OSGと入力信号ISGとを比較して、これらが一致すればマルチプレクサ回路MUX4が正常と判断し、一致しない場合にはマルチプレクサ回路MUX4が異常と判断できる。
このような構成を採用すれば、異常検出に必要なマルチプレクサ回路MUX4の入力点数を削減できるとともに、矩形波状の異常検出用の入力信号ISGを入力することにより、精度良い異常検出が可能となる。
マルチプレクサ回路MUX4(入力インターフェース20)の異常検出の他の方法として、例えば、図4に示すように、演算処理部10から外部負荷のスイッチSWをオン、オフする制御信号CSGを出力し、そのときのマルチプレクサ回路MUX4の出力状態を確認することにより、マルチプレクサ回路MUX4が異常かを判定することも可能である。なお、この場合には、制御上影響のないタイミングで外部負荷のスイッチSWをオン、オフすることが好ましい。
入力インターフェース20のさらに他の異常検出方法として、図5に示すような方法を採ることも可能である。
図5において、負荷のスイッチSW1がオン、オフされると、これに応じて、マルチプレクサ回路MUX3の一つの入力に信号が入力されると共に、反転回路INVで反転された信号がマルチプレクサ回路MUX4の一つに入力される。
演算処理部10において、これら2つの信号論理が反転しているかを確認し、論理が反転していれば正常と判断し、論理が反転していなければ異常と判断できる。
尚、入力インターフェース20に備わる複数のマルチプレクサ回路MUXの一部の異常検出方法について種々説明したが、これらに限定されるわけではなく、適宜変更可能である。
また、上記実施形態では、4入力のマルチプレクサ回路について説明したが、これに限定されるわけではない。
上記実施形態では、本発明の電子制御装置を車両の制御に適用した場合について説明したが、車両制御以外の他の産業機器、電気機器へも適用可能である。
本発明の一実施形態に係る電子制御装置の要部構成を示す機能ブロック図である。 電子制御装置におけるフェールセーフ処理の一例を示すフローチャートである。 マルチプレクサ回路の他の異常検出方法を説明するための図である。 マルチプレクサ回路のさらに他の異常検出方法を説明するための図である。 マルチプレクサ回路のさらに他の異常検出方法を説明するための図である。
符号の説明
10…演算処理部
20…入力インターフェース
30…出力インターフェース
MUX1〜MUX4…マルチプレクサ回路
SEL1,SEL2…選択信号線
INV…反転回路
IN…外部入出力信号
CSG…制御信号
Vcc…所定電圧
GND…グランド

Claims (3)

  1. 複数の外部入力信号それぞれ入力する複数のマルチプレクサ回路と、入力側に複数の入力端子を備え、該複数の入力端子のそれぞれがグランド電圧又は所定電圧に接続された異常検出用マルチプレクサ回路と、前記複数のマルチプレクサ回路と前記異常検出用マルチプレクサ回路とのそれぞれに接続し、前記複数のマルチプレクサ回路のそれぞれが出力側に出力する外部入力信号を選択する選択信号の送信経路となると共に、前記異常検出用マルチプレクサ回路が該異常検出用マルチプレクサ回路の出力側に出力する前記グランド電圧又は所定電圧を選択する選択信号の送信経路となる選択信号線とを備える入力インターフェースと、
    前記複数のマルチプレクサ回路から出力される外部入力信号を入力して、該入力した外部入力信号の信号状態を異常と判断した場合に、前記選択信号線を介して前記異常検出用マルチプレクサ回路に前記選択信号を送信し、前記選択信号に基づいて前記異常検出用マルチプレクサ回路の出力側に出力される電圧に基づき前記入力インターフェースに異常が発生しているか否かを判定する判定手段と、
    前記判定手段により前記入力インターフェースに異常が発生していると判定された場合には、異常を検出する前の外部入力信号を使用してフェールセーフ処理を実行し、又、前記判定手段により前記入力インターフェースに異常が発生していないと判定された場合には、外部入力信号の異常と判定して、該外部入力信号の異常状態に応じたフェールセーフ処理を実行するフェールセーフ処理手段と、
    を有することを特徴とする電子制御装置。
  2. 複数の外部入力信号をそれぞれに入力する複数のマルチプレクサ回路と、複数備える入力端子のうちの一の入力端子に、異常検出用信号を入力する異常検出用マルチプレクサ回路と、前記複数のマルチプレクサ回路と前記異常検出用マルチプレクサ回路とのそれぞれに接続し、前記複数のマルチプレクサ回路のそれぞれが出力側に出力する外部入力信号を選択する選択信号の送信経路となると共に、前記異常検出用マルチプレクサ回路が該異常検出用マルチプレクサ回路の出力側に前記異常検出用信号を出力するように前記異常検出用マルチプレクサ回路に指示する選択信号の送信経路となる選択信号線とを備える入力インターフェースと、
    前記複数のマルチプレクサ回路から出力される外部入力信号を入力して、該入力した外部入力信号の信号状態を異常と判断した場合に、前記選択信号線を介して前記異常検出用マルチプレクサ回路に前記選択信号を送信すると共に、前記一の入力端子に前記異常検出用信号を送信し、前記選択信号に基づいて前記異常検出用マルチプレクサ回路の出力側に出力される信号状態に基づいて前記入力インターフェースに異常が発生しているか否かを判定する判定手段と、
    前記判定手段により前記入力インターフェースに異常が発生していると判定された場合には、異常を検出する前の外部入力信号を使用してフェールセーフ処理を実行し、又、前記判定手段により前記入力インターフェースに異常が発生していないと判定された場合には、外部入力信号の異常と判定して、該外部入力信号の異常状態に応じたフェールセーフ処理を実行するフェールセーフ処理手段と、
    を有することを特徴とする電子制御装置
  3. 前記外部入力信号には車両の走行状態に関する信号を含み、
    前記フェールセーフ処理手段は、前記入力インターフェースに異常を検出した場合には、車両の安全を確保するためのフェール処理を実行することを特徴とする請求項1又は2記載の電子制御装置。
JP2006052831A 2006-02-28 2006-02-28 電子制御装置 Expired - Fee Related JP4684917B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006052831A JP4684917B2 (ja) 2006-02-28 2006-02-28 電子制御装置
US11/709,133 US7903539B2 (en) 2006-02-28 2007-02-22 Electronic control unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006052831A JP4684917B2 (ja) 2006-02-28 2006-02-28 電子制御装置

Publications (2)

Publication Number Publication Date
JP2007233573A JP2007233573A (ja) 2007-09-13
JP4684917B2 true JP4684917B2 (ja) 2011-05-18

Family

ID=38445055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006052831A Expired - Fee Related JP4684917B2 (ja) 2006-02-28 2006-02-28 電子制御装置

Country Status (2)

Country Link
US (1) US7903539B2 (ja)
JP (1) JP4684917B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5469813B2 (ja) * 2008-01-29 2014-04-16 株式会社日立製作所 車両用電池システム
JP5110154B2 (ja) * 2010-11-10 2012-12-26 株式会社デンソー 電圧検出装置および電圧検出システム
CN108463386B (zh) * 2016-02-12 2021-05-14 本田技研工业株式会社 车辆控制系统
WO2019082273A1 (ja) * 2017-10-24 2019-05-02 三菱電機株式会社 判定装置、判定システム及び判定方法
JP2019158761A (ja) * 2018-03-15 2019-09-19 株式会社東芝 半導体装置及び故障診断方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0363801A (ja) * 1989-08-02 1991-03-19 Tokyo Gas Co Ltd 調節計の制御機構
JPH04170601A (ja) * 1990-11-05 1992-06-18 Toshiba Corp プロセス制御装置
JPH0898389A (ja) * 1994-09-22 1996-04-12 Meidensha Corp ディジタル保護継電装置
JPH0898390A (ja) * 1994-09-21 1996-04-12 Meidensha Corp ディジタル保護継電器
JP2004199216A (ja) * 2002-12-17 2004-07-15 Yokogawa Electric Corp 入力データホールド装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3843564A1 (de) 1988-12-23 1990-06-28 Standard Elektrik Lorenz Ag Verfahren zur ueberpruefung von verbindungs- und/oder schalteinrichtungen und/oder -leitungen
JP2734627B2 (ja) 1989-04-28 1998-04-02 横河電機株式会社 バスマスター装置
JPH05101228A (ja) 1991-10-03 1993-04-23 Toshiba Corp アナログ入力カードシステム
JPH05127933A (ja) 1991-10-31 1993-05-25 Nec Corp 故障検出回路
JP3202382B2 (ja) 1993-01-07 2001-08-27 三菱重工業株式会社 多重入出力処理装置
JPH07248882A (ja) 1994-03-11 1995-09-26 Toshiba Corp アナログ入力処理装置
JP3246833B2 (ja) 1994-07-08 2002-01-15 株式会社日立製作所 自動車制御装置及び自動車制御方法
US6404525B1 (en) * 1997-07-31 2002-06-11 Nec Corporation Optical add-drop multiplexer
US5991312A (en) * 1997-11-03 1999-11-23 Carrier Access Corporation Telecommunications multiplexer
US6725408B1 (en) * 1999-08-11 2004-04-20 Broadcom Corporation Built-in self-test for multi-channel transceivers without data alignment
US6608844B1 (en) * 1999-09-07 2003-08-19 Alcatel Usa Sourcing, L.P. OC-3 delivery unit; timing architecture
DE60216268D1 (de) * 2002-08-08 2007-01-04 St Microelectronics Srl Eingebaute Selbsttestschaltung für integrierte Schaltungen
JP4270898B2 (ja) * 2003-02-07 2009-06-03 Necエレクトロニクス株式会社 不揮発性半導体記憶装置
JP2005049967A (ja) 2003-07-30 2005-02-24 Toshiba Corp フェイルセーフプロセッサ及び鉄道用保安制御装置
US7685486B1 (en) * 2007-07-19 2010-03-23 Xilinx, Inc. Testing of an embedded multiplexer having a plurality of inputs

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0363801A (ja) * 1989-08-02 1991-03-19 Tokyo Gas Co Ltd 調節計の制御機構
JPH04170601A (ja) * 1990-11-05 1992-06-18 Toshiba Corp プロセス制御装置
JPH0898390A (ja) * 1994-09-21 1996-04-12 Meidensha Corp ディジタル保護継電器
JPH0898389A (ja) * 1994-09-22 1996-04-12 Meidensha Corp ディジタル保護継電装置
JP2004199216A (ja) * 2002-12-17 2004-07-15 Yokogawa Electric Corp 入力データホールド装置

Also Published As

Publication number Publication date
US20070203624A1 (en) 2007-08-30
JP2007233573A (ja) 2007-09-13
US7903539B2 (en) 2011-03-08

Similar Documents

Publication Publication Date Title
JP4684917B2 (ja) 電子制御装置
US8719650B2 (en) Self-diagnosis system and test circuit determination method
JP6899699B2 (ja) 異常検知装置および異常検知方法
JP5941993B2 (ja) 互いに独立した複数の電子構成部品と中央処理装置との間の接続ラインにおける欠陥を検出する方法および装置
CN107210937B (zh) 在数据总线中的总线监控器
JP7163576B2 (ja) 車両制御システムおよび車両制御装置
CN109690333B (zh) 电子控制装置和电子控制装置的连接状态的诊断方法
JP6302852B2 (ja) 車両用電子制御装置
WO2019142245A1 (ja) 信号制御装置および異常検出方法
JP2016126692A (ja) 電子制御装置
JP2005163706A (ja) アクチュエータ駆動系の異常診断装置
JP5920244B2 (ja) 異常検知装置
JP4103145B2 (ja) 入力モジュール
JP7329579B2 (ja) 制御装置
JPH03139736A (ja) 情報処理システムにおける系切替方式
JP5573638B2 (ja) 情報処理装置及びその作動方法
JP4453616B2 (ja) 電子制御装置及び通信システム並びにサージ吸収素子の検査方法
JP4304964B2 (ja) 半導体回路装置及び半導体回路装置の検査装置
JP2008039724A (ja) 半導体装置および半導体内部状態観測装置
JP3595178B2 (ja) 火災報知機器におけるアナログ入力部障害監視システム
JP2022190842A (ja) 車載制御装置
JP2004338661A (ja) 制御検出装置
US20070076336A1 (en) Sensor for measuring physical variables and for passing on the measured variable, circuit having such a sensor and method for operating the sensor and the circuit
JP2005284446A (ja) キー入力装置及び情報処理装置
JP6387822B2 (ja) 電子制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150218

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees