JP2021043449A

JP2021043449A - 半導体装置

Info

Publication number: JP2021043449A
Application number: JP2020176613A
Authority: JP
Inventors: 木村　肇; Hajime Kimura; 肇木村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2006-04-06
Filing date: 2020-10-21
Publication date: 2021-03-18
Also published as: JP2015156024A; US20210349360A1; JP2014044428A; JP2018128691A; EP2924498A1; JP2021121849A; US20210048717A1; JP2014002392A; JP2014143425A; JP2023162201A; JP2013011910A; JP6783363B2; CN101051134A; US9213206B2; US11073729B2; US9207504B2; JP7326546B2; US20230004051A1; JP5470357B2; CN110262140A

Abstract

【課題】工程数を減らした半導体装置の提供。【解決手段】基板１００の上方に形成された第１の電極と、第１の電極の上方に形成された絶縁膜１０５と、絶縁膜１０５の上方に形成された第２の電極１０８と、第２の電極１０８の上方に配置された液晶１１０と、基板１００の上方に形成されたトランジスタとを有し、第２の電極１０８は、開口１１２を有し、第１の電極は、シリコンを含む半導体膜を有し、トランジスタは、シリコンを含む半導体膜を有し、第１の電極が有する半導体膜は、トランジスタが有する半導体膜と同時に成膜する。【選択図】図７

Description

本発明は、半導体装置及び液晶表示装置、並びにそれらを用いた電子機器に関する。特
に、基板に概略平行な電界を生じさせて、液晶分子を制御する半導体装置及び液晶表示装
置、並びにそれらを用いた電気機器に関する。

液晶表示装置の技術開発方針の一つに、視野角を広くすることがある。広い視野角を実
現する技術として、基板に概略平行な電界を生じさせて、基板と平行な面内で液晶分子を
動かして、階調を制御する方式が用いられている。このような方式として、ＩＰＳ（Ｉｎ
−Ｐｌａｎｅｓｗｉｔｃｈｉｎｇ）とＦＦＳ（Ｆｒｉｎｇｅ−ｆｉｅｌｄｓｗｉｔｃ
ｈｉｎｇ）がある。これらの方式は、液晶の下方にスリット（開口パターン）を有する第
１の電極（例えば各画素別に電圧が制御される画素電極）を配置し、さらに第１の電極の
下方に第２の電極（例えば全画素に共通の電圧が供給される共通電極）を配置するもので
ある。画素電極と共通電極との間に電界が加わり、液晶が制御される。このようなレイア
ウトを取ることにより、液晶には基板と平行方向の電界が加わるため、その電界を用いて
液晶分子を制御できる。つまり、基板と平行に配向している液晶分子（いわゆるホモジニ
アス配向）を、基板と平行な方向で制御できるため、視野角が広くなる。

従来は、共通電極及び画素電極の双方を、ＩＴＯ（インジウム錫酸化物）で形成してい
た（例えば特許文献１参照）

特開２０００−８９２５５号公報（図５及び第１４段落）

上記したように、第１の電極（例えば画素電極）の下方に第２の電極（例えば共通電極
）を配置する構造とした場合、従来は共通電極と画素電極の双方をＩＴＯで形成していた
。このため、製造工程数やマスク数が多くなり、製造コストが高くなっていた。
本発明は上記のような事情を考慮してなされたものであり、その目的は、広い視野角を
有しており、かつ従来と比べて製造工程数やマスク数が少なく、製造コストが低い液晶表
示装置、電子機器、及び液晶表示装置の製造方法を提供することにある。

上記課題を解決するため、本発明に係る液晶表示装置は、基板の上方に形成された第１
の電極と、第１の電極の上方に形成された絶縁膜と、絶縁膜の上方に形成された第２の電
極と、第２の電極の上方に配置された液晶を有し、第２の電極は、開口パターンを有し、
第１の電極は、シリコンを含む半導体膜を具備する。

本発明に係る半導体装置は、基板の上方に形成された第１の電極と、第１の電極の上方
に形成された絶縁膜と、絶縁膜の上方に形成された第２の電極を有し、第２の電極は、開
口を有し、第１の電極は、シリコンを含む半導体膜を具備する。

本発明に係る液晶表示装置は、基板の上方に形成された第１の電極と、第１の電極の上
方に形成された絶縁膜と、絶縁膜の上方に形成された第２の電極と、第２の電極の上方に
配置された液晶と、基板の上方に形成されたトランジスタとを有し、第２の電極は、開口
を有し、第１の電極は、シリコンを含む半導体膜を有し、トランジスタは、シリコンを含
む半導体膜を有し、第１の電極が有する半導体膜は、トランジスタが有する半導体膜と同
時に成膜することを特徴とする。

本発明に係る半導体装置は、基板の上方に形成された第１の電極と、第１の電極の上方
に形成された絶縁膜と、絶縁膜の上方に形成された第２の電極と、基板の上方に形成され
たトランジスタとを有し、第２の電極は、開口パターンを有し、第１の電極は、シリコン
を含む半導体膜を有し、トランジスタは、シリコンを含む半導体膜を有し、第１の電極が
有する前記半導体膜は、トランジスタが有する半導体膜と同時に成膜することを特徴とす
る。

この液晶表示装置および半導体装置によれば、第１の電極は、トランジスタが有する半
導体膜と同時に成膜される。成膜後、同時にエッチングされて、同時にパターニングされ
る。したがって、同一の材料を含むこととなる。また、ｎ型不純物やｐ型不純物も、同時
に導入される場合がある。その場合は、不純物の濃度も概ね等しい部分を有することとな
る。ただし、トランジスタは、不純物を導入される部分と、僅かに不純物を導入される部
分と、ほとんど不純物が導入されない部分などを有している。第１の電極は、トランジス
タが有する半導体膜において、不純物が導入される部分と概ね同じ状態となっている場合
が多い。このように、トランジスタと同時に第１の電極を形成することが出来る。そのた
め、追加で工程が増えることなく、第１の電極を形成することが出来る。また、広い視野
角を有しており、かつ従来と比べて製造コストが低い液晶表示装置を提供することができ
る。

なお、開口には、スリット等の閉じられた開口のみではなく、例えば櫛歯形状の電極に
おける櫛歯部分の相互間のスペース等、導電体パターンの相互間に位置していて該導電体
パターンが形成されていないスペースを含むものとする。以下、同様である。

なお、上記した液晶表示装置、半導体装置において、第１の電極と第２の電極の間に位
置する層間絶縁膜を具備し、第１の開口以外の、第２の電極と第１の電極とが相互に重な
っている部分において、第１の電極、層間絶縁膜、及び第２の電極は容量素子として機能
させることが出来る。この場合、保持容量を大きくすることができる。従って、前記トラ
ンジスタがオフになったとき、画素電極の電位は保持されやすくなる。

本発明に係る液晶表示装置は、基板の上方に形成された第１の電極と、第１の電極の上
方に形成された絶縁膜と、絶縁膜の上方に形成された第２の電極と、第２の電極の上方に
配置された液晶と、基板の上方に形成されたトランジスタとを有し、第２の電極は、開口
有し、第１の電極は、シリコンを含む半導体膜を有し、トランジスタは、シリコンを含む
半導体膜を有し、第１の電極が有する半導体膜は、トランジスタが有する半導体膜と同時
に成膜され、第１の電極が有する半導体膜と、トランジスタが有する半導体膜とは、同じ
導電型の不純物を含むことを特徴とする。

本発明に係る半導体装置は、基板の上方に形成された第１の電極と、第１の電極の上方
に形成された絶縁膜と、絶縁膜の上方に形成された第２の電極と、基板の上方に形成され
たトランジスタとを有し、第２の電極は、開口パターンを有し、第１の電極は、シリコン
を含む半導体膜を有し、トランジスタは、シリコンを含む半導体膜を有し、第１の電極が
有する半導体膜は、トランジスタが有する半導体膜と同時に成膜され、第１の電極が有す
る半導体膜と、トランジスタが有する半導体膜とは、同じ導電型の不純物を含むことを特
徴とする。

このように、第１の電極と、トランジスタとが、同じ導電型の不純物（ｎ型やｐ型など
）を有することにより、レイアウトを効率的に行うことができ、開口率が向上する。

本発明に係る液晶表示装置は、基板の上方に形成されたトランジスタを有し、トランジ
スタは、半導体膜を有し、半導体膜の一部は、第１の電極を構成し、第１の電極の上方に
形成された絶縁膜と、絶縁膜の上方に形成された第２の電極と、第２の電極の上方に配置
された液晶とを有し、第２の電極は、開口を具備する。

本発明に係る半導体装置は、基板の上方に形成されたトランジスタを有し、トランジス
タは、半導体膜を有し、半導体膜の一部は、第１の電極を構成し、第１の電極の上方に形
成された絶縁膜と、絶縁膜の上方に形成された第２の電極とを有し、第２の電極は、開口
を具備する。

このように、第１の電極と、トランジスタの有する半導体膜とが、同じアイランド（島
）に形成されていることにより、レイアウトを効率的に行うことができ、開口率が向上す
る。

本発明に係る液晶表示装置は、上記構成において、第１の電極は画素電極であり、第２
の電極は共通電極であることを特徴とする。

本発明に係る半導体装置は、上記構成において、第１の電極は画素電極であり、第２の
電極は共通電極であることを特徴とする。

本発明に係る液晶表示装置は、上記構成において、第１の電極は共通電極であり、第２
の電極は画素電極であることを特徴とする。

本発明に係る半導体装置は、上記構成において、第１の電極は共通電極であり、第２の
電極は画素電極であることを特徴とする。

本発明に係る液晶表示装置は、上記構成において、第１の電極と第２の電極との間の電
界によって、液晶の配向を制御することを特徴とする。

なお、本発明に示すスイッチには、様々な形態のものを用いることができ、一例として
は、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるも
のであればよく、特定のものに限定されず、様々なものを用いることができる。例えば、
トランジスタでもよいし、ダイオード（ＰＮダイオード、ＰＩＮダイオード、ショットキ
ーダイオード、ダイオード接続のトランジスタなど）でもよいし、それらを組み合わせた
論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジス
タは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定さ
れない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトラ
ンジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域
を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動
作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど
）に近い状態で動作する場合はＮチャネル型を、反対に、ソース端子の電位が、高電位側
電源（Ｖｄｄなど）に近い状態で動作する場合はＰチャネル型を用いることが望ましい。
なぜなら、ゲートソース間電圧の絶対値を大きくできるため、スイッチとして動作しやす
いからである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッ
チにしてもよい。ＣＭＯＳ型のスイッチにすると、スイッチを介して出力する電圧（つま
り入力電圧）が、出力電圧に対して、高かったり、低かったりして、状況が変化する場合
においても、適切に動作を行うことが出来る。なお、本発明におけるスイッチとしては、
例えば、画素電極を制御するＴＦＴや、駆動回路部に用いるスイッチ素子等が挙げられる
が、これ以外の部分においても、電流の流れを制御する必要がある部分であれば、スイッ
チを用いることができる。

なお、本発明において、「接続されている」、とは、「電気的に接続されている」場合
と「直接接続されている」場合とを含むものとする。ここで、「電気的に接続されている
」とは、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、
スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど）が配置さ
れていてもよい状態を言うものとする。また、「直接接続されている」とは、「電気的に
接続されている」のなかでも、特に、電気的な接続を可能とする他の素子を間に介さずに
接続されていて、直接接続されている場合のみを言うものとする。つまり、「直接接続さ
れている」とは、「電気的に接続されている」場合において、所定の接続関係の間に他の
素子を含まないものを特に指すこととする。なお、「直接接続されている」と同様の意味
を指すものとして「直接的に接続されている」を用いることがある。

なお、表示素子や表示装置や発光装置は、様々な形態を用いることや、様々な素子を有
することが出来る。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機
物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、グレーティングライトバル
ブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（Ｄ
ＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用に
よりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用いた
表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールド
エミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒ
ｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎＥｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒＤｉｓｐｌｙ）
など、液晶素子を用いた表示装置としては液晶ディスプレイ、透過型液晶ディスプレイ、
半透過型液晶ディスプレイ、反射型液晶ディスプレイ、電子インクを用いた表示装置とし
ては電子ペーパーがある。液晶素子以外に対する本発明の適用方法としては、例えば、シ
リコンを含む電極をＥＬ素子等の電極として用いることが挙げられる。これにより、低コ
ストにＥＬ素子等の素子を作製することができる。この場合、電極は開口パターンを有し
ていても良いし、有さなくても良い。有機ＥＬ素子に本発明のシリコンを含む電極を用い
るのであれば、電極間に有機化合物を含む層を挟む構成であることが好ましいが、これに
限られない。一方で、無機ＥＬ素子に本発明のシリコンを含む電極を用いるのであれば、
電極間に無機化合物を含む層を挟む構成であっても良いし、電極上に無機化合物を含む層
を形成する構成であっても良い。無機ＥＬ素子においては交流駆動が可能なためである。
この場合、第１の電極と第２の電極とにより形成される横方向電界を用いて発光させるこ
とができる。この様な構成を用いることで、光が射出する側に、電極等の光を減衰させる
構造を設けずとも良いため、ＥＬ表示装置の輝度が向上し、また、ＥＬ素子の劣化が低減
することにつながる。

なお、本発明において、トランジスタは、様々な形態のトランジスタを適用させること
が出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シ
リコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦ
Ｔ）、半導体基板やＳＯＩ基板を用いて形成されるトランジスタ、ＭＯＳ型トランジスタ
、接合型トランジスタ、バイポーラトランジスタ、ＺｎＯ、ａ−ＩｎＧａＺｎＯなどの化
合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジ
スタ、その他のトランジスタを適用することができる。また、トランジスタが配置されて
いる基板の種類は、様々なものを用いることができ、特定のものに限定されることはない
。従って例えば、単結晶基板、ＳＯＩ基板、ガラス基板、プラスチック基板、紙基板、セ
ロファン基板、石材基板などに配置することが出来る。また、ある基板でトランジスタを
形成し、その後、別の基板にトランジスタを移動させて、別の基板上に配置するようにし
てもよい。

なお、すでに述べたように、本発明におけるトランジスタは、様々なタイプを用いるこ
とができ、様々な基板上に形成させることができる。したがって、回路の全てが、ガラス
基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶
基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのような基
板上に形成されていてもよい。回路の全てが基板上に形成されていることにより、部品点
数を減らしてコストを低減させることや、回路部品との接続点数を減らして信頼性を向上
させることができる。あるいは、回路の一部が、ある基板に形成されており、回路の別の
一部が、別の基板に形成されていてもよい。つまり、回路の全てが同じ基板上に形成され
ていなくてもよい。例えば、回路の一部は、ガラス基板上にトランジスタを用いて形成し
、回路の別の一部は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（ＣｈｉｐＯｎ
Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップを
ＴＡＢ（ＴａｐｅＡｕｔｏＢｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接
続してもよい。このように、回路の一部が同じ基板上に形成されていることにより、部品
点数を減らしてコストを低減させることや、回路部品との接続点数を減らして信頼性を向
上させることができる。また、駆動電圧が高い部分や駆動周波数が高い部分は、消費電力
が大きくなってしまうので、そのような部分は同じ基板に形成しないようにすれば、消費
電力の増加を防ぐことができる。

なお、トランジスタの構成は、様々な形態をとることができ、特定の構成に限定されな
い。例えば、ゲート本数が２本以上になっているマルチゲート構造を用いてもよい。マル
チゲート構造にすることにより、オフ電流を低減させることや、トランジスタの耐圧を向
上させて信頼性を良くすることや、飽和領域で動作する時に、ドレイン・ソース間電圧が
変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることがで
きる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上
下にゲート電極が配置されている構造にすることで、チャネル形成領域が増えることによ
り電流値を大きくすることや、空乏層ができやすくなることによりＳ値を小さくすること
ができる。また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネル
の下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆
スタガ構造でもよいし、チャネル形成領域が複数の領域に分かれていてもよいし、並列に
接続されていてもよいし、直列に接続されていてもよい。また、チャネル（もしくはその
一部）にソース電極やドレイン電極が重なっていてもよい。チャネル（もしくはその一部
）にソース電極やドレイン電極が重なっている構造にすることにより、チャネルの一部に
電荷がたまって、動作が不安定になることを防ぐことができる。また、ＬＤＤ領域があっ
てもよい。ＬＤＤ領域を設けることにより、オフ電流を低減させることや、トランジスタ
の耐圧を向上させて信頼性を良くすることや、飽和領域で動作する時に、ドレイン・ソー
ス間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にす
ることができる。

なお、本発明においては、一画素とは、明るさを制御できる要素一つ分を示すものとす
る。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つ
で明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなる
カラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画
素から構成されるものとする。なお、色要素は、三色に限定されず、それ以上でもよく、
例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンダを追加したもの
などがある。また、別の例としては、１つの色要素について、複数の領域を用いて明るさ
を制御する場合は、その領域一つ分を一画素とする。よって、一例としては、面積階調を
行う場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表
現するわけであるが、明るさを制御する領域の一つ分を一画素とする。よって、その場合
は、一つの色要素は、複数の画素で構成されることとなる。また、その場合、画素によっ
て、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要素につき
複数ある、明るさを制御する領域において、つまり、一つの色要素を構成する複数の画素
において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにし
てもよい。
なお、一画素（三色分）と記載する場合は、ＲとＧとＢの三画素分を一画素と考える場
合であるとする。一画素（一色分）と記載する場合は、一つの色要素につき、複数の画素
がある場合、それらをまとめて一画素と考える場合であるとする。

なお、本発明において、画素は、マトリクス状に配置（配列）されている場合を含んで
いる。ここで、画素がマトリクスに配置（配列）されているとは、縦縞と横縞を組み合わ
せたいわゆる格子状にストライプ配置されている場合を含んでいる。そして、三色の色要
素（例えばＲＧＢ）でフルカラー表示を行う場合に、三つの色要素がいわゆるデルタ配置
されている場合も含むものとする。さらに、ベイヤー配置されている場合も含んでいる。
なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や
、ＲＧＢに、イエロー、シアン、マゼンダを追加したものなどがある。また、色要素毎に
その発光領域の大きさが異なっていてもよい。

トランジスタとは、それぞれ、ゲートと、ドレインと、ソースとを含む少なくとも三つ
の端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成領域を有する
。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため
、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本発明
においては、ソース及びドレインとして機能する領域を、それぞれ第１端子、第２端子と
表記する。

なお、ゲートとは、ゲート電極とゲート配線（ゲート線またはゲート信号線等とも言う
）とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャネル形
成領域やＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域などを形成する半導体
と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。ゲート配
線とは、各画素のゲート電極の間を接続するためや、ゲート電極と別の配線とを接続する
ための配線のことを言う。

ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分も存在す
る。そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つま
り、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、
延伸して配置されているゲート配線とオーバーラップしてチャネル形成領域がある場合、
その領域はゲート配線として機能しているが、ゲート電極としても機能していることにな
る。よって、そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良
い。

また、ゲート電極と同じ材料で形成され、ゲート電極とつながっている領域も、ゲート
電極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線とつながっ
ている領域も、ゲート配線と呼んでも良い。このような領域は、厳密な意味では、チャネ
ル形成領域とオーバーラップしていなかったり、別のゲート電極と接続させる機能を有し
てなかったりする場合がある。しかし、製造コスト、工程の削減、レイアウトの簡略化な
どの関係で、ゲート電極やゲート配線と同じ材料で形成され、ゲート電極やゲート配線と
つながっている領域がある。よって、そのような領域もゲート電極やゲート配線と呼んで
も良い。

また、例えば、マルチゲートのトランジスタにおいて、１つのトランジスタのゲート電
極と、別のトランジスタのゲート電極とは、ゲート電極と同じ材料で形成された導電膜で
接続される場合が多い。そのような領域は、ゲート電極とゲート電極とを接続させるため
の領域であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを１つの
トランジスタであると見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲ
ート電極やゲート配線と同じ材料で形成され、それらとつながって配置されているものは
、ゲート電極やゲート配線と呼んでも良い。また、例えば、ゲート電極とゲート配線とを
接続している部分の導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い
。

なお、ゲート端子とは、ゲート電極の領域や、ゲート電極と電気的に接続されている領
域について、その一部分のことを言う。

なお、ソースとは、ソース領域とソース電極とソース配線（ソース線またはソース信号
線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは
、ｐ型不純物（ボロンやガリウムなど）やｎ型不純物（リンやヒ素など）が多く含まれる
半導体領域のことを言う。従って、少しだけｐ型不純物やｎ型不純物が含まれる領域、い
わゆる、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域は、ソース領域には含
まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に
接続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領
域も含んでソース電極と呼ぶこともある。ソース配線とは、各画素のソース電極の間を接
続するためや、ソース電極と別の配線とを接続するための配線のことを言う。

しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分も
存在する。そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い
。つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例
えば、延伸して配置されているソース配線とオーバーラップしてソース領域がある場合、
その領域はソース配線として機能しているが、ソース電極としても機能していることにな
る。よって、そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良
い。

また、ソース電極と同じ材料で形成され、ソース電極とつながっている領域や、ソース
電極とソース電極とを接続する部分も、ソース電極と呼んでも良い。また、ソース領域と
オーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ
材料で形成され、ソース配線とつながっている領域も、ソース配線と呼んでも良い。この
ような領域は、厳密な意味では、別のソース電極と接続させる機能を有していなかったり
する場合がある。しかし、製造コスト、工程の削減、又はレイアウトの簡略化などの関係
で、ソース電極やソース配線と同じ材料で形成され、ソース電極やソース配線とつながっ
ている領域がある。よって、そのような領域もソース電極やソース配線と呼んでも良い。

また、例えば、ソース電極とソース配線とを接続している部分の導電膜も、ソース電極
と呼んでも良いし、ソース配線と呼んでも良い。

なお、ソース端子とは、ソース電極の領域や、ソース電極や、ソース電極と電気的に接
続されている領域について、その一部分のことを言う。

なお、ドレインについては、ソースと同様である。

なお、本発明において、半導体装置とは半導体素子（トランジスタやダイオードなど）
を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般
でもよい。また、表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のこ
とを言う。なお、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれら
の画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、
フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けら
れたものも含んでもよい。また、発光装置とは、特にＥＬ素子やＦＥＤで用いる素子など
の自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有し
ている表示装置をいう。

なお、本発明において、「ある物」の上に形成されている、あるいは、「ある物」上に
形成されている、というように、「ある物」の上に、あるいは、「ある物」上に、という
記載については、「ある物」の上に直接接していることに限定されない。直接接してはい
ない場合、つまり、間に別のものが挟まっている場合も含むものとする。従って例えば、
層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、という場合は、層Ａの上に直
接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄ
など）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものと
する。また、「ある物」の上方に、という記載についても同様であり、ある物の上に直接
接していることに限定されず、間に別のものが挟まっている場合も含むものとする。従っ
て例えば、層Ａの上方に、層Ｂが形成されている、という場合は、層Ａの上に直接接して
層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が
形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。な
お、「ある物」の下に、あるいは、「ある物」の下方に、の場合についても、同様であり
、直接接している場合と、接していない場合とを含むこととする。ここで特に指定しない
場合には、基板の一方の面を「上」方向とし、基板の他方の面を「下」方向とする。つま
り、作製段階において、層Ａの「上」に層Ｂを形成した構成を有している場合、その完成
物の天地を逆転したとしても、層Ａの「上」に層Ｂが形成された構成と言うことができる
。すなわち、「上」または「下」といった方向の持つ意味は、「ある物」に対して、対象
物がそのどちら側に形成されるのかを示すに留まり、一般的な「上」および「下」の持つ
意味である「重力に対する方向」を言うものではない。もちろん、「左」、「右」といっ
た、その他の方向についても同様である。なお、特に指定する場合にはこれに限られず、
重力の方向を基準としても良いし、その他の基準を用いても良い。

本発明によれば、トランジスタの有する半導体膜と液晶を駆動する第１の電極とを同一
工程で形成することができる。その結果、第１の電極を、マスク数（レチクル数）や製造
工程数を増やすことなく製造することが出来る。

従って、広い視野角を有しており、かつ従来と比べて製造コストが低い液晶表示装置を
提供することができる。

本発明に係る液晶表示装置の構成を示した図。本発明に係る液晶表示装置の構成を示した図。本発明に係る液晶表示装置の構成を示した図。本発明に係る液晶表示装置の構成を示した図。本発明に係る液晶表示装置の構成を示した図。本発明に係る液晶表示装置の構成を示した図。（Ａ）は第１の実施形態に係る液晶表示装置の構成を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ｂ断面図及びＣ−Ｄ断面図。図７（Ｂ）の別の構成を示した図。（Ａ）は第２の実施形態に係る液晶表示装置の構成を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ｂ断面図及びＣ−Ｄ断面図。（Ａ）は第３の実施形態に係る液晶表示装置の構成を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ｂ断面図、Ｃ−Ｄ断面図、及びＥ−Ｆ断面図。（Ａ）は第４の実施形態に係る液晶表示装置の構成を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ｂ断面図及びＣ−Ｄ断面図。（Ａ）は第５の実施形態に係る液晶表示装置の構成を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ｂ断面図及びＣ−Ｄ断面図。（Ａ）は第６の実施形態に係る液晶表示装置の構成を説明する為の平面図、（Ｂ）は（Ａ）のＡ−Ｂ断面図、Ｃ−Ｄ断面図、及びＥ−Ｆ断面図。（Ａ）は第７の実施形態に係る液晶表示装置の構成を説明する為の平面図、（Ｂ）は（Ａ）のＡ―Ｂ断面図、Ｃ−Ｄ断面図、及びＥ−Ｆ断面図。（Ａ）は第８の実施形態に係る液晶表示装置の構成を説明する為の平面図、（Ｂ）は（Ａ）のＡ―Ｂ断面図、Ｃ−Ｄ断面図、及びＥ−Ｆ断面図。（Ａ）は第９の実施形態に係る液晶表示装置の回路図、（Ｂ）は第１０の実施形態に係る液晶表示装置の構成の回路図。（Ａ）は第１１の実施形態に係る液晶表示装置の回路図、（Ｂ）は第１２の実施形態に係る液晶表示装置の回路図。（Ａ）は第１３の実施形態に係る液晶表示装置の構成を説明する為の平面図、（Ｂ）は（Ａ）のＡ―Ｂ断面図及びＣ−Ｄ断面図。（Ａ）は第１４の実施形態に係る液晶表示装置の構成を説明する為の断面図、（Ｂ）は第１５の実施形態に係る液晶表示装置の構成を説明する為の断面図。第１６の実施形態に係る液晶表示装置の構成を説明する為の断面図。（Ａ）は図２０に示した液晶表示装置の平面図、（Ｂ）は（Ａ）の画素部の拡大図。（Ａ）は第１７の実施形態に係る液晶表示装置の平面図、（Ｂ）は（Ａ）の画素部の拡大図。第１８の実施形態に係る液晶表示装置の構成を説明する為の断面図。第１９の実施形態に係るＦＦＳ方式の液晶表示装置の電極の形状を説明する為の平面図。第２０の実施形態に係るＩＰＳ方式の液晶表示装置の電極の形状を説明する為の平面図。（Ａ）〜（Ｅ）は、実施例１の液晶表示モジュールの製造方法を示す断面図。（Ａ）〜（Ｄ）は、実施例１の液晶表示モジュールの製造方法を示す断面図。（Ａ）は実施例１の液晶表示モジュールの平面図、（Ｂ）は（Ａ）のＫ−Ｌ断面図。実施例２に係る液晶表示モジュールを説明する為の図。実施例２に係る液晶表示モジュールを説明する為の図。（Ａ）〜（Ｈ）は、実施例３による電子機器を示す斜視図。第２１の実施形態に係る無機ＥＬ素子の構成を説明するための断面図。第２２の実施形態に係る有機ＥＬ素子の構成を説明するための断面図。第２３の実施形態に係る反射型液晶表示装置の構成および作製工程を説明するための断面図。

以下、本発明の実施形態について図面を参照しながら説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
本実施形態の記載内容に限定して解釈されるものではない。

（第１の実施形態）
図１は、本発明の基本的な場合の例を示す。図１（Ａ）には、平面図、図１（Ｂ）には
、断面図を示す。

基板１００の上に、第１の電極１０２が形成されている。第１の電極１０２は、従来は
、ＩＴＯ（インジウム錫酸化物）を用いて形成されていた。

本発明において、第１の電極１０２は、一例としては、シリコンを含む半導体材料で形
成される。ただし、これに限定されない。また、アモルファス（非晶質）シリコンでもよ
いが、導電性をあげるために、ポリ（多結晶）シリコンや単結晶シリコンなども用いられ
る。また、さらに導電性をあげるために、リンやボロンやガリウムやヒ素などの不純物（
ｐ型不純物やｎ型不純物）を含む場合が多い。

第１の電極１０２にシリコンを含む半導体材料を用いるのは、シリコンの透過率が高い
ためである。また第１の電極１０２は、膜厚が薄いため、光を透過させることが出来る。
透過率は、好ましくは５０％以上、より好ましくは、８０％以上が望ましい。これにより
、視認性のよいものが実現できる。

なお、基板１００と第１の電極１０２との間には、別の絶縁層や導電層が配置されてい
てもよい。例えば、基板１００から侵入する不純物をブロックするための絶縁層や、ゲー
ト電極や、ゲート配線や、ゲート絶縁膜などが配置されていてもよい。

第１の電極１０２の上には、絶縁膜１０６が形成されている。なお、絶縁膜１０６は、
単層でもよいし、多層構造になっていてもよい。

なお、絶縁膜１０６を構成する材料は、無機材料又は有機材料を用いることができる。
有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、
シロキサン、又はポリシラザンなどを用いることができる。無機材料としては、酸化シリ
コン（ＳｉＯ_ｘ）、窒化シリコン（ＳｉＮ_ｘ）、酸化窒化シリコン（ＳｉＯ_ｘＮ_ｙ：ｘ＞
ｙ）、窒化酸化シリコン（ＳｉＮ_ｘＯ_ｙ：ｘ＞ｙ）など、酸素又は窒素を有する絶縁物質
を用いることができる。また、これらの膜を複数積層した積層膜であってもよい。また、
有機材料と無機材料を組み合わせて積層膜にしてもよい。

なお、絶縁膜として無機材料を用いることにより、水分や不純物の侵入を止めることが
出来る。特に、窒素を含む層を用いると、水分や不純物をブロックする機能が高い。

なお、絶縁膜として有機材料を用いることにより、表面を平坦にすることが出来る。そ
のため、その上の層に対して、よい効果をもたらすことが出来る。例えば、有機材料の上
に形成する層も平坦にすることが出来るため、液晶の配向の乱れを防いだりすることが出
来たり、配線が切れてしまうことを防いだり、レジストを正確に形成することができたり
する。

絶縁膜１０６の上には、第２の電極１０８を形成する。第２の電極１０８は、光透過性
の高い材料が望ましい。例えば、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）で構成さ
れた群から選ばれた一つ又は複数の元素、もしくは、前記群から選ばれた一つ又は複数の
元素を成分とする化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウ
ム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ））が望ま
しい。特に、ＩＺＯは、パターニングしやすく、正確な形状で微細に形成しやすいため、
好適である。ただし、これに限定されない。

なお、第２の電極１０８では、開口パターン（スリット）を形成する。なお、この開口
パターンは、第１の電極１０２と第２の電極１０８との間に、基板に概略平行な方向の電
界を発生させるためのものである。したがって、基板に概略平行な方向を含む電界を発生
させることが可能であれば、さまざまな形状を取ることが出来る。ここで、概略平行とは
、多少のずれを含みつつ、平行な場合を指す。したがって、表示に支障が出ない範囲にお
いて、平行な方向からずれていてもよい。例えば、±１０度、より望ましくは±５度程度
のずれを有している場合を含んでいる。

よって、前記開口パターンには、スリット等の閉じられた開口パターンのみではなく、
例えば櫛歯形状の電極における櫛歯部分の相互間のスペース等、導電体パターンの相互間
に位置していて該導電体パターンが形成されていないスペースを含むものとする。つまり
、電極と電極との間に、隙間や間隔があいていればよい。

このように、第２の電極１０８と第１の電極１０２との間で電界を発生させ、液晶分子
の配向状態を制御することが出来る。

なお、各画素に電極が形成されている場合、映像信号に応じて画素毎に異なる信号が供
給される電極、いわゆる画素電極は、第２の電極１０８と第１の電極１０２のどちらにお
いても適用させることが出来る。よって、例えば、第２の電極１０８を画素電極とし、第
１の電極１０２を共通電極とすることが可能であるし、また第２の電極１０８を共通電極
とし、第１の電極１０２を画素電極とすることも可能である。

画素電極は、トランジスタのソースもしくはドレインと接続される場合が多いため、第
１の電極１０２や第２の電極１０８を画素電極とすることにより、構造を簡略化すること
が出来る。また、共通電極は、全ての画素同士で接続される場合が多いため、第１の電極
１０２や第２の電極１０８を共通電極にすることにより、構造を簡略化することが出来る
。

次に、トランジスタ２０１を有する場合について、図２（Ａ）には、平面図、図２（Ｂ
）には、断面図を示す。トランジスタ２０１は、第１の電極１０２や第２の電極１０８の
近辺に配置される。

このとき、トランジスタ２０１が有する膜と、第１の電極１０２とを同時に形成するこ
とが出来る。その結果、第１の電極を、マスク数（レチクル数）や製造工程数を増やすこ
となく製造することが出来る。

一例としては、トランジスタ２０１が有する半導体層と、第１の電極１０２とを同時に
形成することが出来る。したがって、トランジスタ２０１が有する半導体層と第１の電極
１０２を同時に成膜し、同時にエッチングすることによって、同時にパターニングするこ
とが出来る。また、半導体層がポリシリコンの場合は、同時に結晶化されることとなる。

そのため、トランジスタ２０１が有する半導体層と、第１の電極１０２とは、同じ材料
を含むこととなる。

なお、トランジスタ２０１が有する半導体層の一部に、リンやボロンやガリウムやヒ素
などの不純物（ｐ型不純物やｎ型不純物）を導入する場合、同時に、第１の電極１０２に
も、導入することが望ましい。同時に導入する場合は、導入される部分の上の膜の厚さや
材質に影響を受けるが、同様な層構造の下に形成されている場合は、少なくとも、トラン
ジスタ２０１が有する半導体層の一部のある領域では、第１の電極１０２のある領域と、
概ね等しい濃度の不純物（ｐ型不純物やｎ型不純物）を有することとなる。例えば、トラ
ンジスタ２０１が有する半導体層のうちソース領域又はドレイン領域を形成する層と第１
の電極１０２を形成する半導体層とが概ね等しい濃度の不純物領域を有することとなる。

なお、トランジスタ２０１が有する半導体層には、チャネル形成領域を含む場合が多い
。チャネル形成領域上には、ゲート絶縁膜を介して、ゲート電極が配置されている。この
チャネル形成領域には、通常、濃度の高い不純物（ｐ型不純物やｎ型不純物）は、導入さ
れない。ただし、濃度が非常に低い不純物（ｐ型不純物やｎ型不純物）は、しきい値電圧
値を調整するために、導入される場合がある。また、トランジスタ２０１が有する半導体
層には、濃度が低い不純物（ｐ型不純物やｎ型不純物）が、ＬＤＤ（Ｌｉｇｈｔｌｙｄ
ｏｐｅｄｄｒａｉｎ）領域を形成するために、導入される場合がある。以上のことから
、トランジスタ２０１が有する半導体層は、様々な濃度の不純物（ｐ型不純物やｎ型不純
物）を有する領域が複数存在する場合が多い。

なお、トランジスタ２０１が有する半導体層と、第１の電極１０２とにおいて、同時に
不純物（ｐ型不純物やｎ型不純物）を導入する場合、トランジスタ２０１が有する半導体
層と第１の電極１０２とは、非常に近接して配置されていてもよい。なぜなら、同じ不純
物（ｐ型不純物やｎ型不純物）を導入することが多いためである。そのため、トランジス
タ２０１と第１の電極１０２とを、非常に効率的にレイアウトすることができ、開口率を
向上させることが出来る。

ただし、トランジスタ２０１が有する半導体層の一部と、第１の電極１０２とで、導電
型が異なっていてもよい。その場合は、トランジスタ２０１とは別のトランジスタと同時
に、不純物（ｐ型不純物やｎ型不純物）が導入されることとなる。したがってその場合は
、少なくとも、トランジスタ２０１とは別のトランジスタが有する半導体層の一部のある
領域では、第１の電極１０２のある領域と、概ね等しい濃度の不純物（ｐ型不純物やｎ型
不純物）を有することとなる。一例としては、トランジスタ２０１とは別のトランジスタ
は、ソース信号線駆動回路やゲート信号線駆動回路などの一部として配置されている。

なお、トランジスタ２０１と、第１の電極１０２、もしくは、第２の電極１０８とは、
電気的に接続される場合が多い。そして、電気的に接続された電極が、画素電極となる場
合が多い。トランジスタ２０１と、第１の電極１０２、もしくは、第２の電極１０８とは
、接続孔や配線などを介して、電気的に接続される場合が多い。

なお、図２では、第１の電極１０２が、トランジスタ２０１が有する膜と同時に形成さ
れる場合について述べたが、これに限定されない。第１の電極１０２が、別のもの、例え
ば、配線や抵抗素子や容量素子などが有する膜と同時に形成されてもよい。

次に、トランジスタ３０１を有していて、かつ、トランジスタ３０１の一部と、第１の
電極１０２とが地続きになっていて、一つの島（アイランド）を形成している場合につい
て、図３に示す。図３（Ａ）には、平面図、図３（Ｂ）には、断面図を示す。なお、本明
細書中において、地続きとは、一体に形成されていることを言うものとする。

このとき、トランジスタ３０１が有する膜と、第１の電極１０２とは、１つの膜として
繋がっているため、同時に形成することが出来る。その結果、第１の電極を、マスク数（
レチクル数）や製造工程数を増やすことなく製造することが出来る。

一例としては、トランジスタ３０１が有する半導体層と、第１の電極１０２とが繋がっ
ていて、同時に形成することが出来る。したがって、トランジスタ３０１が有する半導体
層と第１の電極１０２とを同時に成膜し、同時にエッチングすることによって、同時にパ
ターニングすることが出来る。また、半導体層がポリシリコンの場合は、同時に結晶化さ
れることとなる。この場合、トランジスタ３０１が有する半導体層と第１の電極１０２を
構成する半導体層の結晶の粒界は概略同一の方向に向かって延伸している。ここで、結晶
の粒界が概略同一の方向に向かって延伸している、とは、例えば、結晶化において形成さ
れる長手方向及び該長手方向と直交する方向（短手方向ともいう）を有する粒界の、該長
手方向の向きがそろっていることを言う。

そのため、トランジスタ３０１が有する半導体層と、第１の電極１０２とは、同じ材料
を含むこととなる。

なお、トランジスタ３０１が有する半導体層と、第１の電極１０２とは、地続きになっ
ていて、繋がっているため、トランジスタ３０１が有する半導体層がどこまでであり、第
１の電極１０２がどこまでであるかは、明確には区別出来ない場合がある。

なお、トランジスタ３０１が有する半導体層の一部に、リンやボロンやガリウムやヒ素
などの不純物（ｐ型不純物やｎ型不純物）を導入する場合、同時に、第１の電極１０２に
も、導入することが望ましい。同時に導入することにより、地続きになっているため、電
気的に接続された状態とすることが出来る。

その場合、トランジスタ３０１が有する半導体層と、第１の電極１０２とを接続するた
めに、接続孔を設けて、別の配線を用いて接続する必要がない。そのため、効率的にレイ
アウトすることができ、開口率を向上させることが出来る。

なお、トランジスタ３０１と、第１の電極１０２とは、地続きになっているため、電気
的に接続された状態にある場合が多く、そのため、電気的に接続された電極が、画素電極
となる場合が多い。

なお、同時に不純物を導入する場合は、導入される部分の上の膜の厚さや材質に影響を
受けるが、同様な層構造の下に形成されている場合は、少なくとも、トランジスタ３０１
が有する半導体層の一部のある領域では、第１の電極１０２のある領域と、概ね等しい濃
度の不純物（ｐ型不純物やｎ型不純物）を有することとなる。

なお、トランジスタ３０１が有する半導体層には、チャネル形成領域を含む場合がおお
い。チャネル形成領域は、ゲート絶縁膜を介して、ゲート電極が配置されている。このチ
ャネル形成領域には、通常、濃度の高い不純物（ｐ型不純物やｎ型不純物）は、導入され
ない。ただし、濃度が非常に低い不純物（ｐ型不純物やｎ型不純物）は、しきい値電圧値
を調整するために、導入される場合がある。また、濃度が低い不純物（ｐ型不純物やｎ型
不純物）は、ＬＤＤ（Ｌｉｇｈｔｌｙｄｏｐｅｄｄｒａｉｎ）領域を形成するために
、導入される場合がある。以上のことから、トランジスタ３０１が有する半導体層は、様
々な濃度の不純物（ｐ型不純物やｎ型不純物）を有する領域が複数存在する場合が多い。

ただし、トランジスタ３０１が有する半導体層の一部と、第１の電極１０２とで、導電
型が異なっていてもよい。その場合は、トランジスタ３０１とは別のトランジスタと同時
に、不純物（ｐ型不純物やｎ型不純物）が導入されることとなる。したがってその場合は
、少なくとも、トランジスタ３０１とは別のトランジスタが有する半導体層の一部のある
領域では、第１の電極１０２のある領域と、概ね等しい濃度の不純物（ｐ型不純物やｎ型
不純物）を有することとなる。一例としては、トランジスタ３０１とは別のトランジスタ
は、ソース信号線駆動回路やゲート信号線駆動回路などの一部として配置されている。

なお、トランジスタ３０１と、第１の電極１０２とは、電気的に接続される場合が多い
。そして、電気的に接続された電極、つまり、第１の電極１０２が、画素電極となる場合
が多い。その結果、効率的に電極とトランジスタを配置することができるため、好適であ
る。

なお、図３では、第１の電極１０２が、トランジスタ３０１が有する膜と同時に形成さ
れる場合について述べたが、これに限定されない。第１の電極１０２が、別のもの、例え
ば、配線や抵抗素子や容量素子などが有する膜と同時に形成されてもよい。

なお、図１、図２、図３において、第２の電極１０８のみ、開口パターンを有する場合
について記載したが、これに限定されない。第１の電極１０２でも同様に、開口パターン
を有しても良い。これにより、基板に概略平行な電界を発生させ、液晶分子を制御するこ
とが出来る。この場合の図を、図４、図５、図６に示す。図４は、図１について、第１の
電極１０２も開口パターンを有している場合に相当する。図５は、図２について、第１の
電極１０２も開口パターンを有している場合に相当する。図６は、図３について、第１の
電極１０２も開口パターンを有している場合に相当する。

図４、図５、図６のように、第１の電極１０２に開口パターンがあると、その開口パタ
ーンの部分は、光の透過量が増える。なぜなら、第１の電極１０２が第２の電極１０８に
重なっていないからである。第１の電極１０２が重なっていると、透過率が１００％でな
い限り、光の透過量が減ってしまう。それに対して、第１の電極１０２が重なっていない
部分は、光が減衰しないため、光の透過量が増える。その結果、輝度を向上させることや
、消費電力を低減させることが出来る。

図７（Ａ）は、本発明の第１の実施形態に係る液晶表示装置の構成を説明する為の平面
図である。なお、ここでは、液晶表示装置に設けられた複数の画素のうち、１画素分の画
素を示している。この液晶表示装置は、ＦＦＳ方式で液晶の配向方向を制御する装置であ
る。本図において、複数のソース配線１０７ａが互いに平行（図中上下方向に延伸）かつ
離間した状態で配置されている。複数のゲート配線１０４ｃは、ソース配線１０７ａに略
直交する方向（図中左右方向）に延伸し、かつ互いに離間するように配置されている。補
助配線１０４ｂは、複数のゲート配線１０４ｃそれぞれに隣り合う位置に配置されており
、ゲート配線１０４ｃに略平行な方向、つまり、ソース配線１０７ａに略直交する方向（
図中左右方向）に延伸している。ソース配線１０７ａと、補助配線１０４ｂ及びゲート配
線１０４ｃとによって、略長方形の空間が囲まれているが、この空間に液晶表示装置の画
素電極が配置されている。画素電極を駆動する薄膜トランジスタは、図中左上の角に配置
されている。

なお、ゲート配線１０４ｃ、補助配線１０４ｂ、及びソース配線１０７ａなどは、アル
ミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングス
テン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金
（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コ
バルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）
、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、
錫（Ｓｎ）、酸素（Ｏ）で構成された群から選ばれた一つ又は複数の元素、もしくは、前
記群から選ばれた一つ又は複数の元素を成分とする化合物や合金材料（例えば、インジウ
ム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウ
ム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、アルミネオジム（Ａｌ−Ｎｄ）、マグネ
シウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質などを用
いて形成される。もしくは、それらとシリコンの化合物（シリサイド）（例えば、アルミ
シリコン、モリブデンシリコン、ニッケルシリサイドなど）や、それらと窒素の化合物（
例えば、窒化チタン、窒化タンタル、窒化モリブデン等）を有して形成される。なお、シ
リコン（Ｓｉ）には、ｎ型不純物（リンなど）やｐ型不純物（ボロンなど）を多く含んで
いてもよい。これらの不純物を含むことにより、導電率が向上して、通常の導体と同様な
振る舞いをするため、配線や電極として利用しやすくなる。なお、シリコンは、単結晶で
もよいし、多結晶（ポリシリコン）でもよいし、非晶質（アモルファスシリコン）でもよ
い。単結晶シリコンや多結晶シリコンを用いることにより、抵抗を小さくすることが出来
る。非晶質シリコンを用いることにより、簡単な製造工程で作ることが出来る。なお、ア
ルミニウムや銀は、導電率が高いため、信号遅延を低減することができ、エッチングしや
すいので、パターニングしやすく、微細加工を行うことが出来る。なお、銅は、導電率が
高いため、信号遅延を低減することが出来る。なお、モリブデンは、ＩＴＯやＩＺＯなど
の酸化物半導体や、シリコンと接触しても、材料が不良を起こすなどの問題が生じること
なく製造でき、パターニングやエッチングがしやすく、耐熱性も高いため、望ましい。な
お、チタンは、ＩＴＯやＩＺＯなどの酸化物半導体や、シリコンと接触しても、材料が不
良を起こすなどの問題が生じることなく製造でき、耐熱性も高いため、望ましい。なお、
タングステンは、耐熱性が高いため、望ましい。なお、ネオジムは、耐熱性が高いため、
望ましい。特に、ネオジムとアルミニウムとの合金にすると、耐熱性が向上し、アルミニ
ウムがヒロックをおこしにくくなるため、望ましい。なお、シリコンは、トランジスタが
有する半導体層と同時に形成でき、耐熱性も高いため、望ましい。なお、インジウム錫酸
化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸
化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、シリコン（Ｓｉ）は、透光性を有しており、光
を透過させるような部分に用いることができるため、望ましい。たとえば、画素電極や共
通電極として用いることができる。

なお、これらが単層で配線や電極を形成していてもよいし、多層構造になっていてもよ
い。単層構造で形成することにより、製造工程を簡略化することができ、工程数を少なく
でき、コストを低減することが出来る。また、多層構造にすることにより、それぞれの材
料のメリットを生かし、デメリットを低減させ、性能の良い配線や電極を形成することが
出来る。たとえば、抵抗の低い材料（アルミニウムなど）を多層構造の中に含むようにす
ることにより、配線の低抵抗化を図ることができる。また、耐熱性が高い材料を含むよう
にすれば、例えば、耐熱性が弱いが、別のメリットを有する材料を、耐熱性が高い材料で
挟むような積層構造にすることにより、配線や電極全体として、耐熱性を高くすることが
出来る。例えば、アルミニウムを含む層を、モリブデンやチタンを含む層で挟んだような
形にした積層構造にすると望ましい。また、別の材料の配線や電極などと直接接するよう
な部分がある場合、お互いに悪影響を及ぼすことがある。例えば、一方の材料が他方の材
料の中に入っていって、性質を変えてしまい、本来の目的を果たせなくなったり、製造す
るときに、問題が生じて、正常に製造できなくなったりすることがある。そのような場合
、ある層を別の層で挟んだり、覆ったりすることにより、問題を解決することが出来る。
例えば、インジウム錫酸化物（ＩＴＯ）と、アルミニウムを接触させたい場合は、間に、
チタンやモリブデンを挟むことが望ましい。また、シリコンとアルミニウムを接触させた
い場合は、間に、チタンやモリブデンを挟むことが望ましい。

なお、ゲート配線１０４ｃ、補助配線１０４ｂの方が、ソース配線１０７ａよりも耐熱性
が高い材料を用いることが望ましい。なぜなら、ゲート配線１０４ｃ、補助配線１０４ｂ
の方が、製造工程の過程で、高い温度状態に配置されることが多いからである。

なお、ソース配線１０７ａの方が、ゲート配線１０４ｃよりも、抵抗の低い材料を用い
ることが望ましい。なぜなら、ゲート配線１０４ｃには、Ｈ信号とＬ信号の２値の信号を
与えるだけであるが、ソース配線１０７ａには、アナログの信号を与え、それが表示に寄
与するからである。よって、ソース配線１０７ａには、正確な大きさの信号を供給できる
ようにするため、抵抗の低い材料を用いることが望ましい。

なお、補助配線１０４ｂを設けなくてもよいが、補助配線１０４ｂを設けることにより
、各画素における共通電極の電位を安定化させることができる。なお、図７では、補助配
線１０４ｂは、ゲート配線１０４ｃと概略平行には配置されているが、これに限定されな
い。ソース配線１０７ａと概略平行に配置されていてもよい。その時は、ソース配線１０
７ａと同じ材質で形成されることが望ましい。

ただし、補助配線１０４ｂは、ゲート配線１０４ｃと概略平行に配置したほうが、開口
率を大きくすることができ、効率的にレイアウトできるため、好適である。

図７（Ｂ）は、図７（Ａ）のＡ−Ｂ断面図及びＣ−Ｄ断面図である。図７（Ｂ）に示す
ように、基板１００上には、基板１００から不純物が拡散することを防止するために、下
地絶縁膜１０１が形成されている。下地絶縁膜１０１は、例えば、酸化シリコン（ＳｉＯ
_ｘ）、窒化シリコン（ＳｉＮ_ｘ）、酸化窒化シリコン（ＳｉＯ_ｘＮ_ｙ：ｘ＞ｙ）、窒化酸
化シリコン（ＳｉＮ_ｘＯ_ｙ：ｘ＞ｙ）など、酸素又は窒素を有する絶縁物質から構成され
る。また、これらの膜を複数積層した積層膜であってもよい。

なお、基板１００は、ガラス基板、石英基板、アルミナなど絶縁物で形成される基板、
後工程の処理温度に耐え得る耐熱性を有するプラスチック基板、シリコン基板、または金
属基板である。また、ポリシリコンであってもよい。

なお、透過型の表示装置として動作させる場合は、基板１００は、光透過性を有するこ
とが望ましい。

下地絶縁膜１０１上には、半導体膜１０２ｆ及び液晶の配向方向を制御する第１の電極
１０２ｃが形成されている。半導体膜１０２ｆと第１の電極１０２ｃは、例えばポリシリ
コン膜であり、同時に成膜された同一の膜を同一工程で選択的にエッチングすることによ
り、形成される。即ち、半導体膜１０２ｆと第１の電極１０２ｃは、下地膜１０１上であ
って、同層に形成される。ただし、同時に成膜することや、同一工程でエッチングするこ
とに、本発明を限定するものではない。半導体膜１０２ｆには、薄膜トランジスタのソー
ス領域又はドレイン領域となる不純物領域１０２ｄ、並びにドレイン領域又はソース領域
となる不純物領域１０２ｂが形成されている。不純物領域１０２ｄ，１０２ｂは、例えば
リン又はヒ素が導入されたｎ型の不純物領域であるが、ｐ型の不純物領域であってもよい
。ｎ型を付与する不純物としては、例えばリン（Ｐ）及びヒ素（Ａｓ）があり、ｐ型を付
与する不純物としては、例えばボロン（Ｂ）及びガリウム（Ｇａ）がある。ただし、導電
率が高いｎ型の不純物領域であるのが望ましい。一方、駆動回路をｐ型トランジスタのみ
で形成する場合には、不純物領域１０２ｄ，１０２ｂもｐ型にするのが望ましい。これは
、製造コストを下げることができるためである。

第１の電極１０２ｃは、他の画素においても共通の電圧が供給される共通電極として機
能し、例えば不純物が導入されたポリシリコン膜によって形成されている。第１の電極１
０２ｃは、不純物が導入されることにより抵抗が下がり、電極として機能する。図７（Ａ
）の点線で示すように、第１の電極１０２ｃは、長方形の一角（図中左上の角）に角を欠
いた部分１０２ｇを有する形状であり、画素の略全面に形成されている。なお、長方形の
角を欠いた部分１０２ｅには薄膜トランジスタが配置されている。この角を欠いた部分１
０２ｅに薄膜トランジスタを配置することにより、画素内における表示に有効な領域を、
より効率的に形成することができる。つまり、開口率の向上につながる。第１の電極１０
２ｃは、膜厚が例えば４５ｎｍ以上６０ｎｍ以下であり、光の透過率は十分高い。ただし
、光の透過率を更に上げる場合には、第１の電極１０２ｃの膜厚を４０ｎｍ以下にするこ
とが望ましい。

第１の電極１０２ｃは、例えばポリシリコンで形成されているが、他の半導体材料、例
えばアモルファスシリコン、単結晶シリコン、有機半導体、又はカーボンナノチューブで
形成されていてもよい。この場合、薄膜トランジスタには、半導体膜１０２ｆの代わりに
アモルファスシリコン膜又は有機半導体膜などが用いられる。なお、トランジスタを形成
する半導体膜１０２ｆと第１の電極１０２ｃとは同一の膜を同時に選択的にエッチングす
ることにより形成されることが望ましい。この場合、マスク（レチクル）数や工程数を削
減できるため、製造コストを低減することができる。また、不純物領域１０２ｂ，不純物
領域１０２ｄには、同じ種類の不純物元素が同時に導入されることが望ましい。なぜなら
、同じ種類の不純物元素を導入すると、不純物領域１０２ｂ，不純物領域１０２ｄを互い
に近接して配置しても、問題なく不純物元素を導入することができるため、より密なレイ
アウトを構成することができるからである。ｐ型又はｎ型どちらか一方のみの不純物元素
を導入することにより、異なる種類の不純物元素を導入する場合と比較して低コストで製
造できるため望ましい。

半導体膜１０２ｆ上を含む全面上には、トランジスタのゲート絶縁膜１０３が形成され
ている。

ただし、ゲート絶縁膜１０３は、チャネル形成領域近傍にのみ配置され、それ以外の部
分では、配置されていない場合もある。また、場所によって厚さや積層構造や厚さが異な
る場合がある。例えば、チャネル近傍のみ厚かったり、層の数が多かったりして、それ以
外の場所では、膜厚が薄かったり、層の数が少なかったりする場合もある。このようにす
ることにより、ソース領域やドレイン領域への不純物の添加が制御しやすくなる。また、
チャネル近傍のゲート絶縁膜１０３の厚さや層の数を変えることにより、半導体層への不
純物の添加量が場所によって変わるようにして、ＬＤＤ領域等を形成することが出来る。
ＬＤＤ領域を形成することにより、漏れ電流の低減や、ホットキャリアの発生を抑えて信
頼性を向上させることが出来る。

ゲート絶縁膜１０３は、例えば、酸化シリコン（ＳｉＯ_ｘ）、窒化シリコン（ＳｉＮ_ｘ
）、酸化窒化シリコン（ＳｉＯ_ｘＮ_ｙ：ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮ_ｘＯ_ｙ：ｘ
＞ｙ）など、酸素又は窒素を有する絶縁物質から構成される。また、これらの膜を複数積
層した積層膜であってもよい。ゲート絶縁膜１０３上には、２本のゲート電極１０４ａが
形成されている。図７（Ｂ）及び図７（Ａ）に示すように、ゲート電極１０４ａは補助配
線１０４ｂ及びゲート配線１０４ｃと同一配線層であり、ゲート配線１０４ｃに電気的に
接続している。半導体膜１０２ｆにおいて、ゲート電極１０４ａの下方に位置する領域１
０２ａは、チャネル形成領域として機能する。なお、２つのチャネル形成領域１０２ａの
相互間に位置する半導体領域にも、不純物領域１０２ｂ，１０２ｄと同一の不純物が導入
されている。なお、本実施形態においては、２本のゲート電極１０４ａを有するマルチゲ
ート構造としたが、本発明をこの構成に限定するものではない。

ゲート絶縁膜１０３上及びゲート電極１０４ａ上には、絶縁膜１０５及び第１層間絶縁
膜１０６ａがこの順に形成されている。

なお、絶縁膜１０５及び第１層間絶縁膜１０６ａのいずれか１つのみが形成されていて
もよいし、各々の絶縁膜が、多層構造になっていてもよい。また、これらの絶縁膜には、
無機材料又は有機材料を用いることができる。有機材料としては、ポリイミド、アクリル
、ポリアミド、ポリイミドアミド、レジスト、シロキサン、又はポリシラザンなどを用い
ることができる。無機材料としては、酸化シリコン（ＳｉＯ_ｘ）、窒化シリコン（ＳｉＮ
_ｘ）、酸化窒化シリコン（ＳｉＯ_ｘＮ_ｙ：ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮ_ｘＯ_ｙ：
ｘ＞ｙ）など、酸素又は窒素を有する絶縁物質を用いることができる。また、これらの膜
を複数積層した積層膜であってもよい。また、有機材料と無機材料を組み合わせて積層膜
にしてもよい。

ゲート絶縁膜１０３、絶縁膜１０５及び第１層間絶縁膜１０６ａには、不純物領域１０
２ｂ上に位置する接続孔、不純物領域１０２ｄ上に位置する接続孔、第１の電極１０２ｃ
上に位置する接続孔、及び補助配線１０４ｂ上に位置する接続孔が形成されている。第１
層間絶縁膜１０６ａ上には、ソース配線１０７ａ、ドレイン配線１０７ｂ、及び接続用配
線１０７ｃが形成されている。
なお、絶縁膜として無機材料を用いることにより、水分や不純物の侵入を止めることが
出来る。特に、窒素を含む層を用いると、水分や不純物をブロックする機能が高い。

なお、絶縁膜として有機材料を用いることにより、平面を平坦にすることが出来る。そ
のため、その上の層に対して、よい効果をもたらすことが出来る。例えば、有機材料の上
に形成する層も平坦にすることが出来るため、液晶の配向の乱れを防ぐことが出来る。

ソース配線１０７ａは、ソースすなわち不純物領域１０２ｄの上方に位置しており、一
部が接続孔に埋め込まれることにより、不純物領域１０２ｄに電気的に接続している。し
たがって、ソース電極は、ソース配線１０７ａの一部となって存在していることとなる。
ドレイン配線１０７ｂは、ドレインすなわち不純物領域１０２ｂの上方に位置しており、
一部が接続孔に埋め込まれることにより、不純物領域１０２ｂに接続している。

接続用配線１０７ｃは、第１の電極１０２ｃの上方から補助配線１０４ｂの上方まで延
伸しており、一部が接続孔に埋め込まれることにより、第１の電極１０２ｃ及び補助配線
１０４ｂそれぞれに電気的に接続している。このように、接続用配線１０７ｃを配置する
ことにより、接続孔を深くあける必要がないので、正確に形成することが出来る。

また、図７（Ｂ）に示す例では、ソース配線１０７ａ及び接続用配線１０７ｃと同時に
ドレイン配線１０７ｂが形成される。この場合、ドレイン配線１０７ｂの一部が埋め込ま
れている接続孔と、第２の電極１０８の一部が埋め込まれている接続孔とは位置が互いに
異なっている。このようにすることにより、ドレイン配線１０７ｂ及び第２の電極１０８
のうち、接続孔上に位置する部分が窪んでも、この窪みが重なることはない。このため、
第２の電極１０８に深く窪む部分が形成されずに、上に形成されるレジストパターンの形
成不良が発生することを抑制できる。

ただし、図８に示すように、第２の電極１０８と、不純物領域１０２ｂとを、ドレイン
配線１０７ｂを介さずに、直接接続してもよい。この場合、第２の電極１０８と、不純物
領域１０２ｂとを接続するための接続孔は、深く開ける必要が出てくるが、図７（Ｂ）に
おけるドレイン配線１０７ｂが必要ないため、その領域を開口領域として画像表示に利用
できる。そのため、開口率が向上し、低消費電力化をはかることが出来る。

このように、第１の電極１０２ｃは、接続用配線１０７ｃを介して補助配線１０４ｂに
接続している。なお、接続用配線１０７ｃは、抵抗を下げるために複数設けられるのが好
ましい。このようにすると、第１の電極１０２ｃの電位が安定化する。図７（Ａ）に示す
例では、接続用配線１０７ｃは、第１の電極１０２ｃが有する４つの角のうち、薄膜トラ
ンジスタの近くの角を除く３つの角の上方それぞれに形成されている。このように、複数
の経路で接続させることにより、第１の電極１０２ｃ内に電位分布が生じることが抑制さ
れる。また、接続用配線１０７ｃを介して第１の電極１０２ｃと補助配線１０４ｂを接続
することにより、接続孔を開ける回数を減らすことが出来るので、プロセス工程を簡略化
することが出来る。

なお、接続用配線１０７ｃは、ソース配線１０７ａと同時に、同じ材料を用いて形成し
たが、これに限定されない。第２の電極１０８と同時に、同じ材料を用いて形成してもよ
い。

ソース配線１０７ａ、ドレイン配線１０７ｂ、接続用配線１０７ｃ、及び第１層間絶縁
膜１０６ａ上には、第２層間絶縁膜１０６ｂが形成されている。なお、第２層間絶縁膜１
０６ｂを形成しない構成としても良い。第２層間絶縁膜１０６ｂには、無機材料又は有機
材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポ
リイミドアミド、レジスト、又はシロキサン、ポリシラザンなどを用いることができる。
無機材料としては、酸化シリコン（ＳｉＯ_ｘ）、窒化シリコン（ＳｉＮ_ｘ）、酸化窒化シ
リコン（ＳｉＯ_ｘＮ_ｙ：ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮ_ｘＯ_ｙ：ｘ＞ｙ）など、酸
素又は窒素を有する絶縁物質を用いることができる。また、これらの膜を複数積層した積
層膜であってもよい。また、有機材料と無機材料を組み合わせて積層膜にしてもよい。第
２層間絶縁膜１０６ｂには、ドレイン配線１０７ｂ上に位置する接続孔が形成されている
。

第２層間絶縁膜１０６ｂ上には、液晶の配向方向を制御する第２の電極１０８が形成さ
れている。第２の電極１０８は、画素ごとに個別の電圧が供給される画素電極として機能
し、ＩＴＯ（インジウム錫酸化物）、ＺｎＯ（酸化亜鉛）、又は酸化インジウムに２〜２
０ｗｔ％のＺｎＯを混合したターゲットを用いて形成されたＩＺＯなどによって形成され
ている。なお、第２の電極１０８と不純物領域１０２ｂは、ドレイン配線１０７ｂを介し
て電気的に接続してもよいが、相互に直接接続してもよい。

なお、図８に示すように、接続用配線がない場合は、第２の電極１０８は、薄膜トラン
ジスタの不純物領域１０２ｂに直接接続している。

図８及び図７（Ａ）に示すように、第２の電極１０８は略長方形であり、第１の電極１
０２ｃの上方及びその周囲に位置しているが、第１の電極１０２ｃの上方に位置している
部分に、複数の開口パターン１１２を有している。開口パターン１１２の例としては、ス
リット状で互いに平行であるものを多く含み、図７（Ａ）に示す例ではソース配線１０７
ａに対して斜めである。開口パターン１１２が形成されることにより、基板に平行な成分
を有する電界が、第２の電極１０８の上方において生じる。このため、第２の電極１０８
の電位を制御することにより、後述する液晶の配向方向を制御することができる。なお、
開口パターンの形状は本実施形態の形状に限定されない。第２の実施形態以降で記載する
開口パターンの形状も適用することができる。すなわち開口パターンには、例えば櫛歯形
状の電極における櫛歯部分の相互間のスペース等、導電体パターンが形成されていないス
ペースも含まれるものとする。

また、開口パターンの向きが異なるものを配置することによって、液晶分子の動く方向
が異なる領域を複数設けることが出来る。つまり、マルチドメイン（配向分割ともいう）
構造にすることが出来る。マルチドメイン構造にすることにより、ある特定の方向から見
たとき、画像の表示が正しくなくなってしまうことを防ぐことができ、その結果、視野角
を向上させることが出来る。

また、図７（Ａ）に示すように、基板１００に対して垂直な方向から見た場合に、共通
電極として機能する第１の電極１０２ｃの周縁部が、画素電極として機能する第２の電極
１０８よりも外側に配置するように形成されている。このようにすることにより、信号を
受け取った後フローティング状態になった第２の電極１０８が、ソース配線１０７ａを介
して他の画素へ伝達される信号の影響を受けることが抑制される。その結果、クロストー
クなどの画質不良を低減することが出来る。なお、本発明はこのような電極構造に限定さ
れるものではなく、第１の電極１０２ｃが第２の電極１０８の内側に配置される部分を有
していても良い。

第２層間絶縁膜１０６ｂ上及び第２の電極１０８上には、第１配向膜１０９ａ及び液晶
１１０が積層されている。

液晶１１０としては、強誘電性液晶（ＦＬＣ）、ネマティック液晶、スメクティック液
晶、ホモジニアス配向になるような液晶、又はホメオトロピック配向になるような液晶な
どを用いることができる。液晶１１０上には、第２配向膜１０９ｂを有する対向基板１１
１が配置されている。なお、対向基板１１１には、カラーフィルタが配置されていること
が多い。また、基板１００及び対向基板１１１それぞれには、外側に、偏光板が設けられ
ている。なお、偏光板のほかに、位相差板やλ／４板などが配置されている場合も多い。

なお、本発明に係る積層の構成は、本実施形態における積層の構成に限定されない。

次に、本半導体装置、本液晶表示装置の製造方法の一例について説明する。まず、基板
１００上に下地絶縁膜１０１を形成する。次いで、下地絶縁膜１０１上にポリシリコン膜
又はアモルファスシリコン膜等の半導体膜を形成し、この半導体膜上にレジストパターン
（図示せず）を形成する。次いで、このレジストパターンをマスクとして半導体膜を選択
的にエッチングする。このようにして、半導体膜１０２ｆ及び第１の電極１０２ｃが同一
工程で形成される。その後、レジストパターンを除去する。

次いで、半導体膜１０２ｆ上、第１の電極１０２ｃ上、及び下地絶縁膜１０１上に、ゲ
ート絶縁膜１０３を形成する。ゲート絶縁膜１０３は例えば酸化窒化シリコン膜又は酸化
シリコン膜であり、プラズマＣＶＤ法により形成される。なお、ゲート絶縁膜１０３を窒
化シリコン膜、若しくは窒化シリコン及び酸化シリコンを有する多層膜により形成しても
よい。次いで、ゲート絶縁膜１０３上に導電膜を形成し、この導電膜を、レジストパター
ンをマスクとしたエッチングを行うことにより、選択的に除去して、パターニングする。
これにより、半導体膜１０２ｆ上に位置するゲート絶縁膜１０３上には、２つのゲート電
極１０４ａが形成される。また、ゲート電極１０４ａと同時に補助配線１０４ｂ及びゲー
ト配線１０４ｃが形成される。

なお、上記したように補助配線１０４ｂを設けることにより、各画素において第１の電
極１０２ｃや第２の電極１０８の電位を安定化させることができる。また、補助配線１０
４ｂを形成しなくてもよい。また、補助配線１０４ｂを他の層（例えばソース配線１０７
ａと同一の層、又は第１の電極１０２ｃと同一の層、又は第２の電極１０８と同一の層）
に設けてもよく、複数の層に分けて形成してもよい。また、本図において補助配線１０４
ｂは、ソース配線１０７ａに直交する方向に延伸しているが、ソース配線１０７ａと同一
方向に延伸する構成であってもよい。

なお、導電膜は、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブ
デン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎ
ｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、ス
カンジウム（Ｓｃ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ニオブ（Ｎ
ｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）
、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）で構成された群から選ばれた一つ又は複
数の元素、もしくは、前記群から選ばれた一つ又は複数の元素を成分とする化合物や合金
材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化
珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、アルミネオジム
（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組
み合わせた物質などを用いて形成される。もしくは、それらとシリコンの化合物（シリサ
イド）（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど）や、
それらと窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン等）を用い
て形成される。なお、シリコン（Ｓｉ）には、ｎ型不純物（リンなど）やｐ型不純物（ボ
ロンなど）を多く含んでいてもよい。

次いで、ゲート電極１０４ａ及びレジストパターン（図示せず）などをマスクとして、
半導体膜１０２ｆに不純物を注入する。これにより、半導体膜１０２ｆには、不純物領域
１０２ｂ，１０２ｄ、及びゲート電極１０４ａ相互間に位置する不純物領域が形成される
。なお、ｎ型、ｐ型の不純物元素を個別に注入してもよいし、特定の領域にはｎ型の不純
物元素及びｐ型の不純物元素を共に注入してもよい。ただし後者の場合には、ｎ型の不純
物元素又はｐ型の不純物元素のどちらか一方の注入量が多くなるようにする。

なお、このとき、ゲート絶縁膜１０３の厚さや積層構造を変えることにより、ＬＤＤ領
域を形成してもよい。ＬＤＤ領域を形成したい部分は、ゲート絶縁膜１０３を厚くするこ
とや、層の数を増やせばよい。その結果、不純物の注入量が減るため、ＬＤＤ領域を容易
に形成することが出来る。

なお、本工程において、レジストパターンをマスクとして用いてもよい。

また、不純物領域を形成する工程において、第１の電極１０２ｃに不純物元素を注入し
てもよい。このようにすると、第１の電極１０２ｃを不純物領域１０２ｂ，１０２ｄと同
時に形成することができるため、工程が増加せずに済み、液晶表示装置の製造コストを低
コストにすることができる。

なお、不純物領域に対する不純物元素の注入は、ゲート電極１０４ａを形成する前、例
えばゲート絶縁膜１０３を形成する前又は形成した後に行ってもよい。その場合は、レジ
ストパターンをマスクとして用い注入する。このとき、第１の電極１０２ｃに不純物元素
を注入しても良い。この場合においても、トランジスタの不純物領域の形成工程と、第１
の電極１０２ｃに不純物元素を注入する工程を同一の工程にすることができるため、液晶
表示装置の製造コストを低コストにすることができる。

また、これにより、ゲートと同じ層の電極と、不純物が注入された半導体膜との間で、
容量を形成することが出来る。ゲートと同じ層の電極と、不純物が注入された半導体膜と
の間には、ゲート絶縁膜が配置されているので、膜厚がうすく、大きな容量を形成するこ
とが出来る。

次いで、第１層間絶縁膜１０６ａ及び各接続孔を形成する。次いで、第１層間絶縁膜１
０６ａ上及び各接続孔中に導電膜（例えば金属膜）を形成し、この金属膜をパターニング
、すなわち選択的に除去する。これにより、ソース配線１０７ａ、ドレイン配線１０７ｂ
、及び接続用配線１０７ｃが形成される。なお、導電膜は、既に述べたように、様々な材
料を用いて、様々な構造で形成することができ、一例としては、アルミニウム（Ａｌ）、
ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタ
ル（Ｔａ）、ネオジム（Ｎｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）などから形成さ
れた膜、これらの合金で形成された膜、又は、これらの積層膜を用いることができる。ま
た、ｎ型不純物が導入されたシリコン（Ｓｉ）を用いてもよい。

次いで、第２層間絶縁膜１０６ｂ及び各接続孔を形成する。次いで、第２層間絶縁膜１
０６ｂ上及び各接続孔中にＩＴＯ膜、ＩＺＯ膜、又はＺｎＯ膜を形成し、この膜をレジス
トパターンを用い選択的に除去する。これにより、第２の電極１０８が形成される。

なお、ドレイン配線１０７ｂの一部が埋め込まれている接続孔と、第２の電極１０８の
一部が埋め込まれている接続孔とは位置が互いに異なっている。このようにすることによ
り、ドレイン配線１０７ｂ及び第２の電極１０８のうち、接続孔上に位置する部分が窪ん
でも、この窪みが重なることはない。このため、第２の電極１０８に深く窪む部分が形成
されず、上記したレジストパターンの形状不良が発生することを抑制できる。その後、レ
ジストパターンを除去する。

ただし、これに限定されない。例えば、ドレイン配線１０７ｂの一部が埋め込まれてい
る接続孔と、第２の電極１０８の一部が埋め込まれている接続孔とは、位置が重なってオ
ーバーラップしていてもよい。その場合、１つの場所に収めることが出来るため、効率的
にレイアウトすることが出来る。そのため、開口率を向上させることが出来る。

次いで、第１配向膜１０９ａを形成し、第２配向膜１０９ｂが形成された対向基板１１
１との間に液晶を封止する。その後、液晶１１０と接しない側の対向基板１１１や基板１
００（すなわち、液晶表示装置の外側）に、偏光板、位相差板、λ／４板、拡散板、又は
プリズムシート等の光学フィルム等を設ける。さらに、バックライトやフロントライトを
設ける。バックライトとしては、直下型やサイドライト型を用いることが出来る。光源と
しては、冷陰極管やＬＥＤ（発光ダイオード）を用いることができる。ＬＥＤとしては、
白色ＬＥＤや、色ごとのＬＥＤ（例えば、白、赤、青、緑、シアン、マゼンダ、イエロー
など）を組み合わせて用いればよい。ＬＥＤを用いると、光の波長のピークが鋭いため、
色純度を上げることが出来る。このようにして、液晶表示装置が形成される。

なお、液晶表示装置とは、基板と対向基板と、それに挟まれた液晶のみの部分を呼ぶも
のとしても良く、また、それに、偏光板や位相差板などの光学フィルムを配置したものま
で含めても良いし、さらに、拡散板やプリズムシートや光源（冷陰極管やＬＥＤなど）や
導光板などを含んでいても良い。

以上、本発明の第１の実施形態によれば、ＦＦＳ方式で液晶の配向方向を制御する液晶
表示装置において、第１の電極１０２ｃは不純物が導入されたポリシリコン膜によって形
成されており、薄膜トランジスタのソース領域、ドレイン領域及びチャネル形成領域が形
成されている半導体膜１０２ｆと同一工程で形成される。従って、共通電極をＩＴＯで形
成する場合と比較して、製造工程数を少なくして製造コストを低くすることができる。

なお、本実施形態では、接続用配線１０７ｃを、ソース配線１０７ａ及びドレイン配線
１０７ｂと同一層に配置したが、他の配線層（例えばゲート配線１０４ｃ、第１の電極１
０２ｃ、又は第２の電極１０８と同一層）に配置してもよい。また、ゲート絶縁膜１０３
は全面に形成されていなくてもよい。

また、補助配線１０４ｂは、ソース配線１０７ａと同一層でもよい。この場合、補助配
線１０４ｂをゲート配線１０４ｃと平行に配置し、かつソース配線１０７ａと交差する部
分のみゲート配線１０４ｃと同一層にしてもよい。また、補助配線１０４ｂをソース配線
１０７ａと平行に配置してもよい。

また、ゲート電極１０４ａとゲート配線１０４ｃは別の層に形成されていてもよいし、
別の材料で形成されていてもよい。

また、本実施形態では、チャネル形成領域の上方にゲート電極を配置した、いわゆるト
ップゲート型の薄膜トランジスタについて説明をしたが、本発明は特にこれに限定される
ものではない。チャネル形成領域の下方にゲート電極が配置された、いわゆるボトムゲー
ト型の薄膜トランジスタにしてもよいし、チャネル形成領域の上下にゲート電極が配置さ
れた構造を有するトランジスタを形成してもよい。

（第２の実施形態）
図９（Ａ）は、本発明の第２の実施形態に係るＦＦＳ方式の液晶表示装置の構成を説明
する為の平面図であり、図９（Ｂ）は、図９（Ａ）のＡ−Ｂ断面図及びＣ−Ｄ断面図であ
る。本実施形態は、第１の電極１０２ｃがトランジスタを介してソース配線１０７ａに電
気的に接続されていて画素電極として機能している点、第２の電極１０８が補助配線１０
４ｂに電気的に接続されていて共通電極として機能している点、第２の電極１０８に形成
された開口パターン１１２の形状が異なる点、並びに、第１の電極１０２ｃ及び第２の電
極１０８と各配線の接続構造が異なる点を除いて、第１の実施形態と同様の構成である。
また、本実施形態に係る液晶表示装置の製造方法は、第１の実施形態と略同様である。従
って、第１の実施形態で述べた内容は、本実施形態においても適用することが可能である
。以下、第１の実施形態と同様の構成については同一の符号を付し、説明を省略する。

トランジスタのドレインもしくはソースとなる不純物領域１０２ｂは、第１の電極１０
２ｃに直接接続している。つまり、トランジスタを構成している半導体層と、第１の電極
１０２ｃとは、地続きとなっていて、一つのアイランド（島）を形成している。また、第
１層間絶縁膜１０６ａには、第１の実施形態と異なり、不純物領域１０２ｂ上に位置する
接続孔、及び第１の電極１０２ｃ上に位置する接続孔が形成されていない。従って、その
領域を表示領域として利用することができるため、開口率を向上させることができる。

なお、トランジスタのドレインもしくはソースとなる不純物領域１０２ｂと、第１の電
極１０２ｃとは、地続きになっていて、繋がっているため、トランジスタが有する不純物
領域１０２ｂがどこまでであり、第１の電極１０２ｃがどこまでであるかは、明確には区
別出来ない場合がある。

なお、トランジスタのドレインもしくはソースとなる不純物領域に、リンやボロンやガ
リウムやヒ素などの不純物（ｐ型不純物やｎ型不純物）を導入する場合、同時に同じ導電
型の不純物を、第１の電極１０２ｃにも、導入することが望ましい。同時に導入すること
により、地続きになっているため、電気的に接続された状態とすることが出来る。このと
き、導入される部分の上の膜の厚さや材質に影響を受けるが、同様な層構造の下に形成さ
れている部分は、少なくとも、トランジスタのドレインもしくはソースとなる不純物領域
のある領域では、第１の電極１０２ｃのある領域と、概ね等しい濃度の不純物（ｐ型不純
物やｎ型不純物）を有することとなる。

第２層間絶縁膜１０６ｂには、接続用配線１０７ｃ上に位置する接続孔が形成されてい
る。第２の電極１０８は、一部がこの接続孔に埋め込まれることにより、接続用配線１０
７ｃに接続している。

また、図９（Ａ）に示すように、本実施形態では、第２の電極１０８には、２種類の開
口パターン１１２ａ，１１２ｂが形成されている。図中上側の領域に形成された開口パタ
ーン１１２ａと、図中下側の領域に形成された開口パターン１１２ｂとは、向きが互いに
異なる。

開口パターン１１２ａ，１１２ｂのように、開口パターンの向きが異なるものを配置す
ることによって、液晶分子の動く方向が異なる領域を複数設けることが出来る。つまり、
マルチドメイン構造にすることが出来る。マルチドメイン構造にすることにより、ある特
定の方向から見たとき、画像の表示が正しくなくなってしまうことを防ぐことができ、そ
の結果、視野角を向上させることが出来る。

また、図９に示すように、第１の電極１０２ｃが画素電極として機能し、第２の電極１
０８が共通電極として機能し、画素電極よりも、共通電極の方が液晶と近接して配置され
ている。その結果、画素ごとに画素電極の電圧が変化しても、液晶が存在する部分の電界
は、画像によって変化しにくいので、隣接する別の画素に影響を与えにくく、クロストー
クを低減することが出来る。

本実施形態でも、第１の実施形態と同様の効果を得ることができる。また、第２の電極
１０８に、互いに向きが異なる開口パターン１１２ａ，１１２ｂを形成している。このた
め、第１の電極１０２ｃと第２の電極１０８の間で生じる電界勾配のうち液晶１１０に位
置する部分の方向を、基板に平行な面内で２つに分けることができる。従って、液晶表示
装置の視野角をさらに広げることができる。

なお、第１の実施形態において、第２の電極１０８の形状を本実施形態のようにしても
よい。また、第２の電極１０８が有する開口パターンの形状を第１の実施形態のようにし
てもよい。また、本図では画素を一つのみ図示したが、実際には複数の画素がマトリック
ス状に配置されている。この場合、接続用配線１０７ｃを介して、各画素の第２の電極１
０８を相互に接続してもよい。このようにすることにより、抵抗を低くし、第２の電極１
０８に電圧が十分に加わるようにすることができる。

なお、本実施形態は、第１の実施形態で述べた内容を、一部変更、改良、又は変形した
場合の一例を示している。したがって、第１の実施形態で述べた内容は、本実施形態にも
適用することや、組み合わせることが出来る。

また、さまざまな図を用いて述べてきたが、１つの図は、様々な構成要件により成り立
っている。したがって、複数の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。

（第３の実施形態）
図１０（Ａ）は、本発明の第３の実施形態に係る液晶表示装置の構成を説明する為の平
面図である。図１０（Ｂ）は、図１０（Ａ）のＡ−Ｂ断面図、Ｃ−Ｄ断面図、及びＥ−Ｆ
断面図である。本実施形態は、第１の電極１０２ｃに開口パターン１１５が形成されてい
る点、及び開口パターン１１２の形状を除いて、第１の実施形態と同様の構成である。す
なわち本実施形態に係る液晶表示装置は、ＩＰＳ方式で液晶の配向方向を制御する装置で
あり、液晶表示装置の基板１００に対して垂直な方向から見た場合に、画素電極及び共通
電極が主要部分で互い違いかつ略平行となっている。上記したＦＦＳ方式では、画素電極
及び共通電極のうち下方に位置する電極は開口パターンを有していない。なお、本実施形
態に係る液晶表示装置の製造方法は、第１の実施形態と略同様である。従って、第１の実
施形態で述べた内容は、本実施形態においても適用することが可能である。以下、第１の
実施形態と同様の構成については同一の符号を付し、説明を省略する。

開口パターン１１５は、第２の電極１０８のうち開口パターン１１２が形成されていな
い領域の下方及びその周囲に位置している。このようにすることにより、共通電極である
第１の電極１０２ｃと、画素電極である第２の電極１０８が周辺部分を除いて互い違いか
つ略平行となる。このような電極構造を有することにより、第１の電極１０２ｃと第２の
電極１０８の間で基板に平行方向の電界を発生させることができ、ＩＰＳ方式の特徴であ
る視野角向上という効果を得ることができる。開口パターン１１２，１１５は、本実施形
態では波線形状をしている。

このように、開口パターンの向きが異なるように配置することによって、液晶分子の動
く方向が異なる領域を複数設けることが出来る。つまり、マルチドメイン構造にすること
が出来る。マルチドメイン構造にすることにより、ある特定の方向から見たとき、画像の
表示が正しくなくなってしまうことを防ぐことができ、その結果、視野角を向上させるこ
とが出来る。

また、本実施形態では、第１の電極１０２ｃと第２の電極１０８とが、一部（図中符号
１２０ａ，１２０ｂで示す部分）で、ゲート絶縁膜１０３、絶縁膜１０５、第１層間絶縁
膜１０６ａ、及び第２層間絶縁膜１０６ｂを挟んでいる。このため、符号１２０ａ，１２
０ｂで示す部分において、第１の電極１０２ｃ、第２の電極１０８、及びこれらの間に位
置する絶縁膜は、容量素子として機能する。容量素子１２０ａ，１２０ｂを設けることに
より、保持容量を大きくすることができる。従って、薄膜トランジスタがオフになったと
き、第２の電極１０８の電位は保持されやすくなる。

本実施形態でも、第１の実施形態と同様の効果を得ることができる。なお、本実施形態
において、第２の電極１０８が有する開口パターン１１２の形状を、図７又は図９に示し
た開口パターン１１２の形状にしてもよい。この場合、第１の電極１０２ｃが有する開口
パターン１１５の形状も、図７又は図９に示した開口パターン１１２と同様の形状になる
。ただし、液晶表示装置の基板１００に対して垂直な方向から見た場合に、開口パターン
１１２，１１５は、第１の電極１０２ｃ及び第２の電極１０８が周辺部分を除いて互い違
いかつ略平行になるように配置される必要がある。

また、第１又は第２の実施形態において、開口パターン１１２の形状を本実施形態のよ
うにしてもよい。この場合、開口パターン１１２の形状が図１０に示した形状である、Ｆ
ＦＳ方式の液晶表示装置を得ることができる。

なお、本実施形態では、第１の電極１０２ｃに開口パターン１１５がある。そのため、
その開口パターンの部分は、光の透過量が増える。なぜなら、第１の電極１０２が無いか
らである。第１の電極１０２があると、透過率が１００％とならないため、光の透過量が
減ってしまう。それに対して、第１の電極１０２が無い部分は、光が減衰しないため、光
の透過量が増える。その結果、輝度を向上させ、消費電力を低減させることが出来る。

なお、本実施形態は、第１〜第２の実施形態で述べた内容を、一部変更、改良、又は変
形した場合の一例を示している。したがって、第１〜第２の実施形態で述べた内容は、本
実施形態にも適用することや、組み合わせることが出来る。

また、さまざまな図を用いて述べてきたが、１つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。

（第４の実施形態）
図１１（Ａ）は、本発明の第４の実施形態に係るＩＰＳ方式の液晶表示装置の構成を説
明する為の平面図である。図１１（Ｂ）は、図１１（Ａ）のＡ−Ｂ断面図及びＣ−Ｄ断面
図である。本実施形態は、第１の電極１０２ｃに開口パターン１１５が形成されている点
、及び開口パターン１１２の形状を除いて、第２の実施形態と同様の構成である。また、
本実施形態に係る液晶表示装置の製造方法は、第２の実施形態と略同様である。従って、
第１の実施形態で述べた内容は、本実施形態においても適用することが可能である。以下
、第２の実施形態と同様の構成については同一の符号を付し、説明を省略する。

このように、トランジスタのドレインもしくはソースとなる不純物領域１０２ｂは、第
１の電極１０２ｃに直接接続している。つまり、トランジスタを構成している半導体層と
、第１の電極１０２ｃとは、地続きとなっていて、一つのアイランド（島）を形成してい
る。また、第１層間絶縁膜１０６ａには、第１の実施形態と異なり、不純物領域１０２ｂ
上に位置する接続孔、及び第１の電極１０２ｃ上に位置する接続孔が形成されていない。
従って、その領域を表示領域として利用することができるため、開口率を向上させること
ができる。

開口パターン１１５は、第２の電極１０８のうち開口パターン１１２が形成されていな
い領域の下方及びその周囲に位置している。このようにすることにより、画素電極である
第１の電極１０２ｃと、共通電極である第２の電極１０８が周辺部分を除いて互い違いか
つ略平行となる。このような電極構造を有することにより、第１の電極１０２ｃと第２の
電極１０８の間で横方向の電界を発生させることができ、ＩＰＳ方式の特徴である視野角
向上という効果を得ることができる。開口パターン１１２，１１５は、本実施形態ではソ
ース配線１０７ａと略平行である。

また、本実施形態では、第１の電極１０２ｃと第２の電極１０８とが、一部（図中符号
１２１ａ，１２１ｂで示す部分）で、ゲート絶縁膜１０３、絶縁膜１０５、第１層間絶縁
膜１０６ａ、及び第２層間絶縁膜１０６ｂを挟んでいる。このため、符号１２１ａ，１２
１ｂで示す部分において、第１の電極１０２ｃ、第２の電極１０８、及びこれらの間に位
置する絶縁膜は、容量素子として機能する。容量素子１２１ａ，１２１ｂを設けることに
より、保持容量を大きくすることができる。従って、薄膜トランジスタがオフになったと
き、第１の電極１０２ｃの電位は保持されやすくなる。

本実施形態でも、第１の実施形態と同様の効果を得ることができる。なお、本実施形態
において、開口パターン１１２，１１５の形状を図１０に示した形状にしてもよい。また
、開口パターン１１２の形状を、図７又は図９に示した形状にしてもよい。この場合、開
口パターン１１５の形状も、図７又は図９に示した開口パターン１１２と同様の形状にな
る。ただし、液晶表示装置の基板１００に対して垂直な方向から見た場合に、開口パター
ン１１２，１１５は、第１の電極１０２ｃ及び第２の電極１０８が周辺部分を除いて互い
違いかつ略平行になるように配置される必要がある。

また、第３の実施形態に示したＩＰＳ方式の液晶表示装置において、開口パターン１１
２，１１５の形状を図１１に示した形状にしてもよい。また、第１又は第２の実施形態に
おいて、開口パターン１１２の形状を本実施形態のようにしてもよい。後者の場合、開口
パターン１１２の形状が図１１に示した形状である、ＦＦＳ方式の液晶表示装置を得るこ
とができる。

なお、本実施形態では、第１の電極１０２ｃに開口パターン１１５がある。そのため、
その開口パターンの部分は、光の透過量が増える。なぜなら、第１の電極１０２が無いか
らである。第１の電極１０２があると、透過率が１００％とならないため、光の透過量が
減ってしまう。それに対して、第１の電極１０２が無い部分は、光が減衰しないため、光
の透過量が増える。その結果、輝度を向上させることや、消費電力を低減させることが出
来る。

なお、本実施形態は、第１〜第３の実施形態で述べた内容を、一部変更、改良、又は変
形した場合の一例を示している。したがって、第１〜第３の実施形態で述べた内容は、本
実施形態にも適用することや、組み合わせることが出来る。

（第５の実施形態）
図１２（Ａ）は、本発明の第５の実施形態に係るＦＦＳ方式の液晶表示装置の構成を説
明する為の平面図である。図１２（Ｂ）は、図１２（Ａ）のＡ−Ｂ断面図及びＣ−Ｄ断面
図である。本実施形態は、第２層間絶縁膜１０６ｂが形成されておらず、第１層間絶縁膜
１０６ａ上に第２の電極１０８が形成されている点を除いて、第１の実施形態と同様であ
る。第２の電極１０８は、一部がドレイン配線１０７ｂ上に位置しており、この部分を介
してドレイン配線１０７ｂに直接接続している。

第２の電極１０８は、ソース配線１０７ａ、ドレイン配線１０７ｂ、及び接続用配線１
０７ｃが形成された後に形成される。ドレイン配線１０７ｂを形成した後で第２の電極１
０８を形成すると、第２の電極１０８の表面にドレイン配線１０７ｂをエッチングした際
の残渣が残らないため、第２の電極１０８の表面を平坦にすることができる。なお、第２
の電極１０８がドレイン配線１０７ｂを覆う構成であってもよい。

なお、第２の電極１０８は、ソース配線１０７ａやドレイン配線１０７ｂと同時に形成
してもよい。つまり、同様な材料を用いて、同時にパターニングして形成してもよい。そ
の結果、透明な電極を形成する工程を省くことが出来、コストを低減することが出来る。

よって、第２の電極１０８は、光透過性を有していなくてもよい。つまり、光を反射す
る性質も持っていてもよい。

また、本実施形態に係る液晶表示装置の製造方法は、第２層間絶縁膜１０６ｂの形成工
程が省略される点を除いて、第１の実施形態と略同様である。従って、第１の実施形態で
述べた内容は、本実施形態においても適用することが可能である。なお、第２層間絶縁膜
１０６ｂの形成工程が省略されることにより、液晶表示装置の製造コストが低くなる。以
下、第１の実施形態と同様の構成については同一の符号を付し、説明を省略する。

本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、層間
絶縁膜が第１の実施形態より１層少ないため、第１の電極１０２ｃ及び第２の電極１０８
相互間の電界勾配が大きくなる。従って、低電圧でも同等の電位勾配を得ることができる
ため、液晶表示装置を低消費電力化することができる。この効果は、第１層間絶縁膜１０
６ａを誘電率の高い材料（例えば窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸
化タンタル等）で形成すると、大きくなる。なお、第１層間絶縁膜１０６ａを誘電率の高
い材料で形成した場合、電極間の保持容量が大きくなるという効果も得ることができる。
また、第２層間絶縁膜１０６ｂの形成工程が省略されているため、第１の実施形態と比較
して製造コストが低くなる。

なお、本実施形態において、第２の実施形態と同様の構造によって第１の電極１０２ｃ
とドレインとなる不純物領域１０２ｂを接続し、第１の電極１０２ｃを画素電極として機
能させてもよい。この場合、第２の実施形態と比較して、第２層間絶縁膜１０６ｂを形成
しなくてもよいという効果がある。また第２の電極１０８は、図１２におけるドレイン配
線１０７ｂと第２の電極１０８の接続構造のように、一部が接続用配線１０７ｃ上に位置
することにより、接続用配線１０７ｃに直接接続する。これにより、第２の電極１０８は
共通電極として機能する。

また、本実施形態において、第２の電極１０８の形状を、開口パターン１１２の形状を
含めて、図９、図１０、又は図１１に示した形状にしてもよい。図１０又は図１１に示し
た形状にすると、図１０において符号１２０ａ，１２０ｂで示した容量素子、又は図１１
において符号１２１ａ，１２１ｂで示した容量素子が形成されるため、保持容量を大きく
することができる。従って、薄膜トランジスタがオフになったとき、第２の電極１０８の
電位は保持されやすくなる。

なお、本実施形態は、第１〜第４の実施形態で述べた内容を、一部変更、改良、又は変
形した場合の一例を示している。したがって、第１〜第４の実施形態で述べた内容は、本
実施形態にも適用することや、組み合わせることが出来る。

（第６の実施形態）
図１３（Ａ）は、本発明の第６の実施形態に係るＩＰＳ方式の液晶表示装置の構成を説
明する為の平面図である。図１３（Ｂ）は、図１３（Ａ）のＡ−Ｂ断面図、Ｃ−Ｄ断面図
、及びＥ−Ｆ断面図である。本実施形態に係る液晶表示装置は、第２の電極１０８に接続
している容量素子１１４を有している点を除いて、第３の実施形態と同様の構成である。
なお、容量素子は補助配線１０４ｂと第２の電極１０８に接続される構成であればよく、
本実施形態に示す構成に限定されない。また、本実施形態に係る液晶表示装置の製造方法
は、第３の実施形態と略同様である。従って、第３の実施形態で述べた内容は、本実施形
態においても適用することが可能である。以下、第３の実施形態と同一の構成については
同一の符号を付し、説明を省略する。

第１層間絶縁膜１０６ａ上には、補助配線１０４ｂの上方に位置する容量素子用電極１
１３が形成されている。容量素子用電極１１３は、ソース配線１０７ａと同一層に位置し
ており、ソース配線１０７ａと同一工程で形成される。容量素子１１４は、補助配線１０
４ｂと容量素子用電極１１３の間に、絶縁膜１０５及び第１層間絶縁膜１０６ａが位置す
ることにより形成されている。補助配線１０４ｂの上方に容量素子を形成しているため、
開口部の面積が小さくならない。従って、容量素子を設けた場合にも開口率が下がらない
。

第２層間絶縁膜１０６ｂには、容量素子用電極１１３上に位置する接続孔が形成されて
いる。第２の電極１０８は、一部がこの接続孔に埋め込まれることにより、容量素子用電
極１１３に接続している。

本実施形態によっても、第３の実施形態と同様の効果を得ることができる。また、画素
電極として機能する第２の電極１０８及び補助配線１０４ｂの間に容量素子１１４を接続
したため、薄膜トランジスタがオフになったときに、第２の電極１０８の電圧が保持され
やすい。

なお、本実施形態において、開口パターン１１２，１１５の形状を図１１に示した形状
にしても良い。さらに、開口パターン１１２の形状を図７又は図９に示した形状にしても
よい。この場合、第１の電極１０２ｃが有する開口パターン１１５の形状も、図７又は図
９に示した開口パターン１１２の形状になる。ただし、液晶表示装置の基板１００に対し
て垂直な方向から見た場合に、開口パターン１１２，１１５は、第１の電極１０２ｃ及び
第２の電極１０８が周辺部分を除いて互い違いかつ略平行になるように配置される必要が
ある。

また、図７に示した第１の実施形態において、容量素子１１４を形成して第２の電極１
０８に接続しても、本実施形態と同様の効果を得ることができる。また、容量素子用電極
１１３を、ゲート配線１０４ｃの上方に配置しても、同様の効果を得ることができる。な
ぜなら、ゲート配線１０４ｃの電位は、画素が非選択の状態では略一定値になっているた
めである。容量素子は、画素電極の電位を保持できればよいので、画素電極と、ある一定
の電位を有する配線の間に形成すればよい。より望ましくは、容量素子を接続するゲート
配線１０４ｃは一行前のゲート配線である。なぜなら、選択状態が既に終了しているため
、電位が略一定に保たれているためである。

このように、開口パターンの向きや形状が異なるように配置することによって、液晶分
子の動く方向が異なる領域を複数設けることが出来る。つまり、マルチドメイン構造にす
ることが出来る。マルチドメイン構造にすることにより、ある特定の方向から見たとき、
画像の表示が正しくなくなってしまうことを防ぐことができ、その結果、視野角を向上さ
せることが出来る。

なお、本実施形態は、第１〜第５の実施形態で述べた内容を、一部変更、改良、又は変
形した場合の一例を示している。したがって、第１〜第５の実施形態で述べた内容は、本
実施形態にも適用することや、組み合わせることが出来る。

（第７の実施形態）
図１４（Ａ）は、本発明の第７の実施形態に係るＩＰＳ方式の液晶表示装置の構成を説
明する為の平面図である。図１４（Ｂ）は、図１４（Ａ）のＡ―Ｂ断面図、Ｃ−Ｄ断面図
、及びＥ−Ｆ断面図である。本実施形態は、開口パターン１１５及び開口パターン１１２
の形状が略く字形状である点、及び、第１の電極１０２ｃと補助配線１０４ｂに電気的に
接続している容量素子１１７を有する点を除いて、第４の実施形態に係るＩＰＳ方式の液
晶表示装置と同様の構成である。従って、第４の実施形態で述べた内容は、本実施形態に
おいても適用することが可能である。以下、第４の実施形態と同様の構成については同一
の符号を付し、説明を省略する。

容量素子１１７は、第１の電極１０２ｃの一部（図１４（Ａ）の中では下端部）を補助
配線１０４ｂの下方に位置させることにより形成される。すなわち、容量素子１１７は、
第１の電極１０２ｃ、補助配線１０４ｂ、及びこれらの間に位置するゲート絶縁膜１０３
によって構成される。

本実施形態に係る液晶表示装置の製造方法は、第１の電極１０２ｃへの不純物注入が、
補助配線１０４ｂとなる導電膜が形成される前に行われ、ゲート電極１０４ａ及び補助配
線１０４ｂ等が形成された後に半導体膜１０２ｆへの不純物注入が行われる点を除いて、
第３の実施形態に係る液晶表示装置の製造方法と同様である。このため、第１の電極１０
２ｃは、容量素子１１７を形成する部分の全体が低抵抗になり、補助配線１０４ｂに対す
る第１の電極１０２ｃの電位を変化させるだけで、容量素子１１７が動作する。

本実施形態によっても、第４の実施形態と同様の効果を得ることができる。また、画素
電極として機能する第１の電極１０２ｃ及び補助配線１０４ｂの間に容量素子１１７を接
続したため、薄膜トランジスタがオフになったときに、第１の電極１０２ｃの電圧が保持
されやすい。

なお、第２の実施形態において容量素子１１７を設けてもよい。この場合、本実施形態
と同様の効果を得ることができる。

また、本実施形態において開口パターン１１２，１１５の形状を、図１０又は図１１に
示す形状にしてもよい。さらに、開口パターン１１２の形状を図７又は図９に示した形状
にしてもよい。この場合、開口パターン１１５の形状も、図７又は図９に示した開口パタ
ーン１１２の形状になる。ただし、液晶表示装置の基板１００に対して垂直な方向から見
た場合に、開口パターン１１２，１１５は、第１の電極１０２ｃ及び第２の電極１０８が
周辺部分を除いて互い違いかつ略平行になるように配置される必要がある。

また、第３、第４、又は第６の実施形態に係るＩＰＳ方式の液晶表示装置において、開
口パターン１１２，１１５の形状を図１４に示す形状にしてもよい。また、第１、第２、
又は第５の実施形態に係るＦＦＳ方式の液晶表示装置において、開口パターン１１２の形
状を図１４に示す形状にしてもよい。

なお、本実施形態は、第１〜第６の実施形態で述べた内容を、一部変更、改良、又は変
形した場合の一例を示している。したがって、第１〜第６の実施形態で述べた内容は、本
実施形態にも適用することや、組み合わせることが出来る。

（第８の実施形態）
図１５（Ａ）は、本発明の第８の実施形態に係るＩＰＳ方式の液晶表示装置の構成を説
明する為の平面図である。図１５（Ｂ）は、図１５（Ａ）のＡ―Ｂ断面図、Ｃ−Ｄ断面図
、及びＥ−Ｆ断面図である。本実施形態は、容量素子１２０ｂの代わりに容量素子１１８
を有している点、第２の補助配線１０４ｅが形成されている点、及び開口パターン１１２
，１１５の形状が略く字形状である点を除いて、第３の実施形態に係るＩＰＳ方式の液晶
表示装置と同様の構成である。従って、第３の実施形態で述べた内容は、本実施形態にお
いても適用することが可能である。以下、第３の実施形態と同様の構成については同一の
符号を付し、説明を省略する。

容量素子１１８は、第２の電極１０８と第２の補助配線１０４ｅの間に接続されており
、下地絶縁膜１０１上に位置する半導体膜１０２ｅ、半導体膜１０２ｅ上に位置するゲー
ト絶縁膜１０３、及びゲート絶縁膜１０３上に形成されていて半導体膜１０２ｅの一部の
上方に位置する導電体パターン１０４ｄによって構成されており、第１の電極１０２ｃと
は重ならない位置に配置されている。半導体膜１０２ｅ及び導電体パターン１０４ｄはそ
れぞれ長方形であり、補助配線１０４ｂに隣接する位置に、補助配線１０４ｂに対して略
平行に配置されている。半導体膜１０２ｅは、導電体パターン１０４ｄの下方に位置する
領域を除いて、第１の電極１０２ｃと同一の不純物が導入されている。

第１層間絶縁膜１０６ａには、導電体パターン１０４ｄの上方に位置する接続孔、及び
半導体膜１０２ｅのうち不純物が導入された領域の上方に位置している接続孔が形成され
ている。第１層間絶縁膜１０６ａ上には導電体パターン１０７ｄ，１０７ｅが形成されて
いる。導電体パターン１０７ｄは接続孔を介して導電体パターン１０４ｄに電気的に接続
しており、導電体パターン１０７ｅは接続孔を介して、半導体膜１０２ｅのうち不純物が
導入された領域に電気的に接続している。導電体パターン１０７ｄは細長い長方形であり
、補助配線１０４ｂに対して略平行に配置されている。導電体パターン１０７ｅは略ロ字
形状であり、導電体パターン１０７ｄを囲んでいる。

第２層間絶縁膜１０６ｂには、導電体パターン１０７ｄの上方に位置する接続孔が形成
されている。第２の電極１０８は、この接続孔を介して導電体パターン１０７ｄ及び導電
体パターン１０４ｄに電気的に接続している。

また、ゲート絶縁膜１０３上には第２の補助配線１０４ｅが形成されている。第２の補
助配線１０４ｅは補助配線１０４ｂに隣接する位置に配置されており、補助配線１０４ｂ
と平行に延伸している。第１層間絶縁膜１０６ａには、第２の補助配線１０４ｅ上に位置
する接続孔が複数形成されており、この接続孔を介して導電体パターン１０７ｅが第２の
補助配線１０４ｅに電気的に接続している。

第２の補助配線１０４ｅは、導電体パターン１０４ｄと同一層に位置しているが、途中
で分断されている。分断されている領域には導電体パターン１０４ｄが配置されている。
ただし、第２の補助配線１０４ｅのうち分断されている部分は、導電体パターン１０７ｅ
を介して互いに電気的に接続されている。第２の補助配線１０４ｅの電位は、半導体膜１
０２ｅにｎ型不純物が導入されている場合、ソース配線１０７ａの最低電位より低くなっ
ており、半導体膜１０２ｅにｐ型不純物が導入されている場合、ソース配線１０７ａの最
高電位より高くなっている。

このような構造を有する液晶表示装置において、駆動用の薄膜トランジスタがオンにな
ると、導電体パターン１０４ｅのうち導電体パターン１０４ｄの下方に位置する部分には
電荷が蓄積される。このようにして容量素子１１８は機能する。

なお、半導体膜１０２ｅは半導体膜１０２ｆと同一工程で形成される。また導電体パタ
ーン１０４ｄ及び第２の補助配線１０４ｅは、補助配線１０４ｂと同一工程で形成される
。また半導体膜１０２ｆに不純物を注入して不純物領域１０２ｂ，１０２ｄを形成する工
程において、半導体膜１０２ｅのうち導電体パターン１０４ｄに覆われていない領域に不
純物が注入される。また導電体パターン１０７ｄ，１０７ｅは、ソース配線１０７ａと同
一工程で形成される。また、第１層間絶縁膜１０６ａに形成される接続孔は全て同一工程
で形成され、第２層間絶縁膜１０６ｂに形成される接続孔は全て同一工程で形成される。
液晶表装置の製造工程の他の部分は、第３の実施形態に係る液晶表示装置の製造工程と同
様である。

本実施形態によっても、第３の実施形態と同様の効果を得ることができる。また、画素
電極として機能する第２の電極１０８と第２の補助配線１０４ｅの間に容量素子１１８を
接続したため、薄膜トランジスタがオフになったときに、第２の電極１０８の電圧が保持
されやすい。また、半導体膜１０２ｆに不純物を注入して不純物領域１０２ｂ，１０２ｄ
が形成される工程において、半導体膜１０２ｅのうち導電体パターン１０４ｄに覆われて
いない領域に不純物が注入され、覆われている領域には不純物を注入する必要がないため
、製造工程数を増加させなくてよい。

なお第１の実施形態において容量素子１１８を設けてもよい。この場合においても、本
実施形態と同様の効果を得ることができる。

なお、本実施形態は、第１〜第７の実施形態で述べた内容を、一部変更、改良、又は変
形した場合の一例を示している。したがって、第１〜第７の実施形態で述べた内容は、本
実施形態にも適用することや、組み合わせることが出来る。

（第９の実施形態）
図１６（Ａ）は、第９の実施形態に係る液晶表示装置の回路図である。本実施形態に係
る液晶表示装置は、複数の画素がマトリックス状に配置されている。各画素の構成は、図
中縦方向に延伸する第２の補助配線１０４ｆが形成されている点を除いて、第７の実施形
態に係る液晶表示装置の構成と同様である。第２の補助配線１０４ｆは補助配線１０４ｂ
と同一層に形成されており、補助配線１０４ｂと交差する部分それぞれで補助配線１０４
ｂと電気的に接続している。

本実施形態によっても第７の実施形態と同様の効果を得ることができる。また、第２の
補助配線１０４ｆを設けたことにより、すべての画素において、共通電極の電位を同一の
値に保ちやすくなる。なお、本実施形態に係る液晶表示装置は、ＦＦＳ方式であってもよ
いしＩＰＳ方式であってもよい。また、画素電極及び共通電極が有する開口パターンの形
状は、上記した第１〜第８の実施形態で示した開口パターンと同様の形状にしてもよいが
、これらに限定されない。

なお、本実施形態は、第１〜第８の実施形態で述べた内容を、一部変更、改良、変形、
別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第１
〜第８の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせることが
出来る。

（第１０の実施形態）
図１６（Ｂ）は、第１０の実施形態に係る液晶表示装置の回路図である。本実施形態に
係る液晶表示装置は、複数の画素がマトリックス状に配置されている。各画素の構成は、
第８の実施形態に係る液晶表示装置と同様である。

本実施形態によっても第８の実施形態と同様の効果を得ることができる。なお、本実施
形態に係る液晶表示装置は、ＦＦＳ方式であってもよいしＩＰＳ方式であってもよい。ま
た、画素電極及び共通電極が有する開口パターンの形状は、上記した第１〜第８の実施形
態で示した開口パターンと同様の形状にしてもよいが、これらに限定されない。

なお、本実施形態は、第１〜第９の実施形態で述べた内容を、一部変更、改良、変形、
別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第１
〜第９の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせることが
出来る。

（第１１の実施形態）
図１７（Ａ）は、第１１の実施形態に係る液晶表示装置の回路図である。本実施形態に
係る液晶表示装置は、ＦＦＳ方式又はＩＰＳ方式の液晶表示装置であり、一つの画素が複
数（例えば二つ）のサブ画素で構成されている。各サブ画素の構造は、第１〜第１０の実
施形態で示した画素のいずれかと同様の構造である。従って、第１〜第１０の実施形態で
説明した内容は本実施形態においても適用可能である。本図では、第７の実施形態で示し
た画素と同様の構成である場合を例示している。以下、第７の実施形態と同様の構成につ
いては同一の符号を付し、説明を省略する。

同一の画素を構成する複数のサブ画素は、同一のゲート配線１０４ｃに電気的に接続し
ており、かつ互いに異なる補助配線１０４ｂに電気的に接続している。

本実施形態によっても、第１〜第１０の実施形態で示した液晶表示装置と同様の効果を
得ることができる。また、一つの画素を複数のサブ画素で構成したため、視野角をさらに
広げることができる。なお、画素に冗長性を持たせることができるという効果、及び面積
階調表示が可能である、という効果も得ることができる。

なお、本実施形態は、第１〜第１０の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
１〜第１０の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。

（第１２の実施形態）
図１７（Ｂ）は、第１２の実施形態に係る液晶表示装置の回路図である。本実施形態に
係る液晶表示装置は、ＦＦＳ方式又はＩＰＳ方式の液晶表示装置であり、同一の画素を構
成する複数のサブ画素が互いに異なるゲート配線１０４ｃに電気的に接続している点、及
び、同一の画素を構成する複数のサブ画素が同一の補助配線１０４ｂに電気的に接続して
いる点を除いて、第１１の実施形態と同様の構成である。各サブ画素の構造は、第１〜第
１０の実施形態で示した画素のいずれかと同様の構造である。従って、第１〜第１０の実
施形態で説明した内容は本実施形態においても適用可能である。本図では、第７の実施形
態で示した画素と同様の構成である場合を例示している。以下、第７の実施形態と同様の
構成については同一の符号を付し、説明を省略する。
本実施形態によっても、第１１の実施形態と同様の効果を得ることができる。

なお、本実施形態は、第１〜第１１の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
１〜第１１の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。

（第１３の実施形態）
図１８（Ａ）は、本発明の第１３の実施形態に係る液晶表示装置の構成を説明する為の
平面図である。図１８（Ｂ）は、図１８（Ａ）のＡ―Ｂ断面図及びＣ−Ｄ断面図である。
本実施形態は、画素を駆動するトランジスタがボトムゲート型であり、下地絶縁膜１０１
が形成されていない点を除いて、第１の実施形態と同様の構成である。すなわち本実施形
態は、ＦＦＳ方式の液晶表示装置である。従って、第１の実施形態で述べた内容は、本実
施形態においても適用することが可能である。以下、第１の実施形態と同様の構成につい
ては同一の符号を付し、説明を省略する。

本実施形態において、ゲート電極１０４ａ、補助配線１０４ｂ、及びゲート配線１０４
ｃは基板１００上に形成されており、ゲート絶縁膜１０３は、基板１００、ゲート電極１
０４ａ、補助配線１０４ｂ、及びゲート配線１０４ｃそれぞれ上に形成されている。また
、半導体膜１０２ｆ及び第１の電極１０２ｃは、ゲート絶縁膜１０３上に形成されている
。

本実施形態に係る液晶表示装置の製造方法は、以下の通りである。まず、基板１００上
に導電膜を形成し、この導電膜を選択的に除去する。これにより、基板１００上には、２
つのゲート電極１０４ａ、補助配線１０４ｂ、及びゲート配線１０４ｃが形成される。な
お、導電膜としては、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、
モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ネオジム（Ｎｄ）、白金（Ｐ
ｔ）、金（Ａｕ）、銀（Ａｇ）などから形成された膜、これらの合金で形成された膜、又
は、これらの積層膜を用いることができる。また、ｎ型不純物が導入されたシリコン（Ｓ
ｉ）を用いてもよい。次いで、ゲート絶縁膜１０３を形成する。

次いで、ゲート絶縁膜１０３上にポリシリコン膜を形成し、このポリシリコン膜上にレ
ジストパターンを形成する。次いで、このレジストパターンをマスクとしてポリシリコン
膜をエッチングする。このようにして、半導体膜１０２ｆ及び第１の電極１０２ｃが、同
一工程で形成される。その後、レジストパターンを除去する。

次いで、半導体膜１０２ｆ上にマスクパターンを形成し、このマスクパターンをマスク
として半導体膜１０２ｆに不純物を注入する。これにより、不純物領域１０２ｂ，１０２
ｄ、及びゲート電極１０４ａ相互間に位置する不純物領域が形成される。なお、本処理に
おいて、第１の電極１０２ｃにも不純物が注入される。なお、基板１００がガラス等の透
過性を有する材料から形成されている場合、マスクパターンを形成する際に、露光用のマ
スクを用いずに、ゲート配線を露光用パターンとして基板１００の裏面から露光すること
により、マスクパターンを形成する場合もある。この場合は露光用のマスクを用いない分
だけ工程を省略できるため、製造コストを削減できる。また、自己整合的にマスクパター
ンを形成できるため、マスクパターンのずれが抑制され、このずれを考慮しなくても良い
、という利点もある。
その後の工程は、第１の実施形態と同様である。

本実施形態でも、第１の実施形態と同様の効果を得ることができる。なお、第２又は第
５の実施形態に示したＦＦＳ方式の液晶表示装置において、画素を駆動するトランジスタ
を、本実施形態と同様の構造を有するボトムゲート型のトランジスタとしてもよい。また
第３、第４、第６〜１２のいずれかの実施形態に示したＩＰＳ方式の液晶表示装置におい
て、画素を駆動するトランジスタを、本実施形態と同様の構造を有するボトムゲート型の
トランジスタとしてもよい。このように、上記したいずれのＦＦＳ方式の液晶表示装置及
びＩＰＳ方式の液晶表示装置においても、ボトムゲート型のトランジスタを採用すること
ができる。

また、本実施形態に係る液晶表示装置、又は第１〜第１２のいずれかの実施形態におい
て、画素を駆動するトランジスタを本実施形態と同様の構造を有するボトムゲート型のト
ランジスタとした液晶表示装置において、ゲート絶縁膜１０３上にポリシリコン膜を形成
する前に、基板１００上に位置するゲート絶縁膜１０３を、ゲート電極１０４ａの周囲に
位置する部分を除いて除去してもよい。この場合、第１の電極１０２ｃは基板１００上に
直接形成される。

なお、本実施形態は、第１〜第１２の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
１〜第１２の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。

（第１４の実施形態）
図１９（Ａ）は、本発明の第１４の実施形態に係る液晶表示装置の構成を説明する為の
断面図である。この断面図は、図１２のＡ−Ｂ断面及びＣ−Ｄ断面に相当する断面を示し
ている。本実施形態は、第２の電極１０８の全てが第１層間絶縁膜１０６ａ上に位置して
いる点、及びドレイン配線１０７ｂの一部が第２の電極１０８上に位置している点を除い
て、第５の実施形態に示したＦＦＳ方式の液晶表示装置と同様の構成である。本実施形態
では、第２の電極１０８が形成された後、ドレイン配線１０７ｂが形成される。このよう
な構成とすることにより、第２の電極１０８の段切れを防止することができる。つまり、
第５の実施形態のように第２の電極１０８がドレイン配線１０７ｂの上部に形成されると
、第２の電極１０８よりドレイン配線１０７ｂが厚く形成されることが多いため、ドレイ
ン配線１０７ｂの端部で第２の電極１０８が段切れを起こしてしまう可能性があるためで
ある。一方、本実施形態のように第２の電極１０８をドレイン配線１０７ｂの下部に形成
すれば、第２の電極１０８が段切れを起こすことを防止できる。なお、上記したようにド
レイン配線１０７ｂは厚く形成される場合が多いため、ドレイン配線１０７ｂが段切れを
起こす可能性は低い。

また、本実施形態に係る液晶表示装置の製造方法は、第５の実施形態と略同様である。
このため、第１の実施形態で述べた内容は、本実施形態においても適用することが可能で
ある。以下、第５の実施形態と同一の構成については同一の符号を付し、説明を省略する
。なお、第２の電極１０８が有する開口パターン１１２の形状は、第１〜第４、第７のい
ずれかで示した形状にすることができるが、他の形状であっても良い。

本実施形態によっても、第５の実施形態と同様の効果を得ることができる。なお、第１
の電極１０２ｃに、第２の電極１０８が有する開口パターン１１２に平行な開口パターン
を形成することにより、ＩＰＳ方式の液晶表示装置にすることもできる。開口パターンの
形状は、上記した第１〜第４、第７の実施形態のいずれかで示した形状にすることができ
る。ただし、液晶表示装置の基板１００に対して垂直な方向から見た場合に、第１の電極
１０２ｃの開口パターン及び開口パターン１１２は、第１の電極１０２ｃ及び第２の電極
１０８が周辺部分を除いて互い違いかつ略平行になるように配置される必要がある。

なお、本実施形態は、第１〜第１３の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
１〜第１３の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。

（第１５の実施形態）
図１９（Ｂ）は、本発明の第１５の実施形態に係る液晶表示装置の構成を説明する為の
断面図である。この断面図は、図７のＡ−Ｂ断面及びＣ−Ｄ断面に相当する断面を示して
いる。本実施形態は、第２層間絶縁膜１０６ｂ上に第２のドレイン配線１１６が形成され
ている点、及び第２の電極１０８が第２のドレイン配線１１６を覆うように形成されてい
る点を除いて、第１の実施形態に示したＦＦＳ方式の液晶表示装置と同様の構成である。
なお、第２の電極１０８の一部が第２のドレイン配線１１６上に重なる構成としても良い
。また、本実施形態に係る液晶表示装置の製造方法は、第１の実施形態と略同様である。
従って、第１の実施形態で述べた内容は本実施形態においても適用することが可能である
。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。な
お、第２の電極１０８が有する開口パターン１１２の形状は、第１〜第４、第７のいずれ
かで示した形状にすることができるが、他の形状であっても良い。

本実施形態でも、第１の実施形態と同様の効果を得ることができる。なお、第１の電極
１０２ｃに、第２の電極１０８が有する開口パターン１１２に平行な開口パターンを形成
することにより、ＩＰＳ方式の液晶表示装置にすることもできる。開口パターンの形状は
、上記した第１〜第４、第７の実施形態のいずれかで示した形状にすることができる。た
だし、液晶表示装置の基板１００に対して垂直な方向から見た場合に、第１の電極１０２
ｃの開口パターン及び開口パターン１１２は、第１の電極１０２ｃ及び第２の電極１０８
が周辺部分を除いて互い違いかつ略平行になるように配置される必要がある。

なお、本実施形態は、第１〜第１４の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
１〜第１４の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。

（第１６の実施形態）
図２０は、本発明の第１６の実施形態に係るＦＦＳ方式の液晶表示装置の画素部の構成
を説明する為の断面図である。本実施形態に係る液晶表示装置の画素部は、第１層間絶縁
膜１０６ａの代わりに赤色のカラーフィルタ１３０ｒ、青色のカラーフィルタ１３０ｂ、
及び緑色のカラーフィルタ１３０ｇを配置した点を除いて、第１の実施形態に示した液晶
表示装置と略同様の構成である。従って、第１の実施形態で説明した内容は本実施形態に
おいても適用できる。以下、第１の実施形態と同様の構成については同一の符号を付し、
説明を省略する。なお、絶縁膜１０５は、カラーフィルタ１３０ｒ，１３０ｂ，１３０ｇ
と半導体膜１０２ｆの間に位置する為、各カラーフィルタから半導体膜１０２ｆに不純物
が拡散することを抑制する、という機能も有することになる。

本実施形態に係る液晶表示装置の製造方法は、第１層間絶縁膜１０６ａを形成する工程
の代わりにカラーフィルタ１３０ｒ，１３０ｇ，１３０ｂを形成する工程が入る点を除い
て、第１の実施形態に係る液晶表示装置の製造方法と同様である。カラーフィルタ１３０
ｒ，１３０ｇ，１３０ｂは、カラーフィルタ層を形成する工程、カラーフィルタ層上にレ
ジストパターンを形成する工程、及びレジストパターンをマスクとしてカラーフィルタ層
を選択的にドライエッチングする工程を３回繰り返すことにより形成される。なお、カラ
ーフィルタ層相互間にスペースが生じるが、このスペースには第２層間絶縁膜１０６ｂが
埋め込まれる。また、カラーフィルタ１３０ｒ，１３０ｇ，１３０ｂは液滴吐出法（例え
ばインクジェット法）を用いても形成することができる。

このため、液晶表示装置の製造工程数を減らすことができる。また、基板１００側にカ
ラーフィルタを設けているため、対向基板にカラーフィルタを設ける場合と比較して、対
向基板との間に位置ずれが生じても、開口率の低下が抑制できる。すなわち対向基板の位
置ずれに対するマージンが大きくなる。

なお、カラーフィルタの色は、赤、青、緑以外の色でも良いし、３色よりも多く、例え
ば、４色や６色でもよい。例えば、イエローやシアンやマゼンダや白が追加されてよい。
また、カラーフィルタだけでなく、ブラックマトリックス（ブラックマスクとも呼ぶ）も
配置してもよい。

図２１（Ａ）は、図２０に示した液晶表示装置の平面図である。図２１（Ａ）に示すよ
うに、本液晶表示装置は、画素部１５０の周囲に、周辺駆動回路であるソース線駆動回路
１６０及びゲート線駆動回路１７０が設けられている。ソース線駆動回路１６０及びゲー
ト線駆動回路１７０それぞれ上には、赤色のカラーフィルタ１３０ｒが設けられている。
カラーフィルタ１３０ｒが設けられることにより、ソース線駆動回路１６０及びゲート線
駆動回路１７０が有する薄膜トランジスタの活性層の光劣化が防止され、かつ平坦化が図
られている。

図２１（Ｂ）は、図２１（Ａ）の画素部１５０の一部（３×３行列）を拡大した図であ
る。画素部１５０には、赤色のカラーフィルタ１３０ｒ、青色のカラーフィルタ１３０ｂ
、及び緑色のカラーフィルタ１３０ｇがストライプ状に交互に配置されている。また、各
画素が有する薄膜トランジスタ上には赤色のカラーフィルタ１３０ｒが配置されている。

また、ソース配線（図示せず）及びゲート配線（図示せず）は、各カラーフィルタの相
互間のスペースと重なるように配置されているため、光漏れが生じることが抑制される。

このようにカラーフィルタ１３０ｒはブラックマスクの役割を果たすため、従来必要で
あったブラックマスクの形成工程を省略できる。

以上、本実施形態によれば、第１の実施形態と同様の効果を得ることができる。また、
第１層間絶縁膜１０６ａの代わりにカラーフィルタ１３０ｒ，１３０ｂ，１３０ｇを設け
たため、液晶表示装置の製造工程数を減らすことができる。また、対向基板にカラーフィ
ルタを設ける場合と比較して、対向基板との間に位置ずれが生じても、開口率の低下が抑
制できる。すなわち対向基板の位置ずれに対するマージンが大きくなる。

なお、第２〜第４、第６〜１３、及び第１５の実施形態で示したＦＦＳ方式又はＩＰＳ
方式の液晶表示装置において、本実施形態と同様に、第１層間絶縁膜１０６ａの代わりに
カラーフィルタ１３０ｒ，１３０ｂ，１３０ｇを設けてもよい。この場合においても、本
実施形態と同様の効果を得ることができる。

なお、ゲート電極と、ソース配線との間に、カラーフィルタを配置してもよいが、これ
に限定されない。ソース配線と第２の電極１０８の間に配置してもよい。

また、カラーフィルタだけでなく、ブラックマトリックスを配置してもよい。

なお、カラーフィルタとソース配線との間や、カラーフィルタと第２の電極１０８との
間に、無機材料の絶縁膜を配置してもよい。無機材料としては、酸化シリコン（ＳｉＯ_ｘ
）、窒化シリコン（ＳｉＮ_ｘ）、酸化窒化シリコン（ＳｉＯ_ｘＮ_ｙ：ｘ＞ｙ）、窒化酸化
シリコン（ＳｉＮ_ｘＯ_ｙ：ｘ＞ｙ）など、酸素又は窒素を有する絶縁物質から構成される
。不純物の侵入をブロックするためには、窒素を多く含む材料にすることが望ましい。

なお、本実施形態は、第１〜第１５の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
１〜第１５の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。

（第１７の実施形態）
図２２（Ａ）は、本発明の第１７の実施形態に係るＦＦＳ方式の液晶表示装置の構成を
説明する為の平面図であり、図２２（Ｂ）は、図２２（Ａ）の画素部の構成を説明するた
めの拡大図である。本実施形態に係る液晶表示装置は、カラーフィルタ１３０ｒ，１３０
ｂ，１３０ｇのレイアウトを除いて、第１６の実施形態と同様の構成である。従って、第
１６の実施形態で説明した内容は本実施形態においても適用できる。以下、第１６の実施
形態と同様の構成については同一の符号を付し、説明を省略する。

本実施形態では、カラーフィルタ１３０ｒ，１３０ｂ，１３０ｇは、画素単位でマトリ
クス状に交互に配置されている。詳細には、青色のカラーフィルタ１３０ｂ及び緑色の１
３０ｇの隙間を埋めるように、赤色のカラーフィルタ１３０ｒが設けられている。また、
周辺駆動回路であるソース線駆動回路１６０及びゲート線駆動回路１７０の上にもカラー
フィルタ１３０ｒが設けられているが、ソース線駆動回路１６０及びゲート線駆動回路１
７０それぞれと画素部１５０の間のスペースにも、カラーフィルタ１３０ｒが設けられて
いる。このため、カラーフィルタ層相互間にスペースが生じることが抑制される。

本実施形態によっても第１６の実施形態と同様の効果を得ることができる。なお、第１
層間絶縁膜１０６ａを形成した上で、第２層間絶縁膜１０６ｂの代わりにカラーフィルタ
１３０ｒ，１３０ｂ，１３０ｇを設けてもよい。この場合においても本実施形態と同様の
効果を得ることができる。

また、第２〜第４、第６〜１３、及び第１５の実施形態で示したＦＦＳ方式又はＩＰＳ
方式の液晶表示装置において、本実施形態と同様に、第１層間絶縁膜１０６ａの代わりに
カラーフィルタ１３０ｒ，１３０ｂ，１３０ｇを設けてもよい。この場合においても、本
実施形態と同様の効果を得ることができる。

なお、本実施形態は、第１〜第１６の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
１〜第１６の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。

（第１８の実施形態）
図２３は、本発明の第１８の実施形態に係るＦＦＳ方式の液晶表示装置の構成を説明す
る為の断面図である。本実施形態に係る液晶表示装置は、第１層間絶縁膜１０６ａの代わ
りにカラーフィルタ１３０ｒ，１３０ｂ，１３０ｇが設けられている点を除いて、第５の
実施形態と同様の構成である。本実施形態におけるカラーフィルタ１３０ｒ，１３０ｂ，
１３０ｇのレイアウトは、第１７の実施形態に示したレイアウトと同様である。従って、
第５の実施形態で説明した内容、及び第１７の実施形態で説明した内容それぞれは、本実
施形態においても適用することができる。以下、第５の実施形態と同様の構成、及び第１
７の実施形態と同様の構成については同一の符号を付し、説明を省略する。

本実施形態においても第１７の実施形態と同様の効果を得ることができる。なお、第１
４の実施形態で示したＦＦＳ方式の液晶表示装置において、本実施形態と同様に、第１層
間絶縁膜１０６ａの代わりにカラーフィルタ１３０ｒ，１３０ｂ，１３０ｇを設けてもよ
い。この場合においても、本実施形態と同様の効果を得ることができる。

なお、カラーフィルタ１３０ｒ，１３０ｂ，１３０ｇのレイアウトは、上記した第１６
〜第１８の実施形態に示したレイアウトに限定されるものではなく、三角モザイク配列、
ＲＧＢＧ四画素配列、ＲＧＢＷ四画素配列等、様々なレイアウトを取ることができる。な
お、これらの場合においても、薄膜トランジスタの活性層の上方に赤色のカラーフィルタ
１３０ｒを配置することが望ましい。

なお、本実施形態は、第１〜第１７の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
１〜第１７の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。

（第１９の実施形態）
図２４（Ａ）〜（Ｄ）それぞれは、本発明の第１９の実施形態に係るＦＦＳ方式の液晶
表示装置の電極の形状を説明する為の平面図である。各図に示す実施形態は、第２の電極
１０８の形状を除いて、第１の実施形態で示したＦＦＳ方式の液晶表示装置と同様の構成
であるため、第１の電極１０２ｃ及び第２の電極１０８を除いて図示を省略している。

図２４（Ａ）において第２の電極１０８は櫛歯状の形状を有しており、櫛歯部分の相互
間に位置するスペースが、第１の実施形態で示した開口パターン１１２の役割を果たして
いる。

図２４（Ｂ）において第２の電極１０８は、それぞれが円周に沿う形状を有していて半
径が異なる複数の電極を同心に配置し、これらを接続した形状である。そして、各電極の
相互間のスペースが、第１の実施形態で示した開口パターン１１２の役割を果たしている
。

図２４（Ｃ）において第２の電極１０８は、長方形の第１の電極１０２ｃの長辺方向に
延伸する直線状の電極を、互いに重ならないように第１の電極１０２ｃの面内に複数配置
し、互いに隣接する直線状の電極の上端部及び下端部のいずれかを交互に接続した形状で
ある。すなわち第２の電極１０８は、細長い電極を第１の電極１０２ｃの面内を上下に繰
り返し引き回した形状であるが、その一方の端部は、第１の電極１０２ｃの一方の長辺（
図では右側の長辺）に最も近い部分に配置され、かついずれにも接続されていない。そし
て、直線状の電極の相互間のスペースが、第１の実施形態で示した開口パターン１１２の
役割を果たしている。

図２４（Ｄ）において第２の電極１０８は、図２４（Ｃ）に示した第２の電極１０８に
おいて、第１の電極１０２ｃの一方の長辺（図では右側の長辺）に最も近い部分に配置さ
れた端部を更に延伸して、第１の電極１０２ｃの短辺（図では上側の短辺）に沿って引き
戻し、第１の電極１０２ｃの他方の長辺（図では右側の長辺）に最も近い部分に接続した
形状である。第２の電極１０８の両端が互いに接続されているため、図２４（Ｃ）に示し
た形状と比較して第２の電極１０８の電位を一定に保ちやすい。

本実施形態に係る液晶表示装置の製造方法は、いずれの場合においても第１の実施形態
と略同様である。従って、第１の実施形態で述べた内容は本実施形態にも適用することが
できる。

本実施形態によっても第１の実施形態と同様の効果を得ることができる。なお、第２の
実施形態、第５の実施形態、及び、第１３〜第１８の実施形態それぞれにおいて、第２の
電極１０８の形状を図２４のいずれかに示す形状にしてもよい。

なお、本実施形態は、第１〜第１８の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
１〜第１８の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。

（第２０の実施形態）
図２５（Ａ）〜（Ｄ）それぞれは、本発明の第２０の実施形態に係るＩＰＳ方式の液晶
表示装置の電極の形状を説明する為の平面図である。本実施形態は、第１の電極１０２ｃ
及び第２の電極１０８それぞれの形状を除いて、第３の実施形態と同様の構成であるため
、第１の電極１０２ｃ及び第２の電極１０８を除いて、図示を省略している。

図２５（Ａ）において、第１の電極１０２ｃ及び第２の電極１０８それぞれは櫛歯形状
であり、互いに逆向きに配置されている。そして櫛歯の部分は、互い違いに配置されてい
る。

図２５（Ｂ）において第１の電極１０２ｃは、長方形の本体部分の中央部に円形の開口
パターン１１５を設け、開口パターン１１５内に、円周に沿う形状であり互いに半径が異
なる複数の電極を開口パターン１１５と同心に配置し、これら円周に沿う形状の電極それ
ぞれを一本の直線状の電極で本体部分に接続した形状である。また、第２の電極１０８は
、長方形の本体部分の中央部に円形の開口パターン１１２を設け、開口パターン１１２内
に、円周に沿う形状の電極を開口パターン１１２と同心に配置し、この電極と本体部分を
直線状の電極で接続した形状である。なお、第２の電極１０８が有する円周に沿う形状の
電極は、複数であってもよい。

また、開口パターン１１２，１１５は互いに同心であるため、第１の電極１０２ｃが有
する円周に沿う形状の電極と、第２の電極１０８が有する円周に沿う形状の電極は、互い
に同心である。なお、第１の電極１０２ｃが有する円周に沿う形状の電極と、第２の電極
１０８が有する円周に沿う形状の電極は、互いに半径が異なるため、互い違いかつ互い平
行である。

図２５（Ｃ）において第１の電極１０２ｃは、図中上下に延伸する直線状の電極を複数
互いに平行に配置し、これらの上端部及び下端部それぞれを、図中横方向に延伸する直線
状の電極で接続した形状である。また第２の電極１０８は櫛歯形状であり、櫛歯部分が、
第１の電極１０２ｃを構成する直線状の電極相互間のスペースに位置している。

図２５（Ｄ）において第１の電極１０２ｃ及び第２の電極１０８は、それぞれ図中上下
に延伸する直線状の電極を、互いに重ならないように複数互いに平行に配置し、互いに隣
接する直線状の電極の上端部及び下端部のいずれかを交互に接続した形状である。すなわ
ち第２の電極１０８は、細長い電極を第１の電極１０２ｃの面内を上下に繰り返し引き回
した形状である。そして第１の電極１０２ｃ及び第２の電極１０８は、図中上下に延伸す
る部分が互い違いかつ互い平行になっており、かつ図中横に延伸する部分が互いにずれて
いる。

本実施形態に係る液晶表示装置の製造方法は、いずれの場合においても第３の実施形態
と略同様である。従って、第３の実施形態で述べた内容は本実施形態にも適用することが
できる。

本実施形態によっても、第３の実施形態と同様の効果を得ることができる。なお、第４
の実施形態、第６〜第１２の実施形態それぞれにおいて、第１の電極１０２ｃ及び第２の
電極１０８の形状を、図２５のいずれかに示した形状にしてもよい。

また、上記した各実施形態において、半導体膜１０２ｆの代わりに他の半導体膜（例え
ば有機半導体又はアモルファスシリコン膜）を用いてもよい。この場合、第１の電極１０
２ｃも、上記した他の半導体膜により形成してもよい。

なお、本実施形態は、第１〜第１９の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
１〜第１９の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。

（第２１の実施形態）
図３２は、本発明を用いた無機ＥＬ素子の構成を説明するための断面図である。本実施
形態に係る無機ＥＬ素子は、ボトムゲート型のトランジスタを用いた構成を有しており、
第１の電極１０２ｃと第２の電極１０８を用いる点において、第１３の実施形態に係る液
晶表示装置に近い構成となっている。トランジスタや電極等の構成は本実施形態に示す構
成に限られず、トップゲート型のトランジスタを用いても良いし、他の実施形態に示す電
極の構成を用いても良い。本実施形態の断面図においては一つのトランジスタのみを示す
が、駆動用トランジスタ、選択用トランジスタ、電流制御用トランジスタなど、一画素に
複数のトランジスタを有する構成としても良い。第２の電極として用いる材料としては、
アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タン
グステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）
、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）
、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓ
ｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ
）、錫（Ｓｎ）で構成された群から選ばれた一つ又は複数の元素、もしくは、前記群から
選ばれた一つ又は複数の元素を成分とする化合物や合金材料（例えば、インジウム錫酸化
物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化
物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、アルミネオジム（Ａｌ−Ｎｄ）、マグネシウム銀
（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質などが挙げられる
。または、前述した材料とシリコンとの化合物（シリサイド）（例えば、アルミシリコン
、モリブデンシリコン、ニッケルシリサイドなど）や、前述の材料と窒素との化合物（例
えば、窒化チタン、窒化タンタル、窒化モリブデン等）を用いることができる。なお、シ
リコン（Ｓｉ）には、ｎ型不純物（リンなど）やｐ型不純物（ボロンなど）を多く含んで
いてもよい。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに
分類され、前者は、発光材料の粒子をバインダ中に分散させた発光材料を含む層を有し、
後者は、薄膜からなる発光材料を含む層を有している点に違いはあるが、高電界で加速さ
れた電子を必要とする点では共通である。本実施形態においては、第２の電極１０８の上
方に発光材料を含む層５０１を設ける。分散型の無機ＥＬ素子の場合には、第２の電極上
に接して発光材料を含む層５０１を設ける構成（図３２（Ａ）参照）とすることが好まし
いが、これに限られない。また、薄膜型の無機ＥＬ素子とする場合には、第２の電極１０
８上に誘電体５０２を形成し、誘電体上５０２に発光材料を含む層５０１を設ける構成（
図３２（Ｂ））が好ましいが、これに限られない。

発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセ
プター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とが知られてい
る。一般的に、分散型無機ＥＬではドナー−アクセプター再結合型発光、薄膜型無機ＥＬ
素子では局在型発光である場合が多い。

本実施形態の発光材料を含む層５０１は、母体材料と発光中心となる不純物元素とで構
成され、含有させる不純物元素を変化させることで、様々な色の発光を得ることができる
。発光材料の作製方法としては、噴霧熱分解法、複分解法、プレカーサーの熱分解反応に
よる方法、逆ミセル法、これらの方法と高温焼成を組み合わせた方法、又は凍結乾燥法な
どを用いることができる。

固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合
、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。
焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、
温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行
ってもよいが、ペレット状態で焼成を行うことが好ましく、比較的高温での焼成を必要と
するが、簡単な方法であるため、生産性がよく大量生産に適している。

液相法（共沈法）は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元
素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法であり、発光材料の
粒子が均一に分布し、粒径が小さく、低い焼成温度でも反応を促進させることができる。

発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。
硫化物としては、例えば、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化カルシ
ウム（ＣａＳ）、硫化イットリウム（Ｙ_２Ｓ_３）、硫化ガリウム（Ｇａ_２Ｓ_３）、硫化ス
トロンチウム（ＳｒＳ）、硫化バリウム（ＢａＳ）等を用いることができ、酸化物として
は、例えば、酸化亜鉛（ＺｎＯ）、酸化イットリウム（Ｙ_２Ｏ_３）等を用いることができ
る。

また、窒化物としては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ
）、窒化インジウム（ＩｎＮ）等を用いることができる。さらに、セレン化亜鉛（ＺｎＳ
ｅ）、テルル化亜鉛（ＺｎＴｅ）等も用いることができ、硫化カルシウム−ガリウム（Ｃ
ａＧａ_２Ｓ_４）、硫化ストロンチウム−ガリウム（ＳｒＧａ_２Ｓ_４）、硫化バリウム−ガ
リウム（ＢａＧａ_２Ｓ_４）等の３元系の混晶であってもよい。

局在型発光の発光中心として、マンガン（Ｍｎ）、銅（Ｃｕ）、サマリウム（Ｓｍ）、
テルビウム（Ｔｂ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、ユーロピウム（Ｅｕ）、
セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）などを用いることができる。なお、電荷補償
として、フッ素（Ｆ）、塩素（Ｃｌ）などのハロゲン元素が添加されていてもよい。

一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第
１の不純物元素及びアクセプター準位を形成する第２の不純物元素を含む発光材料を用い
ることができる。第１の不純物元素としては、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、ア
ルミニウム（Ａｌ）等を用いることができ、第２の不純物元素としては、例えば、銅（Ｃ
ｕ）、銀（Ａｇ）等を用いることができる。

なお、無機ＥＬ発光素子は、一対の電極層間に電圧を印加することにより発光を得るこ
とができるが、本実施形態においては交流駆動を用いることが好ましい。本実施形態に示
す無機ＥＬ発光素子においては、第１の電極１０２ｃおよび第２の電極１０８により形成
される電界を用いることによって発光させるためである。なお、発光のために形成される
電界は、他の実施形態において説明した液晶表示装置における電界と同様である。

本実施形態に用いることのできるバインダとしては、有機材料や無機材料の絶縁材料を
用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機絶縁材料とし
ては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエ
チレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化
ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミ
ダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン
樹脂を用いてもよい。

また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹
脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂（
ポリベンゾオキサゾール）等の樹脂材料を用いてもよく、また光硬化型などを用いること
ができる。さらに、これらの樹脂にチタン酸バリウム（ＢａＴｉＯ_３）やチタン酸ストロ
ンチウム（ＳｒＴｉＯ_３）等の高誘電率の微粒子を適度に混合して誘電率を調整すること
もできる。

また、バインダに用いる無機絶縁材料としては、酸化珪素（ＳｉＯ_Ｘ）、窒化珪素（Ｓ
ｉＮ_Ｘ）、酸素及び窒素を含む珪素、窒化アルミニウム（ＡｌＮ）、酸素及び窒素を含む
アルミニウム、又は酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化チタン（ＴｉＯ_２）、ＢａＴ
ｉＯ_３、ＳｒＴｉＯ_３、チタン酸鉛（ＰｂＴｉＯ_３）、ニオブ酸カリウム（ＫＮｂＯ_３）
、ニオブ酸鉛（ＰｂＮｂＯ_３）、酸化タンタル（Ｔａ_２Ｏ_５）、タンタル酸バリウム（Ｂ
ａＴａ_２Ｏ_６）、タンタル酸リチウム（ＬｉＴａＯ_３）、酸化イットリウム（Ｙ_２Ｏ_３）
、酸化ジルコニウム（ＺｒＯ_２）、ＺｎＳその他の無機絶縁性材料を含む物質から選ばれ
た材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる（添加等
によって）ことによって、発光材料及びバインダよりなる発光物質を含む層の誘電率を制
御することができ、より誘電率を大きくすることもできる。

本実施形態に示すように、シリコンを含む電極を無機ＥＬ素子の電極として用いること
により、低コストに無機ＥＬ素子を作製することができる。また、本実施形態に示す構成
とすることにより、電極による光の減衰を考慮せずとも良いため、電極材料の選択の幅を
広げることができる。例えば、第２の電極として金属材料を用い、その厚みを大きくする
ことも可能である。また、第１の電極と第２の電極との間に発光材料を含む層を設ける必
要がないため、表示装置としての輝度が向上し、ＥＬ素子に対する負荷を低減することが
可能であり、素子の劣化を低減することができる。

（第２２の実施形態）
図３３は、本発明のシリコンを含む電極を用いた有機ＥＬ素子の構成を説明するための
断面図である。本実施形態に係る有機ＥＬ素子は、ボトムゲート型のトランジスタ６００
を用いた構成である。本実施形態において、有機化合物を含む層６０１は第１の電極１０
２ｃと第２の電極６０２によって挟まれている。トランジスタの構成は本実施形態に示す
構成に限られず、トップゲート型のトランジスタを用いても良い。第２の電極として用い
る材料としては、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデ
ン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ
）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカ
ンジウム（Ｓｃ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ
）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、
インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）で構成された群から選ばれた一つ又は複数
の元素、もしくは、前記群から選ばれた一つ又は複数の元素を成分とする化合物や合金材
料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪
素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、アルミネオジム（
Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み
合わせた物質などが挙げられる。または、前述した材料とシリコンとの化合物（シリサイ
ド）（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど）や、前
述の材料と窒素との化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン等）を
用いることがもできる。なお、シリコン（Ｓｉ）には、ｎ型不純物（リンなど）やｐ型不
純物（ボロンなど）を多く含んでいてもよい。

有機化合物を有する層６０１は少なくとも、発光性の高い物質を含む層（発光層）を有
する。発光層について特に限定は無いが、発光層として機能する層には大きく分けて２つ
の態様がある。一つは発光中心となる物質（発光物質またはゲスト材料）のエネルギーギ
ャップよりも大きいエネルギーギャップを有する材料（ホスト材料）に発光物質を分散さ
せた構成のホスト‐ゲスト型の層であり、もう一つは発光材料のみで発光層を構成する層
である。前者の方が濃度消光が起こりにくいため、好ましい。発光物質としては、４−ジ
シアノメチレン−２−メチル−６−（１，１，７，７−テトラメチルジュロリジル−９−
エニル）−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−
６−（１，１，７，７−テトラメチルジュロリジル−９−エニル）−４Ｈ−ピラン、ペリ
フランテン、２，５−ジシアノ−１，４−ビス［２−（１０−メトキシ−１，１，７，７
−テトラメチルジュロリジル−９−エニル）］ベンゼン、Ｎ，Ｎ'−ジメチルキナクリド
ン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）ア
ルミニウム（略称：Ａｌｑ_３）、９，９'−ビアントリル、９，１０−ジフェニルアント
ラセン（略称：ＤＰＡ）や９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ
）、２，５，８，１１−テトラ−ｔ−ブチルペリレン（略称：ＴＢＰ）等が挙げられる。
また、ホスト材料としては、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアン
トラセン（略称：ｔ−ＢｕＤＮＡ）等のアントラセン誘導体、４，４'−ビス（Ｎ−カル
バゾリル）ビフェニル（略称：ＣＢＰ）等のカルバゾール誘導体、トリス（８−キノリノ
ラト）アルミニウム（略称：Ａｌｑ_３）、トリス（４−メチル−８−キノリノラト）アル
ミニウム（略称：Ａｌｍｑ_３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベ
リリウム（略称：ＢｅＢｑ_２）、ビス（２−メチル−８−キノリノラト）−４−フェニル
フェノラト−アルミニウム（略称：ＢＡｌｑ）、ビス［２−（２−ヒドロキシフェニル）
ピリジナト］亜鉛（略称：Ｚｎｐｐ_２）、ビス［２−（２−ヒドロキシフェニル）ベンゾ
オキサゾラト］亜鉛（略称：ＺｎＢＯＸ）などの金属錯体等を用いることができる。また
、発光物質のみで発光層を構成することのできる材料としては、トリス（８−キノリノラ
ト）アルミニウム（略称：Ａｌｑ_３）、９，１０−ビス（２−ナフチル）アントラセン（
略称：ＤＮＡ）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−ア
ルミニウム（略称：ＢＡｌｑ）などがある。なお、有機化合物を有する層としては、他に
も、正孔注入層、正孔輸送層、電子輸送層、電子注入層などの層を有していても良い。

なお、有機ＥＬ発光素子は、一対の電極層間に電圧を印加することにより発光を得るこ
とができる。本実施形態に示す有機ＥＬ発光素子においては、第１の電極１０２ｃおよび
第２の電極６０２により生じる電流を用いることによって発光させる。

本実施形態に示すように、シリコンを含む電極を無機ＥＬ素子の電極として用いること
により、低コストに無機ＥＬ素子を作製することができる。

（第２３の実施形態）
図３４は、単結晶シリコン基板を用いた反射型の液晶表示装置およびその作製方法を説
明するための断面図である。以下、作製方法を簡単に説明する。まず、単結晶シリコン基
板７００上に、一定の加速度で酸素イオンを打ち込む（図３４（Ａ）参照）。その後、高
温で加熱することにより、表面に単結晶シリコン層７０１を残したまま、酸化珪素層７０
２を形成する（図３４（Ｂ）参照）。次に、単結晶シリコン層７０１を島状にエッチング
し、トランジスタ７０３を形成する。この際、同時に第１の電極１０２ｃを形成する（図
３４（Ｃ）参照）。なお、トランジスタ７０３のソース領域およびドレイン領域７０４と
第１の電極１０２ｃには、不純物元素を添加し、導電性を持たせる。不純物元素としては
他の実施形態にて示した元素を用いることができる。また、電極、配線等も、他の実施形
態にて示した材料を用いて形成することができる。

次に層間絶縁膜７０５を形成する（図３４（Ｃ）参照）。層間絶縁膜についても、他の
実施形態および実施例にて説明する材料を用いることができるため、ここでは詳細な説明
は省略する。なお、本実施形態において、層間絶縁膜は単層の構成としたが、２層以上の
積層構造としても良い。層間絶縁膜７０５を形成した後、接続孔を形成し、画素電極とな
る第２の電極７０６を形成する（図３４（Ｄ）参照）。本実施形態においては、反射型の
液晶表示装置を作製するため、第２の電極７０６の材料としては、可視光の反射率が高い
材料を用いることが好ましいが、これに限られない。反射率の高い材料としては、例えば
、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タ
ングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ
）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ
）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（
Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉ
ｎ）、錫（Ｓｎ）、等の金属材料が挙げられる。なお、電極７０６と同時に接続用の配線
７０７を形成することが好ましい。

その後、配向膜や液晶、対向基板等を配置して反射型の液晶表示装置が完成する。本実
施形態に示す液晶表示装置は、上面（対向基板側）からの光を第１の電極１０２ｃまたは
第２の電極７０６により反射することで、映像を視認させるものである。したがって、第
２の電極７０６としては、反射率の高い材料を用いることが好ましい。第１の電極１０２
ｃの材料である結晶珪素は、表面の状態にも依存するが、一定以上の反射率を有している
ため、反射型液晶表示装置の反射膜として用いることができる。なお、反射型液晶表示装
置としては、本実施形態の構成に限られず、その他のさまざまな構成を用いることができ
る。例えば、本実施形態においてはトランジスタ７０３としてトップゲート型のトランジ
スタを用いたが、ボトムゲート型のトランジスタを用いても良い。また、第１の電極１０
２ｃとして、金属材料からなる電極としてもよい。

本実施形態に示すように、単結晶シリコン基板を用いて液晶表示装置を作製することに
より、高速動作が必要となる用途において適した液晶表示装置を作製することができる。
つまり、基板上に駆動回路を直接作製することが可能であり、駆動回路等の高速動作が可
能となる。もちろん、駆動回路のみに限らず、その他の回路も単結晶珪素を用いて形成す
ることができるため、一つの基板上に全ての回路を搭載した表示装置を形成することが可
能となる。

本発明の実施例１を、図２６、図２７、及び図２８を参照しつつ説明する。本実施例に
係る液晶表示モジュールにおいて、画素部は、第１〜第２０のいずれかの実施形態に示し
た液晶表示装置と同様の構造を有している。このため、従来と比較して製造コストを低く
することができる。

まず、図２６（Ａ）に示すように、基板８０１上に下地膜８０２を形成する。基板８０
１は、ガラス基板、石英基板、アルミナなど絶縁物で形成される基板、後工程の処理温度
に耐え得る耐熱性を有するプラスチック基板、シリコン基板、または金属板である。また
、基板１００は、ステンレスなどの金属または半導体基板などの表面に酸化珪素や窒化珪
素などの絶縁膜を形成した基板であってもよい。なお、基板８０１にプラスチック基板を
用いる場合、ＰＣ（ポリカーボネート）、ＰＥＳ（ポリエーテルサルフォン）、ＰＥＴ（
ポリエチレンテレフタレート）もしくはＰＥＮ（ポリエチレンナフタレート）等のガラス
転移点が比較的高いものを用いることが好ましい。

下地膜８０２は、例えば窒化シリコン（ＳｉＮｘ）膜上に酸化シリコン膜（ＳｉＯｘ）
を積層したものであるが、他の絶縁物（例えば酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞
ｙ）又は窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ））であってもよい。また、下地膜
８０２は、基板８０１の表面を高密度プラズマによって処理することによって形成されて
もよい。高密度プラズマは、例えば２．４５ＧＨｚのマイクロ波を用いることによって生
成され、電子密度が１×１０^１１〜１×１０^１３／ｃｍ^３かつ電子温度が２ｅＶ以下、イ
オンエネルギーが５ｅＶ以下のものであるとする。このような高密度プラズマは活性種の
運動エネルギーが低く、従来のプラズマ処理と比較してプラズマによるダメージが少なく
、欠陥の少ない膜を形成することができる。マイクロ波を発生するアンテナから基板１０
０までの距離は２０〜８０ｍｍ、好ましくは２０〜６０ｍｍとするとよい。

窒素雰囲気、例えば窒素と希ガスを含む雰囲気下、または窒素と水素と希ガスを含む雰
囲気下、またはアンモニアと希ガスを含む雰囲気下において、上記高密度プラズマ処理を
行うことによって基板８０１の表面を窒化することができる。基板８０１としてガラス基
板、石英基板またはシリコンウエハなどを用いて、上記高密度プラズマによる窒化処理を
行った場合、基板８０１表面に形成される窒化膜は窒化シリコン膜を主成分とするため、
下地膜８０２として利用することができる。この窒化膜の上に酸化シリコン膜または酸化
窒化シリコン膜をプラズマＣＶＤ法により形成することにより、下地膜８０２を複数層で
形成してもよい。

また酸化シリコン膜や酸化窒化シリコン膜などからなる下地膜８０２の表面に同様に高
密度プラズマによる窒化処理を行うことによって、下地膜８０２の表面に窒化膜を形成す
ることができる。窒化膜は基板８０１からの不純物の拡散を抑制することができ、また極
めて薄く形成できるため、その上に形成される半導体層への応力の影響を少なくできる。

次いで、図２６（Ｂ）に示すように、下地膜８０２上に、結晶性半導体膜（例えばポリ
シリコン膜）を形成する。結晶性半導体膜の形成方法としては、下地膜８０２上に直接結
晶性半導体膜を形成する方法、及び、下地膜８０２上に非晶質半導体膜を形成した後に結
晶化させる方法が挙げられる。

非晶質半導体膜を紺晶化させる方法としては、レーザー光を照射する方法、半導体膜の
結晶化を助長させる元素（例えばニッケル等の金属元素）を用いて加熱して結晶化させる
方法、又は、半導体膜の結晶化を助長させる元素を用いて加熱して結晶化させた後、レー
ザー光を照射する方法を用いることができる。もちろん前記元素を用いずに非晶質半導体
膜を熱結晶化させる方法を用いることもできる。ただし基板が石英基板、シリコンウエハ
など高温に耐えられるものに限られる。

レーザー照射を用いる場合、連続発振型のレーザービーム（ＣＷレーザービーム）やパ
ルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。ここで用
いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーな
どの気体レーザー、単結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、
ＹＡｌＯ_３、ＧｄＶＯ_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３、ＹＶＯ_４
、ＹＡｌＯ_３、ＧｄＶＯ_４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、
Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレ
ーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅
蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いる
ことができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波か
ら第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例
えば、Ｎｄ：ＹＶＯ_４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第
３高調波（３５５ｎｍ）を用いることができる。このときレーザーのエネルギー密度は０
．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要である
。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。

なお、単結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、ＹＡｌＯ_３
、ＧｄＶＯ_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３、ＹＶＯ_４、ＹＡｌＯ
_３、ＧｄＶＯ_４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａ
のうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー
、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ
動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさ
せることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、
半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に
照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜
中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的
に成長した結晶粒を得ることができる。

媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質
を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの
円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作るこ
とが可能である。

発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結
晶中でも大きくは変えられないため、濃度を増加させることによるレーザーの出力向上に
はある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大き
さを著しく大きくすることができるため大幅な出力向上が期待できる。

さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成する
ことが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進
行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で
発振させることが可能になる。また、このような形状の媒質から射出されるレーザービー
ムは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに
整形するのに有利である。このように射出されたレーザービームを、光学系を用いて整形
することによって、短手の長さ１ｍｍ以下、長手の長さ数ｍｍ〜数ｍの線状ビームを容易
に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビーム
は長手方向にエネルギー分布の均一なものとなる。

この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニ
ールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その
両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。

このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この
半導体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である。

非晶質半導体膜の結晶化を助長させる元素を用いて加熱して結晶化させる方法としては
、特開平８−７８３２９号公報記載の技術を用いることができる。同公報記載の技術は、
非晶質半導体膜（アモルファスシリコン膜とも呼ばれる）に対して結晶化を助長する金属
元素を添加し、加熱処理を行うことで添加領域を起点として非晶質半導体膜を結晶化させ
るものである。

また、加熱処理の代わりに強光の照射を行うことにより、非晶質半導体膜の結晶化を行
うこともできる。この場合、赤外光、可視光、または紫外光のいずれか一またはそれらの
組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または
高圧水銀ランプから射出された光を用いる。ランプ光源を１〜６０秒、好ましくは３０〜
６０秒点灯させ、それを１回〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光
強度は任意なものとするが、半導体膜が瞬間的に６００〜１０００℃程度にまで加熱され
るようにする。なお、必要であれば、強光を照射する前に非晶質構造を有する非晶質半導
体膜に含有する水素を放出させる熱処理を行ってもよい。また、加熱処理と強光の照射の
双方を行うことにより結晶化を行ってもよい。

加熱処理後に結晶性半導体膜の結晶化率（膜の全体積における結晶成分の割合）を高め
、結晶粒内に残される欠陥を補修するために、結晶性半導体膜に対してレーザー光を大気
または酸素雰囲気で照射してもよい。レーザー光としては、上述したものを用いることが
可能である。

また、添加した元素を結晶性半導体膜から除去することが必要であるが、その方法を以
下に説明する。
まずオゾン含有水溶液（代表的にはオゾン水）で結晶性半導体膜の表面を処理すること
により、結晶性半導体膜の表面に酸化膜（ケミカルオキサイドと呼ばれる）からなるバリ
ア層を１ｎｍ〜１０ｎｍの厚さで形成する。バリア層は、後の工程でゲッタリング層のみ
を選択的に除去する際にエッチングストッパーとして機能する。

次いで、バリア層上に希ガス元素を含むゲッタリング層をゲッタリングサイトとして形
成する。ここでは、ＣＶＤ法又はスパッタリング法により希ガス元素を含む半導体膜をゲ
ッタリング層として形成する。ゲッタリング層を形成するときには、希ガス元素がゲッタ
リング層に添加されるようにスパッタリング条件を適宜調節する。希ガス元素としては、
ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン
（Ｘｅ）から選ばれた一種または複数種を用いる。

なお、不純物元素であるリンを含む原料ガスを用いた場合やリンを含むターゲットを用
いてゲッタリング層を形成した場合、希ガス元素によるゲッタリングに加え、リンのクー
ロン力を利用してゲッタリングを行うことができる。
また、ゲッタリングの際、金属元素（例えばニッケル）は酸素濃度の高い領域に移動し
やすい傾向があるため、ゲッタリング層に含まれる酸素濃度は、例えば５×１０^１８ｃｍ
^−３以上とすることが望ましい。

次いで結晶性半導体膜、バリア層およびゲッタリング層に熱処理（例えば加熱処理また
は強光を照射する処理）を行って、金属元素（例えばニッケル）のゲッタリングを行い、
結晶性半導体膜中における金属元素を低濃度化し、又は除去する。

次いでバリア層をエッチングストッパーとして公知のエッチング方法を行い、ゲッタリ
ング層のみを選択的に除去する。その後酸化膜からなるバリア層を、例えばフッ酸を含む
エッチャントにより除去する。

ここで、作製されるＴＦＴのしきい値特性を考慮して不純物イオンをドーピングしても
よい。

次いで、結晶性半導体膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジ
スト膜を露光及び現像する。これにより、結晶性半導体膜上にはレジストパターンが形成
される。次いで、このレジストパターンをマスクとして結晶性半導体膜をエッチングする
。これにより、下地膜８０２上には、薄膜トランジスタが形成される結晶性半導体膜８０
３、及び共通電極となる結晶性半導体膜８０３ａが形成される。

次いで、結晶性半導体膜８０３，８０３ａの表面をフッ酸含有エッチャントなどで洗浄
した後、結晶性半導体膜８０３上にゲート絶縁膜８０４を１０ｎｍ〜２００ｎｍの厚さで
形成する。ゲート絶縁膜８０４は、シリコンを主成分とする絶縁膜、例えば酸化シリコン
膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などで形成される。また
単層であっても積層膜であってもよい。なお、結晶性半導体膜８０３ａ上及び下地膜８０
２上にもゲート絶縁膜８０４が形成される。

次いで、図２６（Ｃ）に示すように、ゲート絶縁膜８０４を洗浄した後、ゲート絶縁膜
８０４上に、第１の導電膜及び第２の導電膜を、この順に形成する。第１の導電膜は、例
えばタングステン膜であり、第２の導電膜は窒化タンタル膜である。

次いで、第２の導電膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジス
ト膜を露光及び現像する。これにより、第２の導電膜上にはレジストパターンが形成され
る。次いで、このレジストパターンをマスクとして、第１の導電膜及び第２の導電膜を第
１の条件でエッチングし、さらに、第２の導電膜を第２の条件でエッチングする。これに
より、結晶性半導体膜８０３上には第１のゲート電極８０５ａ，８０５ｂ、及び第２のゲ
ート電極８０６ａ，８０６ｂが形成される。第１のゲート電極８０５ａ，８０５ｂは相互
に離間している。第２のゲート電極８０６ａは第１のゲート電極８０５ａ上に位置してお
り、第２のゲート電極８０６ｂは第１のゲート電極８０５ｂ上に位置している。第１のゲ
ート電極８０５ａ，８０５ｂそれぞれの側面の傾斜角は、第２のゲート電極８０６ａ，８
０６ｂそれぞれの側面の傾斜角より緩やかである。

また、本エッチング処理によって、結晶性半導体膜８０３ａの近くに、第１の配線８０
７及び、第１の配線８０７上に位置する第２の配線８０８が形成される。ここで上記した
各ゲート電極及び各配線は、基板８０１に垂直な方向からみた場合に角が丸くなるように
引き回すのが好ましい。角部を丸くすることによって、ゴミなどが配線の角部に残るのを
防止することができ、ゴミが原因で発生する不良を抑制し、歩留まりを向上できる。その
後、フォトレジスト膜を除去する。

次いで、図２６（Ｄ）に示すように、第１のゲート電極８０５ａ，８０５ｂ、及び第２
のゲート電極８０６ａ，８０６ｂをマスクとして、結晶性半導体膜８０３に第１導電型（
例えばｎ型）の不純物元素（例えばリン）を注入する。これにより、結晶性半導体膜８０
３には、第１の不純物領域８１０ａ，８１０ｂ，８１０ｃが形成される。第１の不純物領
域８１０ａは、薄膜トランジスタのソースとなる領域に位置しており、第１の不純物領域
８１０ｃは、薄膜トランジスタのドレインとなる領域に位置している。第１の不純物領域
８１０ｂは、第１のゲート電極８０５ａ，８０５ｂ相互間に位置している。

なお、本処理において、共通電極となる結晶性半導体膜８０３ａにも第１導電型の不純
物元素が注入され、低抵抗化する。

次いで、図２６（Ｅ）に示すように、第１のゲート電極８０５ａ，８０５ｂ、第２のゲ
ート電極８０６ａ，８０６ｂそれぞれ上を含む全面上に、フォトレジスト膜を塗布し、こ
のフォトレジスト膜を露光及び現像する。これにより、第１のゲート電極８０５ａ、第２
のゲート電極８０６ａそれぞれの上面及びその周囲、並びに第１のゲート電極８０５ｂ、
第２のゲート電極８０６ｂそれぞれの上面及びその周囲は、レジストパターン８１２ａ，
８１２ｂで覆われる。次いで、レジストパターン８１２ａ，８１２ｂをマスクとして、結
晶性半導体膜８０３に第１導電型の不純物元素８１１（例えばリン）を注入する。これに
より、第１の不純物領域８１０ａ，８１０ｂ，８１０ｃそれぞれの一部には第１導電型の
不純物元素８１１が再び注入され、第２の不純物領域８１３ａ，８１３ｂ，８１３ｃが形
成される。

また、共通電極となる結晶性半導体膜８０３ａにも第１導電型の不純物元素が再び注入
され、抵抗が十分低くなる。なお、第１の不純物領域８１０ａ，８１０ｂ，８１０ｃの残
りの部分は、第３の不純物領域８１４ａ，８１４ｂ，８１４ｃ，８１４ｄとして残る。

その後、図２７（Ａ）に示すように、レジストパターン８１２ａ，８１２ｂを除去する
。次いで、ほぼ全面を覆う絶縁膜（図示せず）を形成する。この絶縁膜は、例えば酸化シ
リコン膜であり、プラズマＣＶＤ法により形成される。

次いで、結晶性半導体膜８０３，８０３ａに熱処理を行い、それぞれに添加された不純
物元素を活性化する。この熱処理は、ランプ光源を用いたラピッドサーマルアニール法（
ＲＴＡ法）、或いはＹＡＧレーザーまたはエキシマレーザーを裏面から照射する方法、或
いは炉を用いた熱処理、或いはこれらの方法を複数組み合わせた方法による処理である。

上記した熱処理により、不純物元素が活性化すると同時に、結晶性半導体膜８０３を結
晶化する際に触媒として使用した元素（例えばニッケル等の金属元素）が、高濃度の不純
物（例えばリン）を含む第２の不純物領域８１３ａ〜８１３ｃにゲッタリングされ、結晶
性半導体膜８０３のうち主にチャネル形成領域となる部分中のニッケル濃度が低減する。
その結果、チャネル形成領域の結晶性がよくなる。従って、ＴＦＴのオフ電流値は下がり
、かつ高い電界効果移動度が得られる。このようにして、良好な特性を有するＴＦＴが得
られる。

次いで、結晶性半導体膜８０３，８０３ａの上方を含む全面上に、絶縁膜８１５を形成
する。絶縁膜８１５は、例えば窒化シリコン膜であり、プラズマＣＶＤ法により形成され
る。次いで、絶縁膜８１５上に、層間絶縁膜８１６となる平坦化膜を形成する。層間絶縁
膜８１６としては、透光性を有する無機材料（酸化シリコン、窒化シリコン、酸素を含む
窒化シリコンなど）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリア
ミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはこれらの積層な
どを用いる。また、平坦化膜に用いる他の透光性を有する膜としては、塗布法によって得
られるアルキル基を含むＳｉＯ_Ｘ膜からなる絶縁膜、例えばシリカガラス、アルキルシロ
キサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリ
マー、水素化アルキルシルセスキオキサンポリマーなどを用いて形成された絶縁膜を用い
ることができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるＰ
ＳＢ−Ｋ１、ＰＳＢ−Ｋ３１や触媒化成製塗布絶縁膜材料であるＺＲＳ−５ＰＨが挙げら
れる。層間絶縁膜は単層膜であっても多層膜であってもよい。

次いで、層間絶縁膜８１６上にフォトレジスト膜（図示せず）を塗布し、このフォトレ
ジスト膜を露光及び現像する。これにより、層間絶縁膜８１６上にはレジストパターンが
形成される。次いで、このレジストパターンをマスクとして層間絶縁膜８１６、絶縁膜８
１５、及びゲート絶縁膜８０４をエッチングする。これにより、層間絶縁膜８１６、絶縁
膜８１５、及びゲート絶縁膜８０４には、接続孔８１７ａ，８１７ｂ，８１７ｃ，８１７
ｄが形成される。接続孔８１７ａは、トランジスタのソースである第２の不純物領域８１
３ａ上に位置しており、接続孔８１７ｂは、トランジスタのドレインである第２の不純物
領域８１３ｃ上に位置している。接続孔８１７ｃは、第２の配線８０８上に位置しており
、接続孔８１７ｄは共通電極である結晶性半導体膜８０３ａ上に位置している。その後、
レジストパターンを除去する。

次いで、図２７（Ｂ）に示すように、接続孔８１７ａ〜８１７ｄそれぞれの中、及び層
間絶縁膜８１６上に、第１の導電膜８１８を形成する。第１の導電膜８１８は透光性を有
する導電膜であり、例えばＩＴＯ膜、Ｓｉ元素を含むインジウム錫酸化物や、酸化インジ
ウムに更に２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成され
たＩＺＯ（ＩｎｄｉｕｍＺｉｎｃＯｘｉｄｅ）である。次いで、第１の導電膜８１８
上に第２の導電膜８１９を形成する。第２の導電膜８１９は例えば金属膜である。

次いで、第２の導電膜８１９上にフォトレジスト膜８２０を塗布する。次いで、フォト
レジスト膜８２０の上方に、レチクル８４０を配置する。レチクル８４０は、ガラス基板
上に半透膜パターン８４２ａ，８４２ｂ，８４２ｃ，８４２ｄを形成し、さらに半透膜パ
ターン８４２ａ〜８４２ｄそれぞれの一部上に、遮光パターン８４１ａ，８４１ｂ，８４
１ｃを形成したものである。半透膜パターン８４２ａ及び遮光パターン８４１ａは接続孔
８１７ａの上方に位置し、半透膜パターン８４２ｂ及び遮光パターン８４１ｂは接続孔８
１７ｂの上方に位置し、半透膜パターン８４２ｃ及び遮光パターン８４１ｃは接続孔８１
７ｃ及び接続孔８１７ｄの上方に位置し、半透膜パターン８４２ｄは結晶性半導体膜８０
３ａの上方に位置する。

次いで、レチクル８４０をマスクとして、フォトレジスト膜８２０を露光する。これに
より、フォトレジスト膜８２０は、遮光パターン８４１ａ〜８４１ｃの下方に位置する部
分、及び半透膜パターン８４２ａ〜８４２ｄの下方に位置する部分の下層を除いて感光す
る。なお、感光していない部分には符号８２１ａ，８２１ｂ，８２１ｃ，８２１ｄを付し
ている。

次いで、図２７（Ｃ）に示すように、フォトレジスト膜８２０を現像する。これにより
、フォトレジスト膜８２０のうち感光している部分が除去され、レジストパターン８２２
ａ，８２２ｂ，８２２ｃ，８２２ｄが形成される。レジストパターン８２２ａは接続孔８
１７ａの上方に位置し、レジストパターン８２２ｂは接続孔８１７ｂの上方及びその周囲
に位置している。レジストパターン８２２ｃは接続孔８１７ｃの上方、接続孔８１７ｄの
上方、及びこれらの間に位置している。レジストパターン８２２ｄは共通電極となる結晶
性半導体膜８０３ａの上方に位置している。なおレジストパターン８２２ｂのうち接続孔
８１７ｂの上方以外の部分、及びレジストパターン８２２ｄは、他のレジストパターンと
比べて薄い。

次いで、図２７（Ｄ）に示すように、レジストパターン８２２ａ〜８２２ｄをマスクと
して第１及び第２の導電膜８１８，８１９をエッチングする。これにより、レジストパタ
ーン８２２ａ〜８２２ｄに覆われていない領域からは、第１及び第２の導電膜８１８，８
１９が除去される。

また、レジストパターン８２２ａ〜８２２ｄも徐々にエッチングされるため、エッチン
グ処理中に、レジストパターンの薄い部分（具体的には、レジストパターン８２２ｂのう
ち接続孔８１７ｂの上方以外の部分、及びレジストパターン８２２ｄ）が除去される。こ
のため、レジストパターン８２２ｂのうち接続孔８１７ｂの上方以外の部分、及びレジス
トパターン８２２ｄそれぞれの下に位置する領域では、第２の導電膜８１９が除去され、
第１の導電膜８１８のみが残る。その後、レジストパターン８２２ａ〜８２２ｃを除去す
る。

このようにして、一枚のレジストパターン及び一回のエッチング処理によって、ソース
配線８２３ａ，８２４ａ、ドレイン配線８２３ｂ，８２４ｂ、接続用配線８２３ｃ，８２
４ｃ、及び画素電極８２３ｄが形成される。ソース配線８２３ａ，８２４ａ及びドレイン
配線８２３ｂ，８２４ｂは、結晶性半導体膜８０３及び結晶性半導体膜８０３に形成され
た各不純物領域、ゲート絶縁膜８０４、第１のゲート電極８０５ａ，８０５ｂ、及び第２
のゲート電極８０６ａ，８０６ｂと共に、薄膜トランジスタ８２５を形成している。接続
用配線８２３ｃ，８２４ｃは、第２の配線８０８と結晶性半導体膜８０３ａを接続してい
る。

その後、第１の配向膜８２６を形成する。このようにして、アクティブマトリクス基板
が形成される。なお、図２６及び図２７に示した処理によって、図２８に示す液晶表示装
置のゲート信号線駆動回路領域８５４にも、薄膜トランジスタ８２７，８２９（図２８（
Ｂ）に図示）が形成される。また、図２７（Ｂ）〜（Ｄ）に示す処理によって、アクティ
ブマトリクス基板と外部とを接続する第１の端子電極８３８ａ及び第２の端子電極８３８
ｂ（図２８（Ｂ）に図示）が形成される。

その後、図２８（Ａ）の平面図及び図２８（Ｂ）のＫ−Ｌ断面図に示すように、アクテ
ィブマトリクス基板上にアクリル樹脂膜等の有機樹脂膜を形成し、この有機樹脂膜をパタ
ーニングする。これにより、アクティブマトリクス基板上には、柱状のスペーサ８３３が
形成される。次いで、封止領域８５３にシール材８３４を形成した後、アクティブマトリ
クス基板上に液晶を滴下する。液晶を滴下する前に、シール材上に、シール材と液晶が反
応することを防ぐ保護膜を形成してもよい。

その後、アクティブマトリクス基板に対向する位置に、カラーフィルタ８３２及び第２
の配向膜８３１が形成された対向基板８３０を配置し、これら２つの基板シール材８３４
で張り合わせる。このとき、スペーサ８３３によって、アクティブマトリクス基板と対向
基板８３０は、均一な間隔を持って貼り合わせられる。次いで、両基板の間を完全に封止
する。このようにしてアクティブマトリクス基板と対向基板の間には液晶が封止される。

次いで、必要に応じて、アクティブマトリクス基板または対向基板もしくは双方の基板
を、所望の形状に分断する。さらに、偏光板８３５ａ，８３５ｂを設ける。次いで、フレ
キシブルプリント基板（ＦｌｅｘｉｂｌｅＰｒｉｎｔＣｉｒｃｕｉｔ：以下ＦＰＣと
記載）８３７を、異方性導電膜８３６を介して、外部端子接続領域８５２に配置された第
２の端子電極８３８ｂに接続する。

このようにして形成された液晶表示モジュールの構成を説明する。アクティブマトリク
ス基板の中央には、画素領域８５６が配置されている。画素領域８５６には複数の画素が
形成されている。図２８（Ａ）において、画素領域８５６の上下それぞれには、ゲート信
号線を駆動するためのゲート信号線駆動回路領域８５４が配置されている。また、画素領
域８５６とＦＰＣ８３７の間に位置する領域には、ソース信号線を駆動するためのソース
信号線駆動回路領域８５７が配置されている。ゲート信号線駆動回路領域８５４は片側の
みの配置でも良く、液晶表示モジュールにおける基板サイズ等を考慮して、設計者が適宜
選択すれば良い。ただし、回路の動作信頼性や駆動効率等を考えると、画素領域８５６を
挟んで対称に配置されるのが望ましい。そして各駆動回路への信号の入力は、ＦＰＣ８３
７から行われる。

本発明の実施例２に係る液晶表示モジュールについて、図２９及び図３０の各図を用い
て説明する。各図において、画素部９３０の構成は、実施例１で示した画素領域８５６の
構成と同様であり、基板１００上に複数の画素が形成されている。

図２９において（Ａ）は液晶表示モジュールの平面概略図であり、（Ｂ）はソースドラ
イバ９１０の回路構成を説明する為の図である。図２９に示す例では、図２９（Ａ）に示
すようにゲートドライバ９２０及びソースドライバ９１０の双方が、画素部９３０と同一
の基板１００上に一体的に形成されている。ソースドライバ９１０は、図２９（Ｂ）に示
すように、入力されたビデオ信号をいずれのソース信号線に伝達するかを制御する複数の
薄膜トランジスタ９１２と、複数の薄膜トランジスタ９１２を制御するシフトレジスタ９
１１とを有している。

図３０において（Ａ）は液晶表示モジュールの平面概略図であり、（Ｂ）はソースドラ
イバの回路構成を説明する為の図である。図３０に示す例では、図３０（Ａ）に示すよう
にソースドライバが、基板１００上に形成された薄膜トランジスタ群９４０と、基板１０
０とは別体のＩＣ９５０とで構成されている。ＩＣ９５０と薄膜トランジスタ群９４０と
は、例えばＦＰＣ９６０で電気的に接続されている。

ＩＣ９５０は、例えば単結晶シリコン基板を用いて形成されており、薄膜トランジスタ
群９４０を制御し、かつ薄膜トランジスタ群９４０にビデオ信号を入力する。薄膜トラン
ジスタ群９４０は、ＩＣからの制御信号に基づいて、いずれのソース信号線にビデオ信号
を伝達するかを制御する。

実施例２においても、液晶表示モジュールの製造コストを低くすることができる。

本発明の実施例３による電子機器について、図３１を参照しつつ説明する。この電子機
器は、本発明の発光装置を有し、前述した実施形態にその一例を示したようなモジュール
を搭載したものである。

この電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッ
ドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコ
ンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話
、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉ
ｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像
を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例
を図３１に示す。

図３１（Ａ）はテレビ受像器又はパーソナルコンピュータのモニターである。筺体２０
０１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００
５等を含む。表示部２００３には、第１〜第２０の実施形態のいずれかで示した液晶表示
装置が用いられている。この液晶表示装置を有していることにより、テレビ受像器又はパ
ーソナルコンピュータのモニターの製造コストを低くすることができる。

図３１（Ｂ）はデジタルカメラである。本体２１０１の正面部分には受像部２１０３が
設けられており、本体２１０１の上面部分にはシャッター２１０６が設けられている。ま
た、本体２１０１の背面部分には、表示部２１０２、操作キー２１０４、及び外部接続ポ
ート２１０５が設けられている。表示部２１０２には、第１〜第２０の実施形態のいずれ
かで示した液晶表示装置が用いられている。この液晶表示装置を有していることにより、
デジタルカメラの製造コストを低くすることができる。

図３１（Ｃ）はノート型パーソナルコンピュータである。本体２２０１には、キーボー
ド２２０４、外部接続ポート２２０５、ポインティングデバイス２２０６が設けられてい
る。また、本体２２０１には、表示部２２０３を有する筐体２２０２が取り付けられてい
る。表示部２２０３には、第１〜第２０の実施形態のいずれかで示した液晶表示装置が用
いられている。この液晶表示装置を有していることにより、ノート型パーソナルコンピュ
ータの製造コストを低くすることができる。

図３１（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッ
チ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。表示部２３０２にはア
クティブマトリクス表示装置が設けられている。表示部２３０２には、第１〜第２０の実
施形態のいずれかで示した液晶表示装置が用いられている。この液晶表示装置を有してい
ることにより、モバイルコンピュータの製造コストを低くすることができる。

図３１（Ｅ）は画像再生装置である。本体２４０１には、表示部Ｂ２４０４、記録媒体
読み込み部２４０５及び操作キー２４０６が設けられている。また、本体２４０１には、
スピーカー部２４０７及び表示部Ａ２４０３それぞれを有する筐体２４０２が取り付けら
れている。表示部Ａ２４０３及び表示部Ｂ２４０４それぞれには、第１〜第２０の実施形
態のいずれかで示した液晶表示装置が用いられている。この液晶表示装置を有しているこ
とにより、画像再生装置の製造コストを低くすることができる。

図３１（Ｆ）は電子書籍である。本体２５０１には操作キー２５０３が設けられている
。また、本体２５０１には複数の表示部２５０２が取り付けられている。表示部２５０２
には、第１〜第２０の実施形態のいずれかで示した液晶表示装置が用いられている。この
液晶表示装置を有していることにより、電子書籍の製造コストを低くすることができる。

図３１（Ｇ）はビデオカメラであり、本体２６０１には外部接続ポート２６０４、リモ
コン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作
キー２６０９、及び接眼部２６１０が設けられている、また、本体２６０１には、表示部
２６０２を有する筐体２６０３が取り付けられている。表示部２６０２には、第１〜第２
０の実施形態のいずれかで示した液晶表示装置が用いられている。この液晶表示装置を有
していることにより、ビデオカメラの製造コストを低くすることができる。

図３１（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声
入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、ア
ンテナ２７０８等を含む。表示部２７０３には、第１〜第２０の実施形態のいずれかで示
した液晶表示装置が用いられている。この液晶表示装置を有していることにより、携帯電
話の製造コストを低くすることができる。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。

１００基板
１０１下地絶縁膜
１０２第１の電極
１０２ｂ不純物領域
１０２ｃ第１の電極
１０３ゲート絶縁膜
１０４ａゲート電極
１０８第２の電極
１１０液晶
１１２開口パターン
１１５開口パターン
１３０ｒカラーフィルタ
１３０ｇカラーフィルタ
１３０ｂカラーフィルタ

Claims

ゲート電極と、
前記ゲート電極上のゲート絶縁層と、
前記ゲート絶縁層の上面に接する領域を有し、インジウムと、亜鉛と、ガリウムと、を有する半導体層と、
前記ゲート絶縁層の上面に接する領域を有し、インジウムと、亜鉛と、ガリウムと、を有する電極と、
前記半導体層と電気的に接続されたソース電極及びドレイン電極と、
前記半導体層上及び前記電極上の絶縁層と、
前記絶縁層上の、前記半導体層と電気的に接続された画素電極と、を有し、
前記電極、前記絶縁層、及び前記画素電極は、容量を形成し、
前記電極は、前記ソース電極及びドレイン電極と同一層上に設けられ、かつ同一材料を有する第１の導電層を介して、前記ゲート電極と同一層上に設けられ、かつ同一材料を有する第２の導電層と電気的に接続される半導体装置。
請求項１において、
前記ゲート電極と前記ソース電極及びドレイン電極は、モリブデン及びチタンを含む半導体装置。
請求項１又は請求項２において、
前記画素電極は、ＩＴＯを有する半導体装置。
請求項１乃至３のいずれか一において、
前記ゲート絶縁層、及び前記絶縁層は、それぞれ酸化シリコンを有する半導体装置。