Nothing Special   »   [go: up one dir, main page]

JP2014002392A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2014002392A
JP2014002392A JP2013147426A JP2013147426A JP2014002392A JP 2014002392 A JP2014002392 A JP 2014002392A JP 2013147426 A JP2013147426 A JP 2013147426A JP 2013147426 A JP2013147426 A JP 2013147426A JP 2014002392 A JP2014002392 A JP 2014002392A
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
film
transistor
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013147426A
Other languages
English (en)
Inventor
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013147426A priority Critical patent/JP2014002392A/ja
Publication of JP2014002392A publication Critical patent/JP2014002392A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303Apparatus specially adapted to the manufacture of LCDs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Optical Filters (AREA)

Abstract

【課題】製造工程数やマスク数が少なく、製造コストが低い液晶表示装置、電子機器、及び液晶表示装置の製造方法を提供する。
【解決手段】基板100の上方に形成された第1の電極102cと、第1の電極の上方に形成された絶縁膜と、絶縁膜の上方に形成された第2の電極108と、第2の電極の上方に配置された液晶110と、基板の上方に形成されたトランジスタとを有し、第2の電極は、開口を有し、第1の電極は、シリコンを含む半導体膜を有し、トランジスタは、シリコンを含む半導体膜を有し、第1の電極が有する半導体膜は、トランジスタが有する半導体膜と同時に成膜する。
【選択図】図7

Description

本発明は、半導体装置及び液晶表示装置、並びにそれらを用いた電子機器に関する。特
に、基板に概略平行な電界を生じさせて、液晶分子を制御する半導体装置及び液晶表示装
置、並びにそれらを用いた電気機器に関する。
液晶表示装置の技術開発方針の一つに、視野角を広くすることがある。広い視野角を実
現する技術として、基板に概略平行な電界を生じさせて、基板と平行な面内で液晶分子を
動かして、階調を制御する方式が用いられている。このような方式として、IPS(In
−Plane switching)とFFS(Fringe−field switc
hing)がある。これらの方式は、液晶の下方にスリット(開口パターン)を有する第
1の電極(例えば各画素別に電圧が制御される画素電極)を配置し、さらに第1の電極の
下方に第2の電極(例えば全画素に共通の電圧が供給される共通電極)を配置するもので
ある。画素電極と共通電極との間に電界が加わり、液晶が制御される。このようなレイア
ウトを取ることにより、液晶には基板と平行方向の電界が加わるため、その電界を用いて
液晶分子を制御できる。つまり、基板と平行に配向している液晶分子(いわゆるホモジニ
アス配向)を、基板と平行な方向で制御できるため、視野角が広くなる。
従来は、共通電極及び画素電極の双方を、ITO(インジウム錫酸化物)で形成してい
た(例えば特許文献1参照)
特開2000−89255号公報(図5及び第14段落)
上記したように、第1の電極(例えば画素電極)の下方に第2の電極(例えば共通電極
)を配置する構造とした場合、従来は共通電極と画素電極の双方をITOで形成していた
。このため、製造工程数やマスク数が多くなり、製造コストが高くなっていた。
本発明は上記のような事情を考慮してなされたものであり、その目的は、広い視野角を
有しており、かつ従来と比べて製造工程数やマスク数が少なく、製造コストが低い液晶表
示装置、電子機器、及び液晶表示装置の製造方法を提供することにある。
上記課題を解決するため、本発明に係る液晶表示装置は、基板の上方に形成された第1
の電極と、第1の電極の上方に形成された絶縁膜と、絶縁膜の上方に形成された第2の電
極と、第2の電極の上方に配置された液晶を有し、第2の電極は、開口パターンを有し、
第1の電極は、シリコンを含む半導体膜を具備する。
本発明に係る半導体装置は、基板の上方に形成された第1の電極と、第1の電極の上方
に形成された絶縁膜と、絶縁膜の上方に形成された第2の電極を有し、第2の電極は、開
口を有し、第1の電極は、シリコンを含む半導体膜を具備する。
本発明に係る液晶表示装置は、基板の上方に形成された第1の電極と、第1の電極の上
方に形成された絶縁膜と、絶縁膜の上方に形成された第2の電極と、第2の電極の上方に
配置された液晶と、基板の上方に形成されたトランジスタとを有し、第2の電極は、開口
を有し、第1の電極は、シリコンを含む半導体膜を有し、トランジスタは、シリコンを含
む半導体膜を有し、第1の電極が有する半導体膜は、トランジスタが有する半導体膜と同
時に成膜することを特徴とする。
本発明に係る半導体装置は、基板の上方に形成された第1の電極と、第1の電極の上方
に形成された絶縁膜と、絶縁膜の上方に形成された第2の電極と、基板の上方に形成され
たトランジスタとを有し、第2の電極は、開口パターンを有し、第1の電極は、シリコン
を含む半導体膜を有し、トランジスタは、シリコンを含む半導体膜を有し、第1の電極が
有する前記半導体膜は、トランジスタが有する半導体膜と同時に成膜することを特徴とす
る。
この液晶表示装置および半導体装置によれば、第1の電極は、トランジスタが有する半
導体膜と同時に成膜される。成膜後、同時にエッチングされて、同時にパターニングされ
る。したがって、同一の材料を含むこととなる。また、n型不純物やp型不純物も、同時
に導入される場合がある。その場合は、不純物の濃度も概ね等しい部分を有することとな
る。ただし、トランジスタは、不純物を導入される部分と、僅かに不純物を導入される部
分と、ほとんど不純物が導入されない部分などを有している。第1の電極は、トランジス
タが有する半導体膜において、不純物が導入される部分と概ね同じ状態となっている場合
が多い。このように、トランジスタと同時に第1の電極を形成することが出来る。そのた
め、追加で工程が増えることなく、第1の電極を形成することが出来る。また、広い視野
角を有しており、かつ従来と比べて製造コストが低い液晶表示装置を提供することができ
る。
なお、開口には、スリット等の閉じられた開口のみではなく、例えば櫛歯形状の電極に
おける櫛歯部分の相互間のスペース等、導電体パターンの相互間に位置していて該導電体
パターンが形成されていないスペースを含むものとする。以下、同様である。
なお、上記した液晶表示装置、半導体装置において、第1の電極と第2の電極の間に位
置する層間絶縁膜を具備し、第1の開口以外の、第2の電極と第1の電極とが相互に重な
っている部分において、第1の電極、層間絶縁膜、及び第2の電極は容量素子として機能
させることが出来る。この場合、保持容量を大きくすることができる。従って、前記トラ
ンジスタがオフになったとき、画素電極の電位は保持されやすくなる。
本発明に係る液晶表示装置は、基板の上方に形成された第1の電極と、第1の電極の上
方に形成された絶縁膜と、絶縁膜の上方に形成された第2の電極と、第2の電極の上方に
配置された液晶と、基板の上方に形成されたトランジスタとを有し、第2の電極は、開口
有し、第1の電極は、シリコンを含む半導体膜を有し、トランジスタは、シリコンを含む
半導体膜を有し、第1の電極が有する半導体膜は、トランジスタが有する半導体膜と同時
に成膜され、第1の電極が有する半導体膜と、トランジスタが有する半導体膜とは、同じ
導電型の不純物を含むことを特徴とする。
本発明に係る半導体装置は、基板の上方に形成された第1の電極と、第1の電極の上方
に形成された絶縁膜と、絶縁膜の上方に形成された第2の電極と、基板の上方に形成され
たトランジスタとを有し、第2の電極は、開口パターンを有し、第1の電極は、シリコン
を含む半導体膜を有し、トランジスタは、シリコンを含む半導体膜を有し、第1の電極が
有する半導体膜は、トランジスタが有する半導体膜と同時に成膜され、第1の電極が有す
る半導体膜と、トランジスタが有する半導体膜とは、同じ導電型の不純物を含むことを特
徴とする。
このように、第1の電極と、トランジスタとが、同じ導電型の不純物(n型やp型など
)を有することにより、レイアウトを効率的に行うことができ、開口率が向上する。
本発明に係る液晶表示装置は、基板の上方に形成されたトランジスタを有し、トランジ
スタは、半導体膜を有し、半導体膜の一部は、第1の電極を構成し、第1の電極の上方に
形成された絶縁膜と、絶縁膜の上方に形成された第2の電極と、第2の電極の上方に配置
された液晶とを有し、第2の電極は、開口を具備する。
本発明に係る半導体装置は、基板の上方に形成されたトランジスタを有し、トランジス
タは、半導体膜を有し、半導体膜の一部は、第1の電極を構成し、第1の電極の上方に形
成された絶縁膜と、絶縁膜の上方に形成された第2の電極とを有し、第2の電極は、開口
を具備する。
このように、第1の電極と、トランジスタの有する半導体膜とが、同じアイランド(島
)に形成されていることにより、レイアウトを効率的に行うことができ、開口率が向上す
る。
本発明に係る液晶表示装置は、上記構成において、第1の電極は画素電極であり、第2
の電極は共通電極であることを特徴とする。
本発明に係る半導体装置は、上記構成において、第1の電極は画素電極であり、第2の
電極は共通電極であることを特徴とする。
本発明に係る液晶表示装置は、上記構成において、第1の電極は共通電極であり、第2
の電極は画素電極であることを特徴とする。
本発明に係る半導体装置は、上記構成において、第1の電極は共通電極であり、第2の
電極は画素電極であることを特徴とする。
本発明に係る液晶表示装置は、上記構成において、第1の電極と第2の電極との間の電
界によって、液晶の配向を制御することを特徴とする。
なお、本発明に示すスイッチには、様々な形態のものを用いることができ、一例として
は、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるも
のであればよく、特定のものに限定されず、様々なものを用いることができる。例えば、
トランジスタでもよいし、ダイオード(PNダイオード、PINダイオード、ショットキ
ーダイオード、ダイオード接続のトランジスタなど)でもよいし、それらを組み合わせた
論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジス
タは、単なるスイッチとして動作するため、トランジスタの極性(導電型)は特に限定さ
れない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトラ
ンジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域
を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動
作させるトランジスタのソース端子の電位が、低電位側電源(Vss、GND、0Vなど
)に近い状態で動作する場合はNチャネル型を、反対に、ソース端子の電位が、高電位側
電源(Vddなど)に近い状態で動作する場合はPチャネル型を用いることが望ましい。
なぜなら、ゲートソース間電圧の絶対値を大きくできるため、スイッチとして動作しやす
いからである。なお、Nチャネル型とPチャネル型の両方を用いて、CMOS型のスイッ
チにしてもよい。CMOS型のスイッチにすると、スイッチを介して出力する電圧(つま
り入力電圧)が、出力電圧に対して、高かったり、低かったりして、状況が変化する場合
においても、適切に動作を行うことが出来る。なお、本発明におけるスイッチとしては、
例えば、画素電極を制御するTFTや、駆動回路部に用いるスイッチ素子等が挙げられる
が、これ以外の部分においても、電流の流れを制御する必要がある部分であれば、スイッ
チを用いることができる。
なお、本発明において、「接続されている」、とは、「電気的に接続されている」場合
と「直接接続されている」場合とを含むものとする。ここで、「電気的に接続されている
」とは、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子(例えば、
スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど)が配置さ
れていてもよい状態を言うものとする。また、「直接接続されている」とは、「電気的に
接続されている」のなかでも、特に、電気的な接続を可能とする他の素子を間に介さずに
接続されていて、直接接続されている場合のみを言うものとする。つまり、「直接接続さ
れている」とは、「電気的に接続されている」場合において、所定の接続関係の間に他の
素子を含まないものを特に指すこととする。なお、「直接接続されている」と同様の意味
を指すものとして「直接的に接続されている」を用いることがある。
なお、表示素子や表示装置や発光装置は、様々な形態を用いることや、様々な素子を有
することが出来る。例えば、EL素子(有機EL素子、無機EL素子又は有機物及び無機
物を含むEL素子)、電子放出素子、液晶素子、電子インク、グレーティングライトバル
ブ(GLV)、プラズマディスプレイ(PDP)、デジタルマイクロミラーデバイス(D
MD)、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用に
よりコントラストが変化する表示媒体を適用することができる。なお、EL素子を用いた
表示装置としてはELディスプレイ、電子放出素子を用いた表示装置としてはフィールド
エミッションディスプレイ(FED)やSED方式平面型ディスプレイ(SED:Sur
face−conduction Electron−emitter Disply)
など、液晶素子を用いた表示装置としては液晶ディスプレイ、透過型液晶ディスプレイ、
半透過型液晶ディスプレイ、反射型液晶ディスプレイ、電子インクを用いた表示装置とし
ては電子ペーパーがある。液晶素子以外に対する本発明の適用方法としては、例えば、シ
リコンを含む電極をEL素子等の電極として用いることが挙げられる。これにより、低コ
ストにEL素子等の素子を作製することができる。この場合、電極は開口パターンを有し
ていても良いし、有さなくても良い。有機EL素子に本発明のシリコンを含む電極を用い
るのであれば、電極間に有機化合物を含む層を挟む構成であることが好ましいが、これに
限られない。一方で、無機EL素子に本発明のシリコンを含む電極を用いるのであれば、
電極間に無機化合物を含む層を挟む構成であっても良いし、電極上に無機化合物を含む層
を形成する構成であっても良い。無機EL素子においては交流駆動が可能なためである。
この場合、第1の電極と第2の電極とにより形成される横方向電界を用いて発光させるこ
とができる。この様な構成を用いることで、光が射出する側に、電極等の光を減衰させる
構造を設けずとも良いため、EL表示装置の輝度が向上し、また、EL素子の劣化が低減
することにつながる。
なお、本発明において、トランジスタは、様々な形態のトランジスタを適用させること
が出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シ
リコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ(TF
T)、半導体基板やSOI基板を用いて形成されるトランジスタ、MOS型トランジスタ
、接合型トランジスタ、バイポーラトランジスタ、ZnO、a−InGaZnOなどの化
合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジ
スタ、その他のトランジスタを適用することができる。また、トランジスタが配置されて
いる基板の種類は、様々なものを用いることができ、特定のものに限定されることはない
。従って例えば、単結晶基板、SOI基板、ガラス基板、プラスチック基板、紙基板、セ
ロファン基板、石材基板などに配置することが出来る。また、ある基板でトランジスタを
形成し、その後、別の基板にトランジスタを移動させて、別の基板上に配置するようにし
てもよい。
なお、すでに述べたように、本発明におけるトランジスタは、様々なタイプを用いるこ
とができ、様々な基板上に形成させることができる。したがって、回路の全てが、ガラス
基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶
基板に形成されていてもよいし、SOI基板上に形成されていてもよいし、どのような基
板上に形成されていてもよい。回路の全てが基板上に形成されていることにより、部品点
数を減らしてコストを低減させることや、回路部品との接続点数を減らして信頼性を向上
させることができる。あるいは、回路の一部が、ある基板に形成されており、回路の別の
一部が、別の基板に形成されていてもよい。つまり、回路の全てが同じ基板上に形成され
ていなくてもよい。例えば、回路の一部は、ガラス基板上にトランジスタを用いて形成し
、回路の別の一部は、単結晶基板上に形成し、そのICチップをCOG(Chip On
Glass)で接続してガラス基板上に配置してもよい。あるいは、そのICチップを
TAB(Tape Auto Bonding)やプリント基板を用いてガラス基板と接
続してもよい。このように、回路の一部が同じ基板上に形成されていることにより、部品
点数を減らしてコストを低減させることや、回路部品との接続点数を減らして信頼性を向
上させることができる。また、駆動電圧が高い部分や駆動周波数が高い部分は、消費電力
が大きくなってしまうので、そのような部分は同じ基板に形成しないようにすれば、消費
電力の増加を防ぐことができる。
なお、トランジスタの構成は、様々な形態をとることができ、特定の構成に限定されな
い。例えば、ゲート本数が2本以上になっているマルチゲート構造を用いてもよい。マル
チゲート構造にすることにより、オフ電流を低減させることや、トランジスタの耐圧を向
上させて信頼性を良くすることや、飽和領域で動作する時に、ドレイン・ソース間電圧が
変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることがで
きる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上
下にゲート電極が配置されている構造にすることで、チャネル形成領域が増えることによ
り電流値を大きくすることや、空乏層ができやすくなることによりS値を小さくすること
ができる。また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネル
の下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆
スタガ構造でもよいし、チャネル形成領域が複数の領域に分かれていてもよいし、並列に
接続されていてもよいし、直列に接続されていてもよい。また、チャネル(もしくはその
一部)にソース電極やドレイン電極が重なっていてもよい。チャネル(もしくはその一部
)にソース電極やドレイン電極が重なっている構造にすることにより、チャネルの一部に
電荷がたまって、動作が不安定になることを防ぐことができる。また、LDD領域があっ
てもよい。LDD領域を設けることにより、オフ電流を低減させることや、トランジスタ
の耐圧を向上させて信頼性を良くすることや、飽和領域で動作する時に、ドレイン・ソー
ス間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にす
ることができる。
なお、本発明においては、一画素とは、明るさを制御できる要素一つ分を示すものとす
る。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つ
で明るさを表現する。従って、そのときは、R(赤)G(緑)B(青)の色要素からなる
カラー表示装置の場合には、画像の最小単位は、Rの画素とGの画素とBの画素との三画
素から構成されるものとする。なお、色要素は、三色に限定されず、それ以上でもよく、
例えば、RGBW(Wは白)や、RGBに、イエロー、シアン、マゼンダを追加したもの
などがある。また、別の例としては、1つの色要素について、複数の領域を用いて明るさ
を制御する場合は、その領域一つ分を一画素とする。よって、一例としては、面積階調を
行う場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表
現するわけであるが、明るさを制御する領域の一つ分を一画素とする。よって、その場合
は、一つの色要素は、複数の画素で構成されることとなる。また、その場合、画素によっ
て、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要素につき
複数ある、明るさを制御する領域において、つまり、一つの色要素を構成する複数の画素
において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにし
てもよい。
なお、一画素(三色分)と記載する場合は、RとGとBの三画素分を一画素と考える場
合であるとする。一画素(一色分)と記載する場合は、一つの色要素につき、複数の画素
がある場合、それらをまとめて一画素と考える場合であるとする。
なお、本発明において、画素は、マトリクス状に配置(配列)されている場合を含んで
いる。ここで、画素がマトリクスに配置(配列)されているとは、縦縞と横縞を組み合わ
せたいわゆる格子状にストライプ配置されている場合を含んでいる。そして、三色の色要
素(例えばRGB)でフルカラー表示を行う場合に、三つの色要素がいわゆるデルタ配置
されている場合も含むものとする。さらに、ベイヤー配置されている場合も含んでいる。
なお、色要素は、三色に限定されず、それ以上でもよく、例えば、RGBW(Wは白)や
、RGBに、イエロー、シアン、マゼンダを追加したものなどがある。また、色要素毎に
その発光領域の大きさが異なっていてもよい。
トランジスタとは、それぞれ、ゲートと、ドレインと、ソースとを含む少なくとも三つ
の端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成領域を有する
。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため
、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本発明
においては、ソース及びドレインとして機能する領域を、それぞれ第1端子、第2端子と
表記する。
なお、ゲートとは、ゲート電極とゲート配線(ゲート線またはゲート信号線等とも言う
)とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャネル形
成領域やLDD(Lightly Doped Drain)領域などを形成する半導体
と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。ゲート配
線とは、各画素のゲート電極の間を接続するためや、ゲート電極と別の配線とを接続する
ための配線のことを言う。
ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分も存在す
る。そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つま
り、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、
延伸して配置されているゲート配線とオーバーラップしてチャネル形成領域がある場合、
その領域はゲート配線として機能しているが、ゲート電極としても機能していることにな
る。よって、そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良
い。
また、ゲート電極と同じ材料で形成され、ゲート電極とつながっている領域も、ゲート
電極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線とつながっ
ている領域も、ゲート配線と呼んでも良い。このような領域は、厳密な意味では、チャネ
ル形成領域とオーバーラップしていなかったり、別のゲート電極と接続させる機能を有し
てなかったりする場合がある。しかし、製造コスト、工程の削減、レイアウトの簡略化な
どの関係で、ゲート電極やゲート配線と同じ材料で形成され、ゲート電極やゲート配線と
つながっている領域がある。よって、そのような領域もゲート電極やゲート配線と呼んで
も良い。
また、例えば、マルチゲートのトランジスタにおいて、1つのトランジスタのゲート電
極と、別のトランジスタのゲート電極とは、ゲート電極と同じ材料で形成された導電膜で
接続される場合が多い。そのような領域は、ゲート電極とゲート電極とを接続させるため
の領域であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを1つの
トランジスタであると見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲ
ート電極やゲート配線と同じ材料で形成され、それらとつながって配置されているものは
、ゲート電極やゲート配線と呼んでも良い。また、例えば、ゲート電極とゲート配線とを
接続している部分の導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い
なお、ゲート端子とは、ゲート電極の領域や、ゲート電極と電気的に接続されている領
域について、その一部分のことを言う。
なお、ソースとは、ソース領域とソース電極とソース配線(ソース線またはソース信号
線等とも言う)とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは
、p型不純物(ボロンやガリウムなど)やn型不純物(リンやヒ素など)が多く含まれる
半導体領域のことを言う。従って、少しだけp型不純物やn型不純物が含まれる領域、い
わゆる、LDD(Lightly Doped Drain)領域は、ソース領域には含
まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に
接続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領
域も含んでソース電極と呼ぶこともある。ソース配線とは、各画素のソース電極の間を接
続するためや、ソース電極と別の配線とを接続するための配線のことを言う。
しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分も
存在する。そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い
。つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例
えば、延伸して配置されているソース配線とオーバーラップしてソース領域がある場合、
その領域はソース配線として機能しているが、ソース電極としても機能していることにな
る。よって、そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良
い。
また、ソース電極と同じ材料で形成され、ソース電極とつながっている領域や、ソース
電極とソース電極とを接続する部分も、ソース電極と呼んでも良い。また、ソース領域と
オーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ
材料で形成され、ソース配線とつながっている領域も、ソース配線と呼んでも良い。この
ような領域は、厳密な意味では、別のソース電極と接続させる機能を有していなかったり
する場合がある。しかし、製造コスト、工程の削減、又はレイアウトの簡略化などの関係
で、ソース電極やソース配線と同じ材料で形成され、ソース電極やソース配線とつながっ
ている領域がある。よって、そのような領域もソース電極やソース配線と呼んでも良い。
また、例えば、ソース電極とソース配線とを接続している部分の導電膜も、ソース電極
と呼んでも良いし、ソース配線と呼んでも良い。
なお、ソース端子とは、ソース電極の領域や、ソース電極や、ソース電極と電気的に接
続されている領域について、その一部分のことを言う。
なお、ドレインについては、ソースと同様である。
なお、本発明において、半導体装置とは半導体素子(トランジスタやダイオードなど)
を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般
でもよい。また、表示装置とは、表示素子(液晶素子や発光素子など)を有する装置のこ
とを言う。なお、基板上に液晶素子やEL素子などの表示素子を含む複数の画素やそれら
の画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、
フレキシブルプリントサーキット(FPC)やプリント配線基盤(PWB)が取り付けら
れたものも含んでもよい。また、発光装置とは、特にEL素子やFEDで用いる素子など
の自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有し
ている表示装置をいう。
なお、本発明において、「ある物」の上に形成されている、あるいは、「ある物」上に
形成されている、というように、「ある物」の上に、あるいは、「ある物」上に、という
記載については、「ある物」の上に直接接していることに限定されない。直接接してはい
ない場合、つまり、間に別のものが挟まっている場合も含むものとする。従って例えば、
層Aの上に(もしくは層A上に)、層Bが形成されている、という場合は、層Aの上に直
接接して層Bが形成されている場合と、層Aの上に直接接して別の層(例えば層Cや層D
など)が形成されていて、その上に直接接して層Bが形成されている場合とを含むものと
する。また、「ある物」の上方に、という記載についても同様であり、ある物の上に直接
接していることに限定されず、間に別のものが挟まっている場合も含むものとする。従っ
て例えば、層Aの上方に、層Bが形成されている、という場合は、層Aの上に直接接して
層Bが形成されている場合と、層Aの上に直接接して別の層(例えば層Cや層Dなど)が
形成されていて、その上に直接接して層Bが形成されている場合とを含むものとする。な
お、「ある物」の下に、あるいは、「ある物」の下方に、の場合についても、同様であり
、直接接している場合と、接していない場合とを含むこととする。ここで特に指定しない
場合には、基板の一方の面を「上」方向とし、基板の他方の面を「下」方向とする。つま
り、作製段階において、層Aの「上」に層Bを形成した構成を有している場合、その完成
物の天地を逆転したとしても、層Aの「上」に層Bが形成された構成と言うことができる
。すなわち、「上」または「下」といった方向の持つ意味は、「ある物」に対して、対象
物がそのどちら側に形成されるのかを示すに留まり、一般的な「上」および「下」の持つ
意味である「重力に対する方向」を言うものではない。もちろん、「左」、「右」といっ
た、その他の方向についても同様である。なお、特に指定する場合にはこれに限られず、
重力の方向を基準としても良いし、その他の基準を用いても良い。
本発明によれば、トランジスタの有する半導体膜と液晶を駆動する第1の電極とを同一
工程で形成することができる。その結果、第1の電極を、マスク数(レチクル数)や製造
工程数を増やすことなく製造することが出来る。
従って、広い視野角を有しており、かつ従来と比べて製造コストが低い液晶表示装置を
提供することができる。
本発明に係る液晶表示装置の構成を示した図。 本発明に係る液晶表示装置の構成を示した図。 本発明に係る液晶表示装置の構成を示した図。 本発明に係る液晶表示装置の構成を示した図。 本発明に係る液晶表示装置の構成を示した図。 本発明に係る液晶表示装置の構成を示した図。 (A)は第1の実施形態に係る液晶表示装置の構成を説明する為の平面図、(B)は(A)のA−B断面図及びC−D断面図。 図7(B)の別の構成を示した図。 (A)は第2の実施形態に係る液晶表示装置の構成を説明する為の平面図、(B)は(A)のA−B断面図及びC−D断面図。 (A)は第3の実施形態に係る液晶表示装置の構成を説明する為の平面図、(B)は(A)のA−B断面図、C−D断面図、及びE−F断面図。 (A)は第4の実施形態に係る液晶表示装置の構成を説明する為の平面図、(B)は(A)のA−B断面図及びC−D断面図。 (A)は第5の実施形態に係る液晶表示装置の構成を説明する為の平面図、(B)は(A)のA−B断面図及びC−D断面図。 (A)は第6の実施形態に係る液晶表示装置の構成を説明する為の平面図、(B)は(A)のA−B断面図、C−D断面図、及びE−F断面図。 (A)は第7の実施形態に係る液晶表示装置の構成を説明する為の平面図、(B)は(A)のA―B断面図、C−D断面図、及びE−F断面図。 (A)は第8の実施形態に係る液晶表示装置の構成を説明する為の平面図、(B)は(A)のA―B断面図、C−D断面図、及びE−F断面図。 (A)は第9の実施形態に係る液晶表示装置の回路図、(B)は第10の実施形態に係る液晶表示装置の構成の回路図。 (A)は第11の実施形態に係る液晶表示装置の回路図、(B)は第12の実施形態に係る液晶表示装置の回路図。 (A)は第13の実施形態に係る液晶表示装置の構成を説明する為の平面図、(B)は(A)のA―B断面図及びC−D断面図。 (A)は第14の実施形態に係る液晶表示装置の構成を説明する為の断面図、(B)は第15の実施形態に係る液晶表示装置の構成を説明する為の断面図。 第16の実施形態に係る液晶表示装置の構成を説明する為の断面図。 (A)は図20に示した液晶表示装置の平面図、(B)は(A)の画素部の拡大図。 (A)は第17の実施形態に係る液晶表示装置の平面図、(B)は(A)の画素部の拡大図。 第18の実施形態に係る液晶表示装置の構成を説明する為の断面図。 第19の実施形態に係るFFS方式の液晶表示装置の電極の形状を説明する為の平面図。 第20の実施形態に係るIPS方式の液晶表示装置の電極の形状を説明する為の平面図。 (A)〜(E)は、実施例1の液晶表示モジュールの製造方法を示す断面図。 (A)〜(D)は、実施例1の液晶表示モジュールの製造方法を示す断面図。 (A)は実施例1の液晶表示モジュールの平面図、(B)は(A)のK−L断面図。 実施例2に係る液晶表示モジュールを説明する為の図。 実施例2に係る液晶表示モジュールを説明する為の図。 (A)〜(H)は、実施例3による電子機器を示す斜視図。 第21の実施形態に係る無機EL素子の構成を説明するための断面図。 第22の実施形態に係る有機EL素子の構成を説明するための断面図。 第23の実施形態に係る反射型液晶表示装置の構成および作製工程を説明するための断面図。
以下、本発明の実施形態について図面を参照しながら説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
本実施形態の記載内容に限定して解釈されるものではない。
(第1の実施形態)
図1は、本発明の基本的な場合の例を示す。図1(A)には、平面図、図1(B)には
、断面図を示す。
基板100の上に、第1の電極102が形成されている。第1の電極102は、従来は
、ITO(インジウム錫酸化物)を用いて形成されていた。
本発明において、第1の電極102は、一例としては、シリコンを含む半導体材料で形
成される。ただし、これに限定されない。また、アモルファス(非晶質)シリコンでもよ
いが、導電性をあげるために、ポリ(多結晶)シリコンや単結晶シリコンなども用いられ
る。また、さらに導電性をあげるために、リンやボロンやガリウムやヒ素などの不純物(
p型不純物やn型不純物)を含む場合が多い。
第1の電極102にシリコンを含む半導体材料を用いるのは、シリコンの透過率が高い
ためである。また第1の電極102は、膜厚が薄いため、光を透過させることが出来る。
透過率は、好ましくは50%以上、より好ましくは、80%以上が望ましい。これにより
、視認性のよいものが実現できる。
なお、基板100と第1の電極102との間には、別の絶縁層や導電層が配置されてい
てもよい。例えば、基板100から侵入する不純物をブロックするための絶縁層や、ゲー
ト電極や、ゲート配線や、ゲート絶縁膜などが配置されていてもよい。
第1の電極102の上には、絶縁膜106が形成されている。なお、絶縁膜106は、
単層でもよいし、多層構造になっていてもよい。
なお、絶縁膜106を構成する材料は、無機材料又は有機材料を用いることができる。
有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、
シロキサン、又はポリシラザンなどを用いることができる。無機材料としては、酸化シリ
コン(SiO)、窒化シリコン(SiN)、酸化窒化シリコン(SiO:x>
y)、窒化酸化シリコン(SiN:x>y)など、酸素又は窒素を有する絶縁物質
を用いることができる。また、これらの膜を複数積層した積層膜であってもよい。また、
有機材料と無機材料を組み合わせて積層膜にしてもよい。
なお、絶縁膜として無機材料を用いることにより、水分や不純物の侵入を止めることが
出来る。特に、窒素を含む層を用いると、水分や不純物をブロックする機能が高い。
なお、絶縁膜として有機材料を用いることにより、表面を平坦にすることが出来る。そ
のため、その上の層に対して、よい効果をもたらすことが出来る。例えば、有機材料の上
に形成する層も平坦にすることが出来るため、液晶の配向の乱れを防いだりすることが出
来たり、配線が切れてしまうことを防いだり、レジストを正確に形成することができたり
する。
絶縁膜106の上には、第2の電極108を形成する。第2の電極108は、光透過性
の高い材料が望ましい。例えば、インジウム(In)、錫(Sn)、酸素(O)で構成さ
れた群から選ばれた一つ又は複数の元素、もしくは、前記群から選ばれた一つ又は複数の
元素を成分とする化合物や合金材料(例えば、インジウム錫酸化物(ITO)、インジウ
ム亜鉛酸化物(IZO)、酸化珪素を添加したインジウム錫酸化物(ITSO))が望ま
しい。特に、IZOは、パターニングしやすく、正確な形状で微細に形成しやすいため、
好適である。ただし、これに限定されない。
なお、第2の電極108では、開口パターン(スリット)を形成する。なお、この開口
パターンは、第1の電極102と第2の電極108との間に、基板に概略平行な方向の電
界を発生させるためのものである。したがって、基板に概略平行な方向を含む電界を発生
させることが可能であれば、さまざまな形状を取ることが出来る。ここで、概略平行とは
、多少のずれを含みつつ、平行な場合を指す。したがって、表示に支障が出ない範囲にお
いて、平行な方向からずれていてもよい。例えば、±10度、より望ましくは±5度程度
のずれを有している場合を含んでいる。
よって、前記開口パターンには、スリット等の閉じられた開口パターンのみではなく、
例えば櫛歯形状の電極における櫛歯部分の相互間のスペース等、導電体パターンの相互間
に位置していて該導電体パターンが形成されていないスペースを含むものとする。つまり
、電極と電極との間に、隙間や間隔があいていればよい。
このように、第2の電極108と第1の電極102との間で電界を発生させ、液晶分子
の配向状態を制御することが出来る。
なお、各画素に電極が形成されている場合、映像信号に応じて画素毎に異なる信号が供
給される電極、いわゆる画素電極は、第2の電極108と第1の電極102のどちらにお
いても適用させることが出来る。よって、例えば、第2の電極108を画素電極とし、第
1の電極102を共通電極とすることが可能であるし、また第2の電極108を共通電極
とし、第1の電極102を画素電極とすることも可能である。
画素電極は、トランジスタのソースもしくはドレインと接続される場合が多いため、第
1の電極102や第2の電極108を画素電極とすることにより、構造を簡略化すること
が出来る。また、共通電極は、全ての画素同士で接続される場合が多いため、第1の電極
102や第2の電極108を共通電極にすることにより、構造を簡略化することが出来る
次に、トランジスタ201を有する場合について、図2(A)には、平面図、図2(B
)には、断面図を示す。トランジスタ201は、第1の電極102や第2の電極108の
近辺に配置される。
このとき、トランジスタ201が有する膜と、第1の電極102とを同時に形成するこ
とが出来る。その結果、第1の電極を、マスク数(レチクル数)や製造工程数を増やすこ
となく製造することが出来る。
一例としては、トランジスタ201が有する半導体層と、第1の電極102とを同時に
形成することが出来る。したがって、トランジスタ201が有する半導体層と第1の電極
102を同時に成膜し、同時にエッチングすることによって、同時にパターニングするこ
とが出来る。また、半導体層がポリシリコンの場合は、同時に結晶化されることとなる。
そのため、トランジスタ201が有する半導体層と、第1の電極102とは、同じ材料
を含むこととなる。
なお、トランジスタ201が有する半導体層の一部に、リンやボロンやガリウムやヒ素
などの不純物(p型不純物やn型不純物)を導入する場合、同時に、第1の電極102に
も、導入することが望ましい。同時に導入する場合は、導入される部分の上の膜の厚さや
材質に影響を受けるが、同様な層構造の下に形成されている場合は、少なくとも、トラン
ジスタ201が有する半導体層の一部のある領域では、第1の電極102のある領域と、
概ね等しい濃度の不純物(p型不純物やn型不純物)を有することとなる。例えば、トラ
ンジスタ201が有する半導体層のうちソース領域又はドレイン領域を形成する層と第1
の電極102を形成する半導体層とが概ね等しい濃度の不純物領域を有することとなる。
なお、トランジスタ201が有する半導体層には、チャネル形成領域を含む場合が多い
。チャネル形成領域上には、ゲート絶縁膜を介して、ゲート電極が配置されている。この
チャネル形成領域には、通常、濃度の高い不純物(p型不純物やn型不純物)は、導入さ
れない。ただし、濃度が非常に低い不純物(p型不純物やn型不純物)は、しきい値電圧
値を調整するために、導入される場合がある。また、トランジスタ201が有する半導体
層には、濃度が低い不純物(p型不純物やn型不純物)が、LDD(Lightly d
oped drain)領域を形成するために、導入される場合がある。以上のことから
、トランジスタ201が有する半導体層は、様々な濃度の不純物(p型不純物やn型不純
物)を有する領域が複数存在する場合が多い。
なお、トランジスタ201が有する半導体層と、第1の電極102とにおいて、同時に
不純物(p型不純物やn型不純物)を導入する場合、トランジスタ201が有する半導体
層と第1の電極102とは、非常に近接して配置されていてもよい。なぜなら、同じ不純
物(p型不純物やn型不純物)を導入することが多いためである。そのため、トランジス
タ201と第1の電極102とを、非常に効率的にレイアウトすることができ、開口率を
向上させることが出来る。
ただし、トランジスタ201が有する半導体層の一部と、第1の電極102とで、導電
型が異なっていてもよい。その場合は、トランジスタ201とは別のトランジスタと同時
に、不純物(p型不純物やn型不純物)が導入されることとなる。したがってその場合は
、少なくとも、トランジスタ201とは別のトランジスタが有する半導体層の一部のある
領域では、第1の電極102のある領域と、概ね等しい濃度の不純物(p型不純物やn型
不純物)を有することとなる。一例としては、トランジスタ201とは別のトランジスタ
は、ソース信号線駆動回路やゲート信号線駆動回路などの一部として配置されている。
なお、トランジスタ201と、第1の電極102、もしくは、第2の電極108とは、
電気的に接続される場合が多い。そして、電気的に接続された電極が、画素電極となる場
合が多い。トランジスタ201と、第1の電極102、もしくは、第2の電極108とは
、接続孔や配線などを介して、電気的に接続される場合が多い。
なお、図2では、第1の電極102が、トランジスタ201が有する膜と同時に形成さ
れる場合について述べたが、これに限定されない。第1の電極102が、別のもの、例え
ば、配線や抵抗素子や容量素子などが有する膜と同時に形成されてもよい。
次に、トランジスタ301を有していて、かつ、トランジスタ301の一部と、第1の
電極102とが地続きになっていて、一つの島(アイランド)を形成している場合につい
て、図3に示す。図3(A)には、平面図、図3(B)には、断面図を示す。なお、本明
細書中において、地続きとは、一体に形成されていることを言うものとする。
このとき、トランジスタ301が有する膜と、第1の電極102とは、1つの膜として
繋がっているため、同時に形成することが出来る。その結果、第1の電極を、マスク数(
レチクル数)や製造工程数を増やすことなく製造することが出来る。
一例としては、トランジスタ301が有する半導体層と、第1の電極102とが繋がっ
ていて、同時に形成することが出来る。したがって、トランジスタ301が有する半導体
層と第1の電極102とを同時に成膜し、同時にエッチングすることによって、同時にパ
ターニングすることが出来る。また、半導体層がポリシリコンの場合は、同時に結晶化さ
れることとなる。この場合、トランジスタ301が有する半導体層と第1の電極102を
構成する半導体層の結晶の粒界は概略同一の方向に向かって延伸している。ここで、結晶
の粒界が概略同一の方向に向かって延伸している、とは、例えば、結晶化において形成さ
れる長手方向及び該長手方向と直交する方向(短手方向ともいう)を有する粒界の、該長
手方向の向きがそろっていることを言う。
そのため、トランジスタ301が有する半導体層と、第1の電極102とは、同じ材料
を含むこととなる。
なお、トランジスタ301が有する半導体層と、第1の電極102とは、地続きになっ
ていて、繋がっているため、トランジスタ301が有する半導体層がどこまでであり、第
1の電極102がどこまでであるかは、明確には区別出来ない場合がある。
なお、トランジスタ301が有する半導体層の一部に、リンやボロンやガリウムやヒ素
などの不純物(p型不純物やn型不純物)を導入する場合、同時に、第1の電極102に
も、導入することが望ましい。同時に導入することにより、地続きになっているため、電
気的に接続された状態とすることが出来る。
その場合、トランジスタ301が有する半導体層と、第1の電極102とを接続するた
めに、接続孔を設けて、別の配線を用いて接続する必要がない。そのため、効率的にレイ
アウトすることができ、開口率を向上させることが出来る。
なお、トランジスタ301と、第1の電極102とは、地続きになっているため、電気
的に接続された状態にある場合が多く、そのため、電気的に接続された電極が、画素電極
となる場合が多い。
なお、同時に不純物を導入する場合は、導入される部分の上の膜の厚さや材質に影響を
受けるが、同様な層構造の下に形成されている場合は、少なくとも、トランジスタ301
が有する半導体層の一部のある領域では、第1の電極102のある領域と、概ね等しい濃
度の不純物(p型不純物やn型不純物)を有することとなる。
なお、トランジスタ301が有する半導体層には、チャネル形成領域を含む場合がおお
い。チャネル形成領域は、ゲート絶縁膜を介して、ゲート電極が配置されている。このチ
ャネル形成領域には、通常、濃度の高い不純物(p型不純物やn型不純物)は、導入され
ない。ただし、濃度が非常に低い不純物(p型不純物やn型不純物)は、しきい値電圧値
を調整するために、導入される場合がある。また、濃度が低い不純物(p型不純物やn型
不純物)は、LDD(Lightly doped drain)領域を形成するために
、導入される場合がある。以上のことから、トランジスタ301が有する半導体層は、様
々な濃度の不純物(p型不純物やn型不純物)を有する領域が複数存在する場合が多い。
ただし、トランジスタ301が有する半導体層の一部と、第1の電極102とで、導電
型が異なっていてもよい。その場合は、トランジスタ301とは別のトランジスタと同時
に、不純物(p型不純物やn型不純物)が導入されることとなる。したがってその場合は
、少なくとも、トランジスタ301とは別のトランジスタが有する半導体層の一部のある
領域では、第1の電極102のある領域と、概ね等しい濃度の不純物(p型不純物やn型
不純物)を有することとなる。一例としては、トランジスタ301とは別のトランジスタ
は、ソース信号線駆動回路やゲート信号線駆動回路などの一部として配置されている。
なお、トランジスタ301と、第1の電極102とは、電気的に接続される場合が多い
。そして、電気的に接続された電極、つまり、第1の電極102が、画素電極となる場合
が多い。その結果、効率的に電極とトランジスタを配置することができるため、好適であ
る。
なお、図3では、第1の電極102が、トランジスタ301が有する膜と同時に形成さ
れる場合について述べたが、これに限定されない。第1の電極102が、別のもの、例え
ば、配線や抵抗素子や容量素子などが有する膜と同時に形成されてもよい。
なお、図1、図2、図3において、第2の電極108のみ、開口パターンを有する場合
について記載したが、これに限定されない。第1の電極102でも同様に、開口パターン
を有しても良い。これにより、基板に概略平行な電界を発生させ、液晶分子を制御するこ
とが出来る。この場合の図を、図4、図5、図6に示す。図4は、図1について、第1の
電極102も開口パターンを有している場合に相当する。図5は、図2について、第1の
電極102も開口パターンを有している場合に相当する。図6は、図3について、第1の
電極102も開口パターンを有している場合に相当する。
図4、図5、図6のように、第1の電極102に開口パターンがあると、その開口パタ
ーンの部分は、光の透過量が増える。なぜなら、第1の電極102が第2の電極108に
重なっていないからである。第1の電極102が重なっていると、透過率が100%でな
い限り、光の透過量が減ってしまう。それに対して、第1の電極102が重なっていない
部分は、光が減衰しないため、光の透過量が増える。その結果、輝度を向上させることや
、消費電力を低減させることが出来る。
図7(A)は、本発明の第1の実施形態に係る液晶表示装置の構成を説明する為の平面
図である。なお、ここでは、液晶表示装置に設けられた複数の画素のうち、1画素分の画
素を示している。この液晶表示装置は、FFS方式で液晶の配向方向を制御する装置であ
る。本図において、複数のソース配線107aが互いに平行(図中上下方向に延伸)かつ
離間した状態で配置されている。複数のゲート配線104cは、ソース配線107aに略
直交する方向(図中左右方向)に延伸し、かつ互いに離間するように配置されている。補
助配線104bは、複数のゲート配線104cそれぞれに隣り合う位置に配置されており
、ゲート配線104cに略平行な方向、つまり、ソース配線107aに略直交する方向(
図中左右方向)に延伸している。ソース配線107aと、補助配線104b及びゲート配
線104cとによって、略長方形の空間が囲まれているが、この空間に液晶表示装置の画
素電極が配置されている。画素電極を駆動する薄膜トランジスタは、図中左上の角に配置
されている。
なお、ゲート配線104c、補助配線104b、及びソース配線107aなどは、アル
ミニウム(Al)、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングス
テン(W)、ネオジム(Nd)、クロム(Cr)、ニッケル(Ni)、白金(Pt)、金
(Au)、銀(Ag)、銅(Cu)、マグネシウム(Mg)、スカンジウム(Sc)、コ
バルト(Co)、ニッケル(Ni)、亜鉛(Zn)、ニオブ(Nb)、シリコン(Si)
、リン(P)、ボロン(B)、ヒ素(As)、ガリウム(Ga)、インジウム(In)、
錫(Sn)、酸素(O)で構成された群から選ばれた一つ又は複数の元素、もしくは、前
記群から選ばれた一つ又は複数の元素を成分とする化合物や合金材料(例えば、インジウ
ム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化珪素を添加したインジウ
ム錫酸化物(ITSO)、酸化亜鉛(ZnO)、アルミネオジム(Al−Nd)、マグネ
シウム銀(Mg−Ag)など)、もしくは、これらの化合物を組み合わせた物質などを用
いて形成される。もしくは、それらとシリコンの化合物(シリサイド)(例えば、アルミ
シリコン、モリブデンシリコン、ニッケルシリサイドなど)や、それらと窒素の化合物(
例えば、窒化チタン、窒化タンタル、窒化モリブデン等)を有して形成される。なお、シ
リコン(Si)には、n型不純物(リンなど)やp型不純物(ボロンなど)を多く含んで
いてもよい。これらの不純物を含むことにより、導電率が向上して、通常の導体と同様な
振る舞いをするため、配線や電極として利用しやすくなる。なお、シリコンは、単結晶で
もよいし、多結晶(ポリシリコン)でもよいし、非晶質(アモルファスシリコン)でもよ
い。単結晶シリコンや多結晶シリコンを用いることにより、抵抗を小さくすることが出来
る。非晶質シリコンを用いることにより、簡単な製造工程で作ることが出来る。なお、ア
ルミニウムや銀は、導電率が高いため、信号遅延を低減することができ、エッチングしや
すいので、パターニングしやすく、微細加工を行うことが出来る。なお、銅は、導電率が
高いため、信号遅延を低減することが出来る。なお、モリブデンは、ITOやIZOなど
の酸化物半導体や、シリコンと接触しても、材料が不良を起こすなどの問題が生じること
なく製造でき、パターニングやエッチングがしやすく、耐熱性も高いため、望ましい。な
お、チタンは、ITOやIZOなどの酸化物半導体や、シリコンと接触しても、材料が不
良を起こすなどの問題が生じることなく製造でき、耐熱性も高いため、望ましい。なお、
タングステンは、耐熱性が高いため、望ましい。なお、ネオジムは、耐熱性が高いため、
望ましい。特に、ネオジムとアルミニウムとの合金にすると、耐熱性が向上し、アルミニ
ウムがヒロックをおこしにくくなるため、望ましい。なお、シリコンは、トランジスタが
有する半導体層と同時に形成でき、耐熱性も高いため、望ましい。なお、インジウム錫酸
化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化珪素を添加したインジウム錫酸
化物(ITSO)、酸化亜鉛(ZnO)、シリコン(Si)は、透光性を有しており、光
を透過させるような部分に用いることができるため、望ましい。たとえば、画素電極や共
通電極として用いることができる。
なお、これらが単層で配線や電極を形成していてもよいし、多層構造になっていてもよ
い。単層構造で形成することにより、製造工程を簡略化することができ、工程数を少なく
でき、コストを低減することが出来る。また、多層構造にすることにより、それぞれの材
料のメリットを生かし、デメリットを低減させ、性能の良い配線や電極を形成することが
出来る。たとえば、抵抗の低い材料(アルミニウムなど)を多層構造の中に含むようにす
ることにより、配線の低抵抗化を図ることができる。また、耐熱性が高い材料を含むよう
にすれば、例えば、耐熱性が弱いが、別のメリットを有する材料を、耐熱性が高い材料で
挟むような積層構造にすることにより、配線や電極全体として、耐熱性を高くすることが
出来る。例えば、アルミニウムを含む層を、モリブデンやチタンを含む層で挟んだような
形にした積層構造にすると望ましい。また、別の材料の配線や電極などと直接接するよう
な部分がある場合、お互いに悪影響を及ぼすことがある。例えば、一方の材料が他方の材
料の中に入っていって、性質を変えてしまい、本来の目的を果たせなくなったり、製造す
るときに、問題が生じて、正常に製造できなくなったりすることがある。そのような場合
、ある層を別の層で挟んだり、覆ったりすることにより、問題を解決することが出来る。
例えば、インジウム錫酸化物(ITO)と、アルミニウムを接触させたい場合は、間に、
チタンやモリブデンを挟むことが望ましい。また、シリコンとアルミニウムを接触させた
い場合は、間に、チタンやモリブデンを挟むことが望ましい。
なお、ゲート配線104c、補助配線104bの方が、ソース配線107aよりも耐熱性
が高い材料を用いることが望ましい。なぜなら、ゲート配線104c、補助配線104b
の方が、製造工程の過程で、高い温度状態に配置されることが多いからである。
なお、ソース配線107aの方が、ゲート配線104cよりも、抵抗の低い材料を用い
ることが望ましい。なぜなら、ゲート配線104cには、H信号とL信号の2値の信号を
与えるだけであるが、ソース配線107aには、アナログの信号を与え、それが表示に寄
与するからである。よって、ソース配線107aには、正確な大きさの信号を供給できる
ようにするため、抵抗の低い材料を用いることが望ましい。
なお、補助配線104bを設けなくてもよいが、補助配線104bを設けることにより
、各画素における共通電極の電位を安定化させることができる。なお、図7では、補助配
線104bは、ゲート配線104cと概略平行には配置されているが、これに限定されな
い。ソース配線107aと概略平行に配置されていてもよい。その時は、ソース配線10
7aと同じ材質で形成されることが望ましい。
ただし、補助配線104bは、ゲート配線104cと概略平行に配置したほうが、開口
率を大きくすることができ、効率的にレイアウトできるため、好適である。
図7(B)は、図7(A)のA−B断面図及びC−D断面図である。図7(B)に示す
ように、基板100上には、基板100から不純物が拡散することを防止するために、下
地絶縁膜101が形成されている。下地絶縁膜101は、例えば、酸化シリコン(SiO
)、窒化シリコン(SiN)、酸化窒化シリコン(SiO:x>y)、窒化酸
化シリコン(SiN:x>y)など、酸素又は窒素を有する絶縁物質から構成され
る。また、これらの膜を複数積層した積層膜であってもよい。
なお、基板100は、ガラス基板、石英基板、アルミナなど絶縁物で形成される基板、
後工程の処理温度に耐え得る耐熱性を有するプラスチック基板、シリコン基板、または金
属基板である。また、ポリシリコンであってもよい。
なお、透過型の表示装置として動作させる場合は、基板100は、光透過性を有するこ
とが望ましい。
下地絶縁膜101上には、半導体膜102f及び液晶の配向方向を制御する第1の電極
102cが形成されている。半導体膜102fと第1の電極102cは、例えばポリシリ
コン膜であり、同時に成膜された同一の膜を同一工程で選択的にエッチングすることによ
り、形成される。即ち、半導体膜102fと第1の電極102cは、下地膜101上であ
って、同層に形成される。ただし、同時に成膜することや、同一工程でエッチングするこ
とに、本発明を限定するものではない。半導体膜102fには、薄膜トランジスタのソー
ス領域又はドレイン領域となる不純物領域102d、並びにドレイン領域又はソース領域
となる不純物領域102bが形成されている。不純物領域102d,102bは、例えば
リン又はヒ素が導入されたn型の不純物領域であるが、p型の不純物領域であってもよい
。n型を付与する不純物としては、例えばリン(P)及びヒ素(As)があり、p型を付
与する不純物としては、例えばボロン(B)及びガリウム(Ga)がある。ただし、導電
率が高いn型の不純物領域であるのが望ましい。一方、駆動回路をp型トランジスタのみ
で形成する場合には、不純物領域102d,102bもp型にするのが望ましい。これは
、製造コストを下げることができるためである。
第1の電極102cは、他の画素においても共通の電圧が供給される共通電極として機
能し、例えば不純物が導入されたポリシリコン膜によって形成されている。第1の電極1
02cは、不純物が導入されることにより抵抗が下がり、電極として機能する。図7(A
)の点線で示すように、第1の電極102cは、長方形の一角(図中左上の角)に角を欠
いた部分102gを有する形状であり、画素の略全面に形成されている。なお、長方形の
角を欠いた部分102eには薄膜トランジスタが配置されている。この角を欠いた部分1
02eに薄膜トランジスタを配置することにより、画素内における表示に有効な領域を、
より効率的に形成することができる。つまり、開口率の向上につながる。第1の電極10
2cは、膜厚が例えば45nm以上60nm以下であり、光の透過率は十分高い。ただし
、光の透過率を更に上げる場合には、第1の電極102cの膜厚を40nm以下にするこ
とが望ましい。
第1の電極102cは、例えばポリシリコンで形成されているが、他の半導体材料、例
えばアモルファスシリコン、単結晶シリコン、有機半導体、又はカーボンナノチューブで
形成されていてもよい。この場合、薄膜トランジスタには、半導体膜102fの代わりに
アモルファスシリコン膜又は有機半導体膜などが用いられる。なお、トランジスタを形成
する半導体膜102fと第1の電極102cとは同一の膜を同時に選択的にエッチングす
ることにより形成されることが望ましい。この場合、マスク(レチクル)数や工程数を削
減できるため、製造コストを低減することができる。また、不純物領域102b,不純物
領域102dには、同じ種類の不純物元素が同時に導入されることが望ましい。なぜなら
、同じ種類の不純物元素を導入すると、不純物領域102b,不純物領域102dを互い
に近接して配置しても、問題なく不純物元素を導入することができるため、より密なレイ
アウトを構成することができるからである。p型又はn型どちらか一方のみの不純物元素
を導入することにより、異なる種類の不純物元素を導入する場合と比較して低コストで製
造できるため望ましい。
半導体膜102f上を含む全面上には、トランジスタのゲート絶縁膜103が形成され
ている。
ただし、ゲート絶縁膜103は、チャネル形成領域近傍にのみ配置され、それ以外の部
分では、配置されていない場合もある。また、場所によって厚さや積層構造や厚さが異な
る場合がある。例えば、チャネル近傍のみ厚かったり、層の数が多かったりして、それ以
外の場所では、膜厚が薄かったり、層の数が少なかったりする場合もある。このようにす
ることにより、ソース領域やドレイン領域への不純物の添加が制御しやすくなる。また、
チャネル近傍のゲート絶縁膜103の厚さや層の数を変えることにより、半導体層への不
純物の添加量が場所によって変わるようにして、LDD領域等を形成することが出来る。
LDD領域を形成することにより、漏れ電流の低減や、ホットキャリアの発生を抑えて信
頼性を向上させることが出来る。
ゲート絶縁膜103は、例えば、酸化シリコン(SiO)、窒化シリコン(SiN
)、酸化窒化シリコン(SiO:x>y)、窒化酸化シリコン(SiN:x
>y)など、酸素又は窒素を有する絶縁物質から構成される。また、これらの膜を複数積
層した積層膜であってもよい。ゲート絶縁膜103上には、2本のゲート電極104aが
形成されている。図7(B)及び図7(A)に示すように、ゲート電極104aは補助配
線104b及びゲート配線104cと同一配線層であり、ゲート配線104cに電気的に
接続している。半導体膜102fにおいて、ゲート電極104aの下方に位置する領域1
02aは、チャネル形成領域として機能する。なお、2つのチャネル形成領域102aの
相互間に位置する半導体領域にも、不純物領域102b,102dと同一の不純物が導入
されている。なお、本実施形態においては、2本のゲート電極104aを有するマルチゲ
ート構造としたが、本発明をこの構成に限定するものではない。
ゲート絶縁膜103上及びゲート電極104a上には、絶縁膜105及び第1層間絶縁
膜106aがこの順に形成されている。
なお、絶縁膜105及び第1層間絶縁膜106aのいずれか1つのみが形成されていて
もよいし、各々の絶縁膜が、多層構造になっていてもよい。また、これらの絶縁膜には、
無機材料又は有機材料を用いることができる。有機材料としては、ポリイミド、アクリル
、ポリアミド、ポリイミドアミド、レジスト、シロキサン、又はポリシラザンなどを用い
ることができる。無機材料としては、酸化シリコン(SiO)、窒化シリコン(SiN
)、酸化窒化シリコン(SiO:x>y)、窒化酸化シリコン(SiN
x>y)など、酸素又は窒素を有する絶縁物質を用いることができる。また、これらの膜
を複数積層した積層膜であってもよい。また、有機材料と無機材料を組み合わせて積層膜
にしてもよい。
ゲート絶縁膜103、絶縁膜105及び第1層間絶縁膜106aには、不純物領域10
2b上に位置する接続孔、不純物領域102d上に位置する接続孔、第1の電極102c
上に位置する接続孔、及び補助配線104b上に位置する接続孔が形成されている。第1
層間絶縁膜106a上には、ソース配線107a、ドレイン配線107b、及び接続用配
線107cが形成されている。
なお、絶縁膜として無機材料を用いることにより、水分や不純物の侵入を止めることが
出来る。特に、窒素を含む層を用いると、水分や不純物をブロックする機能が高い。
なお、絶縁膜として有機材料を用いることにより、平面を平坦にすることが出来る。そ
のため、その上の層に対して、よい効果をもたらすことが出来る。例えば、有機材料の上
に形成する層も平坦にすることが出来るため、液晶の配向の乱れを防ぐことが出来る。
ソース配線107aは、ソースすなわち不純物領域102dの上方に位置しており、一
部が接続孔に埋め込まれることにより、不純物領域102dに電気的に接続している。し
たがって、ソース電極は、ソース配線107aの一部となって存在していることとなる。
ドレイン配線107bは、ドレインすなわち不純物領域102bの上方に位置しており、
一部が接続孔に埋め込まれることにより、不純物領域102bに接続している。
接続用配線107cは、第1の電極102cの上方から補助配線104bの上方まで延
伸しており、一部が接続孔に埋め込まれることにより、第1の電極102c及び補助配線
104bそれぞれに電気的に接続している。このように、接続用配線107cを配置する
ことにより、接続孔を深くあける必要がないので、正確に形成することが出来る。
また、図7(B)に示す例では、ソース配線107a及び接続用配線107cと同時に
ドレイン配線107bが形成される。この場合、ドレイン配線107bの一部が埋め込ま
れている接続孔と、第2の電極108の一部が埋め込まれている接続孔とは位置が互いに
異なっている。このようにすることにより、ドレイン配線107b及び第2の電極108
のうち、接続孔上に位置する部分が窪んでも、この窪みが重なることはない。このため、
第2の電極108に深く窪む部分が形成されずに、上に形成されるレジストパターンの形
成不良が発生することを抑制できる。
ただし、図8に示すように、第2の電極108と、不純物領域102bとを、ドレイン
配線107bを介さずに、直接接続してもよい。この場合、第2の電極108と、不純物
領域102bとを接続するための接続孔は、深く開ける必要が出てくるが、図7(B)に
おけるドレイン配線107bが必要ないため、その領域を開口領域として画像表示に利用
できる。そのため、開口率が向上し、低消費電力化をはかることが出来る。
このように、第1の電極102cは、接続用配線107cを介して補助配線104bに
接続している。なお、接続用配線107cは、抵抗を下げるために複数設けられるのが好
ましい。このようにすると、第1の電極102cの電位が安定化する。図7(A)に示す
例では、接続用配線107cは、第1の電極102cが有する4つの角のうち、薄膜トラ
ンジスタの近くの角を除く3つの角の上方それぞれに形成されている。このように、複数
の経路で接続させることにより、第1の電極102c内に電位分布が生じることが抑制さ
れる。また、接続用配線107cを介して第1の電極102cと補助配線104bを接続
することにより、接続孔を開ける回数を減らすことが出来るので、プロセス工程を簡略化
することが出来る。
なお、接続用配線107cは、ソース配線107aと同時に、同じ材料を用いて形成し
たが、これに限定されない。第2の電極108と同時に、同じ材料を用いて形成してもよ
い。
ソース配線107a、ドレイン配線107b、接続用配線107c、及び第1層間絶縁
膜106a上には、第2層間絶縁膜106bが形成されている。なお、第2層間絶縁膜1
06bを形成しない構成としても良い。第2層間絶縁膜106bには、無機材料又は有機
材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポ
リイミドアミド、レジスト、又はシロキサン、ポリシラザンなどを用いることができる。
無機材料としては、酸化シリコン(SiO)、窒化シリコン(SiN)、酸化窒化シ
リコン(SiO:x>y)、窒化酸化シリコン(SiN:x>y)など、酸
素又は窒素を有する絶縁物質を用いることができる。また、これらの膜を複数積層した積
層膜であってもよい。また、有機材料と無機材料を組み合わせて積層膜にしてもよい。第
2層間絶縁膜106bには、ドレイン配線107b上に位置する接続孔が形成されている
第2層間絶縁膜106b上には、液晶の配向方向を制御する第2の電極108が形成さ
れている。第2の電極108は、画素ごとに個別の電圧が供給される画素電極として機能
し、ITO(インジウム錫酸化物)、ZnO(酸化亜鉛)、又は酸化インジウムに2〜2
0wt%のZnOを混合したターゲットを用いて形成されたIZOなどによって形成され
ている。なお、第2の電極108と不純物領域102bは、ドレイン配線107bを介し
て電気的に接続してもよいが、相互に直接接続してもよい。
なお、図8に示すように、接続用配線がない場合は、第2の電極108は、薄膜トラン
ジスタの不純物領域102bに直接接続している。
図8及び図7(A)に示すように、第2の電極108は略長方形であり、第1の電極1
02cの上方及びその周囲に位置しているが、第1の電極102cの上方に位置している
部分に、複数の開口パターン112を有している。開口パターン112の例としては、ス
リット状で互いに平行であるものを多く含み、図7(A)に示す例ではソース配線107
aに対して斜めである。開口パターン112が形成されることにより、基板に平行な成分
を有する電界が、第2の電極108の上方において生じる。このため、第2の電極108
の電位を制御することにより、後述する液晶の配向方向を制御することができる。なお、
開口パターンの形状は本実施形態の形状に限定されない。第2の実施形態以降で記載する
開口パターンの形状も適用することができる。すなわち開口パターンには、例えば櫛歯形
状の電極における櫛歯部分の相互間のスペース等、導電体パターンが形成されていないス
ペースも含まれるものとする。
また、開口パターンの向きが異なるものを配置することによって、液晶分子の動く方向
が異なる領域を複数設けることが出来る。つまり、マルチドメイン(配向分割ともいう)
構造にすることが出来る。マルチドメイン構造にすることにより、ある特定の方向から見
たとき、画像の表示が正しくなくなってしまうことを防ぐことができ、その結果、視野角
を向上させることが出来る。
また、図7(A)に示すように、基板100に対して垂直な方向から見た場合に、共通
電極として機能する第1の電極102cの周縁部が、画素電極として機能する第2の電極
108よりも外側に配置するように形成されている。このようにすることにより、信号を
受け取った後フローティング状態になった第2の電極108が、ソース配線107aを介
して他の画素へ伝達される信号の影響を受けることが抑制される。その結果、クロストー
クなどの画質不良を低減することが出来る。なお、本発明はこのような電極構造に限定さ
れるものではなく、第1の電極102cが第2の電極108の内側に配置される部分を有
していても良い。
第2層間絶縁膜106b上及び第2の電極108上には、第1配向膜109a及び液晶
110が積層されている。
液晶110としては、強誘電性液晶(FLC)、ネマティック液晶、スメクティック液
晶、ホモジニアス配向になるような液晶、又はホメオトロピック配向になるような液晶な
どを用いることができる。液晶110上には、第2配向膜109bを有する対向基板11
1が配置されている。なお、対向基板111には、カラーフィルタが配置されていること
が多い。また、基板100及び対向基板111それぞれには、外側に、偏光板が設けられ
ている。なお、偏光板のほかに、位相差板やλ/4板などが配置されている場合も多い。
なお、本発明に係る積層の構成は、本実施形態における積層の構成に限定されない。
次に、本半導体装置、本液晶表示装置の製造方法の一例について説明する。まず、基板
100上に下地絶縁膜101を形成する。次いで、下地絶縁膜101上にポリシリコン膜
又はアモルファスシリコン膜等の半導体膜を形成し、この半導体膜上にレジストパターン
(図示せず)を形成する。次いで、このレジストパターンをマスクとして半導体膜を選択
的にエッチングする。このようにして、半導体膜102f及び第1の電極102cが同一
工程で形成される。その後、レジストパターンを除去する。
次いで、半導体膜102f上、第1の電極102c上、及び下地絶縁膜101上に、ゲ
ート絶縁膜103を形成する。ゲート絶縁膜103は例えば酸化窒化シリコン膜又は酸化
シリコン膜であり、プラズマCVD法により形成される。なお、ゲート絶縁膜103を窒
化シリコン膜、若しくは窒化シリコン及び酸化シリコンを有する多層膜により形成しても
よい。次いで、ゲート絶縁膜103上に導電膜を形成し、この導電膜を、レジストパター
ンをマスクとしたエッチングを行うことにより、選択的に除去して、パターニングする。
これにより、半導体膜102f上に位置するゲート絶縁膜103上には、2つのゲート電
極104aが形成される。また、ゲート電極104aと同時に補助配線104b及びゲー
ト配線104cが形成される。
なお、上記したように補助配線104bを設けることにより、各画素において第1の電
極102cや第2の電極108の電位を安定化させることができる。また、補助配線10
4bを形成しなくてもよい。また、補助配線104bを他の層(例えばソース配線107
aと同一の層、又は第1の電極102cと同一の層、又は第2の電極108と同一の層)
に設けてもよく、複数の層に分けて形成してもよい。また、本図において補助配線104
bは、ソース配線107aに直交する方向に延伸しているが、ソース配線107aと同一
方向に延伸する構成であってもよい。
なお、導電膜は、アルミニウム(Al)、タンタル(Ta)、チタン(Ti)、モリブ
デン(Mo)、タングステン(W)、ネオジム(Nd)、クロム(Cr)、ニッケル(N
i)、白金(Pt)、金(Au)、銀(Ag)、銅(Cu)、マグネシウム(Mg)、ス
カンジウム(Sc)、コバルト(Co)、ニッケル(Ni)、亜鉛(Zn)、ニオブ(N
b)、シリコン(Si)、リン(P)、ボロン(B)、ヒ素(As)、ガリウム(Ga)
、インジウム(In)、錫(Sn)、酸素(O)で構成された群から選ばれた一つ又は複
数の元素、もしくは、前記群から選ばれた一つ又は複数の元素を成分とする化合物や合金
材料(例えば、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化
珪素を添加したインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、アルミネオジム
(Al−Nd)、マグネシウム銀(Mg−Ag)など)、もしくは、これらの化合物を組
み合わせた物質などを用いて形成される。もしくは、それらとシリコンの化合物(シリサ
イド)(例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど)や、
それらと窒素の化合物(例えば、窒化チタン、窒化タンタル、窒化モリブデン等)を用い
て形成される。なお、シリコン(Si)には、n型不純物(リンなど)やp型不純物(ボ
ロンなど)を多く含んでいてもよい。
なお、これらが単層で配線や電極を形成していてもよいし、多層構造になっていてもよ
い。単層構造で形成することにより、製造工程を簡略化することができ、工程数を少なく
でき、コストを低減することが出来る。また、多層構造にすることにより、それぞれの材
料のメリットを生かし、デメリットを低減させ、性能の良い配線や電極を形成することが
出来る。たとえば、抵抗の低い材料(アルミニウムなど)を多層構造の中に含むようにす
ることにより、配線の低抵抗化を図ることができる。また、耐熱性が高い材料を含むよう
にすれば、例えば、耐熱性が弱いが、別のメリットを有する材料を、耐熱性が高い材料で
挟むような積層構造にすることにより、配線や電極全体として、耐熱性を高くすることが
出来る。例えば、アルミニウムを含む層を、モリブデンやチタンを含む層で挟んだような
形にした積層構造にすると望ましい。また、別の材料の配線や電極などと直接接するよう
な部分がある場合、お互いに悪影響を及ぼすことがある。例えば、一方の材料が他方の材
料の中に入っていって、性質を変えてしまい、本来の目的を果たせなくなったり、製造す
るときに、問題が生じて、正常に製造できなくなったりすることがある。そのような場合
、ある層を別の層で挟んだり、覆ったりすることにより、問題を解決することが出来る。
例えば、インジウム錫酸化物(ITO)と、アルミニウムを接触させたい場合は、間に、
チタンやモリブデンを挟むことが望ましい。また、シリコンとアルミニウムを接触させた
い場合は、間に、チタンやモリブデンを挟むことが望ましい。
次いで、ゲート電極104a及びレジストパターン(図示せず)などをマスクとして、
半導体膜102fに不純物を注入する。これにより、半導体膜102fには、不純物領域
102b,102d、及びゲート電極104a相互間に位置する不純物領域が形成される
。なお、n型、p型の不純物元素を個別に注入してもよいし、特定の領域にはn型の不純
物元素及びp型の不純物元素を共に注入してもよい。ただし後者の場合には、n型の不純
物元素又はp型の不純物元素のどちらか一方の注入量が多くなるようにする。
なお、このとき、ゲート絶縁膜103の厚さや積層構造を変えることにより、LDD領
域を形成してもよい。LDD領域を形成したい部分は、ゲート絶縁膜103を厚くするこ
とや、層の数を増やせばよい。その結果、不純物の注入量が減るため、LDD領域を容易
に形成することが出来る。
なお、本工程において、レジストパターンをマスクとして用いてもよい。
また、不純物領域を形成する工程において、第1の電極102cに不純物元素を注入し
てもよい。このようにすると、第1の電極102cを不純物領域102b,102dと同
時に形成することができるため、工程が増加せずに済み、液晶表示装置の製造コストを低
コストにすることができる。
なお、不純物領域に対する不純物元素の注入は、ゲート電極104aを形成する前、例
えばゲート絶縁膜103を形成する前又は形成した後に行ってもよい。その場合は、レジ
ストパターンをマスクとして用い注入する。このとき、第1の電極102cに不純物元素
を注入しても良い。この場合においても、トランジスタの不純物領域の形成工程と、第1
の電極102cに不純物元素を注入する工程を同一の工程にすることができるため、液晶
表示装置の製造コストを低コストにすることができる。
また、これにより、ゲートと同じ層の電極と、不純物が注入された半導体膜との間で、
容量を形成することが出来る。ゲートと同じ層の電極と、不純物が注入された半導体膜と
の間には、ゲート絶縁膜が配置されているので、膜厚がうすく、大きな容量を形成するこ
とが出来る。
次いで、第1層間絶縁膜106a及び各接続孔を形成する。次いで、第1層間絶縁膜1
06a上及び各接続孔中に導電膜(例えば金属膜)を形成し、この金属膜をパターニング
、すなわち選択的に除去する。これにより、ソース配線107a、ドレイン配線107b
、及び接続用配線107cが形成される。なお、導電膜は、既に述べたように、様々な材
料を用いて、様々な構造で形成することができ、一例としては、アルミニウム(Al)、
ニッケル(Ni)、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタ
ル(Ta)、ネオジム(Nd)、白金(Pt)、金(Au)、銀(Ag)などから形成さ
れた膜、これらの合金で形成された膜、又は、これらの積層膜を用いることができる。ま
た、n型不純物が導入されたシリコン(Si)を用いてもよい。
次いで、第2層間絶縁膜106b及び各接続孔を形成する。次いで、第2層間絶縁膜1
06b上及び各接続孔中にITO膜、IZO膜、又はZnO膜を形成し、この膜をレジス
トパターンを用い選択的に除去する。これにより、第2の電極108が形成される。
なお、ドレイン配線107bの一部が埋め込まれている接続孔と、第2の電極108の
一部が埋め込まれている接続孔とは位置が互いに異なっている。このようにすることによ
り、ドレイン配線107b及び第2の電極108のうち、接続孔上に位置する部分が窪ん
でも、この窪みが重なることはない。このため、第2の電極108に深く窪む部分が形成
されず、上記したレジストパターンの形状不良が発生することを抑制できる。その後、レ
ジストパターンを除去する。
ただし、これに限定されない。例えば、ドレイン配線107bの一部が埋め込まれてい
る接続孔と、第2の電極108の一部が埋め込まれている接続孔とは、位置が重なってオ
ーバーラップしていてもよい。その場合、1つの場所に収めることが出来るため、効率的
にレイアウトすることが出来る。そのため、開口率を向上させることが出来る。
次いで、第1配向膜109aを形成し、第2配向膜109bが形成された対向基板11
1との間に液晶を封止する。その後、液晶110と接しない側の対向基板111や基板1
00(すなわち、液晶表示装置の外側)に、偏光板、位相差板、λ/4板、拡散板、又は
プリズムシート等の光学フィルム等を設ける。さらに、バックライトやフロントライトを
設ける。バックライトとしては、直下型やサイドライト型を用いることが出来る。光源と
しては、冷陰極管やLED(発光ダイオード)を用いることができる。LEDとしては、
白色LEDや、色ごとのLED(例えば、白、赤、青、緑、シアン、マゼンダ、イエロー
など)を組み合わせて用いればよい。LEDを用いると、光の波長のピークが鋭いため、
色純度を上げることが出来る。このようにして、液晶表示装置が形成される。
なお、液晶表示装置とは、基板と対向基板と、それに挟まれた液晶のみの部分を呼ぶも
のとしても良く、また、それに、偏光板や位相差板などの光学フィルムを配置したものま
で含めても良いし、さらに、拡散板やプリズムシートや光源(冷陰極管やLEDなど)や
導光板などを含んでいても良い。
以上、本発明の第1の実施形態によれば、FFS方式で液晶の配向方向を制御する液晶
表示装置において、第1の電極102cは不純物が導入されたポリシリコン膜によって形
成されており、薄膜トランジスタのソース領域、ドレイン領域及びチャネル形成領域が形
成されている半導体膜102fと同一工程で形成される。従って、共通電極をITOで形
成する場合と比較して、製造工程数を少なくして製造コストを低くすることができる。
なお、本実施形態では、接続用配線107cを、ソース配線107a及びドレイン配線
107bと同一層に配置したが、他の配線層(例えばゲート配線104c、第1の電極1
02c、又は第2の電極108と同一層)に配置してもよい。また、ゲート絶縁膜103
は全面に形成されていなくてもよい。
また、補助配線104bは、ソース配線107aと同一層でもよい。この場合、補助配
線104bをゲート配線104cと平行に配置し、かつソース配線107aと交差する部
分のみゲート配線104cと同一層にしてもよい。また、補助配線104bをソース配線
107aと平行に配置してもよい。
また、ゲート電極104aとゲート配線104cは別の層に形成されていてもよいし、
別の材料で形成されていてもよい。
また、本実施形態では、チャネル形成領域の上方にゲート電極を配置した、いわゆるト
ップゲート型の薄膜トランジスタについて説明をしたが、本発明は特にこれに限定される
ものではない。チャネル形成領域の下方にゲート電極が配置された、いわゆるボトムゲー
ト型の薄膜トランジスタにしてもよいし、チャネル形成領域の上下にゲート電極が配置さ
れた構造を有するトランジスタを形成してもよい。
(第2の実施形態)
図9(A)は、本発明の第2の実施形態に係るFFS方式の液晶表示装置の構成を説明
する為の平面図であり、図9(B)は、図9(A)のA−B断面図及びC−D断面図であ
る。本実施形態は、第1の電極102cがトランジスタを介してソース配線107aに電
気的に接続されていて画素電極として機能している点、第2の電極108が補助配線10
4bに電気的に接続されていて共通電極として機能している点、第2の電極108に形成
された開口パターン112の形状が異なる点、並びに、第1の電極102c及び第2の電
極108と各配線の接続構造が異なる点を除いて、第1の実施形態と同様の構成である。
また、本実施形態に係る液晶表示装置の製造方法は、第1の実施形態と略同様である。従
って、第1の実施形態で述べた内容は、本実施形態においても適用することが可能である
。以下、第1の実施形態と同様の構成については同一の符号を付し、説明を省略する。
トランジスタのドレインもしくはソースとなる不純物領域102bは、第1の電極10
2cに直接接続している。つまり、トランジスタを構成している半導体層と、第1の電極
102cとは、地続きとなっていて、一つのアイランド(島)を形成している。また、第
1層間絶縁膜106aには、第1の実施形態と異なり、不純物領域102b上に位置する
接続孔、及び第1の電極102c上に位置する接続孔が形成されていない。従って、その
領域を表示領域として利用することができるため、開口率を向上させることができる。
なお、トランジスタのドレインもしくはソースとなる不純物領域102bと、第1の電
極102cとは、地続きになっていて、繋がっているため、トランジスタが有する不純物
領域102bがどこまでであり、第1の電極102cがどこまでであるかは、明確には区
別出来ない場合がある。
なお、トランジスタのドレインもしくはソースとなる不純物領域に、リンやボロンやガ
リウムやヒ素などの不純物(p型不純物やn型不純物)を導入する場合、同時に同じ導電
型の不純物を、第1の電極102cにも、導入することが望ましい。同時に導入すること
により、地続きになっているため、電気的に接続された状態とすることが出来る。このと
き、導入される部分の上の膜の厚さや材質に影響を受けるが、同様な層構造の下に形成さ
れている部分は、少なくとも、トランジスタのドレインもしくはソースとなる不純物領域
のある領域では、第1の電極102cのある領域と、概ね等しい濃度の不純物(p型不純
物やn型不純物)を有することとなる。
第2層間絶縁膜106bには、接続用配線107c上に位置する接続孔が形成されてい
る。第2の電極108は、一部がこの接続孔に埋め込まれることにより、接続用配線10
7cに接続している。
また、図9(A)に示すように、本実施形態では、第2の電極108には、2種類の開
口パターン112a,112bが形成されている。図中上側の領域に形成された開口パタ
ーン112aと、図中下側の領域に形成された開口パターン112bとは、向きが互いに
異なる。
開口パターン112a,112bのように、開口パターンの向きが異なるものを配置す
ることによって、液晶分子の動く方向が異なる領域を複数設けることが出来る。つまり、
マルチドメイン構造にすることが出来る。マルチドメイン構造にすることにより、ある特
定の方向から見たとき、画像の表示が正しくなくなってしまうことを防ぐことができ、そ
の結果、視野角を向上させることが出来る。
また、図9に示すように、第1の電極102cが画素電極として機能し、第2の電極1
08が共通電極として機能し、画素電極よりも、共通電極の方が液晶と近接して配置され
ている。その結果、画素ごとに画素電極の電圧が変化しても、液晶が存在する部分の電界
は、画像によって変化しにくいので、隣接する別の画素に影響を与えにくく、クロストー
クを低減することが出来る。
本実施形態でも、第1の実施形態と同様の効果を得ることができる。また、第2の電極
108に、互いに向きが異なる開口パターン112a,112bを形成している。このた
め、第1の電極102cと第2の電極108の間で生じる電界勾配のうち液晶110に位
置する部分の方向を、基板に平行な面内で2つに分けることができる。従って、液晶表示
装置の視野角をさらに広げることができる。
なお、第1の実施形態において、第2の電極108の形状を本実施形態のようにしても
よい。また、第2の電極108が有する開口パターンの形状を第1の実施形態のようにし
てもよい。また、本図では画素を一つのみ図示したが、実際には複数の画素がマトリック
ス状に配置されている。この場合、接続用配線107cを介して、各画素の第2の電極1
08を相互に接続してもよい。このようにすることにより、抵抗を低くし、第2の電極1
08に電圧が十分に加わるようにすることができる。
なお、本実施形態は、第1の実施形態で述べた内容を、一部変更、改良、又は変形した
場合の一例を示している。したがって、第1の実施形態で述べた内容は、本実施形態にも
適用することや、組み合わせることが出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、複数の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第3の実施形態)
図10(A)は、本発明の第3の実施形態に係る液晶表示装置の構成を説明する為の平
面図である。図10(B)は、図10(A)のA−B断面図、C−D断面図、及びE−F
断面図である。本実施形態は、第1の電極102cに開口パターン115が形成されてい
る点、及び開口パターン112の形状を除いて、第1の実施形態と同様の構成である。す
なわち本実施形態に係る液晶表示装置は、IPS方式で液晶の配向方向を制御する装置で
あり、液晶表示装置の基板100に対して垂直な方向から見た場合に、画素電極及び共通
電極が主要部分で互い違いかつ略平行となっている。上記したFFS方式では、画素電極
及び共通電極のうち下方に位置する電極は開口パターンを有していない。なお、本実施形
態に係る液晶表示装置の製造方法は、第1の実施形態と略同様である。従って、第1の実
施形態で述べた内容は、本実施形態においても適用することが可能である。以下、第1の
実施形態と同様の構成については同一の符号を付し、説明を省略する。
開口パターン115は、第2の電極108のうち開口パターン112が形成されていな
い領域の下方及びその周囲に位置している。このようにすることにより、共通電極である
第1の電極102cと、画素電極である第2の電極108が周辺部分を除いて互い違いか
つ略平行となる。このような電極構造を有することにより、第1の電極102cと第2の
電極108の間で基板に平行方向の電界を発生させることができ、IPS方式の特徴であ
る視野角向上という効果を得ることができる。開口パターン112,115は、本実施形
態では波線形状をしている。
このように、開口パターンの向きが異なるように配置することによって、液晶分子の動
く方向が異なる領域を複数設けることが出来る。つまり、マルチドメイン構造にすること
が出来る。マルチドメイン構造にすることにより、ある特定の方向から見たとき、画像の
表示が正しくなくなってしまうことを防ぐことができ、その結果、視野角を向上させるこ
とが出来る。
また、本実施形態では、第1の電極102cと第2の電極108とが、一部(図中符号
120a,120bで示す部分)で、ゲート絶縁膜103、絶縁膜105、第1層間絶縁
膜106a、及び第2層間絶縁膜106bを挟んでいる。このため、符号120a,12
0bで示す部分において、第1の電極102c、第2の電極108、及びこれらの間に位
置する絶縁膜は、容量素子として機能する。容量素子120a,120bを設けることに
より、保持容量を大きくすることができる。従って、薄膜トランジスタがオフになったと
き、第2の電極108の電位は保持されやすくなる。
本実施形態でも、第1の実施形態と同様の効果を得ることができる。なお、本実施形態
において、第2の電極108が有する開口パターン112の形状を、図7又は図9に示し
た開口パターン112の形状にしてもよい。この場合、第1の電極102cが有する開口
パターン115の形状も、図7又は図9に示した開口パターン112と同様の形状になる
。ただし、液晶表示装置の基板100に対して垂直な方向から見た場合に、開口パターン
112,115は、第1の電極102c及び第2の電極108が周辺部分を除いて互い違
いかつ略平行になるように配置される必要がある。
また、第1又は第2の実施形態において、開口パターン112の形状を本実施形態のよ
うにしてもよい。この場合、開口パターン112の形状が図10に示した形状である、F
FS方式の液晶表示装置を得ることができる。
なお、本実施形態では、第1の電極102cに開口パターン115がある。そのため、
その開口パターンの部分は、光の透過量が増える。なぜなら、第1の電極102が無いか
らである。第1の電極102があると、透過率が100%とならないため、光の透過量が
減ってしまう。それに対して、第1の電極102が無い部分は、光が減衰しないため、光
の透過量が増える。その結果、輝度を向上させ、消費電力を低減させることが出来る。
なお、本実施形態は、第1〜第2の実施形態で述べた内容を、一部変更、改良、又は変
形した場合の一例を示している。したがって、第1〜第2の実施形態で述べた内容は、本
実施形態にも適用することや、組み合わせることが出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第4の実施形態)
図11(A)は、本発明の第4の実施形態に係るIPS方式の液晶表示装置の構成を説
明する為の平面図である。図11(B)は、図11(A)のA−B断面図及びC−D断面
図である。本実施形態は、第1の電極102cに開口パターン115が形成されている点
、及び開口パターン112の形状を除いて、第2の実施形態と同様の構成である。また、
本実施形態に係る液晶表示装置の製造方法は、第2の実施形態と略同様である。従って、
第1の実施形態で述べた内容は、本実施形態においても適用することが可能である。以下
、第2の実施形態と同様の構成については同一の符号を付し、説明を省略する。
このように、トランジスタのドレインもしくはソースとなる不純物領域102bは、第
1の電極102cに直接接続している。つまり、トランジスタを構成している半導体層と
、第1の電極102cとは、地続きとなっていて、一つのアイランド(島)を形成してい
る。また、第1層間絶縁膜106aには、第1の実施形態と異なり、不純物領域102b
上に位置する接続孔、及び第1の電極102c上に位置する接続孔が形成されていない。
従って、その領域を表示領域として利用することができるため、開口率を向上させること
ができる。
開口パターン115は、第2の電極108のうち開口パターン112が形成されていな
い領域の下方及びその周囲に位置している。このようにすることにより、画素電極である
第1の電極102cと、共通電極である第2の電極108が周辺部分を除いて互い違いか
つ略平行となる。このような電極構造を有することにより、第1の電極102cと第2の
電極108の間で横方向の電界を発生させることができ、IPS方式の特徴である視野角
向上という効果を得ることができる。開口パターン112,115は、本実施形態ではソ
ース配線107aと略平行である。
また、本実施形態では、第1の電極102cと第2の電極108とが、一部(図中符号
121a,121bで示す部分)で、ゲート絶縁膜103、絶縁膜105、第1層間絶縁
膜106a、及び第2層間絶縁膜106bを挟んでいる。このため、符号121a,12
1bで示す部分において、第1の電極102c、第2の電極108、及びこれらの間に位
置する絶縁膜は、容量素子として機能する。容量素子121a,121bを設けることに
より、保持容量を大きくすることができる。従って、薄膜トランジスタがオフになったと
き、第1の電極102cの電位は保持されやすくなる。
本実施形態でも、第1の実施形態と同様の効果を得ることができる。なお、本実施形態
において、開口パターン112,115の形状を図10に示した形状にしてもよい。また
、開口パターン112の形状を、図7又は図9に示した形状にしてもよい。この場合、開
口パターン115の形状も、図7又は図9に示した開口パターン112と同様の形状にな
る。ただし、液晶表示装置の基板100に対して垂直な方向から見た場合に、開口パター
ン112,115は、第1の電極102c及び第2の電極108が周辺部分を除いて互い
違いかつ略平行になるように配置される必要がある。
また、第3の実施形態に示したIPS方式の液晶表示装置において、開口パターン11
2,115の形状を図11に示した形状にしてもよい。また、第1又は第2の実施形態に
おいて、開口パターン112の形状を本実施形態のようにしてもよい。後者の場合、開口
パターン112の形状が図11に示した形状である、FFS方式の液晶表示装置を得るこ
とができる。
なお、本実施形態では、第1の電極102cに開口パターン115がある。そのため、
その開口パターンの部分は、光の透過量が増える。なぜなら、第1の電極102が無いか
らである。第1の電極102があると、透過率が100%とならないため、光の透過量が
減ってしまう。それに対して、第1の電極102が無い部分は、光が減衰しないため、光
の透過量が増える。その結果、輝度を向上させることや、消費電力を低減させることが出
来る。
なお、本実施形態は、第1〜第3の実施形態で述べた内容を、一部変更、改良、又は変
形した場合の一例を示している。したがって、第1〜第3の実施形態で述べた内容は、本
実施形態にも適用することや、組み合わせることが出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第5の実施形態)
図12(A)は、本発明の第5の実施形態に係るFFS方式の液晶表示装置の構成を説
明する為の平面図である。図12(B)は、図12(A)のA−B断面図及びC−D断面
図である。本実施形態は、第2層間絶縁膜106bが形成されておらず、第1層間絶縁膜
106a上に第2の電極108が形成されている点を除いて、第1の実施形態と同様であ
る。第2の電極108は、一部がドレイン配線107b上に位置しており、この部分を介
してドレイン配線107bに直接接続している。
第2の電極108は、ソース配線107a、ドレイン配線107b、及び接続用配線1
07cが形成された後に形成される。ドレイン配線107bを形成した後で第2の電極1
08を形成すると、第2の電極108の表面にドレイン配線107bをエッチングした際
の残渣が残らないため、第2の電極108の表面を平坦にすることができる。なお、第2
の電極108がドレイン配線107bを覆う構成であってもよい。
なお、第2の電極108は、ソース配線107aやドレイン配線107bと同時に形成
してもよい。つまり、同様な材料を用いて、同時にパターニングして形成してもよい。そ
の結果、透明な電極を形成する工程を省くことが出来、コストを低減することが出来る。
よって、第2の電極108は、光透過性を有していなくてもよい。つまり、光を反射す
る性質も持っていてもよい。
また、本実施形態に係る液晶表示装置の製造方法は、第2層間絶縁膜106bの形成工
程が省略される点を除いて、第1の実施形態と略同様である。従って、第1の実施形態で
述べた内容は、本実施形態においても適用することが可能である。なお、第2層間絶縁膜
106bの形成工程が省略されることにより、液晶表示装置の製造コストが低くなる。以
下、第1の実施形態と同様の構成については同一の符号を付し、説明を省略する。
本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、層間
絶縁膜が第1の実施形態より1層少ないため、第1の電極102c及び第2の電極108
相互間の電界勾配が大きくなる。従って、低電圧でも同等の電位勾配を得ることができる
ため、液晶表示装置を低消費電力化することができる。この効果は、第1層間絶縁膜10
6aを誘電率の高い材料(例えば窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸
化タンタル等)で形成すると、大きくなる。なお、第1層間絶縁膜106aを誘電率の高
い材料で形成した場合、電極間の保持容量が大きくなるという効果も得ることができる。
また、第2層間絶縁膜106bの形成工程が省略されているため、第1の実施形態と比較
して製造コストが低くなる。
なお、本実施形態において、第2の実施形態と同様の構造によって第1の電極102c
とドレインとなる不純物領域102bを接続し、第1の電極102cを画素電極として機
能させてもよい。この場合、第2の実施形態と比較して、第2層間絶縁膜106bを形成
しなくてもよいという効果がある。また第2の電極108は、図12におけるドレイン配
線107bと第2の電極108の接続構造のように、一部が接続用配線107c上に位置
することにより、接続用配線107cに直接接続する。これにより、第2の電極108は
共通電極として機能する。
また、本実施形態において、第2の電極108の形状を、開口パターン112の形状を
含めて、図9、図10、又は図11に示した形状にしてもよい。図10又は図11に示し
た形状にすると、図10において符号120a,120bで示した容量素子、又は図11
において符号121a,121bで示した容量素子が形成されるため、保持容量を大きく
することができる。従って、薄膜トランジスタがオフになったとき、第2の電極108の
電位は保持されやすくなる。
なお、本実施形態は、第1〜第4の実施形態で述べた内容を、一部変更、改良、又は変
形した場合の一例を示している。したがって、第1〜第4の実施形態で述べた内容は、本
実施形態にも適用することや、組み合わせることが出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第6の実施形態)
図13(A)は、本発明の第6の実施形態に係るIPS方式の液晶表示装置の構成を説
明する為の平面図である。図13(B)は、図13(A)のA−B断面図、C−D断面図
、及びE−F断面図である。本実施形態に係る液晶表示装置は、第2の電極108に接続
している容量素子114を有している点を除いて、第3の実施形態と同様の構成である。
なお、容量素子は補助配線104bと第2の電極108に接続される構成であればよく、
本実施形態に示す構成に限定されない。また、本実施形態に係る液晶表示装置の製造方法
は、第3の実施形態と略同様である。従って、第3の実施形態で述べた内容は、本実施形
態においても適用することが可能である。以下、第3の実施形態と同一の構成については
同一の符号を付し、説明を省略する。
第1層間絶縁膜106a上には、補助配線104bの上方に位置する容量素子用電極1
13が形成されている。容量素子用電極113は、ソース配線107aと同一層に位置し
ており、ソース配線107aと同一工程で形成される。容量素子114は、補助配線10
4bと容量素子用電極113の間に、絶縁膜105及び第1層間絶縁膜106aが位置す
ることにより形成されている。補助配線104bの上方に容量素子を形成しているため、
開口部の面積が小さくならない。従って、容量素子を設けた場合にも開口率が下がらない
第2層間絶縁膜106bには、容量素子用電極113上に位置する接続孔が形成されて
いる。第2の電極108は、一部がこの接続孔に埋め込まれることにより、容量素子用電
極113に接続している。
本実施形態によっても、第3の実施形態と同様の効果を得ることができる。また、画素
電極として機能する第2の電極108及び補助配線104bの間に容量素子114を接続
したため、薄膜トランジスタがオフになったときに、第2の電極108の電圧が保持され
やすい。
なお、本実施形態において、開口パターン112,115の形状を図11に示した形状
にしても良い。さらに、開口パターン112の形状を図7又は図9に示した形状にしても
よい。この場合、第1の電極102cが有する開口パターン115の形状も、図7又は図
9に示した開口パターン112の形状になる。ただし、液晶表示装置の基板100に対し
て垂直な方向から見た場合に、開口パターン112,115は、第1の電極102c及び
第2の電極108が周辺部分を除いて互い違いかつ略平行になるように配置される必要が
ある。
また、図7に示した第1の実施形態において、容量素子114を形成して第2の電極1
08に接続しても、本実施形態と同様の効果を得ることができる。また、容量素子用電極
113を、ゲート配線104cの上方に配置しても、同様の効果を得ることができる。な
ぜなら、ゲート配線104cの電位は、画素が非選択の状態では略一定値になっているた
めである。容量素子は、画素電極の電位を保持できればよいので、画素電極と、ある一定
の電位を有する配線の間に形成すればよい。より望ましくは、容量素子を接続するゲート
配線104cは一行前のゲート配線である。なぜなら、選択状態が既に終了しているため
、電位が略一定に保たれているためである。
このように、開口パターンの向きや形状が異なるように配置することによって、液晶分
子の動く方向が異なる領域を複数設けることが出来る。つまり、マルチドメイン構造にす
ることが出来る。マルチドメイン構造にすることにより、ある特定の方向から見たとき、
画像の表示が正しくなくなってしまうことを防ぐことができ、その結果、視野角を向上さ
せることが出来る。
なお、本実施形態では、第1の電極102cに開口パターン115がある。そのため、
その開口パターンの部分は、光の透過量が増える。なぜなら、第1の電極102が無いか
らである。第1の電極102があると、透過率が100%とならないため、光の透過量が
減ってしまう。それに対して、第1の電極102が無い部分は、光が減衰しないため、光
の透過量が増える。その結果、輝度を向上させることや、消費電力を低減させることが出
来る。
なお、本実施形態は、第1〜第5の実施形態で述べた内容を、一部変更、改良、又は変
形した場合の一例を示している。したがって、第1〜第5の実施形態で述べた内容は、本
実施形態にも適用することや、組み合わせることが出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第7の実施形態)
図14(A)は、本発明の第7の実施形態に係るIPS方式の液晶表示装置の構成を説
明する為の平面図である。図14(B)は、図14(A)のA―B断面図、C−D断面図
、及びE−F断面図である。本実施形態は、開口パターン115及び開口パターン112
の形状が略く字形状である点、及び、第1の電極102cと補助配線104bに電気的に
接続している容量素子117を有する点を除いて、第4の実施形態に係るIPS方式の液
晶表示装置と同様の構成である。従って、第4の実施形態で述べた内容は、本実施形態に
おいても適用することが可能である。以下、第4の実施形態と同様の構成については同一
の符号を付し、説明を省略する。
容量素子117は、第1の電極102cの一部(図14(A)の中では下端部)を補助
配線104bの下方に位置させることにより形成される。すなわち、容量素子117は、
第1の電極102c、補助配線104b、及びこれらの間に位置するゲート絶縁膜103
によって構成される。
本実施形態に係る液晶表示装置の製造方法は、第1の電極102cへの不純物注入が、
補助配線104bとなる導電膜が形成される前に行われ、ゲート電極104a及び補助配
線104b等が形成された後に半導体膜102fへの不純物注入が行われる点を除いて、
第3の実施形態に係る液晶表示装置の製造方法と同様である。このため、第1の電極10
2cは、容量素子117を形成する部分の全体が低抵抗になり、補助配線104bに対す
る第1の電極102cの電位を変化させるだけで、容量素子117が動作する。
本実施形態によっても、第4の実施形態と同様の効果を得ることができる。また、画素
電極として機能する第1の電極102c及び補助配線104bの間に容量素子117を接
続したため、薄膜トランジスタがオフになったときに、第1の電極102cの電圧が保持
されやすい。
なお、第2の実施形態において容量素子117を設けてもよい。この場合、本実施形態
と同様の効果を得ることができる。
また、本実施形態において開口パターン112,115の形状を、図10又は図11に
示す形状にしてもよい。さらに、開口パターン112の形状を図7又は図9に示した形状
にしてもよい。この場合、開口パターン115の形状も、図7又は図9に示した開口パタ
ーン112の形状になる。ただし、液晶表示装置の基板100に対して垂直な方向から見
た場合に、開口パターン112,115は、第1の電極102c及び第2の電極108が
周辺部分を除いて互い違いかつ略平行になるように配置される必要がある。
また、第3、第4、又は第6の実施形態に係るIPS方式の液晶表示装置において、開
口パターン112,115の形状を図14に示す形状にしてもよい。また、第1、第2、
又は第5の実施形態に係るFFS方式の液晶表示装置において、開口パターン112の形
状を図14に示す形状にしてもよい。
このように、トランジスタのドレインもしくはソースとなる不純物領域102bは、第
1の電極102cに直接接続している。つまり、トランジスタを構成している半導体層と
、第1の電極102cとは、地続きとなっていて、一つのアイランド(島)を形成してい
る。また、第1層間絶縁膜106aには、第1の実施形態と異なり、不純物領域102b
上に位置する接続孔、及び第1の電極102c上に位置する接続孔が形成されていない。
従って、その領域を表示領域として利用することができるため、開口率を向上させること
ができる。
このように、開口パターンの向きが異なるように配置することによって、液晶分子の動
く方向が異なる領域を複数設けることが出来る。つまり、マルチドメイン構造にすること
が出来る。マルチドメイン構造にすることにより、ある特定の方向から見たとき、画像の
表示が正しくなくなってしまうことを防ぐことができ、その結果、視野角を向上させるこ
とが出来る。
なお、本実施形態では、第1の電極102cに開口パターン115がある。そのため、
その開口パターンの部分は、光の透過量が増える。なぜなら、第1の電極102が無いか
らである。第1の電極102があると、透過率が100%とならないため、光の透過量が
減ってしまう。それに対して、第1の電極102が無い部分は、光が減衰しないため、光
の透過量が増える。その結果、輝度を向上させることや、消費電力を低減させることが出
来る。
なお、本実施形態は、第1〜第6の実施形態で述べた内容を、一部変更、改良、又は変
形した場合の一例を示している。したがって、第1〜第6の実施形態で述べた内容は、本
実施形態にも適用することや、組み合わせることが出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第8の実施形態)
図15(A)は、本発明の第8の実施形態に係るIPS方式の液晶表示装置の構成を説
明する為の平面図である。図15(B)は、図15(A)のA―B断面図、C−D断面図
、及びE−F断面図である。本実施形態は、容量素子120bの代わりに容量素子118
を有している点、第2の補助配線104eが形成されている点、及び開口パターン112
,115の形状が略く字形状である点を除いて、第3の実施形態に係るIPS方式の液晶
表示装置と同様の構成である。従って、第3の実施形態で述べた内容は、本実施形態にお
いても適用することが可能である。以下、第3の実施形態と同様の構成については同一の
符号を付し、説明を省略する。
容量素子118は、第2の電極108と第2の補助配線104eの間に接続されており
、下地絶縁膜101上に位置する半導体膜102e、半導体膜102e上に位置するゲー
ト絶縁膜103、及びゲート絶縁膜103上に形成されていて半導体膜102eの一部の
上方に位置する導電体パターン104dによって構成されており、第1の電極102cと
は重ならない位置に配置されている。半導体膜102e及び導電体パターン104dはそ
れぞれ長方形であり、補助配線104bに隣接する位置に、補助配線104bに対して略
平行に配置されている。半導体膜102eは、導電体パターン104dの下方に位置する
領域を除いて、第1の電極102cと同一の不純物が導入されている。
第1層間絶縁膜106aには、導電体パターン104dの上方に位置する接続孔、及び
半導体膜102eのうち不純物が導入された領域の上方に位置している接続孔が形成され
ている。第1層間絶縁膜106a上には導電体パターン107d,107eが形成されて
いる。導電体パターン107dは接続孔を介して導電体パターン104dに電気的に接続
しており、導電体パターン107eは接続孔を介して、半導体膜102eのうち不純物が
導入された領域に電気的に接続している。導電体パターン107dは細長い長方形であり
、補助配線104bに対して略平行に配置されている。導電体パターン107eは略ロ字
形状であり、導電体パターン107dを囲んでいる。
第2層間絶縁膜106bには、導電体パターン107dの上方に位置する接続孔が形成
されている。第2の電極108は、この接続孔を介して導電体パターン107d及び導電
体パターン104dに電気的に接続している。
また、ゲート絶縁膜103上には第2の補助配線104eが形成されている。第2の補
助配線104eは補助配線104bに隣接する位置に配置されており、補助配線104b
と平行に延伸している。第1層間絶縁膜106aには、第2の補助配線104e上に位置
する接続孔が複数形成されており、この接続孔を介して導電体パターン107eが第2の
補助配線104eに電気的に接続している。
第2の補助配線104eは、導電体パターン104dと同一層に位置しているが、途中
で分断されている。分断されている領域には導電体パターン104dが配置されている。
ただし、第2の補助配線104eのうち分断されている部分は、導電体パターン107e
を介して互いに電気的に接続されている。第2の補助配線104eの電位は、半導体膜1
02eにn型不純物が導入されている場合、ソース配線107aの最低電位より低くなっ
ており、半導体膜102eにp型不純物が導入されている場合、ソース配線107aの最
高電位より高くなっている。
このような構造を有する液晶表示装置において、駆動用の薄膜トランジスタがオンにな
ると、導電体パターン104eのうち導電体パターン104dの下方に位置する部分には
電荷が蓄積される。このようにして容量素子118は機能する。
なお、半導体膜102eは半導体膜102fと同一工程で形成される。また導電体パタ
ーン104d及び第2の補助配線104eは、補助配線104bと同一工程で形成される
。また半導体膜102fに不純物を注入して不純物領域102b,102dを形成する工
程において、半導体膜102eのうち導電体パターン104dに覆われていない領域に不
純物が注入される。また導電体パターン107d,107eは、ソース配線107aと同
一工程で形成される。また、第1層間絶縁膜106aに形成される接続孔は全て同一工程
で形成され、第2層間絶縁膜106bに形成される接続孔は全て同一工程で形成される。
液晶表装置の製造工程の他の部分は、第3の実施形態に係る液晶表示装置の製造工程と同
様である。
本実施形態によっても、第3の実施形態と同様の効果を得ることができる。また、画素
電極として機能する第2の電極108と第2の補助配線104eの間に容量素子118を
接続したため、薄膜トランジスタがオフになったときに、第2の電極108の電圧が保持
されやすい。また、半導体膜102fに不純物を注入して不純物領域102b,102d
が形成される工程において、半導体膜102eのうち導電体パターン104dに覆われて
いない領域に不純物が注入され、覆われている領域には不純物を注入する必要がないため
、製造工程数を増加させなくてよい。
なお第1の実施形態において容量素子118を設けてもよい。この場合においても、本
実施形態と同様の効果を得ることができる。
また、本実施形態において開口パターン112,115の形状を、図10又は図11に
示す形状にしてもよい。さらに、開口パターン112の形状を図7又は図9に示した形状
にしてもよい。この場合、開口パターン115の形状も、図7又は図9に示した開口パタ
ーン112の形状になる。ただし、液晶表示装置の基板100に対して垂直な方向から見
た場合に、開口パターン112,115は、第1の電極102c及び第2の電極108が
周辺部分を除いて互い違いかつ略平行になるように配置される必要がある。
このように、トランジスタのドレインもしくはソースとなる不純物領域102bは、第
1の電極102cに直接接続している。つまり、トランジスタを構成している半導体層と
、第1の電極102cとは、地続きとなっていて、一つのアイランド(島)を形成してい
る。また、第1層間絶縁膜106aには、第1の実施形態と異なり、不純物領域102b
上に位置する接続孔、及び第1の電極102c上に位置する接続孔が形成されていない。
従って、その領域を表示領域として利用することができるため、開口率を向上させること
ができる。
このように、開口パターンの向きが異なるように配置することによって、液晶分子の動
く方向が異なる領域を複数設けることが出来る。つまり、マルチドメイン構造にすること
が出来る。マルチドメイン構造にすることにより、ある特定の方向から見たとき、画像の
表示が正しくなくなってしまうことを防ぐことができ、その結果、視野角を向上させるこ
とが出来る。
なお、本実施形態では、第1の電極102cに開口パターン115がある。そのため、
その開口パターンの部分は、光の透過量が増える。なぜなら、第1の電極102が無いか
らである。第1の電極102があると、透過率が100%とならないため、光の透過量が
減ってしまう。それに対して、第1の電極102が無い部分は、光が減衰しないため、光
の透過量が増える。その結果、輝度を向上させることや、消費電力を低減させることが出
来る。
なお、本実施形態は、第1〜第7の実施形態で述べた内容を、一部変更、改良、又は変
形した場合の一例を示している。したがって、第1〜第7の実施形態で述べた内容は、本
実施形態にも適用することや、組み合わせることが出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第9の実施形態)
図16(A)は、第9の実施形態に係る液晶表示装置の回路図である。本実施形態に係
る液晶表示装置は、複数の画素がマトリックス状に配置されている。各画素の構成は、図
中縦方向に延伸する第2の補助配線104fが形成されている点を除いて、第7の実施形
態に係る液晶表示装置の構成と同様である。第2の補助配線104fは補助配線104b
と同一層に形成されており、補助配線104bと交差する部分それぞれで補助配線104
bと電気的に接続している。
本実施形態によっても第7の実施形態と同様の効果を得ることができる。また、第2の
補助配線104fを設けたことにより、すべての画素において、共通電極の電位を同一の
値に保ちやすくなる。なお、本実施形態に係る液晶表示装置は、FFS方式であってもよ
いしIPS方式であってもよい。また、画素電極及び共通電極が有する開口パターンの形
状は、上記した第1〜第8の実施形態で示した開口パターンと同様の形状にしてもよいが
、これらに限定されない。
なお、本実施形態は、第1〜第8の実施形態で述べた内容を、一部変更、改良、変形、
別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第1
〜第8の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせることが
出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第10の実施形態)
図16(B)は、第10の実施形態に係る液晶表示装置の回路図である。本実施形態に
係る液晶表示装置は、複数の画素がマトリックス状に配置されている。各画素の構成は、
第8の実施形態に係る液晶表示装置と同様である。
本実施形態によっても第8の実施形態と同様の効果を得ることができる。なお、本実施
形態に係る液晶表示装置は、FFS方式であってもよいしIPS方式であってもよい。ま
た、画素電極及び共通電極が有する開口パターンの形状は、上記した第1〜第8の実施形
態で示した開口パターンと同様の形状にしてもよいが、これらに限定されない。
なお、本実施形態は、第1〜第9の実施形態で述べた内容を、一部変更、改良、変形、
別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第1
〜第9の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせることが
出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第11の実施形態)
図17(A)は、第11の実施形態に係る液晶表示装置の回路図である。本実施形態に
係る液晶表示装置は、FFS方式又はIPS方式の液晶表示装置であり、一つの画素が複
数(例えば二つ)のサブ画素で構成されている。各サブ画素の構造は、第1〜第10の実
施形態で示した画素のいずれかと同様の構造である。従って、第1〜第10の実施形態で
説明した内容は本実施形態においても適用可能である。本図では、第7の実施形態で示し
た画素と同様の構成である場合を例示している。以下、第7の実施形態と同様の構成につ
いては同一の符号を付し、説明を省略する。
同一の画素を構成する複数のサブ画素は、同一のゲート配線104cに電気的に接続し
ており、かつ互いに異なる補助配線104bに電気的に接続している。
本実施形態によっても、第1〜第10の実施形態で示した液晶表示装置と同様の効果を
得ることができる。また、一つの画素を複数のサブ画素で構成したため、視野角をさらに
広げることができる。なお、画素に冗長性を持たせることができるという効果、及び面積
階調表示が可能である、という効果も得ることができる。
なお、本実施形態は、第1〜第10の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
1〜第10の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第12の実施形態)
図17(B)は、第12の実施形態に係る液晶表示装置の回路図である。本実施形態に
係る液晶表示装置は、FFS方式又はIPS方式の液晶表示装置であり、同一の画素を構
成する複数のサブ画素が互いに異なるゲート配線104cに電気的に接続している点、及
び、同一の画素を構成する複数のサブ画素が同一の補助配線104bに電気的に接続して
いる点を除いて、第11の実施形態と同様の構成である。各サブ画素の構造は、第1〜第
10の実施形態で示した画素のいずれかと同様の構造である。従って、第1〜第10の実
施形態で説明した内容は本実施形態においても適用可能である。本図では、第7の実施形
態で示した画素と同様の構成である場合を例示している。以下、第7の実施形態と同様の
構成については同一の符号を付し、説明を省略する。
本実施形態によっても、第11の実施形態と同様の効果を得ることができる。
なお、本実施形態は、第1〜第11の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
1〜第11の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第13の実施形態)
図18(A)は、本発明の第13の実施形態に係る液晶表示装置の構成を説明する為の
平面図である。図18(B)は、図18(A)のA―B断面図及びC−D断面図である。
本実施形態は、画素を駆動するトランジスタがボトムゲート型であり、下地絶縁膜101
が形成されていない点を除いて、第1の実施形態と同様の構成である。すなわち本実施形
態は、FFS方式の液晶表示装置である。従って、第1の実施形態で述べた内容は、本実
施形態においても適用することが可能である。以下、第1の実施形態と同様の構成につい
ては同一の符号を付し、説明を省略する。
本実施形態において、ゲート電極104a、補助配線104b、及びゲート配線104
cは基板100上に形成されており、ゲート絶縁膜103は、基板100、ゲート電極1
04a、補助配線104b、及びゲート配線104cそれぞれ上に形成されている。また
、半導体膜102f及び第1の電極102cは、ゲート絶縁膜103上に形成されている
本実施形態に係る液晶表示装置の製造方法は、以下の通りである。まず、基板100上
に導電膜を形成し、この導電膜を選択的に除去する。これにより、基板100上には、2
つのゲート電極104a、補助配線104b、及びゲート配線104cが形成される。な
お、導電膜としては、アルミニウム(Al)、ニッケル(Ni)、タングステン(W)、
モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ネオジム(Nd)、白金(P
t)、金(Au)、銀(Ag)などから形成された膜、これらの合金で形成された膜、又
は、これらの積層膜を用いることができる。また、n型不純物が導入されたシリコン(S
i)を用いてもよい。次いで、ゲート絶縁膜103を形成する。
次いで、ゲート絶縁膜103上にポリシリコン膜を形成し、このポリシリコン膜上にレ
ジストパターンを形成する。次いで、このレジストパターンをマスクとしてポリシリコン
膜をエッチングする。このようにして、半導体膜102f及び第1の電極102cが、同
一工程で形成される。その後、レジストパターンを除去する。
次いで、半導体膜102f上にマスクパターンを形成し、このマスクパターンをマスク
として半導体膜102fに不純物を注入する。これにより、不純物領域102b,102
d、及びゲート電極104a相互間に位置する不純物領域が形成される。なお、本処理に
おいて、第1の電極102cにも不純物が注入される。なお、基板100がガラス等の透
過性を有する材料から形成されている場合、マスクパターンを形成する際に、露光用のマ
スクを用いずに、ゲート配線を露光用パターンとして基板100の裏面から露光すること
により、マスクパターンを形成する場合もある。この場合は露光用のマスクを用いない分
だけ工程を省略できるため、製造コストを削減できる。また、自己整合的にマスクパター
ンを形成できるため、マスクパターンのずれが抑制され、このずれを考慮しなくても良い
、という利点もある。
その後の工程は、第1の実施形態と同様である。
本実施形態でも、第1の実施形態と同様の効果を得ることができる。なお、第2又は第
5の実施形態に示したFFS方式の液晶表示装置において、画素を駆動するトランジスタ
を、本実施形態と同様の構造を有するボトムゲート型のトランジスタとしてもよい。また
第3、第4、第6〜12のいずれかの実施形態に示したIPS方式の液晶表示装置におい
て、画素を駆動するトランジスタを、本実施形態と同様の構造を有するボトムゲート型の
トランジスタとしてもよい。このように、上記したいずれのFFS方式の液晶表示装置及
びIPS方式の液晶表示装置においても、ボトムゲート型のトランジスタを採用すること
ができる。
また、本実施形態に係る液晶表示装置、又は第1〜第12のいずれかの実施形態におい
て、画素を駆動するトランジスタを本実施形態と同様の構造を有するボトムゲート型のト
ランジスタとした液晶表示装置において、ゲート絶縁膜103上にポリシリコン膜を形成
する前に、基板100上に位置するゲート絶縁膜103を、ゲート電極104aの周囲に
位置する部分を除いて除去してもよい。この場合、第1の電極102cは基板100上に
直接形成される。
なお、本実施形態は、第1〜第12の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
1〜第12の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第14の実施形態)
図19(A)は、本発明の第14の実施形態に係る液晶表示装置の構成を説明する為の
断面図である。この断面図は、図12のA−B断面及びC−D断面に相当する断面を示し
ている。本実施形態は、第2の電極108の全てが第1層間絶縁膜106a上に位置して
いる点、及びドレイン配線107bの一部が第2の電極108上に位置している点を除い
て、第5の実施形態に示したFFS方式の液晶表示装置と同様の構成である。本実施形態
では、第2の電極108が形成された後、ドレイン配線107bが形成される。このよう
な構成とすることにより、第2の電極108の段切れを防止することができる。つまり、
第5の実施形態のように第2の電極108がドレイン配線107bの上部に形成されると
、第2の電極108よりドレイン配線107bが厚く形成されることが多いため、ドレイ
ン配線107bの端部で第2の電極108が段切れを起こしてしまう可能性があるためで
ある。一方、本実施形態のように第2の電極108をドレイン配線107bの下部に形成
すれば、第2の電極108が段切れを起こすことを防止できる。なお、上記したようにド
レイン配線107bは厚く形成される場合が多いため、ドレイン配線107bが段切れを
起こす可能性は低い。
また、本実施形態に係る液晶表示装置の製造方法は、第5の実施形態と略同様である。
このため、第1の実施形態で述べた内容は、本実施形態においても適用することが可能で
ある。以下、第5の実施形態と同一の構成については同一の符号を付し、説明を省略する
。なお、第2の電極108が有する開口パターン112の形状は、第1〜第4、第7のい
ずれかで示した形状にすることができるが、他の形状であっても良い。
本実施形態によっても、第5の実施形態と同様の効果を得ることができる。なお、第1
の電極102cに、第2の電極108が有する開口パターン112に平行な開口パターン
を形成することにより、IPS方式の液晶表示装置にすることもできる。開口パターンの
形状は、上記した第1〜第4、第7の実施形態のいずれかで示した形状にすることができ
る。ただし、液晶表示装置の基板100に対して垂直な方向から見た場合に、第1の電極
102cの開口パターン及び開口パターン112は、第1の電極102c及び第2の電極
108が周辺部分を除いて互い違いかつ略平行になるように配置される必要がある。
なお、本実施形態は、第1〜第13の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
1〜第13の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第15の実施形態)
図19(B)は、本発明の第15の実施形態に係る液晶表示装置の構成を説明する為の
断面図である。この断面図は、図7のA−B断面及びC−D断面に相当する断面を示して
いる。本実施形態は、第2層間絶縁膜106b上に第2のドレイン配線116が形成され
ている点、及び第2の電極108が第2のドレイン配線116を覆うように形成されてい
る点を除いて、第1の実施形態に示したFFS方式の液晶表示装置と同様の構成である。
なお、第2の電極108の一部が第2のドレイン配線116上に重なる構成としても良い
。また、本実施形態に係る液晶表示装置の製造方法は、第1の実施形態と略同様である。
従って、第1の実施形態で述べた内容は本実施形態においても適用することが可能である
。以下、第1の実施形態と同一の構成については同一の符号を付し、説明を省略する。な
お、第2の電極108が有する開口パターン112の形状は、第1〜第4、第7のいずれ
かで示した形状にすることができるが、他の形状であっても良い。
本実施形態でも、第1の実施形態と同様の効果を得ることができる。なお、第1の電極
102cに、第2の電極108が有する開口パターン112に平行な開口パターンを形成
することにより、IPS方式の液晶表示装置にすることもできる。開口パターンの形状は
、上記した第1〜第4、第7の実施形態のいずれかで示した形状にすることができる。た
だし、液晶表示装置の基板100に対して垂直な方向から見た場合に、第1の電極102
cの開口パターン及び開口パターン112は、第1の電極102c及び第2の電極108
が周辺部分を除いて互い違いかつ略平行になるように配置される必要がある。
なお、本実施形態は、第1〜第14の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
1〜第14の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第16の実施形態)
図20は、本発明の第16の実施形態に係るFFS方式の液晶表示装置の画素部の構成
を説明する為の断面図である。本実施形態に係る液晶表示装置の画素部は、第1層間絶縁
膜106aの代わりに赤色のカラーフィルタ130r、青色のカラーフィルタ130b、
及び緑色のカラーフィルタ130gを配置した点を除いて、第1の実施形態に示した液晶
表示装置と略同様の構成である。従って、第1の実施形態で説明した内容は本実施形態に
おいても適用できる。以下、第1の実施形態と同様の構成については同一の符号を付し、
説明を省略する。なお、絶縁膜105は、カラーフィルタ130r,130b,130g
と半導体膜102fの間に位置する為、各カラーフィルタから半導体膜102fに不純物
が拡散することを抑制する、という機能も有することになる。
本実施形態に係る液晶表示装置の製造方法は、第1層間絶縁膜106aを形成する工程
の代わりにカラーフィルタ130r,130g,130bを形成する工程が入る点を除い
て、第1の実施形態に係る液晶表示装置の製造方法と同様である。カラーフィルタ130
r,130g,130bは、カラーフィルタ層を形成する工程、カラーフィルタ層上にレ
ジストパターンを形成する工程、及びレジストパターンをマスクとしてカラーフィルタ層
を選択的にドライエッチングする工程を3回繰り返すことにより形成される。なお、カラ
ーフィルタ層相互間にスペースが生じるが、このスペースには第2層間絶縁膜106bが
埋め込まれる。また、カラーフィルタ130r,130g,130bは液滴吐出法(例え
ばインクジェット法)を用いても形成することができる。
このため、液晶表示装置の製造工程数を減らすことができる。また、基板100側にカ
ラーフィルタを設けているため、対向基板にカラーフィルタを設ける場合と比較して、対
向基板との間に位置ずれが生じても、開口率の低下が抑制できる。すなわち対向基板の位
置ずれに対するマージンが大きくなる。
なお、カラーフィルタの色は、赤、青、緑以外の色でも良いし、3色よりも多く、例え
ば、4色や6色でもよい。例えば、イエローやシアンやマゼンダや白が追加されてよい。
また、カラーフィルタだけでなく、ブラックマトリックス(ブラックマスクとも呼ぶ)も
配置してもよい。
図21(A)は、図20に示した液晶表示装置の平面図である。図21(A)に示すよ
うに、本液晶表示装置は、画素部150の周囲に、周辺駆動回路であるソース線駆動回路
160及びゲート線駆動回路170が設けられている。ソース線駆動回路160及びゲー
ト線駆動回路170それぞれ上には、赤色のカラーフィルタ130rが設けられている。
カラーフィルタ130rが設けられることにより、ソース線駆動回路160及びゲート線
駆動回路170が有する薄膜トランジスタの活性層の光劣化が防止され、かつ平坦化が図
られている。
図21(B)は、図21(A)の画素部150の一部(3×3行列)を拡大した図であ
る。画素部150には、赤色のカラーフィルタ130r、青色のカラーフィルタ130b
、及び緑色のカラーフィルタ130gがストライプ状に交互に配置されている。また、各
画素が有する薄膜トランジスタ上には赤色のカラーフィルタ130rが配置されている。
また、ソース配線(図示せず)及びゲート配線(図示せず)は、各カラーフィルタの相
互間のスペースと重なるように配置されているため、光漏れが生じることが抑制される。
このようにカラーフィルタ130rはブラックマスクの役割を果たすため、従来必要で
あったブラックマスクの形成工程を省略できる。
以上、本実施形態によれば、第1の実施形態と同様の効果を得ることができる。また、
第1層間絶縁膜106aの代わりにカラーフィルタ130r,130b,130gを設け
たため、液晶表示装置の製造工程数を減らすことができる。また、対向基板にカラーフィ
ルタを設ける場合と比較して、対向基板との間に位置ずれが生じても、開口率の低下が抑
制できる。すなわち対向基板の位置ずれに対するマージンが大きくなる。
なお、第2〜第4、第6〜13、及び第15の実施形態で示したFFS方式又はIPS
方式の液晶表示装置において、本実施形態と同様に、第1層間絶縁膜106aの代わりに
カラーフィルタ130r,130b,130gを設けてもよい。この場合においても、本
実施形態と同様の効果を得ることができる。
なお、ゲート電極と、ソース配線との間に、カラーフィルタを配置してもよいが、これ
に限定されない。ソース配線と第2の電極108の間に配置してもよい。
また、カラーフィルタだけでなく、ブラックマトリックスを配置してもよい。
なお、カラーフィルタとソース配線との間や、カラーフィルタと第2の電極108との
間に、無機材料の絶縁膜を配置してもよい。無機材料としては、酸化シリコン(SiO
)、窒化シリコン(SiN)、酸化窒化シリコン(SiO:x>y)、窒化酸化
シリコン(SiN:x>y)など、酸素又は窒素を有する絶縁物質から構成される
。不純物の侵入をブロックするためには、窒素を多く含む材料にすることが望ましい。
なお、本実施形態は、第1〜第15の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
1〜第15の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第17の実施形態)
図22(A)は、本発明の第17の実施形態に係るFFS方式の液晶表示装置の構成を
説明する為の平面図であり、図22(B)は、図22(A)の画素部の構成を説明するた
めの拡大図である。本実施形態に係る液晶表示装置は、カラーフィルタ130r,130
b,130gのレイアウトを除いて、第16の実施形態と同様の構成である。従って、第
16の実施形態で説明した内容は本実施形態においても適用できる。以下、第16の実施
形態と同様の構成については同一の符号を付し、説明を省略する。
本実施形態では、カラーフィルタ130r,130b,130gは、画素単位でマトリ
クス状に交互に配置されている。詳細には、青色のカラーフィルタ130b及び緑色の1
30gの隙間を埋めるように、赤色のカラーフィルタ130rが設けられている。また、
周辺駆動回路であるソース線駆動回路160及びゲート線駆動回路170の上にもカラー
フィルタ130rが設けられているが、ソース線駆動回路160及びゲート線駆動回路1
70それぞれと画素部150の間のスペースにも、カラーフィルタ130rが設けられて
いる。このため、カラーフィルタ層相互間にスペースが生じることが抑制される。
本実施形態によっても第16の実施形態と同様の効果を得ることができる。なお、第1
層間絶縁膜106aを形成した上で、第2層間絶縁膜106bの代わりにカラーフィルタ
130r,130b,130gを設けてもよい。この場合においても本実施形態と同様の
効果を得ることができる。
また、第2〜第4、第6〜13、及び第15の実施形態で示したFFS方式又はIPS
方式の液晶表示装置において、本実施形態と同様に、第1層間絶縁膜106aの代わりに
カラーフィルタ130r,130b,130gを設けてもよい。この場合においても、本
実施形態と同様の効果を得ることができる。
なお、本実施形態は、第1〜第16の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
1〜第16の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第18の実施形態)
図23は、本発明の第18の実施形態に係るFFS方式の液晶表示装置の構成を説明す
る為の断面図である。本実施形態に係る液晶表示装置は、第1層間絶縁膜106aの代わ
りにカラーフィルタ130r,130b,130gが設けられている点を除いて、第5の
実施形態と同様の構成である。本実施形態におけるカラーフィルタ130r,130b,
130gのレイアウトは、第17の実施形態に示したレイアウトと同様である。従って、
第5の実施形態で説明した内容、及び第17の実施形態で説明した内容それぞれは、本実
施形態においても適用することができる。以下、第5の実施形態と同様の構成、及び第1
7の実施形態と同様の構成については同一の符号を付し、説明を省略する。
本実施形態においても第17の実施形態と同様の効果を得ることができる。なお、第1
4の実施形態で示したFFS方式の液晶表示装置において、本実施形態と同様に、第1層
間絶縁膜106aの代わりにカラーフィルタ130r,130b,130gを設けてもよ
い。この場合においても、本実施形態と同様の効果を得ることができる。
なお、カラーフィルタ130r,130b,130gのレイアウトは、上記した第16
〜第18の実施形態に示したレイアウトに限定されるものではなく、三角モザイク配列、
RGBG四画素配列、RGBW四画素配列等、様々なレイアウトを取ることができる。な
お、これらの場合においても、薄膜トランジスタの活性層の上方に赤色のカラーフィルタ
130rを配置することが望ましい。
なお、本実施形態は、第1〜第17の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
1〜第17の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第19の実施形態)
図24(A)〜(D)それぞれは、本発明の第19の実施形態に係るFFS方式の液晶
表示装置の電極の形状を説明する為の平面図である。各図に示す実施形態は、第2の電極
108の形状を除いて、第1の実施形態で示したFFS方式の液晶表示装置と同様の構成
であるため、第1の電極102c及び第2の電極108を除いて図示を省略している。
図24(A)において第2の電極108は櫛歯状の形状を有しており、櫛歯部分の相互
間に位置するスペースが、第1の実施形態で示した開口パターン112の役割を果たして
いる。
図24(B)において第2の電極108は、それぞれが円周に沿う形状を有していて半
径が異なる複数の電極を同心に配置し、これらを接続した形状である。そして、各電極の
相互間のスペースが、第1の実施形態で示した開口パターン112の役割を果たしている
図24(C)において第2の電極108は、長方形の第1の電極102cの長辺方向に
延伸する直線状の電極を、互いに重ならないように第1の電極102cの面内に複数配置
し、互いに隣接する直線状の電極の上端部及び下端部のいずれかを交互に接続した形状で
ある。すなわち第2の電極108は、細長い電極を第1の電極102cの面内を上下に繰
り返し引き回した形状であるが、その一方の端部は、第1の電極102cの一方の長辺(
図では右側の長辺)に最も近い部分に配置され、かついずれにも接続されていない。そし
て、直線状の電極の相互間のスペースが、第1の実施形態で示した開口パターン112の
役割を果たしている。
図24(D)において第2の電極108は、図24(C)に示した第2の電極108に
おいて、第1の電極102cの一方の長辺(図では右側の長辺)に最も近い部分に配置さ
れた端部を更に延伸して、第1の電極102cの短辺(図では上側の短辺)に沿って引き
戻し、第1の電極102cの他方の長辺(図では右側の長辺)に最も近い部分に接続した
形状である。第2の電極108の両端が互いに接続されているため、図24(C)に示し
た形状と比較して第2の電極108の電位を一定に保ちやすい。
本実施形態に係る液晶表示装置の製造方法は、いずれの場合においても第1の実施形態
と略同様である。従って、第1の実施形態で述べた内容は本実施形態にも適用することが
できる。
本実施形態によっても第1の実施形態と同様の効果を得ることができる。なお、第2の
実施形態、第5の実施形態、及び、第13〜第18の実施形態それぞれにおいて、第2の
電極108の形状を図24のいずれかに示す形状にしてもよい。
なお、本実施形態は、第1〜第18の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
1〜第18の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第20の実施形態)
図25(A)〜(D)それぞれは、本発明の第20の実施形態に係るIPS方式の液晶
表示装置の電極の形状を説明する為の平面図である。本実施形態は、第1の電極102c
及び第2の電極108それぞれの形状を除いて、第3の実施形態と同様の構成であるため
、第1の電極102c及び第2の電極108を除いて、図示を省略している。
図25(A)において、第1の電極102c及び第2の電極108それぞれは櫛歯形状
であり、互いに逆向きに配置されている。そして櫛歯の部分は、互い違いに配置されてい
る。
図25(B)において第1の電極102cは、長方形の本体部分の中央部に円形の開口
パターン115を設け、開口パターン115内に、円周に沿う形状であり互いに半径が異
なる複数の電極を開口パターン115と同心に配置し、これら円周に沿う形状の電極それ
ぞれを一本の直線状の電極で本体部分に接続した形状である。また、第2の電極108は
、長方形の本体部分の中央部に円形の開口パターン112を設け、開口パターン112内
に、円周に沿う形状の電極を開口パターン112と同心に配置し、この電極と本体部分を
直線状の電極で接続した形状である。なお、第2の電極108が有する円周に沿う形状の
電極は、複数であってもよい。
また、開口パターン112,115は互いに同心であるため、第1の電極102cが有
する円周に沿う形状の電極と、第2の電極108が有する円周に沿う形状の電極は、互い
に同心である。なお、第1の電極102cが有する円周に沿う形状の電極と、第2の電極
108が有する円周に沿う形状の電極は、互いに半径が異なるため、互い違いかつ互い平
行である。
図25(C)において第1の電極102cは、図中上下に延伸する直線状の電極を複数
互いに平行に配置し、これらの上端部及び下端部それぞれを、図中横方向に延伸する直線
状の電極で接続した形状である。また第2の電極108は櫛歯形状であり、櫛歯部分が、
第1の電極102cを構成する直線状の電極相互間のスペースに位置している。
図25(D)において第1の電極102c及び第2の電極108は、それぞれ図中上下
に延伸する直線状の電極を、互いに重ならないように複数互いに平行に配置し、互いに隣
接する直線状の電極の上端部及び下端部のいずれかを交互に接続した形状である。すなわ
ち第2の電極108は、細長い電極を第1の電極102cの面内を上下に繰り返し引き回
した形状である。そして第1の電極102c及び第2の電極108は、図中上下に延伸す
る部分が互い違いかつ互い平行になっており、かつ図中横に延伸する部分が互いにずれて
いる。
本実施形態に係る液晶表示装置の製造方法は、いずれの場合においても第3の実施形態
と略同様である。従って、第3の実施形態で述べた内容は本実施形態にも適用することが
できる。
本実施形態によっても、第3の実施形態と同様の効果を得ることができる。なお、第4
の実施形態、第6〜第12の実施形態それぞれにおいて、第1の電極102c及び第2の
電極108の形状を、図25のいずれかに示した形状にしてもよい。
また、上記した各実施形態において、半導体膜102fの代わりに他の半導体膜(例え
ば有機半導体又はアモルファスシリコン膜)を用いてもよい。この場合、第1の電極10
2cも、上記した他の半導体膜により形成してもよい。
なお、本実施形態は、第1〜第19の実施形態で述べた内容を、一部変更、改良、変形
、別の見方をする、又は別の観点から記載した場合の一例を示している。したがって、第
1〜第19の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせるこ
とが出来る。
また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立
っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ
らなる構成を作ることも可能である。
(第21の実施形態)
図32は、本発明を用いた無機EL素子の構成を説明するための断面図である。本実施
形態に係る無機EL素子は、ボトムゲート型のトランジスタを用いた構成を有しており、
第1の電極102cと第2の電極108を用いる点において、第13の実施形態に係る液
晶表示装置に近い構成となっている。トランジスタや電極等の構成は本実施形態に示す構
成に限られず、トップゲート型のトランジスタを用いても良いし、他の実施形態に示す電
極の構成を用いても良い。本実施形態の断面図においては一つのトランジスタのみを示す
が、駆動用トランジスタ、選択用トランジスタ、電流制御用トランジスタなど、一画素に
複数のトランジスタを有する構成としても良い。第2の電極として用いる材料としては、
アルミニウム(Al)、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タン
グステン(W)、ネオジム(Nd)、クロム(Cr)、ニッケル(Ni)、白金(Pt)
、金(Au)、銀(Ag)、銅(Cu)、マグネシウム(Mg)、スカンジウム(Sc)
、コバルト(Co)、ニッケル(Ni)、亜鉛(Zn)、ニオブ(Nb)、シリコン(S
i)、リン(P)、ボロン(B)、ヒ素(As)、ガリウム(Ga)、インジウム(In
)、錫(Sn)で構成された群から選ばれた一つ又は複数の元素、もしくは、前記群から
選ばれた一つ又は複数の元素を成分とする化合物や合金材料(例えば、インジウム錫酸化
物(ITO)、インジウム亜鉛酸化物(IZO)、酸化珪素を添加したインジウム錫酸化
物(ITSO)、酸化亜鉛(ZnO)、アルミネオジム(Al−Nd)、マグネシウム銀
(Mg−Ag)など)、もしくは、これらの化合物を組み合わせた物質などが挙げられる
。または、前述した材料とシリコンとの化合物(シリサイド)(例えば、アルミシリコン
、モリブデンシリコン、ニッケルシリサイドなど)や、前述の材料と窒素との化合物(例
えば、窒化チタン、窒化タンタル、窒化モリブデン等)を用いることができる。なお、シ
リコン(Si)には、n型不純物(リンなど)やp型不純物(ボロンなど)を多く含んで
いてもよい。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに
分類され、前者は、発光材料の粒子をバインダ中に分散させた発光材料を含む層を有し、
後者は、薄膜からなる発光材料を含む層を有している点に違いはあるが、高電界で加速さ
れた電子を必要とする点では共通である。本実施形態においては、第2の電極108の上
方に発光材料を含む層501を設ける。分散型の無機EL素子の場合には、第2の電極上
に接して発光材料を含む層501を設ける構成(図32(A)参照)とすることが好まし
いが、これに限られない。また、薄膜型の無機EL素子とする場合には、第2の電極10
8上に誘電体502を形成し、誘電体上502に発光材料を含む層501を設ける構成(
図32(B))が好ましいが、これに限られない。
発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセ
プター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とが知られてい
る。一般的に、分散型無機ELではドナー−アクセプター再結合型発光、薄膜型無機EL
素子では局在型発光である場合が多い。
本実施形態の発光材料を含む層501は、母体材料と発光中心となる不純物元素とで構
成され、含有させる不純物元素を変化させることで、様々な色の発光を得ることができる
。発光材料の作製方法としては、噴霧熱分解法、複分解法、プレカーサーの熱分解反応に
よる方法、逆ミセル法、これらの方法と高温焼成を組み合わせた方法、又は凍結乾燥法な
どを用いることができる。
固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合
、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。
焼成温度は、700〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、
温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行
ってもよいが、ペレット状態で焼成を行うことが好ましく、比較的高温での焼成を必要と
するが、簡単な方法であるため、生産性がよく大量生産に適している。
液相法(共沈法)は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元
素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法であり、発光材料の
粒子が均一に分布し、粒径が小さく、低い焼成温度でも反応を促進させることができる。
発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。
硫化物としては、例えば、硫化亜鉛(ZnS)、硫化カドミウム(CdS)、硫化カルシ
ウム(CaS)、硫化イットリウム(Y)、硫化ガリウム(Ga)、硫化ス
トロンチウム(SrS)、硫化バリウム(BaS)等を用いることができ、酸化物として
は、例えば、酸化亜鉛(ZnO)、酸化イットリウム(Y)等を用いることができ
る。
また、窒化物としては、例えば、窒化アルミニウム(AlN)、窒化ガリウム(GaN
)、窒化インジウム(InN)等を用いることができる。さらに、セレン化亜鉛(ZnS
e)、テルル化亜鉛(ZnTe)等も用いることができ、硫化カルシウム−ガリウム(C
aGa)、硫化ストロンチウム−ガリウム(SrGa)、硫化バリウム−ガ
リウム(BaGa)等の3元系の混晶であってもよい。
局在型発光の発光中心として、マンガン(Mn)、銅(Cu)、サマリウム(Sm)、
テルビウム(Tb)、エルビウム(Er)、ツリウム(Tm)、ユーロピウム(Eu)、
セリウム(Ce)、プラセオジウム(Pr)などを用いることができる。なお、電荷補償
として、フッ素(F)、塩素(Cl)などのハロゲン元素が添加されていてもよい。
一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第
1の不純物元素及びアクセプター準位を形成する第2の不純物元素を含む発光材料を用い
ることができる。第1の不純物元素としては、例えば、フッ素(F)、塩素(Cl)、ア
ルミニウム(Al)等を用いることができ、第2の不純物元素としては、例えば、銅(C
u)、銀(Ag)等を用いることができる。
なお、無機EL発光素子は、一対の電極層間に電圧を印加することにより発光を得るこ
とができるが、本実施形態においては交流駆動を用いることが好ましい。本実施形態に示
す無機EL発光素子においては、第1の電極102cおよび第2の電極108により形成
される電界を用いることによって発光させるためである。なお、発光のために形成される
電界は、他の実施形態において説明した液晶表示装置における電界と同様である。
本実施形態に用いることのできるバインダとしては、有機材料や無機材料の絶縁材料を
用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機絶縁材料とし
ては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエ
チレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化
ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミ
ダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン
樹脂を用いてもよい。
また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹
脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂(
ポリベンゾオキサゾール)等の樹脂材料を用いてもよく、また光硬化型などを用いること
ができる。さらに、これらの樹脂にチタン酸バリウム(BaTiO)やチタン酸ストロ
ンチウム(SrTiO)等の高誘電率の微粒子を適度に混合して誘電率を調整すること
もできる。
また、バインダに用いる無機絶縁材料としては、酸化珪素(SiO)、窒化珪素(S
iN)、酸素及び窒素を含む珪素、窒化アルミニウム(AlN)、酸素及び窒素を含む
アルミニウム、又は酸化アルミニウム(Al)、酸化チタン(TiO)、BaT
iO、SrTiO、チタン酸鉛(PbTiO)、ニオブ酸カリウム(KNbO
、ニオブ酸鉛(PbNbO)、酸化タンタル(Ta)、タンタル酸バリウム(B
aTa)、タンタル酸リチウム(LiTaO)、酸化イットリウム(Y
、酸化ジルコニウム(ZrO)、ZnSその他の無機絶縁性材料を含む物質から選ばれ
た材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる(添加等
によって)ことによって、発光材料及びバインダよりなる発光物質を含む層の誘電率を制
御することができ、より誘電率を大きくすることもできる。
本実施形態に示すように、シリコンを含む電極を無機EL素子の電極として用いること
により、低コストに無機EL素子を作製することができる。また、本実施形態に示す構成
とすることにより、電極による光の減衰を考慮せずとも良いため、電極材料の選択の幅を
広げることができる。例えば、第2の電極として金属材料を用い、その厚みを大きくする
ことも可能である。また、第1の電極と第2の電極との間に発光材料を含む層を設ける必
要がないため、表示装置としての輝度が向上し、EL素子に対する負荷を低減することが
可能であり、素子の劣化を低減することができる。
(第22の実施形態)
図33は、本発明のシリコンを含む電極を用いた有機EL素子の構成を説明するための
断面図である。本実施形態に係る有機EL素子は、ボトムゲート型のトランジスタ600
を用いた構成である。本実施形態において、有機化合物を含む層601は第1の電極10
2cと第2の電極602によって挟まれている。トランジスタの構成は本実施形態に示す
構成に限られず、トップゲート型のトランジスタを用いても良い。第2の電極として用い
る材料としては、アルミニウム(Al)、タンタル(Ta)、チタン(Ti)、モリブデ
ン(Mo)、タングステン(W)、ネオジム(Nd)、クロム(Cr)、ニッケル(Ni
)、白金(Pt)、金(Au)、銀(Ag)、銅(Cu)、マグネシウム(Mg)、スカ
ンジウム(Sc)、コバルト(Co)、ニッケル(Ni)、亜鉛(Zn)、ニオブ(Nb
)、シリコン(Si)、リン(P)、ボロン(B)、ヒ素(As)、ガリウム(Ga)、
インジウム(In)、錫(Sn)、酸素(O)で構成された群から選ばれた一つ又は複数
の元素、もしくは、前記群から選ばれた一つ又は複数の元素を成分とする化合物や合金材
料(例えば、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化珪
素を添加したインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、アルミネオジム(
Al−Nd)、マグネシウム銀(Mg−Ag)など)、もしくは、これらの化合物を組み
合わせた物質などが挙げられる。または、前述した材料とシリコンとの化合物(シリサイ
ド)(例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど)や、前
述の材料と窒素との化合物(例えば、窒化チタン、窒化タンタル、窒化モリブデン等)を
用いることがもできる。なお、シリコン(Si)には、n型不純物(リンなど)やp型不
純物(ボロンなど)を多く含んでいてもよい。
有機化合物を有する層601は少なくとも、発光性の高い物質を含む層(発光層)を有
する。発光層について特に限定は無いが、発光層として機能する層には大きく分けて2つ
の態様がある。一つは発光中心となる物質(発光物質またはゲスト材料)のエネルギーギ
ャップよりも大きいエネルギーギャップを有する材料(ホスト材料)に発光物質を分散さ
せた構成のホスト‐ゲスト型の層であり、もう一つは発光材料のみで発光層を構成する層
である。前者の方が濃度消光が起こりにくいため、好ましい。発光物質としては、4−ジ
シアノメチレン−2−メチル−6−(1,1,7,7−テトラメチルジュロリジル−9−
エニル)−4H−ピラン(略称:DCJT)、4−ジシアノメチレン−2−t−ブチル−
6−(1,1,7,7−テトラメチルジュロリジル−9−エニル)−4H−ピラン、ペリ
フランテン、2,5−ジシアノ−1,4−ビス[2−(10−メトキシ−1,1,7,7
−テトラメチルジュロリジル−9−エニル)]ベンゼン、N,N'−ジメチルキナクリド
ン(略称:DMQd)、クマリン6、クマリン545T、トリス(8−キノリノラト)ア
ルミニウム(略称:Alq)、9,9'−ビアントリル、9,10−ジフェニルアント
ラセン(略称:DPA)や9,10−ビス(2−ナフチル)アントラセン(略称:DNA
)、2,5,8,11−テトラ−t−ブチルペリレン(略称:TBP)等が挙げられる。
また、ホスト材料としては、9,10−ジ(2−ナフチル)−2−tert−ブチルアン
トラセン(略称:t−BuDNA)等のアントラセン誘導体、4,4'−ビス(N−カル
バゾリル)ビフェニル(略称:CBP)等のカルバゾール誘導体、トリス(8−キノリノ
ラト)アルミニウム(略称:Alq)、トリス(4−メチル−8−キノリノラト)アル
ミニウム(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベ
リリウム(略称:BeBq)、ビス(2−メチル−8−キノリノラト)−4−フェニル
フェノラト−アルミニウム(略称:BAlq)、ビス[2−(2−ヒドロキシフェニル)
ピリジナト]亜鉛(略称:Znpp)、ビス[2−(2−ヒドロキシフェニル)ベンゾ
オキサゾラト]亜鉛(略称:ZnBOX)などの金属錯体等を用いることができる。また
、発光物質のみで発光層を構成することのできる材料としては、トリス(8−キノリノラ
ト)アルミニウム(略称:Alq)、9,10−ビス(2−ナフチル)アントラセン(
略称:DNA)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−ア
ルミニウム(略称:BAlq)などがある。なお、有機化合物を有する層としては、他に
も、正孔注入層、正孔輸送層、電子輸送層、電子注入層などの層を有していても良い。
なお、有機EL発光素子は、一対の電極層間に電圧を印加することにより発光を得るこ
とができる。本実施形態に示す有機EL発光素子においては、第1の電極102cおよび
第2の電極602により生じる電流を用いることによって発光させる。
本実施形態に示すように、シリコンを含む電極を無機EL素子の電極として用いること
により、低コストに無機EL素子を作製することができる。
(第23の実施形態)
図34は、単結晶シリコン基板を用いた反射型の液晶表示装置およびその作製方法を説
明するための断面図である。以下、作製方法を簡単に説明する。まず、単結晶シリコン基
板700上に、一定の加速度で酸素イオンを打ち込む(図34(A)参照)。その後、高
温で加熱することにより、表面に単結晶シリコン層701を残したまま、酸化珪素層70
2を形成する(図34(B)参照)。次に、単結晶シリコン層701を島状にエッチング
し、トランジスタ703を形成する。この際、同時に第1の電極102cを形成する(図
34(C)参照)。なお、トランジスタ703のソース領域およびドレイン領域704と
第1の電極102cには、不純物元素を添加し、導電性を持たせる。不純物元素としては
他の実施形態にて示した元素を用いることができる。また、電極、配線等も、他の実施形
態にて示した材料を用いて形成することができる。
次に層間絶縁膜705を形成する(図34(C)参照)。層間絶縁膜についても、他の
実施形態および実施例にて説明する材料を用いることができるため、ここでは詳細な説明
は省略する。なお、本実施形態において、層間絶縁膜は単層の構成としたが、2層以上の
積層構造としても良い。層間絶縁膜705を形成した後、接続孔を形成し、画素電極とな
る第2の電極706を形成する(図34(D)参照)。本実施形態においては、反射型の
液晶表示装置を作製するため、第2の電極706の材料としては、可視光の反射率が高い
材料を用いることが好ましいが、これに限られない。反射率の高い材料としては、例えば
、アルミニウム(Al)、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タ
ングステン(W)、ネオジム(Nd)、クロム(Cr)、ニッケル(Ni)、白金(Pt
)、金(Au)、銀(Ag)、銅(Cu)、マグネシウム(Mg)、スカンジウム(Sc
)、コバルト(Co)、ニッケル(Ni)、亜鉛(Zn)、ニオブ(Nb)、シリコン(
Si)、リン(P)、ボロン(B)、ヒ素(As)、ガリウム(Ga)、インジウム(I
n)、錫(Sn)、等の金属材料が挙げられる。なお、電極706と同時に接続用の配線
707を形成することが好ましい。
その後、配向膜や液晶、対向基板等を配置して反射型の液晶表示装置が完成する。本実
施形態に示す液晶表示装置は、上面(対向基板側)からの光を第1の電極102cまたは
第2の電極706により反射することで、映像を視認させるものである。したがって、第
2の電極706としては、反射率の高い材料を用いることが好ましい。第1の電極102
cの材料である結晶珪素は、表面の状態にも依存するが、一定以上の反射率を有している
ため、反射型液晶表示装置の反射膜として用いることができる。なお、反射型液晶表示装
置としては、本実施形態の構成に限られず、その他のさまざまな構成を用いることができ
る。例えば、本実施形態においてはトランジスタ703としてトップゲート型のトランジ
スタを用いたが、ボトムゲート型のトランジスタを用いても良い。また、第1の電極10
2cとして、金属材料からなる電極としてもよい。
本実施形態に示すように、単結晶シリコン基板を用いて液晶表示装置を作製することに
より、高速動作が必要となる用途において適した液晶表示装置を作製することができる。
つまり、基板上に駆動回路を直接作製することが可能であり、駆動回路等の高速動作が可
能となる。もちろん、駆動回路のみに限らず、その他の回路も単結晶珪素を用いて形成す
ることができるため、一つの基板上に全ての回路を搭載した表示装置を形成することが可
能となる。
本発明の実施例1を、図26、図27、及び図28を参照しつつ説明する。本実施例に
係る液晶表示モジュールにおいて、画素部は、第1〜第20のいずれかの実施形態に示し
た液晶表示装置と同様の構造を有している。このため、従来と比較して製造コストを低く
することができる。
まず、図26(A)に示すように、基板801上に下地膜802を形成する。基板80
1は、ガラス基板、石英基板、アルミナなど絶縁物で形成される基板、後工程の処理温度
に耐え得る耐熱性を有するプラスチック基板、シリコン基板、または金属板である。また
、基板100は、ステンレスなどの金属または半導体基板などの表面に酸化珪素や窒化珪
素などの絶縁膜を形成した基板であってもよい。なお、基板801にプラスチック基板を
用いる場合、PC(ポリカーボネート)、PES(ポリエーテルサルフォン)、PET(
ポリエチレンテレフタレート)もしくはPEN(ポリエチレンナフタレート)等のガラス
転移点が比較的高いものを用いることが好ましい。
下地膜802は、例えば窒化シリコン(SiNx)膜上に酸化シリコン膜(SiOx)
を積層したものであるが、他の絶縁物(例えば酸化窒化シリコン(SiOxNy)(x>
y)又は窒化酸化シリコン(SiNxOy)(x>y))であってもよい。また、下地膜
802は、基板801の表面を高密度プラズマによって処理することによって形成されて
もよい。高密度プラズマは、例えば2.45GHzのマイクロ波を用いることによって生
成され、電子密度が1×1011〜1×1013/cmかつ電子温度が2eV以下、イ
オンエネルギーが5eV以下のものであるとする。このような高密度プラズマは活性種の
運動エネルギーが低く、従来のプラズマ処理と比較してプラズマによるダメージが少なく
、欠陥の少ない膜を形成することができる。マイクロ波を発生するアンテナから基板10
0までの距離は20〜80mm、好ましくは20〜60mmとするとよい。
窒素雰囲気、例えば窒素と希ガスを含む雰囲気下、または窒素と水素と希ガスを含む雰
囲気下、またはアンモニアと希ガスを含む雰囲気下において、上記高密度プラズマ処理を
行うことによって基板801の表面を窒化することができる。基板801としてガラス基
板、石英基板またはシリコンウエハなどを用いて、上記高密度プラズマによる窒化処理を
行った場合、基板801表面に形成される窒化膜は窒化シリコン膜を主成分とするため、
下地膜802として利用することができる。この窒化膜の上に酸化シリコン膜または酸化
窒化シリコン膜をプラズマCVD法により形成することにより、下地膜802を複数層で
形成してもよい。
また酸化シリコン膜や酸化窒化シリコン膜などからなる下地膜802の表面に同様に高
密度プラズマによる窒化処理を行うことによって、下地膜802の表面に窒化膜を形成す
ることができる。窒化膜は基板801からの不純物の拡散を抑制することができ、また極
めて薄く形成できるため、その上に形成される半導体層への応力の影響を少なくできる。
次いで、図26(B)に示すように、下地膜802上に、結晶性半導体膜(例えばポリ
シリコン膜)を形成する。結晶性半導体膜の形成方法としては、下地膜802上に直接結
晶性半導体膜を形成する方法、及び、下地膜802上に非晶質半導体膜を形成した後に結
晶化させる方法が挙げられる。
非晶質半導体膜を紺晶化させる方法としては、レーザー光を照射する方法、半導体膜の
結晶化を助長させる元素(例えばニッケル等の金属元素)を用いて加熱して結晶化させる
方法、又は、半導体膜の結晶化を助長させる元素を用いて加熱して結晶化させた後、レー
ザー光を照射する方法を用いることができる。もちろん前記元素を用いずに非晶質半導体
膜を熱結晶化させる方法を用いることもできる。ただし基板が石英基板、シリコンウエハ
など高温に耐えられるものに限られる。
レーザー照射を用いる場合、連続発振型のレーザービーム(CWレーザービーム)やパ
ルス発振型のレーザービーム(パルスレーザービーム)を用いることができる。ここで用
いることができるレーザービームは、Arレーザー、Krレーザー、エキシマレーザーな
どの気体レーザー、単結晶のYAG、YVO、フォルステライト(MgSiO)、
YAlO3、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO
、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、
Tm、Taのうち1種または複数種添加されているものを媒質とするレーザー、ガラスレ
ーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、銅
蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いる
ことができる。このようなレーザービームの基本波、及びこれらの基本波の第2高調波か
ら第4高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例
えば、Nd:YVOレーザー(基本波1064nm)の第2高調波(532nm)や第
3高調波(355nm)を用いることができる。このときレーザーのエネルギー密度は0
.01〜100MW/cm程度(好ましくは0.1〜10MW/cm)が必要である
。そして、走査速度を10〜2000cm/sec程度として照射する。
なお、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO
、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO
、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Ta
のうち1種または複数種添加されているものを媒質とするレーザー、Arイオンレーザー
、またはTi:サファイアレーザーは、連続発振をさせることが可能であり、Qスイッチ
動作やモード同期などを行うことによって10MHz以上の発振周波数でパルス発振をさ
せることも可能である。10MHz以上の発振周波数でレーザービームを発振させると、
半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に
照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜
中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的
に成長した結晶粒を得ることができる。
媒質としてセラミック(多結晶)を用いると、短時間かつ低コストで自由な形状に媒質
を形成することが可能である。単結晶を用いる場合、通常、直径数mm、長さ数十mmの
円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作るこ
とが可能である。
発光に直接寄与する媒質中のNd、Ybなどのドーパントの濃度は、単結晶中でも多結
晶中でも大きくは変えられないため、濃度を増加させることによるレーザーの出力向上に
はある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大き
さを著しく大きくすることができるため大幅な出力向上が期待できる。
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成する
ことが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進
行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で
発振させることが可能になる。また、このような形状の媒質から射出されるレーザービー
ムは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに
整形するのに有利である。このように射出されたレーザービームを、光学系を用いて整形
することによって、短手の長さ1mm以下、長手の長さ数mm〜数mの線状ビームを容易
に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビーム
は長手方向にエネルギー分布の均一なものとなる。
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニ
ールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その
両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この
半導体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である。
非晶質半導体膜の結晶化を助長させる元素を用いて加熱して結晶化させる方法としては
、特開平8−78329号公報記載の技術を用いることができる。同公報記載の技術は、
非晶質半導体膜(アモルファスシリコン膜とも呼ばれる)に対して結晶化を助長する金属
元素を添加し、加熱処理を行うことで添加領域を起点として非晶質半導体膜を結晶化させ
るものである。
また、加熱処理の代わりに強光の照射を行うことにより、非晶質半導体膜の結晶化を行
うこともできる。この場合、赤外光、可視光、または紫外光のいずれか一またはそれらの
組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または
高圧水銀ランプから射出された光を用いる。ランプ光源を1〜60秒、好ましくは30〜
60秒点灯させ、それを1回〜10回、好ましくは2〜6回繰り返す。ランプ光源の発光
強度は任意なものとするが、半導体膜が瞬間的に600〜1000℃程度にまで加熱され
るようにする。なお、必要であれば、強光を照射する前に非晶質構造を有する非晶質半導
体膜に含有する水素を放出させる熱処理を行ってもよい。また、加熱処理と強光の照射の
双方を行うことにより結晶化を行ってもよい。
加熱処理後に結晶性半導体膜の結晶化率(膜の全体積における結晶成分の割合)を高め
、結晶粒内に残される欠陥を補修するために、結晶性半導体膜に対してレーザー光を大気
または酸素雰囲気で照射してもよい。レーザー光としては、上述したものを用いることが
可能である。
また、添加した元素を結晶性半導体膜から除去することが必要であるが、その方法を以
下に説明する。
まずオゾン含有水溶液(代表的にはオゾン水)で結晶性半導体膜の表面を処理すること
により、結晶性半導体膜の表面に酸化膜(ケミカルオキサイドと呼ばれる)からなるバリ
ア層を1nm〜10nmの厚さで形成する。バリア層は、後の工程でゲッタリング層のみ
を選択的に除去する際にエッチングストッパーとして機能する。
次いで、バリア層上に希ガス元素を含むゲッタリング層をゲッタリングサイトとして形
成する。ここでは、CVD法又はスパッタリング法により希ガス元素を含む半導体膜をゲ
ッタリング層として形成する。ゲッタリング層を形成するときには、希ガス元素がゲッタ
リング層に添加されるようにスパッタリング条件を適宜調節する。希ガス元素としては、
ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン
(Xe)から選ばれた一種または複数種を用いる。
なお、不純物元素であるリンを含む原料ガスを用いた場合やリンを含むターゲットを用
いてゲッタリング層を形成した場合、希ガス元素によるゲッタリングに加え、リンのクー
ロン力を利用してゲッタリングを行うことができる。
また、ゲッタリングの際、金属元素(例えばニッケル)は酸素濃度の高い領域に移動し
やすい傾向があるため、ゲッタリング層に含まれる酸素濃度は、例えば5×1018cm
−3以上とすることが望ましい。
次いで結晶性半導体膜、バリア層およびゲッタリング層に熱処理(例えば加熱処理また
は強光を照射する処理)を行って、金属元素(例えばニッケル)のゲッタリングを行い、
結晶性半導体膜中における金属元素を低濃度化し、又は除去する。
次いでバリア層をエッチングストッパーとして公知のエッチング方法を行い、ゲッタリ
ング層のみを選択的に除去する。その後酸化膜からなるバリア層を、例えばフッ酸を含む
エッチャントにより除去する。
ここで、作製されるTFTのしきい値特性を考慮して不純物イオンをドーピングしても
よい。
次いで、結晶性半導体膜上にフォトレジスト膜(図示せず)を塗布し、このフォトレジ
スト膜を露光及び現像する。これにより、結晶性半導体膜上にはレジストパターンが形成
される。次いで、このレジストパターンをマスクとして結晶性半導体膜をエッチングする
。これにより、下地膜802上には、薄膜トランジスタが形成される結晶性半導体膜80
3、及び共通電極となる結晶性半導体膜803aが形成される。
次いで、結晶性半導体膜803,803aの表面をフッ酸含有エッチャントなどで洗浄
した後、結晶性半導体膜803上にゲート絶縁膜804を10nm〜200nmの厚さで
形成する。ゲート絶縁膜804は、シリコンを主成分とする絶縁膜、例えば酸化シリコン
膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などで形成される。また
単層であっても積層膜であってもよい。なお、結晶性半導体膜803a上及び下地膜80
2上にもゲート絶縁膜804が形成される。
次いで、図26(C)に示すように、ゲート絶縁膜804を洗浄した後、ゲート絶縁膜
804上に、第1の導電膜及び第2の導電膜を、この順に形成する。第1の導電膜は、例
えばタングステン膜であり、第2の導電膜は窒化タンタル膜である。
次いで、第2の導電膜上にフォトレジスト膜(図示せず)を塗布し、このフォトレジス
ト膜を露光及び現像する。これにより、第2の導電膜上にはレジストパターンが形成され
る。次いで、このレジストパターンをマスクとして、第1の導電膜及び第2の導電膜を第
1の条件でエッチングし、さらに、第2の導電膜を第2の条件でエッチングする。これに
より、結晶性半導体膜803上には第1のゲート電極805a,805b、及び第2のゲ
ート電極806a,806bが形成される。第1のゲート電極805a,805bは相互
に離間している。第2のゲート電極806aは第1のゲート電極805a上に位置してお
り、第2のゲート電極806bは第1のゲート電極805b上に位置している。第1のゲ
ート電極805a,805bそれぞれの側面の傾斜角は、第2のゲート電極806a,8
06bそれぞれの側面の傾斜角より緩やかである。
また、本エッチング処理によって、結晶性半導体膜803aの近くに、第1の配線80
7及び、第1の配線807上に位置する第2の配線808が形成される。ここで上記した
各ゲート電極及び各配線は、基板801に垂直な方向からみた場合に角が丸くなるように
引き回すのが好ましい。角部を丸くすることによって、ゴミなどが配線の角部に残るのを
防止することができ、ゴミが原因で発生する不良を抑制し、歩留まりを向上できる。その
後、フォトレジスト膜を除去する。
次いで、図26(D)に示すように、第1のゲート電極805a,805b、及び第2
のゲート電極806a,806bをマスクとして、結晶性半導体膜803に第1導電型(
例えばn型)の不純物元素(例えばリン)を注入する。これにより、結晶性半導体膜80
3には、第1の不純物領域810a,810b,810cが形成される。第1の不純物領
域810aは、薄膜トランジスタのソースとなる領域に位置しており、第1の不純物領域
810cは、薄膜トランジスタのドレインとなる領域に位置している。第1の不純物領域
810bは、第1のゲート電極805a,805b相互間に位置している。
なお、本処理において、共通電極となる結晶性半導体膜803aにも第1導電型の不純
物元素が注入され、低抵抗化する。
次いで、図26(E)に示すように、第1のゲート電極805a,805b、第2のゲ
ート電極806a,806bそれぞれ上を含む全面上に、フォトレジスト膜を塗布し、こ
のフォトレジスト膜を露光及び現像する。これにより、第1のゲート電極805a、第2
のゲート電極806aそれぞれの上面及びその周囲、並びに第1のゲート電極805b、
第2のゲート電極806bそれぞれの上面及びその周囲は、レジストパターン812a,
812bで覆われる。次いで、レジストパターン812a,812bをマスクとして、結
晶性半導体膜803に第1導電型の不純物元素811(例えばリン)を注入する。これに
より、第1の不純物領域810a,810b,810cそれぞれの一部には第1導電型の
不純物元素811が再び注入され、第2の不純物領域813a,813b,813cが形
成される。
また、共通電極となる結晶性半導体膜803aにも第1導電型の不純物元素が再び注入
され、抵抗が十分低くなる。なお、第1の不純物領域810a,810b,810cの残
りの部分は、第3の不純物領域814a,814b,814c,814dとして残る。
その後、図27(A)に示すように、レジストパターン812a,812bを除去する
。次いで、ほぼ全面を覆う絶縁膜(図示せず)を形成する。この絶縁膜は、例えば酸化シ
リコン膜であり、プラズマCVD法により形成される。
次いで、結晶性半導体膜803,803aに熱処理を行い、それぞれに添加された不純
物元素を活性化する。この熱処理は、ランプ光源を用いたラピッドサーマルアニール法(
RTA法)、或いはYAGレーザーまたはエキシマレーザーを裏面から照射する方法、或
いは炉を用いた熱処理、或いはこれらの方法を複数組み合わせた方法による処理である。
上記した熱処理により、不純物元素が活性化すると同時に、結晶性半導体膜803を結
晶化する際に触媒として使用した元素(例えばニッケル等の金属元素)が、高濃度の不純
物(例えばリン)を含む第2の不純物領域813a〜813cにゲッタリングされ、結晶
性半導体膜803のうち主にチャネル形成領域となる部分中のニッケル濃度が低減する。
その結果、チャネル形成領域の結晶性がよくなる。従って、TFTのオフ電流値は下がり
、かつ高い電界効果移動度が得られる。このようにして、良好な特性を有するTFTが得
られる。
次いで、結晶性半導体膜803,803aの上方を含む全面上に、絶縁膜815を形成
する。絶縁膜815は、例えば窒化シリコン膜であり、プラズマCVD法により形成され
る。次いで、絶縁膜815上に、層間絶縁膜816となる平坦化膜を形成する。層間絶縁
膜816としては、透光性を有する無機材料(酸化シリコン、窒化シリコン、酸素を含む
窒化シリコンなど)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリア
ミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、またはこれらの積層な
どを用いる。また、平坦化膜に用いる他の透光性を有する膜としては、塗布法によって得
られるアルキル基を含むSiO膜からなる絶縁膜、例えばシリカガラス、アルキルシロ
キサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリ
マー、水素化アルキルシルセスキオキサンポリマーなどを用いて形成された絶縁膜を用い
ることができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるP
SB−K1、PSB−K31や触媒化成製塗布絶縁膜材料であるZRS−5PHが挙げら
れる。層間絶縁膜は単層膜であっても多層膜であってもよい。
次いで、層間絶縁膜816上にフォトレジスト膜(図示せず)を塗布し、このフォトレ
ジスト膜を露光及び現像する。これにより、層間絶縁膜816上にはレジストパターンが
形成される。次いで、このレジストパターンをマスクとして層間絶縁膜816、絶縁膜8
15、及びゲート絶縁膜804をエッチングする。これにより、層間絶縁膜816、絶縁
膜815、及びゲート絶縁膜804には、接続孔817a,817b,817c,817
dが形成される。接続孔817aは、トランジスタのソースである第2の不純物領域81
3a上に位置しており、接続孔817bは、トランジスタのドレインである第2の不純物
領域813c上に位置している。接続孔817cは、第2の配線808上に位置しており
、接続孔817dは共通電極である結晶性半導体膜803a上に位置している。その後、
レジストパターンを除去する。
次いで、図27(B)に示すように、接続孔817a〜817dそれぞれの中、及び層
間絶縁膜816上に、第1の導電膜818を形成する。第1の導電膜818は透光性を有
する導電膜であり、例えばITO膜、Si元素を含むインジウム錫酸化物や、酸化インジ
ウムに更に2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成され
たIZO(Indium Zinc Oxide)である。次いで、第1の導電膜818
上に第2の導電膜819を形成する。第2の導電膜819は例えば金属膜である。
次いで、第2の導電膜819上にフォトレジスト膜820を塗布する。次いで、フォト
レジスト膜820の上方に、レチクル840を配置する。レチクル840は、ガラス基板
上に半透膜パターン842a,842b,842c,842dを形成し、さらに半透膜パ
ターン842a〜842dそれぞれの一部上に、遮光パターン841a,841b,84
1cを形成したものである。半透膜パターン842a及び遮光パターン841aは接続孔
817aの上方に位置し、半透膜パターン842b及び遮光パターン841bは接続孔8
17bの上方に位置し、半透膜パターン842c及び遮光パターン841cは接続孔81
7c及び接続孔817dの上方に位置し、半透膜パターン842dは結晶性半導体膜80
3aの上方に位置する。
次いで、レチクル840をマスクとして、フォトレジスト膜820を露光する。これに
より、フォトレジスト膜820は、遮光パターン841a〜841cの下方に位置する部
分、及び半透膜パターン842a〜842dの下方に位置する部分の下層を除いて感光す
る。なお、感光していない部分には符号821a,821b,821c,821dを付し
ている。
次いで、図27(C)に示すように、フォトレジスト膜820を現像する。これにより
、フォトレジスト膜820のうち感光している部分が除去され、レジストパターン822
a,822b,822c,822dが形成される。レジストパターン822aは接続孔8
17aの上方に位置し、レジストパターン822bは接続孔817bの上方及びその周囲
に位置している。レジストパターン822cは接続孔817cの上方、接続孔817dの
上方、及びこれらの間に位置している。レジストパターン822dは共通電極となる結晶
性半導体膜803aの上方に位置している。なおレジストパターン822bのうち接続孔
817bの上方以外の部分、及びレジストパターン822dは、他のレジストパターンと
比べて薄い。
次いで、図27(D)に示すように、レジストパターン822a〜822dをマスクと
して第1及び第2の導電膜818,819をエッチングする。これにより、レジストパタ
ーン822a〜822dに覆われていない領域からは、第1及び第2の導電膜818,8
19が除去される。
また、レジストパターン822a〜822dも徐々にエッチングされるため、エッチン
グ処理中に、レジストパターンの薄い部分(具体的には、レジストパターン822bのう
ち接続孔817bの上方以外の部分、及びレジストパターン822d)が除去される。こ
のため、レジストパターン822bのうち接続孔817bの上方以外の部分、及びレジス
トパターン822dそれぞれの下に位置する領域では、第2の導電膜819が除去され、
第1の導電膜818のみが残る。その後、レジストパターン822a〜822cを除去す
る。
このようにして、一枚のレジストパターン及び一回のエッチング処理によって、ソース
配線823a,824a、ドレイン配線823b,824b、接続用配線823c,82
4c、及び画素電極823dが形成される。ソース配線823a,824a及びドレイン
配線823b,824bは、結晶性半導体膜803及び結晶性半導体膜803に形成され
た各不純物領域、ゲート絶縁膜804、第1のゲート電極805a,805b、及び第2
のゲート電極806a,806bと共に、薄膜トランジスタ825を形成している。接続
用配線823c,824cは、第2の配線808と結晶性半導体膜803aを接続してい
る。
その後、第1の配向膜826を形成する。このようにして、アクティブマトリクス基板
が形成される。なお、図26及び図27に示した処理によって、図28に示す液晶表示装
置のゲート信号線駆動回路領域854にも、薄膜トランジスタ827,829(図28(
B)に図示)が形成される。また、図27(B)〜(D)に示す処理によって、アクティ
ブマトリクス基板と外部とを接続する第1の端子電極838a及び第2の端子電極838
b(図28(B)に図示)が形成される。
その後、図28(A)の平面図及び図28(B)のK−L断面図に示すように、アクテ
ィブマトリクス基板上にアクリル樹脂膜等の有機樹脂膜を形成し、この有機樹脂膜をパタ
ーニングする。これにより、アクティブマトリクス基板上には、柱状のスペーサ833が
形成される。次いで、封止領域853にシール材834を形成した後、アクティブマトリ
クス基板上に液晶を滴下する。液晶を滴下する前に、シール材上に、シール材と液晶が反
応することを防ぐ保護膜を形成してもよい。
その後、アクティブマトリクス基板に対向する位置に、カラーフィルタ832及び第2
の配向膜831が形成された対向基板830を配置し、これら2つの基板シール材834
で張り合わせる。このとき、スペーサ833によって、アクティブマトリクス基板と対向
基板830は、均一な間隔を持って貼り合わせられる。次いで、両基板の間を完全に封止
する。このようにしてアクティブマトリクス基板と対向基板の間には液晶が封止される。
次いで、必要に応じて、アクティブマトリクス基板または対向基板もしくは双方の基板
を、所望の形状に分断する。さらに、偏光板835a,835bを設ける。次いで、フレ
キシブルプリント基板(Flexible Print Circuit:以下FPCと
記載)837を、異方性導電膜836を介して、外部端子接続領域852に配置された第
2の端子電極838bに接続する。
このようにして形成された液晶表示モジュールの構成を説明する。アクティブマトリク
ス基板の中央には、画素領域856が配置されている。画素領域856には複数の画素が
形成されている。図28(A)において、画素領域856の上下それぞれには、ゲート信
号線を駆動するためのゲート信号線駆動回路領域854が配置されている。また、画素領
域856とFPC837の間に位置する領域には、ソース信号線を駆動するためのソース
信号線駆動回路領域857が配置されている。ゲート信号線駆動回路領域854は片側の
みの配置でも良く、液晶表示モジュールにおける基板サイズ等を考慮して、設計者が適宜
選択すれば良い。ただし、回路の動作信頼性や駆動効率等を考えると、画素領域856を
挟んで対称に配置されるのが望ましい。そして各駆動回路への信号の入力は、FPC83
7から行われる。
本発明の実施例2に係る液晶表示モジュールについて、図29及び図30の各図を用い
て説明する。各図において、画素部930の構成は、実施例1で示した画素領域856の
構成と同様であり、基板100上に複数の画素が形成されている。
図29において(A)は液晶表示モジュールの平面概略図であり、(B)はソースドラ
イバ910の回路構成を説明する為の図である。図29に示す例では、図29(A)に示
すようにゲートドライバ920及びソースドライバ910の双方が、画素部930と同一
の基板100上に一体的に形成されている。ソースドライバ910は、図29(B)に示
すように、入力されたビデオ信号をいずれのソース信号線に伝達するかを制御する複数の
薄膜トランジスタ912と、複数の薄膜トランジスタ912を制御するシフトレジスタ9
11とを有している。
図30において(A)は液晶表示モジュールの平面概略図であり、(B)はソースドラ
イバの回路構成を説明する為の図である。図30に示す例では、図30(A)に示すよう
にソースドライバが、基板100上に形成された薄膜トランジスタ群940と、基板10
0とは別体のIC950とで構成されている。IC950と薄膜トランジスタ群940と
は、例えばFPC960で電気的に接続されている。
IC950は、例えば単結晶シリコン基板を用いて形成されており、薄膜トランジスタ
群940を制御し、かつ薄膜トランジスタ群940にビデオ信号を入力する。薄膜トラン
ジスタ群940は、ICからの制御信号に基づいて、いずれのソース信号線にビデオ信号
を伝達するかを制御する。
実施例2においても、液晶表示モジュールの製造コストを低くすることができる。
本発明の実施例3による電子機器について、図31を参照しつつ説明する。この電子機
器は、本発明の発光装置を有し、前述した実施形態にその一例を示したようなモジュール
を搭載したものである。
この電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッ
ドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオコ
ンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話
、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDi
gital Versatile Disc(DVD)等の記録媒体を再生し、その画像
を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例
を図31に示す。
図31(A)はテレビ受像器又はパーソナルコンピュータのモニターである。筺体20
01、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子200
5等を含む。表示部2003には、第1〜第20の実施形態のいずれかで示した液晶表示
装置が用いられている。この液晶表示装置を有していることにより、テレビ受像器又はパ
ーソナルコンピュータのモニターの製造コストを低くすることができる。
図31(B)はデジタルカメラである。本体2101の正面部分には受像部2103が
設けられており、本体2101の上面部分にはシャッター2106が設けられている。ま
た、本体2101の背面部分には、表示部2102、操作キー2104、及び外部接続ポ
ート2105が設けられている。表示部2102には、第1〜第20の実施形態のいずれ
かで示した液晶表示装置が用いられている。この液晶表示装置を有していることにより、
デジタルカメラの製造コストを低くすることができる。
図31(C)はノート型パーソナルコンピュータである。本体2201には、キーボー
ド2204、外部接続ポート2205、ポインティングデバイス2206が設けられてい
る。また、本体2201には、表示部2203を有する筐体2202が取り付けられてい
る。表示部2203には、第1〜第20の実施形態のいずれかで示した液晶表示装置が用
いられている。この液晶表示装置を有していることにより、ノート型パーソナルコンピュ
ータの製造コストを低くすることができる。
図31(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッ
チ2303、操作キー2304、赤外線ポート2305等を含む。表示部2302にはア
クティブマトリクス表示装置が設けられている。表示部2302には、第1〜第20の実
施形態のいずれかで示した液晶表示装置が用いられている。この液晶表示装置を有してい
ることにより、モバイルコンピュータの製造コストを低くすることができる。
図31(E)は画像再生装置である。本体2401には、表示部B2404、記録媒体
読み込み部2405及び操作キー2406が設けられている。また、本体2401には、
スピーカー部2407及び表示部A2403それぞれを有する筐体2402が取り付けら
れている。表示部A2403及び表示部B2404それぞれには、第1〜第20の実施形
態のいずれかで示した液晶表示装置が用いられている。この液晶表示装置を有しているこ
とにより、画像再生装置の製造コストを低くすることができる。
図31(F)は電子書籍である。本体2501には操作キー2503が設けられている
。また、本体2501には複数の表示部2502が取り付けられている。表示部2502
には、第1〜第20の実施形態のいずれかで示した液晶表示装置が用いられている。この
液晶表示装置を有していることにより、電子書籍の製造コストを低くすることができる。
図31(G)はビデオカメラであり、本体2601には外部接続ポート2604、リモ
コン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作
キー2609、及び接眼部2610が設けられている、また、本体2601には、表示部
2602を有する筐体2603が取り付けられている。表示部2602には、第1〜第2
0の実施形態のいずれかで示した液晶表示装置が用いられている。この液晶表示装置を有
していることにより、ビデオカメラの製造コストを低くすることができる。
図31(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声
入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、ア
ンテナ2708等を含む。表示部2703には、第1〜第20の実施形態のいずれかで示
した液晶表示装置が用いられている。この液晶表示装置を有していることにより、携帯電
話の製造コストを低くすることができる。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。
100 基板
101 下地絶縁膜
102 第1の電極
102b 不純物領域
102c 第1の電極
103 ゲート絶縁膜
104a ゲート電極
108 第2の電極
110 液晶
112 開口パターン
115 開口パターン
130r カラーフィルタ
130g カラーフィルタ
130b カラーフィルタ

Claims (1)

  1. 基板上のトランジスタと、
    前記トランジスタ上の赤色のカラーフィルタと、
    前記カラーフィルタ上に配置され、かつ前記トランジスタと電気的に接続された画素電極と、を有し、
    前記トランジスタは、酸化物半導体層を有することを特徴とする表示装置。
JP2013147426A 2006-04-06 2013-07-16 表示装置 Withdrawn JP2014002392A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013147426A JP2014002392A (ja) 2006-04-06 2013-07-16 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006105618 2006-04-06
JP2006105618 2006-04-06
JP2013147426A JP2014002392A (ja) 2006-04-06 2013-07-16 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013115012A Division JP5323279B1 (ja) 2006-04-06 2013-05-31 半導体装置

Related Child Applications (4)

Application Number Title Priority Date Filing Date
JP2013173642A Division JP5376740B2 (ja) 2006-04-06 2013-08-23 液晶表示装置
JP2013209812A Division JP2014044428A (ja) 2006-04-06 2013-10-07 表示装置、モジュール、及び電子機器
JP2013209813A Division JP5619247B2 (ja) 2006-04-06 2013-10-07 表示装置、表示モジュール、及び電子機器
JP2014037951A Division JP5755349B2 (ja) 2006-04-06 2014-02-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2014002392A true JP2014002392A (ja) 2014-01-09

Family

ID=38053458

Family Applications (17)

Application Number Title Priority Date Filing Date
JP2011259248A Active JP5470357B2 (ja) 2006-04-06 2011-11-28 半導体装置及び電子機器
JP2012229031A Active JP5288665B2 (ja) 2006-04-06 2012-10-16 液晶表示装置
JP2013115012A Active JP5323279B1 (ja) 2006-04-06 2013-05-31 半導体装置
JP2013147426A Withdrawn JP2014002392A (ja) 2006-04-06 2013-07-16 表示装置
JP2013173642A Active JP5376740B2 (ja) 2006-04-06 2013-08-23 液晶表示装置
JP2013209812A Withdrawn JP2014044428A (ja) 2006-04-06 2013-10-07 表示装置、モジュール、及び電子機器
JP2013209813A Active JP5619247B2 (ja) 2006-04-06 2013-10-07 表示装置、表示モジュール、及び電子機器
JP2014037951A Active JP5755349B2 (ja) 2006-04-06 2014-02-28 半導体装置
JP2015048206A Expired - Fee Related JP6012798B2 (ja) 2006-04-06 2015-03-11 液晶表示装置
JP2015106417A Withdrawn JP2015148828A (ja) 2006-04-06 2015-05-26 表示装置
JP2016181287A Withdrawn JP2017037316A (ja) 2006-04-06 2016-09-16 表示装置
JP2018079678A Active JP6821622B2 (ja) 2006-04-06 2018-04-18 表示装置
JP2019154467A Active JP6783363B2 (ja) 2006-04-06 2019-08-27 表示装置
JP2020176613A Withdrawn JP2021043449A (ja) 2006-04-06 2020-10-21 半導体装置
JP2021066964A Active JP6953646B2 (ja) 2006-04-06 2021-04-12 表示装置
JP2022100547A Active JP7326546B2 (ja) 2006-04-06 2022-06-22 表示装置
JP2023126413A Pending JP2023162201A (ja) 2006-04-06 2023-08-02 液晶表示装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2011259248A Active JP5470357B2 (ja) 2006-04-06 2011-11-28 半導体装置及び電子機器
JP2012229031A Active JP5288665B2 (ja) 2006-04-06 2012-10-16 液晶表示装置
JP2013115012A Active JP5323279B1 (ja) 2006-04-06 2013-05-31 半導体装置

Family Applications After (13)

Application Number Title Priority Date Filing Date
JP2013173642A Active JP5376740B2 (ja) 2006-04-06 2013-08-23 液晶表示装置
JP2013209812A Withdrawn JP2014044428A (ja) 2006-04-06 2013-10-07 表示装置、モジュール、及び電子機器
JP2013209813A Active JP5619247B2 (ja) 2006-04-06 2013-10-07 表示装置、表示モジュール、及び電子機器
JP2014037951A Active JP5755349B2 (ja) 2006-04-06 2014-02-28 半導体装置
JP2015048206A Expired - Fee Related JP6012798B2 (ja) 2006-04-06 2015-03-11 液晶表示装置
JP2015106417A Withdrawn JP2015148828A (ja) 2006-04-06 2015-05-26 表示装置
JP2016181287A Withdrawn JP2017037316A (ja) 2006-04-06 2016-09-16 表示装置
JP2018079678A Active JP6821622B2 (ja) 2006-04-06 2018-04-18 表示装置
JP2019154467A Active JP6783363B2 (ja) 2006-04-06 2019-08-27 表示装置
JP2020176613A Withdrawn JP2021043449A (ja) 2006-04-06 2020-10-21 半導体装置
JP2021066964A Active JP6953646B2 (ja) 2006-04-06 2021-04-12 表示装置
JP2022100547A Active JP7326546B2 (ja) 2006-04-06 2022-06-22 表示装置
JP2023126413A Pending JP2023162201A (ja) 2006-04-06 2023-08-02 液晶表示装置

Country Status (4)

Country Link
US (8) US9213206B2 (ja)
EP (2) EP2924498A1 (ja)
JP (17) JP5470357B2 (ja)
CN (4) CN101051134A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014074917A (ja) * 2013-11-20 2014-04-24 Semiconductor Energy Lab Co Ltd 発光装置
US8780307B2 (en) 2006-10-31 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US10409128B2 (en) 2016-11-21 2019-09-10 Mitsubishi Electric Corporation Thin film transistor substrate, method of manufacturing the same, and display device

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
TWI617869B (zh) 2006-05-16 2018-03-11 半導體能源研究所股份有限公司 液晶顯示裝置和半導體裝置
US7847904B2 (en) * 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
JP5045997B2 (ja) 2007-01-10 2012-10-10 Nltテクノロジー株式会社 半透過型液晶表示装置
US8591694B2 (en) * 2007-03-23 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US8105458B2 (en) * 2007-03-23 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
KR101283282B1 (ko) 2007-07-25 2013-07-11 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
JP5235363B2 (ja) 2007-09-04 2013-07-10 株式会社ジャパンディスプレイイースト 液晶表示装置
US8264439B2 (en) * 2007-11-01 2012-09-11 Wintek Corporation Liquid crystal display panel and liquid crystal display device using the same
KR101508643B1 (ko) * 2007-11-29 2015-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
JP5137798B2 (ja) 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20090080292A (ko) * 2008-01-21 2009-07-24 삼성전자주식회사 전원 공급 모듈 및 이를 갖는 백라이트 어셈블리
JP5246782B2 (ja) * 2008-03-06 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
US8194211B2 (en) * 2008-03-18 2012-06-05 Nlt Technologies, Ltd. Transflective liquid crystal display unit
US7876399B2 (en) * 2008-08-19 2011-01-25 Rogers Corporation Liquid crystal display with split electrode
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2202802B1 (en) * 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
TWI549198B (zh) * 2008-12-26 2016-09-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101752640B1 (ko) 2009-03-27 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI392918B (zh) * 2009-03-27 2013-04-11 Tpo Displays Corp 影像顯示系統及電子裝置
RU2011144167A (ru) * 2009-05-29 2013-07-10 Шарп Кабушики Каиша Жидкокристаллическая панель, способ ее изготовления и жидкокристаллическое дисплейное устройство
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20110043726A1 (en) * 2009-08-18 2011-02-24 World Properties, Inc. Display with split electrode between two substrates
US9551910B2 (en) * 2009-10-02 2017-01-24 Unified Innovative Technology, Llc Active matrix substrate and display device
WO2011048945A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
JP2011114302A (ja) * 2009-11-30 2011-06-09 Sony Corp 半導体素子の製造方法及び半導体素子、並びに固体撮像素子及び固体撮像装置
KR101501420B1 (ko) 2009-12-04 2015-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8759917B2 (en) 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
KR101878224B1 (ko) * 2010-01-24 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR102049472B1 (ko) 2010-02-19 2019-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102204162B1 (ko) 2010-02-26 2021-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
JP4941572B2 (ja) * 2010-03-31 2012-05-30 カシオ計算機株式会社 半導体装置及び発光装置並びに電子機器
US8854583B2 (en) 2010-04-12 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and liquid crystal display device
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2012078692A (ja) * 2010-10-05 2012-04-19 Hitachi Displays Ltd 表示装置
JP5351118B2 (ja) * 2010-10-05 2013-11-27 株式会社ジャパンディスプレイ 液晶表示装置
CN102453867A (zh) * 2010-10-27 2012-05-16 鸿富锦精密工业(深圳)有限公司 镀膜件及其制备方法
KR101835525B1 (ko) * 2011-02-17 2018-04-20 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP5836846B2 (ja) 2011-03-11 2015-12-24 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
CN102244036B (zh) * 2011-07-08 2013-11-06 信利半导体有限公司 一种广视角液晶显示器的电极绝缘层的制作方法
CN102629039B (zh) * 2011-12-16 2015-01-07 京东方科技集团股份有限公司 阵列基板及液晶显示器
KR102099262B1 (ko) 2012-07-11 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 및 액정 표시 장치의 구동 방법
CN108054175A (zh) 2012-08-03 2018-05-18 株式会社半导体能源研究所 半导体装置
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824B4 (de) 2012-08-28 2024-10-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9035932B2 (en) 2012-08-31 2015-05-19 Apple Inc. Thermally compensated pixels for liquid crystal displays (LCDS)
TWI657539B (zh) 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR102250010B1 (ko) 2012-09-13 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140117511A1 (en) * 2012-10-30 2014-05-01 Infineon Technologies Ag Passivation Layer and Method of Making a Passivation Layer
KR101969954B1 (ko) * 2012-12-17 2019-04-18 삼성디스플레이 주식회사 액정 표시 장치
KR20240105514A (ko) 2012-12-25 2024-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
CN104904018B (zh) 2012-12-28 2019-04-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TW202414844A (zh) 2013-05-16 2024-04-01 日商半導體能源研究所股份有限公司 半導體裝置
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
CN103346160B (zh) * 2013-07-10 2016-04-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
TW202334724A (zh) 2013-08-28 2023-09-01 日商半導體能源研究所股份有限公司 顯示裝置
US10008513B2 (en) 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015118193A (ja) * 2013-12-18 2015-06-25 株式会社ジャパンディスプレイ 液晶表示装置
CN103943629B (zh) * 2013-12-23 2016-09-14 厦门天马微电子有限公司 Tft阵列基板、显示面板和显示装置
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
KR102212245B1 (ko) * 2014-06-17 2021-02-04 엘지디스플레이 주식회사 곡면 액정표시장치
KR102179953B1 (ko) * 2014-06-18 2020-11-18 엑스-셀레프린트 리미티드 마이크로 조립된 led 디스플레이들
JP6375165B2 (ja) 2014-07-23 2018-08-15 株式会社ジャパンディスプレイ 表示装置
KR20160037060A (ko) * 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광소자 및 그 제조 방법
KR101640803B1 (ko) 2014-09-26 2016-07-20 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
CN104538356B (zh) * 2015-01-07 2017-10-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR20160086488A (ko) * 2015-01-09 2016-07-20 삼성디스플레이 주식회사 액정 렌즈 유닛 및 3d 표시 장치
CN104538396B (zh) * 2015-01-16 2017-06-30 京东方科技集团股份有限公司 半导体层、半导体器件、阵列基板和显示装置的制备方法
JP6758844B2 (ja) 2015-02-13 2020-09-23 株式会社半導体エネルギー研究所 表示装置
JP6662665B2 (ja) 2015-03-19 2020-03-11 株式会社半導体エネルギー研究所 液晶表示装置及び該液晶表示装置を用いた電子機器
US9842938B2 (en) 2015-03-24 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
CN104698525A (zh) * 2015-03-31 2015-06-10 合肥京东方光电科技有限公司 一种偏光片、其制作方法、液晶显示面板及显示装置
CN104808401B (zh) * 2015-04-15 2018-01-26 深圳市华星光电技术有限公司 一种液晶显示面板
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
US10139663B2 (en) * 2015-05-29 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Input/output device and electronic device
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US20170052404A1 (en) * 2015-08-18 2017-02-23 Samsung Electronics Co., Ltd. Display panel and display apparatus using the same
CN106483725B (zh) * 2015-08-28 2020-01-03 群创光电股份有限公司 液晶显示面板
CN105116621A (zh) * 2015-09-01 2015-12-02 深圳市华星光电技术有限公司 液晶面板的制造方法
CN105068339B (zh) * 2015-09-01 2018-06-01 深圳市华星光电技术有限公司 Hva型液晶显示面板
KR102381215B1 (ko) * 2015-09-08 2022-03-30 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조방법
US20170168333A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device and separation method
US10114263B2 (en) 2015-12-18 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Display device
CN105448823A (zh) * 2015-12-28 2016-03-30 昆山龙腾光电有限公司 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
JP6692645B2 (ja) * 2016-01-15 2020-05-13 株式会社ジャパンディスプレイ 半導体装置
CN105529337B (zh) * 2016-01-28 2018-12-11 深圳市华星光电技术有限公司 柔性阵列基板结构及其制造方法
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
CN205645818U (zh) * 2016-05-18 2016-10-12 武汉华星光电技术有限公司 一种oled显示面板
JP6563367B2 (ja) * 2016-06-15 2019-08-21 株式会社Joled アクティブマトリクス基板、アクティブマトリクス基板の製造方法および表示装置
JP6987188B2 (ja) * 2016-09-05 2021-12-22 株式会社ジャパンディスプレイ 半導体装置
JP6736430B2 (ja) * 2016-09-05 2020-08-05 株式会社ジャパンディスプレイ 半導体装置
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
WO2018081953A1 (en) * 2016-11-02 2018-05-11 Boe Technology Group Co., Ltd. Array substrate, display panel and display apparatus having the same, and fabricating method thereof
US10269834B2 (en) * 2017-01-10 2019-04-23 A.U. Vista, Inc. TFT array for use in a high-resolution display panel and method for making same
JP6651050B2 (ja) 2017-02-16 2020-02-19 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタ基板の製造方法
JP2018146697A (ja) * 2017-03-03 2018-09-20 株式会社ジャパンディスプレイ 表示装置
JP6941503B2 (ja) * 2017-08-24 2021-09-29 スタンレー電気株式会社 車両用前照灯システム
JP2019074684A (ja) 2017-10-18 2019-05-16 シャープ株式会社 表示パネル用基板の製造方法
CN107884980B (zh) * 2017-10-31 2021-01-19 合肥智杰精密设备有限公司 一种用于液晶显示屏的透明导电基板
JP7399081B2 (ja) * 2018-05-11 2023-12-15 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
JP7205394B2 (ja) 2018-07-06 2023-01-17 株式会社デンソー クラッチ装置
JP2020126200A (ja) * 2019-02-06 2020-08-20 株式会社ジャパンディスプレイ 表示装置
US10935790B2 (en) * 2019-02-07 2021-03-02 Facebook Technologies, Llc Active flexible liquid crystal optical devices
US10777153B1 (en) * 2019-05-16 2020-09-15 Himax Display, Inc. Method for calculating pixel voltage for liquid crystal on silicon display device
CN110989259B (zh) 2019-12-12 2023-01-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN112130382B (zh) * 2020-09-30 2022-01-07 厦门天马微电子有限公司 一种显示面板及显示装置
US20230395579A1 (en) * 2020-10-19 2023-12-07 Vuereal Inc. Flip chip microdevice structure
CN118591888A (zh) * 2022-02-17 2024-09-03 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000284326A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd 液晶表示装置とその製造方法
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003068757A (ja) * 2001-08-30 2003-03-07 Sony Corp アクティブマトリクス基板及びその製造方法
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
JP2004212972A (ja) * 2002-12-26 2004-07-29 Lg Philips Lcd Co Ltd 液晶表示装置とその製造方法及び液晶表示装置用アレイ基板の製造方法
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ

Family Cites Families (257)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2110825B (en) * 1981-11-06 1986-04-30 Outokumpu Oy Apparatus for detecting metal objects
JPS58139173A (ja) 1982-02-15 1983-08-18 株式会社東芝 マトリクス形液晶表示装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS61102628A (ja) * 1984-10-25 1986-05-21 Sony Corp 液晶表示装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0736030Y2 (ja) 1989-06-14 1995-08-16 英治 田崎 空気膜構造物
JP2622183B2 (ja) 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JPH0736030A (ja) 1993-07-23 1995-02-07 Sharp Corp 反射型液晶表示装置
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JPH07325323A (ja) * 1994-06-02 1995-12-12 Matsushita Electric Ind Co Ltd 液晶表示装置
TW289097B (ja) * 1994-08-24 1996-10-21 Hitachi Ltd
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3644647B2 (ja) 1995-04-25 2005-05-11 Hoya株式会社 導電性酸化物およびそれを用いた電極
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
TWI234674B (en) 1995-10-12 2005-06-21 Hitachi Ltd In-plane electric field LCD panel with structure for preventing electric charging
JPH09146108A (ja) 1995-11-17 1997-06-06 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09292504A (ja) 1996-02-27 1997-11-11 Sharp Corp 反射板及びその作製方法及びその反射板を用いた反射型液晶表示装置
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
WO1998000870A1 (fr) 1996-06-28 1998-01-08 Seiko Epson Corporation Transistor a couche mince, son procede de production et circuits et affichage a cristaux liquides utilisant le transistor a couche mince
US7195960B2 (en) 1996-06-28 2007-03-27 Seiko Epson Corporation Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor
JP3708637B2 (ja) 1996-07-15 2005-10-19 株式会社半導体エネルギー研究所 液晶表示装置
JP2701832B2 (ja) 1996-07-31 1998-01-21 株式会社日立製作所 液晶表示装置
JP3567183B2 (ja) 1996-08-19 2004-09-22 大林精工株式会社 液晶表示装置
US6532053B2 (en) 1996-12-18 2003-03-11 Hitachi, Ltd. Transverse electric field system liquid crystal display device suitable for improving aperture ratio
JPH10186405A (ja) 1996-12-27 1998-07-14 Hitachi Ltd アクティブマトリクス型液晶表示装置
US20010011981A1 (en) 1996-12-27 2001-08-09 Tsunenori Yamamoto Active matrix addressed liquid crystal display device
US20010055074A1 (en) 1997-07-22 2001-12-27 Hiroshi Komatsu In-plane switching mode lcd with specific arrangement of common bus line, data electrode, and common electrode
KR100497691B1 (ko) * 1997-08-21 2005-07-01 가부시키가이샤 히타치세이사쿠쇼 개구율 향상에 적합한 횡전계 방식 액정 표시 장치
TW387997B (en) 1997-12-29 2000-04-21 Hyundai Electronics Ind Liquid crystal display and fabrication method
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
KR100299381B1 (ko) 1998-08-24 2002-06-20 박종섭 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법
JP2000081637A (ja) 1998-09-03 2000-03-21 Nec Corp 液晶表示装置
JP2004157552A (ja) 1998-09-28 2004-06-03 Sharp Corp 液晶表示装置の製造方法
KR100306546B1 (ko) 1998-09-28 2001-11-02 마찌다 가쯔히꼬 액정 표시 장치의 제조 방법
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1182494B1 (en) 1999-03-25 2005-10-26 Citizen Watch Co. Ltd. Liquid crystal panel
TWI255957B (en) 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
JP4174951B2 (ja) 1999-04-07 2008-11-05 株式会社日立製作所 液晶表示装置
US6630977B1 (en) 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
US6449026B1 (en) 1999-06-25 2002-09-10 Hyundai Display Technology Inc. Fringe field switching liquid crystal display and method for manufacturing the same
KR100494682B1 (ko) 1999-06-30 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자 및 그 제조방법
TW478014B (en) 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100881357B1 (ko) 1999-09-07 2009-02-02 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
TW495626B (en) 1999-09-13 2002-07-21 Ind Tech Res Inst Electrode structure for a wide viewing angle liquid crystal display
JP4755748B2 (ja) 1999-09-24 2011-08-24 東芝モバイルディスプレイ株式会社 平面表示装置
KR100433596B1 (ko) 1999-10-21 2004-05-31 마쯔시다덴기산교 가부시키가이샤 액정표시장치
WO2001033292A1 (fr) * 1999-10-29 2001-05-10 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
JP4727029B2 (ja) 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 El表示装置、電気器具及びel表示装置用の半導体素子基板
JP2001166321A (ja) 1999-12-10 2001-06-22 Hitachi Ltd 液晶表示装置
JP2001174818A (ja) 1999-12-15 2001-06-29 Hitachi Ltd 液晶表示装置
JP3420201B2 (ja) 1999-12-22 2003-06-23 日本電気株式会社 液晶表示装置
JP4016558B2 (ja) 1999-12-24 2007-12-05 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法及び電気光学装置並びに電子機器
JP2001201754A (ja) 2000-01-19 2001-07-27 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2001209069A (ja) 2000-01-24 2001-08-03 Hitachi Ltd 液晶表示装置
US6646692B2 (en) 2000-01-26 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device and method of fabricating the same
JP4387065B2 (ja) * 2000-01-26 2009-12-16 株式会社半導体エネルギー研究所 液晶表示装置および液晶表示装置の作製方法
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4712198B2 (ja) * 2000-02-01 2011-06-29 株式会社半導体エネルギー研究所 表示装置の作製方法
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR100482720B1 (ko) 2000-03-21 2005-04-13 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
TW521237B (en) 2000-04-18 2003-02-21 Semiconductor Energy Lab Light emitting device
JP3785900B2 (ja) * 2000-04-28 2006-06-14 株式会社日立製作所 液晶表示装置とその製造方法
US7492417B2 (en) 2000-05-11 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing liquid crystal display device
JP2001324725A (ja) 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4472116B2 (ja) 2000-05-19 2010-06-02 Nec液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
KR100736114B1 (ko) 2000-05-23 2007-07-06 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
TW538246B (en) 2000-06-05 2003-06-21 Semiconductor Energy Lab Display panel, display panel inspection method, and display panel manufacturing method
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP4667587B2 (ja) * 2000-12-01 2011-04-13 株式会社日立製作所 液晶表示装置
JP2002182228A (ja) 2000-12-13 2002-06-26 Seiko Epson Corp 液晶表示装置および電子機器
JP3949897B2 (ja) 2001-01-29 2007-07-25 株式会社日立製作所 液晶表示装置
JP3750055B2 (ja) * 2001-02-28 2006-03-01 株式会社日立製作所 液晶表示装置
JP5165169B2 (ja) 2001-03-07 2013-03-21 株式会社ジャパンディスプレイイースト 液晶表示装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4757393B2 (ja) 2001-03-23 2011-08-24 Nec液晶テクノロジー株式会社 液晶表示装置及びその製造方法
JP4306142B2 (ja) 2001-04-24 2009-07-29 株式会社日立製作所 画像表示装置及びその製造方法
KR20020083249A (ko) 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100743101B1 (ko) 2001-05-07 2007-07-27 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법과 이를 이용한 화소리페어방법
JP4556354B2 (ja) 2001-07-09 2010-10-06 セイコーエプソン株式会社 駆動回路、装置、及び電子機器
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP3899886B2 (ja) 2001-10-10 2007-03-28 株式会社日立製作所 画像表示装置
JP2003202834A (ja) 2001-10-24 2003-07-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
US7365713B2 (en) 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4019697B2 (ja) 2001-11-15 2007-12-12 株式会社日立製作所 液晶表示装置
US7483001B2 (en) 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
JP3939140B2 (ja) 2001-12-03 2007-07-04 株式会社日立製作所 液晶表示装置
JP2003177417A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 液晶表示装置
JP2003202589A (ja) * 2001-12-28 2003-07-18 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
JP3881248B2 (ja) 2002-01-17 2007-02-14 株式会社日立製作所 液晶表示装置および画像表示装置
JP3586674B2 (ja) * 2002-01-30 2004-11-10 Nec液晶テクノロジー株式会社 液晶表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP4091322B2 (ja) 2002-03-19 2008-05-28 東芝松下ディスプレイテクノロジー株式会社 表示装置
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4404835B2 (ja) 2002-04-04 2010-01-27 Nec液晶テクノロジー株式会社 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
US6933528B2 (en) * 2002-04-04 2005-08-23 Nec Lcd Technologies, Ltd. In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same
JP4252255B2 (ja) 2002-04-19 2009-04-08 株式会社日立製作所 液晶表示装置
US20030207050A1 (en) 2002-04-29 2003-11-06 Grant Hay Polymeric substrate for display and light emitting devices
JP4084080B2 (ja) 2002-05-10 2008-04-30 株式会社日立製作所 薄膜トランジスタ基板の製造方法
JP2003330422A (ja) 2002-05-17 2003-11-19 Hitachi Ltd 画像表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP4117148B2 (ja) 2002-05-24 2008-07-16 日本電気株式会社 半透過型液晶表示装置
JP4085170B2 (ja) 2002-06-06 2008-05-14 株式会社 日立ディスプレイズ 液晶表示装置
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100852806B1 (ko) * 2002-08-01 2008-08-18 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 제조 방법
CN1251012C (zh) * 2002-08-30 2006-04-12 Nec液晶技术株式会社 液晶显示装置的制造方法
KR20040021758A (ko) * 2002-09-04 2004-03-11 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터 제조방법
TW574540B (en) * 2002-09-13 2004-02-01 Toppoly Optoelectronics Corp Pixel structure of TFT LCD
JP2004119599A (ja) 2002-09-25 2004-04-15 Seiko Epson Corp 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004252071A (ja) 2003-02-19 2004-09-09 Sharp Corp 液晶表示装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP4182779B2 (ja) 2003-03-07 2008-11-19 カシオ計算機株式会社 表示装置およびその製造方法
US20040174483A1 (en) 2003-03-07 2004-09-09 Yayoi Nakamura Liquid crystal display device having auxiliary capacitive electrode
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100930916B1 (ko) 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
JP4467901B2 (ja) 2003-03-28 2010-05-26 シャープ株式会社 薄膜トランジスタ装置の製造方法
TW594310B (en) 2003-05-12 2004-06-21 Hannstar Display Corp Transflective LCD with single cell gap and the fabrication method thereof
KR100984345B1 (ko) 2003-05-30 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR100741890B1 (ko) 2003-06-26 2007-07-23 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그의 제조방법
JP4631255B2 (ja) 2003-07-16 2011-02-16 セイコーエプソン株式会社 アクティブマトリクス基板、表示装置、及び電子機器
TWI309327B (en) 2003-07-22 2009-05-01 Chi Mei Optoelectronics Corp Thin film transistor liquid crystal display panel, array substrate of the same, and method of manufacturing the same
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN100388102C (zh) * 2003-07-31 2008-05-14 奇美电子股份有限公司 薄膜晶体管液晶显示面板、其阵列基板及其制作方法
JP4241238B2 (ja) 2003-08-29 2009-03-18 株式会社 日立ディスプレイズ 液晶表示装置
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP2005084231A (ja) 2003-09-05 2005-03-31 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置及びその製造方法
JP2005107489A (ja) 2003-09-12 2005-04-21 Seiko Epson Corp 電気光学装置及びその製造方法
JP4082683B2 (ja) 2003-09-29 2008-04-30 株式会社 日立ディスプレイズ 半透過型液晶表示装置
JP4381782B2 (ja) * 2003-11-18 2009-12-09 株式会社 日立ディスプレイズ 液晶表示装置
KR100611151B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
KR20050058058A (ko) 2003-12-11 2005-06-16 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법
CN100376932C (zh) 2003-12-12 2008-03-26 鸿富锦精密工业(深圳)有限公司 液晶显示装置
KR101031669B1 (ko) 2003-12-30 2011-04-29 엘지디스플레이 주식회사 강유전성 액정배향막을 구비한 반투과형 평면구동모드액정표시소자
JP4276965B2 (ja) * 2004-02-04 2009-06-10 シャープ株式会社 表示装置
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4211644B2 (ja) 2004-03-15 2009-01-21 セイコーエプソン株式会社 電気光学装置の製造方法
JP3933667B2 (ja) 2004-04-29 2007-06-20 三星エスディアイ株式会社 発光表示パネル及び発光表示装置
JP2005354036A (ja) * 2004-05-14 2005-12-22 Toppan Printing Co Ltd 半導体装置の形成方法
JP2006013433A (ja) 2004-05-24 2006-01-12 Toppan Printing Co Ltd 薄膜トランジスタ
JP4223992B2 (ja) 2004-05-25 2009-02-12 株式会社 日立ディスプレイズ 液晶表示装置
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
CN2715193Y (zh) 2004-06-19 2005-08-03 鸿富锦精密工业(深圳)有限公司 平面内切换型液晶显示装置
KR100628272B1 (ko) 2004-06-30 2006-09-27 엘지.필립스 엘시디 주식회사 Cot형 액정표시소자의 제조방법
JP2006039451A (ja) 2004-07-30 2006-02-09 Seiko Epson Corp 電気光学装置用基板とその製造方法、電気光学装置、及び電子機器
JP2006065327A (ja) 2004-08-24 2006-03-09 Samsung Electronics Co Ltd 表示基板、これの製造方法及びこれを有する液晶表示装置
KR20060018312A (ko) * 2004-08-24 2006-03-02 삼성전자주식회사 표시기판 및 이를 갖는 표시장치
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
KR101074395B1 (ko) * 2004-09-13 2011-10-17 엘지디스플레이 주식회사 횡전계형 액정 표시 장치
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR101071257B1 (ko) 2004-09-17 2011-10-10 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
US20060061701A1 (en) * 2004-09-22 2006-03-23 Shih-Chang Chang Pixel of a liquid crystal panel, method of fabricating the same and driving method thereof
US8148895B2 (en) 2004-10-01 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
JP4550551B2 (ja) 2004-10-29 2010-09-22 株式会社 日立ディスプレイズ 液晶表示装置
JP2006126551A (ja) 2004-10-29 2006-05-18 Hitachi Displays Ltd 液晶表示装置
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
JP2006145602A (ja) 2004-11-16 2006-06-08 Nec Lcd Technologies Ltd 液晶表示パネル及び液晶表示装置
KR101109978B1 (ko) 2004-12-13 2012-02-29 엘지디스플레이 주식회사 고개구율 액정표시소자
JP2006184325A (ja) 2004-12-24 2006-07-13 Sony Corp 液晶表示装置
TWI261719B (en) 2005-01-21 2006-09-11 Au Optronics Corp Transflective liquid crystal display device and pixel electrode thereof
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4111203B2 (ja) 2005-03-28 2008-07-02 エプソンイメージングデバイス株式会社 液晶装置及び電子機器
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7423713B2 (en) 2005-03-28 2008-09-09 Epson Imaging Devices Corporation Liquid crystal device and electronic equipment
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2007004126A (ja) 2005-05-25 2007-01-11 Sanyo Epson Imaging Devices Corp 液晶装置及び電子機器
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US20070002199A1 (en) 2005-06-30 2007-01-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4623464B2 (ja) 2005-09-26 2011-02-02 株式会社 日立ディスプレイズ 液晶表示装置
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
CN102331639A (zh) 2005-12-05 2012-01-25 株式会社半导体能源研究所 液晶显示器
EP1793266B1 (en) 2005-12-05 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
KR100930363B1 (ko) 2005-12-28 2009-12-08 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판 제조방법
KR101180718B1 (ko) 2005-12-29 2012-09-07 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US20070215945A1 (en) 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI617869B (zh) 2006-05-16 2018-03-11 半導體能源研究所股份有限公司 液晶顯示裝置和半導體裝置
US7847904B2 (en) 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
JP5130711B2 (ja) 2006-12-26 2013-01-30 セイコーエプソン株式会社 電気光学装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000284326A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd 液晶表示装置とその製造方法
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003068757A (ja) * 2001-08-30 2003-03-07 Sony Corp アクティブマトリクス基板及びその製造方法
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
JP2004212972A (ja) * 2002-12-26 2004-07-29 Lg Philips Lcd Co Ltd 液晶表示装置とその製造方法及び液晶表示装置用アレイ基板の製造方法
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
細野 秀雄 HIDEO HOSONO: "アモルファス酸化物半導体を能動層とする透明フレキシブルトランジスタ", 応用物理, vol. 第74巻/第7号, JPN6013046113, 10 July 2005 (2005-07-10), JP, pages 910 - 916, ISSN: 0002634193 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8780307B2 (en) 2006-10-31 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8964156B2 (en) 2006-10-31 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US9829761B2 (en) 2006-10-31 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US10698277B2 (en) 2006-10-31 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11016354B2 (en) 2006-10-31 2021-05-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11372298B2 (en) 2006-10-31 2022-06-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11592717B2 (en) 2006-10-31 2023-02-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11860495B2 (en) 2006-10-31 2024-01-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP2014074917A (ja) * 2013-11-20 2014-04-24 Semiconductor Energy Lab Co Ltd 発光装置
US10409128B2 (en) 2016-11-21 2019-09-10 Mitsubishi Electric Corporation Thin film transistor substrate, method of manufacturing the same, and display device

Also Published As

Publication number Publication date
JP2015156024A (ja) 2015-08-27
US20210349360A1 (en) 2021-11-11
JP2014044428A (ja) 2014-03-13
JP2018128691A (ja) 2018-08-16
EP2924498A1 (en) 2015-09-30
JP2021121849A (ja) 2021-08-26
US20210048717A1 (en) 2021-02-18
JP2014143425A (ja) 2014-08-07
JP2023162201A (ja) 2023-11-08
JP2013011910A (ja) 2013-01-17
JP6783363B2 (ja) 2020-11-11
CN101051134A (zh) 2007-10-10
US9213206B2 (en) 2015-12-15
US11073729B2 (en) 2021-07-27
US9207504B2 (en) 2015-12-08
JP7326546B2 (ja) 2023-08-15
US20230004051A1 (en) 2023-01-05
JP5470357B2 (ja) 2014-04-16
CN110262140A (zh) 2019-09-20
US11442317B2 (en) 2022-09-13
JP2015148828A (ja) 2015-08-20
US20230258986A1 (en) 2023-08-17
US11921382B2 (en) 2024-03-05
CN103257492A (zh) 2013-08-21
JP6953646B2 (ja) 2021-10-27
US10684517B2 (en) 2020-06-16
JP6821622B2 (ja) 2021-01-27
US20160154283A1 (en) 2016-06-02
US9958736B2 (en) 2018-05-01
JP5619247B2 (ja) 2014-11-05
JP2022137096A (ja) 2022-09-21
JP5323279B1 (ja) 2013-10-23
JP6012798B2 (ja) 2016-10-25
JP2012053486A (ja) 2012-03-15
US20110032435A1 (en) 2011-02-10
CN104950536A (zh) 2015-09-30
JP2013225138A (ja) 2013-10-31
JP5288665B2 (ja) 2013-09-11
JP5755349B2 (ja) 2015-07-29
US11644720B2 (en) 2023-05-09
JP5376740B2 (ja) 2013-12-25
JP2017037316A (ja) 2017-02-16
JP2020013141A (ja) 2020-01-23
JP2013254222A (ja) 2013-12-19
JP2014056246A (ja) 2014-03-27
US20190004380A1 (en) 2019-01-03
JP2021043449A (ja) 2021-03-18
EP1843194A1 (en) 2007-10-10
US20070236640A1 (en) 2007-10-11

Similar Documents

Publication Publication Date Title
JP7326546B2 (ja) 表示装置
KR102245038B1 (ko) 표시장치
JP5148912B2 (ja) 液晶表示装置及び半導体装置、並びに電子機器
JP2007334317A (ja) 液晶表示装置及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20140411