Nothing Special   »   [go: up one dir, main page]

JP2017011127A - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP2017011127A
JP2017011127A JP2015125773A JP2015125773A JP2017011127A JP 2017011127 A JP2017011127 A JP 2017011127A JP 2015125773 A JP2015125773 A JP 2015125773A JP 2015125773 A JP2015125773 A JP 2015125773A JP 2017011127 A JP2017011127 A JP 2017011127A
Authority
JP
Japan
Prior art keywords
gas
plasma
layer
etched
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015125773A
Other languages
English (en)
Other versions
JP6529357B2 (ja
JP2017011127A5 (ja
Inventor
隆幸 勝沼
Takayuki Katsunuma
隆幸 勝沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015125773A priority Critical patent/JP6529357B2/ja
Priority to US15/183,976 priority patent/US9899232B2/en
Priority to KR1020160075717A priority patent/KR102482619B1/ko
Priority to TW105119381A priority patent/TWI697046B/zh
Publication of JP2017011127A publication Critical patent/JP2017011127A/ja
Priority to US15/867,388 priority patent/US10916442B2/en
Publication of JP2017011127A5 publication Critical patent/JP2017011127A5/ja
Application granted granted Critical
Publication of JP6529357B2 publication Critical patent/JP6529357B2/ja
Priority to US17/149,886 priority patent/US20210134604A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

【課題】被エッチング層のエッチング方法を提供する。
【解決手段】一実施形態の方法は、金属を含有するマスク及びシリコンを含有する被エッチング層上にフルオロカーボンを含む堆積物を形成するために、該マスク及び該被エッチング層を有する被処理体を収容したプラズマ処理装置の処理容器内において、フルオロカーボンガスを含む第１の処理ガスのプラズマを生成する工程と、堆積物に含まれるフルオロカーボンのラジカルにより被エッチング層をエッチングするために、処理容器内において不活性ガスを含む第２の処理ガスのプラズマを生成する工程と、を含む。この方法では、第１の処理ガスのプラズマを生成する工程と第２の処理ガスのプラズマを生成する工程とを含む複数回のシーケンスが実行される。
【選択図】図１

Description

本発明の実施形態は、金属を含有するマスクをその上に有する被エッチング層をエッチングする方法に関するものである。
電子デバイスの製造においては、被エッチング層のエッチングにより当該被エッチング層にトレンチ又はホールのような開口が形成されることがある。被エッチング層がシリコンを含有している場合には、当該被エッチング層のエッチングのために、一般的にはフルオロカーボンガスのプラズマが生成される。被エッチング層は、生成されたプラズマからのフッ素及び／又はフルオロカーボンの活性種によってエッチングされる。フルオロカーボンガスのプラズマを利用した被エッチング層のエッチングについては、下記の特許文献１及び特許文献２に記載されている。
また、特許文献１及び特許文献２には、被エッチング層を有する被処理体のエッジを囲むようにフォーカスリングを配置することが記載されている。フォーカスリングを用いる目的は、一般的に、エッチングの面内均一性を向上させることにある。
また、特許文献１には、金属製のマスクが被エッチング層の上に形成され、エッチングによって当該マスクのパターンが被エッチング層に転写されることが記載されている。
特開２０１３−９８１９３号公報 特開２００６−２６９８７９号公報
上述したエッチングでは、フォーカスリングに近い領域、即ち、被処理体のエッジ領域では、マスクのエッチングレートが、当該エッジ領域よりも被処理体の中心側にある領域（即ち、中央領域）のマスクのエッチングレートに対して、高くなることがある。即ち、エッジ領域での選択比が、中央領域での選択比よりも低くなることがある。
したがって、金属を含有するマスクをその上に有し、シリコンを含有する被エッチング層のエッチングにおいて、選択比の面内均一性を向上させることが要求されている。
一態様においては、被エッチング層をエッチングする方法が提供される。被エッチング層はシリコンを含有し、被エッチング層上には金属を含有するマスクが設けられている。この方法は、（ｉ）フルオロカーボンを含む堆積物をマスク及び被エッチング層上に形成するために、該マスク及び該被エッチング層を有する被処理体を収容したプラズマ処理装置の処理容器内において、フルオロカーボンガスを含む第１の処理ガスのプラズマを生成する工程（以下、「堆積工程」という）と、（ｉｉ）堆積物に含まれるフルオロカーボンのラジカルにより被エッチング層をエッチングするために、処理容器内において不活性ガスを含む第２の処理ガスのプラズマを生成する工程（以下、「エッチング工程」という）と、を含む。この方法では、堆積工程とエッチング工程とを含む複数回のシーケンスが実行される。
上記一態様に係る方法の堆積工程では、被エッチング層及びマスクの表面、即ち被処理体の表面上に堆積物が形成される。堆積物は、エッチング工程においてマスクを保護する機能を有する。また、堆積物は、エッチング工程において被エッチング層のエッチングのためのフルオロカーボンのラジカルのソースとなる。したがって、この方法によれば、マスクを保護しつつ、被エッチング層をエッチングすることが可能である。また、この方法では、堆積物は、堆積工程において被処理体上のみならず、被処理体のエッジの周囲の物体上、例えば、フォーカスリング上にも形成される。このように堆積物が形成された後には、被処理体の表面及びその周囲の物体の表面は堆積物によって構成される。これにより、被処理体の表面の略全領域におけるフッ素の消費量が略均一になる。また、マスクは上述したように堆積物によって保護される。したがって、マスクの浸食が被処理体の面内において略均一に抑制される。故に、この方法によれば、被エッチング層のエッチングにおいて、選択比の面内均一性が向上される。
一実施形態では、第２の処理ガスは、不活性ガスとして希ガス又は窒素ガスを含む。
一実施形態では、第２の処理ガスは、不活性ガスとして希ガスを含み、且つ、窒素ガスを含む。この実施形態では、窒素の活性種が生成される。したがって、被エッチング層が、低誘電率膜といった膜のように水素を含む場合に、窒素の活性種により、被エッチング層からの水素の離脱が促進され、被エッチング層がより効率的にエッチングされる。
一実施形態では、第２の処理ガスは、酸素含有ガスを更に含む。この実施形態では、酸素含有ガスのプラズマの生成により、酸素の活性種が発生する。酸素の活性種は、過剰な堆積物を除去することに寄与する。したがって、マスクの開口の過剰な縮小が防止される。また、広い開口をマスクが提供している領域（以下、「ワイドエリア」という）と狭い開口をマスクが提供している領域（以下、「ナローエリア」という）を被処理体が有している場合に、ワイドエリアでは、ナローエリアに比して、被エッチング層上に多くの堆積物が形成される。一方、ワイドエリアでは、ナローエリアに比して、酸素の活性種によって減少される堆積物の量が多くなる。したがって、ナローエリアの被エッチング層上の堆積物の量とワイドエリアの被エッチング層上の堆積物の量との差異が低減されつつ、エッチングが進行する。故に、ナローエリアの被エッチング層のエッチングレートとワイドエリアの被エッチング層のエッチングレートの差異が低減される。
一実施形態では、複数回のシーケンスの少なくとも一部は、処理容器内において酸素含有ガス及び不活性ガスを含む処理ガスのプラズマを生成する工程（以下、「フラッシュ工程」という）を更に含む。この実施形態においても、酸素の活性種によって、マスクの開口の過剰な縮小が防止される。また、ナローエリアの被エッチング層のエッチングレートとワイドエリアの被エッチング層のエッチングレートの差異が低減される。さらに、この実施形態では、フラッシュ工程とエッチング工程とが分離されているので、堆積物の量の調整の制御性が高められる
一実施形態では、マスクは窒化チタン製である。また、一実施形態では、複数回のシーケンスが実行される期間にわたって、マスク及び被エッチング層を有する被処理体のエッジを囲むようにフォーカスリングが配置される。このフォーカスリングは、被エッチング層を構成する材料とは異なる材料から構成される。
一実施形態では、プラズマ処理装置は、容量結合型のプラズマ処理装置であり、処理容器内の空間を画成する面を含むシリコン製の領域を有する上部電極、及び上部電極に負極性の直流電圧を印加するための直流電源を備える。この実施形態において、少なくとも堆積工程において、上部電極に負極性の直流電圧が印加される。上部電極に負極性の直流電圧が印加されると、処理容器内の正イオンが上部電極に衝突し、上部電極の表面からシリコンが放出される。放出されたシリコンは、処理容器内のフッ素の活性種と結合する。その結果、処理容器内におけるフッ素の活性種の量が減少される。したがって、この実施形態によれば、マスクの浸食が更に低減される。なお、エッチング工程及び／又はフラッシュ工程においても、上部電極に負極性の直流電圧が印加されてもよい。
以上説明したように、金属を含有するマスクをその上に有し、シリコンを含有する被エッチング層のエッチングにおいて、選択比の面内均一性を向上させることが可能となる。
一実施形態に係るエッチング方法を示す流れ図である。 被処理体を例示する断面図である。 プラズマ処理装置の一例を概略的に示す図である。 図１に示す方法の実施の途中段階における被処理体を示す断面図である。 図１に示す方法の実施の途中段階における被処理体を示す断面図である。 図１に示す方法の実施の途中段階における被処理体の一部分を示す拡大断面図である。 図１に示す方法の実施の途中段階における被処理体の一部分を示す拡大断面図である。 図１に示す方法の実施後の被処理体の一部分を示す拡大断面図である。 図１に示す方法の実施の途中段階における被処理体の一部分を示す拡大断面図である。 別の実施形態に係るエッチング方法を示す流れ図である。 図１０に示す方法の実施の途中段階における被処理体の一部分を示す拡大断面図である。 実験例１〜７及び比較実験例１〜７について説明するための図である。 実験例１〜７及び比較実験例１〜７の結果を示すグラフである。 実験例８及び比較実験例８について説明するための図である。 実験例８及び比較実験例８の結果を示す表である。 実験例９及び比較実験例９の結果を示すグラフである。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係るエッチング方法を示す流れ図である。図１に示す方法ＭＴは、被処理体の被エッチング層をエッチングするものである。図２は、被処理体を例示する断面図である。図２に示す被処理体（以下、「ウエハＷ」という）は、基板ＳＢ、被エッチング層ＥＬ、及びマスクＭＫを有している。
被エッチング層ＥＬは、シリコンを含有する層である。被エッチング層ＥＬは、例えば、シリコン酸化膜、又は低誘電率膜（即ち、Ｌｏｗ−Ｋ膜）であり得る。被エッチング層ＥＬが低誘電率膜である場合には、当該低誘電率膜としては、例えば、ＳｉＯＣ膜、ＳｉＯＣＨ膜、ＳｉＯ２膜、ＳｉＯＦ膜、Ｓｉ−Ｈ含有ＳｉＯ２膜、Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓ−Ｑｕｉｏｘａｎｅ（ＨＳＱ）膜、多孔質シリカ膜、メチル基含有ＳｉＯ２膜、Ｍｅｔｈｙｌ Ｓｉｌｓｅｓ−Ｑｕｉｏｘａｎｅ（ＭＳＱ）膜、多孔質ＭＳＱ膜等を用いることができる。なお、被エッチング層ＥＬは、上に例示した膜種の単層膜であってもよく、或いは、上に例示した二以上の膜種の複数の膜を有する積層構造を備えていてもよい。
マスクＭＫは、被エッチング層ＥＬ上に設けられている。マスクＭＫは、金属を含有している。マスクＭＫは、例えば、窒化チタン（ＴｉＮ）、又はタングステンから形成される。マスクＭＫは、複数の開口を提供するパターンを有している。開口は、トレンチであってもよく、或いは、ホールであってもよい。また、後述するように、マスクＭＫは、幅の広い開口を提供する領域、即ち、ワイドエリアと、幅の狭い開口を提供する領域、即ち、ナローエリアとを有していてもよい。なお、以下の説明において、ウエハＷのエッジを含む領域を領域Ｒ２として参照し、当該領域Ｒ２よりもウエハＷの中心側の領域（即ち、中央領域）を領域Ｒ１として参照する。
方法ＭＴでは、図２に示したウエハＷのような被処理体の被エッチング層ＥＬをエッチングするために、プラズマ処理装置を用いて複数回のシーケンスＳＱが実行される。図３は、プラズマ処理装置の一例を概略的に示す図である。図３に示すプラズマ処理装置１０は、容量結合型プラズマエッチング装置であり、略円筒形状の処理容器１２を備えている。処理容器１２は、例えばアルミニウムから形成されており、当該処理容器１２の内壁面には陽極酸化処理が施されている。この処理容器１２は保安接地されている。
処理容器１２の底部上には、略円筒形状の支持部１４が設けられている。支持部１４は、例えば、絶縁材料から形成されている。支持部１４は、処理容器１２内において、当該処理容器１２の底部から鉛直方向に延在している。また、処理容器１２内には、載置台ＰＤが設けられている。載置台ＰＤは、支持部１４によって支持されている。
載置台ＰＤは、その上面においてウエハＷを保持する。載置台ＰＤは、下部電極ＬＥ及び静電チャックＥＳＣを有している。下部電極ＬＥは、第１プレート１８ａ及び第２プレート１８ｂを含んでいる。第１プレート１８ａ及び第２プレート１８ｂは、例えばアルミニウムといった金属から形成されており、略円盤形状を有している。第２プレート１８ｂは、第１プレート１８ａ上に設けられており、第１プレート１８ａに電気的に接続されている。
第２プレート１８ｂ上には、静電チャックＥＳＣが設けられている。静電チャックＥＳＣは、導電膜である電極を一対の絶縁層又は絶縁シート間に配置した構造を有している。静電チャックＥＳＣの電極には、直流電源２２がスイッチ２３を介して電気的に接続されている。この静電チャックＥＳＣは、直流電源２２からの直流電圧により生じたクーロン力等の静電力によりウエハＷを吸着する。これにより、静電チャックＥＳＣは、ウエハＷを保持することができる。
第２プレート１８ｂの周縁部上には、ウエハＷのエッジ及び静電チャックＥＳＣを囲むようにフォーカスリングＦＲが配置されている。フォーカスリングＦＲは、略環状板形状を有している。このフォーカスリングＦＲは、マスクＭＫと異なる材料から形成されている。例えば、フォーカスリングＦＲは、シリコンから形成されている。
第２プレート１８ｂの内部には、冷媒流路２４が設けられている。冷媒流路２４は、温調機構を構成している。冷媒流路２４には、処理容器１２の外部に設けられたチラーユニットから配管２６ａを介して冷媒が供給される。冷媒流路２４に供給された冷媒は、配管２６ｂを介してチラーユニットに戻される。このように、冷媒流路２４とチラーユニットとの間では、冷媒が循環される。この冷媒の温度を制御することにより、静電チャックＥＳＣによって支持されたウエハＷの温度が制御される。
また、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャックＥＳＣの上面とウエハＷの裏面との間に供給する。
また、プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、載置台ＰＤの上方において、当該載置台ＰＤと対向配置されている。したがって、下部電極ＬＥと上部電極３０とは、互いに略平行に設けられている。上部電極３０と載置台ＰＤとの間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが提供されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。一実施形態では、上部電極３０は、載置台ＰＤの上面、即ち、ウエハ載置面からの鉛直方向における距離が可変であるように構成され得る。上部電極３０は、天板３４及び支持体３６を含み得る。天板３４は処理空間Ｓに面しており、当該天板３４には複数のガス吐出孔３４ａが設けられている。この天板３４は、一実施形態では、シリコンから形成されている。即ち、一実施形態では、上部電極３０は、処理容器１２内の処理空間Ｓを画成する面を含むシリコン製の領域を有している。
支持体３６は、天板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。この支持体３６は、水冷構造を有し得る。支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを含んでいる。一例では、ガスソース群４０は、フルオロカーボンガスのソース、不活性ガスのソース、及び、酸素含有ガスのソースを含んでいる。ガスソース群４０は、フルオロカーボンガスのソースとして、一以上のフルオロカーボンガスのソースを有することができる。フルオロカーボンガスとしては、Ｃ４Ｆ８ガス、Ｃ４Ｆ６ガスといった任意のフルオロカーボンガスが例示される。不活性ガスのソースは、一実施形態では希ガスのソースである。希ガスとしては、Ｈｅガス、Ｎｅガス、Ａｒガス、Ｋｒガス、Ｘｅガスといった任意の希ガスを用いることができる。酸素含有ガスのソースは、一例では、酸素ガス（Ｏ２ガス）のソースであり得る。なお、酸素含有ガスは、酸素を含有する任意のガスであってもよく、例えば、ＣＯガス又はＣＯ２ガスといった酸化炭素ガスであってもよい。また、ガスソース群４０は、不活性ガスとして、或いは、低誘電率膜中の水素との反応を目的として、窒素ガス（Ｎ２ガス）のソースを更に含み得る。
バルブ群４２は複数のバルブを含んでおり、流量制御器群４４はマスフローコントローラといった複数の流量制御器を含んでいる。ガスソース群４０の複数のガスソースはそれぞれ、バルブ群４２の対応のバルブ及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
処理容器１２の底部側、且つ、支持部１４と処理容器１２の側壁との間には排気プレート４８が設けられている。排気プレート４８には、当該排気プレート４８を板厚方向に貫通する複数の貫通孔が形成されている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８の下方、且つ、処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁、及び、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内の空間を所望の真空度まで減圧することができる。また、処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、この搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
また、プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の高周波を発生する電源であり、例えば２７〜１００ＭＨｚの周波数の高周波を発生する。第１の高周波電源６２は、整合器６６を介して下部電極ＬＥに接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路を有している。なお、第１の高周波電源６２は、整合器６６を介して上部電極３０に接続されていてもよい。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための高周波バイアスを発生する電源であり、例えば、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数の高周波バイアスを発生する。第２の高周波電源６４は、整合器６８を介して下部電極ＬＥに接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路を有している。
また、プラズマ処理装置１０は、電源７０を更に備えている。電源７０は、上部電極３０に接続されている。電源７０は、処理空間Ｓ内に存在する正イオンを天板３４に引き込むための電圧を、上部電極３０に印加する。一例においては、電源７０は、負極性の直流電圧を発生する直流電源である。別の一例において、電源７０は、比較的低周波の交流電圧を発生する交流電源であってもよい。電源７０から上部電極に印加される電圧は、−１５０Ｖ以下の電圧であり得る。即ち、電源７０によって上部電極３０に印加される電圧は、絶対値が１５０Ｖ以上の負極性の電圧であり得る。このような電圧が電源７０から上部電極３０に印加されると、処理空間Ｓに存在する正イオンが、天板３４に衝突する。これにより、天板３４から二次電子及び／又はシリコンが放出される。放出されたシリコンは、処理空間Ｓ内に存在するフッ素の活性種と結合し、フッ素の活性種の量を低減させる。
また、一実施形態においては、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。この制御部Ｃｎｔでは、入力装置を用いて、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うことができ、また、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示することができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各部に処理を実行させるためのプログラム、即ち、処理レシピが格納される。
再び図１を参照して方法ＭＴについて説明する。以下の説明では、図１と共に、図４〜図８を参照する。図４及び図５は、図１に示す方法の実施の途中段階における被処理体を示す断面図である。図６〜図７は、図１に示す方法の実施の途中段階における被処理体の一部分を示す拡大断面図である。図８は、図１に示す方法の実施後の被処理体の一部分を示す拡大断面図である。以下、図２に示したウエハＷをプラズマ処理装置１０を用いて処理する場合を例にとって、方法ＭＴについて説明する。
方法ＭＴでは、複数回のシーケンスＳＱの実行に先立って、プラズマ処理装置１０の処理容器１２内に収容されたウエハＷが静電チャックＥＳＣ上に載置され、当該静電チャックＥＳＣによって保持される。この状態では、図４に示すように、ウエハＷのエッジはフォーカスリングＦＲによって囲まれている。フォーカスリングＦＲは、方法ＭＴの実行期間中、ウエハＷの周に配置される。
そして、方法ＭＴでは、複数回のシーケンスＳＱが実行される。複数回のシーケンスＳＱの各々は、工程ＳＴ１及び工程ＳＴ２を含んでいる。工程ＳＴ１では、ウエハＷが収容された処理容器１２内で、処理ガス（第１の処理ガス）のプラズマが生成される。このため、工程ＳＴ１では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、フルオロカーボンガスを含む。また、この処理ガスは、希ガス、例えば、Ａｒガスを更に含み得る。また、工程ＳＴ１では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ１では、第１の高周波電源６２からの高周波が下部電極ＬＥに供給される。なお、第２の高周波電源６４からの高周波バイアスが下部電極ＬＥに供給されてもよい。また、一実施形態の工程ＳＴ１では、電源７０からの負極性の直流電圧が上部電極３０に印加されてもよい。
この工程ＳＴ１では、フルオロカーボンガスを含む処理ガスのプラズマが生成され、解離したフルオロカーボンが、ウエハＷの表面上に堆積して、図５及び図６に示すように堆積物ＤＰを形成する。また、堆積物ＤＰは、ウエハＷの周囲の物体、一例ではフォーカスリングＦＲ上にも形成される。
工程ＳＴ１では、フルオロカーボンガスの解離によって生成された活性種によって被エッチング層ＥＬをエッチングすることよりも、解離した堆積物のウエハＷ上への堆積が優位となるように、条件が選択され得る。例えば、フルオロカーボンガスとしては、分子中のフッ素の原子数に対して炭素の原子数が多いフルオロカーボンガス、例えば、Ｃ４Ｆ８ガス、Ｃ４Ｆ６ガスが用いられる。また、第１の高周波電源６２の高周波の電力としては、比較的低い電力が設定され得る。さらに、第２の高周波電源６４の高周波バイアスの電力としては、比較的低い電力が設定され得る。
以下に、工程ＳＴ１における各種条件を例示する。
・処理容器内圧力：１０ｍＴｏｒｒ（１．３３Ｐａ）〜１５０ｍＴｏｒｒ（２０．００Ｐａ）
・処理ガス
Ｃ４Ｆ８ガス：５ｓｃｃｍ〜５０ｓｃｃｍ
Ａｒガス：５００ｓｃｃｍ〜１５００ｓｃｃｍ
・プラズマ生成用の高周波の電力：１００Ｗ〜５００Ｗ
・高周波バイアスの電力：０Ｗ〜３００Ｗ
・電源７０の負極性の直流電圧：−１０００Ｖ〜０Ｖ
続く工程ＳＴ２では、被エッチング層ＥＬがエッチングされる。この工程ＳＴ２では、堆積物ＤＰ中のフルオロカーボンと被エッチング層ＥＬの構成材料との反応を促進させるために、処理ガス（第２の処理ガス）のプラズマが処理容器１２内において生成される。このため、工程ＳＴ２では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、不活性ガスを含む。一実施形態では、不活性ガスは、Ａｒガスといった希ガスである。不活性ガスは、窒素ガスであってもよい。別の実施形態では、処理ガスは、不活性ガスとして希ガスを含み、更に窒素ガスを含んでいてもよい。更なる実施形態では、処理ガスは、希ガス及び酸素含有ガスを含み、更に窒素ガスを含んでいてもよい。また、工程ＳＴ２では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ２では、第１の高周波電源６２からの高周波が下部電極ＬＥに供給される。また、工程ＳＴ２では、第２の高周波電源６４からの高周波バイアスが下部電極ＬＥに供給される。一実施形態の工程ＳＴ２では、電源７０からの負極性の直流電圧が上部電極３０に印加されてもよい。
以下に、工程ＳＴ２における各種条件を例示する。
・処理容器内圧力：１０ｍＴｏｒｒ（１．３３Ｐａ）〜１５０ｍＴｏｒｒ（２０．００Ｐａ）
・処理ガス
Ａｒガス：５００ｓｃｃｍ〜１５００ｓｃｃｍ
Ｎ２ガス：０ｓｃｃｍ〜４００ｓｃｃｍ
Ｏ２ガス：０ｓｃｃｍ〜５０ｓｃｃｍ
・プラズマ生成用の高周波の電力：１００Ｗ〜５００Ｗ
・高周波バイアスの電力：０Ｗ〜３００Ｗ
・電源７０の負極性の直流電圧：−１０００Ｖ〜０Ｖ
工程ＳＴ２では、不活性ガスのプラズマが生成され、イオンがウエハＷに対して引き込まれる。これにより、堆積物ＤＰ中に含まれるフルオロカーボンのラジカルと被エッチング層ＥＬの構成材料が反応し、反応生成物が排気される。この工程ＳＴ２の実行の結果、図７に示すように、被エッチング層ＥＬがエッチングされる。
方法ＭＴでは、続く工程ＳＴＪにおいて、停止条件が満たされるか否かが判定される。停止条件はシーケンスＳＱが所定回数実行されている場合に満たされるものと判定される。工程ＳＴＪにおいて、停止条件が満たされないと判定される場合には、工程ＳＴ１からシーケンスＳＱが実行される。このような、シーケンスＳＱの実行の繰り返しにより、被エッチング層ＥＬが徐々にエッチングされる。一方、工程ＳＴＪにおいて、停止条件が満たされると判定される場合には、方法ＭＴが終了する。方法ＭＴの終了時には、図８に示すように、基板ＳＢの表面まで達する開口が被エッチング層ＥＬに形成される。
この方法ＭＴの工程ＳＴ１では、被エッチング層ＥＬ及びマスクＭＫの表面、即ちウエハＷの表面上に堆積物ＤＰが形成される。堆積物ＤＰは、工程ＳＴ２においてマスクＭＫを保護する機能を有する。また、堆積物ＤＰは、工程ＳＴ２において被エッチング層ＥＬのエッチングのためのフルオロカーボンのラジカルのソースとなる。したがって、方法ＭＴによれば、マスクＭＫを保護しつつ、被エッチング層ＥＬをエッチングすることが可能である。また、工程ＳＴ１において形成される堆積物ＤＰは、図５に示すように、ウエハＷ上のみならず、ウエハＷのエッジの周囲の物体上、即ち、フォーカスリングＦＲ上にも形成される。このように堆積物ＤＰがウエハＷ上に形成された後には、ウエハＷの表面及びその周囲のフォーカスリングＦＲの表面は堆積物によって構成される。これにより、ウエハＷの表面の略全領域でのフッ素の消費量が略均一になる。また、マスクＭＫは上述したように堆積物ＤＰによって保護される。したがって、マスクＭＫの浸食がウエハＷの面内において略均一に抑制される。即ち、領域Ｒ１におけるマスクＭＫの浸食と領域Ｒ２におけるマスクＭＫの浸食が略均一に抑制される。故に、方法ＭＴによれば、被エッチング層ＥＬのエッチングにおいて、選択比の面内均一性が向上される。
また、上述したように、一実施形態の工程ＳＴ１では、電源７０からの負極性の直流電圧が上部電極３０に印加される。これにより、工程ＳＴ１において発生するフッ素の活性種の量が低減され、マスクＭＫの浸食が更に抑制される。なお、上述したように、工程ＳＴ２においても、電源７０からの負極性の直流電圧が上部電極３０に印加されてもよい。
また、上述したように、一実施形態の工程ＳＴ２で利用される処理ガスは窒素ガスを含む。この実施形態では、被エッチング層ＥＬが上に例示した低誘電率膜といった膜のように水素を含む場合に、窒素の活性種により、被エッチング層ＥＬからの水素の離脱が促進される。故に、被エッチング層ＥＬがより効率的にエッチングされる。
また、上述したように、一実施形態の工程ＳＴ２で利用される処理ガスは酸素含有ガスを含む。この実施形態では、酸素含有ガスのプラズマの生成により、酸素の活性種が発生する。酸素の活性種は、過剰な堆積物ＤＰを除去することに寄与する。したがって、マスクの開口の過剰な縮小が防止される。
ここで、図９を参照する。図９は、図１に示す方法の実施の途中段階における被処理体の一部分を示す拡大断面図である。図９の（ａ）には、工程ＳＴ１の実行によりナローエリアにおいて形成される堆積物ＤＰの状態が示されており、図９の（ｂ）には、工程ＳＴ１の実行によりワイドエリアにおいて形成される堆積物ＤＰの状態が示されている。図９に示すように、工程ＳＴ１の実行により、ワイドエリアでは、ナローエリアに比して、被エッチング層ＥＬ上に多くの堆積物ＤＰが形成される。一方、ワイドエリアでは、ナローエリアに比して、工程ＳＴ２の実行時に酸素の活性種によって減少される堆積物ＤＰの量が多くなる。したがって、ナローエリアの被エッチング層ＥＬ上の堆積物の量とワイドエリアの被エッチング層ＥＬ上の堆積物の量との差異が低減されつつ、エッチングが進行する。故に、ナローエリアの被エッチング層ＥＬのエッチングレートとワイドエリアの被エッチング層ＥＬのエッチングレートの差異が低減される。
以下、別の実施形態に係るエッチング方法について説明する。図１０は、別の実施形態に係るエッチング方法を示す流れ図である。図１０に示す方法ＭＴ２は、複数回のシーケンスＳＱ２を含んでいる。複数回のシーケンスＳＱ２の各々は、工程ＳＴ１と工程ＳＴ２との間に工程ＳＴ３を含む点で、シーケンスＳＱと異なっている。なお、方法ＭＴ２のシーケンスＳＱ２の工程ＳＴ２で利用される処理ガスは酸素含有ガスを含んでいなくてもよい。
シーケンスＳＱ２の工程ＳＴ３では、不活性ガス及び酸素含有ガスを含む処理ガスのプラズマが処理容器１２内において生成される。このため、工程ＳＴ３では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから処理容器１２内に処理ガスが供給される。この処理ガスは、酸素含有ガスとして、例えば、酸素ガス（Ｏ２ガス）を含む。また、この処理ガスは、不活性ガスとして、窒素ガス及び／又は希ガスを含む。また、工程ＳＴ３では、排気装置５０が作動され、処理容器１２内の圧力が所定の圧力に設定される。さらに、工程ＳＴ３では、第１の高周波電源６２からの高周波が下部電極ＬＥに供給される。また、工程ＳＴ３では、第２の高周波電源６４からの高周波バイアスが下部電極ＬＥに供給されてもよい。一実施形態の工程ＳＴ３では、電源７０からの負極性の直流電圧が上部電極３０に印加されてもよい。
以下に、工程ＳＴ３における各種条件を例示する。
・・処理容器内圧力：１０ｍＴｏｒｒ（１．３３Ｐａ）〜１５０ｍＴｏｒｒ（２０．００Ｐａ）
・処理ガス
Ａｒガス：５００ｓｃｃｍ〜１５００ｓｃｃｍ
Ｎ２ガス：０ｓｃｃｍ〜４００ｓｃｃｍ
Ｏ２ガス：５ｓｃｃｍ〜５０ｓｃｃｍ
・プラズマ生成用の高周波の電力：１００Ｗ〜５００Ｗ
・高周波バイアスの電力：０Ｗ〜３００Ｗ
・電源７０の負極性の直流電圧：−１０００Ｖ〜０Ｖ
ここで、図１１を参照する。図１１は、図１０に示す方法の実施の途中段階における被処理体の一部分を示す拡大断面図である。具体的に、図１１の（ａ）には、工程ＳＴ３の実行後のナローエリアにおける堆積物ＤＰの状態が示されており、図１１の（ｂ）には、工程ＳＴ３の実行後のワイドエリアにおける堆積物ＤＰの状態が示されている。方法ＭＴに関して図９を参照して説明したように、方法ＭＴ２においても、工程ＳＴ１の実行により、ワイドエリアでは、ナローエリアに比して、被エッチング層ＥＬ上に多くの堆積物ＤＰが形成される。このようなエリアによる堆積物の量の差異を低減するために、工程ＳＴ３において、酸素含有ガスのプラズマが生成される。この工程ＳＴ３では、酸素の活性種によって減少される堆積物ＤＰの量が、ワイドエリアでは、ナローエリアに比して多くなる。その結果、図１１に示すように、ナローエリアの被エッチング層ＥＬ上の堆積物ＤＰの量とワイドエリアの被エッチング層ＥＬ上の堆積物ＤＰの量との差異が低減される。したがって、ナローエリアの被エッチング層ＥＬのエッチングレートとワイドエリアの被エッチング層ＥＬのエッチングレートの差異が低減される。また、方法ＭＴの一実施形態では、工程ＳＴ２で用いられる処理ガスに酸素含有ガスが含められていたが、方法ＭＴ２では酸素含有ガスのプラズマの生成が工程ＳＴ２とは別途の工程ＳＴ３において行われる。即ち、方法ＭＴ２では、工程ＳＴ２と酸素含有ガスのプラズマを生成する工程ＳＴ３とが分離されている。したがって、方法ＭＴ２では、堆積物ＤＰの量の調整の制御性が高められる。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、方法ＭＴ及び方法ＭＴ２の実施に用いられるプラズマ処理装置は、プラズマ処理装置１０に限定されるものではない。方法ＭＴ及び方法ＭＴ２の実施には、誘導結合型のプラズマ処理装置、マイクロ波といった表面波によってプラズマを生成するプラズマ処理装置のように、任意のプラズマ処理装置を用いることが可能である。
また、方法ＭＴ２のシーケンスＳＱ２では、工程ＳＴ１と工程ＳＴ２との間に工程ＳＴ３が実行されているが、工程ＳＴ３は工程ＳＴ２の後に実行されてもよい。
以下、方法ＭＴ及び方法ＭＴ２の評価のために行った実験例について説明するが、本発明はこれら実験例に限定されるものでない。
（実験例１〜７）
実験例１〜７では、図１２の（ａ）に示すように、基板ＳＢ上に被エッチング層ＥＬを有し、当該被エッチング層ＥＬ上にマスクＭＫを有する直径３００ｍｍのウエハを準備した。被エッチング層ＥＬは、厚さ５３０ｎｍのブラックダイアモンド（登録商標）から構成された第１の膜ＥＬ１と、厚さ５０ｎｍのＴＥＯＳ膜である第２の膜ＥＬ２とを有するものであった。また、マスクＭＫは、ＴｉＮ製であり、３５ｎｍの厚さを有し、ライン・アンド・スペースパターンを有するものであった。実験例１〜７で準備したウエハのマスクＭＫの開口（スペース）の幅ＭＣＤはそれぞれ、４０ｎｍ、４４ｎｍ、５０ｎｍ、７５ｎｍ、１２６ｎｍ、２７５ｎｍ，４６８ｎｍであった。
実験例１〜７では、以下に示す条件のシーケンスＳＱを含む方法ＭＴを、プラズマ処理装置１０を用いて実行し、被エッチング層ＥＬをエッチングした。なお、シーケンスＳＱの実行回数は４０回であった。
＜工程ＳＴ１＞
・処理容器１２内の空間の圧力：８５ｍＴ（１１．３３Ｐａ）
・処理ガス
Ｃ４Ｆ８ガス：３０ｓｃｃｍ
Ａｒガス：１０００ｓｃｃｍ
・第１の高周波電源６２の高周波：４０ＭＨｚ、３００Ｗ
・第２の高周波電源６４の高周波バイアス：１３ＭＨｚ、１００Ｗ
・電源７０の負極性の直流電圧：−３００Ｖ
・処理時間：４秒
＜工程ＳＴ２＞
・処理容器１２内の空間の圧力：８５ｍＴ（１１．３３Ｐａ）
・処理ガス
Ａｒガス：１０００ｓｃｃｍ
Ｎ２ガス：２０ｓｃｃｍ
Ｏ２ガス：１２ｓｃｃｍ
・第１の高周波電源６２の高周波：４０ＭＨｚ、３００Ｗ
・第２の高周波電源６４の高周波バイアス：１３ＭＨｚ、１００Ｗ
・電源７０の負極性の直流電圧：−３００Ｖ
・処理時間：２秒
また、比較実験例１〜７において、実験例１〜７のウエハとそれぞれ同じウエハを準備した。そして、比較実験例１〜７では、以下に示す条件により、プラズマ処理装置１０を用いて被エッチング層ＥＬのエッチングを行った。
＜比較実験例１〜７の条件＞
・処理容器１２内の空間の圧力：８５ｍＴ（１１．３３Ｐａ）
・処理ガス
Ｃ４Ｆ８ガス：３０ｓｃｃｍ
Ａｒガス：１０００ｓｃｃｍ
Ｎ２ガス：２０ｓｃｃｍ
Ｏ２ガス：１２ｓｃｃｍ
・第１の高周波電源６２の高周波：４０ＭＨｚ、３００Ｗ
・第２の高周波電源６４の高周波バイアス：１３ＭＨｚ、１００Ｗ
・電源７０の負極性の直流電圧：−３００Ｖ
・処理時間：１８０秒
そして、実験例１〜７及び比較実験例１〜７の上記処理後のウエハのＳＥＭ画像を取得し、被エッチング層ＥＬに形成された開口の深さＤｅｐｔｈ（図１２の（ｂ）を参照）を、ＳＥＭ画像から求めた。図１３のグラフに結果を示す。図１３のグラフにおいて、横軸は、マスクＭＫの開口の幅ＭＣＤを示しており、縦軸は、ローディング効果（％）を示している。実験例１〜７についてのローディング効果（％）は、実験例７の深さＤｅｐｔｈを１００％として実験例１〜７で求めた深さＤｅｐｔｈのそれぞれを規格化した値（％）であり、また、比較実験例１〜７についてのローディング効果（％）は、比較実験例７の深さＤｅｐｔｈを１００％として比較実験例１〜７で求めた深さＤｅｐｔｈのそれぞれを規格化した値（％）である。図１３に示すように、比較実験例１〜７では、マスクＭＫの開口の幅ＭＣＤが異なると、被エッチング層ＥＬに形成された開口の深さＤｅｐｔｈも大きく異なることが確認された。一方、実験例１〜７では、マスクＭＫの開口の幅ＭＣＤに差異が存在していても、被エッチング層ＥＬに形成された開口の深さＤｅｐｔｈの差異が低減されることが確認された。即ち、実験例１〜７では、ナローエリア及びワイドエリアの双方が存在するウエハであっても、双方のエリアにおけるエッチングレートの差異が低減されることが確認された。
（実験例８）
実験例８では、図１４の（ａ）に示すように、基板ＳＢ上に被エッチング層ＥＬを有し、当該被エッチング層ＥＬ上にマスクＭＫを有する直径３００ｍｍのウエハを準備した。被エッチング層ＥＬは、厚さ５３０ｎｍのブラックダイアモンド（登録商標）から構成された第１の膜ＥＬ１と、厚さ５０ｎｍのＴＥＯＳ膜である第２の膜ＥＬ２とを有するものであった。また、マスクＭＫは、ＴｉＮ製であり、３５ｎｍの厚さを有し、ライン・アンド・スペースパターンを有するものであった。実験例８で準備したウエハのマスクＭＫの開口（スペース）の幅ＭＣＤは４０ｎｍであった。そして、実験例８では、実験例１〜７の条件と同条件の方法ＭＴをプラズマ処理装置１０を用いて実行し、被エッチング層ＥＬをエッチングした。
また、比較実験例８では、実験例８と同様のウエハを準備し、比較実験例１〜７と同様の条件で、プラズマ処理装置１０を用いて被エッチング層ＥＬをエッチングした。
そして、実験例８及び比較実験例８の上記処理後のウエハのＳＥＭ画像を取得し、被エッチング層ＥＬに形成された開口の深さＤｅｐｔｈ、マスクＭＫの厚さＭＨ、及び、被エッチング層ＥＬの開口の上端における幅ＴＣＤ（図１４の（ｂ）参照）を求めた。図１５の表はその結果を示している。図１５の表には、ウエハの直径上の中心、ウエハのエッジから１０ｍｍ、ウエハのエッジから５ｍｍのそれぞれの位置における深さＤｅｐｔｈ、厚さＭＨ、幅ＴＣＤが示されている。図１５の表に示すように、実験例８では、比較実験例８に比して、エッジにおけるマスクＭＫの厚さＭＨが大きかった。即ち、実験例８では、エッジにおけるマスクＭＫの浸食が抑制されることが確認された。また、実験例８では、ウエハ内の領域によらず、被エッチング層ＥＬに形成された開口の上端の幅ＴＣＤが略均一となり、また、被エッチング層ＥＬに形成された開口の深さＤｅｐｔｈの差異も小さくなることが確認された。
（実験例９）
実験例９では、ＴｉＮ製の第１の膜を有する直径３００ｍｍのウエハ、及びブラックダイアモンド（登録商標）製の第２の膜を有する直径３００ｍｍのウエハを準備し、双方のウエハの膜、即ち第１の膜及び第２の膜を実験例１〜７と同条件でプラズマ処理装置１０を用いてエッチングした。また、比較実験例９では、ＴｉＮ製の第１の膜を有する直径３００ｍｍのウエハ、及びブラックダイアモンド（登録商標）製の第２の膜を有する直径３００ｍｍのウエハを準備し、双方のウエハの膜、即ち第１の膜及び第２の膜を比較実験例１〜７と同様の条件でプラズマ処理装置１０を用いてエッチングした。
そして、実験例９及び比較実験例９のそれぞれにおいて、エッチング前後の第２の膜の厚さの差をエッチング前後の第１の膜の厚さの差で除した値を選択比として求めた。なお、選択比については、互いに直交するウエハの二つの直径（即ち、Ｘ ａｘｉｓ、及びＹ ａｘｉｓ）上の複数の箇所において求めた。その結果を図１６に示す。図１６の（ａ）には比較実験例９の選択比のグラフが示されており、図１６の（ｂ）には実験例９の選択比のグラフが示されている。図１６に示すグラフにおいて、横軸は、ウエハの直径上の各箇所のウエハの中心からの距離を示しており、縦軸は選択比を示している。図１６に示すように、実験例９では、比較実験例９に比して、ウエハのエッジにおける選択比とウエハの中心側の領域における選択比との差異が大幅に低減されることが確認された。
１０…プラズマ処理装置、１２…処理容器、ＰＤ…載置台、ＬＥ…下部電極、ＥＳＣ…静電チャック、ＦＲ…フォーカスリング、３０…上部電極、３４…天板、４０…ガスソース群、５０…排気装置、６２…第１の高周波電源、６４…第２の高周波電源、Ｗ…ウエハ、ＥＬ…被エッチング層、ＭＫ…マスク、ＤＰ…堆積物。

Claims (8)

  1. 被エッチング層をエッチングする方法であって、該被エッチング層はシリコンを含有し、該被エッチング層上には金属を含有するマスクが設けられており、該方法は、
    フルオロカーボンを含む堆積物を前記マスク及び前記被エッチング層上に形成するために、該マスク及び該被エッチング層を有する被処理体を収容したプラズマ処理装置の処理容器内において、フルオロカーボンガスを含む第１の処理ガスのプラズマを生成する工程と、
    前記堆積物に含まれるフルオロカーボンのラジカルにより前記被エッチング層をエッチングするために、前記処理容器内において不活性ガスを含む第２の処理ガスのプラズマを生成する工程と、
    を含み、
    第１の処理ガスのプラズマを生成する前記工程と第２の処理ガスのプラズマを生成する前記工程とを含む複数回のシーケンスが実行される、方法。
  2. 前記第２の処理ガスは、前記不活性ガスとして希ガス又は窒素ガスを含む、請求項１に記載の方法。
  3. 前記第２の処理ガスは、前記不活性ガスとして希ガスを含み、且つ、窒素ガスを含む請求項１に記載の方法。
  4. 前記第２の処理ガスは、酸素含有ガスを更に含む、請求項２又は３に記載の方法。
  5. 前記複数回のシーケンスの少なくとも一部は、処理容器内において酸素含有ガス及び不活性ガスを含む処理ガスのプラズマを生成する工程を更に含む、請求項２又は３に記載の方法。
  6. 前記マスクは窒化チタン製である、請求項１〜５の何れか一項に記載の方法。
  7. 前記複数回のシーケンスが実行される期間にわたって、前記マスク及び前記被エッチング層を有する被処理体のエッジを囲むようにフォーカスリングが配置され、
    前記フォーカスリングは、前記被エッチング層を構成する材料とは異なる材料から構成される、
    請求項１〜６の何れか一項に記載の方法。
  8. 前記プラズマ処理装置は、容量結合型のプラズマ処理装置であり、前記処理容器内の空間を画成する面を含むシリコン製の領域を有する上部電極、及び前記上部電極に負極性の直流電圧を印加するための直流電源を備え、
    少なくとも、第１の処理ガスのプラズマを生成する前記工程において、前記上部電極に前記負極性の直流電圧が印加される、
    請求項１〜７の何れか一項に記載の方法。
JP2015125773A 2015-06-23 2015-06-23 エッチング方法 Active JP6529357B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015125773A JP6529357B2 (ja) 2015-06-23 2015-06-23 エッチング方法
US15/183,976 US9899232B2 (en) 2015-06-23 2016-06-16 Etching method
KR1020160075717A KR102482619B1 (ko) 2015-06-23 2016-06-17 에칭 방법
TW105119381A TWI697046B (zh) 2015-06-23 2016-06-21 蝕刻方法
US15/867,388 US10916442B2 (en) 2015-06-23 2018-01-10 Etching method
US17/149,886 US20210134604A1 (en) 2015-06-23 2021-01-15 Etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015125773A JP6529357B2 (ja) 2015-06-23 2015-06-23 エッチング方法

Publications (3)

Publication Number Publication Date
JP2017011127A true JP2017011127A (ja) 2017-01-12
JP2017011127A5 JP2017011127A5 (ja) 2018-06-28
JP6529357B2 JP6529357B2 (ja) 2019-06-12

Family

ID=57602823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015125773A Active JP6529357B2 (ja) 2015-06-23 2015-06-23 エッチング方法

Country Status (4)

Country Link
US (3) US9899232B2 (ja)
JP (1) JP6529357B2 (ja)
KR (1) KR102482619B1 (ja)
TW (1) TWI697046B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019207911A (ja) * 2018-05-28 2019-12-05 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
WO2020039943A1 (ja) * 2018-08-21 2020-02-27 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP2020088355A (ja) * 2018-11-30 2020-06-04 東京エレクトロン株式会社 基板処理方法
JP2020119918A (ja) * 2019-01-18 2020-08-06 東京エレクトロン株式会社 膜をエッチングする方法
JP2020126999A (ja) * 2019-01-31 2020-08-20 東京エレクトロン株式会社 基板を処理する方法および装置
JP2021057494A (ja) * 2019-09-30 2021-04-08 東京エレクトロン株式会社 基板処理方法、及び基板処理装置
US11955316B2 (en) 2019-10-01 2024-04-09 Tokyo Electron Limited Substrate processing method, method for manufacturing semiconducor device, and plasma processing apparatus

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7323409B2 (ja) * 2019-10-01 2023-08-08 東京エレクトロン株式会社 基板処理方法、及び、プラズマ処理装置
US20210195726A1 (en) * 2019-12-12 2021-06-24 James Andrew Leskosek Linear accelerator using a stacked array of cyclotrons
TW202213517A (zh) * 2020-08-28 2022-04-01 日商東京威力科創股份有限公司 基板處理方法及電漿處理裝置
US20220310626A1 (en) * 2021-03-29 2022-09-29 Changxin Memory Technologies, Inc. Method for fabricating semiconductor device
KR20240000122U (ko) 2022-07-12 2024-01-19 주식회사 피앤피코리아 친환경벽지로 만든 다이어리커버

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04100229A (ja) * 1990-08-20 1992-04-02 Fujitsu Ltd 半導体装置の製造方法
JPH11195641A (ja) * 1998-01-05 1999-07-21 Matsushita Electric Ind Co Ltd プラズマ処理方法
JP2003282539A (ja) * 2002-03-25 2003-10-03 Tokyo Electron Ltd プラズマエッチング方法
JP2009246183A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
JP2010098220A (ja) * 2008-10-20 2010-04-30 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
JP2011082260A (ja) * 2009-10-05 2011-04-21 Asahi Kasei Corp ドライエッチング方法
JP2013098193A (ja) * 2011-10-28 2013-05-20 Tokyo Electron Ltd 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423175B1 (en) * 1999-10-06 2002-07-23 Taiwan Semiconductor Manufacturing Co., Ltd Apparatus and method for reducing particle contamination in an etcher
US6569774B1 (en) * 2000-08-31 2003-05-27 Micron Technology, Inc. Method to eliminate striations and surface roughness caused by dry etch
US20040241995A1 (en) * 2003-03-27 2004-12-02 Matsushita Electric Industrial Co., Ltd. Etching apparatus and etching method
US7740737B2 (en) * 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US20060151116A1 (en) * 2005-01-12 2006-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Focus rings, apparatus in chamber, contact hole and method of forming contact hole
JP4701776B2 (ja) 2005-03-25 2011-06-15 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US7704849B2 (en) * 2007-12-03 2010-04-27 Micron Technology, Inc. Methods of forming trench isolation in silicon of a semiconductor substrate by plasma
US8614151B2 (en) * 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
US9287113B2 (en) * 2012-11-08 2016-03-15 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US8652969B2 (en) * 2011-10-26 2014-02-18 International Business Machines Corporation High aspect ratio and reduced undercut trench etch process for a semiconductor substrate
US9165783B2 (en) * 2012-11-01 2015-10-20 Applied Materials, Inc. Method of patterning a low-k dielectric film
JP2014107387A (ja) * 2012-11-27 2014-06-09 Tokyo Electron Ltd 載置台構造及びフォーカスリングを保持する方法
JP6059048B2 (ja) * 2013-03-11 2017-01-11 東京エレクトロン株式会社 プラズマエッチング方法
JP6140575B2 (ja) * 2013-08-26 2017-05-31 東京エレクトロン株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04100229A (ja) * 1990-08-20 1992-04-02 Fujitsu Ltd 半導体装置の製造方法
JPH11195641A (ja) * 1998-01-05 1999-07-21 Matsushita Electric Ind Co Ltd プラズマ処理方法
JP2003282539A (ja) * 2002-03-25 2003-10-03 Tokyo Electron Ltd プラズマエッチング方法
JP2009246183A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
JP2010098220A (ja) * 2008-10-20 2010-04-30 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
JP2011082260A (ja) * 2009-10-05 2011-04-21 Asahi Kasei Corp ドライエッチング方法
JP2013098193A (ja) * 2011-10-28 2013-05-20 Tokyo Electron Ltd 半導体装置の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7022651B2 (ja) 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP2019207911A (ja) * 2018-05-28 2019-12-05 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
WO2020039943A1 (ja) * 2018-08-21 2020-02-27 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP2020031112A (ja) * 2018-08-21 2020-02-27 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
TWI846723B (zh) * 2018-08-21 2024-07-01 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置
US12014930B2 (en) 2018-08-21 2024-06-18 Tokyo Electron Limited Etching method and plasma processing apparatus
JP7198609B2 (ja) 2018-08-21 2023-01-04 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
WO2020110363A1 (ja) * 2018-11-30 2020-06-04 東京エレクトロン株式会社 基板処理方法および基板処理システム
US11955337B2 (en) 2018-11-30 2024-04-09 Tokyo Electron Limited Substrate processing method and substrate processing system
JP2020088355A (ja) * 2018-11-30 2020-06-04 東京エレクトロン株式会社 基板処理方法
JP7174634B2 (ja) 2019-01-18 2022-11-17 東京エレクトロン株式会社 膜をエッチングする方法
US11594422B2 (en) 2019-01-18 2023-02-28 Tokyo Electron Limited Film etching method for etching film
TWI833873B (zh) * 2019-01-18 2024-03-01 日商東京威力科創股份有限公司 膜之蝕刻方法
JP2020119918A (ja) * 2019-01-18 2020-08-06 東京エレクトロン株式会社 膜をエッチングする方法
JP2020126999A (ja) * 2019-01-31 2020-08-20 東京エレクトロン株式会社 基板を処理する方法および装置
JP7414535B2 (ja) 2019-01-31 2024-01-16 東京エレクトロン株式会社 基板を処理する方法および装置
JP2021057494A (ja) * 2019-09-30 2021-04-08 東京エレクトロン株式会社 基板処理方法、及び基板処理装置
JP7330046B2 (ja) 2019-09-30 2023-08-21 東京エレクトロン株式会社 基板処理方法、及び基板処理装置
US11955316B2 (en) 2019-10-01 2024-04-09 Tokyo Electron Limited Substrate processing method, method for manufacturing semiconducor device, and plasma processing apparatus

Also Published As

Publication number Publication date
US20180130670A1 (en) 2018-05-10
JP6529357B2 (ja) 2019-06-12
US20160379834A1 (en) 2016-12-29
US9899232B2 (en) 2018-02-20
KR102482619B1 (ko) 2022-12-28
KR20170000340A (ko) 2017-01-02
US20210134604A1 (en) 2021-05-06
TWI697046B (zh) 2020-06-21
TW201717276A (zh) 2017-05-16
US10916442B2 (en) 2021-02-09

Similar Documents

Publication Publication Date Title
JP6529357B2 (ja) エッチング方法
JP6396699B2 (ja) エッチング方法
JP6211947B2 (ja) 半導体装置の製造方法
JP6230930B2 (ja) 半導体装置の製造方法
JP6328524B2 (ja) エッチング方法
KR102513051B1 (ko) 에칭 방법
JP6438831B2 (ja) 有機膜をエッチングする方法
US11462412B2 (en) Etching method
JP6592400B2 (ja) エッチング方法
JP6289996B2 (ja) 被エッチング層をエッチングする方法
US20200111679A1 (en) Etching method
JP2016157793A (ja) エッチング方法
JP2015041624A (ja) シリコン酸化膜をエッチングする方法
JP6504827B2 (ja) エッチング方法
JP2017092142A (ja) 被処理体を処理する方法
JP6670672B2 (ja) エッチング方法
JP2014175521A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190514

R150 Certificate of patent or registration of utility model

Ref document number: 6529357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250