Nothing Special   »   [go: up one dir, main page]

JP6140575B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6140575B2
JP6140575B2 JP2013174868A JP2013174868A JP6140575B2 JP 6140575 B2 JP6140575 B2 JP 6140575B2 JP 2013174868 A JP2013174868 A JP 2013174868A JP 2013174868 A JP2013174868 A JP 2013174868A JP 6140575 B2 JP6140575 B2 JP 6140575B2
Authority
JP
Japan
Prior art keywords
gas
frequency power
film
processing container
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013174868A
Other languages
English (en)
Other versions
JP2015043386A (ja
Inventor
小川　和人
和人 小川
克典 平井
克典 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013174868A priority Critical patent/JP6140575B2/ja
Priority to US14/467,182 priority patent/US9082720B2/en
Priority to KR1020140110633A priority patent/KR102260339B1/ko
Priority to CN201410426160.2A priority patent/CN104425242B/zh
Priority to CN201710069319.3A priority patent/CN107068557B/zh
Publication of JP2015043386A publication Critical patent/JP2015043386A/ja
Application granted granted Critical
Publication of JP6140575B2 publication Critical patent/JP6140575B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32027—DC powered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置の製造方法に関するものである。
半導体デバイスの製造工程においては、プラズマエッチングといった処理が用いられる。プラズマエッチングには、電子デバイスの構造の微細化に伴い、微細なパターンを精度よく形成することが求められている。例えば、被エッチング層に対して、深いホールを精度よく形成することが求められている。
また、深いホールを形成するプラズマエッチングにより製造される半導体装置の一種として、３次元構造を有するＮＡＮＤ型フラッシュメモリデバイスが知られている。３次元構造を有するＮＡＮＤ型フラッシュメモリデバイスの製造においては、誘電率の異なる二つの層が交互に設けられることによって構成される多層膜のエッチングを行って、当該多層膜に深いホールを形成する工程が行われる。
このような深いホールを形成するためのプラズマエッチングとしては、特許文献１に記載されたプラズマエッチングが知られている。特許文献１のプラズマエッチングでは、複数種のガスのうち少なくとも１種のガスの流量を第１の期間内において第１の流量に設定する第１工程と、当該ガスの流量を第２の期間内において第１の流量とは異なる第２の流量に設定する第２工程とからなるサイクルが、プラズマを消失させることなく繰り返される。
特開２０１１−１６５７６９号公報
特許文献１に記載されたプラズマエッチングでは、反応生成物がマスクの表面に堆積することによって、マスクに対して被エッチング層を高い選択比でエッチングすることが可能となるが、次のような問題を有している。即ち、反応生成物がマスクの表面に不均一に堆積することに起因して、被エッチング層に形成されるホールが延びる方向がエッチングの進行に伴って変化する現象が発生する。以下、本明細書では、被エッチング層に形成されるホールといった空間が延びる方向が、エッチングの進行に伴って変化する現象、即ち、当該空間が延びる方向が、被エッチング層の膜厚方向の途中から変化する現象を「空間の方向変化」ということがある。
このような背景から、マスクに対する被エッチング層のエッチングの選択比を維持し、且つ、被エッチング層に形成される空間の方向変化を抑制することが必要になっている。
本発明の一側面に係る半導体装置の製造方法は、互いに異なる誘電率を有し、且つ、交互に積層された第１の膜及び第２の膜を含む多層膜を、プラズマ処理装置の処理容器内において、マスクを介してエッチングする半導体装置の製造方法であって、（ａ）フルオロカーボンガス、フルオロハイドロカーボンガス、及び酸素ガスを含む第１のガスを処理容器内に供給し、該第１のガスを励起させる工程と、（ｂ）酸素ガス及び希ガスを含む第２のガスを処理容器内に供給し、該第２のガスを励起させる工程と、を含み、各々が第１のガスを励起させる工程及び第２のガスを励起させる工程を含む複数のサイクルが行われる。
この製造方法では、第１のガスを励起させる工程（ａ）において、多層膜がエッチングされる。この工程（ａ）では、発生する反応生成物がマスクの表面に堆積する。そして、工程（ｂ）において、マスクの表面に堆積した反応生成物が部分的に除去され、マスクの表面における反応生成物の厚みの不均一性が低減される。本製造方法では、これら工程（ａ）及び（ｂ）を含むサイクルが繰り返される。したがって、工程（ｂ）において残された反応生成物によりマスクを保護して選択比を維持し、且つ、多層膜に形成される空間の方向変化を低減することが可能となる。
一形態では、少なくとも第１のガスを励起させる工程において、処理容器内に設けられた下部電極への高周波電力の供給及び該高周波電力の供給の停止を交互に繰り返し、高周波電力が下部電極へ供給されている期間内において、下部電極と対面配置された上部電極に第１の負の直流電圧を印加し、高周波電力の供給が停止されている期間内において、第１の負の直流電圧の絶対値よりも大きい絶対値を有する第２の負の直流電圧を上部電極に印加してもよい。この形態では、高周波電力の供給されていない期間にプラズマが消失する。また、この期間では、上部電極に印加される第２の負の直流電圧により、正イオンが上部電極に引きつけられる。これにより、上部電極からの二次電子が放出される。放出された二次電子は、多層膜を含む被処理体に照射される。その結果、マスクが改質される。したがって、選択比が更に改善される。また、二次電子によって被処理体の帯電状態が中和される。したがって、高周波電力が下部電極に供給されている期間に発生するプラズマ中の正イオンの直進性が高められる。その結果、多層膜に形成される空間の垂直性が更に高められる。
以上説明したように、本発明の一側面及び実施形態によれば、マスクに対する被エッチング層のエッチングの選択比を維持し、且つ、被エッチング層に形成される空間の方向変化を抑制することが可能となる。
一実施形態に係る半導体装置の製造方法を示す流れ図である。 工程ＳＴ１において準備されるウエハの一例を示す図である。 プラズマ処理装置の一例を概略的に示す図である。 図３に示すバルブ群、流量制御器群、及びガスソース群を詳細に示す図である。 工程ＳＴ２においてエッチングされている状態のウエハを示す図である。 工程ＳＴ３において保護膜の厚みの不均一性が低減された状態のウエハを示す図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係る半導体装置の製造方法を示す流れ図である。図１に示す方法ＭＴは、例えば、３次元構造を有するＮＡＮＤフラッシュメモリの製造に用いることができるものであり、工程ＳＴ１、工程Ｓ２、及び工程ＳＴ３を含んでいる。工程ＳＴ１は、被処理体（以下、「ウエハ」という）Ｗを準備する工程であり、工程ＳＴ２は、ウエハＷの多層膜をエッチングするために、プラズマ処理装置の処理容器内で第１のガスを励起する工程であり、工程ＳＴ３は、エッチングにより生成された反応生成物を部分的に除去するために、プラズマ処理装置の処理容器内で第２のガスを励起する工程である。
方法ＭＴは、第２のガスを励起する工程ＳＴ３の後、第１のガスを励起する工程ＳＴ２に戻る。即ち、第１のガスを励起する工程ＳＴ２と第２のガスを励起する工程ＳＴ３とを含むサイクルが複数回繰り返される。
図２は、工程ＳＴ１において準備されるウエハの一例を示す図である。図２に示すウエハＷは、下地層ＵＬ、多層膜ＩＬ、及び、マスクＭＳＫを有する。下地層ＵＬは、基板上に設けられた多結晶シリコン製の層であり得る。この下地層ＵＬ上には、多層膜ＩＬが設けられている。多層膜ＩＬは、誘電率の異なる二つの誘電体膜ＩＬ１及びＩＬ２が交互に積層された構造を有している。一実施形態では、誘電体膜ＩＬ１は酸化シリコン膜であり、誘電体膜ＩＬ２は窒化シリコン膜である。誘電体膜ＩＬ１の厚みは、例えば、５ｎｍ〜５０ｎｍであり、誘電体膜ＩＬ２の厚みは、例えば、１０ｎｍ〜７５ｎｍである。誘電体膜ＩＬ１及びＩＬ２の積層数は、例えば、１２層の酸化シリコン膜及び１２層の窒化シリコン膜であり、合計２４層以上積層されていてもよい。多層膜ＩＬ上には、マスクＭＳＫが設けられている。マスクＭＳＫは、多層膜ＩＬにホール又はトレンチといった深い空間を形成するためのパターンを有している。マスクＭＳＫは、例えば、アモルファスカーボン製であり得る。或いは、マスクＭＳＫは、有機ポリマーから構成されていてもよい。
再び図１を参照する。方法ＭＴの工程ＳＴ１では、ウエハＷが並行平板型プラズマ処理装置の処理容器内に準備される。以下、方法ＭＴの実施に用いることが可能なプラズマ処理装置の一例について説明する。図３は、プラズマ処理装置の一例を概略的に示す図であり、当該プラズマ処理装置の断面図における構造を示している。
図３に示すプラズマ処理装置１０は、容量結合型平行平板プラズマエッチング装置であり、略円筒状の処理容器１２を備えている。処理容器１２の内壁面は、陽極酸化処理されたアルミニウムから構成されている。この処理容器１２は保安接地されている。
処理容器１２の底部上には、絶縁材料から構成された略円筒上の支持部１４が設けられている。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向に延在している。支持部１４は、処理容器１２内に設けられた載置台ＰＤを支持している。具体的には、図３に示すように、支持部１４は、当該支持部１４の内壁面において載置台ＰＤを支持し得る。
載置台ＰＤは、その上面においてウエハＷを保持する。載置台ＰＤは、下部電極（電極部）１６及び支持部１８を含み得る。下部電極１６は、例えばアルミニウムといった金属から構成されており、略円盤形状をなしている。この下部電極１６の上面の上には、支持部１８が設けられている。
支持部１８は、ウエハＷを支持するものであり、ベース部１８ａ及び静電チャック１８ｂを含んでいる。ベース部１８ａは、例えばアルミニウムといった金属製から構成されており、略円盤形状をなしている。ベース部１８ａは、下部電極１６上に設置されており、下部電極１６に電気的に接続されている。静電チャック１８ｂは、ベース部１８ａの上に設けられている。静電チャック１８ｂは、導電膜である電極を一対の絶縁層又は絶縁シート間に配置した構造を有している。静電チャック１８ｂの電極には、直流電源２２が電気的に接続されている。この静電チャック１８ｂは、直流電源２２からの直流電圧により生じたクーロン力等の静電力によりウエハＷを吸着保持することができる。
支持部１８のベース部１８ａの周縁部上には、ウエハＷの周縁及び静電チャック１８ｂを囲むようにフォーカスリングＦＲが配置されている。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、エッチング対象の膜の材料によって適宜選択される材料から構成されており、例えば、石英から構成され得る。
ベース部１８の内部には、冷媒流路２４が設けられている。冷媒流路２４は、一実施形態に係る温調機構を構成している。冷媒流路２４には、外部に設けられたチラーユニットから配管２６ａ，２６ｂを介して所定温度の冷媒が循環供給される。このように循環される冷媒の温度を制御することにより、支持部１８上によって支持されたウエハＷの温度が制御される。
また、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャック１８ｂの上面とウエハＷの裏面との間に供給する。
また、プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、載置台ＰＤの上方において、当該載置台ＰＤと対向配置（対面配置）されている。下部電極１６と上部電極３０とは、互いに略平行に設けられている。これら上部電極３０と下部電極１６との間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが画成されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。この上部電極３０は、電極板３４及び電極支持体３６を含み得る。電極板３４は、処理空間Ｓに面しており、複数のガス吐出孔３４を画成している。この電極板３４は、ジュール熱の少ない低抵抗の導電体又は半導体から構成され得る。
電極支持体３６は、電極板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。この電極支持体３６は、水冷構造を有し得る。電極支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、電極支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。図４は、図３に示すバルブ群、流量制御器群、及びガスソース群を詳細に示す図である。図４に示すように、ガスソース群４０は、複数（Ｎ個）のガスソース４０１〜４０４を含んでいる。ガスソース４０１〜４０４はそれぞれ、Ｃ４Ｆ６ガス、ＣＨ２Ｆ２ガス、Ｏ２ガス、及びＡｒガスのソースである。なお、ガスソース４０１は、任意のフルオロカーボンガスのソースであることができ、ガスソース４０２は、任意のフルオロハイドロカーボンガスのソースであることができる。フルオロカーボンガスとしては、Ｃ４Ｆ６ガスの他に、Ｃ４Ｆ８ガス、ＣＦ４ガスが例示され、フルオロハイドロカーボンガスとしては、ＣＨ２Ｆ２ガスの他に、ＣＨ３Ｆガス、ＣＨＦ３ガスが例示される。また、ガスソース４０３は、任意の酸素ガスのソースであることができ、ガスソース４０４は、任意の希ガスのソースであることができる。
流量制御器群４４は、複数（Ｎ個）の流量制御器４４１〜４４４を含んでいる。流量制御器４４１〜４４４は、対応のガスソースから供給されるガスの流量を制御する。これら流量制御器４４１〜４４４は、マスフローコントローラ（ＭＦＣ）であってもよく、ＦＣＳであってもよい。バルブ群４２は、複数（Ｎ個）のバルブ４２１〜４２４を含んでいる。ガスソース４０１〜４０４はそれぞれ、流量制御器４４１〜４４４及びバルブ４２１〜４２４を介して、ガス供給管３８に接続されている。ガスソース４０１〜４０４のガスは、ガス供給管３８からガス拡散室３６ａに至り、ガス通流孔３６ｂ及びガス吐出孔３４ａを介して処理空間Ｓに吐出される。
図３に戻り、プラズマ処理装置１０は、接地導体１２ａを更に備え得る。接地導体１２ａは、略円筒状をなしており、処理容器１２の側壁から上部電極３０の高さ位置よりも上方に延びるように設けられている。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
処理容器１２の底部側においては、支持部１４と処理容器１２の内壁との間に排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８の下方において処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内を所望の真空度まで減圧することができる。また、処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、この搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
処理容器１２の内壁には、導電性部材（ＧＮＤブロック）５６が設けられている。導電性部材５６は、高さ方向においてウエハＷと略同じ高さに位置するように、処理容器１２の内壁に取り付けられている。この導電性部材５６は、グランドにＤＣ的に接続されており、異常放電防止効果を発揮する。なお、導電性部材５６はプラズマ生成領域に設けられていればよく、その設置位置は図３に示す位置に限られるものではない。
また、プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の第１の高周波（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電力を発生する電源であり、２７〜１００ＭＨｚの周波数、一例においては４０ＭＨｚの高周波電力を発生する。第１の高周波電源６２は、整合器６６を介して下部電極１６に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極１６側）の入力インピーダンスを整合させるための回路である。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための第２の高周波電力、即ち高周波バイアス電力を発生する電源であり、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数、一例においては３ＭＨｚの高周波電力を発生する。第２の高周波電源６４は、整合器６８を介して下部電極１６に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１６側）の入力インピーダンスを整合させるための回路である。
また、プラズマ処理装置１０は、直流電源部７０を更に備えている。直流電源部７０は、上部電極３０に接続されている。直流電源７０は、負の直流電圧を発生し、当該直流電圧を上部電極３０に与えることが可能である。
また、一実施形態において、制御部Ｃｎｔは、第１の高周波電源６２及び第２の高周波電源６４からの高周波電力が、当該高周波電力のＯＮとＯＦＦがパルス状に切り換えられて下部電極１６に供給されるよう、第１の高周波電源６２及び第２の高周波電源６４に制御信号を送出することができる。また、制御部Ｃｎｔは、高周波電力がＯＮとなっている期間（高周波電力が供給されている期間）における第１の負の直流電圧の絶対値よりも大きい絶対値を有する第２の負の直流電圧が、高周波電力がＯＦＦになっている期間（高周波電力の供給が停止されている期間）に上部電極３０に印加されるよう、直流電源部７０に制御信号を送出することができる。なお、第１の高周波電源６２及び第２の高周波電源６４の高周波電力のＯＮ及びＯＦＦの周波数は、例えば、１Ｈｚ〜４０Ｈｚである。ここで、高周波電力のＯＮ及びＯＦＦの周波数とは、第１の高周波電源６２及び第２の高周波電源６４の高周波電力がＯＮの期間とＯＦＦの期間とからなる期間を１周期とする周波数である。また、１周期において高周波電力がＯＮの期間を占めるデューティー比は、例えば、５０％〜９０％である。また、直流電源部の直流電圧値の切り換えは、第１の高周波電源６２及び第２の高周波電源６４の高周波電力のＯＮ及びＯＦＦの切り換えに同期され得る。
再び図１を参照して、方法ＭＴの説明を続ける。工程ＳＴ１では、処理容器１２内に搬送されたウエハＷが載置台ＰＤ上に配置され、静電チャック１８ｂによって吸着保持される。次いで、方法ＭＴでは、工程ＳＴ２が行われる。
工程ＳＴ２では、第１のガスが処理容器１２内で励起される。このため、ガスソース群４０からの処理ガスが処理容器１２内に供給され、処理容器１２内の圧力が所定の圧力に設定される。この処理ガスは、フルオロカーボンガス、フルオロハイドロカーボンガス、及び酸素ガスを含む第１のガスである。例えば、第１のガスは、Ｃ４Ｆ６ガス、ＣＨ２Ｆ２ガス、及びＯ２ガスを含む。また、工程ＳＴ２では、第１の高周波電源６２及び第２の高周波電源６４からの高周波電力が下部電極１６に与えられる。工程ＳＴ２における各種条件は、例えば、以下に示される範囲内の条件に設定される。
・Ｃ４Ｆ６ガスの流量：１５〜１５０ｓｃｃｍ
・ＣＨ２Ｆ２ガスの流量：１５〜１５０ｓｃｃｍ
・Ｏ２ガスの流量：２０〜２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力の周波数：２７〜１００ＭＨｚ
・第１の高周波電源６２の高周波電力：５００〜２７００Ｗ
・第２の高周波電源６４の高周波電力の周波数：４００ｋ〜１３ＭＨｚ
・第２の高周波電源６４の高周波電力：５０００〜７８００Ｗ
・処理容器１２内の圧力：２．００〜５．３２Ｐａ（１５ｍＴ〜４０ｍＴ）
また、一実施形態では、第１の高周波電源６２及び第２の高周波電源６４の高周波電力のＯＮとＯＦＦがパルス状に同期させて切り換えられてもよい。また、第１の高周波電源６２及び第２の高周波電源６４の高周波電力のＯＮとＯＦＦの切り換えに同期させて、上述したように、上部電極３０に印加される負の直流電圧の絶対値の大小が切り換えられてもよい。この形態では、高周波電力がＯＮであるときにプラズマが生成され、高周波電力がＯＦＦであるときに、ウエハＷ直上のプラズマが消失する。また、高周波電力がＯＦＦであるときに上部電極３０に印加される負の直流電圧により、正イオンが上部電極３０に引き込まれて衝突する。これにより、上部電極３０から二次電子が放出され、放出された二次電子は、マスクＭＳＫを改質する。したがって、マスクＭＳＫのエッチング耐性を向上させ、選択比が更に改善される。また、二次電子は、ウエハＷの帯電状態を中和し、その結果、後続のエッチング時に多層膜ＩＬに形成されたホール又はトレンチといった空間内へのイオンの直進性が高められる。したがって、多層膜ＩＬに形成される空間の垂直性が更に高められる。なお、第１の高周波電源６２及び第２の高周波電源６４の高周波電力のＯＮとＯＦＦの切り換えに関する条件、及び、上部電極３０に印加される負の直流電圧の条件は、例えば、次の通りである。
・高周波電力のＯＮとＯＦＦの周波数：１〜４０Ｈｚ
・一周期において高周波電力がＯＮの期間が占めるデューティー比：５０〜９０％
・高周波電力がＯＮの期間の負の直流電圧の絶対値：−１５０〜−５００Ｖ
・高周波電力がＯＦＦの期間の負の直流電圧の絶対値：−３５０〜−１０００Ｖ
この工程ＳＴ２では、処理容器１２内において第１のガスが励起されることにより、プラズマが生成される。これにより、多層膜ＩＬがエッチングされる。図５は、工程ＳＴ２においてエッチングされている状態のウエハを示す図である。図５に示すように、マスクＭＳＫの開口部の下方において、多層膜ＩＬがエッチングされる。また、工程ＳＴ２では、処理ガスに含まれる炭素を含有する保護膜ＰＦがマスクＭＳＫの表面に付着する。このとき、保護膜ＰＦはマスクＭＳＫの表面に不均一な厚みで堆積する。次いで、方法ＭＴでは、工程ＳＴ３が行われる。
工程ＳＴ３では、第２のガスが処理容器１２内で励起される。このため、ガスソース群４０からの処理ガスが処理容器１２内に供給され、処理容器１２内の圧力が所定の圧力に設定される。この処理ガスは、酸素ガス及び希ガスを含む第２のガスである。例えば、第２のガスは、Ｏ２ガス及びＡｒガスを含む。また、工程ＳＴ３では、第１の高周波電源６２及び第２の高周波電源６４からの高周波電力が下部電極１６に与えられる。工程ＳＴ３における各種条件は、例えば、以下に示される範囲内の条件に設定される。
・Ｏ２ガスの流量：１０〜１０００ｓｃｃｍ
・Ａｒガスの流量：０〜１０００ｓｃｃｍ
・第１の高周波電源６２の高周波電力の周波数：２７〜１００ＭＨｚ
・第１の高周波電源６２の高周波電力：２００〜２７００Ｗ
・第２の高周波電源６４の高周波電力の周波数：４００ｋ〜１３ＭＨｚ
・第２の高周波電源６４の高周波電力：０〜３０００Ｗ
・処理容器１２内の圧力：１．３３〜１３．３Ｐａ（１０ｍＴ〜１００ｍＴ）
この工程ＳＴ３では、処理容器１２内において第２のガスが励起されることにより、プラズマが生成される。これにより、マスクＭＳＫの表面に不均一な厚みで堆積した保護膜ＰＦが部分的に取り除かれる。図６は、工程ＳＴ３において保護膜の厚みの不均一性が低減された状態のウエハを示す図である。図６に示すように、マスクＭＳＫの表面に不均一な厚みで堆積した保護膜ＰＦが部分的に取り除かれることにより、残された保護膜ＰＦの厚みの不均一性が低減されている。次いで、方法ＭＴでは、工程ＳＴ２に戻って再びウエハＷのエッチングを行う。
再び繰り返される工程ＳＴ２では、工程ＳＴ３において厚みの不均一性が低減された保護膜ＰＦにより、マスクＭＳＫを保護して選択比を維持することができる。これに加えて、保護膜ＰＦの厚みの不均一性が低減されているので、多層膜ＩＬに形成されるホール又はトレンチといった空間が延びる方向が、この保護膜ＰＦの厚みの不均一性に起因して、多層膜ＩＬの膜厚方向の途中から変化することを抑制することができる。この工程ＳＴ２では、再び処理ガスに含まれる炭素を含有する保護膜ＰＦがマスクＭＳＫの表面に付着し、不均一な厚みで保護膜ＰＦが堆積する。次いで、方法ＭＴでは、再び工程ＳＴ３が行われ、保護膜ＰＦが部分的に除去される。
このように、方法ＭＴでは、ウエハＷのエッチングを行う工程ＳＴ２と、マスクＭＳＫの表面に堆積した保護膜ＰＦを部分的に除去する工程ＳＴ３と、を含むサイクルが複数回行われる。したがって、工程ＳＴ３において厚みの不均一性が低減された保護膜ＰＦによりマスクＭＳＫを保護して選択比を維持しつつ、多層膜ＩＬに形成される空間の方向変化を抑制することが可能となる。
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他のものに適用したものであってもよい。
１０…プラズマ処理装置、１２…処理容器、１６…下部電極、６２…第１の高周波電源、６４…第２の高周波電源、ＩＬ１…誘電体膜（第１の膜）、ＩＬ２…誘電体膜（第２の膜）、ＭＳＫ…マスク、ＭＴ…半導体装置の製造方法。

Claims (4)

  1. 互いに異なる誘電率を有し、且つ、交互に積層された第１の膜及び第２の膜を含む多層膜を、プラズマ処理装置の処理容器内において、マスクを介してエッチングする半導体装置の製造方法であって、
    フルオロカーボンガス、フルオロハイドロカーボンガス、及び酸素ガスを含む第１のガスを前記処理容器内に供給し、該第１のガスを励起させる工程と、
    酸素ガス及び希ガスを含む第２のガスを前記処理容器内に供給し、該第２のガスを励起させる工程と、
    を含み、
    各々が前記第１のガスを励起させる工程及び前記第２のガスを励起させる工程を含む複数のサイクルが行われ、
    少なくとも前記第１のガスを励起させる工程において、前記処理容器内に設けられた下部電極への高周波電力の供給及び該高周波電力の供給の停止を交互に繰り返し、
    前記高周波電力が前記下部電極へ供給されている期間内において、前記下部電極と対面配置された上部電極に第１の負の直流電圧を印加し、前記高周波電力の供給が停止されている期間内において、前記第１の負の直流電圧の絶対値よりも大きい絶対値を有する第２の負の直流電圧を前記上部電極に印加する、
    製造方法。
  2. 前記第１の膜と前記第２の膜は、合計２４層以上積層されていることを特徴とする請求項１に記載の製造方法。
  3. 前記第１の膜は酸化シリコン膜であり、前記第２の膜は窒化シリコン膜である、請求項１又は２に記載の製造方法。
  4. 前記マスクは、アモルファスカーボン製である、請求項１〜３の何れか一項に記載の製造方法。
JP2013174868A 2013-08-26 2013-08-26 半導体装置の製造方法 Active JP6140575B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013174868A JP6140575B2 (ja) 2013-08-26 2013-08-26 半導体装置の製造方法
US14/467,182 US9082720B2 (en) 2013-08-26 2014-08-25 Semiconductor device manufacturing method
KR1020140110633A KR102260339B1 (ko) 2013-08-26 2014-08-25 반도체 장치의 제조 방법
CN201410426160.2A CN104425242B (zh) 2013-08-26 2014-08-26 半导体器件的制造方法
CN201710069319.3A CN107068557B (zh) 2013-08-26 2014-08-26 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013174868A JP6140575B2 (ja) 2013-08-26 2013-08-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015043386A JP2015043386A (ja) 2015-03-05
JP6140575B2 true JP6140575B2 (ja) 2017-05-31

Family

ID=52480747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013174868A Active JP6140575B2 (ja) 2013-08-26 2013-08-26 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9082720B2 (ja)
JP (1) JP6140575B2 (ja)
KR (1) KR102260339B1 (ja)
CN (2) CN104425242B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203481491U (zh) * 2013-08-23 2014-03-12 富士康(昆山)电脑接插件有限公司 电连接器
JP6423643B2 (ja) * 2014-08-08 2018-11-14 東京エレクトロン株式会社 多層膜をエッチングする方法
CN105810579B (zh) * 2015-01-16 2019-12-06 东京毅力科创株式会社 蚀刻方法
JP6339961B2 (ja) * 2015-03-31 2018-06-06 東京エレクトロン株式会社 エッチング方法
JP6339963B2 (ja) * 2015-04-06 2018-06-06 東京エレクトロン株式会社 エッチング方法
JP6438831B2 (ja) * 2015-04-20 2018-12-19 東京エレクトロン株式会社 有機膜をエッチングする方法
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
JP6504989B2 (ja) * 2015-05-14 2019-04-24 東京エレクトロン株式会社 エッチング方法
CN106298502B (zh) * 2015-05-18 2019-04-09 中微半导体设备(上海)股份有限公司 一种利用等离子体对多层材料刻蚀的方法
JP6494424B2 (ja) * 2015-05-29 2019-04-03 東京エレクトロン株式会社 エッチング方法
JP6529357B2 (ja) * 2015-06-23 2019-06-12 東京エレクトロン株式会社 エッチング方法
JP6557588B2 (ja) * 2015-12-04 2019-08-07 株式会社日立ハイテクノロジーズ ドライエッチング方法
KR20180097763A (ko) * 2016-01-20 2018-08-31 어플라이드 머티어리얼스, 인코포레이티드 측방향 하드마스크 리세스 감소를 위한 하이브리드 탄소 하드마스크
JP6552477B2 (ja) * 2016-12-22 2019-07-31 東京エレクトロン株式会社 エッチング方法
JP6878174B2 (ja) * 2017-06-29 2021-05-26 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211492A (ja) * 1994-01-18 1995-08-11 Semiconductor Energy Lab Co Ltd プラズマ処理方法及びプラズマ処理装置
JP2002025979A (ja) * 2000-07-03 2002-01-25 Hitachi Ltd 半導体集積回路装置の製造方法
WO2006099538A2 (en) * 2005-03-15 2006-09-21 Nanodynamics, Inc. Devices with ultrathin structures and method of making same
JP5461759B2 (ja) * 2006-03-22 2014-04-02 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体
US8129283B2 (en) * 2007-02-13 2012-03-06 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
KR100866735B1 (ko) * 2007-05-01 2008-11-03 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
CN101903977A (zh) * 2007-12-21 2010-12-01 朗姆研究公司 光刻胶两次图案化
JP5213496B2 (ja) * 2008-03-31 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
JP5390846B2 (ja) * 2008-12-09 2014-01-15 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマクリーニング方法
JP5221403B2 (ja) * 2009-01-26 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置および記憶媒体
KR101060611B1 (ko) * 2009-07-03 2011-08-31 주식회사 하이닉스반도체 매립게이트를 구비한 반도체장치 제조 방법
US8323521B2 (en) * 2009-08-12 2012-12-04 Tokyo Electron Limited Plasma generation controlled by gravity-induced gas-diffusion separation (GIGDS) techniques
JP5608384B2 (ja) * 2010-02-05 2014-10-15 東京エレクトロン株式会社 半導体装置の製造方法及びプラズマエッチング装置
JP5916056B2 (ja) * 2010-08-23 2016-05-11 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR20120022251A (ko) * 2010-09-01 2012-03-12 삼성전자주식회사 플라즈마 식각방법 및 그의 장치
JP5701654B2 (ja) * 2011-03-23 2015-04-15 東京エレクトロン株式会社 基板処理方法
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
JP6154820B2 (ja) * 2012-11-01 2017-06-28 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Also Published As

Publication number Publication date
US20150056817A1 (en) 2015-02-26
CN107068557B (zh) 2020-12-29
JP2015043386A (ja) 2015-03-05
KR20150024277A (ko) 2015-03-06
CN104425242A (zh) 2015-03-18
CN104425242B (zh) 2017-04-12
CN107068557A (zh) 2017-08-18
US9082720B2 (en) 2015-07-14
KR102260339B1 (ko) 2021-06-03

Similar Documents

Publication Publication Date Title
JP6140575B2 (ja) 半導体装置の製造方法
KR102426264B1 (ko) 에칭 방법
US9039913B2 (en) Semiconductor device manufacturing method
JP6423643B2 (ja) 多層膜をエッチングする方法
JP6230930B2 (ja) 半導体装置の製造方法
JP6267953B2 (ja) 半導体装置の製造方法
EP2911187A1 (en) Etching method
JP6339961B2 (ja) エッチング方法
JP6230898B2 (ja) エッチング方法
JP2016225437A (ja) エッチング方法
JP6454492B2 (ja) 多層膜をエッチングする方法
US9418863B2 (en) Method for etching etching target layer
US9613824B2 (en) Etching method
JP2016219771A (ja) エッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170501

R150 Certificate of patent or registration of utility model

Ref document number: 6140575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250