Nothing Special   »   [go: up one dir, main page]

WO2020110363A1 - 基板処理方法および基板処理システム - Google Patents

基板処理方法および基板処理システム Download PDF

Info

Publication number
WO2020110363A1
WO2020110363A1 PCT/JP2019/027722 JP2019027722W WO2020110363A1 WO 2020110363 A1 WO2020110363 A1 WO 2020110363A1 JP 2019027722 W JP2019027722 W JP 2019027722W WO 2020110363 A1 WO2020110363 A1 WO 2020110363A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
film
reaction layer
wafer
substrate
Prior art date
Application number
PCT/JP2019/027722
Other languages
English (en)
French (fr)
Inventor
亨 久松
隆幸 勝沼
慎也 石川
嘉英 木原
昌伸 本田
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to CN201980076470.7A priority Critical patent/CN113169066B/zh
Priority to US17/298,332 priority patent/US11955337B2/en
Priority to KR1020217018989A priority patent/KR20210095170A/ko
Publication of WO2020110363A1 publication Critical patent/WO2020110363A1/ja
Priority to US18/626,719 priority patent/US20240282578A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks

Definitions

  • the present disclosure relates to a substrate processing method and a substrate processing system.
  • Patent Document 1 discloses a technique for removing (etching) a natural oxide film by reacting a processing gas with a natural oxide film on a wafer to form a reaction layer and then heating the wafer to sublimate the reaction layer. ..
  • the present disclosure provides a technique capable of controlling a pattern formed on a substrate in a desired state.
  • a substrate processing method includes a step of providing a substrate provided with a mask, a step of forming a film on the mask, a step of forming a reaction layer on a surface layer of the film, and applying energy to the reaction layer. And removing the reaction layer.
  • the pattern formed on the substrate can be controlled in a desired state.
  • FIG. 1 is a diagram showing an example of a schematic configuration of a plasma processing apparatus according to an embodiment.
  • FIG. 2 is a diagram showing an example of a schematic configuration of the heating device according to the embodiment.
  • FIG. 3 is a diagram illustrating an example of the flow of substrate processing according to the embodiment.
  • FIG. 4 is a diagram showing an example of a film formation region and a film formation amount for each film formation method according to the embodiment.
  • FIG. 5 is a diagram showing an example of changes in the shape of the pattern according to the embodiment.
  • FIG. 6 is a diagram showing an example of the change in the shape of the pattern when the Chemical Vapor Deposition (CVD) and Chemical Removal (CR) processes according to the embodiment are performed.
  • FIG. 1 is a diagram showing an example of a schematic configuration of a plasma processing apparatus according to an embodiment.
  • FIG. 2 is a diagram showing an example of a schematic configuration of the heating device according to the embodiment.
  • FIG. 3 is a diagram illustrating an example of the flow of substrate
  • FIG. 7 is a diagram showing an example of changes in the shape of the pattern when the CVD and CR processes according to the embodiment are performed.
  • FIG. 8 is a diagram illustrating an example of the flow of CR processing according to the embodiment.
  • FIG. 9 is a diagram showing an example of the etching amount by the CR process according to the embodiment.
  • FIG. 10 is a diagram for explaining changes in adsorption amount and desorption amount due to changes in the temperature of the wafer according to the embodiment.
  • FIG. 11 is a diagram showing an example of changes in the etching amount due to changes in the temperature of the wafer according to the embodiment.
  • FIG. 12 is a diagram showing an example of a pattern change in the CR processing due to the density of the pattern according to the embodiment.
  • FIG. 13 is a diagram showing an example of a pattern change in the CR process due to the density of the pattern according to the embodiment.
  • FIG. 14 is a diagram illustrating an example of a pattern change in the CR process depending on the presence or absence of preheating according to the embodiment.
  • FIG. 15 is a diagram showing an example of changes in the L-CD in the CR processing that does not perform the preheating according to the embodiment.
  • FIG. 16 is a diagram showing an example of a change in L-CD in the CR process in which the preheat according to the embodiment is performed.
  • FIG. 17 is a diagram showing an example of a change in the width of the pattern due to the density of the pattern according to the embodiment.
  • FIG. 18 is a diagram showing an example of a pattern change according to the density of the pattern according to the embodiment.
  • FIG. 19 is a diagram showing another example of the change of the pattern due to the density of the pattern according to the embodiment.
  • FIG. 20 is a diagram for explaining improvement of Line Width Roughness (LWR) and Line Edge Roughness (LER) of a line pattern according to the embodiment.
  • FIG. 21 is a diagram showing an example of changes in LWR and LER due to the film forming process and the CR process according to the embodiment.
  • FIG. 22 is a diagram illustrating an example of an etching process using the substrate process according to the embodiment.
  • FIG. 23 is a flowchart showing an example of the flow of substrate processing according to the embodiment.
  • FIG. 1 is a diagram showing an example of a schematic configuration of a plasma processing apparatus according to an embodiment.
  • the plasma processing apparatus 100 is an inductively coupled plasma (ICP) type plasma processing apparatus will be described as an example.
  • ICP inductively coupled plasma
  • the plasma processing apparatus 100 includes a cylindrical processing chamber (chamber) 102 made of metal (for example, aluminum).
  • a mounting table 110 for mounting a semiconductor wafer (hereinafter also referred to as “wafer”) W is provided at the bottom of the processing chamber 102.
  • the mounting table 110 is formed of aluminum or the like into a columnar shape.
  • a heater 111 is provided on the mounting table 110.
  • the heater 111 is connected to the heater power supply 112 and generates heat by the electric power supplied from the heater power supply 112.
  • the mounting table 110 controls the temperature of the wafer W by the heater 111.
  • the mounting table 110 can be provided with necessary functions such as an electrostatic chuck for adsorbing and holding the wafer W by electrostatic force and a temperature adjusting mechanism such as a coolant channel.
  • a high frequency (Radio frequency) bias for attracting ions to the wafer W is applied to the mounting table 110.
  • a plate-shaped dielectric 104 made of, for example, quartz glass or ceramic is provided on the ceiling of the processing chamber 102 so as to face the mounting table 110.
  • the dielectric 104 is formed in a disk shape, for example, and is hermetically attached so as to close the opening formed in the ceiling of the processing chamber 102.
  • a gas supply unit 120 that supplies various gases used for processing the wafer W is connected to the processing chamber 102.
  • a gas inlet 121 is formed in the sidewall of the processing chamber 102.
  • the gas supply port 120 is connected to the gas inlet 121 via a gas supply pipe 122.
  • the gas supply unit 120 is connected to gas supply sources of various gases used for processing the wafer W via gas supply lines. Each gas supply line is appropriately branched depending on the substrate processing process, and an opening/closing valve and a flow rate controller are provided. The gas supply unit 120 controls the flow rates of various gases by controlling an opening/closing valve and a flow rate controller provided in each gas supply line. The gas supply unit 120 supplies various gases to the gas supply pipe 122 according to the substrate processing process. Various gases supplied to the gas supply pipe 122 are supplied into the processing chamber 102 through the gas inlet 121.
  • the gas may be supplied from the ceiling of the processing chamber 102.
  • a gas inlet may be formed in the center of the dielectric 104 so that the gas is supplied from the center of the dielectric 104.
  • An exhaust unit 130 that exhausts the atmosphere in the processing chamber 102 is connected to the bottom of the processing chamber 102 via an exhaust pipe 132.
  • the exhaust unit 130 is composed of, for example, a vacuum pump, and reduces the pressure inside the processing chamber 102 to a predetermined pressure.
  • a wafer loading/unloading port 134 is formed on the sidewall of the processing chamber 102.
  • a gate valve 136 is provided at the wafer loading/unloading port 134. For example, when loading the wafer W, the gate valve 136 is opened, the wafer W is loaded on the loading table 110 in the processing chamber 102 by a transport mechanism such as a transport arm (not shown), and the gate valve 136 is closed. Process W.
  • a planar high frequency antenna 140 is provided on the upper side surface (outer side surface) of the dielectric 104, and a shield member 160 that covers the high frequency antenna 140.
  • the high frequency antenna 140 is provided with an antenna element 142.
  • the antenna element 142 is formed in a spiral coil shape made of a conductor such as copper, aluminum, and stainless.
  • a high frequency power supply 150 is connected to the antenna element 142.
  • the high frequency power supply 150 supplies a high frequency (for example, 40 MHz) high frequency power having a predetermined frequency to the antenna element 142 that generates plasma.
  • the high frequency output from the high frequency power supply 150 is not limited to the above-mentioned frequency. For example, various frequencies such as 13.56 MHz, 27 MHz, 40 MHz, 60 MHz may be used.
  • the high frequency antenna 140 may be provided with a plurality of antenna elements 142, and high frequencies of the same frequency or different frequencies may be applied to the respective antenna elements 142 from the high frequency power supply 150.
  • the high frequency antenna 140 may be provided with the antenna elements 142 in the central portion and the peripheral portion of the dielectric 104, and the plasma may be controlled in the central portion and the peripheral portion of the dielectric 104, respectively. ..
  • the plasma processing apparatus 100 may generate high-frequency power by supplying high-frequency power to the lower electrode that constitutes the mounting table 110, in addition to the high-frequency antenna 140 provided on the ceiling of the processing chamber 102.
  • the plasma processing apparatus 100 can perform plasma processing such as etching and film formation on the wafer W with the generated plasma.
  • the operation of the plasma processing apparatus 100 having the above-described configuration is centrally controlled by the control unit 190.
  • the control unit 190 includes a process controller 191, which includes a CPU and controls each unit of the plasma processing apparatus 100, a user interface 192, and a storage unit 193.
  • the process controller 191 controls various operations of the plasma processing apparatus 100. For example, the process controller 191 controls the supply operation of various gases from the gas supply unit 120. Further, the process controller 191 controls the frequency and power of the high frequency supplied from the high frequency power supply 150 to the antenna element 142. Further, the process controller 191 controls the temperature of the wafer W by controlling the electric power supplied from the heater power supply 112 to the heater 111 to control the heat generation amount of the heater 111.
  • the user interface 192 includes a keyboard through which an operator inputs commands to manage the plasma processing apparatus 100, a display that visualizes and displays the operating status of the plasma processing apparatus 100, and the like.
  • the storage unit 193 stores a recipe in which a control program (software) for realizing various processes executed by the plasma processing apparatus 100 under the control of the process controller 191 and processing condition data are stored. Then, if necessary, by calling an arbitrary recipe from the storage unit 193 by the instruction from the user interface 192 and causing the process controller 191 to execute the desired recipe, the desired process in the plasma processing apparatus 100 is performed under the control of the process controller 191. Is processed.
  • the recipes such as the control program and the processing condition data are stored in a computer-readable computer storage medium, or are transmitted from other devices at any time, for example, via a dedicated line. It is also possible to use it online. Examples of the computer storage medium include a hard disk, a CD, a flexible disk, a semiconductor memory and the like.
  • FIG. 2 is a diagram showing an example of a schematic configuration of the heating device according to the embodiment.
  • the heating apparatus 200 is provided separately from the plasma processing apparatus 100 shown in FIG. 1, and the wafer W is transferred to the heating apparatus 200 and the plasma processing apparatus 100 by a transfer mechanism such as a transfer arm (not shown). It
  • the heating device 200 includes a processing chamber 202 formed in a metal (eg, aluminum) tubular shape (eg, cylindrical shape).
  • a metal eg, aluminum
  • tubular shape eg, cylindrical shape
  • a mounting table 210 for mounting the wafer W is provided.
  • the mounting table 210 is formed of aluminum or the like into a cylindrical shape.
  • a heater 211 is provided on the mounting table 210.
  • the heater 211 is connected to the heater power supply 212 and generates heat by the electric power supplied from the heater power supply 212.
  • the mounting table 210 controls the temperature of the wafer W by the heater 211.
  • the mounting table 210 may be provided with various functions such as an electrostatic chuck, if necessary.
  • An exhaust unit 230 for exhausting the atmosphere in the processing chamber 202 is connected to the bottom of the processing chamber 202 via an exhaust pipe 232.
  • the exhaust unit 230 includes, for example, a vacuum pump, and reduces the pressure inside the processing chamber 202 to a predetermined pressure.
  • a wafer loading/unloading port 234 is formed on the sidewall of the processing chamber 202.
  • a gate valve 236 is provided at the wafer loading/unloading port 234. For example, when loading the wafer W, the gate valve 236 is opened, the wafer W is loaded on the loading table 210 in the processing chamber 202 by a transport mechanism such as a transport arm (not shown), and the gate valve 236 is closed. Process W.
  • the heating device 200 heats the wafer W mounted on the mounting table 210 to a predetermined temperature by the heater 211.
  • the operation of the heating device 200 having the above configuration is controlled by the control unit 290.
  • the control unit 290 is, for example, a computer and includes a CPU (Central Processing Unit), a RAM (Random Access Memory), a ROM (Read Only Memory), an auxiliary storage device, and the like.
  • the CPU operates based on the program stored in the ROM or the auxiliary storage device or the process condition of the plasma processing, and controls the operation of the entire device.
  • the controller 290 may be provided inside the heating device 200 or may be provided outside the heating device 200. When the control unit 290 is provided outside, the control unit 290 can control the heating device 200 by a wired or wireless communication means.
  • Patterning is performed in the manufacture of semiconductor devices. In patterning, a mask having a pattern is formed on the wafer W, and the wafer W is etched. The wafer W is patterned according to the shape of the mask pattern. Therefore, it is expected to control the pattern into a desired shape.
  • FIG. 3 is a diagram illustrating an example of the flow of substrate processing according to the embodiment.
  • the wafer W is shown in FIG.
  • the wafer W has a base layer 10 and a mask thereon.
  • a pattern P is formed on the mask.
  • the mask is made of the SiO 2 film 11.
  • As the pattern P a tapered protrusion having an upper width smaller than a lower width is formed on the SiO 2 film 11.
  • a film forming process for forming a silicon-containing film on the masked wafer W is performed.
  • a film of the same kind as the mask may be formed.
  • the film 20 (here, the SiO 2 film) is formed on the wafer W by chemical vapor deposition (CVD).
  • CVD chemical vapor deposition
  • SiCl 4 gas and O 2 gas are supplied from the gas supply unit 120 to the processing chamber 102, and high frequency power is applied from the high frequency power supply 150 to the antenna element 142 to form plasma.
  • the SiO 2 film 20 is formed on the wafer W.
  • the SiO 2 film 20 is formed thicker toward the top.
  • the width of the upper part of the pattern P is about the same as the width of the lower part.
  • the width of the pattern P is generally increased by the film formation.
  • CR chemical removal
  • the CR process isotropically removes (etches) substantially uniformly.
  • the width between the patterns P can be returned to the same as the original width.
  • An etching target film such as a base may be etched using such a pattern P.
  • the method for forming the silicon-containing film in the film forming process is not limited to CVD, and any method may be used as long as the silicon-containing film can be formed.
  • the film forming method may be Physical Vapor Deposition (PVD), Direct Current Superposition (DCS), Atomic Layer Deposition (ALD), unsaturated ALD, and Quasi-ALD (QALD).
  • PVD Physical Vapor Deposition
  • DCS Direct Current Superposition
  • ALD Atomic Layer Deposition
  • QALD Quasi-ALD
  • the plasma processing apparatus 100 supplies a raw material gas containing silicon (Si) to the processing chamber 102 from the gas supply unit 120 to adsorb the raw material gas on the wafer W. ..
  • the adsorption amount of the raw material gas adsorbed on the wafer W increases with the supply time and becomes saturated.
  • the plasma processing apparatus 100 supplies a reactive gas from the gas supply unit 120 to the processing chamber 102 and applies high frequency power from the high frequency power supply 150 to the antenna element 142 to generate plasma.
  • the reaction gas is activated, and the raw material gas adsorbed on the wafer W is reformed by the active species of the reaction gas to form a film.
  • the source gas for example, tridimethylaminosilane (TDMAS), bisdiethylaminosilane (BDEAS) or the like is used.
  • An oxidizing gas such as oxygen (O 2 ) gas can be used as the reaction gas.
  • the reaction gas for example, O 2 gas
  • O 2 gas is turned into plasma and supplied to the wafer W.
  • the plasma processing apparatus 100 forms a thin film having a desired film thickness by repeating a plurality of cycles of alternately supplying a source gas and a reaction gas.
  • ALD since the adsorption amount of the raw material gas adsorbed on the wafer W is saturated, the film can be formed uniformly.
  • the unsaturated ALD does not saturate the adsorption of the source gas, or the reforming of the source gas adsorbed on the wafer W, or the adsorption of the source gas and the reforming of the source gas adsorbed on the wafer W. It is ALD.
  • the unsaturated ALD may not completely adsorb the source gas on the entire surface, or may not completely reform the surface.
  • QALD is an ALD that dissociates and adsorbs a source gas with plasma and reforms it with, for example, oxygen plasma to form a non-conformal (non-uniform film thickness) film.
  • DCS is a film forming method in which an electrode material is sputtered to form a film on a substrate.
  • DCS a negative DC voltage is applied to an upper electrode containing an electrode material in a plasma processing apparatus to sputter the electrode material to form a film on a substrate. Details of DCS are disclosed, for example, in US Patent Application Publication No. 2018/0151333.
  • FIG. 4 is a diagram showing an example of a film formation region and a film formation amount for each film formation method according to the embodiment.
  • FIG. 4 shows the film formation amounts in ALD, CVD, QALD, and CVD+QALD+ALD. In CVD+QALD+ALD, CVD, QALD, and ALD are formed, respectively.
  • the horizontal axis of the graph of FIG. 4 is the depth from the surface of the pattern P.
  • the vertical axis of the graph is the film formation amount.
  • the film formation amount is shown as a value normalized with the film formation amount on the upper surface of the pattern P being 1.
  • ALD is formed almost uniformly up to the bottom of the pattern P.
  • the CVD is formed on the upper surface of the pattern P and the upper side surface of the pattern P.
  • QALD is formed up to near the center of the upper surface of the pattern P and the side surface of the pattern P.
  • CVD+QALD+ALD is formed up to the bottom of the pattern P, more film is formed on the upper surface of the pattern P and the upper side of the side surface of the pattern P.
  • the shape of the pattern P can be controlled by performing the film forming process and the CR process of each film forming method.
  • FIG. 5 is a diagram showing an example of changes in the shape of the pattern according to the embodiment.
  • FIG. 5A shows the pattern P in the initial state.
  • the pattern P in the initial state has a shape in which the width of the upper portion and the width of the lower portion are substantially equal to each other and the side surfaces are vertical.
  • FIG. 5B shows an example of the pattern P when the CR process is performed on the pattern P in the initial state.
  • the etching amount of the upper portion of the pattern P is slightly larger than the etching amount of the lower portion of the pattern P. Therefore, the CR process causes the pattern P to have a tapered shape in which the upper width is smaller than the lower width.
  • FIG. 5C shows an example of the pattern P when the CR process and the CVD are performed on the pattern P in the initial state for 10 seconds.
  • the CVD film is formed on the upper portion of the pattern P and the side surface of the pattern P. Therefore, by performing the CR process and the CVD for 10 seconds, the pattern P has a shape in which the upper width and the lower width are substantially equal to each other and the side surfaces are vertical.
  • FIG. 5D shows an example of the pattern P when the CR process and the CVD are performed on the pattern P in the initial state for 20 seconds. By performing the CR process and the CVD for 20 seconds, the pattern P has an inverse tapered shape in which the width of the upper portion is larger than the width of the lower portion.
  • 5E shows an example of the pattern P when the CR process and the CVD are performed on the pattern P in the initial state for 30 seconds.
  • the pattern P has a reverse taper shape whose upper width is larger than that in FIG. 5D.
  • An etching target film such as a base may be etched using such a pattern P.
  • FIG. 6 is a diagram showing an example of changes in the shape of the pattern when the CVD and CR processes according to the embodiment are performed.
  • the pattern P increases in width (CD) and height.
  • the width and height of the pattern P decrease, but the change rate of the width and height is different from that of CVD. Therefore, the height and width of the pattern P can be controlled by changing the time for performing CVD and the etching amount in CR processing.
  • An etching target film such as a base may be etched using such a pattern P.
  • FIG. 7 is a diagram showing an example of changes in the shape of the pattern when the CVD and CR processes according to the embodiment are performed.
  • FIG. 7A shows the pattern P in the initial state.
  • the pattern P in the initial state has a shape in which the width of the upper portion and the width of the lower portion are substantially equal to each other and the side surfaces are vertical.
  • FIG. 7B shows a pattern P when the CR process and the CVD are performed on the pattern P in the initial state for 10 seconds.
  • the height of the pattern P increases with the width of the upper portion and the width of the lower portion substantially equal to the initial state.
  • the shape of the pattern P can be controlled by performing the film forming processing and the CR processing.
  • FIG. 8 is a diagram illustrating an example of the flow of CR processing according to the embodiment.
  • the wafer W shown in FIG. 8A has a SiO 2 film provided on the underlayer 10.
  • a reaction layer is formed by plasma on the surface layer of the wafer W on which the SiO 2 film is provided.
  • the plasma processing apparatus 100 introduces various gases used for CR processing, such as NF 3 gas, NH 3 gas, and Ar gas, from the gas supply unit 120 to generate plasma.
  • gases used for CR processing such as NF 3 gas, NH 3 gas, and Ar gas, from the gas supply unit 120 to generate plasma.
  • NHxFy is generated as shown in FIG.
  • NHxFy such as NH 4 F and NH 4 ⁇ HF is produced by the following reaction.
  • AFS may be formed only by gas supply.
  • AFS can be formed by supplying HF gas and NH 3 gas.
  • the wafer W is controlled to a predetermined temperature of 100° C. or lower.
  • the plasma processing apparatus 100 controls the electric power supplied from the heater power supply 112 to the heater 111 to control the heat generation amount of the heater 111, thereby controlling the wafer W to a predetermined temperature of 100° C. or less.
  • the reaction layer can be removed by applying energy to the reaction layer by, for example, electron beam, plasma, heat, microwave, or the like.
  • the wafer W is heated to remove the reaction layer.
  • the wafer W is heated to a predetermined temperature of 100° C. or higher (for example, 300° C.).
  • the following reaction occurs and (NH 4 ) 2 SiF 6 is sublimated.
  • the film for example, the SiO 2 film 20
  • the reaction layer may be removed by applying energy with an electron beam, plasma, microwave, or the like.
  • the temperature of the mounting table 110 also rises, and it takes time until the process of forming the AFS on the next wafer W can be performed. Becomes longer. Therefore, the wafer W after AFS formation is transferred to the heating device 200, and the heating device 200 heats the wafer W to a predetermined temperature of 100° C. or higher (for example, 300° C.).
  • a predetermined temperature of 100° C. or higher for example, 300° C.
  • the reaction layer may be removed by heating the wafer W with the plasma processing apparatus 100.
  • the substrate can be processed in the single plasma processing chamber 102.
  • the CR process can remove SiO 2 at a higher etching rate than the etching rate of Si or SiN.
  • FIG. 9 is a diagram showing an example of the etching amount by the CR process according to the embodiment.
  • FIG. 9 shows changes in the etching amounts of Si, SiN, and SiO 2 when the plasma processing time for generating plasma is changed while introducing a gas such as NF 3 gas or NH 3 gas.
  • the CR process can remove SiO 2 at a higher etching rate than the etching rate of Si or SiN.
  • FIG. 10 is a diagram for explaining changes in adsorption amount and desorption amount due to changes in the temperature of the wafer according to the embodiment.
  • NH 4 F and NH 4 ⁇ HF adsorb and desorb on the surface of the SiO 2 film.
  • the adsorption amount and desorption amount of NH 4 F and NH 4 ⁇ HF change depending on the temperature of the wafer W. For example, when the temperature of the wafer W is 10° C., the adsorption amount is large and the desorption amount is small. When the temperature of the wafer W is 50° C., the adsorption amount and the desorption amount are almost equal. When the temperature of the wafer W is 90° C., the adsorption amount is small and the desorption amount is large.
  • FIG. 11 is a diagram showing an example of changes in the etching amount due to changes in the temperature of the wafer according to the embodiment.
  • FIG. 11 shows changes in the etching amount of the SiO 2 film with respect to the processing time for forming the reaction layer when the temperature of the wafer W is set to 10° C., 50° C. and 90° C.
  • the temperature of the wafer W is 10° C.
  • the etching amount of the SiO 2 film increases as the processing time increases.
  • the temperature of the wafer W is set to 90° C., etching hardly occurs, and the etching amount of the SiO 2 film shifts near zero even if the processing time becomes long.
  • the etching amount of the SiO 2 film slightly increases according to the processing time when the processing time is short, but the etching amount saturates when the processing time becomes long.
  • the etching amount is saturated after the processing time of 40 seconds.
  • the amount of the SiO 2 film removed can be controlled by controlling the temperature of the wafer W when forming the reaction layer.
  • the etching amount of the pattern P may change depending on the density of the pattern P even if the same process is performed.
  • FIG. 12 is a diagram showing an example of a pattern change in the CR process due to the density of the pattern according to the embodiment.
  • FIG. 12 shows the changes in the line pattern P that is densely formed and the changes in the line pattern P that is coarsely formed (iso).
  • the initial shape of the linear pattern P is shown.
  • the width of the line-shaped pattern P is shown as L-CD (Line Critical Dimension).
  • LWR Line Width Roughness
  • LER Line Edge Roughness
  • FIG. 13 is a diagram showing an example of a pattern change in the CR processing due to the density of the pattern according to the embodiment.
  • FIG. 13 shows line patterns P that are densely formed and lines that are roughly (iso) formed for “CR(10C):10 sec” and “CR(50c):120 sec” in FIG.
  • the change ( ⁇ ) in L-CD from the initial shape of the pattern P is shown.
  • the L-CD of the densely formed pattern P and the L-CD of the coarsely formed pattern P change similarly, and therefore the change ( ⁇ ) of L-CD is directly proportional to 1:1. It decreases along the broken line L1 shown by.
  • CR (10C): 10 sec there is a difference in the change in L-CD between the densely formed pattern P and the coarsely formed pattern P, and thus the deviation from the broken line L1.
  • the etching amount of the pattern P changes depending on the density of the pattern P even if the same process is performed.
  • the CR processing of "CR (10C): 10 sec” described above the rough-formed pattern P is etched more than the densely-formed pattern P, and the rough-formed pattern P is densely formed.
  • the change of L-CD is larger than that of the pattern P.
  • the amount of change in the etching amount of the pattern P also changes depending on the temperature of the wafer W when the reaction layer is formed.
  • the etching amount of the pattern P changes depending on the state of the particles and the wafer W. Therefore, in the CR process, a pretreatment such as heating or plasma treatment may be performed to remove particles or adjust the state of the wafer W.
  • FIG. 14 is a diagram showing an example of a pattern change in the CR processing depending on the presence or absence of preheating according to the embodiment.
  • “Base” in FIG. 14 indicates a case where CR processing is performed without performing preheating.
  • “With Pre heat” indicates the case where the CR process is performed after the preheat for heating the wafer W to 300° C. is performed.
  • “Initial” in FIG. 12 the initial shapes of the line pattern P that is densely formed and the line pattern P that is roughly (iso) formed are shown. Further, the width of the line-shaped pattern P is shown as L-CD. In addition, LWR and LER of the linear pattern P are shown.
  • the temperature of the wafer W during the processing time for forming the reaction layer is 10° C.
  • the processing time is 10 seconds
  • the CR processing is performed on the pattern P of the initial shape.
  • the shape of the pattern P, L-CD, LWR, and LER are shown.
  • 50 deg. C, 120 sec the temperature of the wafer W during the processing time for forming the reaction layer is 50° C., and the processing time is 120 seconds.
  • Shapes, L-CD, LWR, LER are shown.
  • the temperature of the wafer W during the processing time for forming the reaction layer is 90° C., and the processing time is 120 seconds.
  • Shapes, L-CD, LWR, LER are shown.
  • FIG. 15 is a diagram showing an example of changes in the L-CD in the CR processing that does not perform the preheating according to the embodiment.
  • a line-shaped pattern P that is densely formed (dense) when the CR process is performed without performing preheating and that is coarsely (iso) formed as shown in “Base” in FIG.
  • the change ( ⁇ CD) of L-CD from the initial shape of the formed line-shaped pattern P is shown.
  • the graph of FIG. 15 shows the difference between the change in L-CD and the change in L-CD between the densely formed pattern P and the roughly formed pattern P.
  • the ⁇ CD of the coarsely formed pattern P is 13.054 nm
  • the ⁇ CD of the densely formed pattern P is 7.366 nm
  • the ⁇ CD is Difference is 5.689 nm.
  • the ⁇ CD of the coarsely formed pattern P is 8.267 nm
  • the ⁇ CD of the densely formed pattern P is 6.489 nm
  • the ⁇ CD is Difference is 1.779 nm.
  • the ⁇ CD of the coarsely formed pattern P is ⁇ 4.270 nm
  • the ⁇ CD of the densely formed pattern P is ⁇ 2.143 nm.
  • ⁇ CD is ⁇ 2.127 nm.
  • ⁇ CD is a negative value
  • the width of the pattern P is slightly increased.
  • FIG. 16 is a diagram showing an example of changes in the L-CD in the CR process in which the preheat according to the embodiment is performed.
  • a line-shaped pattern P that is densely formed (dense) when the CR process is performed after preheating, as shown in “With Pre heat” of FIG. 14, and roughly (iso) formed
  • the change ( ⁇ CD) in L-CD from the initial shape of the line-shaped pattern P is shown.
  • the graph of FIG. 16 shows the difference between the change in L-CD and the change in L-CD between the densely formed pattern P and the roughly formed pattern P.
  • the ⁇ CD of the coarsely formed pattern P is 9.130 nm
  • the ⁇ CD of the densely formed pattern P is 6.929 nm
  • the ⁇ CD is Difference is 2.201 nm.
  • the ⁇ CD of the coarsely formed pattern P is 8.030 nm
  • the ⁇ CD of the densely formed pattern P is 8.033 nm
  • the ⁇ CD is Difference is -0.003 nm.
  • the ⁇ CD of the coarsely formed pattern P is ⁇ 3.180 nm
  • the ⁇ CD of the densely formed pattern P is ⁇ 1.676 nm.
  • ⁇ CD is ⁇ 1.504 nm.
  • the amount of change in L-CD between the densely formed pattern P and the roughly formed pattern P changes depending on the temperature of the wafer W when the reaction layer is formed.
  • the difference in the amount of change in L-CD between the densely formed pattern P and the roughly formed pattern P changes depending on the temperature of the wafer W when the reaction layer is formed. For example, in the CR process, when the temperature is around 50° C. as a boundary, the lower the temperature, the larger the change in L-CD is in the coarsely formed pattern P than in the densely formed pattern P. Further, in the CR process, with the temperature being around 50° C.
  • the widths of the densely formed patterns P and the roughly formed patterns P can be controlled by controlling the temperature of the wafer W when forming the reaction layer.
  • the difference in ⁇ CD between the densely formed pattern P and the roughly formed pattern P becomes small.
  • ⁇ CD is stabilized and the error for each CR process is reduced, so that the pattern P can be changed with high accuracy.
  • the CR process can control the widths of the densely formed pattern P and the roughly formed pattern P, respectively.
  • the widths of the densely formed patterns P and the roughly formed patterns P can be controlled by performing the film formation processing and the CR processing.
  • FIG. 17 is a diagram showing an example of a change in the width of the pattern due to the density of the pattern according to the embodiment.
  • “Initial” of FIG. 17 the initial shapes of the line pattern P that is densely formed and the line pattern P that is roughly (iso) formed are shown.
  • the width of the line-shaped pattern P is shown as L-CD.
  • LWR and LER of the linear pattern P are shown.
  • ALD in FIG. 17 shows a change in the shape of the pattern P when ALD is performed for 30 cycles.
  • the densely formed pattern P has an L-CD changed by 5.42 nm from the initial shape.
  • L-CD is changed by 4.11 nm from the initial shape.
  • a difference of ⁇ 1.31 nm occurs in the change of L-CD between the densely formed pattern P and the roughly formed pattern P.
  • the change in shape is shown.
  • the densely formed pattern P has L-CD changed by ⁇ 3.86 nm from the initial shape.
  • the L-CD is changed by -17.64 nm from the initial shape.
  • a difference of 13.78 nm occurs in the change of L-CD between the densely formed pattern P and the roughly formed pattern P.
  • “ALD+CR” can greatly reduce the L-CD of the coarsely formed pattern P while suppressing the reduction of the L-CD of the densely formed pattern P.
  • the change in shape is shown.
  • the densely formed pattern P has the L-CD changed by ⁇ 2.68 nm from the initial shape.
  • L-CD is changed by ⁇ 4.58 nm from the initial shape.
  • a difference of 1.91 nm occurs in the change of L-CD between the densely formed pattern P and the roughly formed pattern P.
  • “ALD+CR120s” can make the changes in L-CD of the densely formed pattern P and the coarsely formed pattern P comparable.
  • FIG. 18 is a diagram showing an example of a pattern change according to the density of the pattern according to the embodiment.
  • FIG. 18 shows a change ( ⁇ ) in L-CD from the initial shape in the line pattern P formed densely (dense) and the line pattern P formed coarsely (iso). There is.
  • ALD30c shows the change ( ⁇ ) in L-CD between the densely formed pattern P and the roughly formed pattern P when ALD is performed for 30 cycles. Since the film is formed substantially uniformly in ALD, the L-CD of the densely formed pattern P and the roughly formed pattern P shows the change ( ⁇ ) of the L-CD in a one-to-one direct proportion. It increases along the broken line L1.
  • FIG. 18 shows the change ( ⁇ ) in L-CD when “CR60s (50C)”, “CR120s (50C)”, and “CR10s (10C)” are performed after “ALD30c”.
  • “CR60s (50C)” indicates a case where the CR process is performed by setting the processing time for forming the reaction layer to 60 seconds and setting the temperature of the wafer W at the processing time to 50° C.
  • “CR120s (50C)” indicates a case where the CR process is performed with the processing time for forming the reaction layer being 120 seconds and the temperature of the wafer W at the processing time being 50°C.
  • “CR10s (10C)” indicates a case where the CR process is performed with the processing time for forming the reaction layer being 10 seconds and the temperature of the wafer W at the processing time being 10° C.
  • the coarsely formed pattern P has a larger change in L-CD than the densely formed pattern P.
  • FIG. 19 is a diagram showing another example of the change of the pattern due to the density of the pattern according to the embodiment.
  • FIG. 19 shows the change ( ⁇ ) in L-CD from the initial shape in the line pattern P that is densely formed and the line pattern P that is roughly (iso) formed. There is.
  • ALD60c shows the change ( ⁇ ) in L-CD between the densely formed pattern P and the roughly formed pattern P when ALD is performed for 60 cycles.
  • the L-CDs of the densely formed pattern P and the roughly formed pattern P increase along the broken line L1.
  • FIG. 19 shows the L-CD when “CR60s (50C)”, “CR120s (50C)”, “CR10s (10C)”, and “CR20s (10C)” are executed after “ALD60c”, respectively.
  • the change ( ⁇ ) is shown.
  • “CR60s (50C)”, “CR120s (50C)”, and “CR10s (10C)” indicate the case where the same CR process described in FIG. 18 is performed.
  • “CR20s (10C)” indicates the case where the CR process is performed with the processing time for forming the reaction layer being 20 seconds and the temperature of the wafer W at the processing time being 10° C.
  • the widths of the densely formed pattern P and the roughly formed pattern P can be controlled respectively.
  • the LWR and LER of the linear pattern P are improved.
  • FIG. 20 is a diagram for explaining improvement of LWR and LER of a line pattern according to the embodiment.
  • a linear pattern P is shown.
  • a film of the same type as the pattern P is formed.
  • the pattern P is formed in the SiO 2 film
  • CVD a large number of films are formed where the width between the patterns P is large, and a small number of films are formed where the width between the patterns P is small.
  • the line-shaped pattern P has reduced side surface irregularities.
  • the width between the patterns P is narrowed by the film formation.
  • the CR process is performed on the line-shaped pattern P.
  • the CR process is performed by setting the temperature of the wafer W when the reaction layer is generated to 50° C.
  • the CR process is isotropically etched.
  • the width between the patterns P can be returned to the same as the original width.
  • FIG. 21 is a diagram showing an example of changes in LWR and LER due to the film forming process and the CR process according to the embodiment.
  • the initial shape of the linear pattern P is shown in "Initial" of FIG.
  • the width of the line-shaped pattern P is shown as L-CD.
  • LWR and LER of the linear pattern P are shown.
  • FIG. 21 shows changes in the shape of the pattern P and L-CD, LWR, and LER when any one of ALD, QALD, and CVD and CR processing are performed once as film forming processing. Has been done. LWR and LER are lowered and improved in all cases of ALD, QALD, and CVD. Although the value of improving LWR and LER is small when the film forming process and the CR process are performed once, the LWR and LER can be improved by repeatedly performing the film forming process and the CR process.
  • a silicon-containing film such as SiO 2 is formed on the wafer W as a mask and the same silicon-containing film (SiO 2 ) is formed on the silicon-containing film is an example.
  • the mask is not limited to the SiO 2 film and may be a hard mask such as a SiN film.
  • the wafer W may be provided with a silicon-containing film such as SiN as a mask, and the pattern P may be formed on the silicon-containing film.
  • different kinds of silicon-containing films such as SiO 2 may be formed on the silicon-containing film such as SiN.
  • a silicon-containing film or a film such as an organic film may be formed.
  • a silicon-containing film such as SiO 2 or SiN, or a film such as an organic film may be formed on the mask.
  • the shape of the pattern P can be controlled. Therefore, by performing etching using the pattern P as a mask, the shape of the film to be etched can be controlled.
  • FIG. 22 is a diagram illustrating an example of an etching process using the substrate process according to the embodiment.
  • the Pad-Ox layer 30 is formed on the base layer 10.
  • the Pad-Ox layer 30 is, for example, a SiO 2 film as a stop layer.
  • a SiN layer 31 is formed on the Pad-Ox layer 30.
  • a silicon oxide layer (Ox) 32 is formed on the SiN layer 31.
  • a SiN layer 33 is formed on the silicon oxide layer (Ox) 32.
  • a pattern P is formed on the SiN layer 33.
  • the silicon oxide layer 32 of the wafer W is etched using the SiN layer 33 as a mask.
  • a silicon-containing film 34 such as SiO 2 is formed by a film forming process.
  • the shapes of the silicon oxide layer 32 and the SiN layer 33 used as masks for etching the Pad-Ox layer 30 and the SiN layer 31 can be controlled. Further, the LWR and LER of the pattern P can be improved.
  • the Pad-Ox layer 30 and the SiN layer 31 of the wafer W are etched using the silicon oxide layer 32 and the SiN layer 33 with the pattern P formed as a mask. Accordingly, the substrate processing according to the embodiment can control the pattern P formed on the Pad-Ox layer 30 and the SiN layer 31.
  • FIG. 23 is a flowchart showing an example of the flow of substrate processing according to the embodiment.
  • the wafer W is transferred by the transfer mechanism and provided to the heating apparatus 200 and the plasma processing apparatus 100 when the substrate processing is performed.
  • a mask see the SiO 2 film 11 in FIG. 3 as shown in FIG. 3A is formed.
  • a film is formed on the mask of the wafer W (step S10).
  • the plasma processing apparatus 100 forms the SiO 2 film 20 (see FIG. 3B) on the wafer W by ALD.
  • pretreatment such as heating, plasma treatment, and inhibitor adsorption is carried out (step S11).
  • the plasma processing apparatus 100 supplies power from the heater power supply 112 to the heater 111 to preheat the wafer W.
  • the wafer W is controlled to a predetermined temperature of 100° C. or lower so that the reaction layer (for example, AFS) does not sublime (step S12).
  • the plasma processing apparatus 100 controls the electric power supplied from the heater power supply 112 to the heater 111 to control the heat generation amount of the heater 111, thereby controlling the wafer W to a predetermined temperature of 100° C. or less.
  • the predetermined temperature is determined according to the control mode of the shape of the pattern P. For example, when the temperature of the wafer W is around 50° C., the etching amount of the SiO 2 film is smaller than when the temperature of the wafer W is lower than 50° C. (for example, 10° C.).
  • the temperature of the wafer W is controlled to about 50° C. Further, for example, when the pattern P formed on the wafer W is coarse and dense, when the temperature of the wafer W is around 50° C., compared to when the temperature of the wafer W is lower than 50° C. (for example, 10° C.). As a result, the difference in the change ( ⁇ CD) in L-CD of the coarse/dense pattern P becomes small. When it is desired to control the L-CD of the coarse/dense pattern P with high accuracy, the temperature of the wafer W is controlled to around 50° C.
  • a reaction layer is formed on the surface layer of the wafer W (step S13).
  • the plasma processing apparatus 100 introduces various gases used for CR processing such as NF 3 gas, NH 3 gas, and Ar gas from the gas supply unit 120 and generates plasma. As a result, an AFS layer is formed on the wafer W.
  • the reaction layer is removed by heating the wafer W to sublimate the reaction layer (AFS) (step S14).
  • the wafer W is transferred to the heating device 200, and the heating device 200 heats the wafer W to a predetermined temperature of 100° C. or higher (for example, 300° C.).
  • a predetermined temperature for example, 300° C.
  • the SiO 2 film 20 is removed from the wafer W.
  • steps S10 to S14 are performed once, but steps S10 to S14 may be repeated a plurality of times as necessary.
  • the substrate processing may further include etching processing for etching the wafer W.
  • the etching process is performed after controlling the shape of the pattern P to a desired state. For example, when the shape of the pattern P becomes a desired state by performing steps S10 to S14 once, the etching process is performed after step S14.
  • a film is formed on the mask of the mask-provided substrate (wafer W).
  • a reaction layer is formed on the surface layer of the film.
  • energy is applied to the reaction layer to remove the reaction layer.
  • the silicon-containing film when the silicon-containing film is formed on the upper side of the pattern P more than on the lower side, the silicon-containing film is formed by any one of CVD and QALD or a plurality of combinations including any of them.
  • the film is formed and the silicon-containing film is formed to the same extent on the upper side and the lower side of the pattern P, the film is formed by ALD.
  • the substrate processing according to the present embodiment can control the shape of the pattern P.
  • the substrate processing a film forming process, a forming process, and a removing process are sequentially repeated for a plurality of cycles.
  • the substrate processing according to this embodiment can improve the LWR and LER of the pattern P.
  • the substrate to be processed is a semiconductor wafer
  • the substrate to be processed may be another substrate such as a glass substrate.
  • Plasma processing apparatus 100 may be any type of plasma processing apparatus.
  • the plasma processing apparatus 100 may be a capacitively coupled parallel plate plasma processing apparatus.
  • the plasma processing apparatus 100 may be a plasma processing apparatus of a remote source type or the like that supplies microwave plasma, magnetron plasma, or radical-rich plasma generated by a remote source to the processing chamber 102 via a pipe or the like.
  • the wafer W is heated by the heater
  • the present invention is not limited to this.
  • any heating method may be used as long as it can heat the wafer W.
  • the wafer W may be heated by plasma, an infrared lamp, or electron beam irradiation.
  • the substrate processing is performed by the plasma processing apparatus 100 and the heating apparatus 200 has been described as an example, but the present invention is not limited to this.
  • the substrate processing according to the embodiment may be performed in combination with an apparatus other than the plasma processing apparatus 100 and the heating apparatus 200.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

基板処理方法は、マスクを備える基板を提供する工程と、マスク上に膜を成膜する工程と、膜の表層に反応層を形成する工程と、反応層にエネルギーを与えて反応層を除去する工程と、を有する。

Description

基板処理方法および基板処理システム
　本開示は、基板処理方法および基板処理システムに関するものである。
　特許文献１は、ウエハ上の自然酸化膜に処理ガスを反応させて反応層を形成した後、ウエハを加熱して反応層を昇華させることにより自然酸化膜を除去（エッチング）する技術を開示する。
特開２０１０－１６５９５４号公報
　本開示は、基板に形成されたパターンを所望の状態に制御できる技術を提供する。
　本開示の一態様による基板処理方法は、マスクを備える基板を提供する工程と、マスク上に膜を成膜する工程と、膜の表層に反応層を形成する工程と、反応層にエネルギーを与えて反応層を除去する工程と、を有する。
　本開示によれば、基板に形成されたパターンを所望の状態に制御できる。
図１は、実施形態に係るプラズマ処理装置の概略構成の一例を示す図である。 図２は、実施形態に係る加熱装置の概略構成の一例を示す図である。 図３は、実施形態に係る基板処理の流れの一例を説明する図である。 図４は、実施形態に係る成膜手法ごとの成膜領域および成膜量の一例を示す図である。 図５は、実施形態に係るパターンの形状の変化の一例を示す図である。 図６は、実施形態に係るChemical　Vapor　Deposition（ＣＶＤ）とChemical　Removal（ＣＲ）処理を実施した場合のパターンの形状の変化の一例を示す図である。 図７は、実施形態に係るＣＶＤとＣＲ処理を実施した場合のパターンの形状の変化の一例を示す図である。 図８は、実施形態に係るＣＲ処理の流れの一例を説明する図である。 図９は、実施形態に係るＣＲ処理によるエッチング量の一例を示す図である。 図１０は、実施形態に係るウエハの温度の変化による吸着量と脱離量の変化を説明する図である。 図１１は、実施形態に係るウエハの温度の変化によるエッチング量の変化の一例を示す図である。 図１２は、実施形態に係るパターンの粗密によるＣＲ処理でのパターンの変化の一例を示す図である。 図１３は、実施形態に係るパターンの粗密によるＣＲ処理でのパターンの変化の一例を示す図である。 図１４は、実施形態に係るプレヒートの有無によるＣＲ処理でのパターンの変化の一例を示す図である。 図１５は、実施形態に係るプレヒートを実施しないＣＲ処理でのＬ－ＣＤの変化の一例を示す図である。 図１６は、実施形態に係るプレヒートを実施したＣＲ処理でのＬ－ＣＤの変化の一例を示す図である。 図１７は、実施形態に係るパターンの粗密によるパターンの幅の変化の一例を示す図である。 図１８は、実施形態に係るパターンの粗密によるパターンの変化の一例を示す図である。 図１９は、実施形態に係るパターンの粗密によるパターンの変化の他の一例を示す図である。 図２０は、実施形態に係るライン状のパターンのLine　Width　Roughness（ＬＷＲ）、Line　Edge　Roughness（ＬＥＲ）の改善を説明する図である。 図２１は、実施形態に係る成膜処理とＣＲ処理を実施することによるＬＷＲ、ＬＥＲの変化の一例を示す図である。 図２２は、実施形態に係る基板処理を用いたエッチング処理の一例を示す図である。 図２３は、実施形態に係る基板処理の流れの一例を示すフローチャートである。
　以下、図面を参照して本願の開示する基板処理方法および基板処理システムの実施形態について詳細に説明する。なお、本実施形態により、開示する基板処理方法および基板処理システムが限定されるものではない。
［装置構成］
　本実施形態に係る基板処理に使用する装置の一例を説明する。以下では、プラズマ処理装置と加熱装置とによる基板処理システムによって本実施形態に係る基板処理を実施する場合を例に説明する。
　最初に、本実施形態に係るプラズマ処理装置の構成の一例を説明する。図１は、実施形態に係るプラズマ処理装置の概略構成の一例を示す図である。本実施形態では、プラズマ処理装置１００を、誘導結合プラズマ(ＩＣＰ)型のプラズマ処理装置とした場合を例に説明する。
　プラズマ処理装置１００は、金属製（例えばアルミニウム製）の筒状に形成された処理室（チャンバ）１０２を備える。
　処理室１０２の底部には、半導体ウエハ（以下「ウエハ」とも称する。）Ｗを載置するための載置台１１０が設けられている。載置台１１０は、アルミニウムなどで円柱状に成形されている。載置台１１０には、ヒータ１１１が設けられている。ヒータ１１１は、ヒータ電源１１２に接続され、ヒータ電源１１２から供給される電力により発熱する。載置台１１０は、ヒータ１１１によってウエハＷの温度を制御する。なお、図示しないが、載置台１１０にはウエハＷを静電気力により吸着保持する静電チャックや冷媒流路などの温度調整機構等、必要な機能を設けることができる。プラズマ処理装置１００は、エッチング装置として用いる場合、載置台１１０にはイオンをウエハＷに引き込むための高周波（Ｒａｄｉｏ　ｆｒｅｑｕｅｎｃｙ）バイアスが印加される。
　処理室１０２の天井部には、例えば、石英ガラスやセラミックなどで構成された板状の誘電体１０４が載置台１１０に対向するように設けられている。具体的には誘電体１０４は例えば円板状に形成され、処理室１０２の天井部に形成された開口を塞ぐように気密に取り付けられている。
　処理室１０２には、ウエハＷの処理に用いる各種のガスを供給するガス供給部１２０が接続される。処理室１０２の側壁部には、ガス導入口１２１が形成されている。ガス導入口１２１には、ガス供給配管１２２を介してガス供給部１２０が接続されている。
　ガス供給部１２０は、ウエハＷの処理に用いる各種のガスのガス供給源に、それぞれガス供給ラインを介して接続されている。各ガス供給ラインは、基板処理のプロセスに対応して適宜分岐し、開閉バルブ、流量制御器が設けられている。ガス供給部１２０は、各ガス供給ラインに設けられた開閉バルブや流量制御器を制御することにより、各種のガスの流量を制御する。ガス供給部１２０は、基板処理のプロセスに応じて各種のガスをガス供給配管１２２に供給する。ガス供給配管１２２に供給された各種のガスは、ガス導入口１２１から処理室１０２内に供給される。なお、図１では、ガス供給部１２０を処理室１０２の側壁部からガスを供給するように構成した場合を例に挙げているが、必ずしもこれに限られない。例えば処理室１０２の天井部からガスを供給するように構成してもよい。この場合には、例えば、誘電体１０４の中央部にガス導入口を形成して、誘電体１０４の中央部からガスを供給するようにしてもよい。
　処理室１０２の底部には、処理室１０２内の雰囲気を排出する排気部１３０が排気管１３２を介して接続されている。排気部１３０は、例えば、真空ポンプにより構成され、処理室１０２内を所定の圧力まで減圧する。処理室１０２の側壁部には、ウエハ搬出入口１３４が形成されている。ウエハ搬出入口１３４には、ゲートバルブ１３６が設けられている。例えば、ウエハＷを搬入する際には、ゲートバルブ１３６を開いて図示しない搬送アームなどの搬送機構によってウエハＷを処理室１０２内の載置台１１０上に載置し、ゲートバルブ１３６を閉じてウエハＷを処理する。
　処理室１０２の天井部には、誘電体１０４の上側面（外側面）に平面状の高周波アンテナ１４０と、高周波アンテナ１４０を覆うシールド部材１６０が配設されている。高周波アンテナ１４０は、アンテナ素子１４２が設けられている。アンテナ素子１４２は、銅、アルミニウム、ステンレスなどの導体で構成された渦巻きコイル状に形成される。アンテナ素子１４２には、高周波電源１５０が接続されている。高周波電源１５０は、プラズマを生成するアンテナ素子１４２に所定の周波数の高周波（例えば４０ＭＨｚ）の高周波パワーを供給する。なお、高周波電源１５０から出力される高周波は、上述した周波数に限られるものではない。例えば１３．５６ＭＨｚ，２７ＭＨｚ，４０ＭＨｚ，６０ＭＨｚなど様々な周波数を用いてもよい。
　アンテナ素子１４２に高周波電源１５０から高周波が供給されると、処理室１０２内には、誘導磁界が形成される。形成された誘導磁界によって、処理室１０２内に導入されたガスが励起され、ウエハＷ上にプラズマが生成される。なお、高周波アンテナ１４０は、アンテナ素子１４２が複数設けられ、それぞれのアンテナ素子１４２に高周波電源１５０から同じ周波数又は異なる周波数の高周波が印加されてもよい。例えば、プラズマ処理装置１００は、高周波アンテナ１４０に、誘電体１０４の中央部と周辺部に分けてアンテナ素子１４２をそれぞれ設け、誘電体１０４の中央部と周辺部でそれぞれプラズマを制御してもよい。また、プラズマ処理装置１００は、処理室１０２の天井部に設けられる高周波アンテナ１４０の他に、載置台１１０を構成する下部電極に高周波電力を供給し、プラズマを生成してもよい。
　プラズマ処理装置１００は、生成したプラズマによって、ウエハＷに対して、エッチングや成膜などのプラズマ処理を実施することができる。
　上記構成のプラズマ処理装置１００は、制御部１９０によって動作が統括的に制御される。制御部１９０は、ＣＰＵを備えプラズマ処理装置１００の各部を制御するプロセスコントローラ１９１と、ユーザインターフェース１９２と、記憶部１９３とを含む。
　プロセスコントローラ１９１は、プラズマ処理装置１００の各種の動作を制御する。例えば、プロセスコントローラ１９１は、ガス供給部１２０からの各種のガスの供給動作を制御する。また、プロセスコントローラ１９１は、高周波電源１５０からアンテナ素子１４２に供給する高周波の周波数およびパワーを制御する。また、プロセスコントローラ１９１は、ヒータ電源１１２からヒータ１１１へ供給する電力を制御してヒータ１１１の発熱量を制御することで、ウエハＷの温度を制御する。
　ユーザインターフェース１９２は、オペレーターがプラズマ処理装置１００を管理するためにコマンドの入力操作を行うキーボードや、プラズマ処理装置１００の稼働状況を可視化して表示するディスプレイ等から構成されている。
　記憶部１９３には、プラズマ処理装置１００で実行される各種処理をプロセスコントローラ１９１の制御にて実現するための制御プログラム（ソフトウェア）や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインターフェース１９２からの指示等にて任意のレシピを記憶部１９３から呼び出してプロセスコントローラ１９１に実行させることで、プロセスコントローラ１９１の制御下で、プラズマ処理装置１００での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体などに格納された状態のものを利用したり、又は、他の装置から、例えば、専用回線を介して随時伝送させてオンラインで使用したりすることも可能である。コンピュータ記憶媒体としては、例えば、ハードディスク、ＣＤ、フレキシブルディスク、半導体メモリ等が挙げられる。
　次に、本実施形態に係る加熱装置の構成の一例を説明する。図２は、実施形態に係る加熱装置の概略構成の一例を示す図である。本実施形態では、加熱装置２００は、図１示したプラズマ処理装置１００と別体に設けられており、図示しない搬送アームなどの搬送機構によってウエハＷが加熱装置２００とプラズマ処理装置１００に搬送される。
　加熱装置２００は、金属製（例えばアルミニウム製）の筒状（例えば円筒状）に形成された処理室２０２を備える。
　処理室２０２の底部には、ウエハＷを載置するための載置台２１０が設けられている。載置台２１０は、アルミニウムなどで円柱状に成形されている。載置台２１０には、ヒータ２１１が設けられている。ヒータ２１１は、ヒータ電源２１２に接続され、ヒータ電源２１２から供給される電力により発熱する。載置台２１０は、ヒータ２１１によってウエハＷの温度を制御する。なお、図示はしないが、載置台２１０には静電チャック等、必要に応じて様々な機能を設けてもよい。
　処理室２０２の底部には、処理室２０２内の雰囲気を排出する排気部２３０が排気管２３２を介して接続されている。排気部２３０は、例えば、真空ポンプを含み、処理室２０２内を所定の圧力まで減圧する。処理室２０２の側壁部には、ウエハ搬出入口２３４が形成されている。ウエハ搬出入口２３４には、ゲートバルブ２３６が設けられている。例えば、ウエハＷを搬入する際には、ゲートバルブ２３６を開いて図示しない搬送アームなどの搬送機構によってウエハＷを処理室２０２内の載置台２１０上に載置し、ゲートバルブ２３６を閉じてウエハＷを処理する。
　加熱装置２００は、載置台２１０に載置されたウエハＷをヒータ２１１によって所定の温度に加熱する。
　上記構成の加熱装置２００は、制御部２９０によって動作が統括的に制御される。制御部２９０は、例えばコンピュータであり、ＣＰＵ（Central　Processing　Unit）、ＲＡＭ（Random　Access　Memory）、ＲＯＭ（Read　Only　Memory）、補助記憶装置等を備える。ＣＰＵは、ＲＯＭ又は補助記憶装置に格納されたプログラムや、プラズマ処理のプロセス条件に基づいて動作し、装置全体の動作を制御する。なお、制御部２９０は、加熱装置２００の内部に設けられていてもよく、外部に設けられていてもよい。制御部２９０が外部に設けられている場合、制御部２９０は、有線又は無線等の通信手段によって、加熱装置２００を制御することができる。
　次に、本実施形態に係る基板処理方法について説明する。
　半導体装置の製造では、パターニングが行われる。パターニングでは、ウエハＷ上にパターンが形成されたマスクを設け、ウエハＷをエッチングする。ウエハＷは、マスクパターンの形状に沿ってパターニングされる。このため、パターンを所望の形状に制御することが期待されている。
　そこで、本実施形態では、次のような基板処理を行ってパターンを所望の状態に制御する。図３は、実施形態に係る基板処理の流れの一例を説明する図である。図３（Ａ）には、ウエハＷが示されている。ウエハＷは、下地層１０と、その上に、マスクを有する。マスクにはパターンＰが形成されている。本実施形態では、マスクはＳｉＯ２膜１１でできている。図３（Ａ）では、パターンＰとして、上部の幅が下部の幅よりも小さいテーパー状の形状の凸部がＳｉＯ２膜１１に形成されている。
　基板処理では、マスクを設けたウエハＷにシリコン含有膜を成膜する成膜処理を実施する。成膜処理では、マスクと同種の膜を成膜してもよい。例えば、マスクとしてＳｉＯ２膜１１を設けている場合、化学気相成長（Chemical　Vapor　Deposition:ＣＶＤ）により、ウエハＷに膜２０（ここではＳｉＯ２膜）を成膜する。例えば、プラズマ処理装置１００は、ガス供給部１２０から、例えば、ＳｉＣｌ４ガス、Ｏ2ガスを処理室１０２に供給すると共に、高周波電源１５０からアンテナ素子１４２に高周波電力を印加してプラズマを形成してウエハＷにＳｉＯ２膜２０を成膜する。ＣＶＤでは、上部ほど厚くＳｉＯ２膜２０が成膜される。
　これにより、図３（Ｂ）に示すように、パターンＰは、上部の幅が下部の幅と同程度になる。しかし、パターンＰは、成膜によって幅が全体的に増加している。
　そこで、基板処理では、膜２０（ここではＳｉＯ２膜）を除去するChemical　Removal（ＣＲ）処理を行う。ＣＲ処理の詳細は、後述する。ＣＲ処理は、等方的に略一様に除去（エッチング）する。これにより、図３（Ｃ）に示すように、パターンＰ間の幅を当初と同等に戻すことができる。このようなパターンＰを用いて下地などのエッチング対象膜をエッチングしてもよい。
　なお、成膜処理でのシリコン含有膜の成膜手法は、ＣＶＤに限定されるものではなく、シリコン含有膜を成膜できれば何れの方式であってもよい。例えば、成膜手法は、Physical　Vapor　Deposition（ＰＶＤ）、Direct　Current　Superposition（ＤＣＳ）、　Atomic　Layer　Deposition（ＡＬＤ）、不飽和ＡＬＤ、Ｑｕａｓｉ－ＡＬＤ（ＱＡＬＤ）であってもよい。例えば、ＡＬＤによりシリコン含有膜の成膜を行う場合、プラズマ処理装置１００は、ガス供給部１２０からシリコン（Ｓｉ）を含有する原料ガスを処理室１０２に供給してウエハＷに原料ガスを吸着させる。ウエハＷに吸着する原料ガスの吸着量は、供給時間と共に増加し飽和する。ここで言う飽和とは、最表面に化学吸着が進み、それ以上化学吸着が進まない状態や、吸着するサイトがすべて占有されて吸着が進まない状態である。次いで、プラズマ処理装置１００は、ガス供給部１２０から反応ガスを処理室１０２に供給すると共に、高周波電源１５０からアンテナ素子１４２に高周波電力を印加してプラズマを生成する。これにより、反応ガスが活性化し、ウエハＷに吸着した原料ガスを反応ガスの活性種が改質して成膜される。原料ガスとしては、例えば、トリジメチルアミノシラン（ＴＤＭＡＳ）、ビスジエチルアミノシラン（ＢＤＥＡＳ）等が用いられる。反応ガスとしては、酸素（Ｏ２）ガス等の酸化ガスを用いることができる。反応ガス（例えばＯ２ガス）は、プラズマ化されてウエハＷに供給される。ＡＬＤにより成膜を行う場合、プラズマ処理装置１００は、原料ガス及び反応ガスを交互に供給するサイクルを複数繰り返すことにより、所望の膜厚の薄膜を形成する。ＡＬＤでは、ウエハＷに吸着する原料ガスの吸着量を飽和させているため、膜を均一に成膜できる。不飽和ＡＬＤは、原料ガスの吸着を飽和させない、あるいは、ウエハＷに吸着した原料ガスの改質を飽和させない、あるいは、原料ガスの吸着とウエハＷに吸着した原料ガスの改質を飽和させない、ＡＬＤである。不飽和ＡＬＤは、原料ガスを表面全体に吸着させない場合の他、完全に改質させない場合もある。ＱＡＬＤは、原料ガスをプラズマで解離して吸着し、例えば、酸素プラズマで改質して、コンフォーマルでない（膜厚が均一でない）膜を成膜するＡＬＤである。ＤＣＳは、電極材料をスパッタし基板上に成膜する成膜方法である。例えば、ＤＣＳでは、プラズマ処理装置において、電極材料を含んだ上部電極に負の直流電圧を印加して電極材料をスパッタし基板上に成膜する。ＤＣＳの詳細については、例えば、米国特許出願公開第２０１８／０１５１３３３号明細書に開示されている。
　シリコン含有膜は、成膜手法によって成膜される成膜領域および成膜量が異なる。図４は、実施形態に係る成膜手法ごとの成膜領域および成膜量の一例を示す図である。図４には、ＡＬＤ、ＣＶＤ、ＱＡＬＤ、ＣＶＤ＋ＱＡＬＤ＋ＡＬＤでの成膜量が示されている。ＣＶＤ＋ＱＡＬＤ＋ＡＬＤは、ＣＶＤとＱＡＬＤとＡＬＤの成膜をそれぞれ実施したものである。図４のグラフの横軸は、パターンＰの表面からの深さである。グラフの縦軸は、成膜量である。成膜量は、パターンＰの上面の成膜量を１として規格化した値で示している。ＡＬＤは、パターンＰの底まで略一様に成膜される。ＣＶＤは、パターンＰの上面やパターンＰの側面の上部に成膜される。ＱＡＬＤは、パターンＰの上面やパターンＰの側面の中央付近まで成膜される。ＣＶＤ＋ＱＡＬＤ＋ＡＬＤは、パターンＰの底まで成膜されるものの、パターンＰの上面やパターンＰの側面の上部ほど多く成膜される。それぞれの成膜手法の成膜処理とＣＲ処理を実施することで、パターンＰの形状を制御できる。
　図５は、実施形態に係るパターンの形状の変化の一例を示す図である。図５（Ａ）には、初期状態のパターンＰが示されている。初期状態のパターンＰは、上部の幅と下部の幅がほぼ等しく、側面が垂直な形状である。図５（Ｂ）には、初期状態のパターンＰにＣＲ処理を実施した場合のパターンＰの一例を示している。ＣＲ処理では、パターンＰの上部のエッチング量がパターンＰの下部のエッチング量よりも若干多い。このため、ＣＲ処理により、パターンＰは、上部の幅が下部の幅よりも小さいテーパー状の形状となる。図５（Ｃ）には、初期状態のパターンＰにＣＲ処理とＣＶＤを１０秒間実施した場合のパターンＰの一例を示している。ＣＶＤは、パターンＰの上部やパターンＰの側面の上部に成膜する。このため、ＣＲ処理とＣＶＤを１０秒間実施することにより、パターンＰは、上部の幅と下部の幅がほぼ等しく、側面が垂直な形状となる。図５（Ｄ）には、初期状態のパターンＰにＣＲ処理とＣＶＤを２０秒間実施した場合のパターンＰの一例を示している。ＣＲ処理とＣＶＤを２０秒間実施することにより、パターンＰは、上部の幅が下部の幅よりも大きい逆テーパー状の形状となる。図５（Ｅ）には、初期状態のパターンＰにＣＲ処理とＣＶＤを３０秒間実施した場合のパターンＰの一例を示している。ＣＲ処理とＣＶＤを３０秒間実施することにより、パターンＰは、上部の幅が図５（Ｄ）よりも大きい逆テーパー状の形状となる。このようなパターンＰを用いて下地などのエッチング対象膜をエッチングしてもよい。
　図６は、実施形態に係るＣＶＤとＣＲ処理を実施した場合のパターンの形状の変化の一例を示す図である。図６に示すように、ＣＶＤを実施した場合、パターンＰは、幅（ＣＤ）と高さが増加する。その後、ＣＲ処理を実施した場合、パターンＰは、幅と高さが減少するが、幅と高さの変化率がＣＶＤと異なる。よって、ＣＶＤを実施する時間およびＣＲ処理でのエッチング量を変えることで、パターンＰの高さと幅を制御できる。このようなパターンＰを用いて下地などのエッチング対象膜をエッチングしてもよい。
　図７は、実施形態に係るＣＶＤとＣＲ処理を実施した場合のパターンの形状の変化の一例を示す図である。図７（Ａ）には、初期状態のパターンＰが示されている。初期状態のパターンＰは、上部の幅と下部の幅がほぼ等しく、側面が垂直な形状とされている。図７（Ｂ）には、初期状態のパターンＰにＣＲ処理とＣＶＤを１０秒間実施した場合のパターンＰが示されている。ＣＲ処理とＣＶＤを１０秒間実施した場合、パターンＰは、上部の幅と下部の幅が初期状態とほぼ等しい状態で、高さが増加する。
　このように、本実施形態に係る基板処理では、成膜処理とＣＲ処理を実施することで、パターンＰの形状を制御できる。
　次に、本実施形態に係るChemical　Removal（ＣＲ）処理について説明する。図８は、実施形態に係るＣＲ処理の流れの一例を説明する図である。図８（Ａ）に示すウエハＷは、下地層１０上に、ＳｉＯ２膜が設けられている。
　最初に、ＳｉＯ２膜が設けられているウエハＷの表層に、反応層をプラズマにより形成する。例えば、プラズマ処理装置１００は、ガス供給部１２０から、例えば、ＮＦ３ガス、ＮＨ３ガス、ＡｒガスなどのＣＲ処理に用いる各種のガスを導入し、プラズマを生成する。これにより、図８（Ａ）に示すように、ＮＨｘＦｙが生成される。例えば、以下のような反応により、ＮＨ４Ｆ、ＮＨ４・ＨＦなどのＮＨｘＦｙが生成される。
　ＮＦ３＋ＮＨ３　→ＮＨｘＦｙ（ＮＨ４Ｆ＋ＮＨ４・ＨＦなど）
　生成されたＮＨ４Ｆ、ＮＨ４・ＨＦは、ＳｉＯ２膜と以下のように反応し、図８（Ｂ）に示すように、反応層として（ＮＨ４）２ＳｉＦ６（アンモニウムフルオロシリケート（ammonium　fluorosilicate））が形成される。以下、（ＮＨ４）２ＳｉＦ６を「ＡＦＳ」とも称する。なお、ＣＲ処理では、ＡＦＳの形成をガス供給のみで行ってもよい。例えば、ＨＦガスとＮＨ３ガスを供給することで、ＡＦＳを形成できる。ＡＦＳは、プラズマを用いて成膜すると、反応速度が向上する。プラズマを用いずに成膜すると、成膜のダメージを低減できる。
　ＮＨｘＦｙ＋ＳｉＯ２→（ＮＨ４）２ＳｉＦ６＋Ｈ２Ｏ↑
　ＡＦＳは、１００℃よりも温度が高くなると昇華する。このため、反応層を形成する際、ウエハＷを１００℃以下の所定温度に制御する。例えば、プラズマ処理装置１００は、例えば、ヒータ電源１１２からヒータ１１１へ供給する電力を制御してヒータ１１１の発熱量を制御することで、ウエハＷを１００℃以下の所定温度に制御する。
　次に、ウエハＷにエネルギーを与えて反応層を除去する。反応層は、例えば、電子線、プラズマ、熱、マイクロ波などにより反応層にエネルギーを与えることで除去できる。例えば、図８（Ｃ）に示すように、ウエハＷを加熱して反応層を除去する。本実施形態では、ウエハＷを１００℃以上の所定温度（例えば、３００℃）に加熱する。これにより、以下に示すような反応が生じて（ＮＨ４）２ＳｉＦ６が昇華する。これにより、ウエハＷから膜（例えば、ＳｉＯ２膜２０）が除去される。なお、反応層を電子線、プラズマ、マイクロ波などによりエネルギーを与えて除去してもよい。
　（ＮＨ４）２ＳｉＦ６　→ＳｉＦ４＋２ＮＨ３+２ＨＦ
　ここで、プラズマ処理装置１００により、ウエハＷを、例えば、３００℃に加熱した場合、載置台１１０の温度も高くなり、次のウエハＷに対してＡＦＳを形成する処理が実施可能となるまで時間が長くなる。そこで、ＡＦＳ形成後のウエハＷを加熱装置２００に搬送し、加熱装置２００によりウエハＷを１００℃以上の所定温度（例えば、３００℃）に加熱する。このように、プラズマ処理装置１００と加熱装置２００により基板処理をそれぞれ実施することで、処理間の温度昇降の時間を削減できる。全体として、基板処理の生産性を向上させることができる。なお、本実施形態では、プラズマ処理装置１００と加熱装置２００により基板処理を実施する場合を例に説明するが、これに限定されるものではない。例えば、プラズマ処理装置１００によりウエハＷを加熱して反応層を除去してもよい。これにより、単一のプラズマ処理室１０２で基板処理できる。
　ＣＲ処理は、ＳｉまたはＳｉＮのエッチングレートに比べてＳｉＯ２を高いエッチングレートで除去できる。図９は、実施形態に係るＣＲ処理によるエッチング量の一例を示す図である。図９には、ＮＦ３ガス、ＮＨ３ガスなどのガスを導入しつつプラズマを生成するプラズマ処理時間を変えた場合の、Ｓｉ、ＳｉＮおよびＳｉＯ２のエッチング量の変化が示されている。図９に示すように、ＣＲ処理は、ＳｉまたはＳｉＮのエッチングレートに比べてＳｉＯ２を高いエッチングレートで除去できる。
　ところで、ＣＲ処理は、処理ガスを導入すると共にプラズマを生成して反応層を形成する際のウエハＷの温度に応じて、形成される反応層の厚さが異なり、ＳｉＯ２膜を除去する量が変化する。図１０は、実施形態に係るウエハの温度の変化による吸着量と脱離量の変化を説明する図である。ＳｉＯ２膜の表面には、ＮＨ４Ｆ、ＮＨ４・ＨＦが吸着（Adsorption）および脱離（Desorption）をする。ＮＨ４Ｆ、ＮＨ４・ＨＦの吸着量および脱離量は、ウエハＷの温度によって変化する。例えば、ウエハＷの温度が１０℃の場合、吸着量が大きく、脱離量が小さい。ウエハＷの温度が５０℃の場合、吸着量と脱離量がほぼ等しくなる。ウエハＷの温度が９０℃の場合、吸着量が小さく、脱離量が大きくなる。
　図１１は、実施形態に係るウエハの温度の変化によるエッチング量の変化の一例を示す図である。図１１には、ウエハＷの温度を１０℃、５０℃、９０℃とした場合での、反応層を生成する処理時間に対するＳｉＯ２膜のエッチング量の変化が示されている。ウエハＷの温度を１０℃とした場合は、処理時間が長くなるほどＳｉＯ２膜のエッチング量が増加する。一方、ウエハＷの温度を９０℃とした場合は、エッチングがほぼ生じず、処理時間が長くなってもＳｉＯ２膜のエッチング量がゼロ付近を推移する。
　一方、ウエハＷの温度を５０℃とした場合は、処理時間が短いとＳｉＯ２膜のエッチング量が処理時間に応じて若干増加するが、処理時間が長くなるとエッチング量が飽和する。図１１の例では、ウエハＷの温度が５０℃の場合、処理時間が４０秒以降、エッチング量が飽和している。
　よって、ＣＲ処理では、反応層を形成する際のウエハＷの温度を制御することにより、ＳｉＯ２膜を除去する量を制御できる。
　また、ＣＲ処理は、ウエハＷに形成されたパターンＰに粗密がある場合、同じ処理を行っても、パターンＰの粗密に応じて、パターンＰのエッチング量が変化しうる。
　図１２は、実施形態に係るパターンの粗密によるＣＲ処理でのパターンの変化の一例を示す図である。図１２には、密に（dense）形成されたライン状のパターンＰの変化と、粗く（iso）形成されたライン状のパターンＰの変化が並べて示されている。図１２の「Initial」には、ライン状のパターンＰの初期形状が示されている。また、ライン状のパターンＰの幅がＬ－ＣＤ（Line　Critical　Dimension）として示されている。また、ライン状のパターンＰのＬＷＲ（Line　Width　Roughness）、ＬＥＲ（Line　Edge　Roughness）が示されている。
　図１２の「ＣＲ（１０Ｃ）：１０ｓｅｃ」には、反応層を生成する処理時間でのウエハＷの温度を１０℃とし、処理時間を１０秒としてＣＲ処理を実施した場合のパターンＰの形状の変化が示されている。「ＣＲ（１０Ｃ）：１０ｓｅｃ」では、密に形成されたパターンＰは、初期形状からＬ－ＣＤが－６．９３ｎｍ変化している。一方、粗く形成されたパターンＰは、初期形状からＬ－ＣＤが－９．１３ｎｍ変化している。「ＣＲ（１０Ｃ）：１０Ｓ」では、密に形成されたパターンＰと粗く形成されたパターンＰのＬ－ＣＤの変化に－２．２ｎｍの差が発生する。
　図１２の「ＣＲ（５０ｃ）：１２０ｓｅｃ」には、反応層を生成する処理時間でのウエハＷの温度を５０℃とし、処理時間を１２０秒としてＣＲ処理を実施した場合のパターンＰの形状の変化が示されている。「ＣＲ（５０ｃ）：１２０ｓｅｃ」では、密に形成されたパターンＰは、初期形状からＬ－ＣＤが－８．０３ｎｍ変化している。一方、粗く形成されたパターンＰは、初期形状からＬ－ＣＤが－８．０３ｎｍ変化している。「ＣＲ（５０ｃ）：１２０ｓｅｃ」では、密に形成されたパターンＰと粗く形成されたパターンＰのＬ－ＣＤの変化に差がない。
　図１３は、実施形態に係るパターンの粗密によるＣＲ処理でのパターンの変化の一例を示す図である。図１３には、図１２の「ＣＲ（１０Ｃ）：１０ｓｅｃ」と「ＣＲ（５０ｃ）：１２０ｓｅｃ」について、密に（dense）形成されたライン状のパターンＰと、粗く（iso）形成されたライン状のパターンＰでの初期形状からＬ－ＣＤの変化（Δ）が示されている。「ＣＲ（５０ｃ）：１２０ｓｅｃ」では、密に形成されたパターンＰと、粗く形成されたパターンＰのＬ－ＣＤが同様に変化するため、Ｌ－ＣＤの変化（Δ）を１対１の正比例で示した破線Ｌ１に沿って減少している。一方、「ＣＲ（１０Ｃ）：１０ｓｅｃ」では、密に形成されたパターンＰと、粗く形成されたパターンＰのＬ－ＣＤの変化に差があるため、破線Ｌ１からずれている。
　このように、ＣＲ処理では、ウエハＷのＳｉＯ２膜１１に形成されたパターンＰに粗密がある場合、同じ処理を行っても、パターンＰの粗密に応じて、パターンＰのエッチング量が変化する場合がある。例えば、上述した「ＣＲ（１０Ｃ）：１０ｓｅｃ」のＣＲ処理は、粗く形成されたパターンＰが密に形成されたパターンＰよりも多くエッチングされ、粗く形成されたパターンＰの方が密に形成されたパターンＰよりもＬ－ＣＤの変化が大きくなる。また、ＣＲ処理は、パターンＰのエッチング量が、反応層を形成する際のウエハＷの温度によっても変化量が変化する。
　また、ＣＲ処理において、パーティクルやウエハＷの状態により、パターンＰのエッチング量が変化する。このため、ＣＲ処理では、パーティクルの除去やウエハＷの状態を調整するために加熱、プラズマ処理等の前処理を実施してもよい。
　図１４は、実施形態に係るプレヒートの有無によるＣＲ処理でのパターンの変化の一例を示す図である。図１４の「Base」は、プレヒートを実施せずにＣＲ処理を実施した場合を示している。「With　Pre　heat」は、ウエハＷを３００℃に加熱するプレヒートを実施した後にＣＲ処理を実施した場合を示している。図１２の「Initial」には、密に（dense）形成されたライン状のパターンＰと、粗く（iso）形成されたライン状のパターンＰの初期形状が示されている。また、ライン状のパターンＰの幅がＬ－ＣＤとして示されている。また、ライン状のパターンＰのＬＷＲ、ＬＥＲが示されている。
　図１４の「１０ｄｅｇ．Ｃ，１０ｓｅｃ」には、反応層を生成する処理時間でのウエハＷの温度を１０℃とし、処理時間を１０秒としてＣＲ処理を初期形状のパターンＰに実施した場合のパターンＰの形状、Ｌ－ＣＤ、ＬＷＲ、ＬＥＲが示されている。「５０ｄｅｇ．Ｃ，１２０ｓｅｃ」には、反応層を生成する処理時間でのウエハＷの温度を５０℃とし、処理時間を１２０秒としてＣＲ処理を初期形状のパターンＰに実施した場合のパターンＰの形状、Ｌ－ＣＤ、ＬＷＲ、ＬＥＲが示されている。「９０ｄｅｇ．Ｃ，１２０ｓｅｃ」には、反応層を生成する処理時間でのウエハＷの温度を９０℃とし、処理時間を１２０秒としてＣＲ処理を初期形状のパターンＰに実施した場合のパターンＰの形状、Ｌ－ＣＤ、ＬＷＲ、ＬＥＲが示されている。
　図１５は、実施形態に係るプレヒートを実施しないＣＲ処理でのＬ－ＣＤの変化の一例を示す図である。図１５の下部には、図１４の「Base」に示した、プレヒートを実施せずにＣＲ処理を実施した際の密に（dense）形成されたライン状のパターンＰと、粗く（iso）形成されたライン状のパターンＰの初期形状からのＬ－ＣＤの変化（ΔＣＤ）が示されている。また、図１５のグラフには、密に形成されたパターンＰおよび粗く形成されたパターンＰのＬ－ＣＤの変化と、Ｌ－ＣＤの変化の差が示されている。例えば、処理時間でのウエハＷの温度を１０℃とした場合は、粗く形成されたパターンＰのΔＣＤが１３．０５４ｎｍであり、密に形成されたパターンＰのΔＣＤが７．３６６ｎｍであり、ΔＣＤの差が５．６８９ｎｍとなっている。また、処理時間でのウエハＷの温度を５０℃とした場合は、粗く形成されたパターンＰのΔＣＤが８．２６７ｎｍであり、密に形成されたパターンＰのΔＣＤが６．４８９ｎｍであり、ΔＣＤの差が１．７７９ｎｍとなっている。また、処理時間でのウエハＷの温度を９０℃とした場合は、粗く形成されたパターンＰのΔＣＤが－４．２７０ｎｍであり、密に形成されたパターンＰのΔＣＤが－２．１４３ｎｍであり、ΔＣＤの差が－２．１２７ｎｍとなっている。ここで、処理時間でのウエハＷの温度を９０℃とした場合は、ΔＣＤがマイナスの値となっており、パターンＰの幅が若干増加している。
　図１６は、実施形態に係るプレヒートを実施したＣＲ処理でのＬ－ＣＤの変化の一例を示す図である。図１６の下部には、図１４の「With　Pre　heat」に示した、プレヒート後にＣＲ処理を実施した際の密に（dense）形成されたライン状のパターンＰと、粗く（iso）形成されたライン状のパターンＰの初期形状からのＬ－ＣＤの変化（ΔＣＤ）が示されている。また、図１６のグラフには、密に形成されたパターンＰおよび粗く形成されたパターンＰのＬ－ＣＤの変化と、Ｌ－ＣＤの変化の差が示されている。例えば、処理時間でのウエハＷの温度を１０℃とした場合は、粗く形成されたパターンＰのΔＣＤが９．１３０ｎｍであり、密に形成されたパターンＰのΔＣＤが６．９２９ｎｍであり、ΔＣＤの差が２．２０１ｎｍとなっている。また、処理時間でのウエハＷの温度を５０℃とした場合は、粗く形成されたパターンＰのΔＣＤが８．０３０ｎｍであり、密に形成されたパターンＰのΔＣＤが８．０３３ｎｍであり、ΔＣＤの差が－０．００３ｎｍとなっている。また、処理時間でのウエハＷの温度を９０℃とした場合は、粗く形成されたパターンＰのΔＣＤが－３．１８０ｎｍであり、密に形成されたパターンＰのΔＣＤが－１．６７６ｎｍであり、ΔＣＤの差が－１．５０４ｎｍとなっている。
　このように、ＣＲ処理は、反応層を形成する際のウエハＷの温度によって、密に形成されたパターンＰと、粗く形成されたパターンＰのＬ－ＣＤの変化量が変化する。また、ＣＲ処理は、反応層を形成する際のウエハＷの温度によって、密に形成されたパターンＰと粗く形成されたパターンＰのＬ－ＣＤの変化量の差が変化する。例えば、ＣＲ処理は、温度が５０℃付近を境界として、温度が低いほど、粗く形成されたパターンＰの方が密に形成されたパターンＰよりもＬ－ＣＤの変化が大きくなる。また、ＣＲ処理は、温度が５０℃付近を境界として、温度が高いほど、密に形成されたパターンＰと粗く形成されたパターンＰとのＬ－ＣＤの変化が同等程度になる。よって、ＣＲ処理は、反応層を形成する際のウエハＷの温度を制御することで、密に形成されたパターンＰと、粗く形成されたパターンＰの幅をそれぞれ制御できる。
　また、ＣＲ処理は、プレヒートを実施した場合、密に形成されたパターンＰと粗く形成されたパターンＰのΔＣＤの差が小さくなる。しかし、プレヒートを行ったことで、ΔＣＤが安定し、ＣＲ処理ごとの誤差が小さくなるため、パターンＰを精度よく変化させることができる。
　このように、ＣＲ処理は、密に形成されたパターンＰと粗く形成されたパターンＰの幅をそれぞれ制御できる。これにより、本実施形態に係る基板処理では、成膜処理とＣＲ処理を実施することで、密に形成されたパターンＰと粗く形成されたパターンＰの幅を制御できる。
　図１７は、実施形態に係るパターンの粗密によるパターンの幅の変化の一例を示す図である。図１７の「Initial」には、密に（dense）形成されたライン状のパターンＰと、粗く（iso）形成されたライン状のパターンＰの初期形状が示されている。また、ライン状のパターンＰの幅がＬ－ＣＤとして示されている。また、ライン状のパターンＰのＬＷＲ、ＬＥＲが示されている。
　図１７の「ＡＬＤ」には、ＡＬＤを３０サイクル実施した場合のパターンＰの形状の変化が示されている。「ＡＬＤ」では、密に形成されたパターンＰは、初期形状からＬ－ＣＤが５．４２ｎｍ変化している。一方、粗く形成されたパターンＰは、初期形状からＬ－ＣＤが４．１１ｎｍ変化している。「ＡＬＤ」では、密に形成されたパターンＰと粗く形成されたパターンＰとで、Ｌ－ＣＤの変化に－１．３１ｎｍの差が発生する。
　図１７の「ＡＬＤ＋ＣＲ」には、ＡＬＤを３０サイクル実施した後、反応層を生成する処理時間を１０秒とし、処理時間でのウエハＷの温度を１０℃としてＣＲ処理を実施した場合のパターンＰの形状の変化が示されている。「ＡＬＤ＋ＣＲ」では、密に形成されたパターンＰは、初期形状からＬ－ＣＤが－３．８６ｎｍ変化している。一方、粗く形成されたパターンＰは、初期形状からＬ－ＣＤが－１７．６４ｎｍ変化している。「ＡＬＤ＋ＣＲ」では、密に形成されたパターンＰと粗く形成されたパターンＰとで、Ｌ－ＣＤの変化に１３．７８ｎｍの差が発生する。「ＡＬＤ＋ＣＲ」は、密に形成されたパターンＰのＬ－ＣＤの減少を抑えつつ、粗く形成されたパターンＰのＬ－ＣＤを大きく減少させることができる。
　図１７の「ＡＬＤ＋ＣＲ１２０ｓ」には、ＡＬＤを３０サイクル実施した後、反応層を生成する処理時間を１２０秒とし、処理時間でのウエハＷの温度を５０℃としてＣＲ処理を実施した場合のパターンＰの形状の変化が示されている。「ＡＬＤ＋ＣＲ１２０ｓ」では、密に形成されたパターンＰは、初期形状からＬ－ＣＤが－２．６８ｎｍ変化している。一方、粗く形成されたパターンＰは、初期形状からＬ－ＣＤが－４．５８ｎｍ変化している。「ＡＬＤ＋ＣＲ１２０ｓ」では、密に形成されたパターンＰと粗く形成されたパターンＰとで、Ｌ－ＣＤの変化に１．９１ｎｍの差が発生する。「ＡＬＤ＋ＣＲ１２０ｓ」は、密に形成されたパターンＰと粗く形成されたパターンＰのＬ－ＣＤの変化を同程度にできる。
　図１８は、実施形態に係るパターンの粗密によるパターンの変化の一例を示す図である。図１８には、密に（dense）形成されたライン状のパターンＰと、粗く（iso）形成されたライン状のパターンＰでの初期形状からのＬ－ＣＤの変化（Δ）が示されている。
　「ＡＬＤ３０ｃ」は、ＡＬＤを３０サイクル実施した場合の密に形成されたパターンＰと、粗く形成されたパターンＰのＬ－ＣＤの変化（Δ）が示されている。ＡＬＤでは、略一様に成膜されるため、密に形成されたパターンＰと粗く形成されたパターンＰのＬ－ＣＤが、Ｌ－ＣＤの変化（Δ）を１対１の正比例で示した破線Ｌ１に沿って増加する。
　また、図１８には、「ＡＬＤ３０ｃ」の後に、「ＣＲ６０ｓ（５０Ｃ）」、「ＣＲ１２０ｓ（５０Ｃ）」、「ＣＲ１０ｓ（１０Ｃ）」をそれぞれ実施した場合のＬ－ＣＤの変化（Δ）が示されている。「ＣＲ６０ｓ（５０Ｃ）」は、反応層を生成する処理時間を６０秒とし、処理時間でのウエハＷの温度を５０℃としてＣＲ処理を実施した場合を示している。「ＣＲ１２０ｓ（５０Ｃ）」は、反応層を生成する処理時間を１２０秒とし、処理時間でのウエハＷの温度を５０℃としてＣＲ処理を実施した場合を示している。「ＣＲ１０ｓ（１０Ｃ）」は、反応層を生成する処理時間を１０秒とし、処理時間でのウエハＷの温度を１０℃としてＣＲ処理を実施した場合を示している。
　「ＣＲ６０ｓ（５０Ｃ）」および「ＣＲ１２０ｓ（５０Ｃ）」は、密に形成されたパターンＰと、粗く形成されたパターンＰのＬ－ＣＤが、破線Ｌ１に沿って減少する。
　一方、「ＣＲ１０ｓ（１０Ｃ）」は、粗く形成されたパターンＰの方が、密に形成されたパターンＰよりもＬ－ＣＤの変化が大きくなっている。
　図１９は、実施形態に係るパターンの粗密によるパターンの変化の他の一例を示す図である。図１９には、密に（dense）形成されたライン状のパターンＰと、粗く（iso）形成されたライン状のパターンＰでの初期形状からのＬ－ＣＤの変化（Δ）が示されている。
　「ＡＬＤ６０ｃ」は、ＡＬＤを６０サイクル実施した場合の密に形成されたパターンＰと粗く形成されたパターンＰのＬ－ＣＤの変化（Δ）が示されている。ＡＬＤでは、密に形成されたパターンＰと粗く形成されたパターンＰのＬ－ＣＤが、破線Ｌ１に沿って増加する。
　また、図１９には、「ＡＬＤ６０ｃ」の後に、「ＣＲ６０ｓ（５０Ｃ）」、「ＣＲ１２０ｓ（５０Ｃ）」、「ＣＲ１０ｓ（１０Ｃ）」、「ＣＲ２０ｓ（１０Ｃ）」をそれぞれ実施した場合のＬ－ＣＤの変化（Δ）が示されている。「ＣＲ６０ｓ（５０Ｃ）」、「ＣＲ１２０ｓ（５０Ｃ）」および「ＣＲ１０ｓ（１０Ｃ）」は、図１８にて説明した同様のＣＲ処理を実施した場合を示している。「ＣＲ２０ｓ（１０Ｃ）」は、反応層を生成する処理時間を２０秒とし、処理時間でのウエハＷの温度を１０℃としてＣＲ処理を実施した場合を示している。
　「ＣＲ２０ｓ（１０Ｃ）」は、「ＣＲ１０ｓ（１０Ｃ）」の場合よりも、粗く形成されたパターンＰの変化が、密に形成されたパターンＰの変化よりも大きくなっている。
　このように、成膜処理とＣＲ処理を実施することで、密に形成されたパターンＰと粗く形成されたパターンＰの幅をそれぞれ制御できる。
　また、成膜処理とＣＲ処理を実施することで、ライン状のパターンＰのＬＷＲ、ＬＥＲが改善する。
　図２０は、実施形態に係るライン状のパターンのＬＷＲ、ＬＥＲの改善を説明する図である。図２０（Ａ）には、ライン状のパターンＰが示されている。成膜処理では、パターンＰと同種の膜を成膜する。例えば、パターンＰがＳｉＯ２膜に形成されている場合、成膜処理では、ＣＶＤによりＳｉＯ２を成膜する。ＣＶＤでは、パターンＰの間の幅が広いところに多く成膜され、パターンＰの間の幅が狭いところに少なく成膜される。これにより、図２０（Ｂ）に示すように、ライン状のパターンＰは、側面の凹凸が軽減される。しかし、パターンＰ間の幅は、成膜によって狭くなる。そこで、ライン状のパターンＰにＣＲ処理を実施する。例えば、反応層を生成する際のウエハＷの温度を５０℃としてＣＲ処理を実施する。ＣＲ処理は、等方的にエッチングされる。これにより、図２０（Ｃ）に示すように、パターンＰ間の幅を当初と同等に戻すことができる。この図２０（Ａ）～（Ｃ）に示す成膜処理とＣＲ処理を繰り返し実施することで、ライン状のパターンＰのＬＷＲ、ＬＥＲが改善する。
　図２１は、実施形態に係る成膜処理とＣＲ処理を実施することによるＬＷＲ、ＬＥＲの変化の一例を示す図である。図２１の「Initial」には、ライン状のパターンＰの初期形状が示されている。また、ライン状のパターンＰの幅がＬ－ＣＤとして示されている。また、ライン状のパターンＰのＬＷＲ、ＬＥＲが示されている。
　また、図２１には、成膜処理として、ＡＬＤ、ＱＡＬＤ、ＣＶＤの何れかとＣＲ処理とをそれぞれ組み合わせて１回実施した場合のパターンＰの形状の変化と、Ｌ－ＣＤ、ＬＷＲ、ＬＥＲが示されている。ＬＷＲ、ＬＥＲは、ＡＬＤ、ＱＡＬＤ、ＣＶＤの何れの場合も、低下しており、改善している。成膜処理とＣＲ処理の１回実施では、ＬＷＲ、ＬＥＲが改善される値は小さいものの、成膜処理とＣＲ処理を繰り返し実施することで、ＬＷＲ、ＬＥＲを改善できる。
　なお、本実施形態に係る基板処理では、ウエハＷに、マスクとして、ＳｉＯ２などのシリコン含有膜が形成され、シリコン含有膜に、同種のシリコン含有膜（ＳｉＯ２）を成膜する場合を例に説明したが、これに限定されるものではない。マスクは、ＳｉＯ２膜に限定されず、ＳｉＮ膜などのハードマスクであってもよい。例えば、ウエハＷは、マスクとして、ＳｉＮなどのシリコン含有膜が設けられ、当該シリコン含有膜にパターンＰが形成されていてもよい。また、成膜処理では、ＳｉＮなどのシリコン含有膜にＳｉＯ２などの異なる種類のシリコン含有膜を成膜してもよい。また、基板処理では、シリコン含有膜や、有機膜などの膜を成膜してもよい。
　また、本実施形態に係る基板処理では、ＳｉＯ２、ＳｉＮなどのシリコン含有膜や、有機膜などの膜をマスク上に成膜してもよい。
　このように、本実施形態に係る基板処理は、パターンＰの形状を制御できるため、パターンＰをマスクとして用いてエッチングを行うことで、エッチング対象とする膜の形状を制御できる。
　図２２は、実施形態に係る基板処理を用いたエッチング処理の一例を示す図である。図２２（Ａ）に示すように、ウエハＷは、下地層１０上に、Ｐａｄ－Ｏｘ層３０が形成されている。Ｐａｄ－Ｏｘ層３０は、例えば、ストップ層としてのＳｉＯ２膜である。Ｐａｄ－Ｏｘ層３０上には、ＳｉＮ層３１が形成されている。ＳｉＮ層３１上には、シリコン酸化層（Ｏｘ）３２が形成されている。シリコン酸化層（Ｏｘ）３２上には、ＳｉＮ層３３が形成されている。ＳｉＮ層３３には、パターンＰが形成されている。
　例えば、図２２（Ｂ）に示すように、ＳｉＮ層３３をマスクとして用いて、ウエハＷのシリコン酸化層３２をエッチングする。
　そして、実施形態に係る成膜処理とＣＲ処理を実施する。図２２（Ｃ）では、成膜処理により、ＳｉＯ２などのシリコン含有膜３４を成膜する。これにより、Ｐａｄ－Ｏｘ層３０およびＳｉＮ層３１のエッチングにマスクとして用いるシリコン酸化層３２およびＳｉＮ層３３の形状を制御できる。また、パターンＰのＬＷＲ、ＬＥＲを改善できる。
　そして、図２２（Ｄ）に示すように、パターンＰが形成されたシリコン酸化層３２およびＳｉＮ層３３をマスクとして用いて、ウエハＷのＰａｄ－Ｏｘ層３０およびＳｉＮ層３１をエッチングする。これにより、実施形態に係る基板処理は、Ｐａｄ－Ｏｘ層３０およびＳｉＮ層３１に形成されるパターンＰを制御できる。
　次に、本実施形態に係る基板処理の流れを簡単に説明する。図２３は、実施形態に係る基板処理の流れの一例を示すフローチャートである。ウエハＷは、基板処理を実施する際に、搬送機構によって搬送されて加熱装置２００およびプラズマ処理装置１００に提供される。ウエハＷには、例えば、図３（Ａ）に示したようなマスク（図３のＳｉＯ２膜１１参照）が形成されている。
　ウエハＷのマスク上に膜を成膜する（ステップＳ１０）。例えば、プラズマ処理装置１００は、ＡＬＤによりウエハＷにＳｉＯ２膜２０（図３（Ｂ）参照）を成膜する。
　次に、ウエハＷの状態を調整するために加熱、プラズマ処理、インヒビター吸着等の前処理を実施する（ステップＳ１１）。例えば、プラズマ処理装置１００は、ヒータ電源１１２からヒータ１１１へ電力を供給してウエハＷをプレヒートする。
　次に、反応層（例えばＡＦＳ）が昇華しないように、ウエハＷを１００℃以下の所定温度に制御する（ステップＳ１２）。例えば、プラズマ処理装置１００は、ヒータ電源１１２からヒータ１１１へ供給する電力を制御してヒータ１１１の発熱量を制御することで、ウエハＷを１００℃以下の所定温度に制御する。所定温度は、パターンＰの形状の制御態様に応じて定める。例えば、ウエハＷの温度が５０℃付近の場合は、ウエハＷの温度が５０℃よりも低い温度（例えば、１０℃）の場合と比較して、ＳｉＯ２膜のエッチング量が小さくなる。ＳｉＯ２膜を高精度にエッチングしたい場合は、ウエハＷの温度を５０℃付近に制御する。また、例えば、ウエハＷに形成されたパターンＰに粗密あると、ウエハＷの温度が５０℃付近の場合は、ウエハＷの温度が５０℃よりも低い温度（例えば、１０℃）の場合と比較して、粗密のパターンＰのＬ－ＣＤの変化（ΔＣＤ）の差が小さくなる。粗密のパターンＰのＬ－ＣＤを高精度に制御したい場合は、ウエハＷの温度を５０℃付近に制御する。
　次に、ウエハＷの表層に反応層を形成する（ステップＳ１３）。例えば、プラズマ処理装置１００は、ガス供給部１２０から、ＮＦ３ガス、ＮＨ３ガス、ＡｒガスなどのＣＲ処理に用いる各種のガスを導入すると共にプラズマを生成する。これにより、ウエハＷには、ＡＦＳの層が形成される。
　次に、ウエハＷを加熱して反応層（ＡＦＳ）を昇華させることで反応層を除去する（ステップＳ１４）。例えば、ウエハＷを加熱装置２００に搬送し、加熱装置２００によりウエハＷを１００℃以上の所定温度（例えば、３００℃）に加熱する。これにより、ウエハＷからＳｉＯ２膜２０が除去される。
　なお、本実施形態に係る基板処理では、ステップＳ１０～Ｓ１４を１回実施する流れを例示したが、必要に応じてステップＳ１０～Ｓ１４を複数回繰り返してもよい。
　また、基板処理は、ウエハＷをエッチングするエッチング処理をさらに含んでもよい。エッチング処理は、パターンＰの形状を所望の状態に制御した後に実行する。例えば、ステップＳ１０～Ｓ１４を１回実施することでパターンＰの形状が所望の状態となる場合、エッチング処理は、ステップＳ１４の後に実行する。
　以上のように、本実施形態に係る基板処理では、マスクを設けた基板（ウエハＷ）のマスク上に膜を成膜する。次に、基板処理では、膜の表層に反応層を形成する。次に、基板処理では、反応層にエネルギーを与えて反応層を除去する。これにより、本実施形態に係る基板処理は、基板に形成されたパターンＰを所望の状態に制御できる。
　また、基板処理では、パターンＰの上部側に下部側よりも多くシリコン含有膜を成膜する場合、ＣＶＤ、ＱＡＬＤの何れか１つ、または、何れか含んだ複数の組み合わせによりシリコン含有膜を成膜し、パターンＰの上部側と下部側に同程度シリコン含有膜を成膜する場合、ＡＬＤにより成膜する。これにより、本実施形態に係る基板処理は、パターンＰの形状を制御できる。
　また、基板処理では、成膜する工程、形成する工程および除去する工程を順に複数サイクル繰り返す。これにより、本実施形態に係る基板処理は、パターンＰのＬＷＲ、ＬＥＲを改善することができる。
　以上、実施形態について説明してきたが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は、多様な形態で具現され得る。また、上記の実施形態は、請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
　例えば、実施形態では、処理対象の基板を半導体ウエハとした場合を例に説明したが、これに限定されるものではない。処理対象の基板は、ガラス基板など、他の基板であってもよい。
　また、実施形態では、プラズマ処理装置１００をＩＣＰ型のプラズマ処理装置とした場合を例に説明したが、これに限定されるものではない。プラズマ処理装置１００は、任意の形式のプラズマ処理装置であってよい。例えば、プラズマ処理装置１００は、容量結合型平行平板のプラズマ処理装置であってよい。また、プラズマ処理装置１００は、マイクロ波プラズマ、マグネトロンプラズマ、リモートソースで生成したラジカルリッチプラズマを配管等を介して処理室１０２に供給するリモートソース型などのプラズマ処理装置であってよい。
　また、実施形態では、ウエハＷの加熱をヒータで行う場合を例に説明したが、これに限定されるものではない。例えば、ウエハＷを加熱できれば、何れの加熱方式を用いてもよい。例えば、ウエハＷをプラズマや、赤外線ランプ、電子線照射で加熱してもよい。
　また、実施形態では、プラズマ処理装置１００と加熱装置２００により基板処理を実施する場合を例に説明したが、これに限定されるものではない。実施形態に係る基板処理は、プラズマ処理装置１００、加熱装置２００以外の装置も組み合わせて実施してもよい。
１０　Ｓｉ層
１１　ＳｉＯ２膜
２０　ＳｉＯ２膜
１００　プラズマ処理装置
２００　加熱装置
Ｐ　パターン
Ｗ　ウエハ

Claims (12)

  1. 　マスクを備える基板を提供する工程と、
    　前記マスク上に膜を成膜する工程と、
    　前記膜の表層に反応層を形成する工程と、
    　前記反応層にエネルギーを与えて前記反応層を除去する工程と、
    　を有する基板処理方法。
  2. 　前記形成する工程では、形成する反応層の厚さに応じて前記基板の温度を設定する
    　請求項１に記載の基板処理方法。
  3. 　前記成膜する工程は、Chemical　Vapor　Deposition（ＣＶＤ）、Physical　Vapor　Deposition（ＰＶＤ）、Atomic　Layer　Deposition（ＡＬＤ）の何れか１つ、または、複数の組み合わせによりシリコン含有膜を成膜する
    　請求項１または２に記載の基板処理方法。
  4. 　前記マスクは、パターンを有し、
    　前記成膜する工程は、前記パターンの上部側に下部側よりも多くシリコン含有膜を成膜する場合、ＣＶＤ、ＱＡＬＤ（Quasi-ALD）の何れか１つ、または、何れか含んだ複数の組み合わせによりシリコン含有膜を成膜し、前記パターンの上部側と下部側に同程度シリコン含有膜を成膜する場合、ＡＬＤにより成膜する
    　請求項１～３の何れか１つに記載の基板処理方法。
  5. 　前記マスクは、粗密にパターンを含み、
    　前記形成する工程は、前記反応層を形成する際の前記基板の温度を制御することにより、密に形成されたパターンと粗く形成されたパターンのパターン幅を制御する
    　請求項１～４の何れか１つに記載の基板処理方法。
  6. 　前記成膜する工程、前記形成する工程および前記除去する工程を順に複数サイクル繰り返す
    　請求項１～５の何れか１つに記載の基板処理方法。
  7. 　前記マスクは、ハードマスクである
    　請求項１～６の何れか１つに記載の基板処理方法。
  8. 　前記マスクは、ＳｉＯ２で形成される
    　請求項１～７の何れか１つに記載の基板処理方法。
  9. 　前記基板は、被エッチング膜上に前記マスクが設けられ、
    　前記反応層を形成する工程の後かつ前記反応層を除去する工程の前、または、前記反応層を除去する工程の後、前記被エッチング膜をエッチングする工程をさらに有する
    　請求項１～８の何れか１項に記載の基板処理方法。
  10. 　マスクを備える基板が配置される処理室と、
    　前記処理室内に成膜用のガスおよび反応層形成用のガスをそれぞれ供給可能なガス供給部と、
    　前記処理室内にエネルギーを供給可能なエネルギー供給部と、
    　前記ガス供給部から前成膜用のガスを供給して前記マスク上に膜を成膜し、前記ガス供給部から前記反応層形成用のガスを供給して前記膜の表層に反応層を形成し、前記エネルギー供給部から前記反応層にエネルギーを与えて前記反応層を除去するよう制御する制御部と、
    　を有する、基板処理システム。
  11. 　前記処理室として、第１処理室と第２処理室とが設けられ、
    　前記第１処理室において前記マスク上に膜を成膜し、前記第２処理室において前記反応層を除去する
    　請求項１０に記載の基板処理システム。
  12. 　前記処理室として、第１処理室と第２処理室とが設けられ、
    　前記第１処理室において前記反応層を形成し、前記第２処理室において前記反応層を除去する
    　請求項１０または１１に記載の基板処理システム。
PCT/JP2019/027722 2018-11-30 2019-07-12 基板処理方法および基板処理システム WO2020110363A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201980076470.7A CN113169066B (zh) 2018-11-30 2019-07-12 基片处理方法和基片处理系统
US17/298,332 US11955337B2 (en) 2018-11-30 2019-07-12 Substrate processing method and substrate processing system
KR1020217018989A KR20210095170A (ko) 2018-11-30 2019-07-12 기판 처리 방법 및 기판 처리 시스템
US18/626,719 US20240282578A1 (en) 2018-11-30 2024-04-04 Substrate processing method and substrate processing system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-225894 2018-11-30
JP2018225894A JP6921799B2 (ja) 2018-11-30 2018-11-30 基板処理方法および基板処理システム

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/298,332 A-371-Of-International US11955337B2 (en) 2018-11-30 2019-07-12 Substrate processing method and substrate processing system
US18/626,719 Division US20240282578A1 (en) 2018-11-30 2024-04-04 Substrate processing method and substrate processing system

Publications (1)

Publication Number Publication Date
WO2020110363A1 true WO2020110363A1 (ja) 2020-06-04

Family

ID=70851952

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/027722 WO2020110363A1 (ja) 2018-11-30 2019-07-12 基板処理方法および基板処理システム

Country Status (6)

Country Link
US (2) US11955337B2 (ja)
JP (1) JP6921799B2 (ja)
KR (1) KR20210095170A (ja)
CN (1) CN113169066B (ja)
TW (1) TWI829810B (ja)
WO (1) WO2020110363A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7175019B2 (ja) * 2020-05-20 2022-11-18 株式会社ニューギン 遊技機
JPWO2023127817A1 (ja) 2021-12-28 2023-07-06

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053734A (ja) * 2006-08-25 2008-03-06 Interuniv Micro Electronica Centrum Vzw 高アスペクト比ビアエッチング
JP2010192825A (ja) * 2009-02-20 2010-09-02 Tokyo Electron Ltd 基板処理方法
JP2017011127A (ja) * 2015-06-23 2017-01-12 東京エレクトロン株式会社 エッチング方法
JP2017143194A (ja) * 2016-02-10 2017-08-17 Ｓｐｐテクノロジーズ株式会社 半導体素子の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254556A (ja) * 1993-09-03 1995-10-03 Hitachi Ltd パターン形成方法および形成装置
US7779785B2 (en) * 2005-02-17 2010-08-24 Hitachi Kokusai Electric Inc. Production method for semiconductor device and substrate processing apparatus
US20100084713A1 (en) * 2006-09-29 2010-04-08 Nec Corporation Semiconductor device manufacturing method and semiconductor device
JP2010135609A (ja) * 2008-12-05 2010-06-17 Toshiba Corp 半導体装置の製造方法
JP5140608B2 (ja) 2009-01-16 2013-02-06 株式会社アルバック 真空処理装置及び真空処理方法
US20120156887A1 (en) * 2009-08-27 2012-06-21 Youhei Ono Vacuum processing apparatus and vacuum processing method
KR101509453B1 (ko) * 2011-06-03 2015-04-07 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
JP6001940B2 (ja) * 2012-07-11 2016-10-05 東京エレクトロン株式会社 パターン形成方法及び基板処理システム
US9824881B2 (en) * 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
JP6438831B2 (ja) * 2015-04-20 2018-12-19 東京エレクトロン株式会社 有機膜をエッチングする方法
US9831099B2 (en) * 2016-02-12 2017-11-28 Tokyo Electron Limited Method and apparatus for multi-film deposition and etching in a batch processing system
US9818621B2 (en) * 2016-02-22 2017-11-14 Applied Materials, Inc. Cyclic oxide spacer etch process
CN112786436A (zh) * 2019-11-06 2021-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053734A (ja) * 2006-08-25 2008-03-06 Interuniv Micro Electronica Centrum Vzw 高アスペクト比ビアエッチング
JP2010192825A (ja) * 2009-02-20 2010-09-02 Tokyo Electron Ltd 基板処理方法
JP2017011127A (ja) * 2015-06-23 2017-01-12 東京エレクトロン株式会社 エッチング方法
JP2017143194A (ja) * 2016-02-10 2017-08-17 Ｓｐｐテクノロジーズ株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
CN113169066B (zh) 2024-05-31
JP2020088355A (ja) 2020-06-04
US11955337B2 (en) 2024-04-09
CN113169066A (zh) 2021-07-23
US20240282578A1 (en) 2024-08-22
TW202028503A (zh) 2020-08-01
JP6921799B2 (ja) 2021-08-18
TWI829810B (zh) 2024-01-21
KR20210095170A (ko) 2021-07-30
US20220115235A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
TWI657499B (zh) 蝕刻方法
TWI781309B (zh) 被加工物之處理方法
US20240282578A1 (en) Substrate processing method and substrate processing system
TW201705273A (zh) 蝕刻有機膜之方法
KR20210061937A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
US11735423B2 (en) Workpiece processing method
JP7336873B2 (ja) 基板処理方法
JP7071850B2 (ja) エッチング方法
US11264236B2 (en) Substrate processing method
US12074009B2 (en) Apparatus for processing a substrate
JP6763750B2 (ja) 被処理体を処理する方法
WO2022138655A1 (ja) 基板処理方法及び基板処理装置
CN111261514B (zh) 基片处理方法
TW202213517A (zh) 基板處理方法及電漿處理裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19888790

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20217018989

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19888790

Country of ref document: EP

Kind code of ref document: A1