Nothing Special   »   [go: up one dir, main page]

DE112013007772B3 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112013007772B3
DE112013007772B3 DE112013007772.8T DE112013007772T DE112013007772B3 DE 112013007772 B3 DE112013007772 B3 DE 112013007772B3 DE 112013007772 T DE112013007772 T DE 112013007772T DE 112013007772 B3 DE112013007772 B3 DE 112013007772B3
Authority
DE
Germany
Prior art keywords
region
impurity concentration
semiconductor device
conductivity type
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112013007772.8T
Other languages
English (en)
Inventor
Shiro Hino
Naruhisa Miura
Masayuki Imaizumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of DE112013007772B3 publication Critical patent/DE112013007772B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleitervorrichtung, die Folgendes aufweist:- eine Driftschicht (20) mit einer ersten Störstellenkonzentration von einem ersten Leitfähigkeitstyp;- einen Wannenbereich (30), der auf einer Oberflächenschichtseite der Driftschicht (20) angeordnet ist und eine zweite Störstellenkonzentration von einem zweiten Leitfähigkeitstyp aufweist;- eine Schottky-Elektrode (75), die auf einer Oberfläche der Driftschicht (20) ausgebildet ist und elektrisch mit einer ohmschen Source-Elektrode (70) verbunden ist; und- einen ersten Bereich, der unterhalb von der Schottky-Elektrode (75), seitlich angrenzend an den Wannenbereich (30), ausgebildet ist und der eine Störstellenkonzentration vom ersten Leitfähigkeitstyp besitzt, welche höher ist als die erste Störstellenkonzentration und welche niedriger ist als die zweite Störstellenkonzentration.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
  • Stand der Technik
  • Bei einer Halbleitervorrichtung, wie z. B. einem MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor), ist es möglich, eine eingebaute Diode als Rückflussdiode zu verwenden. Es wird ein Verfahren zum Ausbilden und Verwenden einer Schottky-Diode als Rückflussdiode vorgeschlagen (siehe z. B. Patentdokument 1).
  • Für den Fall beispielsweise, dass eine pn-Diode in einer Struktur einer Halbleitervorrichtung, wie z. B. einem MOSFET ausgebildet wird, ergibt sich ein dahingehendes Problem, dass die Verzögerungsverluste (Erholungsverluste) erhöht werden, wenn die pn-Diode bei der Verwendung einer eingebauten Schottky-Diode betrieben wird. Aus diesem Grund ist es wünschenswert, dass der unipolare Strom, der von der Schottky-Diode zum Fließen veranlasst wird, in einem Zustand groß ist, in welchem die pn-Diode nicht betrieben wird (ein bipolarer Betrieb).
  • Zu dieser Zeit ist es wünschenswert, den unipolaren Strom zu vergrößern, ohne die Chipfläche zu vergrößern, d. h. die unipolare Stromdichte zu vergrößern, um die Chipkosten zu verringern. Mit anderen Worten: Es ist wünschenswert, dass eine Komponente des Rückflussstroms nur von dem unipolaren Strom gebildet wird, und die unipolare Stromdichte sollte zu diesem Zeitpunkt einen großen Maximalwert haben.
  • Aus diesem Grund hat man ein Verfahren vorgeschlagen, um zu veranlassen, dass die Störstellenkonzentration von einem ersten Leitfähigkeitstyp in einem Bereich, der direkt unterhalb einer Schottky-Elektrode zwischen angrenzenden Wannenbereichen vorgesehen ist, höher ist als diejenige vom ersten Leitfähigkeitstyp einer Driftschicht in dem gleichen Bereich, so dass die unipolare Stromdichte erhöht wird (siehe z. B. Patentdokument 2).
  • Das nachveröffentlichte Patentdokument 3 ( DE 11 2012 003 111 T5 ) offenbart eine Diode, die Folgendes aufweist: eine Kathodenelektrode, einen Kathodenbereich, der aus einem Halbleiter von einem ersten Leitfähigkeitsttyp besteht, einen Driftbereich, der aus einem Halbleiter von dem ersten Leitfähigkeitstyp mit einer niedrigen Konzentration besteht; einen Anodenbereich, der aus einem Halbleiter von einem zweiten Leitfähigkeitstyp besteht; und eine Anodenelektrode, die aus Metall besteht. Die Diode besitzt einen Grenz- bzw. Sperrbereich, der zwischen dem Driftbereich und dem Anodenbereich ausgebildet ist und aus einem Halbleiter von dem ersten Leitfähigkeitstyp besteht, der eine höhere Konzentration aufweist, als jene des Driftbereichs; und ein Säulenbereich ist derart ausgebildet, dass er den Sperrbereich mit der Anodenelektrode verbindet, und besteht aus einem Halbleiter von dem ersten Leitfähigkeitstyp mit einer höheren Konzentration als jene des Sperrbereichs. In der Diode sind der Säulenbereich und die Anodenelektrode durch einen Schottky-Übergang verbunden.
  • Literaturverzeichnis
  • Patentdokumente
    • Patentdokument 1: Japanische Patent-Offenlegungsschrift JP 2003 - 17 701 A
    • Patentdokument 2: Japanische Patent-Offenlegungsschrift JP 2007 - 234 925 A
    • Patentdokument 3: DE 11 2012 003 111 T5 .
  • Zusammenfassung der Erfindung
  • Mit der Erfindung zu lösende Probleme
  • Bei der herkömmlichen eingebauten Schottky-Diode gilt jedoch Folgendes: Ein Bereich vom zweiten Leitfähigkeitstyp mit einer Störstellenkonzentration, die gleich groß wie die Konzentration vom ersten Leitfähigkeitstyp einer Driftschicht ist, und die gleich groß wie die Störstellenkonzentration vom zweiten Leitfähigkeitstyp eines Wannenbereichs ist, wird in den ersten Leitfähigkeitstyp invertiert (zurückgeführt), indem eine Dotierung bzw. Störstelle vom ersten Leitfähigkeitstyp implantiert wird, und die Störstellenkonzentration vom ersten Leitfähigkeitstyp in dem Bereich wird so eingestellt, dass sie höher ist als diejenige vom ersten Leitfähigkeitstyp in der Driftschicht, und eine Schottky-Elektrode wird in dem Bereich ausgebildet.
  • Aus diesem Grund ist die Störstellenkonzentration vom ersten Leitfähigkeitstyp in dem Bereich, der direkt unterhalb der Schottky-Elektrode vorgesehen ist, höher als die Störstellenkonzentration vom zweiten Leitfähigkeitstyp des Wannenbereichs. Wenn ein MOSFET ausgeschaltet ist, ergibt sich daher ein dahingehendes Problem, dass sich eine Verarmungsschicht nicht ausreichend bis zu einem unteren Teil der Schottky-Elektrode ausdehnt, und dass die elektrische Feldstärke ansteigt, die an den Schottkybarrieren-Übergang angelegt werden soll, so dass der Leckstrom des Schottkybarrieren-Übergangs ansteigt. Dies führt zu einer Verschlechterung der Zuverlässigkeit der Halbleitervorrichtung.
  • Um die oben beschriebenen Probleme zu lösen, ist es daher Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung anzugeben, die dazu imstande ist, die Zuverlässigkeit eines Elements zu verbessern, während die unipolare Stromdichte einer Rückflussdiode erhöht wird.
  • Wege zum Lösen der Probleme
  • Die vorliegende Erfindung löst die Probleme mit Halbleitervorrichtungen gemäß den unabhängigen Ansprüchen 1 und 2. Vorteilhafte Weiterbildungen sind in den abhängigen Ansprüchen 3 bis 17 angegeben.
  • Wirkungen der Erfindung
  • In der Halbleitervorrichtung gemäß der vorliegenden Erfindung wird die Störstellenkonzentration des ersten Bereichs, der unterhalb von der Schottky-Elektrode vorgesehen ist, höher eingestellt als die erste Störstellenkonzentration der Driftschicht zwischen den angrenzenden Wannenbereichen. Aus diesem Grund wird eine pn-Diode unter Schwierigkeiten betrieben, so dass die unipolare Stromdichte einer Rückflussdiode erhöht werden kann. Außerdem ist die Störstellenkonzentration des ersten Bereichs niedriger eingestellt als die zweite Störstellen-konzentration des Wannenbereichs.
  • Daher dehnt sich die Verarmungsschicht unterhalb von der Schottky-Elektrode im Ausschaltzustand ausreichend aus. Infolgedessen wird das elektrische Feld, das an den Schottkybarrieren-Übergang angelegt wird, abgeschwächt, so dass verhindert werden kann, dass ein Leckstrom ansteigt.
  • In der Halbleitervorrichtung gemäß der vorliegenden Erfindung wird außerdem die Störstellenkonzentration des ersten Bereichs, der unterhalb von der Schottky-Elektrode vorgesehen ist, höher eingestellt als die erste Störstellenkonzentration der Driftschicht zwischen den angrenzenden Wannenbereichen. Aus diesem Grund wird die pn-Diode unter Schwierigkeiten betrieben, so dass die unipolare Stromdichte der Rückflussdiode erhöht werden kann. Ferner wird die Störstellenkonzentration vom ersten Leitfähigkeitstyp in der bestimmten Tiefe des ersten Bereichs niedriger eingestellt als die zweite Störstellenkonzentration des Wannenbereichs in der gleichen Tiefe.
  • Auch in diesem Fall, in welchem die zweite Störstellenkonzentration des Wannenbereichs eine Verteilung in Tiefenrichtung hat, dehnt sich infolgedessen die Verarmungsschicht ausreichend im Bereich unterhalb von der Schottky-Elektrode im Ausschaltzustand aus. Infolgedessen wird das elektrische Feld, das an den Schottkybarrieren-Übergang angelegt wird, abgeschwächt, so dass verhindert werden kann, dass der Leckstrom ansteigt.
  • Figurenliste
  • In den Zeichnungen zeigen:
    • 1 eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
    • 2 eine Draufsicht, die einen Teil der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
    • 3 ein Diagramm, das das Berechnungsergebnis eines differentiellen Widerstands in einem Rückflussvorgang und einer Spannung zeigt, bei welcher ein unterer Teil einer Schottky-Elektrode im Ausschaltzustand der Halbleitervorrichtung vollständig verarmt ist, gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 4 ein Diagramm, das das Ergebnis der Verhältnisses zwischen einer Source-Drain-Spannung in einem Rückflusszustand und der Dichte eines Rückflussstroms zeigt, der pro Einheitsfläche fließt, wobei das Verhältnis mittels einer Vorrichtungssimulation erhalten wird, gemäß der ersten Ausführungsform der vorliegenden Erfindung.
    • 5 ein Diagramm, das ein Störstellenkonzentrationsprofil eines ersten Bereichs einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
    • 6 ein Diagramm, das ein Ergebnis zeigt, das erhalten wird, indem das Verhältnis zwischen der maximalen unipolaren Stromdichte und einem Wert simuliert wird, der durch Division der Dicke des ersten Bereich durch die Dicke eines Wannenbereichs erhalten wird, mit einer ersten Störstellenkonzentration einer Driftschicht, die auf 3e15 cm-3 gesetzt ist, gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
    • 7 ein Diagramm, das ein Ergebnis zeigt, das erhalten wird, indem das Verhältnis zwischen der maximalen unipolaren Stromdichte und einem Wert simuliert wird, der durch Division der Dicke des ersten Bereichs durch die Dicke eines Wannenbereichs erhalten wird, mit einer ersten Störstellenkonzentration einer Driftschicht, die auf 2,5e15 cm-3 gesetzt ist, gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
    • 8 ein Diagramm, das ein Ergebnis zeigt, das erhalten wird, indem das Verhältnis zwischen der maximalen unipolaren Stromdichte und einem Wert simuliert wird, der durch Division der Dicke des ersten Bereich durch die Dicke eines Wannenbereichs erhalten wird, mit einer ersten Störstellenkonzentration einer Driftschicht, die auf 3,5e15 cm-3 gesetzt ist, gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
    • 9 ein Diagramm, das ein Ergebnis zeigt, das erhalten wird, wenn die Breite eines ersten Trennbereichs verändert wird, um das Verhältnis zwischen der maximalen unipolaren Stromdichte und dem Wert zu simulieren, der durch Division der Dicke des ersten Bereich durch die Dicke des Wannenbereichs erhalten wird, gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
    • 10 eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt.
    • 11 eine Schnittansicht, die die Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt, um einen Rückflusszustand der Halbleitervorrichtung zu erläutern.
    • 12 ein Diagramm, das ein Ergebnis zeigt, das erhalten wird, indem das Verhältnis zwischen der maximalen unipolaren Stromdichte und der elektrischen Feldstärke simuliert wird, die an einen Schottkybarrieren-Übergang in der Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung angelegt wird.
    • 13 eine Schnittansicht, die eine weitere Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt.
    • 14 eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt.
    • 15 ein Diagramm, das ein Ergebnis zeigt, das erhalten wird, indem das Verhältnis zwischen der maximalen unipolaren Stromdichte und einem Wert simuliert wird, der durch Division der Dicke eines ersten Bereichs durch die Dicke eines Wannenbereichs erhalten wird, gemäß der vierten Ausführungsform der vorliegenden Erfindung.
    • 16 eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt.
    • 17 eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt.
    • 18 eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung zeigt.
  • Beschreibung der Ausführungsformen
  • Erste Ausführungsform
  • Zunächst wird eine Struktur einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung beschrieben. 1 ist eine Schnittansicht, die die Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt, und sie ist eine typische Schnittansicht, die eine Einheitszelle eines MOSFETs zeigt, der eine eingebaute SBD hat („Schottky Barrier Diode“, Schottky-Diode). 2 ist eine Ansicht, die einen Teil der Halbleitervorrichtung gemäß der vorliegenden Erfindung von oben zeigt, und sie stellt nur einen Halbleiterbereich durch die Transmission einer Elektrode, einer Isolierschicht und dergleichen in 1 dar.
  • Bei der vorliegenden Ausführungsform wird eine Siliciumcarbid-Halbleitervorrichtung (SiC) als ein Beispiel für die Halbleitervorrichtung verwendet. Ein n-Kanal-Siliciumcarbid-MOSFET wird beschrieben, in welchem der erste Leitfähigkeitstyp als ein n-Typ gewählt wird, und in welchem der zweite Leitfähigkeitstyp als ein p-Typ gewählt wird.
  • In den 1 und 2 ist eine Driftschicht 20 ausgebildet, die aus Siliciumcarbid vom n-Typ (vom ersten Leitfähigkeitstyp) gebildet ist, und zwar auf einer ersten Hauptfläche eines Substrats 10 vom n-Typ (vom ersten Leitfähigkeitstyp), das einen 4H-Polytyp aufweist und aus Siliciumcarbid mit einem niedrigen Widerstand gebildet ist. Das Substrat 10, das aus Siliciumcarbid gebildet ist, hat eine Ebenenrichtung der ersten Hauptfläche, die um 4° in der c-Achsenrichtung auf einer (0001)-Ebene geneigt ist.
  • Die Driftschicht 20 hat eine erste Störstellenkonzentration vom n-Typ (vom ersten Leitfähigkeitstyp). Ein Wannenbereich 30 vom p-Typ (vom zweiten Leitfähigkeitstyp), der Aluminium (Al) enthält, um eine Dotierung bzw. Störstelle vom p-Typ (vom zweiten Leitfähigkeitstyp) zu sein, ist auf einer Flächenschichtseite der Driftschicht 20 ausgebildet.
  • Der Wannenbereich 30 hat eine zweite Störstellenkonzentration vom p-Typ (vom zweiten Leitfähigkeitstyp). Der Wannenbereich 30 wird bei Betrachtung in Schnittansicht in einer Einheitszelle in zwei Plätze unterteilt, und sie sind voneinander getrennt in Regionen vom n-Typ (vom ersten Leitfähigkeitstyp) vorgesehen, welche als ein erster Trennbereich 22 bzw. ein zweiter Trennbereich 21 bezeichnet werden. Der erste Trennbereich 22 und der zweite Trennbereich 21 sind auf dem Flächenschichtteil der Driftschicht 20 ausgebildet und in der gleichen Tiefe ausgehend von der Fläche der Driftschicht 20 zu einem unteren Teil des Wannenbereichs 30 in der Tiefenrichtung in einem Bereich zwischen den angrenzenden Wannenbereichen 30 vorgesehen.
  • Ein Source-Bereich 40 vom n-Typ (vom ersten Leitfähigkeitstyp), der Stickstoff (N) als Dotierung bzw. Störstelle vom n-Typ (vom ersten Leitfähigkeitstyp) enthält, ist flacher als die Tiefe des Wannenbereichs 30 auf einer Flächenschichtseite innerhalb des Wannenbereichs 30 ausgebildet. Außerdem wird wünschenswerterweise ein Wannen-Kontaktbereich 35 vom p-Typ (vom zweiten Leitfähigkeitstyp), der Aluminium (Al) als Dotierung bzw. Störstelle vom p-Typ (vom zweiten Leitfähigkeitstyp) enthält, in einem Bereich ausgebildet, der zwischen dem Source-Bereich 40 und dem ersten Trennbereich 22 auf der Flächenschichtseite der Driftschicht 20 angeordnet ist.
  • Eine Gate-Isolierschicht 50, die aus Siliciumoxid gebildet ist, ist quer über eine Fläche des zweiten Trennbereichs 21, eine Fläche des Wannenbereichs 30 und eine Fläche eines Teils des Source-Bereichs 40 hinweg ausgebildet. Ferner ist eine Gate-Elektrode 60 auf einer Fläche der Gate-Isolierschicht 50 ausgebildet, so dass sie dem zweiten Trennbereich 21, dem Wannenbereich 30 und einem Ende des Source-Bereichs 40 gegenüberliegt.
  • Ein Bereich, der zwischen dem zweiten Trennbereich 21 und dem Source-Bereich 40 im Wannenbereich 30 angeordnet ist, und zwar gegenüber der Gate-Elektrode 60, wobei die Gate-Isolierschicht 50 dazwischen angeordnet ist, und an welchem eine Inversionsschicht bei einem Einschaltvorgang ausgebildet wird, wird als Kanalbereich bezeichnet.
  • Eine Zwischenschicht-Isolierschicht 55, die aus Siliciumoxid gebildet ist, ist auf der Gate-Isolierschicht 50 ausgebildet, um die Gate-Elektrode 60 zu bedecken. Eine ohmsche Source-Elektrode 70 zum Verringern des Kontaktwiderstands mit dem Siliciumcarbid ist auf einer Fläche des Source-Bereichs 40 ausgebildet, die nicht mit der Gate-Isolierschicht 50 bedeckt ist, und auf einer Fläche eines Teils des Wannen-Kontaktbereichs 35 auf einer Seite, die in Kontakt mit dem Source-Bereich 40 vorgesehen ist. Der Wannenbereich 30 kann auf einfache Weise Elektronen zu der ohmschen Source-Elektrode 70 aussenden oder von dieser empfangen, und zwar durch den Wannen-Kontaktbereich 35 hindurch, der einen niedrigen Widerstand hat.
  • Eine Schottky-Elektrode 75 ist auf einer Fläche des ersten Trennbereichs 22 ausgebildet. Die Schottky-Elektrode 75 und das Siliciumcarbid des ersten Trennbereichs 22 sind miteinander Schottky-mäßig verbunden. Obwohl es wünschenswert ist, dass die Schottky-Elektrode 75 die Fläche des ersten Trennbereichs 22 beinhalten sollte, muss sie nicht notwendigerweise die gleiche Fläche beinhalten. Eine Source-Elektrode 80 ist auf der ohmschen Source-Elektrode 70, der Schottky-Elektrode 75 und der Zwischenschicht-Isolierschicht 55 ausgebildet. Die Source-Elektrode 80 schließt elektrisch die ohmsche Source-Elektrode 70 und die Schottky-Elektrode 75 kurz.
  • Mit anderen Worten: Die ohmsche Source-Elektrode 70 und die Schottky-Elektrode 75 sind miteinander elektrisch verbunden. Eine Drain-Elektrode 85 ist auf einer zweiten Hauptfläche auf einer der ersten Hauptfläche des Substrats 10 gegenüberliegenden Seite ausgebildet, d. h. auf einer Rückseite, und zwar mit einer dazwischen angeordneten ohmschen Rückelektrode 71.
  • Außerdem schließt die Gate-Elektrode 60 elektrisch einen Gate-Kontakt (Pad) und eine Gate-Verdrahtung durch ein Gate-Kontaktloch kurz, das auf der Zwischenschicht-Isolierschicht 55 in einem Teil eines Bereichs in der Halbleitervorrichtung ausgebildet ist, wo eine Einheitszelle nicht vorhanden ist. Dies ist nicht im einzelnen gezeigt.
  • Bei der vorliegenden Ausführungsform ist - wie oben beschrieben - die Gate-Isolierschicht 50 auf der Fläche des zweiten Trennbereichs 21 ausgebildet, und die Schottky-Elektrode 75 ist auf der Fläche des ersten Trennbereichs 22 ausgebildet.
  • Außerdem ist die Störstellenkonzentration vom n-Typ (vom ersten Leitfähigkeitstyp) im ersten Trennbereich 22 höher eingestellt als die erste Störstellenkonzentration vom n-Typ (vom ersten Leitfähigkeitstyp) der Driftschicht 20, und sie ist niedriger eingestellt als die zweite Störstellenkonzentration vom p-Typ (vom zweiten Leitfähigkeitstyp) des Wannenbereichs 30.
  • Bei der vorliegenden Ausführungsform wird dieser Bereich als ein erster Bereich bezeichnet (ein Bereich, der in 1 von einer dicken unterbrochenen Linie umgeben ist). In der ersten Ausführungsform sind der erste Trennbereich 22 und der erste Bereich dieselben Bereiche. Bei der vorliegenden Ausführungsform ist die Störstellenkonzentration vom n-Typ des zweiten Trennbereichs 21 in der Driftschicht 20 so eingestellt, dass sie gleich groß wie die erste Störstellenkonzentration der Driftschicht 20 ist.
  • Außerdem ist der zweite Trennbereich 21 ein Pfad, durch welchen ein Einschaltzustands-Strom im Einschaltzustand des MOSFETs fließt, und der erste Trennbereich 22 ist ein Pfad, durch welchen ein unipolarer Strom fließt, der ein Rückflussstrom der Schottky-Diode ist, was später noch detailliert beschrieben wird.
  • Nachstehend wird ein Verfahren zum Herstellen eines MOSFETs mit einer eingebauten SBD beschrieben, um die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform zu sein.
  • Zunächst wird die Driftschicht 20 aus Siliciumcarbid mit einer Dicke von 5 µm bis 50 µm epitaxial mit einer Störstellenkonzentration von 1 × 1015 cm-3 bis 1 × 1017 cm-3 vom n-Typ aufgewachsen, und zwar auf der Fläche des Substrats 10 vom n-Typ, das die Ebenenrichtung der ersten Hauptfläche aufweist, welche die (0001)-Ebene ist, mit einem 4H-Polytyp und aus Siliciumcarbid mit niedrigem Widerstand gebildet, und zwar mittels eines CVD-Verfahrens (chemische Abscheidung aus der Gasphase). Die Störstellenkonzentration vom n-Typ der Driftschicht 20 wird als erste Störstellenkonzentration bezeichnet.
  • Danach wird eine Implantationsmaske auf der Fläche der Driftschicht 20 mittels einer Photoresist-Schicht oder dergleichen ausgebildet, und Al-Ionen, die eine Dotierung bzw. Störstelle vom p-Typ bilden sollen, werden implantiert. Zu diesem Zeitpunkt ist die Implantationstiefe der Al-Ionen auf ungefähr 0,5 bis 3 µm eingestellt, was die Dicke der Driftschicht 20 nicht übersteigt.
  • Außerdem wird angenommen, dass die Störstellenkonzentration der implantierten Al-Ionen von 1 × 1017 cm-3 bis 1 × 1019 cm-3 reicht und höher ist als die erste Störstellenkonzentration der Driftschicht 20. Dann wird die Implantationsmaske entfernt. Durch den vorliegenden Schritt dient der Bereich, in welchem die Al-Ionen implantiert sind, als der Wannenbereich 30, und die Störstellenkonzentration vom p-Typ wird als eine zweite Störstellenkonzentration bezeichnet.
  • Anschließend wird eine Implantationsmaske auf der Fläche der Driftschicht 20 mittels einer Photoresist-Schicht oder dergleichen ausgebildet, und N-Ionen, die eine Dotierung bzw. Störstelle vom n-Typ bilden sollen, werden implantiert. Es wird angenommen, dass die Implantationstiefe der N-Ionen kleiner ist als die Dicke des Wannenbereichs 30. Außerdem wird angenommen, dass die Störstellenkonzentration der implantierten N-Ionen von 1 × 1018 cm-3 bis 1 × 1021 cm-3 reicht und die zweite Störstellenkonzentration vom p-Typ des Wannenbereichs 30 übersteigt. Im vorliegenden Schritt dient ein Bereich, der den n-Typ in dem Bereich angibt, wo das N implantiert ist, als der Source-Bereich 40.
  • Dann wird eine Implantationsmaske auf der Fläche der Driftschicht 20 mittels einer Photoresist-Schicht oder dergleichen ausgebildet, und Al-Ionen, die eine Dotierung bzw. Störstelle vom p-Typ bilden sollen, werden implantiert. Die Implantationsmaske wird anschließend entfernt. Durch den vorliegenden Schritt dient ein Bereich, wo das Al implantiert ist, als der Wannen-Kontaktbereich 35. Der Wannen-Kontaktbereich 35 ist vorgesehen, um einen exzellenten elektrischen Kontakt des Wannenbereichs 30 und der ohmschen Source-Elektrode 70 zu erhalten.
  • Es ist wünschenswert, dass die Störstellenkonzentration vom p-Typ des Wannen-Kontaktbereichs 35 höher eingestellt wird als die zweite Störstellenkonzentration vom p-Typ des Wannenbereichs 30. In dem vorliegenden Schritt gilt Folgendes: Wenn die Störstellenionen vom p-Typ implantiert werden sollen, ist es wünschenswert, dass das Substrat 10 oder die Driftschicht 20 auf 150 °C oder mehr erwärmt werden, um eine Ionenimplantation durchzuführen, um den Widerstand des Wannen-Kontaktbereichs 35 zu verringern.
  • Anschließend wird eine Implantationsmaske auf der Fläche der Driftschicht 20 mittels einer Photoresist-Schicht oder dergleichen ausgebildet, und N-Ionen, die eine Dotierung bzw. Störstelle vom n-Typ bilden sollen, werden implantiert. Infolgedessen wird die Störstellenkonzentration des ersten Trennbereichs 22 größer gemacht als die erste Störstellenkonzentration der Driftschicht 20. Ein Implantationsbereich, der von der Implantationsmaske und den Implantationsbedingungen zu diesem Zeitpunkt definiert wird, entspricht einem ersten Bereich. Er beinhaltet zumindest einen Teil eines Ebenenbereichs des ersten Trennbereichs 22 auf. Er beinhaltet bevorzugt einen Ebenenbereich des ersten Trennbereichs 22.
  • Mit anderen Worten: Es ist bevorzugt, dass ein Implantationsbereich im ersten Trennbereich 22 - betrachtet in dem Schnitt von 1 - an beide Trennbereiche 30 angrenzt (zu diesen benachbart liegt und in Kontakt mit diesen ist), die voneinander in zwei Plätze getrennt sind. In einem anderen Beispiel der vorliegenden Ausführungsform ist es jedoch ausreichend, dass sie aneinander angrenzen, und sie müssen nicht so vorgesehen sein, dass sie miteinander in Kontakt sind. In diesem Fall ist ein Freiraum zwischen dem ersten Bereich und dem Wannenbereich 30 gebildet.
  • Aus diesem Grund wird der Verringerungswert des Widerstands des ersten Trennbereichs 22 dementsprechend gesenkt, und zwar in Bezug auf einen Strom, der von der Source-Elektrode 80 in Richtung der Drain-Elektrode 85 fließt. Verglichen mit dem Fall, in welchem der Implantationsbereich nicht vorgesehen ist, ist es jedoch ersichtlich, dass ein dahingehender Vorteil erzielt werden kann, dass der Widerstand des ersten Trennbereichs 22 verringert wird.
  • In dem in 1 gezeigten Beispiel gemäß der vorliegenden Ausführungsform wird der Fall beschrieben, in welchem der erste Bereich und der erste Trennbereich 22 dieselben Bereiche sind, d. h. der Fall, in welchem sie aneinander angrenzen. Es ist bevorzugt, dass die Störstellenkonzentration der zu implantierenden N-Ionen von 5 × 1015 cm-3 bis 1 × 1018 cm-3 reicht. Insbesondere wird angenommen, dass die Störstellenkonzentration die Störstellenkonzentration vom p-Typ des Wannenbereichs 30 nicht übersteigt.
  • Der Grund ist folgender. Die Konzentration des ersten Trennbereichs 22 wird relativ mit dem Wannenbereich 30 verringert, damit sich die Verarmungsschicht zur Seite des ersten Trennbereichs 22 ausdehnt, wenn eine Sperrvorspannung an den pn-Übergang angelegt wird, der zwischen dem Wannenbereich 30 und dem ersten Trennbereich 22 ausgebildet ist. Der Vorteil der Verarmungsschicht wird später noch detailliert beschrieben.
  • In dem in 1 gezeigten Beispiel gemäß der vorliegenden Ausführungsform ist die Implantationstiefe der Störstelle vom n-Typ im ersten Bereich so eingestellt, dass sie gleich der Tiefe des Wannenbereichs 30 ist, und der gesamte erste Trennbereich 22 wird der Implantation unterzogen. Infolgedessen wird der erste Bereich so vorgegeben, dass er derselben ist wie der erste Trennbereich 22.
  • Mit anderen Worten: Der Bereich, der durch die dicke unterbrochene Linie in 1 umgeben ist, wird als der erste Bereich gesetzt. In dem in 1 gezeigten Beispiel gemäß der vorliegenden Ausführungsform wird der erste Bereich so gesetzt, dass er der gesamte erste Trennbereich 22 ist, wie in 1 gezeigt.
  • Nachstehend wird ein Tempern für 30 Sekunden bis zu einer Stunde bei 1300 °C bis 1900 °C in einer Intertgas-Atmosphäre, wie z. B. Argon-Gas (Ar) durchgeführt, und zwar mittels einer Wärmebehandlungs-Einrichtung. Durch das Tempern werden die implantierten N- und Al-Ionen elektrisch aktiviert.
  • Anschließend wird die Fläche der Driftschicht 20, auf welcher der Wannenbereich 30, der Source-Bereich 40 und der Wannen-Kontaktbereich 35 ausgebildet sind, thermisch oxidiert, um ein Siliciumoxid zu bilden, das die Gate-Isolierschicht 50 wird, welche eine gewünschte Dicke aufweist. Danach wird eine polykristalline Siliciumschicht mit einer elektrischen Leitfähigkeit auf der Gate-Isolierschicht 50 mittels eines Verfahrens zur chemischen Abscheidung aus der Gasphase bei niedrigem Druck ausgebildet, und sie wird einem Musterprozess unterzogen, um die Gate-Elektrode 60 zu bilden.
  • Dann wird die Zwischenschicht-Isolierschicht 55 mittels des Verfahrens zur chemischen Abscheidung aus der Gasphase bei niedrigem Druck gebildet. Danach wird ein Kontaktloch ausgebildet, das den Wannen-Kontaktbereich 35 und den Source-Bereich 40 erreicht, und zwar durch die Zwischenschicht-Isolierschicht 55 und die Gate-Isolierschicht 50 hindurch.
  • Dann wird eine Metallschicht, die Ni als Hauptbestandteil enthält, durch Sputtern oder dergleichen ausgebildet, und dann wird eine Wärmebehandlung bei einer Temperatur von 600 °C bis 1100 °C durchgeführt, um zu bewirken, dass die Ni als Hauptbestandteil enthaltende Metallschicht mit einer Siliciumcarbid-Schicht in dem Kontaktloch reagiert, so dass Silizid zwischen der Siliciumcarbid-Schicht und der Metallschicht gebildet wird.
  • Danach wird die Metallschicht, die auf der Zwischenschicht-Isolierschicht 55 mit Ausnahme des durch die Reaktion gebildeten Silizids verbleibt, durch Nassätzen unter Verwendung einer von Schwefelsäure, Salpetersäure und Salzsäure, einer Mischung daraus und einer Wasserstoffperoxid-Lösung oder dergleichen entfernt. Infolgedessen wird die ohmsche Source-Elektrode 70 gebildet.
  • Danach wird ein Metall, das Ni als Hauptbestandteil enthält, auf der Rückseite des Substrats 10 (der zweiten Hauptfläche) gebildet, und es wird dann wärmebehandelt, um die ohmsche Rückelektrode 71 auf der Rückseite des Substrats 10 auszubilden.
  • Danach wird ein Musterprozess durch die Photoresist-Schicht oder dergleichen verwendet, um die Zwischenschicht-Isolierschicht 55 und die Gate-Isolierschicht 50 zu entfernen, die auf dem ersten Trennbereich 22 und der Zwischenschicht-Isolierschicht 55 in einer Position des Gate-Kontaktlochs vorgesehen sind. Ein Nassätzen, das die Oberfläche des ersten Trennbereichs 22 nicht beschädigt, wird als Entfernungsverfahren bevorzugt.
  • Danach wird die Schottky-Elektrode 75 mittels eines Sputterverfahrens oder dergleichen abgeschieden bzw. abgelagert. Für die Schottky-Elektrode 75 ist es bevorzugt, Ti, Mo, Ni oder dergleichen abzulagern.
  • Dann wird ein Verdrahtungsmetall, wie z. B. Al auf der Fläche des behandelten Substrats 10 durch das Sputterverfahren oder ein Bedampfungsverfahren ausgebildet, und es wird mittels einer photolitographischen Technik zu einer vorgebestimmten Form verarbeitet. Dadurch wird die Source-Elektrode 80 in Kontakt mit der ohmschen Source-Elektrode 70 und der Schottky-Elektrode 75 ausgebildet, und es werden ein Gate-Kontakt (Pad) und eine Gate-Verdrahtung in Kontakt mit der Gate-Elektrode 60 ausgebildet.
  • Ferner wird die Drain-Elektrode 85, die eine Metallschicht sein soll, auf der Fläche der ohmschen Rückelektrode 71 ausgebildet, die auf der Rückseite des Substrats 10 vorgesehen ist. Infolgedessen wird die Halbleitervorrichtung fertiggestellt, die in der Schnittansicht von 1 und in der teilweisen Draufsicht von 2 dargestellt sind.
  • Nachstehend wird kurz der Betrieb des MOSFETs mit der eingebauten SBD beschrieben, der die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform bildet, und zwar einzeln in drei Zuständen.
  • Ein erster Zustand stellt den Fall dar, in welchem eine hohe Spannung an die Drain-Elektrode 85 in Bezug auf die Source-Elektrode 80 angelegt wird, und in welchem eine positive Spannung, welche gleich groß wie oder größer ist als ein Schwellenwert, an die Gate-Elektrode 60 angelegt wird, was nachstehend als „Einschaltzustand“ bezeichnet wird. Im Einschaltzustand wird ein Inversionskanal in einem Kanalbereich ausgebildet, und ein Pfad, durch welchen Elektronen fließen, die die Ladungsträger bilden, wird zwischen dem Source-Bereich 40 vom n-Typ und dem zweiten Trennbereich 21 vom n-Typ ausgebildet.
  • Andererseits wird ein elektrisches Feld in einer Richtung, in welcher der Strom nur schwerlich für die Schottky-Verbindung, d. h. eine Rückwärtsrichtung (eine Sperrvorspannung) fließt, an den Schottkybarrieren-Übergang angelegt, der in einem Kontaktteil des ersten Trennbereichs 22 und der Schottky-Elektrode 75 ausgebildet ist. Aus diesem Grund fließt der Strom nicht.
  • Die Elektronen, die von der Source-Elektrode 80 in die Drain-Elektrode 85 fließen, erreichen die Drain-Elektrode 85 von der Source-Elektrode 80 über die ohmsche Source-Elektrode 70, den Source-Bereich 40, den Kanalbereich, den zweiten Trennbereich 21, die Driftschicht 20 und das Substrat 10, und zwar gemäß einem elektrischen Feld, das von der positiven Spannung gebildet wird, die an die Drain-Elektrode 85 angelegt wird. Dementsprechend wird die positive Spannung an die Gate-Elektrode 60 angelegt, so dass ein Strom im Einschaltzustand fließt, und zwar von der Drain-Elektrode 85 zu der Source-Elektrode 80.
  • Zu diesem Zeitpunkt wird die Spannung, die zwischen der Source-Elektrode 80 und der Drain-Elektrode 85 angelegt werden soll, als die Spannung im Einschaltzustand bezeichnet, und der Wert, der durch Division der Spannung im Einschaltzustand durch die Stromdichte im Einschaltzustand erhalten wird, wird als Einschaltwiderstand bezeichnet, der gleich der Gesamtheit der Widerstände in dem Pfad ist, durch welche die Elektronen fließen. Das Produkt aus Einschaltwiderstand und dem Quadrat des Stroms im Einschaltzustand ist gleich der Elektrisierungsverluste, die durch die Elektrisierung des MOSFET verbraucht werden. Aus diesem Grund wird ein niedriger Einschaltwiderstand bevorzugt.
  • Ein zweiter Zustand stellt den Fall dar, in welchem eine hohe Spannung an die Drain-Elektrode 85 in Bezug auf die Source-Elektrode 80 angelegt wird, und in welchem eine Spannung, welche gleich groß wie oder niedriger ist als ein Schwellenwert, an die Gate-Elektrode 60 angelegt wird, was nachstehend als „Ausschaltzustand“ bezeichnet wird. In diesem Zustand ist die Inversionsschicht im Kanalbereich nicht vorhanden.
  • Aus diesem Grund fließt der Strom im Einschaltzustand nicht, so dass eine hohe Spannung an eine Last im Einschaltzustand zwischen der Source-Elektrode 80 und der Drain-Elektrode 85 im MOSFET angelegt wird. Ein elektrisches Feld in der gleichen Richtung wie im „Einschaltzustand“ wird an den Schottkybarrieren-Übergang angelegt, der im Kontaktbereich zwischen dem ersten Trennbereich 22 und der Schottky-Elektrode 75 ausgebildet ist. Aus diesem Grund fließt der Strom idealerweise nicht.
  • Es wird jedoch ein viel größeres elektrisches Feld als dasjenige im „Einschaltzustand“ angelegt. Daher kann ein Leckstrom erzeugt werden. In einigen Fällen, in welchen der Leckstrom groß ist, wird die Wärmeerzeugung des MOSFET erhöht, so dass der MOSFET und ein Modul, das den MOSFET verwendet, thermisch zerstört werden. Um den Leckstrom zu verringern, ist es daher bevorzugt, das elektrische Feld zu verringern, das an den Schottkybarrieren-Übergang angelegt werden soll.
  • Ein dritter Zustand stellt einen Zustand dar, in welchem eine niedrige Spannung an die Drain-Elektrode 85 in Bezug auf die Source-Elektrode 80 angelegt wird, d. h. eine gegenelektromotorische Spannung wird an den MOSFET angelegt, wobei der Rückflussstrom von der Source-Elektrode 80 in Richtung der Drain-Elektrode 85 fließt. Dieser Zustand wird nachstehend als „Rückflusszustand“ bezeichnet.
  • Im Rückflusszustand wird ein elektrisches Feld (eine Vorwärts-Vorspannung) in Vorwärtsrichtung an den Schottkybarrieren-Übergang angelegt, der in dem Kontaktteil des ersten Trennbereichs 22 und der Schottky-Elektrode 75 ausgebildet ist, so dass ein unipolarer Strom, der von einem Elektronenstrom gebildet ist, von der Schottky-Elektrode 75 in Richtung des ersten Trennbereichs 22 vom n-Typ fließt.
  • Zu diesem Zeitpunkt ist nur die unipolare Komponente als Rückflussstromkomponente der Rückflussdiode enthalten. Falls die Dichte es elektronischen Stroms erhöht wird, der durch die Schottky-Elektrode 75 fließt, dann wird der Spannungsabfall im ersten Trennbereich 22 erhöht, so dass das elektrische Potential der Driftschicht 20 in Bezug auf die Source-Elektrode 80 verringert wird.
  • Die Source-Elektrode 80 und der Wannenbereich 30 haben das gleiche elektrische Potential durch die ohmsche Source-Elektrode 70. Im Ergebnis wird eine Vorwärts-Vorspannung an den pn-Übergang zwischen dem Wannenbereich 30 vom p-Typ und der Driftschicht 20 angelegt. Wenn die Vorwärts-Vorspannung erhöht wird und folglich das Diffusionspotential des pn-Übergangs übersteigt, dann werden Löcher aus dem Wannenbereich 30 in Richtung der Driftschicht 20 injiziert.
  • Mit anderen Worten: Die pn-Diode durch den Wannenbereich 30 vom p-Typ und die Driftschicht 20 vom n-Typ wird so betrieben, dass Minoritäts-Ladungsträger injiziert werden (ein bipolarer Betrieb). Genauer gesagt, es wird ein bipolarer Strom zu dem unipolaren Strom in einer Stromkomponente der Rückflussdiode hinzugefügt.
  • Wenn die Minoritäts-Ladungsträger injiziert werden, dann werden die folgenden zwei Probleme verursacht. In Bezug auf das erste Problem gilt Folgendes: Wenn ein Wechsel aus dem Rückflusszustand zu dem Ausschaltzustand oder dem Einschaltzustand durchgeführt wird, dann wird ein Recovery-Strom erzeugt, und zwar aus der Notwendigkeit heraus, Löcher zu extrahieren, die als Minoritäts-Ladungsträger injiziert worden sind. Aus diesem Grund tritt ein Leistungsverlust, d. h. ein Verzögerungsverlust (Recovery-Verlust) auf. Mit anderen Worten: Wenn der bipolare Strom zu der Stromkomponente der Rückflussdiode hinzugefügt wird, dann wird der Leistungsverlust erhöht.
  • In Bezug auf das zweite Problem gilt Folgendes: Ein Halbleiterkristall wird manchmal durch die Rekombinationsenergie infolge der Rekombination eines Teils der Löcher, die als die Minoritäts-Ladungsträger injiziert werden, mit Elektronen zerstört. Beispielsweise ist für den Fall von Siliciumcarbid bekannt, dass ein Stapelfehler durch die Rekombinationsenergie bewirkt wird. Es besteht das Problem, dass der Stapelfehler t einen Strom dazu veranlasst, unter Schwierigkeiten zu fließen, und der Widerstand einer Vorrichtung wird folglich vergrößert, was zu einer Alterungs-Verschlechterung der Vorrichtungskennwerte führt.
  • Um diese zwei Probleme zu vermeiden und einen Rückflussstrom zu erhalten, der so groß wie möglich bei der gleichen Chipfläche ist, ist es wünschenswert, einen MOSFET zu implementieren, der eine eingebaute SBD hat, welche eine hohe Dichte eines maximalen Stroms hat (eine maximale unipolare Stromdichte), der nur durch einen unipolaren Strom zum Fließen veranlasst wird, ohne einen bipolaren Betrieb zu verursachen, d. h. eine hohe maximale unipolare Stromdichte mit einer Rückflussdiodenkomponente, die nur von dem unipolaren Strom gebildet wird.
  • Wie aus der Beschreibung hervorgeht, gilt Folgendes, um die maximale unipolare Stromdichte zu vergrößern: Es ist zweckmäßig, zu veranlassen, dass die Störstellenkonzentration des ersten Bereichs höher ist als die erste Störstellenkonzentration der Driftschicht 20, so dass der Widerstand des ersten Trennbereichs 22 verringert wird, d. h. den Spannungsabfall des ersten Trennbereichs 22 zu unterbinden, so dass die Vorwärts-Vorspannung verringert wird, die an den pn-Übergang zwischen dem Wannenbereich 30 und der Driftschicht 20 angelegt wird, um zu verhindern, dass der bipolare Betrieb auftritt.
  • Bei der vorliegenden Ausführungsform wird dafür gesorgt, dass die Störstellenkonzentration des ersten Bereichs im ersten Trennbereich 22 höher ist als die erste Störstellenkonzentration der Driftschicht 20, so dass der Widerstand des ersten Trennbereichs 22 verringert wird. Daher ist es möglich, die Vorwärts-Vorspannung zu verringern, die an den pn-Übergang angelegt wird. Mit anderen Worten: Die Stromdichte der Rückflussdiode in dem Zustand, in welchem die Minoritäts-Ladungsträger nicht injiziert werden, d. h. der maximale Wert der unipolaren Stromdichte, wird erhöht. Daher ist es möglich, die maximale unipolare Stromdichte der Rückflussdiode zu vergrößern.
  • Außerdem ist es bei der vorliegenden Ausführungsform möglich, die unipolare Stromdichte der Rückflussdiode in dem Zustand zu vergrößern, in welchem die Minoritäts-Ladungsträger nicht in das Siliciumcarbid injiziert werden, das die Driftschicht 20 sein soll, d. h. den maximalen unipolaren Strom. Daher ergibt sich der Vorteil, dass es möglich ist, die Alterungs-Verschlechterung der Vorrichtungskennwerte zu unterbinden, ohne einen Stapelfehler zu verursachen, während der Rückflussstrom vergrößert wird.
  • Falls die Störstellenkonzentration vom n-Typ des ersten Bereichs größer gemacht wird als die zweite Störstellenkonzentration des Wannenbereichs 30, dann dehnt sich die Verarmungsschicht nicht ausreichend von dem Wannenbereich 30 zu dem ersten Trennbereich 22 im Ausschaltzustand aus, so dass das elektrische Feld, das an den Schottkybarrieren-Übergang angelegt werden soll, vergrößert wird, was in einer Zunahme des Leckstroms resultiert. Aus diesem Grund ist es wichtig, zu veranlassen, dass die Störstellenkonzentration vom n-Typ (vom ersten Leitfähigkeitstyp) des ersten Bereichs niedriger ist als die zweite Störstellenkonzentration vom p-Typ (vom zweiten Leitfähigkeitstyp) des Wannenbereichs 30.
  • Für den Fall, dass die zweite Störstellenkonzentration des Wannenbereichs 30 eine Konzentrationsverteilung in Tiefenrichtung hat, ist es ausreichend, eine Ausdehnung in der senkrechten Richtung zu der Fläche des pn-Übergangs anzunehmen, um die Ausdehnung der Verarmungsschicht vom Wannenbereich 30 zu vereinfachen. Mit anderen Worten: Sogar wenn die zweite Störstellenkonzentration des Wannenbereichs 30 in Abhängigkeit der Tiefe variiert wird, ist es ausreichend, dass die Störstellenkonzentration des ersten Bereichs niedriger ist als die zweite Störstellenkonzentration in der gleichen Tiefe des Wannenbereichs 30.
  • Genauer gesagt: Es ist ausreichend, dass die Störstellenkonzentration in einer bestimmten Tiefe des ersten Bereichs niedriger ist als die zweite Störstellenkonzentration in der gleichen Tiefe des Wannenbereichs 30 und höher als die erste Störstellenkonzentration der Driftschicht 20.
  • In dem Fall, in welchem die vorliegende Ausführungsform nicht verwendet wird, d. h. in den Fall, in welchem die Störstellenkonzentration vom n-Typ des gesamten ersten Trennbereichs 22 gleich groß wie die erste Störstellenkonzentration der Driftschicht 20 ist, ist es möglich, ein Verfahren zum Vergrößern der Breite des ersten Trennbereichs 22 als ein Verfahren vorzuschlagen, um die maximale unipolare Stromdichte zu vergrößern. In diesem Fall werden die folgenden zwei Probleme verursacht.
  • Als ein erstes Problem wird das Zellen-Rastermaß vergrößert, das einer Länge in Längsrichtung des Substrats 10 in 1 entspricht, d. h. eine Länge eines minimalen Zyklus (eine Einheitszelle), der den MOSFET ausbildet, und zwar mit der Vergrößerung der Breite des ersten Trennbereichs 22. Infolgedessen wird der Einschaltwiderstand des MOSFETs vergrößert. Der Grund, warum der Einschaltwiderstand mit der Vergrößerung des Zellen-Rastermaßes ansteigt, ist, dass die Dichte des Pfads herabgesetzt wird, durch welchen der Strom im Einschaltzustand fließt.
  • Wenn das Zellen-Rastermaß vergrößert wird, so wird beispielsweise die Kanalbreitendichte herabgesetzt, d. h. die Breite eines Kanals, der pro Einheitsfläche des MOSFETs gebildet wird, so dass der Kanalwiderstand erhöht wird, der nahezu umgekehrt proportional zu der Kanalbreitendichte ist. Unter Bezugnahme auf den MOSFET, der Siliciumcarbid als Halbleitermaterial verwendet, hat insbesondere der Kanalwiderstand einen großen Anteil am Einschaltwiderstand, und zwar infolge einer niedrigen Kanalbeweglichkeit, was ein ernstes Problem darstellt.
  • Als zweites Problem wird das elektrische Feld vergrößert, das an den Schottkybarrieren-Übergang im Ausschaltzustand angelegt wird, so dass der Leckstrom vergrößert wird. Der Grund ist folgender. Zunächst dient im Ausschaltzustand die Verarmungsschicht, die sich vom Wannenbereich 30 in Richtung des ersten Trennbereichs 22 ausdehnt, dazu, die elektrische Feldstärke zu verringern, die an den Schottkybarrieren-Übergang angelegt werden soll.
  • Wenn die Breite des ersten Trennbereichs 22 vergrößert wird, entweicht eine hohe Spannung, die nicht vollständig von der Verarmungsschicht abgeschirmt werden kann, zu dem oberen Bereich des ersten Trennbereichs 22. Im Ergebnis wird die elektrische Feldstärke vergrößert, die an den Schottkybarrieren-Übergang angelegt werden soll.
  • Unter Bezugnahme auf das erste Problem gilt gemäß der vorliegenden Ausführungsform Folgendes: Es wird eine Designtechnik verwendet, bei welcher die Störstellenkonzentration des ersten Bereichs, der der erste Trennbereich 22 werden soll, höher ist als die erste Störstellenkonzentration der Driftschicht 20. Aus diesem Grund wird der Widerstand des ersten Trennbereichs 22 verringert, so dass die maximale unipolare Stromdichte vergrößert wird, und so dass der maximale unipolare Strom erhöht werden kann. Mit anderen Worten: In der ersten Ausführungsform ist die Zunahme des Zellen-Rastermaßes nicht nötig, und der maximale unipolare Strom kann ohne eine Zunahme des Einschaltwiderstands vergrößert werden.
  • Wenn die Konzentration des ersten Trennbereichs 22 vergrößert wird, dann wird andererseits das elektrische Feld von dem inneren Teil des ersten Trennbereichs 22 in Richtung der Schottky-Elektrode 75 im Ausschaltzustand vergrößert. Daher wird die elektrische Feldstärke vergrößert, die an den Schottkybarrieren-Übergang angelegt werden soll. Es wurde jedoch herausgefunden, dass der Wert des Anstiegs der elektrischen Feldstärke relativ verringert werden kann, und zwar im Vergleich zu dem Fall, in welchem die Breite des ersten Trennbereichs 22 vergrößert wird, ohne die vorliegende Erfindung zu verwenden, so dass die gleiche maximale unipolare Stromdichte erhalten wird.
  • Genauer gesagt, es gilt unter Bezugnahme auf das zweite Problem Folgendes: Es wurde herausgefunden, dass das elektrische Feld, das an den Schottkybarrieren-Übergang angelegt werden soll, besser verringert werden kann für den Fall, dass die erste Ausführungsform verwendet wird, und zwar verglichen mit dem Fall, in welchem die Breite des ersten Trennbereichs 22 vergrößert wird.
  • Dieser Mechanismus kann semi-quantitativ wie folgt beschrieben werden.
  • Zunächst wird der Rückflusszustand betrachtet. Der Widerstand an einer Position, wo die Tiefe, d. h. der Abstand in Tiefenrichtung von dem Schottkybarrieren-Übergang, durch z im ersten Trennbereich 22 dargestellt wird, wird durch den spezifischen Widerstand des ersten Trennbereichs 22 und der Breite eines effektiven Leitungspfades bestimmt. Der effektive Leitungspfad stellt einen Bereich dar, der erhalten wird, indem von dem ersten Trennbereich 22 die Verarmungsschicht entfernt wird, die sich vom Wannenbereich 30 ausdehnt.
  • Der Widerstand des ersten Trennbereichs 22 wird durch RIS dargestellt. RIS ist ein Wert, der durch Multiplikation des Widerstands pro Einheitsfläche des ersten Trennbereichs 22 mit der Breite Lw des ersten Trennbereichs 22 erhalten wird. Der differentielle Widerstand dRIS / dz mit der Tiefe z im Widerstand RIS des ersten Trennbereichs 22 ist in (Gleichung 1) ausgedrückt.
    [Gleichung 1] d R I S d z = 1 q μ N I S ⋅ 1 ( L W − 2 L d )
    Figure DE112013007772B3_0001
  • Hierbei bezeichnet q die Elementarladung, µ bezeichnet die Beweglichkeit eines Elektrons als Majoritäts-Ladungsträger im ersten Trennbereich 22, NIS bezeichnet die Ladungsträger-Konzentration des ersten Trennbereichs 22, und Lw bezeichnet die Breite des ersten Trennbereichs 22. Ld impliziert die Breite einer Verarmungsschicht, die sich von einer pn-Übergangsfläche des Wannenbereichs 30 und des ersten Trennbereichs 22 in Richtung des ersten Trennbereichs 22 erstreckt. Ld kann gemäß der folgenden (Gleichung 2) erhalten werden.
    [Gleichung 2] L d = 2 ε 0 ε S q N I S ( Φ b i + V j ( z ) )
    Figure DE112013007772B3_0002
  • Hierbei bezeichnet ε0 die Dielektrizitätskonstante des Vakuums, εs bezeichnet die relative Dielektrizitätszahl des Halbleiters, der den ersten Trennbereich 22 bildet, Φbi bezeichnet das Diffusionspotential des pn-Übergangs, und Vj (z) bezeichnet das elektrische Potential auf der Basis der Source-Elektrode 80 in der Position mit der Tiefe z im ersten Trennbereich 22. (Gleichung 3) wird durch (Gleichung 1) und (Gleichung 2) erhalten.
    [Gleichung 3] d R I S d z = 1 q μ N I S L w − 8 ε 0 ε S μ 2 q N I S ( Φ b i + V j ( z ) )
    Figure DE112013007772B3_0003
  • Nachstehend wird der Ausschaltzustand betrachtet. Im Ausschaltzustand wird der gesamte erste Trennbereich 22 durch die Verarmungsschicht verarmt, die sich vom Wannenbereich 30 in Richtung des ersten Trennbereichs 22 ausdehnt. Die elektrische Feldstärke, die an den Schottkybarrieren-Übergang im Ausschaltzustand angelegt werden soll, ist proportional zu der Potentialdifferenz zwischen der Schottky-Elektrode 75 auf dem gleichen elektrischen Potential wie die Source-Elektrode 80 und dem verarmten ersten Trennbereich 22.
  • Um das elektrische Potential des ersten Trennbereichs 22 zu dieser Zeit genau zu schätzen, ist es notwendig, auf eine zweidimensionale Simulation zurückzugreifen, die unten beschrieben wird. Das elektrische Potential des ersten Trennbereichs 22 im Ausschaltzustand kann jedoch näherungsweise als im Wesentlichen gleich groß wie das elektrische Potential angenommen werden, mit welchem der erste Trennbereich 22 komplett zum ersten Mal verarmt ist, wenn das elektrische Potential des ersten Trennbereichs 22 mit einem Anstieg der Drain-Spannung erhöht wird.
  • Mit anderen Worten: Wenn der erste Trennbereich 22 vollständig verarmt ist, dann hält das elektrische Potential des ersten Trennbereichs 22 einen Wert bei der Verarmung nahezu konstant, und zwar sogar dann, wenn die Drain-Spannung erhöht wird. Aus diesem Grund ist es ersichtlich, dass die elektrische Feldstärke, die an den Schottkybarrieren-Übergang angelegt werden soll, besser im Ausschaltzustand mit der Struktur des ersten Trennbereichs 22 verringert werden kann, der vollständig durch eine niedrigere Drain-Spannung verarmt ist.
  • Es kann angenommen werden, dass Vjd (z) LW = 2Ld ist, d. h. gleich Vj (z) ist, wobei der Nenner auf der rechten Seite von (Gleichung 3) null ist, wobei das elektrische Potential, mit welchem der erste Trennbereich 22 vollständig verarmt ist, in der Tiefe z durch Vjd (z) dargestellt wird. Daher kann Vjd (z) gemäß (Gleichung 4) erhalten werden.
    [Gleichung 4] V j d ( z ) = q N I S L w 2 8 ε 0 ε S − Φ b i
    Figure DE112013007772B3_0004
  • 3 zeigt das Verhältnis zwischen dem differentiellen Widerstand dRIS / dz des ersten Trennbereichs 22, der gemäß (Gleichung 3) erhalten wird, wenn NIS auf 1e16 oder 1e17 cm-3 gesetzt wird, und dem elektrischen Potential Vjd (z) des ersten Trennbereichs 22 bei kompletter Verarmung des ersten Trennbereichs 22, das gemäß (Gleichung 4) erhalten wird. Lw wird auf einen Bereich von 0,5 bis 8 µm eingestellt und gibt einen Wert von Lw in jeder Kennlinie in der Zeichnung an. In 3 verwendet Vj (z) in (Gleichung 3) zum Berechnen von dRIS / dz im Rückflusszustand ein Schottkybarrieren-Potential als Näherungswert.
  • Unter Bezugnahme auf 3 zeigt Tabelle 1 Werte für Vjd (z) und dRIS / dz, wenn LW gleich 2 µm ist, NIS gleich 1e16 cm-3 oder gleich 1e17 cm-3 ist, Lw gleich 8 µm ist und NIS gleich 1e16 cm-3 ist. Tabelle 1
    Lw (µm) NIS (cm-3) Vjd (z) (V) dRIS / dz (Ω/m)
    2 1e16 6,3 9202
    2 1e17 90,1 395
    8 1e16 164,2 937
  • Aus dem Umstand, dass Lw gleich 2 µm ist und NIS auf 1e16 cm-3 eingestellt ist, geht aus Tabelle 1 hervor, dass Vjd (z) verringert werden kann und dRIS / dz stärker verringert werden kann, während Lw auf 2 µm belassen wird und NIS auf 1e17 cm-3 erhöht wird, als dann, wenn NIS gleich belassen wird und Lw auf 8 µm gesetzt wird.
  • Genauer gesagt: Bei der vorliegenden Ausführungsform ist es möglich, die Potentialdifferenz Vjd (z) des ersten Trennbereichs 22 und den differentiellen Widerstand dRIS / dz stärker zu verringern im Vergleich zu dem Fall, in welchem die Breite des ersten Trennbereichs 22 ohne Verwendung der vorliegenden Ausführungsform vergrößert wird. Daher ist es möglich, den Anstieg der elektrischen Feldstärke zu verhindern, die an den Schottkybarrieren-Übergang angelegt werden soll, und die maximale unipolare Stromdichte zu vergrößern.
  • Unter Bezugnahme auf 3 wird NIS auf 1e17 cm-3 verglichen mit NIS auf 1e16 cm-3. dRIS / dz mit dem gleichen Vjd (z) ist kleiner, wenn NIS gleich 1e17 cm-3 ist. Infolgedessen ist es ersichtlich, dass der Wert von dRIS / dz, um das gleiche Vjd (z) zu erhalten, verringert werden kann, wenn die Störstellenkonzentration des ersten Trennbereichs 22 vergrößert wird. Mit anderen Worten: Für den Fall, dass die elektrische Feldstärke, die an den Schottkybarrieren-Übergang angelegt werden soll, so eingestellt ist, dass sie im Ausschaltzustand gleich ist, dann kann der Widerstand des ersten Trennbereichs 22 im Rückflusszustand verringert werden, wenn die Störstellenkonzentration des ersten Trennbereichs 22 vergrößert wird.
  • Genauer gesagt: Wenn die Störstellenkonzentration des ersten Trennbereichs 22 vergrößert wird, dann kann der Leckstrom im Ausschaltzustand verringert werden, und gleichzeitig kann die maximale unipolare Stromdichte vergrößert werden. Außerdem ist es ersichtlich, dass die elektrische Feldstärke des Schottkybarrieren-Übergangs verringert werden kann, wenn die Störstellenkonzentration des zweiten Trennbereichs 22 vergrößert wird, falls die maximale unipolare Stromdichte so eingestellt ist, dass sie konstant ist. Infolgedessen kann der Leckstrom im Ausschaltzustand verringert werden.
  • Als Verfahren zum Erhöhen der Störstellenkonzentration des ersten Trennbereichs 22 ist es möglich, zwei Verfahren vorzuschlagen, d. h. ein Verfahren, bei welchem nur die Störstellenkonzentration des ersten Trennbereichs 22 vergrößert wird, und ein Verfahren, bei welchem die Störstellenkonzentration des ersten Trennbereichs 22 und die Störstellenkonzentration der Driftschicht 20 erhöht werden, wobei beide so eingestellt werden, dass sie zueinander gleich groß sind. Im letztgenannten Fall ergibt sich jedoch ein dahingehendes Problem, dass die Durchbruchspannung des MOSFETs verringert wird.
  • Ein Verfahren, um die Störstellenkonzentration des ersten Trennbereichs 22 zu vergrößern, ohne die Durchbruchspannung zu verringern, kann nur durch ein Verfahren implementiert werden, bei welchem veranlasst wird, dass die Störstellenkonzentration des ersten Bereichs, der als der erste Trennbereich 22 dient, höher ist als die erste Störstellenkonzentration der Driftschicht 20.
  • Mit anderen Worten: Es ist möglich, die maximale unipolare Stromdichte auf der gleichen Durchbruchspannung zu erhöhen, indem veranlasst wird, dass die Störstellenkonzentration des ersten Bereichs höher ist als die erste Störstellenkonzentration der Driftschicht 20.
  • Um die Gültigkeit der semi-quantitativen Theorie zu bestätigen, wurde die Wirkung der vorliegenden Ausführungsform durch eine Vorrichtungs-Simulation verifiziert. Es wurde ein Struktur A angenommen, die die erste Ausführungsform gemäß der vorliegenden Erfindung nicht verwendet, und eine Struktur B, welche die erste Ausführungsform gemäß der vorliegenden Erfindung verwendet.
  • Bei der Struktur A wurde die Störstellenkonzentration des ersten Trennbereichs 22 auf 3e15 cm-3 eingestellt, so dass sie gleich der ersten Störstellenkonzentration der Driftschicht 20 war, und die Breite des ersten Trennbereichs 22 wurde auf 3 µm gesetzt. Andererseits wurde bei der Struktur B die Störstellenkonzentration des ersten Trennbereichs 22 auf 5,3e16 cm-3 eingestellt, was höher ist als die erste Störstellenkonzentration der Driftschicht 20, d. h. 3e15 cm-3. Die Breite des ersten Trennbereichs 22 in der Struktur B wird auf 1,75 µm gesetzt.
  • Die Störstellenkonzentration und die Breite des ersten Trennbereichs 22 der Struktur B werden auf eine solche Weise gesetzt, dass die elektrische Feldstärke, die an den Schottkybarrieren-Übergang angelegt werden soll, 1,2 MV / cm beträgt, was gleich derjenigen von Struktur A ist, wenn eine Spannung von 3300 V im Ausschaltzustand angelegt wird. Die Dimensionen mit Ausnahme des ersten Trennbereichs 22 sind bei der Struktur A und der Struktur B zueinander gleich. Mit anderen Worten: Das Zellen-Rastermaß ist in der Struktur B unter Verwendung der ersten Ausführungsform kleiner.
  • 4 zeigt das Verhältnis zwischen der Spannung Vds zwischen Source und Drain im Rückflusszustand und der Rückfluss-Stromdichte Ird, die pro Einheitsfläche fließt, welche durch Vorrichtungssimulation erhalten wird. Ein plötzlicher Anstieg der Stromdichte in der Mitte impliziert, dass die pn-Diode, die von dem Wannenbereich 30 und der Driftschicht 20 gebildet wird, betrieben wird, und dass der Minoritäts-Ladungsträger in die Driftschicht 20 injiziert wird, was in einer Leitfähigkeits-Modulation resultiert.
  • Mit anderen Worten: Dies impliziert, dass der bipolare Strom als Rückflussstromkomponente zum unipolaren Strom hinzugefügt wird. Es ist ersichtlich, dass die Stromdichte, die unmittelbar vor dem Auftreten dieses Phänomens erhalten wird, der maximalen unipolaren Stromdichte entspricht, und dass sie um 22 % bei der Struktur B gegenüber der Struktur A verbessert wird. Außerdem ist das Zellen-Rastermaß in Struktur B kleiner.
  • Aus diesem Grund ist es offensichtlich, dass der Einschaltwiderstand verringert wird. Genauer gesagt: Für den Fall, dass die elektrische Feldstärke konstant ist, die an den Schottkybarrieren-Übergang angelegt werden soll, dann wird die maximale unipolare Stromdichte stärker in der Struktur B unter Verwendung der ersten Ausführungsform erhöht, so dass der Einschaltwiderstand verringert werden kann.
  • In der vorliegenden Beschreibung werden die elektrischen Feldstärken, die an den Schottkybarrieren-Übergang angelegt werden sollen, so eingestellt, dass sie in der Struktur A und in der Struktur B zueinander gleich groß sind. Für den Fall jedoch, in welchem die maximalen unipolaren Stromdichten so konzipiert sind, dass sie gleich sind, ist es ersichtlich, dass das Ergebnis erhalten wird, dass die elektrische Feldstärke, die an den Schottkybarrieren-Übergang angelegt wird, in der Struktur B stärker verringert wird.
  • Wie oben beschrieben, ist es bei Verwendung der ersten Ausführungsform möglich, das elektrische Feld zu unterdrücken, das an den Schottkybarrieren-Übergang im Ausschaltzustand des MOSFETs angelegt wird, und den Leckstrom zu verringern. Infolgedessen ist es möglich, einen dahingehenden Vorteil zu erzielen, dass ein thermisches Durchgehen (Überhitzen) nur schwerlich verursacht wird, und folglich wird eine Halbleitervorrichtung erhalten, die eine hohe Zuverlässigkeit hat.
  • Außerdem ist es möglich, die unipolare Stromdichte zu vergrößern, ohne die Breite des ersten Trennbereichs 22 zu vergrößern. Daher ist es möglich, einen Anstieg des Einschaltwiderstands zu verhindern, ohne dass es nötig ist, das Zellen-Rastermaß des MOSFET zu vergrößern. Infolgedessen ist es möglich, einen dahingehenden Vorteil zu erzielen, dass die Chipfläche verkleinert werden kann, und dass folglich die Kosten kleingehalten werden können.
  • Ferner ist es möglich, den Spannungsabfall des ersten Trennbereichs 22 zu verringern, der der Bereich sein soll, welcher zwischen den Wannenbereichen 30 unterhalb des Schottkybarrieren-Übergangs angeordnet ist. Daher ist es möglich, einen dahingehenden Vorteil zu erzielen, dass die unipolare Stromdichte in einem Zustand erhöht werden kann, in welchem die Minoritäts-Ladungsträger nicht in den pn-Übergang des Wannenbereichs 30 und der Driftschicht 20 injiziert werden. Mit anderen Worten: Bei einer Halbleitervorrichtung, die die gleiche Chipfläche hat, ist es möglich, einen dahingehenden Vorteil zu erzielen, dass der maximale unipolare Strom vergrößert werden kann, und zwar vor dem Hinzufügen des bipolaren Stroms zu der Rückflussstromkomponente.
  • Außerdem werden die Minoritäts-Ladungsträger im Rückflusszustand nicht in den pn-Übergang injiziert. Daher ist es möglich, einen dahingehenden Vorteil zu erzielen, dass ein Halbleiterkristall nicht beschädigt wird, und dass eine Alterungs-Verschlechterung der Vorrichtungskennwerte nicht verursacht wird.
  • Obwohl Stickstoff (N) als Dotierung bzw. Störstelle vom n-Typ (vom ersten Leitfähigkeitstyp) in der vorliegenden Ausführungsform verwendet wird, können auch Phosphor oder Arsen verwendet werden.
  • Obwohl Aluminium (Al) als Dotierung bzw. Störstelle vom p-Typ (vom zweiten Leitfähigkeitstyp) bei der vorliegenden Ausführungsform verwendet wird, können auch Bor oder Gallium verwendet werden.
  • Während die Ionenimplantation als Verfahren zur Vergrößerung der Störstellenkonzentration des ersten Bereichs im ersten Trennbereich 22 gemäß einem Beispiel des Herstellungsverfahrens verwendet wird, kann auch ein epitaxiales Aufwachsen verwendet werden. Mit anderen Worten: Nachdem die Driftschicht 20 aufgewachsen worden ist, wird eine epitaxiale Schicht vom ersten Leitfähigkeitstyp mit einer höheren Störstellenkonzentration als die erste Störstellenkonzentration der Driftschicht 20 aufgewachsen, und die Schritte ausschließlich der Implantation in den ersten Trennbereich 22 im Herstellungsverfahren werden danach ausgeführt. Infolgedessen wird die Störstellenkonzentration des ersten Trennbereichs 22 höher gemacht als die erste Störstellenkonzentration der Driftschicht 20, so dass die Ausbildung der ersten Region erlaubt wird.
  • Obwohl die Beschreibung unter Verwendung der spezifischen Beispiele erfolgt ist, beispielsweise in Bezug auf die Kristallstruktur, die Ebenenrichtung der Hauptfläche, den Achsenwinkel, jeweilige Implantationsbedingungen und dergleichen, ist der Umfang der ersten Ausführungsform nicht darauf beschränkt.
  • Die vorliegende Ausführungsform ist insbesondere wirksam bei einem Halbleiterelement, das Siliciumcarbid verwendet, wie in der detaillierten Beschreibung der Erfindung beschrieben. Die vorliegende Ausführungsform ist jedoch auch wirksam für andere Halbleiterelemente mit breiter Bandlücke, und sie hat gewisse Vorteile auch bei einem Halbleiterelement, das Silicium verwendet.
  • Obwohl die Beschreibung in Bezug auf den Fall erfolgt ist, in welchem der n-Kanal-MOSFET bei der vorliegenden Ausführungsform verwendet wird, ist es auch möglich, einen p-Kanal-MOSFET zu verwenden, bei welchem der erste Leitfähigkeitstyp als p-Typ gewählt wird, und bei welchem der zweite Leitfähigkeitstyp als n-Typ gewählt wird.
  • Ferner kann die vorliegende Ausführungsform auch bei einem MOSFET verwendet werden, welcher eine Super-Junction-Struktur hat.
  • Obwohl Siliciumoxid als Gate-Isolierschicht 50 bei der vorliegenden Ausführungsform verwendet wird, ist es auch möglich, eine thermische Oxidschicht zu verwendet, die durch ein thermisches Oxidationsverfahren oder eine abgeschiedene Schicht gebildet wird, die mittels eines CVD-Verfahrens gebildet wird. Außerdem ist es möglich, eine Isolierschicht zu verwenden, die sich von Siliciumoxid unterscheidet.
  • Obwohl bei der vorliegenden Ausführungsform der sogenannte Vertikaltyp-MOSFET beschrieben worden ist, bei welchem die Drain-Elektrode 85 auf der Rückseite des Substrats 10 ausgebildet ist, kann die vorliegende Erfindung auch bei einem sogenannten Horizontaltyp-MOSFET, wie z. B. einem MOSFET vom RESURF-Typ verwendet werden, bei welchem die Drain-Elektrode 85 auf der Fläche der Driftschicht 20 gebildet ist.
  • Obwohl bei der vorliegenden Ausführungsform ein MOSFET mit Gate-Isolierschicht 50 beschrieben worden ist, kann die vorliegende Ausführungsform in einer jeglichen unipolaren Einrichtung verwendet werden. Beispielsweise kann die vorliegende Ausführungsform auch in einem JFET (Sperrschicht-Feldeffekttransistor) oder einem MESFET (Metall-Halbleiter-Feldeffekttransistor) verwendet werden, welche z. B. die Gate-Isolierschicht 50 nicht aufweisen.
  • Obwohl die ohmsche Source-Elektrode 70 und die Schottky-Elektrode 75 bei der vorliegenden Ausführungsform getrennt voneinander hergestellt werden, können sie in Verbindung durch das gleiche Material hergestellt werden, oder sie können miteinander durch verschiedene Materialien hergestellt werden.
  • Obwohl ein Beispiel beschrieben worden ist, in welchem die Einheitsstruktur die Form der Quadratzelle annimmt, wie es in der Draufsicht in 2 gezeigt ist, kann sie auch eine sechseckige Form annehmen, und ferner eine Streifenform, bei welcher die Sektionalstruktur aus 1 in der Tiefenrichtung verbunden ist, und dergleichen.
  • Außerdem kann die Halbleitervorrichtung, die bei der vorliegenden Ausführungsform beschrieben wurde, für elektrische Energie, elektrische Eisenbahnen, Fahrzeuge, elektrische Anwendungen für Zuhause, Solarzellen, Kommunikation oder dergleichen verwendet werden.
  • Zweite Ausführungsform
  • 5 ist ein Diagramm, das ein Beispiel eines Störstellenkonzentrationsprofils eines ersten Bereichs in einem ersten Trennbereich 22 einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt. Die zweite Ausführungsform macht sich zunutze, dass eine Störstellenkonzentration NNd vom n-Typ in einem ersten Bereich ausgehend von einer Oberfläche in einem tieferen Bereich höher eingestellt wird als in einem flacheren Bereich. Das Übrige ist das gleiche wie in der ersten Ausführungsform.
  • Bei der vorliegenden Ausführungsform ist die Störstellenkonzentration des ersten Bereichs höher als die erste Störstellenkonzentration einer Driftschicht 20, und - wie in 5 gezeigt, welches ein Beispiel eines Störstellenkonzentrationsprofils ist - es hat das Profil eine Störstellenkonzentration, welche in Richtung der Grenzfläche mit einer Schottky-Elektrode 75 abgeschwächt wird. In 5 gibt die Abszissenachse den Abstand dSB von einem Schottkybarrieren-Übergang in die Driftschicht 20 hinein an, und die Ordinatenachse gibt die Störstellenkonzentration NNd im ersten Bereich an.
  • Bei der vorliegenden Ausführungsform ist es ausreichend, dass der erste Bereich ein Bereich ist, in welchem die Störstellenkonzentration vom n-Typ höher ist als die erste Störstellenkonzentration der Driftschicht 20 im ersten Trennbereich 22, und der erste Bereich kann eine Hochkonzentrations-Schicht mit konstanter Störstellenkonzentration sein, und er wird an einer tieferen Stelle ausgehend von der Oberfläche ausgebildet, oder er kann ein Bereich sein, welcher gleich dem ersten Trennbereich 22 ist und welcher solch ein Störstellenkonzentrationsprofil hat, dass die Störstellenkonzentration in Richtung der Oberfläche abgeschwächt wird, wie in 5 gezeigt.
  • Im erstgenannten Fall ist der Bereich, der im Kontakt mit der Schottky-Elektrode 75 im ersten Trennbereich 22 vorgesehen ist, nicht der erste Bereich. Daher ist die Störstellenkonzentration in diesem Bereich niedriger als die Störstellenkonzentration des ersten Bereichs. Außerdem ist im letztgenannten Fall der erste Trennbereich 22 der gleiche wie der erste Bereich, aber der erste Bereich hat das in 5 gezeigte Störstellenkonzentrationsprofil. Daher ist die Störstellenkonzentration des Teils, der in Kontakt mit der Schottky-Elektrode 75 im ersten Trennbereich 22 vorgesehen ist, niedriger als in einem Bereich, in welchem die Störstellenkonzentration im ersten Bereich am höchsten ist.
  • Das Herstellungsverfahren ist nahezu das gleiche wie bei der ersten Ausführungsform. Es ist ausreichend, eine Beschleunigungsenergie auf eine solche Weise zu wählen, dass der Bereich nicht in die Nähe der Oberfläche kommt, und zwar beim Implantieren von N-Ionen in den ersten Trennbereich 22.
  • Zusätzlich zu dem Vorteil, der sich durch die erste Ausführungsform ergibt, ergibt sich durch die vorliegende Ausführungsform ein dahingehender Vorteil, dass - da die Konzentration des ersten Trennbereichs 22, der in Kontakt mit der Schottky-Elektrode 75 vorgesehen ist, niedrig ist - der Leckstrom verringert wird, was zu einem Halbleiterelement mit größerer Zuverlässigkeit führt. Dies ist der Fall, da - falls die Störstellenkonzentration der Grenzfläche im Schottkybarrieren-Übergang eines Halbleiters verringert wird - die Differenz der Arbeitsfunktion zwischen einem Metall und dem Halbleiter erhöht wird; daher wird der Band-Offset vergrößert, so dass der Leckstrom, der beim Anlegen des gleichen elektrischen Felds erzeugt wird, verringert wird.
  • 6 bis 9 zeigen die Ergebnisse, die erhalten werden, indem der Vorteil der vorliegenden Ausführungsform mittels einer Vorrichtungssimulation verifiziert wird. Der Einfachheit halber ist der erste Trennbereich 22 auf einen Bereich gesetzt, in welchem Bereiche mit hohen und niedrigen Störstellenkonzentrationen jeweils ein Kastenprofil annehmen, und die Berechnung wird so durchgeführt. Mit anderen Worten: Der erste Bereich mit konstanter Konzentration, die höher ist als die erste Störstellenkonzentration der Driftschicht 20, ist in einem tieferen Bereich ausgehend von der Grenzfläche mit der Schottky-Elektrode 75 ausgebildet.
  • In 6 ist die Störstellenkonzentration des ersten Bereichs so eingestellt, dass sie eine Variable ist, und die Abszissenachse gibt einen Wert x an, der durch Division der Dicke des ersten Bereichs durch die Dicke des gesamten Wannenbereichs 30 für den Fall erhalten wird, in welchem die Störstellenkonzentration des flachen Bereichs im ersten Trennbereich 22, wo der erste Bereich nicht ausgebildet ist, so eingestellt wird, dass sie gleich groß wie die erste Störstellenkonzentration der Driftschicht 20 ist, d. h. 3e15 cm-3, und die Ordinatenachse gibt die maximale unipolare Stromdichte Imax an.
  • Der erste Bereich ist in perfektem Kontakt mit dem Wannenbereich 30 im ersten Trennbereich 22 bei Betrachtung auf einer Ebene vorgesehen. Außerdem wird angenommen, dass die tiefe Seite des ersten Bereichs in der gleichen Tiefe wie der Boden des Wannenbereichs 30 angeordnet ist. Es wird angenommen, dass die erste Störstellenkonzentration der Driftschicht 20 einen Wert von 3e15 cm-3 besitzt, dass die Breite des ersten Trennbereichs 22 einen Wert von 1,6 µm besitzt, dass der Ausschaltzustand auf 3300 V angenommen wird, und dass die Konzentration des ersten Trennbereichs 22 innerhalb eines höheren Bereichs auf 3e15 cm-3 eingestellt wird, und zwar auf eine solche Weise, dass die elektrische Feldstärke, die an den Schottkybarrieren-Übergang beim Anlegen dieser Spannung angelegt werden soll, 1,22 MV/cm beträgt.
  • In 6 wird die mittels einer unterbrochenen Linie angezeigte Kennlinie für den Fall erhalten, in welchem die vorliegende Ausführungsform nicht verwendet wird, und die Berechnung wird durchgeführt, indem die Konzentration des ersten Trennbereichs 22 auf 3e15 cm-3 gesetzt wird, was gleich groß wie die erste Störstellenkonzentration der Driftschicht 20 ist.
  • Außerdem wird die Breite des ersten Trennbereichs 22 auf 3 µm auf solche Weise eingestellt, dass die elektrische Feldstärke, die an den Schottkybarrieren-Übergang im Ausschaltzustand angelegt werden soll, als 1,22 MV/cm in gleicher Weise wie in der obigen Beschreibung erhalten wird.
  • Aus 6 ist ersichtlich, dass die maximale unipolare Stromdichte Imax erhöht wird, und dass eine Wirkung zum Verbessern des Zielkonflikts eines maximalen unipolaren Stroms und der an den Schottkybarrieren-Übergang anzulegenden elektrischen Feldstärke erzielt werden kann, falls die Konzentration des ersten Trennbereichs 22 mit einer um 42 % größeren Dicke als die Tiefe des Wannenbereichs 30 erhöht wird, um den ersten Bereich zu bilden.
  • In 7 wird die Berechnung auf der Basis der Voraussetzung gemacht, dass die Störstellenkonzentration des ersten Bereichs hoch ist, und dass die Störstellenkonzentration im flachen Bereich, wo der erste Bereich im ersten Trennbereich 22 nicht ausgebildet ist, gleich groß ist wie die erste Störstellenkonzentration der Driftschicht 20, und zwar auf die gleiche Weise wie in 6. Die 7 unterscheidet sich dahingehend von 6, dass die erste Störstellen-konzentration der Driftschicht 20 auf 2,5e15 cm-3 gesetzt wird, und dass die elektrische Feldstärke, die an den Schottkybarrieren-Übergang beim Anlegen von 3300 V im Ausschaltzustand angelegt werden soll, auf 1,13 MV / cm gesetzt wird.
  • Aus 7 ist ersichtlich, dass die maximale unipolare Stromdichte Imax erhöht wird, und dass eine Wirkung zum Verbessern des Zielkonflikts eines maximalen unipolaren Stroms und der an den Schottkybarrieren-Übergang anzulegenden elektrischen Feldstärke erzielt werden kann, falls die Konzentration des ersten Trennbereichs 22 mit einer um 40 % größeren Dicke als die Tiefe des Wannenbereichs 30 erhöht wird, um den ersten Bereich zu bilden.
  • 8 gleicht der 7, aber sie unterscheidet sich dahingehend von 7, dass die erste Störstellenkonzentration der Driftschicht 20 auf 3,5e15 cm-3 gesetzt ist. Die an den Schottkybarrieren-Übergang anzulegende elektrische Feldstärke ist 1,13 MV/cm.
  • Aus 8 ist ersichtlich, dass die maximale unipolare Stromdichte Imax erhöht wird, und dass eine Wirkung zum Verbessern des Zielkonflikts eines maximalen unipolaren Stroms und der an den Schottkybarrieren-Übergang anzulegenden elektrischen Feldstärke erzielt werden kann, falls die Konzentration des ersten Trennbereichs 22 mit einer um 47 % größeren Dicke als die Tiefe des Wannenbereichs 30 erhöht wird, um den ersten Bereich zu bilden.
  • 9 zeigt den Fall, bei welchem die erste Störstellenkonzentration der Driftschicht 20 auf 3,0e15 cm-3 gesetzt ist, und bei welchem die Weite Lw des ersten Trennbereichs 22 variiert wird. Die an den Schottkybarrieren-Übergang anzulegende elektrische Feldstärke ist 1,24 MV/cm.
  • Aus 9 ist ersichtlich, dass sich die maximale unipolare Stromdichte Imax erhöht, falls die Konzentration des Bereichs mit einer um 42 % größeren Dicke als die Tiefe des Wannenbereichs 30 vergrößert wird, um den ersten Bereich zu bilden, wenn Lw einen Wert von 1,6 µm besitzt, dass die maximale unipolare Stromdichte Imax sogar dann vergrößert wird, wenn der erste Bereich eine um 20 % kleiner Dicke als die Tiefe des Wannenbereichs 30 hat, wenn Lw einen Wert von 2,0 µm besitzt, und dass die Wirkung zum Verbessern des Zielkonflikts der maximalen unipolaren Stromdichte und der an den Schottkybarrieren-Übergang anzulegenden elektrischen Feldstärke erhalten werden kann.
  • Für den Fall, dass der erste Bereich auf der tiefen Seite im ersten Trennbereich 22 ausgebildet ist und dass die Störstellenkonzentration so gesetzt wird, dass sie höher ist als die erste Störstellenkonzentration der Driftschicht 20 und dass sie so gesetzt wird, dass sie niedriger ist als die zweite Störstellenkonzentration des Wannenbereichs 30, ist es folglich möglich, den gleichen Vorteil wie denjenigen bei der ersten Ausführungsform zu erhalten und ferner den Leckstrom im Schottkybarrieren-Übergang weiter zu verringern, indem die Dicke des ersten Bereichs so vergrößert wird, dass sie um ein gewisses Maß größer ist als die Dicke in Bezug auf die Tiefe des Wannenbereichs 30.
  • Die Dicke mit einem gewissen Maß in Bezug auf die Tiefe des Wannenbereichs 30, mit welcher der Vorteil erzielt werden kann, hängt von der ersten Störstellenkonzentration der Driftschicht 20 und der Breite Lw des ersten Trennbereichs 22 ab, wie es unter Bezugnahme auf die 6 bis 9 beschrieben ist, und ferner hängt sie davon ab, ob das Dotierungs- bzw. Störstellenprofil von 5 ein Kastenprofil oder ein Abschwächungsprofil ist, und sie hängt von der im Ausschaltzustand anzulegenden Spannung ab und dergleichen.
  • Bei der zweiten Ausführungsform gemäß der vorliegenden Erfindung wurden die von der ersten Ausführungsform verschiedenen Bereiche gemäß der vorliegenden Erfindung beschrieben, und gleichartige oder entsprechende Teile wurden weggelassen.
  • Dritte Ausführungsform
  • 10 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt. In 10 ist der Bereich, der mit einer dicken unterbrochenen Linie umgeben ist, und der äquivalent zu dem ersten Trennbereich 22 ist, ein erster Bereich. Bei der dritten Ausführungsform wird ferner der Bereich, der direkt unterhalb des ersten Trennbereichs 22 vorgesehen ist und mit einer dicken gepunkteten Linie umgeben ist, als ein zweiter Bereich bezeichnet, und der Bereich, der direkt unterhalb eines Wannenbereichs 30 vorgesehen ist und von einer dicken strichpunktierten Linie umgeben ist, wird als ein dritter Bereich bezeichnet.
  • Die dritte Ausführungsform macht sich zunutze, dass die Störstellenkonzentrationen vom n-Typ (vom ersten Leitfähigkeitstyp) des zweiten Bereichs, der direkt unterhalb des ersten Bereichs vorgesehen ist, und des dritten Bereichs, der direkt unterhalb des Wannenbereichs 30 vorgesehen ist, sowie die Störstellenkonzentration des ersten Bereichs des ersten Trennbereichs 22 erhöht werden, und zwar in Bezug auf die erste Störstellenkonzentration einer Driftschicht 20. Das Übrige ist das gleiche wie in der ersten oder zweiten Ausführungsform.
  • Das Herstellungsverfahren ist annähernd das gleiche wie bei der ersten Ausführungsform, und es ist ausreichend, einfach eine Implantation mit einer höheren Energie als derjenigen Energie durchzuführen, die in der ersten Ausführungsform benötigt wird, und zwar in einen Bereich hinein, der erhalten wird, indem der erste Trennbereich 22 und der Wannenbereich 30 in einem Schritt des Implantierens eines N-Ions in den ersten Trennbereich 22 hinzugefügt werden.
  • Der zweite Bereich ist ein Hochkonzentrationsbereich, der in der Driftschicht 20 ausgebildet ist, welche direkt unterhalb des ersten Bereichs vorgesehen ist, und der dritte Bereich ist ein Hochkonzentrationsbereich, der in der Driftschicht 20 vorgesehen ist, welche direkt unterhalb des Wannenbereichs 30 vorgesehen ist, welche so ausgebildet werden, wie oben beschrieben.
  • Mit anderen Worten: Der zweite Bereich hat eine obere Fläche, die in der gleichen Tiefe wie der untere Teil des Wannenbereichs 30 im unteren Teil des ersten Bereichs angeordnet ist, und der dritte Bereich hat eine obere Fläche, die in Kontakt mit dem unteren Teil des Wannenbereichs 30 direkt unterhalb des Wannenbereichs 30 ausgebildet ist.
  • Der durch die dritte Ausführungsform erhaltene Vorteil ist bemerkenswerter als der Vorteil der ersten Ausführungsform. Mit anderen Worten: Es ist möglich, den Zielkonflikt einer maximalen unipolaren Stromdichte und einer elektrischen Feldstärke, die an einen Schottkybarrieren-Übergang angelegt werden soll, weiter zu verbessern, und den Zielkonflikt der maximalen unipolaren Stromdichte und eines Einschaltwiderstands weiter zu verbessern. Aus diesem Grund wird ein thermisches Durchgehen (Überhitzen) nur schwerlich verursacht, so dass eine Halbleitervorrichtung mit höherer Zuverlässigkeit erhalten werden kann. Außerdem kann die Chipfläche verringert werden, so dass die Kosten verringert werden können.
  • Der Grund wird unten beschrieben. Zunächst wird der Rückflusszustand betrachtet. 11 ist eine Ansicht zum Erläutern des Rückflusszustands gemäß der vorliegenden Ausführungsform, und ein Pfeil zeigt in der Zeichnung typischerweise den Pfad des Rückflussstroms im Rückflusszustand an.
  • Wenn der Rückflussstrom, der ausgehend von einer Schottky-Elektrode 75 fließt und durch den ersten Trennbereich 22 hindurchgeht, in die Driftschicht 20 hineinfließt, wird er in einer schrägen Richtung gestreut, da der Leitungspfad erweitert wird. Aus diesem Grund ist in einem Bereich, der von dem ersten Trennbereich 22 im Wannenbereich 30 am weitesten beabstandet ist, die Dichte des Rückflussstroms, der in der Driftschicht 20 im unteren Bereich fließt, relativ niedriger im Vergleich zu der näheren Umgebung des ersten Trennbereichs 22. Daher ist das elektrische Potential auf der n-Seite (der Seite der Driftschicht 20) im pn-Übergang relativ niedrig. Genauer gesagt: Dies impliziert, dass die Spannung, die an den pn-Übergang angelegt wird, hoch ist, und dass die pn-Diode auf einfache Weise betrieben werden kann.
  • Um dies zu unterbinden und den maximalen unipolaren Strom zu erhöhen, ist es wirksam, zu veranlassen, dass der Rückflussstrom mit hohem Wert zu der Driftschicht 20 fließt, die im unteren Bereich einer Position vorgesehen ist, die beabstandet von dem ersten Trennbereich 22 im Wannenbereich 30 angeordnet ist. Zu diesem Zweck ist es wirksam, dass der Rückflussstrom, der in die Driftschicht 20 von dem ersten Trennbereich 22 hineinfließt, ausgedehnter gestreut wird.
  • Für den Fall, in welchem der zweite Bereich direkt unter dem ersten Trennbereich 22 liegt und der dritte Bereich direkt unter dem Wannenbereich 30 - wie in 10 unter der Verwendung der vorliegenden Ausführungsform gezeigt - fließt ein Strom mit hohem Wert in einen Hochkonzentrationsbereich mit niedriger Leitfähigkeit hinein. Aus diesem Grund wird der Strom ausgedehnter in schräger Richtung gestreut. Infolgedessen wird eine pn-Diode unter Schwierigkeiten betrieben, so dass die maximale unipolare Stromdichte erhöht wird.
  • 12 zeigt das Ergebnis, das erhalten wird, indem der Vorteil der vorliegenden Ausführungsform mittels einer Vorrichtungssimulation bestätigt wird. Es wird das Verhältnis zwischen der maximalen unipolaren Stromdichte Imax und der elektrischen Feldstärke ESB gezeigt, die an den Schottkybarrieren-Übergang angelegt werden soll, wenn die Störstellenkonzentration variiert wird, und zwar für den Fall (Struktur C), in welchem die Tiefe des Wannenbereichs 30 auf 0,8 µm gesetzt wird und nur der erste Trennbereich 22, der der erste Bereich sein soll, dazu veranlasst wird, eine hohe Konzentration zu haben, und für den Fall (Struktur D), in welchem der erste Bereich der gesamte erste Trennbereich 22 ist, der zweite Bereich eine Dicke von 0,2 µm hat, der dritte Bereich eine Dicke von 0,2 µm hat und der erste bis dritte Bereich dazu veranlasst werden, hohe Konzentrationen zu haben.
  • In 12 werden der Einfachheit halber die Störstellenkonzentrationen des ersten bis dritten Bereichs so gesetzt, dass sie zueinander gleich groß sind. Ein Bereich der Struktur C entspricht dem Fall, in welchem die erste Ausführungsform in 1 verwendet wird, und ein Bereich in Struktur D entspricht dem Fall, in welchem die vorliegende Ausführungsform in 10 verwendet wird.
  • Aus 12 ist ersichtlich, dass die Struktur D unter Verwendung der vorliegenden Ausführungsform eine dahingehende Wirkung hat, dass die maximale unipolare Stromdichte stärker vergrößert wird als die Struktur C unter Verwendung der ersten Ausführungsform, und zwar für den Fall, in welchem die elektrische Feldstärke, die an den Schottkybarrieren-Übergang angelegt werden soll, gleich groß ist.
  • Mit anderen Worten: Die Ausführungsform, die in dem Beispiel gezeigt ist, stellt den Fall dar, in welchem der zweite Bereich und der dritte Bereich dazu veranlasst werden, höhere Konzentrationen zu haben als die erste Störstellenkonzentration der Driftschicht 20, und zwar zusätzlich zu der ersten Ausführungsform. Der Vorteil der ersten Ausführungsform kann jedoch auf bemerkenswertere Weise erhalten werden.
  • Obwohl der zweite Bereich und der dritte Bereich bei der vorliegenden Ausführungsform zusätzlich zu der ersten Ausführungsform vorgesehen sind, ist es außerdem möglich, den zweiten Bereich und den dritten Bereich zusätzlich zu der zweiten Ausführungsform vorzusehen.
  • Die Diskussion erfolgte auf der Basis der Annahme, dass der gesamte Bereich, der dem Teil entspricht, der direkt unterhalb des Wannenbereichs 30 vorgesehen ist, als der dritte Bereich bei der vorliegenden Ausführungsform bestimmt ist. Es ist jedoch möglich, auf einfache Weise anzunehmen, dass ein Teil des Vorteils der dritten Ausführungsform auch erhalten werden kann, indem einfach veranlasst wird, dass nur ein Bereich, der direkt unterhalb des Wannenbereichs 30 an einem Seitenkontakt mit dem ersten Trennbereich 22 vorgesehen ist, eine hohe Konzentration als der dritte Bereich hat, wie mit einer dicken strichpunktierten Linie in der Schnittansicht von 13 gezeigt.
  • Obwohl bei der vorliegenden Ausführungsform der Fall beschrieben wurde, in welchem sowohl der zweite Bereich, als auch der dritte Bereich dazu veranlasst werden, hohe Konzentrationen zu haben, ist es darüber hinaus ersichtlich, dass ein Teil des Vorteils der dritten Ausführungsform von nur einem von diesen erhalten werden kann.
  • Ferner sind die Störstellenkonzentrationen vom n-Typ (vom ersten Leitfähigkeitstyp) im zweiten Bereich und im dritten Bereich gemäß der vorliegenden Ausführungsform auf wünschenswerte Weise niedriger als die zweite Störstellenkonzentration vom p-Typ (vom zweiten Leitfähigkeitstyp) im Wannenbereich 30, und zwar auf eine solche Weise, dass der Wannenbereich 30 keine Durchgangszerstörung im Ausschaltzustand verursacht.
  • Bei der dritten Ausführungsform gemäß der vorliegenden Erfindung sind die von der ersten Ausführungsform verschiedenen Bereiche gemäß der vorliegenden Erfindung beschrieben, und gleichartige oder entsprechende Komponenten sind weggelassen.
  • Vierte Ausführungsform
  • 14 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt. Die vorliegende Ausführungsform zeichnet sich dadurch aus, dass ein Bereich, welcher von der Fläche eines ersten Trennbereichs 22 bis in eine gewisse Tiefe verläuft und kleiner ist als ein Wannenbereich 30, als ein erster Bereich bestimmt wird, wobei die Störstellenkonzentration stärker vergrößert wird als die erste Störstellenkonzentration einer Driftschicht 20. Das Übrige ist das gleiche wie in der ersten, zweiten oder dritten Ausführungsform.
  • Das Herstellungsverfahren ist annähernd das gleiche wie bei der ersten Ausführungsform, und es ist ausreichend, einfach den ersten Bereich auszubilden, der flacher ist als der Wannenbereich 30, und zwar in einem Schritt des Implantierens von N-Ionen in den ersten Trennbereich 22.
  • Um wirksam den Zielkonflikt einer maximalen unipolaren Stromdichte und einer an den Schottkybarrieren-Übergang anzulegenden elektrischen Feldstärke wirksam zu verbessern, ist es bevorzugt, die Störstellenkonzentration des gesamten ersten Trennbereichs 22 zu erhöhen, d. h. eines Bereichs, der in die gleiche Tiefe reicht wie der Wannenbereich 30 ausgehend von einer Grenzfläche, die in Kontakt mit einer Schottky-Elektrode 75 in Bezug auf die Driftschicht 20 vorgesehen ist.
  • Falls die Störstellenkonzentration nur eines Bereichs, der eine Dicke mit einem gewissen Maß von einer Oberflächenseite im ersten Trennbereich 22 hat, in Bezug auf die erste Störstellenkonzentration der Driftschicht 20 anstelle des gesamten Bereichs wie bei der vierten Ausführungsform erhöht wird, ist es jedoch möglich, den Vorteil der vorliegenden Technik zu erzielen.
  • 15 zeigt das Verhältnis zwischen einer Rate x, die erhalten wird durch Division der Tiefe des ersten Bereichs, der ein Hochkonzentrationsbereich im ersten Trennbereich 22 sein soll, durch die Tiefe des Wannenbereichs 30, und einer maximalen unipolaren Stromdichte Imax, wobei das Verhältnis mittels Vorrichtungs-Simulation erhalten wird.
  • Die Abszissenachse gibt einen Wert x an, der durch Division der Dicke des ersten Bereichs durch die Dicke des gesamten Wannenbereichs 30 erhalten wird, und die Ordinatenachse gibt die maximale unipolare Stromdichte Imax für den Fall an, dass die Störstellenkonzentration auf der Oberflächenseite des ersten Trennbereichs 30 erhöht wird, um den ersten Bereich zu bilden, und die Störstellenkonzentration so gesetzt wird, dass sie eine Variable ist.
  • Die erste Störstellenkonzentration der Driftschicht 20 beträgt 3e15 cm-3, die Breite des ersten Trennbereichs 22 beträgt 1,6 µm, und der Ausschaltzustand wird mit 3300 V angenommen, und die Konzentration des ersten Trennbereichs wird innerhalb eines höheren Bereichs als 3e15 cm-3 eingestellt, und zwar auf eine solche Weise, dass die elektrische Feldstärke, die an den Schottkybarrieren-Übergang beim Anlegen dieser Spannung angelegt werden soll, 1,22 MV/cm beträgt.
  • In 15 wird die mittels einer unterbrochenen Linie angezeigte Kennlinie für den Fall erhalten, in welchem die vorliegende Ausführungsform nicht verwendet wird, und die Berechnung wird durchgeführt, indem die Konzentration des ersten Trennbereichs 22 auf 3e15 cm-3 gesetzt wird, was gleich groß wie die Konzentration der Driftschicht 20 ist. Außerdem wird die Breite des ersten Trennbereichs 22 auf 3 µm auf solche Weise eingestellt, dass die elektrische Feldstärke, die an den Schottkybarrieren-Übergang im Ausschaltzustand angelegt werden soll, als 1,22 MV/cm in gleicher Weise wie in der obigen Beschreibung erhalten wird.
  • Aus 15 ist ersichtlich, dass die Wirkung zum Verbessern des Zielkonflikts der maximalen unipolaren Stromdichten Imax und der elektrischen Feldstärken, die an den Schottkybarrieren-Übergang angelegt werden soll, erhalten werden kann, indem die maximale unipolare Stromdichte sogar dann erhöht wird, wenn die Tiefe des ersten Bereichs kleiner ist als diejenige des Wannenbereichs 30.
  • Aus 15 ist ersichtlich, dass die Tiefe des ersten Bereichs, der eine hohe Konzentration haben soll, bevorzugt so eingestellt wird, dass sie gleich groß wie oder größer als 82 % der Tiefe des Wannenbereichs 30 ist, um den Vorteil der vorliegenden Ausführungsform zu erhalten. Auf die gleiche Weise wie bei der Beschreibung der dritten Ausführungsform wird jedoch die Tiefe variiert, die eine hohe Konzentration haben soll, und zwar in Abhängigkeit der ersten Störstellenkonzentration der Driftschicht 20, der Breite Lw des ersten Trennbereichs 22 oder der Spannung, die im Ausschaltzustand angelegt wird.
  • Bei der vierten Ausführungsform gemäß der vorliegenden Erfindung sind die von der ersten oder dritten Ausführungsform verschiedenen Bereiche gemäß der vorliegenden Erfindung beschrieben, und gleichartige oder entsprechende Teile sind weggelassen.
  • Fünfte Ausführungsform
  • 16 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt. Die fünfte Ausführungsform macht sich zunutze, dass die Störstellenkonzentration eines ersten Trennbereichs 22 so eingestellt wird, dass sie höher als die erste Störstellenkonzentration einer Driftschicht 20 ist, die einen ersten Bereich bilden soll, und dass die Störstellenkonzentration eines zweiten Trennbereichs 21 so eingestellt wird, dass sie höher ist als die erste Störstellenkonzentration der Driftschicht 20. Das Übrige ist das gleiche wie in der ersten bis vierten Ausführungsform.
  • Das Herstellungsverfahren ist nahezu das gleiche wie bei jedem der Herstellungsverfahren gemäß der ersten bis vierten Ausführungsform. Wenn eine Implantation mit N in den ersten Trennbereich 22 hinein ausgeführt werden soll, wird eine Implantationsmaske von einer Photoresist-Schicht oder dergleichen ausgebildet, welche einen Bereich inklusive dem zweiten Trennbereich 21 und dem ersten Trennbereich 22 öffnet.
  • Folglich kann die Implantation mit N durchgeführt werden. Infolgedessen ist es möglich, die Implantation mit N in den zweiten Trennbereich 21 hinein und die Implantation mit N in den ersten Trennbereich 22 hinein in einem einzigen Schritt zu implementieren. Im Ergebnis kann die Anzahl der Schritte verringert werden, so dass die Chipkosten verringert werden können.
  • Mit anderen Worten: Bei der vorliegenden Ausführungsform sind die Störstellenkonzentrationen vom n-Typ (vom ersten Leitfähigkeitstyp) des zweiten Trennbereichs 21 und des ersten Trennbereichs 22 zueinander gleich groß, und sie sind höher als die erste Störstellenkonzentration der Driftschicht 20 und niedriger als die zweite Störstellenkonzentration des Wannenbereichs 30.
  • Außerdem ist es durch Verwendung der vorliegenden Ausführungsform möglich, den Widerstand des zweiten Trennbereichs 21 in einem Einschaltzustand des MOSFETs zu verringern, indem die Konzentration des zweiten Trennbereichs 21 erhöht wird. Daher ist es möglich, den Einschaltwiderstand zu verringern. Indem die Konzentration des zweiten Trennbereichs 21 erhöht wird, ist es außerdem möglich, die Breite des zweiten Trennbereichs 21 zu verringern. Daher ist es möglich, eine weitere Verringerung des Einschaltwiderstands zu implementieren, und zwar durch Verringern des Zellen-Rastermaßes und dem Herabsetzen von kosten durch die Verringerung der Chipfläche.
  • Gemäß der vorliegenden Ausführungsform können die Konzentrationen des zweiten Trennbereichs 21 und des ersten Trennbereichs 22 in getrennten Schritten erhöht werden, oder die Konzentrationen des zweiten Trennbereichs 21 und des ersten Trennbereichs 22 können voneinander verschieden sein. Auch in diesem Fall ist es möglich, Vorteile zu erzielen, z. B. die Verringerung des Einschaltwiderstands und die Abnahme des Zellen-Rastermaßes und der Chipfläche.
  • Bei der Ausführungsform gemäß der vorliegenden Erfindung sind die von der ersten bis vierten Ausführungsform verschiedenen Bereiche gemäß der vorliegenden Erfindung beschrieben, und gleichartige oder entsprechende Teile sind weggelassen.
  • Sechste Ausführungsform
  • 17 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt. Die sechste Ausführungsform macht sich zunutze, dass ein zweiter Trennbereich 21 dazu veranlasst wird, einen ersten Trennbereich 22 zu beinhalten, der den ersten Bereich beinhaltet, welcher in der ersten Ausführungsform vorhanden ist, und eine Schottky-Elektrode 75 ist auf dem zweiten Trennbereich 21 ausgebildet, wie in der Schnittansicht aus 17 gezeigt. Bei der vorliegenden Ausführungsform ist der erste Trennbereich 22 im zweiten Trennbereich 21 enthalten.
  • Mit anderen Worten: In der ersten bis fünften Ausführungsform trennt der erste Trennbereich 22 die zwei Wannenbereiche 30, im Schnitt gesehen, in einzelne Einheitszellen. Bei der vorliegenden Ausführungsform trennt jedoch der erste Trennbereich 22, der im zweiten Trennbereich 21 enthalten ist, die zwei Wannenbereiche 30, im Schnitt gesehen, über die angrenzenden Einheitszellen hinweg. Das Übrige ist das gleiche wie in der ersten bis fünften Ausführungsform.
  • Bei der vorliegenden Ausführungsform gehen ein Einschaltzustands-Strom und ein Rückflussstrom durch den zweiten Trennbereich 21, und zwar im Einschaltzustand bzw. im Rückflusszustand. Verglichen mit der ersten Ausführungsform wird der erste Trennbereich 22, der in der ersten Ausführungsform beschrieben ist, nicht benötigt. Daher kann eine Verringerung des Zellen-Rastermaßes implementiert werden.
  • Bei der sechsten Ausführungsform ist die Konzentration des ersten Bereichs in einer bestimmten Tiefe des zweiten Trennbereichs 21, der direkt unterhalb der Schottky-Elektrode 75 vorgesehen ist, so eingestellt, dass sie höher ist als die erste Störstellenkonzentration einer Driftschicht 20 und niedriger als eine zweite Störstellenkonzentration des Wannenbereichs 30.
  • 17 ist eine Schnittansicht, die den Fall zeigt, in welchem der zweite Trennbereich 21 und der erste Bereich, der durch einen Bereich angezeigt ist, der von einer dicken unterbrochene Linie umgeben ist, dieselben sind.
  • Wenn die vorliegende Ausführungsform verwendet wird, ist es möglich, die gleichen Vorteile wie diejenigen in der ersten bis vierten Ausführungsform zu erzielen. Mit anderen Worten: Es ist möglich, den Zielkonflikt einer maximalen unipolaren Stromdichte und einer elektrischen Feldstärke, die an einen Schottkybarrieren-Übergang angelegt werden soll, weiter zu verbessern, und den Zielkonflikt der maximalen unipolaren Stromdichte und eines Einschaltwiderstands weiter zu verbessern.
  • Mit anderen Worten: Es ist möglich, eine Halbleitervorrichtung mit hoher Zuverlässigkeit zu erhalten, da das thermische Durchgehen (Überhitzen) nur schwerlich verursacht wird, und es ist möglich, den Einschaltwiderstand zu verringern, da das Zellen-Rastermaß verringert werden kann. Außerdem ist es auch möglich, die Kosten zu verringern, indem die Chipfläche verringert wird.
  • Bei der Ausführungsform gemäß der vorliegenden Erfindung sind die von der ersten bis vierten Ausführungsform verschiedenen Bereiche gemäß der vorliegenden Erfindung beschrieben, und gleichartige oder entsprechende Teile sind weggelassen.
  • Siebte Ausführungsform
  • 18 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung zeigt. Die siebte Ausführungsform macht sich zunutze, dass die Halbleitervorrichtung ein MOSFET vom Trench-Typ (Graben-Typ) ist, und das Übrige ist das gleiche wie bei der ersten bis vierten Ausführungsform.
  • Wenn die siebte Ausführungsform verwendet wird, ist es möglich, die gleichen Vorteile wie diejenigen in der ersten bis vierten Ausführungsform zu erzielen. Ferner ist es möglich, die Wirkung zum Verringern des Einschaltwiderstands zu erhalten, indem ein MOSFET vom Trench-Typ verwendet wird. Bei dem MOSFET vom Trench-Typ ist eine Gate-Isolierschicht 50 auf einer Seitenwand des Grabens (Trench) ausgebildet.
  • Mit anderen Worten: Die Fläche des Wannenbereichs 30 und die Fläche des Endbereichs des Source-Bereichs 40, auf welchen die Gate-Isolierschicht 50 in der ersten Ausführungsform gebildet werden, entsprechen bei der vorliegenden Ausführungsform den Flächen des Wannenbereichs 30 und des Source-Bereichs 40, die in Kontakt mit der Seitenwand des Grabens bei dieser Ausführungsform stehen.
  • Ferner liegt die Gate-Elektrode 60 dem Wannenbereich 30 und dem Endbereich des Source-Bereichs 40 mit der dazwischengeschalteten Gate-Isolierschicht 50 gegenüber, und der Wannenbereich 30 und der Endbereich des Source-Bereichs 40 stellen den Wannenbereich 30 und den Source-Bereich 40 auf der Seitenwandfläche des Grabens (Trench) dar.
  • Beim MOSFET vom Trench-Typ ist ein Kanalbereich entlang der Seitenwand des Grabens (Trench) ausgebildet. Daher kann das Zellen-Rastermaß verringert werden, so dass der Einschaltwiderstand verringert werden kann.
  • Außerdem ist es bei einem Siliciumcarbid-MOSFET darüber hinaus möglich, einen dahingehenden Vorteil zu erzielen, dass die Kanalkennwerte verbessert werden können und der Einschaltwiderstand um die Differenz der Ebenenrichtung verringert werden, wo der Kanal ausgebildet ist.
  • Bei der siebten Ausführungsform gemäß der vorliegenden Erfindung sind die von der ersten bis vierten Ausführungsform verschiedenen Bereiche gemäß der vorliegenden Erfindung beschrieben, und gleichartige oder entsprechende Teile sind weggelassen.
  • Bezugszeichenliste
    • 10
    Substrat
    20
    Driftschicht
    21
    zweiter Trennbereich
    22
    erster Trennbereich
    30
    Wannenbereich
    35
    Wannen-Kontaktbereich
    40
    Source-Bereich
    50
    Gate-Isolierschicht
    55
    Zwischenschicht-Isolierschicht
    60
    Gate-Elektrode
    70
    ohmsche Elektrode
    71
    ohmsche Rückelektrode
    75
    Schottky-Elektrode
    80
    Source-Elektrode
    85
    Drain-Elektrode

Claims (17)

  1. Halbleitervorrichtung, die Folgendes aufweist: - eine Driftschicht (20) mit einer ersten Störstellenkonzentration von einem ersten Leitfähigkeitstyp; - einen Wannenbereich (30), der auf einer Oberflächenschichtseite der Driftschicht (20) angeordnet ist und eine zweite Störstellenkonzentration von einem zweiten Leitfähigkeitstyp aufweist; - eine Schottky-Elektrode (75), die auf einer Oberfläche der Driftschicht (20) ausgebildet ist und elektrisch mit einer ohmschen Source-Elektrode (70) verbunden ist; und - einen ersten Bereich, der unterhalb von der Schottky-Elektrode (75), seitlich angrenzend an den Wannenbereich (30), ausgebildet ist und der eine Störstellenkonzentration vom ersten Leitfähigkeitstyp besitzt, welche höher ist als die erste Störstellenkonzentration und welche niedriger ist als die zweite Störstellenkonzentration.
  2. Halbleitervorrichtung, die Folgendes aufweist: - eine Driftschicht (20) mit einer ersten Störstellenkonzentration von einem ersten Leitfähigkeitstyp; - einen Wannenbereich (30), der auf einer Oberflächenschichtseite der Driftschicht (20) angeordnet ist und eine zweite Störstellenkonzentration von einem zweiten Leitfähigkeitstyp aufweist; - eine Schottky-Elektrode (75), die auf einer Oberfläche der Driftschicht (20) ausgebildet ist und elektrisch mit einer ohmschen Source-Elektrode (70) verbunden ist; und - einen ersten Bereich in Kontakt mit der Schottky-Elektrode (75), der an den Wannenbereich (30) seitlich angrenzt und der eine Störstellenkonzentration vom ersten Leitfähigkeitstyp besitzt, welche höher ist als die erste Störstellenkonzentration und welche niedriger ist als die zweite Störstellenkonzentration.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei ein Source-Bereich (40) vom ersten Leitfähigkeitstyp auf einer Oberflächenschichtseite im Inneren des Wannenbereichs (30) ausgebildet ist, wobei ein Wannen-Kontaktbereich (35) in einem Bereich ausgebildet ist, der zwischen dem Source-Bereich (40) und dem ersten Bereich (22) ausgebildet ist und der eine dritte Störstellenkonzentration vom zweiten Leitfähigkeitstyp besitzt, welche höher ist als die zweite Störstellenkonzentration, und wobei der Boden des Wannen-Kontaktbereichs (35) tiefer liegt als der Boden des Source-Bereichs (40).
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Störstellenkonzentration vom ersten Leitfähigkeitstyp in dem ersten Bereich ein Konzentrationsprofil hat, welches in Richtung einer Übergangs-Grenzfläche zwischen Schottky-Elektrode (75) und Driftschicht (20) abgeschwächt ist.
  5. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der erste Bereich gebildet ist von einem Bereich, der tiefer als die Oberfläche ist, bis zu einer Tiefe, die gleich dem Boden des Wannenbereichs (30) ist.
  6. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der erste Bereich gebildet ist von der Oberfläche bis zu einer Tiefe, die gleich dem Boden des Wannenbereichs (30) ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, die einen zweiten Bereich vom ersten Leitfähigkeitstyp aufweist, der direkt unterhalb eines ersten Trennbereichs (22) ausgebildet ist, wobei die Störstellenkonzentration vom ersten Leitfähigkeitstyp im zweiten Bereich höher ist als die erste Störstellenkonzentration.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, die einen dritten Bereich vom ersten Leitfähigkeitstyp aufweist, der direkt unterhalb zumindest eines Teils des Wannenbereichs (30) ausgebildet ist, wobei die Störstellenkonzentration vom ersten Leitfähigkeitstyp in dem dritten Bereich höher ist als die erste Störstellenkonzentration.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, die Folgendes aufweist: - einen ersten Trennbereich (22), welcher den ersten Bereich aufweist, und wobei der erste Trennbereich (22) vom ersten Leitfähigkeitstyp ist und angrenzend an den Wannenbereich (30) ist, und bei welchem die Schottky-Elektrode (75) auf zumindest einem Teil einer Fläche ausgebildet ist; und - einen zweiten Trennbereich (21) vom ersten Leitfähigkeitstyp, angrenzend an den Wannenbereich (30), und der in einem Pfad vorhanden ist, durch welchen ein Einschaltzustands-Strom fließt, wenn sich die Halbleitervorrichtung im Einschaltzustand befindet.
  10. Halbleitervorrichtung nach Anspruch 9, wobei die Störstellenkonzentration vom ersten Leitfähigkeitstyp im zweiten Trennbereich (22) höher ist als die erste Störstellenkonzentration.
  11. Halbleitervorrichtung nach Anspruch 9, wobei die Störstellenkonzentration vom ersten Leitfähigkeitstyp im ersten Bereich gleich groß wie die Störstellenkonzentration vom ersten Leitfähigkeitstyp im zweiten Trennbereich ist.
  12. Halbleitervorrichtung nach Anspruch 9, wobei der zweite Trennbereich den ersten Trennbereich beinhaltet.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Halbleitervorrichtung ein MOSFET vom Trench-Typ ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, wobei die ohmsche Source-Elektrode (70) und die Schottky-Elektrode (75) in Verbindung miteinander ausgebildet sind.
  15. Halbleitervorrichtung nach einem der Ansprüche 3 bis 14, wobei die ohmsche Source-Elektrode (70) in zumindest einem Teil einer Oberfläche des Source-Bereichs (40) und einer Oberfläche des Wannen-Kontaktbereichs (35) ausgebildet ist.
  16. Halbleitervorrichtung nach Anspruch 15, die Folgendes aufweist: - eine Gate-Isolierschicht (50), die auf einer Oberfläche des Wannenbereichs (30) und einem Teil des Source-Bereichs (40) ausgebildet ist; und - eine Gate-Elektrode (60), die gegenüber von dem Wannenbereich (30) und einem Endbereich des Source-Bereichs mit dazwischen angeordneter Gate-Isolierschicht (50) ausgebildet ist; - ein Halbleitersubstrat (10), auf dessen Oberfläche die Driftschicht (20) ausgebildet ist; und - eine Drain-Elektrode (85) auf der Rückseite des Halbleitersubstrats.
  17. Halbleitervorrichtung nach einem der Ansprüche 1 bis 16, wobei die Halbleitervorrichtung ein n-Kanal-Siliciumcarbid-MOSFET ist.
DE112013007772.8T 2012-09-06 2013-04-11 Halbleitervorrichtung Active DE112013007772B3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012196413 2012-09-06
JP2012-196413 2012-09-06

Publications (1)

Publication Number Publication Date
DE112013007772B3 true DE112013007772B3 (de) 2023-04-13

Family

ID=50236751

Family Applications (2)

Application Number Title Priority Date Filing Date
DE112013007772.8T Active DE112013007772B3 (de) 2012-09-06 2013-04-11 Halbleitervorrichtung
DE112013004362.9T Active DE112013004362B4 (de) 2012-09-06 2013-04-11 Halbleitervorrichtung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112013004362.9T Active DE112013004362B4 (de) 2012-09-06 2013-04-11 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US9214458B2 (de)
JP (1) JP5815882B2 (de)
KR (1) KR101638754B1 (de)
CN (1) CN104620381B (de)
DE (2) DE112013007772B3 (de)
WO (1) WO2014038110A1 (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425153B2 (en) * 2013-04-04 2016-08-23 Monolith Semiconductor Inc. Semiconductor devices comprising getter layers and methods of making and using the same
JP6107453B2 (ja) * 2013-06-13 2017-04-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN104781923B (zh) * 2013-07-10 2017-06-16 松下知识产权经营株式会社 半导体装置及使用其的逆变器、逆变器的控制方法
JP6244763B2 (ja) * 2013-09-12 2017-12-13 住友電気工業株式会社 炭化珪素半導体装置
US10483389B2 (en) * 2014-07-02 2019-11-19 Hestia Power Inc. Silicon carbide semiconductor device
US10418476B2 (en) 2014-07-02 2019-09-17 Hestia Power Inc. Silicon carbide semiconductor device
CN106688103B (zh) * 2014-10-01 2019-09-20 三菱电机株式会社 半导体装置
US9583482B2 (en) * 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
JP6126150B2 (ja) * 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置
JP6478884B2 (ja) 2015-09-11 2019-03-06 株式会社東芝 半導体装置
DE112016005210T5 (de) * 2015-11-12 2018-09-27 Mitsubishi Electric Corporation Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JPWO2017169777A1 (ja) * 2016-03-29 2018-06-14 三菱電機株式会社 炭化珪素半導体装置および電力変換器
JP6560444B2 (ja) 2016-04-11 2019-08-14 三菱電機株式会社 半導体装置
JP6666224B2 (ja) * 2016-09-21 2020-03-13 株式会社東芝 半導体装置
JP6555284B2 (ja) * 2017-02-23 2019-08-07 サンケン電気株式会社 半導体装置
DE112018000992T5 (de) 2017-02-24 2019-11-07 Mitsubishi Electric Corporation Siliciumcarbid-Halbleitereinheit und Leistungswandler
JP6678810B2 (ja) 2017-02-24 2020-04-08 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
EP3460856B1 (de) * 2017-09-26 2020-12-02 ams AG Schottky-sperrdiode mit verbessertem schottky-kontakt für hohe spannungen
US11049963B2 (en) 2017-12-19 2021-06-29 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power converter
WO2019124384A1 (ja) 2017-12-19 2019-06-27 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
WO2019123717A1 (ja) * 2017-12-19 2019-06-27 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
JP6923457B2 (ja) 2018-01-19 2021-08-18 株式会社日立製作所 炭化ケイ素半導体装置およびその製造方法、電力変換装置、自動車並びに鉄道車両
JP7078226B2 (ja) * 2018-07-19 2022-05-31 国立研究開発法人産業技術総合研究所 半導体装置
JP2020047679A (ja) 2018-09-14 2020-03-26 株式会社東芝 半導体装置
JP7030665B2 (ja) 2018-09-15 2022-03-07 株式会社東芝 半導体装置
JP7061953B2 (ja) 2018-11-07 2022-05-02 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
US11888057B2 (en) 2018-11-30 2024-01-30 Mitsubishi Electric Corporation Semiconductor device
CN111354794B (zh) * 2018-12-24 2021-11-05 东南大学 功率半导体器件及其制造方法
US11031472B2 (en) * 2018-12-28 2021-06-08 General Electric Company Systems and methods for integrated diode field-effect transistor semiconductor devices
CN110350035A (zh) * 2019-05-30 2019-10-18 上海功成半导体科技有限公司 SiC MOSFET功率器件及其制备方法
JP6976489B2 (ja) 2019-09-06 2021-12-08 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
WO2022064613A1 (ja) * 2020-09-24 2022-03-31 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
CN112349781A (zh) * 2020-11-05 2021-02-09 湖南大学 一种异质集成二极管的SiC MOSFET器件
WO2023107924A1 (en) * 2021-12-06 2023-06-15 The Research Foundation For The State University Of New York Metal oxide semiconductor field effect transistors (mosfet) and methods of forming same
EP4297100A1 (de) * 2022-06-22 2023-12-27 Hitachi Energy Ltd Herstellungsverfahren für ein halbleiterbauelement und halbleiterbauelement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012003111T5 (de) 2011-07-27 2014-04-10 Toyota Jidosha Kabushiki Kaisha Diode, Halbleitervorrichtung und Mosfet

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017701A (ja) 2001-07-04 2003-01-17 Denso Corp 半導体装置
JP2004134547A (ja) 2002-10-10 2004-04-30 Hitachi Ltd 半導体装置
US7019377B2 (en) 2002-12-17 2006-03-28 Micrel, Inc. Integrated circuit including high voltage devices and low voltage devices
JP2005011846A (ja) * 2003-06-16 2005-01-13 Nissan Motor Co Ltd 半導体装置
JP4066946B2 (ja) * 2003-12-18 2008-03-26 日産自動車株式会社 半導体装置
DE102004057235B4 (de) * 2004-11-26 2007-12-27 Infineon Technologies Ag Vertikaler Trenchtransistor und Verfahren zu dessen Herstellung
US7928470B2 (en) 2005-11-25 2011-04-19 Denso Corporation Semiconductor device having super junction MOS transistor and method for manufacturing the same
JP4900662B2 (ja) * 2006-03-02 2012-03-21 独立行政法人産業技術総合研究所 ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
WO2008069145A1 (ja) * 2006-12-04 2008-06-12 Sanken Electric Co., Ltd. 絶縁ゲート型電界効果トランジスタ及びその製造方法
US7732842B2 (en) * 2006-12-06 2010-06-08 Fairchild Semiconductor Corporation Structure and method for forming a planar schottky contact
JP2008172007A (ja) 2007-01-11 2008-07-24 Fuji Electric Device Technology Co Ltd 絶縁ゲート型炭化珪素半導体装置とその製造方法。
JP5525940B2 (ja) * 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
US20110156810A1 (en) * 2009-12-30 2011-06-30 Intersil Americas Inc. Integrated dmos and schottky

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012003111T5 (de) 2011-07-27 2014-04-10 Toyota Jidosha Kabushiki Kaisha Diode, Halbleitervorrichtung und Mosfet

Also Published As

Publication number Publication date
US20150236012A1 (en) 2015-08-20
WO2014038110A1 (ja) 2014-03-13
CN104620381A (zh) 2015-05-13
KR101638754B1 (ko) 2016-07-11
DE112013004362B4 (de) 2018-06-21
US9214458B2 (en) 2015-12-15
CN104620381B (zh) 2017-04-19
JP5815882B2 (ja) 2015-11-17
KR20150041051A (ko) 2015-04-15
JPWO2014038110A1 (ja) 2016-08-08
DE112013004362T5 (de) 2015-05-28

Similar Documents

Publication Publication Date Title
DE112013007772B3 (de) Halbleitervorrichtung
DE112014001838B4 (de) Halbleitervorrichtung mit zwei Schottky-Übergängen
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112012004985B4 (de) Halbleitervorrichtung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102012204420B4 (de) Halbleitervorrichtung
DE102017209017B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE112015004766B4 (de) Halbleitervorrichtungen
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102017126853B4 (de) Halbleitervorrichtung mit Puffergebiet
DE102017127848A1 (de) Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
DE102019005867A1 (de) Siliciumcarbid-Gleichrichter mit niedriger Einschaltspannung
DE112016006723T5 (de) Halbleitereinrichtung
DE102018103550B4 (de) Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed
R129 Divisional application from

Ref document number: 112013004362

Country of ref document: DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final