Nothing Special   »   [go: up one dir, main page]

DE19539541B4 - Lateraler Trench-MISFET und Verfahren zu seiner Herstellung - Google Patents

Lateraler Trench-MISFET und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE19539541B4
DE19539541B4 DE19539541.7A DE19539541A DE19539541B4 DE 19539541 B4 DE19539541 B4 DE 19539541B4 DE 19539541 A DE19539541 A DE 19539541A DE 19539541 B4 DE19539541 B4 DE 19539541B4
Authority
DE
Germany
Prior art keywords
zone
trench
semiconductor layer
drain
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19539541.7A
Other languages
English (en)
Other versions
DE19539541A1 (de
Inventor
Naoto Fujishima
Akio Kitamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE19539541A1 publication Critical patent/DE19539541A1/de
Anticipated expiration legal-status Critical
Application granted granted Critical
Publication of DE19539541B4 publication Critical patent/DE19539541B4/de
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/126—Power FETs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Lateraler Trench-MISFET, umfassend: eine Halbleiterschicht (101) eines ersten Leitungstyps, einen in der Oberflächenschicht der Halbleiterschicht ausgebildeten Trench (102), an dessen Seitenflächen ein Seitenwandisolierfilm (104) ausgebildet ist, eine Basiszone (108) eines zweiten Leitungstyps, die in einem anderen Abschnitt der Halbleiterschicht als dem Abschnitt ausgebildet ist, in welchem sich der Trench befindet, eine Sourcezone (109) des ersten Leitungstyps, die in einem Teil der Oberflächenschicht der Basiszone ausgebildet ist, eine Gateelektrode (107), die auf einem Gateisolierfilm (106) über einem Abschnitt der Basiszone angeordnet ist, der sich zwischen dem Trench (102) und der Sourcezone erstreckt, eine Sourceelektrode, die so angeordnet ist, daß sie die Sourcezone und die Basiszone kontaktiert, eine unter dem Boden des Trenchs (102) ausgebildete Drainzone (103) des ersten Leitungstyps, und ein in dem Trench angeordnetes, die Drainzone kontaktierendes leitendes Material (105), dadurch gekennzeichnet, daß der laterale Trench-MISFET mehrere Trenches aufweist, wobei im Bereich jedes Trenchs jeweils eine Basiszone vorgesehen ist.

Description

  • Die vorliegende Erfindung betrifft laterale MISFETs (Metall-Isolator-Halbleiter-Feldeffekttransistor) mit einer sogenannten Trench-Struktur (Grabenstruktur) sowie ein Verfahren zur Herstellung dieser MISFETs. Laterale MISFETs, die sich durch eine hohe Durchbruchsspannung und einen niedrigen Durchlaßwiderstand auszeichnen, werden als gesonderte Vorrichtung oder integriert in einen Leistungs-IC als Bestandteil eines elektronischen Instruments, einen IC zur Ansteuerung eines Motors, einen IC zur Ansteuerung einer Flüssigkristallanzeige etc. verwendet.
  • Leistungs-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistor), eine Art von MISFETs, ragen aufgrund ihres geringen Verlusts und ihrer hohen Schaltgeschwindigkeit unter den Leistungs-Halbleitervorrichtungen heraus. Bei Leistungs-MOSFETs ist jedoch die Verringerung des Durchlaßwiderstandes problematisch. Da ein Leistungs-MOSFET unipolar ist, das heißt eine Vorrichtung mit einem einzigen Ladungsträgertyp (nämlich Elektronen oder Löcher), wird seine Leitfähigkeit nicht durch eine Ladungsträgerinjektion moduliert. Es sind Techniken zur Ausbildung von Trench-Strukturen in einer Halbleiteroberfläche zu verschiedenen Zwecken einschließlich dem der Verringerung des Durchlaßwiderstandes der Halbleitervorrichtungen eingesetzt worden. Verschiedene Halbleitervorrichtungen, die mit einer Trench-Struktur versehen sind, sind in letzter Zeit vorgeschlagen worden.
  • 13 ist ein Querschnitt eines Teiles eines vertikalen Trench-MOSFETs. 13 zeigt eine Einheitszelle des MOSFETs, die eine Hälfte eines Trenchs enthält. Viele tatsächliche MOSFETs haben einen Aufbau, bei dem viele solcher parallel geschalteter Einheitszellen abwechselnd in Spiegelsymmetrie angeordnet sind. Der tatsächliche MOSFET erfordert einen Umfangsabschnitt zur Aufrechterhaltung der Durchbruchsspannung zusätzlich zu dem in 13 gezeigten stromführenden Abschnitt. Da übliche Strukturen für diesen Umfangsabschnitt verwendet werden können, soll er hier nicht weiter beschrieben werden. In 13 ist ein Trench 1302 ausgehend von einer ersten Hauptfläche eines Halbleitersubstrats 1301 ausgebildet. Eine p-Basiszone 1308 ist neben dem Trench 1302 ausgebildet. Eine n-Sourcezone 1309 ist in einem Teil der Oberflächenschicht der Basiszone 1308 ausgebildet. Eine n-Drainschicht 1303 ist an der zweiten Hauptfläche des Halbleitersubstrats 1301 ausgebildet. Die Seitenfläche des Trenchs 1302 ist mit einem dünnen Gateoxidfilm 1306 bedeckt. Eine Gateelektrode 1307 ist in dem Trench 1302 vergraben. Eine Sourceelektrode 1312, die sowohl die Sourcezone 1309 als auch die Basiszone 1308 kontaktiert, ist auf der ersten Hauptfläche des Halbleitersubstrats 1301, von der der Trench 1302 ausgeht, angeordnet. Eine Drainelektrode 1313 ist auf der Rückseite der Drainschicht 1303 angeordnet. Wie in der Figur gezeigt, kann die Sourceelektrode 1312 über die Gateelektrode 1307 unter Zwischenlage eines Zwischenschichtisolierfilms 1311 ausgedehnt werden. Wenn eine positive Spannung an die Gateelektrode 1307 der in 13 gezeigten Vorrichtung angelegt wird, wird in der Oberflächenschicht der Basiszone 1308 gegenüber der Gateelektrode 1307 ein zum n-Leitungstyp invertierter Kanal geschaffen und die Sourcezone 1309 elektrisch mit der Drainschicht 1303 verbunden.
  • Der in 13 gezeigte vertikale Trench-MOSFET ermöglicht eine Verringerung des Zellenrasters, das heißt der Dimensionen der Einheitszelle, da sein MOS-Gateaufbau in dem Trench angeordnet ist. Damit ermöglicht dieser MOSFET die Verringerung seines Durchlaßwiderstands, indem mehr Einheitszellen pro Flächeneinheit angeordnet werden. Da jedoch die Drainelektrode 1313 auf der Rückseite des Halbleitersubstrats 1301 angeordnet ist, weist der MOSFET von 13 Nachteile bei der Integration mit Steuer- und Schutzschaltungen in einem monolithischen Aufbau, bei der Integration einer Mehrzahl solcher MOSFETs zu einem einzigen Chip und beim Einsatz eines Mehrfachdrainaufbaus auf.
  • Im Gegensatz zu den vertikalen MOSFETs, erleichtern laterale MOSFETs, bei denen die Source- und die Drainelektrode auf derselben Seite des Halbleitersubstrats angeordnet sind, die Integration mit den Steuer- und Schutzschaltungen in einem monolithischen Aufbau, die Integration einer Mehrzahl der MOSFETs zu einem einzigen Chip und den Einsatz eines Mehrfachdrainaufbaus.
  • Die JP H06-97450 A offenbart ein erstes Beispiel eines lateralen MOSFETs mit einer Trench-Struktur in Form eines sogenannten Top-Drain-Trench-RESURF-DMOS-Transistoraufbaus. Dieser Transistortyp hat einen Trench, auf dessen erster Seite eine p-Basiszone ausgebildet ist. Eine n-Sourcezone ist in einem Teil der Oberflächenschicht der p-Basiszone ausgebildet. Die erste Seite des Trenchs, auf der die n-Sourcezone ausgebildet ist, ist mit einem dünnen Gateoxidfilm bedeckt. Eine Gateelektrode ist in dem Trench vergraben. Eine n-Draindriftzone ist auf der zweiten Seite des Trenchs, der ersten Seite entgegengesetzt ausgebildet. Die zweite Seite des Trenchs ist mit einem dicken Oxidfilm bedeckt. Auf der Halbleiterschicht ist auf der Seite, die über den Trench der Seite entgegengesetzt ist, auf welcher die n-Sourcezone ausgebildet ist, eine n-Drainzone ausgebildet, die mit der n-Draindriftzone im Kontakt steht. Diese Art Transistor vergrößert damit integrierte Einheitszellen zur Verringerung von deren Durchlaßwiderstand, indem das MOS-Gate auf der Seitenfläche des Trenchs angeordnet wird.
  • Ein zweites Beispiel eines bekannten lateralen Trench-MOSFETs ist eine sogenannte TDD(trench-drain-double-diffusion = Trench-Drain-Doppeldiffusions)-MOSFET-Struktur, die aus der Druckschrift Sakai et al., Technical Report, EDD-92-92, Japanese Institute of Electrical Engineers bekannt ist. 14 zeigt einen Querschnitt des TDD-MOSFETs. Darin weist ein epitaxiales Substrat ein n+ Substrat 1419 auf, auf das eine n-leitende Halbleiterschicht 1401 aufgeschichtet ist. Eine p-Basiszone 1408 und ein n-Sourcezone 1409 sind selbstausgerichtet durch Doppeldiffusion in der Oberflächenschicht des epitaxialen Substrats ausgebildet. Eine p-Kontaktzone 1410 mit stärkerer Störstellendotierung als die p-Basiszone 1408 ist in der Oberflächenschicht der Basiszone 1408 außerhalb der Sourcezone 1409 ausgebildet. Eine polykristalline Siliziumgateelektrode 1407 ist unter Zwischenlage eines Gateoxidfilms 1406 über dem Abschnitt der Basiszone 1408 angeordnet, der sich zwischen der Halbleiterschicht 1401 und der Sourcezone 1409 erstreckt. Eine Sourceelektrode 1412 ist so angeordnet, daß sie sowohl mit der Sourcezone 1409 als auch der Kontaktzone 1410 im Kontakt steht. Ein Trench 1402 erstreckt sich in eine Drainzone. Nach Ausbilden der n-Drainzone 1403 durch Diffusion von der Innenwand des Trenchs 1402 her wird eine Drainelektrode 1413 auf dem Boden und den Seitenflächen des Trenchs 1402 ausgebildet. Die Seiten- und Oberteile der Gateelektrode 1407 sind mit einem Zwischenschichtisolierfilm 1411 bedeckt, um die Gateelektrode 1407 gegenüber der Sourceelektrode 1412 zu isolieren. Durch Anlegen einer positiven Vorspannung an die Gateelektrode 1407 wird in der Oberflächenschicht der Basiszone 1408 ein Kanal gebildet und die Drainzone 1403 elektrisch mit der Sourcezone 1409 verbunden. Der TDD-MOSFET von 14 vergrößert die Kontaktfläche und verringert den Kontaktwiderstand der Drainelektrode 1413 durch Ausbilden des Trenchs 1402 in der Drainzone. Hierdurch kann der TDD-MOSFET seinen Durchlaßwiderstand um 5% verringern.
  • Die JP S63-194367 A offenbart eine Halbleiterstruktur bei der ein Trench für eine Vielzahl von Basiszonen vorgesehen ist. In dieser Halbleiterstruktur ist der Abstand zwischen einer Basisschicht und dem Trench verhältnismäßig groß. Entsprechend ist auch der on-Widerstand eines Trench-MOSFETs gemäß dieser Halbleiterstruktur verhältnismäßig groß.
  • Bei dem ersten Beispiel eines bekannten lateralen Trench-MOSFETs ist es schwierig, die Gleichförmigkeit und Zuverlässigkeit des Gateoxidfilms sicherzustellen, und zwar wegen der Ätzschäden bei der Trenchausbildung und der an der Ecke des Trenchs bei der Oxidation zur Ausbildung des Gateoxidfilms auftretenden Spannung. Darüberhinaus ist das Herstellungsverfahren unvermeidlich kompliziert, da zwei Arten von Oxidfilmen an der rechten bzw. der linken Hälfte des Trenchs ausgebildet werden müssen. Das zweite Beispiel eines bekannten lateralen Trench-MOSFETs vermeidet die vorgenannten Probleme, da das Gate des MOS-Aufbaus in einem Abschnitt ausgebildet wird, wo kein Trench vorhanden ist. Da jedoch die Durchbruchsspannung der Vorrichtung von dem Abstand LD zwischen Gate und Drain (siehe 14) abhängt, kann nicht erwartet werden, daß der Einsatz der Trench-Struktur zur Vergrößerung der Einheitszellenintegration beiträgt.
  • Aufgabe der vorliegenden Erfindung ist es, einen lateralen Trench-MISFET zu schaffen, dessen Gateoxidfilm eine gute Gleichförmigkeit und Zuverlässigkeit aufweist, der ohne Verringerung der Durchbruchsspannung einen verringerten Durchlaßwiderstand durch Vergrößerung der integrierten Einheitszellen aufweist und die Integration mit den Steuer- und Schutzschaltungen in einem monolithischen Aufbau, die Integration einer Mehrzahl der MISFETs zu einem einzigen Chip und den Einsatz eines Mehrfachdrainaufbaus ermöglicht. Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung solch eines MISFETs anzugeben.
  • Diese Aufgaben werden erfindungsgemäß durch einen lateralen Trench-MISFET gemäß Patentanspruch 1 und 7 bzw. ein Verfahren zu dessen Herstellung gemäß Patentanspruch 12 gelöst.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnungen näher erläutert.
  • Es zeigen:
  • 1 bis 12 einen Querschnitt eines ersten bis zwölften Ausführungsbeispiels der Erfindung in Form eines lateralen Trench-MOSFETs,
  • 13 einen Querschnitt eines bekannten vertikalen Trench-MOSFETs,
  • 14 einen Querschnitt eines bekannten lateralen Trench-MOSFETs,
  • 15 und 16 Querschnitte eines Teiles der Anordnung von 1 zur Erläuterung eines Verfahrens zu deren Herstellung und
  • 17 und 18 Querschnitte eines Teiles der Anordnung von 4 zur Erläuterung eines Verfahrens zu deren Herstellung.
  • Bei den nachfolgend erläuterten Ausführungsbeispielen der Erfindung handelt es sich MOSFETs, d. h. einer speziellen Form von MISFETs, bei der der Isolator ein Oxid ist. Die Erfindung ist gleichwohl auf andere Arten von MISFETs anwendbar. Desweiteren ist in den Ausführungsbeispielen zu Zwecken der Erläuterung lediglich beispielhaft der ”erste Leitungstyp” der Patentansprüche als n-Leitungstyp, der ”zweite Leitungstyp” entsprechend als p-Leitungstyp angenommen. Obwohl die vorliegende Erfindung anhand von Beispielen mit einer Durchbruchsspannung von 100 V erläutert wird, ist sie auf Leistungs-MISFETs mit einer Durchbruchsspannung von 30–600 V und einen Ausgangsstrom von 1 bis 100 A anwendbar.
  • 1 zeigt einen Querschnitt eines ersten Ausführungsbeispiels eines lateralen Trench-MOSFETs gemäß der vorliegenden Erfindung. 1 zeigt eine Einheitszelle, die eine Hälfte des Trenchs enthält. In tatsächlichen Vorrichtungen ist der dargestellte Einheitszellenaufbau wiederholt spiegelsymmetrisch in bezug auf die Linien A-B und C-D angeordnet, und viele Einheitszellen sind parallel geschaltet. Die mit dem Symbol n oder p markierten Zonen zeigen an, daß Elektronen bzw. Löcher die Majoritätsladungsträger in der jeweiligen Zone sind.
  • Gemäß 1 erstreckt sich ein Trench 102 in die Oberflächenschicht eines n-leitenden Halbleitersubstrats 101 mit dem spezifischen Widerstand von 5 Q·cm. Eine n-Drainzone 103 ist unmittelbar unter dem Boden des Trenchs 102 ausgebildet. Der Trench 102 hat eine Breite von 2 μm (2 × LT in der Figur) und eine Tiefe von 3 μm (DT). Die Oberflächenkonzentration der Drainzone 103 beträgt 1 × 1020 cm–3 und ihre Diffusionstiefe 1 bis 3 μm. Ein Seitenwandoxidfilm 104 von 0,5 bis 1 μm Dicke ist an der Seitenwand des Trenchs 102 ausgebildet. Der Trench 102 ist mit Wolframsilizid 105 aufgefüllt. Eine p-Basiszone 108 ist in einem Teil der Oberflächenschicht des Substrats 101 in engem Abstand von dem Trench 102 ausgebildet. Eine n-Sourcezone 109 ist in einem Teil der Oberflächenschicht der Basiszone 108 ausgebildet. Eine polykristalline Siliziumgateelektrode 107 ist unter Zwischenlage eines Gateoxidfilms 106 einer Dicke von 20 bis 50 nm über den Abschnitten der Basiszone 108 und des Substrats 101 ausgebildet, die sich zwischen der Sourcezone 109 und dem Trench 102 erstrecken. Die Basiszone 108 und die Sourcezone 109 sind unter Verwendung der Kante der Gateelektrode 107 zur Maskierung selbst-ausgerichtet. Eine p-Kontaktzone 110 mit höherer Störstellendotierung als die Basiszone 108 ist in einem Teil der Oberflächenschicht der Basiszone 108 ausgebildet. Eine Sourceelektrode 112 ist so angeordnet, daß sie sowohl mit der Kontaktzone 110 als auch der Sourcezone 109 im Kontakt steht. Eine Drainelektrode 113 ist auf dem Wolframsilizid 105 angeordnet. Ein Zwischenschichtisolierfilm 111 ist auf den Seiten- und Oberflächen der Gateelektrode 107 ausgebildet, um sie gegenüber der Sourceelektrode 112 und der Drainelektrode 113 zu isolieren. Der dargestellte Einheitsaufbau ist so wiederholt, daß die Grenze zwischen dem Trench 102 und der Zone, in welcher kein Trench ausgebildet ist, verlängert wird und die Grenze in der Draufsicht kammzahnartig wird.
  • Die 15 und 16 zeigen jeweils von (a) bis (c) Querschnitte eines Teiles der Vorrichtung von 1 zur Erläuterung des Herstellungsverfahrens, das nachfolgend beschrieben wird.
  • Auf dem n-leitenden Halbleitersubstrat 101 mit dem spezifischen Widerstand von 5 Q·cm wird ein Oxidfilm 122 ausgebildet. Der Oxidfilm 122 wird unter Verwendung eines Photoresistfilms 121 als Maske zu einem bestimmten Muster geätzt. Dann erfolgt ein selektives anisotropes Ätzen des Halbleitersubstrats 101 unter Verwendung des Photoresistfilms 121 und des Oxidfilms 122 als Maske zur Ausbildung des Trenchs 102 (15(a)). Eine Breite von etwa 2 μm und eine Tiefe von etwa 3 μm für den Trench 102 sind zur Realisierung einer Durchbruchsspannung der Vorrichtung von 100 V geeignet. Zur Erzielung einer höheren Durchbruchsspannung sollte der Trench tiefer sein. Nach Entfernen des Photoresistfilms 121 wird durch thermische Oxidation auf dem Boden und den Seitenflächen des Trenchs 102 ein Oxidfilm von etwa 0,1 μm Dicke ausgebildet. Dann werden Phosphorionen implantiert. Die Implantation der Phosphorionen erfolgt nur in dem Boden des Trenchs 102, da die Oberfläche des Substrats 101 mit dem dicken Oxidfilm 122 bedeckt ist und der Phosphorionenstrahl nahezu parallel zu den Seitenwänden des Trenchs 102 gerichtet ist. Die implantierten Phosphorionen werden zur Ausbildung der n-Drainzone 103 durch Wärmebehandlung diffundiert. Die Oberflächenkonzentration der Drainzone 103 beträgt 1 × 1020 cm–3 und die Diffusionstiefe 1 bis 3 μm. Der Oxidfilm auf den Seitenwänden des Trenchs 102 wird durch Wärmebehandlung oder einen zusätzlichen CVD Schritt zu einem Seitenwandfilm 104 einer Dicke von 0,5 bis 1 μm verstärkt (15(b)). Nach Entfernen des Oxidfilms vom Boden des Trenchs 102 wird das Wolframsilizid 105 in den Trench 102 eingebracht. Die Oberfläche des Wolframsilizids 105 und die den Trench umgebende Oberfläche des Halbleitersubstrats werden abgeflacht, um die letztere Oberfläche freizulegen. Dann wird durch thermische Oxidation der Gateoxidfilm 106 mit einer Dicke von 20 bis 50 nm ausgebildet und danach die polykristalline Siliziumgateelektrode 107 durch Niederdruck-CVD und nachfolgendes Photoätzen ausgebildet (15(c)).
  • Dann werden die p-Basiszone 108, die n-Sourcezone 109 und die in 16 nicht dargestellte p-Kontaktzone durch Ionenimplantation unter Verwendung der Kante der Gateelektrode 107 als Maske und nachfolge Wärmebehandlung ausgebildet (16(a)). Dann wird der Zwischenschichtisolierfilm 111 auf den Seiten- und Oberflächen der Gateelektrode 107 ausgebildet, um diese gegenüber den anderen Elektroden zu isolieren (16(b)). Kontaktlöcher werden in dem Zwischenschichtisolierfilm 111 und dem Oxidfilm 106 geöffnet und die Sourceelektrode 112 und die Drainelektrode 113 ausgebildet (16(c)). Schließlich wird ein Passivierungsfilm am Ende der Waferbearbeitung auf der Vorrichtung abgeschieden.
  • Durch Anlegen einer positiven Spannung an die Gateelektrode 107 des MOSFETs von 1 wird in der Oberflächenschicht der Basiszone 108 eine zur n-Leitung invertierte Kanalzone geschaffen, und Elektronen fließen von der n-Sourcezone 109 durch diese Inversionsschicht zum Substrat 101. Die Elektronen fließen durch die Draindriftzone 116 des Substrats 101 parallel zur Seitenwand des Trenchs 102 als ein Driftstrom, erreichen die n-Drainzone 103 und fließen durch das Wolframsilizid 105 zur Drainelektrode 113.
  • Die Strecke, die dem Abstand LD zwischen der Gateelektrode 1407 und der Drainzone 1403 in 14 entspricht, das heißt der wesentliche Parameter, der die Durchbruchsspannung der Vorrichtung bestimmt, ist im Fall von 1 die Länge der Draindriftzone, das heißt die Tiefe DT des Trenchs 102. Da diese Tiefe DT nahezu unabhängig von dem seitlichen Zellenraster ist, kann sie vergrößert werden, ohne die Einheitszellenintegration zu beeinträchtigen. Die anderen optimalen Abmessungen in 1 umfassen 2 μm für LA und 3,5 μm für LB.
  • Wenn man den lateralen Trench-MOSFET gemäß der Erfindung mit dem üblichen lateralen MOSFET bei derselben Durchbruchsspannung von 100 V vergleicht, dann ist des Zellenraster bei dem bekannten MOSFET gegeben durch LT + LC + DT = 1 + 3,5 + 3 = 7,5 μm, während das Zellenraster im Fall der vorliegenden Erfindung gegeben ist durch LT + LC = 1 + 3,5 = 4,5 μm.
  • Das heißt, mit dem Aufbau gemäß der vorliegenden Erfindung können maximal (7,5/4,5)2 = 2,78 mal so viele laterale MOSFETs integriert werden wie beim Stand der Technik. Damit verbunden läßt der Vorrichtungsaufbau gemäß der Erfindung eine Verringerung des Durchlaßwiderstands erwarten. Tatsächlich ergaben Experimente, daß mit dem Aufbau gemäß der Erfindung der Durchlaßwiderstand bei gleicher Durchbruchsspannung auf die Hälfte desjenigen des bekannten lateralen MOSFETs verringert werden konnte.
  • Der in 1 gezeigte Vorrichtungsaufbau ermöglicht eine hohe Durchbruchsspannung aufgrund einer ausgeglichenen Verteilung des elektrischen Feldes durch die Feldplattenfunktion der Gateelektrode 107, die sich bis zur Außenkante des Seitenwandoxidfilms 104 einerseits sowie bis über die p-Basiszone 108 andererseits erstreckt. Dadurch, daß das MIS-Gate auf dem Abschnitt des n-Substrats 101 angeordnet wird, in dem sich der Trench 102 nicht befindet, können Gleichförmigkeit und Zuverlässigkeit des Gateoxidfilms 106 sichergestellt werden.
  • Mit dem Aufbau des in 1 dargestellten Ausführungsbeispiels wird ein lateraler MOSFET (oder allgemeiner, ein lateraler MISFET) geschaffen, der eine Halbleiterschicht des einen Leitungstyps (im Fall von 1 das n-leitende Halbleitersubstrat) zwischen der Basiszone (108) des anderen Leitungstyps (im Fall von 1 p-leitend) und der Drainzone (103) des einen Leitungstyps (also im Beispiel n-leitend) als eine vertikale Draindriftzone verwendet.
  • 2 zeigt einen Querschnitt eines zweiten Ausführungsbeispiels der Erfindung in Form eines lateralen Trench-MOSFETs. Der MOSFET von 2 unterscheidet sich von demjenigen von 1 darin, daß eine n-Wannenzone 214 in der Oberflächenschicht eines n-leitenden Halbleitersubstrats 201 mit dem spezifischen Widerstand von 5 Ω·cm durch Phosphorionenimplantation und nachfolgende thermische Diffusion ausgebildet ist. Die Oberflächenkonzentration der Wannenzone 214 beträgt 3 × 1016 cm–3 und ihre Diffusionstiefe 2 μm. Ein Trench 202 ist in die Oberflächenschicht des Halbleitersubstrats 201 eingebracht. Im Boden des Trenchs 202 bzw. unter dem Boden ist eine n-Drainzone 203 ausgebildet. Auf der Seitenwand des Trenchs 202 ist ein Seitenwandoxidfilm 204 mit einer Dicke von 0,5 bis 1 μm ausgebildet. Der Trench 202 ist mit Wolframsilizid 205 aufgefüllt. Eine p-Basiszone 208 ist in einem Teil der Oberflächenschicht der Wannenzone 214 in engem Abstand von dem Trench 202 ausgebildet. Eine n-Sourcezone 209 ist in einem Teil der Oberflächenschicht der Basiszone 208 ausgebildet. Eine polykristalline Siliziumgateelektrode 207 ist auf einem Gateoxidfilm 206 einer Dicke von 20 bis 50 nm über den Abschnitten der Basiszone 208 und der Wannenzone 214 ausgebildet, die sich zwischen der Sourcezone 209 und dem Seitenwandoxidfilm 204 erstrecken. Eine p-Kontaktzone 210 mit höherer Störstellendotierung als die Basiszone 208 ist in einem Teil der Oberflächenschicht der Basiszone 208 ausgebildet. Eine Sourceelektrode 212 ist so angeordnet, daß sie sowohl die Kontaktzone 210 als auch die Sourcezone 209 kontaktiert. Eine Drainelektrode 213 ist auf dem Wolframsilizid 205 angeordnet. Ein Zwischenschichtisolierfilm 211 ist auf den Seiten- und Oberflächen der Gateelektrode 207 ausgebildet, um diese gegenüber der Sourceelektrode 212 und der Drainelektrode 213 zu isolieren. Der in 2 gezeigte Vorrichtungsaufbau stimmt mit Ausnahme des Vorhandenseins der Wannenzone 214 mit demjenigen des ersten Ausführungsbeispiels von 1 überein. Da das zweite Ausführungsbeispiel in gleicher Weise arbeitet wie das erste, soll dies hier nicht weiter beschrieben werden.
  • Bei dem ersten Ausführungsbeispiel von 1 tritt eine Verengung des Strompfads ein, wenn die Vorrichtung eingeschaltet wird, weil der Abstand LA zwischen der p-Basiszone 108 und dem Seitenwandoxidfilm 104 mit 1 bis 2 μm relativ kurz ist. Diese Verengung wird von einer Sperrschicht-Feldeffekttransistor-Wirkung (junction type FET effect) hervorgerufen. Das voranstehend beschriebene zweite Ausführungsbeispiel der Erfindung verhindert diese Verengung des Strompfades durch Ausbildung der Wannenzone 214 und damit Verringerung des Widerstands der Oberflächenschicht zwischen der Basiszone 208 und dem Seitenwandoxidfilm 204. Daher verringert das zweite Ausführungsbeispiel den Durchlaßwiderstand wirksamer als das erste Ausführungsbeispiel. Bei dem in 2 gezeigten Beispiel ist die Wannenzone 214 mit geringerer Tiefe als der Trench 202 ausgebildet. Die Wannenzone könnte statt dessen auch gleich tief oder tiefer als der Trench ausgebildet werden.
  • 3 zeigt einen Querschnitt eines dritten Ausführungsbeispiels der vorliegenden Erfindung in Form eines lateralen Trench-MOSFETs. Bei diesem Beispiel ein wird p-leitendes Halbleitersubstrat 301 mit einem spezifischen Widerstand von 10 bis 50 Ω·cm anstelle des n-leitenden Substrats der 1 und 2 verwendet. Nach Ausbilden einer n-Wannenzone 314 wurde ein Trench 302 in der Oberflächenschicht der Wannenzone 314 ausgebildet. Die Oberflächenstörstellenkonzentration der Wannenzone 314 ist die gleiche wie die der Wannenzone 214 des zweiten Ausführungsbeispiels. Die Diffusionstiefe der Wannenzone 314 beträgt 5 bis 10 μm und ist größer als die Tiefe des Trenchs 302.
  • Bei dem Aufbau von 3 kann die Wannenzone 314 selektiv in dem p-leitenden Substrat 301 ausgebildet werden, und Steuer- und Schutzschaltungen können in einem anderen Abschnitt desselben Substrats 301 als demjenigen, wo sich der Trench-MOSFET befindet, ausgebildet werden. Der Aufbau von 3 ermöglicht darüberhinaus das Integrieren einer Mehrzahl von Leistungs-MOSFETs auf einem einzigen Chip.
  • 4 zeigt einen Querschnitt eines vierten Ausführungsbeispiels der vorliegenden Erfindung in Form eines lateralen Trench-MOSFETs. Der in 4 gezeigte MOSFET besitzt ein n-leitendes Halbleitersubstrat 401 mit einem spezifischen Widerstand von 5 Ω·cm, in dessen Oberflächenschicht sich ein Trench 402 befindet. Eine n-Drainzone 403 ist in bzw. unter dem Boden des Trenchs 402 ausgebildet. Der Trench 402 ist 2 μm dick (LT × 2) und 3 μm tief (DT). Die Oberflächenkonzentration der Drainzone 403 beträgt 1 × 1020 cm–3 und ihre Diffusionstiefe 2 bis 3 μm. Ein Seitenwandoxidfilm 404 einer Dicke von 0,5 bis 1 μm ist auf der Seitenwand des Trenchs 402 ausgebildet. Eine p-Seitenwandzone 415 ist in der Halbleiterschicht entlang dem Seitenwandoxidfilm 404 ausgebildet. Die Oberflächenstörstellenkonzentration der Seitenwandzone 415 beträgt 1 × 1017 cm–3 und ihre Diffusionstiefe 1 μm. Der Trench 402 ist mit Wolframsilizid 405 aufgefüllt. Eine p-Basiszone 408 ist in einem Teil der Oberflächenschicht des Halbleitersubstrats 401 in engem Abstand von dem Trench 402 ausgebildet. Eine n-Sourcezone 409 ist in einem Teil der Oberflächenschicht der Basiszone 408 ausgebildet. Eine polykristalline Siliziumgateelektrode 407 ist auf einem Gateoxidfilm 406 einer Dicke von 20 bis 50 nm über den Abschnitten der Basiszone 408, dem Halbleitersubstrat 401 und der Seitenwandzone 415 angeordnet, die sich zwischen der Sourcezone 409 und dem Seitenwandoxidfilm 404 erstrecken. Die Basiszone 408 und die Sourcezone 409 sind unter Verwendung der Kante der Gateelektrode 407 als Maske selbst-ausgerichtet. Eine p-Kontaktzone 410 mit höherer Störstellendotierung als die Basiszone 408 ist in einem Teil der Oberflächenschicht der Basiszone 408 ausgebildet. Eine Sourceelektrode 412 ist so angeordnet, daß sie sowohl die Kontaktzone 410 als auch die Sourcezone 409 kontaktiert. Eine Drainelektrode 413 ist auf dem Wolframsilizid 405 angeordnet. Ein Zwischenschichtisolierfilm 411 ist auf den Seiten- und Oberflächen der Gateelektrode 407 ausgebildet, um diese gegenüber der Sourceelektrode 412 und der Drainelektrode 413 zu isolieren.
  • Durch Anlegen einer positiven Vorspannung an die Gateelektrode 407 wird in der Oberflächenschicht der Basiszone 408 eine Inversionsschicht gebildet, und Elektronen fließen von der n-Sourcezone 409 zu dem n-Halbleitersubstrat 401. Die Elektronen fließen durch eine Draindriftzone 416 zwischen der Basiszone 408 und der p-Seitenwandzone 415 zur Drainzone 403. Da die dargestellte Einheitszelle spiegelsymmetrisch in bezug auf die Linie C-D in 4 angeordnet ist, erstreckt sich das n-Halbleitersubstrat 401 zwischen der p-Seitenwandzone 415 auf der dargestellten Seite und der entsprechenden p-Seitenwandzone auf der nicht dargestellten Seite. Der Abstand zwischen diesen beiden p-Seitenwandzonen 415 beträgt 2 × LB. Wenn der spezifische Widerstand des Halbleitersubstrats 401 auf etwa die Hälfte desjenigen des Halbleitersubstrats 101 des ersten Ausführungsbeispiels reduziert würde, würde daher die Durchbruchsspannung der Vorrichtung von 4 nicht sinken. Deshalb ermöglicht die Vorrichtung von 4 trotz des an sich bestehenden Widerspruchs zwischen hoher Durchbruchsspannung und niedrigem Durchlaßwiderstand die Erzielung relativ guter Wert für beide Größen. Die optimalen Abmessungen der Vorrichtung von 4 schließen 1 μm für LA, 2,5 μm für LB und 3,5 μm für IC ein.
  • Die 17 und 18 zeigen jeweils (a) bis (c) Querschnitte eines Teiles der Vorrichtung von 4 zur Erläuterung des Herstellungsverfahrens, das nachfolgend beschrieben wird.
  • Auf dem n-leitenden Halbleitersubstrat 401 mit einem spezifischen Widerstand von 5 Ω·cm wird zunächst ein Oxidfilm 422 ausgebildet. Das Halbleitersubstrat 401 wird unter Verwendung eines Photoresistfilms 421 als Maske zur Ausbildung des Trenchs 402 selektiv anisotrop geätzt (17(a)). Eine Breite von etwa 2 μm und eine Tiefe von etwa 3 μm des Trenchs 402 sind zur Realisierung der Durchbruchsspannung von 100 V der Vorrichtung geeignet. Nach Entfernen des Photoresistfilms 421 wird auf dem Boden und den Seitenflächen des Trenchs 402 durch thermische Oxidation ein Oxidfilm von etwa 0,1 μm Dicke ausgebildet. Dann werden Phosphorionen implantiert. Die Phosphorionen werden nur in den Boden des Trenchs 402 implantiert, da die Oberfläche des Substrats 401 mit dem dicken Oxidfilm 422 bedeckt ist und der Phosphorionenstrahl nahezu parallel zur Seitenwand des Trenchs 402 gerichtet ist. Dann werden Borionen mit einem um 10 bis 30 Grad geneigten Borionenstrahl in die Seitenwand des Trenchs 402 implantiert. Die implantierten Phosphor- und Borionen werden durch eine Wärmebehandlung zur Ausbildung der n-Drainzone 403 und der p-Seitenwandzone 415 diffundiert. Die Oberflächenkonzentration der Drainzone 403 beträgt 1 × 1020 cm–3 und ihre Diffusionstiefe 2 bis 3 μm. Die Oberflächenkonzentration der Seitenwandzone 415 beträgt 1 × 1017 cm–3 und ihre Diffusionstiefe 1 μm. Obwohl Borionen auch in den Boden des Trenchs 402 implantiert werden, werden die n-Drainzone 403 und das n-Halbleitersubstrat 401 miteinander verbunden, da die Drainzone 403 mit höherer Störstellendotierung tiefer diffundiert wird. Der Seitenwandfilm 404 des Trenchs 402 wird durch Wärmebehandlung oder einen zusätzlichen CVD-Schritt auf eine Dicke von 0,5 bis 1 μm verstärkt (17(b)). Nach Entfernen des Oxidfilms von dem Boden des Trenchs 402 wird der Trench mit Wolframsilizid 405 aufgefüllt. Die Oberflächen des Wolframsilizids 405 und des Halbleiterbereichs außerhalb des Trenchs werden abgeflacht, um die Oberfläche des letzteren freizulegen. Dann wird durch thermische Oxidation der Gateoxidfilm 406 mit einer Dicke von 20 bis 50 nm ausgebildet und dann die polykristalline Siliziumgateelektrode 407 durch Niederdruck-CVD und nachfolgendes Photoätzen hergestellt (17(c)).
  • Dann werden unter Verwendung der Kante der Gateelektrode 407 zur Maskierung die p-Basiszone 408, die n-Sourcezone 409 und die in 16 nicht dargestellte p-Kontaktzone 410 ausgebildet. Dann wird der Zwischenschichtisolierfilm 411 auf den Seiten- und Oberflächen der Gateelektrode 407 abgeschieden, um letztere gegenüber den anderen Elektroden zu isolieren (18(b)). Kontaktlöcher werden in dem Zwischenschichtisolierfilm 411 und dem Oxidfilm 406 geöffnet und die Sourceelektrode 412 und die Drainelektrode 413 ausgebildet (18(c)). Schließlich wird ein Passivierungsfilm am Ende des Waferbearbeitungsprozesses auf der Vorrichtung abgeschieden.
  • Dadurch, daß die n-leitende Draindriftzone und die p-leitende Seitenwandzone aneinandergrenzen, kann der spezifische Widerstand der Halbleiterschicht gesenkt werden, da die Verarmung beider Zone begünstigt wird, und eine hohe Durchbruchsspannung kann aufrechterhalten werden.
  • 5 zeigt eine Querschnitt eines fünften Ausführungsbeispiels der vorliegenden Erfindung in Form eines lateralen Trench-MOSFETs. Die Vorrichtung von 5 unterscheidet sich von derjenigen von 4 darin, daß eine n-Wannenzone 514 ausgehend von der Oberflächenschicht eines n-leitenden Halbleitersubstrats 501 mit einem spezifischen Widerstand von 5 Q·cm durch Phosphorionenimplantation und nachfolgende thermische Diffusion ausgebildet ist. Ansonsten entspricht dieses Ausführungsbeispiel dem vierten Ausführungsbeispiel. Die Oberflächenkonzentration der Wannenzone 514 beträgt 3 × 1016 cm–3 und ihre Diffusionstiefe 2 μm. In der Halbleiterschicht ist längs dem Seitenwandoxidfilm 504 des Trenchs 502 eine p-Seitenwandzone 515 ausgebildet. Die Oberflächenstörstellenkonzentration der Seitenwandzone 515 beträgt 1 × 1017 cm–3 und ihre Diffusionstiefe 1 μm.
  • Das fünfte Ausführungsbeispiel kombiniert die Wirkungen des zweiten und des vierten Ausführungsbeispiels miteinander. Das heißt, das fünfte Ausführungsbeispiel verhindert eine Verengung des Strompfads durch die Ausbildung der n-Wannenzone 514 zur Verringerung des Widerstands der Oberflächenschicht zwischen der p-Basiszone 508 und der p-Seitenwandzone 515. Daher ermöglicht das fünfte Ausführungsbeispiel eine weitere Verringerung des Durchlaßwiderstands. Wenn der spezifische Widerstand des n-leitenden Halbleitersubstrats 501 auf die Hälfte des spezifischen Widerstands des n-leitenden Halbleitersubstrats 201 des zweiten Ausführungsbeispiels verringert würde, würde die Durchbruchsspannung der Vorrichtung von 5 aufgrund des Vorhandenseins der p-Seitenwandzone 515 nicht gesenkt. Daher ermöglicht die Vorrichtung von 5 trotz des genannten Widerspruchs zwischen einer hohen Durchbruchsspannung und einem niedrigen Durchlaßwiderstand relativ gute Werte für beide Größen. Auch bei dem Ausführungsbeispiel von 5 kann die n-Wannenzone 514 gleich oder tiefer sein als der Trench 502.
  • 6 zeigt einen Querschnitt eines sechsten Ausführungsbeispiels der vorliegenden Erfindung in Form eines lateralen Trenchs-MOSFETs. Die Vorrichtung von 6 unterscheidet sich von dem vierten und dem fünften Ausführungsbeispiel darin, daß anstelle des n-leitenden Halbleitersubstrats der 4 und 5 ein p-leitendes Halbleitersubstrat 601 mit einem spezifischen Widerstand von 10 bis 50 Ω·cm verwendet wird. Nach Ausbilden einer n-Wannenzone 614 wird ein Trench 602 in der Oberflächenschicht der Wannenzone 614 ausgebildet. Die Diffusionstiefe der Wannenzone 614 ist mit 5 bis 10 μm größer als die Tiefe des Trenchs 602.
  • Das sechste Ausführungsbeispiel kombiniert die Wirkungen des dritten und des vierten Ausführungsbeispiels. Da der Aufbau von 6 die selektive Ausbildung der Wannenzone 614 in dem Halbleitersubstrat 601 ermöglicht, können Steuer- und Schutzschaltungen in einem Abschnitt desselben p-leitenden Halbleitersubstrats 601 außerhalb des den Trench-MOSFET enthaltenden Abschnitts ausgebildet werden. Ebenso ermöglicht der Aufbau von 6 die Integration einer Vielzahl von Leistungs-MOSFETs auf einem einzigen Chip etwa unter Verwendung einer Sperrschicht-Isolierung. Würde der spezifische Widerstand der n-Wannenzone 614 auf etwa die Hälfte des spezifischen Widerstands der n-Wannenzone 314 des dritten Ausführungsbeispiels gesenkt, dann würde die Durchbruchsspannung der Vorrichtung von 6 aufgrund der p-Seitenwandzone 615 nicht verringert. Daher gilt auch für die Vorrichtung von 6, daß trotz des an sich vorhandenen über erwähnten Widerspruchs gleichzeitig gute Werte sowohl für die Durchbruchsspannung als auch den Durchlaßwiderstand erzielt werden können.
  • 7 zeigt eine Querschnitt eines siebten Ausführungsbeispiels der Erfindung in Form eines lateralen Trench-MOSFETs. Bei dem siebten Ausführungsbeispiel ist ein lateraler n-Kanal MOSFET nicht in einer n-leitenden Halbleiterschicht sondern in einer p-leitenden Halbleiterschicht ausgebildet. Ein Trench 702 befindet sich in der Oberflächenschicht eines p-leitenden Halbleitersubstrats 701 mit einem spezifischen Widerstand von 5 Ω·cm. Eine n-Draindriftzone 716 ist unter dem Boden und an den Seitenflächen des Trenchs 702 ausgebildet. Eine n-Drainzone 703 mit stärkerer Störstellendotierung als die Draindriftzone 716 ist im Boden des Trenchs 702 ausgebildet. Die Oberflächenkonzentration der Draindriftzone 716 beträgt 1 × 1017 cm–3 und ihre Diffusionstiefe 1 μm. Die Oberflächenkonzentration der Drainzone 703 beträgt 1 × 1020 cm–3 und ihre Diffusionstiefe 1 bis 3 μm. Die Breite (2 × LT in der Figur) des Trenchs 702 beträgt 2 μm und seine Tiefe (DT) 3 μm. Ein Seitenwandoxidfilm 704 einer Dicke von 0,5 bis 1 μm ist an der Seitenwand des Trenchs 702 ausgebildet. Der Trench 702 ist mit Wolframsilizid 705 aufgefüllt. Eine p-Basiszone 708 ist in einem Teil der Oberflächenschicht des Halbleitersubstrats 701 in engem Abstand von dem Trench 702 ausgebildet. Wie aus 7 erkennbar, reicht die Basiszone 708 seitlich in die Draindriftzone 716 hinein. Eine n-Sourcezone 709 ist in einem Teil der Oberflächenschicht der Basiszone 708 ausgebildet. Eine polykristalline Siliziumgateelektrode 707 ist auf einem Gateoxidfilm 706 einer Dicke von 20 bis 50 nm über den Abschnitten der Basiszone 708 und der Draindriftzone 716 ausgebildet, die sich zwischen der Sourcezone 709 und dem Trench 702 erstrecken. Die Basiszone 708 und die Sourcezone 709 sind unter Verwendung der Kante der Gateelektrode 707 zur Maskierung selbst-ausgerichtet. Eine p-Kontaktzone 710 mit höherer Störstellendotierung als die Basiszone 708 ist in einem Teil der Oberflächenschicht der Basiszone 708 ausgebildet. Eine Sourceelektrode 712 ist so angeordnet, daß sie sowohl die Kontaktzone 710 als auch die Sourcezone 709 kontaktiert. Eine Drainelektrode 713 ist auf dem Wolframsilizid 705 angeordnet. Ein Zwischenschichtisolierfilm 711 ist auf den Seiten- und Oberflächen der Gateelektrode 707 ausgebildet, um diese gegenüber der Sourceelektrode 712 und der Drainelektrode 713 zu isolieren. Der Vorrichtungsaufbau von 7 ermöglicht durch Optimierung der Störstellenkonzentrationen des p-leitenden Halbleitersubstrats 701 und der n-Draindriftzone 716 eine Ausdehnung einer Verarmungsschicht und eine Relaxation des elektrischen Feldes, selbst wenn die Draindriftzone 716 relativ stark dotiert ist. Daher ermöglicht die Vorrichtung von 7 eine Verringerung des Durchlaßwiderstands bei Beibehaltung der Durchbruchsspannung. Steuer- und Schutzschaltungen können in demselben p-leitenden Halbleitersubstrat ausgebildet werden.
  • Aufgrund der Sandwich-Struktur, bei der die Draindriftzone zwischen der Seitenwandzone und der Halbleiterschicht eingeschlossen ist, kann der spezifische Widerstand der Draindriftzone unter Beibehaltung einer hohen Durchbruchsspannung weiter gesenkt werden, da die Verarmung beider Zonen begünstigt wird.
  • 8 zeigt einen Querschnitt eines achten Ausführungsbeispiels, das eine Modifikation des Ausführungsbeispiels von 7 darstellt. Bei dem MOSFET von 8 ist eine p-Seitenwandzone 815 in einer n-Draindriftzone 816 entlang einem Seitenwandoxidfilm 804 ausgebildet. Da bei diesem Aufbau die Draindriftzone 816, die zwischen der Seitenwandzone 815 und dem p-leitenden Halbleitersubstrat 801 eingeschlossen ist, leicht verarmt wird, kann die Störstellenkonzentration in der Draindriftzone 816 weiter erhöht werden. Daher erlaubt die Vorrichtung von 8 eine weitere Verringerung des Drainwiderstands unter Aufrechterhaltung der Durchbruchsspannung.
  • 9 ist Querschnitt eines neunten Ausführungsbeispiels der vorliegenden Erfindung in Form eines lateralen Trench-MOSFETs. Ein Trench 902 ist in die Oberflächenschicht eines n-leitenden Substrats 901 mit einem spezifischen Widerstand von 5 Q·cm eingebracht. Der Trench 902 ist 2 μm breit (LT × 2) und 3 μm tief (DT). Eine n-Drainzone 903 ist im Boden des Trenchs 902 ausgebildet. Eine p-Basiszone 908 ist in dem Abschnitt des Substrats 901 ausgebildet, in dem sich der Trench 902 nicht befindet. Eine n-Sourcezone 909 ist in der Oberflächenschicht der Basiszone 908 ausgebildet. Die Oberflächenkonzentration der Basiszone 908 beträgt 1 ×1018 cm–3, die der Sourcezone 909 1 × 1020 cm–3 und die der Drainzone 903 1 × 1020 cm–3. Die Diffusionstiefe der Basiszone 908 liegt bei etwa 1 μm, die der Sourcezone 909 bei 0,5 μm und die der Drainzone 903 bei 0,5 μm. Eine polykristalline Siliziumgateelektrode 907 ist unter Zwischenlage eines Gateoxidfilms 906 von 50 μm dem Abschnitt der Basiszone 908 gegenüberliegend zugewandt angeordnet, der zum Trench 902 hin freiliegt. Die anderen Teile der Seitenwand des Trenchs 902 sind mit einem dicken Seitenwandoxidfilm 904 von 0,5 bis 1 μm Dicke bedeckt. Der Trench 902 ist mit Wolframsilizid 905 gefüllt. Eine p-Kontaktzone 910 mit stärkerer Störstellendotierung als die p-Basiszone 908 ist in einem Teil der Oberflächenschicht der Basiszone 908 ausgebildet. Eine Sourceelektrode 912 ist so angeordnet, daß sie sowohl die Kontaktzone 910 als auch die Sourcezone 909 kontaktiert. Eine Drainelektrode 913 ist auf dem Wolframsilizid 905 angeordnet. Ein Zwischenschichtisolierfilm 911 ist auf den Seiten- und Oberflächen der Gateelektrode 907 abgeschieden, um die Gateelektrode 907 von der Sourceelektrode 912 und der Drainelektrode 913 zu isolieren. Der Abstand GD zwischen der Gateelektrode 907 und der n-Drainzone 903, bei dem es sich um einen wesentlichen Parameter handelt, der die Durchbruchsspannung der Vorrichtung bestimmt, beträgt 2 μm, was zur Erzielung einer Durchbruchsspannung von 100 V lang genug ist. Der Aufbau von 9 ermöglicht die Verringerung des Durchlaßwiderstands des MOSFETs, da die Flächen der Sourcezone 909 und der Sourceelektrode 912 durch Vergraben der Gateelektrode 907 in dem Trench 902 erweitert sind.
  • Der MOSFET des neunten Ausführungsbeispiels stellt einen MISFET dar, bei dem die Gateelektrode im Trench vergraben ist und bei dem die n-leitende Halbleiterschicht 901 zwischen der p-Basiszone 908 und der n-Drainzone 903 eine vertikale Draindriftzone darstellt.
  • 10 zeigt einen Querschnitt eines zehnten Ausführungsbeispiels der Erfindung in Form eines lateralen Trench-MOSFETs. Der MOSFET von 10 unterscheidet sich von der in 9 gezeigten neunten Ausführungsform dadurch, daß eine n-Wannenzone 1014 ausgehend von der Oberflächenschicht eines n-leitenden Halbleitersubstrats 1001 mit einem spezifischen Widerstand von 5 Ω·cm durch Phosphorionenimplantation und nachfolgende thermische Diffusion ausgebildet ist. Die Oberflächenkonzentration der n-Wannenzone 1014 beträgt 3 × 1016 cm–3 und ihre Diffusionstiefe 2 μm. Bei diesem zehnten Ausführungsbeispiels wird eine Verengung des Strompfades durch Ausbildung der Wannenzone 1014 und Verringerung des Widerstands der Oberflächenschicht zwischen der Basiszone 1008 und dem Seitenwandoxidfilm 1004 verhindert. Daher ermöglicht der Aufbau gemäß dem zehnten Ausführungsbeispiel eine weitere Verringerung des Durchlaßwiderstands als das neunte Ausführungsbeispiel. Obwohl 10 ein Beispiel zeigt, bei dem die Wannenzone 1014 flacher als der Trench 1002 ist, könnte die Wannenzone 1014 auch tiefer als der Trench 1002 sein.
  • 11 zeigt einen Querschnitt eines elften Ausführungsbeispiels der Erfindung in Form eines lateralen Trench-MOSFETs. Der MOSFET von 11 unterscheidet sich von dem in 9 gezeigten neunten Ausführungsbeispiel darin, daß anstelle des n-leitenden Substrats des neunten Ausführungsbeispiels ein p-leitendes Halbleitersubstrat 1101 mit einem spezifischen Widerstand von 10 bis 50 Ω·cm verwendet wird. Nach Ausbilden einer n-Wannenzone 1114 wird ein Trench 1102 einer Breite (LT × 2) von 2 μm und einer Tiefe (DT) von 3 μm in der Oberflächenschicht des p-leitenden Halbleitersubstrats 1101 ausgebildet. Die Oberflächenkonzentration der Wannenzone 1114 ist gleich der der Wannenzone 1014 des zehnten Ausführungsbeispiels, die Diffusionstiefe der Wannenzone 1114 ist jedoch mit 5 bis 10 μm größer als die Tiefe des Trenchs 1102. Da der Aufbau von 11 die selektive Ausbildung der n-Wannenzone 1114 in dem p-leitenden Halbleitersubstrat 1101 ermöglicht, können Steuer- und Schutzschaltungen in einem anderen Abschnitt desselben Halbleitersubstrats 1101 ausgebildet werden, als demjenigen, in welchem der Trench-MOSFET ausgebildet. Der Aufbau von 11 ermöglicht darüberhinaus das Integrieren einer Vielzahl von Leistungs-MOSFETs auf einem einzigen Chip. Dies kann beispielsweise mittels eines Sperrschichttrennaufbaus erfolgen.
  • 12 zeigt einen Querschnitt eines zwölften Ausführungsbeispiels der vorliegenden Erfindung in Form eines lateralen Trench-MOSFETs. Der MOSFET von 12 ist eine Modifikation des in 7 gezeigten siebten Ausführungsbeispiels. Bei dem MOSFET von 12 ist ähnlich wie bei demjenigen von 7 eine n-Draindriftzone 1216 neben dem Trench 1202 ausgebildet, während im Boden des Trenchs die n-Drainzone 1203 mit höherer Störstellendotierung als die n-Draindriftzone 1216 ausgebildet ist. Das zwölfte Ausführungsbeispiel unterscheidet sich von dem siebten Ausführungsbeispiel darin, daß die p-Basiszone 1208 und die n-Sourcezone 1209 bis zur Innenfläche des Trenchs 1202 reichen. Die polykristalline Siliziumgateelektrode 1207 ist unter Zwischenlage des Gateoxidfilms 1206 von 50 nm Dicke dem Teil der p-Basiszone 1208 gegenüberliegend zugewandt, der zum Trench 1202 freiliegt. Die anderen Teile der Seitenwand des Trenchs 1202 sind mit einem dicken Seitenwandoxidfilm 1204 einer Dicke von 0,5 bis 1 μm bedeckt. Der Trench 1202 ist mit Wolframsilizid 1205 gefüllt.
  • Bei dem Aufbau von 12 ist die n-Draindriftzone 1216 in den Boden- und Seitenflächen des Trenchs 1202 anstelle der n-Wannenzone 1114 des elften Ausführungsbeispiels ausgebildet. Durch Optimierung der Störstellenkonzentrationen des p-leitenden Substrats 1201 und der Draindriftzone 1216 wird eine Ausdehnung einer Verarmungsschicht und eine Relaxation des elektrischen Feldes ermöglicht. Daher erlaubt der Aufbau von 12 die Verringerung des Drainwiderstands unter Aufrechterhaltung der Durchbruchsspannung. Der Aufbau von 12 ermöglicht eine Verringerung des Durchlaßwiderstandes des MOSFETs, da die Flächen der n-Sourcezone 1209 und der Sourceelektrode 1212 durch Vergraben der Gateelektrode 1207 in dem Trench 1202 erweitert sind. Zusätzlich können Steuer- und Schutzschaltungen auf demselben p-leitenden Substrat 1201 dort ausgebildet werden, wo sich der Trench-MOSFET nicht befindet.
  • Bei den oben beschriebenen Ausführungsbeispielen kann die Drainelektrode in direktem Kontakt mit der n-Drainzone angeordnet werden, die sich am bzw. unter dem Boden des Trenchs befindet. Das Herstellungsverfahren wird jedoch vereinfacht, wenn der Trench mit einem leitenden Material wie Wolframsilizid etc. aufgefüllt wird und die Drainelektrode auf dem leitenden Material angeordnet wird, da hierdurch eine Unebenheit der Elektrode vermieden wird. Wolframsilizid wurde als leitendes Material gewählt, da es einen niedrigen spezifischen Widerstand aufweist und einen schmalen Trench auffüllen kann. Anstelle des Wolframsilizids können andere Materialien, beispielsweise polykristallines Silizium verwendet werden.
  • Bei den oben beschriebenen Ausführungsbeispielen können die Leitungstypen der Halbleiterzonen vertauscht werden. Da der Gateisolierfilm nicht notwendigerweise ein Oxidfilm sein muß, ist die Erfindung nicht nur auf MOSFETs, sonder allgemein auf MISFETs mit einer MIS-Gatestruktur anwendbar.
  • Die Vorteile der vorliegenden Erfindung, die voranstehend anhand verschiedener Ausführungsbeispiele erläutert wurde, lassen sich wie folgt zusammenfassen.
  • Der laterale Trench-MISFET gemäß der Erfindung umfaßt eine Halbleiterschicht eines ersten Leitungstyps, einen in der Halbleiterschicht ausgebildeten Trench, eine im Boden des Trenchs ausgebildete Drainzone des ersten Leitungstyps, eine Basiszone des zweiten Leitungstyps und eine Sourcezone des ersten Leitungstyps, die auf dem Abschnitt der Halbleiterschicht ausgebildet sind, in dem sich der Trench nicht befindet, und ferner eine auf der Basiszone angeordnete MIS-Gatestruktur und eine längs der Seitenwand des Trenchs angeordnete Draindriftzone. Mit diesem erfindungsgemäßen Aufbau wird die Durchbruchsspannung des lateralen Trench-MISFETs verbessert, die Integration vieler Einheitszellen zur Verringerung des Durchlaßwiderstands ermöglicht und ein besserer Kompromiß zwischen der Durchbruchsspannung und dem Durchlaßwiderstand ermöglicht. Dadurch, daß die MIS-Gatestruktur auf dem Abschnitt der Halbleiterschicht des ersten Leitungstyps ausgebildet wird, in welcher kein Trench ausgebildet ist, werden Gleichförmigkeit und Zuverlässigkeit des Gateisolierfilms verbessert.
  • Durch Ausbilden einer Wannenzone des ersten Leitungstyps mit stärkerer Störstellendotierung als die Halbleiterschicht des ersten Leitungstyps, auf dieser Halbleiterschicht, wird eine Verengung des Strompfades verhindert und der Durchlaßwiderstand verringert.
  • Durch Ausbilden einer Seitenwandzone in der Halbleiterschicht des ersten Leitungstyps längs dem Seitenwandoxidfilm des Trenchs, wird ermöglicht, den spezifischen Widerstand der Halbleiterschicht des ersten Leitungstyps, die als Draindriftzone dient, zu verringern und einen besseren Kompromiß zwischen der Durchbruchsspannung und dem Durchlaßwiderstand zu finden.
  • Durch Ausbilden der Halbleiterschicht des ersten Leitungstyps auf einem Halbleitersubstrat des zweiten Leitungstyps und durch Ausbilden eines lateralen Trench-MISFET-Aufbaus in der Halbleiterschicht, wird es ermöglicht, Steuer- und Schutzschaltungen zu integrieren oder eine Vielzahl von MISFETs auf einem einzelnen Chip zu integrieren.
  • Durch Ausbilden des Trenchs in dem Halbleitersubstrats des ersten Leitungstyps, einer Draindriftzone des zweiten Leitungstyps neben dem Trench und einer Drainzone des zweiten Leitungstyps im Boden des Trenchs wird es ermöglicht, die Störstellenkonzentration der Draindriftzone des zweiten Leitungstyps zu erhöhen, um das elektrische Feld zu entspannen und den Durchlaßwiderstand zu verringern.
  • Dadurch, daß man die Gateelektrode über die Kante des Trenchs so wie über die Basiszone erstreckt, wird die elektrische Potentialverteilung aufgrund einer Feldplattenfunktion der verlängerten Gateelektrode ausgeglichen und ermöglicht, eine Vorrichtung mit einer höheren Durchbruchsspannung zu schaffen.
  • Dadurch, daß die Basiszone des zweiten Leitungstyps und die Sourcezone des ersten Leitungstyps zum Trench hin freiliegen und die Gateelektrode im Trench so angeordnet wird, daß sie unter Zwischenlage eines Gateisolierfilms dem freiliegenden Abschnitt der Basiszone gegenüberliegt, kann der Oberflächenabschnitt außerhalb des Trenchs wirkungsvoll genutzt werden. Diese Ausgestaltung ermöglicht die Integration von mehr Einheitszellen und die Verringerung des Durchlaßwiderstands.
  • Dadurch, daß die Drainelektrode auf dem den Trench ausfüllenden leitenden Material ausgebildet wird, wird eine Ungleichförmigkeit der Elektrode vermieden und ein Aufbau erhalten, der leicht herstellbar ist.
  • Durch Kombination der wirksamen Anordnungen, die oben beschrieben wurden, erhält man einen lateralen Trench-MISFET, der die Integration sehr vieler Einheiten ermöglicht, einen geringen Durchlaßwiderstand aufweist und dabei gleichzeitig eine hohe Durchbruchsspannung besitzt.

Claims (13)

  1. Lateraler Trench-MISFET, umfassend: eine Halbleiterschicht (101) eines ersten Leitungstyps, einen in der Oberflächenschicht der Halbleiterschicht ausgebildeten Trench (102), an dessen Seitenflächen ein Seitenwandisolierfilm (104) ausgebildet ist, eine Basiszone (108) eines zweiten Leitungstyps, die in einem anderen Abschnitt der Halbleiterschicht als dem Abschnitt ausgebildet ist, in welchem sich der Trench befindet, eine Sourcezone (109) des ersten Leitungstyps, die in einem Teil der Oberflächenschicht der Basiszone ausgebildet ist, eine Gateelektrode (107), die auf einem Gateisolierfilm (106) über einem Abschnitt der Basiszone angeordnet ist, der sich zwischen dem Trench (102) und der Sourcezone erstreckt, eine Sourceelektrode, die so angeordnet ist, daß sie die Sourcezone und die Basiszone kontaktiert, eine unter dem Boden des Trenchs (102) ausgebildete Drainzone (103) des ersten Leitungstyps, und ein in dem Trench angeordnetes, die Drainzone kontaktierendes leitendes Material (105), dadurch gekennzeichnet, daß der laterale Trench-MISFET mehrere Trenches aufweist, wobei im Bereich jedes Trenchs jeweils eine Basiszone vorgesehen ist.
  2. MISFET nach Anspruch 1, dadurch gekennzeichnet, daß eine Wannenzone (214) des ersten Leitungstyps in einem Teil der Oberflächenschicht eines anderen Abschnitts der Halbleiterschicht (201) als demjenigen, in welchem sich der Trench (202) befindet, ausgebildet ist, wobei die Wannenzone stärker dotiert ist als die Halbleiterschicht, die Basiszone (208) in einem Teil der Oberflächenschicht der Wannenzone ausgebildet ist, und die Gateelektrode (207) auf dem Gateisolierfilm (206) oberhalb eines Abschnitts der Basiszone angeordnet ist, der sich zwischen der Wannenzone (214) und der Sourcezone (209) erstreckt.
  3. MISFET nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht (101) durch eine Halbleiterschicht (701) des zweiten Leitungstyps ersetzt ist und eine Draindriftzone (716) des ersten Leitungstyps so in der Halbleiterschicht (701) ausgebildet ist, daß sie den Trench und die Drainzone (703) umgibt, wobei die Drainzone stärker dotiert ist als die Draindriftzone, und daß die Gateelektrode (707) auf dem Gateisolierfilm (706) oberhalb des Abschnitts der Basiszone (708) angeordnet ist, der sich zwischen der Draindriftzone und der Sourcezone (709) erstreckt.
  4. MISFET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß er ferner eine Seitenwandzone (415; 515) des zweiten Leitungstyps aufweist, die in der Halbleiterschicht (401; 501) entlang dem Seitenwandisolierfilm (404; 504) des Trenchs (402; 502) ausgebildet ist.
  5. MISFET nach Anspruch 3, dadurch gekennzeichnet, daß er ferner eine in der Draindriftzone (816) entlang dem Seitenwandisolierfilm (804) ausgebildete Seitenwandzone (815) des zweiten Leitungstyps aufweist.
  6. MISFET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Gateelektrode (107; 207; 307; 407; 507; 607; 707; 807) sich seitlich bis zur einer Position erstreckt, wo ihre Stirnseite im wesentlichen mit der Außenseite des Trenchs (102; 202; 302; 402; 502; 602; 702; 802) auf einer geraden Linie liegt.
  7. Lateraler Trench-MISFET, umfassend: eine Halbleiterschicht (901) eines ersten Leitungstyps, einen in der Oberflächenschicht der Halbleiterschicht ausgebildeten Trench (902), eine Basiszone (908) eines zweiten Leitungstyps, die wenigstens in einem Teil der Oberflächenschicht des anderen Teiles der Halbleiterschicht (901) ausgebildet ist, als demjenigen, in welchem der Trench ausgebildet ist, eine Sourcezone (909) des ersten Leitungstyps, die in einem Teil der Oberflächenschicht der Basiszone (908) ausgebildet ist, eine Gateelektrode (907), eine Sourceelektrode (912), die so angeordnet ist, daß sie die Sourcezone und die Basiszone kontaktiert, eine unter dem Boden des Trenchs (902) ausgebildete Drainzone (903) des ersten Leitungstyps, und ein in dem Trench in Kontakt mit der Drainzone angeordnetes leitendes Material, wobei ein Seitenwandisolierfilm (904) an den Seitenflächen des Trenchs ausgebildet ist, dessen Schichtdicke größer ist als die Schichtdicke des Gateisolierfilms (906), die Gateelektrode in dem Trench (902) so angeordnet ist, daß sie unter Zwischenlage eines Gateisolierfilms (906) einem Teil der Basiszone (908) gegenüberliegt, der sich zwischen der Halbleiterschicht (901) und der Sourcezone (909) erstreckt, und der genannte Teil der Basiszone (908) zu dem Trench (902) hin freiliegt.
  8. MISFET nach Anspruch 7, dadurch gekennzeichnet, daß eine Wannenzone (1014) des ersten Leitungstyps in einem Teil der Oberflächenschicht eines anderen Abschnitts der Halbleiterschicht (1001) ausgebildet ist als demjenigen, in welchem der Trench (1002) ausgebildet ist, wobei die Wannenzone stärker dotiert ist als die Halbleiterschicht, die Basiszone (1008) in einem Teil der Oberflächenschicht der Wannenzone ausgebildet ist, die Gateelektrode (1007) so angeordnet ist, daß sie einem Teil der Basiszone (1008) gegenüberliegt, der sich zwischen der Wannenzone (1014) und der Sourcezone (1009) erstreckt.
  9. MISFET nach Anspruch 7, dadurch gekennzeichnet, daß die Halbleiterschicht des ersten Leitungstyps durch eine Halbleiterschicht (1201) des zweiten Leitungstyps ersetzt ist und eine Draindriftzone (1216) des ersten Leitungstyps in der Halbleiterschicht (1201) so ausgebildet ist, daß sie den Trench und die Drainzone (1203) umgibt, wobei die Drainzone starker dotiert ist als die Draindriftzone, und das die Gateelektrode (1207) so angeordnet ist, daß sie einen Teil der Basiszone (1208) gegenüberliegt, der sich zwischen der Draindriftzone (1216) und der Sourcezone (1209) erstreckt.
  10. MISFET nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß er ferner ein Halbleitersubstrat (301; 601; 1101) des zeiten Leitungstyps umfaßt, das unterhalb der Halbleiterschicht (314; 614; 1114) angeordnet ist.
  11. MISFET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß er ferner eine Drainelektrode (113; 213; 413; 713; 913) umfaßt, die auf dem leitenden Material (105; 205; 405; 705; 905) angeordnet ist.
  12. Verfahren zur Herstellung des MISFETs gemäß Anspruch 1, umfassend die Schritte: (a) Ausbilden des Trenchs (102) in der Oberflächenschicht der Halbleiterschicht des ersten Leitungstyps (101) mittels photolithographischen Ätzens, (b) Ausbilden der Drainzone (103) in dem Boden des Trenchs (102) durch Ionenimplantation und nachfolgende thermische Diffusion, (c) Ausbilden eines Seitenwandisolierfilms (904) an den Seitenflächen des Trenchs (102), (d) Auffüllen des Trenchs (102) mit dem leitenden Material (105), (e) Einebnen der Oberflächen der Halbleiterschicht (101) und des leitenden Materials (105) und dadurch Freilegen der Oberfläche des Teils der Halbleiterschicht außerhalb des Trenchs (102), (f) Ausbilden der Gateelektrode (107) auf dem Gateisolierfilm (106) (g) Ausbilden der Basiszone (108) des zweiten Leitungstyps und der Sourcezone (109) unter Verwendung der Gateelektrode als Maske zur Selbstausrichtung, (h) Ausbilden eines Zwischenschichtisolierfilms (111), (i) Öffnen von Kontaktlöchern durch den Zwischenschichtisolierfilm (111) und den Gateisolierfilm (106), und (j) Ausbilden der Sourceelektrode (112) und einer Drainelektrode (113).
  13. Verfahren nach Anspruch 12 zur Herstellung des MISFETs gemäß Anspruch 4, ferner umfassend nach Schritt (b) und vor Schritt (c) den Schritt (k) Ausbilden der Seitenwandzone (415) in der Seitenfläche des Trenchs (402) durch schräge Ionenimplantation unter einem schrägen Winkel in die Seitenwandfläche und nachfolgende thermische Diffusion.
DE19539541.7A 1994-10-25 1995-10-24 Lateraler Trench-MISFET und Verfahren zu seiner Herstellung Expired - Lifetime DE19539541B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP258617/94 1994-10-25
JP25861794 1994-10-25
JP21431795A JP3395473B2 (ja) 1994-10-25 1995-08-23 横型トレンチｍｉｓｆｅｔおよびその製造方法
JP214317/95 1995-08-23

Publications (2)

Publication Number Publication Date
DE19539541A1 DE19539541A1 (de) 1996-05-02
DE19539541B4 true DE19539541B4 (de) 2017-06-01

Family

ID=26520248

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19539541.7A Expired - Lifetime DE19539541B4 (de) 1994-10-25 1995-10-24 Lateraler Trench-MISFET und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (2) US5701026A (de)
JP (1) JP3395473B2 (de)
DE (1) DE19539541B4 (de)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3395473B2 (ja) * 1994-10-25 2003-04-14 富士電機株式会社 横型トレンチｍｉｓｆｅｔおよびその製造方法
JP3291957B2 (ja) * 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6316807B1 (en) * 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
EP0973203A3 (de) * 1998-07-17 2001-02-14 Infineon Technologies AG Halbleiterschicht mit lateral veränderlicher Dotierung und Verfahren zu dessen Herstellung
DE19845003C1 (de) * 1998-09-30 2000-02-10 Siemens Ag Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
GB2347014B (en) 1999-02-18 2003-04-16 Zetex Plc Semiconductor device
WO2000052760A1 (en) * 1999-03-01 2000-09-08 General Semiconductor, Inc. Trench dmos transistor structure having a low resistance path to a drain contact located on an upper surface
US6316806B1 (en) 1999-03-31 2001-11-13 Fairfield Semiconductor Corporation Trench transistor with a self-aligned source
FR2797094B1 (fr) * 1999-07-28 2001-10-12 St Microelectronics Sa Procede de fabrication de composants unipolaires
KR100324325B1 (ko) * 1999-08-30 2002-02-16 김영환 정전방전방지용 모스 트랜지스터 제조방법
EP1858085A3 (de) * 1999-10-27 2008-01-23 The Kansai Electric Power Co., Inc. Halbleiterbauelement
US6812526B2 (en) * 2000-03-01 2004-11-02 General Semiconductor, Inc. Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface
US6479352B2 (en) * 2000-06-02 2002-11-12 General Semiconductor, Inc. Method of fabricating high voltage power MOSFET having low on-resistance
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
GB0022149D0 (en) 2000-09-09 2000-10-25 Zetex Plc Implantation method
US20030091556A1 (en) * 2000-12-04 2003-05-15 Ruoslahti Erkki I. Methods of inhibiting tumor growth and angiogenesis with anastellin
EP1396030B1 (de) * 2001-04-11 2011-06-29 Silicon Semiconductor Corporation Vertikale Leistungshalbleiteranordnung und Verfahren zu deren Herstellung
DE10223822A1 (de) * 2001-05-30 2002-12-05 Fuji Electric Co Ltd Halbleiterbauteil und Verfahren zu seiner Herstellung
EP1267415A3 (de) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Leistungshalbleiterbauelement mit RESURF-Schicht
US6787872B2 (en) * 2001-06-26 2004-09-07 International Rectifier Corporation Lateral conduction superjunction semiconductor device
US6465304B1 (en) * 2001-10-04 2002-10-15 General Semiconductor, Inc. Method for fabricating a power semiconductor device having a floating island voltage sustaining layer
JP4461676B2 (ja) * 2001-12-18 2010-05-12 富士電機システムズ株式会社 半導体装置の製造方法
US6576516B1 (en) * 2001-12-31 2003-06-10 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
US6858500B2 (en) * 2002-01-16 2005-02-22 Fuji Electric Co., Ltd. Semiconductor device and its manufacturing method
DE10233760B4 (de) * 2002-07-25 2007-05-03 Infineon Technologies Ag SRAM-Speicherzelle mit Älzgräben und deren Array-Anordnung
JP4042530B2 (ja) * 2002-10-30 2008-02-06 富士電機デバイステクノロジー株式会社 半導体装置
DE10354249A1 (de) * 2002-11-22 2004-06-03 Fuji Electric Device Technology Co. Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung
JP2004207706A (ja) * 2002-12-10 2004-07-22 Fuji Electric Device Technology Co Ltd 半導体装置および半導体装置の製造方法
JP2004335990A (ja) 2003-03-10 2004-11-25 Fuji Electric Device Technology Co Ltd Ｍｉｓ型半導体装置
DE10326523A1 (de) * 2003-06-12 2005-01-13 Infineon Technologies Ag Feldeffekttransistor, insbesondere doppelt diffundierter Feldeffekttransistor, sowie Herstellungsverfahren
CN100539184C (zh) 2004-02-16 2009-09-09 富士电机电子技术株式会社 双方向元件及其制造方法、半导体装置
EP1577952B1 (de) * 2004-03-09 2018-07-04 STMicroelectronics Srl Verfahren zur Herstellung eines Hochspannungsfeldeffekttransistors mit isoliertem Gate
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
US7087959B2 (en) * 2004-08-18 2006-08-08 Agere Systems Inc. Metal-oxide-semiconductor device having an enhanced shielding structure
DE102004052610B4 (de) * 2004-10-29 2020-06-18 Infineon Technologies Ag Leistungstransistor mit einem Halbleitervolumen
JP4984398B2 (ja) * 2005-02-04 2012-07-25 富士電機株式会社 半導体装置およびその製造方法
US7553740B2 (en) * 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
JP5070751B2 (ja) * 2006-01-31 2012-11-14 富士電機株式会社 半導体装置およびその製造方法
JP4692313B2 (ja) * 2006-02-14 2011-06-01 トヨタ自動車株式会社 半導体装置
JP4692455B2 (ja) * 2006-09-25 2011-06-01 トヨタ自動車株式会社 半導体装置およびその製造方法
KR101279574B1 (ko) * 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
US20100044760A1 (en) * 2006-11-16 2010-02-25 Nxp, B.V. Self-aligned impact-ionization field effect transistor
JP2009206268A (ja) * 2008-02-27 2009-09-10 Seiko Instruments Inc 半導体装置及びその製造方法
JP2009218304A (ja) * 2008-03-10 2009-09-24 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2010016180A (ja) * 2008-07-03 2010-01-21 Panasonic Corp 半導体装置
US8298889B2 (en) * 2008-12-10 2012-10-30 Semiconductor Components Industries, Llc Process of forming an electronic device including a trench and a conductive structure therein
US8004051B2 (en) 2009-02-06 2011-08-23 Texas Instruments Incorporated Lateral trench MOSFET having a field plate
JP5427003B2 (ja) * 2009-11-17 2014-02-26 ピーテック テクノロジー カンパニー リミテッド トレンチ型パワーｍｏｓトランジスタおよびその製造方法
US8580650B2 (en) * 2010-10-28 2013-11-12 Texas Instruments Incorporated Lateral superjunction extended drain MOS transistor
US8878295B2 (en) * 2011-04-13 2014-11-04 National Semiconductor Corporation DMOS transistor with a slanted super junction drift structure
US9496357B2 (en) * 2011-07-22 2016-11-15 X-Fab Semiconductor Foundries Ag Semiconductor device
US9324838B2 (en) * 2013-01-11 2016-04-26 Stmicroelectronics S.R.L. LDMOS power semiconductor device and manufacturing method of the same
JP2015135934A (ja) * 2013-12-19 2015-07-27 株式会社東芝 半導体装置及びその製造方法
WO2016101134A1 (zh) * 2014-12-23 2016-06-30 电子科技大学 一种双向mos型器件及其制造方法
JP6384315B2 (ja) * 2014-12-24 2018-09-05 富士通セミコンダクター株式会社 半導体装置の製造方法
JP6640691B2 (ja) * 2016-09-21 2020-02-05 株式会社東芝 半導体装置及びその製造方法
JP2019054106A (ja) * 2017-09-14 2019-04-04 株式会社東芝 半導体装置
JP6950816B2 (ja) 2018-03-26 2021-10-13 日産自動車株式会社 半導体装置及びその製造方法
KR20210128544A (ko) * 2020-04-16 2021-10-27 삼성디스플레이 주식회사 표시 장치
JP2021174946A (ja) * 2020-04-28 2021-11-01 株式会社東海理化電機製作所 半導体装置及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4683643A (en) * 1984-07-16 1987-08-04 Nippon Telegraph And Telephone Corporation Method of manufacturing a vertical MOSFET with single surface electrodes
JPS63194367A (ja) * 1987-02-06 1988-08-11 Matsushita Electric Works Ltd 半導体装置
JPH01162373A (ja) * 1987-12-18 1989-06-26 Matsushita Electron Corp Ｍｉｓ型トランジスタ
JPH0366166A (ja) * 1989-08-04 1991-03-20 Nissan Motor Co Ltd 半導体装置
JPH04127480A (ja) * 1990-09-18 1992-04-28 Mitsubishi Electric Corp 高耐圧低抵抗半導体装置及びその製造方法
US5324973A (en) * 1993-05-03 1994-06-28 Motorola Inc. Semiconductor SRAM with trench transistors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272098A (en) * 1990-11-21 1993-12-21 Texas Instruments Incorporated Vertical and lateral insulated-gate, field-effect transistors, systems and methods
US5539238A (en) * 1992-09-02 1996-07-23 Texas Instruments Incorporated Area efficient high voltage Mosfets with vertical resurf drift regions
US5434435A (en) * 1994-05-04 1995-07-18 North Carolina State University Trench gate lateral MOSFET
JP3395473B2 (ja) * 1994-10-25 2003-04-14 富士電機株式会社 横型トレンチｍｉｓｆｅｔおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4683643A (en) * 1984-07-16 1987-08-04 Nippon Telegraph And Telephone Corporation Method of manufacturing a vertical MOSFET with single surface electrodes
JPS63194367A (ja) * 1987-02-06 1988-08-11 Matsushita Electric Works Ltd 半導体装置
JPH01162373A (ja) * 1987-12-18 1989-06-26 Matsushita Electron Corp Ｍｉｓ型トランジスタ
JPH0366166A (ja) * 1989-08-04 1991-03-20 Nissan Motor Co Ltd 半導体装置
JPH04127480A (ja) * 1990-09-18 1992-04-28 Mitsubishi Electric Corp 高耐圧低抵抗半導体装置及びその製造方法
US5324973A (en) * 1993-05-03 1994-06-28 Motorola Inc. Semiconductor SRAM with trench transistors

Also Published As

Publication number Publication date
JPH08181313A (ja) 1996-07-12
US5701026A (en) 1997-12-23
US5885878A (en) 1999-03-23
JP3395473B2 (ja) 2003-04-14
DE19539541A1 (de) 1996-05-02

Similar Documents

Publication Publication Date Title
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE10220810B4 (de) Halbleiterbauteil
DE69621200T2 (de) Durchgriff-feldeffekttransistor
DE19638439C2 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren
DE69938562T3 (de) Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE19954352B4 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE69528944T2 (de) Halbleiteranordnung mit hoher Durchbruchspannung und mit einer vergrabenen MOS-Gatestruktur
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
EP0833386A1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
EP1051756A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE102014117780A1 (de) Halbleiterbauelement mit einer Grabenelektrode
DE102014107325A1 (de) Halbleiterbauelement
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE102015119771B4 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102014114100A1 (de) Igbt mit reduzierter rückwirkungskapazität
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
DE19534154C2 (de) Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement
EP1157425B1 (de) Igbt mit pn-isolation
DE102022102392A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einerHalbleitervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

8128 New person/name/address of the agent

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110927

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Effective date: 20110927

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE

Effective date: 20110927

R071 Expiry of right
R409 Internal rectification of the legal status completed
R409 Internal rectification of the legal status completed
R018 Grant decision by examination section/examining division
R020 Patent grant now final