Nothing Special   »   [go: up one dir, main page]

CN102593110A - 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法 - Google Patents

超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法 Download PDF

Info

Publication number
CN102593110A
CN102593110A CN2012100120625A CN201210012062A CN102593110A CN 102593110 A CN102593110 A CN 102593110A CN 2012100120625 A CN2012100120625 A CN 2012100120625A CN 201210012062 A CN201210012062 A CN 201210012062A CN 102593110 A CN102593110 A CN 102593110A
Authority
CN
China
Prior art keywords
conductive pole
chip
substrate
scolder
lamination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100120625A
Other languages
English (en)
Other versions
CN102593110B (zh
Inventor
刘一波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201210012062.5A priority Critical patent/CN102593110B/zh
Publication of CN102593110A publication Critical patent/CN102593110A/zh
Application granted granted Critical
Publication of CN102593110B publication Critical patent/CN102593110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开了一种超细间距焊盘的叠层倒装芯片封装结构及其制造方法。根据本发明的实施例的叠层倒装芯片封装结构包括：基板，基板上设置有多个焊盘；上下堆叠的多个芯片，每个芯片上均设置有焊盘；多个导电柱，设置在芯片与基板之间，所述多个导电柱中的一部分上下堆叠在一起，基板焊盘与芯片焊盘之间通过所述导电柱进行电连接。底部填充材料填充在各个芯片之间的间隙以及芯片与基板之间的间隙中，并包覆了各层焊料和导电柱。使用根据本发明的实施例的超细间距焊盘的倒装芯片叠层封装结构，可同时满足上下叠层倒装芯片的超细间距焊盘的要求。

Description

超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法
技术领域
本发明涉及一种叠层倒装芯片封装结构及制造方法，尤其涉及一种超细间距焊盘的叠层倒装芯片小尺寸薄型封装结构及其采用底部填充胶的制造方法。
背景技术
如图1所示，传统的包含两层倒装芯片的叠层封装结构中，芯片焊盘与基板焊盘之间的互连通常是第二芯片2(位置靠上、距离基板远的芯片)通过较大的球状焊料凸点与基板100焊盘连接，第一芯片1(位置靠下的芯片)通过较小的球状焊料凸点与基板焊盘连接。
为了克服传统的两层倒装芯片的叠层封装结构中，焊料凸点无法适用于超细间距焊盘的问题，近年来出现了导电柱互连结构，可以在第一芯片1上使用该导电柱互连结构，或者第一芯片1和第二芯片2同时使用导电柱互连结构。
如果仅仅将这种新型的导电柱互连使用在第一芯片1上，而第二芯片2仍然使用球状焊料凸点互连时，无法应用于小于150um的超细间距焊盘。
如果在将导电柱互连同时使用在第一芯片1和第二芯片2上时，存在诸多问题。由于现有技术一般只能做到约70um高度的导电柱，减去芯片表面保护绝缘层以及基板表面绝缘层的厚度之后，芯片与基板之间的间隙d将小于50um(参见图3)。但同时第一芯片1的背面与第二芯片2的表面之间至少需要保留10um的空间(d2)以供连接或者底部填充胶的填充。现有的可以实现量产的芯片减薄技术一般最薄为30um厚度，因此下层芯片1的厚度Tc最少也有30um，导致下层芯片1与基板100之间的间隙d1只剩下不到10um。这种结构目前难以实现。
发明内容
本发明的目的在于提供一种超细间距焊盘的倒装芯片叠层封装结构，可同时满足上下叠层倒装芯片的超细间距焊盘的要求。
为了实现上述目的，根据本发明的实施例，提供了一种叠层倒装芯片封装结构，其中，所述叠层倒装芯片封装结构包括：基板，基板上设置有多个焊盘；上下堆叠的多个芯片，每个芯片上均设置有焊盘；多个导电柱，设置在芯片的焊盘与基板之间，基板焊盘与芯片焊盘之间通过所述多个导电柱进行电连接，所述多个导电柱中的一部分上下堆叠在一起，最上层的芯片通过多层导电柱与基板电连接；底部填充材料，填充在各个芯片之间的间隙中。
芯片焊盘上设置的导电柱的层数大于等于位于该芯片下方的芯片焊盘上设置的导电柱的层数。
最下层的芯片通过一层导电柱与基板电连接。
各层芯片均包含有间距小于150um的焊盘。
所述多个导电柱包括第一导电柱、第二导电柱和第三导电柱，第二导电柱堆叠在第一导电柱上方，第三导电柱设置在最下层的芯片上。
第一导电柱和第二导电柱之间、以及第一导电柱和第三导电柱与基板焊盘之间通过焊料连接，焊料包括第一焊料、第二焊料和第三焊料。
基板焊盘通过第一焊料与第一导电柱的一端连接，基板焊盘通过第三焊料与第三导电柱一端连接，第一导电柱与第二导电柱之间通过第二焊料连接。
第一焊料的熔点比第二焊料和第三焊料的熔点高50℃以上。
第一焊料和第二焊料以及第三焊料的材料均为无铅焊料。
在该封装结构的用于各层导电柱之间连接以及用于导电柱与基板焊盘连接的所有焊料中，在与各层芯片直接连接的导电柱下端所设的焊料的熔点是最低的。
底部填充材料还填充在芯片与基板之间的间隙中，并包覆了各层焊料和导电柱。
第一导电柱和第二导电柱以及第三导电柱的材料都为铜。
芯片的焊盘与一部分导电柱之间设有UBM层。
根据本发明的另一方面，还提供了一种制造如上所述的叠层倒装芯片封装结构的方法，其中，所述方法包括：将预置有第一导电柱的载体通过回流焊连接到基板上后，分离第一导电柱与载体，使第一导电柱通过第一焊料连接保留在基板焊盘上，将预置有第三导电柱的第一芯片贴装到基板上对应焊盘上，将预置有第二导电柱的第二芯片贴装到基板上对应的第一导电柱上，再次回流焊后使芯片与基板形成互连，然后用底部填充材料填充到芯片与芯片之间的间隙以及芯片与基板之间的间隙中。
其中，在载体的表面设置保护层，在分离第一导电柱与载体之前，第一导电柱镀在载体的保护层上。
其中，第一导电柱与第一焊料之间的结合力以及第一焊料与基板焊盘之间的结合力大于第一导电柱与载体的保护层之间的结合力。
使用根据本发明的实施例的超细间距焊盘的倒装芯片叠层封装结构，可同时满足上下叠层倒装芯片的超细间距焊盘的要求。
附图说明
通过下面结合示例性地示出一例的附图进行的描述，本发明的上述和其他目的和特点将会变得更加清楚，其中：
图1为传统的两层芯片均使用球状焊料凸点的倒装芯片结构示意图；
图2为上层的第二芯片使用球状焊料凸点，下层的第一芯片使用导电柱结构示意图；
图3为上下两层芯片均使用单层导电柱的结构示意图；
图4为根据本发明的实施例的叠层封装结构的示意图；
图5为将预置了第一导电柱的载体贴装到基板上的示意图；
图6为预置了第一导电柱的载体与基板在第一次回流后形成连接的示意图；
图7为将载体与第一导电柱分离的示意图，其中，第一导电柱留在基板焊盘上；
图8为将载体与第一导电柱分离后，基板一侧的第一导电柱顶部的示意图；
图9为将载体与第一导电柱分离后，载体一侧的示意图；
图10为将第一芯片贴装到带有第一导电柱的基板上的的对应焊盘位置上的示意图；
图11为将第二芯片贴装到基板上对应的第一导电柱位置上的示意图；
图12为第二次回流后形成的第一芯片与基板以及第二芯片与基板的互连示意图；
图13为将底部填充胶填充到第二芯片，第一芯片以及基板之间的间隙的示意图。
具体实施方式
可在本发明中使用诸如“在...下方”、“下层”、“在...上方”、“上层”等空间关系术语来容易地描述图中所示的一个元件或特征与其他元件或特征的关系。应当理解，除了附图中描述的方位以外，空间关系术语还意图包括装置在使用或操作中的不同方位。例如，如果附图中的装置翻转，则被描述为在其他元件或特征“下方”或“之下”的元件的方位随后将被定位在其他元件或特征的“上方”。因此，示例性术语“在...下方”可以包括“在...上方”和“在...下方”两种方位。装置可以位于另外的方位(旋转90度或者在其他方位)，进而这里使用的空间关系描述符应该被相应地解释。
以下，参照附图来详细说明本发明的实施例。
图4为根据本发明的实施例的叠层封装结构示意图。如图4所示，根据本发明的实施例的叠层封装结构包括：基板100，基板100上设置有多个焊盘；上下堆叠的两个芯片1、2(不限于两个，根据本发明的封装结构可以具有上、下堆叠的三个以上的芯片，从下到上可以依次称为第一芯片、第二芯片、第三芯片等)，第一芯片1和第二芯片2上均设置有多个焊盘；导电柱，设置在第一芯片1与基板100之间以及第二芯片2与基板100之间，基板焊盘与芯片焊盘之间通过所述导电柱进行电连接。
进一步，根据本发明的一个实施例，第一芯片1比第二芯片2更靠近基板100(也可将第一芯片1描述为在第二芯片2的下方)，第一芯片1与基板100之间仅设置有一层第三导电柱5，而第二芯片2的下方可设置有两层导电柱，分别为第一导电柱3和第二导电柱4。
如果该叠层封装结构包括更多的芯片，位置越靠上方的芯片可通过更多层的导电柱与基板连接。根据本发明的实施例，至少最上层的芯片通过多层导电柱与基板电连接。任一层芯片的焊盘上设置的导电柱的层数大于等于位于该层芯片下方的芯片设置的导电柱的层数。
导电柱截面形状可以为方形或者圆形，并无特别要求。
第一芯片1与第二芯片2均包含有间距小于150um的超细间距焊盘。基板焊盘通过第一焊料6与第一导电柱3一端连接，第一导电柱3另一端通过第二焊料7与第二导电柱4连接，第二导电柱4另一端与第二芯片2的焊盘连接。
基板焊盘通过第三焊料8与第三导电柱5一端连接，第三导电柱5另一端与第一芯片1的焊盘连接。
底部填充材料12填充到了芯片与基板100之间的间隙中，并包覆了第一焊料6，第一导电柱3，第二焊料7，第二导电柱4，第三焊料8，第三导电柱5。
另外，在基板的底部表面可以分布有焊球，以与其他元器件电连接。
第一导电柱材料3和第二导电柱4以及第三导电柱5的材料都可为Cu。
第一和第二以及第三焊料材料都可为无铅(即，铅含量必须减少到低于1000ppm的水平)。
第二芯片2和/或第一芯片1的焊盘与部分导电柱之间有UBM层10(凸点底层金属层，under bump metal)。UBM层可以保证凸缘与焊盘的粘贴性并防止金属间的相互扩散。
第一焊料6的熔点可以比第二焊料4和第三焊料8的熔点高50℃或更多。
图5-图13示出了根据本发明的实施例的超细间距焊盘的倒装芯片叠层封装结构的制造方法。
图5为将预置了第一导电柱的载体贴装到基板上的示意图；图6为预置了第一导电柱的载体与基板在第一次回流后形成连接的示意图；图7为将载体与第一导电柱分离的示意图，其中，第一导电柱留在基板焊盘上。
如图5所示，将预置有第一导电柱3和第一焊料6的导电柱载体9贴装到基板上。现有成熟的倒装芯片凸点制作工艺可以实现在载体9上逐次镀上导电柱和焊料，具体地说，在载体9的表面预先设置不与金属产生冶金结合的保护层，如涂敷聚酰亚胺等高分子涂层后，再进行倒装芯片凸点制作工艺，可以使第一导电柱3与载体9的保护层之间维持极低结合力。再通过回流焊等工艺形成第一焊料6与第一导电柱3之间的牢固的冶金结合。
接着，如图6所示，再次进行回流后，使带有第一导电柱3和第一焊料6的载体9与基板100形成焊料连接。
如图7所示，分离载体9与第一导电柱3。具体地说，经过回流焊工艺后，第一导电柱3与第一焊料6之间，以及第一焊料6与基板焊盘之间，都形成了牢固的冶金结合，它们之间的结合力远远大于第一导电柱3与载体9的保护层之间的结合力，这样就很容易实现第一导电柱3与载体9之间的分离，使得第一导电柱3保留在基板焊盘上。图8为将载体与第一导电柱3分离后，基板一侧的第一导电柱3顶部的示意图，图9为将载体9与第一导电柱3分离后，载体9一侧的示意图。图8和图9仅是一个示例，第一导电柱3的分布并不限于图8和图9示出的形状。
图10为将第一芯片贴装到带有第一导电柱的基板上的的对应焊盘位置上的示意图；图11为将第二芯片贴装到基板上对应的第一导电柱位置上的示意图；图12为第二次回流后形成的第一芯片与基板以及第二芯片与基板的互连示意图；图13为将底部填充胶填充到第二芯片，第一芯片以及基板之间的间隙的示意图。
如图10-13所示，将预置了第三导电柱5的第一芯片1贴装到带有第一导电柱3的基板上。然后将预置了第二导电柱4的第二芯片2贴装到带有第一导电柱3的基板上，贴装过程应该注意对齐导电柱。经回流焊后，芯片1、芯片2的焊盘与基板的焊盘形成互连。
为了避免第一焊料6在该回流焊的过程中融化导致第一导电柱3歪斜而不能与第二导电柱4对齐，可能需要使第一焊料6的熔点比第二焊料4和第三焊料8的熔点高50℃或更多。
最后用底部填充材料填充到了各个芯片之间的间隙中，还填充到了芯片与基板之间的间隙中，并包覆第一焊料6，第一导电柱3，第二焊料7，第二导电柱4，第三焊料8，第三导电柱5，从而最终成型。
如果需要制作三层或者更多层芯片的叠层封装结构，则在基板上需要叠置多层的导电柱，然后依次放置第一芯片、第二芯片、第三芯片、第四芯片，依此类推，最后填充底部填充料。这其中要经历多道回流工艺，根据前面所述的原因知道，在与各层芯片直接连接的导电柱上所设的焊料的熔点在所有焊料中是最低的，因为它们处于最后的回流工序中。
另外，在基板的底部表面可以分布有焊球，以与其他元器件电连接。
虽然上面已经详细描述了本发明的示例性实施例，但本发明所属技术领域中具有公知常识者在不脱离本实用新型的精神和范围内，可对本发明的实施例做出各种的修改、润饰和变型。但是应当理解，在本领域技术人员看来，这些修改、润饰和变型仍将落入权利要求所限定的本发明的示例性实施例的精神和范围内。
最后，除非这里指出或者另外与上下文明显矛盾，否则这里描述的所有方法的步骤可以以任意合适的顺序执行。

Claims (16)

1.一种叠层倒装芯片封装结构，其中，所述叠层倒装芯片封装结构包括：
基板，基板上设置有多个焊盘；
上下堆叠的多个芯片，每个芯片上均设置有焊盘；
多个导电柱，设置在芯片的焊盘与基板之间，基板焊盘与芯片焊盘之间通过所述多个导电柱进行电连接，所述多个导电柱中的一部分上下堆叠在一起，最上层的芯片通过多层导电柱与基板电连接；
底部填充材料，填充在各个芯片之间的间隙中。
2.根据权利要求1所述的叠层倒装芯片封装结构，其中，
芯片焊盘上设置的导电柱的层数大于等于位于该芯片下方的芯片焊盘上设置的导电柱的层数。
3.根据权利要求1或2所述的叠层倒装芯片封装结构，其中，
最下层的芯片通过一层导电柱与基板电连接。
4.根据权利要求1或2所述的叠层倒装芯片封装结构，其中，
各层芯片均包含有间距小于150um的焊盘。
5.根据权利要求1或2所述的叠层倒装芯片封装结构，所述多个导电柱包括第一导电柱、第二导电柱和第三导电柱，第二导电柱堆叠在第一导电柱上方，第三导电柱设置在最下层的芯片上。
6.根据权利要求5所述的叠层倒装芯片封装结构，其中，
第一导电柱和第二导电柱之间、以及第一导电柱和第三导电柱与基板焊盘之间通过焊料连接，焊料包括第一焊料、第二焊料和第三焊料。
7.根据权利要求6所述的叠层倒装芯片封装结构，其中，
基板焊盘通过第一焊料与第一导电柱的一端连接，基板焊盘通过第三焊料与第三导电柱一端连接，第一导电柱与第二导电柱之间通过第二焊料连接。
8.根据权利要求6或7所述的叠层倒装芯片封装结构，其中，
第一焊料的熔点比第二焊料和第三焊料的熔点高50℃以上。
9.根据权利要求6或7所述的叠层倒装芯片封装结构，其中，
第一焊料和第二焊料以及第三焊料的材料均为无铅焊料。
10.根据权利要求1或2所述的叠层倒装芯片封装结构，其中，
在该封装结构的用于各层导电柱之间连接以及用于导电柱与基板焊盘连接的所有焊料中，在与各层芯片直接连接的导电柱下端所设的焊料的熔点是最低的。
11.根据权利要求1或2所述的叠层倒装芯片封装结构，其中，
底部填充材料还填充在芯片与基板之间的间隙中，并包覆了各层焊料和导电柱。
12.根据权利要求1或2所述的叠层倒装芯片封装结构，其中，
第一导电柱和第二导电柱以及第三导电柱的材料都为铜。
13.根据权利要求1或2所述的叠层倒装芯片封装结构，其中，
芯片的焊盘与一部分导电柱之间设有UBM层。
14.一种制造如权利要求1-13中任一项所述的叠层倒装芯片封装结构的方法，其中，所述方法包括：
将预置有第一导电柱的载体通过回流焊连接到基板上后，分离第一导电柱与载体，使第一导电柱通过第一焊料连接保留在基板焊盘上，
将预置有第三导电柱的第一芯片贴装到基板上对应焊盘上，将预置有第二导电柱的第二芯片贴装到基板上对应的第一导电柱上，再次回流焊后使芯片与基板形成互连，
然后用底部填充材料填充到芯片与芯片之间的间隙以及芯片与基板之间的间隙中。
15.根据权利要求14所述的方法，其中，在载体的表面设置保护层，在分离第一导电柱与载体之前，第一导电柱镀在载体的保护层上。
16.根据权利要求15所述的方法，其中，第一导电柱与第一焊料之间的结合力以及第一焊料与基板焊盘之间的结合力大于第一导电柱与载体的保护层之间的结合力。
CN201210012062.5A 2012-01-05 2012-01-05 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法 Active CN102593110B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210012062.5A CN102593110B (zh) 2012-01-05 2012-01-05 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210012062.5A CN102593110B (zh) 2012-01-05 2012-01-05 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法

Publications (2)

Publication Number Publication Date
CN102593110A true CN102593110A (zh) 2012-07-18
CN102593110B CN102593110B (zh) 2015-07-15

Family

ID=46481557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210012062.5A Active CN102593110B (zh) 2012-01-05 2012-01-05 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法

Country Status (1)

Country Link
CN (1) CN102593110B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103281874A (zh) * 2013-05-08 2013-09-04 无锡江南计算技术研究所 一种贴装电子元件焊接方法
CN103390563A (zh) * 2013-08-06 2013-11-13 江苏长电科技股份有限公司 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法
CN103681606A (zh) * 2012-08-29 2014-03-26 台湾积体电路制造股份有限公司 三维（3d）扇出封装机制
CN103762185A (zh) * 2013-12-20 2014-04-30 南通富士通微电子股份有限公司 半导体叠层封装方法
CN104347601A (zh) * 2013-07-23 2015-02-11 三星电子株式会社 半导体封装件及其制造方法
CN106531645A (zh) * 2016-12-21 2017-03-22 江苏长电科技股份有限公司 先封后蚀贴装金属导通三维封装结构的工艺方法
CN106601631A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通一次包封三维封装结构的工艺方法
CN106601627A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通三维封装结构的工艺方法
CN107195613A (zh) * 2017-06-23 2017-09-22 华进半导体封装先导技术研发中心有限公司 基于不同高度铜柱的三维封装结构及其制造方法
CN107768351A (zh) * 2016-08-18 2018-03-06 台湾积体电路制造股份有限公司 具有热机电芯片的半导体封装件及其形成方法
CN108336053A (zh) * 2018-03-20 2018-07-27 桂林电子科技大学 封装器件和封装器件的制造方法
CN111192863A (zh) * 2020-01-10 2020-05-22 张正 一种芯片堆叠封装结构及其制备方法
CN111554657A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种半导体封装器件
CN113594119A (zh) * 2021-06-25 2021-11-02 苏州汉天下电子有限公司 半导体封装及其制造方法
WO2024108590A1 (zh) * 2022-11-25 2024-05-30 长江存储科技有限责任公司 芯片封装结构及其制作方法、电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433425B1 (en) * 2000-09-12 2002-08-13 International Business Machines Corporation Electronic package interconnect structure comprising lead-free solders
CN1612340A (zh) * 2003-06-27 2005-05-04 三星电子株式会社 具有多个倒装芯片的多芯片封装及其制造方法
TW200709312A (en) * 2005-08-30 2007-03-01 Via Tech Inc Chip package and bump connecting structure thereof
CN101232004A (zh) * 2007-01-23 2008-07-30 联华电子股份有限公司 芯片堆叠封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433425B1 (en) * 2000-09-12 2002-08-13 International Business Machines Corporation Electronic package interconnect structure comprising lead-free solders
CN1612340A (zh) * 2003-06-27 2005-05-04 三星电子株式会社 具有多个倒装芯片的多芯片封装及其制造方法
TW200709312A (en) * 2005-08-30 2007-03-01 Via Tech Inc Chip package and bump connecting structure thereof
CN101232004A (zh) * 2007-01-23 2008-07-30 联华电子股份有限公司 芯片堆叠封装结构

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681606A (zh) * 2012-08-29 2014-03-26 台湾积体电路制造股份有限公司 三维（3d）扇出封装机制
US11362046B2 (en) 2012-08-29 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US10672723B2 (en) 2012-08-29 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package
US10276516B2 (en) 2012-08-29 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package
CN103681606B (zh) * 2012-08-29 2018-06-08 台湾积体电路制造股份有限公司 三维(3d)扇出封装机制
US9960125B2 (en) 2012-08-29 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor package
CN103281874B (zh) * 2013-05-08 2015-11-18 无锡江南计算技术研究所 一种贴装电子元件焊接方法
CN103281874A (zh) * 2013-05-08 2013-09-04 无锡江南计算技术研究所 一种贴装电子元件焊接方法
CN104347601B (zh) * 2013-07-23 2018-03-20 三星电子株式会社 半导体封装件及其制造方法
CN104347601A (zh) * 2013-07-23 2015-02-11 三星电子株式会社 半导体封装件及其制造方法
CN103390563A (zh) * 2013-08-06 2013-11-13 江苏长电科技股份有限公司 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法
CN103390563B (zh) * 2013-08-06 2016-03-30 江苏长电科技股份有限公司 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法
CN103762185B (zh) * 2013-12-20 2016-04-27 南通富士通微电子股份有限公司 半导体叠层封装方法
CN103762185A (zh) * 2013-12-20 2014-04-30 南通富士通微电子股份有限公司 半导体叠层封装方法
US10672741B2 (en) 2016-08-18 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
CN107768351B (zh) * 2016-08-18 2021-04-27 台湾积体电路制造股份有限公司 具有热机电芯片的半导体封装件及其形成方法
US10720409B2 (en) 2016-08-18 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
CN107768351A (zh) * 2016-08-18 2018-03-06 台湾积体电路制造股份有限公司 具有热机电芯片的半导体封装件及其形成方法
CN106601631A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通一次包封三维封装结构的工艺方法
CN106531645A (zh) * 2016-12-21 2017-03-22 江苏长电科技股份有限公司 先封后蚀贴装金属导通三维封装结构的工艺方法
CN106601627A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通三维封装结构的工艺方法
CN107195613A (zh) * 2017-06-23 2017-09-22 华进半导体封装先导技术研发中心有限公司 基于不同高度铜柱的三维封装结构及其制造方法
CN108336053A (zh) * 2018-03-20 2018-07-27 桂林电子科技大学 封装器件和封装器件的制造方法
CN111192863A (zh) * 2020-01-10 2020-05-22 张正 一种芯片堆叠封装结构及其制备方法
CN111192863B (zh) * 2020-01-10 2021-07-13 广东汉岂工业技术研发有限公司 一种芯片堆叠封装结构及其制备方法
CN111554657A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种半导体封装器件
CN113594119A (zh) * 2021-06-25 2021-11-02 苏州汉天下电子有限公司 半导体封装及其制造方法
CN113594119B (zh) * 2021-06-25 2024-05-14 苏州汉天下电子有限公司 半导体封装及其制造方法
WO2024108590A1 (zh) * 2022-11-25 2024-05-30 长江存储科技有限责任公司 芯片封装结构及其制作方法、电子设备

Also Published As

Publication number Publication date
CN102593110B (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
CN102593110B (zh) 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法
CN102543939B (zh) 超细间距焊盘的叠层倒装芯片封装结构及其制造方法
JP5132101B2 (ja) スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法
CN101877348B (zh) 用于堆叠的管芯嵌入式芯片堆积的系统和方法
US11398465B2 (en) Proximity coupling interconnect packaging systems and methods
US7683459B2 (en) Bonding method for through-silicon-via based 3D wafer stacking
CN106711118B (zh) 电子封装件及其制法
KR102033789B1 (ko) 적층형 패키지 및 그 제조방법
US9991193B2 (en) Semiconductor device package
CN101290889A (zh) 布线板制造方法、半导体器件制造方法和布线板
CN104637826B (zh) 半导体装置的制造方法
CN108807297A (zh) 电子封装件及其制法
CN110098169A (zh) 电子封装件及其制法
TWI622107B (zh) 具有嵌入在延伸基板和底部基板之間的半導體晶粒的半導體裝置
JP2017515314A (ja) ＰｏＰパッケージのための基板ブロック
US9741695B2 (en) Three-dimensional hybrid packaging with through-silicon-vias and tape-automated-bonding
US9349705B2 (en) Method of fabricating a semiconductor structure having conductive bumps with a plurality of metal layers
CN107046025A (zh) 电子封装件及其制法
US20200075494A1 (en) Through-holes of a semiconductor chip
US20170025386A1 (en) Semiconductor device
KR101132304B1 (ko) 반도체 패키지 및 그 제조방법
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
CN116031168A (zh) 一种芯片封装结构及其制备方法
CN202394968U (zh) 半导体封装结构
CN104485292A (zh) 基板上通过引线键合互叠凸块实现小间距凸点及PoP互叠的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant