Nothing Special   »   [go: up one dir, main page]

CN102543939B - 超细间距焊盘的叠层倒装芯片封装结构及其制造方法 - Google Patents

超细间距焊盘的叠层倒装芯片封装结构及其制造方法 Download PDF

Info

Publication number
CN102543939B
CN102543939B CN201210012060.6A CN201210012060A CN102543939B CN 102543939 B CN102543939 B CN 102543939B CN 201210012060 A CN201210012060 A CN 201210012060A CN 102543939 B CN102543939 B CN 102543939B
Authority
CN
China
Prior art keywords
conductive pole
chip
solder
substrate
lamination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210012060.6A
Other languages
English (en)
Other versions
CN102543939A (zh
Inventor
刘一波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201210012060.6A priority Critical patent/CN102543939B/zh
Publication of CN102543939A publication Critical patent/CN102543939A/zh
Application granted granted Critical
Publication of CN102543939B publication Critical patent/CN102543939B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开了一种超细间距焊盘的叠层倒装芯片封装结构及其制造方法。根据本发明的实施例的叠层倒装芯片封装结构包括：基板，基板上设置有多个焊盘；上下堆叠的多个芯片，每个芯片上均设置有焊盘；多个导电柱，设置在芯片与基板之间，基板焊盘与芯片焊盘之间通过所述导电柱进行电连接，所述多个导电柱中的一部分上下堆叠在一起。使用根据本发明的实施例的超细间距焊盘的倒装芯片叠层封装结构，可同时满足上下叠层倒装芯片的超细间距焊盘的要求。

Description

超细间距焊盘的叠层倒装芯片封装结构及其制造方法
技术领域
本发明涉及一种电子封装中芯片与基板互连的结构以及制造方法，尤其涉及一种超细间距焊盘的叠层倒装芯片小尺寸薄型封装结构及其制造方法。
背景技术
如图1所示，传统的包含两层倒装芯片的叠层封装结构中，芯片焊盘与基板焊盘之间的互连通常是上层芯片2通过较大的球状焊料凸点与基板100焊盘连接，下层芯片1通过较小的球状焊料凸点与基板焊盘连接。
为了克服传统的两层倒装芯片的叠层封装结构中，焊料凸点无法适用于超细间距焊盘的问题，近年来出现了导电柱互连结构，可以在下层芯片1上使用该导电柱互连结构，或者下层芯片1和上层芯片2同时使用导电柱互连结构。
如果仅仅将这种新型的导电柱互连使用在下层芯片1上，而上层芯片2仍然使用球状焊料凸点互连时，无法应用于小于150um的超细间距焊盘。
如果将导电柱互连同时使用在下层芯片1和上层芯片2上时，存在诸多问题。由于现有技术一般只能做到约70um高度的导电柱，减去芯片表面保护绝缘层以及基板表面绝缘层的厚度之后，芯片与基板之间的间隙d将小于50um(参见图3)。但同时下层芯片背面与上层芯片表面之间至少需要保留10um的空间(d2)以供连接或者底部填充胶的填充。现有的可以实现量产的芯片减薄技术一般为30um厚度，因此下层芯片1的厚度Tc最少也有30um，导致下层芯片1与基板100之间的间隙d1只剩下不到10um，这种结构目前难以实现。
发明内容
本发明的目的在于提供一种超细间距焊盘的倒装芯片叠层封装结构，可同时满足上下叠层倒装芯片的超细间距焊盘的要求。
为了实现上述目的，根据本发明的实施例，提供了一种叠层倒装芯片封装结构，其中，所述叠层倒装芯片封装结构包括：基板，基板上设置有多个基板焊盘；上下堆叠的多个芯片，每个芯片上均设置有焊盘；多个导电柱，设置在芯片的焊盘与基板之间，基板焊盘与芯片焊盘之间通过所述多个导电柱进行电连接，所述多个导电柱中的一部分上下堆叠在一起，最上层的芯片通过多层导电柱与基板电连接。
其中，芯片焊盘上设置的导电柱的层数大于等于位于该芯片下方的芯片焊盘上设置的导电柱的层数。
其中，最下层的芯片通过一层导电柱与基板电连接。
其中，各层芯片均包含有间距小于150um的焊盘。
所述多个导电柱包括第一导电柱、第二导电柱和第三导电柱，第二导电柱堆叠在第一导电柱上方，第三导电柱设置在最下层的芯片上。
第一导电柱和第二导电柱之间以及导电柱与基板焊盘之间通过焊料连接，焊料包括第一焊料、第二焊料和第三焊料。
基板焊盘通过第一焊料与第一导电柱的一端连接，基板焊盘通过第三焊料与第三导电柱一端连接，第一导电柱与第二导电柱之间通过第二焊料连接。
第一焊料的熔点比第二焊料和第三焊料的熔点高50℃以上。
第一焊料和第二焊料以及第三焊料的材料都为无铅焊料。
在该封装结构的用于各层导电柱之间连接以及用于导电柱与基板焊盘连接的所有焊料中，在与各层芯片直接连接的导电柱下端所设的焊料的熔点是最低的。
下层芯片的背面与上层芯片的正面无焊盘区域通过不导电材料粘连。
密封材料填充在芯片与基板之间的间隙中，并包覆了各层焊料和导电柱。
第一导电柱和第二导电柱以及第三导电柱的材料都为铜。
芯片的焊盘与一部分或全部导电柱之间设有UBM层。
根据本发明的另一方面，提供一种制造如上所述的叠层倒装芯片封装结构的方法，其中，所述方法包括：将预置有第一导电柱的载体通过回流焊连接到基板上后，分离第一导电柱与载体，使第一导电柱通过第一焊料连接保留在基板焊盘上。将预置有第三导电柱的最下层芯片背面贴装到最下层芯片之上的第二层芯片的无焊盘区域，然后将两层芯片同时贴装到基板上，再次经回流焊后形成互连结构。
其中，在载体的表面设置保护层，在分离第一导电柱与载体之前，第一导电柱镀在载体的保护层上。
其中，第一导电柱与第一焊料之间的结合力以及第一焊料与基板焊盘之间的结合力大于第一导电柱与载体的保护层之间的结合力。
使用根据本发明的实施例的超细间距焊盘的倒装芯片叠层封装结构，可同时满足上下叠层倒装芯片的超细间距焊盘的要求。
附图说明
通过下面结合示例性地示出一例的附图进行的描述，本发明的上述和其他目的和特点将会变得更加清楚，其中：
图1为传统的两层芯片均使用球状焊料凸点的倒装芯片结构示意图；
图2为上层芯片使用球状焊料凸点，下层芯片使用导电柱结构示意图；
图3为上下两层芯片均使用单层导电柱的结构示意图；
图4为根据本发明的实施例的叠层封装结构示意图；
图5为将预置了第一导电柱的载体贴装到基板上的示意图；
图6为预置了第一导电柱的载体与基板在第一次回流后形成连接的示意图；
图7为将载体与第一导电柱分离的示意图，其中，第一导电柱留在基板焊盘上；
图8为将载体与第一导电柱分离后，基板一侧的第一导电柱顶部的示意图；
图9为将载体与第一导电柱分离后，载体一侧的示意图；
图10为将预置了第三导电柱的小芯片背面贴装到预置了第二导电柱的大芯片正面无焊盘区域的示意图；
图11为将下层芯片和上层芯片一起贴装到基板上的示意图；
图12为第一次回流后形成互连结构示意图；
图13为塑封工程后完成的芯片结构示意图。
具体实施方式
可在本发明中使用诸如“在...下方”、“下层”、“在...上方”、“上层”等空间关系术语来容易地描述图中所示的一个元件或特征与其他元件或特征的关系。应当理解，除了附图中描述的方位以外，空间关系术语还意图包括装置在使用或操作中的不同方位。例如，如果附图中的装置翻转，则被描述为在其他元件或特征“下方”或“之下”的元件的方位随后将被定位在其他元件或特征的“上方”。因此，示例性术语“在...下方”可以包括“在...上方”和“在...下方”两种方位。装置可以位于另外的方位(旋转90度或者在其他方位)，进而这里使用的空间关系描述符应该被相应地解释。
以下，参照附图来详细说明本发明的实施例。
图4为根据本发明的实施例的叠层封装结构示意图。如图4所示，根据本发明的实施例的叠层封装结构包括：基板100，基板100上设置有多个焊盘；上下堆叠的两个芯片1、2(不限于两个，根据本发明的封装结构可以具有上、下堆叠的三个以上的芯片)，芯片1和芯片2上均设置有多个焊盘；导电柱，设置在芯片1、2与基板100之间，基板焊盘与芯片焊盘之间通过所述导电柱进行电连接。
进一步，根据本发明的一个实施例，芯片1比芯片2更靠近基板100(可将芯片1称为下层芯片，将芯片2称为上层芯片)，芯片1与基板100之间仅设置有一层第三导电柱5，而芯片2的下方可设置有两层导电柱，分别为第一导电柱3和第二导电柱4。
如果该叠层封装结构包括更多的芯片，位置越靠上方的芯片可通过更多层的导电柱与基板连接。根据本发明的实施例，至少最上层的芯片通过多层导电柱与基板电连接。任一层的芯片设置的导电柱的层数大于等于位于该层芯片下方的芯片设置的导电柱的层数。
导电柱截面形状可以为方形或者圆形，并无特别要求。
下层芯片1与上层芯片2均包含有间距小于150um的超细间距焊盘。基板焊盘通过第一焊料6与第一导电柱3一端连接，第一导电柱3另一端通过第二焊料7与第二导电柱4连接，第二导电柱4另一端与位置靠上的芯片2的焊盘连接。
基板焊盘通过第三焊料8与第三导电柱5一端连接，第三导电柱5另一端与下层芯片1的焊盘连接。下层芯片1的背面与上层芯片2的正面无焊盘区域通过不导电材料粘连。
密封材料12填充到了芯片与基板之间的间隙中，并包覆了第一焊料6，第一导电柱3，第二焊料7，第二导电柱4，第三焊料8，第三导电柱5。
另外，在基板的底部表面可以分布有焊球，以与其他元器件电连接。
第一导电柱材料3和第二导电柱4以及第三导电柱5的材料都可为Cu。
第一和第二以及第三焊料材料都可以为无铅(即，铅含量必须减少到低于1000ppm的水平)。
上层芯片2和/或下层芯片1的焊盘与部分导电柱之间有UBM层10(凸点底层金属层，under bump metal)。UBM层可以保证凸缘与焊盘的粘贴性并防止金属间的相互扩散。
第一焊料6的熔点可以比第二焊料4和第三焊料8的熔点高50℃或更多。
图5-图13示出了根据本发明的实施例的超细间距焊盘的倒装芯片叠层封装结构的制造方法。
图5为将预置了第一导电柱的载体贴装到基板上的示意图；图6为预置了第一导电柱的载体与基板在第一次回流后形成连接的示意图；图7为将载体与第一导电柱分离的示意图，其中，第一导电柱留在基板焊盘上。
如图5所示，将预置有第一导电柱3和第一焊料6的导电柱载体9贴装到基板上。现有成熟的倒装芯片凸点制作工艺可以实现在载体9上逐次镀上导电柱和焊料，具体地说，在载体9的表面预先设置不与金属产生冶金结合的保护层，如涂敷聚酰亚胺等高分子涂层后，再进行倒装芯片凸点制作工艺，可以使第一导电柱3与载体9的保护层之间维持极低结合力。再通过回流焊等工艺形成第一焊料6与第一导电柱3之间的牢固的冶金结合。
接着，如图6所示，再次进行回流后，使带有第一导电柱3和第一焊料6的载体9与基板100形成焊料连接。
如图7所示，分离载体9与第一导电柱3。具体地说，经过回流焊工艺后，第一导电柱3与第一焊料6之间，以及第一焊料6与基板焊盘之间，都形成了牢固的冶金结合，它们之间的结合力远远大于第一导电柱3与载体9的保护层之间的结合力，这样就很容易实现第一导电柱3与载体9之间的分离，使得第一导电柱3保留在基板焊盘上。图8为将载体与第一导电柱3分离后，基板一侧的第一导电柱3顶部的示意图，图9为将载体9与第一导电柱3分离后，载体9一侧的示意图。图8和图9仅是一个示例，第一导电柱3的分布并不限于图8和图9示出的形状。
图10为将下层芯片1的背面贴装到上层芯片2正面无焊盘区域的示意图。图11为将下层芯片和上层芯片一起贴装到基板上的示意图；图12为第一次回流后形成互连结构示意图；图13为进行塑封(Mold)工程后完成的芯片结构示意图。
如图10-13所示，将预置了第三导电柱5的芯片1的背面通过不导电材料11贴装到预置了第二导电柱4的芯片2正面的无焊盘区域。将贴装在一起的上层芯片2和下层芯片1，贴装到带有第一导电柱3的基板上，并使第二导电柱4与第一导电柱3对齐，回流后，芯片1、芯片2的焊盘与基板的焊盘形成互连。
为了避免在该回流焊的过程中第一焊料6也融化，从而导致第一导电柱3歪斜而不能与第二导电柱4对齐，可能需要使第一焊料6的熔点比第二焊料7和第三焊料8的熔点高50℃或更多。
最后在一定的温度和压力条件下将环氧树脂等密封材料12注入，密封材料12填充到了芯片与基板之间的间隙中，并包覆了第一焊料6，第一导电柱3，第二焊料7，第二导电柱4，第三焊料8，第三导电柱5，从而最终成型，完成塑封(Mold)。
如果需要制作三层或者更多层芯片的叠层封装结构，则在基板上需要设置数量更多的第一导电柱。以四层芯片为例，在靠外部的第一导电柱上堆叠第四导电柱，靠内部的第四导电柱即将用于与设置有第五导电柱的第三层芯片连接，在靠外部的第四导电柱上方再堆叠第六导电柱，第六导电柱即将用于与设置有第七导电柱的第四层芯片连接。在另一方面，将设置有第三导电柱的第一层芯片、设置有第二导电柱的第二层芯片、设置有第五导电柱的第三层芯片和设置有第七导电柱的第四层芯片通过不导电材料粘结在一起，然后将粘结在一起的四层芯片与已经设置有第一导电柱、第四导电柱和第六导电柱的基板焊盘通过回流工艺连接。根据前面所述的原因知道，在与各层芯片直接连接的导电柱上所设的焊料的熔点在所有焊料中是最低的，因为它们处于最后的回流工序中。
更多层的叠层封装结构依次类推。
另外，在基板的底部表面可以分布有焊球，以与其他元器件电连接。
虽然上面已经详细描述了本发明的示例性实施例，但本发明所属技术领域中具有公知常识者在不脱离本发明的精神和范围内，可对本发明的实施例做出各种的修改、润饰和变型。但是应当理解，在本领域技术人员看来，这些修改、润饰和变型仍将落入权利要求所限定的本发明的示例性实施例的精神和范围内。
最后，除非这里指出或者另外与上下文明显矛盾，否则这里描述的所有方法的步骤可以以任意合适的顺序执行。

Claims (14)

1.一种叠层倒装芯片封装结构，其中，所述叠层倒装芯片封装结构包括：
基板，基板上设置有多个基板焊盘；
上下堆叠的多个芯片，每个芯片上均设置有焊盘，其中，各层芯片均包含有间距小于150um的焊盘；
多个导电柱，设置在芯片的焊盘与基板之间，基板焊盘与芯片焊盘之间通过所述多个导电柱进行电连接，所述多个导电柱中的一部分上下堆叠在一起，最上层的芯片通过多层导电柱与基板电连接；
焊料，各层导电柱之间以及导电柱与基板焊盘之间通过焊料连接，在这些焊料中，在与各层芯片直接连接的导电柱下端所设的焊料的熔点是最低的。
2.根据权利要求1所述的叠层倒装芯片封装结构，其中，芯片焊盘上设置的导电柱的层数大于等于位于该芯片下方的芯片焊盘上设置的导电柱的层数。
3.根据权利要求1或2所述的叠层倒装芯片封装结构，其中，最下层的芯片通过一层导电柱与基板电连接。
4.根据权利要求1或2所述的叠层倒装芯片封装结构，所述多个导电柱包括第一导电柱、第二导电柱和第三导电柱，第二导电柱堆叠在第一导电柱上方，第三导电柱设置在最下层的芯片上。
5.根据权利要求4所述的叠层倒装芯片封装结构，其中，
基板焊盘通过第一焊料与第一导电柱的一端连接，基板焊盘通过第三焊料与第三导电柱一端连接，第一导电柱与第二导电柱之间通过第二焊料连接。
6.根据权利要求5所述的叠层倒装芯片封装结构，其中，
第一焊料的熔点比第二焊料和第三焊料的熔点高50℃以上。
7.根据权利要求5所述的叠层倒装芯片封装结构，其中，
第一焊料和第二焊料以及第三焊料的材料都为无铅焊料。
8.根据权利要求1或2所述的叠层倒装芯片封装结构，其中，
下层芯片的背面与上层芯片的正面无焊盘区域通过不导电材料粘连。
9.根据权利要求1或2所述的叠层倒装芯片封装结构，其中，
密封材料填充在芯片与基板之间的间隙中，并包覆了各层焊料和导电柱。
10.根据权利要求4所述的叠层倒装芯片封装结构，其中，
第一导电柱和第二导电柱以及第三导电柱的材料都为铜。
11.根据权利要求1或2所述的叠层倒装芯片封装结构，其中，
芯片的焊盘与一部分或全部导电柱之间设有UBM层。
12.一种制造如权利要求1-11中任一项所述的叠层倒装芯片封装结构的方法，其中，所述方法包括：
将预置有第一导电柱的载体通过回流焊连接到基板上后，分离第一导电柱与载体，使第一导电柱通过第一焊料连接保留在基板焊盘上，
将预置有第三导电柱的最下层芯片背面贴装到最下层芯片之上的第二层芯片的无焊盘区域，然后将两层芯片同时贴装到基板上，使第二层芯片上的第二导电柱与第一导电柱对齐，再次经回流焊后使芯片与基板形成互连。
13.根据权利要求12所述的方法，其中，在载体的表面设置保护层，在分离第一导电柱与载体之前，第一导电柱镀在载体的保护层上。
14.根据权利要求13所述的方法，其中，第一导电柱与第一焊料之间的结合力以及第一焊料与基板焊盘之间的结合力大于第一导电柱与载体的保护层之间的结合力。
CN201210012060.6A 2012-01-05 2012-01-05 超细间距焊盘的叠层倒装芯片封装结构及其制造方法 Active CN102543939B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210012060.6A CN102543939B (zh) 2012-01-05 2012-01-05 超细间距焊盘的叠层倒装芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210012060.6A CN102543939B (zh) 2012-01-05 2012-01-05 超细间距焊盘的叠层倒装芯片封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102543939A CN102543939A (zh) 2012-07-04
CN102543939B true CN102543939B (zh) 2015-09-16

Family

ID=46350455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210012060.6A Active CN102543939B (zh) 2012-01-05 2012-01-05 超细间距焊盘的叠层倒装芯片封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102543939B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140047935A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN104716056B (zh) * 2013-12-17 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种晶圆键合方法
CN104392979A (zh) * 2014-11-17 2015-03-04 三星半导体(中国)研究开发有限公司 芯片堆叠封装结构
CN105161485B (zh) * 2015-07-28 2017-12-26 昆明物理研究所 一体化封装管壳和半导体恒温器及其制备方法
CN105428254A (zh) * 2015-12-23 2016-03-23 南通富士通微电子股份有限公司 叠层封装方法
CN111192863B (zh) * 2020-01-10 2021-07-13 广东汉岂工业技术研发有限公司 一种芯片堆叠封装结构及其制备方法
CN111276471B (zh) * 2020-02-27 2022-11-18 京东方科技集团股份有限公司 一种背光模组及其制作方法、显示装置
CN111554657B (zh) * 2020-04-30 2023-07-14 通富微电子股份有限公司 一种半导体封装器件
CN111883445B (zh) * 2020-08-11 2022-07-19 深圳市华芯控股有限公司 一种堆叠电子组件及其制造方法
CN111883444B (zh) * 2020-08-11 2022-06-17 山东睿芯半导体科技有限公司 一种多芯片堆叠封装及其制造方法
CN111952202B (zh) * 2020-08-25 2022-09-09 山东乾元半导体科技有限公司 一种指纹识别传感器的封装结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734556B2 (en) * 2000-07-17 2004-05-11 Rohm Co., Ltd. Semiconductor device with chip-on-chip construction joined via a low-melting point metal layer
CN1612340A (zh) * 2003-06-27 2005-05-04 三星电子株式会社 具有多个倒装芯片的多芯片封装及其制造方法
CN101527268A (zh) * 2008-03-03 2009-09-09 启萌科技有限公司 影像感测器的封装结构及其制造方法
CN101989593A (zh) * 2009-07-30 2011-03-23 全懋精密科技股份有限公司 封装基板及其制法及封装结构
CN102074514A (zh) * 2009-11-23 2011-05-25 三星半导体(中国)研究开发有限公司 封装件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433425B1 (en) * 2000-09-12 2002-08-13 International Business Machines Corporation Electronic package interconnect structure comprising lead-free solders

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734556B2 (en) * 2000-07-17 2004-05-11 Rohm Co., Ltd. Semiconductor device with chip-on-chip construction joined via a low-melting point metal layer
CN1612340A (zh) * 2003-06-27 2005-05-04 三星电子株式会社 具有多个倒装芯片的多芯片封装及其制造方法
CN101527268A (zh) * 2008-03-03 2009-09-09 启萌科技有限公司 影像感测器的封装结构及其制造方法
CN101989593A (zh) * 2009-07-30 2011-03-23 全懋精密科技股份有限公司 封装基板及其制法及封装结构
CN102074514A (zh) * 2009-11-23 2011-05-25 三星半导体(中国)研究开发有限公司 封装件及其制造方法

Also Published As

Publication number Publication date
CN102543939A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN102543939B (zh) 超细间距焊盘的叠层倒装芯片封装结构及其制造方法
CN102593110B (zh) 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法
US10879227B2 (en) Electronic device
CN101877348B (zh) 用于堆叠的管芯嵌入式芯片堆积的系统和方法
US9646922B2 (en) Methods and apparatus for thinner package on package structures
US10049893B2 (en) Semiconductor device with a conductive post
US20150214207A1 (en) Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack
JP2008034534A (ja) スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法
CN106711118B (zh) 电子封装件及其制法
TWI622107B (zh) 具有嵌入在延伸基板和底部基板之間的半導體晶粒的半導體裝置
CN104576593A (zh) 封装结构及其制法
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
US10811341B2 (en) Semiconductor device with through-mold via
US20130244382A1 (en) High precision self aligning die for embedded die packaging
CN207852651U (zh) 具有天线组件的半导体封装结构
TW550768B (en) Flip-chip on film assembly for ball grid array packages
US9349705B2 (en) Method of fabricating a semiconductor structure having conductive bumps with a plurality of metal layers
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
CN209276148U (zh) 一种基于扇出型封装结构的混合封装系统
US20200075554A1 (en) Electronic package and method for fabricating the same
CN207250493U (zh) 一种三维芯片封装结构
WO2016199437A1 (ja) 半導体装置
CN102176445B (zh) 扇出高密度封装结构
CN104485292A (zh) 基板上通过引线键合互叠凸块实现小间距凸点及PoP互叠的方法
CN203733791U (zh) 半导体叠层封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant