Nothing Special   »   [go: up one dir, main page]

CN101290889A - 布线板制造方法、半导体器件制造方法和布线板 - Google Patents

布线板制造方法、半导体器件制造方法和布线板 Download PDF

Info

Publication number
CN101290889A
CN101290889A CNA2008100902857A CN200810090285A CN101290889A CN 101290889 A CN101290889 A CN 101290889A CN A2008100902857 A CNA2008100902857 A CN A2008100902857A CN 200810090285 A CN200810090285 A CN 200810090285A CN 101290889 A CN101290889 A CN 101290889A
Authority
CN
China
Prior art keywords
electrode pad
wiring plate
layer
forms
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100902857A
Other languages
English (en)
Inventor
金子健太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101290889A publication Critical patent/CN101290889A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半导体器件100具有这样的结构，其中半导体芯片110倒装安装在布线板120上。布线板120具有多层结构，在该多层结构中布置了多个布线层和多个绝缘层，并且在芯片安装侧上形成了第一电极焊盘130。在向上朝向焊料连接侧或芯片安装侧逐渐减小的方向上，第一电极焊盘130的锥形表面130具有倾斜度。从而，增大了对施加至焊料接连侧或芯片安装侧的力的吸持力，而且，锥形表面132附着在第一层的绝缘层的锥形内壁上，以便增大到绝缘层的键合强度。

Description

布线板制造方法、半导体器件制造方法和布线板
技术领域
本发明涉及制造布线板的方法、制造半导体器件的方法以及布线板，更具体地说，本发明涉及制造被构建成能够增强多层基板的电极焊盘形成部分的可靠性的布线板的方法，制造半导体器件的方法以及布线板。
背景技术
例如，作为一种形成用于将裸片连接至基板或将封装基板连接至母板的BGA(球栅阵列封装)中的球的方法，已知一种制造方法：在基板上形成多个电极，然后形成具有与电极相通的孔的阻焊剂，通过热处理(回流)使得放置在每个孔的开口上的焊球熔融，以及将熔化的焊球与孔中的电极键合，并在阻焊剂的表面上以突出的状态形成焊料凸起。
另一方面，随着裸片尺寸的降低和集成度的提高，开发了使得裸片安装在多层基板上的封装(例如，见专利文献1)。
图1示出了传统布线板的结构的示例。在图1所示的布线板的结构中，对层进行这样的布置：电极焊盘10的外周被第一绝缘层12覆盖，电极焊盘10的上表面被第二绝缘层13覆盖，从电极焊盘10的上表面的中心向上延伸的通孔14穿过第二绝缘层13并因此连接至上部的布线层16。
电极焊盘10的结构中布置了Au层17和Ni层18，并且该结构被布置成Au层17的表面暴露给第一绝缘层12并且通孔14与Ni层18连接。
而且，在一些情况下，通过焊料凸起将半导体芯片安装在电极焊盘10上，而在其它情况下，将焊球或管脚键合至电极焊盘10。因此，在具有多层结构的布线板中，将电极焊盘10用作裸片装载焊盘或外部连接焊盘。
[专利文献1]
日本专利No.3635219(JP-A-2000-323613)
然而，在图1所示的布线板中，电极焊盘10的外周是相对平滑的。因此，与第一绝缘层12的粘合力小。在通过回流处理进行加热时，基于第一决绝缘层12和电极焊盘10之间的热膨胀差异，可能会产生热应力，这将导致在与电极焊盘10的外周接触的边界部分产生分层，并且第一绝缘层12的一部分会产生破裂。
而且，在由于通过回流处理的加热而使得与电极焊盘10的拐角部分(B部分)的外周接触的第一绝缘层12的一部分折断的情况下，可能产生从电极焊盘10的拐角部分(A部分)朝向第二绝缘层13的裂缝20。
而且，在通过焊料凸起将半导体芯片安装在电极焊盘10上之后，在产生了分层或裂缝的状态下，在施加了使半导体芯片从布线板分离的力时，就有可能会使得电极焊盘10从第一绝缘层12脱开。
发明内容
考虑到这些情况，因此，本发明的目的是提供能够解决这些问题的制造布线板的方法、制造半导体器件的方法以及布线板。
为了解决这些问题，本发明具有以下措施。
根据本发明的第一方面，提供了一种制造布线板的方法，该方法包括：
第一步骤，在支撑基板上形成抗蚀剂；
第二步骤，在抗蚀剂上形成锥形的开口，所述开口在支撑基板侧的直径小而在开口侧的直径大；
第三步骤，在锥形开口内部形成电极焊盘，该电极焊盘在开口侧的直径大；
第四步骤，去除抗蚀剂，并在电极焊盘周围以及支撑基板上形成绝缘层；
第五步骤，形成通孔，所述通孔将电极焊盘暴露于绝缘层；
第六步骤，形成电连接至通孔表面上的电极焊盘和绝缘层的布线层；
第七步骤，去除支撑基板，并暴露电极焊盘小直径侧的端面。
根据本发明的第二方面，提供一种制造布线板的方法，该方法包括：
第一步骤，在支撑基板上形成绝缘层；
第二步骤，在绝缘层上形成锥形开口，所述锥形开口在支撑基板侧的直径小而在开口侧的直径大；
第三步骤，在锥形开口的内部形成电极焊盘，该电极焊盘在开口侧的直径大；
第四步骤，在绝缘层的表面形成电连接至电极焊盘的布线层；以及
第五步骤，去除支撑基板，并暴露电极焊盘小直径侧的端面。
根据本发明的第三方面，提供了根据第一或第二方面的一种制造布线板的方法，其中：
电极焊盘对锥形外周表面的水平面有一个被设置为50°至80°倾斜角θ。
根据本发明的第四方面，提供了根据第一方面制造布线板的方法，其中：
第四步骤包括在形成绝缘层之前使表面粗糙的步骤，该表面包括电极焊盘的锥形外周表面。
根据本发明的第五方面，提供了根据第二方面的制造布线板的方法，其中：
第三步骤包括在形成电极焊盘之前使锥形开口内部粗糙的步骤。
根据本发明的第六个方面，提供了根据第一方面的制造布线板的方法，其中：
用金属形成支撑基板；
第三步骤包括在支撑基板和电极焊盘之间形成与支撑基板同一金属类型的金属层的步骤；以及
第七步骤包括去除支撑基板并去除金属层以使得电极焊盘的表面暴露从而形成锥形开口的步骤。
根据本发明的第七个方面，提供了根据第二方面的制造布线板的方法，其中：
用金属形成支撑基板；
第三步骤包括在支撑基板和电极焊盘之间形成与支撑基板同一金属类型的金属层的步骤；以及
第五步骤包括去除支撑基板并去除金属层以使得电极焊盘的表面暴露从而形成锥形开口的步骤。
根据本发明的第八个方面，提供了利用根据第一至第七方面中的任何一个方面的制造布线板的方法来制造半导体器件的方法，此外还包括：
通过焊料凸起将半导体芯片安装在电极焊盘的步骤。
根据本发明的第九个方面，提供了利用根据第一至第七方面中的任何一个方面的制造布线板的方法来制造半导体器件的方法，此外还包括：
将半导体芯片安装在电极焊盘形成表面的相对侧表面的步骤，其中电极焊盘形成表面上形成了布线板的电极焊盘。
根据本发明的第十个方面，提供了一种布线板，其包括：
电极焊盘；以及
形成的与电极焊盘接触的绝缘层，其中
将电极焊盘形成为具有锥形形状，该锥形形状在形成该绝缘层的绝缘层侧的直径大，而在电极焊盘的暴露表面侧的直径小。
根据本发明，形成的电极焊盘的外周是锥形，所以支撑基板侧或焊料链接侧的直径较小。从而，可以增强电极焊盘的外周到绝缘层的粘合力，例如，即使由于回流作用而产生的热应力产生作用，也难以在绝缘层的边缘部分产生脱层。另外，它可以防止绝缘层上从电极焊盘的外周的拐角部分产生裂缝。而且，在锥形部分的暴露表面逐渐减小的方向上，形成的电极焊盘的外周具有倾斜度。因此，电极焊盘的锥形外周附着在绝缘层的锥形内壁上，从而增强了电极焊盘的键合强度。
附图说明
图1是示出了传统布线板的结构的示例的视图；
图2是示出了应用了根据本发明的布线板的第一个示例的半导体器件的纵剖面图；
图3A是说明了制造根据第一示例的布线板的方法的(No.1)视图；
图3B是说明了制造根据第一示例的布线板的方法的(No.2)视图；
图3C是说明了制造根据第一示例的布线板的方法的(No.3)视图；
图3D是说明了制造根据第一示例的布线板的方法的(No.4)视图；
图3E是说明了制造根据第一示例的布线板的方法的(No.5)视图；
图3F是说明了制造根据第一示例的布线板的方法的(No.6)视图；
图3G是说明了制造根据第一示例的布线板的方法的(No.7)视图；
图3H是说明了制造根据第一示例的布线板的方法的(No.8)视图；
图3I是说明了制造根据第一示例的布线板的方法的(No.9)视图；
图3J是说明了制造根据第一示例的布线板的方法的(No.10)视图；
图3K是说明了制造根据第一示例的布线板的方法的(No.11)视图；
图3L是说明了制造根据第一示例的布线板的方法的(No.12)视图；
图3M是说明了制造根据第一示例的布线板的方法的(No.13)视图；
图3N是说明了制造根据第一示例的布线板的方法的(No.14)视图；
图30是说明了制造根据第一示例的布线板的方法的(No.15)视图；
图4是示出第一示例的变形的视图；
图5是示出了应用了根据本发明的布线板的第二个示例的半导体器件的纵剖面图；
图6A是说明了制造根据第二示例的布线板的方法的(No.1)视图；
图6B是说明了制造根据第二示例的布线板的方法的(No.2)视图；
图6C是说明了制造根据第二示例的布线板的方法的(No.3)视图；
图6D是说明了制造根据第二示例的布线板的方法的(No.4)视图；
图6E是说明了制造根据第二示例的布线板的方法的(No.5)视图；
图6F是说明了制造根据第二示例的布线板的方法的(No.6)视图；
图6G是说明了制造根据第二示例的布线板的方法的(No.7)视图；
图6H是说明了制造根据第二示例的布线板的方法的(No.8)视图；
图6I是说明了制造根据第二示例的布线板的方法的(No.9)视图；
图6J是说明了制造根据第二示例的布线板的方法的(No.10)视图；
图6K是说明了制造根据第二示例的布线板的方法的(No.11)视图；
图6L是说明了制造根据第二示例的布线板的方法的(No.12)视图；
图6M是说明了制造根据第二示例的布线板的方法的(No.13)视图；
图6N是说明了制造根据第二示例的布线板的方法的(No.14)视图；
图60是说明了制造根据第二示例的布线板的方法的(No.15)视图；
图7是示出了第二示例的变形的视图；
图8是示出了应用了根据本发明的布线板的第三个示例的半导体器件的纵剖面图；
图9A是说明了制造根据第三示例的布线板的方法的(No.1)视图；
图9B是说明了制造根据第三示例的布线板的方法的(No.2)视图；
图9C是说明了制造根据第三示例的布线板的方法的(No.3)视图；
图9D是说明了制造根据第三示例的布线板的方法的(No.4)视图；
图9E是说明了制造根据第三示例的布线板的方法的(No.5)视图；
图9F是说明了制造根据第三示例的布线板的方法的(No.6)视图；
图9G是说明了制造根据第三示例的布线板的方法的(No.7)视图；
图9H是说明了制造根据第三示例的布线板的方法的(No.8)视图；
图9I是说明了制造根据第三示例的布线板的方法的(No.9)视图；
图9J是说明了制造根据第三示例的布线板的方法的(No.10)视图；
图9K是说明了制造根据第三示例的布线板的方法的(No.11)视图；
图9L是说明了制造根据第三示例的布线板的方法的(No.12)视图；
图9M是说明了制造根据第三示例的布线板的方法的(No.13)视图；
图9N是说明了制造根据第三示例的布线板的方法的(No.14)视图；
图90是说明了制造根据第三示例的布线板的方法的(No.15)视图；
图9P是说明了制造根据第三示例的布线板的方法的(No.16)视图；
图9Q是说明了制造根据第三示例的布线板的方法的(No.17)视图；
图9R是说明了制造根据第三示例的布线板的方法的(No.18)视图；
图9S是说明了制造根据第三示例的布线板的方法的(No.19)视图；
图10是示出第三示例的变形的视图；
图11是示出了应用了根据本发明的布线板的第四个示例的半导体器件的纵剖面图；以及
图12是示出第四示例的变形的视图。
具体实施方式
参照附图，下文将对实现本发明的最佳模式进行说明。
[第一示例]
图2是示出了应用了根据本发明的布线板的第一个示例的半导体器件的纵剖面图。如图2所示，例如，半导体器件100具有这样一种结构，在这种结构中，半导体芯片110是倒装安装在布线板120上的。布线板120具有多层结构，其中布置了多个布线层和多个绝缘层，并且根据该示例，其具有这样的结构：其中对具有布线层的第一层122、第二层124、第三层126和第四层128的各个绝缘层进行了纵向布置。每个绝缘层均由诸如环氧树脂或聚亚胺树脂之类的绝缘树脂形成。
可以通过作为阻焊剂的绝缘树脂(由丙烯醛基树脂或环氧树脂形成)形成第一层122和第四层128的绝缘层，其中焊料连接是在该绝缘层上进行的。而且，在半导体器件100中，可以在半导体芯片110和布线板120之间填充具有绝缘特性的底部填充树脂。
最上层的第一层122具有第一电极焊盘130和通孔134，半导体芯片110的一端倒装连接至该通孔134。而且，布置在第一层122下面的第二层124具有布线图案层140和通孔142，通孔142导通至通孔134。而且，布置在第二层124下面的第三层126具有布线图案层150和通孔152，通孔152连接至通孔142。另外，布置在第三层126下面的第四层128具有导通至通孔152的第二电极焊盘160。
第一电极焊盘130具有三层结构，其中布置了对焊料具有高度键合特性的Au、Ni和Cu层170、172和174。从布线板120的上表面侧(半导体芯片安装侧)暴露Au层170，将半导体芯片110的焊料凸起180连接至Au层170。而且，可以采用Au/Pd/Ni、Sn/Ni、Sn-Ag(锡银合金)以及Sn来代替Au层170和Ni层172。而且，第一电极焊盘130可以只由金属形成。另外，当然可以无限制地使用每一种金属，各个金属的组合不受限于组合。
通过焊料凸起180，将半导体芯片110的端焊接至Au层170，因此半导体芯片110导通至第一电极焊盘130。通过在第一电极沉积焊盘130上放置焊球并进行回流(热处理)，形成了焊料凸起180。例如，在该示例中，形成的第一电极焊盘130的直径大概为70至100μm而厚度大概为15μm(±10μm)。
以上表面侧(焊料连接侧和芯片安装侧)的外侧直径小而下表面侧(基板的层压侧)的直径大的方式，形成第一电极焊盘130。从而，外周表面形成了锥形表面132。在该示例中，以第一电极焊盘130的锥形表面130的倾斜度角(与水平面之间倾斜角)被设为θ＝50°至80°的方式设置倾斜度。倾斜度角θ不被限制于此，它还可以被设置为可选角度的倾斜度角θ，该可选角度可以小于50°或者大于或等于80°。
而且，第一电极焊盘130的锥形表面132具有在一个方向上的倾斜度，在朝向芯片安装侧的向上方向上，锥形表面132变小。增大施加到芯片安装侧的力的吸持力，而且，锥形表面132附着在第一层122的锥形内壁上，从而增强了到绝缘层的键合强度。增大锥形表面132到第一层122的锥形内壁的粘合力，以便使得回流处理产生的热应力发挥作用，并从而防止分层和裂缝在第一层122的绝缘层上产生，其中第一层122覆盖了第一电极焊盘130的外周。
而且，在第一电极焊盘130中，锥形表面132的表面积比纵向上直径相等的圆柱形的表面积大，将锥形表面132形成为这样的形式：上表面侧(半导体芯片安装侧)的外侧直径比下表面(基板层压侧)的外侧直径小。从而，将第一电极焊盘130保持在这样的状态，该状态下能够较大程度地增大对将半导体芯片110向上拉的力的键合强度。
参照图3A至图30，对用于半导体器件100的布线板120的制造方法进行描述。图3A至图30是说明了制造根据第一个示例的布线板120的方法(No.1-15)的视图。在图3A至图30中，以面朝下的方向布置各个层，其中，在布线板120的下表面侧(与图2所示的迭片结构纵向相反的方向)布置了第一电极焊盘130。
在图3A中，首先，制备了由具有预定厚度的平坦的Cu板或Cu箔所形成的支撑基板200。将作为电镀抗蚀剂的诸如干膜抗蚀剂之类的树脂膜层压在支撑基板200的上表面上，从而形成抗蚀剂层210。而且，还可以采用液体抗蚀剂代替干膜抗蚀剂。
在图3B中，在抗蚀剂层210上形成锥形开口220，该锥形开口用于形成第一电极，通过曝光，该电极暴露支撑基板200的一部分。用以形成第一电极的锥形开口220的内壁充当锥形内壁，其用以形成第一电极焊盘130的锥形表面132。于是，第一电极焊盘130的锥形表面132的倾斜度由用以形成第一电极的锥形开220的倾斜度(相对水平面形成倾斜角θ)确定。
将锥形表面132的倾斜角设置为θ＝50°至80°，并对其设置依赖于处理方法而变化的可选角度。例如，在热固环氧树脂膜上进行的激光处理的方法中，可以将锥形表面132的倾斜角设置为而且，在通过曝光技术在液体抗蚀剂上形成图案的情况下，可以将锥形表面132的倾斜角设置为θ＝50°。
在图3C中，将支撑基板200用作馈电层以执行电解电镀，以便在用以形成第一电极的锥形开口220中将Au沉积在支撑基板200上，并从而形成Au层170，而且，将Ni沉积在Au层170的表面以布置Ni层172。
而且，在图3D中，将支撑基板200用作馈电层以执行电解Cu电镀，以便将Cu沉积在用以形成第一电极的锥形开口220的Ni层172上，并从而布置Cu层174，从而形成第一电极焊盘130。随后，在用以形成第一电极焊盘的开口220中形成了具有包括Au层170、Ni层172和Cu层174的三层结构的第一电极焊盘130。
在图3E中，将抗蚀剂210从支撑基板220去除，以便将具有锥形外周的第一电极焊盘130以锥形层压状态留在支撑基板200上。
在图3F中，在第一电极焊盘130的表面上执行粗糙化处理来使第一电极焊盘130的表面变得粗糙。优选地，例如，应当将通过粗糙化处理获得的表面粗糙度设置为Ra≈0.25至0.75μm。而且，可以在支撑基板200的表面上执行粗糙化处理。
在图3G中，将诸如环氧树脂或聚亚胺树脂之类的树脂膜230层压在支撑基板200和第一电极焊盘130的表面上，其中第一电极焊盘130经历过粗糙化处理。树脂膜230充当第一层122的绝缘层。
利用真空层压方法或真空型热压，将树脂膜230层压在支撑基板200和第一电极焊盘130的表面上。通过压力，在真空中，将树脂膜230键合至支撑基板200和第一电极焊盘130的上表面和外周表面。结果，将树脂膜230以粘合状态无间隙地层压在第一电极焊盘130的锥形表面132上，以便防止产生空隙。另外，使第一电极焊盘130的表面粗糙。从而，可以增强树脂膜230到第一电极焊盘130的粘合力，以便防止由热应力产生的分层。
在图3H中，整平树脂膜230的表面，而且，例如，辐射激光束以形成通孔260，于是曝露第一电极焊盘130的上表面的中心。
在图3I中，通过非电解Cu电镀，在第一层122的绝缘层的表面和暴露于通孔260底部的第一电极焊盘130上形成种子层282。对于形成种子层282的方法而言，可以采用另一薄膜形成方法(溅射方法或CVD方法)，或者可以形成Cu之外的导电金属。而且，为了增强粘合力，还可以在第一层122的绝缘层以及第一电极焊盘130的表面上执行了粗糙化处理之后形成种子层。
随后，将干膜抗蚀剂270层压在第一层122的绝缘层的表面上(上表面)。然后，在干膜抗蚀剂270上形成图案(曝光和显影)，以形成用以形成布线图案的开口280，该开口暴露种子层282的一部分。
在图3J中，通过对种子层282进行馈电，执行电解Cu电镀，以便将Cu沉积在通孔260和用来形成布线图案的开口280中的种子层282上，以形成通孔134和布线图案层140。
在图3K中，从第一层122的表面(上表面)去除掉干膜抗蚀剂270和布置在布线图案层140下面的种子层282之外的种子层282。随后，在第一层122的绝缘层的表面(上表面)上留下布线图案层140。在图3K和随后的附图中，没有示出种子层282。
在图3L中，在第一层122的绝缘层和布线图案层140的表面上执行粗糙化处理，然后，将包含环氧树脂作为主要成分(对应于所需的硬度和弹性，可以适当地改变填料的成分)的薄膜形状的所谓的积层树脂284进行层压，以形成第二层124的绝缘层。此后，例如，辐射激光束以形成通孔290，于是暴露布线图案层140表面。
随后，重复图3H至图3L的步骤，以形成第二层124的通孔142和第三层126的布线图案层150。而且，在布置了至少四个布线板120的情况下，优选地，应当相应地重复图3H至图3L的步骤。
在图3M中，通过非电解Cu电镀，在第三层126的绝缘层的表面(上表面)上形成种子层314，以及随后，层压干膜抗蚀剂300作3为电镀抗蚀剂。对于形成种子层314的方法而言，可以使用薄膜形成方法，而不是使用非电解Cu电镀，或者通过Cu之外的导电金属形成种子层314。
然后，在干膜抗蚀剂300上形成图案(曝光和显影)，以形成用以形成电极的开口310，该开口暴露种子层314的一部分。接下来，通过对种子层314进行馈电，执行电解Cu电镀，以将Cu沉积在通孔312和用于形成电极的开口310中，从而形成通孔152和第二电极焊盘160。然后，将干膜抗蚀剂300和布置在第二电极焊盘160下的种子层314之外的种子层314去除掉。在图3N和后续的附图中所执行的步骤中，布置在第二电极焊盘160下的种子层314中的Cu被集成一体。从而，省略种子层314。
在图3N中，将阻焊剂320层压在第三层126的绝缘层的表面(上表面)，从而形成第四层128的绝缘层，然后形成开口330，于是暴露第二电极焊盘160的中央部分。
在图30中，通过湿法蚀刻去除支撑基板200，以便获得布线板120。对于支撑基板200，还可以将两个支撑基板200粘帖在纵向方向上，并在它们的上表面侧和下表面侧的两个表面上布置布线板120。在这种情况下，两个支撑基板200被分成两部分，并通过湿法蚀刻被去除。
然后，如图2所示，将焊球放置在布线板120的第一电极焊盘130上，并执行回流，以便通过焊料凸起180将半导体芯片110的每个端都连接至第一电极焊盘130，并将半导体芯片110安装在布线板120上。适当地选择将半导体芯片110安装在布线板120上的步骤。例如，有按照客户需要将半导体芯片110安装在布线板120上的情况，以及将布线板120送到客户处并在客户处将半导体芯片110安装在布线板120上的情况。
而且，可以采用引线键合代替焊料凸起180，将半导体芯片110安装在布线板120上。而且，可以通过焊接管脚代替焊料凸起180，将半导体芯片110安装在布线板120上。
而且，在焊料凸起180的回流中产生热应力的情况下，锥形表面132到第一层122的绝缘层的粘合力增大了，这是因为在第一电极焊盘130的外周形成的锥形表面132在芯片安装侧的直径比在基板层压侧的直径小。因此，可以防止生成裂缝。而且，为了覆盖表面132的整个外周，形成了第一层122的绝缘层的锥形开口内壁。从而，增大了对第一电极焊盘130的吸持力。因此，即使在芯片安装后对半导体芯片110施加了拔出的力，也可以防止第一电极焊盘130和第一层122的绝缘层分离。
图4是示出第一示例的变形的视图。如图4所示，在该变形中，在与第一示例中的情况纵向相反的方向上使用布线板120。更具体地说，通过焊料凸起180将半导体芯片110安装在第二电极焊盘160上，通过焊球的回流，在第一电极焊盘130上形成焊料凸起340。可以通过焊接管脚代替焊料凸起340。
在该变形中，将焊料凸起340连接至第一电极焊盘130。从而，通过增大锥形表面132到第一层122的绝缘层的粘合力获得的键合强度作用在焊料凸起340上。
可以将半导体芯片110安装在如图2和图4所示的布线板120的第一电极焊盘130上或者第二电极焊盘160上。
在该变形中，可以在第二电极焊盘160上放置具有布置了的Au层和Ni层(以Au层暴露于表面的方式)的镀层。而且，还可以采用Au/Pd/Ni、Sn/Ni、Sn-Ag(锡银合金)和Sn来代替Au层170和Ni层172。此外，可以只采用金属形成第一电极焊盘130。另外，理所当然地，每种金属不限于所述的金属，只要是可用的金属就都可以采用，而且，各种金属的组合不限于所述的组合。
而且，在该变形中，还可以通过将半导体芯片110装载在布线板120上，然后在图3N的步骤中去除支撑基板200，来完成半导体器件。
而且，在该变形中，可以将具有绝缘特性的底部填充树脂填充在半导体芯片110和布线板120之间。
而且，可以采用引线键合代替焊料凸起180将半导体芯片110安装在布线板420上。此外，可以通过焊接管脚代替焊料凸起180，将半导体芯片110安装在布线板420上。
[第二示例]
图5是示出了应用根据本发明的布线板的第二个示例的半导体器件的纵剖面图。在图5中，与图1中相同的部分具有相同的参考标号，从而，省略了对这些部分的描述。
如图5所示，在用于根据第二示例的半导体器件400的布线板420中，形成了电极开口430，其中，第一电极焊盘130的表面(Au层侧的端面)是锥形的，而且，其从第一层122的绝缘层的表面凹进。从而，通过对插入电极开430中的焊球执行回流(热处理)，在Au层170侧形成焊料凸起180。
在根据第二示例的半导体器件400中，可以在半导体芯片110和布线板420之间填充具有绝缘特性的底部填充树脂。而且，还可以采用Au/Pd/Ni、Sn/Ni、Sn-Ag(锡银合金)和Sn来代替Au层170和Ni层172。此外，可以只采用金属形成第一电极焊盘130。另外，理所当然地，每种金属不限于所述的金属，只要是可用的金属就都可以采用，而且，各种金属的组合不限于所述的组合。
参照图6A至图60，对用于半导体器件400的布线板420的制造方法进行描述。图6A至图60是说明了制造根据第二个示例的布线板420的方法的(No.1-15)视图。
在图6A中，首先，制备了由具有预定厚度的平坦的Cu板或Cu箔所形成的支撑基板200。将作为电镀抗蚀剂的干膜抗蚀剂层压在支撑基板200的上表面上，从而形成抗蚀剂层210。而且，还可以采用液体抗蚀剂代替干膜抗蚀剂，从而形成抗蚀剂层210。
在图6B中，在抗蚀剂层210上形成锥形开口220，该锥形开口用以形成第一电极，通过曝光，该电极暴露支撑基板200的一部分。将支撑基板200用作种子层，来在用以形成第一电极的锥形开口220的内部执行电解Cu电镀，以便将Cu沉积在用以形成第一电极焊盘的锥形开口220中支撑基板200上，并从而布置Cu层440。
在图6C中，将支撑基板200用作种子层来执行电解电镀，以便将Au沉积在用以形成第一电极焊盘的锥形开口中的Cu层440上，并这样形成Au层170，此外，在Au层170沉积Ni以布置Ni层172。
而且，在图6D中，将支撑基板200用作馈电层以执行电解Cu电镀，以便将Cu沉积在用以形成第一电极的锥形开口220中的Ni层172上，并从而布置Cu层174。随后，在用以形成第一电极焊盘130的锥形开口220中，形成Cu层440和由Au层170、Ni层172以及Cu层174组成的第一电极焊盘130。
在图6E中，将抗蚀剂210从支撑基板220去除，以便将Cu层400和第一电极焊盘130以锥形层压状态留在支撑基板200上。
由于在图6F至6N中所示的步骤中执行的工艺与根据第一示例在图3F至3N中所示的步骤中的工艺相同，所以省略对这些工艺的描述。
在图60中，通过湿法蚀刻去除支撑基板200，此外，还去除了Cu层440，以便获得布线板420。在根据第二示例的布线板420中，去除Cu层440，以便在下表面侧(芯片安装侧)形成锥形电极开口430。
对于支撑基板200，还可以将两个支撑基板200粘帖在纵向方向上，并在它们的上表面侧和下表面侧的两个表面上布置布线板420。在这种情况下，两个支撑基板200被分成两部分，并通过湿法蚀刻被去除。
然后，如图5所示，将焊球放置在电极开430的Au层170上，并执行回流，以便通过焊料凸起180将半导体芯片110的每个端连接至第一电极焊盘130，并将半导体芯片110安装在布线板420上。可以适当地选择将半导体芯片110安装在布线板420上的步骤。例如，有按照客户需要将半导体芯片110安装在布线板420上的情况，以及在布线板420被发送到的客户处将半导体芯片110安装在布线板420上的情况。
因此，在根据第二示例的布线板420中，在下表面(芯片安装侧)形成电极开430。从而，当半导体芯片110要被安装时，通过在电极开口430上执行回流(热处理)，将焊料凸起180键合至第一电极焊盘130的Au层170侧。随后，将焊料凸起180可靠地键合至第一电极焊盘130，并通过电极开口430的周边边缘部分，增强半径方向上的键合强度。
而且，可以采用引线键合代替焊料凸起180，将半导体芯片110安装在布线板420上。此外，可以通过焊接管脚代替焊料凸起180，将半导体芯片110安装在布线板420上。
而且，在焊料凸起180的回流中产生热应力的情况下，由于在第一电极焊盘130的外周，以与第一示例相同的方式形成的锥形表面132在芯片安装侧的直径比在基板层压侧的直径小，从而增大了锥形表面132到第一层122的绝缘层的粘合力。因此，可以防止生成裂缝。
此外，形成第一层122的绝缘层的锥形开口内壁，以覆盖锥形表面132的整个外周。从而，增大了对第一电极焊盘130的吸持力。因此，即使在芯片安装后对半导体芯片110施加了拔出的力，也可以防止第一电极焊盘130和第一层122的绝缘层分离。
图7是示出了第二示例的变形的视图。如图7所示，在该变形中，在与第二示例中情况纵向相反方向上使用布线板420。更具体地说，通过焊料凸起180将半导体芯片110安装在第二电极焊盘160上，通过焊球的回流，在第一电极焊盘130上形成焊料凸起340。在这种情况下，通过电极开口430的外围边缘部分，增强了半径方向上的焊料凸起340的键合强度。可以用焊接管脚代替焊料凸起340。
可以将半导体芯片110安装在如图5和图7所示的布线板420中的第一电极焊盘130或第二电极焊盘160上。
在该变形中，可以在第二电极焊盘160上布置带Au层和Ni层(Au层暴露于表面)的镀层。而且，还可以采用Au/Pd/Ni、Sn/Ni、Sn-Ag(锡银合金)和Sn来代替Au层170和Ni层172。此外，可以只采用金属形成第一电极焊盘130。另外，理所当然地，每种金属不限于所述的金属，只要是可用的金属就都可以采用，而且，各种金属的组合不限于所述的组合。
而且，在该变形中，还可以通过将半导体芯片110装载在布线板420上，然后在图6N的步骤中去除支撑基板200，来完成半导体器件。
而且，在该变形中，可以将具有绝缘特性的底部填充树脂填充在半导体芯片110和布线板420之间。
而且，可以采用引线键合代替焊料凸起180，将半导体芯片110安装在布线板420上。此外，可以通过焊接管脚代替焊料凸起180，将半导体芯片110安装在布线板420上。
[第三示例]
图8是示出了应用了根据本发明的布线板的第三个示例的半导体器件的纵剖面图。如图8所示，例如，半导体器件500具有半导体芯片110倒装安装在布线板520上的结构。布线板520具有多层结构，其中布置了多个布线层和多个绝缘层，并具有这样一种结构：在该结构中，根据本示例，纵向布置了具有布线层的第一层122、第二层124、第三层126和第四层128的各个绝缘层。而且，第一层122具有这样的结构：第一绝缘层121和第二绝缘层123被布置用来执行在第一电极焊盘130上布置大的第三电极焊盘136的步骤。每个绝缘层均由诸如环氧树脂或聚亚胺树脂之类的绝缘树脂形成。
可以利用由热固环氧树脂膜组成的绝缘树脂形成第一绝缘层121和第四层128的绝缘层，其中焊料连接在第四层上执行。而且，在半导体500中，可以在半导体芯片110和布线板520之间填充具有绝缘特性的底部填充树脂。
在最上层中的第一层122上布置有第一电极焊盘130、第三电极焊盘136和通孔134，半导体芯片110的终端被倒装连接至该通孔134。而且，布置在第一层122下的第二层124上布置有布线层140和通孔142，通孔142与通孔134导通。此外，布置在第二层124下的第三层126具有布线层150和通孔152，通孔152与通孔142导通。另外，布置在第三层126下的第四层128具有导通至通孔152的第二电极焊盘160。
而且，第一层122具有第一绝缘层121，该绝缘层被形成以环绕第一电极焊盘130的外周，并且在第一绝缘层121和第二绝缘层123之间形成第三电极焊盘136。
以与第一和第二示例中相同的方式，以上表面侧(焊料连接侧和芯片安装侧)的外侧直径小、下表面侧(基板层压侧)的外侧直径大的方式形成第一电极焊盘130。从而，外周表面形成了锥形表面132。在该示例中，以将第一电极焊盘130的锥形表面132的倾斜角θ(相对于水平面的倾斜角)设置为θ＝50°至80°的方式设置倾斜度。倾斜角θ不限于此，还可以将倾斜角设为小于50°或大于等于80°的可选角度。
第一电极焊盘130具有三层结构，其中布置了具有到焊料的高度键合特性的Au层170、Ni层172和Cu层174。Au层170暴露于布线板120的上表面侧(半导体芯片安装侧)，并且半导体芯片110的焊料凸起180连接至Au层170。
通过焊料凸起180将半导体芯片110的终端焊接至Au层170，并因此导通至第一电极焊盘130。通过将焊球放置在第一电极焊盘130并执行回流(热处理)，形成焊料凸起180。
在第一绝缘层121和第二绝缘层123之间的边界表面上形成比第一电极焊盘130宽的第三电极焊盘136。以宽大的形式形成第三电极焊盘136，以使之沿半径方向(平面方向)从第一电极焊盘130的外侧直径突出。在该示例中，例如，当第一电极焊盘130具有大约70至100μm的直径并具有大约15μm(±10μm)的厚度时，形成具有比第一电极焊盘130的直径增大了大约20％至90％的直径以及大约2至15μm厚度的第三电极焊盘136。
在第一电极焊盘130和通孔134之间提供了比第一电极焊盘130宽的第三电极焊盘136。从而，例如，经回流的热应力的前进方向被第三电极焊盘136所阻止，并在沿第一绝缘层121和第二绝缘层123之间边界表面的方向上被吸收。从而，即使在产生了分层，以致覆盖了第一电极焊盘130的外周的第一绝缘层121的部分折断，也可以防止在第二绝缘层123上产生裂缝。
第一电极焊盘130可以具有以Au层暴露于布线板520表面的方式仅仅布置了Au层170和Ni层172的结构。而且，还可以采用Au/Pd/Ni、Sn/Ni、Sn-Ag(锡银合金)和Sn来代替Au层170和Ni层172。此外，可以只采用金属形成第一电极焊盘130。另外，理所当然地，每种金属不限于所述的金属，只要是可用的金属就都可以采用，而且，各种金属的组合不限于所述的组合。
参照图9A至图9S，对用于半导体器件500的布线板520的制造方法进行描述。图9A至图9S是说明制造根据第三个示例的布线板520的方法(No.1-20)的视图。在图9A至图9S中，将各个层布置在面向下的方向，其中，在布线板120的下表面侧布置了第一电极焊盘130(图8所示的迭片结构的垂直相反的方向)。
在图9A中，首先，制备了由具有预定厚度的平坦的Cu板或Cu箔所形成的支撑基板200。将作为电镀抗蚀剂的热固环氧树脂膜层压在支撑基板200的上表面上。从而，形成第一绝缘层121。
在图9B中，在第一绝缘层121上辐射激光束，以形成用以形成第一电极焊盘的锥形开口220，以便暴露支撑基板200的一部分。用以形成第一电极焊盘的锥形开口220的内侧直径对应于第一电极焊盘130的外侧直径。
在图9C中，在第一绝缘层121上和用以形成第一电极焊盘的锥形开口220的内壁上执行粗糙化处理。优选地，例如，应当将通过粗糙化处理获得的表面粗糙度设置为Ra≈0.25至0.75μm。
在图9D中，将电力馈至支撑基板200来执行电解电镀，以便将Au沉积在用以形成第一电极焊盘的锥形开口220中的支撑基板200上，以形成Au层170，以及此外，将Ni沉积在Au层170的表面以布置Ni层172。
在图9E中，将电力馈至支撑基板200来执行电解电镀，以便将Cu沉积在用以形成第一电极焊盘的锥形开口中的Ni层172上，并这样布置Cu层174，以形成第一电极焊盘130。随后，在用以形成第一电极焊盘的锥形开口220中形成第一电极焊盘130，该第一电极焊盘130具有包括Au层170、Ni层172和Cu层174的三层结构。使得用以形成第一电极焊盘的锥形开口220的锥形内壁变得粗糙。从而，可以增强到第一电极焊盘130的粘合力，并防止由热应力产生分层。
而且，还可以使用诸如Au/Pd/Ni、Sn/Ni、Sn-Ag(锡银合金)之类的金属来代替Au层170和Ni层172。此外，可以以第一电极焊盘130的上表面暴露于第一绝缘层121的方式，对第一绝缘层121的表面进行抛光。
在图9F中，通过非电解Cu电镀，在第一电极焊盘130和第一绝缘层121的表面上形成种子层190。对于形成种子层190的方法而言，可以采用另一种薄膜形成方法(溅射法或CVD方法)，或者可以形成非Cu的导电金属。而且，为了增强粘合力，可以在第一绝缘层121上和第一电极焊盘130的表面上执行粗糙化处理之后形成种子层。
在图9G中，将作为电镀抗蚀剂的干膜抗蚀剂240层压在种子层190的表面(上表面)上。然后，在干膜抗蚀剂240上形成图案(曝光和显影)，从而形成用以形成第三电极焊盘的开口250，该开口暴露种子层190的一部分。用以形成第三电极焊盘的开口250的内侧直径对应于第三电极焊盘136的外侧直径，以及，用以形成第三电极焊盘的开口250的深度限定了第三电极焊盘136的高度(厚度)。可以采用液体抗蚀剂代替干膜抗蚀剂240。
在图9H中，通过从种子层190馈电，执行电解Cu电镀，以便将Cu沉积在用以形成第三电极焊盘的开口250中，来形成直径比第一电极焊盘130大的第三电极焊盘136。于是，将在径向方向上(平面方向)具有大直径的第三电极焊盘136布置在第一电极焊盘130的表面上。
在图9I中，将干膜抗蚀剂240和布置在第三电极焊盘136下的种子层190之外的种子层190从第一绝缘层121去除。于是，在第一绝缘层121上留下第三电极焊盘136。在图9I和之后附图中执行的步骤中，布置在第三电极焊盘136下面的种子层190中的Cu被集成一体。从而，省略种子层190。
在图9J中，在第三电极焊盘136上执行粗糙化处理，然后，层压诸如环氧树脂或聚亚胺树脂之类的树脂膜，来形成第二绝缘层123。于是，获得了具有第一电极焊盘130和第三电极焊盘136的第一层122。
在图9K中，例如，在第二绝缘层123上辐射激光束，以曝光第三电极焊盘136的表面中心的方式形成通孔260。
在图9L中，通过在第二绝缘层123的表面和通孔260的内表面上的非电解铜电镀，形成种子层282。
在图9M中，将作为电镀抗蚀剂的干膜抗蚀剂270层压在第二绝缘层123的表面(上表面)上。然后，在干膜抗蚀剂270上形成图案(曝光和显影)，来形成用以形成布线图案的开口280，该开口280暴露种子层282的一部分。可以采用液体抗蚀剂代替干膜抗蚀剂270。
在图9N中，通过对种子层282进行馈电，执行电解Cu电镀，以便将Cu沉积在用以形成布线图案的开口280中的通孔260和种子层282上，从而形成通孔134和布线图案层140。
在图90中，将干膜抗蚀剂270和布置在布线图案层140下的种子层282之外的种子层282从第二绝缘层123上去除掉。于是，将布线图案层140保留在第二绝缘层123上。在图90以及后续的附图中，未示出种子层282。
在图9P中，在第二绝缘层123和布线层140的表面上执行粗糙化处理，然后，对包含环氧树脂作为主要成分(可以对应于所需要的硬度和弹性，适当地改变填充物的成分)的薄膜形状的所谓的积层树脂284进行层压，以形成第二层124的绝缘层(第三绝缘层)。此后，例如，辐射激光束来形成通孔290，从而将布线图案层140的表面暴露出来。
随后，重复图9L至图9P的步骤，来形成第二层124的通孔142以及第三层126的布线图案层150。而且，在至少要布置四个布线板520的情况下，优选地，应当相应地重复图9L至图9P的步骤。
在图9Q中，通过在第三层126的绝缘层的表面(上表面)上进行非电解Cu电镀，形成种子层314，以及随后，层压作为电镀抗蚀剂的干膜抗蚀剂300。对于形成种子层314的方法而言，可以采用非电解Cu电镀之外的薄膜形成方法，或者通过Cu之外的导电金属形成种子层314。
然后，在干膜抗蚀剂300上形成图案(曝光与显影)，来形成用以形成电极的开口310，该开口暴露种子层314的一部分。接下来，通过对种子层314进行馈电，执行电解Cu电镀，以将Cu沉积在通孔312以及用以形成电极的开口310中，从而形成通孔152和第二电极焊盘160。然后，将干膜抗蚀剂300和布置在第二电极焊盘160下的种子层314之外的种子层314去除掉。在图9R及其后的附图中执行的步骤中，布置在第二电极焊盘160下的种子层314中的Cu被集成一体。因此，省略种子层314。
在图9R中，将阻焊剂320层压在第三层126的绝缘层的表面(上表面)上，并因此形成第四层128的绝缘层，然后，形成开口330，以暴露第二电极焊盘160的中心部分。
在图9S中，通过湿法蚀刻去除掉支撑基板200，以便获得布线板520。对于支撑基板200，还可以将两个支撑基板200粘帖在纵向方向上，并在它们的上表面侧和下表面侧的两个表面上布置布线板520。在这种情况下，两个支撑基板200被分成两部分，并通过湿法蚀刻被去除。
然后，如图8所示，将焊球放置在布线板520的第一电极焊盘130上，并执行回流，以便通过焊料凸起180将半导体芯片110的每个端都连接至第一电极焊盘130，并将半导体芯片110安装在布线板520上。可以适当地选择将半导体芯片110安装在布线板520上的步骤。例如，有按照客户需要将半导体芯片110安装在布线板520上的情况，以及在布线板520被发送到的客户处将半导体芯片110安装在布线板520上的情况。
而且，在焊料凸起180的回流中产生热应力的情况下，由于在第一电极焊盘130的外周，形成的锥形表面132在芯片安装侧的直径比在基板层压侧的直径小，从而增大了锥形表面132与第一绝缘层121的粘合力。因此，可以防止生成裂缝。此外，形成第一绝缘层121的锥形开口内壁，以覆盖锥形表面132的整个外周。从而，增大了对第一电极焊盘130的吸持力。因此，在芯片安装后，即使对半导体芯片110施加了拔出的力，也可以防止第一电极焊盘130和第一层122的绝缘层分离。
此外，在该示例中，形成了要从第一电极焊盘130的外侧直径处沿半径方向(平面方向)突出的第三电极焊盘136。从而，热应力的前进方向被第一电极焊盘136所阻止，并在沿第一绝缘层121和第二绝缘层123之间边界表面的方向上被吸收。从而，在根据第三示例的布线板520中，可以防止在覆盖第三电极焊盘136的外周的第二绝缘层123上产生裂缝。
图10是示出第三示例的变形的视图。如图10所示，在该变形中，在与第三示例中的情况纵向相反的方向上使用布线板520。更具体地说，通过焊料凸起180将半导体芯片110安装在第二电极焊盘160上，通过焊球的回流，在第一电极焊盘130上形成焊料凸起340。可以通过焊接管脚代替焊料凸起340。
在该变形中，将焊料凸起340连接至第一电极焊盘130。从而，通过增大锥形表面132到第一层122的绝缘层的粘合力获得的键合强度作用在焊料凸起340上。
可以将半导体芯片110安装在如图8和图10所示的布线板520中的第一电极焊盘130或第二电极焊盘160上。
在该变形中，可以在第二电极焊盘160上布置具有布置了的Au层和Ni层(Au层暴露于表面)的镀层。而且，还可以采用Au/Pd/Ni、Sn/Ni、Sn-Ag(锡银合金)和Sn来代替Au层170和Ni层172。此外，可以只采用金属形成第一电极焊盘130。另外，理所当然地，每种金属不限于所述的金属，只要是可用的金属就都可以采用，而且，各种金属的组合不限于所述的组合。
而且，在该变形中，还可以通过将半导体芯片110装载在布线板520上，然后在图9R的步骤中去除支撑基板200，来完成半导体器件。
而且，在该变形中，可以将具有绝缘特性的底部填充树脂填充在半导体芯片110和布线板520之间。
而且，可以采用引线键合代替焊料凸起180将半导体芯片110安装在布线板520上。此外，可以通过焊接管脚代替焊料凸起180，将半导体芯片110安装在布线板520上。
[第四示例]
图11是示出了应用了根据本发明的布线板的第四个示例的半导体器件的纵剖面图。在图11中，与第一示例至第三示例中的相同的部分具有相同的参考标号，从而，省略了对这些部分的描述。
如图11所示，在用于根据第四示例的半导体器件600的布线板620中，形成了电极开430，其中，第一电极焊盘130的表面(在Au层170侧的端面)是锥形的，而且从第一层122的绝缘层的表面凹进。从而，通过对插入电极开口430中的焊球执行回流(热处理)，在Au层170侧形成焊料凸起180。
虽然用于半导体器件600的布线板620的制造方法与根据第三示例的图9A至9S中所示的步骤是一样的，但是不同之处在于，Cu层在图9D的步骤中被布置在支撑基板200上，并和支撑基板200一起在图9S的步骤中被去除掉。
在第四个示例中，相应地，在图9D的步骤中，将电力从用以形成第一电极焊盘的锥形开口220的内部馈至支撑基板200，来执行电解Cu电镀，以便将Cu沉积在用以形成第一电极焊盘的锥形开口220中的支撑基板200上，以形成Cu层440(见图6B)。随后，将电力馈至支撑基板200，以执行电解电镀，以便将Au沉积在用以形成第一电极焊盘的锥形开口220中的Cu层440上，从而布置Au层170，以及此外，将Ni沉积在Au层170的表面，以布置Ni层172。此外，将支撑基板200用作馈电层，来执行电解电镀，以便将Cu沉积在用以形成第一电极焊盘的锥形开口220中的Ni层172上，从而布置Cu层174。
而且，在图9S的步骤中，通过湿法蚀刻，去除掉支撑基板200，并且还去除掉Cu层440，以便获得布线板620。在布线板620中，去除掉Cu层440，以便在下表面侧(芯片安装侧)形成从第一绝缘层121的表面凹进的电极开口430(见图60)。
并且，在第四示例中，对于支撑基板200，还可以将两个支撑基板200粘帖在纵向方向上，并在它们的上表面侧和下表面侧的两个表面上布置布线板620。在这种情况下，两个支撑基板200被分成两部分，并通过湿法蚀刻被去除。
然后，如图11所示，将焊球放置在凹进电极开430的Au层170上，并执行回流，以便将半导体芯片110的每个端都通过焊料凸起180连接至第一电极焊盘130，并将半导体芯片110安装在布线板620上。适当地选择将半导体芯片110安装在布线板620上的步骤。例如，有按照客户需要将半导体芯片110安装在布线板620上的情况，以及在布线板620被发送到的客户处将半导体芯片110安装在布线板620上的情况。
从而，在根据第四示例的布线板620中，在下表面(芯片安装侧)上形成了从第一绝缘层121的表面凹进的电极开口430。从而，当半导体芯片110要被安装时，通过在电极开口430上执行回流(热处理)，将焊料凸起180键合至第一电极焊盘130的Au层170侧。于是，焊料凸起180被可靠地键合至第一电极焊盘130，并且通过电极开430的外围边缘部分，还增强了在半径方向上的键合强度。
在根据第四示例的半导体器件600中，可以在半导体芯片110和布线板620之间填充具有绝缘特性的底部填充树脂。而且，还可以采用Au/Pd/Ni、Sn/Ni、Sn-Ag(锡银合金)和Sn来代替Au层170和Ni层172。此外，可以只采用金属形成第一电极焊盘130。另外，理所当然地，每种金属不限于所述的金属，只要是可用的金属就都可以采用，而且，各种金属的组合不限于所述的组合。
而且，在焊料凸起180的回流中产生热应力的情况下，由于在第一电极焊盘130的外周，形成的锥形表面132在芯片安装侧的直径比在基板层压侧的直径小，这就增大了锥形表面132到第一绝缘层121的粘合力。因此，可以防止生成裂缝。
此外，形成了宽大的第三电极焊盘136，该第三电极焊盘136在第一电极焊盘130的外侧直径处沿半径方向(平面方向)突出。从而，热应力的前进方向被第三电极焊盘136所阻止，并在沿第一绝缘层121和第二绝缘层123之间边界表面的方向上被吸收。从而，在根据第四示例的布线板620中，可以防止在覆盖第三电极焊盘136的外周的第二绝缘层123上产生裂缝。
图12是示出第四示例的变形的视图。如图12所示，在该变形中，在与第四示例中情况纵向相反的方向使用布线板620。更具体地说，通过焊料凸起180将半导体芯片110安装在第二电极焊盘160上，通过焊球的回流，在第一电极焊盘130上形成焊料凸起340。在这种情况下，在电极开口(凹进的部分)430中形成焊料凸起340，所述电极开口是从第一绝缘层121的表面凹进的。从而，通过电极开口430的外围边缘部分，增强了半径方向上的键合强度。可以通过焊接管脚来代替焊料凸起340。
在该变形中，将焊料凸起340连接至第一电极焊盘130。从而，通过增大锥形表面132到第一层122的绝缘层的粘合力获得的键合强度作用在焊料凸起340上。
可以将半导体芯片110安装在如图11和图12所示的布线板620中的第一电极焊盘130或第二电极焊盘160上。
在该变形中，可以在第二电极焊盘160上布置具有布置了Au层和Ni层(Au层暴露于表面)的镀层。而且，还可以采用Au/Pd/Ni、Sn/Ni、Sn-Ag(锡银合金)和Sn来代替Au层170和Ni层172。此外，可以只采用金属形成第一电极焊盘130。另外，理所当然地，每种金属不限于所述的金属，只要是可用的金属就都可以采用，而且，各种金属的组合不限于所述的组合。
而且，在该变形中，还可以通过将半导体芯片110装载在布线板620上，然后去除支撑基板200，来完成半导体器件。
而且，在该变形中，可以将具有绝缘特性的底部填充树脂填充在半导体芯片110和布线板620之间。
而且，可以采用引线键合代替焊料凸起180将半导体芯片110安装在布线板620上。此外，可以通过焊接管脚代替焊料凸起180，将半导体芯片110安装在布线板620上。
理所当然地，除了应用于用于半导体芯片装载的电极焊盘之外，还可以将根据本发明的电极焊盘应用于用于外部连接(例如，BGA(Ball Grid Array，球栅阵列封装)、PGA(Pin Grid Array，针栅阵列封装)和LGA(Land Grid Array，栅格阵列封装))的电极焊盘中。
而且，除了结构中形成了焊料凸起180的半导体器件之外，本发明还适用于结构中的电子元件装载在基板上的半导体器件中，或适用于结构中的布线图案形成于基板上的半导体器件中。因此，理所当然的是，例如，本发明还适用于要通过焊料凸起或多层基板或转接板(interposer)键合在基板上的倒装芯片，其中电路板通过焊料凸起键合至该转接板。

Claims (13)

1.一种制造布线板的方法，其包括：
第一步骤，在支撑基板上形成抗蚀剂层；
第二步骤，在所述抗蚀剂层上形成锥形开口，所述锥形开口在支撑基板侧的直径较小而在开口侧的直径较大；
第三步骤，在所述锥形开口的内部形成电极焊盘，该电极焊盘在所述开口侧的直径较大；
第四步骤，去除所述抗蚀剂层，并在所述电极焊盘周围以及所述支撑基板上形成绝缘层；
第五步骤，形成通孔，所述通孔使所述电极焊盘暴露于所述绝缘层；
第六步骤，形成布线层，所述布线层电连接至所述通孔表面上的所述电极焊盘和所述绝缘层；
第七步骤，去除所述支撑基板，并暴露所述电极焊盘小直径侧的端面。
2.一种制造布线板的方法，其包括：
第一步骤，在支撑基板上形成绝缘层；
第二步骤，在所述绝缘层上形成锥形开口，所述锥形开口在支撑基板侧的直径较小而在开口侧的直径较大；
第三步骤，在所述锥形开口的内部形成电极焊盘，该电极焊盘在开口侧的直径较大；
第四步骤，在所述绝缘层的表面形成电连接至所述电极焊盘的布线层；以及
第五步骤，去除所述支撑基板，并暴露所述电极焊盘小直径侧的端面。
3.根据权利要求1的制造布线板的方法，其中，所述电极焊盘与锥形外周表面的水平面成倾斜角θ，该倾斜角被设为50°至80°。
4.根据权利要求1的制造布线板的方法，其中，第四步骤包括在形成所述绝缘层之前使表面粗糙的步骤，该表面包括所述电极焊盘的锥形外周表面。
5.根据权利要求2的制造布线板的方法，其中，
第三步骤包括在形成所述电极焊盘之前使所述锥形开口的内部粗糙的步骤。
6.根据权利要求1的制造布线板的方法，其中，
所述支撑基板是由金属形成的；
第三步骤包括在所述支撑基板和所述电极焊盘之间形成与所述支撑基板类型相同的金属层的步骤；以及
第七步骤包括去除所述支撑基板并去除所述金属层以使得所述电极焊盘的表面暴露从而形成锥形开口的步骤。
7.根据权利要求2的制造布线板的方法，其中，
所述支撑基板是由金属形成的；
第三步骤包括在所述支撑基板和所述电极焊盘之间形成与所述支撑基板类型相同的金属层的步骤；以及
第五步骤包括去除所述支撑基板并去除所述金属层以使得所述电极焊盘的表面暴露从而形成锥形开口的步骤。
8.一种利用根据权利要求1所述的制造布线板的方法来制造半导体器件的方法，所述方法还包括：
通过焊料凸起将半导体芯片安装在电极焊盘的步骤。
9.一种利用根据权利要求1所述的制造布线板的方法来制造半导体器件的方法，所述方法还包括：
将半导体芯片安装在电极焊盘形成表面的相对侧表面的步骤，其中所述电极焊盘形成表面上形成了所述布线板的电极焊盘。
10.一种布线板，其包括：
电极焊盘；以及
形成的与所述电极焊盘接触的绝缘层，其中
将所述电极焊盘形成为具有锥形形状，该锥形形状在形成该绝缘层的绝缘层侧直径较大，而在所述电极焊盘的暴露表面侧直径较小。
11.根据权利要求2所述的制造布线板的方法，其中，
所述电极焊盘与锥形外周表面的水平面成倾斜角θ，该倾斜角被设置为50°至80°。
12.一种利用根据权利要求2所述的制造布线板的方法来制造半导体器件的方法，所述方法还包括：
通过焊料凸起将半导体芯片安装在所述电极焊盘上的步骤。
13.一种利用根据权利要求2所述的制造布线板的方法来制造半导体器件的方法，所述方法还包括：
将半导体芯片安装在电极焊盘形成表面的相对侧表面的步骤，其中所述电极焊盘形成表面上形成了所述布线板的电极焊盘。
CNA2008100902857A 2007-04-17 2008-04-17 布线板制造方法、半导体器件制造方法和布线板 Pending CN101290889A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007108152A JP5032187B2 (ja) 2007-04-17 2007-04-17 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2007-108152 2007-04-17

Publications (1)

Publication Number Publication Date
CN101290889A true CN101290889A (zh) 2008-10-22

Family

ID=39871092

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100902857A Pending CN101290889A (zh) 2007-04-17 2008-04-17 布线板制造方法、半导体器件制造方法和布线板

Country Status (5)

Country Link
US (2) US8225502B2 (zh)
JP (1) JP5032187B2 (zh)
KR (1) KR101458989B1 (zh)
CN (1) CN101290889A (zh)
TW (1) TW200849530A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008998A (zh) * 2014-06-10 2014-08-27 山东华芯半导体有限公司 多芯片层叠封装方法
CN108269770A (zh) * 2016-12-30 2018-07-10 德克萨斯仪器股份有限公司 具有用于在表面不连续处的应力缓解的柱体的半导体器件
CN109410759A (zh) * 2017-08-16 2019-03-01 乐金显示有限公司 柔性显示装置
CN109857272A (zh) * 2017-11-30 2019-06-07 三星显示有限公司 显示装置
CN110211943A (zh) * 2018-02-28 2019-09-06 东芝存储器株式会社 半导体装置及其制造方法
CN113871369A (zh) * 2021-09-17 2021-12-31 合肥维信诺科技有限公司 芯片封装结构及其制备方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552570B2 (en) 2008-01-09 2013-10-08 Renesas Electronics Corporation Wiring board, semiconductor device, and method for manufacturing wiring board and semiconductor device
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
US8132321B2 (en) * 2008-08-13 2012-03-13 Unimicron Technology Corp. Method for making embedded circuit structure
JP2010087229A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP4803844B2 (ja) * 2008-10-21 2011-10-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
JP5561460B2 (ja) * 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法
JP5231340B2 (ja) * 2009-06-11 2013-07-10 新光電気工業株式会社 配線基板の製造方法
US9332642B2 (en) * 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
WO2011052211A1 (ja) 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板及び回路基板に部品が実装された半導体装置
KR101203965B1 (ko) * 2009-11-25 2012-11-26 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
JP2011222946A (ja) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
KR101677125B1 (ko) 2011-12-19 2016-11-29 인텔 코포레이션 핀 그리드 인터포저
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
US9768102B2 (en) 2012-03-21 2017-09-19 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
JP5594324B2 (ja) * 2012-06-22 2014-09-24 株式会社村田製作所 電子部品モジュールの製造方法
US8759961B2 (en) * 2012-07-16 2014-06-24 International Business Machines Corporation Underfill material dispensing for stacked semiconductor chips
WO2014024250A1 (ja) * 2012-08-06 2014-02-13 古河電気工業株式会社 配線基板およびその製造方法ならびに半導体装置
JP2014086679A (ja) * 2012-10-26 2014-05-12 Kyocera Corp 薄膜配線板、多層配線基板およびプローブカード用基板
WO2014188760A1 (ja) * 2013-05-21 2014-11-27 株式会社村田製作所 モジュール
CN104241231B (zh) * 2013-06-11 2017-12-08 南安市鑫灿品牌运营有限公司 芯片封装基板的制作方法
US9704735B2 (en) 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication
JP6554833B2 (ja) 2015-03-12 2019-08-07 株式会社村田製作所 複合電子部品および抵抗素子
JP6369691B2 (ja) * 2015-03-12 2018-08-08 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP2017011251A (ja) * 2015-06-24 2017-01-12 京セラ株式会社 配線基板およびその製造方法
KR102326505B1 (ko) 2015-08-19 2021-11-16 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
JP6712050B2 (ja) 2016-06-21 2020-06-17 富士通株式会社 樹脂基板及びその製造方法、並びに回路基板及びその製造方法
WO2018047861A1 (ja) * 2016-09-08 2018-03-15 凸版印刷株式会社 配線基板及び配線基板の製造方法
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
CN110556356A (zh) * 2018-06-01 2019-12-10 夏普株式会社 功率模块
JP7208483B2 (ja) 2018-11-21 2023-01-19 テイ・エス テック株式会社 跨座式シート
CN111341743B (zh) * 2018-12-19 2024-04-16 株式会社村田制作所 电子部件
US10607928B1 (en) 2019-04-08 2020-03-31 International Business Machines Corporation Reduction of laminate failure in integrated circuit (IC) device carrier
KR102706158B1 (ko) * 2019-08-30 2024-09-11 삼성전자주식회사 반도체 패키지 제조 방법
JP7491000B2 (ja) 2020-03-19 2024-05-28 Ｔｏｐｐａｎホールディングス株式会社 配線基板および配線基板の製造方法
DE102020115794B3 (de) * 2020-06-16 2021-07-01 Semikron Elektronik Gmbh & Co. Kg Leiterplatte mit übereinander angeordneten Leiterschichten
KR20220028310A (ko) * 2020-08-28 2022-03-08 삼성전자주식회사 배선 구조체, 이의 제조 방법 및 배선 구조체를 포함하는 반도체 패키지
TWI742991B (zh) * 2021-01-20 2021-10-11 啟耀光電股份有限公司 基板結構與電子裝置
TWI831123B (zh) * 2022-01-28 2024-02-01 巨擘科技股份有限公司 多層基板表面處理層結構

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2604298B1 (fr) * 1986-09-19 1988-10-28 Commissariat Energie Atomique Procede de realisation d'une prise de contact electrique sur un substrat en hgcdte de conductivite p et application a la fabrication d'une diode n/p
US6294744B1 (en) * 1995-04-28 2001-09-25 Victor Company Of Japan, Ltd. Multilayer print circuit board and the production method of the multilayer print circuit board
JP3347578B2 (ja) 1996-04-26 2002-11-20 京セラ株式会社 配線基板
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3778256B2 (ja) * 2000-02-28 2006-05-24 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JPWO2003007370A1 (ja) * 2001-07-12 2004-11-04 株式会社日立製作所 配線ガラス基板およびその製造方法ならびに配線ガラス基板に用いられる導電性ペーストおよび半導体モジュールならびに配線基板および導体形成方法
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
JP3872319B2 (ja) * 2001-08-21 2007-01-24 沖電気工業株式会社 半導体装置及びその製造方法
US6988312B2 (en) * 2001-10-31 2006-01-24 Shinko Electric Industries Co., Ltd. Method for producing multilayer circuit board for semiconductor device
CN100562224C (zh) * 2002-02-22 2009-11-18 株式会社藤仓 多层线路基板、多层线路基板用基材、印刷线路基板及其制造方法
JP2004079756A (ja) * 2002-08-16 2004-03-11 Fujitsu Ltd 薄膜多層配線基板、電子部品パッケージ、及び、電子部品パッケージの製造方法
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
JP4072141B2 (ja) * 2003-07-31 2008-04-09 沖電気工業株式会社 半導体装置の製造方法
JP4085094B2 (ja) * 2004-02-19 2008-04-30 シャープ株式会社 導電素子基板の製造方法、液晶表示装置の製造方法
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP2006186321A (ja) 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
US7687326B2 (en) * 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4146864B2 (ja) * 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
TW200746940A (en) * 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board
JP2007073991A (ja) * 2006-11-20 2007-03-22 Ibiden Co Ltd 多層プリント配線板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008998A (zh) * 2014-06-10 2014-08-27 山东华芯半导体有限公司 多芯片层叠封装方法
CN104008998B (zh) * 2014-06-10 2016-08-03 山东华芯半导体有限公司 多芯片层叠封装方法
CN108269770A (zh) * 2016-12-30 2018-07-10 德克萨斯仪器股份有限公司 具有用于在表面不连续处的应力缓解的柱体的半导体器件
CN108269770B (zh) * 2016-12-30 2023-12-26 德克萨斯仪器股份有限公司 具有用于在表面不连续处的应力缓解的柱体的半导体器件
CN109410759A (zh) * 2017-08-16 2019-03-01 乐金显示有限公司 柔性显示装置
CN109857272A (zh) * 2017-11-30 2019-06-07 三星显示有限公司 显示装置
CN109857272B (zh) * 2017-11-30 2024-03-05 三星显示有限公司 显示装置
CN110211943A (zh) * 2018-02-28 2019-09-06 东芝存储器株式会社 半导体装置及其制造方法
CN113871369A (zh) * 2021-09-17 2021-12-31 合肥维信诺科技有限公司 芯片封装结构及其制备方法
CN113871369B (zh) * 2021-09-17 2024-06-28 合肥维信诺科技有限公司 芯片封装结构及其制备方法

Also Published As

Publication number Publication date
JP5032187B2 (ja) 2012-09-26
US20120256320A1 (en) 2012-10-11
US20080257596A1 (en) 2008-10-23
US8225502B2 (en) 2012-07-24
TW200849530A (en) 2008-12-16
JP2008270346A (ja) 2008-11-06
KR20080093910A (ko) 2008-10-22
KR101458989B1 (ko) 2014-11-07

Similar Documents

Publication Publication Date Title
CN101290889A (zh) 布线板制造方法、半导体器件制造方法和布线板
CN101286456B (zh) 布线板制造方法、半导体器件制造方法以及布线板
CN101276761A (zh) 制造配线基板的方法、制造半导体器件的方法及配线基板
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
JP5639368B2 (ja) スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法
TWI315096B (en) Semiconductor package stack with through-via connection
JP5193898B2 (ja) 半導体装置及び電子装置
EP2172089B1 (en) Method for manufacturing a multilayer wiring element having pin interface
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
US20150098204A1 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US10062663B2 (en) Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same
CN102194776A (zh) 用于柔性电路的抗应力微导孔结构
CN102593110A (zh) 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN113990815A (zh) 一种硅基微模组塑封结构及其制备方法
JP2012174791A (ja) 配線基板およびその製造方法ならびに半導体装置
CN107305849A (zh) 封装结构及其制作方法
KR20140114932A (ko) 복합기판을 이용한 패키지 및 그 제조방법
US9673063B2 (en) Terminations
WO2014024250A1 (ja) 配線基板およびその製造方法ならびに半導体装置
JP5793372B2 (ja) 部品内蔵基板およびその製造方法
JP2008218942A (ja) 電子回路装置とこれを用いた電子機器、およびその製造方法
JP2014053642A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081022