Nothing Special   »   [go: up one dir, main page]

TW451441B - Semiconductor device and method of producing the same - Google Patents

Semiconductor device and method of producing the same Download PDF

Info

Publication number
TW451441B
TW451441B TW089114660A TW89114660A TW451441B TW 451441 B TW451441 B TW 451441B TW 089114660 A TW089114660 A TW 089114660A TW 89114660 A TW89114660 A TW 89114660A TW 451441 B TW451441 B TW 451441B
Authority
TW
Taiwan
Prior art keywords
heat sink
sealing resin
semiconductor wafer
semiconductor
patent application
Prior art date
Application number
TW089114660A
Other languages
English (en)
Inventor
Sadatane Kato
Mitsuo Abe
Yoshihiko Ikemoto
Sumikazu Hosoyamada
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW451441B publication Critical patent/TW451441B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49531Additional leads the additional leads being a wiring board
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32057Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547Zirconium (Zr) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49169Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171Assembling electrical component directly to terminal or elongated conductor with encapsulating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

經濟部智慧財產局員工消費合作社印製 451441 ϋ i Hr ] 」 A7 ----- B7 __ _ 五、發明說明(1) 發明背景 1.發明領域 概略而言本發明係關於一種半導體元件及一種製造半 導體元件之方法 特別本發明係關於一種具有散熱板用以 傳送操作期間於半導體晶片產生的熱之半導體元件。 由於結構密度高以及電源消耗增加,晚近半導體晶片 傾向於產生較兩熱。如此帶有半導體晶片於其上的半導體 元件可設置散熱板用以有效散逸於半導體晶片產生的熱。 使用中,半導體元件安裝於要求高度可靠度的多種電 子裝置上。如此半導體元件也要求高度可靠度。 2.相關技術說明 第1圖說明習知細小凹坑型半導體元件丨。此種半導體 元件1具有稱做FBGA(細小凹坑球柵陣列)的封裝體結構。 半導體元件1包括半導體晶片2’佈線板3,焊料球7,及密 封樹脂8。 半導體aa月2具有南岔度’且以黏著劑5固定於佈線板 3之上表面上,佈線板3係作為插置件功能。佈線板3為印 刷佈線板或軟性印刷板(第1圖顯示軟性印刷板)。佈線板3 帶有聚醯亞胺帶及佈線層4形成於其上。佈線層4及半導體 晶片2係藉導線6電連結^ 開口形成於聚醯亞胺帶的預定位置,焊料球7係經由 開口而附著至佈線層4。如此半導體晶片2係透過導線6及 佈線層4電連結至作為外部連結端子的焊料球7。 密封樹脂8成型為遮蓋佈線板3之半導體晶片安裝面, 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公爱) ^ -0裝--------訂·1.---Ί.---線0- {清先閲讀背面之生意事項再填窝本頁) 4 A7 4 5 1 44 1 _ B7___ 五、發明說明(2 ) 因而保護半導體晶片2,佈線層4及導線6。 如前述’由於結構密度增高及電力消耗增加,晚近的 半導體晶片傾向於產生較大量熱。但對第1圖顯示之半導 體元件1而言,對半導體晶片2產生的熱的唯一傳熱路徑係 通過密封樹脂8或佈線板3。但用於密封樹脂8及佈線板3的 樹脂材料的傳熱特性並非特別有效。 如此相關技術的半導體元件1的傳熱效率低,結果造 成半導體晶片產生熱量的傳熱無效。結果半導體晶片2被 過熱’造成半導體元件1的操作錯誤。 為了克服此種過熱問題,由日本公開專利申請案第 283336號已知一種具有散熱板熱連結至半導體晶片之半導 體元件。已知之半導體元件設置散熱板,藉黏著劑附著至 佈線板。半導體晶片直接安裝於散熱板上,散熱板暴露於 半導體元件上表面。半導體晶片產生的熱藉直接熱傳導而 傳熱至散熱板且由散熱板輻射。如此使用已知半導體元件 達成半導體晶片的有效冷卻。 但使用帶有散熱板使用黏著劑附著至佈線板的半導體 元件,隨著黏著劑的老化,散熱板可能由佈線板上撕離。 如此使用黏著劑造成半導體元件可靠度降低的問題。 又製造已知半導體元件之方法需要施用黏著劑至散熱 板或施用至佈線板之步驟。由於黏著劑的施用步驟難以自 動化’因而有半導體元件的製造成本增高的問題。 發明概述 如此本發明之一般性目標係提供可克服前述缺點之半 (請先閲讀背面之注意事項再填寫本頁) 裝--------訂i----.----線f^· 經濟部智慧財產局員工消費合作社印製
451441 A7 ______B7____ 五、發明說明(3 ) 導體元件及半導體元件之製法。 本發明之另一特定目的係提供具有較高可靠度之半導 體元件。 為了達成前述根據本發明之目的,一種半導體元件包 含: 一半導體晶片; 一基材’其係電連結至該半導體晶片且設置外部連結 端子於第一表面上,基材電連結半導體晶片及外部連結端 子;以及 一散熱板,其係熱連結至半導體晶片, 其中該基材設置有金屬製成的接合部件於第二表面上 ’散熱板及基材係藉熔接接合部件與散熱板而接合在一起 〇 經濟部智慧財產局員工消費合作社印製 前述半導體元件具有較高可靠度,原因在於基材及散 熱板係未使用黏著劑接合。使用黏著劑的半導體元件缺點 在於基材與散熱板可能因黏著劑的老化而剝離。使用本發 明之半導體元件其中基材及散熱板係直接熔接在一起,可 減少老化問題。因此可防止基材與散熱板剝離且可改良半 導體元件之可靠度。 又因半導體晶片係以熱連結方式附著至散熱板,故半 導體晶片產生的熱可被有效傳播及輻射。如此,半導體晶 片可以有效方式冷卻而可防止半導體元件的操作錯誤。 本發明之又另一目的係提供一種以較低成本製造半導 體元件之方法。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 6 A7 B7 五、發明說明(4) 為了達成前述根據本發明之目的,一種製造—半導體 元件之方法包括下列步驟: a) 形成一基材設置有一開口形成於實質中部’互連線 及接合部件,互連線之一端設置有一外部連結端子,以及 互連線之另一端係電連結至一半導體晶片; b) 形成一散熱板’該散熱板具有一固定部固定至基材 ’一平臺部相對於固定部為凹陷,及連結部連結至固定部 及平臺部; c) 固定散熱板,固定方式係經由設置平臺部於開口的 反向位置及然後熔接散熱板至佈線板; d) 經由開口安裝半導體晶片於平臺部上; e) 電連結形成於基材上的半導體晶片及互連線;以及 f) 形成密封樹脂於散熱板兩邊因此至少半導體晶片被 密封。 使用刖述方法’於散熱板固定步驟,散熱板被溶接至 基材。而於先前技術,散熱板及基材係藉黏著劑固定,因 而需要繁瑣的黏著劑施用步驟。黏著劑施用步驟由於難以 自動化,結果導致製造成本增高。 散熱板可藉例如雷射熔接法熔接至基材,雷射熔接法 容易自動化。又無需繁瑣的步驟例如黏著劑施用步驟。如 此可改進生產效率,散熱板及基材的固定過程可以簡單方 式以低成本實施。 其它本發明之目的及進一步特點由後文詳細說明連同 附圖一起研讀將顯然自明。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) <請先閱讀背面之注意事項再填寫本頁) 裝--------訂 ί,---V----線(VJ· 經濟部智慧財產局員工消費合作社印製 7 A7 B7
經濟部智慧財產局員工消費合作社印製 選式之簡見說明 第1圖為剖面圖顯示相關技術之半導體元件。 第2圓為剖面圖顯示本發明之第—具體實施例 體元件。 _第3圖為流程圖顯示本發明之第-具體實施例之半靖 體元件之製法。 第圖為放熱件集合體之平面圖,.該集合體將於半導 體元件製法之散熱件形成步驟中形成為複數散熱件。 第5圖為第4圖所示散熱件集合體之放大平面圖。 第6圖為第4圖所示散熱件集合體之變化例之放大平面 圖。 第7圖為第4圖所示散熱件集合體之另一變化例之放大 平面圖。 第8圖為印刷佈線板之部份平面圖,舉例說明本發明 之半導體元件製法之基材形成步驟。 第9圖為印刷佈線板之變化例之部份平面圖,舉例說 明本發明之半導體元件之製法之基材形成步驟。 第W為顯示帶有雷射熔接裝置之半導體元件之示意部 11刀剖面圖舉例說明本發明之半導體元件之製法之散熱件固 定步驟。 第11為顯示帶有雷射熔接裝置之半導體元件之另一示 意部份剖面圖舉例說明本發明之半導體元件之製法之散熱 件固定步驟。 第12為顯示帶有雷射熔接裝置之半導體元件之又另一
ο裝 訂i‘—;—線一 (請先間讀背面之注意事項再填窝本頁) 本紙張尺度適用中國國家標準(CNS〉A4規格(21〇 χ 2耵公釐) A7 4 5 1 44 1 ———一 · . _____B7______ 五、發明說明(6) 示意部份剖面圖舉例說明本發明之半導體元件之製法之散 熱件固定步驟。 第13圖為半導體元件之示意剖面圖舉例說明本發明之 半導體it件之製法之半導體W安裝㈣及接線步驟。 第14A及14B圖為用於本發明之半導體元件之製法之 樹脂封形成步驟之模具的示意圖。 第15圖為散熱件集合體之平面圖,舉例說明本發明之 半導體元件之製法之密封樹脂形成步驟α 第16圖為印刷佈線板之平面圖,舉例說明本發明之半 導體元件之製法之密封樹脂形成步驟。 第17圖為剖面圖顯示本發明之第二具體實施例之半導 體元件。 第18圖為剖面圖顯示本發明之第三具體實施例之半導 體元件。 第19圖為剖面圖顯示本發明之第三具體實施例之半導 體元件之樹脂密封形成步驟。 第20圖為剖面圖顯示本發明之第四具體實施例之半導 體元件。 第21圖為剖面圖顯示本發明之第五具體實施例之半導 體元件。 第22圖為剖面圖顯示本發明之第六具體實施例之半導 體元件。 第23圖為剖面圖顯示本發明之第七具體實施例之半導 體元件。 本紙張尺度適用中國國家標準(CNS)A4規格(21G X 297公釐) (請先閱讀背面之注意事項再填寫本頁} 裝 ------訂 ij---Ί!線、' 經濟部智慧財產局員工消費合作社印製 9 經濟部智慧財產局員工消費合作社印製 4 5 ί 44 1 , Α7 _____Β7__ 五、發明說明(7) 第24圖為剖面圖顯示本發明之第八具體實施例之半導 體元件。 第25圖為剖面圖顯示本發明之第九具體實施例之半導 體元件。 第26圖為剖面圖顯示本發明之第十具體實施例之半導 體元件。 較佳具體實施例之詳細說明 後文將參照附圖說明本發明之原理及具體實施例。 第2圖顯示本發明之第一具體實施例之半導.體元件 10A。半導體元件10A包含半導體晶片U,印刷佈線板12A ,散熱件(散熱板)13A,密封樹脂14A及焊料球15。 半導體晶片11具有高密度及高電力消耗。當操作時, 半導體晶片11產生大量熱。 本具體實施例中,印刷佈線板12A用作為基材。印刷 佈線板12A為玻璃-環氧樹脂板,佈線層16形成於設置有 焊料球15之該邊(後文稱做封裝面28)。印刷佈線板12A設 置有金屬製成的接合部件38形成於封裝面28之反面上。設 置接合部件38之該面於後文稱做上表面29。 佈線層16例如由銅(Cu)製成及其表面係藉抗蝕劑20保 護。作為外部連結端子之焊料球15,係經由形成貫穿抗蝕 劑的孔42(顯示於第13圖)連結至佈線層16—邊。電連結至 半導體晶片11之導線19接合的接線襯墊17則係形成於佈線 層16之另一邊。 矩形開口 40形成於印刷佈線板12Α中心。由頂部觀視 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 10 ------ί——Ί'·裝--------訂 i.—V----線 γ"''! _ <諦先閲讀背面之注意事項再填寫本頁》 45 1 44 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(8 ) 開口 40的大小係大於由頂部觀視之半導體晶片^的大小, 故半導體晶片11可附著於開α 40内部。 散熱件13 Α係作為散熱板功能且係由具有良好導熱性 的金屬材料例如銅(Cu)及鋁(A1)製成。雖然未顯示於該圖 ,但散熱件13A塗裝以鎳(Ni)薄臈。散熱件13A為内部本 體’包含一固定部23A ’ 一平臺部24A及連結部25A。 第5圖為散熱件13 A之平面圖。為方便說明,第5圖顯 示的散熱件13A未分開至各晶片(第5圖為第4圖以虚線八框 出區域的放大圖)。 固定部23A固定至印刷佈線板12A上表面29且設置複 數錨定孔33A。本具體實施例中,固定部23A係延伸至印 刷佈線板12 A之外周邊。 平臺部24A係面對形成於印刷佈線板12a的開口 40, 且相對於固定部23A係於第2圖之箭頭Z方向凹陷。半導體 晶片π安裝於平臺部24A上,凹面部35形成於將設置半導 體晶片11之位置’如第5圖之陰影部顯示。 黏著劑22用以黏合半導體晶片11至平臺部24A 黏著 劑22含有金屬粉末因而具有高度導熱性。平臺部24A及半 導體晶片11係以黏著劑22熱黏合。只要具有高導熱性,其 它類型黏著劑也可用作黏著劑22。 帶有凹面部35,於平臺部24A之半導體晶片安裝表面 上形成非均勻部。當黏合半導體晶片11至平臺部24A時, 黏著劑22填補非均勻部,因而可施用較大量黏著劑◊如此 可確保平臺部24A與半導體晶片11間的密封。 ------„------D 裝--------訂 i----_----線、}τ ..^V {請先閱讀背面之注意事項再填寫本頁)
A7 B7 ♦51441 五、發明說明(9 ) 雖然凹面部3 5於本具體實施例具有格柵圖樣,但凹面 部3 5之設計並非僅限於此。只要可確切維持平臺部24A與 半導體晶片11間的密封,凹面部35可為其它形狀例如圓形 及三角形。 連結部25八連結固定部23八及平臺部24八,且係位於 固定部23A與平臺部24A的四個角落間。如第2圖所示,連 結部25A、固定部23A及平臺部24A係夾角因而平臺部24A 相對於固定部23A於箭頭Z之方向凹陷。此外固定部23A之 内緣係等形於開口 40的邊緣。因此之故,連結部25A由形 成於印刷佈線板12A的開口 40的邊緣向外伸出。 藉由平臺部24A相對於固定部23A於箭頭Z方向凹陷, 以及藉由形成的開口 40於面對印刷佈線板12A之平臺部 24A之位置,於半導體元件l〇A中心形成一空間(腔穴部41) 。半導體晶片11係設置於腔穴部41。 密封樹脂14A包含第一密封樹脂部26A及第二密封樹 脂部27A。第一密封樹脂部26A及第二密封樹脂部27A係 經由形成於連結部25 A之側部上的樹脂填充開口 43A(顯示 於第5圖)一體成型。 第一密封樹脂部26A係形成於半導體晶片11之散熱件 13A接合邊上俾保護半導體晶片u及導線19。第二密封樹 脂部27A係形成於半導體晶片11之接合邊之反面上,平臺 部24A係由第二密封樹脂部27A暴露出。 本具體實施例中,焊料球15係作為外部連結端子,且 係經由貫穿抗蝕劑層20形成的孔42而電連結至佈線層16。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝·-------訂i----I--!線( 經濟部智慧財產局員工消費合作社印製 12 A7 B7 1 44 1 五、發明說明(10) 焊料球15可形成於印刷佈線板丨2 A之封裝面2 8的全體表面 上(開口 40位置除外)且可形成為格柵圖樣。 因此理由故,大量焊料球15可排列於印刷佈線板12A 上同時球間維持相當寬的間隔。如此具有高密度及大量端 子的半導體晶片11可用於本發明。 具有前述構造之半導體元件11A中,半導體晶月^係 熱連結至散熱件13A,散熱件13A之半導體晶片11接合的 平臺部24A則由密封樹脂(第二密封樹脂部27A)暴露出。 使用此種結構,半導體晶片11產生的熱可由平臺部24 a有 效輻射至外側。 平臺部24A相對於固定部23 A於箭頭Z方向凹陷,以及 開口 40形成貫穿印刷佈線板12A,腔穴41形成於半導體晶 片11位置。半導體晶片11置於散熱板上,部份半導體晶片 11係位在印刷佈線板12 A内側。 特別於本具體實施例中,半導體晶片之電路形成面( 導線19接合面)變成與印刷佈線板12A之封裝面28齊平或 略由封裝面28凹陷。如此半導體元件10A可比第1圖顯示 之帶有半導體晶片2於電路板3上的習知半導體元件!更薄 〇 密封樹脂14A包含第一及第二密封樹脂部26A及27A 其夹置散熱件13A。結果當受熱時,第一及第二密封樹脂 部26A及27A實質上係以相同方式熱變形。如此散熱件13AC 半導體元件10A)比較僅於散熱件13A之一面上帶有密封樹 脂14A的結構可徹底避免變形。 本紙張尺度適用中國國家標準(CNS)A4覘格(210 X 297公釐) -----:-------、J裝--------訂 i_---,----線 ry ,ί、 〈請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 13 451441 Α7 Β7 五、發明說明(11) (諳先閱讀背面之注意事項再填寫本頁) 如前述’固定部23A之内緣係等形於開口 4〇邊緣,故 連結部2 5 A由貫穿印刷佈線板12 A形成的開口邊緣向外伸 出°導線19A ’ 19C接合的接線概墊17係沿印刷佈線板12 a 之開口 40的外周邊形成。如此散熱件13A之固定部23a經 常係位於接線襯墊17位置之反側上。 散熱件13A之固定部23 A係作為接線過程的背襯板。 固定部23 A可於接線過程正面傳遞外加於導線〗i 及印刷佈線板12 A的超音波振動,如此維持良好的接線工 作性。 如前述,連結部25A係由開口 40邊緣向外伸出,故開 口 40邊緣未面對散熱件13A之連結部25A及平臺部24A。 換言之,印刷佈線板12A未面對連結部25A及平臺部24A 〇 當接線半導體晶片11於平臺部24 A上時,印刷佈線板 12A不會妨礙毛細操作因而可維持順利接線工作性。 經濟部智慧財產局員工消費合作社印製 進一步,本具體實施例中,導線19B電連結半導體晶 片11及散熱件13A。導線19C電連結散熱件13A及印刷佈線 板12A。導線19B、19C連結至印刷佈線板12A之接地互連 線以及連結至半導體晶片11之接地端子。 如此散熱件I3A係經由導線19B、19C接地。如此散熱 件13A具有防止電磁干擾進入半導體晶片11的屏蔽功能, 同時具有傳播半導體晶片11產生的熱量的傳熱功能《因而 提高半導體晶片11之操作可靠性 現在將對如何彼此固定印刷佈線板12Α與散熱件13Α 14 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) 4 5 1 44 1 A7 _____B7__ 五、發明說明(12) 做說明p 本具體實施例中,接合部件38形成於印刷佈線板12A 之上表面上。印刷佈線板12A及散熱件13 A係藉熔接接合 部件38及散熱件13A連結。本具體實施例採用的熔接過程 為雷射熔接過程。由於熔接結果,熔接部件39形成於散熱 件13A之固定部23A,且熔接部件39及接合部件38將以一 體成型方式連結。 如前述,當印刷佈線板及散熱件係使用黏著劑固定時 ,由於黏著劑的老化,半導體元件的可靠性下降 但於本 具體實施例中,印刷佈線板12A及散熱件13A熔接在一起 ,故因老化造成的劣化可能比較使用黏著劑的半導體元件 顯著降低。 換言之,因合金係形成於接合部件3 8與散熱件13 A間 ,該合金係由接合部件38之熔融金屬及散熱件13A之熔融 金屬組成,故接合部件38與散熱件13A變成一體成型結構 °因此實際上不會因熔接部件老化造成劣化,因而可積極 避免印刷佈線板12與散熱件13A間的剝離。如此可改良半 導體元件10A的可靠性。 以下為參照第3至13圖之第一具體實施例之半導體元 件10A之製法說明。後文說明係有關參照第2圖所述之半 導體元件10A之製法。 第3圖為半導體元件10A之製法之流程圖。如第3圖所 示,半導體元件10A之製法包含基材形成步驟(步驟1 :「 步騍」於後文中以「S」表示),散熱件形成步驟(S2),散 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) - ------------「--;裝 -------訂 i·---·----線^p {請先閲讀背面之注$項再填窝本頁) 經濟部智慧財產局員工消费合作社印製 15 A7
4^1441 五、發明說明(13) 熱件固定步驟(S3),半導體晶片安裝步驟(S4),接線步驟(S5) ,密封樹脂形成步驟(S6),標記步驟(S7),外部連結端子 排列步驟(S8)及切割步驟(S9)。 基材形成步驟(S1)為形成印刷佈線板12A之步驟。此 一步驟中’帶有接頭電極18(顯示於第8圖)且附著焊料球15 之佈線層16係藉鍍敷方法及蝕刻方法形成於玻璃_環氧樹 脂基底材料44 A(顯示於第10圖)之下表面上。進一步為了 保護佈線層,抗蝕劑材料20設置於樹脂基底材料44A之下 表面上’但接頭電極18及接線襯墊17除外〇 於基底材料44A上表面上,接合部件38係藉鑛敷方法 及蝕刻方法形成。接合部件38具有銅層38C(厚约12微米) ,鎳層3 8B(厚約3微米)及金層3 8 A(厚約1微来)之積層結構 。於接合部件3 8形成後,抗敍劑層40B形成於樹脂基底材 料44A之上表面上’但對應接合部件38之位置除外。 開口 40形成於印刷佈線板12A中心,半導體晶片11係 經由開口40附著。開口40係藉衝壓形成。衝壓可於佈線層 16及接合部件38之形成之前或之後進行。 本具體實施例中,進行所謂的多腔穴成型而由單一基 底材料形成多片印刷佈線板12A。特別20片印刷佈線板12A 係由一片基底材料形成。 第8及9圖為於基材形成步驟(S1)形成的印刷佈線板 12A之部份放大圖„第8圖顯示印刷佈線板丨2a之封裝侧28 及第9圖顯示印刷佈線板丨2a之上侧29。 如第8圖所示,於第一具體實施例之基材形成步驟(S1) 本紙張尺度適肖巾S國家標準(CNS)A4規格(210 X 297公楚) -----------:)裝--------訂1.-------線 D (請先閲讀背面之注意事項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 16 45 1 44 A7 B7 五、發明說明(14) 中,接線襯墊17係以交錯樣式排列,間隙部37也間歇形成 於接線糊!塾形成區。 隨著半導體晶片11的端子數目的增加,形成於印刷佈
線板12A的接線襯墊數目也變大。為了讓半導體元件丨〇A 變短小,接線襯墊17的形成面積必須縮小。有鑑於此,接 線襯塾17係以交錯樣式形成而使接線襯塾的形成面積變小 〇 若接線襯墊17的排列太過緊密,則當導線19接合至接 線襯墊17時毗鄰導線可能發生交叉。為了預防此種現象, 間隙部37間歇形成於接線襯墊的形成區。於間隙部37,間 隙部37的接線位置顛倒因而讓導線19有更多空間。如此可 防止導線19交叉。 如第9圖所示,複數接合部件38暴露於印刷佈線板12A 之上側29。接合部件3 8之位置及大小(面積)決定為當散熱 件13 A與印刷佈線板UA接合在一起時可獲得充分防止剥 離的接合力。又接合部件38係設置於未設置佈線層16之位 置’原因在於接合部件38將接受雷射熔接之故。 散熱件形成步驟(S2)為形成散熱件13A的步驟。此— 步驟中’於基底材料例如具有良好導熱性的銅板或鋁板上 進行蝕刻、衝壓及鍍敷因而形成散熱件13A。 第4圖顯示於散熱件形成步驟形成的散熱件集合體13 。如第4圖所示,於本具體實施例進行多穴成型,一個散 熱件集合體13包括20個散熱件13A。 後文說明中,設置於半導體元件10A的各個產熱板稱 本紙張尺度適用中國國家標準(CNS)A4规格(210 χ 297公釐) (請先閱讀背面之注項再填寫本頁) 装!---I訂_ J---Ί—線、 經濟部智慧財產局員工消費合作社印製 17 經濟部智慧財產局員工消費合作杜印製 45 144 1 λ7 ______-___ B7 五、發明說明(15) 做散熱件13 A,產熱板彼此連結(如第4圖所示)稱做散熱件 集合體13。 如第4圖所示,散熱件集合體13係由散熱件13的外周 邊的外周邊錯定孔3 1A所包圍。切割縫也是以格柵圖樣形 成。定位孔3 2 A形成於散熱件集合體13的預定位置。平臺 部24A形成於各散熱件13A中心。平臺部24A相對於固定 部23為凹陷。 於密封樹脂形成步驟(S6),外周邊錨定孔3 1A可改進 密封樹脂14A與散熱件集合體13間的黏合^切割縫3〇係沿 切割步驟(S9)期間用以切割半導體元件1 〇a之刀片切割位 置形成。 此外,定位孔32A於散熱件固定步驟(S3)及密封樹脂 形成步驟(S6)定位印刷佈線板12A柄對於散熱件集合體13 之位置,以及定位金屬模具45及46(顯示於第11圖)相對於 散熱件13之位置。 本具體實施例中’外周邊錯定孔3 1Α由頂部觀視為圓 形’而切割缝30由頂部觀視為細長矩形。但外周邊錨定孔 31A及切割缝30可具有其它形狀。 第5圖顯示散熱件集合體13之散熱件13A之一。各個 散熱件13A包含一固定部23A,一平臺部24A,連結部25A ,切割縫30 ’錨定孔33A,開縫34及樹脂填充開口 43A。 固定部23A,平臺部24A,連結部25A,切割縫30及樹脂 填充開口 43 A已經於前文說明。 本具體實施例中,各個錨定孔33 A為貫穿孔由頂部觀 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (諝先閲讀背面之注意事項再填寫本頁) 一裝--------^·!Ί — 1Ί I--線^^ 18 4 5 1 44 1
五、發明說明(16) 經濟部智慧財產局員工消費合作社印製 視為圓形(直控0·15毫求卜8G個錫定孔33A形成於固定部 23A環繞平宜部2从。各個散熱件isa係黏合至印刷佈線 板12A,於黏合條件下,錯定切槽或錯定孔(圖中未顯示) 係面對印刷佈線板12A之錨定孔33入。 開缝34形成於固定部23八與連結部25八間的黏合位置 。各個開縫34為U字形,寬0.15毫米,長〇5〇毫米。經由 形成開縫34於黏合位置介於固定部23a與連結部25A間, 當相對於固定部23 A衝壓平臺部24 A時可避免造成不期望 的變形或扭曲。 當衝壓平臺部24A時,應力外加至固定部23A與連結 部25A間的黏合部份,該部份為折疊部。若未採用解除應 力的機構’則於黏合位置因應力引起變形及扭曲。 本具體實施例中,於外加應力位置形成開縫34變形而 吸收外加的應力。如此不會造成固定部23 a、平臺部24A 及連結部25 A之非期望的變形或扭曲◊雖然本具體實施例 中’開縫34係形成於連結部25 A與固定部23 A間的黏合位 置,但開縫34可形成於平臺部24A與連結部25A間的黏合 位置。 第6及7圖舉例說明散熱件13B及13C,其為第5圖所示 散熱件13A之修改例。 第6圖之散熱件13B係以矩形錨定孔33B為特徵。第5 圖之散熱件13A之錨定孔33A為圓形,但錨定孔33A可具 有第6圖所示之矩形或其它形狀。 第7圖之散熱件13C具有面積縮小的連結部25C。經由 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 19 !-)裳--------訂 ---?----線 (請先閱讀背面之没意事項再填窝本頁) 經濟部智慧財產局員工消費合作社印製 45 1 44 1 A7 --------B7___ 五、發明說明(17) 使連結部25C之面積縮小,錨定孔33C也作為樹脂填充開 口。如此,錨定孔33C可改善與印刷佈線板12A的黏合作 用;以及作為樹脂填充開口,錨定孔33C可改良於密封樹 脂形成步驟填充密封樹脂14A的性能。 基材形成步驟(S1)及散熱件形成步驟(S2)可同時以分 開步驟進行。二步驟可以任一種順序進行。 基材形成步驟(S1)及散熱件形成步驟(S2)接著為散熱 件固定步驟(S3)。此一步驟中,散熱件i3(13A)固定至印 刷佈線板12A。第10至12圖為散熱件固定步驟之細節圖。 散熱件固定步驟中,散熱件13A之平臺部24A使用定 位孔32A定位成背向印刷佈線板丨2A因而面對形成印刷佈 線板12A的開口 40。然後如此定位的印刷佈線板12A及散 熱件13A安裝於雷射熔接裝置55上(圖中僅顯示雷射熔接 裝置55之雷射照射單元)。散熱件13a之安裝方式為散熱 件13 A係與雷射溶接裝置5 5相對,以及雷射束照射位置係 與接合部件38相對。 於前述定位過程後,雷射熔接裝置55開始朝向散熱件 ΠΑ照射雷射束。第1〇圖顯示恰於雷射炼接裝置55開始照 射雷射束後的狀態。經由朝向散熱件13A照射雷射束,散 熱件13 A將於被照射位置熔化。 進一步隨著散熱件13A之雷射束熔接過程的進行,雷 射束將穿過散熱件13A且到達於印刷佈線板12A形成的接 合部件38,如第11圖所示。然後雷射束也熔化部份接合部 件38。雷射熔接裝置55係控制照射時序為,當雷射束到 ------------0襄--------訂 i---------線ο f靖先閱讀背面之注$項再填寫本頁}
45 1 44 1
經濟部智慧財產局員工消費合作社印製 五、發明說明(is) 接合部件38且部份接合部件3 8被熔化時終止照射。如此雷 射束將不會到達印刷佈線板12A之基底材料44A。 第12圖顯示藉雷射熔接裝置55照射雷射束之過程完成 時之狀態。當雷射束之照射停止時,散熱件13A及接合部 件38之熔融金屬進入雷射照射形成的孔且形成熔接部件% 接部件39與接合部件38之溶融金屬形成合金。如此金 熔接部件39及接合部件38變成一體成型結構。藉熔接一體 成型可於金熔接部件39與接合部件38間獲得比使用黏著劑 的相關技術構造更高的接合強度及更少老化。如此可防止 印刷佈線板12A及散熱件13A彼此剝離,因而可改良半導 體元件10 A的可靠度。 又藉雷射溶接固定散熱件13 A之印刷佈線板12之優點 為固定過程可以低成本以簡單方式實施。 相關技術之半導體元件製法中,其中印刷佈線板及散 熱件係藉黏著劑固定’黏著劑的施用過程繁瑣且難以自動 化。因而造成製造成本增高。但本具體實施例中,印刷佈 線板12A及散熱件13A係藉雷射束熔接故可自動化。可改 良製造效率,原因在於無需實施繁瑣的黏著劑施用步驟。 如此使用本具體實施例之雷射熔接過程,可以改良效率及 低成本實施固定散熱件13A與印刷佈線板12A之步驟。 本具體實施例中,印刷佈線板12A及散熱件13A係藉 雷射熔接固定’但其它熔接方法例如電阻熔接法、超音波 熔接法及電磁熔接法將獲得類似雷射熔接法的結果。 散熱件暫時固定步驟(S3)之後接著為半導體晶片安裝 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ! --------^i.--------線ο (請先閲讀背面之注意事項再填寫本頁) 21 451 441 經濟部智慧財產局員工消費合作社印製 A7 B7 $、發明說明(19) 步驟(S4)及接線步驟(§5)。 開口 4 0邊緣係配置成不會伸展至面對散熱件〗3 a之連 結部25A及平臺部24A的位置。因此半導體晶片η可順利 附著至平臺部24Α,導線19Α至19C可於此二步驟順利接 線。第13圖舉例說明於半導體晶片安裝步驟(S4)及接線步 驟(S5)後之狀態,半導體晶片安裝步驟(8句及接線步驟(S5) 之後接著為密封樹脂形成步驟(S6)。於密封樹脂形成步驟 ’形成密封樹脂14A(亦即第一密封樹脂部26A及第二密封 樹脂部27A)〇本具體實施例中,密封樹脂14例如係藉轉 移成型法形成。 第14A及14B圖說明形成密封樹脂14a之金屬模具。 帶有半導體晶片11及印刷佈線板12A之散熱件13插入金屬 模具内部因而形成密封樹脂14A。第14A圖舉例說明上模 具45及第14B圖說明下模具46。 上模具45設置有上模穴47及定位孔48。當散熱件13及 印刷佈線板12A附著於上模具45時,上模穴47係面對半導
體晶片11。上模穴47主要係用以形成第一密封樹脂部26A 〇 下模具46設置下模穴49,填充樹脂的流道50,閘51, 通風口 52及定位針53用以相對於上模具45定位。 下模穴49主要用以形成第二密封樹脂部27A,其一次 提供多個(20)散熱件13A。下模具46有多個閘51形成於流 道50上’因此即使下模穴49有大面積(或大容積)樹脂的填 充仍可順利進行。 本紙張尺度適用中國國家標準(CNS〉A4規格(210 x 297公釐) ---I-------裝-----1— 訂---Ί II ^----^ (請先閲讀背面之注f項再填寫本頁) 22 4 5 1 44 1 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(2〇) 由射出成型機器(圖中未顯示)射出的樹脂於第11B圖 之箭頭指示方向填充於流道50,樹脂由閘51進入下模穴49 。因各散熱件13 A設置樹脂填充開口 43 A(示於第5圖),故 下模穴49的樹脂隨後通過樹脂填充開口 43A進入上模具45 的上模穴47。如此第一及第二密封樹脂部26A及27A於密 封樹脂形成步驟同時形成。 大面積第二密封部27A於密封樹脂形成步驟集合形成 於散熱件13的全體表面上(平臺部24A位置除外),故可進 行大面積模製成型。如此比較習知結構之生產效率高,習 知結構中散熱件13 A及印刷佈線板12A事先分開而分別形 成密封樹脂。本具體實施例中,生產成本也可降低同時改 良製造效率。 基材形成步驟(S1)及散熱件形成步驟(S2)中,集合形 成散熱件13A及印刷佈線板12A(—印刷佈線板12A對應一 半導體元件10A)。如此也改良製造效率及降低製造成本 〇 第15及16圖舉例說明於密封樹脂形成步驟後之散熱件 13及印刷佈線板12A。第15圖為由散熱件13該侧之視圖, 及第16圖為由印刷佈線板12A該侧之視圖。 使用密封樹脂14A,第二密封樹脂部27A係填充於錨 定孔33,錨定孔係形成於各散熱件13A之固定部34A,以 及填充於印刷佈線板12A的錨定切槽(或錨定孔)。錨定切 槽面對錨定孔33A。 樹脂也填充於形成於散熱件13之外周邊的外周邊錨定 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----— — — — — —--裝!訂 i----1----線 · (請先閱讀背面之注音¥項再填寫本頁) 23 A7 4 5 1 44 1 __________B7______ 五、發明說明(21) f請先閱讀背面之注意事項再填寫本頁) 孔31A内(顯示於第4圖)。密封樹脂14A也作為固定件,用 以固定散熱件集合體13之印刷佈線板12 A上。如此散熱件 集合體13牢固固定於印刷佈線板12 a。 於密封樹脂形成步驟(S6)後,提供一密封樹脂14A之 散熱件13及印刷佈線板丨2A由金屬模具(45及46)分開。然 後進行標記步驟(S7)提供標記用以識別於密封樹脂14a的 預定位置的半導體元件10八^標記步驟接著為外部連結端 子排列步驟(S8)用以排列焊料球15。焊料球15例如係藉轉 印法排列於印刷佈線板12A上。 外部連結端子排列步驟(S8)接著為切割步驟(S9) 〇此 切割步驟中,散熱件13、印刷佈線板12A及密封樹脂14A 以刀片於對應半導體元件的外周邊切割。如此獲得第2圖 所示半導體元件10A。 散熱件集合體13設置有切割縫30沿刀片的切割線形成 。切割缝30均勻形成於散熱件13之外周邊上。藉此方式, 降低外加於刀片的負載因而延長刀片壽命。 第17圖舉例說明根據本發明之第二具體實施例之半導 體元件10B。後文本發明之具體實施例之說明中,與第一 經濟部智慧財產局員工消費合作社印製 具體實施例相同的组件標示以如第2圖所示半導體元件 10A之相同參考編號。 第2圖顯示之第一具體實施例之半導體元件丨〇A被提 供以散熱件13A,散熱件具有單片板結構。唯一由密封樹 脂14A暴露部份為暴露的平臺部24A,而連結部25a及固 定部23A係嵌置於密封樹脂14A内部。因此只能由平臺部 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚〉 24 451441 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(22 24A輕射來自半導體晶片π產生的熱。此種構造適用於半 導體晶片11產生比較小量熱,但無法對具有比較大量熱的 半導體晶片11提供足夠傳熱功能。 如此,本具體實施例之半導體元件1〇B之特徵為散熱 件13B包含第一散熱件部份56及第二散熱件部份57。 第一散熱件部份56之構造類似設置於第一具體實施例 之半導體元件10A上的散熱件13A。換言之,固定部23A 係藉熔接熔接部件39及接合部件38而固定於印刷佈線板 12A,且s又置連結部25A由固定部23A伸出。义固定部23a 及連結部25 A係嵌置於密封樹脂14a内部。 第一散熱件部份56與設置於半導體元件1〇A之散熱件 13A的差異在於中央開口部58形成於平臺部24八。中央開 口部58之面積足夠容許半導體晶片^插過其中。 第二散熱件部份57為平坦金屬板熔接至第一散熱件部 伤56之平臺部25A。藉此方式,第一散熱件56及第二散熱 件57-體成型而形成散熱件13B。如此形成於第一散熱件 部份56的中央開口部58係由第二散熱件部份57關閉。 半導體晶片11插入穿過形成於第一散熱件部份56的中 央開口部5 8且藉黏著劑2 2黏合至第二散熱件部份5 7。如前 述,黏著劑22具有高導熱性。因此當半導體晶片u係藉黏 著劑22黏合時,半導體晶片u及第二散熱件部份^將於熱 連結狀態接合。進-纟’提供第三散熱件部份观其全部 上表面皆暴露於密封樹脂丨4頂部。 如此,第二散熱件部份57之散熱特性極高。因此即使 —1 — — — — — —--I----------裝--------訂 ii------— -線 -----_----1____________ {請先閲讀背面之注意事項再填寫本頁) 25 4 5 1 44 1 A7 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明(23) 半導體晶片11產生大量熱,半導體晶片11產生的熱可以本 具體實施例的構造有效散熱。 又雖然第二散熱件部份57大半由密封樹脂i4A暴露出 ’但嫁接至第二散熱件部份57之第一散熱件部份56係嵌置 於密封樹脂14A内部且固定至印刷佈線板12A ^因此散熱 件13B不會由半導體元件10B剝離而可為持高度可靠度。 現在參A?、第18圖說明本發明之第三具體實施例之半導 體元件10C。 本具體實施例之半導體元件10C之特徵在於通風孔59 形成於密封樹脂14A之第二樹脂密封部27 A。通風孔59係 形成為可到達散熱件13A之固定部23A。 經由通風孔59’於半導體元件i〇c内部產生的蒸氣可 釋放至半導體元件外側。換言之,若當安裝半導體元件1〇c 時,存在於散熱件13A與密封樹脂14A間邊界的水被加熱 ’則水轉成水蒸氣且體積增大。若無法任何手段來釋放蒸 氣’則於散熱件13A與密封樹脂14A中間邊界可能發生所 謂的爆米花裂痕。 到達固定部23 A之通風孔59設置於第二密封樹脂27八 ’如前述產生的水蒸氣可透過通風孔59釋放至半導體元件 外侧。如此減少發生爆米花裂痕的可能而可改良半導體元 件10C之可信度。 第19圖為略圖顯示半導體元件i〇c製法之密封樹脂形 成步驟。為了於第二密封樹脂部27A形成通風孔59,用於 本具體實施例之密封樹脂形成步驟的模具(下模具49)設置 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公楚) ---------.---fJ裝--------訂 i---------線 ο (請先閱讀背面之注意事項再填寫本頁) 26 451441 A7 ____B7_ 五、發明說明(24) 支持針60。支持針60係配置成可插入下模具49及由下模具 抽出。 <諝先閲讀背面之生意事項再填寫本頁) 藉上模具45及下模具46夾緊印刷佈線板12八及散熱件 13A後,支持針60插入下模具49直到接觸散熱件13A之固 定部23A為止。然後實施密封處理提供一種密封樹脂MA 具有通風孔59於第二密封樹脂部27A。 於密封樹脂形成過程後,支持針60作為模具用以形成 通風孔59,同時作為支持件用以支持散熱件13A。如此可 防止樹脂沈積於預定樹脂密封位置以外的其它位置(所謂 的樹脂滲漏)。 於雙邊模具結構之例’其中第一及第二密封樹脂部 26 A及2 7 A係形成於散熱件13A之兩面上,需要提供於模 具内側支持散熱板的結構。否則散熱件13 A將因注入樹脂 的壓力而變形。變形部造成樹脂滲漏而使樹脂形成於非期 望位置。 經濟部智慧財產局員工消費合作社印製 本具體實施例中’設置支持針60接觸固定部23A且支 持散熱件13A於模穴47、49,因此支持針60壓迫散熱件13A 及印刷佈線板12A朝向上模具45。因此即使由於注入樹脂 施加壓力仍可防止散熱件13 A變形。 如此可防止樹脂滲漏’可製造具有高度可靠度的半導 體元件10C。因支持針60也作為形成通風孔59的模具故可 簡化模具45、49的結構《 現在參照第20圖說明本發明之第四具體實施例之半導 體元件10D。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 27 經濟部智慧財產局員工消費合作社印製 45 1 44 1 A7 B7 五、發明說明(25) 第20圖中’於多個設置於印刷佈線板12B上的焊料球 15中,安裝半導體元件時將接地的焊料球標示為15A。本 具體實施例中,散熱件13A藉通孔62連結至接地焊料球15A 。具有前述構造,因散熱件13A係由導電金屬材料銅(Cu) 製成,故散熱件13 A將接地》 如此’散熱件13A也作為屏蔽板,可防止任何干擾影 響半導體晶片11。如此可改進半導體晶片11的操作可靠度 〇 再度參照第2圖,顯示第一具體實施例之半導體元件 10A,散熱件13A係經由使用導線19C連結形成於印刷佈 線板12A的接地佈線層16及散熱件13A而接地。但使用此 種結構由於由接地焊料球15A至散熱件13 A的佈線路徑冗 長且因使用細導線19C ’故電感變高。可能造成散熱件13A 的屏蔽效果下降。 本具體實施例中,由於焊料球15A及散熱件13A係藉 通孔62(亦即非藉導線)直接連結故可降低電感。如此改良 散熱件13A的屏蔽效應,且改良半導體晶片π的操作可靠 度。進一步經由增大通孔62的直徑可降低通孔62的電感。 現在第21圖,說明本發明之第五具體實施例之半導體 元件10E。 本具體實施例之半導體元件10E之特徵在於散熱件 13B設置有通風孔61,通風孔61形成於平臺部24A用以釋 放安裝半導體元件時於半導體元件内部產生的水蒸氣。本 於具體實施例中,圓形通風孔61形成於平臺部24A之實質 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公釐) 28 ---1----------!·訂i!--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
451441 A7 B7
上中央位置。但通風孔61可形成於平臺部24A的令央位置 以外的任何位置,以及通風孔的數目及形狀非僅限於本具 體實施例之構造。 若半導體元件内部(特別密封樹脂内部)存在有任 何水,則當安裝時因加熱水將轉成水蒸氣。利用通風孔61 形成於由密封樹脂14A暴露出的平臺部24A(第一密封樹脂 26A),水蒸氣可經由通風孔61釋放至半導體元件外側。 如此即使半導體元件被加熱,仍可防止半導體元件1〇e内 部的任何損害例如裂痕(所謂的爆求花裂痕)。如此可改良 半導體元件10E的可靠度。 本具體實施例中,半導體晶片11係藉黏著劑22固定至 散熱件13B而嵌置於通風孔61内部。又用於本具體實施例 之黏著劑屬於以硬化過程會變成多孔的類型,因此水蒸氣 可通過通風孔61釋放。 又當於半導體晶片安裝步驟(S4)安裝半導體晶片 平臺部24A上時,黏著劑22可通過於平臺部24A形成的通 風孔61釋放。如此經由使用設置於平臺部24八上的膠帶件 位在安裝半導體晶片11該邊之反邊上,關閉通風孔6 i可防 止渗漏。 但有膠帶件附著於平臺部24A,於半導體元件内部產 生的水蒸氣無法通過通風孔61釋放。因此通風孔係於加熱 半導體元件10E之前(亦即水蒸氣產生前)形成於膠帶件。 為了形成孔口於膠帶件,膠帶件可藉照射雷射朿朝向通風 孔61而熔化,或膠帶件可藉將鑽模插入通風孔61破
—ο裝--------訂i>—J—線;3· <請先閲婧背面之沒意事項再填窝本頁)
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮) 經濟部智慧財產局員工消費合作社印製 45 1 44 1 ' A7 B7 五、發明說明(27) 現在參照第22圖’說明本發明之第六例之半導體元件 10F。 散熱件i3A分別設置有第一密封樹脂部26B及第二密 封樹脂部27B形成於其上側及下侧。本具體實施例之半導 體元件1 OF之特徵在於第一及第二密封樹脂部263及27B僅 設置於接近形成於印刷佈線板12A的開口 40的位置《因此 散熱件13A之固定部23 A的大半區域皆暴露出。又,第一 密封樹脂部26B及第二密封樹脂部27B係配置成實質上以 散熱件13A為中心呈對稱。 帶有如上結構的密封樹脂14B(第一及第二密封樹脂部 26B、27B),當施熱於半導體元件l〇F時,於第一及第二 密封樹脂部26B、27B產生的熱變形實質上相等。換言之 ’使用本具體實施例之結構,於散熱件13B任一邊上的第 一及第二密封樹脂部26B、27B的應力平衡。因此可防止 散熱件I3A翻曲。 如此當安裝半導體元件10F於安裝板上時,可防止焊 料球15與安裝板間形成間隙,以及防止由於散熱件13 a趣 曲而於密封樹脂14B產生裂痕。又因散熱件13A之固定部 23 a的大半區域暴露出,故於半導體晶片η因散熱件13A 產生的熱可更有效輻射。 現在參照第2 3圖說明本發明之第七具體實施例之半導 體元件10G。 使用第六具體實施例之半導體元件10F,第一及第二 密封樹脂部26B、27B僅係設置於接近形成於印刷佈線板 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 -----------裝· — — — ----訂 i 1-----I -線· {請先閲讀背面之注意事項再填寫本頁) 30 經濟部智慧財產局員工消費合作社印製 451441 A7 ........ B7 ^_ _ 五、發明說明(28 ) 12A之開口 4〇的位置。如此於散熱件UA之上侧及下側兩
邊應力平衡。此種結構可改良散熱件nA對半導體晶片U
產生的熱的散熱效率,但降低印刷佈線板12八及散熱件BA 的強度。也降低散熱件13A與第二密封樹脂部27B間的黏 合強度。 本具體實施例之特徵在於第二密封樹脂部2 7 c延伸至 散熱件13A邊緣,故第二密封樹脂部27C覆蓋散熱件 。但若整個散熱件13A係以具有一致厚度(等於平臺部24八 厚度)的第二密封樹脂部27C覆蓋,則第二與第一密封樹脂 部27C、26C的應力將變成不平衡。為防止此種現象,第 二密封樹脂部27C係配置成其厚度於相對於散熱件13A之 固定部23 A該部份的厚度減小。 根據本具體實施例之结構,因第二密封樹脂部27c係 延伸至散熱件13A邊緣,故可改良散熱件ί3Α與第二密封 樹脂部27C的黏合。又因第二密封樹脂部27C也用於印刷 佈線板12A及散熱件13 A的加強,故可改良半導體元件1〇G 安裝時的安裝阻抗及可靠度。 現在參照第24圖說明根據本發明之第七具體實施例之 半導體元件10H。
本具體實施例之半導體元件10H其特徵在於使用多層 印刷佈線板63 A作為基材。用於本具體實施例之多層印刷 佈線板63A包括第一至第三絕緣層65 A至65C以及二饰線 層設置於絕緣層65A至65C間。佈線層包含接地佈線層64A( 後文稱做GND佈線層),來源佈線層64B及信號佈線層64C 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 0裝--------訂----------線. (請先閱讀背面之注竟筆項再填寫本頁) 31 461AA\ 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(29) D後文說明中,與散熱件13A相對的多層印刷佈線板63之 一邊稱做上側。多層印刷佈線板63之另一邊稱做下侧,於 下側設置焊料球15A至15C。 安裝欲接地的焊料球15 A時連結至下接地佈線層6 4 A 。下接地佈線層64A透過上接地佈線層64A、接合部件38 及熔接部件39連結至散熱件丨3 A。如此散熱件丨3A接地且 作為屏蔽板=又散熱件丨3a係藉導線19C連結至半導體晶 片之接地電極。 欲連結至電源供應器的焊料球丨5B當安裝時係連結至 下電源佈線層64B 〇下電源佈線層64B係藉通孔62B連結至 上電源佈線層64B,以及藉通孔62C連結至開口 4〇附近的 下電源佈線層64B。開口 40附近的電源佈線層64B係藉導 線19B連結至半導體晶片丨丨之電源供應器電極。 信號輸入用的焊料球15C當安裝時係連結至下信號佈 線層64C。信號佈線層64c係藉導線19A連結至半導體晶片 11的信號電極。 當多層印刷佈線板63A用作為基材時,佈線層64A至 64C的佈局自由度改善,且佈線層64八至64C的節距縮窄。 如此本具體實施例可應用至具有高密度結構的半導體晶片 11 〇 又於本具體實施例中,接地散熱件13 A及上電源佈線 層64B彼此相對且有絕緣層65a置於期間。如此導致散熱 件13A(GND佈線)與電源佈線層64B間的解除耦合能力增 间。如此獲得具有良好電氣特性(特別高頻特性)的半導體 -----.----—JJ裝--------訂 i*-------線 (請先閱讀背面之注意事項再填寫本頁)
4 5 1 44 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(30) 兀件10H。經由連結散熱件13A至電源供應器且將上電源 佈線層64B接地因而上電源佈線層64B作為GND佈線層, 可獲得類似效果。 現在參照第25圖,說明本發明之第九具體實施例之半 導體元件101。後文第25圖之說明中,與第八具體實施例 相同的組件標示以第8圖所示半導體元件丨〇H的相同參考 編號。 使用第八具體實施例之半導體元件丨〇H,佈線層64A 、64B利用通孔62A至62C連結。而使用本具體實施例之半 導體元件101 ’層間連結佈線部件66(後文稱做層間連結部 件)形成於多層印刷佈線板63B邊緣D本具體實施例之特徵 在於佈線層64A、64B係利用層間連結部件連結。 因層間連結部件66係形成於多層印刷佈線板63b邊緣 ,故層間連結部件66可形成為比多層印刷佈線板63B内部 位置形成的通孔62A至62C更大的面積。如此根據本具體 實施例可降低電感。因此獲得具有良好電氣特性(特別高 頻特性)的半導體元件1 〇1,且可進一步提高半導體元件i 〇1 的電氣特性。 現在參照第26圖說明本發明之第十具體實施例之半導 體元件10 J。 第2圖所示第一具體實施例之半導體元件1〇八包含作 為基材的印刷佈線板12 A。本具體實施例之半導體元件1 〇j 之特徵在於TAB(帶自動黏合)板67用作為基材。 TAB板67如同印刷佈線板12A,包含聚醯亞胺(pi)製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公愛〉 — — — — — — — — - — —1 — — — — · I 1 I I f I I I . <請先閱讀背面之注意事項再填窝本頁) 45 1 44 A7 B7 五、發明說明(31) 成的帶基底材料68及鋼膜製成的佈線層16。TAB板67比較 印刷佈線板12A可對佈線層16做更精密處理。 (请先閱讀背面之注意事項再填寫本頁) 因此經由採用TAB板67作為基材,半導體元件可使用 高密度半導體晶片11。又因TAB板67的厚度小於印刷佈線 板12A厚度’故可縮小半導體元件i〇j厚度。設計法則例 如以線與間(L/S)表示,L/S=30/30微米。 進一步本發明非僅限於此等具體實施例,可未幢離本 發明之範圍做出多種變化及修改。 本案係基於日本優先申請案第11-353727號,申請日 1999年12月13日,全部内容併述於此以供參考。 元件標號對照 1…半導體元件 3.. .佈線板 5.. .黏著劑 7.. .焊料球 經濟部智慧財產局員工消費合作社印製 2…半導體晶片 4.. .佈線層 6…導線 8.. .密封樹脂 11…半導體晶片 13…散熱件集合體 14A-C.·.密封樹脂 16.. .佈線層 18…接頭電極 2 0…抗蚀劑 23A…固定部 10,10A-J…半導體元件 12A...印刷佈線板 13A-B...散熱件 15,15A-C.··焊料球 17…接線襯墊 19 A - C...導線 22.. .黏著劑 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 34 4 5 1441 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(32) 24 A...平台部 26A-C...密封樹脂 28.. .封裝面 30.. .切割縫 32,32A-B...定位孔 34.. .開缝 37.. .間隙部 38A...金層 38C...銅層 40…開口 42…孔 44 A-B...樹脂基底材料 46.. .下模具 48.. .定位孔 50.. .流道 52.. .通風口 55.. .雷射熔接裝置 58.. .中央開口部 60.. .支持針 62,62A-C...通孔 64A-C,..接地佈線層 66.. .層間連結部件 68.. .帶基底材料 Z…箭頭 25 A…連結郭 27A-C…密封樹脂 29.. .上表面 31A-B...散熱件 33A…錨定孔 3 5...凹面部 38.. .接合部件 38B...鎳層 39…熔接部件 41.. .腔穴部 43A...樹脂填充開口 45.. .上模具 47.. .上模穴 49.. .下模穴 51.. .閘 53.. .定位針 56-7...散熱件 59.. .通風口 61.. .通風孑L 63A...多層印刷電路板 65A-C...絕緣層 67 ...TAB 板 S1-9...步驟 <請先閱讀背面之注意事項再填寫本頁> 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 35

Claims (1)

  1. 4 5 1 44 A8 B8 C8 D8 、申請專利範圍 ι· 一種半導體元件,包含.: 一半導體晶片; (請先閱讀背面之注意事項再填寫本頁) 一基材’其係電連結至該半導體晶片且設置外部 連結端子於第一表面上,基材電連結半導體晶片及外 部連結端子;以及 一散熱板,其係熱連結至半導體晶片, 其中該基材設置有金屬製成的接合部件於第二表 面上’散熱板及基材係藉熔接接合部件與散熱板而接 合在一起。 2.如申請專利範圍第1項之半導體元件,進一步包含一種 密封樹脂包含一第一密封樹脂部份及一第二密封樹脂 部份, s亥第一密封樹脂部份係提供於散熱板之第一半導 體晶片安裝侧上因而密封該半導體晶片,以及 該第二密封樹脂部份係提供於散熱板上於第一側 反側的第二側上。 經濟部智慧財產局員工消費合作社印製 3_如申請專利範圍苐旧之半導體元件,其中該散熱板包 含一第一散熱板及一第二散熱板, 該第一散熱板係設置接合部件及一中央開口,第 -散熱板及該板係㈣職接合部件與散熱板而接合, —該第二散熱板係設置於第—散熱板上因而由半導 體元件暴露出,以及 半導體晶片係經由中央開口熱連結至第二散熱板 (紙張尺錢时關家標準(CNS)A4規格(210 X 297公ϋ -36 451441 頜 cs __________D8 _____ 六、申請專利範圍 4·如申請專利範圍第2項之半導體元件,其中該第二密封 樹脂部份係設置有通風口可到達該散熱板。 5·如申請專利範圍第1項之半導體元件,其中該散熱板係 由導電金屬材料製成’且於多個外部連結端子中係連 結至該等欲接地的外部連結端子。 6·如申請專利範圍第2項之半導體元件,其中該基材設置 有一開口實質上形成於其中心; 該散熱板包括一固定部固定於基材之第二表面上 平臺部於面對開口的位置由固定部凹陷,以及連 結部用以連結固定部與平臺部,該半導體晶片係熱連 結至平臺部;以及 該第二密封樹脂部份係形成為使平臺部暴露出。 7·如申請專利範圍第6項之半導體元件,其中該平臺部設 置有一通風孔用以釋放半導體元件内部產生的蒸氣。 8,如申請專利範圍第6項之半導體元件,其中該第一密封 樹月曰部伤及第—岔封樹脂部份僅係設置於接近形成於 基材的開口位置。 9_如申請專利範圍第6項之半導體元件,其中該第二密封 樹脂部份係伸展至散熱板邊緣。 10. 如申請專利範圍第!項之半導體元件,其中該基材為多 層印刷佈線板。 11. 如申請專利範圍第10項之半導體元件,其中該多層印 刷佈線板係設置有層間佈線部件形成於其邊緣。 12·如申請專利範圍第丨項之半導體元件,其中該基材 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 '裝--------訂.|卜!_1---線.!.·'}-----,-------Kill· —
    f*· 4 5 1 44 A8 B8 C8 D8 經濟部智慧財產局員工消費合作杜印製 六、申請專利範圍 TAB.(帶自動化黏合)板。 13. —種製造一半導體元件之方法,該方法包含下列步驟 a) 形成一基材設置有一開口形成於實質中部, 連線及接合部件’互連線之一端設置有一外部連結端 子’以及互連線之另"-*端係電連結至一半導體晶片. b) 形成一散熱板’該散熱板具有一固定部固定至 基材,一平臺部相對於固定部為凹陷,及連結部連奸 至固定部及平臺部; c) 固定散熱板’固定方式係經由設置平臺部於開 口的反向位置及然後溶接散熱板至佈線板; d) 經由開口安裝半導體晶片於平臺部上; e) 電連結形成於基材上的半導體晶片及互連線; 以及 f) 形成密封樹脂於散熱板兩邊因此至少半導體晶 片被密封。 14. 如申請專利範圍第丨3項之方法,其中步驟f)係使用形 成密封樹脂之模具實施,模具設置有支持件,支持件 接觸散熱板的固定部且夾持散熱板於模具内形成的模 穴内部。 15. 如申請專利範圍第14項之方法,其中於步驟c),使用 雷射您接法、電阻熔接法、超音波熔接法以及電磁波 溶接法其中之一種熔接方法。 297公釐〉 裝— —丨—訂_ I力>|!丨丨線 (請先閱讀背面之注意事項再填窝本頁} 38
TW089114660A 1999-12-13 2000-07-21 Semiconductor device and method of producing the same TW451441B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35372799A JP3269815B2 (ja) 1999-12-13 1999-12-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW451441B true TW451441B (en) 2001-08-21

Family

ID=18432818

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089114660A TW451441B (en) 1999-12-13 2000-07-21 Semiconductor device and method of producing the same

Country Status (4)

Country Link
US (2) US6559536B1 (zh)
JP (1) JP3269815B2 (zh)
KR (1) KR100609320B1 (zh)
TW (1) TW451441B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280420A (zh) * 2010-06-08 2011-12-14 三次电子有限公司 半导体模块以及半导体装置

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
WO2002056378A1 (en) * 2001-01-11 2002-07-18 Matsushita Electric Industrial Co., Ltd. Circuit board and production method therefor
DE10129388B4 (de) * 2001-06-20 2008-01-10 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils
KR100426501B1 (ko) * 2001-07-03 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체패키지의 제조 방법
US6599779B2 (en) * 2001-09-24 2003-07-29 St Assembly Test Service Ltd. PBGA substrate for anchoring heat sink
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
KR20030055410A (ko) * 2001-12-26 2003-07-04 주식회사 심텍 저항용접용 더미패턴을 갖는 이비지에이 반도체 패키지용인쇄회로기판 및 이를 이용한 이비지에이 반도체 패키지의제조방법
JP2003249607A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
TW554500B (en) * 2002-07-09 2003-09-21 Via Tech Inc Flip-chip package structure and the processing method thereof
KR100701378B1 (ko) 2002-12-30 2007-03-28 동부일렉트로닉스 주식회사 반도체 소자 패키징 방법
US6833289B2 (en) * 2003-05-12 2004-12-21 Intel Corporation Fluxless die-to-heat spreader bonding using thermal interface material
TWI242275B (en) * 2003-05-16 2005-10-21 Via Tech Inc Multi-column wire bonding structure and layout method for high-frequency IC
CN1332445C (zh) * 2003-10-09 2007-08-15 威盛电子股份有限公司 一种高频集成电路多排线打线结构
KR100585226B1 (ko) * 2004-03-10 2006-06-01 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지
US7052069B2 (en) * 2004-04-28 2006-05-30 Phyllis Louise Vance Protective device for a vehicle door
US20060018098A1 (en) * 2004-07-22 2006-01-26 Adrian Hill PCB board incorporating thermo-encapsulant for providing controlled heat dissipation and electromagnetic functions and associated method of manufacturing a PCB board
JP2006073651A (ja) 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置
FR2877865B1 (fr) * 2004-11-15 2008-06-06 Valeo Electronique Sys Liaison Procede de soudure sans apport de matiere et dispositif electrique susceptible d'etre realise par ce procede
US20070001291A1 (en) * 2005-06-30 2007-01-04 Infineon Technologies Ag Anti-warp heat spreader for semiconductor devices
US8624346B2 (en) 2005-10-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Exclusion zone for stress-sensitive circuit design
JP4800019B2 (ja) * 2005-11-28 2011-10-26 ミヤチテクノス株式会社 半導体レーザパッケージ装置及びその製造方法
JP2007184351A (ja) 2006-01-05 2007-07-19 Nec Electronics Corp 半導体装置及びその製造方法
US7400049B2 (en) * 2006-02-16 2008-07-15 Stats Chippac Ltd. Integrated circuit package system with heat sink
JP5017977B2 (ja) * 2006-09-14 2012-09-05 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP5076440B2 (ja) * 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
US7952167B2 (en) * 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
US8125052B2 (en) * 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
US8643147B2 (en) 2007-11-01 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with improved cracking protection and reduced problems
JP4981712B2 (ja) * 2008-02-29 2012-07-25 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
US8314438B2 (en) * 2008-03-25 2012-11-20 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and cavity in bump
US8334582B2 (en) * 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
JP5550225B2 (ja) * 2008-09-29 2014-07-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US7906836B2 (en) * 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
US8368180B2 (en) * 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure
KR101058156B1 (ko) * 2009-03-17 2011-08-24 에스아이디주식회사 방열판 제조방법 및 그 방법으로 제조된 방열판
FR2957192B1 (fr) * 2010-03-03 2013-10-25 Hispano Suiza Sa Module electronique de puissance pour un actionneur pour aeronef
WO2011155317A1 (ja) * 2010-06-09 2011-12-15 シャープ株式会社 電子機器の放熱構造
KR20120036446A (ko) * 2010-10-08 2012-04-18 삼성전자주식회사 보드 온 칩 패키지용 인쇄회로기판, 이를 포함하는 보드 온 칩 패키지 및 이의 제조 방법
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
US9048124B2 (en) * 2012-09-20 2015-06-02 Apple Inc. Heat sinking and electromagnetic shielding structures
DE102012219879A1 (de) * 2012-10-30 2014-04-30 Osram Gmbh Verfahren zum Herstellen eines LED-Moduls mit Kühlkörper
US20150115433A1 (en) * 2013-10-25 2015-04-30 Bridge Semiconductor Corporation Semiconducor device and method of manufacturing the same
CN104701187A (zh) * 2013-10-25 2015-06-10 钰桥半导体股份有限公司 半导体装置以及其制备方法
TWI517322B (zh) * 2014-02-19 2016-01-11 鈺橋半導體股份有限公司 半導體元件及其製作方法
DE112015000141B4 (de) * 2014-03-31 2021-11-11 Fuji Electric Co., Ltd. Stromrichtvorrichtung
US9570372B1 (en) * 2016-03-24 2017-02-14 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
JP6612723B2 (ja) * 2016-12-07 2019-11-27 株式会社東芝 基板装置
US11832419B2 (en) * 2019-12-20 2023-11-28 Intel Corporation Full package vapor chamber with IHS

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure
US5147821A (en) * 1990-09-28 1992-09-15 Motorola, Inc. Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
JPH06275677A (ja) * 1993-03-23 1994-09-30 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
US5420460A (en) 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
US5420752A (en) * 1993-08-18 1995-05-30 Lsi Logic Corporation GPT system for encapsulating an integrated circuit package
US5397921A (en) 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
JP3617072B2 (ja) 1994-04-05 2005-02-02 凸版印刷株式会社 チップキャリア
JP3576228B2 (ja) * 1994-09-28 2004-10-13 大日本印刷株式会社 表面実装型半導体装置
KR0178255B1 (ko) * 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
US5843808A (en) 1996-01-11 1998-12-01 Asat, Limited Structure and method for automated assembly of a tab grid array package
US5834336A (en) * 1996-03-12 1998-11-10 Texas Instruments Incorporated Backside encapsulation of tape automated bonding device
DE69627643D1 (de) * 1996-06-28 2003-05-28 St Microelectronics Srl Verfahren zur Herstellung einer Plastikpackung für eine elektronische Anordnung mit vollständig isolierter Wärmesenke
JP3615651B2 (ja) * 1998-03-06 2005-02-02 株式会社ルネサステクノロジ 半導体装置
JP2000150730A (ja) * 1998-11-17 2000-05-30 Fujitsu Ltd 半導体装置及びその製造方法
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
US6659659B1 (en) * 2001-04-11 2003-12-09 Optical Communication Products, Inc. High-speed optical sub-assembly utilizing ceramic substrate, direct coupling and laser welding

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280420A (zh) * 2010-06-08 2011-12-14 三次电子有限公司 半导体模块以及半导体装置
CN102280420B (zh) * 2010-06-08 2015-01-21 三次电子有限公司 半导体模块以及半导体装置

Also Published As

Publication number Publication date
JP2001168244A (ja) 2001-06-22
US6559536B1 (en) 2003-05-06
JP3269815B2 (ja) 2002-04-02
KR20010066939A (ko) 2001-07-11
US6796024B2 (en) 2004-09-28
US20030161112A1 (en) 2003-08-28
KR100609320B1 (ko) 2006-08-03

Similar Documents

Publication Publication Date Title
TW451441B (en) Semiconductor device and method of producing the same
JP2833996B2 (ja) フレキシブルフィルム及びこれを有する半導体装置
US5877043A (en) Electronic package with strain relief means and method of making
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
US6288444B1 (en) Semiconductor device and method of producing the same
JP2974552B2 (ja) 半導体装置
US7495346B2 (en) Semiconductor package
JP2004119465A (ja) 電子回路装置およびその製造方法
JP2003017517A (ja) 混成集積回路装置およびその製造方法
US5710457A (en) Semiconductor integrated circuit
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
JPH06204285A (ja) 半導体装置及びその製造方法
JP2007184351A (ja) 半導体装置及びその製造方法
JP3269390B2 (ja) 半導体装置
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JPH08153826A (ja) 半導体集積回路装置
JP3382516B2 (ja) 半導体パッケージ
JP3391996B2 (ja) 半導体パッケージの製造方法
JP3063691B2 (ja) フレキシブルフィルム及びこれを有する半導体装置
JP4614579B2 (ja) 混成集積回路装置の製造方法
TW311266B (en) Leadframe with demountable and replaceable die paddle
JP2001015647A (ja) 半導体装置およびその製造方法
JPS62214645A (ja) 半導体装置
JP2000252376A (ja) 集積回路チップ搭載基板ユニットフレーム
JPH04354342A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees