Nothing Special   »   [go: up one dir, main page]

JP3269815B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3269815B2
JP3269815B2 JP35372799A JP35372799A JP3269815B2 JP 3269815 B2 JP3269815 B2 JP 3269815B2 JP 35372799 A JP35372799 A JP 35372799A JP 35372799 A JP35372799 A JP 35372799A JP 3269815 B2 JP3269815 B2 JP 3269815B2
Authority
JP
Japan
Prior art keywords
semiconductor device
sealing resin
heat spreader
heat
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35372799A
Other languages
English (en)
Other versions
JP2001168244A (ja
Inventor
禎胤 加藤
光夫 阿部
義彦 池元
澄和 細山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP35372799A priority Critical patent/JP3269815B2/ja
Priority to US09/612,317 priority patent/US6559536B1/en
Priority to KR1020000041343A priority patent/KR100609320B1/ko
Priority to TW089114660A priority patent/TW451441B/zh
Publication of JP2001168244A publication Critical patent/JP2001168244A/ja
Application granted granted Critical
Publication of JP3269815B2 publication Critical patent/JP3269815B2/ja
Priority to US10/392,179 priority patent/US6796024B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特に作動に伴い半導体素子から発生す
る熱を放熱する放熱板を有した半導体装置及びその製造
方法に関する。近年の半導体素子は高密度化に伴い消費
電力も増え、半導体素子が発生する発熱量も増大する傾
向にある。このため、半導体素子を搭載する半導体装置
に放熱板を設け、半導体素子で発生する熱を効率よく放
熱することが行なわれている。
【０００２】一方、半導体装置は種々の電子機器に搭載
されており、これらの電子機器には高い信頼性が求めら
れている。従って、半導体装置においても、高い信頼性
が望まれている。
【０００３】
【従来の技術】図１は、従来のファインピッチタイプの
半導体装置１を示している。同図に示す半導体装置１
は、ＦＢＧＡ(Fine-pich Ball Grid Array) と称せられ
るパッケージ構造を有したものであり、半導体素子２，
配線基板３，はんだボール７，及び封止樹脂８等により
構成されている。
【０００４】半導体素子２は高密度化されたものであ
り、インターポーザとして機能する配線基板３の上部に
接着材５を用いて固定されている。配線基板３は、例え
ばプリント配線基板またはフレキシブルプリント基板に
より構成されている（図１には、フレキシブルプリント
基板を用いた例を示している）。この配線基板３は、ポ
リイミド（ＰＩ）テープの上部に配線層４を形成した構
成とされている。この配線基板３に形成された配線層４
と半導体素子２は、ワイヤ６により電気的に接続された
構成とされている。
【０００５】また、ポリイミドテープの所定位置には開
口部が形成されており、はんだボール７はこの開口部を
介して配線層４に接合されている。これにより、半導体
素子２はワイヤ６，配線層４を介して外部接続端子とし
て機能するはんだボール７に電気的に接続された構成と
なる。また、封止樹脂８は配線基板３の半導体素子２が
搭載された面をオーバーモールドした構成とされてお
り、これにより半導体素子２，配線層４，及びワイヤ６
は封止樹脂８により保護される。
【０００６】ところで、上記したように半導体素子の高
密度化に伴い半導体素子が発生する発熱量は増大する傾
向にある。しかるに、図１に示す従来構成の半導体装置
１では、半導体素子２から出された熱は封止樹脂８或い
は配線基板３を伝わって外部へ逃げるしか熱伝達経路が
なかった。この封止樹脂８及び配線基板３を構成する樹
脂材料は、熱伝達性から見ると効率が必ずしも良くはな
い。
【０００７】従って、従来の半導体装置１では放熱効率
が低くなってしまい、半導体素子２の熱を十分に放熱す
ることができず、半導体素子２が過熱されることにより
動作不良が発生するおそれがあるという問題点があっ
た。このため、たとえば特開平７−２８３３３６号公報
に示されるように、半導体素子と熱的に接続された放熱
板を設けた半導体装置が提案されている。この半導体装
置は、放熱板を配線基板に接着剤を用いて固定した構成
とされている。また、半導体素子は放熱板に直接搭載さ
れており、放熱板は半導体装置の上面に露出された構成
となっている。このため、半導体素子で発生した熱は放
熱板に直接熱伝導し、この放熱板で放熱されるため、半
導体素子を効率よく冷却することができる。
【０００８】
【発明が解決しようとする課題】しかるに、上記のよう
に放熱板を配線基板に接着剤を用いて固定した構成の半
導体装置は、接着剤の経時劣化により放熱板と配線基板
が剥離するおそれがある。このため、接着剤の使用に起
因して半導体装置の信頼性が低下してしまうという問題
点があった。
【０００９】また、半導体装置を製造する際、放熱板を
配線基板に接着剤を用いて固定する半導体装置では、そ
の製造工程において接着剤を放熱板または配線基板に塗
布する工程（以下、接着剤塗布工程という）が必要とな
る。しかしながら、接着剤塗布工程は自動化が困難であ
り、よって製造コストが上昇してしまうという問題点も
ある。
【００１０】本発明は上記の点に鑑みてなされたもので
あり、信頼性の向上を図りつつ低コスト化を図った半導
体装置及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に本発明では、次に述べる各手段を講じたことを特徴と
するものである。請求項１記載の発明は、半導体素子
と、外部接続端子が配設されると共に前記半導体素子に
電気的に接続されており、該外部接続端子と前記半導体
素子とを電気的に接続する基板と、前記半導体素子と熱
的に接続された放熱板とを具備する半導体装置におい
て、前記基板に金属の接合部を形成し、該接合部と前記
放熱板とを溶着することにより、前記放熱板と前記基板
とを接合した構成としたことを特徴とするものである。
【００１２】また、請求項２記載の発明は、請求項１記
載の半導体装置において、前記放熱板を第１の放熱板と
第２の放熱板とにより構成し、該第１の放熱板に前記接
合部及び中央開口部を形成し、前記接合部と前記第１の
放熱板とを溶着することにより前記第１の放熱板と前記
基板とを溶着し、かつ、前記第２の放熱板が装置外部に
露出するよう前記第１の放熱板に配設すると共に前記半
導体素子が前記中央開口部を介して前記第２の放熱板に
熱的に接続された構成としたことを特徴とするものであ
る。
【００１３】また、請求項３記載の発明は、請求項１ま
たは２記載の半導体装置において、前記放熱板の前記半
導体素子が配設される側に形成され前記半導体素子を封
止する第１の封止樹脂部と、前記放熱板の前記半導体素
子が接合される側と反対側面に形成される第２の封止樹
脂部とよりなる封止樹脂を設け、前記第２の封止樹脂部
に、前記放熱板に達する孔部を形成したことを特徴とす
るものである。
【００１４】また、請求項４記載の発明は、請求項１乃
至３のいずれかに記載の半導体装置において、前記放熱
板を導電性金属材料により形成すると共に、該放熱板を
前記外部接続端子の内、接地される外部接続端子に接続
した構成としたことを特徴とするものである。
【００１５】また、請求項５記載の発明に係る半導体装
置の製造方法は、一端に外部接続端子が配設されると共
に他端に半導体装置が電気的に接続される配線と、金属
材よりなる接合部とが形成された基板を形成する基板形
成工程と、該基板に固定される固定部と、該固定部に対
して窪んで形成されたステージ部と、前記固定部と前記
ステージ部とを連結する連結部とを有する放熱板を形成
する放熱板形成工程と、前記ステージ部が前記開口部と
対向するよう位置決めした上で、前記放熱板を前記基板
に溶着し固定する放熱板固定工程と、前記ステージ部に
前記開口部を介して前記半導体素子を固定する半導体素
子搭載工程と、前記半導体素子と前記基板に形成された
配線とを電気的に接続する接続工程と、少なくとも前記
半導体素子を封止するよう前記放熱板の両面にそれぞれ
封止樹脂を形成する封止樹脂形成工程とを有することを
特徴とするものである。
【００１６】更に、請求項６記載の発明は、請求項５記
載の半導体装置の製造方法において、封止樹脂形成工程
で前記封止樹脂を形成するのに用いる金型に、前記放熱
板の固定部と当接し該放熱板をキャビティ内で支持する
支持部を設けたことを特徴とするものである。
【００１７】上記した各手段は、次のように作用する。
請求項１記載の発明によれば、基板と放熱板との接合を
接着材を用いることなく、基板に形成された接合部と放
熱板とを溶着することにより接合した構成としたことに
より信頼性の向上を図ることができる。即ち、従来の接
着剤を用いた構成では、接着剤の経時劣化により基板と
放熱板が剥離するおそれがあったが、基板と放熱板を直
接溶着することにより経時劣化の発生を抑制することが
でき、よって基板と放熱板との剥離を防止でき、半導体
装置の信頼性を向上させることができる。
【００１８】また、半導体素子は放熱板に熱的に接続さ
れた状態で接合された構成となっているため、半導体素
子で発生した熱は放熱板から効率よく外部に放熱され
る。よって、半導体素子を効率よく冷却することがで
き、誤動作の発生を防止することができる。また、請求
項２記載の発明によれば、放熱板を第１の放熱板と第２
の放熱板とにより構成し、第１の放熱板を主に基板との
固定に用い、第２の放熱板を主に半導体素子の放熱を行
なうのに用いる構成としたことにより、放熱板と基板と
の固定強度を維持しつつ、高い放熱特性を得ることが可
能となる。
【００１９】また、請求項３記載の発明によれば、放熱
板上に形成される第２の封止樹脂部に放熱板に達する孔
部を形成したことにより、この孔部は装置内に発生する
水蒸気を逃がすベントホールとして機能する。よって、
装置内に発生する水蒸気に起因して発生するクラック
（いわゆる、ポップコーンクラック）の発生を抑制する
ことができ、半導体装置の信頼性を向上させることがで
きる。
【００２０】また、請求項４記載の発明によれば、放熱
板を導電性金属材料により形成し、この放熱板を接地さ
れた外部接続端子と接続した構成としたことにより、放
熱板をシールド板としても用いることが可能となる。こ
れにより、半導体素子に外乱に影響が及ぶことを防止で
き、半導体素子の素子動作の信頼性を高めることができ
る。
【００２１】また、請求項５記載の発明によれば、放熱
板固定工程において放熱板を基板に溶着し固定する方法
を用いたことにより、放熱板と基板を固定する処理を容
易かつ低コストで行なうことができる。即ち、従来のよ
うに放熱板と基板を接着剤で固定する方法では、接着剤
を塗布する作業が面倒であり、また自動化が困難である
ため、製造コストを上昇させる原因となっていた。
【００２２】しかるに、放熱板を基板に溶着する方法と
しては、例えばレーザ溶接等の自動化が容易な固定方法
を用いることが可能である。また、接着剤を塗布するよ
うな面倒な作業も必要としない。よって、製造効率を向
上させることが可能となり、放熱板と基板を固定する処
理を低コストで行なうことが可能となる。更に、請求項
６記載の発明によれば、封止樹脂形成工程で封止樹脂を
形成するのに用いる金型に、放熱板の固定部と当接し放
熱板をキャビティ内で支持する支持部を設けたことによ
り、封止樹脂形成工程において封止樹脂漏れを防ぐこと
ができる。
【００２３】即ち、放熱板の両面にそれぞれ封止樹脂を
形成する両面モールド構造では、金型内に放熱板を支持
する構成がないとモールドされる封止樹脂の注入圧力等
により放熱板が変形し、この変形箇所から封止樹脂漏れ
が発生する可能性がある。しかしながら、放熱板の固定
部と当接し放熱板をキャビティ内で支持する支持部を設
けることにより、支持部は放熱板を固定するため、封止
樹脂漏れを防ぐ事ができ、信頼性の優れた半導体装置を
製造することが可能となる。
【００２４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図２は、本発明の第１実施例で
ある半導体装置１０Ａを示す断面図である。この半導体
装置１０Ａは、大略すると半導体素子１１，プリント配
線基板１２Ａ（基板），ヒートスプレッダ１３Ａ（放熱
板），封止樹脂１４Ａ，及びはんだボール１５等により
構成されている。
【００２５】半導体素子１１は、高密度化され半導体装
置であり、また消費電力の高い素子である。このため、
半導体素子１１は、作動することにより高熱量の発熱を
行なうものである。また、本実施例では、基板としてプ
リント配線基板１２Ａを用いている。このプリント配線
基板１２Ａは、例えばガラス−エポキシ系の樹脂基板で
あり、そのはんだボール１５が配設される側の面（以
下、実装側面２８という）には配線層１６が形成されて
いる。また、プリント配線基板１２Ａの実装側面２８と
反対側面（以下、上面２９という）には、金属材料より
なる接合部３８が形成されている。
【００２６】配線層１６は、例えば銅（Ｃｕ）膜により
形成されており、またその表面にはレジスト材２０が塗
布されることにより保護されている。この配線層１６の
一端には、外部接続端子となるはんだボール１５がレジ
スト材２０に形成された孔部４２（図１３参照）を介し
て接合されており、かつ、他端には半導体素子１１と電
気的に接続するワイヤ１９Ａ，１９Ｃがボンディングさ
れるボンディングパッド１７が形成されている。
【００２７】また、プリント配線基板１２Ａの略中央位
置には、矩形状とされた開口部４０が形成されている。
この開口部４０の平面視した状態の大きさは、半導体素
子１１を平面視した状態の大きさよりも大きく設定され
ている。即ち、半導体素子１１は、開口部４０内に装着
自在な構成となっている。ヒートスプレッダ１３Ａは放
熱板として機能するものであり、銅（Ｃｕ）或いはアル
ミニウム（Ａｌ）等の熱伝導性の良好な金属により形成
されている。また図示されないが、このヒートスプレッ
ダ１３Ａの表面にはニッケル（Ｎｉ）よりなる薄膜がコ
ーティングされている。このヒートスプレッダ１３Ａ
は、固定部２３Ａ，ステージ部２４Ａ，及び連結部２５
Ａを一体的に形成した構成とされている。
【００２８】ヒートスプレッダ１３Ａの詳細構成につい
て、図１に加え図５を用いて説明する。図５は、ヒート
スプレッダ１３Ａを平面視した状態を示している。尚、
図示及び説明の便宜上、図５に示すヒートスプレッダ１
３Ａは個片化される前の状態を示している（図４におけ
る矢印Ａで示す破線の円領域を拡大して示している）。
【００２９】固定部２３Ａは、後に詳述するようにプリ
ント配線基板１２Ａの上面２９に固定される部位であ
り、複数のアンカーホール３３Ａが形成されている。本
実施例では、この固定部２３Ａはプリント配線基板１２
Ａの外周端部まで延出するよう形成されている。また、
ステージ部２４Ａはプリント配線基板１２Ａに形成され
た開口部４０と対向する位置に形成されており、固定部
２３Ａに対して図２に矢印Ｚで示す方向に窪んで形成さ
れている。このステージ部２４Ａには半導体素子１１が
搭載されるが、この半導体素子１１が搭載される位置に
は、図５に斜線で示すように凹部３５が形成されてい
る。
【００３０】半導体素子１１をステージ部２４Ａに接合
するには、接着剤２２（ダイ付材）を用いる。この接着
剤２２は例えば内部に金属粉等を含有させることにより
熱伝導性を高めたものであり、よって半導体素子１１を
接着剤２２で接合することによりステージ部２４Ａと半
導体素子１１は熱的に接続された状態で接合される。
尚、接着剤２２は、熱伝導性の高いものであれば、他の
構成の接着剤を用いることも可能である。
【００３１】また、上記のように凹部３５が形成される
ことにより、ステージ部２５Ａの半導体素子１１が搭載
される面には凹凸が形成された構成となっている。よっ
て、ステージ部２４Ａに半導体素子１１を接着剤２２を
用いて接合する際、接着剤２２は凹凸内に充填され塗布
量を増大できるため、ステージ部２４Ａと半導体素子１
１との密着性を確保することができる。
【００３２】尚、本実施例では凹部３５を直線が交差し
た格子状に形成した構成としたが、凹部３５の形状は直
線状に限定されるものではなく、ステージ部２４Ａと半
導体素子１１との密着性を向上できる形状であれば、円
形状，三角形状等の他の形状としてもよい。連結部２５
Ａは、前記した固定部２３Ａとステージ部２４Ａとを連
結するものであり、本実施例ではステージ部２４Ａの四
隅と固定部２３Ａとの間に設けられている。図２に示さ
れるように、この連結部２５Ａと固定部２３Ａとの連結
位置、及び連結部２５Ａとステージ部２４Ａとの連結位
置で折曲されることにより、前記のようにステージ部２
４Ａは固定部２３Ａに対し図中矢印Ｚで示す方向に窪ん
だ構成となる。更に、固定部２３Ａの内側縁部とプリン
ト配線基板１２Ａの開口部４０の縁部は略一致するよう
構成されているため、連結部２５Ａはプリント配線基板
１２Ａに形成されている開口部４０の縁部から延出する
構成となっている。
【００３３】また、上記のようにステージ部２４Ａを固
定部２３Ａに対し図中矢印Ｚで示す方向に窪んだ構成と
すると共にプリント配線基板１２Ａのステージ部２４Ａ
と対向する位置に開口部４０を形成することにより、半
導体装置１０Ａの中央部分には空間部（キャビティ部４
１）が形成される。そして、半導体素子１１は、このキ
ャビティ部４１内に装着された構成となっている。
【００３４】封止樹脂１４Ａは、第１の封止樹脂部２６
Ａと第２の封止樹脂部２７Ａとにより構成されている。
この第１の封止樹脂部２６Ａと第２の封止樹脂部２７Ａ
は、連結部２５Ａの側部に形成されている樹脂充填開口
４３Ａ（図５参照）を介して一体的に連続した状態で形
成されている。第１の封止樹脂部２６Ａはヒートスプレ
ッダ１３Ａの半導体素子１１が接合される側に形成され
ており、半導体素子１１及びワイヤ１９Ａ〜１９Ｃを保
護する機能を奏すものである。また、第２の封止樹脂部
２７Ａはヒートスプレッダ１３Ａの半導体素子１１が接
合される側と反対側面に形成されており、前記したステ
ージ部２４Ａは第２の封止樹脂部２７Ａから露出するよ
う構成されている。
【００３５】また、前記のように本実施例では、外部接
続端子としてはんだボール１５を用いており、レジスト
材２０に形成された孔部４２を介して配線層１６と電気
的に接続されている。このはんだボール１５は、プリン
ト配線基板１２Ａの実装側面２８の全面にわたり（但
し、開口部４０の形成位置は除く）形成することが可能
であるため、グリッド状に配設することができる。
【００３６】よって、比較的ボール間ピッチを広く維持
しつつ、多数のはんだボール１５をプリント配線基板１
２Ａに配設することができる。このため、半導体素子１
１が高密度化され、これに伴い端子数が増大しても、こ
れに十分対応することができる。上記構成とされた半導
体装置１０Ａは、半導体素子１１がヒートスプレッダ１
３Ａに熱的に接続された状態で接合されており、かつヒ
ートスプレッダ１３Ａの半導体素子１１が接合されるス
テージ部２４Ａは封止樹脂１４Ａ（第２の封止樹脂部２
７Ａ）から露出した構成となっているため、半導体素子
１１で発生した熱は主にステージ部２４から効率よく外
部に放熱される。
【００３７】また、前記したようにステージ部２４Ａは
固定部２３Ａに対して矢印Ｚ方向に窪んで形成されてお
り、かつプリント配線基板１２Ａには開口部４０が形成
されているため、半導体素子１１の配設位置にはキャビ
ティ部４１が形成されている。よって、半導体素子１１
を放熱板に搭載した状態において、半導体素子１１の一
部はプリント配線基板１２Ａ内に位置する構成となる。
【００３８】具体的には、本実施例の構成により、半導
体素子１１の回路形成面（ワイヤ１９Ａ，１９Ｂがボン
ディングされる面）はプリント配線基板１２Ａの実装側
面２８と面一となるか、実装側面２８より窪んだ位置と
なる。これにより、図１に示した従来の半導体装置１の
ように、回路基板３上に半導体素子２を搭載する構成に
比べ、半導体装置１０Ａの薄型化を図ることができる。
【００３９】また、封止樹脂１４Ａを第１及び第２の封
止樹脂部２６Ａ，２７Ａにより構成し、この第１及び第
２の封止樹脂部２６Ａ，２７Ａがヒートスプレッダ１３
Ａを挟んで配設された構成としたことにより、熱印加さ
れた場合に第１及び第２の封止樹脂部２６Ａ，２７Ａは
略同様の熱変形を行なう。このため、封止樹脂１４Ａを
ヒートスプレッダ１３Ａのいずれか一面のみに形成した
構成に比べ、ヒートスプレッダ１３Ａ（半導体装置１０
Ａ）に反りが発生することを防止することができる。
【００４０】また、上記したように本実施例では、固定
部２３Ａの内側縁部と開口部４０の縁部は一致するよう
構成されており、よって連結部２５Ａはプリント配線基
板１２Ａに形成されている開口部４０の縁部から延出す
る構成となっている。また、ワイヤ１９Ａ，１９Ｃがボ
ンディングされるボンディングパッド１７は、プリント
配線基板１２Ａの開口部４０の周縁に形成されている。
よって、本実施例の構成によれば、ボンディングパッド
１７の形成位置の裏側位置（ボンディング位置と反対側
の位置）にヒートスプレッダ１３Ａの固定部２３Ａが必
ず位置する構成となる。
【００４１】これにより、ヒートスプレッダ１３Ａの固
定部２３Ａは、ワイヤボンディングの際のいわゆる裏打
ち板として機能し、ワイヤボンディング時に印加される
超音波振動を確実にワイヤ１９Ａ，１９Ｃ及びプリント
配線基板１２Ａに伝達することができるため、ワイヤー
ボンディング性を維持することができる。また、上記の
ように連結部２５Ａが開口部４０の縁部から延出するよ
う形成したことにより、開口部４０の縁部は必然的にヒ
ートスプレッダ１３Ａの連結部２５Ａ及びステージ部２
４Ａと対向する位置には延出されない構成となる。即
ち、連結部２５Ａ及びステージ部２４Ａと対向する位置
に、プリント配線基板１２Ａは存在しない構成となる。
【００４２】よって、半導体素子１１をステージ部２４
Ａ上に搭載し、この半導体素子１１にワイヤーボンディ
ングを行なう際、プリント配線基板１２Ａがキャピラリ
の動作を邪魔するようなことはなく、これによっても円
滑なワイヤーボンディング性を維持することができる。
更に本実施例では、ワイヤ１９Ｂは半導体素子１１とヒ
ートスプレッダ１３Ａとを電気的に接続しており、また
ワイヤ１９Ｃはヒートスプレッダ１３Ａとプリント配線
基板１２Ａとを電気的に接続している。このワイヤ１９
Ｂ，１９Ｃは、プリント配線基板１２Ａのグランド配線
及び半導体素子１１のグランド端子に接続されている。
【００４３】よって、ヒートスプレッダ１３Ａは、ワイ
ヤ１９Ｂ，１９Ｃにより接地された構成とされている。
これにより、ヒートスプレッダ１３Ａは、半導体素子１
１で発生する熱を放熱する機能と共に、半導体素子１１
に電磁的な外乱の侵入するのを防止するシールド機能も
奏することとなる。従って、半導体素子１１の動作の信
頼性を高めることができる。
【００４４】ここで、プリント配線基板１２Ａとヒート
スプレッダ１３Ａとの固定構造に注目する。本実施例で
は、プリント配線基板１２Ａの上面に接合部３８を形成
し、この接合部３８とヒートスプレッダ１３Ａとを溶着
することにより、プリント配線基板１２Ａとヒートスプ
レッダ１３Ａとを接合した構成としている。また、具体
的な溶着手段としては、レーザ溶接法を用いている。こ
のため、ヒートスプレッダ１３Ａの固定部２３Ａには溶
接時において溶接部３９が形成され、この溶接部３９が
接合部３８と一体的に接合した構成となっている。
【００４５】前記したように、接着剤を用いてプリント
配線基板とヒートスプレッダを固定する方法では接着剤
の経時劣化により半導体装置の信頼性が低下してしまう
が、本実施例のようにプリント配線基板１２Ａとヒート
スプレッダ１３Ａとを溶着（溶接）により接合する構成
とすることにより、接着剤を用いた場合に比べて接合部
における経時劣化の発生を著しく低減させることができ
る。
【００４６】即ち、プリント配線基板１２Ａ（接合部３
８）とヒートスプレッダ１３Ａとを直接溶着（溶接）し
た構成では、接合部３８とヒートスプレッダ１３Ａとの
間に接合部３８の金属とヒートスプレッダ１３Ａの金属
とが溶融し溶け合った合金が形成されるため、接合部３
８とヒートスプレッダ１３Ａとは一体化する。このた
め、この溶着（溶接）部位に経時劣化が発生することは
殆どなく、よってプリント配線基板１２Ａとヒートスプ
レッダ１３Ａとの剥離を確実に防止でき、半導体装置１
０Ａの信頼性を向上させることができる。
【００４７】続いて、本発明の一実施例である半導体装
置の製造方法について、図３乃至図１３を用いて説明す
る。尚、以下の説明では、図２を用いて説明した半導体
装置１０Ａの製造方法を例に挙げて説明するものとす
る。図３は、半導体装置１０Ａの製造工程を示す工程図
である。同図に示すように、半導体装置１０Ａの製造工
程は、プリント配線基板形成工程（ステップ１。尚、以
下ステップをＳと略称する），ヒートスプレッダ形成工
程（Ｓ２），ヒートスプレッダ固定工程（Ｓ３），半導
体素子搭載工程（Ｓ４），ワイヤボンディング工程（Ｓ
５），封止樹脂形成工程（Ｓ６），捺印工程（Ｓ７），
外部接続端子配設工程（Ｓ８），切断工程（Ｓ９）を有
している。
【００４８】プリント配線基板形成工程（Ｓ１）は、プ
リント配線基板１２Ａを形成する工程である。このプリ
ント配線基板形成工程では、例えばガラス−エポキシ系
の樹脂基材４４Ａ（図１０参照）の下面に、メッキ法及
びエッチング法を用い、一端にはんだボール１５が配設
される接合電極１８（図８参照）を有すると共に他端に
ボンディングパッド１７を有する配線層１６を形成す
る。また、配線層１６を保護するため、接合電極１８及
びボンディングパッド１７を除き、樹脂基材４４Ａの下
面にレジスト剤２０を配設する。
【００４９】一方、基材４４Ａの上面には、メッキ法及
びエッチング法を用いることにより、接合部３８を形成
する。この接合部３８は、その下部より銅層３８Ｃ（約
１２μｍの厚さ），ニッケル層３８Ｂ（約３μｍの厚
さ），及び金層３８Ａ（約１μｍの厚さ）が積層された
構成とされている。また、接合部３８が形成された後、
この接合部３８の形成位置を除き、樹脂基材４４Ａの上
面にはレジスト層４４Ｂを形成する。
【００５０】また、プリント配線基板１２Ａの略中央位
置には、半導体素子１１が装着される開口部４０を形成
する。この開口部４０は、例えばプレス打ち抜き加工に
より形成する。このプレス打ち抜き加工は、配線層１
６，接合部３８の形成前に実施しても、また配線層１
６，接合部３８の形成後に実施してもよい。また、本実
施例では、１枚の基材から複数のプリント配線基板１２
Ａを形成する、いわゆる多数個取りを行なう構成として
いる。具体的には、１枚の基材から２０個のプリント配
線基板１２Ａを形成する構成としている。
【００５１】図８及び図９は、プリント配線基板形成工
程（Ｓ１）を実施することにより形成されたプリント配
線基板１２Ａの部分拡大図である。図８はプリント配線
基板１２Ａの実装側面２８を示しており、図９はプリン
ト配線基板１２Ａの上面２９を示している。図８に示す
ように、本実施例では、プリント配線基板形成工程（Ｓ
１）において、ボンディングパッド１７を千鳥状に整列
配置すると基に、ボンディングパッド１７が形成される
形成領域に間欠的にボンディングパッド１７が形成され
ない間隙部３７を設けている。
【００５２】半導体素子１１の高密度が進むと、その端
子数は増大してプリント配線基板１２Ａに形成されるボ
ンディングパッド数が増大する。また、半導体装置１０
Ａの小型化を図るためには、ボンディングパッド１７が
形成される領域の面積を小さくする必要がある。このた
め、ボンディングパッド１７を千鳥状に整列配置し、ボ
ンディングパッド１７の形成領域の小面積化を図ってい
る。
【００５３】しかるに、ボンディングパッド１７を近接
配置すると、ワイヤ１９をボンディングした際、隣接す
るワイヤ間で交差が発生するおそれがある。そこで本実
施例では、ボンディングパッド１７が形成される形成領
域に間欠的にボンディングパッドが形成されない間隙部
３７を設けた構成としている。間隙部３７を設けること
により、この間隙部３７の形成位置においてワイヤボン
ディングする位置が前後逆となり、よってワイヤ１９の
配設スペースに余裕が生じるため、ワイヤ１９に交差が
発生することを回避することができる。
【００５４】また、図９に示されるように、プリント配
線基板１２Ａの上面２９には複数の接合部３８が露呈し
た状態となっている。この接合部３８の配設位置及び大
きさ（面積）は、ヒートスプレッダ１３Ａとプリント配
線基板１２Ａとを接合した際、剥離が発生しない接合力
が得られるよう設定されている。また、接合部３８はレ
ーザ溶接が行なわれる部位であるため、配線層１６が配
設されていない位置に設定されている。
【００５５】ヒートスプレッダ形成工程（Ｓ２）は、ヒ
ートスプレッダ１３Ａを形成する工程である。このヒー
トスプレッダ形成工程では、基材となる熱伝導性の良好
な銅板或いはアルミニウム板にエッチング加工，プレス
加工，及びメッキ加工を実施し、これによりヒートスプ
レッダ１３Ａを形成する。図４は、ヒートスプレッダ仮
固定工程を実施することにより形成されたヒートスプレ
ッダ１３を示している。同図に示すように、本実施例で
はいわゆる多数個取りを行なう構成とされており、一枚
のヒートスプレッダ１３に２０個のヒートスプレッダ１
３Ａを一括的に形成している。
【００５６】尚、以下の説明では、半導体装置１０Ａに
内設された個々の放熱板をヒートスプレッダ１３Ａと示
し、切断前の多数個が連結されている状態（図４に示す
状態）の放熱板をヒートスプレッダ１３と示すこととす
る。図４に示すように、ヒートスプレッダ形成工程を実
施した状態で、ヒートスプレッダ１３の外周位置には外
周アンカーホール３１Ａが形成されると共に、格子状に
切断用スリット穴３０が形成されている。また、ヒート
スプレッダ１３の所定位置決め位置には、位置決めホー
ル３２Ａが形成される。更に、各ヒートスプレッダ１３
Ａの略中央位置に形成されるステージ部２４Ａは、固定
部２３Ａに対して窪んだ構成となるよう成形される。
【００５７】外周アンカーホール３１Ａは、後述する封
止樹脂形成工程（Ｓ６）において、封止樹脂１４Ａとヒ
ートスプレッダ１３との接合性を向上させるために設け
られている。また、切断用スリット穴３０は、後述する
切断工程（Ｓ９）においてブレードを用いて半導体装置
１０Ａを個片化する際、このブレードによる切断位置に
沿って形成されている。
【００５８】更に、位置決めホール３２Ａは、後述する
ヒートスプレッダ固定工程（Ｓ３）及び封止樹脂形成工
程（Ｓ６）において、ヒートスプレッダ１３とプリント
配線基板１２Ａとの位置決め、及びヒートスプレッダ１
３と各金型４５，４６（図１１参照）との位置決めに用
いられるものである。尚、上記した実施例では外周アン
カーホール３１Ａの平面視した形状を円形状とし、切断
用スリット穴３０の平面視した形状を細長い矩形状とし
たが、外周アンカーホール３１Ａ及び切断用スリット穴
３０の形状はこれに限定されるものではない。
【００５９】ここで、ヒートスプレッダ１３に形成され
た複数のヒートスプレッダ１３Ａの内、その一つを拡大
して図５に示す。同図に示すように、各ヒートスプレッ
ダ１３Ａには、固定部２３Ａ，ステージ部２４Ａ，連結
部２５Ａ，切断用スリット穴３０，アンカーホール３３
Ａ，スリット３４，樹脂充填開口４３Ａ等が形成されて
いる。尚、固定部２３Ａ，ステージ部２４Ａ，連結部２
５Ａ，切断用スリット穴３０，及び樹脂充填開口４３Ａ
については、先に説明しているため、ここでは説明を省
略する。
【００６０】アンカーホール３３Ａは、本実施例では平
面視した状態で円形状を有する貫通穴（例えば、直径0.
15mm）であり、ステージ部２４Ａを囲繞するよう固定部
２３Ａに８０個形成されている。また、後述するように
ヒートスプレッダ１３Ａはプリント配線基板１２Ａに接
合されるが、この接合状態においてプリント配線基板１
２Ａのアンカーホール３３Ａと対向する位置には、アン
カー溝或いはアンカーホール（図示せず）が形成されて
いる。
【００６１】スリット３４は、固定部２３Ａと連結部２
５Ａとの接合位置に形成されている。このスリット３４
は略Ｕ字形状を有しており、例えばスリット幅0.15mm,
スリット長さ0.50mmとされている。このスリット３４を
固定部２３Ａと連結部２５Ａとの接合位置に形成するこ
とにより、ステージ部２４Ａを固定部２３Ａに対し窪ま
せる加工を行なう際に不要な変形や歪みが発生すること
を防止することができる。
【００６２】即ち、ステージ部２４Ａを固定部２３Ａに
対し窪ませるプレス加工を行なうと、折り曲げ部位であ
る連結部２５Ａと固定部２３Ａとの接合位置に応力が集
中する。よって、これを逃がす機構を設けておかない
と、上記接合位置に応力による変形や歪みが発生してし
まう。しかるに、本実施例のように、この応力が集中す
る位置にスリット３４を形成しておくことにより、印加
される応力はスリット３４が変形することにより吸収さ
れるため、固定部２３Ａ，，ステージ部２４Ａ，及び連
結部２５Ａに不要な変形や歪みが発生することを防止す
ることができる。尚、本実施例では、連結部２５Ａと固
定部２３Ａとの接合位置にのみスリット３４を形成した
構成としたが、ステージ部２４Ａと連結部２５Ａとの接
合位置にスリットを形成する構成としても、また双方に
設ける構成とてもよい。
【００６３】図６及び図７は、図５に示したヒートスプ
レッダ１３Ａの変形例であるヒートスプレッダ１３Ｂ，
１３Ｃを示している。図６に示すヒートスプレッダ１３
Ｂは、アンカーホール３３Ｂの形状を略長方形状とした
ことを特徴とするものである。図５に示したヒートスプ
レッダ１３Ａでは、アンカーホール３３Ａを円形状の穴
としたが、アンカーホールの形状はこれに限定されるも
のではなく、図６に示すように略長方形状としても、ま
た他の形状としてもよい。
【００６４】また、図７に示すヒートスプレッダ１３Ｃ
は、連結部２５Ｃの面積を小さくした構成とされてい
る。このように、連結部２５Ｃの面積を小さくすること
により、アンカーホール３３Ｃを樹脂充填開口としても
機能させることができる。よって、アンカーホール３３
Ｃとしては、プリント配線基板１２Ａとの接合性を向上
させることができ、また樹脂充填開口としては後述する
封止樹脂形成工程において封止樹脂１４Ａの充填性を向
上させることができる。
【００６５】尚、上記したプリント配線基板形成工程
（Ｓ１）とヒートスプレッダ形成工程（Ｓ２）は、別工
程として同時に実施するこが可能であり、その実施の順
序に決まりがあるものではない。上記したプリント配線
基板形成工程（Ｓ１）及びヒートスプレッダ形成工程
（Ｓ２）が終了すると、続いてヒートスプレッダ固定工
程（Ｓ３）が実施される。このヒートスプレッダ固定工
程では、ヒートスプレッダ１３（１３Ａ）とプリント配
線基板１２Ａとを固定する。図１０乃至図１２は、ヒー
トスプレッダ固定工程を具体的に示す図である。
【００６６】ヒートスプレッダ固定工程では、先ず位置
決め穴３２等を用いてヒートスプレッダ１３Ａのステー
ジ部２４Ａが、プリント配線基板１２Ａに形成された開
口部４０と対向するよう位置決めする。続いて、位置決
めされたプリント配線基板１２Ａ及びヒートスプレッダ
１３Ａをレーザ溶接装置５５（図では、レーザ溶接装置
５５のレーザ照射装置のみ示している）に装着する。こ
の際、ヒートスプレッダ１３Ａがレーザ溶接装置５５と
対向するよう、かつレーザ光の照射位置が接合部３８と
対向するよう位置決め処理が行なわれる。
【００６７】上記各位置決め処理が終了すると、レーザ
溶接装置５５はヒートスプレッダ１３Ａに向けレーザ光
の照射を開始する。図１０は、レーザ溶接装置５５がレ
ーザ光の照射を開始した直後の状態を示している。レー
ザ光がヒートスプレッダ１３Ａに照射されることによ
り、照射位置におけるヒートスプレッダ１３Ａは溶融さ
れる。
【００６８】更に、レーザ光によるヒートスプレッダ１
３Ａの溶融が進むと、図１１に示すように、レーザ光は
ヒートスプレッダ１３Ａを貫通し、プリント配線基板１
２Ａに形成された接合部３８に達する。そして、レーザ
光は、接合部３８の一部も溶融する。この際、レーザ溶
接装置５５は、レーザ光が接合部３８に達しその一部を
溶融した時点で照射を終了するよう照射時間の制御を行
なっている。よって、レーザ光がプリント配線基板１２
Ａの基材４４Ａに及ぶようなことはない。
【００６９】図１２は、レーザ溶接装置５５によるレー
ザ光の照射処理が終了した状態を示している。レーザ光
の照射が停止されることにより、ヒートスプレッダ１３
Ａ及び接合部３８の溶融していた金属は、レーザ照射に
より形成された孔内に入り込み溶接部３９を形成する。
この際、溶接部３９と接合部３８の溶融部分とは合金を
形成し、よって金溶接部３９と接合部３８は一体化され
た構成となる。このように溶着（溶接）により一体化し
た金溶接部３９と接合部３８の接合強度は、従来のよう
な接着剤による接着力より強く、かつ経時劣化の発生も
少ない。このため、プリント配線基板１２Ａとヒートス
プレッダ１３Ａとの剥離を確実に防止でき、半導体装置
１０Ａの信頼性を向上させることができる。
【００７０】また、ヒートスプレッダ固定工程において
ヒートスプレッダ１３Ａをプリント配線基板１２Ａにレ
ーザ溶着し固定する方法を用いたことにより、プリント
配線基板１２Ａとヒートスプレッダ１３Ａを固定する処
理を容易かつ低コストで行なうことができる。即ち、前
記したようにプリント配線基板とヒートスプレッダを接
着剤で固定する従来方法では、接着剤を塗布する作業が
面倒であり、また自動化が困難であるため、製造コスト
を上昇させる原因となっていた。しかるに、本実施例の
ようにプリント配線基板１２Ａとヒートスプレッダ１３
Ａとをレーザ溶接により溶着（溶接）する方法を用いる
ことにより、自動化が可能となり、また接着剤を塗布す
る面倒な作業も不要となるため、製造効率を向上させる
ことが可能となる。従って、本実施例のようにレーザ溶
着にて固定する方法を採用することにより、ヒートスプ
レッダ１３Ａとプリント配線基板１２Ａの固定処理を効
率良く低コストで行なうことが可能となる。
【００７１】尚、本実施例ではプリント配線基板１２Ａ
とヒートスプレッダ１３Ａとを固定するのにレーザ溶接
法を用いたが、抵抗溶接法、超音波溶接法、及び電磁波
を利用した溶接法等の他の溶接方法を用いることも可能
であり、この場合であっても上記と同様の効果を実現す
ることができる。上記したヒートスプレッダ固定工程
（Ｓ３）が終了すると、続いて半導体素子搭載工程（Ｓ
４）及びワイヤボンディング工程（Ｓ５）が順次実施さ
れる。
【００７２】この各工程を実施する際、前記したように
開口部４０の縁部は、ヒートスプレッダ１３Ａの連結部
２５Ａには延出されないよう（即ち、出っ張らないよ
う）構成されている。よって、半導体素子１１をステー
ジ部２４Ａに装着する処理、及びワイヤ１９Ａ〜１９Ｃ
のワイヤーボンディング処理を円滑に行なうことができ
る。図１３は、半導体素子搭載工程（Ｓ４）及びワイヤ
ボンディング工程（Ｓ５）が終了した状態を示してい
る。
【００７３】上記した半導体素子搭載工程（Ｓ４）及び
ワイヤボンディング工程（Ｓ５）が終了すると、続いて
封止樹脂形成工程（Ｓ６）が実施される。この封止樹脂
形成工程では、封止樹脂１４Ａ（第１の封止樹脂部２６
Ａ，第２の封止樹脂部２７Ａ）が形成される。尚、本実
施例では、封止樹脂１４Ａをトランスファーモールド法
により形成する例について説明する。
【００７４】図１４は、封止樹脂１４Ａを形成するため
の金型を示している。半導体素子１１が搭載されたヒー
トスプレッダ１３及びプリント配線基板１２Ａは、この
金型内に装着されることにより封止樹脂１４Ａが形成さ
れる。図１４（Ａ）に示すのは上型４５であり、図１４
（Ｂ）に示すのは下型４６である。上型４５には上部キ
ャビティ４７及び位置決め穴４８等が形成されている。
この上部キャビティ４７は、ヒートスプレッダ１３及び
プリント配線基板１２Ａが装着された状態において、半
導体素子１１と対向する位置に形成されている。この上
部キャビティ４７は、主に第１の封止樹脂部２６Ａを形
成するのに用いられるものである。
【００７５】また、下型４６には、下部キャビティ４
９，樹脂を充填するためのランナー５０，ゲート５１，
エアベント５２（空気抜き），及び上型４５との位置決
めを行なう位置決めピン５３等が設けられている。下部
キャビティ４９は、主に第２の封止樹脂部２７Ａを形成
するのに用いられるものであり、本実施例では複数（２
０個）のヒートスプレッダ１３Ａに一括的に第２の封止
樹脂部２７Ａを形成する構成とされている。このため、
下型４６はランナー５０に対し多数のゲート５１を有し
た構成とされており、よって大面積（大容積）の下部キ
ャビティ４９であっても円滑に樹脂が充填されるよう構
成されている。
【００７６】射出成形機（図示せず）から射出された樹
脂は図１４（Ｂ）に矢印で示す方向からランナー５０に
充填され、この樹脂はゲート５１から下部キャビティ４
９内に進行していく。また、前記したように、各ヒート
スプレッダ１３Ａには樹脂充填開口４３Ａ（図５参照）
が形成されているため、下部キャビティ４９に進行した
樹脂は、この樹脂充填開口４３Ａを介して上型４５の上
型キャビティ４７内に進行する。よって、第１及び第２
の封止樹脂部２６Ａ，２７Ａは、封止樹脂形成工程にお
いて同時に一括的に形成される。
【００７７】このように、封止樹脂形成工程でヒートス
プレッダ１３の全面に対し一括的に大面積の第２の封止
樹脂部２７Ａ（但し、ステージ部２４Ａの形成位置を除
く）を形成することにより、いわゆる大判モールドが可
能となる。このため、先にヒートスプレッダ１３Ａ及び
プリント配線基板１２Ａを個片化しておき、その後に個
々に封止樹脂を形成する構成に比べて製造効率を高める
ことができると共に製品コストの低減を図ることができ
る。
【００７８】また、前記したように、プリント配線基板
形成工程（Ｓ１）及びヒートスプレッダ形成工程（Ｓ
２）においても、複数のヒートスプレッダ１３Ａ及びプ
リント配線基板１２Ａ（１個の半導体装置１０Ａに対応
するプリント配線基板）が一括的に多数個形成されるた
め、これによっても製造効率を高める共に製品コストの
低減を図ることができる。
【００７９】図１５及び図１６は、封止樹脂形成工程が
終了したヒートスプレッダ１３及びプリント配線基板１
２Ａを示している。図１５は樹脂成形されたものをヒー
トスプレッダ１３側から見た図であり、図１６はプリン
ト配線基板１２Ａ側から見た図である。このように封止
樹脂１４Ａが形成されることにより、第２の封止樹脂部
２７Ａはヒートスプレッダ１３の各固定部２３Ａに形成
されたアンカーホール３３Ａ、及びこのアンカーホール
３３Ａと対向するよう形成されたプリント配線基板１２
Ａのアンカー溝（或いはアンカーホール）にも装填され
る。
【００８０】更に、ヒートスプレッダ１３の外周位置に
形成された外周アンカーホール３１Ａ（図４参照）にも
樹脂は充填される。これにより、前記した接合部３８と
溶接部３９との接合と共に、封止樹脂１４Ａはヒートス
プレッダ１３をプリント配線基板１２Ａに固定する固定
部材としても機能し、ヒートスプレッダ１３はプリント
配線基板１２Ａにより確実に固定される。
【００８１】上記した封止樹脂形成工程（Ｓ６）が終了
すると、封止樹脂１４Ａが形成されたヒートスプレッダ
１３及びプリント配線基板１２Ａは金型（４５，４６）
から離型される。続いて、封止樹脂部１４Ａの所定位置
に半導体装置１０Ａを識別するための捺印処理を行なう
捺印工程（Ｓ７）が実施され、その後にはんだボール１
５を配設する外部接続端子配設工程（Ｓ８）が実施され
る。このはんだボール１５をプリント配線基板１２Ａに
配設する方法としては、例えば転写法等を用いることが
できる。
【００８２】外部接続端子配設工程（Ｓ８）が終了する
と、続いて切断工程（Ｓ９）が実施される。この切断工
程（Ｓ９）では、ブレード（切断刃）を用いてヒートス
プレッダ１３，プリント配線基板１２Ａ，及び封止樹脂
１４Ａを個々の半導体装置１０Ａに対応する外周位置で
一括的に切断する。これにより、図２に示される半導体
装置１０Ａが形成される。
【００８３】この切断工程の際、上記したようにヒート
スプレッダ１３にはブレードによる切断位置に沿って切
断用スリット穴３０が形成されている（図４参照）。ま
た、この切断用スリット穴３０は、ヒートスプレッダ１
３の外周端縁まで形成されている。よって、切断処理を
行なうブレードに印加される負荷を軽減することがで
き、ブレードの長寿命化を図ることができる。
【００８４】続いて、図１７を用いて、本発明の第２実
施例である半導体装置１０Ｂについて説明する。尚、以
下説明する各実施例において、先に図２を用いて説明し
た第１実施例に係る半導体装置１０Ａと同一構成につい
ては、同一符号を付してその説明を省略する。図２を用
いて説明した第１実施例である半導体装置１０Ａは、ヒ
ートスプレッダ１３Ａは一枚板構造であり、かつ封止樹
脂１４Ａから露出しているのはステージ部２４Ａのみで
あり、連結部２５Ａ及び固定部２３Ａは封止樹脂１４Ａ
に埋設された構成とされていた。このため、半導体素子
１１で発生した熱が放熱されるのは、主にステージ部２
４Ａからである。半導体素子１１の発熱量が比較的少な
い場合はこの構成で十分であるが、半導体素子１１の発
熱量が大きい場合には十分な放熱特性が得られないおそ
れがある。
【００８５】そこで、本実施例に係る半導体装置１０Ｂ
は、ヒートスプレッダ１３Ｂを第１のヒートスプレッダ
部５６と第２のヒートスプレッダ部５７とにより構成し
たことを特徴としている。第１のヒートスプレッダ部５
６は、第１実施例である半導体装置１０Ａに設けられて
いたヒートスプレッダ１３Ａと類似した構成を有してい
る。即ち、固定部２３Ａは溶接部３９と接合部３８との
溶着によりプリント配線基板１２Ａに固定されており、
またこの固定部２３Ａから延出した連結部２５Ａを有し
ている。また、固定部２３Ａ及び連結部２５Ａは封止樹
脂１４Ａに埋設された構成となっている。
【００８６】しかるに、第１のヒートスプレッダ部５６
は、ステージ部２５Ａに中央開口部５８が形成されてい
る点で半導体装置１０Ａに設けられていたヒートスプレ
ッダ１３Ａと相違している。この中央開口部５８は、半
導体素子１１が挿通可能な面積を有している。また、第
２のヒートスプレッダ部５７は平板状の金属板であり、
第１のヒートスプレッダ部５６のステージ部２５Ａに溶
接されることにより固定されている。これにより、第１
のヒートスプレッダ部５６と第２のヒートスプレッダ部
５７は一体化し、ヒートスプレッダ１３Ｂを構成してい
る。従って、第１のヒートスプレッダ部５６に形成され
ている中央開口部５８は、第２のヒートスプレッダ部５
７により塞がれた構成となっている。
【００８７】また、半導体素子１１は、第１のヒートス
プレッダ部５６に形成された中央開口部５８を介して第
２のヒートスプレッダ部５７に接着剤２２を用いて接合
される。前記したように、接着剤２２は熱伝導性が高い
ため、半導体素子１１を接着剤２２で接合することによ
り第２のヒートスプレッダ部５７と半導体素子１１は熱
的に接続された状態で接合される。更に、第２のヒート
スプレッダ部５７は、封止樹脂１４の上部においてその
上面全面が露出するよう配設されている。
【００８８】従って、第２のヒートスプレッダ部５７の
放熱特性は非常に高いものとなっている。従って、発熱
量が高い半導体素子１１であっても、本実施例の構成に
よれば半導体素子１１で発生する熱を効率よく放熱する
ことが可能となる。また、第２のヒートスプレッダ部５
７を封止樹脂１４Ａから広く露出させた構成としても、
この第２のヒートスプレッダ部５７と溶着された第１の
ヒートスプレッダ部５６は封止樹脂１４Ａ内に埋設さ
れ、かつプリント配線基板１２Ａに固定されているた
め、ヒートスプレッダ１３Ｂが半導体装置１０Ｂから離
脱してしまうようなことはなく、高い信頼性を維持でき
る。
【００８９】続いて、図１８を用いて、本発明の第３実
施例である半導体装置１０Ｃについて説明する。本実施
例に係る半導体装置１０Ｃは、封止樹脂１４Ａを構成す
る第２の封止樹脂部２７Ａにベントホール５９を形成し
たことを特徴とするものである。このベントホール５９
は、ヒートスプレッダ１３Ａの固定部２３Ａに達するよ
う形成されている。
【００９０】このように、第２の封止樹脂部２７Ａに固
定部２３Ａに達するベントホール５９を形成することに
より、半導体装置１０Ｃ内で発生する水蒸気をベントホ
ール５９を介して装置外部に逃がすことが可能となる。
即ち、ヒートスプレッダ１３Ａと封止樹脂１４Ａとの界
面等に水分が介在している場合、これが半導体素子１０
Ｃの実装時等に加熱されると水蒸気となり体積が膨張す
る。従って、この水蒸気を逃がす手段が存在しないと、
ヒートスプレッダ１３Ａと封止樹脂１４Ａとの界面にい
わゆるポップコーンクラックが発生してしまう。
【００９１】しかるに、第２の封止樹脂部２７Ａに固定
部２３Ａに達するベントホール５９を形成することによ
り、上記の如く発生する水蒸気はベントホール５９を介
して装置外部に放出される。よって、ポップコーンクラ
ックの発生を抑制することができ、半導体装置１０Ｃの
信頼性を向上させることができる。図１９は、上記した
半導体装置１０Ｃの製造工程における、封止樹脂形成工
程を示している。第２の封止樹脂部２７Ａにベントホー
ル５９を形成するため、本実施例の封止樹脂形成工程で
用いる金型（下型４９）には、支持ピン６０が設けられ
ている。この支持ピン６０は、下型４９に対し挿入脱し
うる構成とされている。
【００９２】そして、プリント配線基板１２Ａ及びヒー
トスプレッダ１３Ａを上下金型４５，４６でクランプし
た後、支持ピン６０を下型４９に挿入してヒートスプレ
ッダ１３Ａの固定部２３Ａに当接させる。この状態で封
止モールドすることにより、第２の封止樹脂部２７Ａに
ベントホール５９を有した封止樹脂１４Ａが形成され
る。
【００９３】この封止樹脂形成工程の際、支持ピン６０
はベントホール５９を形成する型として機能すると共
に、ヒートスプレッダ１３Ａを支持する支持部としても
機能する。これにより、封止樹脂形成工程において所定
樹脂封止位置以外に樹脂が付着形成される樹脂漏れの発
生を防ぐことができる。即ち、ヒートスプレッダ１３Ａ
の両面それぞれに第１の封止樹脂部２６Ａ及び第２の封
止樹脂部２７Ａを形成する両面モールド構造では、金型
内に放熱板を支持する構成がないとモールドされる樹脂
の注入圧力等によりヒートスプレッダ１３Ａに変形が発
生し、この変形箇所から樹脂漏れが発生し不要箇所に樹
脂が付着形成されてしまうおそれがある。
【００９４】しかしながら、樹脂モールド時に固定部２
３Ａと当接しヒートスプレッダ１３Ａのをキャビティ４
７，４９内で支持する支持ピン６０を設けることによ
り、支持ピン６０はヒートスプレッダ１３Ａ及びプリン
ト配線基板１２Ａを上型４５に向け押し付け固定するこ
とができる。よって、モールドされる樹脂の注入圧力が
印加されても、ヒートスプレッダ１３Ａに変形が発生す
ることを防止できる。
【００９５】これにより、樹脂漏れの発生を防ぐ事がで
き、信頼性の優れた半導体装置１０Ｃを製造することが
できる。また、前記のように支持ピン６０はベントホー
ル５９を形成する型としても機能するため、金型４５，
４９の構成の簡単化を図ることができる。続いて、図２
０を用いて、本発明の第４実施例である半導体装置１０
Ｄについて説明する。
【００９６】本実施例では、ヒートスプレッダ１３Ａを
プリント配線基板１２Ｂに配設される複数のはんだボー
ル１５の内、実装時に接地されるはんだボール１５Ａに
ビア６２を用いて接続した構成としたことを特徴とする
ものである。前記したようにヒートスプレッダ１３Ａは
導電性金属材料である銅（Ｃｕ）により形成されている
ため、上記構成とすることによりヒートスプレッダ１３
Ａは接地された構成となる。
【００９７】よって、ヒートスプレッダ１３Ａをシール
ド板としても用いることが可能となり、半導体素子１１
に外乱に影響が及ぶことを防止できる。これにより、半
導体素子１１の素子動作の信頼性を高めることができ
る。ところで、前記した第１実施例の半導体装置１０Ａ
（図２参照）では、ヒートスプレッダ１３Ａを接地する
のに、プリント配線基板１２Ａに形成されたグランド配
線層１６とヒートスプレッダ１３Ａをワイヤ１９Ｃを用
いて接続する構成としていた。しかるに、この構成では
接地されたはんだボール１５Ａからヒートスプレッダ１
３Ａに至る配線経路が長くなると共に細いワイヤ１９Ｃ
を用いることによりインダクタンスが高くなり、ヒート
スプレッダ１３Ａによるシールド効果が低減することか
考えられる。
【００９８】しかしながら、本実施例のようにはんだボ
ール１５Ａとヒートスプレッダ１３Ａをビア６２を用い
て直接接続する構成とすることにより、インダクタンス
の低減を図ることができる。これにより、ヒートスプレ
ッダ１３Ａによるシールド効果を高めることができ、半
導体素子１１の動作信頼性を高めることができる。尚、
ビア６２のインダクタンスは、ビア６２の直径寸法を大
きく設定することにより低減させることが可能である。
【００９９】続いて、図２１を用いて、本発明の第５実
施例である半導体装置１０Ｅについて説明する。本実施
例に係る半導体装置１０Ｅは、ヒートスプレッダ１３Ｂ
に設けられるステージ部２４Ａに、実装時に装置内の水
蒸気を逃がすベントホール６１を形成したことを特徴と
するものである。本実施例では、ベントホール６１をス
テージ部２４Ａの略中央位置に１個形成しており、また
その形状は円形状としている。しかるに、ベントホール
６１の形成位置はステージ部２４Ａの中央位置に限定さ
れるものではなく、またその形成個数及び形状も本実施
例の構成に限定されるものではない。
【０１００】このように、封止樹脂１４Ａ（第１の封止
樹脂部２６Ａ）から露出したステージ部２４Ａにベント
ホール６１を形成したことにより、実装時に印加される
熱により装置内（特に、封止樹脂１４Ａ内）に侵入した
水分が水蒸気となっても、この水蒸気はベントホール６
１から外部に逃がされる。よって、加熱処理が実施され
ても、半導体装置１０Ｅ内にクラック（ポップコーンク
ラック）等の損傷が発生することを防止でき、半導体装
置１０Ｅの信頼性を高めることができる。
【０１０１】尚、本実施例では半導体素子１１をヒート
スプレッダ１３Ｂに固定する接着剤２２によりベントホ
ール６１が埋められた構成となっているが、接着剤２２
として硬化時に多孔質となるものを用いているため、水
蒸気をベントホール６１から逃がすことができる。ま
た、前記した半導体素子搭載工程（Ｓ４）において半導
体素子１１をステージ部２４Ａに搭載する際、ステージ
部２４Ａにベントホール６１が形成された構成では、接
着剤２２がこのベントホール６１から漏れてしまうこと
が考えられる。しかるに、この問題点はステージ部２４
Ａの半導体素子１１が搭載される側の面に、ベントホー
ル６１を閉塞するテープ部材を貼着しておくことにより
解決することができる。
【０１０２】また、このテープ部材はそのまま貼着した
ままでは、装置内で発生する水蒸気をベントホール６１
を介して逃がすことができないため、半導体装置１０Ｅ
に対し加熱処理が行なわれる前（即ち、水蒸気が発生す
る前）に穴が開けられる。この穴あけの方法としては、
例えばベントホール６１にレーザ照射を行なうことによ
り溶解する方法、ベントホール６１に治具を挿入するこ
とにより破壊する方法等が考えられる。
【０１０３】続いて、図２２を用いて、本発明の第６実
施例である半導体装置１０Ｆについて説明する。本実施
例に係る半導体装置１０Ｆは、ヒートスプレッダ１３Ａ
を挟んでその上部及び下部に配設される第１及び第２の
封止樹脂部２６Ｂ，２７Ｂが、いずれもプリント配線基
板１２Ａに形成された開口部４０の近傍にのみ配設され
た構成としたことを特徴とするものである。よって、ヒ
ートスプレッダ１３Ａの固定部２３Ａは、その殆どが外
部に露出した構成となっている。また、第１の封止樹脂
部２６Ｂ及び第２の封止樹脂部２７Ｂは、ヒートスプレ
ッダ１３Ａを挟んで略上下対象な形状とされている。
【０１０４】封止樹脂１４Ｂ（第１の封止樹脂部２６
Ｂ，第２の封止樹脂部２７Ｂ）を上記構成とすることに
より、半導体装置１０Ｆに熱印加された場合、第１及び
第２の封止樹脂部２６Ｂ，２７Ｂに発生する熱変形を略
等しくすることができる。即ち、本実施例の構成によれ
ば、第１及び第２の封止樹脂部２６Ｂ，２７Ｂのヒート
スプレッダ１３Ａを挟んだ上下における応力バランスは
均衡し、よってヒートスプレッダ１３Ａに反りが発生す
ることを防止することができる。
【０１０５】従って、半導体装置１０Ｆを実装基板に実
装する際、はんだボール１５と実装基板との間に間隙が
発生したり、またヒートスプレッダ１３Ａの反りに起因
して封止樹脂１４Ｂにクラックが発生することを防止で
き、半導体装置１０Ｆの信頼性を向上させることができ
る。また、上記のようにヒートスプレッダ１３Ａの固定
部２３Ａは、その殆どが外部に露出した構成となるた
め、ヒートスプレッダ１３Ａによる半導体素子１１の放
熱をより確実に行なうことができる。
【０１０６】続いて、図２３を用いて、本発明の第７実
施例である半導体装置１０Ｇについて説明する。前記し
た第６実施例に係る半導体装置１０Ｆでは、ヒートスプ
レッダ１３Ａの上下における応力バランスを均衡させる
ため、第１及び第２の封止樹脂部２６Ｂ，２７Ｂを共に
プリント配線基板１２Ａの開口部４０近傍のみに配設し
構成とした。この構成では、前記のようにヒートスプレ
ッダ１３Ａによる半導体素子１１の放熱効率を向上でき
る反面、プリント配線基板１２Ａ及びヒートスプレッダ
１３Ａの強度が低下してしまう。また、ヒートスプレッ
ダ１３Ａと第２の封止樹脂部２７Ｂとの密着強度も低下
してしまう。
【０１０７】そこで、本実施例では第２の封止樹脂部２
７Ｃをヒートスプレッダ１３Ａの端部まで配設し、ヒー
トスプレッダ１３Ａを第２の封止樹脂部２７Ｃで覆うよ
う構成したことを特徴とするものである。しかしなが
ら、ステージ部２４Ａの形成位置における第２の封止樹
脂部２７Ｃの厚さでヒートスプレッダ１３Ａ全体を覆っ
た場合には、第２の封止樹脂部２７Ｃと第１の封止樹脂
部２６Ｃとの応力バランスが不均一となる。このため、
ヒートスプレッダ１３Ａの固定部２３Ａと対峙する位置
における第２の封止樹脂部２７Ｃは、その厚さを薄く形
成している。
【０１０８】本実施例の構成によれば、第２の封止樹脂
部２７Ｃをヒートスプレッダ１３Ａの端部まで配設した
ことにより、ヒートスプレッダ１３Ａと第２の封止樹脂
部２７Ｃとの密着性を高めることができる。また、第２
の封止樹脂部２７Ｃは、プリント配線基板１２Ａ及びヒ
ートスプレッダ１３Ａを補強する機能も奏するため、半
導体装置１０Ｇの実装時における耐実装性及び信頼性を
向上させることができる。
【０１０９】続いて、図２４を用いて、本発明の第８実
施例である半導体装置１０Ｈについて説明する。本実施
例に係る半導体装置１０Ｈは、基板として多層プリント
配線基板６３Ａを用いたことを特徴とするものである。
本実施例で用いている多層プリント配線基板６３Ａは、
第１乃至第３の絶縁層６５Ａ〜６５Ｃの間に、２層の配
線層を形成した構成とされている。この各配線層は、グ
ランド配線層６４Ａ（以下、ＧＮＤ配線層という）、電
源配線層６４Ｂ，及び信号配線層６４Ｃから構成されて
いる。尚、以下の説明において、多層プリント配線基板
６３Ａのヒートスプレッダ１３Ａと対峙する側を上層と
し、はんだボール１５Ａ〜１５Ｃが配設される側を下層
とする。
【０１１０】実装により接地されるはんだボール１５Ａ
は、下層のグランド配線層６４Ａと接続されている。こ
の下層のグランド配線層６４Ａは、ビア６２Ａ，上層の
グランド配線層６４Ａ，接合部３８及び溶接部３９を介
してヒートスプレッダ１３Ａに接続されている。これに
より、ヒートスプレッダ１３Ａは接地され、シールド板
としても機能する。また、ヒートスプレッダ１３Ａは、
ワイヤ１９Ｃにより半導体素子１１のグランド電極に接
続されている。
【０１１１】また、実装により電源接続されるはんだボ
ール１５Ｂは、下層の電源配線６４Ｂと接続されてい
る。この下層の電源配線６４Ｂは、ビア６２Ｂを介して
上層の電源配線６４Ｂに接続され、ビア６２Ｃにより開
口部４０の近傍に形成された下層の電源配線６４Ｂに接
続されている。この開口部４０の近傍の電源配線６４Ｂ
は、ワイヤ１９Ｂにより半導体素子１１の電源電極に接
続されている。
【０１１２】更に、実装により信号入力が行なわれるは
んだボール１５Ｃは、下層に形成された信号配線層６４
に接続されている。この信号配線層６４は、ワイヤ１９
Ａにより半導体素子１１の信号電極に接続されている。
本実施例のように、基板として多層プリント配線基板６
３Ａを用いることにより、前記のように各配線６４Ａ〜
６４Ｃの配線レイアウトの自由度を向上させることがで
き、また各配線６４Ａ〜６４Ｃの配設ピッチを狭ピッチ
化することも可能となる。これにより、半導体素子１１
が高密度化しても、これに確実に対応することができ
る。
【０１１３】また、接地されたヒートスプレッダ１３Ａ
と上層の電源配線層６４Ｂが絶縁層６５Ａを挟んで対向
した状態で配設されるため、ヒートスプレッダ１３Ａ
（ＧＮＤ配線）と電源配線層６４Ｂとの間のデカップリ
ング容量を増やすことができ、電気特性（特に、高周波
特性）に優れた半導体装置１０Ｈを実現することができ
る。尚、ヒートスプレッダ１３Ａを電源接続し、上層の
電源配線層６４Ｂを接地しＧＮＤ配線層としても同様の
効果を得ることができる。
【０１１４】続いて、図２５を用いて、本発明の第９実
施例である半導体装置１０Ｉについて説明する。尚、図
２５において、図２４に示した第８実施例である半導体
装置１０Ｈと同一構成については同一符合を付してその
説明を省略する。前記した第８実施例である半導体装置
１０Ｈは、各配線層６４Ａ，６４Ｂを層間接続するのに
ビア６２Ａ〜６２Ｃを用いた構成とした。これに対して
本実施例に係る半導体装置１０Ｉでは、多層プリント配
線基板６３Ｂの端部に層間接続用配線部６６（以下、層
間接続部という）を形成し、この層間接続部６６により
各配線層６４Ａ，６４Ｂを層間接続する構成としたこと
を特徴とするものである。
【０１１５】本実施例によれば、多層プリント配線基板
６３Ａの面内に形成されるビア６２Ａ〜６２Ｃに比べ、
層間接続部６６は多層プリント配線基板６３Ｂの端部に
形成されているため広く形成することが可能で、インダ
クタンスの低減を図ることができる。よって、電気特性
に優れた（特に、高周波特性に優れた）層間接続を可能
とすることができ、半導体装置１０Ｉの電気特性を更に
向上させることができる。
【０１１６】続いて、図２６を用いて、本発明の第１０
実施例である半導体装置１０Ｊについて説明する。先に
図２用いて説明した第１実施例に係る半導体装置１０Ａ
は、配線基板としてプリント配線基板１２Ａを用いてい
た。これに対し、本実施例に係る半導体装置１０Ｊは、
基板としてＴＡＢ(Tape Automated Bonding)基板６７を
用いたことを特徴とするものである。
【０１１７】このＴＡＢ基板６７は、テープ基材６８と
してポリイミド（ＰＩ）を用いており、また配線層１６
はプリント配線基板１２Ａと同様に銅箔を用いている。
このＴＡＢ基板６７は、プリント配線基板１２Ａに比べ
て配線層１６の微細加工が可能であり、よって配線密度
を高めることができる。従って、基板としてＴＡＢ基板
６７を用いることにより、高密度化された半導体素子１
１に確実に対応することが可能となる。また、プリント
配線基板１２Ａに比べてＴＡＢ基板６７は薄いため、半
導体装置１０Ｊの薄型化を図ることもできる。具体的な
デザインルールとしては、例えばラインアンドスペース
（Ｌ／Ｓ）でＬ／Ｓ＝３０／３０μｍとすることができ
る。
【０１１８】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、基板と放熱板を直接溶着するため、従来発
生していた接着剤の経時劣化による基板と放熱板の剥離
を防止でき、半導体装置の信頼性を向上させることがで
きる。
【０１１９】また、請求項２記載の発明によれば、放熱
板を第１の放熱板と第２の放熱板とにより構成し、第１
の放熱板を主に基板との固定に用い、第２の放熱板を主
に半導体素子の放熱を行なうのに用いる構成としたこと
により、放熱板と基板との固定強度を維持しつつ、高い
放熱特性を得ることが可能となる。また、請求項３記載
の発明によれば、第２の封止樹脂部に形成された孔部
は、装置内に発生する水蒸気を逃がすベントホールとし
て機能するため、いわゆるポップコーンクラックの発生
を抑制することができ、半導体装置の信頼性を向上させ
ることができる。
【０１２０】また、請求項４記載の発明によれば、放熱
板をシールド板としても用いることが可能となるため、
半導体素子に外乱に影響が及ぶことを防止でき、半導体
素子の素子動作の信頼性を高めることができる。また、
請求項５記載の発明によれば、放熱板固定工程において
放熱板を基板に溶着し固定する方法を用いたことによ
り、放熱板と基板を固定する処理を容易かつ低コストで
行なうことができる。
【０１２１】更に、請求項６記載の発明によれば、放熱
板の固定部と当接し放熱板をキャビティ内で支持する支
持部を設けることにより、支持部は放熱板を固定するた
め、封止樹脂漏れを防ぐ事ができ、信頼性の優れた半導
体装置を製造することが可能となる。以上の説明に関し
て、更に以下の項を開示する。
【０１２２】（１） 半導体素子と、一端に外部接続端
子が配設されると共に他端に前記半導体素子と電気的に
接続するワイヤがボンディングされる第１の配線が実装
側面に配設されると共に、略中央位置に前記半導体素子
が装着される開口部が形成されてなる配線基板と、該配
線基板の前記実装側面と反対側面に固定される固定部
と、前記開口部と対向する位置に該固定部に対して窪ん
で形成されたステージ部と、前記固定部と前記ステージ
部とを連結する連結部とを有し、該ステージ部に前記半
導体素子が熱的に接続された状態で接合される放熱板
と、該放熱板の前記半導体素子が接合される側に形成さ
れ前記半導体素子を封止する第１の封止樹脂部と、前記
放熱板の前記半導体素子が接合される側と反対側面に前
記ステージ部を露出した状態で形成される第２の封止樹
脂部とによりなる封止樹脂とを具備する半導体装置にお
いて、前記配線基板に金属よりなる接合部を形成し、該
接合部と前記放熱板の前記固定部とを溶着することによ
り、前記放熱板を前記基板に固定した構成としたことを
特徴とする半導体装置。
【０１２３】（２） 第１項記載の半導体装置におい
て、前記ステージ部に、装置内に発生する水蒸気を逃が
すベントホールを形成したことを特徴とする半導体装
置。 （３） 第１項または第２項記載の半導体装置におい
て、前記第１の封止樹脂部及び前記第２の封止樹脂部
が、共に前記配線基板の開口部近傍にのみ配設された構
成としたことを特徴とする半導体装置。
【０１２４】（４） 第１項または第２項記載の半導体
装置において、前記第２の封止樹脂部を前記放熱板の端
部まで配設したことを特徴とする半導体装置。 （５） 第１項乃至第４項記載の半導体装置において、
前記配線基板として多層プリント配線基板を用いたこと
を特徴とする半導体装置。
【０１２５】（６） 第５項記載の半導体装置におい
て、前記多層プリント配線基板の端部に層間接続用配線
部を形成したことを特徴とする半導体装置。 （７） 第１項乃至第５項記載の半導体装置において、
前記配線基板としてＴＡＢ(Tape Automated Bonding)基
板を用いたことを特徴とする半導体装置。
【０１２６】（８） 一端に外部接続端子が配設される
と共に他端に半導体装置が電気的に接続される配線と、
金属材よりなる接合部とが形成された基板を形成する基
板形成工程と、該基板に固定される固定部と、該固定部
に対して窪んで形成されたステージ部と、前記固定部と
前記ステージ部とを連結する連結部とを有する放熱板を
形成する放熱板形成工程と、前記ステージ部が前記開口
部と対向するよう位置決めした上で、前記放熱板を前記
配線基板に溶着し固定する放熱板固定工程と、前記ステ
ージ部に前記開口部を介して前記半導体素子を固定する
半導体素子搭載工程と、前記半導体素子と前記配線基板
に形成された配線とを電気的に接続する接続工程と、少
なくとも前記半導体素子を封止する封止樹脂を形成する
封止樹脂形成工程とを有することを特徴とする半導体装
置の製造方法。
【０１２７】（９） 第８項記載の半導体装置の製造方
法において、前記放熱板固定工程で前記放熱板を前記配
線基板に溶着する方法として、レーザ溶接法、抵抗溶接
法、超音波溶接法、及び電磁波を利用した溶接法の内、
いずれか一の方法を用いたことを特徴とする半導体装置
の製造方法。また、上記した各項は、次のように作用す
る。
【０１２８】上記した第２項の構成によれば、ステージ
部に、装置内に発生する水蒸気を逃がすベントホールを
形成したことにより、実装時等に装置内に侵入した水分
が水蒸気となっても、この水蒸気はベントホールから外
部に逃がされるため、半導体装置内にクラック等の損傷
が発生することを防止することができる。
【０１２９】上記した第３項の構成によれば、封止樹脂
を第１及び第２の封止樹脂部により構成し、第１の封止
樹脂部を放熱板の半導体素子が接合される側に形成し、
第２の封止樹脂部を放熱板の半導体素子が接合される側
と反対側面に形成することにより、第１及び第２の封止
樹脂部は放熱板を挟んで配設された構成となる。
【０１３０】このため、熱印加された場合、第１及び第
２の封止樹脂部は略同様の熱変形を行なうため、封止樹
脂を放熱板のいずれか一面のみに形成した構成に比べ、
放熱板（半導体装置）に反りが発生することを防止する
ことができる。更に、第１の封止樹脂部及び前記第２の
封止樹脂部が、共に前記基板の開口部近傍にのみ配設さ
れる構成としたことにより、熱印加された場合、第１及
び第２の封止樹脂部は略同様の熱変形を行なうため第１
及び第２の封止樹脂部のバランスが均衡した状態とな
り、基板に反りが発生することをより確実に防止するこ
とができる。
【０１３１】上記した第４項の構成によれば、第２の封
止樹脂部を放熱板の端部まで配設したことにより、放熱
板と第２の封止樹脂部との密着性を高めることができ、
また第２の封止樹脂部は放熱板及び基板を補強する機能
も奏するため、半導体装置の実装時における耐実装性及
び信頼性を向上させることができる。
【０１３２】上記した第５項の構成によれば、基板とし
て多層プリント基板を用いたことにより、配線レイアウ
トの自由度を向上させることができ、また配線の狭ピッ
チ化を図ることができる。上記した第６項の構成によれ
ば、多層プリント基板の端部に層間接続用配線部を形成
したことにより、多層プリント基板の面内に形成される
ビアに比べて層間接続用配線部はインダクタンスを低減
することができ、よって電気特性に優れた（特に、高周
波特性に優れた）層間接続を可能とすることができる。
【０１３３】上記した第７項の構成によれば、基板とし
てＴＡＢ(Tape Automated Bonding)基板を用いたことに
より、ＴＡＢ基板はプリント基板に比べて配線密度を高
めることができるため、半導体素子の高密度化により確
実に対応することができる。上記した第９項の構成によ
れば、溶着方法として、レーザ溶接法、抵抗溶接法、超
音波溶接法、及び電磁波を利用した溶接法の内のいずれ
か一の方法を用いたことにより、溶着処理が容易化する
と共に自動化にも対応することができる。
【図面の簡単な説明】
【図１】従来の一例である半導体装置を説明するための
図である。
【図２】本発明の第１実施例である半導体装置を説明す
るための図である。
【図３】本発明の一実施例である半導体装置の製造方法
を示す工程図である。
【図４】本発明の一実施例である半導体装置の製造方法
におけるヒートスプレッダ形成工程を説明するための図
である（その１）。
【図５】本発明の一実施例である半導体装置の製造方法
におけるヒートスプレッダ形成工程を説明するための図
である（その２）。
【図６】本発明の一実施例である半導体装置の製造方法
におけるヒートスプレッダ形成工程を説明するための図
である（その３）。
【図７】本発明の一実施例である半導体装置の製造方法
におけるヒートスプレッダ形成工程を説明するための図
である（その４）。
【図８】本発明の一実施例である半導体装置の製造方法
におけるプリント配線基板形成工程を説明するための図
である（その１）。
【図９】本発明の一実施例である半導体装置の製造方法
におけるプリント配線基板形成工程を説明するための図
である（その２）。
【図１０】本発明の一実施例である半導体装置の製造方
法におけるヒートスプレッダ固定工程を説明するための
図である（その１）。
【図１１】本発明の一実施例である半導体装置の製造方
法におけるヒートスプレッダ固定工程を説明するための
図である（その２）。
【図１２】本発明の一実施例である半導体装置の製造方
法におけるヒートスプレッダ固定工程を説明するための
図である（その３）。
【図１３】本発明の一実施例である半導体装置の製造方
法における半導体素子搭載工程及びワイヤボンディング
工程を説明するための図である。
【図１４】本発明の一実施例である半導体装置の製造方
法における封止樹脂形成工程を説明するための図である
（その１）。
【図１５】本発明の一実施例である半導体装置の製造方
法における封止樹脂形成工程を説明するための図である
（その２）。
【図１６】本発明の一実施例である半導体装置の製造方
法における封止樹脂形成工程を説明するための図である
（その３）。
【図１７】本発明の第２実施例である半導体装置を説明
するための図である。
【図１８】本発明の第３実施例である半導体装置を説明
するための図である。
【図１９】本発明の第３実施例である半導体装置の製造
方法における封止樹脂形成工程を説明するための図であ
る。
【図２０】本発明の第４実施例である半導体装置を説明
するための図である。
【図２１】本発明の第５実施例である半導体装置を説明
するための図である。
【図２２】本発明の第６実施例である半導体装置を説明
するための図である。
【図２３】本発明の第７実施例である半導体装置を説明
するための図である。
【図２４】本発明の第８実施例である半導体装置を説明
するための図である。
【図２５】本発明の第９実施例である半導体装置を説明
するための図である。
【図２６】本発明の第１０実施例である半導体装置を説
明するための図である。
【符号の説明】
１０Ａ〜１０Ｊ 半導体装置 １１ 半導体素子 １３，１３Ａ，１３Ｂ ヒートスプレッダ １４Ａ〜１４Ｃ 封止樹脂 １５，１５Ａ〜１５Ｃ はんだボール １６ 配線層 １７ ボンディングパッド １９Ａ〜１９Ｃ ワイヤ ２０ レジスト材 ２１ 絶縁層 ２３Ａ〜２３Ｃ 固定部 ２４Ａ〜２４Ｃ ステージ部 ２５Ａ〜２５Ｃ 連結部 ２６Ａ〜２６Ｃ 第１の封止樹脂部 ２７Ａ〜２７Ｃ 第２の封止樹脂部 ３８ 接合部 ３９ 溶接部 ４０ 開口部 ４５ 上型 ４６ 下型 ４７ 上型キャビティ ４９ 下型キャビティ ５５ レーザ溶接装置 ５６ 第１のヒートスプレッダ部 ５７ 第２のヒートスプレッダ部 ５９，６１ ベントホール ６０ 支持ピン ６２，６２Ａ〜６２Ｃ ビア ６３Ａ，６３Ｂ 多層プリント配線基板 ６４Ａ ＧＮＤ配線層 ６４Ｂ 電源配線層 ６４Ｃ 信号配線層 ６６ 層間接続部 ６７ ＴＡＢ基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 細山田 澄和 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (56)参考文献 特開 平８−97315（ＪＰ，Ａ) 特開 平10−308467（ＪＰ，Ａ) 特開 平11−251483（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/34 H01L 23/12

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子と、 外部接続端子が配設されると共に前記半導体素子に電気
    的に接続されており、該外部接続端子と前記半導体素子
    とを電気的に接続する基板と、 前記半導体素子と熱的に接続された放熱板とを具備する
    半導体装置において、 前記基板に金属の接合部を形成し、該接合部と前記放熱
    板とを溶着することにより、前記放熱板と前記基板とを
    接合した構成としたことを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記放熱板を第１の放熱板と第２の放熱板とにより構成
    し、 該第１の放熱板に前記接合部及び中央開口部を形成し、
    前記接合部と前記第１の放熱板とを溶着することにより
    前記第１の放熱板と前記基板とを溶着し、 かつ、前記第２の放熱板が装置外部に露出するよう前記
    第１の放熱板に配設すると共に前記半導体素子が前記中
    央開口部を介して前記第２の放熱板に熱的に接続された
    構成としたことを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置にお
    いて、 前記放熱板の前記半導体素子が配設される側に形成され
    前記半導体素子を封止する第１の封止樹脂部と、前記放
    熱板の前記半導体素子が接合される側と反対側面に形成
    される第２の封止樹脂部とよりなる封止樹脂を設け、 前記第２の封止樹脂部に、前記放熱板に達する孔部を形
    成したことを特徴とする半導体装置。
  4. 【請求項４】 請求項１乃至３のいずれかに記載の半導
    体装置において、 前記放熱板を導電性金属材料により形成すると共に、該
    放熱板を前記外部接続端子の内、接地される外部接続端
    子に接続した構成としたことを特徴とする半導体装置。
  5. 【請求項５】 一端に外部接続端子が配設されると共に
    他端に半導体装置が電気的に接続される配線と、金属材
    よりなる接合部とが形成された基板を形成する基板形成
    工程と、 該基板に固定される固定部と、該固定部に対して窪んで
    形成されたステージ部と、前記固定部と前記ステージ部
    とを連結する連結部とを有する放熱板を形成する放熱板
    形成工程と、 前記ステージ部が前記開口部と対向するよう位置決めし
    た上で、前記放熱板を前記基板に溶着し固定する放熱板
    固定工程と、 前記ステージ部に前記開口部を介して前記半導体素子を
    固定する半導体素子搭載工程と、 前記半導体素子と前記基板に形成された配線とを電気的
    に接続する接続工程と、 少なくとも前記半導体素子を封止するよう前記放熱板の
    両面にそれぞれ封止樹脂を形成する封止樹脂形成工程と
    を有することを特徴とする半導体装置の製造方法。
  6. 【請求項６】 請求項５記載の半導体装置の製造方法に
    おいて、 封止樹脂形成工程で前記封止樹脂を形成するのに用いる
    金型に、前記放熱板の固定部と当接し該放熱板をキャビ
    ティ内で支持する支持部を設けたことを特徴とする半導
    体装置の製造方法。
JP35372799A 1999-12-13 1999-12-13 半導体装置及びその製造方法 Expired - Fee Related JP3269815B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP35372799A JP3269815B2 (ja) 1999-12-13 1999-12-13 半導体装置及びその製造方法
US09/612,317 US6559536B1 (en) 1999-12-13 2000-07-07 Semiconductor device having a heat spreading plate
KR1020000041343A KR100609320B1 (ko) 1999-12-13 2000-07-19 반도체 장치 및 그 제조 방법
TW089114660A TW451441B (en) 1999-12-13 2000-07-21 Semiconductor device and method of producing the same
US10/392,179 US6796024B2 (en) 1999-12-13 2003-03-20 Method for making semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35372799A JP3269815B2 (ja) 1999-12-13 1999-12-13 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001168244A JP2001168244A (ja) 2001-06-22
JP3269815B2 true JP3269815B2 (ja) 2002-04-02

Family

ID=18432818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35372799A Expired - Fee Related JP3269815B2 (ja) 1999-12-13 1999-12-13 半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US6559536B1 (ja)
JP (1) JP3269815B2 (ja)
KR (1) KR100609320B1 (ja)
TW (1) TW451441B (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
WO2002056378A1 (en) * 2001-01-11 2002-07-18 Matsushita Electric Industrial Co., Ltd. Circuit board and production method therefor
DE10129388B4 (de) * 2001-06-20 2008-01-10 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils
KR100426501B1 (ko) * 2001-07-03 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체패키지의 제조 방법
US6599779B2 (en) * 2001-09-24 2003-07-29 St Assembly Test Service Ltd. PBGA substrate for anchoring heat sink
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
KR20030055410A (ko) * 2001-12-26 2003-07-04 주식회사 심텍 저항용접용 더미패턴을 갖는 이비지에이 반도체 패키지용인쇄회로기판 및 이를 이용한 이비지에이 반도체 패키지의제조방법
JP2003249607A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
TW554500B (en) * 2002-07-09 2003-09-21 Via Tech Inc Flip-chip package structure and the processing method thereof
KR100701378B1 (ko) 2002-12-30 2007-03-28 동부일렉트로닉스 주식회사 반도체 소자 패키징 방법
US6833289B2 (en) * 2003-05-12 2004-12-21 Intel Corporation Fluxless die-to-heat spreader bonding using thermal interface material
TWI242275B (en) * 2003-05-16 2005-10-21 Via Tech Inc Multi-column wire bonding structure and layout method for high-frequency IC
CN1332445C (zh) * 2003-10-09 2007-08-15 威盛电子股份有限公司 一种高频集成电路多排线打线结构
KR100585226B1 (ko) * 2004-03-10 2006-06-01 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지
US7052069B2 (en) * 2004-04-28 2006-05-30 Phyllis Louise Vance Protective device for a vehicle door
US20060018098A1 (en) * 2004-07-22 2006-01-26 Adrian Hill PCB board incorporating thermo-encapsulant for providing controlled heat dissipation and electromagnetic functions and associated method of manufacturing a PCB board
JP2006073651A (ja) 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置
FR2877865B1 (fr) * 2004-11-15 2008-06-06 Valeo Electronique Sys Liaison Procede de soudure sans apport de matiere et dispositif electrique susceptible d'etre realise par ce procede
US20070001291A1 (en) * 2005-06-30 2007-01-04 Infineon Technologies Ag Anti-warp heat spreader for semiconductor devices
US8624346B2 (en) 2005-10-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Exclusion zone for stress-sensitive circuit design
JP4800019B2 (ja) * 2005-11-28 2011-10-26 ミヤチテクノス株式会社 半導体レーザパッケージ装置及びその製造方法
JP2007184351A (ja) 2006-01-05 2007-07-19 Nec Electronics Corp 半導体装置及びその製造方法
US7400049B2 (en) * 2006-02-16 2008-07-15 Stats Chippac Ltd. Integrated circuit package system with heat sink
JP5017977B2 (ja) * 2006-09-14 2012-09-05 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP5076440B2 (ja) * 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
US7952167B2 (en) * 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
US8125052B2 (en) * 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
US8643147B2 (en) 2007-11-01 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with improved cracking protection and reduced problems
JP4981712B2 (ja) * 2008-02-29 2012-07-25 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
US8314438B2 (en) * 2008-03-25 2012-11-20 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and cavity in bump
US8334582B2 (en) * 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
JP5550225B2 (ja) * 2008-09-29 2014-07-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US7906836B2 (en) * 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
US8368180B2 (en) * 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure
KR101058156B1 (ko) * 2009-03-17 2011-08-24 에스아이디주식회사 방열판 제조방법 및 그 방법으로 제조된 방열판
FR2957192B1 (fr) * 2010-03-03 2013-10-25 Hispano Suiza Sa Module electronique de puissance pour un actionneur pour aeronef
JP5572890B2 (ja) * 2010-06-08 2014-08-20 ミヨシ電子株式会社 半導体モジュールおよび半導体装置
WO2011155317A1 (ja) * 2010-06-09 2011-12-15 シャープ株式会社 電子機器の放熱構造
KR20120036446A (ko) * 2010-10-08 2012-04-18 삼성전자주식회사 보드 온 칩 패키지용 인쇄회로기판, 이를 포함하는 보드 온 칩 패키지 및 이의 제조 방법
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
US9048124B2 (en) * 2012-09-20 2015-06-02 Apple Inc. Heat sinking and electromagnetic shielding structures
DE102012219879A1 (de) * 2012-10-30 2014-04-30 Osram Gmbh Verfahren zum Herstellen eines LED-Moduls mit Kühlkörper
US20150115433A1 (en) * 2013-10-25 2015-04-30 Bridge Semiconductor Corporation Semiconducor device and method of manufacturing the same
CN104701187A (zh) * 2013-10-25 2015-06-10 钰桥半导体股份有限公司 半导体装置以及其制备方法
TWI517322B (zh) * 2014-02-19 2016-01-11 鈺橋半導體股份有限公司 半導體元件及其製作方法
DE112015000141B4 (de) * 2014-03-31 2021-11-11 Fuji Electric Co., Ltd. Stromrichtvorrichtung
US9570372B1 (en) * 2016-03-24 2017-02-14 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
JP6612723B2 (ja) * 2016-12-07 2019-11-27 株式会社東芝 基板装置
US11832419B2 (en) * 2019-12-20 2023-11-28 Intel Corporation Full package vapor chamber with IHS

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure
US5147821A (en) * 1990-09-28 1992-09-15 Motorola, Inc. Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
JPH06275677A (ja) * 1993-03-23 1994-09-30 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
US5420460A (en) 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
US5420752A (en) * 1993-08-18 1995-05-30 Lsi Logic Corporation GPT system for encapsulating an integrated circuit package
US5397921A (en) 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
JP3617072B2 (ja) 1994-04-05 2005-02-02 凸版印刷株式会社 チップキャリア
JP3576228B2 (ja) * 1994-09-28 2004-10-13 大日本印刷株式会社 表面実装型半導体装置
KR0178255B1 (ko) * 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
US5843808A (en) 1996-01-11 1998-12-01 Asat, Limited Structure and method for automated assembly of a tab grid array package
US5834336A (en) * 1996-03-12 1998-11-10 Texas Instruments Incorporated Backside encapsulation of tape automated bonding device
DE69627643D1 (de) * 1996-06-28 2003-05-28 St Microelectronics Srl Verfahren zur Herstellung einer Plastikpackung für eine elektronische Anordnung mit vollständig isolierter Wärmesenke
JP3615651B2 (ja) * 1998-03-06 2005-02-02 株式会社ルネサステクノロジ 半導体装置
JP2000150730A (ja) * 1998-11-17 2000-05-30 Fujitsu Ltd 半導体装置及びその製造方法
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
US6659659B1 (en) * 2001-04-11 2003-12-09 Optical Communication Products, Inc. High-speed optical sub-assembly utilizing ceramic substrate, direct coupling and laser welding

Also Published As

Publication number Publication date
JP2001168244A (ja) 2001-06-22
TW451441B (en) 2001-08-21
US6559536B1 (en) 2003-05-06
KR20010066939A (ko) 2001-07-11
US6796024B2 (en) 2004-09-28
US20030161112A1 (en) 2003-08-28
KR100609320B1 (ko) 2006-08-03

Similar Documents

Publication Publication Date Title
JP3269815B2 (ja) 半導体装置及びその製造方法
US6288444B1 (en) Semiconductor device and method of producing the same
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP5271886B2 (ja) 半導体装置およびその製造方法
KR100384260B1 (ko) 반도체장치 및 그 제조방법
US6432742B1 (en) Methods of forming drop-in heat spreader plastic ball grid array (PBGA) packages
TWI419243B (zh) 一種積體電路封裝體及其製造方法
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP4626919B2 (ja) 半導体装置
JP2003017518A (ja) 混成集積回路装置の製造方法
JPH1074795A (ja) 半導体装置およびその製造方法
JP2829925B2 (ja) 半導体パッケージ及び電子回路盤
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
JP3119649B2 (ja) 両面に放熱構造を具えた半導体装置及びその製造方法
JP2001345399A (ja) 半導体装置及びその製造方法
JP3314574B2 (ja) 半導体装置の製造方法
JP2769296B2 (ja) 半導体ダイ用パッケージ及びその製造方法
US11069587B2 (en) Integrated semiconductor device and process for manufacturing an integrated semiconductor device
JPH08153826A (ja) 半導体集積回路装置
JPH1126634A (ja) 半導体装置
KR100244090B1 (ko) 패키지형 집적회로장치와 그 제조방법
JP2000031323A (ja) 放熱板及び補強板付きｂｇａの製造方法
JPH11163229A (ja) 半導体装置およびその製造方法
JP5132070B2 (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140118

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees