Nothing Special   »   [go: up one dir, main page]

KR960036010A - 넓은 구동 범위를 가진 캐스코드 단을 포함하는 mos 기술의 전류 미러 - Google Patents

넓은 구동 범위를 가진 캐스코드 단을 포함하는 mos 기술의 전류 미러 Download PDF

Info

Publication number
KR960036010A
KR960036010A KR1019960004758A KR19960004758A KR960036010A KR 960036010 A KR960036010 A KR 960036010A KR 1019960004758 A KR1019960004758 A KR 1019960004758A KR 19960004758 A KR19960004758 A KR 19960004758A KR 960036010 A KR960036010 A KR 960036010A
Authority
KR
South Korea
Prior art keywords
current
node
input
output
current mirror
Prior art date
Application number
KR1019960004758A
Other languages
English (en)
Inventor
토이스 울리흐
Original Assignee
볼프강 자우어
도이취 아이티티 인더스트리스 게젤샤프트 미트 베쉬랭크터 하프퉁
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 볼프강 자우어, 도이취 아이티티 인더스트리스 게젤샤프트 미트 베쉬랭크터 하프퉁 filed Critical 볼프강 자우어
Publication of KR960036010A publication Critical patent/KR960036010A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

MOS 기술의 전류 미러는 입력 및 출력(각각 em 및 om)에서 공통 제어전위(u3)로서 넓은 구동 범위를 가진 캐스코드 단을 허용하는데 이는 전류미러(m, mb)에 대한 공통 제어 전위(u3)가 전류 제어형 전류 소스(q)에 의해 형성되기 때문이다. 전류 소스(q)의 구동 전류는 미러 입력(em)에 인가되는 입력 전류(ie)와 전류 미러 입력(em)과 연결된 전류 뱅크 전류(i1) 사이에서 차를 형성함으로써 얻어지는 차동 전류(id)이다. 전류 소스(q)의 출력(k3)은 공통 제어 라인(c1)에 결합하며 상기 공통 제어 라인은 실제 전류 미러 동작(ie, ia)이 일어나는 n-채널 전류 뱅크(mb)의 제어 트랜지스터(t1, t3)의 용량적으로 로드된 게이트 단자에 접속된다.

Description

넓은 구동 범위를 가진 캐스코드 단을 포함하는 MOS 기술의 전류 미러
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 전류 뱅크의 레벨 제어가 본 발명에 따라 실행된 캐스코드 단을 가진 전류 미러의 바람직한 실시예의 회로도.

Claims (7)

  1. 입력 및 출력단자에서 넓은 제어 범위를 갖는 캐스코드 단(t2, t4)을 포함하는 전류 뱅크 (mb)와; 캐스코드 단(t2,t4)의 고정된 전위를 발생시키며 차동 전류(id)가 공급되는 제어 입력을 갖는 제어회로(r, p)와; 전류 미러 입력(em)과 전류 뱅크(mb)의 관련 출력에 결합된 제1캐스코드단(t2) 사이에 위치하고 차동 전류(id)가 얻어지는 제1노드(k1)를 포함하는 MOS의 전류 미러에 있어서, 상기 제어 회로(r)는 제어 입력, 상기 제1노드(k1)에 접속되며 출력을 갖는 제2노드(k2) 및 전류 뱅크(mb)의 공통 제어 라인(c1)에 결합된 제3노드(k3)를 갖는 전류 제어형 전류 소스(q)를 포함하고, 상기 제3노드(k3)는 제어 시상수를 세팅시키도록 접속된 용량성부하(c3)를 가지며 상기 용량성 부하(c3)는 공통 제어 라인(c1)의 용량성 부하에 의해 형성되는 것을 특징으로 하는 전류 미러.
  2. 제1항에 있어서, 상기 전류 소스(q)는 입력(k2)으로서의 제2노드와 출력(k3)으로서의 제3노드 사이에서 0.1-10의 전류 전송율을 갖는 것을 특징으로 하는 전류 미러.
  3. 제2항에 있어서, 제2노드(k2)에서 전위를 세트시키기 위해 상기 전류 소스(q)는 전압플로워(sf)를 포함하며, 상기 전압 플로워의 입력으로서의 제4노드 (k4)는 기준 전압 소스(ur)에 접속되며, 상기 전압플러워의 로우 임피던스 출력은 전류 소스(q)의 입력(k2)과 일치하는 것을 특징으로 하는 전류 미러.
  4. 제3항에 있어서, 상기 전류 소스(q)는 두 개의 상호 보충하는 전류 미러(m1, m2)를 포함하는 것을 특징으로 하는 전류 미러.
  5. 제4항에 있어서, 상호 보충하는 전류 미러(m1, m2)의 하나의 전류 경로(pf)는 공통 소스단자가 제2노드(k2)를 형성하며 게이트 단자가 MOS 다이오드(t6, t8)를 통해 제4노드(k4)에 접속된 2개의 직렬 접속된 상보형 트랜지스터(t7, t9)로 이루어진 전압 플로워(sf)의 출력을 포함하는 것을 특징으로 하는 전류 미러.
  6. 제5항에 있어서, 전류 제어형 전류 소스(q)의 출력으로 기능하는 상기 제3노드(k3)는 전류 경로(pf)에서 두 개의 직렬 접속된 상보형 트랜지스터(t9, t13) 사이의 공통드레인 단자에 의해 형성되는 것을 특징으로 하는 전류 미러.
  7. 제3항 내지 제6항중 어느 한항에 있어서, 전압 플로워(sf)는 각 트랜지스터가 전도 형태와 관계없이 전기적 특성면에서 쌍을 이루는 두 개의 상보형 트랜지스터 쌍(t6, t8; t7, t9)으로 구성된 네 개의 트랜지스터 셀을 포함하는 것을 특징으로 하는 전류 미러.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960004758A 1995-03-01 1996-02-27 넓은 구동 범위를 가진 캐스코드 단을 포함하는 mos 기술의 전류 미러 KR960036010A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19507155.7 1995-03-01
DE19507155A DE19507155C1 (de) 1995-03-01 1995-03-01 Stromspiegel in MOS-Technik mit weit aussteuerbaren Kaskodestufen

Publications (1)

Publication Number Publication Date
KR960036010A true KR960036010A (ko) 1996-10-28

Family

ID=7755363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004758A KR960036010A (ko) 1995-03-01 1996-02-27 넓은 구동 범위를 가진 캐스코드 단을 포함하는 mos 기술의 전류 미러

Country Status (5)

Country Link
US (1) US5654629A (ko)
EP (1) EP0730214B1 (ko)
JP (1) JP3880649B2 (ko)
KR (1) KR960036010A (ko)
DE (2) DE19507155C1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801523A (en) * 1997-02-11 1998-09-01 Motorola, Inc. Circuit and method of providing a constant current
JP3315652B2 (ja) * 1998-09-07 2002-08-19 キヤノン株式会社 電流出力回路
DE19903577C2 (de) * 1999-01-29 2000-11-23 Micronas Intermetall Gmbh Schaltungsanordnung eines integrierten Stromspiegels
CN100542016C (zh) * 2003-10-15 2009-09-16 Nxp股份有限公司 用于放大双极性信号的电子电路
JP4170963B2 (ja) * 2004-07-22 2008-10-22 浜松ホトニクス株式会社 Ｌｅｄ駆動回路
US8786359B2 (en) * 2007-12-12 2014-07-22 Sandisk Technologies Inc. Current mirror device and method
JP5163437B2 (ja) * 2008-11-12 2013-03-13 ソニー株式会社 差動出力回路および通信装置
US20110050198A1 (en) * 2009-09-01 2011-03-03 Zhiwei Dong Low-power voltage regulator
FR2964274B1 (fr) * 2010-08-26 2013-06-28 St Microelectronics Sa Convertisseur a decoupage
TWI461702B (zh) * 2012-04-27 2014-11-21 Powerforest Technology Corp 極低啟動電流電源偵測裝置
FR3103333A1 (fr) * 2019-11-14 2021-05-21 Stmicroelectronics (Tours) Sas Dispositif pour générer un courant

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4583037A (en) * 1984-08-23 1986-04-15 At&T Bell Laboratories High swing CMOS cascode current mirror
US4983929A (en) * 1989-09-27 1991-01-08 Analog Devices, Inc. Cascode current mirror
US5099205A (en) * 1990-11-29 1992-03-24 Brooktree Corporation Balanced cascode current mirror
DE4201155C1 (ko) * 1992-01-17 1993-01-28 Texas Instruments Deutschland Gmbh, 8050 Freising, De
NL9201053A (nl) * 1992-06-15 1994-01-03 Koninkl Philips Electronics Nv Switched capacitor ladingspomp, alsmede zaagtandoscillator voorzien van een dergelijke switched capacitor ladingspomp.
GB9300155D0 (en) * 1993-01-06 1993-03-03 Philips Electronics Uk Ltd Electrical circuit arrangement
EP0613072B1 (en) * 1993-02-12 1997-06-18 Koninklijke Philips Electronics N.V. Integrated circuit comprising a cascode current mirror

Also Published As

Publication number Publication date
JPH08274550A (ja) 1996-10-18
EP0730214B1 (de) 2001-10-17
JP3880649B2 (ja) 2007-02-14
EP0730214A2 (de) 1996-09-04
DE59607907D1 (de) 2001-11-22
US5654629A (en) 1997-08-05
DE19507155C1 (de) 1996-08-14
EP0730214A3 (de) 1997-07-16

Similar Documents

Publication Publication Date Title
KR920022647A (ko) 차동 입력 회로
KR950007292A (ko) 저소비 전류로 동작하는 파워-온 신호 발생 회로
KR960032900A (ko) 반도체 집적회로용 입력 버퍼 회로
KR910010872A (ko) 전자비교기회로
KR960036010A (ko) 넓은 구동 범위를 가진 캐스코드 단을 포함하는 mos 기술의 전류 미러
KR950010340A (ko) 정 전류 발생 장치
KR960039603A (ko) 전위-전류 변환기
KR880001111A (ko) 반도체 집적회로
KR920022287A (ko) 전류 메모리 셀
EP0370814A3 (en) Offset cancel latching comparator
KR940020189A (ko) 캐스코드 전류 미러가 포함된 집적 회로
KR920013704A (ko) 차동출력 파우워 cmos 연산증폭기
KR920001825A (ko) 선형 cmos출력단
KR970008894A (ko) 입력버퍼회로
KR960003067A (ko) Mos 4상한 멀티플라이어
KR930018822A (ko) 저전력 레벨 변환기
KR940012851A (ko) 차동 전류원 회로
KR950016002A (ko) 3치 입력 버퍼 회로
KR910017735A (ko) 증폭기 장치
KR960019958A (ko) 증폭기 입력단 및 차동적으로 결합된 트랜지스터 쌍에 정합된 상호 콘덕턴스 설정 방법
KR910021007A (ko) 증폭기
KR960027255A (ko) 시퀀스 제어회로를 구비한 연산증폭기
KR900011132A (ko) 전류미러(current mirror)
KR970019085A (ko) Cmos 인버터(cmos inverter)
KR910017743A (ko) 레벨변환회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid