KR920013704A - 차동출력 파우워 cmos 연산증폭기 - Google Patents

Abstract

내용 없음

Description

차동출력 파워 CMOS 연산증폭기

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 따라 만들어진 연산증폭기의 완전한 회로도, 제2도는 증폭기의 공동모드를 조정하기 위해 사용된 외부콘덴서 네트워크의 기능도표.

Claims (2)

1. 휴지상태에서 한 차동출력이 고유하게 안정된 전류흡수를 갖는 파우워 CMOS연산증폭기가 두개의 대칭 브렌치를 포함하며, 각 브랜치가; 하나의 접혀진 캐스코우드(cascode) 구조를 가지며 각각의 출력노드에서 차동증폭기의 각 입력단자에 가해진 전압의 전압신호 복사(replica)를 발생시킬수 있는 첫번째 입력변환 단계; 입력이 첫번째 단계의 상기 출력노드 및 한 출력노드에 결합되고 상기의 출력노드에서 입력에서 존재하며 정해진 크기만큼 레벨이 이동된 전압신호의 복사를 발생시킬 수 있는 레벨 이동회로; 적어도 하나의 트랜지스터를 포함하며 그 게이트가 입력을 구성하고 상기 레벨이동 회로의 출력에 연결되는 한 입력브랜치와 역시 적어도 하나의 트랜지스터를 포함하고 그 게이트가 일정 전압으로 흐르게 되고 드레인이 상기 단계의 출력노드에 연결된 한 출력브랜치를 가지는 한 전류거울(current mirror)을 포함하며, 상기 출력노드에서 상기 레벨이동 회로에 의해 발생된 출력전압의 증폭된 전압복사를 발생시키는 비역변환 증폭단계; 회로의 공급레일(supply rails)들 사이에서 공동소스구조로 연결된 n-채널 트랜지스터와 p-채널 트랜지스터에 의해 형성된 세번째 역변환 파우워 출력단계, p-채널트랜지스터 게이트는 상기 두번째 비역변환 증폭단계의 출력신호에 의해 전류가 흐르게되고 n-채널 트랜지스터의 게이트는 레벨 이동회로에 의해 발생된 출력신호에 의해 전류가 흐르게 되고 상기 두 트랜지스터가 드레인이 공동으로 증폭기의 각 차동출력 단자에 연결되는 세번째 역변환 파우워 출력단계; 상기 차동출력 단자와 상기 첫번째 입력 역변환단계 출력노드사이에 연결된 첫번째 콘덴서와 상기 차동 출력단자와 두번째 비역변환 증폭단계의 출력브랜치 트랜지스터 소스 사이에 연결된 두번째 콘덴서에 의해 형성된 주파수 보상 네트워크; 그리고 한 공동모드 제어피이드백 네트워크를 포함함을 특징으로 하는 차동 출력의 파우워 CMOS연산증폭기.
2. 제1항에 있어서, 공동모드 제어용 상기 피이드백 네트워크가; 증폭기의 차동출력 단자글 사이에서 서로 직렬로 연결된 첫번째와 두번째 콘덴서; 한 논리제어 신호에 의해 구동되는 스위치에 의해 상기 첫번째와 두번째콘덴서에 평행하게 연결되고 선택적으로 예정된한 공동모드 일정 기준전압과 일정 기준 바이어스 전압이 기능적으로 가해지는 세개의 단자에 연결된 세번째와 네번째 콘덴서, 증폭기 차동출력 단자들 사이에서 상기 직렬로 연결된 콘덴서의 중간노드가 증폭기의 한 공동모드 입력단자에 연결되며, 출력이 기능적으로 차동 증폭기의 첫번째 역변환 입력단계 두출력 트랜지스터의 게이트에 연결되는 전압 역변환 회로의 첫번째 입력 트랜지스터 게이트가 이리로 연결되고, 첫번째 역변환 입력단계의 출력 트랜지스터를 통해 흐르는 전류의 증가 또는 감소를 보상하고, 증폭기의 상기 공동모드 입력단자에 존재하는 전압의 감소 또는 정가를 보상하도록 하는 차동출력의 파우워 CMOS연산증폭기.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.