Nothing Special   »   [go: up one dir, main page]

KR102631257B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102631257B1
KR102631257B1 KR1020160154453A KR20160154453A KR102631257B1 KR 102631257 B1 KR102631257 B1 KR 102631257B1 KR 1020160154453 A KR1020160154453 A KR 1020160154453A KR 20160154453 A KR20160154453 A KR 20160154453A KR 102631257 B1 KR102631257 B1 KR 102631257B1
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
insulating layer
organic insulating
disposed
Prior art date
Application number
KR1020160154453A
Other languages
English (en)
Other versions
KR20180056497A (ko
Inventor
이동현
김득종
이근수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160154453A priority Critical patent/KR102631257B1/ko
Priority to US15/684,236 priority patent/US10211277B2/en
Priority to CN201711120186.4A priority patent/CN108074960B/zh
Priority to EP17202036.4A priority patent/EP3327809B1/en
Publication of KR20180056497A publication Critical patent/KR20180056497A/ko
Priority to US16/262,262 priority patent/US10916616B2/en
Application granted granted Critical
Publication of KR102631257B1 publication Critical patent/KR102631257B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 디스플레이영역 및 디스플레이 외측의 주변영역을 포함하고, 주변영역이 벤딩영역을 포함하며, 일방향으로 연장된 벤딩축을 중심으로 벤딩된 기판과, 디스플레이영역 상에 배치되는 데이터선 및 구동전압선과, 벤딩영역에 대응하는 개구를 갖는 무기절연층과, 주변영역 상에 배치되며 개구를 중심으로 상호 이격된 제1도전층 및 제2도전층과, 제1도전층 및 제2도전층을 커버하는 유기절연층과, 유기절연층 상에 배치되며 유기절연층에 정의된 컨택홀을 통해 제1도전층 및 제2도전층과 접속하는 연결도전층을 포함하고, 제1도전층과 제2도전층은 데이터선 및 구동전압선 중 어느 하나와 동일한 물질을 포함하고, 연결도전층은 상기 데이터선 및 상기 구동전압선 중 다른 하나와 동일한 물질을 포함하는, 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display Laser processing apparatus and processing method using the same}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다. 디스플레이 장치가 다양하게 활용됨에 따라 비디스플레이영역의 면적을 줄이는 것과 같은 디스플레이 장치의 설계가 다양해지고 있다.
본 발명은 디스플레이 장치에 관한 것으로, 비디스플레이영역의 적어도 일부가 벤딩된 구조를 가진 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 디스플레이영역 및 디스플레이 외측의 주변영역을 포함하고, 상기 주변영역이 벤딩영역을 포함하며, 일방향으로 연장된 벤딩축을 중심으로 벤딩된 기판; 상기 디스플레이영역 상에 배치되는, 데이터선 및 구동전압선; 상기 벤딩영역에 대응하는 개구를 갖는 무기절연층; 상기 주변영역 상에 배치되며, 상기 개구를 중심으로 상호 이격된 제1도전층 및 제2도전층; 상기 제1도전층 및 상기 제2도전층을 커버하는 유기절연층; 상기 유기절연층 상에 배치되며, 상기 유기절연층에 정의된 컨택홀을 통해 상기 제1도전층 및 상기 제2도전층과 접속하는 연결도전층;을 포함하고, 상기 제1도전층과 상기 제2도전층은 상기 데이터선 및 상기 구동전압선 중 어느 하나와 동일한 물질을 포함하고, 상기 연결도전층은 상기 데이터선 및 상기 구동전압선 중 다른 하나와 동일한 물질을 포함하는, 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 제1도전층 및 상기 제2도전층은 상기 무기절연층 상에 배치될 수 있다.
본 실시예에 있어서, 상기 유기절연층의 일부는 상기 데이터선과 상기 구동전압선 사이에 개재될 수 있다.
본 실시예에 있어서, 상기 개구 내에 배치되며, 상기 제1도전층 및 상기 제2도전층과 동일한 물질을 포함하는 제3도전층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 연결도전층은 상기 유기절연층에 정의된 컨택홀을 통해 상기 제3도전층과 접속할 수 있다.
본 실시예에 있어서, 상기 연결도전층은, 상기 제1도전층 및 상기 제3도전층을 연결하는 제1연결도전층; 및 상기 제2도전층 및 상기 제3도전층을 연결하며, 상기 제1연결도전층과 이격된 제2연결도전층;을 포함할 수 있다.
본 실시예에 있어서, 상기 제3도전층은 상기 개구 내에서 이격된 복수의 제3도전층들을 포함하며, 상기 연결도전층은 상기 제3도전층들 중 이웃한 제3도전층들을 연결하는 추가 연결도전층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 구동전압선과 적어도 일부 중첩하며, 상기 구동전압선과 전기적으로 연결된 추가 구동전압선을 더 포함할 수 있다.
본 실시예에 있어서, 상기 추가 구동전압선은 상기 데이터선과 동일한 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 기판은 플라스틱층을 포함하고, 상기 유기절연층 중 상기 개구 내의 부분의 적어도 일부는, 상기 기판의 상기 플라스틱층과 직접 접촉할 수 있다.
본 실시예에 있어서, 상기 기판은 상기 플라스틱층 상의 무기 배리어층을 더 포함하고, 상기 무기 배리어는 상기 개구와 대응하며 상기 플라스틱층을 노출하는 개구를 포함할 수 있다.
본 발명의 다른 실시예는, 디스플레이영역 및 디스플레이 외측의 주변영역을 포함하고, 상기 주변영역이 벤딩영역을 포함하는 기판; 상기 디스플레이영역 상에 배치되며, 반도체층 및 게이트전극을 포함하는 박막트랜지스터; 상기 게이트전극을 커버하며, 상기 벤딩영역에 대응하는 개구를 포함하는 무기절연층; 상기 디스플레이영역 상에 배치되며, 상기 박막트랜지스터와 연결된 화소전극; 상기 디스플레이영역 상에 배치되며, 상기 무기절연층과 상기 화소전극 사이의 제1배선층 및 제2배선층;상기 주변영역에 배치되고, 상기 개구를 중심으로 상호 이격되며, 상기 무기절연층 상의 제1도전층 및 제2도전층; 상기 제1도전층 및 상기 제2도전층을 커버하는 유기절연층; 상기 유기절연층 상에 배치되며, 상기 유기절연층에 정의된 컨택홀을 통해 상기 제1도전층 및 상기 제2도전층과 접속하는 연결도전층;을 포함하고, 상기 제1도전층과 상기 제2도전층은 상기 제1배선층 및 상기 제2배선층 중 어느 하나와 동일한 물질을 포함하고, 상기 연결도전층은 상기 제1배선층 및 상기 제2배선층 중 다른 하나와 동일한 물질을 포함하는, 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 유기절연층의 일부는 상기 제1배선층과 상기 제2배선층 사이에 개재될 수 있다.
본 실시예에 있어서, 상기 제1배선층과 상기 제2배선층은, 상기 유기절연층에 정의된 콘택홀을 통해 서로 연결될 수 있다.
본 실시예에 있어서, 상기 제1배선층과 상기 제2배선층은, 각각 상부 구동전압선 및 구동 전압선일 수 있다.
본 실시예에 있어서, 상기 디스플레이영역 상에 배치되며, 상기 박막트랜지스터에 전기적으로 연결된 데이터선 및 구동전압선을 더 포함하고, 상기 제1배선층과 상기 제2배선층 중 어느 하나는 데이터선이고, 다른 하나는 구동전압선일 수 있다.
본 실시예에 있어서, 상기 개구 내에 배치되며, 상기 제1도전층 및 상기 제2도전층과 동일한 물질을 포함하는 적어도 하나의 제3도전층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 연결도전층은, 상기 유기절연층에 정의된 컨택홀을 통해 상기 적어도 하나의 제3도전층과 접속할 수 있다.
본 실시예에 있어서, 상기 연결도전층은, 복수의 연결도전층들을 포함하며, 상기 복수의 연결도전층들 각각은 상기 제1 내지 제3도전층들 중 이웃한 도전층들을 연결할 수 있다.
본 실시예에 있어서, 상기 기판은 플라스틱층을 포함하고, 상기 유기절연층 중 상기 개구 내의 부분의 적어도 일부는, 상기 개구를 통해 상기 플라스틱층과 직접 접촉할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 디스플레이 장치의 경우, 비디스플레이영역의 면적을 줄여 베젤리스(bezel-less)를 구현할 수 있으면서, 단선 등과 같은 불량 발생을 최소화할 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 사시도이다.
도 3은 도 1의 디스플레이 장치의 어느 한 화소의 등가회로도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 디스플레이영역에 배치된 어느 한 화소를 개략적으로 도시한 평면도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 단면도이다.
도 6은 도 5의 벤딩영역를 K방향에서 바라본 평면도이다.
도 7a 및 도 7b는 본 발명의 비교예에 따른 벤딩영역을 나타낸 평면도 및 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 디스플레이 장치의 디스플레이영역에 배치된 어느 한 화소를 개략적으로 도시한 평면도이다.
도 9는 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 나타낸 단면도이다.
도 10 내지 도 12는 본 발명의 다른 실시예들에 따른 디스플레이 장치의 외곽영역의 일부를 개략적으로 나타낸 단면도들이다.
도 13 내지 도 15는 각각 도 10 내지 도 12의 평면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이고, 도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 디스플레이 장치(1)는 기판(100) 상에 배치된 디스플레이부(10)를 포함한다. 디스플레이부(10)는 y방향으로 연장된 스캔선(SL) 및 y방향과 교차하는 x방향으로 연장된 데이터선(DL)에 연결된 화소(P)들을 포함한다.
각 화소(P)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출하며, 일 예로 유기발광소자(organic light emitting diode)를 포함할 수 있다. 디스플레이부(10)는 화소(P)들에서 방출되는 빛을 통해 소정의 이미지를 제공하며, 디스플레이영역(DA)을 정의한다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색 또는 백색 중 어느 하나의 색상의 빛을 방출하는 부화소를 나타낸다.
외곽영역(PA)은 디스플레이영역(DA)의 외측에 배치된다. 예컨대, 외곽영역(PA)은 디스플레이영역(DA)을 둘러쌀 수 있다. 외곽영역(PA)은 화소(P)들이 배치되지 않은 영역으로, 이미지를 제공하지 않는다. 외곽영역(PA)에는 제1 및 제2 스캔 구동부(20, 30), 단자부(40), 구동전압공급라인(60), 및 공통전압공급라인(70)이 배치될 수 있다.
제1 및 제2 스캔 구동부(20, 30)는 기판(100)의 외곽영역(PA) 상에 배치되며, 스캔선(SL)을 통해 각 화소(P)에 스캔 신호를 생성하여 전달한다. 일 예로, 제1 스캔 구동부(20)는 디스플레이부(10)의 좌측에, 제2 스캔 구동부(30)는 디스플레이부(10)의 우측에 배치될 수 있으나, 본 발명은 이에 제한되지 않는다. 다른 실시예로, 하나의 스캔 구동부가 죄측이나 우측에 배치될 수 있다.
단자부(40)는 기판(100)의 일 단부에 배치되며, 복수의 단자(41, 42, 43, 44)를 포함한다. 단자부(40)는 절연층에 의해 덮이지 않고 노출되어, 플렉서블 인쇄회로기판(FPCB)과 전기적으로 연결될 수 있다.
플렉서블 인쇄회로기판(FPCB)은 제어부(80)와 단자부(40)를 전기적으로 연결하며, 제어부(80)로부터 전달된 신호 또는 전원은 단자부(40)에 연결된 배선(21, 31, 51, 61, 71)들을 통해 이동한다.
제어부(80)는 수직동기신호, 수평동기신호, 및 클럭신호를 전달받아 제1 및 제2 스캔 구동부(20, 30)의 구동을 제어하기 위한 제어 신호를 생성하고, 생성된 신호는 플렉서블 인쇄회로기판(FPCB)과 연결된 단자(43) 및 배선(21, 31)을 통해 제1 및 제2 스캔 구동부(20, 30) 각각에 전달될 수 있고, 제1 및 제2 스캔 구동부(20, 30)의 스캔 신호는 스캔선(SL)을 통해 각 화소(P)에 제공된다. 그리고, 제어부(80)는 플렉서블 인쇄회로기판(FPCB)과 연결된 단자(42, 44) 및 배선(61, 71)을 통해 구동전압공급라인(60) 및 공통전압공급라인(70) 각각에 구동전압(ELVDD) 및 공통전압(ELVSS)을 제공한다. 구동전압(ELVDD)은 구동전압선(PL)을 통해 각 화소(P)에 제공되고, 공통전압(ELVSS)은 화소(P)의 상대전극에 제공된다.
플렉서블 인쇄회로기판(FPCB)에는 데이터 구동부(50)가 배치될 수 있다. 데이터 구동부(50)는 데이터 신호를 각 화소(P)에 제공한다. 데이터 구동부(50)의 데이터 신호는 단자(41), 단자(41)에 연결된 배선(51) 및 배선(51)과 연결된 데이터선(DL)을 통해 각 화소(P)에 제공된다. 도 1에서는 데이터 구동부(50)가 플렉서블 인쇄회로기판(FPCB) 상에 배치된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 데이터 구동부(50)는 기판(100)의 외곽영역(PA) 상에 배치될 수 있다.
구동전압공급라인(60)은 외곽영역(PA) 상에 배치된다. 예컨대, 구동전압공급라인(60)은 단자부(40) 및 디스플레이부(10) 사이에 배치될 수 있다. 단자(41)와 연결된 배선(61)을 통해 제공된 구동전압(ELVDD)은 구동전압선(PL)을 통해 각 화소(P)들에 제공됨은 전술한 바와 같다.
공통전압공급라인(70)은 외곽영역(PA) 상에 배치되며, 화소(P)의 유기발광소자의 상대전극(예컨대, 캐소드)에 공통전압(ELVSS)을 제공한다. 예컨대, 공통전압공급라인(70)은 일측이 개방된 루프 형태로, 단자부(40)를 제외한 기판(100)의 가장자리를 따라 연장될 수 있다.
외곽영역(PA)은 벤딩영역(BA)을 포함한다. 벤딩영역(BA)은 단자부(40)와 디스플레이부(10) 사이에 배치될 수 있다. 벤딩영역(BA)은 배선(21, 31, 51, 61, 71)들의 연장 방향과 교차하는 방향을 따라 연장될 수 있다. 예컨대, 벤딩영역(BA)은 x방향을 따르는 소정의 폭을 가진 채 y 방향을 따라 연장될 수 있으며, 벤딩영역(BA)에 의해 기판(100)은 디스플레이영역(DA)을 포함하는 제1영역(1A), 및 제1영역(1A)의 반대편인 제2영역(2A)으로 구획될 수 있다. 즉, 벤딩영역(BA)은 제1영역(1A)과 제2영역(2A) 사이에 위치한다. 제1영역(1A)은 디스플레이영역(DA) 및 외곽영역(PA)의 일부를 포함하고, 제2영역(2A)은 외곽영역의 일부만 포함할 수 있다.
디스플레이 장치(1)는 벤딩영역(BA)을 중심으로 구부러질 수(커브질 수) 있다. 도 2에 도시된 바와 같이 디스플레이 장치(1)의 기판(100)의 일부가 벤딩된다. 예컨대, 기판(100)은 y방향을 따라 연장된 벤딩축(BAX)을 중심으로 벤딩되며, 따라서 디스플레이 장치(1)도 기판(100)과 마찬가지로 벤딩된 형상을 갖는다. 이러한 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질(예컨대, 고분자 수지)을 포함할 수 있다. 도 2에서는 편의상 디스플레이 장치(1)의 전체가 아닌 기판(100)이 벤딩된 구조를 도시하였다.
도 3은 도 1의 디스플레이 장치의 어느 한 화소의 등가회로도이다.
도 3을 참조화면, 화소(P)는 신호선들(SLn, SLn-1, EL, DL), 신호선들에 연결되어 있는 복수개의 박막트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(storage capacitor, Cst), 초기화전압선(VL), 구동전압선(PL) 및 유기발광소자(OLED)를 포함한다.
도 3에서는 하나의 화소(P) 마다 신호선들(SLn, SLn-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(SLn, SLn-1, EL, DL) 중 적어도 어느 하나, 또는/및 초기화전압선(VL)은 이웃하는 화소들에서 공유될 수 있다.
박막트랜지스터는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
신호선은 스캔신호(Sn)를 전달하는 스캔선(SLn), 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔선(SLn-1), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광제어선(EL), 스캔선(SLn)과 교차하며 데이터신호(Dm)를 전달하는 데이터선(DL)을 포함한다. 구동전압선(PL)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 초기화전압선(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint)을 전달한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광소자(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔선(SLn)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터선(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔선(SLn)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔선(SLn)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1), 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔선(SLn)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1초기화 박막트랜지스터(T4)의 제1초기화 게이트전극(G4)은 이전 스캔선(SLn-1)에 연결되어 있고, 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4)은 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)과 초기화전압선(VL)에 연결되어 있으며, 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔선(SLn-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광제어선(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 구동전압선(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광제어선(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7) 및 유기발광소자(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광소자(OLED)에 전달되어 유기발광소자(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제2초기화 박막트랜지스터(T7)의 제2초기화 게이트전극(G7)은 이전 스캔선(SLn-1)에 연결되어 있고, 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 유기발광소자(OLED)의 화소전극에 연결되어 있으며, 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)은 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4) 및 초기화전압선(VL)에 연결되어 있다. 제2초기화 박막트랜지스터(T7)는 이전 스캔선(SLn-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 유기발광소자(OLED)의 화소전극을 초기화시킨다.
도 2에서는 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 이전 스캔선(SLn-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4)는 이전 스캔선(SLn-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 제2초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔선)에 연결되어 상기 신호선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(Cst2)은 구동전압선(PL)에 연결되어 있으며, 유기발광소자(OLED)의 상대전극은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 2에서는 보상 박막트랜지스터(T3)와 제1초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 보상 박막트랜지스터(T3)와 제1초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다. 또한, 보상 박막트랜지스터(T3)와 제1초기화 박막트랜지스터(T4) 외의 다른 박막트랜지스터들(T1, T2, T5, T6, T7) 중 적어도 어느 하나가 듀얼 게이트전극을 가질 수도 있는 것과 같이 다양한 변형이 가능하다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 디스플레이영역에 배치된 어느 한 화소를 개략적으로 도시한 평면도이고, 도 5는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 단면도이고, 도 6은 도 5의 벤딩영역를 K방향에서 바라본 평면도이며, 도 7a 및 도 7b는 본 발명의 비교예에 따른 벤딩영역을 나타낸 평면도 및 단면도이다. 도 5에서는 설명의 편의를 위하여 디스플레이 장치가 벤딩되지 않은 상태로 도시하며, 도 5의 디스플레이영역(DA)의 단면도는 도 4의 A-A선 및 B-B선에 따른 단면도에 대응한다.
도 4는 도 3의 화소의 복수개의 박막트랜지스터들 및 커패시터 등의 위치를 개략적으로 도시하는 배치도이다. 도 4에 도시된 바와 같은 배치는 하나의 화소의 배치도로서, 그 상하좌우에는 도 4의 화소와 동일하거나 유사한 구성의 화소들이 배치될 수 있다.
먼저, 도 4 및 도 5의 디스플레이영역(DA)을 중심으로 설명한 후, 도 5 내지 도 7B를 참조하여 벤딩영역(BA)을 중심으로 설명한다.
도 4를 참조하면, 스캔선(121) 및 이전 스캔선(122), 발광제어선(123)은 x방향을 따라 연장되고, 데이터선(171) 및 구동전압선(172, 178)은 x방향과 교차하는 y방향을 따라 연장된다.
구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)는, 반도체층을 따라 형성되어 있으며, 반도체층은 다양한 형상으로 굴곡질 수 있다.
반도체층은, 구동 박막트랜지스터(T1)에 대응하는 구동 반도체층(130a), 스위칭 박막트랜지스터(T2)에 대응하는 스위칭 반도체층(130b), 보상 박막트랜지스터(T3)에 대응하는 보상 반도체층(130c), 제1초기화 박막트랜지스터(T4)에 대응하는 초기화 반도체층(130d), 동작제어 박막트랜지스터(T5)에 대응하는 동작제어 반도체층(130e), 발광제어 박막트랜지스터(T6)에 대응하는 발광제어 반도체층(130f) 및 제2초기화 박막트랜지스터(T7)에 대응하는 제2초기화 채널영역(130g)을 포함할 수 있으며, 이들은 서로 연결될 수 있다.
일부 실시예에서, 반도체층은 폴리실리콘을 포함할 수 있다. 반도체층은 불순물이 도핑되지 않은 채널영역, 및 채널영역의 양 옆의 불순물이 도핑된 소스영역과 드레인영역을 포함할 수 있다. 채널영역은 반도체층들 중 스캔선(121), 이전 스캔선(122), 또는 발광제어선(123)과 중첩되는 영역으로서, 불순물은 스캔선(121), 이전 스캔선(122), 및 발광제어선(123)을 셀프 얼라인 마스크로 반도체층에 도핑될 수 있다. 여기서, 불순물은 박막트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물을 포함할 수 있다. 채널영역과, 이 채널영역의 일측에 위치한 소스영역과, 채널영역의 타측에 위치한 드레인영역을, 활성층이라 할 수 있다. 즉, 박막트랜지스터가 활성층을 가지며, 이 활성층은 채널영역, 소스영역 및 드레인영역을 포함하는 것으로 이해될 수 있다.
도핑되어 형성된 소스영역과 드레인영역은 박막트랜지스터의 소스전극과 드레인전극에 대응한다. 도 4 및 도 5의 디스플레이영역(DA)에 도시된 바와 같이, 구동 소스전극은 불순물이 도핑된 구동 소스영역(176a)에 대응하고, 구동 드레인전극은 불순물이 도핑된 구동 드레인영역(177a)에 대응할 수 있다. 이하에서는 편의상 소스전극이나 드레인전극 대신 소스영역이나 드레인영역이라는 용어를 사용한다.
구동 박막트랜지스터(T1)는 구동 반도체층(130a), 구동 게이트전극(125a), 구동 소스영역(176a) 및 구동 드레인영역(177a)을 포함한다. 구동 채널영역은 구동 반도체층(130a) 중 구동 게이트전극(125a)과 중첩되는 부분이며, 구동 채널영역은 굴곡진 형상을 가져, 채널길이를 길게 형성할 수 있다. 도 4에서는 구동 채널영역이 "오메가" 형으로 굴곡진 형상을 도시하나, 본 발명은 이에 한정되지 않는다. 구동 게이트전극(125a)은 구동 박막트랜지스터(T1)의 게이트전극으로서의 기능 및, 후술할 스토리지 커패시터(Cst)의 제1스토리지 축전판으로의 기능을 수행할 수 있다. 구동 반도체층(130a)과 구동 게이트전극(125a) 사이에는 제1게이트절연층(GI1)이 개재된다. 제1게이트절연층(GI1)은 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기물층일 수 있다. 구동 소스영역(176a)은 후술하는 스위칭 드레인영역(177b) 및 동작제어 드레인영역(177e)에 연결되고, 구동 드레인영역(177a)은 후술하는 보상 소스영역(176c) 및 발광제어 소스영역(176f)에 연결된다.
스위칭 박막트랜지스터(T2)는 스위칭 반도체층(130b), 스위칭 게이트전극(125b), 스위칭 소스영역(176b) 및 스위칭 드레인영역(177b)을 포함한다. 스위칭 채널영역은 스위칭 반도체층(130b) 중 스위칭 게이트전극(125b)과 중첩되는 부분이며, 스위칭 게이트전극(125b)은 스캔선(121)의 일부에 해당한다. 스위칭 소스영역(176b)은 제1게이트절연층(GI1), 제2게이트절연층(GI2) 및 층간절연층(ILD)에 형성된 컨택홀(164)을 통해 데이터선(171)과 전기적으로 연결된다. 제2게이트절연층(GI2) 및 층간절연층(ILD)은 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기물층일 수 있다. 스위칭 드레인영역(177b)은 구동 박막트랜지스터(T1) 및 동작제어 박막트랜지스터(T5)에 연결된다.
보상 박막트랜지스터(T3)는 보상 반도체층(130c), 보상 게이트전극(125c1, 125c2), 보상 소스영역(176c) 및 보상 드레인영역(177c)을 포함한다. 보상 채널영역은 보상 반도체층(130c) 중 보상 게이트전극(125c1, 125c2)과 중첩되는 부분이며, 보상 게이트전극(125c1, 125c2)은 스캔선(121)의 일부에 해당한다. 보상 게이트전극(125c1, 125c2)은 제1게이트전극(125c1)과 제2게이트전극(125c2)을 포함하는 듀얼 게이트전극으로서, 누설 전류(leakage current)의 발생을 방지하거나 줄이는 역할을 할 수 있다. 보상 드레인영역(177c)은 연결부재(174)를 통해 제1스토리지 축전판(125a) 및 구동 게이트전극(125a)에 연결될 수 있다.
연결부재(174)는 데이터선(171)과 동일 물질을 포함하며, 동일 층에 배치될 수 있다. 연결부재(174)의 일단은 제1 및 제2게이트절연층(GI1, GI2) 및 층간절연층(ILD)에 형성된 컨택홀(166)을 통해 보상 드레인영역(177c) 및 초기화 드레인영역(177d)에 연결되며, 연결부재(174)의 타단은 제2게이트절연층(GI2) 및 층간절연층(ILD)에 형성된 컨택홀(167)을 통해 제1스토리지 축전판(125a)에 연결된다. 연결부재(174)의 타단은 제2스토리지 축전판(127)에 형성된 스토리지 개구부(127a)를 통해 제1스토리지 축전판(125a)에 연결된다.
제1초기화 박막트랜지스터(T4)는 제1초기화 반도체층(130d), 제1초기화 게이트전극(125d), 제1초기화 소스영역(176d) 및 제1초기화 드레인영역(177d)을 포함한다. 제1초기화 채널영역은 제1초기화 반도체층(130d) 중 제1초기화 게이트전극(125d)과 중첩되는 부분이며, 제1초기화 게이트전극(125d)은 이전 스캔선(122)의 일부에 해당한다. 제1초기화 소스영역(176d)은 초기화연결선(173)을 통해 초기화전압선(124)과 연결되어 있다. 초기화전압선(124)은은 후술할 제2스토리지 축전판(127)과 동일한 물질을 포함하며, 동일한 층에 위치할 수 있다. 초기화연결선(173)의 일단은 제2게이트절연층(GI2) 및 층간절연층(ILD)에 형성된 컨택홀(161)을 통해 초기화전압선(124)과 연결되고, 초기화연결선(173)의 타단은 제1게이트절연층(GI1), 제2게이트절연층(GI2) 및 층간절연층(ILD)에 형성된 컨택홀(162)을 통해 초기화 소스영역(176d)과 연결될 수 있다.
동작제어 박막트랜지스터(T5)는 동작제어 반도체층(130e), 동작제어 게이트전극(125e), 동작제어 소스영역(176e) 및 동작제어 드레인영역(177e)을 포함한다. 동작제어 채널영역은 동작제어 반도체층(130e) 중 동작제어 게이트전극(125e)과 중첩되는 부분이며, 동작제어 게이트전극(125e)은 발광제어선(123)의 일부에 해당한다. 동작제어 소스영역(176e)은 제1 및 제2게이트절연층(GI1, GI2), 및 층간절연층(ILD)에 형성된 컨택홀(165)을 통해 하부 구동전압선(172)에 전기적으로 연결될 수 있다. 이때, 필요에 따라 하부 구동전압선(172)의 컨택홀(165) 근방의 부분을 동작제어 박막트랜지스터(T5)의 소스영역, 즉 소스전극으로 이해할 수도 있다.
발광제어 박막트랜지스터(T6)는 발광제어 반도체층(130f), 발광제어 게이트전극(125f), 발광제어 소스영역(176f) 및 발광제어 드레인영역(177f)을 포함한다. 발광제어 채널영역은 발광제어 반도체층(130f) 중 발광제어 게이트전극(125f)과 중첩되는 부분이며, 발광제어 게이트전극(125f)은 발광제어선(123)의 일부에 해당한다. 발광제어 드레인영역(177f)은 제1 및 제2게이트절연층(GI1, GI2), 및 층간절연층(ILD)에 형성된 컨택홀(163)을 통해 층간절연층(ILD) 상의 중간연결층(175)에 연결될 수 있다. 중간연결층(175)은 데이터선(171)이나 하부 구동전압선(172) 등과 함께 층간절연층(143) 상에 위치할 수 있다. 중간연결층(175)은 컨택홀(183)을 통해 보조연결층(179)에 전기적으로 연결되고, 보조연결층(179)이 컨택홀(185)을 통해 유기발광소자(OLED)의 화소전극(310)에 전기적으로 연결된다.
제2초기화 박막트랜지스터(T7)는 제2초기화 반도체층(130g), 제2초기화 게이트전극(125g), 제2초기화 소스영역(176g) 및 제2초기화 드레인영역(177g)을 포함한다. 제2초기화 채널영역은 제2초기화 반도체층(130g) 중 제2초기화 게이트전극(125g)과 중첩되는 부분이며, 제2초기화 게이트전극(125g)은 이전 스캔선(122)의 일부에 해당한다. 제2초기화 소스영역(176g)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 유기발광소자(OLED)의 화소전극(310)에 연결되어 있으며, 제2초기화 드레인영역(177g)은 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4) 및 초기화전압선(124)에 연결되어 있다. 제2초기화 박막트랜지스터(T7)는 이전 스캔선(122)을 통해 전달받은 이전 스캔신호에 따라 턴-온되어 유기발광소자(OLED)의 화소전극을 초기화시킨다.
스토리지 커패시터(Cst)는 제1스토리지 축전판(125a) 및 제2스토리지 축전판(127)을 포함한다. 제2스토리지 축전판(127)은 제2게이트절연층(GI2)을 사이에 두고 제1스토리지 축전판(125a)과 중첩한다.
스캔선(121), 이전 스캔선(122), 발광제어선(123), 및 구동 게이트전극(125a, 또는 제1스토리지 축전판)은 동일 층, 구체적으로 도 5의 디스플레이영역(DA)에 도시된 바와 같이, 제1게이트절연층(GI1) 상에 위치할 수 있다. 스캔선(121), 이전 스캔선(122), 발광제어선(123), 및 구동 게이트전극(125a, 또는 제1스토리지 축전판)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 단층 또는 다층으로 이루어질 수 있다. 일 예로, 스캔선(121), 이전 스캔선(122), 발광제어선(123), 및 구동 게이트전극(125a, 또는 제1스토리지 축전판)은 Mo의 단층일 수 있다.
제2스토리지 축전판(127) 및 초기화전압선(124)은, 동일 층, 구체적으로 도 5의 디스플레이영역(DA)에 도시된 바와 같이, 제2게이트절연층(GI2) 상에 위치할 수 있다. 제2스토리지 축전판(127) 및 초기화전압선(124)은, 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 예로, 제2스토리지 축전판(127) 및 초기화전압선(124)은, Mo의 단층이거나 또는 Mo/Al/Mo의 다층일 수 있다.
데이터선(171), 하부 구동전압선(172), 초기화연결선(173), 연결부재(174) 및 중간연결층(175)은 동일 층, 구체적으로 도 5의 디스플레이영역(DA)에 도시된 바와 같이, 층간절연층(ILD) 상에 위치할 수 있다. 데이터선(171), 하부 구동전압선(172), 초기화연결선(173), 연결부재(174) 및 중간연결층(175)은 동일한 물질을 포함할 수 있다. 데이터선(171), 하부 구동전압선(172), 초기화연결선(173), 연결부재(174) 및 중간연결층(175)은, 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일부 선택적인 실시예로, 데이터선(171), 하부 구동전압선(172), 초기화연결선(173), 연결부재(174) 및 중간연결층(175)은, Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
하부 구동전압선(172)과 상부 구동전압선(178)은 전기적으로 연결된다. 예컨대, 하부 구동전압선(172) 및 상부 구동전압선(178) 사이의 제1유기절연층(PL1)에 정의된 콘택홀(181)을 통해 하부 구동전압선(172)과 상부 구동전압선(178)은 접속된다. 구동전압선(172, 178)은 복수개의 화소들에 있어서 일정한 전기적 신호, 즉 구동전압(ELVDD)을 공급한다. 고품질의 이미지를 제공하는 디스플레이 장치를 구현하기 위해서는 구동전압선(172, 178)에서 전압강하 등이 발생하지 않도록 할 필요가 있다. 본 발명의 실시예들에 따르면 상부 구동전압선(178)과 하부 구동전압선(172)이 전기적으로 연결되므로, 고해상도의 디스플레이 장치를 구현하기 위하여 화소(P)의 면적이 줄어드는 경우에도 구동전압선(172, 178)의 저항에 의한 전압강하 등의 문제를 해소할 수 있다.
상부 구동전압선(178)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일부 선택적인 실시예로, 상부 구동전압선(178)은, Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
도 5에 도시된 바와 같이, 데이터선(171), 하부 구동전압선(172), 초기화연결선(173), 연결부재(174) 및 중간연결층(175) 상에는 패시베이션층(PVX)이 배치될 수 있다. 패시베이션층(PVX)은 예컨대, 질화규소(SiNx)를 포함할 수 있다. 질화규소에 포함된 수소가 반도체층의 댕글링 본드와 결합하면서 반도체층에 있던 결함 사이트(defect site)를 제거하여, 박막트랜지스터들의 특성을 향상시킬 수 있다.
한편 도시되지는 않았으나, 패시베이션층(PVX)은 외곽영역(PA)에서 노출된 일부 배선들을 커버하며, 배선들을 보호할 수 있다. 예컨대, 외곽영역(PA)의 일부에서는, 배선(21, 31, 51, 61,71)들의 적어도 일 부분이 노출될 수 있으며, 노출된 부분은 화소전극(310, 도 5 참조)의 패터닝시 사용되는 에천트에 의해 손상될 수 있다. 그러나, 본원의 일부 실시예에 따르면, 패시베이션층(PVX)이 이들 배선(21, 31, 51, 61,71)들의 상기 일 부분을 커버함으로써 보호할 수 있다.
상부 구동전압선(178) 및 보조연결층(179)은 제2유기절연층(PL2)으로 커버된다. 제1 및 제2유기절연층(PL1, PL2)은 유기물을 포함한다. 유기물은 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
제2유기절연층(PL2) 상에는, 화소전극(310), 상대전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자(OLED)가 위치할 수 있다.
화소전극(310) 상에는 화소정의막(150)이 배치될 수 있다. 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 화소정의막(150)은 화소전극(310)의 가장자리와 상대전극(330) 사이의 거리를 증가시킴으로써, 이들 사이에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는, 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 중간층(320)의 구조는 전술한 바에 한정되는 것은 아니고, 다양한 구조를 가질 수 있다. 예컨대, 중간층(320)은 복수개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
상대전극(330)은 디스플레이영역(DA) 상부에 배치되며, 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 상대전극(330)은 복수개의 유기발광소자(OLED)들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(310)들에 대응할 수 있다.
유기발광소자(OLED)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있으므로, 봉지층(400)으로 덮어 보호될 수 있다. 봉지층(400)은 디스플레이영역(DA)을 덮으며 디스플레이영역(DA) 외측까지 연장될 수 있다. 이러한 봉지층(400)은 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함할 수 있다.
제1무기봉지층(410)은 상대전극(330)을 덮으며, 산화규소, 질화규소, 및/또는트라이산질화규소 등을 포함할 수 있다. 도시되지는 않았으나, 필요에 따라 제1무기봉지층(410)과 상대전극(330) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 제1무기봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 상면이 평탄하지 않게 된다. 유기봉지층(420)은 이러한 제1무기봉지층(410)을 덮으며, 제1무기봉지층(410)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(420)은 디스플레이영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 유기봉지층(420)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(430)은 유기봉지층(420)을 덮으며, 산화규소, 질화규소, 및/또는트라이산질화규소 등을 포함할 수 있다.
봉지층(400)은 전술한 다층 구조를 통해 봉지층(400) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(410)과 유기봉지층(420) 사이에서 또는 유기봉지층(420)과 제2무기봉지층(430) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다. 도시되지는 않았으나, 봉지층(400) 상에는 투광성 접착제를 통해 편광판이 배치될 수 있다. 편광판은 외광반사를 줄이기 위한 구조로, 편광판 대신에, 블랙매트릭스와 칼라필터를 포함하는 층이 사용될 수 있다.
도 5의 벤딩영역(BA)을 중심으로 한 외곽영역(PA)을 참조하면, 기판(100) 상에 배치된, 그리고 산화규소(SiOx), 질화규소(SiNx) 또는/및 산질화규소(SiON)와 같은 무기물을 포함하는 버퍼층(BL), 제1 및 제2게이트절연층(GI1, GI2) 및 층간절연층(ILD)을 통칭하여 무기절연층(IL)이라 할 수 있다. 도 5에서는, 벤딩영역(BA)을 중심으로 한 외곽영역(PA)에서의 무기절연층(IL)이 버퍼층(BL), 제1 및 제2게이트절연층(GI1, GI2) 및 층간절연층(ILD)을 포함하는 것으로 도시하고 있다. 다른 실시예예로서, 무기절연층(IL)은 버퍼층(BL), 제1 및 제2게이트절연층(GI1, GI2) 및 층간절연층(ILD) 중에서 적어도 어느 하나를 포함할 수 있다.
무기절연층(IL)은 벤딩영역(BA)에 대응하는 개구(OP)를 갖는다. 버퍼층(BL), 제1 및 제2게이트절연층(GI2, GI2) 및 층간절연층(ILD) 각각은 벤딩영역(BA)에 대응하는 개구(op1, op2, op3, op4)를 가질 수 있다.
만약, 무기절연층(IL)이 벤딩영역(BA)에서 개구(OP)를 갖지 않은 채 제1영역(1A)에서 제2영역(2A)에 이르기까지 연속적으로 형성된 경우, 디스플레이 장치(1)의 벤딩시 무기절연층(IL)에 스트레스가 인가된다. 무기물층은 유기물층과 달리 그 경도가 크기 때문에, 디스플레이 장치(1)의 벤딩에 의해 무기절연층(IL)에 크랙이 발생하기 쉽다. 무기절연층(IL)에 크랙이 발생하는 경우, 무기절연층(IL) 상의 제1 및 제2도전층(213a, 213b)에도 크랙 등이 발생하여 단선과 같은 불량을 야기할 수 있다.
그러나, 본 실시예들에 따르면, 전술한 바와 같이 무기절연층(IL)이 개구(OP)를 포함하므로, 스트레스에 의한 크랙 등 발생을 방지하거나 발생확률을 줄일 수 있다. 이 때, x방향을 따르는 개구(OP)의 폭(OW)은 벤딩영역(BA)의 폭 보다 같거나 크게 형성되어 크랙에 의한 불량을 최소화할 수 있다.
한편, 기판(100)은 적어도 하나의 플라스틱층을 포함함으로써 플렉서블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 제1플라스틱층(101) 및 제2플라스틱층(105)을 포함할 수 있다. 기판(100)은 제1플라스틱층(101)과 제2플라스틱층(105) 사이의 제1배리어층(103), 및 제2플라스틱층(105)과 버퍼층(BL) 사이의 제2배리어층(107)을 포함할 수 있다.
제1 및 제2플라스틱층(101, 105)은 폴리이미드(polyimide, PI), 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyether imide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP), 환형 올레핀 고분자(Cyclic olefin polymer), 환형 올레핀 공중합체(Cyclic olefin copolymer)등일 수 있다.
제1 및 제2배리어층(103, 107)은 산화규소(SiOx), 질화규소(SiNx) 또는/및 산질화규소(SiON)와 같은 무기물을 포함하며, 외부로부터 불순물이 제1 및 제2플라스틱층(101, 105)을 지나 박막트랜지스터를 손상시키거나 열화시키는 것을 방지할 수 있다.
제2배리어층(107)은 벤딩영역(BA)에 대응하는 개구(107a)를 가질 수 있다. 제2배리어층(107)의 개구(107a)를 통해 기판(100)의 제2플라스틱층(105)이 노출될 수 있다. 전술한 바와 마찬가지로, 무기물층인 제2배리어층(107)에 스트레스에 의한 크랙 등의 발생에 따른 문제를 방지하기 위하여, 무기절연층(IL)의 개구(OP)와 대응하도록 제2배리어층(107)은 개구(107a)를 가질 수 있다. 본 명세서에서, 대응된다고 함은 중첩되는 것으로 이해될 수 있다.
도 5에는, 버퍼층(BL)의 개구(op1)와, 제1게이트절연층(GI1)의 개구(op2)와, 제2게이트절연층(GI2)의 개구(op3)와, 층간절연층(ILD)의 개구(op4) 및 제2배리어층(107)의 개구(107a)의 내측면들이 서로 일치하는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다. 각 개구(op1, op2, op3, op4, 107a)의 내측면은 서로 일치하지 않을 수 있으며, 각 개구(op1, op2, op3, op4, 107a)의 크기는 상이할 수 있다. 이 경우, 무기절연층(IL)의 개구(OP)는, 개구(op1, op2, op3, op4, 107a)들 중 크기가 가장 작은 것으로 정의될 수 있다.
무기절연층(IL), 예컨대 층간절연층(ILD)의 바로 위에는 제1도전층(213a) 및 제2도전층(213b)이 서로 이격되어 배치된다. 제1도전층(213a) 및 제2도전층(213b)은 무기절연층(IL)의 개구(OP)를 사이에 두고 서로 분리되어 있다. 서로 분리된 제1 및 제2도전층(213a, 213b)은 제1유기절연층(PL1) 상의 연결도전층(215)에 의해 전기적으로 연결된다. 벤딩영역(BA)에서 서로 분리된 제1 및 제2도전층(213a, 213b) 및 이들을 연결하는 연결도전층(215)의 구조는, 앞서 도 1을 참조하여 설명한 배선들(21, 31,51, 61, 71)들 중 적어도 어느 하나의 배선의 구조에 해당하는 것으로 이해될 수 있다.
제1 및 제2도전층(213a, 213b)은 데이터선(171) 및 하부 구동전압선(172)과 동일한 층에 배치되며, 동일한 물질을 포함하고, 연결도전층(215)은 상부 구동전압선(178) 및 보조연결층(179)과 동일한 층에 배치되며, 동일한 물질을 포함한다. 제1 및 제2도전층(213a, 213b)과 연결도전층(215) 사이, 구체적으로 제1 및 제2도전층(213a, 213b)과 제1유기절연층(PL1) 사이에는 패시베이션층(PVX)이 배치될 수 있다. 패시베이션층(PVX)은 무기절연층(IL)의 개구(OP)와 대응하는 개구(PVX-op)를 포함하며, 제1 및 제2도전층(213a, 213b)과 연결도전층(215)의 컨택을 위한 홀(PVX-h)을 포함한다. 패시베이션층(PVX)은 외곽영역(PA) 중 도 5에는 도시되지 않은 다른 영역 상에서, 제1 및 제2유기절연층(PL1, PL2)에 의해 덮이지 않은 부분을 배선의 일부. 예컨대 제1 및 제2도전층(213a, 213b)의 일부를 보호할 수 있다.
제1 및 제2도전층(213a, 213b)은 개구(OP)를 갖는 무기절연층(IL) 상에 도전성 물질층(미도시)을 형성한 후, 이를 식각하여 형성할 수 있다. 무기절연층(IL)의 두께는 약 20,000Å 내지 24,000Å정도일 수 있다. 이 때, 무기절연층(IL)의 단차에 의해, 무기절연층(IL)의 개구(OP)에 배치되어 있던 도전성 물질층(미도시)의 일부가 잔존하면서 잔존패턴(213s)이 남을 수 있다. 도 5의 외곽영역(PA) 및 도 6에 도시된 바와 같이, 잔존패턴(213s)은 개구(OP)의 가장자리, 즉 무기절연층(IL)의 내측면과 인접하게 배치된다. 이하에서는 설명의 편의를 위하여, 잔존패턴(213s)이 남은 상태를 중심으로 설명한다.
만약, 제1도전층(213a) 및 제2도전층(213b)이 개구(OP)를 사이에 두고 서로 이격되지 않은 경우, 즉 도 7a 및 도 7b에 도시된 바와 같이 도전층(2213)이 벤딩영역(BA)에서 끊기지 않은 채 연장된 경우, 이웃한 도전층(2213)들 사이에 존재하는 잔존패턴(2213s)에 의해 이웃한 도전층(2213)들 간에 단락이 발생할 수 있다. 각 도전층(2213)은 앞서 도 1을 참조하여 설명한, 배선(21, 31, 51, 61, 71)들 중 적어도 어느 하나일 수 있는데, 이 경우 디스플레이 장치(1)의 정상적인 동작이 불가능하다.
그러나, 본 발명의 실시예들에 따르면, 전술한 바와 같이 제1 및 제2도전층(213a, 213b)이 잔존패턴(213s)과의 단락을 피해 상호 이격되며, 연결도전층(215)에 의해 전기적으로 연결될 수 있다. 따라서, 불필요한 전기적 단락없이 배선, 예컨대 도 1을 참조하여 설명한 배선(21, 31, 51, 61, 71)으로서의 기능을 용이하게 수행할 수 있다. 도 5에는 개구(OP)에 제3도전층(213c)이 패터닝된 상태를 도시하고 있으나, 제3도전층(213c)은 생략될 수 있다.
제1 및 제2도전층(213a, 213b)과 연결도전층(215) 사이의 제1유기절연층(PL1)의 일부는, 무기절연층(IL)의 개구(OP)의 적어도 일부를 채운다. 제1유기절연층(PL1)의 일부는 무기절연층(IL)의 개구(OP) 내에 배치된다. 제1유기절연층(PL1) 중 무기절연층(IL)의 개구(OP) 내에 위치한 적어도 일부는, 개구(OP) 및 제2배리어층(107)의 개구(107a)를 통해 제2플라스틱층(105)과 직접 접촉할 수 있다. 그리고, 연결도전층(215)은 제2유기절연층(PL2) 및 화소정의막(150)으로 덮일 수 있다. 도 5에는 디스플레이영역(DA)까지만 화소정의막(150)이 연장된 구조를 도시하고 있으나, 다른 실시예에서 화소정의막(150)은 벤딩영역(BA) 상으로도 연장될 수 있다.
제1 및 제2유기절연층(PL1, PL2)은 유기물을 포함하는 특성 상 크랙이 발생할 확률이 낮다. 따라서, 제1 및 제2유기절연층(PL1, PL2)은 이들 사이의 연결도전층(215) 중 벤딩영역(BA)에 대응하는 부분에 크랙이 발생하는 것을 방지하거나 발생확률을 최소화할 수 있다. 그리고, 유기물층인 제1 및 제2유기절연층(PL1, PL2)은 그 경도가 무기물층보다 낮기에, 디스플레이 장치(1)의 벤딩에 의해 발생하는 인장 스트레스를 흡수하여 제1 및 제2도전층(213a, 213b) 및/또는 연결도전층(215)에 인장 스트레스가 집중되는 것을 효과적으로 최소화할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 디스플레이 장치의 디스플레이영역에 배치된 어느 한 화소를 개략적으로 도시한 평면도이고, 도 9은 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 나타낸 단면도이다. 도 9에서는 설명의 편의를 위하여 디스플레이 장치가 벤딩되지 않은 상태로 도시하며, 도 9의 디스플레이영역(DA)의 단면도는 도 8의 C-C선 및 D-D선에 따른 단면도에 대응한다.
전술한 도 4 및 도 5의 디스플레이 장치(1)의 구동전압선은 상부 구동전압선(178) 및 이와 연결된 하부 구동전압선(172)의 이중 층으로 형성된 경우를 도시하고 있으나, 본 발명은 이에 한정되는 것은 아니다.
도 8 및 도 9에 도시된 바와 같이, 구동전압선은 상부 구동전압선(178)의 단일 층일 수 있다. 도 9의 상부 구동전압선(178)의 면적은 앞서 도 4 및 도 5에서의 상부 구동전압선(178) 보다 그 면적을 더 크게 하여 전압강하 등의 문제를 해소할 수 있다. 구동전압선이 상부 구동전압선(178)의 단일층인 점을 제외하고는, 도 8 및 도 9에 도시된 다른 구성은 앞서 도 4 및 도 5를참조하여 설명한 구성과 동일하므로 중복 설명은 생략한다.
도 10 내지 도 12는 본 발명의 다른 실시예들에 따른 디스플레이 장치의 외곽영역의 일부를 개략적으로 나타낸 단면도들이고, 도 13 내지 도 15는 각각 도 10 내지 도 12의 평면도들이다. 도 10 내지 도 12에 도시된 실시예들은, 앞서 도 5 내지 도 9를 참조하여 설명한 디스플레이 장치 중에서 벤딩영역(BA)을 중심으로 한 구조에만 차이가 있으므로, 설명의 편의를 위하여 벤딩영역(BA)을 중심으로 한 외곽영역(PA)만을 도시한다.
도 10 및 도 13을 참조하면, 제1 및 제2도전층(213a, 213b)을 전기적으로 연결하는 연결도전층(215)은, 개구(OP)의 제3도전층(213c)에도 전기적으로 연결될 수 있다.
도 11 및 도 14를 참조하면, 연결도전층(215)은 제1 및 제2 연결도전층(215a, 215b)을 포함할 수 있다. 제1연결도전층(215a)은 제1도전층(213a)과 제3도전층(213c)을 전기적으로 연결하고, 제2연결도전층(215b)은 제3도전층(213c)과 제2도전층(213b)을 전기적으로 연결할 수 있다.
도 12 및 도 15를 참조하면, 개구(OP)에는 복수의 제3도전층(213c1, 213c2)들이 배치될 수 있다. 이 경우, 연결도전층(215)은 제1 내지 제3연결도전층(215a, 215b, 215c)을 포함할 수 있다. 제1연결도전층(215a)은 제1도전층(213a) 및 제1도전층(213a)에 인접한 제3도전층(213c1)을 전기적으로 연결하고, 제2연결도전층(215b)은 제2도전층(213b) 및 제2도전층(213b)에 인접한 제3도전층(213c2)을 전기적으로 연결하며, 제3연결도전층(215c)은 이웃한 제3도전층(213c1, 213c2)들을 전기적으로 연결할 수 있다.
도 11과 도 14, 및 도 12와 도 15에 도시된 바와 같이, 연결도전층(215)이 상호 이격된 복수의 연결도전층을 포함하는 경우, 디스플레이 장치의 벤딩시 연결도전층(215)에 가해지는 인장 스트레스에 의한 크랙 등이 발생할 확률을 더 줄일 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판
213a: 제1도전층
213b: 제2도전층
213c: 제3도전층
215: 연결전극층
215a:제1연결전극층
215b: 제2연결전극층
215c: 제3연결전극층
BL: 버퍼층
GI1: 제1게이트절연층
GI2: 제2게이트절연층
ILD2: 층간절연층
PL1: 제1유기절연층
PL2: 제2유기절연층

Claims (20)

  1. 디스플레이영역 및 디스플레이 외측의 주변영역을 포함하고, 상기 주변영역이 벤딩영역을 포함하며, 일방향으로 연장된 벤딩축을 중심으로 벤딩된 기판;
    상기 디스플레이영역 상에 배치되며, 구동 반도체층 및 상기 구동 반도체층에 중첩하는 구동 게이트전극을 포함하는 구동 트랜지스터;
    상기 디스플레이영역 상에 배치되고, 상기 구동 트랜지스터에 전기적으로 연결된 스위칭 트랜지스터;
    상기 디스플레이영역 상에 배치되며 상기 스위칭 트랜지스터와 전기적으로 연결되는 데이터선;
    연결부재를 통해 상기 구동 트랜지스터의 상기 구동 게이트전극에 전기적으로 연결된 보상 반도체층 및 상기 보상 반도체층에 중첩하는 보상 게이트전극을 포함하는 보상 트랜지스터;
    상기 구동 반도체층과 연결된 발광제어 반도체층 및 상기 발광제어 반도체층과 중첩하는 발광제어 게이트전극을 포함하는 발광제어 트랜지스터;
    상기 발광제어 반도체층에 전기적으로 연결된 중간연결층;
    상기 중간연결층 상의 제1유기절연층;
    상기 제1유기절연층 상에 배치되며, 상기 중간연결층에 전기적으로 연결된 보조연결층;
    상기 보조연결층 상의 제2유기절연층;
    상기 제2유기절연층 상에 배치된 화소전극을 포함하는 발광소자;
    상기 디스플레이영역 상에 배치되는 구동전압선;
    상기 벤딩영역에 대응하는 개구를 갖는 무기절연층;
    상기 주변영역 상에 배치되며, 상기 개구를 중심으로 상호 이격되며, 상기 제1유기절연층 아래에 배치되는 제1도전층 및 제2도전층; 및
    상기 제1유기절연층에 정의된 컨택홀을 통해 상기 제1도전층 및 상기 제2도전층과 전기적으로 연결되는 연결도전층;
    을 포함하고,
    상기 구동전압선은,
    상기 디스플레이영역에서 상기 제1유기절연층 상에 배치되되 보상트랜지스터의 상기 보상 반도체층과 중첩하고 상기 발광소자의 화소전극 아래에 배치된 제2유기절연층에 중첩되며,
    상기 연결도전층은 상기 제1유기절연층 상에 배치되며 상기 구동전압선 및 상기 보조연결층과 동일한 물질을 포함하고 상기 제2유기절연층에 중첩되는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1도전층 및 상기 제2도전층은 상기 무기절연층 상에 배치되는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제1유기절연층의 일부는 상기 데이터선과 상기 구동전압선 사이에 개재되는, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 개구 내에 배치되며, 상기 제1도전층 및 상기 제2도전층과 동일한 물질을 포함하는 제3도전층을 더 포함하는, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 연결도전층은 상기 제1유기절연층에 정의된 컨택홀을 통해 상기 제3도전층과 접속하는, 디스플레이 장치.
  6. 제4항에 있어서,
    상기 연결도전층은,
    상기 제1도전층 및 상기 제3도전층을 연결하는 제1연결도전층; 및
    상기 제2도전층 및 상기 제3도전층을 연결하며, 상기 제1연결도전층과 이격된 제2연결도전층;을 포함하는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 제3도전층은 상기 개구 내에서 이격된 복수의 제3도전층들을 포함하며,
    상기 연결도전층은 상기 복수의 제3도전층들 중 이웃한 제3도전층들을 연결하는 추가 연결도전층을 더 포함하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 구동전압선과 적어도 일부 중첩하며, 상기 구동전압선과 전기적으로 연결된 추가 구동전압선을 더 포함하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 추가 구동전압선은 상기 데이터선과 동일한 물질을 포함하는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 기판은 플라스틱층을 포함하고,
    상기 제1유기절연층 중 상기 개구 내의 부분의 적어도 일부는, 상기 기판의 상기 플라스틱층과 직접 접촉하는, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 기판은 상기 플라스틱층 상의 무기 배리어층을 더 포함하고, 상기 무기 배리어는 상기 개구와 대응하며 상기 플라스틱층을 노출하는 개구를 포함하는, 디스플레이 장치.
  12. 디스플레이영역 및 디스플레이 외측의 주변영역을 포함하고, 상기 주변영역이 벤딩영역을 포함하는 기판;
    상기 디스플레이영역 상에 배치되며, 반도체층 및 게이트전극을 포함하는 박막트랜지스터;
    상기 디스플레이영역에서 상기 게이트전극 상에 배치되며, 상기 주변영역에서 상기 벤딩영역에 대응하는 개구를 포함하는 무기절연층;
    상기 디스플레이영역 상에 배치되며, 상기 박막트랜지스터와 전기적으로 연결된 중간연결층;
    상기 중간연결층 상의 제1유기절연층;
    상기 디스플레이영역에서 상기 제1유기절연층 상에 배치되며 상기 중간연결층과 전기적으로 연결된 보조연결층;
    상기 보조연결층 상의 제2유기절연층;
    상기 제2유기절연층 상의 화소전극;
    상기 디스플레이영역 상에 배치되며, 상기 무기절연층과 상기 화소전극 사이의 제1배선층;
    상기 주변영역에 배치되고, 상기 개구를 중심으로 상호 이격되며, 상기 무기절연층 상의 제1도전층 및 제2도전층;
    상기 주변영역에서 상기 제1유기절연층 상에 배치되며, 상기 제1유기절연층에 정의된 컨택홀을 통해 상기 제1도전층 및 상기 제2도전층을 전기적으로 연결하는 연결도전층;
    을 포함하고,
    상기 연결도전층은 상기 제1유기절연층과 상기 제2유기절연층 사이에 개재되며 상기 보조연결층 및 상기 제1배선층과 동일한 물질을 포함하는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제1배선층은 상기 디스플레이영역에서 상기 제1유기절연층 상에 배치되고,
    상기 디스플레이영역에서 상기 제1유기절연층의 아래에 배치된 제2배선층을 더 포함하는, 디스플레이 장치.
  14. 제13항에 있어서,
    상기 제1배선층과 상기 제2배선층은, 상기 제1유기절연층에 정의된 콘택홀을 통해 서로 연결되는, 디스플레이 장치.
  15. 제14항에 있어서,
    상기 제1배선층과 상기 제2배선층은, 각각 상부 구동전압선 및 구동 전압선인, 디스플레이 장치.
  16. 제13항에 있어서,
    상기 디스플레이영역 상에 배치되며, 상기 박막트랜지스터에 전기적으로 연결된 데이터선 및 구동전압선을 더 포함하고,
    상기 제1배선층과 상기 제2배선층 중 어느 하나는 데이터선이고, 다른 하나는 구동전압선인, 디스플레이 장치.
  17. 제12항에 있어서,
    상기 개구 내에 배치되며, 상기 제1도전층 및 상기 제2도전층과 동일한 물질을 포함하는 적어도 하나의 제3도전층을 더 포함하는, 디스플레이 장치.
  18. 제17항에 있어서,
    상기 연결도전층은, 상기 제1유기절연층에 정의된 컨택홀을 통해 상기 적어도 하나의 제3도전층과 접속하는, 디스플레이 장치.
  19. 제18항에 있어서,
    상기 연결도전층은, 복수의 연결도전층들을 포함하며,
    상기 복수의 연결도전층들 각각은 상기 제1 내지 제3도전층들 중 이웃한 도전층들을 연결하는, 디스플레이 장치.
  20. 제12항에 있어서,
    상기 기판은 플라스틱층을 포함하고, 상기 제1유기절연층 중 상기 개구 내의 부분의 적어도 일부는, 상기 개구를 통해 상기 플라스틱층과 직접 접촉하는, 디스플레이 장치.
KR1020160154453A 2016-11-18 2016-11-18 디스플레이 장치 KR102631257B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160154453A KR102631257B1 (ko) 2016-11-18 2016-11-18 디스플레이 장치
US15/684,236 US10211277B2 (en) 2016-11-18 2017-08-23 Display device
CN201711120186.4A CN108074960B (zh) 2016-11-18 2017-11-14 显示装置
EP17202036.4A EP3327809B1 (en) 2016-11-18 2017-11-16 Display device
US16/262,262 US10916616B2 (en) 2016-11-18 2019-01-30 Display device having flexible non-display area portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160154453A KR102631257B1 (ko) 2016-11-18 2016-11-18 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20180056497A KR20180056497A (ko) 2018-05-29
KR102631257B1 true KR102631257B1 (ko) 2024-01-31

Family

ID=60387867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160154453A KR102631257B1 (ko) 2016-11-18 2016-11-18 디스플레이 장치

Country Status (4)

Country Link
US (2) US10211277B2 (ko)
EP (1) EP3327809B1 (ko)
KR (1) KR102631257B1 (ko)
CN (1) CN108074960B (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102631989B1 (ko) * 2016-10-31 2024-01-31 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR102631257B1 (ko) * 2016-11-18 2024-01-31 삼성디스플레이 주식회사 디스플레이 장치
JP6982958B2 (ja) * 2017-01-13 2021-12-17 株式会社ジャパンディスプレイ 表示装置
KR102325171B1 (ko) * 2017-03-20 2021-11-10 삼성디스플레이 주식회사 표시 장치
KR102432386B1 (ko) 2017-07-12 2022-08-12 삼성디스플레이 주식회사 표시 장치
KR102325221B1 (ko) * 2017-07-27 2021-11-10 엘지디스플레이 주식회사 표시장치
US20200066822A1 (en) * 2017-07-28 2020-02-27 Sharp Kabushiki Kaisha Display device, manufacturing method for display device, and manufacturing device for display device
JP7038125B2 (ja) * 2017-07-28 2022-03-17 シャープ株式会社 表示デバイス、表示デバイスの製造方法
US10580849B2 (en) * 2017-08-03 2020-03-03 Sharp Kabushiki Kaisha Display device including an inorganic residual layer defined in an opening of a bending section
KR102349279B1 (ko) * 2017-09-08 2022-01-11 삼성디스플레이 주식회사 디스플레이 장치
WO2019058501A1 (ja) * 2017-09-22 2019-03-28 シャープ株式会社 表示デバイス、及び、表示デバイスの製造方法
US20200219423A1 (en) * 2017-09-27 2020-07-09 Sharp Kabushiki Kaisha Flexible display device and method of manufacturing flexible display device
CN111149429B (zh) * 2017-09-28 2022-10-04 夏普株式会社 显示装置
KR102562900B1 (ko) 2018-02-02 2023-08-04 삼성디스플레이 주식회사 가요성 표시장치 및 터치감지 표시장치
KR102550504B1 (ko) * 2018-02-09 2023-07-03 삼성전자주식회사 복수개의 배선층을 벤딩 영역에 포함하는 디스플레이
US20210233438A1 (en) * 2018-05-08 2021-07-29 Huawei Technologies Co., Ltd. Flexible display panel and mobile terminal
KR102675480B1 (ko) * 2018-06-15 2024-06-13 삼성디스플레이 주식회사 표시 장치
CN108878486A (zh) * 2018-06-26 2018-11-23 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
CN109065505B (zh) * 2018-08-10 2021-01-15 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法
CN109148529B (zh) * 2018-08-20 2021-11-02 武汉华星光电半导体显示技术有限公司 基板及显示装置
CN109273503B (zh) * 2018-09-27 2021-01-22 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
WO2020066020A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示装置およびその製造方法
KR102620972B1 (ko) * 2018-10-23 2024-01-05 삼성디스플레이 주식회사 디스플레이 장치
KR20200053991A (ko) * 2018-11-09 2020-05-19 엘지디스플레이 주식회사 표시 장치
KR20200057855A (ko) * 2018-11-16 2020-05-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200085962A (ko) * 2019-01-07 2020-07-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200110490A (ko) * 2019-03-13 2020-09-24 삼성디스플레이 주식회사 표시 장치
KR20200110554A (ko) 2019-03-14 2020-09-24 삼성디스플레이 주식회사 표시 장치
CN109887416B (zh) * 2019-03-15 2021-12-10 京东方科技集团股份有限公司 柔性显示基板及其制造方法、显示装置
CN110246849A (zh) * 2019-05-17 2019-09-17 武汉华星光电半导体显示技术有限公司 阵列基板
KR20200140980A (ko) * 2019-06-07 2020-12-17 삼성디스플레이 주식회사 표시 장치
CN110197845B (zh) * 2019-06-20 2021-06-25 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
KR102671010B1 (ko) 2019-06-25 2024-06-03 삼성디스플레이 주식회사 표시 장치
KR20210004008A (ko) * 2019-07-02 2021-01-13 삼성디스플레이 주식회사 표시장치
CN110429088A (zh) * 2019-07-18 2019-11-08 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其显示面板
KR20210014810A (ko) * 2019-07-30 2021-02-10 삼성디스플레이 주식회사 표시 장치
US12073790B2 (en) 2019-07-31 2024-08-27 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
KR20210025160A (ko) * 2019-08-26 2021-03-09 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US11508922B2 (en) 2019-08-27 2022-11-22 Samsung Display Co., Ltd. Display device including elastic member
KR20210027641A (ko) 2019-08-30 2021-03-11 삼성디스플레이 주식회사 표시패널
KR20210027676A (ko) * 2019-08-30 2021-03-11 삼성디스플레이 주식회사 디스플레이 장치
CN111106154A (zh) 2019-12-12 2020-05-05 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制造方法
KR20210080671A (ko) * 2019-12-20 2021-07-01 삼성디스플레이 주식회사 표시장치
KR20210083441A (ko) 2019-12-26 2021-07-07 삼성디스플레이 주식회사 표시장치
CN111063721A (zh) * 2020-01-06 2020-04-24 武汉华星光电半导体显示技术有限公司 Oled显示面板及显示装置
KR20210113532A (ko) * 2020-03-06 2021-09-16 삼성디스플레이 주식회사 디스플레이 장치
EP4340579A3 (en) * 2020-03-23 2024-06-12 BOE Technology Group Co., Ltd. Display substrate, preparation method thereof, display mother plate and display device
US12117707B2 (en) * 2020-04-20 2024-10-15 Sharp Kabushiki Kaisha Display device and method for manufacturing display device
KR20210130879A (ko) * 2020-04-22 2021-11-02 삼성디스플레이 주식회사 표시 장치
WO2022126585A1 (zh) * 2020-12-18 2022-06-23 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
KR20230004972A (ko) * 2021-06-29 2023-01-09 삼성디스플레이 주식회사 발광 표시 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419065B2 (en) * 2012-08-07 2016-08-16 Apple Inc. Flexible displays
KR101965257B1 (ko) 2012-10-08 2019-04-04 삼성디스플레이 주식회사 플렉시블 표시 장치
KR102222680B1 (ko) 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102047729B1 (ko) * 2013-04-30 2019-11-22 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102207563B1 (ko) * 2013-10-29 2021-01-27 삼성디스플레이 주식회사 유기 발광 표시장치 및 유기 발광 표시장치의 제조 방법
KR102253870B1 (ko) * 2014-08-11 2021-05-21 삼성디스플레이 주식회사 유기 발광 표시 장치
US9544994B2 (en) * 2014-08-30 2017-01-10 Lg Display Co., Ltd. Flexible display device with side crack protection structure and manufacturing method for the same
KR102352182B1 (ko) * 2015-01-23 2022-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102405257B1 (ko) * 2015-01-28 2022-06-03 삼성디스플레이 주식회사 표시 장치
KR102275685B1 (ko) * 2015-01-29 2021-07-12 한국전자통신연구원 콘텐츠 제공 방법 및 상기 방법을 수행하는 콘텐츠 제공 서버, 해설자 단말
KR102370035B1 (ko) * 2015-02-05 2022-03-07 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
JP2016195000A (ja) * 2015-03-31 2016-11-17 セイコーエプソン株式会社 有機発光装置および電子機器
KR102631257B1 (ko) * 2016-11-18 2024-01-31 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
CN108074960A (zh) 2018-05-25
CN108074960B (zh) 2023-08-22
KR20180056497A (ko) 2018-05-29
US20190165081A1 (en) 2019-05-30
EP3327809A1 (en) 2018-05-30
US10211277B2 (en) 2019-02-19
US20180145125A1 (en) 2018-05-24
US10916616B2 (en) 2021-02-09
EP3327809B1 (en) 2019-10-30

Similar Documents

Publication Publication Date Title
KR102631257B1 (ko) 디스플레이 장치
KR102537445B1 (ko) 디스플레이 장치 및 그 제조 방법
KR102491884B1 (ko) 디스플레이 장치
KR102544241B1 (ko) 디스플레이 장치
KR102562901B1 (ko) 디스플레이 장치
KR102649144B1 (ko) 디스플레이 장치
KR102658369B1 (ko) 디스플레이 장치
KR102393377B1 (ko) 디스플레이 장치
CN107039493B (zh) 显示设备
KR20200028567A (ko) 표시 장치
KR102491881B1 (ko) 디스플레이 장치
KR102618350B1 (ko) 디스플레이 장치
KR20200145952A (ko) 표시 장치
KR102652997B1 (ko) 디스플레이 장치
KR20210039531A (ko) 디스플레이 장치
KR20240108886A (ko) 표시 장치
KR20210031583A (ko) 디스플레이 장치
KR20240038215A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant