Nothing Special   »   [go: up one dir, main page]

KR100278093B1 - 반도체장치에탄성접촉구조물을장착하는방법 - Google Patents

반도체장치에탄성접촉구조물을장착하는방법 Download PDF

Info

Publication number
KR100278093B1
KR100278093B1 KR1019970700957A KR19970700957A KR100278093B1 KR 100278093 B1 KR100278093 B1 KR 100278093B1 KR 1019970700957 A KR1019970700957 A KR 1019970700957A KR 19970700957 A KR19970700957 A KR 19970700957A KR 100278093 B1 KR100278093 B1 KR 100278093B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
elastic contact
contact structure
semiconductor device
Prior art date
Application number
KR1019970700957A
Other languages
English (en)
Other versions
KR970705029A (ko
Inventor
이고르 와이. 칸드로스
개탄 엘. 매튜
벤자민 엔. 엘드릿지
개리 더블류. 그루브
Original Assignee
이고르 와이. 칸드로스
폼팩터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32686436&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100278093(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from US08/340,144 external-priority patent/US5917707A/en
Priority claimed from US08/452,255 external-priority patent/US6336269B1/en
Priority claimed from US08/457,479 external-priority patent/US6049976A/en
Priority claimed from US08/533,584 external-priority patent/US5772451A/en
Priority claimed from US08/554,902 external-priority patent/US5974662A/en
Application filed by 이고르 와이. 칸드로스, 폼팩터, 인크. filed Critical 이고르 와이. 칸드로스
Priority claimed from PCT/US1995/014885 external-priority patent/WO1996015459A1/en
Publication of KR970705029A publication Critical patent/KR970705029A/ko
Application granted granted Critical
Publication of KR100278093B1 publication Critical patent/KR100278093B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • H05K7/1069—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting with spring contact pieces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07357—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with flexible bodies, e.g. buckling beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2464—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the contact point
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/02—Heating or cooling
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/22—Electroplating combined with mechanical treatment during the deposition
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45111—Tin (Sn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10878—Means for retention of a lead in a hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Connecting Device With Holders (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Fuses (AREA)
  • Wire Bonding (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

탄성 접촉 구조물(430)은 다이(402a, 402b)들이 반도체 웨이퍼로부터 개별화(분리)되기 전에 하나의 반도체 다이(402a, 402b) 상에 패드(410)들을 결합하도록 직접 장착된다. 이는 복수개의 단자(712)가 배치된 표면을 갖는 회로 기판(710) 등을 갖춘 반도체 다이(702, 704)에 연결함으로써 반도체 다이(402a, 402b)들을 실행(예를 들어, 시험 및/또는 번인 등)시킬 수 있게 해준다. 따라서, 반도체 다이(402a, 402b)들은 반도체 웨이퍼로부터 개별화될 수 있어서, 동일한 탄성 접촉 구조물(430)이 반도체 다이들과 (와이어링 구조, 반도체 패키지 등)의 다른 전자 부품들 사이의 상호 접속을 수행하는 데 사용될 수 있다. 탄성 접촉 구조물로서 본 발명의 모든 금속성 복합 상호 접속 요소(430)를 사용함으로써 번인을 적어도 150 ℃의 온도로 60분 미만 내에서 완료할 수 있다.
(대표도) 도7D

Description

반도체 장치에 탄성 접촉 구조물을 장착하는 방법 {Method of Mounting Resilient Contact Structures to Semiconductor Devices}
각각의 반도체 (집적 회로) 장치(다이)들은 통상적으로 사진 석판술 및 부착 등과 같은 공지의 기술을 이용하여 반도체 웨이퍼 상에 여러 개의 동일한 장치들을 형성시킴으로서 제조된다. 일반적으로, 이러한 공정들은 복수개의 완전 기능성 집적 회로 장치들을 반도체 웨이퍼로부터 각각의 다이들을 개별화시키기 전에 형성시키려고 의도되는 것이다. 그러나 실제에 있어서, 웨이퍼 자체의 물리적 결함과 웨이퍼의 처리 공정에서의 어떤 결함에 의하면 다이들 중 일부는 양호(완전 기능)하게 유지되지만 다이들 중 일부는 필연적으로 불량(기능 불량)하게 한다. 일반적으로, 패키징하기 전에 바람직하기로는, 웨이퍼로부터 개별화하기 전에 웨이퍼 상의 복수개의 다이들 중 어느 다이가 양호한지를 식별할 수 있어야 하는 것이 필요하다. 이러한 목적을 위해, 웨이퍼 "시험기" 또는 "탐침"이 다이 상의 복수개의 개별 가압 접촉 패드(접합 패드)에 이와 동수인 복수개의 개별 가압 접속부를 만드는 데에 유리하게 이용되며 그리고 다이에 (전력을 포함한) 신호를 제공하는 데 유리하게 이용된다. 이러한 방식에 따르면, 반도체 다이를 웨이퍼로부터 개별화하기 전에 반도체 다이를 실행(시험 및 번인)할 수 있다. 반도체 시험기의 종래의 구성 부재들로는 복수개의 탐침 요소가 연결되어 있는 "탐침 카드"가 있는데, 이 탐침 요소의 팁은 반도체 다이의 각각의 접합 패드에 가압 접속이 이루어지게 한다.
반도체 다이를 탐침 검사하는 모든 기술에 있어서 고유하게 존재하는 어떤 난제가 있다. 일례로, 현재의 집적 회로는 서로 근접하게 배치한(일례로, 중심에서 중심까지 거리가 5 mil) 수 백개의 접합 패드가 필요한 수 천개의 트랜지스터 요소들을 포함한다. 더욱이, 접합 패드의 외관은 다이의 주변 가장자리에 밀접하게 배치된 1렬의 접합 패드로만 한정해야 하는 것이 아니다(미국 특허 제5,453,583호 참고).
탐침 요소와 반도체 다이 간의 신뢰성 있는 가압 접속이 이루어지게 하기 위해서는, 제한적인 것이 아닌 여러 가지 변수들 즉, 정렬, 탐침 검사 힘, 오버드라이브 장치, 접속력, 접속 평형력, 스크러브(scrub), 접속 저항 및 평탄도 등을 포함하는 변수들을 고려해야 한다. 이러한 변수들에 대한 일반적인 논의는 본 명세서에서 참고로 포함하는 발명의 명칭이 "고밀도 탐침 카드"인 미국 특허 제4,837,622호에서 찾아볼 수 있는데, 이 특허에는 탐침 요소의 예비 형성된 에폭시 링 배열을 수용하도록 구성된 중앙 구멍을 구비하는 단일의 인쇄 회로 기판을 포함하는 고밀도 에폭시 링 탐침에 대하여 개시되어 있다.
일반적으로, 종래 기술의 탐침 카드 조립체는 탐침 카드의 표면으로부터 캔틸레버 비임으로 연장되는 복수개의 텅스텐 니들을 포함한다. 텅스텐 니들은 위에서 설명한 바와 같이 에폭시 링 중간체에 의해서 행해지는 것과 같은 임의의 적절한 방식에 의해 탐침 카드에 장착된다. 일반적으로, 어떤 경우라도, 텅스텐 니들은 이 텅스텐 니들을 탐침 카드의 단자에 연결시키는 분리된 별개의 배선 중간체에 의해 탐침 카드의 단자로 배선된다.
탐침 카드는 통상적으로 원형 링으로 형성되는데, 수 백개의 탐침 요소(니들)들이 링의 내주연부로부터 연장된다(그리고 탐침 카드의 단자에 배선된다). 회로 모듈과 바람직하기로는 길이가 동일한 전도성 트레이스(라인)가 각각의 탐침 요소와 결합된다. 이러한 링형의 외관에 의하면, 특히, 각각의 반도체 다이의 접합 패드가 반도체 다이의 2개의 대향 가장자리를 따라서 2개의 직선 열이 아닌 다른 형태로 배열될 때에, 웨이퍼 상의 복수개의 개별화되지 않은 반도체 다이(복수개의 구역)를 탐침 검사하는 것이 곤란하고 어떤 경우에는 불가능하기도 하다.
웨이퍼 시험기는, 본 명세서에서 참고로 하는 것으로 발명의 명칭이 "아주 많은 수의 핀으로 시험하는 경우의 반도체 장치용 대형 돌출 막"인 미국 특허 제5,422,574호에 설명된 바와 같이 중앙 접속 완충 영역을 갖는 탐침 막을 선택적으로 사용할 수 있다. 이 특허에서 찾아 볼 수 있는 바와 같이, "시험 시스템은 통상적으로 일련의 시험 프로그램을 실행 및 제어하기 위한 시험 제어기와, 시험 준비함에 있어 웨이퍼를 기계적으로 다루고 위치시키는 웨이퍼 분배 시스템과, 시험 중인 장치(DUT)와의 정밀한 기계적 접촉을 유지시키기 위한 탐침 카드를 포함한다"고 되어 있다(칼럼 1의 41행 내지 46행 참조).
반도체 장치를 시험하는 기술 상태를 나타내는 것으로서 본 명세서에서 참고하는 또 다른 참고 문헌으로는, 미국 특허 제5,442,282호(웨이퍼 상의 각각의 개별화되지 않은 다이의 시험 및 실행)와, 미국 특허 제5,382,898호(전기 회로 시험용 고밀도 탐침 카드)와, 미국 특허 제5,378,982호(패널 접촉부에 인접하게 중첩된 보호 부재를 구비하는 패널 시험 탐침)와, 미국 특허 제5,339,027호(IC 시험 탐침으로서 상승된 구성을 갖는 강성 가요성 회로)와, 미국 특허 제5,180,977호(장치 및 회로 시험용 탐침 시스템)와, 미국 특허 제4,757,256호(고밀도 탐침 카드)와, 미국 특허 제4,161,692호(집적 회로 웨이퍼용 탐침 장치)와, 미국 특허 제3,990,689호(진공 척을 위치시키기 위한 조정 가능한 홀더 조립체)가 있다.
일반적으로, 전자 부품들 간의 상호 연결은 "비교적 영구성"인 범주와 "착탈 용이성"인 범주의 2개의 넓은 범주로 분류된다.
"비교적 영구성" 연결의 일례는 납땜 결합이다. 2개의 구성 부재가 서로 일단 납땜되면 이들 구성 부재들을 분리시키기 위해서는 납땜 해제 공정을 이용해야 한다. 와이어 결합은 비교적 영구성 연결의 또 다른 예이다.
"착탈 용이성" 연결의 일례는 다른 전자 부품의 탄성 소켓에 의해 수용되는 전자 부품의 강성 핀이다. 소켓 요소들은 서로 간의 전기적 연결을 확보하는 데 있어서 충분한 크기의 접촉력(압력)을 핀에 가한다.
전자 부품의 단자들과의 가압 접속이 이루어지도록 구성한 상호 연결 요소는 이하에서는 "스프링" 또는 "스프링 요소"라고 한다. 일반적으로, 전자 부품들(일례로, 전자 부품의 단자들) 쪽으로 신뢰성 있는 가압 접속이 이루어지게 하는 데 있어서는 어떤 최소한의 접촉력이 필요하다. 표면이 막으로 오염되거나 혹은 표면에 부식물 또는 산화물이 있을 수 있는 전자 부품의 단자에 신뢰성 있는 전기 접속이 이루어지게 하는 것을 보장하기 위해서는 일례로 (접촉부당 적게는 2 g에서 많게는 150 g을 포함하는) 약 15 g의 접촉력(하중)이 필요하다. 각각의 스프링에 필요한 최소 접촉력은 스프링 재료의 항복 강도나 혹은 스프링 요소의 크기가 증가되는 것을 요구한다. 일반적인 제안으로서, 재료의 항복 강도가 높으면 높을 수록 그 가공(천공, 굽힘 등)은 더 어려워진다. 스프링을 보다 작게 만드는 것에 대한 요구에 의하면 기본적으로 스프링의 횡단면적을 크게 할 수 없게 된다.
탐침 요소는 본 발명에 특히 관련된 스프링 요소의 한 부류이다. 종래 기술의 탐침 요소는 통상적으로 티타늄 즉, 비교적 강성인 재료(고 항복 강도 재료)로 제조된다. 위와 같은 비교적 강성의 재료를 전자 부품의 단자에 장착시켜야 하는 경우에는 경납땜과 같은 비교적 "적대적" 공정(일례로, 고온 공정)이 필요하다. 이와 같은 적대적 공정은 반도체 장치와 같은 특정의 비교적 "취약한" 전자 부품에 있어서는 일반적으로 바람직하지 않다(그리고 때에 따라서는 적합하지 않다). 이와 반대로, 와이어 결합은 비교적 "우호적" 공정의 일례로서, 이 공정은 취약한 전자 부품에 경납땜에 비해 잠재적 손상을 덜 준다. 납땜도 비교적 "우호적" 공정의 또 다른 일례이다. 그러나, 땜납과 금은 비교적 연성(저 항복 강도) 재료이므로 이 재료들은 스프링 요소로서 양호하게 기능하지 못한다.
스프링 접촉 부재를 포함한 상호 연결 요소와 관련된 미묘한 문제점은 종종 전자 부품의 단자들이 완전하게 동일 평면을 유지하지 못한다는 점이다. 이러한 "공차"(총 비평면도)를 수용하도록 결합시키는 어떤 기구가 없는 상호 연결 요소는 전자 부품의 단자와 접속되는 접촉 압력을 지속적으로 유지시키기 위하여 강하게 가압시켜야 한다.
본 명세서에서 참고로 포함하는 다음과 같은 미국 특허들은 전자 부품들을 특히 가압 접속시키는 접속이 이루어지게 하는 것과 관련된 일반적인 관심 사항으로서 인용한다. 이러한 특허로는, 미국 특허 제5,386,344호(가요성 회로 카드 공중합체 케이블 커넥터 조립체)와, 미국 특허 제5,336,380호(전기 커넥터와 집적 회로 패키지용 스프링 편의 방식 테이퍼형 접속 요소)와, 미국 특허 제5,317,479호(전자 부품의 연결 구조와 이 구조를 이용하는 전자 장치)와, 미국 특허 제5,067,007호(인쇄 회로 기판의 표면 상에 장착시키기 위한 리드선을 갖는 반도체 장치)와, 미국 특허 제4,989,069호(지지체로부터 이탈된 리드선을 갖는 반도체 패키지)와, 미국 특허 제4,893,172호(전자 부품용 연결 구조물과 이를 제조하는 방법)와, 미국 특허 제4,793,814호(전자 회로 판의 상호 접속)와, 미국 특허 제4,777,564호(표면 장착형 구성 부재와 함께 사용하는 리드선 형태)와, 미국 특허 제4,764,848호(표면 장착형 열 응력 완화 장치)와, 미국 특허 제4,667,219호(반도체 칩 인터페이스)와, 미국 특허 제6,642,889호(추종성 상호 접속 및 이를 위한 방법)와, 미국 특허 제4,330,165호(가압 접속형 상호 접속 장치)와, 미국 특허 제4,295,700호(상호 접속 장치)와, 미국 특허 제4,067,104호(마이크로 전자 부품 결합용 가요성 금속제 상호 연결 열을 제조하기 위한 방법)와, 미국 특허 제3,795,037호(전기 커넥터 장치)와, 미국 특허 제3,616,532호(다층 인쇄 회로의 전기적 상호 접속 장치)와, 미국 특허 제3,509,270호(인쇄 회로용 상호 접속 및 이를 제조하기 위한 방법) 등이 있다.
일반적으로, 상기에서 설명한 탐침 기술 전체에 걸쳐 표면으로부터 혹은 표면 상으로 연장되는 복수개의 탄성 접촉 구조물을 갖는 탐침 카드 등은 반도체 웨이퍼 쪽으로 가압되어 각각의 반도체 다이 상의 수가 대응하는 복수개의 단자(접합 패드)와 가압 접촉한다. 어떤 경우에는, 단부를 맞대고 배열된 제한된 수(일례로, 4개)의 개별화되지 않은 다이와의 접속이 반도체 다이 상의 접합 패드의 외관(일례로, 다이의 2개의 측면 가장자리 각각 상에 접합 패드를 직선형으로 배열한 외관)에 따라서 다르게 이루어진다. (단부를 맞댄 다이는 2개의 접합 패드 열을 갖는 하나의 긴 다이로 처리할 수도 있다.)
반도체 다이(칩)의 표면으로부터 편향된 단자를 구비하는 반도체 칩 조립체를 제공하기 위한 종래 기술에 있어서는 제한된 수의 기술이 제안되어 있다. 발명의 명칭이 반도체 칩 조립체 및 가압 접촉부를 구비한 구성 부재인 미국 특허 제5,414,298호에는 "아주 소형으로 할 수 있으며 칩 자체의 영역보다 약간 더 큰 영역을 수용할 수 있는" 상기와 같은 조립체에 대하여 개시되어 있다.
상기와 같은 기술을 웨이퍼 레벨까지 확장하는 것은 단순한 직관적인 단계라는 것을 추측할 수 있을 것이다. 한편, 각각의 인접하는 다이 사이에 배치되는 아주 확장된 커프(스크라이빙) 영역을 필요로 하지 않으면서도 다이보다 크기가 큰 상기와 같은 조립체를 웨이퍼 레벨로 어떻게 수용시키느냐 하는 것에 대해서는 전혀 명확하지 않다. 또한, 상기와 같은 조립체를 복수개의 개별화되지 않은 다이 상에 어떻게 조립시키느냐 하는 것에 대해서도 명확하지 않다. 더욱이, 상기와 같은 조립체는 일반적으로 주변 배열(즉, 반도체 다이 상의 접합 패드의 주변 (가장자리) 외관)이 단자의 영역 배열(일례로, 행과 열)로 전이되게 구속하며 그리고 전이를 실행시키는 데 있어서 많은 가치 있는 "부동산"(즉, 영역)을 필요로 한다. 연결부의 경로 지정은 하나의 심각한 제한 사항이고 통상적으로 상기 연결부는 부채꼴로 펼쳐진다. 비금속 재료(즉, 내고온성이 없는 재료)를 사용하는 것은 또 다른 문제이다.
미국 특허 제5,414,298호에 설명된 것과 같은 기술과 관련된 또 다른 심각한 문제는 다이의 표면이 덮인다는 점이다. 이러한 점은 일반적으로 바람직하지 않으며 특히 갈륨 비소(GaAs) 반도체 장치와 관련해서는 특히 바람직하지 않다.
본 발명은 전자 부품들 간에 순간적인 가압 접속이 이루어지게 하는 것에 관한 것으로, 보다 상세하게는 반도체 장치를 패키징하기 전에 바람직하기로는, 각각의 반도체 장치가 반도체 웨이퍼로부터 개별화(분리)되기 전에 반도체 장치를 실행(시험 및 번인 과정을 수행)하는 기술에 관한 것이다.
본 특허 출원은 공식적으로 취득되어 동시 계류 중인 1995년 5월 26일자로 출원된 미국 특허 출원 제08/452,255호(이하에서, "모출원"이라 함)의 일부 계속 출원이고, 바로 위 미국 특허 출원은 공식적으로 취득되어 동시 계류 중인 1994년 11월 15일자로 출원된 미국 특허 출원 제08/340,144호(현재 계류 중임)와 이에 대응하는 1994년 11월 16일자로 국제 출원된 PCT 특허 출원 제PCT/US94/13373호(1995년 5월 26일자로 국제 공개 제WO95/14314호로 공개됨)의 일부 계속 출원이고, 바로 위의 두 출원은 공식적으로 취득되어 동시 계류 중인 1993년 11월 16일자로 출원된 미국 특허 출원 제08/152,812호(1995년 12월 19일자로 미국 특허 제5,476,211호로 허여됨)의 일부 계속 출원이다.
본 특허 출원은 또한 공식적으로 취득되어 동시 계류 중인 1995년 9월 21일자로 출원된 미국 특허 출원 제08/526,246호(현재 계류 중임)와, 공식적으로 취득되어 동시 계류 중인 1995년 10월 18일자로 출원된 미국 특허 출원 제08/533,584호(현재 계류 중임)와, 공식적으로 취득되어 동시 계류 중인 1995년 11월 9일자로 출원된 미국 특허 출원(번호 미정)(서류 번호: 94-553-US)의 일부 계속 출원이다.
본 발명의 양호한 실시예에 대하여 첨부 도면을 참조하여 설명한다. 본 발명을 양호한 실시예에 대하여 설명하지만 본 발명은 상기 실시예에 제한되지 않는다.
도1A는 본 발명의 일 실시예에 따른 상호 접속 요소의 일단을 포함하는 종방향 부분의 단면도이다.
도1B는 본 발명의 다른 실시예에 따른 상호 접속 요소의 일단을 포함하는 종방향 부분의 단면도이다.
도1C는 본 발명의 또 다른 실시예에 따른 상호 접속 요소의 일단을 포함하는 종방향 부분의 단면도이다.
도1D는 본 발명의 또 다른 실시예에 따른 상호 접속 요소의 일단을 포함하는 종방향 부분의 단면도이다.
도1E는 본 발명의 또 다른 실시예에 따른 상호 접속 요소의 일단을 포함하는 종방향 부분의 단면도이다.
도2A는 본 발명에 따라 전자 부품의 단자에 장착되고 다층 쉘을 갖는 상호 접속 요소의 단면도이다.
도2B는 본 발명에 따라 중간층이 유전 재료로 되어 있는 다층 쉘을 갖는 상호 접속 요소의 단면도이다.
도2C는 본 발명에 따라 전자 부품(탐침 카드 삽입체)에 장착된 복수개의 상호 접속 요소의 사시도이다.
도2D는 본 발명에 따라 상호 접속 요소를 제조하는 방법의 예시적인 제1단계를 도시한 단면도이다.
도2E는 본 발명에 따라 상호 접속 요소를 제조하기 위한 도2D의 방법의 예시적인 다음 단계를 도시한 단면도이다.
도2F는 본 발명에 따라 상호 접속 요소를 제조하기 위한 도2E의 방법의 예시적인 다음 단계를 도시한 단면도이다.
도2G는 본 발명에 따라 도2D 내지 도2F의 방법에 따라 제조된 복수개의 개개의 상호 접속 요소를 도시한 단면도이다.
도2H는 본 발명에 따라 도2D 내지 도2F의 방법에 따라 제조되고 서로 소정의 이격 관계로 합체된 복수개의 개개의 상호 접속 요소를 도시한 단면도이다.
도2I는 본 발명에 따라 상호 접속 요소를 제조하기 위한 변경 실시예를 도시한 것으로서 한 요소의 일단을 도시한 단면도이다.
도3A는 본 발명에 따른 포토레지스트 층의 개구를 통해서 기층에 침착된 금속층에 결합된 자유단을 갖는 와이어의 측면도이다.
도3B는 본 발명에 따라 오버코팅된 와이어를 갖춘, 도3A의 기층의 측면도이다.
도3C는 본 발명에 따라 포토레지스트 층이 제거되고 금속층이 부분적으로 제거된, 도3B의 기층의 측면도이다.
도3D는 도3A 내지 도3C에 도시된 방법에 따라 형성된 반도체 장치의 사시도이다.
도4A 내지 도4E는 본 발명에 따라 탄성 접촉 구조물을 반도체 다이에 장착하는 방법을 도시한 측면도이다.
도4F 내지 도4G는 도4A 내지 도4E와 유사한 도면으로, 본 발명에 따라 탄성 접촉 구조물을 웨이퍼로부터 분리하기 전에 반도체 장치에 장착하는 방법을 도시한 측면도이다.
도5는 본 발명에 따라 반도체 웨이퍼 상에 있는 다중 다이 위치에 장착된 복수개의 탄성 접촉 구조물을 도시한 부분 사시도이다.
도5A는 본 발명에 따라 반도체 다이에 장착되어 핀 아웃(여기서는 결합 패드 간격으로 사용됨)의 유효 피치를 증가시키는 복수개의 탄성 접촉 구조물을 도시한 부분 사시도이다.
도6A 내지 도6C는 본 발명에 따라 다이(웨이퍼 또는 이로부터 절단된 다이) 상에 탄성 접촉 구조물을 형성하는 공정을 도시한 사시도이다.
도6D는 본 발명에 따라 다이(웨이퍼 또는 이로부터 절단된 다이) 상에 탄성 접촉 구조물을 형성하는 변경된 공정으로 도6A 내지 도6C에 도시된 방법과는 다른 공정을 도시한 사시도이다.
도7A는 본 발명에 따라 시험 및/또는 번인 상태 하에서 직접 장착된 탄성 접촉 구조물을 갖춘 개별화되지 않은 반도체 다이의 단면도이다.
도7B는 본 발명에 따라 직접 장착된 동일 탄성 접촉 구조물을 사용하여 배선 기판과의 상호 접속을 수행하는 도7A의 개별화된 반도체 다이를 도시한 단면도이다.
도7C는 종래 기술에 따라 웨이퍼로부터 패키징으로 반도체 장치가 따르게 되는 예시적인 경로를 도시한 흐름도이다.
도7D는 본 발명에 따라 웨이퍼로부터 패키징으로 반도체 장치가 따르게 되는 예시적인 경로를 도시한 흐름도이다.
도8A는 본 발명에 따른 탐침 요소용 팁 구조물을 제조하는 방법을 도시한 단면도이다.
도8B는 본 발명에 따른 도8A에 도시된 방법의 또 다른 단계를 도시한 단면도이다.
도8C는 본 발명에 따른 스페이스 트랜스포머 부품 전체를 도시한 부분적으로는 단면도로 도시한 측면도이다.
도8D는 본 발명에 따라 도8B의 팁 구조물과 결합된 도8C의 스페이스 트랜스포머 부품 전체를 부분적으로는 단면도로 도시한 측면도이다.
도8E는 본 발명에 따라 도8B의 팁 구조물과 도8C의 스페이스 트랜스포머 부품을 결합하는 또 다른 단계 전체를 부분적으로는 단면도로 도시한 측면도이다.
도8F는 본 발명에 따라 외부 부품에 상호 접속된 접촉 구조물의 일부를 도시한 측면도이다.
도9A 내지 도9D는 본 발명에 따라 와이어 스템의 노출된 중간부에 상호 접속부를 만드는 데 적합한 탄성 접촉 구조물을 제조하는 방법을 도시한 사시도이다.
도9E는 본 발명에 따라 와이어 스템을 절단하지 않고 다중 프리스탠딩형 접촉 구조물을 제조하는 방법을 도시한 사시도이다.
도9F는 본 발명에 따라 와이어 스템을 절단하지 않고 다중 프리스탠딩형 접촉 구조물을 제조하는 또 다른 방법을 도시한 사시도이다.
도10A 및 도10B는 본 발명에 따라 와이어 스템을 절단하지 않고 다중 프리스탠딩형 접촉 구조물을 제조하는 또 다른 방법을 도시한 사시도이다.
도10C 및 도10D는 본 발명에 따라 루프로부터 전자 화염 절단 없이 프리스탠딩형 와이어 스템을 만드는 방법을 도시한 측면도이다.
상기 도면 등에서, 측면도의 몇몇 부분들은 도시의 명확성을 위해 단면도로 도시되어 있다. 예를 들어, 도면 중에서 와이어 스템은 굵은 선으로 전체적으로 도시되어 있고 오버코팅은 실제 단면(때로는 크로스 해칭 없이)으로 도시되어 있다.
상기 도면에서, 몇몇 요소들의 크기는 도시의 명확성을 위해 (다른 요소들과의 축척을 사용하지 않고) 과장되게 도시되어 있다.
본 발명의 목적은 반도체 다이를 반도체 웨이퍼로부터 개별화되기 전에 시험하는 기술을 제공하기 위한 것이다.
본 발명의 다른 목적은 다이의 배열 또는 다이 상의 접합 패드의 외관에 의해서 제약됨이 없이 반도체 다이를 반도체 웨이퍼로부터 개별화되기 전에 탐침 검사하는 기술을 제공하기 위한 것이다.
본 발명의 또 다른 목적은 탐침 카드로부터 연장되는 탄성 접촉 구조물이 그 탐침 카드에 마련되는 것을 요하기보다는 탄성 및/또는 추종성이 반도체 다이 상에 존재하는 것을 필수적으로 하면서 반도체 다이를 반도체 웨이퍼로부터 개별화되기 전에 탐침 검사하는 기술을 제공하기 위한 것이다.
본 발명의 또 다른 목적은 탄성 접촉 구조물을 반도체 장치에 바로 장착하고 이에 따라 탄성 접촉 구조물을 거쳐서 반도체 장치를 실행(시험 및 번인)시키고 상기와 동일한 탄성 접촉 구조물을 사용하여 반도체 장치를 최종적으로 패키징할 수 있도록 하기 위한 것이다.
본 발명의 또 다른 목적은 (수 시간에 대비되는) 수 분 내에 반도체 장치를 만족스럽게 번인하는 기술을 제공하기 위한 것이다.
본 발명의 또 다른 목적은 전자 부품의 단자에 바로 장착할 수 있는 개선된 스프링 요소(탄성 접촉 구조물)를 제공하기 위한 것이다.
본 발명의 또 다른 목적은 전자 부품과의 가압 접속이 이루어지게 하기에 적절한 상호 연결 요소를 제공하기 위한 것이다.
본 발명에 따르면, 스프링 접촉 요소(복합 상호 연결 요소)가 반도체 다이에 바로 장착된다. 스프링 접촉 요소는 반도체 다이가 반도체 웨이퍼로부터 개별화되기 전에 반도체 다이에 바로 장착시키는 것이 바람직하다. 이러한 방식에 의하면, 반도체 장치 등에 전략을 공급하는 "간단한" 시험 기판을 이용함으로써 복수개의 가압 접속부가 하나 이상의 개별화되지 않은 반도체 다이(장치)에 제조될 수 있다.
본 명세서에서 사용되는 용어로서 "간단한" 시험 기판은 표면으로부터 연장되는 복수개의 탐침 요소를 구비하는 기판인 종래의 "탐침 카드"와 대비되는 것으로서 복수개의 단자 또는 전극을 갖는 기판을 의미하는 것이다. 간단한 시험 기판은 종래의 탐침 카드보다 저렴하며 보다 용이하게 구성할 수 있다. 또한, 간단한 시험 기판을 사용하여 반도체 장치와의 소정의 가압 접속이 이루어지도록 할 때에 종래의 탐침 카드에서 고유하게 존재하는 어떤 물리적 결함은 겪지 않게 된다.
이러한 방식에 따르면, 복수개의 개별화되지 않은 반도체 다이는 반도체 다이가 웨이퍼로부터 개별화되기 전에 실행(시험 및/또는 번인)된다.
본 발명의 일 태양에 따르면, 반도체 다이에 장착되고 반도체 다이를 실행시키는 데 사용되는 동종의 스프링 접촉 요소는 반도체 다이가 웨이퍼로부터 개별화된 후에 반도체 다이에 영구 접속시키는 데 사용된다.
본 발명의 일 태양에 따르면, 탄성 접촉 구조물은 반도체 장치의 단자 상에 바로 조립되는 "복합 상호 연결 요소"로서 바람직하게 형성된다. 상기 "복합" (다층) 상호 연결 요소는, 전자 부품에 긴 요소("코어")를 장착시키고, 코어가 스프링 형상을 갖도록 성형하고, 최종의 복합 상호 연결 요소의 물리적 특성(일례로, 스프링)을 향상시키기 위하여 그리고/또는 최종의 복합 상호 연결 요소를 전자 부품에 견고하게 고정시키기 위하여 코어를 피복시킴으로써 제조된다. 삽입체 구성 부재의 탄성 접촉 구조물도 또한 복합 상호 연결 요소로서 형성될 수 있다.
본 명세서 전체에 걸쳐 사용하는 "복합"이라는 용어는 포괄적 의미(일례로, 2개 이상의 요소로 형성)로서 일관성을 가지며, 일례로, 유리, 탄소, 또는 수지 등의 기지로 지지되는 기타의 섬유와 같은 재료에 적용될 수 있는 바와 같은 다른 분야에서 사용이 시도되는 "복합"이라는 용어와는 혼동되어서는 안된다.
본 명세서에서 사용되는 "스프링 형상"이라는 용어는, 팁에 가해지는 힘에 대해서 긴 요소의 단부(팁)의 탄성 (회복) 운동을 제공하게 되는 긴 요소의 가상적인 임의의 형상을 나타내는 것이다. 이것은 하나 이상의 굽힘부와 실질적으로 직선인 긴 요소를 구비하는 형상으로 이루어진 긴 요소를 포함한다.
본 명세서에서 사용되는 "접속 영역"과 "단자"와 "패드"라는 용어 등은 상호 연결 요소가 장착 또는 접촉하는 임의의 전자 부품 상의 임의의 전도성 영역을 나타내는 것이다.
이와 달리, 코어는 전자 부품에 장착되기 전에 형상을 갖추게 된다.
또한, 코어는 전자 부품이 아닌 희생 기층에 장착되거나 이의 일부분으로 된다. 희생 기층은 형상을 갖춘 후에 그리고 오버코팅 전에 또는 그 후에 제거된다. 본 발명의 일면에 따르면, 여러 거친 표면 마무리부를 갖는 팁은 상호 접속 요소의 접속단에 배치될 수 있다 (모출원의 도11A 내지 도11F 참조).
본 발명의 일 실시예에서, 코어는 비교적 낮은 항복 강도를 갖는 "연질" 재료로 되고, 비교적 높은 항복 강도를 갖는 "경질" 재료로 오버코팅 된다. 예를 들어, 금 와이어 등의 연질 재료는 (와이어 결합 등에 의해) 반도체 장치의 결합 패드에 부착되며, (전기화학 도금 등에 의해) 니켈 및 그 합금 등의 경질 재료로 오버코팅 된다.
코어 대면 오버코팅, 단일 및 다층 오버코팅, 미세 돌기를 갖는 거친 오버코팅(모출원의 도5C 및 도5D 참조) 및 코어의 전체 길이 또는 일부만에 걸친 오버코팅에 대하여 기재되어 있다. 코어의 전체 길이 또는 일부만을 오버코팅 하는 경우에, 코어의 팁은 전자 부품에의 접속부를 만들기 위해 적절하게 노출될 수도 있다 (모출원의 도5B 참조).
일반적으로, 여기에 기재된 내용 중에서 "도금"은 코어를 오버코팅 하기 위한 여러 방법 중 일례로 사용된 것이다. 본 발명의 범위 내에서, 수용액으로부터 재료의 침전, 전해 도금, 무전해 도금, 화학 증착(CVD), 물리적 증착(PVD), 액체, 고체 또는 기체의 분리를 일으키는 공정 및 재료를 침전시키는 공지의 모든 방법을 포함하여 임의의 적절한 공정에 의해 코어를 오버코팅 할 수 있다.
대개, 니켈 등의 금속 재료로 코어를 오버코팅하기 위해서는 전기화학 공정, 특히 무전해 도금이 바람직하다.
본 발명의 또 다른 실시예에서, 코어는 근본적으로 스프링 요소로서 기능하도록 구성된 경질 재료로 된 긴 요소이며, 일단에서 전자 부품의 단자에 장착된다. 코어 및 단자의 적어도 하나의 인접 영역은 코어를 단자에 고정하는 것을 도와주게 되는 재료로 오버코팅 된다. 이 방식에서, 코어가 오버코팅 전에 단자에 양호하게 장착될 필요가 없으며, 전자 부품에 실질적으로 손상을 덜 미치는 공정은 후속 오버코팅을 위해 코어를 제위치에 고정하는 데 사용할 수 있다. 이들 바람직한 공정은 납땜, 접착제 접착 및 경질 코어의 일단을 단자의 연질 부분에 관통 삽입하는 것을 포함한다.
코어가 와이어인 실시예에 대하여 기재되어 있다. 코어가 평평한 탭(전도성 금속 리본)인 실시예에 대하여도 기재되어 있다.
코어 및 오버코팅의 전형적인 재료에 대해서도 기재되어 있다.
이후에는 일반적으로 매우 작은 치수(예를 들어, 2.0 mil 이하)인 비교적 연질인 (낮은 항복 강도) 코어로 실시하는 방법에 대하여 설명한다. 반도체 장치에 용이하게 부착되는 금 등의 연질 재료는 스프링으로서 기능하기에 충분한 탄성을 갖는다. (이러한 연질 금속 재료는 탄성 변형보다는 주로 소성을 나타낸다.) 반도체 장치에 용이하게 부착되고 적절한 복원성을 갖는 다른 연성 재료는 대부분의 탄성중합체 재료의 경우에서처럼 전기적으로 비전도성을 나타낸다. 양 경우에, 필요로 하는 구조 및 전기적 특성은 코어 위에 침착된 오버코팅에 의해 복합 상호 접속 요소에 부과될 수 있다. 복합 접속 요소는 적절한 접촉력을 나타내면서도 매우 작게 만들 수 있다. 또한, 복수개의 상기 복합 접속 요소는 피치보다 매우 더 큰 길이(예를 들어, 100 mil)를 갖더라도 미세 피치(예를 들어, 10 mil)로 배열될 수 있다.
본 발명의 범위 내에서, 복합 상호 접속 요소는 25 ㎛ 이하의 단면 치수를 갖는 커넥터 및 소켓용의 예를 들어 초소형 스프링으로서 초소형으로 제조할 수 있다. 이는 밀(mil)보다는 미크론(micron)으로 측정된 치수를 갖는 신뢰성 있는 상호 접속 요소를 제조할 수 있게 해주며, 상호 접속 방법 및 더 나아가서는 영역 어레이 방법에서의 필요성을 나타낸다.
본 발명의 복합 상호 접속 요소는 전도성, 납땜성, 및 낮은 저항을 포함하여 우수한 전기적 특성을 나타낸다. 많은 경우에, 작용된 힘에 반응하는 상호 접속 요소의 변형은 와이핑 접촉을 일으키며, 이는 신뢰성 있는 접속을 이루는 것을 도와준다.
본 발명의 또 다른 장점은 본 발명의 상호 접속 요소로 만들어진 접속부를 용이하게 분리할 수 있다는 것이다. 전자 부품의 단자에 상호 접속부를 만들기 위해 납땜하는 것은 선택적인 것으로, 일반적으로는 시스템 수준에 바람직하지 않은 것이다.
본 발명의 일면에 따르면, 제어식 임피던스를 갖는 상호 접속 요소를 제조하는 방법이 기재되어 있다. 이들 방법은 전도성 코어 또는 전체 복합 상호 접속 요소를 유전 재료(절연층)로 코팅(예를 들어, 전기 영동 코팅)하고, 유전체 재료를 전도성 재료의 외부층으로 오버코팅하는 단계를 수반한다. 외부 전도성 재료층을 접지함으로써 상호 접속 요소를 효과적으로 차폐할 수 있고 그 임피던스를 용이하게 제어할 수 있다 (모출원의 도10K 참조).
본 발명의 일면에 따르면, 상호 접속 요소는 전자 부품에의 후속 부착을 위하여 개개의 유닛으로서 미리 제조할 수 있다. 이 목적을 달성하기 위한 여러 방법이 기재되어 있다. 본 명세서에 특별히 기재되지는 않았으나 이는 복수개의 개개의 상호 접속 요소를 기층에 장착하거나 복수개의 개개의 상호 접속 요소를 탄성중합체 또는 지지 기층 상에 현수하기 위하여 취급하게 되는 기계를 제조하도록 비교적 직선형을 취하도록 되어 있다.
본 발명의 복합 상호 접속 요소는 전도 특성을 증진시키고 번인에 대한 저항성을 증진시키도록 코팅되는 종래 방법의 상호 접속 요소와는 매우 다르다.
본 발명의 오버코팅은 특히 상호 접속 요소를 전자 부품의 단자에 고정하는 것을 증진시키고 그리고/또는 필요로 하는 탄성 특성을 복합 상호 접속 요소에 부과하기 위한 것이다. 응력(접촉력)은 이 응력을 흡수하도록 된 상호 접속 요소의 부분들에 안내된다.
또한, 본 발명은 스프링 구조물을 제조하기 위한 새로운 방법을 제공한다. 일반적으로, 이러한 스프링의 작동식 구조는 절곡 및 형상 작업보다는 도금에 의한 제품이다. 이는 스프링 형상을 형성하는 데 여러 재료를 사용하고 코어의 폴스워크(falsework)를 전자 부품에 부착하기 위해 바람직한 공정을 사용할 수 있게 해준다. 오버코팅은 코어의 폴스워크 위에 중첩 구조로서 기능하며, 이들 두 가지 용어는 원래는 토목 공학 분야에 사용되는 용어이다.
본 발명의 현저한 장점은 탐침 요소(탄성 접촉 구조물)가 경납땜 또는 연납땜 등의 추가의 재료를 필요로 하지 않으면서 반도체 장치의 단자 상에 직접 제조될 수 있다는 것이다.
본 발명의 일면에 따르면, 임의의 탄성 접촉 구조물이 적어도 두개의 복합 상호 접속 요소로서 형성될 수 있다.
본 발명의 장점 중에서도 특이한 것으로는 다음과 같은 것이 있다.
(a) 복합 상호 접속 요소들이 모두 금속 재료로 되어 있어서 상승된 온도에서 번인이 짧은 시간 동안 수행될 수 있게 해주며,
(b) 복합 상호 접속 요소들이 프리스탠딩형이고 반도체 장치의 결합 패드 배치에 의해 제한되지 않으며,
(c) 본 발명의 복합 상호 접속 요소들이 이들의 기부보다 큰 피치(공간)의 팁들을 갖는 형상을 취할 수 있어서 반도체 피치(예를 들어, 10 mil)로부터 배선 기판 피치(예를 들어, 100 mil)까지의 연신 공정을 즉시에(예를 들어, 제1 높이의 상호 접속) 개시하고 용이하게 할 수 있다.
본 발명의 다른 목적, 특징 및 장점은 이후의 설명에 명확하게 기재되어 있다.
본 출원은 반도체 장치가 반도체 웨이퍼 상에 잔류하는 동안에(즉, 웨이퍼로부터 분리되기 전에) 반도체 장치를 (번인을 실시하고 수행하는 것을 포함하여) 시험하는 기술에 관한 것이다. 나중에 상세하게 설명하는 것처럼, 상기 기술은 탄성 접촉 구조물을 반도체 장치 상에 직접 제조하는 단계와, 반도체 장치를 시험하기 위해 탄성 접촉 구조물에 가압 접속부를 만드는 단계와, 반도체 다이가 웨이퍼로부터 분리되기 전에 상기 반도체 다이에 접속하기 위해 동일 탄성 접촉 구조물을 사용하는 단계를 포함한다. 탄성 접촉 구조물들은 본 명세서에서 참고하게 되는 미국 특허 출원 제08/452,255호(1995. 5. 26 출원, "모출원"이라 함)에 기재되어 있는 것처럼 복합 상호 접속 요소로서 실시되는 것이 바람직하다. 이 특허 출원은 도1A 내지 도1E 및 도2A 내지 도2I에 도시된 대로 모출원에 기재된 수개의 방법을 요약한 것이다.
본 발명의 중요한 일면은, 복합 상호 접속 요소가 (전자 부품의 단자에 장착되는) 코어로 개시하고, 그 후에 (1) 복합 상호 접속 요소의 기계적 특성을 이루도록 그리고/또는 (2) 상호 접속 요소가 전자 부품의 단자에 장착될 때 상호 접속 요소를 단자에 견고하게 고정하도록 상기 코어를 적절한 재료로 오버코팅 함으로써 형성된다. 이 방식으로, 스프링 형상으로 용이하게 형성되고 전자 부품의 가장 취약한 부분에도 용이하게 부착되는 연질 재료의 코어로 개시함으로써 탄성 상호 접속 요소(스프링 요소)를 제조할 수 있다. 이는 경질 재료로부터 스프링 요소를 형성하는 종래 기술의 방법에서는 쉽게 발견할 수 없고 연질 재료가 스프링 요소의 기부를 형성할 수 없다는 것을 직관적으로 알 수 있다. 이러한 복합 상호 접속 요소는 본 발명의 실시예들에 사용하기 위한 탄성 접촉 구조물의 양호한 형태이다.
도1A, 도1B, 도1C 및 도1D는 일반적인 방식에서 본 발명에 따른 복합 상호 접속 요소의 여러 형상을 도시한다.
이후에는 탄성을 나타내는 복합 상호 접속 요소에 대하여 주로 설명한다. 그러나, 비탄성 복합 상호 접속 요소도 본 발명의 범위 내에 속하는 것을 알 수 있다.
또한, 용이하게 형상을 형성할 수 있고 바람직한 공정에 의해 전자 부품에 부착할 수 있고 경질(스프링) 재료에 의해 오버코팅 된 연질 코어를 갖는 복합 상호 접속 요소에 대하여 설명한다. 그러나, 본 발명의 범위 내에서 코어는 경질 재료로 제조할 수 있으며, 여기서 오버코팅은 주로 상호 접속 요소를 전자 부품의 단자에 견고하게 고정하는 기능을 한다.
도1A에서 전기적 상호 접속 요소(110)는 2,812 kg/cm2(40,000 psi) 미만인 항복 강도를 갖는 연질 재료로 된 코어(112)와, 5,624 kg/cm2(80,000 psi)를 초과하는 항복 강도를 갖는 경질 재료로 된 쉘(114)을 포함한다. 코어(112)는 실질적으로 직선형인 캔틸레버 비임과 같은 형상(외형)을 취하는 긴 요소이며, 0.00127 - 0.00508 cm (0.0005 - 0.0020 inch), (0.001 inch = 1 mil ?? 25 micron(㎛))의 직경을 갖는 와이어로 될 수도 있다. 쉘(114)은 적절한 도금 공정(예를 들어, 전기화학 도금) 등의 적절한 공정에 의해 미리 형성된 코어(112) 위에 침착된다.
도1A는 본 발명의 상호 접속 요소용 스프링 형상의 간단한 예를 도시한 것으로, 여기서 직선형 캔틸레버 비임은 그 팁(110b)에 작용된 힘(F)에 대하여 각을 이루고 위치하여 있다. 이러한 힘이 상호 접속 요소가 가압 접촉을 이루게 되는 전자 부품의 단자에 의해 작용될 때 팁의 하향 편향(도면에서 보았을 때)은 단자를 가로질러 이동하는 팁(와이핑 이동)에서 확연히 나타난다. 이러한 와이핑 접촉은 상호 접속 요소와 전자 부품의 접촉된 단자 사이에서의 접속을 신뢰성 있게 해준다.
쉘(114)은 자체의 경도 및 그 두께(0.00064 - 0.0127 cm (0.00025 - 0.00500 inch))를 제어함으로써 전체 상호 접속 요소(110)에 소정의 탄성을 부과한다. 이 방식에서, 전자 부품(도시 생략)들 사이의 탄성 상호 접속 요소는 상호 접속 요소(110)의 두 개의 단부(110a, 110b) 사이에 형성된다. (도1A에서, 부호 110a는 상호 접속 요소(110)의 단부 부분을 나타내고, 단부(110b)의 반대쪽 단부는 도시되어 있지 않다.) 전자 부품의 단자를 접속시킬 때 상호 접속 요소(110)는 화살표(F)로 도시된 것처럼 접촉력(압력)을 받게 된다.
(단일층 또는 다층 오버코팅이더라도) 오버코팅의 두께는 오버코팅될 와이어의 직경보다 두꺼운 것이 바람직하다. 접촉 구조물의 전체 두께가 코어의 두께에 오버코팅의 두께의 2배인 두께를 더한 것이 되므로, 코어와 동일한 두께(예를 들어, 1 mil)를 갖는 오버코팅의 전체 두께는 코어 두께의 2배인 두께를 갖는다.
상호 접속 요소(110)는 작용된 접촉력에 반응하여 편향하게 되고, 이 편향(탄성)은 상호 접속 요소의 전체 형상에 의해 부분적으로 결정되고 오버코팅 재료의 (코어에 대하여) 우수한(높은) 항복 강도에 의해 부분적으로 결정되며 오버코팅 재료의 두께에 의해 부분적으로 결정된다.
여기에 사용된 것처럼, "캔틸레버"는 긴 구조(예를 들어, 오버코팅된 코어(112)가 일단에 장착되고 타단이 긴 요소의 종방향에 교차하는 방향으로의 힘에 반응하여 자유롭게 이동하도록 된 것을 나타내는 데 사용되었다. 이들 용어를 사용하는 다른 특별한 또는 제한적인 의미는 없다.
도1B에서 전기적 상호 접속 요소(120)는 연질 코어(122) 및 경질 쉘(124)을 포함한다. 이 실시예에서, 코어(122)는 두개의 절곡부를 갖는 형상을 취하고, 따라서 S형을 취하는 것을 알 수 있다. 도1A의 실시예에서처럼 이 방식에서도 전자 부품(도시 생략)들 사이의 탄성 상호 접속 요소는 상호 접속 요소(120)의 두개의 단부(120a, 120b)들 사이에 형성된다. (도1B에서, 부호 120a는 상호 접속 요소(120)의 단부 부분을 나타내고, 단부(120b)에 대향한 실제의 단부는 도시되어 있지 않다.) 전자 부품의 단자를 접속시킬 때 상호 접속 요소(120)는 화살표(F)로 도시된 것처럼 접촉력(압력)을 받게 된다.
도1C에서 전기적 상호 접속 요소(130)는 연질 코어(132) 및 경질 쉘(134)을 포함한다. 이 실시예에서, 코어(132)는 하나의 절곡부를 갖는 형상을 취하고, 따라서 U형을 취하는 것을 알 수 있다. 도1A의 실시예에서처럼 이 방식에서도 전자 부품(도시 생략)들 사이의 탄성 상호 접속 요소는 상호 접속 요소(130)의 두개의 단부(130a, 130b)들 사이에 형성된다. (도1C에서, 부호 130a는 상호 접속 요소(130)의 단부 부분을 나타내고, 단부(130b)의 반대쪽 단부는 도시되어 있지 않다.) 전자 부품의 단자를 접속시킬 때 상호 접속 요소(130)는 화살표(F)로 도시된 것처럼 접촉력(압력)을 받게 된다. 이와 달리, 상호 접속 요소(130)는 화살표(F')로 도시된 것처럼 그 단부(130b)가 아닌 다른 위치에 접속부를 형성하는 데 사용할 수도 있다.
도1D는 연질 코어(142) 및 경질 쉘(144)을 갖는 탄성 상호 접속 요소(140)의 또 다른 실시예를 도시한다. 이 실시예에서 상호 접속 요소(140)는 자체의 종축을 가로지르는 접촉력(F)을 받는 만곡 팁(140b)을 갖춘 간단한 캔틸레버(도1A와 비교)를 반드시 포함한다.
도1E는 연질 코어(152) 및 경질 쉘(154)을 갖는 탄성 상호 접속 요소(150)의 또 다른 실시예를 도시한다. 이 실시예에서 상호 접속 요소(150)는 약간 만곡된 팁(150b)을 갖춘 C형을 취하고 화살표(F)로 도시된 것처럼 가압 접속부를 만드는 데 적합하다.
연질 코어는 임의의 스프링 형상으로 용이하게 형성할 수 있는데, 즉 상기 형상은 팁에 작용된 힘에 반응하여 탄성적으로 편향되는 상호 접속 요소를 형성하게 된다. 예를 들어, 코어는 종래의 코일형으로 형성할 수 있다. 그러나, 코일 형상은 상호 접속 요소의 전체 길이 및 이와 관련한 인덕턴스 등에 기인하여 고주파수(속도)에서 작동하는 회로에서는 나쁜 영향을 미치므로 바람직하지 않다.
쉘의 재료 또는 다층 쉘(나중에 설명함) 중 적어도 하나의 재료는 코어의 재료보다 현저하게 높은 항복 강도를 갖는다. 따라서, 쉘은 상호 접속 구조물의 기계적 특성(예를 들어, 탄성)을 이루는 데 영향을 미친다. 쉘 대 코어의 항복 강도의 비는 적어도 3:1, 5:1, 가장 높게는 10:1을 포함하여 바람직하게는 2:1 이상이다. 이는 쉘 또는 다층 쉘의 적어도 외층이 전도성을 갖는 것이 확실하며, 이는 쉘이 코어의 단부를 덮는 경우에 더욱 확연하다. (그러나, 모출원의 경우에는 코어의 단부가 노출되고 코어가 전도성을 가져야 하는 경우에 대하여 기재되어 있다.)
학술적인 관점에서, 복합 상호 접속 요소의 스프링(형상) 부분이 경질 재료로 오버코팅되는 것만이 필요하다. 이러한 관점에서, 오버코팅될 코어의 두개의 단부들이 오버코팅되는 것이 반드시 필요한 것은 아니다. 그러나, 실제로는 전체 코어를 오버코팅하는 것이 바람직하다. 전자 부품에 고정(부착)되는 코어의 단부를 오버코팅 함에 따른 특별한 이유 및 장점에 대해서는 나중에 상세하게 설명한다.
코어(112, 122, 132, 142)에 적합한 재료는 금, 알루미늄, 구리 및 이들의 합금을 포함하지만 이에 제한되지는 않는다. 이들 재료는 필요로 하는 물리적 특성을 얻기 위하여 베릴륨, 카드뮴, 실리콘 및 마그네슘 등의 다른 금속을 적은 양으로 갖는 합금이다. 또한, 백금 군으로 된 금속 등의 은, 팔라듐, 백금 또는 그 합금을 사용할 수도 있다. 납, 주석, 인듐, 비스무스, 카드뮴, 안티몬 및 이들의 합금을 사용하여 땜납을 형성할 수도 있다.
코어를 전자 부품의 단자에 부착(나중에 상세하게 설명함)하는 것에 관하여는, 결합될 수 있는 (절곡을 수행하도록 온도, 압력 및/또는 초음파 에너지를 사용하는) 절곡가능한 임의의 재료로 된 와이어가 본 발명을 실시하는 데 적합하다. 오버코팅(예를 들어, 도금)하도록 비금속 재료를 포함하는 절곡가능한 임의의 재료를 코어에 사용하는 것도 본 발명의 범위에 속한다.
쉘(114, 124, 134, 144)에 적합한 재료(및 나중에 설명하는 것처럼 다층 쉘의 개개의 층에 적합한 재료)는 니켈 및 그 합금, 구리, 코발트, 철 및 그 합금, 우수한 전류 반송 능력 및 양호한 접촉 저항 특성을 나타내는 금(특히, 경질 금) 및 은, 백금 군의 요소, 희귀 금속, 반희귀 금속 및 그 합금, 특히 백금 군의 요소 및 그 합금, 텅스텐 및 몰리브덴이 있으나, 이에 제한되지는 않는다. 납땜형 마무리부가 필요한 경우에는 주석, 납, 비스무스, 인듐 및 이들의 합금을 사용할 수 있다.
여러 코어 재료 위에 상기 코팅 재료를 침착하기 위하여 선택하는 방법은 나중에 설명하는 것처럼 매 경우마다 다르다. 전해 도금 및 무전해 도금은 일반적으로 양호한 방법이다. 그러나, 본 발명의 일면에 따르면 금 코어 위에 니켈 쉘을 도금(특히, 전해 도금)할 때에는 도금 개시 작업을 용이하게 하기 위하여 금 와이어 스템 위에 얇은 구리 개시층을 먼저 침착하는 것이 바람직하다.
도1A 내지 도1E에 도시된 것처럼 예시적인 상호 접속 요소는 약 0.00254 cm (0.001 inch)의 코어 직경 및 0.00254 cm (0.001 inch)의 쉘 두께를 가지며, 따라서 상호 접속 요소는 약 0.00762 cm (0.003 inch; 즉, 코어 직경 ＋ 쉘 두께의 2배)의 전체 직경을 갖는다. 일반적으로, 상기 쉘의 두께는 코어 두께(직경)의 0.2 - 0.5배로 된다.
복합 상호 접속 요소의 몇몇 변수의 예는 다음과 같다.
(a) 1.5 mil의 직경을 갖는 금 와이어는 전체 40 mil의 높이를 갖고 9 mil의 반경으로 된 C형 곡선(도1E와 비교)을 갖는 형상을 취하며, 0.75 mil의 두께로 니켈 도금되고(전체 직경 ＝ 1.5 ＋ 2 × 0.75 ＝ 3 mil), (접촉 저항을 낮추고 증진시키도록) 50 마이크로인치 두께로 금으로 된 최종 오버코팅을 선택적으로 수용한다. 이렇게 형성된 복합 상호 접속 요소는 약 3 - 5 gram/mil의 스프링 상수(k)를 나타낸다. 사용 시에, 3 - 5 mil의 편향량은 9 - 25 gram의 접촉력을 일으킨다. 이 실시예는 인터포저용 스프링 요소의 경우에 유용하다.
(b) 1.0 mil의 직경을 갖는 금 와이어는 전체 35 mil의 높이를 갖고 만곡 캔틸레버 형상을 취하며, 1.25 mil의 두께로 니켈 도금되고(전체 직경 ＝ 1.0 ＋ 2 × 1.25 ＝ 3.5 mil), 50 마이크로인치 두께로 금으로 된 최종 오버코팅을 선택적으로 수용한다. 이렇게 형성된 복합 상호 접속 요소는 약 3 gram/mil의 스프링 상수(k)를 나타내고, 탐침용 스프링 요소의 경우에 유용하다.
(c) 1.5 mil의 직경을 갖는 금 와이어는 전체 20 mil의 높이를 갖고 약 5 mil의 반경으로 된 S형 곡선을 갖는 형상을 취하며, 0.75 mil의 두께로 니켈 또는 구리 도금된다 (전체 직경 ＝ 1.5 ＋ 2 × 0.75 ＝ 3 mil). 이렇게 형성된 복합 상호 접속 요소는 약 2 - 3 gram/mil의 스프링 상수(k)를 나타내며 반도체 장치용 스프링 요소의 경우에 유용하다.
나중에 상세하게 설명하는 것처럼, 코어는 둥근 단면을 가질 필요가 없으며 오히려 시트로부터 연장되는 (장방형 단면을 갖는) 평평한 탭으로 될 수도 있다. 본 명세서에 사용된 것처럼 "탭"은 "TAB(Tape Automated Bonding)"과는 다른 용어이다.
다층 쉘
도2A는 단자(214)를 갖춘 전자 부품(212)에 장착된 상호 접속 요소(210)의 구체적인 예(200)를 도시한다. 이 실시예에서, 연질(예를 들어, 금) 와이어 코어(216)는 일단에서 단자(214)에 결합(부착)되고, 단자로부터 연장되고 스프링 형상(도1B에 도시된 형상과 비교)을 취하고, 자유단(216b)을 갖도록 절단되어 있다. 이러한 방식으로 와이어를 결합, 형상 형성 및 절단하는 것은 와이어 결합 설비를 사용함으로써 이루어진다. 코어의 단부(216a)에서의 결합으로 단자(214)의 노출된 표면의 비교적 작은 부분만 덮게 된다.
쉘(오버코팅)은 와이어 코어(216) 위에 배치되어, 쉘은 이 실시예에서는 다층으로 되고 도금 공정에 의해 적절하게 침착되는 내층(218) 및 외층(219)을 갖는 것으로 도시되어 있다. 다층 쉘의 하나 이상의 층들은 필요로 하는 탄성을 상호 접속 요소(210)에 부과하도록 경질 재료(예를 들어, 니켈 및 그 합금)로 형성되어 있다. 예를 들어, 외층(219)은 경질 재료로 되고, 내층은 코어 재료(216) 상에 경질 재료(219)를 도금하면 버퍼 또는 차단층(또는 활성층 또는 접착층)으로서 작용하는 재료로 될 수 있다. 이와 달리, 내층(218)은 경질 재료로 될 수 있고, 외층(219)은 전도성 및 납땜성을 포함하여 우수한 전기적 특성을 나타내는 재료(예를 들어, 연질 금)로 될 수 있다. 납땜 또는 경납땜 접속이 필요한 경우에는 상호 접속 요소의 외층을 납-주석 땜납 또는 금-주석 경납땜 재료로 각각 될 수 있다.
단자에의 고정
도2A는 일반적인 방식에서 본 발명의 또 다른 핵심 특징을 도시한 것으로, 탄성 상호 접속 요소가 전자 부품 상의 단자에 견고하게 고정될 수 있는 것을 도시한다. 상호 접속 요소의 부착단(210a)은 상호 접속 요소의 자유단(210b)에 작용된 압축력(F)의 결과로서 현저한 기계 응력을 받게 된다.
도2A에 도시된 것처럼 오버코팅(218, 219)은 코어(216)를 덮으며, 연속 방식으로 코어(216)에 인접한 단자(214)의 전체 잔여 노출면(즉, 결합부(216a) 이외의 부분)도 덮는다. 이는 상호 접속 요소(220)를 단자에 견고하고 신뢰성 있게 고정하며, 오버코팅 재료는 상호 접속 요소를 단자에 고정하는 데 (예를 들어, 50% 이상) 기여한다. 일반적으로, 오버코팅 재료는 코어에 인접한 단자의 적어도 일부를 덮을 것만 요구된다. 그러나, 오버코팅 재료는 단자의 전체 잔여면을 덮는 것이 바람직하다. 쉘의 각층은 금속성으로 되는 것이 바람직하다.
일반적으로, 코어가 단자에 부착(결합)되게 되는 비교적 작은 영역은 상호 접속 요소 상에 부과된 접촉력(F)으로부터 일어나는 응력을 수용하는 데 적합하지 않다. (단자에의 코어단(216a) 부착부를 포함하는 비교적 작은 영역 이외의) 단자의 전체 노출된 표면을 덮는 쉘에 의해 전체 상호 접속 구조물은 단자에 견고하게 부착된다. 오버코팅의 부착 강도 및 접촉력에 반응하는 능력은 코어 단부 자체에서의 능력에 비해 매우 우수하다.
본 명세서에 사용된 용어인 "전자 부품(예를 들어, 212)은, 상호 접속 및 인터포저 기층, 실리콘(Si) 또는 갈륨 아르센나이드(GaAs) 등의 임의의 적절한 반도체 재료로 된 반도체 웨이퍼 및 다이, 상호 접속 소켓, 시험 소켓, 제거가능한 부재, 모출원에 기재된 것과 같은 요소 및 기층, 세라믹 및 플라스틱 패키지와 칩 캐리어를 포함하는 반도체 패키지, 커넥터를 포함하지만 이에 제한되지는 않는다.
본 발명의 상호 접속 요소는 다음 용도에 특히 적합하다.
- 반도체 패키지를 가질 필요성이 없이 실리콘 다이에 직접 장착된 상호 접속 요소,
- 전자 부품을 시험하기 위해 기층으로부터 탐침으로서 연장되는 (나중에 상세하게 설명함) 상호 접속 요소,
- 인터포저의 상호 접속 요소 (나중에 상세하게 설명함).
본 발명의 상호 접속 요소는 독특한 것으로, 경질 재료에서의 전형적인 나쁜 결합 특성에 의한 제한을 갖지 않고 경질 재료의 기계적 특성(예를 들어 높은 항복 강도)을 얻을 수 있는 장점을 갖는다. 모출원에 기재되어 있는 것처럼 이는 쉘(오버코팅)이 코어의 폴스워크 위에 중첩되는 구조로서 기능할 가능성을 제공하며, 상기 두 용어는 토목 공학 분야에서 주로 사용하는 용어이다. 이는 도금이 보호성(예를 들어, 내식성) 코팅으로서 사용되고 상호 접속 요소에 소정의 기계적 특성을 부과할 수 없었던 종래 기술로 도금된 상호 접속 요소와는 매우 다르다. 또한, 이는 전기적 상호 접속부에 침착된 벤조트리아졸(BTA) 등의 비금속성 내식 코팅과는 현저하게 다르다.
본 발명의 여러 장점 중에서, 복수개의 프리스탠딩 상호 접속 구조물은 이들의 자유단들이 서로 공통 평면에 위치하도록 기층의 상이한 높이로부터 기층 위의 공통 높이로 분리 커패시터를 갖는 PCB 등의 기판 상에 용이하게 형성된다. 또한, 본 발명에 따른 상호 접속 요소의 전기적·기계적 특성(예를 들어, 소성 및 탄성)은 특별한 용도에서 쉽게 얻어진다. 예를 들어, 소정 용도에서는 상호 접속 요소가 소성 및 탄성 변형을 나타내는 것이 바람직하다. (소성 변형은 상호 접속 요소에 의해 상호 접속되는 부품들에서의 전체적인 비평면성을 수용하기 위해 요구될 수 있다) 탄성 특성이 필요한 경우에는 상호 접속 요소가 신뢰성 있는 접속을 수행하는 데 필요한 최소의 접촉력을 생성할 필요가 있다. 또한, 상호 접속 요소의 팁은 접속 표면 상에 간혹 오염 필름이 있는 것 때문에 전자 부품의 단자와 와이핑 접촉을 이루는 것이 유리하다.
여기에 사용된 것처럼, 접촉 구조물에 적용된 용어인 "탄성"은 작용된 하중(접촉력)에 반응하여 주로 탄성 특성을 나타내는 접촉 구조물(상호 접속 요소)을 의미하며, "유연성"은 작용된 하중(접촉력)에 반응하여 탄성 및 소성 특성을 나타내는 접촉 구조물(상호 접속 요소)을 의미한다. 여기에 사용된 것처럼, "추종성(compliant)" 접촉 구조물은 "탄성" 접촉 구조물이다. 본 발명의 복합 상호 접속 요소는 추종성 또는 탄성 접촉 구조물의 특정 경우이다.
모출원에는 여러 특징, 즉 희생 기층 상에 상호 접속 요소를 제조하는 방법, 복수개의 상호 접속 요소를 전자 부품에 단체로 이송하는 방법, 상호 접속 요소에 거친 표면 마무리부를 갖춘 접속 팁을 마련하는 방법, 전자 부품에 일시적인 접속부를 만들고 그 후에 영구 접속부를 만들도록 전자 부품 상에 상호 접속 요소를 사용하는 방법, 대향 단부들보다는 일단부들에서 상이한 공간을 갖도록 상호 접속 요소를 배열하는 방법, 상호 접속 요소를 제조하는 것과 동일한 공정 단계로 스프링 클립을 제조하고 배열하는 방법, 접속된 부품들 사이의 열팽창에 의한 차이를 수용하도록 상호 접속 요소들을 사용하는 방법, 반도체 패키지(SIMM용)를 분리할 필요성을 없애는 방법, 탄성 상호 접속 요소(탄성 접촉 구조물)를 선택적으로 납땜하는 방법 등이 기재되어 있으나, 이에 제한되지는 않는다.
제어식 임피던스
도2B는 다층을 갖는 복합 상호 접속 요소(220)를 도시한다. 상호 접속 요소(220)의 최내측부(내측의 긴 전도성 요소, 222)는 상기에 설명한 것처럼 비코팅 코어 또는 오버코팅된 코어이다. 최내측부(222)의 팁(222b)은 적절한 마스킹 재료(도시 생략)로 마스킹 된다. 유전층(124)은 무전해 공정 등에 의해 최내측부(222) 위에 침착된다. 전도성 재료의 최외측부(226)는 유전층(124) 위에 침착된다.
사용 시에, 외층(226)을 전기적으로 접지하면 상호 접속 요소(220)가 제어식 임피던스를 갖게 된다. 유전층(124) 재료의 일례로는 중합체 재료가 있으며, 임의의 적절한 방법 및 두께(예를 들어, 0.1 - 3.0 mil)로 침착된다.
외층(226)은 다층으로 될 수 있다. 예를 들어, 최내측부(222)가 비코팅된 코어인 경우에 전체 상호 접속 요소가 탄성을 가질 필요가 있으면 외층(226)의 적어도 하나의 층은 스프링 재료로 된다.
피치 변경
도2C는 복수개(6개만 도시)의 상호 접속 요소(251, …, 256)가 탐침 카드 인서트(종래의 방식으로 탐침 카드에 장착된 조립체) 등의 전자 부품(260)의 표면 상에 장착된 실시예(250)를 도시한다. 탐침 카드 인서트의 단자 및 전도성 트레이스는 도시의 명확성을 위해 상기 도면에는 도시하지 않았다. 상호 접속 요소(251, …, 256)의 부착단(251a, …, 256a)은 0.127 - 0.254 cm (0.050 - 0.100 inch) 등의 제1피치(공간)를 이룬다. 상호 접속 요소(251, …, 256)는 그 자유단(팁)들이 0.0127 - 0.025 cm (0.005 - 0.010 inch) 등의 제2의 더 미세한 피치로 되도록 하는 형상 및 방향을 취한다. 하나의 피치로부터 다른 피치로 상호 접속을 이루는 상호 접속 조립체를 "스페이스 트랜스포머"라 한다.
본 발명의 장점은 스페이스 트랜스포머가 상기에 설명한 미국 특허 제5,414,298호의 분리식 조립체 등의 또 다른 부품의 개재 없이 접촉 구조물(상호 접속 요소)들을 제1 레벨의 상호 접속 상태로 함으로써 얻을 수 있다.
도시된 것처럼, 상호 접속 요소의 팁(251b, …, 256b)들은 결합 패드(접점)의 두개의 평행 열을 갖는 반도체 장치에의 접속을 이루기 위해(시험 및/또는 번인을 위해) 두개의 평행 열로 배열된다. 상호 접속 요소는 어레이로서 다른 접점 패턴을 갖는 전자 부품에의 접속을 이루기 위해 다른 팁 패턴을 갖도록 배열된다.
일반적으로, 본 명세서에 기재된 실시예에서는 하나의 접속 요소만이 도시되어 있으나, 본 발명은 복수개의 상호 접속 요소를 제조하고 복수개의 상호 접속 요소를 평행 패턴 또는 장방형 어레이 패턴처럼 서로 소정 간격을 갖도록 이격 배열하는 데에도 적용할 수 있다.
희생 기층의 사용
상호 접속 요소를 전자 부품의 단자에 직접 장착하는 것에 대해서는 상기에 설명했다. 일반적으로, 본 발명의 상호 접속 요소는 희생 기층을 포함하여 임의의 적절한 기층의 적절한 표면 상에 제조 또는 장착할 수 있다.
모출원을 보면, 도11A 내지 도11F를 참조하여 전자 부품에의 연속 장착을 위한 분리 및 분할 구조로서 복수개의 상호 접속 구조물(예를 들어, 탄성 접촉 구조물)을 제조하는 방법과, 도12A 내지 도12C를 참조하여 복수개의 상호 접속 요소를 희생 기층(캐리어)에 장착하고 그 후에 이들을 전자 부품에 한꺼번에 이송하는 방법이 기재되어 있다.
도2D 내지 도2F는 희생 기층을 사용하여 미리 형성된 팁 구조물을 갖는 복수개의 상호 접속 요소를 제조하는 방법을 도시한다.
도2D는 마스킹 재료(252)의 패턴화된 층을 희생 기층(254)의 표면에 침착하는 방법의 제1단계를 도시한다. 희생 기층(254)은 예를 들어 얇은 (1 - 10 mil) 구리 또는 알루미늄 포일로 되고, 마스킹 재료(252)는 통상의 포토레지스트로 된다. 마스킹 층(252)은 위치(256a, 256b, 256c)에서 상호 접속 요소를 제조하는 데 필요한 복수개의 개구(3개만 도시)를 갖도록 하는 패턴을 취한다. 위치(256a, 256b, 256c)는 전자 부품의 단자에 비교된다. 위치(256a, 256b, 256c)는 거친 또는 형상을 갖는 표면 조직을 갖도록 이 단계에서 처리되는 것이 바람직하다. 도시된 것처럼, 상기 방법은 위치(256a, 256b, 256c)에서 포일(254)에 오목부를 형성하는 엠보싱 공구(257)에 의해 기계적으로 이루어진다. 이와 달리, 이들 위치에서 포일의 표면은 표면 조직을 갖도록 화학적으로 에칭될 수도 있다. 이러한 전체적인 목적을 달성하기에 적합한 예를 들어 샌드블라스팅 및 피닝 등의 임의의 방법도 본 발명의 범위에 속한다.
그 다음에, 복수개(하나만 도시)의 전도성 팁 구조물(258)이 도2E에 도시된 방법으로 각 위치(예를 들어, 256b)에 형성된다. 이는 전해 도금 등의 임의의 적절한 방법을 사용함으로써 달성되며, 다층 재료를 갖는 팁 구조물을 포함할 수도 있다. 예를 들어, 팁 구조물(258)은 희생 기층 상에 침착된 얇은(예를 들어, 10 - 100 mil) 니켈 차단층을 갖고, 얇은(10 mil) 연질 금층, 얇은(20 mil) 경질 금층, 비교적 두꺼운(200 mil) 니켈층, 최종적으로 얇은(100 mil) 연질 금층으로 침착된다. 일반적으로, 니켈의 제1의 얇은 차단층은 후속 금층을 기층(254)의 재료(예를 들어, 알루미늄, 구리)에 의해 무력화되는 것으로부터 보호하며, 비교적 두꺼운 니켈층은 팁 구조물에 강도를 부여하고, 최종적인 얇은 연질 금층은 용이하게 결합되게 하는 표면을 제공한다. 본 발명은 용도에 따라 달라지게 되는 팁 구조물이 희생 기층 상에 형성되는 특정 방법에는 제한되지 않는다.
도2E에 도시된 것처럼, 상호 결합 요소용 복수개(하나만 도시)의 코어(260)는 연질 와이어 코어를 상기에 설명한 것처럼 전자 부품의 단자에 결합하는 임의의 방법 등에 의해 팁 구조물(258) 상에 형성될 수도 있다. 그 다음에, 코어(260)가 상기에 설명한 방식으로 바람직하게는 경질 재료(262)로 오버코팅되고, 마스킹 재료(252)가 제거되어 도2F에 도시된 것처럼 희생 기층의 표면에 장착된 복수개(3개만 도시)의 프리스탠딩 상호 접속 요소(264)가 형성된다.
도2A와 관련하여 설명한 단자(214)의 적어도 인접 영역을 덮는 오버코팅 재료와 유사하게, 오버코팅 재료(262)도 코어(260)를 이들의 각 팁 구조물(258)에 견고하게 고정하고, 필요에 따라서는 상호 접속 요소(264)에 탄성 특성을 부과한다. 모출원에 기재되어 있는 것처럼 희생 기층에 장착된 복수개의 상호 접속 요소는 전자 부품의 단자에 한꺼번에 이송될 수도 있다. 이와 달리, 두개의 넓게 분기되는 통로를 취할 수도 있다.
팁 구조물을 제조할 때 실리콘 웨이퍼를 희생 기층으로서 사용할 수 있고, 팁 구조물을 전자 부품 상에 이미 장착된 탄성 접촉 구조물에 (예를 들어, 연납땜 또는 경납땜에 의해) 결합되게 제조할 수 있는 것도 본 발명의 범위에 속한다. 또한, 이들 방법에 대해서는 도8A 내지 도8E를 참조하여 나중에 더 설명한다.
도2G에 도시된 것처럼, 희생 기층(254)은 선택적 화학 에칭 등의 임의의 적절한 공정에 의해 간단하게 제거될 수도 있다. 대부분의 선택적 화학 에칭 공정은 하나의 재료를 다른 재료보다 훨씬 더 많은 비율로 에칭하기 때문에 다른 재료는 이 공정에서 약간만 에칭되며, 이러한 현상은 희생 기층을 제거하는 동시에 팁 구조물의 얇은 니켈 차단층을 제거하는 데 바람직하게 사용된다. 그러나, 필요하다면 얇은 니켈 차단층을 각각의 후속 단계에서 제거할 수 있다. 이는 복수개(3개만 도시)의 개개의 분리된 단일 상호 접속 요소(264)가 점선으로 도시된 것처럼 되게 하며 그 후에 전자 부품 상의 단자에 (연납땜 또는 경납땜 등에 의해) 장착되게 한다.
오버코팅 재료는 희생 기층 및/또는 얇은 차단층을 제거하는 공정에서 약간 얇아질 수도 있다. 그러나, 이러한 현상은 일어나지 않는 것이 바람직하다.
오버코팅이 얇아지는 것을 방지하기 위하여, 얇은 금층 또는 약 20 마이크로인치의 경질 금 위에 침착된 예를 들어 10 마이크로인치의 연질 금층을 오버코팅 재료(262) 위에 최종층으로서 침착하는 것이 바람직하다. 이러한 금으로 된 외부층은 우수한 전도성, 접촉 저항 및 납땜성을 갖게 하기 위한 것이며, 얇은 차단층 및 희생 기층을 제거하는 데 사용하도록 된 대부분의 에칭 용액에 대하여 높은 불투과성을 나타낸다.
이와 달리, 도2H에 도시된 것처럼 희생 기층(254)을 제거하기 전에 복수개(3개만 도시)의 상호 접속 요소(2624)를 희생 기층(254)의 제거시에 복수개의 구멍을 자체에 갖는 얇은 판 등에 의해 임의의 적절한 지지 구조물(266)에 의해 서로 소정의 이격 관계로 고정시킬 수도 있다. 지지 구조물(266)은 유전 재료 또는 유전 재료로 오버코팅된 전도성 재료로 될 수도 있다. 그 다음에, 복수개의 상호 접속 요소들을 실리콘 웨이퍼 또는 인쇄 회로 기판 등의 전자 부품에 장착하는 등의 후속 공정 단계(도시 생략)를 수행할 수도 있다. 또한, 몇몇 용도에서는 상호 접속 요소(264)의 팁(팁 구조물의 반대쪽)이 특히 이에 접촉력이 작용될 때 이동되는 것을 방지하도록 안정화시킬 필요가 있다. 이를 위하여, 유전 재료로 형성된 복수개의 구멍을 갖는 메쉬 등의 적절한 시트(268)로 상호 접속 요소의 팁의 이동을 제한할 필요가 있다.
상기에 설명한 방법(250)의 또 다른 장점은 팁 구조물(258)이 임의의 필요로 하는 재료 및 임의의 필요로 하는 조직으로 형성할 수도 있다는 것이다. 상기에 설명한 것처럼, 금은 전도성이 우수한 전기적 특성, 낮은 접촉 저항, 납땜성 및 내식성을 나타내는 희귀 금속의 일례이다. 또한, 금은 양호한 재료이기 때문에 본 명세서에서 설명한 상호 접속 요소, 특히 탄성 상호 접속 요소 위에 침착된 최종 오버코팅에 매우 적합하다. 다른 희귀 금속도 마찬가지로 바람직한 특성을 나타낸다. 그러나, 로듐 등의 몇몇 재료는 우수한 전기적 특성을 나타내기는 하지만 전체 상호 접속 요소를 오버코팅하는 데에는 부적합하다. 예를 들어, 로듐은 취성이 크고, 탄성 상호 접속 요소 상에 최종 오버코팅으로 수행하기 어렵다. 이러한 관점에서, 방법(250)에 의해 예시된 방법은 이러한 제한을 쉽게 해결한다. 예를 들어, 다층 팁 구조물(258 참조)의 제1층은 (상기에 설명한 것처럼 금보다는) 로듐으로 제조할 수 있어서 상호 접속 요소의 기계적 특성을 해치지 않으면서 전자 부품에 접속부를 만들기 위한 우수한 전기적 특성을 나타낸다.
도2I는 상호 접속 요소를 제조하기 위한 변경 실시예(270)를 도시한다. 이 실시예에서, 마스킹 재료(272)는 희생 기층(274)의 표면에 침착되고, 도2D와 관련하여 상기에 설명한 방법과 유사한 방식으로 복수개(하나만 도시)의 개구(276)를 갖도록 패턴화 된다. 개구(276)는 프리스탠딩 구조로서 제조되게 되는 상호 접속 요소의 영역을 형성한다. (본 명세서에 전반적으로 설명한 것처럼, 상호 접속 요소는 전자 부품의 단자 또는 희생 기층에 결합된 일단을 갖고 상호 접속 요소의 반대쪽 단부는 전자 부품 또는 희생 기층에 결합되지 않을 때 프리스탠딩형으로 된다.)
개구 내의 영역은 임의의 적절한 방식으로 형상을 갖추게 되어 희생 기층(274)의 표면으로 연장되는 단일 오목부(278)로 도시된 것처럼 하나 이상의 오목부를 갖게 된다.
코어(와이어 스템, 280)는 개구(276) 내의 희생 기층의 표면에 결합되어 임의의 적절한 형상을 취하게 된다. 이 실시예에서는 도시의 명확성을 위해 상호 접속 요소의 일단만이 도시되어 있다. 타단(도시 생략)은 전자 부품에 부착될 수 있다. 이 방법(270)은 코어(280)가 팁 구조물(258)보다는 희생 기층(274)에 직접 부착된 것이 상기에 설명한 방법(250)과는 다르다는 것을 알 수 있다. 예로써, 금 와이어 코어(280)는 종래의 와이어 결합 방법을 사용하여 알루미늄 기층(274)의 표면에 용이하게 결합된다.
방법(270)의 다음 단계에서, 금층(282)이 코어(280) 위에 (도금에 의해) 침착되고, 오목부(278) 내를 포함한 개구(276) 내의 기층(274)의 노출 영역 상에 침착된다. 이 층(282)의 주된 목적은 (희생 기층이 일단 제거된 후에) 상호 접속 요소의 단부에서 접속면을 형성하려는 것이다.
그 다음에, 니켈 등으로 된 비교적 경질인 재료로 된 층(284)이 층(282) 위에 침착된다. 상기에 설명한 것처럼 상기 층(284)의 하나의 주된 목적은 복합 상호 접속 요소에 소정의 기계적 특성(탄성)을 부과하려는 것이다. 이 실시예에서, 층(284)의 다른 목적은 상호 접속 요소의 하단에 제조되는 접속면의 내구성을 증진시키려는 것이다. 금으로 된 최종층(도시 생략)이 층(284)에 침착되어 상호 접속 요소의 전기적 특성을 증진시키게 된다.
최종 단계에서, 마스킹 재료(272) 및 희생 기층(274)이 제거되고, 이로써 복수개의 단일화된 상호 접속 요소(도2G와 비교) 또는 서로 소정 관계로 이격된(도2H와 비교) 복수개의 상호 접속 요소를 형성하게 된다.
이 실시예(270)는 상호 접속 요소의 단부 상에 형상을 갖춘 팁을 제조하는 방법의 예를 도시한 것이다. 이 경우에서 니켈 위에 금이 있는 우수한 예를 설명했다. 그러나, 본 발명의 범위 내에서 상기에 설명한 방법에 따라 상호 접속 요소의 단부에 다른 유사한 접속 팁을 제조할 수도 있다. 이 실시예(270)의 또 다른 특징은 접속 팁이 이전의 실시예(250)에서처럼 희생 기층(254)의 표면 내에 제조되기보다는 희생 기층(274) 상부에 전체적으로 제조된다는 것이다.
반도체 장치들에 대한 스프링 상호 접속 요소들의 직접 장착
도3A, 도3B 및 도3C는 모출원 케이스의 도1C 내지 도1E와 비교될 수 있는 것으로서, 개별화되지 않은 반도체 장치들을 포함하는 반도체 장치들 상에 복합 상호 접속부들을 직접 조립하기 위한 양호한 기술(300)을 도시하고 있다.
종래의 반도체 프로세싱 기술들에 의하면, 반도체 장치(302)는 패턴화된 전도성 층(304)을 구비하고 있다. 이 층(304)은 절연(예를 들어, 패시베이션) 층(308)(전형적으로는, 질화물) 내의 개구(306)에 의해 형성된 바와 같이 통상적으로 다이에 외부 결합(bond-out)되도록 되어 있는 상부 금속층일 수도 있다. 이런 방식으로, 패시베이션 층(308) 내의 개구(306) 영역에 대응하는 영역을 구비하는 접합 패드가 형성될 수도 있다. 통상적으로(즉, 종래 기술에 의하면), 와이어는 접합 패드에 접합되어진다.
본 발명에 의하면, 금속 재료(예를 들어, 알루미늄)로 된 블랭킷 층(310)은 개구(306) 내로 "디핑(dipping)"되어 상기 층(304)에 전기적으로 접속하는 것을 포함하여, 전도성 층(310)이 층(308)의 토포그라피를 등각적으로 추종하는 방식으로 패시베이션 층(308) 위에 (예를 들어 스퍼터링에 의해) 부착된다. 마스킹 재료(예를 들어, 포토레지스트)로 된 패턴화된 층(312)이 패시베이션 층(308) 내의 개구(306) 위에 정렬된 개구(314)를 갖고 상기 층(310) 위에 인가된다. 블랭킷 전도성 층(310)의 일부분은 마스킹 재료(312)로 덮여지고, 블랭킷 전도성 층(310)의 다른 부분들은 마스킹 재료(312)로 된 층의 개구(314) 내에 (덮여지지 않고) 노출된다. 개구(314) 내의 블랭킷 전도성 층(310)의 노출된 부분들은 "패드들" 또는 "단자들"로서 작용하며(214와 비교), 금 도금될 수도 있다(도시되지 않음).
이러한 기술의 한가지 중요한 특징은 개구(314)가 개구(306) 보다 크다는 것이다. 명백히 알 수 있는 바와 같이, 이것은 (개구(314)에 의해 형성된) 접합 영역을 반도체 다이(302) 상에 존재하는 (개구(306)에 의해 형성된 바와 같은) 접합 영역 보다 크게 해줄 것이다.
이러한 기술의 또 다른 중요한 특징은 전도성 층(310)이 와이어 스템 (코어)(320)의 전자 화염 절단(EFO; electronic flame off) 공정 중에 상기 장치(302)가 손상되는 것을 보호하기 위해 단락층으로서 작용한다는 것이다.
내부 코어(와이어 스템)(320)의 한 단부(320a)는 개구(314) 내에서 전도성 층(310)의 (도면 상에서 보았을 때) 상부 표면에 접합된다. 상기 코어(320)는 반도체 다이의 표면으로부터 연장되어 스프링 작용 가능한 형상을 갖도록 구성되어 있으며, 상술한 바와 같은 방식으로(예를 들어, 전자 화염 절단에 의해) 팁(320b)을 갖도록 절단된다. 다음에, 도3B에 도시된 바와 같이, 상기 형상의 와이어 스템(320)은 상술한 바와 같이 전도성 재료(322)의 하나 이상의 층들로 오버코팅된다(도2A와 비교). 도3B에서 볼 수 있는 바와 같이, 오버코팅 재료(322)는 와이어 스템(320)을 완전히 감싸며, 또한 포토레지스트(312)의 개구(314)에 의해 형성된 영역 내에서 전도성 층(310)을 덮어준다.
다음에, 포토레지스트(312)는 (예를 들어, 화학적 에칭 또는 세척에 의해) 제거되고, 와이어 스템(320)을 오버코팅하는 재료(322)에 의해 덮여진 층(310)의 부분(315)(예를 들어, 패드, 단자)을 제외하고 전도성 층(310)으로부터 모든 재료를 제거하기 위해 기층에 선택적 에칭(예를 들어, 화학적 에칭)을 가해준다. 사전에 마스킹 재료(312)에 의해 덮여지고 재료(322)로 오버코팅되지 않은 블랭킷 전도성 층(310)의 부분들은 이 단계에서 제거되는 반면에, 상기 재료(322)에 의해 오버코팅되어진 블랭킷 전도성 재료(310)의 나머지 부분들은 제거되지 않는다. 이것은 도3C에 도시된 구조를 초래하는데, 이 구조의 중요한 이점은 최종적인 복합 상호 접속 요소(324)가 (예를 들어, 종래 기술에 있어서) 접합 패드의 접촉 영역(즉, 패시베이션 층(308)의 개구(306))으로 간주될 수도 있었던 것보다 크게 되도록 용이하게 만들어질 수 있는 (포토레지스트의 개구(314)에 의해 형성되었던) 영역에 (코팅 재료(322)에 의해) 확실히 고정된다는 것이다.
이러한 기술의 또 다른 중요한 이점은 접촉 구조물(324)과 그것이 장착되는 단자(패드)(315) 사이에 기밀 밀봉형(완전 오버코팅형) 접속이 이루어진다는 것이다.
상술한 기술들은 일반적으로 복합 상호 접속 요소들을 조립하는 새로운 방법을 기술하고 있는데, 그 물리적 특징들은 원하는 탄성도를 나타내기 위해 용이하게 설계된다.
일반적으로, 본 발명의 복합 상호 접속 요소들은 상호 접속 요소들(예를 들어, 320)의 팁(예를 들어, 320b)들이 서로에 대해 용이하게 공통 평면을 갖게 해주며 그들이 파생되는 단자들(예를 들어, 접합 패드들)과는 다르게(예를 들어, 피치가 더 크게) 될 수 있는 방식으로 기층(특히, 반도체 다이)에 용이하게 장착(또는 그 위에 조립)된다.
본 발명의 범주 내에서, 개구(예를 들어, 314)들은 포토레지스트 내에 형성되는데, 그곳에는 탄성 접촉 구조물들이 장착되지 않는다. 오히려, 그와 같은 개구들은 동일한 반도체 다이 또는 다른 반도체 다이들 상의 다른 패드들에 대해 (예를 들어, 전통적인 와이어 결합에 의해) 접속부들을 이루도록 유리하게 사용될 수가 있다. 이것은 제조업자에게 레지스트 내의 개구들의 공통 레이아웃을 갖는 상호 접속부들을 "주문 제작"할 수 있는 능력을 제공해준다.
도3D에 도시된 바와 같이, 본 발명의 범주 내에서, 마스킹 층(312)은 반도체 장치(302)의 표면 상에 부가의 전도성 라인들이나 영역들을 남기도록(즉, 상호 접속 요소(324)들이 장착되고 오버코팅되는 개구(314)들을 제공하는데 부가해서) 부가적으로 패턴화될 수가 있다. 이것은 각각 개구(314a, 314b)들로 연장되는 "긴" 개구(324a, 324b)들과, 개구(314c)로 (도시된 바와 같이) 임의대로 연장되는 "영역" 개구(324c)에 의해 도면에 도시되어 있다. (본 도면에서는, 구성 요소(304, 308, 310)들이 도시를 명확하게 하기 위해 생략되어 있다.) 상술한 바와 같이, 오버코팅 재료(322)는 이들 부가의 개구(324a, 324b, 324c)들 내에 부착되어, 이들 개구들 아래에 놓여진 전도성 층(310) 부분들이 제거되는 것을 방지해 줄 것이다. 개구(314a, 314b, 314c)들에 접촉하기 위해 연장되는 이러한 긴 개구(324a, 324b, 324c)들의 경우에 있어서, 긴 개구들은 접촉 구조물들의 대응하는 것들에 전기적으로 접속될 것이다. 이것은 전자 부품(예를 들어, 반도체 장치)(302)의 표면 상에 직접 (상호 접속하는) 두개 이상의 단자(315)들 사이의 전도성 트레이스들을 제공(루팅)하는 관계에서는 유용하다. 이것은 또한 전자 부품(302) 상에 직접 접지 및/또는 전력 평면들을 제공하는데 있어 유용하다. 또한, 이것은 긴 영역(324a, 324b)들과 같이 온-칩(302) 커패시터들로서 작용할 수 있는 밀접하게 인접한 (예를 들어, 사이에 끼인) 긴 영역들(도금 시에는 라인들로 됨)과의 관계에서 유용하다. 부가적으로, 접촉 구조물(324)들의 장소 이외에서 마스킹 층(312)에 개구들을 제공하면 차후의 오버코팅 재료(322)가 균일하게 부착되는 것을 도와줄 수가 있다.
본 발명의 범주 내에서, 접촉 구조물(324)들은 예를 들어 상술한 도2D 내지 도2F의 방식으로 미리 조립되어, 제어된 토포그라피를 갖는 팁(258)들을 구비하거나 또는 구비하지 않고 단자(315)들에 납땜된다. 이것은 미리 조립된 접촉 구조물들을 (반도체 웨이퍼로부터) 개별화되지 않은 반도체 다이들에 서로 하나씩 또는 몇 개의 반도체 다이들에 동시에 장착하는 것을 포함한다. 부가적으로, 팁 구조물(258, 820, 864)의 토포그라피는 편평하게 되도록 제어되어, 후술하는 z-축 전도성 접착제(868)와 효과적인 가압 접속을 이룰 수가 있다.
반도체 장치들의 실행
집적 회로(칩) 제조업자들 사이에서 칩들의 번인 및 기능 시험은 공지된 공정이다. 이들 기술들은 전형적으로 칩들의 패키징 작업 후에 수행되며, 여기에서는 집합적으로 "실행(exercising)"이라 칭한다.
현대의 집적 회로들은 일반적으로 단일의 (보통은 둥근) 반도체 웨이퍼 상에 (보통은 정사각형 또는 직사각형 다이 구역들로서) 몇 개의 전형적으로 동일한 집적 회로 다이들을 생성한 다음에, 상기 다이들(칩들)을 서로 분리(개별화, 절단)시키기 위해 웨이퍼를 스크라이빙(scribing) 및 슬라이싱(slicing)해 줌으로써 제조된다. "스크라이브 라인"(절단; kerf) 영역들의 직교 그리드는 인접한 다이들 사이를 연장하며, 때때로 조립 공정을 평가하기 위해 시험 구조물들을 포함한다. 이들 스크라이브 라인 영역들과 그들 내에 포함된 모든 것들은 다이들이 웨이퍼로부터 개별화될 때 파괴될 것이다. 개별화된(분리된) 다이들은 궁극적으로는 예를 들어 다이 상의 접합 패드들과 패키지 본체 내의 전도성 트레이스들 사이에 와이어 접합 접속부들을 형성해 줌으로써 개별적으로 패키지된다.
"번인"은 칩(다이)에 단순히 전력을 공급하거나("정적" 번인), 또는 전력을 올려 칩의 기능도를 어느 정도 실행하는 신호들을 구비하게 해주는("동적" 번인) 공정이다. 양 경우들에 있어서, 번안은 전형적으로 상승된 온도에서 그리고 칩에 대해 "순간적인"(또는 제거가능한) 접속부들을 형성해 줌으로써 수행되는데, 그 목적은 칩들을 패키징하기 전에 결함이 있는 칩들을 확인하는 것이다. 번인은 통상적으로 다이들이 웨이퍼로부터 개별화된(절단된) 후에 한 다이씩 수행되지만, 다이들을 개별화하기 전에 번인을 수행하는 것도 공지되어 있다. 전형적으로, 다이들에 대한 순간 접속부들은 시험 탐침들 또는 "플라잉 와이어들"에 의해 만들어진다.
또한, 다이들에 대해 순간 접속부들을 형성해 줌으로써 기능 시험이 이루어질 수 있다. 몇몇 경우들에 있어서, 각각의 다이에는 소정의 칩 기능도를 실행하는 붙박이(built-in) 자기 시험(자기-시동, 신호-발생) 회로가 제공된다. 많은 경우들에 있어서, 시험 지그는 각각의 다이에 대해 조립되어져야 하는데, 여기서 탐침 핀들은 실행(시험 및/또는 번인)이 요구되는 특정 다이 상의 접합 패드들과 정밀하게 정렬된다. 이들 시험 지그들은 비교적 고가이며, 과도한 양의 조립 시간을 필요로 한다.
일반적인 명제로서, 패키지 리드들은 번인(또는 기능 시험)을 위해서가 아니라 조립을 위해 최적화되어 있다. 종래 기술의 번인 기판들은 고가이며, 종종 수천 사이클(즉, 시험되는 다이 당 일반적으로 한 사이클)을 필요로 한다. 게다가, 상이한 다이들은 상이한 번인 기판들을 필요로 한다. 번인 기판들은 고가이고, 이는 전체 조립 비용을 증가시키며 특정 장치들의 대량 수요에 의해서만 상환될 수가 있다.
다이를 패키징하기 전에 다이의 소정 시험이 있다고 하면, 다이는 패키지된 다이가 외부 시스템의 구성 요소들에 접속될 수 있게 하기 위해서 패키지된다. 상술한 바와 같이, 패키징 작업은 전형적으로 예를 들어 접합 와이어들에 의해 다이에 소정 종류의 "영구적인" 접속부를 만들어주는 것을 포함한다. (종종, 이러한 "영구적인" 접속부들은 이것이 비록 일반적으로 바람직한 것은 아니지만 수행되지 않을 수도 있고 재차 수행될 수도 있다.)
명백하게는, 다이(들)의 번인 및/또는 사전 패키징 시험에 필요한 "순간적인" 접속부들은 종종 다이(들)를 패키징하는 데 필요한 "영구적인" 접속부들과 다르다.
본 발명의 한 목적은 동일한 상호 접속 구조물을 사용하여 반도체 다이들과 같은 전자 구성 요소들에 순간적인 그리고 영구적인 접속부들 양자 모두를 제조하기 위한 기술을 제공하는 것이다.
본 발명의 다른 목적은 다이들이 웨이퍼로부터 개별화되기 전이나 또는 다이들이 웨이퍼로부터 개별화된 후에, 다이들의 번인 또는 시험을 수행하기 위해 다이들에 순간적인 상호 접속부들을 제조하기 위한 기술을 제공하는 것이다.
본 발명의 또 다른 목적은 다이(들)에 대한 영구적인 접속부들을 제조하기 위해 동일한 상호 접속 구조물을 사용하든 사용하지 않든지 간에 다이들에 순간적인 상호 접속부들을 제조하기 위한 개량된 기술을 제공하는 것이다.
본 발명에 의하면, 탄성 접촉 구조물들이 반도체 다이와 같은 전자 구성 요소에 대한 순간적인 그리고 영구적인 접속부들 양자 모두로서의 "이중 책임"을 부담할 수가 있다.
본 발명에 따르면, 탄성 접촉 구조물들은 반도체 다이들에 직접 장착될 수 있으며, 이 탄성 접촉 구조물들은 아래와 같이 복수개의 목적들에 부합될 수가 있다:
(a) 탄성 접촉 구조물들이 보통의 인쇄 회로 기판들만큼 간단하고 단순할 수도 있는 시험 기판들에 신뢰성 있는 순간 접촉부를 만들 수가 있고;
(b) 동일한 탄성 접촉 구조물들이 스프링 클립 등에 의해 적소에 보유 지지될 때 회로 기판들에 신뢰성 있는 영구 접촉부를 만들 수가 있으며; 그리고,
(c) 동일한 탄성 접촉 구조물들이 납땜 등에 의해 회로 기판들에 신뢰성 있는 영구 접속부를 만들 수가 있다.
칩-레벨 장착 공정
(예를 들어, 도3A 내지 도3C에 대해) 상술한 바와 같이, 본 발명의 범주 내에서, 반도체 다이들(상)에 본 발명의 탄성 접촉 구조물들을 직접 장착하는 것이 바람직하다. 이것은 외부의 상호 접속 구조물들(예를 들어, 핀들, 리드들 등)을 필요로 하는 소정 종류의 패키지 내에 배치되는 다이들에 대한 종래 기술의 와이어 접합 기술들에 대항해서 보았을 때 특히 중요하다.
일반적으로, 본 발명은 다이를 상당히 가열하지 않고도 반도체 다이들에 접촉 구조물들을 직접 장착하기 위한 기술을 제공한다. 일반적으로, 다이에 대한 와이어 스템의 접합과 와이어 스템의 후속하는 오버코팅(예를 들어, 도금)은 섭씨 수천도(℃) 정도의 온도들을 다이들에 가해주는 장치 조립 공정들(예를 들어, 플라즈마 에칭, 재유동 글래스)과 비교했을 때 상대적으로 "경미한" 온도들에서 수행된다. 예를 들면, 금 와이어들의 접합은 전형적으로 140 ℃ 내지 175 ℃에서 발생할 것이다. 알루미늄 와이어들의 접합은 더욱 낮은 온도들, 예를 들어 실온에서 일어날 수가 있다. 도금 온도들은 공정에 따라 좌우되지만, 일반적으로 100 ℃를 초과하는 온도들을 포함하지는 않는다.
도4A 내지 도4E는 탄성 접촉 구조물들을 반도체 웨이퍼로부터 개별화되어지기 전에 실리콘 칩 상에 또는 실리콘 칩들(다이들) 상에 배치하는 공정을 도시하고 있다. 이러한 공정의 중요한 특징은 (층(310)에 대해 위에서 언급한) 단락층을 제공한다는 것으로서, 이는 (상술한) 전기 도금에 의해 탄성 접촉 구조물들의 형상화된 와이어 스템들을 오버코팅하는 데 있어 중요하다. (상술한 바와 같이, 예를 들어 와이어를 절단하기 위한 전기 화염 차단 기술들에서와 같이) 전기 아크가 반도체 장치들을 손상시키기 위해 반드시 전위를 갖는다는 사실 뿐아니라, 전기 도금이 전장(electric field)에 직면해서 용액으로부터의 부착 재료를 포함하고 그리고 이 전장이 민감한 반도체 장치들을 손상시킬 수 있으므로, 단락층은 그와 같은 민감한 전자 부품들에 대해 상기 과정 중에 전기적인 보호를 제공할 것이다. 선택적으로, 단락층은 접지될 수도 있다.
도4A는 복수개(두개만 도시됨)의 접합 패드(404)를 구비한 반도체 기층(402)을 도시한다. 접합 패드(404)는 이 접합 패드(404)의 각각에 대해 개구를 갖는 패시베이션 층(406)(전형적으로는, 실리콘 질화물)으로 덮여진다. 전형적으로, 패시베이션 층(406) 내의 이들 개구들은 기층(예를 들어, 다이)을 리드프레임 등에 와이어 접합하기 위해 접합 와이어가 접합 패드에 접합되게 해준다. 사실상, 패시베이션 층 내의 개구들은 접합 패드의 금속 피복부가 패시베이션 층(406) 내의 개구를 지나 연장될 수도 있다는 (그리고 전형적으로는 연장될 것이라는) 사실과는 관계없이, 접합 패드(404)의 크기(면적)를 한정해준다. (전형적으로, 접합 패드 자체는 본질적으로 금속화된 층 내의 도체들의 패턴 내의 단순한 한 장소이다.) 전술한 내용은 반도체 조립 기술 분야에서 공지된 것이며, 접합 패드들(상부 금속화 층)과 기층(402) 사이의 전도성, 절연 및 반전도성 재료들로 된 부가의 층들은 도시를 명료히 하기 위해 생략되었다. 전형적으로, 필수적인 것은 아니지만, 접합 패드들은 모두 반도체 기층(장치) 상의 (예를 들어, 전술한 층이 평면화되어 있다면) 동일 레벨에 있으며, 접합 패드들이 공통 평면을 이루는지 여부는 본 발명의 목적을 위해 중요하지가 않다.
도4A는 또한 접합 패드(404)들과의 전기적 접촉을 이루도록 (패시베이션 층(406) 위의 그리고 패시베이션 층의 개구들 내로의) 기층(402)의 전체 표면에 종래의 공정들에 의해 인가된 알루미늄, Ti-W-Cu(티타늄-텅스텐-구리), Cr-Cu(크롬-구리) 등의 전도성 층(410)에 의해 접합 패드(404)들이 함께 단락되어 있는 것을 도시하고 있다. 포토레지스트(412)의 패턴화된 층은 단락층(410) 위에 인가되어, 접합 패드(404)들 위에 직접 정렬된 개구(414)들을 구비하도록 패턴화된다. 특히, 레지스트 층(412) 내의 개구(414)들은 임의의 크기로 될 수 있으며, 양호하게는 (레지스트(412)를 통해 단락층(410)까지 개구(414)에 의해 형성된) "가상" 접합 패드가 "실제" 접합 패드(404) 보다 큰 면적을 갖도록 패시베이션 층(406) 내의 개구들보다 크다. 본 발명의 한 개념에 따르면, 가상 접합 패드의 면적은 상당히, 예를 들어 (패시베이션 층 내의 개구에 의해 형성된 바와 같은) 실제 접합 패드보다 10%, 20%, 30%, 40%, 50%, 60%, 70%, 80%, 90%, 또는 100% 까지 크다. 전형적으로, 접합 패드들(및 그 개구들)은 (상부에서 보았을 때) 정사각형이다. 그러나, 접합 패드들의 특정 형상은 본 발명에 특별히 관계되는 것은 아니며, 이는 직사각형, 원형 또는 타원형 형상 등을 갖는 접합 패드들에 적용될 수 있다.
도4B는 기층(402)에 탄성 접촉 구조물들을 장착하는 공정에서의 다음 단계를 도시한다. 와이어(420)들은 그 말단부(420a)들이 개구(414)들 내에서 단락층에 접합되어, 오버코팅 시에 탄성 접촉 구조물로서 기능하기에 적합한 형상을 갖도록 형성된다. 일반적으로, 와이어 스템 형상을 형성하기 위한 상기 언급한 기술들 중 어느 하나가 이 단계에서 사용될 수 있다. 본 실시예에서, 와이어(420)는 도2A에 개시된 형상에 유사한 형상을 갖는 와이어 스템으로 형성된다.
도4C는 기층(402)에 탄성 접촉 구조물들을 장착하는 공정에서의 다음 단계를 도시하는데, 여기서 와이어 스템들(형상화된 와이어들, 420)은 전도성 재료로 된 하나(또는 그 이상의) 층(들)(422)로 오버코팅된다. (전술한 실시예들에서와 같이, 다층 코팅들의 최상부 층만이 전도성을 갖도록 요구된다.) 또한, 형상화된 와이어 스템들을 오버코팅하기 위한 전술한 공정들 및 재료들 중 어느 하나가 이 단계에서 사용될 수도 있다. 본 실시예에서, 와이어(420)는 니켈로 전기 도금(오버코팅)된다. 전술한 실시예들에서와 같이, 오버코팅은 최종 접촉 구조물의 탄성을 결정하고, 또한 기층에 대한 접촉 구조물의 고정을 크게 향상시키는 것이다. 본 실시예에서는, 전체 기층이 전기 도금조 내에 잠기며, 니켈이 본래부터 와이어 스템들 상에 그리고 레지스트(412)의 개구(414)들 내에 선택적으로 도금된다(니켈은 레지스트 재료에 전기 도금되지 않을 것이다). 이러한 방식으로, 탄성 접촉 구조물(430)들이 제공된다.
도4D는 기층(402)에 탄성 접촉 구조물들을 장착하는 공정에서의 다음 단계를 도시하는데, 여기서 와이어 스템(420)들은 탄성 접촉 구조물(430)들을 형성하기 위해 오버코팅되어 있다. 마지막 세 단계들에서 명백한 레지스트(412)의 층은 제거되어 있다. 공정 내의 이 시점에서, 가상 접합 패드들은 연속하는 단락층(410) 상의 단순한 접촉 영역들이 된다(110과 비교).
도4E는 기층(402)에 탄성 접촉 구조물들을 장착하는 공정에서의 최종 단계를 도시한다. 이 단계에서, 단락층(410)은 오버코팅(422) 아래를 제외한 모든 장소에서 제거된다. 용이하게 선택적으로 에칭(즉, 오버코팅 재료(422) 또는 패시베이션 재료(406)를 에칭하지 않음)되는 재료들로 형성된 단락층들에 대해서, 이것은 선택적인 습식 에칭에 의해(즉, 적절한 부식액을 선택함으로써) 달성될 수 있다. 본 실시예에서, 선택적인 에칭을 수행하기 위해 필요한 "기본적인" 요구 조건은 단지 상기 층(410)의 재료가 코팅(422)의 재료와 다르고, 다른 것, 즉 코팅(422)은 용해시키지 않고 층(1410)을 용해시키는 반응물이 있다는 것이다. 이것은 본 발명이 가장 근접하게 속하는 기술 분야에서 숙련된 사람의 이해 범위 내에 있을 것이다.
본 발명의 공정이 갖는 현저한 이점은 (예를 들어, 패시베이션 층의 개구에서) 기존에 존재했던 것보다 더 큰 "가상" 접촉 영역이 생성된다는 것이다. 오버코팅(422)은 이 가상 접촉 영역에 와이어 스템(420)을 견고하게 고정시켜서, 와이어 스템의 기본적인 접착력을 크게 증가시킨다. 게다가, 비록 다이 기층이 정사각형(또는, 직사각형이나 원형)의 실제 접촉 패드들을 구비할 수 있다 할지라도, 본 발명의 공정은 가상 접촉 패드들(임의의 형상(예를 들어, 직사각형, 원형, 타원형, 등)의 레지스트(412) 내의 개구들)의 생성을 허용해준다. 더욱이, 가상 접촉 패드와 실제 접촉 패드가 겹치는 것만이 요구되어 진다. 다시 말하면, 가상 접촉 패드의 중심은 실제 접촉 패드의 중심으로부터 오프셋될 수가 있다. 이것은 탄성 접촉부들의 팁(말단부)들이 "엇갈리는" 것을 허용하는데, (실제 접촉 패드들의 선형 어레이에 직접 접합하면) 다르게 될 수도 있는 이러한 특징은 적어도 두개의 상이한 와이어 형상들 또는 방향들을 형성하는 것을 필요로 할 수도 있다.
상술한 바와 같이, 기층에 대해 탄성 접촉 구조물(430)들을 장착하는 이러한 공정은 이미 개별화된 다이 또는 반도체 웨이퍼로부터 개별화되어지기 전의 다이들(다이 구역들) 상에서 수행될 수가 있다.
이상에서 설명된 단계들은 웨이퍼로부터 개별화되지 않은 반도체 다이에서도 수행될 수 있다(다이를 웨이퍼로부터 개별화하기 전에 다이에 접촉 구조물을 장착하는 것에 관한 논의를 위하여 이하의 도5를 참조하라).
바로 아래에서 논의되는 도4F 및 도4G는 도4A 내지 도4E의 공정과 유사한 공정을 설명하지만, 여기서 접촉 구조물은 다이를 웨이퍼로부터 개별화하기 전에 다이에 적용된다.
도4F는 탄성 접촉 구조물(430)이 반도체 웨이퍼 상의 복수개의 다이 구역(402a, 402b)(도시된 여러 개 중 2개)에 장착되어 있는 후마무리(post-finishing) 단계를 도시한다. (톱 등의) 적당한 절단 공구(450)는 인접한 다이들 사이에서 웨이퍼와 맞닿게 되어 복수개의 개별화된 다이를 발생시키며, 각각의 다이는 다이에 장착된 탄성 접촉 구조물을 갖는다.
도4G는 도4F에 도시된 후마무리 단계 이전 또는 이후(즉, 후마무리 단계와 무관하게)에 수행될 수 있는 다른 선택적인 후마무리 단계를 도시한다. 본 단계에서, 적당한 밀봉(예컨대, 중합체) 피막(460)이 기층의 표면에 침착되어, 전체 표면 및 탄성 접촉 구조물(430)의 근접 단부(430a)뿐만 아니라 (도시된 바와 같이) 기층의 모서리를 덮는다. 통상적으로는(즉, 양호하게는), 이러한 피막은 절연재이며, 탄성 접촉 구조물(430)의 말단부(팁)(430b)를 덮는 것이 (도시된 바와 같이) 방지되게 된다. 방지될 수 없다면, 탄성 접촉 구조물의 팁(430b)을 덮는 절연재(460)는 제거되어야만 한다. 게다가, 탄성 접촉 구조물의 길이의 지엽적인(매우 작은) 부분 이상으로 절연재(460)로 피복하는 것은 엄격하게 방지되어야 하는데, 그 이유는 절연재가 상부 피막(422)에 의해 (주로) 부여된 접촉 구조물(430)의 탄성 (스프링) 특성을 변경시킬 수 있기 때문이다. 이 단계는 반도체 다이, 특히 반도체 다이의 알루미늄 결합 패드가 주변(대기)으로부터 밀봉되므로 본 발명의 주요 특징을 나타낸다. 다이의 이러한 밀봉은 밀봉성이 적은 (그리고 통상적으로는 저렴한) 패키지가 사용될 수 있게 한다. 예컨대, 세라믹 패키지는 밀봉성이 크고(방습) 매우 고가이다. 플라스틱 패키지는 밀봉성이 작고 저렴하다. PCB-기판형 패키지는 밀봉성이 훨씬 적고 비용에 있어서 플라스틱 패키지와 유사한 경향이 있다.
웨이퍼-레벨 장착 탄성 접촉 구조물
이상에서 기재된 논의는 반도체 다이를 포함하는 분리된 기층들에 본 발명의 탄성 접촉 구조물을 장착하는 것을 강조하였다. 본 발명은 넓은 범주의 것이며, 다이를 웨이퍼로부터 개별화(분리)하기 이전에 본 발명의 탄성 접촉 구조물을 다이에 장착하는 것에 특히 유리하다. 이는 본 발명의 탄성 상호 접속 기술을 사용하여, 웨이퍼로부터 다이들을 절단하기 이전에 개별화되지 않은 다이의 시험 및 번인을 수행할 기회를 제공한다. 개별화되지 않은 다이에 대한 접촉 구조물의 장착이 도4F 및 도4G에 대하여 이상에서 간단하게 논의되었다.
일반적으로, 종래 기술에 있어서, 웨이퍼 레벨에서 개별화되지 않은 다이를 시험하는 것은 전기적(예컨대, 웨이퍼 및/또는 다이 내로 형성된 다이 선택 기구)인 것인지 또는 기계적(예컨대, 탐침, 플라잉 와이어 등)인 것인 지의 여부의 몇 종류의 다이 선택 기술을 요구하였는데, 상기 두 가지 모두는 복잡하게 하고 생산 비용을 상당히 증가시키는 경향이 있다. 본 발명에 따라, 다이를 시험하고 다이들을 영구적으로 접속하기 위하여 개별화되지 않은 다이 상에서 "최종" 접촉 구조물을 구성하고 이러한 접촉 구조물을 사용하는 기회는 이러한 중간 단계들을 회피하여, 절단후 시험(test-after-dice) 방법보다 더욱 경제적인 되게 한다.
부가적으로, 웨이퍼 상에서의 다이의 제조 동안, 웨이퍼 처리 이전에 웨이퍼에서의 결함이 확인되는 경우가 종종 있다. 이러한 불완전한 다이 구역에서 제조된 임의의 다이는 이러한 다이를 시험하는 "성가심" 없이 (절단 후에) 즉시 폐기되어야 한다.
도5는 반도체 웨이퍼의 일부분(502)을 도시하는데, 절단선(506) 격자에 의해 형성된 복수개의 다이 구역(504a 내지 504o)이 도시되어 있다. 탄성 접촉 구조물(530)은 각각의 다이 구역(504a 내지 504d, 504f 내지 504o) 상의 (도시되지 않은) 결합 패드에 장착되어 있다. 탄성 접촉 구조물(530)은 (탄성 접촉 구조물이 장착되기 이전에 결함이 있는 것으로 결정될 수 있는) 다이 구역(504e)에 장착되지 않는다. 도5에서 도시된 바와 같이, 다이 상의 모든 탄성 접촉 구조물은 탄성 접촉 구조물의 어떠한 부분도 절단선(506) 바로 위의 위치를 점유하지 않도록 "배향"된다.
다이를 웨이퍼로부터 개별화한 후에, 다이들은 탄성 접촉 구조물의 팁이 기판 또는 보드에 대해 후속적으로 상호 접속되도록 노출된 상태로 남겨 두면서, 적당한 절연재로 피복(또는 캡슐화)될 수 있다.
일반적으로, 다이를 웨이퍼로부터 개별화하기 전에 반도체 다이 상에 탄성 접촉 구조물을 직접 제조하는 능력은 반도체 장치를 제조하는 전체 공정에 있어서 상당한 이점을 나타낸다. 이러한 것이 다음과 같이 예시될 수 있다.
종래 기술의 대표적인 공정 흐름에 있어서, 다이는 웨이퍼 상에 있으면서 탐침 검사되고 나서, 웨이퍼로부터 절단되며, 리드프레임 상의 다이 부착 패드에 장착되고, 리드프레임의 핑거에 와이어 접속되며, 그리고 나서, 다이 및 리드프레임의 조립체는 캡슐화를 위해 금형 내로 삽입되고, 생성된 패키지된 다이는 금형으로부터 제거되고 다듬질(예컨대, "플래시")되어 성형된다(예컨대, 패키지 본체로부터 연장된 리드프레임 핑거의 부분은 적당한 갈매기 날개 형태로 형성된다).
본 발명의 대표적인 공정 흐름에 있어서, 다이는 웨이퍼 상에 있으면서 탐침 검사되고, 탄성 접촉 구조물이 "양호한"(합격된) 다이에 장착되며, 다이는 웨이퍼로부터 절단되고 나서, 다이는 피복 또는 캡슐화된다. 일반적인 명제로서, 이상에서 논의된 방식으로 다이를 탐침 검사하는 것은 메모리 장치와 같이 100개 미만의 결합 패드가 탐침 검사되는 다이로 제한되는 것이 바람직하다. 그럼에도 불구하고, 특히 번인을 위하여 (개별화 이전에) 웨이퍼 레벨에서 다이를 탐침 검사하는 것은 기재된 공정에 의해 매우 용이하게 된다.
도5에서, 임의의 다이 상의 탄성 접촉 구조물(530)은 다이의 2개의 측면에 배치되며, 다이의 임의의 한 측면 상의 탄성 접촉 구조물이 모두 동일하게 형성되고 동일한 방향으로 배치된 것으로서 도시되어 있다. 이는 명백한 바와 같이, 탄성 접촉 구조물이 장착되는 결합 패드의 피치와 동일하게 되는 인접한 탄성 접촉 구조물들의 팁들 사이에서 "피치" 또는 "간극"을 형성한다.
이는, 인쇄 회로 기판 등에 직접 접속되기에 적합한 탄성 접촉 구조물이 반도체(예컨대, 실리콘) 장치에 직접 장착되어 "칩 크기 패키지"를 형성하게 하기 때문에, 본 발명의 이점을 나타낸다.
탄성 접촉 구조물이 직접 장착된 이러한 장치는, 예컨대 도7A 및 도7B에 대하여 이하에서 보다 상세히 논의된 바와 같이, 시험 및 번인에 대한 준비가 완료되고 카드 및 보드에 상호 접속될 준비가 완료된다.
이러한 논의를 위하여, 주어진 반도체 장치가 결합 패드, 특히 단일열의 결합 패드가 얼마나 근접하여 배치될 수 있는가에 대해 하한치를 갖고, 상기 하한치가 본 명세서에서 장치의 "핀-아웃"이라고 하는 피치를 성립시키는 것으로 가정하기로 한다. ("핀-아웃"이란 용어는 결합 패드의 물리적인 간극이라기 보다는 결합 패드의 신호 할당을 설명하기 위해 통상적으로 사용되는 것임을 알아야 한다.) 핀-아웃 피치는 인쇄 회로 기판 상에서 성취될 수 있는 패드 간극과 비교할 때 비교적 미소하게(작게)되는 경향이 있으며, 이는 핀-아웃 피치를 확대하기 위해(넓히기 위해), 다이를 패키징하는 상황에서 결합 와이어, 리드프레임 등을 사용하는 것에 관한 일반적인 허용의 원인을 부분적으로 설명한다.
일반적으로, 회로 기판 디자인에 대한 주요 제한은 몇몇 경우에 전도성 배선 트레이스가 접속 패드 사이에서 통과하여 "복잡한" 상호 접속 계획안을 수행할 수 있도록 접속(납땜) 패드가 충분히 멀리 이격되어야 한다는 것이다. 더구나, 일반적인 명제로서, 납땜 패드가 클수록, 더욱 많은 땜납을 "수용"하므로 더욱 양호하게 되어, 보다 신뢰성 있는 납땜 접속을 이루도록 한다.
본 발명의 특징에 따르면, 여러 형상 및 배치를 갖는 탄성 접촉 구조물은 기판(예컨대, 반도체 다이)에 장착될 수 있으며, 이는 장치 핀치-아웃의 유효 피치를 증가시키는 데 유용하다.
게다가, 개별화된 다이에 탄성 접촉 구조물을 장착할 때, 탄성 접촉 구조물들이 다이의 외주를 지나 연장되도록 접속자를 형성하는 것은 비교적 올바른 사항이다. 일반적으로, 전자 요소들에 탄성 접촉 구조물을 장착할 때, 본 발명에 따르면, (상부 피복될) 와이어 스템의 형상 및 크기는 제한되지 않아, (다이 상에서처럼 비교적 작은 간극으로부터 인쇄 회로 기판 상에서처럼 비교적 큰 간극으로 증가하는) 팬-아웃(fan-out)을 허용한다.
그러나, 본 발명의 범주 내에서, 다이의 외주를 지나 연장하는 접촉 구조물은 웨이퍼 상의 개별화되지 않은 다이에 장착될 수 있다. 예컨대, 이는 웨이퍼를 반대쪽으로부터 절단하는 것을 요구하는데, 그 이유는 이러한 접촉 구조물은 절단선 위에 위치되기 때문이다.
본 발명의 다른 이점은, 와이어 스템이 도금(상부 피복)될 때 상부 피복재가 구체적으로 상호 접속을 이루고자 하지 않는 전자 요소의 구역에서 성장될 수 있게 한다는 것이다. 예컨대, 전자 요소의 모서리는 전자 요소 측의 면에 장착된 와이어 스템을 도금하면서 도금될 수 있다. 또는, 전자 요소의 반대측 면은 와이어 스템을 도금하면서 도금될 수 있다. 일반적으로, 피복되지 않은 전자 요소 상의 임의의 구역은 도금될 것이다. (이상에서 논의된 실시예들 중 많은 실시예에서, 와이어 스템이 전자 요소에 결합된 접촉 영역(예컨대, 110)은 포토레지스트 내의 개구에 의해 형성된다.)
도5A는 접촉 구조물의 배치가 이들의 유효 밀도를 증가시키도록 엇갈려 있고 케이스-2의 도24와 유사한 본 발명의 실시예를 도시한다. 상기 도면은 전술된 기술에 따라 복수개의 비유사 접촉 구조물이 상부에 장착되어 있는 반도체 다이(520)를 도시한다. 접촉 구조물의 제1 부분(522)은 비교적 큰 오프셋(즉, 근접 단부로부터 말단부)을 갖도록 구성(형성, 절곡)된다. 접촉 구조물의 제2 부분(524)은 비교적 작은 오프셋(즉, 근접 단부로부터 말단부)을 갖도록 구성(형성, 절곡)된다. 이러한 방식으로, 도시된 바와 같이, 인접한 접촉 구조물(522, 524)들의 근접 단부들 사이의 간극은 "m"이고, 인접한 접촉 구조물들의 말단부들 사이의 간극은 "n"이며, 여기서 n > m이다. 예컨대, "m"은 대략 5 mil이고, "n"은 5 내지 10 mil이다. 도면에 도시된 바와 같이, 전자 부품(520)의 표면에 대해 직각으로 연장되는 직선 접촉 구조물(528)은 전자 부품 상에 형성될 수 있다. 이러한 접촉 구조물(528)은 인쇄 회로 기판(PCB) 등의 다른 전자 요소 상의 (구멍과 같은) 대응하는 정렬 특징부와 부합하는 정렬 핀으로서 기능하도록 하는 것이다. 양호하게는, 이러한 정렬 핀(528)은 탄성적이지 않지만, 이들은 탄성 접촉 구조물(522, 524)과 동일한 공정 단계로 제조될 수 있다.
선택적으로, 캡슐화 재료는 기판의 표면 상에 배치되어, (도면에 볼 때) 접촉 구조물의 하부 부분을 둘러싸고, 기판의 표면에 대한 탄성 접촉 구조물의 부착을 기계적으로 강화한다.
본 발명에 따른 접촉 구조물의 팁의 엇갈림은 전자 요소가 장착될 회로 기판에 대한 "기본 규칙"(설계 규칙)을 설계자가 완화하도록 하여, 서로로부터 멀리 배치된 접속(납땜) 패드 및/또는 보다 큰 각각의 납땜 패드를 허용하게 한다.
사용시, (후술되는) 도7A 및 도7B에 대하여 이상에서 논의된 방식으로 접촉 구조물(522, 524, 526)을 통해 전자 부품(520)에 일시적인 접속이 이루어질 수 있고, 동일한 접촉 구조물(522, 524, 526)을 통해 전자 부품(520)에 후속의 영구 접속이 이루어질 수 있다. 이는 웨이퍼 상의 개별화되지 않은 다이, 필요하다면, 반도체 메모리 장치에 대해 특히 유리한 특징부(그러나, 이러한 것으로 제한되지 않음)의 웨이퍼 레벨 실행(시험 및 번인)을 용이하게 한다. 본 발명의 범주 내에서, 접촉 구조물(522, 524, 526, 528)은 전술한 방식으로 웨이퍼(또는 칩)(520)로 집단적으로 전달된다. 집단 전달 기술은, 접촉 구조물이 "오프-라인"으로(즉, 희생 기층 상에서) 제조되므로, 전자 부품 상의 단락층(126과 비교)을 형성할 필요성을 제거한다.
단락층의 불필요
이상에서 논의된 많은 실시예에서, 단락층의 사용이 설명되었다(예컨대, 도3A 내지 도3C의 전도층(310) 참조). 단락층은 와이어 스템을 전기 도금에 의해 상부 피복시킬 때 유용하다. 모든 와이어 스템이 접속되는 전도성의 제거가능한 구조물의 사용은 (상호 전기 접속하는) 복수개의 와이어 스템을 마찬가지로 단락시킴으로써 전기 도금을 용이하게 한다.
도6A는 반도체 다이(612)에 장착(결합)된 복수개의 스템(630, 632)을 형성 및 상부 피복하는 것과 관련하여 제거가능한 구조물(602)이 사용되는 공정에서의 제1 단계를 도시한다.
제거가능한 구조물(602)은 알루미늄 등의 (공정의 최종 단계에서 용이하게 제거되는) 전도성 재료로 새장형(cage-like) 구조로 형성되며, 다이가 배치되는 구역을 형성하는 외부 링(604)과, (도시된) 링(604)의 일측면으로부터 링(604)의 (상기 단면 사시도에서 볼 수 없는) 대향 측면으로 걸쳐 있는 직교 바아(606)를 포함한다. 이는 직교 바아(606)에 대해(서로에 대해) 평행하게, 링의 일측면으로부터 링의 대향 측면으로 걸쳐 있는 개구(608, 610)를 생성한다.
통상적으로, 제거가능한 구조물(새장)은 반도체 다이(612) 상에 위치되어, 와이어 스템(630, 632)을 다이(612)에 장착하기 이전에 개구(608, 610)가 다이(612) 상의 각각의 평행한 결합 패드 열과 정렬되도록 한다.
도시된 바와 같이, 다이의 각각의 측면을 따른 각각의 결합 패드 열 내의 와이어 스템은 외부 링(604) 및 내부 직교 바아(606)로 교대로 연장되고, 예컨대 와이어 스템의 말단부들이 이들에 쐐기 고정 결합되게 함으로써 제거가능한 구조물에 결합된다. 이러한 방식으로, 제거가능한 구조물(602)은 모든 와이어 스템을 함께 단락시키며, 와이어 스템의 후속 도금을 위해 용이하게 접속된다(도시 안됨).
도6B는 와이어 스템(630, 632)이 각각의 탄성 접촉 구조물(640, 642)로서 작용하도록 전술된 바와 같이 도금되는 공정의 다음 단계를 도시한다.
다음 단계에서, 제거가능한 구조물을 제거하는 것이 요구되는데, 두 가지 가능성이 있게 된다. (i) 탄성 접촉 구조물의 말단부는 제거가능한 구조물로부터 절단될 수 있다. (ii) 제거가능한 구조물은 탄성 접촉 구조물의 팁을 절단하지 않고도 용해(예컨대, 에칭)될 수 있다.
도6C는 탄성 접촉 구조물(640, 642)을 갖는 다이(612)를 장착된 상태로 유지시키면서 제거가능한 구조물(602)이 용해되는 첫번째 가능성을 도시한다. 앞의 실시예들 대부분에서, 탄성 접촉 구조물의 최말단부가 다른 요소와 접속되게 하려고 했던 반면에, 본 실시예에서 탄성 접촉 구조물(640, 642)은 접촉 구조물(640, 642)의 중간부(640c, 642c)가 (도시되지 않은) 다른 요소에 (화살표 "C"로 나타낸 바와 같이) 접속되도록 형성된다.
일반적으로, (다이 표면의 내부를 향한) 접촉 구조물(640) 및 (다이의 외부를 향한) 접촉 구조물(642)의 배치를 교번시킴으로써, 접촉 구조물의 유효 피치는 다이의 핀-아웃 피치보다 커질 수 있다(도5A와 비교). 내향 접촉 구조물(640)에 관하여, 도8A 내지 도8C에 대하여 도시되고 설명된 실시예와 유사한 방식으로 팁(640b)과 다이의 표면 사이에 간극이 있으며, 이는 팁이 반도체 다이의 표면에 접속하지 않고 탄성 접촉 구조물의 변형을 허용한다. 외향 접촉 구조물(642)에 관하여, 팁(642b)은 다이(612)의 모서리를 벗어나 있어, 이러한 명백한 문제점(즉, 접촉 구조물의 팁이 접촉력에 응답하여 다이의 표면과 접속함)을 나타내지 않는다.
도6A 내지 도6C에서, 다이(612)는 전술한 방식으로 (도면에서 볼 때) 상부면 상에서 패시베이션 층(614)을 갖는 것으로 도시되어 있다.
도6D는 와이어 스템(630, 632)을 상부 피복하기 전에 제거가능한 구조물(602)이 제거된, 다른 경우의 순서를 도시한다. 도6A에 대하여 설명된 제1 단계는 동일하게 유지되고, 결과적인 구조물은 도6C에 도시된 것이 될 것이다.
도6A 내지 도6C에 대하여 전술된 기술은 도6A 내지 도6C에 도시된 바와 같이 각각의 다이의 측면 모서리 아래로 연장되기보다는) 웨이퍼의 최상부에 간단히 위치된 얇은 제거가능한 구조물(602)을 제공함으로써 웨이퍼 레벨에서 수행될 수 있다.
본 발명의 범주 내에서, 전자 부품(612)은 접촉 구조물(예컨대, 도6B의 것) 또는 와이어 스템(도6D의 것)을 간단히 절단함으로써 제거가능한 구조물(602)로부터 "자유롭게"된다.
제거가능한 구조물(예컨대, 602)을 사용하는 일반적인 이점은 전자 화염 절단이 요구되지 않는다는 것이며, 그렇지 않다면 이는 전자 부품(612)이 매우 높고 잠재적으로 손상을 가하는 전압(예컨대, 2000 볼트)을 받게 한다.
본 발명의 범주 내에서, 접촉 구조물(또는 와이어 스템)은 강성 왁스 재료에 의해 (또는 열용융 가능하고 용액-용해 가능한 중합체 등의 적당한 주조 재료에 의해) 안정화되어, 전자 부품의 평면에 대해 평행한 평면으로 연마 처리될 수 있으며, 이는 접속부(예컨대, 624c)가 (예컨대, 접촉 구조물 또는 와이어 스템을 전체에 걸쳐 연마함으로써) 접촉 구조물의 자유 단부가 되게 한다. 예컨대, 이러한 것이 도8C에 대하여 이하에서 설명되어 있다.
본 명세서에서 설명된 "기계적" 절단 기술들 중 어느 것을 사용하여도, 스파크 절단의 고전압과 관련된 문제점이 방지될 뿐만 아니라 생성된 접촉 구조물의 높이가 직접적이고 물리적인 올바른 방식으로 보장된다.
장치의 작동 및 패키징을 위하여 반도체 장치 상에 장착된 접점의 사용
본 발명의 중요한 특징은 웨이퍼로부터 그들이 개별화(분리)되기 전에 탄성 접촉 구조물(복합 상호 접속 요소)을 반도체 다이 상의 결합 패드에 직접 장착시킴으로써, 동일한 접촉 구조물이 반도체 장치를 작동(시험 및/또는 번인)시키고 (이들이 개별화된 후) 상기 반도체 장치를 패키징하기 위하여 사용될 수 있는 것이다.
도7A는 반도체 웨이퍼로부터 장치를 개별화시키기 전의 복수개의 반도체 장치(다이)(702 및 704)를 예시한다. 두개 장치 사이의 경계는 노치(706)에 의해 표시된다. (상기 노치는 실제로 존재할 수도 있고 존재하지 않을 수도 있으며, 장치를 개별화시키기 위하여 웨이퍼가 절단되는 커프(라인)의 위치를 나타낸다.
다수(개별적인 장치(702 및 704) 상에 2개만 도시)의 탄성 접촉 구조물(708)(비교 430)은 예를 들면, 도3A 내지 도3C 및 도4A 내지 도4G에 대하여 상술된 방식으로 장치(702 및 704) 각각에 직접 장착된다.
다수(4개만 도시)의 접촉 패드(단자)(712)를 갖는 시험 기판(710)은 각각의 접촉 패드가 대응하는 하나의 탄성 접촉 구조물에 효과적으로 가압 접촉할 수 있도록 웨이퍼에 대향하여 유지되거나 역으로 유지되도록 적용된다. 이러한 방식에서, 기술은 개별화되지 않은 반도체 장치의 "무소켓" 시험 및 번인을 수행하기 위하여 제공된다.
시험 카드(710)는 (도시된 바와 같이) 그의 상부 표면 상에 배열된 복수개의 패드(712)를 갖는 간단한(예를 들면, 용이하고 저렴하게 제조된) 인쇄 회로 기판(PCB)으로 될 수 있다.
웨이퍼(장치(702 및 704) 및 부가적인 장치)는 각각의 탄성 접촉 구조물(708)이 대응 패드(712) 상에 유지되도록 (도시되어 있지 않은 위치 설정 핀과 같은) 임의의 적절한 정렬 수단을 사용하여 상기 카드(710)에 정렬된다. 이것은 카드와 전기 부품(702 및 704) 사이에 "일시적인" 탄성 접촉 효과를 나타낸다. 카드(710)는 부품의 시험 및 번인이 용이하게 수행될 수 있도록 (도시되어 있지 않은) 에지 커넥터 등 및 (도시되어 있지 않은) 붙박이 시험 회로로 제공된다.
이러한 기술중 하나의 장점은 전용의 탄성 탐침 부재를 갖는 "특정" 탐침 카드를 요구하지 않고, 이러한 시험(및 번인) 작업을 수행하기 위하여 구성될 필요가 없다는 것이다.
도7A에 예시된 기술에 기인한 중요한 장점은 탄성 접촉 구조물(708)이 (서로로부터 분리된) 그들 자체 상에 각각 유지되고, 다이(702, 704)의 표면으로부터 상당한 거리로 연장하도록 제조될 수 있다는 것이다. 이것은 탄성 접촉 구조물들 사이와 다이(예를 들면 702)의 대향 표면과 시험 카드(710) 사이에 인식가능한 "사공간"을 제공한다는 점에서 중요하다. 이러한 사공간(714)은 다이(702)의 대향면과 시험 카드(710) 사이의 점선으로 표시된다. 다양한 반도체 용도에서, 가능한 상호 접속을 행하도록 밀접한 결합 커패시터를 제공하는 이점이 있다. 본 발명에 따라서, 다른 사공간(714)에 위치되는 결합 커패시터(도시되어 있지 않음)용 넓은 공간이 있다. 이러한 결합 커패시터는 반도체 다이(702) 또는 시험 카드에 장착될 수 있다.
도7B는 개별화되지 않은 반도체 장치(예를 들면, 702)의 무소켓 시험 및 번인용으로 사용되는 동일한 탄성 접촉 구조물(708)은 전자 부품(702)과 상호 접속 기판(장치 기판)(720) 등과의 사이에 영구 접속 효과를 나타내도록 변형없이 연속적으로 유익하게 사용될 수 있다. 기판(720)에는 일대일 기준에 의거하여 부품(702) 상에 탄성 접촉 구조물(708)의 팁으로 정렬된 복수개의 접촉 패드(722)가 제공된다. 부품(702)과 기판(720) 사이의 영구 접속은 (ⅰ) 스프링 클립(도시되어 있지 않음) 등과 같은 것을 통하여 기판에 대향하여 부품을 편향시키기 위해 "영구" 압력을 부품(702)에 적용하거나 또는 (ⅱ) 부품(702)을 기판(720)에 납땜함으로써 수행될 수 있다.
도시된 바와 같이, 탄성 접촉 구조물(708)은 기판(720) 상의 패드(722)들에 납땜된다. 이것은 다량의 땜납을 각각의 패드에 준비하고, 기판에 대향하여 부품(302)을 가압하고, 땜납을 재용융(열적 싸이클링)시키기 위하여 조립품을 가열로를 통과하여 순환시킴으로써 용이하게 수행된다. 재용융된 땜납은 땜납 필렛(724)으로서 도7B에 예시된다.
도7B에 관련하여 도시된 것과 비슷한 방식으로, 탄성 접촉 구조물과 다이(702)의 대향면 및 배선 기판(720) 사이에 유용한 사공간(714)이 있고 여기에서 결합 커패시터 등이 배설될 수 있다.
전자 부품에 대한 일시적 및 영구적 접속을 형성하기 위하여 동일한 탄성 접촉 구조물(708)을 사용하는 발명 기술은 반도체 장치(즉, 노출식 비패키지형 다이)를 활성화시키기 위하여 장착된 탄성 접촉 구조물의 범주 내에서 특히 유익하다.
도7A 및 도7B에 관련하여 도시되고 설명된 발명 기술의 다른 이점은 시험 카드(710) 및 배선 기판(720)의 경우에, 단자(712, 722)의 배치가 반도체 다이 상의 결합 패드(즉, 탄성 접촉 구조물(708))의 배치와 실질적으로 동일한, 즉 거울상이라는 것이다. (시험 카드(710)와 비교하여, 이러한 "동일성"은 개별적 다이 기준에 적용하고 시험 카드가 복수개의 개별화되지 않은 다이를 활성화시키기 위하여 소형화될 때 반복 이용된다.) 실용적 용어에서, 이것은 동일한 일반 "디자인(단자 배치)"은 시험 카드 및 배선 기판에 적용될 수 있고, 이에 의해서 탐침 카드용 하나의 디자인과 배선 기판용 다른 하나의 디자인에 대한 요구를 없애준다.
본 발명의 요지 내에서, 하기에 기술된 팁 구조(820)와 같이 개별화되지 않은 반도체 다이(702 및 704)를 제거하기 전에 포함하는 팁 구조는 탄성 접촉 구조물(708)의 팁에 장착될 수 있다.
패키징 플로우
웨이퍼 레벨에서 반도체 장치에 대한 복합 상호 접속 요소(적어도 하나의 전도층, 즉 금속 피복층을 갖는 배선 스템)를 장착하고 반도체 장치의 시험/번인(일시적 접속) 및 최종 패키징(영구 접속)을 하기 위한 동일한 상호 접속 요소를 재사용하는 개념은 상술한 미국 특허 출원 제08/152,812호에 먼저 언급되고, 상술한 미국 특허 출원 제08/340144호(대응 PCT/US94/13373 포함)에 상세하게 설명되어 있다. 예를 들면, 문헌에서 언급된 바와 같이:
- 웨이퍼 또는 개별화 형태의 장치 상에 접촉부를 장착시키는 것이 가능하다.
- 웨이퍼를 다이 절단하기 전에 웨이퍼의 반도체 장치에 접속시키는 것이 가능하다.
- 공정은 … 개별화된 반도체 장치뿐만 아니라 웨이퍼 형태의 반도체 장치에 사용가능하다.
- … 시험 기판 상에 제공된 결합 접촉 단자와의 압축 결합 상태로 접촉 구조물의 팁을 굴곡 가능하게 가압시킴으로써 최대 기능 속도로 시험되는 것이 가능하다.
- 반도체 장치의 번인 시험용으로 또한 사용될 수 있다.
- 반도체 장치에 지지된 탄성 접촉 구조물의 사용 … 그리고 동일한 접촉 구조물을 시험 및 번인 기판에 의해 지지된 접촉 패드와 굴곡 가능하고 분리 가능하게 접촉하도록 사용함으로써, 시험 및 번인은 용이하게 수행될 수 있고 … 이에 의해서 첫번째 레벨의 반도체 패키지의 필요성을 배제한다.
도7C는 종래 실시예에 따라서 반도체 장치가 반도체 웨이퍼 상에서 그의 제조로부터 최종 조립(패키징)으로 따르는 표본 경로(740)를 예시한다. 단계(742, 웨이퍼 제조)에 의해 예시된 바와 같이, 복수개의 반도체 장치는 반도체 웨이퍼 상에서 제조된다. 다음, 단계(744, 웨이퍼 탐침/맵)에서, 웨이퍼 상의 반도체 장치는 탐침 검사되고, "맵"은 반도체 장치가 성공적으로 제조되었는 지 그리고 반도체 장치가 성공적으로 제조되지 않았는 지를 나타내기 위하여 형성된다. 다음, 단계(746, 웨이퍼 절단(saw))에서, 웨이퍼는 반도체 장치를 개별화시키기 위하여 절단되고, 양호한 다이는 패키지 및 다른 시험을 위하여 정리된다. 점선으로 제시된 단계(744 및 746)는 전체적인 공정 흐름중 웨이퍼 처리 과정을 포함한다.
다음, 성공적으로 제조된 다이는 다이를 리드 프레임의 패들에 부착하고(다이 부착; 단계 748), 다이상의 본드 패드를 리드프레임 핑거에 와이어를 결합하고(와이어 결합; 단계 750), 다이 및 리드 프레임을 (예를 들면, 플라스틱 몰딩 컴파운드로) 오버몰딩하고(오버몰딩; 단계 752), 리드 프레임의 핑거의 외부에(패키지 본체에) 노출된 부분을 임의적으로 땝납 도금하고(땜납 도금; 단계 754), 과량의 몰딩 컴파운드(플래쉬)를 트리밍(디전킹(dejunking))하고 리드 프레임 핑거의 외측 부분을 성형(즉, 갈매기형, J형)하고(트림 및 성형; 단계 756), 패키징된 다이를 트레이 팩에 놓아서 번인 시험로의 고온에 견딜 수 있도록 하고(트레이 팩; 단계 758), 번인을 수행하고(번인; 단계 760), 그리고 예정된 기준(예를 들면, 작동 속도와 같은 기능 사양)에 따라서 장치를 분류하기 위하여 패키징된 반도체 장치를 시험하여(속도 분류; 단계 762) 패키징된다. (단계 762의 수행에서, 피드백은 웨이퍼 제조(742)에 제공될 수 있다.) 이러한 단계(744, …, 762)들은 전체 공정 흐름의 칩 패키징 과정을 예시한다. 초기 단계(SMT 카드 조립체; 단계 764)에서, 패키징되고 분류된 반도체 장치는 배선 기판(카드)에 표면 장착(SMT)에 의함과 같이) 장착된다. 동일한 단계들은 리드 프레임없이 패키징된 반도체 장치(예를 들면, 볼 그리드 어레이 패키지)에 적용된다.
반도체 장치를 번인하는 공정은 반도체 장치를 고온으로 전력을 인가하는 것을 포함한다. 분명히, 패키지의 재료(예를 들면, 플라스틱)는 패키지형 반도체 장치가 번인 시험로에 노출될 수 있는 온도를 제한한다. 일반 번인 기준은 패키지형 반도체 장치를 168시간동안 125 ℃의 온도로 가열하는 단계를 포함한다. 하기에 상술되는 바와 같이, 본 발명의 이점은 반도체 장치가 150 ℃와 같이 125 ℃보다 높은 온도에서 번인될 수 있고 동일한 결과가 (168시간에 대해서) 3분과 같이 짧은 시간 내에 발생된다는 것이다.
이미 패키징된 반도체 장치 상에 번인을 수행하는 것을 고려했다. 소수의 패키지 특히 금속성 또는 비세라믹 재료가 패키징에 포함될 때 고온에 대한 장시간 노출을 견딜 수 있다.
도7D는 본 발명에 따라서, 반도체 장치가 반도체 웨이퍼 상에서 제조되는 것으로부터 최종 조립(패키징)될 때까지 따르는 예시 과정(780)을 나타낸다. 단계(782, 웨이퍼 제조; 비교 742)에 의해 예시된 바와 같이, 복수개의 반도체 장치는 반도체 웨이퍼 상에서 제조된다.
다음 단계(784, 웨이퍼 탐침/맵; 비교 744)에서, 웨이퍼 상의 반도체 장치는 탐침 검사되고, "맵"은 반도체 장치가 성공적으로 제조되었는 지, 그리고 반도체 웨이퍼가 성공적으로 제조되지 않았는 지를 확인하기 위하여 형성된다. (하기에 상술하는 바와 같이, 이 단계(784)는 생략될 수 있거나, 또는 공정 흐름에서 후에 수행될 수 있다.)
다음 단계(786, 스퍼터/레지스트/패드 도금)에서, 웨이퍼는 상술된 바와 같이, 탄성 접촉부를 그곳에 장착시키기 위한 준비(도3A 내지 도3C 참조)에서, 예를 들면 블랭킷 전도층을 스퍼터링하고, 포토레지스트와 같은 마스킹 재료를 적용하고 패턴화하고, 패드(단자) 도금을 수행하여 의해서 진행된다. 임의적으로, 단계(784)는 단계(786) 후에 수행될 수 있다.
다음 단계(788, 스프링 부착)에서, 탄성 접촉 구조물(복합 상호 접속 요소)의 상술된 코어부(비교 112, 122, 132, 142, 152, 216, 320; 또한 "와이어 스템"으로 언급됨)는 패드(단자)들에 부착된다. 이것은 초기 웨이퍼 탐침 검사(단계 784)를 통과하는 다이들에만 적용된다. 대체적으로, 초기 웨이퍼 탐침 검사(단계 784)에서 불량인 이러한 다이들조차 부속 오버코팅(단계 790, 하기에 상술됨)을 균일화시키기 위하여 그곳에 부착된 코어부를 가질 수 있다.
다음 단계(790, 스프링 용착/스트립)에서, 오버코팅 재료는 코어 상에 침착되고, 마스킹 재료(포토레지스트) 및 마스킹 재료의 하단에 있는 블랭킷 전도층 부분이 제거된다 (도3A 내지 도3C 참조). 임의적으로, 단계(784)는 단계(786) 후에 수행될 수 있다.
다음, 단계(792, 고온 척 번인)에서, 비패키징된 반도체 장치가 번인된다. 개별화되지 않은 반도체 장치에 장착된 탄성 접촉 구조물(복합 상호 접속 요소)에 가압 접속을 만듦으로써 개별화되지 않은 반도체 장치에 전력이 제공된다.
바람직하게, 번인 단계(792)는 적어도 150 ℃에서 수행된다. 반도체 장치가 아직 패키징되지 않았기 때문에, 그리고 반도체 장치에 장착된 복합 상호 접속 요소가 완전한 금속성이 아니기 때문에, 공정의 상기 과정에서, 그렇지 않으면 상승된 온도에서 유지될 수 없는 재료를 포함하는 패키징된 반도체 장치의 파괴를 나타내는 온도에 반도체 장치를 적용하는 것이 가능하다. 번인은 웨이퍼 잔류(개별화되지 않은) 반도체 장치의 모두 또는 웨이퍼 잔류 반도체 장치의 선택된 부분 상에 적용될 수 있다.
본 발명의 특징에 따라서, 비패키징된 반도체 장치는 적어도 150 ℃와 같이 125 ℃보다 높은 온도(적어도 175 ℃ 및 적어도 200 ℃ 포함)에서 번인될 수 있고 만족한 결과가 수 시간(예를 들면 168시간)보다 오히려 수 분(예를 들면, 3분) 내에 얻어질 수 있다. 분명히, 번인은 신속하게 수행될 수 있고 전체적인 공정 시간은 단축되고 상업적 비용 절감이 발생된다. 높은 번인 온도의 사용은 본 발명의 복합 상호 접속 요소가 금속성 구조라는 사실에 의해 용이해진다. 본 발명의 특징에 따라서, 만족스런 번인은 30분 미만 및 10분 미만을 포함하여 60분 미만 내에 수행될 수 있다.
다음, 단계(794, 속도 분류; 비교 762)에서, 비패키징된 반도체 장치는 상술된 기준(예를 들면, 기능 사양)에 따라서 장치를 분류하기 위하여 시험된다. 이것은 일시에(연속으로 복수개의 개별화되지 않은 다이를 시험함) 하나의 개별화되지 않은 다이 상에 수행될 수 있거나, 또는 일시에 하나 이상의 다이 상에 수행될 수 있다. 이러한 단계의 수행에서, 피드백은 웨이퍼 제조(782)(예를 들면, 보고된 생산 문제점)에 제공될 수 있다. 높은 생산이 이 단계(796)에서 관찰된다면, 전체적으로 탐침 검사 단계(784)를 생략하도록 요구될 수 있다.
다음, 단계(796, 웨이퍼 절단; 비교 746)에서, 반도체 장치는 웨이퍼로부터 개별화(분리)된다.
이러한 단계(784, …, 796)들은 본 발명의 전체적인 공정 흐름(방법론)의 칩 패키징 과정을 예시한다.
최종 단계(798, SMT 카드 조립체; 비교 단계 764)에서, 비패키징된 분류된 반도체 장치는 배선 기판(카드)에 표면 장착(SMT)함으로써 최종적으로 조립된다.
팁 구조물의 사전 제조, 복합 상호 접속 요소의 가공 및 상호 접속 요소에 팁 구조물의 연결
상술된 도2D 내지 도2F는 희생 기층(254) 상에 팁 구조물(258)을 제조하며, 팁 구조물(258) 상에 복합 상호 접속 요소(264)를 제조하여 전자 부품의 단자에 장착하는 기술을 개시하고 있다.
도8A는 경납땜된(brazed) 미리 제조된 팁 구조물을 갖는 복합 상호 접속 요소를 제조하는 다른 기술(800)을 도시하며, 반도체 장치 상에 있는 탄성 접촉 구조물 관련하여 특히 유용하다.
본 실시예에서, (도시된) 상부면을 갖는 실리콘 기층(802, 웨이퍼)이 희생 기층으로 사용된다. 티타늄 층(804)은 실리콘 기층(802)의 상부면에 (예를 들어, 스퍼터링에 의해) 적층되며, 약 250 Å(1 Å = 0.1 nm = 10-10m)의 두께를 갖는다. 알루미늄 층(806)은 티타늄 층(804) 상부에 (예를 들어, 스퍼터링에 의해) 적층되며 약 10,000 Å의 두께를 갖는다. 티타늄 층(804)은 옵션이며 알루미늄 층(806)을 위한 결합층으로서 기능한다. 구리층(808)은 알루미늄 층(806) 상부에 (예를 들어, 스퍼터링에 의해) 적층되며, 약 5,000 Å의 두께를 갖는다. 마스킹 재료(예를 들어, 포토레지스트)의 층(810)은 구리층(808) 상부에 적층되며, 약 2 mil의 두께를 갖는다. 마스킹 층(810)은 포토레지스트 층(810)을 통해 아래의 구리층(808)으로 연장된 복수개의 (세개만 도시됨) 구멍(812)을 갖도록 임의의 적절한 방식으로 처리된다. 예를 들어, 각 구멍(812)은 직경이 6 mil일 수도 있으며, 구멍(812)은 10 mil의 피치(중심에서 중심까지)로 배치될 수도 있다. 이러한 방식으로 희생 기층(802)은 다음과 같이 구멍(812) 내의 복수개의 복층 접속 팁을 제조하기 위해 준비된다.
니켈층(814)은 예를 들어 도금에 의해 구리층(808) 상에 적층되며, 약 1.0 내지 1.5 mil의 두께를 갖는다. 로듐과 같은 귀금속의 박층(도시되지 않음)이 니켈 적층 전 구리층 상에 적층될 수 있다. 다음, 금층(816)이 예를 들어 도금에 의해 니켈(814) 상에 적층된다. 니켈 및 알루미늄 (그리고 옵션으로서 로듐)의 복층 구조는 제조된 팁 구조물(820, 제8B도에서 도시)로서 기능할 것이다.
다음, 도8B에서 도시된 바와 같이, 포토레지스트(810)가 (임의의 적절한 용매를 사용하여) 벗겨져, 구리층(808) 상부에 놓인 복수개의 제조된 팁 구조물이 남는다. 다음, 구리(808)는 급속 에칭 공정을 받음으로써 알루미늄 층(806)이 노출된다. 알루미늄은 납땜 및 경납땜 재료에 대해 대체로 비습윤성이기 때문에 후속 단계에서 유용하다.
팁 구조물(820)을 제조하는 데 사용된 동일한 공정 단계에서 "대용(ersatz)" 팁 구조물(822)이 제조될 수도 있는 추가의 구멍을 갖는 포토레지스트를 패턴화하는 것이 좋다. 도금되는 표면에 대해 구성 성분이 소모되어 구성 성분이 급격히 감소(비균일성)됨으로써, 이러한 대용 팁 구조물(822)은 공지 방식으로 상술된 도금 단계를 균일화하는 기능을 할 것이다. 이러한 구조물(822)은 본 기술 분야에서 "로버(robbers)"로서 공지되어 있다.
다음, 납땜 또는 경납땜 페이스트(824, "결합재")가 팁 구조물(820)의 (도시된) 상부면 상에 적층된다. (대용 팁 구조물(822)의 상부에 페이스트를 적층시킬 필요는 없다.) 이는 강철 스크린 또는 스텐슬과 같은 임의의 적절한 방식으로 수행된다. 통상의 페이스트(824, 결합재)는 예를 들어 1 mil의 구(볼) 형상의 금-주석 합금을 함유한다.
팁 구조물(820)은 탄성 접촉 구조물의, 양호하게는, 본 발명의 복합 상호 접속 요소의 단부(팁)에 (예를 들어 경납땜으로) 장착되도록 준비된다. 그러나, 복합 상호 접속 요소는 특히 팁 구조물(820)을 수납하도록 "준비"되는 것이 좋다.
도8C는 복합 상호 접속 요소(832)의 단부에 장착되는 팁 구조물(820) 전에 복수개의 (두개만 도시됨) 복합 상호 접속 요소(832, 324 참조)를 갖는 복수개의 개별화되지 않은 반도체 장치 중 하나(830)를 준비하는 기술(850)을 도시한다. 복합 상호 접속 요소(832)는 완전히 도시되어 있다 (단면도가 아님).
본 실시예에서, 복합 상호 접속 요소(832)는 복층(도2A 참조)이며, 구리층 (도시되지 않음)으로 오버코팅되며 또한 니켈(양호하게는 90 : 10의 니켈 : 코발트 비율을 갖는 니켈-코발트 합금)의 층(도시되지 않음)으로 오버코팅된 금 (와이어) 코어를 갖는다. 니켈층이 단지 소정의 최종 두께의 대부분(예를 들어, 80%)에 적층되며, 니켈 두께의 나머지 작은 부분(예를 들어, 20%)은 후술되는 후속 단계에서 적층되는 것이 좋다.
본 실시예에서, 반도체 다이(830)에는 연마 "정지부"로서 기능하는 것이 명백한 (도시된) 상부면으로부터 연장된 복수개의 (두개만 도시됨) 필러형 구조물(834)이 제공된다. 복수개의 이러한 연마 정지부를 가질 필요는 없다.
반도체 장치(830)는 반도체 장치의 상부면으로부터 연장된 복합 상호 접속 요소(832)를 지지하도록 기능하는 열 용융 가능한 용액 용해가능 중합체와 같은 적절한 주조 재료(836)로 "주조"된다. 그 후, 오버몰딩된 반도체 장치의 (도시된) 상부면은 예를 들어 주조 재료의 상부면에 (도시된 바와 같이) 압박되는 연마 휠(838)에 의해 연마된다. 상술된 연마 정지부(834)는 "P"로 레테르가 붙은 은선에 의해 표시된 바와 같이 연마 휘일의 최종 위치를 결정한다. 이러한 방식으로, 복합 상호 접속 요소(832)의 팁(도시된 상부 단부)은 서로 대체로 완전히 동일 평면으로 연마된다.
일반적으로, 시험 카드(예를 들어 710)와 또는 배선 기판(720)과 신뢰성 있는 가압 접속이 달성되는 것을 보장하기 위해 탄성 접촉 구조물의 상부는 동일 평면인 것이 좋다. 확실히, 연마에 의해 (또는 임의의 다른 적절한 수단에 의해) 평탄화된 팁으로 시작하는 것은 이러한 중요한 목적을 달성하는 데 기여한다.
연마에 의해 탄성 접촉 구조물의 팁을 평탄화한 후, 주조재(836)가 적절한 용매를 사용하여 제거된다. (연마 정지부(834)는 이 때 제거된다.) 주조재는 공지되어 있는 바와 같이 용매이다. 단지 용융시켜 제거될 수 있는 왁스와 같은 주조재가 연마를 위해 상호 접속 요소(832)를 지지하도록 사용될 수 있는 것도 본 발명의 범위 내에 있다. 이러한 방식으로 반도체 장치는 상술된 팁 구조물(820)을 수납하도록 준비된다.
연마 작업의 유리한 효과는 복합 상호 접속 요소(832)의 금 와이어 스템(코어)을 오버코팅하는 재료가 팁에서 제거되어 금 코어가 노출될 것이라는 점이다. 복합 상호 접속 요소의 팁에 팁 구조물(820)을 경납땜하는 것이 바람직하므로, 경납땜에 금 재료를 노출하는 것이 바람직하다.
상술된 전체 니켈 두께 중 남아있는 작은 부분(예를 들어 20%)으로 복합 상호 접속 요소를 제공하기 위해 우선 추가의 도금 단계, 즉, 복합 상호 접속 요소(832)를 니켈 도금을 수행함으로써 팁 구조물을 수납하기 위한 복합 상호 접속 요소를 또한 "준비"하는 것이 좋다.
도8B에서 도시된 준비된 기판은 이제 준비된 반도체 장치 상에 지지되도록 된다. 도8D에서 도시된 바와 같이, 팁 구조물(820)(명확히 도시하기 위해 도8D에서는 단지 두 개의 팁 구조물만이 도시됨)이 표준 플립-칩 기술(예를 들어, 스플릿 프리즘)을 사용하여 복합 상호 접속 요소의 팁과 정렬되며, 조립체는 결합재(824)를 다시 유동시키도록 경납땜 로를 통해 통과되어 접촉 구조물(832)의 단부에 미리 제조된 팁 구조물(820)을 연결(예를 들어, 경납땜)시킨다.
이러한 기술이 비탄성 접촉 구조물, 탄성 접촉 구조물, 복합 상호 접속 요소, 등의 단부에 미리 제조된 팁 구조물을 연결(예를 들어, 경납땜)시키도록 사용될 수 있는 것은 본 발명의 범위 내에 있다.
재유동 공정 중, 비습윤성인 노출된 알루미늄 층은 땜납(즉, 경땜납)이 팁 구조물(820) 사이로 유동하는 것을, 즉, 땜납 브리지가 인접 팁 구조물 사이에 형성되는 것을 방지한다. 알루미늄 층의 이러한 내습윤성 기능에 더하여, 알루미늄 층은 또한 해제층으로 기능한다. 적절한 부식액을 사용하여, 알루미늄은 (조립체의 다른 재료에 대해) 우선적으로 에칭되어 제거되며, 실리콘 기층(802)은 단순히 팽창하여 떨어져 나가("pop" off)되어, 도8E에서 도시된 바와 같이 미리 제조된 팁 구조물을 각각 갖는 복합 상호 접속 요소를 갖는 반도체 장치로 된다. (결합재(824)는 상호 접속 요소(832)의 단부 부분 상에 "필렛"으로 재유동 된다.) 공정의 최종 단계에서, 잔류 구리(808)가 에칭되어 제거되어, 다른 전기 구성 부품의 단자(예를 들어 710 또는 720)에 접속하도록 노출된 니켈(또는, 상술된 바와 같이 로듐) 팁 구조물(820)을 남긴다.
일반적으로 양호하지 않지만, 도8A에 대해 기술된 팁 구조물 야금술을 사용하여, (832와 같은) 복합 상호 접속 요소가 도2D 내지 도2F에 대해 기술된 기술의 "정신" 내에서 팁 구조물 자체 상에 우선 제조되어, 그 후, 반도체 장치에 장착될 수 있다는 것은 본 발명의 범위 내에 있다.
경납땜(납땜) 페이스트(824)가 생략되고 그 장소에 공융 혼합재, 예를 들어 금-주석) 층이 접속 칩(820)을 장착하기 전 탄성 접촉 구조물에 도금된다.
탄성 접촉 구조물의 단부에 접속 팁을 형성하기 위한 상술된 기술 중 임의의 기술을 사용하는 것은 z축 전도 결합의 매개물을 통해 압력 연결을 한다는 점에서 특히 유용하다. 예를 들어, 액정 표시 (LCD) 패널에 활성 장치를 장착하는 데 이러한 접착제의 사용은 일반적이 되고 있다.
상술된 바와 같이, 접촉 구조물의 말단부(팁)에는 위상기하학적 접속 패드 등이 제공된다. 예를 들어, 접촉 구조물의 팁에 평탄 탭(압력 판)이 제공될 수 있는 것은 본 발명의 범위 내에 있다. 이러한 방식으로 압력을 받으면 전도성이 되는 내부에 배치된 전도성 입자(예를 들어, 금)를 갖는 공지의 재료인 "z축 전도성 접착제"라는 매개물을 통해 용이하게 외부 부품으로의, 특히, 약한 외부 부품으로의 상호 접속이 (납땜 등을 사용하지 않고) 달성된다.
도8F는 도2E 또는 도8A 내지 도8B에 대해 상술된 기술과 유사한 방식으로 평탄 탭(패드, 864)이 제공된 말단부(팁)인 오버코팅된 와이어 스템(862)을 도시한다.
접촉 구조물(862)로부터 현탁된 전도성 입자(870)를 갖는 z축 전도성 접착제(868)에 의해 외부 전자 부품(866)으로 전기적인 상호 접속이 수행된다. 접촉 구조물(862)이 외부 부품(866)에 대해 압박(화살표 "C" 참조)되는 전자 부품(도시되지 않음)일 경우, 접착제(868)는 가압되어 전도성이 된다.
상호 접속 요소의 중심부 접속
본 발명의 일면에 따르면, 오버코팅 재료보다는 오버코팅된 와이어 스템의 중심부에 대해 제1 전자 부품에 장착된 접촉 구조물 사이가 전기 접속될 수 있다.
도9A는 기판(908, 예를 들어, 반도체 장치)에 결합된 일단부(902a) 및 기판(908)에 결합된 다른 단부(902b)를 갖는 와이어 스템(902)을 도시한다. 단부(902a 및 902b)는 기판(908) 상에 동일한 접촉 영역(910)(예를 들어, 접촉 패드)에 모두 결합된다.
도9B는 와이어 스템의 마스킹된 부분의 후속 오버코팅(예를 들어, 도금)을 방지하기 위해 포토레지스트(912)와 같이 와이어 스템의 중간부가 마스킹되는 다음 단계를 도시한다.
도9C는 마스킹된 와이어 스템이 니켈과 같은 재료(920)의 적어도 하나의 층으로 오버코팅된 다음 단계를 도시한다.
도9D는 마스킹 재료(912)가 제거된 다음 단계를 도시한다. 이는 다른 전자 부품에 접속하도록 노출된 와이어 스템의 중심부(902c)를 남긴다. 이러한 점에서, 금은 우수한 전기 접속 성질 때문에 와이어 스템(902)에 대한 양호한 선택이며, 오버코팅 재료(920)가 전도성이어야 하는 것은 (완성된 접촉 구조물의 스프링 성질만 달성되면) 중요하지 않다.
복수개의 프리스탠딩형 와이어 스템, 하나의 절단 단계
상술된 실시예 중 많은 실시예에서, 와이어(예를 들어, 금 와이어)는 성형(직선 포함)된 전자 부품 상의 접촉 영역에 결합되어 프리스탠딩되도록 절단될 수 있다. 이러한 방식으로, 와이어 스템의 일단부는 전자 부품에 부착되며, 와이어 스템의 다른 단부는 다른 전자 부품에 접속하도록 사용 가능하다. 일반적으로, 이는 각 와이어 스템에 대해 결합 및 절단의 단계를 반복함으로써 각 프리스탠딩형 와이어 스템을 개별적으로 형성하는 것을 필요로 한다.
본 발명의 일면에 따르면, 다수(복수)의 프리스탠딩형 와이어 스템이 복수개의 결합 단계 및 하나의 절단 단계로 형성될 수 있다.
본 실시예는 상술된 도9A 내지 도9D를 참조함으로써 이해될 수 있다. 그러나, 이 경우, 와이어 스템(902)의 단부(902a, 902b)는 기판 상의 동일한 접촉 영역(910)에 또는 두 개의 개별 접촉 영역(110, 도시되지 않음)에 결합될 수도 있다.
코어가 오버코팅에 의해 노출되는 상술된 실시예 중 임의의 실시예(또는 도9A 내지 도9D의 이전 실시예)에서 금 와이어 스템(902)이 최종적으로는 금-주석 공융 혼합물을 형성하는 주석 박층으로 우선 오버코팅되는 것이 유용하며, 이는 후속 경납땜 작업에 특히 유용하다.
본 실시예에서, 마스크(912)를 제거한 후, 접촉 구조물이 공융 혼합물 와이어 스템을 재유동시키는 충분한 온도로 가열되어 접촉 구조물의 두 "레그" 사이의 노출된 "브리지"(굴곡(bight))가 "붕괴"되어, 다른 전자 부품에 접속되기 적절한 공융 혼합물 팁을 각각 갖는 (상기 경우의 도49B 참조) 도9E에서 도시된 바와 같은 두개의 프리스탠딩 접촉 구조물(930, 932)이 된다.
이러한 원리가 각 와이어 스템의 자유단을 절단(예를 들어, 전자 화염 절단)하는 것을 필요로 하지 않으면서 복수개의 프리스탠딩형 접촉 구조물을 형성하도록 상기 실시예의 도24C에서 도시된 바와 같이 연속 루프에 적용될 수 있는 것도 본 발명의 범위 내에 있다.
본 발명의 일 실시예에 따르면, 복수개의 단일 결합 와이어가 두 개의 전자 부품 사이에 루프 형성되어, 그 후, 절단되어, 이중 프리스탠딩형 와이어 스템(또는 오버코팅된 와이어 스템)을 형성할 수 있다.
예를 들어, 도9F에서 도시된 바와 같이, 단일 와이어 스템(942)은 제1 전자 부품(944)에 장착된 제1 단부(942a) 및 제2 전자 부품에 장착된 제2 단부(942b)를 갖는다. 도5로부터 두 전자 부품(944, 946)이 반도체 웨이퍼 상의 인접된 개별화되지 않은 반도체 다이일 수도 있다는 점을 알 수 있다.
와이어 스템(코어)이 두 개의 인접한 전자 부품(예를 들어, 반도체 다이)을 연결하는 도9F의 예는 개별화되지 않은 반도체 다이가 부착된 반도체 다이의 에지를 지나 돌출하지 않는 "규칙(rule)"에 대한 예외를 도시한다.
상술된 바와 같이, 본 발명에 따라 개별화되지 않은 반도체 다이에 장착된 접촉 구조물은 다이의 에지(톱(등)이 다이의 개별화(분할) 작업을 수행할 커프(kerf)인 두 인접 다이 사이의 구역)를 지나 연장되지 않는다.
도9F에서 도시된 바와 같이, 와이어 스템(942)의 "브리지" 부분은 커핑 톱(950)으로 다이를 개별화하는 것과 동일한 작업에서 단지 절단될 수도 있다. (도4F 참조)
절단하지 않고 복수개의 프리스탠딩 접촉 구조물을 제조하는 개념은 하나의 단자로부터 다른 단자로 또는 다이 상의 하나의 단자로부터 다른 다이 상의 하나의 단자로 연장된 단순한 와이어 결합 루프로 수행될 수 있다 (도5 참조). 또한, 일련의 루프가 이러한 방식으로 처리되어 전자 부품 상의 개별 단자에 각각 장착된 복수개의 프리스탠딩형 와이어 스템을 뒤에 남길 수 있다.
도6B에서 도시된 와이어 스템은 가장 상부의 부분들이 다이(들)로부터 프레임을 분리할 임의의 적절한 방식으로 제거되게 할 수 있다는 것도 또한 본 발명의 범위 내에 있다.
일반적으로, 루프가 (통상 단자로부터 단자까지) 형성될 수도 있으며 굴곡부가 임의의 방식으로 제거되어 루프마다 두개의 프리스탠딩형 와이어 스템이 되는 것은 본 발명의 범위 내에 있다. 예를 들어, 루프는 왁스와 같은 재료로 캡슐화되어, 연마되어 서로로부터 레그가 분리된다. 이는 오버코팅 전 또는 오버코팅 후에도 수행될 수 있다. 오버코팅 후에 수행될 경우, 와이어 스템은 노출되어, 공융 혼합물 와이어 스템의 장점이 용이하게 실현될 수 있다.
예를 들어, 도10A는 전자 부품(1014)의 표면 상의 단자들(1006, 1008, 1010, 1012) 사이에 형성된 다수(두개만 도시됨)의 루프(1002, 1004)를 도시한다. 도10B는 딱딱한 왁스와 같은 제거가능한 재료(1020)로 캡슐화된 (예를 들어, 포팅된(potted)) 루프(1002, 1004)를 도시한다. 이러한 방식으로 포팅된 후, 연마 공구(1022)(838 참조)가 포팅된 루프 상에 하향 지지되도록 되어, 루프가 절단될 때까지 포팅 재료(1020)를 통해 그리고 루프(1002, 1004)의 굴곡부를 통해 연마한다. (이는 도면에서 "P"로 레테르 붙여진 은선에 의해 표시된다.) 그 후, 포팅 재료는 (예를 들어 용융에 의해) 제거된다. 따라서, 각 루프는 두 개의 프리스탠딩형 와이어 스템이 된다 (도시되지 않음). 와이어 스템(루프)이 포팅 전 또는 연마 (그리고 포팅 재료 제거) 후 오버코팅되는 것도 본 발명의 범위 내에 있다. 와이어 스템이 포팅 전 오버코팅되면, 와이어 스템은 경납땜 가능한 팁을 형성하도록 노출된다.
루프 와이어 스템이 (도시된 바와 같이 동일한 전자 부품 상의 두 개의 단자가 아니라) 전자 부품 상의 단자로부터 다른 전자 부품 상의 단자로 연장되는 것도 본 발명의 범위 내에 있다.
루프 등으로부터 복수개의 와이어 스템을 제조함으로써, 루프(그리고, 최종적으로는 프리스탠딩 접촉 구조물)가 장착되는 (반도체 장치와 같은) 전자 부품이 전자 화염 절단 기술과 관련된 높은 잠재적인 손상 전압(예를 들어 방전시 수 천 볼트)으로부터 보호된다.
도10C 및 도10D는 본 발명에 따라 루프들로부터의 전자 화염 절단이 없는 프리스탠딩형 와이어 스템을 제조하는 또 다른 방법을 도시한다. 도시된 것처럼 전자 부품(1058) 상의 단자(1062)로부터 연장되는 와이어 스템(1052)은 루프로 형성되어 단자 (또는 전자 부품 상의 또 다른 단자 또는 또 다른 전자 부품 상의 또 다른 단자) 상에 후방에서 결합된다. 루프의 하나의 분기(레그)의 거의 전체 부분은 포토레지스트 등의 마스킹 재료(1054)로 덮인다. 그 다음에, 상기 루프는 재료(1058)로 오버코팅되고, 포토레지스트는 루프의 미리 차단된 분기부가 제거될 수 있는 지점에서 제거되어 도10D에 도시된 것처럼 프리스탠딩형 오버코팅 와이어 스템을 제조하게 된다.
본 발명을 도면에 도시하고 상세하게 설명하였으나, 상기 도시 내용 및 설명 내용은 예시적인 것으로 본 발명을 제한하는 것이 아니며, 본 발명의 기술 사상 내에서의 상기 실시예에 대한 모든 변경 및 수정도 본 발명의 범위 내에 속한다. 물론, 본 발명의 기술에 숙련된 자는 상기에 설명한 주제에 대한 많은 변경을 가할 수도 있으나, 이러한 변경 및 수정도 본 발명의 범위에 속한다. 이들 변경중 수개가 모출원에 기재되어 있다.
예를 들어, 상기에 설명한 임의의 실시예에서 마스킹 재료(예를 들어, 포토레지스트)는 기판에 인가되어 마스크를 통과하는 광에 노출시킴으로써 패턴화되고 마스킹 재료를 화학적으로 제거하는 (즉, 종래의 포토리토그라프 기술) 것으로 기재되어 있으나, 제거할 마스킹 재료(예를 들어, 블랭킷 경화 포토레지스트) 부분에 적절하게 시준된 광선(예를 들어, 엑시머 레이저)을 안내하여 마스킹 재료의 부분들을 용발시키거나 적절하게 시준된 광선을 마스킹 재료의 경화 부분들에 (마스크를 사용하지 않고) 직접 안내하여 비경화 마스킹 재료를 화학적으로 세척하는 단계를 포함하는 변경된 방법을 사용할 수도 있다.
예를 들어, 자동화된 공정에서 다중 비분리 반도체 다이들은 반도체 웨이퍼 상에 잔류하는 동안에 실시(시험 및/또는 번인)될 수 있으며, 다이들의 쌍(또는 다른 다중부)이 양호하고 빈(bin)들이 웨이퍼로부터의 분리시에 다이의 상이한 부분들을 분리하도록 (자동화 공정 라인에) 배열된 양호한 상태에 대한 판단도 이루어진다.
상기에 설명한 것처럼, 본 발명의 복합 상호 접속 요소는 반도체 장치의 단자들에 직접 장착될 수 있는 적절한 탄성 접촉 요소의 일례에 불과하다. 미국 특허 제5,414,298호에 기재된 이러한 수단들은 상기 관점으로부터 부적절한 것이다.
비탄성 (형상 형성이 용이함에도 불구하고) 코어(와이어, 리본 등)를 오버코팅하고 (예를 들어, 비교적 높은 항복 강도를 갖는) 스프링 형상의 재료로 오버코팅하는 본 발명의 방법은 오버코팅이 두가지의 목적, 즉 (1) 대부분의 경우에 접촉 구조(복합 상호 접속 요소)의 물리적 특성을 결정하고, (2) 복합 상호 접속 요소를 전자 부품의 단자에 견고하게 고정시키기 위한 목적으로 기능하는 점에서 특이하다.
또한, 상기에 설명한 것처럼 분리 커패시터 등의 임의의 추가의 전자 부품을 수용하도록 탄성 접촉 구조물(708)들 사이에 큰 공간(714)을 형성할 수 있다.

Claims (20)

  1. 반도체 장치의 표면 상의 패턴화된 금속층 위에 절연층을 마련하는 단계와,
    절연층 내에 복수개의 개구를 마련하는 단계와,
    절연층 상부에 블랭킷 전도층을 마련하는 단계와,
    절연층 내의 복수개의 개구와 정렬되는 복수개의 개구를 갖는 마스킹 재료의 패턴화된 층을 블랭킷 전도층 위에 마련하는 단계와,
    마스킹 재료의 패턴화된 층 내의 개구들 중 적어도 일부 내에서 블랭킷 전도층에 와이어를 결합하는 단계와,
    각각 결합된 와이어를 반도체 장치의 표면으로부터 연장시키는 단계와,
    각각 결합된 와이어를 반도체 장치의 표면으로부터 소정 거리를 두고 절단하는 단계와,
    각각 절단된 와이어와 블랭킷 전도층의 노출부를 오버코팅하는 단계
    를 포함하는 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  2. 제1항에 있어서, 절단된 와이어의 오버코팅 후에, 마스킹 재료를 제거하고 블랭킷 전도층의 이전에 노출된 부분을 제외한 모든 부분을 선택적으로 제거하는 단계를 더 포함하는 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  3. 제1항에 있어서, 마스킹 재료는 포토레지스트인 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  4. 제1항에 있어서, 마스킹 재료의 패턴화된 층 내의 개구는 절연층 내의 개구보다 더 큰 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  5. 제1항에 있어서, 상기 와이어는 금, 알루미늄, 구리 및 이들의 합금; 은, 팔라듐, 백금; 백금족 금속 등의 금속 또는 합금; 및 납, 주석 인듐, 비스무스, 카드뮴, 안티몬 및 이들의 합금으로 구성된 땜납으로 구성된 그룹으로부터 선택된 재료로 형성된 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  6. 제1항에 있어서, 오버코팅 단계에서, 절단된 와이어와 블랭킷 전도층의 노출부는, 니켈 및 그 합금; 구리, 코발트, 철 및 이들의 합금; 금; 은; 백금족 원소; 귀금속; 준귀금속 및 이들의 합금; 백금족 원소 및 이들의 합금; 텅스텐 및 몰리브덴; 및 주석, 납, 비스무스, 인듐 및 이들의 합금으로 구성된 그룹으로부터 선택된 재료로 오버코팅되는 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  7. 제1항에 있어서, 오버코팅 단계에서, 절단된 와이어와 블랭킷 전도층의 노출부는, 수용액으로부터의 재료의 침전; 전해 도금; 무전해 도금; 화학 증착(CVD); 물리적 증착(PVD); 및 액체 또는 고체 선구 물질의 유도된 분리를 통해 재료의 침전을 야기하는 공정으로 구성된 그룹으로부터 선택된 공정을 사용하여 오버코팅되는 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  8. 제1항에 있어서, 반도체 웨이퍼 상에 있는 복수개의 반도체 장치에 대해 상기 방법을 수행하는 단계를 더 포함하는 것을 특징으로 하는, 반도체 장치에 탄성접촉 구조물을 직접 장착하는 방법.
  9. 제8항에 있어서, 시험 및 번인으로 구성된 그룹으로부터 선택된 공정을 수행하기 위하여, 반도체 장치가 반도체 웨이퍼 상에 있는 동안 탄성 접촉 구조물을 접촉시키는 단계를 더 포함하는 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  10. 제9항에 있어서, 반도체 웨이퍼 상에 있는 개별화되지 않은 반도체 장치들 중 적어도 일부의 반도체 장치 상의 탄성 접촉 구조물에 전기 접속함으로써 상기 일부의 반도체 장치에 전력을 인가하는 단계와, 반도체 웨이퍼를 60분 미만 동안 적어도 150℃의 온도까지 가열하는 단계를 더 포함하는 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  11. 제9항에 있어서, 시험 및 번인으로 구성되는 그룹으로부터 선택된 공정을 수행한 후에, 반도체 웨이퍼로부터 복수개의 반도체 장치를 개별화시키는 단계를 더 포함하는 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  12. 제10항에 있어서, 반도체 웨이퍼로부터 반도체 장치를 개별화시킨 후에, 탄성 접촉 구조물에 의해, 선택된 하나 이상의 반도체 장치와 배선 기판 사이에 전기 접속을 수행하는 단계를 더 포함하는 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  13. 제10항에 있어서, 전기 접속은 반도체 장치를 배선 기판에 대고 기계적으로 편의시킴으로써 수행되는 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  14. 제11항에 있어서, 전기 접속은 탄성 접촉 구조물의 팁을 배선 기판 상의 대응하는 제3 단자에 납땜 또는 경납땜함으로써 수행되는 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  15. 제1항에 있어서, 탄성 접촉 구조물의 팁에 사전 제조 팁 구조물을 결합시키는 단계를 더 포함하는 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  16. 제15항에 있어서, 상기 팁 구조물은 희생 기층 상에서 사전 제조되며, 상기 방법은 팁 구조물을 탄성 접촉 구조물에 결합한 후에 희생 기층을 제거하는 단계를 더 포함하는 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  17. 제16항에 있어서, 상기 팁 구조물은 전도성 금속 재료로 된 적어도 하나의 층을 포함하는 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  18. 제16항에 있어서, 희생 기층은 실리콘 웨이퍼인 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  19. 제1항에 있어서, 탄성 접촉 구조물은 반도체 장치의 표면에 기밀 밀봉되는 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
  20. 제1항에 있어서, 복수개의 팁 구조물을 희생 기층 상에서 사전 제조하는 단계와, 상기 팁 구조물을 탄성 접촉 구조물의 단부에 결합시키는 단계와, 희생 기층을 제거하는 단계를 더 포함하는 것을 특징으로 하는, 반도체 장치에 탄성 접촉 구조물을 직접 장착하는 방법.
KR1019970700957A 1994-11-15 1995-11-15 반도체장치에탄성접촉구조물을장착하는방법 KR100278093B1 (ko)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
US08/340,144 US5917707A (en) 1993-11-16 1994-11-15 Flexible contact structure with an electrically conductive shell
US08/340,144 1994-11-15
USPCT/US94/13373 1994-11-16
US08/452,255 US6336269B1 (en) 1993-11-16 1995-05-26 Method of fabricating an interconnection element
US08/457,479 US6049976A (en) 1993-11-16 1995-06-01 Method of mounting free-standing resilient electrical contact structures to electronic components
US08/457,479 1995-06-01
US52624695A 1995-09-21 1995-09-21
US08/533,584 US5772451A (en) 1993-11-16 1995-10-18 Sockets for electronic components and methods of connecting to electronic components
US08/554,902 US5974662A (en) 1993-11-16 1995-11-09 Method of planarizing tips of probe elements of a probe card assembly
PCT/US1995/014885 WO1996015459A1 (en) 1994-11-15 1995-11-15 Mounting spring elements on semiconductor devices, and wafer-level testing methodology
US08/452,255 1995-12-18
US08/526,246 1995-12-18
US08/533,584 1995-12-18
US08/558,332 1995-12-18
US08/554,902 1995-12-18

Related Child Applications (7)

Application Number Title Priority Date Filing Date
KR1020007003268A Division KR100355972B1 (ko) 1994-11-15 1995-11-15 팁 구조물을 제조하는 방법
KR10-2000-7003269A Division KR100366747B1 (ko) 1994-11-15 1995-11-15 반도체 웨이퍼를 시험하는 방법
KR1020007003266A Division KR100335167B1 (ko) 1994-11-15 1995-11-15 반도체 장치를 시험하는 방법
KR10-2000-7003265A Division KR100366746B1 (ko) 1994-11-15 1995-11-15 2개의 전자 장치의 조립체
KR1020007003263A Division KR100335165B1 (ko) 1994-11-15 1995-11-15 반도체 장치에 스프링 요소를 장착하는 방법
KR1020007003264A Division KR100335168B1 (ko) 1994-11-15 1995-11-15 반도체 장치에 일시 접속후 영구 접속하는 방법
KR1020007003267A Division KR100335166B1 (ko) 1994-11-15 1995-11-15 반도체 장치를 실행시키는 방법

Publications (2)

Publication Number Publication Date
KR970705029A KR970705029A (ko) 1997-09-06
KR100278093B1 true KR100278093B1 (ko) 2001-01-15

Family

ID=32686436

Family Applications (7)

Application Number Title Priority Date Filing Date
KR1019970700634A KR100324059B1 (ko) 1994-11-15 1995-11-13 초소형 전자 부품용 상호 접속 요소
KR10-2000-7003257A KR100399210B1 (ko) 1994-11-15 1995-11-13 탐침 카드 조립체
KR1020067014613A KR20060087616A (ko) 1994-11-15 1995-11-13 스페이스 트랜스포머 조립체
KR10-2002-7006744A KR100394205B1 (ko) 1994-11-15 1995-11-13 시험된 반도체 장치 및 시험된 반도체 장치의 제조방법
KR1020007003258A KR20030096425A (ko) 1994-11-15 1995-11-13 인터포저
KR1019970703256A KR100408948B1 (ko) 1994-11-15 1995-11-13 전자부품을 회로기판에 장착하는 방법
KR1019970700957A KR100278093B1 (ko) 1994-11-15 1995-11-15 반도체장치에탄성접촉구조물을장착하는방법

Family Applications Before (6)

Application Number Title Priority Date Filing Date
KR1019970700634A KR100324059B1 (ko) 1994-11-15 1995-11-13 초소형 전자 부품용 상호 접속 요소
KR10-2000-7003257A KR100399210B1 (ko) 1994-11-15 1995-11-13 탐침 카드 조립체
KR1020067014613A KR20060087616A (ko) 1994-11-15 1995-11-13 스페이스 트랜스포머 조립체
KR10-2002-7006744A KR100394205B1 (ko) 1994-11-15 1995-11-13 시험된 반도체 장치 및 시험된 반도체 장치의 제조방법
KR1020007003258A KR20030096425A (ko) 1994-11-15 1995-11-13 인터포저
KR1019970703256A KR100408948B1 (ko) 1994-11-15 1995-11-13 전자부품을 회로기판에 장착하는 방법

Country Status (7)

Country Link
EP (4) EP1447846A3 (ko)
JP (14) JP3386077B2 (ko)
KR (7) KR100324059B1 (ko)
CN (2) CN1118099C (ko)
AU (4) AU4159896A (ko)
DE (4) DE69533336T2 (ko)
WO (4) WO1996015458A1 (ko)

Families Citing this family (206)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043563A (en) * 1997-05-06 2000-03-28 Formfactor, Inc. Electronic components with terminals and spring contact elements extending from areas which are remote from the terminals
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US7368924B2 (en) 1993-04-30 2008-05-06 International Business Machines Corporation Probe structure having a plurality of discrete insulated probe tips projecting from a support surface, apparatus for use thereof and methods of fabrication thereof
US6741085B1 (en) 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US6685817B1 (en) 1995-05-26 2004-02-03 Formfactor, Inc. Method and apparatus for controlling plating over a face of a substrate
US6033935A (en) 1997-06-30 2000-03-07 Formfactor, Inc. Sockets for "springed" semiconductor devices
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
EP0886894B1 (en) * 1995-05-26 2005-09-28 Formfactor, Inc. Contact carriers for populating substrates with spring contacts
US6483328B1 (en) * 1995-11-09 2002-11-19 Formfactor, Inc. Probe card for probing wafers with raised contact elements
DE69733928T2 (de) 1996-05-17 2006-06-14 Formfactor Inc Mikroelektronische kontaktstruktur und herstellungsverfahren dazu
JP2940475B2 (ja) * 1996-06-24 1999-08-25 日本電気株式会社 Ｉｃのパッケージ、ｉｃのプローバ及びそれらの製造方法
WO1998001906A1 (en) * 1996-07-05 1998-01-15 Formfactor, Inc. Floating lateral support for ends of elongate interconnection elements
US7282945B1 (en) 1996-09-13 2007-10-16 International Business Machines Corporation Wafer scale high density probe assembly, apparatus for use thereof and methods of fabrication thereof
JP2000502810A (ja) * 1996-09-13 2000-03-07 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 支持面から突出した複数の個別絶縁プローブ・チップを有するプローブ構造、それを使用するための装置および製造方法
EP0925510B1 (en) 1996-09-13 2007-04-11 International Business Machines Corporation Integrated compliant probe for wafer level test and burn-in
US6690185B1 (en) 1997-01-15 2004-02-10 Formfactor, Inc. Large contactor with multiple, aligned contactor units
US5921786A (en) * 1997-04-03 1999-07-13 Kinetrix, Inc. Flexible shielded laminated beam for electrical contacts and the like and method of contact operation
WO1999014404A1 (en) * 1997-09-17 1999-03-25 Formfactor, Inc. Method of making a structure with improved material properties by moderate heat treatment of a metal deposit
US6724203B1 (en) 1997-10-30 2004-04-20 International Business Machines Corporation Full wafer test configuration using memory metals
US6497581B2 (en) 1998-01-23 2002-12-24 Teradyne, Inc. Robust, small scale electrical contactor
US5973394A (en) * 1998-01-23 1999-10-26 Kinetrix, Inc. Small contactor for test probes, chip packaging and the like
US6078500A (en) * 1998-05-12 2000-06-20 International Business Machines Inc. Pluggable chip scale package
US6705876B2 (en) 1998-07-13 2004-03-16 Formfactor, Inc. Electrical interconnect assemblies and methods
JP4490978B2 (ja) * 1998-08-12 2010-06-30 東京エレクトロン株式会社 コンタクタ
US6218910B1 (en) 1999-02-25 2001-04-17 Formfactor, Inc. High bandwidth passive integrated circuit tester probe card assembly
US6459343B1 (en) 1999-02-25 2002-10-01 Formfactor, Inc. Integrated circuit interconnect system forming a multi-pole filter
US6208225B1 (en) 1999-02-25 2001-03-27 Formfactor, Inc. Filter structures for integrated circuit interfaces
US6448865B1 (en) 1999-02-25 2002-09-10 Formfactor, Inc. Integrated circuit interconnect system
AU5171800A (en) * 1999-05-27 2000-12-18 Nanonexus, Inc. Massively parallel interface for electronic circuit
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US6799976B1 (en) 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
WO2000074110A2 (en) * 1999-05-27 2000-12-07 Nanonexus, Inc. Integrated circuit wafer probe card assembly
US7215131B1 (en) 1999-06-07 2007-05-08 Formfactor, Inc. Segmented contactor
US7189077B1 (en) 1999-07-30 2007-03-13 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
US6888362B2 (en) 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
US6939474B2 (en) 1999-07-30 2005-09-06 Formfactor, Inc. Method for forming microelectronic spring structures on a substrate
US6780001B2 (en) 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US6398558B1 (en) * 1999-08-04 2002-06-04 Fci Americas Technology, Inc. Electrical connector and contact therefor
US6468098B1 (en) * 1999-08-17 2002-10-22 Formfactor, Inc. Electrical contactor especially wafer level contactor using fluid pressure
WO2001018553A1 (fr) * 1999-09-09 2001-03-15 Nhk Spring Co., Ltd. Contact conducteur
US6657455B2 (en) * 2000-01-18 2003-12-02 Formfactor, Inc. Predictive, adaptive power supply for an integrated circuit under test
US6509751B1 (en) 2000-03-17 2003-01-21 Formfactor, Inc. Planarizer for a semiconductor contactor
EP1266230B1 (en) * 2000-03-17 2010-05-05 FormFactor, Inc. Method and apparatus for planarizing a semiconductor substrate in a probe card assembly
US7262611B2 (en) * 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
JP4088015B2 (ja) 2000-03-24 2008-05-21 株式会社新川 湾曲状ワイヤの形成方法
US7952373B2 (en) * 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
JP2002267687A (ja) * 2001-03-12 2002-09-18 Advantest Corp プローブカード及び試験装置
JP2002343478A (ja) * 2001-05-16 2002-11-29 Tyco Electronics Amp Kk 電気コンタクトおよびそれを用いた電気接続部材
US6747469B2 (en) 2001-11-08 2004-06-08 Koninklijke Philips Electronics N.V. Preconditioning integrated circuit for integrated circuit testing
US6817052B2 (en) 2001-11-09 2004-11-16 Formfactor, Inc. Apparatuses and methods for cleaning test probes
US20030115517A1 (en) * 2001-12-18 2003-06-19 Rutten Ivo Wilhelmus Johaooes Marie Microprocessor-based probe for integrated circuit testing
EP1461628B1 (en) * 2001-12-27 2008-04-09 FormFactor, Inc. Cooling assembly with direct cooling of active electronic components
US7064953B2 (en) 2001-12-27 2006-06-20 Formfactor, Inc. Electronic package with direct cooling of active electronic components
US6891385B2 (en) 2001-12-27 2005-05-10 Formfactor, Inc. Probe card cooling assembly with direct cooling of active electronic components
US6840374B2 (en) 2002-01-18 2005-01-11 Igor Y. Khandros Apparatus and method for cleaning test probes
DE10220194A1 (de) * 2002-05-06 2003-11-27 Infineon Technologies Ag Kontaktierung von Nanoröhren
US20030211139A1 (en) * 2002-05-07 2003-11-13 Thierry Legon Dispersions of lipid particles for use as therapeutic and cosmetic agents and intracellular delivery vehicles
US6965244B2 (en) 2002-05-08 2005-11-15 Formfactor, Inc. High performance probe system
US6911835B2 (en) * 2002-05-08 2005-06-28 Formfactor, Inc. High performance probe system
EP1367643B1 (en) * 2002-05-15 2006-04-05 Tyco Electronics AMP GmbH Electronic module
DE60304390T2 (de) 2002-05-15 2007-02-01 Tyco Electronics Amp Gmbh Elektronikmodul
US7122760B2 (en) 2002-11-25 2006-10-17 Formfactor, Inc. Using electric discharge machining to manufacture probes
US6920689B2 (en) 2002-12-06 2005-07-26 Formfactor, Inc. Method for making a socket to perform testing on integrated circuits
JP4003230B2 (ja) 2003-01-23 2007-11-07 船井電機株式会社 ボールグリッドアレイ型ｉｃの実装構造
JP2004259530A (ja) 2003-02-25 2004-09-16 Shinko Electric Ind Co Ltd 外部接触端子を有する半導体装置及びその使用方法
DE10317276A1 (de) * 2003-04-11 2004-10-21 E.G.O. Elektrogerätebau GmbH Anordnung von Schalteinrichtungen
US7066751B2 (en) * 2003-04-23 2006-06-27 Asustek Computer Inc. Adjustable connector module
US6958670B2 (en) * 2003-08-01 2005-10-25 Raytheon Company Offset connector with compressible conductor
DE10345377B4 (de) * 2003-09-30 2009-07-30 Qimonda Ag Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
JP2005127952A (ja) * 2003-10-27 2005-05-19 Sumitomo Electric Ind Ltd コンタクトプローブおよびその製造方法
DE10355921B4 (de) * 2003-11-29 2005-12-22 Festo Ag & Co. Elektrische Schaltungsanordnung mit einem elektronischen Chip in einer Aufnahmevorrichtung des Schaltungsträgers
JP2005201813A (ja) 2004-01-16 2005-07-28 Shinko Electric Ind Co Ltd 半導体検査装置及びコンタクトの製造方法
TW200525675A (en) * 2004-01-20 2005-08-01 Tokyo Electron Ltd Probe guard
DE102004003275B4 (de) * 2004-01-21 2007-04-19 Infineon Technologies Ag Halbleiterbauteil mit Verbindungselementen auf Halbleiterchips und Verfahren zur Herstellung derselben
US7251884B2 (en) * 2004-04-26 2007-08-07 Formfactor, Inc. Method to build robust mechanical structures on substrate surfaces
JP4545742B2 (ja) * 2004-04-27 2010-09-15 株式会社日本マイクロニクス 電気的接続装置
CN1316508C (zh) * 2004-05-11 2007-05-16 番禺得意精密电子工业有限公司 一种电连接器
US8988091B2 (en) 2004-05-21 2015-03-24 Microprobe, Inc. Multiple contact probes
USRE43503E1 (en) 2006-06-29 2012-07-10 Microprobe, Inc. Probe skates for electrical testing of convex pad topologies
US9097740B2 (en) 2004-05-21 2015-08-04 Formfactor, Inc. Layered probes with core
US9476911B2 (en) 2004-05-21 2016-10-25 Microprobe, Inc. Probes with high current carrying capability and laser machining methods
DE102004061853A1 (de) * 2004-12-22 2006-03-02 Infineon Technologies Ag Trägervorrichtung zum Aufnehmen von Halbleiterbauelementen und Verfahren zur Herstellung einer entsprechenden Trägervorrichtung
KR100788208B1 (ko) 2005-03-08 2007-12-26 동경 엘렉트론 주식회사 접속핀의 형성 방법, 프로브, 접속핀, 프로브 카드 및프로브의 제조 방법
DE102005013323A1 (de) * 2005-03-22 2006-10-05 Infineon Technologies Ag Kontaktierungsvorrichtung zum Kontaktieren einer integrierten Schaltung, insbesondere eines Chips oder eines Wafers, mit einer Testervorrichtung, entsprechendes Testverfahren und entsprechendes Herstellungsverfahren
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7667472B2 (en) 2005-05-23 2010-02-23 Kabushiki Kaisha Nihon Micronics Probe assembly, method of producing it and electrical connecting apparatus
JP4472593B2 (ja) 2005-07-12 2010-06-02 東京エレクトロン株式会社 プローブカード
US20070057685A1 (en) * 2005-09-14 2007-03-15 Touchdown Technologies, Inc. Lateral interposer contact design and probe card assembly
JP4860242B2 (ja) 2005-11-11 2012-01-25 東京エレクトロン株式会社 プローブ装置
WO2007066622A1 (ja) 2005-12-05 2007-06-14 Nhk Spring Co., Ltd. プローブカード
JP4823667B2 (ja) 2005-12-05 2011-11-24 日本発條株式会社 プローブカード
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
JP4654897B2 (ja) 2005-12-09 2011-03-23 イビデン株式会社 部品実装用ピンを有するプリント配線板の製造方法
JP2007165383A (ja) 2005-12-09 2007-06-28 Ibiden Co Ltd 部品実装用ピンを形成したプリント基板
JP2007165747A (ja) * 2005-12-16 2007-06-28 Unitechno Inc システムインパッケージ（ＳｉＰ）用半導体チップ接触機構
JP2007183194A (ja) * 2006-01-10 2007-07-19 Micronics Japan Co Ltd プロービング装置
US7312617B2 (en) 2006-03-20 2007-12-25 Microprobe, Inc. Space transformers employing wire bonds for interconnections with fine pitch contacts
WO2007114790A1 (en) * 2006-03-31 2007-10-11 Agency For Science, Technology And Research Method of fabricating an interconnection for electrically connecting an electrical component to a substrate
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
CN101467051B (zh) 2006-06-08 2012-03-28 日本发条株式会社 探针卡
KR100771476B1 (ko) * 2006-06-16 2007-10-30 가부시키가이샤 니혼 마이크로닉스 전기적 접속장치
FR2905520A1 (fr) * 2006-09-04 2008-03-07 St Microelectronics Sa Boitier semi-conducteur a composants inverses et procede de fabrication d'un tel boitier
US8907689B2 (en) 2006-10-11 2014-12-09 Microprobe, Inc. Probe retention arrangement
JP2008145208A (ja) * 2006-12-08 2008-06-26 Hitachi High-Technologies Corp 半導体検査装置
EP2115819B1 (de) * 2007-01-31 2016-01-27 Gigaset Communications GmbH Kontaktsystem
US7764076B2 (en) 2007-02-20 2010-07-27 Centipede Systems, Inc. Method and apparatus for aligning and/or leveling a test head
US7955158B2 (en) * 2007-03-26 2011-06-07 Mattel, Inc. Toy vehicle booster and track set
US7514948B2 (en) 2007-04-10 2009-04-07 Microprobe, Inc. Vertical probe array arranged to provide space transformation
CN101755216B (zh) 2007-07-19 2012-10-10 日本发条株式会社 探针卡
KR100950446B1 (ko) * 2007-09-11 2010-04-02 윌테크놀러지(주) Ｐｃｂ를 구비하는 스페이스 트랜스포머 및 이를 포함하는프로브 카드
KR100920790B1 (ko) 2007-10-22 2009-10-08 가부시키가이샤 니혼 마이크로닉스 프로브 조립체, 그 제조방법 및 전기적 접속장치
DE102007054709B4 (de) * 2007-11-16 2014-11-13 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Substrat und mit einer Druckeinrichtung
CN101946183B (zh) 2008-02-29 2014-11-26 日本发条株式会社 配线基板及探针卡
KR100951344B1 (ko) * 2008-03-25 2010-04-08 주식회사 아이엠텍 프로브 카드, 프로브 카드용 스페이스 트랜스포머 및스페이스 트랜스포머 제조 방법
JP5511155B2 (ja) * 2008-06-25 2014-06-04 パナソニック株式会社 インターポーザ基板とその製造方法
DE102008034918B4 (de) * 2008-07-26 2012-09-27 Feinmetall Gmbh Elektrische Prüfeinrichtung für die Prüfung eines elektrischen Prüflings sowie elektrisches Prüfverfahren
KR101235228B1 (ko) * 2008-08-08 2013-02-20 니혼 하츠쵸 가부시키가이샤 워크 부재, 전기 접점 부재, 콘택트 프로브 및 전기 접점 부재의 제조방법
EP2159580B1 (en) * 2008-08-26 2015-10-07 Lake Shore Cryotronics, Inc. Probe tip
DE102008059314A1 (de) * 2008-11-27 2010-06-02 Conti Temic Microelectronic Gmbh Gehäuse mit einem toleranzbehafteten elektronischen Bauteil
KR101067497B1 (ko) * 2008-12-20 2011-09-27 주식회사 바른전자 반도체 패키지
US8232818B2 (en) 2009-02-19 2012-07-31 Advantest America, Inc. Probe head for a microelectronic contactor assembly, the probe head having SMT electronic components thereon
US8047856B2 (en) * 2010-02-24 2011-11-01 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Array connector for optical transceiver module
JP5556316B2 (ja) * 2010-04-02 2014-07-23 株式会社デンソー 表面実装型電子部品及び表面実装型電子部品の実装構造
US8414309B2 (en) * 2010-05-03 2013-04-09 Avago Technologies Fiber Ip (Singapore) Pte. Ltd Receptacle for an optical transceiver module for protecting the module from airborne particles
JP5564328B2 (ja) * 2010-05-19 2014-07-30 新光電気工業株式会社 ソケット
JP2011258364A (ja) 2010-06-08 2011-12-22 Shinko Electric Ind Co Ltd ソケット
JP2012004464A (ja) * 2010-06-18 2012-01-05 Toshiba Corp 半導体装置、半導体装置の製造方法及び半導体装置の製造装置
KR101394083B1 (ko) 2010-06-24 2014-05-13 존슨 컨트롤스 테크놀러지 컴퍼니 전자기계식 푸시 버튼 차량 시트 작동 기구
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
JP5713598B2 (ja) * 2010-07-20 2015-05-07 新光電気工業株式会社 ソケット及びその製造方法
JP5788166B2 (ja) 2010-11-02 2015-09-30 新光電気工業株式会社 接続端子構造及びその製造方法、並びにソケット
JP5582995B2 (ja) 2010-12-14 2014-09-03 新光電気工業株式会社 ソケット
KR101118836B1 (ko) 2011-02-11 2012-03-16 에프컴 코포레이션 전극패턴 검사장치
JP5798435B2 (ja) 2011-03-07 2015-10-21 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5777997B2 (ja) 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
KR101649521B1 (ko) * 2011-05-13 2016-08-22 리노공업주식회사 프로브 및 그 제조방법
CN102305880A (zh) * 2011-09-08 2012-01-04 高德（无锡）电子有限公司 防止印刷电路板电镀软金电性测试扎伤转接板
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US9229029B2 (en) * 2011-11-29 2016-01-05 Formfactor, Inc. Hybrid electrical contactor
WO2013095628A1 (en) * 2011-12-23 2013-06-27 Intel Corpporation High bandwidth connector for internal and external io interfaces
US20130269173A1 (en) * 2011-12-30 2013-10-17 Todd P. Albertson Apparatus and method for automated sort probe assembly and repair
JPWO2013108759A1 (ja) 2012-01-18 2015-05-11 日本発條株式会社 スペーストランスフォーマおよびプローブカード
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8796132B2 (en) * 2012-06-29 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for forming uniform rigid interconnect structures
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
CN103682725A (zh) * 2012-09-24 2014-03-26 富士康(昆山)电脑接插件有限公司 电连接器及其导电端子
US9134343B2 (en) 2012-09-28 2015-09-15 Intel Corporation Sort probe gripper
US9106027B2 (en) 2012-12-21 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods, apparatuses and systems for mid-plane mounting parallel optical communications modules on circuit boards
DE102013200308A1 (de) * 2013-01-11 2014-07-17 Infineon Technologies Ag Bonddraht und Verfahren zur Herstellung einer Bondverbindung
JP6092729B2 (ja) * 2013-07-19 2017-03-08 新光電気工業株式会社 プローブカード及びその製造方法
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
TWI481876B (zh) * 2013-12-13 2015-04-21 Mpi Corp Probe module (3)
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
CN105588957B (zh) * 2014-11-12 2019-03-22 致伸科技股份有限公司 测试座
JP6407672B2 (ja) * 2014-11-18 2018-10-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2018503805A (ja) * 2014-12-04 2018-02-08 テクノプローベ エス．ピー．エー． 垂直プローブを含むテストヘッド
SG11201704433TA (en) * 2014-12-30 2017-07-28 Technoprobe Spa Contact probe for testing head
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
CN107710004A (zh) * 2015-05-29 2018-02-16 R&D电路股份有限公司 集成电路测试环境中探针卡组件的改进的电源瞬变性能（电源完整性）
CN106449581A (zh) * 2015-08-04 2017-02-22 三垦电气株式会社 半导体装置
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
CN105682356B (zh) * 2016-03-11 2018-07-27 广东欧珀移动通信有限公司 柔性电路板组件及电子设备
CN105912788B (zh) * 2016-04-14 2019-03-12 中车长春轨道客车股份有限公司 端部接触式少片抛物线型主副簧的副簧刚度设计方法
US20170330677A1 (en) * 2016-05-11 2017-11-16 Cascade Microtech, Inc. Space transformers, planarization layers for space transformers, methods of fabricating space transformers, and methods of planarizing space transformers
US10263352B2 (en) * 2016-06-10 2019-04-16 Te Connectivity Corporation Electrical contact pad for electrically contacting a connector
US10120020B2 (en) 2016-06-16 2018-11-06 Formfactor Beaverton, Inc. Probe head assemblies and probe systems for testing integrated circuit devices
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
CN106271010A (zh) * 2016-08-29 2017-01-04 苏州倍声声学技术有限公司 微细线储能冲击焊接工艺
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10782316B2 (en) * 2017-01-09 2020-09-22 Delta Design, Inc. Socket side thermal system
DE102017211619A1 (de) * 2017-02-08 2018-08-09 Siemens Aktiengesellschaft Verfahren zur elektrischen Kontaktierung und Leistungsmodul
US10109490B1 (en) 2017-06-20 2018-10-23 Globalfoundries Inc. Cobalt interconnects formed by selective bottom-up fill
KR101977473B1 (ko) * 2017-07-27 2019-05-10 주식회사 기가레인 플럭스 확산이 개선된 프로브핀 및 이의 제조 방법
CN111913019A (zh) * 2017-09-15 2020-11-10 中华精测科技股份有限公司 探针卡装置的圆形探针
CN107622978A (zh) * 2017-10-13 2018-01-23 中国电子科技集团公司第十三研究所 一种陶瓷封装外壳
CN107978578B (zh) * 2017-11-23 2020-02-21 中国科学院力学研究所 一种变线宽的柔性可拉伸导线及其制备方法
CN108188521B (zh) * 2018-01-25 2020-10-02 山东建筑大学 一种钼铼合金箔材的高频感应加热钎焊方法
DE112019001372T5 (de) * 2018-03-16 2021-03-25 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN108666308B (zh) * 2018-06-19 2019-06-18 清华大学 柔性集成封装系统
TWI668457B (zh) * 2018-08-27 2019-08-11 創意電子股份有限公司 檢測裝置
TWI672764B (zh) * 2018-11-07 2019-09-21 國立成功大學 晶片封裝裝置及其對位壓合方法
KR102168622B1 (ko) * 2018-12-05 2020-10-21 경북대학교 산학협력단 국부 항복 전류를 이용한 선택적 열처리 방법 및 국부 항복 전류를 이용한 선택적 열처리용 프로브카드
KR102163321B1 (ko) * 2019-02-08 2020-10-21 화인인스트루먼트 (주) 프로브 카드 및 그 제조 방법
KR102139584B1 (ko) * 2019-03-07 2020-07-30 (주)티에스이 반도체 소자 테스트용 소켓 장치
JP7206140B2 (ja) * 2019-03-22 2023-01-17 株式会社ヨコオ 検査装置
EP3719466A1 (de) * 2019-04-01 2020-10-07 Heraeus Nexensos GmbH 3d-verbinderstruktur, verfahren zur herstellung einer 3d-verbinderstruktur und temperatursensor
JP7370055B2 (ja) * 2020-02-12 2023-10-27 株式会社新川 半導体装置の製造方法及びワイヤボンディング装置
KR102179457B1 (ko) * 2020-03-25 2020-11-16 (주)티에스이 테스트 소켓 및 이를 포함하는 테스트 장치와, 테스트 소켓의 제조방법
WO2021200642A1 (ja) * 2020-03-31 2021-10-07 積水ポリマテック株式会社 導電部材
KR102410156B1 (ko) * 2020-06-02 2022-06-17 (주)티에스이 반도체 패키지의 테스트 장치
KR20220003902A (ko) * 2020-07-02 2022-01-11 주식회사 케이엠더블유 솔더 기판 조립체
TWI745197B (zh) * 2020-12-18 2021-11-01 鴻勁精密股份有限公司 定位機構、作業機、測試機及測試設備
CN112757161B (zh) * 2020-12-31 2022-04-19 上海超硅半导体股份有限公司 一种抛光载具的修整方法
KR20240027784A (ko) 2021-06-30 2024-03-04 델타 디자인, 인코포레이티드 접촉기 어셈블리를 포함하는 온도 제어 시스템
DE102021117095A1 (de) * 2021-07-02 2023-01-05 Umicore Galvanotechnik Gmbh Bronzeschichten als Edelmetallersatz
JP7557656B2 (ja) 2022-02-18 2024-09-27 ヌヴォトンテクノロジージャパン株式会社 プローブユニット、検査装置、検査システム、検査方法、及び半導体レーザ装置の製造方法

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3373481A (en) * 1965-06-22 1968-03-19 Sperry Rand Corp Method of electrically interconnecting conductors
US3460238A (en) * 1967-04-20 1969-08-12 Motorola Inc Wire severing in wire bonding machines
US3509270A (en) * 1968-04-08 1970-04-28 Ney Co J M Interconnection for printed circuits and method of making same
US3616532A (en) * 1970-02-02 1971-11-02 Sperry Rand Corp Multilayer printed circuit electrical interconnection device
DE2119567C2 (de) * 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
US3753665A (en) * 1970-11-12 1973-08-21 Gen Electric Magnetic film plated wire
US3844909A (en) * 1970-11-12 1974-10-29 Gen Electric Magnetic film plated wire and substrates therefor
US3832632A (en) * 1971-11-22 1974-08-27 F Ardezzone Multi-point probe head assembly
US3842189A (en) * 1973-01-08 1974-10-15 Rca Corp Contact array and method of making the same
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US3959874A (en) * 1974-12-20 1976-06-01 Western Electric Company, Inc. Method of forming an integrated circuit assembly
US4067104A (en) * 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
JPS5555985U (ko) * 1978-10-12 1980-04-16
JPS568081U (ko) * 1979-06-29 1981-01-23
US4418857A (en) * 1980-12-31 1983-12-06 International Business Machines Corp. High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
US4423376A (en) * 1981-03-20 1983-12-27 International Business Machines Corporation Contact probe assembly having rotatable contacting probe elements
US4532152A (en) * 1982-03-05 1985-07-30 Elarde Vito D Fabrication of a printed circuit board with metal-filled channels
US4488111A (en) * 1982-06-01 1984-12-11 At&T Technologies, Inc. Coupling devices for operations such as testing
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
GB8330391D0 (en) * 1983-11-15 1983-12-21 Gen Electric Co Plc Electrical interface arrangement
US4751199A (en) * 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
US4548451A (en) * 1984-04-27 1985-10-22 International Business Machines Corporation Pinless connector interposer and method for making the same
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
US4732313A (en) 1984-07-27 1988-03-22 Kabushiki Kaisha Toshiba Apparatus and method for manufacturing semiconductor device
JPS6149432A (ja) * 1984-08-18 1986-03-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
DE3536908A1 (de) * 1984-10-18 1986-04-24 Sanyo Electric Co., Ltd., Moriguchi, Osaka Induktivitaetselement und verfahren zur herstellung desselben
JPS61164038A (ja) * 1985-01-14 1986-07-24 Nissan Motor Co Ltd タ−ボチヤ−ジヤのサ−ジ防止装置
US4659437A (en) * 1985-01-19 1987-04-21 Tokusen Kogyo Kabushiki Kaisha Method of thermal diffusion alloy plating for steel wire on continuous basis
US4642889A (en) * 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
JPS61287155A (ja) * 1985-06-14 1986-12-17 Hitachi Ltd 半導体装置及び半導体装置の製造方法
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
US4793814A (en) * 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4777564A (en) * 1986-10-16 1988-10-11 Motorola, Inc. Leadform for use with surface mounted components
US4764848A (en) * 1986-11-24 1988-08-16 International Business Machines Corporation Surface mounted array strain relief device
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
US5189507A (en) * 1986-12-17 1993-02-23 Raychem Corporation Interconnection of electronic components
US5086337A (en) * 1987-01-19 1992-02-04 Hitachi, Ltd. Connecting structure of electronic part and electronic device using the structure
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
JPS63279477A (ja) * 1987-05-09 1988-11-16 Pioneer Electronic Corp ディスクプレ−ヤの情報読取装置
US4983907A (en) 1987-05-14 1991-01-08 Intel Corporation Driven guard probe card
US5045975A (en) * 1987-05-21 1991-09-03 Cray Computer Corporation Three dimensionally interconnected module assembly
JPH0640106B2 (ja) * 1987-11-09 1994-05-25 株式会社日立製作所 半導体ｌｓｉ検査装置用プローブヘッド及びその製造方法
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
JPH063820B2 (ja) * 1988-07-25 1994-01-12 松下電器産業株式会社 半導体装置の実装方法
JPH01152271A (ja) * 1987-12-09 1989-06-14 Toshiba Corp スパッタ装置
JPH01313969A (ja) * 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
US5137461A (en) * 1988-06-21 1992-08-11 International Business Machines Corporation Separable electrical connection technology
DE3838413A1 (de) * 1988-11-12 1990-05-17 Mania Gmbh Adapter fuer elektronische pruefvorrichtungen fuer leiterplatten und dergl.
US5037023A (en) * 1988-11-28 1991-08-06 Hitachi, Ltd. Method and apparatus for wire bonding
JPH02226996A (ja) * 1989-02-28 1990-09-10 Seiko Instr Inc 圧電素子接着装置および圧電素子接着方法
JPH02237047A (ja) * 1989-03-09 1990-09-19 Mitsubishi Electric Corp 半導体試験装置
US4914814A (en) * 1989-05-04 1990-04-10 International Business Machines Corporation Process of fabricating a circuit package
US5366380A (en) * 1989-06-13 1994-11-22 General Datacomm, Inc. Spring biased tapered contact elements for electrical connectors and integrated circuit packages
US5349495A (en) * 1989-06-23 1994-09-20 Vlsi Technology, Inc. System for securing and electrically connecting a semiconductor chip to a substrate
JP3087294B2 (ja) * 1989-09-29 2000-09-11 ジェイエスアール株式会社 異方導電性シートの製造方法
US4998885A (en) * 1989-10-27 1991-03-12 International Business Machines Corporation Elastomeric area array interposer
JPH03142847A (ja) * 1989-10-30 1991-06-18 Hitachi Ltd 半導体集積回路装置
US5095187A (en) * 1989-12-20 1992-03-10 Raychem Corporation Weakening wire supplied through a wire bonder
US4989069A (en) * 1990-01-29 1991-01-29 Motorola, Inc. Semiconductor package having leads that break-away from supports
US5471151A (en) * 1990-02-14 1995-11-28 Particle Interconnect, Inc. Electrical interconnect using particle enhanced joining of metal surfaces
JP2781247B2 (ja) * 1990-02-28 1998-07-30 旭化成工業株式会社 微小突起電極付接続基板の製造方法
JPH03292406A (ja) * 1990-04-06 1991-12-24 Shiyuukou:Kk 基礎台調整用支持具
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
US5187020A (en) * 1990-07-31 1993-02-16 Texas Instruments Incorporated Compliant contact pad
GB2247565B (en) * 1990-08-22 1994-07-06 Gen Electric Co Plc A method of testing a semiconductor device
US5148103A (en) * 1990-10-31 1992-09-15 Hughes Aircraft Company Apparatus for testing integrated circuits
JPH04240570A (ja) * 1991-01-24 1992-08-27 Shimadzu Corp マイクロ・プローブ・ボード
JPH04273458A (ja) * 1991-02-28 1992-09-29 Ando Electric Co Ltd 測定ヘッドとプローブカードの水平出し機構
JPH04297050A (ja) * 1991-03-12 1992-10-21 Mitsubishi Electric Corp 半導体検査装置およびその平板状基板の製造方法
JP3092191B2 (ja) * 1991-03-27 2000-09-25 ジェイエスアール株式会社 回路基板検査装置
JP3135135B2 (ja) * 1991-04-18 2001-02-13 三菱電機株式会社 半導体装置，その製造方法，その試験方法及びその試験装置
US5076794A (en) * 1991-04-29 1991-12-31 Compaq Computer Corporation Space-saving mounting interconnection between electrical components and a printed circuit board
JPH0529406A (ja) * 1991-07-18 1993-02-05 Mitsubishi Electric Corp 半導体検査装置
US5345038A (en) * 1991-07-29 1994-09-06 Kyocera America, Inc. Multi-layer ceramic packages
JPH07502141A (ja) * 1991-09-30 1995-03-02 ゼネラル・ダイナミックス・インフォメーション・システムズ・インコーポレーテッド めっきしたしなやかなリード線
US5309324A (en) * 1991-11-26 1994-05-03 Herandez Jorge M Device for interconnecting integrated circuit packages to circuit boards
US5225777A (en) * 1992-02-04 1993-07-06 International Business Machines Corporation High density probe
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
US5299939A (en) * 1992-03-05 1994-04-05 International Business Machines Corporation Spring array connector
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
JPH05283494A (ja) * 1992-04-03 1993-10-29 Katsuyoshi Nakano 集積回路素子ウエハー用測定電極
US5210939A (en) * 1992-04-17 1993-05-18 Intel Corporation Lead grid array integrated circuit
US5237743A (en) * 1992-06-19 1993-08-24 International Business Machines Corporation Method of forming a conductive end portion on a flexible circuit member
US5248262A (en) * 1992-06-19 1993-09-28 International Business Machines Corporation High density connector
JPH0650990A (ja) * 1992-07-30 1994-02-25 Nec Corp プローブカード
DE4232745C2 (de) * 1992-09-30 2002-07-18 Univ Dresden Tech Bonddraht zum Ultraschallbonden
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
JPH06213928A (ja) * 1993-01-18 1994-08-05 Tokyo Electron Ltd プローブヘッドの製造方法
US5386344A (en) * 1993-01-26 1995-01-31 International Business Machines Corporation Flex circuit card elastomeric cable connector assembly
CA2110472C (en) * 1993-03-01 1999-08-10 Anilkumar Chinuprasad Bhatt Method and apparatus for in-situ testing of integrated circuit chips
JPH06265577A (ja) * 1993-03-12 1994-09-22 Mitsubishi Electric Corp 半導体試験用電気的接続治具
US5414298A (en) * 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
JPH06294818A (ja) * 1993-04-08 1994-10-21 Seiko Epson Corp パフォーマンスボード

Also Published As

Publication number Publication date
WO1996015551A1 (en) 1996-05-23
JP2006084475A (ja) 2006-03-30
JP2008034861A (ja) 2008-02-14
KR20060087616A (ko) 2006-08-02
JPH09508241A (ja) 1997-08-19
EP1198001A2 (en) 2002-04-17
JP3386077B2 (ja) 2003-03-10
EP1447846A2 (en) 2004-08-18
WO1996017378A1 (en) 1996-06-06
KR100324059B1 (ko) 2002-04-17
JP4540577B2 (ja) 2010-09-08
JP2007329491A (ja) 2007-12-20
AU4159896A (en) 1996-06-06
KR20030096425A (ko) 2003-12-31
DE69533336T2 (de) 2005-01-13
JP4160809B2 (ja) 2008-10-08
JP2892505B2 (ja) 1999-05-17
JP4160693B2 (ja) 2008-10-01
JP2003179110A (ja) 2003-06-27
CN1495870A (zh) 2004-05-12
JP3114999B2 (ja) 2000-12-04
DE69530103T2 (de) 2003-12-11
JP2011069829A (ja) 2011-04-07
DE69530103D1 (de) 2003-04-30
AU4159996A (en) 1996-06-17
DE69535629D1 (de) 2007-12-06
EP1408337A3 (en) 2007-09-19
EP1408338A3 (en) 2007-09-26
KR100394205B1 (ko) 2003-08-06
JPH11514493A (ja) 1999-12-07
KR100408948B1 (ko) 2004-04-03
JP4163922B2 (ja) 2008-10-08
EP1198001A3 (en) 2008-07-23
JP2000067953A (ja) 2000-03-03
AU4283996A (en) 1996-06-19
JP2007132950A (ja) 2007-05-31
WO1996016440A1 (en) 1996-05-30
CN1251319C (zh) 2006-04-12
EP1408338A2 (en) 2004-04-14
DE69535629T2 (de) 2008-07-31
CN1118099C (zh) 2003-08-13
JP4588721B2 (ja) 2010-12-01
EP1447846A3 (en) 2007-10-17
JP3157134B2 (ja) 2001-04-16
JPH10506197A (ja) 1998-06-16
JP2001077250A (ja) 2001-03-23
KR100399210B1 (ko) 2003-09-26
KR970705029A (ko) 1997-09-06
AU4160096A (en) 1996-06-06
WO1996015458A1 (en) 1996-05-23
JP2002509639A (ja) 2002-03-26
JP2003177144A (ja) 2003-06-27
DE69531996T2 (de) 2004-07-22
CN1171167A (zh) 1998-01-21
DE69531996D1 (de) 2003-11-27
JPH11126800A (ja) 1999-05-11
EP1408337A2 (en) 2004-04-14
DE69533336D1 (de) 2004-09-09

Similar Documents

Publication Publication Date Title
KR100278093B1 (ko) 반도체장치에탄성접촉구조물을장착하는방법
KR100366746B1 (ko) 2개의 전자 장치의 조립체
US5878486A (en) Method of burning-in semiconductor devices
US5884398A (en) Mounting spring elements on semiconductor devices
US6032356A (en) Wafer-level test and burn-in, and semiconductor process
US5897326A (en) Method of exercising semiconductor devices
US5983493A (en) Method of temporarily, then permanently, connecting to a semiconductor device
US6023103A (en) Chip-scale carrier for semiconductor devices including mounted spring contacts
US5878485A (en) Method for fabricating a carrier for testing unpackaged semiconductor dice
JP4150695B2 (ja) より大きな基板にばね接触子を定置させるための接触子担体（タイル）
KR20050085387A (ko) 집적 회로의 검사를 수행하기 위한 소켓을 제조하는 방법및 제조된 소켓
US6880245B2 (en) Method for fabricating a structure for making contact with an IC device
KR100299465B1 (ko) 칩상호접속캐리어와,스프링접촉자를반도체장치에장착하는방법
JPH04234141A (ja) Ｔａｂフレームおよびその基板への接続方法
KR19990021982A (ko) 스프링 접점부를 구비한 대 기판을 정주시키기 위한 접점 캐리어(타일)
JPH0823015A (ja) ソルダーバンプを有するノウングッドダイの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20091014

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee