JPH0645504A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0645504A JPH0645504A JP4193790A JP19379092A JPH0645504A JP H0645504 A JPH0645504 A JP H0645504A JP 4193790 A JP4193790 A JP 4193790A JP 19379092 A JP19379092 A JP 19379092A JP H0645504 A JPH0645504 A JP H0645504A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- semiconductor device
- metal flat
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置のリード長の増加とリード間隔の
狭ピッチ化によって発生するクロストークノイズを低減
する。 【構成】 集積回路搭載部位の周囲に配設されたリード
５の上下に絶縁層１２を介して導電層１１，１３を設け
る。
狭ピッチ化によって発生するクロストークノイズを低減
する。 【構成】 集積回路搭載部位の周囲に配設されたリード
５の上下に絶縁層１２を介して導電層１１，１３を設け
る。
Description
【０００１】
【産業上の利用分野】本発明は複数の電極を有する集積
回路を収納する半導体装置であり、特に多リードに接続
する集積回路を収納する構造に関する。
回路を収納する半導体装置であり、特に多リードに接続
する集積回路を収納する構造に関する。
【０００２】
【従来の技術】従来の技術として、例えば特開昭６３−
２４６８５１号公報、特願平３−０９４１６８号公報に
記載されたものがあるが、以下、図５、図６および図７
を参照して従来の技術を説明する。図５は樹脂封止型の
半導体装置の従来例を示す断面図である。図６は樹脂封
止型の半導体装置の従来例を示す平面図である。図７は
ガラス封止型の半導体装置の従来例を示す断面図であ
る。
２４６８５１号公報、特願平３−０９４１６８号公報に
記載されたものがあるが、以下、図５、図６および図７
を参照して従来の技術を説明する。図５は樹脂封止型の
半導体装置の従来例を示す断面図である。図６は樹脂封
止型の半導体装置の従来例を示す平面図である。図７は
ガラス封止型の半導体装置の従来例を示す断面図であ
る。
【０００３】図５、図６において１はダイパット部であ
る。ダイパット部１上には、銀−エポキシ系接着剤等の
マウント剤２を介して半導体チップ３がマウントされて
いる。ダイパット１の大きさは半導体チップ３を搭載で
きる寸法であり、その形状は搭載する半導体チップ３に
よって決定される。
る。ダイパット部１上には、銀−エポキシ系接着剤等の
マウント剤２を介して半導体チップ３がマウントされて
いる。ダイパット１の大きさは半導体チップ３を搭載で
きる寸法であり、その形状は搭載する半導体チップ３に
よって決定される。
【０００４】この半導体チップ３の表面に形成された内
部端子（図示せず）は、ボンディングワイヤ４を介して
ダイパット部１の周囲に配設されたリード５に接続され
ている。そしてダイパット部１、半導体チップ３、ボン
ディングワイヤ４およびリード５の一部は、エポキシ樹
脂等の樹脂モールド層６で封止されている。さらにリー
ド５は、樹脂モールド層６の側壁から外部に延出され下
方に折り曲げられている。
部端子（図示せず）は、ボンディングワイヤ４を介して
ダイパット部１の周囲に配設されたリード５に接続され
ている。そしてダイパット部１、半導体チップ３、ボン
ディングワイヤ４およびリード５の一部は、エポキシ樹
脂等の樹脂モールド層６で封止されている。さらにリー
ド５は、樹脂モールド層６の側壁から外部に延出され下
方に折り曲げられている。
【０００５】一方、ガラス封止型半導体装置は図７に示
すような構造を有している。基材となるアルミナや窒化
アルミニウム等のセラミック材に凹部を設けて凹型セラ
ミック基材７とする。凹型セラミック基材７の凹部には
Ａｕペースト等が印刷されキャビティー部８が形成され
る。キャビティー部８上には、銀−エポキシ系接着剤等
のマウント剤２を介して半導体チップ３がマウントされ
ている。キャビティー部８の寸法および形状は搭載する
半導体チップ３によって決定される。
すような構造を有している。基材となるアルミナや窒化
アルミニウム等のセラミック材に凹部を設けて凹型セラ
ミック基材７とする。凹型セラミック基材７の凹部には
Ａｕペースト等が印刷されキャビティー部８が形成され
る。キャビティー部８上には、銀−エポキシ系接着剤等
のマウント剤２を介して半導体チップ３がマウントされ
ている。キャビティー部８の寸法および形状は搭載する
半導体チップ３によって決定される。
【０００６】このキャビティー部８の周囲のセラミック
基材上には低融点ガラス層９を介してリード５が配設さ
れている。そして半導体チップ３の表面に形成された内
部端子（図示せず）は、ボンディングワイヤ４を介して
リード５に接続されている。さらに、これらの上に凹型
のセラミック蓋材１０を低融点ガラス層９を介して設置
し、４００〜４５０℃の雰囲気中で低融点ガラスを溶解
させることにより気密封止される。その際リード５は、
気密封止されたガラス層９の間より外部に延出され下方
に折り曲げられている。
基材上には低融点ガラス層９を介してリード５が配設さ
れている。そして半導体チップ３の表面に形成された内
部端子（図示せず）は、ボンディングワイヤ４を介して
リード５に接続されている。さらに、これらの上に凹型
のセラミック蓋材１０を低融点ガラス層９を介して設置
し、４００〜４５０℃の雰囲気中で低融点ガラスを溶解
させることにより気密封止される。その際リード５は、
気密封止されたガラス層９の間より外部に延出され下方
に折り曲げられている。
【０００７】
【発明が解決しようとする課題】しかしながら、現在に
おいては半導体チップの高速化、高集積化が望まれてお
り、それに伴う多ピン化、ファインピッチ化の要請によ
りリード長が長く、またリード間隔が狭くなるという現
状がある。この現状に対して上記構成の半導体装置で
は、リード間のキャパシタンスが増大すことにより誘発
されるクロストークノイズに対処できないという問題点
があった。さらにこのクロストークノイズが半導体チッ
プのノイズマージンを越えると半導体チップの誤動作に
つながるという懸念も生じた。
おいては半導体チップの高速化、高集積化が望まれてお
り、それに伴う多ピン化、ファインピッチ化の要請によ
りリード長が長く、またリード間隔が狭くなるという現
状がある。この現状に対して上記構成の半導体装置で
は、リード間のキャパシタンスが増大すことにより誘発
されるクロストークノイズに対処できないという問題点
があった。さらにこのクロストークノイズが半導体チッ
プのノイズマージンを越えると半導体チップの誤動作に
つながるという懸念も生じた。
【０００８】本発明は、以上述べたリード長の増加とリ
ード間隔の狭ピッチ化によって発生するクロストークノ
イズを低減することを目的とする。
ード間隔の狭ピッチ化によって発生するクロストークノ
イズを低減することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、集積回路搭載
部位の周囲に配設されたリードの上下に絶縁層を介して
導電層を設けたものである。
部位の周囲に配設されたリードの上下に絶縁層を介して
導電層を設けたものである。
【００１０】つまり本発明は、集積回路が上部に配置さ
れる導電体と、その上部周囲に配設されたリードとが間
に絶縁体を介して積層されている。またリード上部にお
いても、集積回路を搭載するための開口部を有する導電
体が、リードとの間に絶縁体を介して積層されている。
れる導電体と、その上部周囲に配設されたリードとが間
に絶縁体を介して積層されている。またリード上部にお
いても、集積回路を搭載するための開口部を有する導電
体が、リードとの間に絶縁体を介して積層されている。
【００１１】また本発明は、集積回路を搭載する凹型基
材および凹型蓋材の周囲表面上に導電体層が設けられて
いる。さらに、導電体層上部に封止材を兼用した絶縁体
層が設けられ、リードを介して凹型基材および凹型蓋材
が接合されている。
材および凹型蓋材の周囲表面上に導電体層が設けられて
いる。さらに、導電体層上部に封止材を兼用した絶縁体
層が設けられ、リードを介して凹型基材および凹型蓋材
が接合されている。
【００１２】
【作用】樹脂封止型半導体装置においては、集積回路が
上部中央に配置される金属板と、その上部周囲に配設さ
れた同素材のリードとが間に接着剤を被覆した絶縁テー
プを介して積層されている。またリード上部にも、集積
回路を搭載するための開口部を有する金属板を配し、接
着剤を被覆した絶縁テープを介してリード上部に積層さ
れている。
上部中央に配置される金属板と、その上部周囲に配設さ
れた同素材のリードとが間に接着剤を被覆した絶縁テー
プを介して積層されている。またリード上部にも、集積
回路を搭載するための開口部を有する金属板を配し、接
着剤を被覆した絶縁テープを介してリード上部に積層さ
れている。
【００１３】また、ガラス封止型半導体装置において
は、集積回路を搭載する凹型基材および凹型蓋材の周囲
表面上に導電性ペーストがあらかじめ設けられている。
さらに、その導電性ペースト上には封止作用を有したガ
ラスが設けられ、リードを介して凹型基材および凹型蓋
材が接合されている。
は、集積回路を搭載する凹型基材および凹型蓋材の周囲
表面上に導電性ペーストがあらかじめ設けられている。
さらに、その導電性ペースト上には封止作用を有したガ
ラスが設けられ、リードを介して凹型基材および凹型蓋
材が接合されている。
【００１４】上述のとおり、樹脂封止型半導体装置にお
いてもガラス封止型半導体装置においても、リードの上
下には絶縁体層を介して金属板又は導電性ペーストによ
る導電体層が設けられている。つまり、リードは絶縁体
層を介して上下の導電体層により挟み込まれている。し
たがって隣接リード間の結合はリード線間のみならず上
下の導電体層へも分散される。
いてもガラス封止型半導体装置においても、リードの上
下には絶縁体層を介して金属板又は導電性ペーストによ
る導電体層が設けられている。つまり、リードは絶縁体
層を介して上下の導電体層により挟み込まれている。し
たがって隣接リード間の結合はリード線間のみならず上
下の導電体層へも分散される。
【００１５】
【実施例】以下、添付図面を参照して本発明による半導
体装置の実施例を詳細に説明する。図１は本発明の樹脂
封止型半導体装置の一実施例を示す断面図、図２は本発
明の樹脂封止型半導体装置の一実施例を示す平面図であ
る。また図３は本発明のガラス封止型半導体装置の一実
施例を示す断面図である。
体装置の実施例を詳細に説明する。図１は本発明の樹脂
封止型半導体装置の一実施例を示す断面図、図２は本発
明の樹脂封止型半導体装置の一実施例を示す平面図であ
る。また図３は本発明のガラス封止型半導体装置の一実
施例を示す断面図である。
【００１６】樹脂封止型半導体装置の場合は図１よりわ
かるように、全体としては金属の三層構造となってい
る。最下層は、銅やニッケル合金等の金属平板１１であ
る。ここで金属平板１１は、接着剤付きのポリイミド等
の高耐熱性を有する絶縁テープ１２（厚さ５０〜１００
μｍ程度）を介してその上部にリード５が積層されてい
る。さらにリード５の上部にも絶縁テープ１２を介して
金属平板１３が積層されている。金属平板１１、リード
５および金属平板１３は同素材であり前出した金属素材
等が用いられる。また金属平板１３は半導体チップ３を
搭載するための開口部が設けられている。
かるように、全体としては金属の三層構造となってい
る。最下層は、銅やニッケル合金等の金属平板１１であ
る。ここで金属平板１１は、接着剤付きのポリイミド等
の高耐熱性を有する絶縁テープ１２（厚さ５０〜１００
μｍ程度）を介してその上部にリード５が積層されてい
る。さらにリード５の上部にも絶縁テープ１２を介して
金属平板１３が積層されている。金属平板１１、リード
５および金属平板１３は同素材であり前出した金属素材
等が用いられる。また金属平板１３は半導体チップ３を
搭載するための開口部が設けられている。
【００１７】金属平板１１はダイパットの役割もしてお
り、この金属平板１１上に絶縁性接着剤１４を介して半
導体チップ３がマウントされている。半導体チップ３の
表面に形成された内部端子（図示せず）は、ボンディン
グワイヤ４を介して周囲に配設されたリード５に接続さ
れている。そして全体をエポキシ樹脂等の樹脂モールド
層６で封止し、リード５の一部が樹脂モールド層６の側
壁から外部に延出され下方に折り曲げられている。ここ
で金属平板１３に設けられる開口部は、搭載する半導体
チップ３の寸法と形状、およびリード５にボンディング
ワイヤ４を接続するための空間を考慮して決定される
が、金属平板１３の面積は樹脂モールド層６の範囲内で
できるだけ大きい方が好ましい。
り、この金属平板１１上に絶縁性接着剤１４を介して半
導体チップ３がマウントされている。半導体チップ３の
表面に形成された内部端子（図示せず）は、ボンディン
グワイヤ４を介して周囲に配設されたリード５に接続さ
れている。そして全体をエポキシ樹脂等の樹脂モールド
層６で封止し、リード５の一部が樹脂モールド層６の側
壁から外部に延出され下方に折り曲げられている。ここ
で金属平板１３に設けられる開口部は、搭載する半導体
チップ３の寸法と形状、およびリード５にボンディング
ワイヤ４を接続するための空間を考慮して決定される
が、金属平板１３の面積は樹脂モールド層６の範囲内で
できるだけ大きい方が好ましい。
【００１８】次に、図３に示されたガラス封止型半導体
装置の実施例について説明する。ガラス封止型半導体装
置の場合には、ベースとなる凹型セラミック基材７と凹
型セラミック蓋材１０の周囲表面にあらかじめＡｕペー
スト等の導電性ペースト１５が印刷されており、その上
に低融点ガラス層９が設けられている。
装置の実施例について説明する。ガラス封止型半導体装
置の場合には、ベースとなる凹型セラミック基材７と凹
型セラミック蓋材１０の周囲表面にあらかじめＡｕペー
スト等の導電性ペースト１５が印刷されており、その上
に低融点ガラス層９が設けられている。
【００１９】また凹型セラミック基材７の凹部には、導
電性ペースト１５があらかじめ印刷されたキャビティー
部８が設けられている。さらにキャビティー部８上に
は、絶縁性接着剤１４又は銀−エポキシ系接着剤等の導
電性のマウント剤２を介して半導体チップ３がマウント
されている。半導体チップ３の表面に形成された内部端
子（図示せず）は、ボンディングワイヤ４を介してキャ
ビティー部８の周囲に配設されたリード５に接続されて
いる。そしてこれらの上に導電性ペースト、つづいて低
融点ガラス層９が周囲表面に付着している凹型セラミッ
ク蓋材１０をかぶせ、４００〜４５０℃の雰囲気で低融
点ガラス層９を溶解させることにより凹部セラミック基
材７と凹部セラミック蓋材１０とが気密封止される。こ
れにより本発明のガラス封止型半導体装置は、リード５
が低融点ガラス層９を介して、導電性ペースト１５のベ
タ面で上下からサンドイッチ状に挟まれた構造となって
いる。
電性ペースト１５があらかじめ印刷されたキャビティー
部８が設けられている。さらにキャビティー部８上に
は、絶縁性接着剤１４又は銀−エポキシ系接着剤等の導
電性のマウント剤２を介して半導体チップ３がマウント
されている。半導体チップ３の表面に形成された内部端
子（図示せず）は、ボンディングワイヤ４を介してキャ
ビティー部８の周囲に配設されたリード５に接続されて
いる。そしてこれらの上に導電性ペースト、つづいて低
融点ガラス層９が周囲表面に付着している凹型セラミッ
ク蓋材１０をかぶせ、４００〜４５０℃の雰囲気で低融
点ガラス層９を溶解させることにより凹部セラミック基
材７と凹部セラミック蓋材１０とが気密封止される。こ
れにより本発明のガラス封止型半導体装置は、リード５
が低融点ガラス層９を介して、導電性ペースト１５のベ
タ面で上下からサンドイッチ状に挟まれた構造となって
いる。
【００２０】ここで凹型セラミック基材７におけるキャ
ビティー部８の寸法および形状は、搭載する半導体チッ
プ３の寸法および形状により決定される。また凹型セラ
ミック蓋材１０の凹部分の寸法および形状も、搭載する
半導体チップ３の寸法および形状、さらにリード５にボ
ンディングワイヤ４を接続するための空間を考慮して決
定される。
ビティー部８の寸法および形状は、搭載する半導体チッ
プ３の寸法および形状により決定される。また凹型セラ
ミック蓋材１０の凹部分の寸法および形状も、搭載する
半導体チップ３の寸法および形状、さらにリード５にボ
ンディングワイヤ４を接続するための空間を考慮して決
定される。
【００２１】以上述べたように、リードを金属平板又は
導電性ペーストのベタ面でサンドイッチ構造とすること
により起こる作用を図４を参照して説明する。図４
（ａ）は従来の半導体装置のリード間に起こる電界分布
図である。図４（ｂ）は本発明の半導体装置のリード間
に起こる電界分布図である。
導電性ペーストのベタ面でサンドイッチ構造とすること
により起こる作用を図４を参照して説明する。図４
（ａ）は従来の半導体装置のリード間に起こる電界分布
図である。図４（ｂ）は本発明の半導体装置のリード間
に起こる電界分布図である。
【００２２】図４（ａ）に示されているように、従来の
半導体装置においては、隣接するリード５間の結合２０
が強い電界分布となっている。しかし図４（ｂ）に示さ
れているように、本発明の半導体装置においては、上下
の導電体（樹脂封止型半導体装置においては金属板１３
および金属板１１、ガラス封止型半導体装置においては
導電性ペースト１５）への結合２１分が加わり、隣接す
るリード５間の結合２２が低減された電界分布となり、
隣接するリード５間のキャパシタンスが小さくなってい
る。
半導体装置においては、隣接するリード５間の結合２０
が強い電界分布となっている。しかし図４（ｂ）に示さ
れているように、本発明の半導体装置においては、上下
の導電体（樹脂封止型半導体装置においては金属板１３
および金属板１１、ガラス封止型半導体装置においては
導電性ペースト１５）への結合２１分が加わり、隣接す
るリード５間の結合２２が低減された電界分布となり、
隣接するリード５間のキャパシタンスが小さくなってい
る。
【００２３】
【発明の効果】以上、詳細に説明したように、本発明は
リードを薄い絶縁層を介して金属平板又は導電性ペース
トのベタ面でサンドイッチした構造となっている。した
がって隣接するリード間キャパシタンスが小さくなり、
隣接線間に発生するクロストークノイズが低減されると
いう効果を奏する。
リードを薄い絶縁層を介して金属平板又は導電性ペース
トのベタ面でサンドイッチした構造となっている。した
がって隣接するリード間キャパシタンスが小さくなり、
隣接線間に発生するクロストークノイズが低減されると
いう効果を奏する。
【図１】本発明の樹脂封止型半導体装置の一実施例を示
す断面図である。
す断面図である。
【図２】本発明の樹脂封止型半導体装置の一実施例を示
す平面図である。
す平面図である。
【図３】本発明のガラス封止型半導体装置の一実施例を
示す断面図である。
示す断面図である。
【図４】半導体装置のリード間に起こる電界分布図であ
る。
る。
【図５】樹脂封止型半導体装置の従来例を示す断面図で
ある。
ある。
【図６】樹脂封止型半導体装置の従来例を示す平面図で
ある。
ある。
【図７】ガラス封止型半導体装置の従来例を示す断面図
である。
である。
３ 半導体チップ ４ ボンディングワイヤ ５ リード ６ 樹脂モールド層 ７ 凹型セラミック基材 ８ キャビティー部 ９ 低融点ガラス層 １０ 凹型セラミック蓋材 １１ 金属平板 １２ 絶縁テープ １３ 金属平板 １４ 絶縁接着剤 １５ 導電性ペースト
Claims (2)
- 【請求項１】 複数の電極を有する集積回路を搭載し、
かつ複数のリードを有する半導体装置において、 集積回路が上部中央に配置される第一の導電体と、 前記第一の導電体上の周囲端部に設けられた第一の絶縁
体と、 前記第一の導電体上の周囲端部に前記第一の絶縁体を介
して配設されたリードと、 前記リード上部に設けられた第二の絶縁体と、 前記リード上部に前記第二の絶縁体を介して配設され、
前記集積回路を搭載するための開口部を設けた第二の導
電体とを有することを特徴とする半導体装置。 - 【請求項２】 複数の電極を有する集積回路を搭載し、
かつ複数のリードを有する半導体装置において、 集積回路が凹部分に収納される凹型基材と、 前記凹型基材の周囲表面上に設けられた第一の導電体
と、 前記第一の導電体上部に設けられた第一の絶縁体と、 前記集積回路が凹部分に収納される凹型蓋材と、 前記凹型蓋材の周囲表面上に設けられた第二の導電体
と、 前記第二の導電体上部に設けられた第二の絶縁体と、 前記第一、第二の導電体間の周囲に前記第一、第二の絶
縁体を介して配設されたリードとを有することを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4193790A JPH0645504A (ja) | 1992-07-21 | 1992-07-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4193790A JPH0645504A (ja) | 1992-07-21 | 1992-07-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645504A true JPH0645504A (ja) | 1994-02-18 |
Family
ID=16313838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4193790A Pending JPH0645504A (ja) | 1992-07-21 | 1992-07-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645504A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996015555A1 (en) * | 1994-11-10 | 1996-05-23 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| US5965936A (en) * | 1997-12-31 | 1999-10-12 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| EP0847087A3 (en) * | 1996-12-04 | 1999-11-17 | Texas Instruments Incorporated | A leadframe |
| US6054754A (en) * | 1997-06-06 | 2000-04-25 | Micron Technology, Inc. | Multi-capacitance lead frame decoupling device |
| US6114756A (en) * | 1998-04-01 | 2000-09-05 | Micron Technology, Inc. | Interdigitated capacitor design for integrated circuit leadframes |
| US6472737B1 (en) | 1998-01-20 | 2002-10-29 | Micron Technology, Inc. | Lead frame decoupling capacitor, semiconductor device packages including the same and methods |
| JP2007059885A (ja) * | 2005-07-22 | 2007-03-08 | Marvell World Trade Ltd | 高速集積回路用のパッケージング |
| US7884451B2 (en) | 2005-07-22 | 2011-02-08 | Marvell World Trade Ltd. | Packaging for high speed integrated circuits |
-
1992
- 1992-07-21 JP JP4193790A patent/JPH0645504A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307255B1 (en) | 1994-11-10 | 2001-10-23 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| US5734198A (en) * | 1994-11-10 | 1998-03-31 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| US6124630A (en) * | 1994-11-10 | 2000-09-26 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| WO1996015555A1 (en) * | 1994-11-10 | 1996-05-23 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| US6707136B2 (en) | 1996-09-04 | 2004-03-16 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| US6515353B2 (en) | 1996-09-04 | 2003-02-04 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| EP0847087A3 (en) * | 1996-12-04 | 1999-11-17 | Texas Instruments Incorporated | A leadframe |
| US6054754A (en) * | 1997-06-06 | 2000-04-25 | Micron Technology, Inc. | Multi-capacitance lead frame decoupling device |
| US6781219B2 (en) | 1997-06-06 | 2004-08-24 | Micron Technology, Inc. | Semiconductor die assembly having leadframe decoupling characters |
| US6184574B1 (en) | 1997-06-06 | 2001-02-06 | Micron Technology, Inc. | Multi-capacitance lead frame decoupling device |
| US6504236B2 (en) | 1997-06-06 | 2003-01-07 | Micron Technology, Inc. | Semiconductor die assembly having leadframe decoupling characters and method |
| US6310388B1 (en) | 1997-06-06 | 2001-10-30 | Micron Technology, Inc. | Semiconductor die assembly having leadframe decoupling characters |
| US5965936A (en) * | 1997-12-31 | 1999-10-12 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
| US6472737B1 (en) | 1998-01-20 | 2002-10-29 | Micron Technology, Inc. | Lead frame decoupling capacitor, semiconductor device packages including the same and methods |
| US6515359B1 (en) | 1998-01-20 | 2003-02-04 | Micron Technology, Inc. | Lead frame decoupling capacitor semiconductor device packages including the same and methods |
| US6717257B2 (en) | 1998-01-20 | 2004-04-06 | Micron Technology, Inc. | Lead frame decoupling capacitor, semiconductor device packages including the same and methods |
| US7071542B2 (en) | 1998-01-20 | 2006-07-04 | Micron Technology, Inc. | Lead frame decoupling capacitor, semiconductor device packages including the same and methods |
| US6396134B2 (en) | 1998-04-01 | 2002-05-28 | Micron Technology, Inc. | Interdigitated capacitor design for integrated circuit lead frames |
| US6531765B2 (en) | 1998-04-01 | 2003-03-11 | Micron Technology, Inc. | Interdigitated capacitor design for integrated circuit lead frames and method |
| US6265764B1 (en) | 1998-04-01 | 2001-07-24 | Micron Technology, Inc. | Interdigitated capacitor design for integrated circuit lead frames |
| US6730994B2 (en) | 1998-04-01 | 2004-05-04 | Micron Technology, Inc. | Interdigitated capacitor design for integrated circuit lead frames and methods |
| US6114756A (en) * | 1998-04-01 | 2000-09-05 | Micron Technology, Inc. | Interdigitated capacitor design for integrated circuit leadframes |
| JP2007059885A (ja) * | 2005-07-22 | 2007-03-08 | Marvell World Trade Ltd | 高速集積回路用のパッケージング |
| US7884451B2 (en) | 2005-07-22 | 2011-02-08 | Marvell World Trade Ltd. | Packaging for high speed integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6249041B1 (en) | IC chip package with directly connected leads | |
| US4862245A (en) | Package semiconductor chip | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US11239132B2 (en) | Semiconductor power device with corresponding package and related manufacturing process | |
| JPS61241959A (ja) | 半導体モジユ−ル | |
| US7508060B2 (en) | Multi-chip semiconductor connector assemblies | |
| JPH06302653A (ja) | 半導体装置 | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| US5317194A (en) | Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink | |
| JPH0645504A (ja) | 半導体装置 | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6050354B2 (ja) | 樹脂封止型半導体装置 | |
| JP2691799B2 (ja) | リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計 | |
| JPH0680748B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0567697A (ja) | 樹脂封止型半導体装置 | |
| JPH04368167A (ja) | 電子装置 | |
| JP2982182B2 (ja) | 樹脂封止型半導体装置 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| US5313091A (en) | Package for a high power electrical component | |
| JPS6130286Y2 (ja) | ||
| JP4502489B2 (ja) | マルチチップ半導体装置 | |
| JP2587722Y2 (ja) | 半導体装置 | |
| JP2726555B2 (ja) | 樹脂封止型半導体装置 |