JP6479036B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6479036B2 JP6479036B2 JP2016556123A JP2016556123A JP6479036B2 JP 6479036 B2 JP6479036 B2 JP 6479036B2 JP 2016556123 A JP2016556123 A JP 2016556123A JP 2016556123 A JP2016556123 A JP 2016556123A JP 6479036 B2 JP6479036 B2 JP 6479036B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- electrode
- external electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 246
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 309
- 229910052751 metal Inorganic materials 0.000 claims description 60
- 239000002184 metal Substances 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 39
- 230000015572 biosynthetic process Effects 0.000 claims description 33
- 239000011347 resin Substances 0.000 claims description 33
- 229920005989 resin Polymers 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 30
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 27
- 239000010949 copper Substances 0.000 claims description 24
- 238000007747 plating Methods 0.000 claims description 19
- 230000001681 protective effect Effects 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 18
- 239000010931 gold Substances 0.000 claims description 13
- 239000000470 constituent Substances 0.000 claims description 11
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 239000007790 solid phase Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 238000013007 heat curing Methods 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000035882 stress Effects 0.000 description 17
- 230000000694 effects Effects 0.000 description 14
- 230000002829 reductive effect Effects 0.000 description 6
- 238000005476 soldering Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 238000004382 potting Methods 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 238000009736 wetting Methods 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910000765 intermetallic Inorganic materials 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910018731 Sn—Au Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
(構成)
図1は、この発明の実施の形態1である半導体装置の構造を示す断面図である。図2は、図1で示した半導体装置における着目領域C11を拡大した要部の断面図である。図3は実施の形態1の上面構造を模式的に示した説明図である。なお、図3のA−A断面が図1で示す構造に対応している。また、図1〜図3にはXYZ直交座標系を示している。
実施の形態1における半導体装置101によれば、装置の動作時などに発生する冷熱サイクルにおいて、半導体素子上半田21の組織が疲労変形を起こし、特に半導体素子上半田21の端部により発生する応力を、半導体素子上半田21に設けた上下フィレット構造によって低減することができる。
(構成)
図4は実施の形態2の半導体装置102の構造を示す断面図である。以下、図1〜図3で示した実施の形態1の半導体装置101と同様な構造部分は同一符号を付し説明を適宜省略し、実施の形態1との相違点を中心に説明する。なお、図4にはXYZ直交座標系を示している。
外部電極50として、Cuより線膨脹係数が低い金属板51を母材とすることにより、線膨脹係数を半導体素子1に近づけることができるため、半導体装置102の動作時などに発生する冷熱サイクルにおいて発生する外部電極50の変形を抑えることができる。
(構成)
図5は実施の形態3の半導体装置103の特徴部分の構造を示す説明図である。図5は図1及び図4で示した実施の形態1あるいは実施の形態2の半導体装置101あるいは102における着目領域C11あるいはC12に対応する箇所の構造を示している。
実施の形態3の半導体装置103は、外部電極31あるいは外部電極50を有する実施の形態1あるいは実施の形態2の効果に加え、以下の効果を奏する。
実施の形態3の変形例として、被覆膜32として、例えば、Au(金)を構成材料とした金被覆膜を用いても良い。Auからなる金被覆膜は、Niからなるニッケル被覆膜と同様、メッキ法にて形成することができる。
(第1の態様:構成)
図6はこの発明の実施の形態4における第1の態様の半導体装置104Aの特徴部の構造を示す説明図である。図6は図1あるいは図4で示した実施の形態1あるいは実施の形態2の半導体装置101あるいは102における着目領域C11あるいはC12に対応する箇所の構造を示している。
外部電極31において半田接合領域R31hより外側の垂下部外周部31bに、半田形成防止構造である被覆膜33を形成することにより、半導体素子上半田21の濡れ広がりを、より確実に半田接合領域R31hのみに留めておくことができるため、半導体素子上半田21の形状制御性がより一層向上する。この際、半田形成阻害構造として、外部電極31より半田濡れ性が低い被覆膜33を採用することにより、垂下部31aより外側へ半田が濡れ広がることをより確実に防止することができる。
図7はこの発明の実施の形態4における第2の態様の半導体装置104Bの特徴部の構造を示す説明図である。図7は図1あるいは図4で示した実施の形態1あるいは実施の形態2の半導体装置101あるいは102における着目領域C11あるいはC12に対応する箇所の構造を示している。
実施の形態4の半導体装置104(104A及び104B)は、外部電極31あるいは外部電極50を有する実施の形態1あるいは実施の形態2の効果に加え、以下の効果を奏する。
実施の形態1〜実施の形態4の半導体装置101〜104(104A,104B)では。半導体素子1としてIGBTを例に挙げたが、他にパワーMOSFET、整流ダイオードなどの他のデバイスを半導体素子1として構成しても良い。いずれの場合も外部電極31(50)に垂下部31a(50a)が形成され、垂下部31aと半導体素子1とを半田接合し、半田フィレット(フィレットF1及びF2)を形成することができれば、実施の形態1〜実施の形態4の効果である装置の通電能力及び信頼性の向上を図るという効果を達成すことができる。
Claims (26)
- 一方主面及び他方主面を有し、一方主面上に平坦な表面を有する一方電極(11)が設けられる半導体素子(1)と、
前記一方電極の上方に設けられた外部電極(31,50)とを備え、前記外部電極の表面と前記一方電極の表面とが対向し、
前記一方電極の表面,前記外部電極の表面間に形成され、前記一方電極,前記外部電極間を電気的に接続する半田形成部(21)をさらに備え、
前記一方電極及び前記外部電極が平面視重複する領域の少なくとも一部が、前記一方電極及び前記外部電極それぞれの表面における第1及び第2の半田接合領域(R11h及びR31h)として規定され、
前記外部電極は、他の領域より前記一方電極の表面側に突出した垂下部(31a)を有し、前記垂下部は平面視して前記第2の半田接合領域を含み、前記第1及び第2の半田接合領域の中心位置である半田中心点(HC)に向かって、前記外部電極の表面と前記一方電極の表面との垂直距離が短くなる傾斜部(31s)を有し、
前記半田形成部は、前記一方電極の前記第1の半田接合領域から前記外部電極の前記第2の接合領域にかけて形成され、前記一方電極の表面から上方にかけて前記半田中心点の方向に湾曲した第1の湾曲形状(F1)と、前記外部電極の表面から下方にかけて前記半田中心点の方向に湾曲した第2の湾曲形状(F2)とを含む端面形状を有し、
前記外部電極の表面における前記第2の半田接合領域上に少なくとも設けられ、前記外部電極に比べ半田濡れ性が優る構成材料で形成された被覆膜(32)をさらに備え、
前記被覆膜は前記外部電極の表面における前記垂下部上にのみに形成される、
半導体装置。 - 請求項1記載の半導体装置であって、
第1及び第2の半田接合領域の平面形状は矩形状を呈する、
半導体装置。 - 請求項2記載の半導体装置であって、
前記第1及び第2の半田接合領域の平面形状である矩形状は、角部が面取りされた面取り矩形状を呈する、
半導体装置。 - 請求項3記載の半導体装置であって、
前記第1及び第2の半田接合領域は平面視完全重複する同一形状を呈する、
半導体装置。 - 請求項3記載の半導体装置であって、
前記垂下部は前記半田中心点を含んで前記一方電極の表面からの距離が一定となる平坦な底面部(31m)を有し、
前記第2の半田接合領域の外周からの前記底面の外周への平面距離(r1)と、前記面取り矩形状における角部の曲率半径(r2)とを等しくしたことを特徴とする、
半導体装置。 - 請求項5記載の半導体装置であって、
前記外部電極は前記底面部を含む前記垂下部において、表面から裏面を貫通する貫通穴(31t)を有する、
半導体装置。 - 請求項1から請求項6のうち、いずれか1項に記載の半導体装置であって、
前記外部電極(31)は銅を構成材料とした単体構造である、
半導体装置。 - 請求項1から請求項6のうち、いずれか1項に記載の半導体装置であって、
前記外部電極(50)は、
銅より線膨張係数が低い金属材料により構成した金属板(51)と、
前記金属板の表面上に少なくとも形成され、銅を構成材料とした銅形成層(52)とを含む、
半導体装置。 - 請求項1記載の半導体装置であって、
前記被覆膜はニッケルを構成材料としたニッケル被覆膜である、
半導体装置。 - 請求項1記載の半導体装置であって、
前記被覆膜は金を構成材料とした金被覆膜である、
半導体装置。 - 請求項1から請求項10のうち、いずれか1項に記載の半導体装置であって、
前記外部電極は前記第2の半田接合領域より外周側に位置する垂下部外周部(31b)を有し、
前記垂下部外周部は前記半田形成部の形成時に半田の形成を防止する半田形成防止構造(33,34)を有することを特徴とする、
半導体装置。 - 請求項11記載の半導体装置であって、
前記外部電極の表面側における前記垂下部外周部上に形成された半田形成防止膜(33)をさらに備え、
前記半田形成防止膜は前記外部電極の表面を形成する材料に比べ、半田濡れ性が低い材料で構成され、前記半田形成防止構造は前記半田形成防止膜を含む、
半導体装置。 - 請求項12記載の半導体装置であって、
前記半田形成防止膜はソルダーレジストを構成材料とする、
半導体装置。 - 請求項12記載の半導体装置であって、
前記外部電極の表面側における前記垂下部外周部に形成された凹凸構造(34)をさらに備え、
前記半田形成防止構造は前記凹凸構造を含む、
半導体装置。 - 請求項1から請求項14のうち、いずれか1項に記載の半導体装置であって、
前記第1及び第2の半田接合領域は複数の第1及び第2の半田接合領域を含み、
前記垂下部は前記複数の第2の半田接合領域に対応した複数の垂下部を含み、
前記半田形成部は前記複数の第1及び第2の半田接合領域に対応した複数の半田形成部を含む、
半導体装置。 - 請求項1から請求項15のうち、いずれか1項に記載の半導体装置であって、
前記半導体素子と前記半田形成部と前記外部電極の少なくとも一部とを覆って封止する樹脂(41)をさらに備える、
半導体装置。 - 請求項16記載の半導体装置であって、
前記半導体素子は第1の線膨張係数を有し、
前記樹脂は前記第1の線膨張係数より高い第2の線膨張係数を有し、
前記外部電極は前記第2の線膨張係数より高い第3の線膨張係数を有する、
半導体装置。 - 請求項16または請求項17に記載の半導体装置であって、
前記一方電極の表面において、少なくとも前記第1の半田接合領域上に形成される半田接合用金属膜(13)をさらに備え、
前記半田形成部は前記半田接合用金属膜を介して前記一方電極の表面上に形成される、
半導体装置。 - 請求項18記載の半導体装置であって、
前記半田接合用金属膜は、ニッケルを構成材料とした半田接合用ニッケル膜を含む、
半導体装置。 - 請求項18または請求項19記載の半導体装置であって、
前記半導体素子は一方主面上において、前記一方電極が形成されていない領域に少なくとも形成される保護膜(14)をさらに有する、
半導体装置。 - 請求項20記載の半導体装置であって、
前記保護膜は厚みが2〜20μmのポリイミド膜である、
半導体装置。 - 請求項1から請求項21のうち、いずれか1項に記載の半導体装置であって、
前記半導体素子は炭化珪素を構成材料とした半導体素子である、
半導体装置。 - 請求項1から請求項22のうち、いずれか1項の記載の半導体装置であって、
前記一方電極はアルミを95%以上含む材料から構成される、
半導体装置。 - 請求項16から請求項21のうちいずれか1項に記載の半導体装置の製造方法であって、
前記樹脂を形成する工程として、
仮固定された前記半導体素子、前記半田形成部及び前記外部電極に対し、液状樹脂を吐出して加熱硬化させることにより、前記半導体素子と前記半田形成部と前記外部電極の少なくとも一部とを覆って前記樹脂を形成するステップを有する、
半導体装置の製造方法。 - 請求項20または請求項21記載の半導体装置の製造方法であって、
前記保護膜及び前記半田接合用金属膜を形成する工程として、
(a) 前記半導体素子の一方主面上において前記一方電極が形成されていない領域から、前記一方電極の表面における前記第1の半田接合領域の外縁領域にかけて前記保護膜を形成するステップと、
(b) 前記保護膜をマスクとして湿式メッキ法を用いて、前記一方電極の表面における前記第1の半田接合領域上に前記半田接合用金属膜を形成するステップとを含む、
半導体装置の製造方法。 - 請求項1から請求項23のうち、いずれか1項に記載の半導体装置の製造方法であって、
前記半田形成部を形成する工程として、
還元雰囲気中において、前記一方電極の表面と前記外部電極の表面との間に配置された、固相あるいはペースト状の半田材を溶融することにより、前記半田形成部を得るステップを含む、
半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/078926 WO2016067414A1 (ja) | 2014-10-30 | 2014-10-30 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016067414A1 JPWO2016067414A1 (ja) | 2017-04-27 |
JP6479036B2 true JP6479036B2 (ja) | 2019-03-06 |
Family
ID=55856798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016556123A Active JP6479036B2 (ja) | 2014-10-30 | 2014-10-30 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6479036B2 (ja) |
CN (1) | CN207038515U (ja) |
WO (1) | WO2016067414A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017204570A (ja) * | 2016-05-11 | 2017-11-16 | 株式会社デンソー | 半導体装置 |
CN110447094B (zh) * | 2017-03-30 | 2023-12-12 | 三菱电机株式会社 | 半导体装置及其制造方法、及电力变换装置 |
JP6936310B2 (ja) * | 2018-02-27 | 2021-09-15 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
CN111630644B (zh) * | 2018-03-02 | 2023-07-14 | 新电元工业株式会社 | 半导体装置及其制造方法 |
WO2019229829A1 (ja) * | 2018-05-29 | 2019-12-05 | 新電元工業株式会社 | 半導体モジュール |
JP6457144B1 (ja) * | 2018-09-19 | 2019-01-23 | 株式会社加藤電器製作所 | 半導体モジュール |
CN112703584B (zh) * | 2018-09-26 | 2024-05-14 | 三菱电机株式会社 | 半导体装置、电力变换装置以及半导体装置的制造方法 |
CN113056813B (zh) * | 2019-04-08 | 2024-03-12 | 新电元工业株式会社 | 半导体装置 |
WO2020241240A1 (ja) * | 2019-05-28 | 2020-12-03 | 株式会社オートネットワーク技術研究所 | 端子付きフレキシブルプリント基板、車両用の配線モジュール、および蓄電モジュール |
WO2022019023A1 (ja) * | 2020-07-20 | 2022-01-27 | ローム株式会社 | 半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0438524Y2 (ja) * | 1986-12-19 | 1992-09-09 | ||
US5001545A (en) * | 1988-09-09 | 1991-03-19 | Motorola, Inc. | Formed top contact for non-flat semiconductor devices |
JPH05315490A (ja) * | 1992-05-07 | 1993-11-26 | Fuji Electric Co Ltd | 半導体素子 |
JP4078993B2 (ja) * | 2003-01-27 | 2008-04-23 | 三菱電機株式会社 | 半導体装置 |
JP4400441B2 (ja) * | 2004-12-14 | 2010-01-20 | 三菱電機株式会社 | 半導体装置 |
JP4815905B2 (ja) * | 2005-07-11 | 2011-11-16 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP4968195B2 (ja) * | 2008-06-24 | 2012-07-04 | 株式会社デンソー | 電子装置の製造方法 |
JP2010050395A (ja) * | 2008-08-25 | 2010-03-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP5665572B2 (ja) * | 2011-01-28 | 2015-02-04 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2014
- 2014-10-30 JP JP2016556123A patent/JP6479036B2/ja active Active
- 2014-10-30 WO PCT/JP2014/078926 patent/WO2016067414A1/ja active Application Filing
- 2014-10-30 CN CN201490001567.4U patent/CN207038515U/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2016067414A1 (ja) | 2016-05-06 |
JPWO2016067414A1 (ja) | 2017-04-27 |
CN207038515U (zh) | 2018-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6479036B2 (ja) | 半導体装置及びその製造方法 | |
JP4438489B2 (ja) | 半導体装置 | |
WO2012157583A1 (ja) | 半導体装置とその製造方法 | |
JPWO2014037996A1 (ja) | 半導体装置、半導体装置の製造方法 | |
JP6094533B2 (ja) | 半導体装置 | |
JP6192561B2 (ja) | 電力用半導体装置 | |
JP5732880B2 (ja) | 半導体装置及びその製造方法 | |
JP2009277949A (ja) | 半導体装置とその製造方法 | |
KR101644913B1 (ko) | 초음파 용접을 이용한 반도체 패키지 및 제조 방법 | |
JP6381489B2 (ja) | 半導体装置の製造方法 | |
JP7117960B2 (ja) | パワーモジュール用基板およびパワーモジュール | |
JP2019087575A (ja) | 半導体装置の製造方法 | |
JP6011410B2 (ja) | 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール | |
WO2019167218A1 (ja) | 半導体装置 | |
JP5418654B2 (ja) | 半導体装置 | |
JP7221401B2 (ja) | 電気回路基板及びパワーモジュール | |
JP2014146644A (ja) | 半導体装置およびその製造方法 | |
JP6264150B2 (ja) | パワーモジュール用基板及びヒートシンク付パワーモジュール用基板 | |
JP2009016380A (ja) | 半導体装置及びその製造方法 | |
JP4047572B2 (ja) | 電力用半導体装置 | |
JP6119553B2 (ja) | 電力用半導体装置およびその製造方法 | |
US20170323801A1 (en) | Method of generating a power semiconductor module | |
JP2007027308A (ja) | 半導体装置 | |
JP5151837B2 (ja) | 半導体装置の製造方法 | |
JP2012195546A (ja) | 半導体装置と、その実装体及び製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6479036 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |