Nothing Special   »   [go: up one dir, main page]

JP6310978B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6310978B2
JP6310978B2 JP2016177836A JP2016177836A JP6310978B2 JP 6310978 B2 JP6310978 B2 JP 6310978B2 JP 2016177836 A JP2016177836 A JP 2016177836A JP 2016177836 A JP2016177836 A JP 2016177836A JP 6310978 B2 JP6310978 B2 JP 6310978B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
oxygen
semiconductor film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016177836A
Other languages
English (en)
Other versions
JP2016225651A (ja
Inventor
純一 肥塚
純一 肥塚
裕平 佐藤
裕平 佐藤
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016225651A publication Critical patent/JP2016225651A/ja
Application granted granted Critical
Publication of JP6310978B2 publication Critical patent/JP6310978B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジス
タ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（
ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トラン
ジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その
他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満である
インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いた
トランジスタが開示されている（特許文献１参照）。
特開２００６−１６５５２８号公報
しかし、酸化物半導体は薄膜形成工程において、化学量論的組成からのずれや、電子供与
体を形成する水素や水分の混入などが生じると、その電気伝導度が変化してしまう。この
ような現象は、酸化物半導体を用いたトランジスタにとって電気的特性の変動要因となる
。
このような問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与し
、高信頼性化することを目的の一とする。
酸化物半導体膜を含むトランジスタの作製工程において、非晶質酸化物半導体膜を形成し
、非晶質酸化物半導体膜に酸素を導入して酸素を過剰に含む非晶質酸化物半導体膜を形成
する。該非晶質酸化物半導体膜上に酸化アルミニウム膜を形成した後、加熱処理を行い該
非晶質酸化物半導体膜の少なくとも一部を結晶化させて、結晶を含む酸化物半導体膜（結
晶性酸化物半導体膜ともいう）を形成する。
非晶質酸化物半導体膜への酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、の
いずれかを含む）の導入方法としては、イオン注入法、イオンドーピング法、プラズマイ
マージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
結晶性酸化物半導体膜は、結晶を含み、結晶性を有する酸化物半導体膜である。結晶性酸
化物半導体膜における結晶状態は、結晶軸の方向が無秩序な状態でも、一定の配向性を有
する状態であってもよい。
本明細書に開示する発明の一形態においては、酸素が導入され、かつ酸化アルミニウム膜
に覆われた非晶質酸化物半導体膜に、加熱処理を行い該非晶質酸化物半導体膜の少なくと
も一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜（
結晶性酸化物半導体膜）を形成することができる。
表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜は、単結晶構造ではなく、
非晶質構造でもない構造であり、ｃ軸配向を有した結晶性酸化物半導体（Ｃ Ａｘｉｓ
Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ；
ＣＡＡＣ−ＯＳともいう）膜である。
ＣＡＡＣ−ＯＳとは、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状
または六角形状の原子配列を有し、ｃ軸においては、金属原子が層状または金属原子と酸
素原子とが層状に配列しており、ａｂ面（あるいは表面または界面）においては、ａ軸ま
たはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸化物半導体のことである
。
広義に、ＣＡＡＣ−ＯＳとは、非単結晶であって、そのａｂ面に垂直な方向から見て、三
角形もしくは六角形、または正三角形もしくは正六角形の原子配列を有し、かつｃ軸方向
に垂直な方向から見て金属原子が層状または金属原子と酸素原子が層状に配列した相を含
む材料をいう。
ＣＡＡＣ−ＯＳは単結晶ではないが、非晶質のみから形成されているものでもない。また
、ＣＡＡＣ−ＯＳは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部
分の境界を明確に判別できないこともある。
ＣＡＡＣ−ＯＳを構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ−ＯＳ
を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ−ＯＳ膜が形成される
基板面やＣＡＡＣ−ＯＳ膜の表面や膜面、界面等に垂直な方向）に揃っていてもよい。あ
るいは、ＣＡＡＣ−ＯＳを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば
、基板面、表面、膜面、界面等に垂直な方向）を向いていてもよい。
該結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタの電気
的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
酸素の導入工程により、酸化物半導体膜（非晶質酸化物半導体膜及び結晶性酸化物半導体
膜）は、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰
な領域が含まれている。この場合、酸素の含有量は、酸化物半導体の化学量論的組成比を
超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度と
する。酸化物半導体の格子間に酸素が存在する場合もある。このような酸化物半導体の組
成はＩｎＧａＺｎｍＯｍ＋３ｘ（ｘ＞１）で表すことができる。例えば、ｍ＝１であると
き、酸化物半導体の組成はＩｎＧａＺｎＯ１＋３ｘ（ｘ＞１）となり、酸素過剰である場
合には、１＋３ｘが４を越える値を示す。
酸化物半導体膜中において、酸素が脱離した箇所では酸素欠損が存在する。酸素を過剰に
含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補うことができ
ない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜は、酸素を過剰
に含む結晶性酸化物半導体膜（例えば、ＣＡＡＣ−ＯＳ膜）であり、該結晶性酸化物半導
体膜は、酸素欠損が生じたとしても、膜中に過剰の酸素（好ましくは化学量論的組成比よ
り過剰の酸素）を含有することで、この過剰酸素が欠損部分に作用して、直ちに酸素を欠
損部分に補填することができる。
酸化物半導体膜上に設けられた酸化アルミニウム膜は、水素、水分、水酸基又は水素化物
（水素化合物ともいう）などの不純物、及び酸素の両方に対して膜を透過させない遮断効
果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
また、非晶質酸化物半導体膜を結晶化させる加熱処理を、非晶質酸化物半導体膜を酸化ア
ルミニウム膜によって覆った状態で行うため、結晶化のための加熱処理によって非晶質酸
化物半導体膜から酸素が放出されるのを防止することができる。よって、得られる結晶性
酸化物半導体膜は、非晶質酸化物半導体膜の含む酸素量を維持し、酸化物半導体が結晶状
態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることがで
きる。
従って、形成される結晶性酸化物半導体膜は、水素、水分などの不純物の混入、及び過剰
に導入された酸素の放出が酸化アルミニウム膜によって防止されるため、高純度であり、
酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を
含む。
よって、該結晶性酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因するト
ランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減する
ことができる。
また、酸化アルミニウム膜の形成前に非晶質酸化物半導体膜に水素原子または水などの水
素原子を含む不純物などの不純物を酸化物半導体膜より意図的に排除する加熱処理による
脱水化または脱水素化処理を行うことが好ましい。
水素を酸化物半導体から除去し、不純物が極力含まれないように高純度化し、酸素欠損を
補填することによりＩ型（真性）の酸化物半導体、又はＩ型（真性）に限りなく近い酸化
物半導体とすることができる。すなわち、水素や水等の不純物を極力除去し、酸素欠損を
補填したことにより、高純度化されたＩ型（真性半導体）又はそれに近づけることができ
る。そうすることにより、酸化物半導体のフェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅ
ｉ）と同じレベルにまですることができる。
本明細書で開示する発明の構成の一形態は、絶縁膜と、酸化アルミニウム膜と、前記絶縁
膜及び前記酸化アルミニウム膜に挟まれている非晶質酸化物半導体膜を形成し、前記非晶
質酸化物半導体膜に加熱処理を行い少なくとも一部を結晶化させて結晶を含む酸化物半導
体膜を形成し、前記非晶質酸化物半導体膜は、酸素を注入され、該酸化物半導体が結晶状
態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている半導体装
置の作製方法である。
本明細書で開示する発明の構成の一形態は、絶縁膜を形成し、前記絶縁膜上に非晶質酸化
物半導体膜を形成し、前記非晶質酸化物半導体膜に酸素を注入し、前記酸素を注入した非
晶質酸化物半導体膜上に酸化アルミニウム膜を形成し、前記酸素を注入した非晶質酸化物
半導体膜に、加熱処理を行い少なくとも一部を結晶化させて結晶を含む酸化物半導体膜を
形成し、前記酸素を注入した非晶質酸化物半導体膜は、該酸化物半導体が結晶状態におけ
る化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている半導体装置の作製
方法である。
本明細書で開示する発明の構成の一形態は、絶縁膜を形成し、前記絶縁膜上に非晶質酸化
物半導体膜を形成し、前記非晶質酸化物半導体膜上に酸化アルミニウム膜を形成し、前記
酸化アルミニウム膜を通過して前記非晶質酸化物半導体膜に酸素を注入し、前記酸素を注
入した非晶質酸化物半導体膜に、加熱処理を行い少なくとも一部を結晶化させて結晶を含
む酸化物半導体膜を形成し、前記酸素を注入した非晶質酸化物半導体膜は、該酸化物半導
体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれてい
る半導体装置の作製方法である。
本発明の一形態は、トップゲート構造、又はボトムゲート構造、それらのスタガ型、若し
くはプレーナ型など、様々な構造のトランジスタを有する半導体装置を作製することがで
きる。また、非晶質酸化物半導体膜への酸素の導入工程は、露出された非晶質酸化物半導
体膜へ直接酸素を導入してもよく、非晶質酸化物半導体膜上に他の膜を形成し、該膜に酸
素を通過させて非晶質酸化物半導体膜へ導入してもよい。該トランジスタの構造によって
、半導体装置の作製工程における非晶質酸化物半導体膜への酸素の導入工程は、露出した
非晶質酸化物半導体膜に対してであっても、非晶質酸化物半導体膜上に絶縁膜（ゲート絶
縁膜、絶縁膜（酸化アルミニウム膜を含む）、若しくはゲート絶縁膜及び絶縁膜（酸化ア
ルミニウム膜を含む）の積層）、又はゲート絶縁膜及びゲート電極層の積層が形成された
非晶質酸化物半導体膜に対してであっても行うことができる。
上記構成において、加熱処理による結晶化によって得られる結晶を含む酸化物半導体膜は
、表面に概略垂直なｃ軸を有している結晶を含む、結晶性酸化物半導体（ＣＡＡＣ−ＯＳ
）膜であることが好ましい。
また、絶縁膜において、非晶質酸化物半導体膜が接して形成される領域は、表面粗さの低
減された表面であることが好ましい。具体的には、絶縁膜表面の平均面粗さが１ｎｍ以下
、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下であると好ましい。表面粗
さの低減された絶縁膜表面に酸化物半導体膜を形成することで、安定及び良好な結晶性を
有する酸化物半導体膜を得ることができる。
また、上記構成において、ゲート電極層と、酸化アルミニウム膜との間に酸化絶縁膜を形
成してもよい。また、酸化アルミニウム膜の形成前に、ゲート電極層の側面を覆うサイド
ウォール構造の側壁絶縁層を形成してもよい。
また、上記構成において、酸素導入工程及び酸化アルミニウム膜の形成工程前の非晶質酸
化物半導体膜に水素若しくは水分を放出させる加熱処理を行ってもよい。
このように、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を
有するトランジスタは、電気的特性変動が抑制されており、電気的に安定である。よって
安定した電気的特性を有する酸化物半導体を用いた信頼性の高い半導体装置を提供するこ
とができる。
酸化物半導体膜に含まれる過剰な酸素が加熱処理で放出されないように酸化アルミニウム
膜を結晶性酸化物半導体膜上に設けることにより、結晶性酸化物半導体中及びその上下で
接する層との界面で欠陥が生成され、また欠陥が増加することを防ぐことができる。すな
わち、結晶性酸化物半導体膜に含ませた過剰な酸素が、酸素空孔欠陥を埋めるように作用
するので、安定した電気特性を有する信頼性の高い半導体装置を提供することができる。
よって、開示する発明の一形態は、安定した電気特性を有するトランジスタを作製するこ
とができる。
また、開示する発明の一形態は、電気特性が良好で信頼性の高い半導体装置を作製するこ
とができる。
半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 比較例試料ＡのＳＩＭＳ測定結果を示す図。 実施例試料ＡのＳＩＭＳ測定結果を示す図。 比較例試料ＢのＴＤＳ測定結果を示す図。 実施例試料ＢのＴＤＳ測定結果を示す図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。
ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々
に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明
は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第
２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではな
い。また、本明細書において発明を特定するための事項として固有の名称を示すものでは
ない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１を用いて説明
する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタ
を示す。
トランジスタの構造は特に限定されず、例えばトップゲート構造、又はボトムゲート構造
のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形
成領域が一つ形成されるシングルゲート構造でも、２つ形成されるダブルゲート構造もし
くは３つ形成されるトリプルゲート構造であってもよい。また、チャネル領域の上下にゲ
ート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型でもよい
。
図１（Ｅ）に示すように、トランジスタ４１０は、絶縁表面を有する基板４００上に、ゲ
ート電極層４０１、ゲート絶縁膜４０２、結晶性酸化物半導体膜４０３、ソース電極層４
０５ａ、ドレイン電極層４０５ｂを含む。トランジスタ４１０上には、絶縁膜４０７が形
成されている。
また、絶縁膜４０７は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
本実施の形態では、ゲート絶縁膜４０２は酸化シリコン膜であり、絶縁膜４０７は酸化ア
ルミニウム膜である。
結晶性酸化物半導体膜４０３は、結晶を含む結晶性酸化物半導体膜である。結晶性酸化物
半導体膜４０３としては、表面に平行なａ−ｂ面を有し、該表面に対して概略垂直なｃ軸
を有している結晶を含む酸化物半導体膜であって、単結晶構造ではなく、非晶質構造でも
ない構造であり、ｃ軸配向を有した結晶性酸化物半導体（ＣＡＡＣ）であることが好まし
い。結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタ４１
０の電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
図１（Ａ）乃至（Ｅ）にトランジスタ４１０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層４０１を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、
石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンな
どの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基
板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたも
のを、基板４００として用いてもよい。
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有
する半導体装置を作製するには、可撓性基板上に結晶性酸化物半導体膜４０３を含むトラ
ンジスタ４１０を直接作製してもよいし、他の作製基板に結晶性酸化物半導体膜４０３を
含むトランジスタ４１０を作製し、その後可撓性基板に剥離、転置してもよい。なお、作
製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトラン
ジスタとの間に剥離層を設けるとよい。
下地膜となる絶縁膜を基板４００とゲート電極層４０１との間に設けてもよい。下地膜は
、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
また、ゲート電極層４０１の材料は、プラズマＣＶＤ法又はスパッタリング法等により、
モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジ
ウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成
することができる。
また、ゲート電極層４０１の材料は、インジウム錫酸化物、酸化タングステンを含むイン
ジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジ
ウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素
を添加したインジウム錫酸化物などの透光性を有する導電性材料、また透光性を有する導
電性材料の窒化物を適用することもできる。また、上記透光性を有する導電性材料と、上
記金属材料の積層構造とすることもできる。
また、ゲート電極層４０１を積層構造とし、その一層として、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−
Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚ
ｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ
−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を用いてもよい。ゲート電極
層４０１を積層構造とし、その一層として特に仕事関数の大きな材料であるインジウム、
ガリウム、及び亜鉛を含む酸窒化物膜（ＩＧＺＯＮ膜とも呼ぶ）を用いることが好ましい
。インジウム、ガリウム、及び亜鉛を含む酸窒化物膜は、アルゴン及び窒素の混合ガス雰
囲気下で成膜することにより得られる。
例えば、ゲート電極層４０１として基板４００側から銅膜と、タングステン膜と、インジ
ウム、ガリウム、及び亜鉛を含む酸窒化物膜（ＩＧＺＯＮ膜）との積層構造、タングステ
ン膜と、窒化タングステン膜と、銅膜と、チタン膜との積層構造などを用いることができ
る。
次いで、ゲート電極層４０１上にプラズマＣＶＤ法又はスパッタリング法等により、ゲー
ト絶縁膜４０２を形成する。ゲート絶縁膜４０２の材料としては、酸化シリコン膜、酸化
ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アル
ミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。
また、ゲート絶縁膜４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウム
シリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケ
ート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯ
ｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリ
ーク電流を低減できる。
ゲート絶縁膜４０２は単層でも積層でもよいが、結晶性酸化物半導体膜４０３に接する膜
としては、酸化物絶縁膜が好ましい。本実施の形態では、ゲート絶縁膜４０２として酸化
シリコン膜を用いる。
ゲート絶縁膜４０２は、結晶性酸化物半導体膜４０３と接するため、膜中（バルク中）に
少なくとも化学量論比を超える量の酸素が存在することが好ましい。このような酸素の含
有量が過剰な領域（酸素過剰領域）は、ゲート絶縁膜４０２の一部（界面も含む）に存在
していればよい。例えば、ゲート絶縁膜４０２として、酸化シリコン膜を用いる場合には
、ＳｉＯ２＋α（ただし、α＞０）とする。
結晶性酸化物半導体膜４０３と接する酸化シリコン膜を、酸素を多く含む状態とすること
によって、酸化物半導体膜へ酸素を供給する供給源として好適に機能させることができる
。
よって、このようなゲート絶縁膜４０２を用いることで、結晶性酸化物半導体膜４０３に
酸素を供給することができ、特性を良好にすることができる。結晶性酸化物半導体膜４０
３へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
酸素の供給源となる酸素を多く（過剰に）含むゲート絶縁膜４０２を結晶性酸化物半導体
膜４０３と接して設けることによって、該ゲート絶縁膜４０２から結晶性酸化物半導体膜
４０３へ酸素を供給することができる。例えば、結晶性酸化物半導体膜４０３及びゲート
絶縁膜４０２を少なくとも一部が接した状態で加熱工程を行うことによって結晶性酸化物
半導体膜４０３への酸素の供給を行うことができる。
また、ゲート絶縁膜４０２、ゲート絶縁膜４０２上に形成される酸化物半導体膜に水素、
水酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜の成膜の前処理
として、スパッタリング装置の予備加熱室でゲート電極層４０１が形成された基板４００
、又はゲート絶縁膜４０２までが形成された基板４００を予備加熱し、基板４００に吸着
した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設け
る排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもで
きる。またこの予備加熱は、絶縁膜４０７の成膜前に、ソース電極層４０５ａ及びドレイ
ン電極層４０５ｂまで形成した基板４００にも同様に行ってもよい。
なお、非晶質酸化物半導体膜４９１をスパッタリング法により成膜する前に、アルゴンガ
スを導入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁膜４０２の表面
に付着している粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆
スパッタリングとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲ
Ｆ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である
。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
次いで、ゲート絶縁膜４０２上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以
上３０ｎｍ以下の非晶質酸化物半導体膜４９１を形成する（図１（Ａ）参照）。
非晶質酸化物半導体膜４９１の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌ
ａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏ
ｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、非
晶質酸化物半導体膜４９１は、スパッタリングターゲット表面に対し、概略垂直に複数の
基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置（Ｃｏｌ
ｕｍｎａｒ Ｐｌａｓｍａ Ｓｐｕｔｔｅｒｉｎｇ ｓｙｓｔｅｍ）を用いて成膜しても
よい。
非晶質酸化物半導体膜４９１に用いる酸化物半導体としては、少なくともインジウム（Ｉ
ｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい
。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタ
ビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、ス
タビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとして
ハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム
（Ａｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物
、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、
Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉ
ｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ
−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用
いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ―Ａ）２＋（ｂ―Ｂ）２＋
（ｃ―Ｃ）２≦ｒ２を満たすことを言い、ｒは、例えば、０．０５とすればよい。他の酸
化物でも同様である。
結晶性を有する酸化物半導体である結晶性酸化物半導体膜４０３は、よりバルク内欠陥を
低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移
動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体
を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは
０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用で
きるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均し
た値」と表現でき、以下の式にて定義される。
Figure 0006310978
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１
）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は
測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ
Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
よって、ゲート絶縁膜４０２において結晶性酸化物半導体膜４０３（図１（Ａ）において
は非晶質酸化物半導体膜４９１）が接して形成される領域に、平坦化処理を行ってもよい
。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨（Ｃｈ
ｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法）、ドライエッ
チング処理、プラズマ処理を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッ
タリングを行うことができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよ
く、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限
定されず、ゲート絶縁膜４０２表面の凹凸状態に合わせて適宜設定すればよい。
本実施の形態では、非晶質酸化物半導体膜４９１をＩｎ−Ｇａ−Ｚｎ系金属酸化物ターゲ
ットを用いてスパッタリング法により成膜する。また、非晶質酸化物半導体膜４９１を成
膜する際の雰囲気としては、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、ま
たは希ガスと酸素の混合雰囲気下において行うことができる。
なお、非晶質酸化物半導体膜４９１は、成膜時に酸素が多く含まれるような条件（例えば
、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素
を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成比に対し、酸素
の含有量が過剰な領域が含まれている）膜とすることが好ましい。
酸化物半導体膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成
比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の酸化物ターゲッ
トを用い、Ｉｎ−Ｇａ−Ｚｎ膜を成膜する。また、このターゲットの材料及び組成に限定
されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化
物ターゲットを用いてもよい。
また、金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上
９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜し
た酸化物半導体膜は緻密な膜とすることができる。
酸化物半導体膜を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素
化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去し
つつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４０
０上に非晶質酸化物半導体膜４９１を成膜する。成膜室内の残留水分を除去するためには
、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーショ
ンポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコール
ドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例
えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含
む化合物も）等が排気されるため、当該成膜室で成膜した非晶質酸化物半導体膜４９１に
含まれる不純物の濃度を低減できる。
また、ゲート絶縁膜４０２と非晶質酸化物半導体膜４９１とを大気に解放せずに連続的に
形成することが好ましい。ゲート絶縁膜４０２と非晶質酸化物半導体膜４９１とを大気に
曝露せずに連続して形成すると、ゲート絶縁膜４０２表面に水素や水分などの不純物が吸
着することを防止することができる。
また、非晶質酸化物半導体膜４９１に過剰な水素（水や水酸基を含む）を除去（脱水化ま
たは脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、非晶質酸化物半
導体膜が結晶化しない温度とし、代表的には２５０℃以上４００℃以下、好ましくは３０
０℃以下とする。
なお、脱水化又は脱水素化のための加熱処理は、非晶質酸化物半導体膜４９１の形成後、
非晶質酸化物半導体膜４９１へ酸素の導入工程前であれば、トランジスタ４１０の作製工
程においてどのタイミングで行ってもよい。
また、脱水化又は脱水素化のための加熱処理は、非晶質酸化物半導体膜４９１が島状に加
工される前に行うと、ゲート絶縁膜４０２に含まれる酸素が加熱処理によって放出される
のを防止することができるため好ましい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘ
リウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましく
は７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）とすることが好ましい。
また、加熱処理で非晶質酸化物半導体膜４９１を加熱した後、同じ炉に高純度の酸素ガス
、高純度の二窒化酸素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザ
ー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５
℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）を導入してもよ
い。酸素ガスまたは二窒化酸素ガスに、水、水素などが含まれないことが好ましい。また
は、熱処理装置に導入する酸素ガスまたは二窒化酸素ガスの純度を、６Ｎ以上好ましくは
７Ｎ以上（即ち、酸素ガスまたは二窒化酸素ガス中の不純物濃度を１ｐｐｍ以下、好まし
くは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は二窒化酸素ガスの作用によ
り、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった
非晶質酸化物半導体を構成する主成分材料である酸素を供給することによって、非晶質酸
化物半導体膜を高純度化及び電気的にＩ型（真性）化することができる。
次に、非晶質酸化物半導体膜４９１に酸素４３１（少なくとも、酸素ラジカル、酸素原子
、酸素イオン、のいずれかを含む）を導入して、非晶質酸化物半導体膜４９１に酸素の供
給を行う。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマ
ージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
本実施の形態におけるトランジスタ４１０の作製工程において、酸素の導入工程は、非晶
質酸化物半導体膜４９１の形成後、絶縁膜４０７として酸化アルミニウム膜が形成される
前までに行う。なお、脱水化または脱水素化するための加熱処理は、酸素の導入工程の前
に行う。また、酸素の導入工程は、非晶質酸化物半導体膜に直接導入してもよいし、ゲー
ト絶縁膜や絶縁膜などの他の膜を通過して非晶質酸化物半導体膜へ導入してもよい。酸素
を非晶質酸化物半導体膜に他の膜を通過して導入する場合は、イオン注入法、イオンドー
ピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが、
本実施の形態のように酸素を露出された非晶質酸化物半導体膜４９１へ直接導入する場合
は、プラズマ処理なども用いることができる。
本実施の形態では、イオン注入法により非晶質酸化物半導体膜４９１に酸素４３１を注入
する。酸素４３１の注入工程により、非晶質酸化物半導体膜４９１は、酸化物半導体が結
晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶
質酸化物半導体膜４４１となる（図１（Ｂ）参照）。
例えば、酸素４３１の導入工程によって導入された非晶質酸化物半導体膜４４１における
酸素濃度を１×１０１８／ｃｍ３以上３×１０２１／ｃｍ３以下とするのが好ましい。な
お、酸素過剰領域は、非晶質酸化物半導体膜４４１の一部（界面も含む）に存在していれ
ばよい。よって、酸素４３１を導入することにより、ゲート絶縁膜４０２、非晶質酸化物
半導体膜４４１、及び絶縁膜４０７の積層において、ゲート絶縁膜４０２と非晶質酸化物
半導体膜４４１との界面、非晶質酸化物半導体膜４４１中、又は非晶質酸化物半導体膜４
４１と絶縁膜４０７との界面の少なくとも一に酸素を含有させる。
非晶質酸化物半導体膜４４１は、酸化物半導体が結晶状態における化学量論的組成比に対
し、酸素の含有量が過剰な領域が含まれている。この場合、酸素の含有量は、酸化物半導
体の化学量論的組成比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の
酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。この
ような酸化物半導体の組成はＩｎＧａＺｎｍＯｍ＋３ｘ（ｘ＞１）で表すことができる。
例えば、ｍ＝１であるとき、酸化物半導体の組成はＩｎＧａＺｎＯ１＋３ｘ（ｘ＞１）と
なり、酸素過剰である場合には、１＋３ｘが４を越える値を示す。
供給された酸素４３１によって、非晶質酸化物半導体膜４４１中に存在する酸素欠損を補
填することができる。
なお、酸素４３１の導入工程により、非晶質酸化物半導体膜４４１中の非晶質状態を、よ
り均一化することができる。
なお、酸化物半導体において、酸素は主たる成分材料の一つである。このため、酸化物半
導体膜中の酸素濃度を、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔ
ｒｏｍｅｔｒｙ）などの方法を用いて、正確に見積もることは難しい。つまり、酸化物半
導体膜に酸素が意図的に添加されたか否かを判別することは困難であるといえる。
ところで、酸素には１７Ｏや１８Ｏといった同位体が存在し、自然界におけるこれらの存
在比率はそれぞれ酸素原子全体の０．０３７％、０．２０４％程度であることが知られて
いる。つまり、酸化物半導体膜中におけるこれら同位体の濃度は、ＳＩＭＳなどの方法に
よって見積もることができる程度になるから、これらの濃度を測定することで、酸化物半
導体膜中の酸素濃度をより正確に見積もることが可能な場合がある。よって、これらの濃
度を測定することで、酸化物半導体膜に意図的に酸素が添加されたか否かを判別してもよ
い。
本実施の形態のように、酸素４３１を直接非晶質酸化物半導体膜４４１へ導入する場合は
、非晶質酸化物半導体膜４４１と接する絶縁膜（ゲート絶縁膜４０２、絶縁膜４０７など
）を、必ずしも酸素を多く含む膜とする必要はないが、非晶質酸化物半導体膜４４１と接
する絶縁膜（ゲート絶縁膜４０２、絶縁膜４０７など）を、酸素を多く含む膜とし、さら
に酸素４３１を直接非晶質酸化物半導体膜４４１に導入し、複数の酸素供給方法を行って
もよい。
次いで、非晶質酸化物半導体膜４４１を第２のフォトリソグラフィ工程により島状の非晶
質酸化物半導体膜４４３に加工する（図１（Ｃ）参照）。また、島状の非晶質酸化物半導
体膜４４３を形成するためのレジストマスクをインクジェット法で形成してもよい。レジ
ストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コスト
を低減できる。
なお、開示する発明の一形態において、酸化物半導体膜（非晶質酸化物半導体膜及び結晶
性酸化物半導体膜）は、本実施の形態で示すように島状に加工してもよいし、形状を加工
せず、膜状のまままでもよい。
また、ゲート絶縁膜４０２にコンタクトホールを形成する場合、その工程は非晶質酸化物
半導体膜４４３の加工時に同時に行うことができる。
なお、ここでの非晶質酸化物半導体膜４４１のエッチングは、ドライエッチングでもウェ
ットエッチングでもよく、両方を用いてもよい。例えば、非晶質酸化物半導体膜４４１の
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液など
を用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
次いで、ゲート絶縁膜４０２、及び非晶質酸化物半導体膜４４３上に、ソース電極層及び
ドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。該導
電膜は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電極層に用
いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元
素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モ
リブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金
属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれら
の金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた
構成としてもよい。また、ソース電極層、及びドレイン電極層に用いる導電膜としては、
導電性の金属酸化物で形成してもよい。導電性の金属酸化物としては酸化インジウム（Ｉ
ｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉ
ｎ２Ｏ３―ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの
金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジスト
マスクを除去する。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、非晶質酸化物半導体膜４４３がエッチングされ、分断
することのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜
のみをエッチングし、非晶質酸化物半導体膜４４３を全くエッチングしないという条件を
得ることは難しく、導電膜のエッチングの際に非晶質酸化物半導体膜４４３は一部のみが
エッチングされ、溝部（凹部）を有する酸化物半導体膜となることもある。
本実施の形態では、導電膜としてＴｉ膜を用い、非晶質酸化物半導体膜４４３にはＩｎ−
Ｇａ−Ｚｎ系酸化物半導体を用いたので、エッチング液としてアンモニア過水（アンモニ
ア、水、過酸化水素水の混合液）を用いる。
次いで、非晶質酸化物半導体膜４４３の一部に接する絶縁膜４０７を形成する（図１（Ｄ
）参照）。絶縁膜４０７は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とす
る。
絶縁膜４０７に含まれる酸化アルミニウム膜の膜厚は、３０ｎｍ以上５００ｎｍ以下、好
ましくは５０ｎｍ以上２００ｎｍ以下とする。絶縁膜４０７は、スパッタリング法など、
絶縁膜４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができ
る。絶縁膜４０７に水素が含まれると、その水素の酸化物半導体膜への侵入、又は水素に
よる酸化物半導体膜中の酸素の引き抜きが生じ酸化物半導体膜のバックチャネルが低抵抗
化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜４０
７はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要で
ある。
酸化アルミニウム膜も、該酸化アルミニウムが結晶状態における化学量論的組成比に対し
、酸素の含有量が過剰な領域が含まれていることが好ましい。この場合、酸素の含有量は
、酸化アルミニウムの化学量論的組成比を超える程度とする。あるいは、酸素の含有量は
、単結晶の場合の酸素の量を超える程度とする。酸化アルミニウムの格子間に酸素が存在
する場合もある。組成がＡｌＯｘ（ｘ＞０）で表現される場合、ｘは３／２を超える酸素
過剰領域を有する酸化アルミニウム膜を用いることが好ましい。このような酸素過剰領域
は、酸化アルミニウム膜の一部（界面も含む）に存在していればよい。
本実施の形態では、絶縁膜４０７として膜厚１００ｎｍの酸化アルミニウム膜を、スパッ
タリング法を用いて成膜する。酸化アルミニウム膜のスパッタリング法による成膜は、希
ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気
下において行うことができる。
酸化物半導体膜の成膜時と同様に、絶縁膜４０７の成膜室内の残留水分を除去するために
は、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポン
プを用いて排気した成膜室で成膜した絶縁膜４０７に含まれる不純物の濃度を低減できる
。また、絶縁膜４０７の成膜室内の残留水分を除去するための排気手段としては、ターボ
分子ポンプにコールドトラップを加えたものであってもよい。
絶縁膜４０７を、成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は水素
化物などの不純物が除去された高純度ガスを用いることが好ましい。
絶縁膜４０７を積層する場合、酸化アルミニウム膜の他に、代表的には酸化シリコン膜、
酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜を
用いることができる。図１０（Ａ）にトランジスタ４１０において、絶縁膜４０７を絶縁
膜４０７ａ、絶縁膜４０７ｂの積層構造とするトランジスタ４１０ａの例を示す。
図１０（Ａ）に示すように、結晶性酸化物半導体膜４０３、ソース電極層４０５ａ、ドレ
イン電極層４０５ｂ上に絶縁膜４０７ｂを形成し、絶縁膜４０７ｂ上に絶縁膜４０７ａを
形成する。絶縁膜４０７ｂは酸素の含有量が過剰な領域が含まれている酸化物絶縁膜を用
いると、結晶性酸化物半導体膜４０３への酸素の供給源となるために好ましい。例えば、
本実施の形態では、絶縁膜４０７ｂとして、酸化シリコンが結晶状態における化学量論的
組成比に対し、酸素の含有量が過剰な領域が含まれている酸化シリコン膜を用い、絶縁膜
４０７ａとして酸化アルミニウム膜を用いる。
次に非晶質酸化物半導体膜４４３に加熱処理を行い、該非晶質酸化物半導体膜４４３の少
なくとも一部を結晶化させて、結晶を含む結晶性酸化物半導体膜４０３を形成する。本実
施の形態では、結晶性酸化物半導体膜４０３は、表面に概略垂直なｃ軸を有している結晶
を含む。
非晶質酸化物半導体膜４４３上に絶縁膜４０７として設けられた酸化アルミニウム膜は、
水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック
効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導
体膜４０３）への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導
体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）からの放出を防止
する保護膜として機能する。
非晶質酸化物半導体膜４４３を結晶化させる加熱処理を、絶縁膜４０７として設けられた
酸化アルミニウム膜によって非晶質酸化物半導体膜４４３が覆われた状態で行うため、結
晶化のための加熱処理によって非晶質酸化物半導体膜４４３から酸素が放出されるのを防
止することができる。従って、得られる結晶性酸化物半導体膜４０３は、非晶質酸化物半
導体膜４４３の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比
に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
結晶性酸化物半導体膜４０３中において、酸素が脱離した箇所では酸素欠損が存在する。
酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補
うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜４
０３は、酸素を過剰に含む結晶性酸化物半導体膜（本実施の形態では表面に概略垂直なｃ
軸を有している結晶を含む半導体（ＣＡＡＣ−ＯＳ）膜）であり、結晶性酸化物半導体膜
４０３は、酸素欠損が生じたとしても、膜中に過剰の酸素（好ましくは化学量論的組成比
より過剰の酸素）を含有することで、この過剰酸素が欠損部分に作用して、直ちに酸素を
欠損部分に補填することができる。
よって、該結晶性酸化物半導体膜４０３をトランジスタ４１０に用いることで、酸素欠損
に起因するトランジスタ４１０のしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフト
ΔＶｔｈを低減することができる。
非晶質酸化物半導体膜４４３の少なくとも一部を結晶化させる加熱処理の温度は、２５０
℃以上７００℃以下、好ましくは４００℃以上、より好ましくは５００℃、さらに好まし
くは５５０℃以上とする。
例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して酸素
雰囲気下４５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、結晶化のための加熱処理として、レーザ光やランプ光などによる光照射による加熱
処理を用いてもよい。例えば、非晶質酸化物半導体膜が吸収する波長のレーザ光を照射し
、非晶質酸化物半導体膜の結晶化を行うことができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐ
ｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）
の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水
、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、ま
たは希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９
％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが
好ましい。
高純度化され、酸素欠損が補填された結晶性酸化物半導体膜４０３は、水素、水などの不
純物が十分に除去されており、結晶性酸化物半導体膜４０３中の水素濃度は５×１０１９
／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下である。なお、結晶性酸化物半導体
膜４０３中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏ
ｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
このような結晶性酸化物半導体膜４０３中にはキャリアが極めて少なく（ゼロに近い）、
キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さら
に好ましくは１×１０１１／ｃｍ３未満である。
以上の工程でトランジスタ４１０が形成される（図１（Ｅ）参照）。トランジスタ４１０
は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するト
ランジスタである。よって、トランジスタ４１０は、電気的特性変動が抑制されており、
電気的に安定である。
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶
性酸化物半導体膜４０３を用いたトランジスタ４１０は、オフ状態における電流値（オフ
電流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペ
ア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ
／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる
。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図２を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
本実施の形態では、開示する発明に係る半導体装置の作製方法において、非晶質酸化物半
導体膜への酸素導入工程を、トランジスタ４１０上に設けられた絶縁膜を通過して行う例
を示す。
図２（Ａ）乃至（Ｅ）に本実施の形態におけるトランジスタ４１０の作製方法の一例を示
す。
絶縁表面を有する基板４００上に導電膜を形成した後、ゲート電極層４０１を形成する。
次いで、ゲート電極層４０１上にプラズマＣＶＤ法又はスパッタリング法等により、ゲー
ト絶縁膜４０２を形成する。
次いで、ゲート絶縁膜４０２上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以
上３０ｎｍ以下の非晶質酸化物半導体膜４９１を形成する（図２（Ａ）参照）。
また、非晶質酸化物半導体膜４９１に過剰な水素（水や水酸基を含む）を除去（脱水化ま
たは脱水素化）するための加熱処理を行ってもよい。
次いで、非晶質酸化物半導体膜４９１をフォトリソグラフィ工程により島状の非晶質酸化
物半導体膜４９２に加工する（図２（Ｂ）参照）。
次いで、ゲート絶縁膜４０２、及び非晶質酸化物半導体膜４９２上に、ソース電極層４０
５ａ及びドレイン電極層４０５ｂを形成する。
次いで、非晶質酸化物半導体膜４９２の一部に接する絶縁膜４０７を形成する（図２（Ｃ
）参照）。絶縁膜４０７も単層でも積層でもよいが、酸化アルミニウム膜を含む構造とす
る。
本実施の形態では、絶縁膜４０７として膜厚１００ｎｍの酸化アルミニウム膜を、スパッ
タリング法を用いて成膜する。
次に、非晶質酸化物半導体膜４９２に酸素４３１（少なくとも、酸素ラジカル、酸素原子
、酸素イオン、のいずれかを含む）を導入して、非晶質酸化物半導体膜４９２に酸素の供
給を行う。
本実施の形態では、絶縁膜４０７の形成後に、イオン注入法により絶縁膜４０７を通過し
て、非晶質酸化物半導体膜４９２に酸素４３１を注入する。酸素４３１の注入工程により
、非晶質酸化物半導体膜４９２は、酸化物半導体が結晶状態における化学量論的組成比に
対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜４４３となる（図
２（Ｄ）参照）。
供給された酸素４３１によって、非晶質酸化物半導体膜４４３中に存在する酸素欠損を補
填することができる。
なお、酸素の導入条件によっては、絶縁膜を通過して、非晶質酸化物半導体膜へ酸素を導
入する際、酸素を絶縁膜の一部（及び絶縁膜と非晶質酸化物半導体膜との界面）へも導入
することができる。例えば、絶縁膜を酸化物絶縁膜（例えば酸化シリコン膜）と酸化アル
ミニウム膜との積層構造とする場合、非晶質酸化物半導体膜に酸素を導入する際に非晶質
酸化物半導体膜と接する酸化物絶縁膜、非晶質酸化物半導体膜及び酸化物絶縁膜との界面
にも酸素を導入し、非晶質酸化物半導体膜及び酸化物絶縁膜との積層において、酸素過剰
な領域を形成することができる。
次に非晶質酸化物半導体膜４４３に加熱処理を行い、該非晶質酸化物半導体膜４４３の少
なくとも一部を結晶化させて、結晶性酸化物半導体膜４０３を形成する。
本実施の形態では、結晶性酸化物半導体膜４０３として、表面に概略垂直なｃ軸を有して
いる結晶を含む結晶性酸化物半導体膜４０３を形成する。
非晶質酸化物半導体膜４４３上に絶縁膜４０７として設けられた酸化アルミニウム膜は、
水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック
効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導
体膜４０３）への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導
体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）からの放出を防止
する保護膜として機能する。
非晶質酸化物半導体膜４４３を結晶化させる加熱処理を、絶縁膜４０７として設けられた
酸化アルミニウム膜によって非晶質酸化物半導体膜４４３が覆われた状態で行うため、結
晶化のための加熱処理によって非晶質酸化物半導体膜４４３から酸素が放出されるのを防
止することができる。よって、得られる結晶性酸化物半導体膜４０３は、非晶質酸化物半
導体膜４４３の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比
に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体膜４０３は、水素、水分などの不純物の混入、及
び過剰に導入された酸素の放出が酸化アルミニウム膜によって防止されるため、高純度で
あり、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な
領域を含む。
結晶性酸化物半導体膜４０３中において、酸素が脱離した箇所では酸素欠損が存在する。
酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補
うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜４
０３は、酸素を過剰に含む膜（本実施の形態では酸素を過剰に含むＣＡＡＣ−ＯＳ膜）で
あり、結晶性酸化物半導体膜４０３は、酸素欠損が生じたとしても、膜中に過剰の酸素（
好ましくは化学量論的組成比より過剰の酸素）を含有することで、この過剰酸素が欠損部
分に作用して、直ちに酸素を欠損部分に補填することができる。
以上の工程でトランジスタ４１０が形成される（図２（Ｅ）参照）。トランジスタ４１０
は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するト
ランジスタである。よって、トランジスタ４１０は、電気的特性変動が抑制されており、
電気的に安定である。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を図３を用いて説
明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施
の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明
は省略する。
図３（Ａ）乃至（Ｅ）に示すトランジスタ４３０は、ボトムゲート構造のトランジスタの
例である。
トランジスタ４３０は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート
絶縁膜４０２、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、及び結晶性酸化物半導
体膜４０３を含む。また、トランジスタ４３０を覆い、絶縁膜４０７が形成されている。
図３（Ａ）乃至（Ｅ）にトランジスタ４３０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上にゲート電極層４０１を形成する（図３（Ａ）参照
）。
ゲート電極層４０１上にゲート絶縁膜４０２を形成する。本実施の形態では、ゲート絶縁
膜４０２は、酸化シリコン膜を用いる。
結晶性酸化物半導体膜４０３に接する酸化シリコン膜は該酸化シリコンが結晶状態におけ
る化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれていることが好ましい。
結晶性酸化物半導体膜４０３と接する酸化シリコン膜を、酸素を多く含む状態とすること
によって、酸化物半導体膜へ酸素を供給する供給源として好適に機能させることができる
。
次にゲート絶縁膜４０２上にソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する
。
次いで、ゲート絶縁膜４０２、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ上に
、非晶質酸化物半導体膜を形成し、島状に加工して非晶質酸化物半導体膜４９２を形成す
る（図３（Ｂ）参照）。
非晶質酸化物半導体膜４９２として、本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ系酸化物ター
ゲットを用いてスパッタリング法によりＩｎ−Ｇａ−Ｚｎ系酸化物膜を成膜する。
また、非晶質酸化物半導体膜４９２に過剰な水素（水や水酸基を含む）を除去（脱水化ま
たは脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、非晶質酸化物半
導体膜４９２が結晶化しない温度とし、代表的には２５０℃以上４００℃以下、好ましく
は３００℃以下とする。
脱水化又は脱水素化のための加熱処理は、非晶質酸化物半導体膜４９２に島状に加工され
る前に行ってもよい。
次に、非晶質酸化物半導体膜４９２に酸素４３１（少なくとも、酸素ラジカル、酸素原子
、酸素イオン、のいずれかを含む）を導入して、非晶質酸化物半導体膜４９２に酸素の供
給を行う。
本実施の形態では、イオン注入法により、露出した非晶質酸化物半導体膜４９２に酸素４
３１を注入する。酸素４３１の注入工程により、非晶質酸化物半導体膜４９２は、酸化物
半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれ
ている非晶質酸化物半導体膜４４３となる（図３（Ｃ）参照）。
供給された酸素４３１によって、非晶質酸化物半導体膜４４３中に存在する酸素欠損を補
填することができる。
次いで、非晶質酸化物半導体膜４４３上に絶縁膜４０７を形成する（図３（Ｄ）参照）。
絶縁膜４０７は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
絶縁膜４０７に含まれる酸化アルミニウム膜の膜厚は、３０ｎｍ以上５００ｎｍ以下、好
ましくは５０ｎｍ以上２００ｎｍ以下とする。
酸化アルミニウム膜も、該酸化アルミニウムが結晶状態における化学量論的組成比に対し
、酸素の含有量が過剰な領域が含まれていることが好ましい。
本実施の形態では、絶縁膜４０７として膜厚１００ｎｍの酸化アルミニウム膜を、スパッ
タリング法を用いて成膜する。
次に非晶質酸化物半導体膜４４３に加熱処理を行い、該非晶質酸化物半導体膜４４３の少
なくとも一部を結晶化させて、結晶性酸化物半導体膜４０３を形成する。
非晶質酸化物半導体膜４４３の少なくとも一部を結晶化させる加熱処理の温度は、２５０
℃以上７００℃以下、好ましくは４００℃以上、より好ましくは５００℃、さらに好まし
くは５５０℃以上とする。
本実施の形態では、結晶性酸化物半導体膜４０３として、表面に概略垂直なｃ軸を有して
いる結晶を含む結晶性酸化物半導体膜４０３を形成する。
非晶質酸化物半導体膜４４３上に絶縁膜４０７として設けられた酸化アルミニウム膜は、
水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック
効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導
体膜４０３）への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導
体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）からの放出を防止
する保護膜として機能する。
非晶質酸化物半導体膜４４３を結晶化させる加熱処理を、絶縁膜４０７として設けられた
酸化アルミニウム膜によって非晶質酸化物半導体膜４４３が覆われた状態で行うため、結
晶化のための加熱処理によって非晶質酸化物半導体膜４４３から酸素が放出されるのを防
止することができる。よって、得られる結晶性酸化物半導体膜４０３は、非晶質酸化物半
導体膜４４３の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比
に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体膜４０３は、水素、水分などの不純物の混入、及
び過剰に導入された酸素の放出が酸化アルミニウム膜によって防止されるため、高純度で
あり、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な
領域を含む。
結晶性酸化物半導体膜４０３中において、酸素が脱離した箇所では酸素欠損が存在する。
酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補
うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜４
０３は、酸素を過剰に含む膜（本実施の形態では酸素を過剰に含むＣＡＡＣ−ＯＳ膜）で
あり、結晶性酸化物半導体膜４０３は、酸素欠損が生じたとしても、膜中に過剰の酸素（
好ましくは化学量論的組成比より過剰の酸素）を含有することで、この過剰酸素が欠損部
分に作用して、直ちに酸素を欠損部分に補填することができる。
よって、該結晶性酸化物半導体膜４０３をトランジスタ４３０に用いることで、酸素欠損
に起因するトランジスタ４３０のしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフト
ΔＶｔｈを低減することができる。
以上の工程でトランジスタ４３０が形成される（図３（Ｅ）参照）。トランジスタ４３０
は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するト
ランジスタである。よって、トランジスタ４３０は、電気的特性変動が抑制されており、
電気的に安定である。
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶
性酸化物半導体膜４０３を用いたトランジスタ４３０は、オフ状態における電流値（オフ
電流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペ
ア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ
／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる
。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図４を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
本実施の形態では、開示する発明に係る半導体装置の作製方法において、非晶質酸化物半
導体膜への酸素導入工程を、トランジスタ４３０上に設けられた絶縁膜を通過して行う例
を示す。
図４（Ａ）乃至（Ｅ）に示すトランジスタ４３０は、ボトムゲート構造のトランジスタの
例である。図４（Ａ）乃至（Ｅ）にトランジスタ４３０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上にゲート電極層４０１を形成する（図４（Ａ）参照
）。
ゲート電極層４０１上にゲート絶縁膜４０２を形成する。本実施の形態では、ゲート絶縁
膜４０２は、酸化シリコン膜を用いる。
結晶性酸化物半導体膜４０３に接する酸化シリコン膜は該酸化シリコンが結晶状態におけ
る化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれていることが好ましい。
結晶性酸化物半導体膜４０３と接する酸化シリコン膜を、酸素を多く含む状態とすること
によって、酸化物半導体膜へ酸素を供給する供給源として好適に機能させることができる
。
次にゲート絶縁膜４０２上にソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する
。
次いで、ゲート絶縁膜４０２、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ上に
、非晶質酸化物半導体膜を形成し、島状に加工して非晶質酸化物半導体膜４９２を形成す
る（図４（Ｂ）参照）。
非晶質酸化物半導体膜４９２として、本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ系酸化物ター
ゲットを用いてスパッタリング法によりＩｎ−Ｇａ−Ｚｎ系酸化物膜を成膜する。
また、非晶質酸化物半導体膜４９２に過剰な水素（水や水酸基を含む）を除去（脱水化ま
たは脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、非晶質酸化物半
導体膜４９２が結晶化しない温度とし、代表的には２５０℃以上４００℃以下、好ましく
は３００℃以下とする。
脱水化又は脱水素化のための加熱処理は、非晶質酸化物半導体膜４９２に島状に加工され
る前に行ってもよい。
次いで、非晶質酸化物半導体膜４９２上に絶縁膜４０７を形成する（図４（Ｃ）参照）。
絶縁膜４０７は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
絶縁膜４０７に含まれる酸化アルミニウム膜の膜厚は、３０ｎｍ以上５００ｎｍ以下、好
ましくは５０ｎｍ以上２００ｎｍ以下とする。
酸化アルミニウム膜も、該酸化アルミニウムが結晶状態における化学量論的組成比に対し
、酸素の含有量が過剰な領域が含まれていることが好ましい。
本実施の形態では、絶縁膜４０７として膜厚１００ｎｍの酸化アルミニウム膜を、スパッ
タリング法を用いて成膜する。
次に、非晶質酸化物半導体膜４９２に酸素４３１（少なくとも、酸素ラジカル、酸素原子
、酸素イオン、のいずれかを含む）を導入して、非晶質酸化物半導体膜４９２に酸素の供
給を行う。
本実施の形態では、絶縁膜４０７の形成後に、イオン注入法により絶縁膜４０７を通過し
て、非晶質酸化物半導体膜４９２に酸素４３１を注入する。酸素４３１の注入工程により
、非晶質酸化物半導体膜４９２は、酸化物半導体が結晶状態における化学量論的組成比に
対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜４４３となる（図
４（Ｄ）参照）。
供給された酸素４３１によって、非晶質酸化物半導体膜４４３中に存在する酸素欠損を補
填することができる。
次に非晶質酸化物半導体膜４４３に加熱処理を行い、該非晶質酸化物半導体膜４４３の少
なくとも一部を結晶化させて、結晶性酸化物半導体膜４０３を形成する。
非晶質酸化物半導体膜４４３の少なくとも一部を結晶化させる加熱処理の温度は、２５０
℃以上７００℃以下、好ましくは４００℃以上、より好ましくは５００℃、さらに好まし
くは５５０℃以上とする。
本実施の形態では、結晶性酸化物半導体膜４０３として、表面に概略垂直なｃ軸を有して
いる結晶を含む結晶性酸化物半導体膜４０３を形成する。
非晶質酸化物半導体膜４４３上に絶縁膜４０７として設けられた酸化アルミニウム膜は、
水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック
効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導
体膜４０３）への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導
体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）からの放出を防止
する保護膜として機能する。
非晶質酸化物半導体膜４４３を結晶化させる加熱処理を、絶縁膜４０７として設けられた
酸化アルミニウム膜によって非晶質酸化物半導体膜４４３が覆われた状態で行うため、結
晶化のための加熱処理によって非晶質酸化物半導体膜４４３から酸素が放出されるのを防
止することができる。よって、得られる結晶性酸化物半導体膜４０３は、非晶質酸化物半
導体膜４４３の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比
に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体膜４０３は、水素、水分などの不純物の混入、及
び過剰に導入された酸素の放出が酸化アルミニウム膜によって防止されるため、高純度で
あり、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な
領域を含む。
結晶性酸化物半導体膜４０３中において、酸素が脱離した箇所では酸素欠損が存在する。
酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補
うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜４
０３は、酸素を過剰に含む膜（本実施の形態では酸素を過剰に含むＣＡＡＣ−ＯＳ膜）で
あり、結晶性酸化物半導体膜４０３は、酸素欠損が生じたとしても、膜中に過剰の酸素（
好ましくは化学量論的組成比より過剰の酸素）を含有することで、この過剰酸素が欠損部
分に作用して、直ちに酸素を欠損部分に補填することができる。
以上の工程でトランジスタ４３０が形成される（図４（Ｅ）参照）。トランジスタ４３０
は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するト
ランジスタである。よって、トランジスタ４３０は、電気的特性変動が抑制されており、
電気的に安定である。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図５を用いて説明
する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタ
を示す。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施
の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明
は省略する。
図５（Ａ）乃至（Ｆ）に示すトランジスタ４４０は、トップゲート構造のトランジスタの
例である。
図５（Ｆ）に示すように、トランジスタ４４０は、絶縁膜４３６が設けられた絶縁表面を
有する基板４００上に、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、結晶性酸化物
半導体膜４０３、ゲート絶縁膜４０２、ゲート電極層４０１を含む。トランジスタ４４０
上には、絶縁膜４０７が形成されている。
絶縁膜４０７は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。本実施
の形態では、絶縁膜４０７は酸化アルミニウム膜を用いる。
また、結晶性酸化物半導体膜４０３は、結晶性を有する酸化物半導体膜であり、本実施の
形態では、表面に平行なａ−ｂ面を有し、該表面に対して概略垂直なｃ軸を有している結
晶を含む酸化物半導体膜であって、単結晶構造ではなく、非晶質構造でもない構造であり
、ｃ軸配向を有した結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）である。結晶性酸化物半導体
膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制
し、信頼性の高い半導体装置とすることができる。
図５（Ａ）乃至（Ｆ）にトランジスタ４４０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に絶縁膜４３６を形成する。
絶縁膜４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン
、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化
ガリウム、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム
、又はこれらの混合材料を用いて形成することができる。
絶縁膜４３６は、単層でも積層でもよいが、結晶性酸化物半導体膜４０３に接する膜には
酸化物絶縁膜を用いることが好ましい。本実施の形態では絶縁膜４３６としてスパッタリ
ング法を用いて形成する酸化シリコン膜を用いる。
次に、絶縁膜４３６上に非晶質酸化物半導体膜４９１を形成する（図５（Ａ）参照）。
絶縁膜４３６は、非晶質酸化物半導体膜４９１と接するため、膜中（バルク中）に少なく
とも化学量論的組成比を超える量の酸素が存在することが好ましい。例えば、絶縁膜４３
６として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。
このような絶縁膜４３６を用いることで、非晶質酸化物半導体膜４９１に酸素を供給する
ことができ、特性を良好にすることができる。非晶質酸化物半導体膜４９１へ酸素を供給
することにより、膜中の酸素欠損を補填することができる。
例えば、酸素の供給源となる酸素を多く（過剰に）含む絶縁膜４３６を非晶質酸化物半導
体膜４９１と接して設けることによって、該絶縁膜４３６から非晶質酸化物半導体膜４９
１へ酸素を供給することができる。非晶質酸化物半導体膜４９１及び絶縁膜４３６を少な
くとも一部が接した状態で加熱工程を行うことによって結晶性酸化物半導体膜４０３への
酸素の供給を行ってもよい。
また、絶縁膜４３６において、結晶性酸化物半導体膜４０３（図５（Ａ）の工程では非晶
質酸化物半導体膜４９１）が接して形成される領域は、表面粗さの低減された表面である
ことが好ましい。具体的には、表面の平均面粗さは１ｎｍ以下、好ましくは０．３ｎｍ以
下、より好ましくは０．１ｎｍ以下であると好ましい。表面粗さの低減された表面に結晶
性酸化物半導体膜４０３（図５（Ａ）の工程では非晶質酸化物半導体膜４９１）を形成す
ることで、安定及び良好な結晶性を有する結晶性酸化物半導体膜４０３を得ることができ
る。
よって、絶縁膜４３６において結晶性酸化物半導体膜４０３（図５（Ａ）の工程では非晶
質酸化物半導体膜４９１）が接して形成される領域に、平坦化処理を行ってもよい。平坦
化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨（Ｃｈｅｍｉ
ｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法）、ドライエッチング
処理、プラズマ処理を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッ
タリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリ
ングを行うと、絶縁膜４３６の表面に付着している粉状物質（パーティクル、ごみともい
う）を除去することができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよ
く、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限
定されず、絶縁膜４３６表面の凹凸状態に合わせて適宜設定すればよい。
非晶質酸化物半導体膜４９１の形成工程において、非晶質酸化物半導体膜４９１に水素、
又は水がなるべく含まれないようにするために、非晶質酸化物半導体膜４９１の成膜の前
処理として、スパッタリング装置の予備加熱室で絶縁膜４３６が形成された基板を予備加
熱し、基板及び絶縁膜４３６に吸着した水素、水分などの不純物を脱離し排気することが
好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
非晶質酸化物半導体膜４９１の膜厚は、１ｎｍ以上２００ｎｍ以下（好ましくは５ｎｍ以
上３０ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅ
ｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ
Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。
また、非晶質酸化物半導体膜４９１に、過剰な水素（水や水酸基を含む）を除去（脱水化
または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、非晶質酸化物
半導体膜が結晶化しない温度とし、代表的には２５０℃以上４００℃以下、好ましくは３
００℃以下とする。
加熱処理は減圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一
つである電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気下４５０℃において
１時間の加熱工程を行う。加熱処理で非晶質酸化物半導体膜４９１を加熱した後、同じ炉
に高純度の酸素ガス、高純度の二窒化酸素ガス、又は超乾燥エアを導入してもよい。酸素
ガス又は二窒化酸素ガスの作用により、脱水化または脱水素化処理による不純物の排除工
程によって同時に減少してしまった非晶質酸化物半導体を構成する主成分材料である酸素
を供給することができる。
脱水化又は脱水素化のための加熱工程を、非晶質酸化物半導体膜４９１が非晶質酸化物半
導体膜４９２へ島状に加工される前に行うと、絶縁膜４３６に含まれる酸素が加熱工程に
よって放出されるのを防止することができるため好ましい。
なお、非晶質酸化物半導体膜４９１は、島状に加工してもよいし、形状を加工せず、膜状
のままでもよい。また、非晶質酸化物半導体膜４９１を素子ごとに分離する絶縁膜からな
る素子分離領域を設けてもよい。
本実施の形態では、非晶質酸化物半導体膜４９１をフォトリソグラフィ工程により島状の
非晶質酸化物半導体膜４９２に加工する。
なお、非晶質酸化物半導体膜４９１のエッチングは、ドライエッチングでもウェットエッ
チングでもよく、両方を用いてもよい。例えば、非晶質酸化物半導体膜４９１のウェット
エッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いる
ことができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
次いで、非晶質酸化物半導体膜４９２を覆うゲート絶縁膜４４２を形成する（図５（Ｂ）
参照）。
なお、非晶質酸化物半導体膜４９２上に形成するゲート絶縁膜４４２の被覆性を向上させ
るために、非晶質酸化物半導体膜４９２表面にも上記平坦化処理を行ってもよい。特にゲ
ート絶縁膜４４２として膜厚の薄い絶縁膜を用いる場合、非晶質酸化物半導体膜４９２表
面の平坦性が良好であることが好ましい。
ゲート絶縁膜４４２の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢ
Ｅ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲ
ート絶縁膜４４２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面
がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置を用いて成膜して
もよい。
ゲート絶縁膜４４２の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウ
ム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化
シリコン膜を用いて形成することができる。ゲート絶縁膜４４２は、非晶質酸化物半導体
膜４９２と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜４４２は
、膜中（バルク中）に少なくとも化学量論的組成比を超える量の酸素が存在することが好
ましく、例えば、ゲート絶縁膜４４２として、酸化シリコン膜を用いる場合には、ＳｉＯ
２＋α（ただし、α＞０）とする。本実施の形態では、ゲート絶縁膜４４２として、Ｓｉ
Ｏ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲー
ト絶縁膜４４２として用いることで、非晶質酸化物半導体膜４９２に酸素を供給すること
ができ、特性を良好にすることができる。さらに、ゲート絶縁膜４４２は、作製するトラ
ンジスタのサイズやゲート絶縁膜４４２の段差被覆性を考慮して形成することが好ましい
。
また、ゲート絶縁膜４４２の材料として酸化ハフニウム、酸化イットリウム、ハフニウム
シリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケ
ート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯ
ｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリ
ーク電流を低減できる。さらに、ゲート絶縁膜４４２は、単層構造としてもよいし、積層
構造としてもよい。
次に、非晶質酸化物半導体膜４９２に酸素４３１（少なくとも、酸素ラジカル、酸素原子
、酸素イオン、のいずれかを含む）を導入して、非晶質酸化物半導体膜４９２に酸素の供
給を行う。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマ
ージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
本実施の形態におけるトランジスタ４４０の作製工程において、酸素の導入工程は、非晶
質酸化物半導体膜４９１の形成後、絶縁膜４０７として酸化アルミニウム膜が形成される
前までに行う。なお、脱水化または脱水素化するための加熱処理は、酸素の導入工程の前
に行う。また、酸素の導入工程は、非晶質酸化物半導体膜に直接導入してもよいし、ゲー
ト絶縁膜や絶縁膜などの他の膜を通過して非晶質酸化物半導体膜へ導入してもよい。酸素
を非晶質酸化物半導体膜に他の膜を通過して導入する場合は、イオン注入法、イオンドー
ピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが、
酸素を露出された非晶質酸化物半導体膜（例えば、非晶質酸化物半導体膜４９１形成後、
非晶質酸化物半導体膜４９２形成後）へ直接導入する場合は、プラズマ処理なども用いる
ことができる。
本実施の形態では、イオン注入法によりゲート絶縁膜４４２を通過して、非晶質酸化物半
導体膜４９２に酸素４３１を注入する。酸素４３１の注入工程により、酸化物半導体が結
晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶
質酸化物半導体膜４４３となる（図５（Ｃ）参照）。
なお、酸素４３１の導入工程により、非晶質酸化物半導体膜４４３中の非晶質状態を、よ
り均一化することができる。
例えば、酸素４３１の導入工程によって導入された非晶質酸化物半導体膜４４３における
酸素濃度を１×１０１８／ｃｍ３以上３×１０２１／ｃｍ３以下とするのが好ましい。な
お、酸素過剰領域は、非晶質酸化物半導体膜４４３の一部（界面も含む）に存在していれ
ばよい。よって、酸素４３１を導入することにより、絶縁膜４３６と非晶質酸化物半導体
膜４４３との界面、非晶質酸化物半導体膜４４３中、又は非晶質酸化物半導体膜４４３と
ゲート絶縁膜４４２との界面の少なくとも一に酸素を含有させる。
非晶質酸化物半導体膜４４３は、酸化物半導体が結晶状態における化学量論的組成比に対
し、酸素の含有量が過剰な領域が含まれている。この場合、酸素の含有量は、酸化物半導
体の化学量論的組成比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の
酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。この
ような酸化物半導体の組成はＩｎＧａＺｎｍＯｍ＋３ｘ（ｘ＞１）で表すことができる。
例えば、ｍ＝１であるとき、酸化物半導体の組成はＩｎＧａＺｎＯ１＋３ｘ（ｘ＞１）と
なり、酸素過剰である場合には、１＋３ｘが４を越える値を示す。
供給された酸素４３１によって、非晶質酸化物半導体膜４４３中に存在する酸素欠損を補
填することができる。
本実施の形態のように、酸素を直接非晶質酸化物半導体膜へ導入する場合は、非晶質酸化
物半導体膜と接する絶縁膜を、必ずしも酸素を多く含む膜とする必要はないが、非晶質酸
化物半導体膜と接する絶縁膜を、酸素を多く含む膜とし、さらに酸素を直接非晶質酸化物
半導体膜に導入し、複数の酸素供給方法を行ってもよい。
そして、ゲート電極層４０１をゲート絶縁膜４４２上に形成する。ゲート電極層４０１の
材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネ
オジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成す
ることができる。また、ゲート電極層４０１としてリン等の不純物元素をドーピングした
多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用い
てもよい。ゲート電極層４０１は、単層構造としてもよいし、積層構造としてもよい。
また、ゲート電極層４０１の材料は、インジウム錫酸化物、酸化タングステンを含むイン
ジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジ
ウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素
を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導
電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート絶縁膜４４２と接するゲート電極層４０１の一層として、窒素を含む金属酸
化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜
や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−
Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることがで
きる。これらの膜は５電子ボルト、好ましくは５．５電子ボルト以上の仕事関数を有し、
ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにする
ことができ、所謂ノーマリーオフのスイッチング素子を実現できる。
ゲート電極層４０１の側面にサイドウォール構造の側壁絶縁層４１２ａ、４１２ｂ、ゲー
ト絶縁膜４０２を形成する。側壁絶縁層４１２ａ、４１２ｂは、ゲート電極層４０１を覆
う絶縁膜を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：反
応性イオンエッチング）法による異方性のエッチングによって絶縁膜を加工し、ゲート電
極層４０１の側壁に自己整合的にサイドウォール構造の側壁絶縁層４１２ａ、４１２ｂを
形成すればよい。ここで、絶縁膜について特に限定はないが、例えば、ＴＥＯＳ（Ｔｅｔ
ｒａｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜
酸化窒素等とを反応させて形成した段差被覆性のよい酸化シリコンを用いることができる
。絶縁膜は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリ
ング等の方法によって形成することができる。また、低温酸化（ＬＴＯ：Ｌｏｗ Ｔｅｍ
ｐｅｒａｔｕｒｅ Ｏｘｉｄａｔｉｏｎ）法により形成する酸化シリコンを用いてもよい
。
ゲート絶縁膜４０２はゲート電極層４０１、及び側壁絶縁層４１２ａ、４１２ｂをマスク
としてゲート絶縁膜４４２をエッチングして形成することができる。
また、本実施の形態では、絶縁膜をエッチングする際、ゲート電極層４０１上の絶縁膜を
除去し、ゲート電極層４０１を露出させるが、絶縁膜をゲート電極層４０１上に残すよう
な形状に側壁絶縁層４１２ａ、４１２ｂを形成してもよい。また、後工程でゲート電極層
４０１上に保護膜を形成してもよい。このようにゲート電極層４０１を保護することによ
って、エッチング加工する際、ゲート電極層の膜減りを防ぐことができる。なお、エッチ
ング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチング
方法を用いることができる。
次いで、側壁絶縁層４１２ａ、４１２ｂの一部、及び非晶質酸化物半導体膜４４３上に、
ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜
を形成する。該導電膜は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びド
レイン電極層に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、
Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化
チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａ
ｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金
属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン
膜）を積層させた構成としてもよい。また、ソース電極層、及びドレイン電極層に用いる
導電膜としては、導電性の金属酸化物で形成してもよい。導電性の金属酸化物としては酸
化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジ
ウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ
）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチング
を行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスク
を除去する（図５（Ｄ）参照）。
次いで、ゲート電極層４０１、側壁絶縁層４１２ａ、４１２ｂ、ソース電極層４０５ａ、
ドレイン電極層４０５ｂ上に、絶縁膜４０７を形成する（図５（Ｅ）参照）。絶縁膜４０
７は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
絶縁膜４０７に含まれる酸化アルミニウム膜の膜厚は、３０ｎｍ以上５００ｎｍ以下、好
ましくは５０ｎｍ以上２００ｎｍ以下とする。絶縁膜４０７は、スパッタリング法など、
絶縁膜４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができ
る。絶縁膜４０７に水素が含まれると、その水素の酸化物半導体膜への侵入、又は水素に
よる酸化物半導体膜中の酸素の引き抜きが生じ酸化物半導体膜が低抵抗化（Ｎ型化）して
しまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜４０７はできるだけ水
素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
酸化アルミニウム膜も、該酸化アルミニウムが結晶状態における化学量論的組成比に対し
、酸素の含有量が過剰な領域が含まれていることが好ましい。この場合、酸素の含有量は
、酸化アルミニウムの化学量論的組成比を超える程度とする。あるいは、酸素の含有量は
、単結晶の場合の酸素の量を超える程度とする。酸化アルミニウムの格子間に酸素が存在
する場合もある。組成がＡｌＯｘ（ｘ＞０）で表現される場合、ｘは３／２を超える酸素
過剰領域を有する酸化アルミニウム膜を用いることが好ましい。このような酸素過剰領域
は、酸化アルミニウム膜の一部（界面も含む）に存在していればよい。
本実施の形態では、絶縁膜４０７として膜厚１００ｎｍの酸化アルミニウム膜を、スパッ
タリング法を用いて成膜する。酸化アルミニウム膜のスパッタリング法による成膜は、希
ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気
下において行うことができる。
酸化物半導体膜の成膜時と同様に、絶縁膜４０７の成膜室内の残留水分を除去するために
は、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポン
プを用いて排気した成膜室で成膜した絶縁膜４０７に含まれる不純物の濃度を低減できる
。また、絶縁膜４０７の成膜室内の残留水分を除去するための排気手段としては、ターボ
分子ポンプにコールドトラップを加えたものであってもよい。
絶縁膜４０７を、成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は水素
化物などの不純物が除去された高純度ガスを用いることが好ましい。
絶縁膜４０７を積層する場合、酸化アルミニウム膜の他に、代表的には酸化シリコン膜、
酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜を
用いることができる。図１０（Ｂ）にトランジスタ４４０において、絶縁膜４０７を絶縁
膜４０７ａ、絶縁膜４０７ｂの積層構造とする例としてトランジスタ４４０ａを示す。
図１０（Ｂ）に示すように、ゲート電極層４０１、側壁絶縁層４１２ａ、４１２ｂ、ソー
ス電極層４０５ａ、ドレイン電極層４０５ｂ上に絶縁膜４０７ａを形成し、絶縁膜４０７
ａ上に絶縁膜４０７ｂを形成する。例えば、本実施の形態では、絶縁膜４０７ａとして、
酸化シリコンとして結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領
域が含まれている酸化シリコン膜を用い、絶縁膜４０７ｂとして酸化アルミニウム膜を用
いる。
次に非晶質酸化物半導体膜４４３に加熱処理を行い、該非晶質酸化物半導体膜４４３の少
なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化
物半導体膜４０３を形成する。
非晶質酸化物半導体膜４４３上に絶縁膜４０７として設けられた酸化アルミニウム膜は、
水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック
効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導
体膜４０３）への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導
体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）からの放出を防止
する保護膜として機能する。
非晶質酸化物半導体膜４４３を結晶化させる加熱処理を、絶縁膜４０７として設けられた
酸化アルミニウム膜によって非晶質酸化物半導体膜４４３が覆われた状態で行うため、結
晶化のための加熱処理によって非晶質酸化物半導体膜４４３から酸素が放出されるのを防
止することができる。よって、得られる結晶性酸化物半導体膜４０３は、非晶質酸化物半
導体膜４４３の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比
に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体膜４０３は、水素、水分などの不純物の混入、及
び過剰に導入された酸素の放出が酸化アルミニウム膜によって防止されるため、高純度で
あり、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な
領域を含む。
結晶性酸化物半導体膜４０３中において、酸素が脱離した箇所では酸素欠損が存在する。
酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補
うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜４
０３は、酸素を過剰に含む膜（本実施の形態では酸素を過剰に含むＣＡＡＣ−ＯＳ膜）で
あり、結晶性酸化物半導体膜４０３は、酸素欠損が生じたとしても、膜中に過剰の酸素（
好ましくは化学量論的組成比より過剰の酸素）を含有することで、この過剰酸素が欠損部
分に作用して、直ちに酸素を欠損部分に補填することができる。
よって、該結晶性酸化物半導体膜４０３をトランジスタ４４０に用いることで、酸素欠損
に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔ
ｈを低減することができる。
非晶質酸化物半導体膜４４３の少なくとも一部を結晶化させる加熱処理の温度は、３００
℃以上７００℃以下、好ましくは４５０℃以上６５０℃以下、より好ましくは５００℃、
さらに好ましくは５５０℃以上とする。
例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して酸素
雰囲気下４５０℃において１時間の加熱処理を行う。
高純度化され、酸素欠損が補填された結晶性酸化物半導体膜４０３は、水素、水などの不
純物が十分に除去されており、結晶性酸化物半導体膜４０３中の水素濃度は５×１０１９
／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下である。
このような結晶性酸化物半導体膜４０３中にはキャリアが極めて少なく（ゼロに近い）、
キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さら
に好ましくは１×１０１１／ｃｍ３未満である。
以上の工程でトランジスタ４４０が形成される（図５（Ｆ）参照）。トランジスタ４４０
は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するト
ランジスタである。よって、トランジスタ４４０は、電気的特性変動が抑制されており、
電気的に安定である。
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶
性酸化物半導体膜４０３を用いたトランジスタ４４０は、オフ状態における電流値（オフ
電流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペ
ア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ
／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる
。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態６）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図６を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
本実施の形態では、開示する発明に係る半導体装置の作製方法において、非晶質酸化物半
導体膜への酸素導入工程を、ゲート電極層を形成後にゲート絶縁膜を通過して行う例を示
す。
図６（Ａ）乃至（Ｅ）に本実施の形態におけるトランジスタ４４０の作製方法の一例を示
す。
まず、基板４００上に絶縁膜４３６を形成する。そして絶縁膜４３６上に非晶質酸化物半
導体膜４９２を形成する。非晶質酸化物半導体膜４９２を覆うようにゲート絶縁膜４４２
を形成する。
そして、ゲート電極層４０１をゲート絶縁膜４４２上に形成する（図６（Ａ）参照）。
また、非晶質酸化物半導体膜４９２に過剰な水素（水や水酸基を含む）を除去（脱水化ま
たは脱水素化）するための加熱処理を行ってもよい。
次に、非晶質酸化物半導体膜４９２に酸素４３１（少なくとも、酸素ラジカル、酸素原子
、酸素イオン、のいずれかを含む）を導入して、非晶質酸化物半導体膜４９２に酸素の供
給を行う。
本実施の形態では、ゲート電極層４０１の形成後に、イオン注入法によりゲート絶縁膜４
４２を通過して、非晶質酸化物半導体膜４９２に酸素４３１を注入する。酸素４３１の注
入工程により、非晶質酸化物半導体膜４９２は、酸化物半導体が結晶状態における化学量
論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜４４
３となる（図６（Ｂ）参照）。
酸素導入の際、ゲート電極層４０１がマスクとなり、ゲート電極層４０１が重畳する非晶
質酸化物半導体膜４９２の領域には酸素４３１が直接導入されない場合があるが、ゲート
電極層４０１の幅は狭い（例えばサブミクロンレベル）ため、非晶質酸化物半導体膜４４
３の結晶化のための加熱処理によって、非晶質酸化物半導体膜４４３中に導入された酸素
を、ゲート電極層４０１が重畳する非晶質酸化物半導体膜４４３の領域にも拡散させるこ
とができる。
供給された酸素４３１によって、非晶質酸化物半導体膜４４３中に存在する酸素欠損を補
填することができる。
ゲート電極層４０１の側面にサイドウォール構造の側壁絶縁層４１２ａ、４１２ｂ、ゲー
ト絶縁膜４０２を形成する。
ゲート絶縁膜４０２はゲート電極層４０１、及び側壁絶縁層４１２ａ、４１２ｂをマスク
としてゲート絶縁膜４４２をエッチングして形成することができる。
次いで、側壁絶縁層４１２ａ、４１２ｂの一部、及び非晶質酸化物半導体膜４４３上に、
ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜
を形成する。
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチング
を行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスク
を除去する（図６（Ｃ）参照）。
次いで、ゲート電極層４０１、側壁絶縁層４１２ａ、４１２ｂ、ソース電極層４０５ａ、
ドレイン電極層４０５ｂ上に、絶縁膜４０７を形成する（図６（Ｄ）参照）。絶縁膜４０
７は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
本実施の形態では、絶縁膜４０７として膜厚１００ｎｍの酸化アルミニウム膜を、スパッ
タリング法を用いて成膜する。
次に非晶質酸化物半導体膜４４３に加熱処理を行い、該非晶質酸化物半導体膜４４３の少
なくとも一部を結晶化させて、結晶性酸化物半導体膜４０３を形成する。さらにこの加熱
処理によって、非晶質酸化物半導体膜４４３全体に酸素が拡散し、膜全体にわたって酸素
が供給される。
本実施の形態では、結晶性酸化物半導体膜４０３として、表面に概略垂直なｃ軸を有して
いる結晶を含む結晶性酸化物半導体膜４０３を形成する。
非晶質酸化物半導体膜４４３上に絶縁膜４０７として設けられた酸化アルミニウム膜は、
水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック
効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導
体膜４０３）への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導
体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）からの放出を防止
する保護膜として機能する。
非晶質酸化物半導体膜４４３を結晶化させる加熱処理を、絶縁膜４０７として設けられた
酸化アルミニウム膜によって非晶質酸化物半導体膜４４３が覆われた状態で行うため、結
晶化のための加熱処理によって非晶質酸化物半導体膜４４３から酸素が放出されるのを防
止することができる。よって、得られる結晶性酸化物半導体膜４０３は、非晶質酸化物半
導体膜４４３の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比
に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体膜４０３は、水素、水分などの不純物の混入、及
び過剰に導入された酸素の放出が酸化アルミニウム膜によって防止されるため、高純度で
あり、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な
領域を含む。
結晶性酸化物半導体膜４０３中において、酸素が脱離した箇所では酸素欠損が存在する。
酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補
うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜４
０３は、酸素を過剰に含む膜（本実施の形態では酸素を過剰に含むＣＡＡＣ−ＯＳ膜）で
あり、結晶性酸化物半導体膜４０３は、酸素欠損が生じたとしても、膜中に過剰の酸素（
好ましくは化学量論的組成比より過剰の酸素）を含有することで、この過剰酸素が欠損部
分に作用して、直ちに酸素を欠損部分に補填することができる。
よって、該結晶性酸化物半導体膜４０３をトランジスタ４４０に用いることで、酸素欠損
に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔ
ｈを低減することができる。
以上の工程でトランジスタ４４０が形成される（図６（Ｅ）参照）。トランジスタ４４０
は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するト
ランジスタである。よって、トランジスタ４４０は、電気的特性変動が抑制されており、
電気的に安定である。
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶
性酸化物半導体膜４０３を用いたトランジスタ４４０は、オフ状態における電流値（オフ
電流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペ
ア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ
／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる
。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態７）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図７を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
本実施の形態では、開示する発明に係る半導体装置の作製方法において、非晶質酸化物半
導体膜への酸素導入工程を、トランジスタ上に設けられた絶縁膜を通過して行う例を示す
。
図７（Ａ）乃至（Ｅ）に本実施の形態におけるトランジスタ４２０の作製方法の一例を示
す。
まず、基板４００上に絶縁膜４３６を形成する。そして絶縁膜４３６上に非晶質酸化物半
導体膜４９２を形成する。非晶質酸化物半導体膜４９２を覆うようにゲート絶縁膜４４２
を形成する。
そして、ゲート電極層４０１をゲート絶縁膜４４２上に形成する（図７（Ａ）参照）。
なお、本実施の形態では、サイドウォール構造の側壁絶縁層を形成せず、ゲート絶縁膜も
島状に加工せず、連続膜として設けられるゲート絶縁膜４４２を用いる例を示す。
また、非晶質酸化物半導体膜４９２に過剰な水素（水や水酸基を含む）を除去（脱水化ま
たは脱水素化）するための加熱処理を行ってもよい。
次いで、ゲート絶縁膜４４２及びゲート電極層４０１上に、絶縁膜４０７を形成する（図
７（Ｂ）参照）。絶縁膜４０７は単層でも積層でもよいが、酸化アルミニウム膜を含む構
造とする。
本実施の形態では、絶縁膜４０７として膜厚１００ｎｍの酸化アルミニウム膜を、スパッ
タリング法を用いて成膜する。
次に、非晶質酸化物半導体膜４９２に酸素４３１（少なくとも、酸素ラジカル、酸素原子
、酸素イオン、のいずれかを含む）を導入して、非晶質酸化物半導体膜４９２に酸素の供
給を行う。
本実施の形態では、絶縁膜４０７の形成後に、イオン注入法によりゲート絶縁膜４４２及
び絶縁膜４０７を通過して、非晶質酸化物半導体膜４９２に酸素４３１を注入する。酸素
４３１の注入工程により、非晶質酸化物半導体膜４９２は、酸化物半導体が結晶状態にお
ける化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半
導体膜４４３となる（図７（Ｃ）参照）。
酸素導入の際、ゲート電極層４０１がマスクとなり、ゲート電極層４０１が重畳する非晶
質酸化物半導体膜４９２の領域には酸素４３１が直接導入されない場合があるが、ゲート
電極層４０１の幅は狭い（例えば０．３５μｍ）ため、非晶質酸化物半導体膜４４３の結
晶化のための加熱処理によって、非晶質酸化物半導体膜４４３中に導入された酸素を、ゲ
ート電極層４０１が重畳する非晶質酸化物半導体膜４４３の領域にも拡散させることがで
きる。
供給された酸素４３１によって、非晶質酸化物半導体膜４４３中に存在する酸素欠損を補
填することができる。
次に非晶質酸化物半導体膜４４３に加熱処理を行い、該非晶質酸化物半導体膜４４３の少
なくとも一部を結晶化させて、結晶性酸化物半導体膜４０３を形成する（図７（Ｄ）参照
）。さらにこの加熱処理によって、非晶質酸化物半導体膜４４３全体に酸素が拡散し、膜
全体にわたって酸素が供給される。
本実施の形態では、結晶性酸化物半導体膜４０３として、表面に概略垂直なｃ軸を有して
いる結晶を含む結晶性酸化物半導体膜４０３を形成する。
非晶質酸化物半導体膜４４３上に絶縁膜４０７として設けられた酸化アルミニウム膜は、
水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック
効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導
体膜４０３）への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導
体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）からの放出を防止
する保護膜として機能する。
非晶質酸化物半導体膜４４３を結晶化させる加熱処理を、絶縁膜４０７として設けられた
酸化アルミニウム膜によって非晶質酸化物半導体膜４４３が覆われた状態で行うため、結
晶化のための加熱処理によって非晶質酸化物半導体膜４４３から酸素が放出されるのを防
止することができる。よって、得られる結晶性酸化物半導体膜４０３は、非晶質酸化物半
導体膜４４３の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比
に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体膜４０３は、水素、水分などの不純物の混入、及
び過剰に導入された酸素の放出が酸化アルミニウム膜によって防止されるため、高純度で
あり、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な
領域を含む。
結晶性酸化物半導体膜４０３中において、酸素が脱離した箇所では酸素欠損が存在する。
酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補
うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜４
０３は、酸素を過剰に含む膜（本実施の形態では酸素を過剰に含むＣＡＡＣ−ＯＳ膜）で
あり、結晶性酸化物半導体膜４０３は、酸素欠損が生じたとしても、膜中に過剰の酸素（
好ましくは化学量論的組成比より過剰の酸素）を含有することで、この過剰酸素が欠損部
分に作用して、直ちに酸素を欠損部分に補填することができる。
よって、該結晶性酸化物半導体膜４０３をトランジスタ４２０に用いることで、酸素欠損
に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔ
ｈを低減することができる。
また、トランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平
坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン系樹脂、等の有機材料
を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を
用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、
平坦化絶縁膜を形成してもよい。
本実施の形態では、絶縁膜４０７上に平坦化絶縁膜４１５を形成する。また、ゲート絶縁
膜４４２、絶縁膜４０７、及び平坦化絶縁膜４１５に結晶性酸化物半導体膜４０３に達す
る開口を形成し、開口に結晶性酸化物半導体膜４０３と電気的に接続するソース電極層４
０５ａ、ドレイン電極層４０５ｂを形成する。
以上の工程でトランジスタ４２０が形成される（図７（Ｅ）参照）。トランジスタ４２０
は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するト
ランジスタである。よって、トランジスタ４２０は、電気的特性変動が抑制されており、
電気的に安定である。
また、絶縁膜４０７を積層する場合、酸化アルミニウム膜の他に、代表的には酸化シリコ
ン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶
縁膜を用いることができる。図１０（Ｃ）にトランジスタ４２０において、絶縁膜４０７
を絶縁膜４０７ａ、絶縁膜４０７ｂの積層構造とする例としてトランジスタ４２０ａを示
す。
図１０（Ｃ）に示すように、ゲート絶縁膜４０２及びゲート電極層４０１上に絶縁膜４０
７ａを形成し、絶縁膜４０７ａ上に絶縁膜４０７ｂを形成する。例えば、本実施の形態で
は、絶縁膜４０７ａとして、酸化シリコンが結晶状態における化学量論的組成比に対し、
酸素の含有量が過剰な領域が含まれている酸化シリコン膜を用い、絶縁膜４０７ｂとして
酸化アルミニウム膜を用いる。
絶縁膜４０７が絶縁膜４０７ａ、４０７ｂの積層構造の場合、非晶質酸化物半導体膜４９
２への酸素導入工程は、積層する絶縁膜４０７ａ、４０７ｂを通過して行うことができる
。
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶
性酸化物半導体膜４０３を用いたトランジスタ４２０は、オフ状態における電流値（オフ
電流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペ
ア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ
／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる
。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態８）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図８を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
本実施の形態では、上記実施の形態５とソース電極層及びドレイン電極層と結晶性酸化物
半導体膜との接続構造が異なるトランジスタの作製方法の例を示す。
図８（Ａ）乃至（Ｆ）に本実施の形態におけるトランジスタ４５０の作製方法の一例を示
す。
まず、基板４００上に絶縁膜４３６を形成する。
次いで、絶縁膜４３６上に、ソース電極層及びドレイン電極層（これと同じ層で形成され
る配線を含む）となる導電膜を形成する。
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチング
を行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスク
を除去する（図８（Ａ）参照）。
そして絶縁膜４３６、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ上に非晶質酸
化物半導体膜４９２を形成する（図８（Ｂ）参照）。非晶質酸化物半導体膜４９２を覆う
ようにゲート絶縁膜４０２を形成する（図８（Ｃ）参照）。
また、非晶質酸化物半導体膜４９２に過剰な水素（水や水酸基を含む）を除去（脱水化ま
たは脱水素化）するための加熱処理を行ってもよい。
次に、非晶質酸化物半導体膜４９２に酸素４３１（少なくとも、酸素ラジカル、酸素原子
、酸素イオン、のいずれかを含む）を導入して、非晶質酸化物半導体膜４９２に酸素の供
給を行う。
本実施の形態では、イオン注入法によりゲート絶縁膜４０２を通過して、非晶質酸化物半
導体膜４９２に酸素４３１を注入する。酸素４３１の注入工程により、非晶質酸化物半導
体膜４９２は、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量
が過剰な領域が含まれている非晶質酸化物半導体膜４４３となる（図８（Ｄ）参照）。
供給された酸素４３１によって、非晶質酸化物半導体膜４４３中に存在する酸素欠損を補
填することができる。
そして、ゲート電極層４０１をゲート絶縁膜４０２上に形成する。
本実施の形態では、ゲート電極層４０１の側面にサイドウォール構造の側壁絶縁層を設け
ない例を示すが、実施の形態５で示すようにサイドウォール構造の側壁絶縁層を設け、ゲ
ート絶縁膜４０２を島状に加工してもよい。
次いで、ゲート絶縁膜４０２、及びゲート電極層４０１上に、絶縁膜４０７を形成する（
図８（Ｅ）参照）。絶縁膜４０７は単層でも積層でもよいが、酸化アルミニウム膜を含む
構造とする。
本実施の形態では、絶縁膜４０７として膜厚１００ｎｍの酸化アルミニウム膜を、スパッ
タリング法を用いて成膜する。
次に非晶質酸化物半導体膜４４３に加熱処理を行い、該非晶質酸化物半導体膜４４３の少
なくとも一部を結晶化させて、結晶性酸化物半導体膜４０３を形成する。
本実施の形態では、結晶性酸化物半導体膜４０３として、表面に概略垂直なｃ軸を有して
いる結晶を含む結晶性酸化物半導体膜４０３を形成する。
非晶質酸化物半導体膜４４３上に絶縁膜４０７として設けられた酸化アルミニウム膜は、
水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック
効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導
体膜４０３）への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導
体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）からの放出を防止
する保護膜として機能する。
非晶質酸化物半導体膜４４３を結晶化させる加熱処理を、絶縁膜４０７として設けられた
酸化アルミニウム膜によって非晶質酸化物半導体膜４４３が覆われた状態で行うため、結
晶化のための加熱処理によって非晶質酸化物半導体膜４４３から酸素が放出されるのを防
止することができる。よって、得られる結晶性酸化物半導体膜４０３は、非晶質酸化物半
導体膜４４３の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比
に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体膜４０３は、水素、水分などの不純物の混入、及
び過剰に導入された酸素の放出が酸化アルミニウム膜によって防止されるため、高純度で
あり、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な
領域を含む。
結晶性酸化物半導体膜４０３中において、酸素が脱離した箇所では酸素欠損が存在する。
酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補
うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜４
０３は、酸素を過剰に含む膜（本実施の形態では酸素を過剰に含むＣＡＡＣ−ＯＳ膜）で
あり、結晶性酸化物半導体膜４０３は、酸素欠損が生じたとしても、膜中に過剰の酸素（
好ましくは化学量論的組成比より過剰の酸素）を含有することで、この過剰酸素が欠損部
分に作用して、直ちに酸素を欠損部分に補填することができる。
よって、該結晶性酸化物半導体膜４０３をトランジスタ４５０に用いることで、酸素欠損
に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔ
ｈを低減することができる。
また、絶縁膜４０７を積層する場合、酸化アルミニウム膜の他に、代表的には酸化シリコ
ン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶
縁膜を用いることができる。図１０（Ｄ）にトランジスタ４５０において、絶縁膜４０７
を絶縁膜４０７ａ、絶縁膜４０７ｂの積層構造とする例としてトランジスタ４５０ａを示
す。
図１０（Ｄ）に示すように、ゲート絶縁膜４０２及びゲート電極層４０１上に絶縁膜４０
７ａを形成し、絶縁膜４０７ａ上に絶縁膜４０７ｂを形成する。例えば、本実施の形態で
は、絶縁膜４０７ａとして、酸化シリコンが結晶状態における化学量論的組成比に対し、
酸素の含有量が過剰な領域が含まれている酸化シリコン膜を用い、絶縁膜４０７ｂとして
酸化アルミニウム膜を用いる。
以上の工程でトランジスタ４５０が形成される（図８（Ｆ）参照）。トランジスタ４５０
は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するト
ランジスタである。よって、トランジスタ４５０は、電気的特性変動が抑制されており、
電気的に安定である。
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶
性酸化物半導体膜４０３を用いたトランジスタ４５０は、オフ状態における電流値（オフ
電流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペ
ア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ
／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる
。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態９）
本実施の形態では、半導体装置の作製方法の他の一形態を説明する。上記実施の形態と同
一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことがで
き、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
なお、本実施の形態では、実施の形態８で示したトランジスタ４５０の作製工程において
、適用可能な酸素導入工程の例を、トランジスタ４５０ｃを用いて示す。
図９（Ａ）は、図８（Ｂ）の工程後、非晶質酸化物半導体膜４９２に直接酸素４３１を導
入する例である。酸素４３１の導入工程により、非晶質酸化物半導体膜４９２は、酸化物
半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれ
ている非晶質酸化物半導体膜４４３となる。供給された酸素４３１によって、非晶質酸化
物半導体膜４４３中に存在する酸素欠損を補填することができる。なお、図９（Ａ）のよ
うに、露出された非晶質酸化物半導体膜４９２に直接酸素を導入する場合、プラズマ処理
を用いることができる。
本発明の一形態によって作製することのできるトランジスタにおいて、ゲート電極層４０
１と、ソース電極層４０５ａ及びドレイン電極層４０５ｂとの位置関係は、ゲート絶縁膜
４０２を間に介して、重畳せずに形成されても、一部重畳して形成されてもよい。
例えば、実施の形態８において図８に示したトランジスタ４５０は、ソース電極層４０５
ａ、ドレイン電極層４０５ｂと、ゲート電極層４０１とが、ゲート絶縁膜４０２、及び結
晶性酸化物半導体膜４０３を間に介して一部重畳する構造の例である。
本実施の形態において図９（Ｂ）（Ｃ）に示すトランジスタ４５０ｃは、ソース電極層４
０５ａ、ドレイン電極層４０５ｂと、ゲート電極層４０１とが、ゲート絶縁膜４０２、及
び結晶性酸化物半導体膜４０３を間に介して重畳しない構造の例である。
図９（Ｂ）は、ゲート絶縁膜４０２上にゲート電極層４０１を形成後、非晶質酸化物半導
体膜４９２にゲート絶縁膜４０２を通過して酸素４３１を導入する例である。酸素４３１
の導入工程により、非晶質酸化物半導体膜４９２は、酸化物半導体が結晶状態における化
学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜
４４３となる。供給された酸素４３１によって、非晶質酸化物半導体膜４４３中に存在す
る酸素欠損を補填することができる。
図９（Ｃ）は、ゲート絶縁膜４０２及びゲート電極層４０１上に絶縁膜４０７を形成後、
非晶質酸化物半導体膜４９２にゲート絶縁膜４０２及び絶縁膜４０７を通過して酸素４３
１を導入する例である。酸素４３１の導入工程により、非晶質酸化物半導体膜４９２は、
酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が
含まれている非晶質酸化物半導体膜４４３となる。供給された酸素４３１によって、非晶
質酸化物半導体膜４４３中に存在する酸素欠損を補填することができる。
図９（Ｂ）（Ｃ）のように、非晶質酸化物半導体膜４９２への酸素４３１の導入工程をゲ
ート絶縁膜４０２及びゲート電極層４０１の形成後に行う場合、ゲート電極層４０１と、
ソース電極層４０５ａ及びドレイン電極層４０５ｂとが重畳しない構造であると、ゲート
電極層４０１と、ソース電極層４０５ａ及びドレイン電極層４０５ｂとの間に位置する非
晶質酸化物半導体膜４９２への酸素４３１の導入を比較的容易に行うことができる。
このように、結晶性酸化物半導体膜への酸素の導入工程は、脱水化又は脱水素化処理を行
った後であればよく、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸
化物半導体膜への酸素の導入は複数回行ってもよい。
以上の工程で作製されるトランジスタは、高純度化し、酸素欠損を補填する酸素を過剰に
含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタは、電気
的特性変動が抑制されており、電気的に安定である。
安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。
よって、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１０）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図１１を用い
て説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記
実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な
説明は省略する。
本実施の形態では、開示する発明に係る半導体装置の作製方法において、結晶性酸化物半
導体膜にソース領域及びドレイン領域として機能する不純物領域を形成する例である。ソ
ース領域及びドレイン領域として機能する不純物領域は、結晶性酸化物半導体膜への導電
率を変化させる不純物（ドーパントともいう）を導入して形成することができる。
ソース領域及びドレイン領域として機能する不純物領域におけるドーパントの濃度は、５
×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
導入するドーパントは、１５族元素およびホウ素とし、具体的にはリン、砒素、およびア
ンチモンならびにホウ素のいずれかから選択される一以上とする。また、結晶性酸化物半
導体膜にドーパントを導入する方法として、イオンドーピング法またはイオン注入法を用
いることができる。
イオンドーピング法またはイオン注入法によりドーパントを導入する際に、基板を加熱し
ながら行ってもよい。
なお、結晶性酸化物半導体膜にドーパントを導入する処理は、複数回行ってもよく、ドー
パントの種類も複数種用いてもよい。
ドーパントを導入した不純物領域は、ドーパントの導入により、一部非晶質化する場合が
ある。この場合、ドーパントの導入後に加熱処理を行うことによって、結晶性を回復する
ことができる。
図１１（Ａ）に実施の形態５又は実施の形態６で示したトランジスタ４４０において、結
晶性酸化物半導体膜４０３にソース領域又はドレイン領域として機能する不純物領域４０
４ａ、４０４ｂを設けたトランジスタ４４０ｂの例を示す。不純物領域４０４ａ、４０４
ｂは、ゲート電極層４０１、側壁絶縁層４１２ａ、４１２ｂをマスクとしてソース電極層
４０５ａ、ドレイン電極層４０５ｂの形成前に結晶性酸化物半導体膜４０３にドーパント
を導入することで形成することができる。
図１１（Ｂ）に実施の形態７で示したトランジスタ４２０において、結晶性酸化物半導体
膜４０３にソース領域又はドレイン領域として機能する不純物領域４０４ａ、４０４ｂを
設けたトランジスタ４２０ｂの例を示す。不純物領域４０４ａ、４０４ｂは、ゲート電極
層４０１をマスクとして結晶性酸化物半導体膜４０３にドーパントを導入することで形成
することができる。
図１１（Ｃ）に実施の形態８で示したトランジスタ４５０において、結晶性酸化物半導体
膜４０３にソース領域又はドレイン領域として機能する不純物領域４０４ａ、４０４ｂを
設けたトランジスタ４５０ｂの例を示す。不純物領域４０４ａ、４０４ｂは、ゲート電極
層４０１をマスクとして結晶性酸化物半導体膜４０３にドーパントを導入することで形成
することができる。
ソース領域又はドレイン領域として機能する不純物領域を設けることによって、不純物領
域の間に形成されるチャネル形成領域に加わる電界を緩和させることができる。また、不
純物領域において結晶性酸化物半導体膜と電極層とを電気的に接続させることによって、
結晶性酸化物半導体膜と電極層との接触抵抗を低減することができる。従って、トランジ
スタの電気特性を向上させることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１１）
実施の形態１乃至１０のいずれかで一例を示したトランジスタを用いて表示機能を有する
半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆
動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形
成することができる。
図１３（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むように
して、シール材４００５が設けられ、第２の基板４００６によって封止されている。図１
３（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領
域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成
された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形
成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与
えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕ
ｉｔ）４０１８ａ、４０１８ｂから供給されている。
図１３（Ｂ）（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走
査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画
素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。
よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材
４００５と第２の基板４００６とによって、表示素子と共に封止されている。図１３（Ｂ
）（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領
域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成
された信号線駆動回路４００３が実装されている。図１３（Ｂ）（Ｃ）においては、別途
形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に
与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図１３（Ｂ）（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板
４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を
別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみ
を別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図１３（Ａ）は、
ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり
、図１３（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１
３（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態１乃至１０のいずれかで一例を示したトランジスタを適用することがで
きる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図１３及び図１４を用いて説明する。図１４は、図１３（
Ａ）のＭ−Ｎにおける断面図に相当する。
図１３及び図１４で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１
６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する
端子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導
電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図１４では、画素部４００２に含まれるトランジスタ４
０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。
図１４（Ａ）では、トランジスタ４０１０、４０１１上には絶縁膜４０２０、絶縁膜４０
３２が設けられ、図１４（Ｂ）ではさらに、絶縁膜４０２１が設けられている。なお、絶
縁膜４０２３は下地膜として機能する絶縁膜である。
トランジスタ４０１０、トランジスタ４０１１としては、実施の形態１乃至１０のいずれ
かで示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示
したトランジスタ４１０と同様な構造を有するトランジスタを適用する例を示す。
トランジスタ４０１０及びトランジスタ４０１１は高純度化し、酸素欠損を補填する酸素
を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタ
４０１０及びトランジスタ４０１１は、電気的特性変動が抑制されており、電気的に安定
である。
よって、図１３及び図１４で示す本実施の形態の半導体装置として信頼性の高い半導体装
置を提供することができる。
また、本実施の形態では、絶縁膜上において駆動回路用のトランジスタ４０１１の結晶性
酸化物半導体膜のチャネル形成領域と重なる位置に導電層が設けられている例である。導
電層を結晶性酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、バ
イアス−熱ストレス試験（ＢＴ試験）前後におけるトランジスタ４０１１のしきい値電圧
の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ４０１１
のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能
させることもできる。また、導電層の電位がＧＮＤ、０Ｖ、或いはフローティング状態で
あってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含
む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。
導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な
特性が変動することを防止することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
図１４（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図１４（Ａ）
において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４
０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜とし
て機能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の
基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４
００８を介して積層する構成となっている。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のス
ペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュー
ビック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤
を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温
度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤
などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー
相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要で
あり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要と
なるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工
程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性
を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響
によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よ
って酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相を発現する液
晶組成物を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度の結晶性酸化物半
導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／
３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
本実施の形態で用いる高純度化された結晶性酸化物半導体膜を用いたトランジスタは、オ
フ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電
気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定でき
る。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制す
る効果を奏する。
また、本実施の形態で用いる高純度化された結晶性酸化物半導体膜を用いたトランジスタ
は、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このよ
うな高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチン
グトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成す
ることができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半
導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また
、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提
供することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる
。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、
液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は
、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である
。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向
に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれ
る方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明
はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用する
こともできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
図１４（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発
光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続し
ている。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、
第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１
３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることがで
きる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでもよい。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００
１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５
１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガ
スの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材
でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エ
チレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよ
い。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法で
ある。
なお、図１３及び図１４において、第１の基板４００１、第２の基板４００６としては、
ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラス
チック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌ
ａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライ
ド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる
。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィ
ルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフ
ィルムで挟んだ構造のシートを用いることもできる。
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。絶縁膜４０２０
はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分
などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高
い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
トランジスタ４０１０及びトランジスタ４０１１は、結晶性酸化物半導体膜を酸素の導入
工程により酸素過剰とした非晶質酸化物半導体膜を結晶化した結晶性酸化物半導体膜を有
する。非晶質酸化物半導体膜を結晶化させる加熱処理を、酸化アルミニウム膜に覆われた
状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜から酸素が放出
されるのを防止することができる。従って、得られる結晶性酸化物半導体膜は、非晶質酸
化物半導体膜の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比
に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体膜は、水素、水分などの不純物が混入しないため
高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組
成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。よって、該結晶性
酸化物半導体膜をトランジスタ４０１０及びトランジスタ４０１１に用いることで、酸素
欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔ
Ｖｔｈを低減することができる。
また、平坦化絶縁膜として機能する絶縁膜４０２１は、アクリル、ポリイミド、ベンゾシ
クロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることが
できる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂
、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお
、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
絶縁膜４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、Ｓ
ＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、
印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カー
テンコーター、ナイフコーター等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材
料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することがで
きる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘
導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１乃至１０のいずれかで示したトランジスタを適用することで、
様々な機能を有する半導体装置を提供することができる。
（実施の形態１２）
実施の形態１乃至１０のいずれかで一例を示したトランジスタを用いて、対象物の情報を
読み取るイメージセンサ機能を有する半導体装置を作製することができる。
図１５（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１５（Ａ）は
フォトセンサの等価回路であり、図１５（Ｂ）はフォトセンサの一部を示す断面図である
。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に
判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載して
いる。図１５（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１
乃至１０に示したトランジスタが適用でき、結晶性酸化物半導体膜を用いるトランジスタ
である。本実施の形態では、実施の形態１で示したトランジスタ４１０と同様な構造を有
するトランジスタを適用する例を示す。
図１５（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０
に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機
能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオ
ード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられて
いる。
トランジスタ６４０上には絶縁膜６３１、絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜
６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、
層間絶縁膜６３３上に形成した電極層６４１と、層間絶縁膜６３４上に設けられた電極層
６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０
６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
電極層６４１は、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層
６４２は電極層６４１を介して導電層６４５と電気的に接続している。導電層６４５は、
トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２は
トランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜
６０６ｂとして高抵抗な半導体膜（Ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の
導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の
不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法に
より形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓ
ｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、
又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５
０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、Ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン
膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン
（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、
気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２
００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元
素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成す
る。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、
ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッ
タリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以
下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモ
ルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半
導体を用いて形成してもよい。
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定
状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対し
て法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマン
スペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。
即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−
１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリ
ングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含
ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ま
せて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる
。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、ま
たは周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる
。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、Ｓ
ｉＦ４などの珪素を含む化合物を水素で希釈して形成することができる。また、珪素を含
む化合物（例えば水素化珪素）及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオ
ンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成すること
ができる。これらのときの珪素を含む化合物（例えば水素化珪素）に対して水素の流量比
を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍
とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６等の炭化物気体、ＧｅＨ
４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２
が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電
型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用
いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、そ
の材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディ
ップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オ
フセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコータ
ー等を用いて形成することができる。
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１はス
パッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分な
どの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い
。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
本実施の形態において、トランジスタ６４０は、酸素を過剰に導入された非晶質酸化物半
導体膜を結晶化した結晶性酸化物半導体膜を有する。非晶質酸化物半導体膜を結晶化させ
る加熱処理を、酸化アルミニウム膜に覆われた状態で行うため、結晶化のための加熱処理
によって非晶質酸化物半導体膜から酸素が放出されるのを防止することができる。従って
、得られる結晶性酸化物半導体膜は、非晶質酸化物半導体膜の含む酸素量を維持し、酸化
物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む
膜とすることができる。
従って、形成される結晶性酸化物半導体膜は、水素、水分などの不純物が混入せず、酸素
放出が防止されるため、高純度であり、酸化物半導体が結晶状態における化学量論的組成
比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。よって、該結晶性酸
化物半導体膜をトランジスタ６４０に用いることで、酸素欠損に起因するトランジスタの
しきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる
。
絶縁膜６３２としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層、
酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン層
、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物
絶縁膜の単層、又は積層を用いることができる。
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能す
る絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド、アクリル
樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機
絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−
ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等
の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取
ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いる
ことができる。
以上のように、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜
を有するトランジスタは、トランジスタの電気的特性変動が抑制されており、電気的に安
定である。よって、該トランジスタを用いることで信頼性の高い半導体装置を提供するこ
とができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１３）
実施の形態１乃至１０のいずれかで一例を示したトランジスタは、複数のトランジスタを
積層する集積回路を有する半導体装置に好適に用いることができる。本実施の形態では、
半導体装置の一例として、記憶媒体（メモリ素子）の例を示す。
実施の形態では、単結晶半導体基板に作製された第１のトランジスタであるトランジスタ
１４０と絶縁膜を介してトランジスタ１４０の上方に半導体膜を用いて作製された第２の
トランジスタであるトランジスタ１６２を含む半導体装置を作製する。実施の形態１乃至
１０のいずれかで一例を示したトランジスタは、トランジスタ１６２に好適に用いること
ができる。本実施の形態では、トランジスタ１６２として実施の形態５で示したトランジ
スタ４４０と同様な構造を有するトランジスタを用いる例を示す。
積層するトランジスタ１４０、トランジスタ１６２の半導体材料、及び構造は、同一でも
よいし異なっていてもよい。本実施の形態では、記憶媒体（メモリ素子）の回路に好適な
材料及び構造のトランジスタをそれぞれ用いる例である。
図１２は、半導体装置の構成の一例である。図１２（Ａ）には、半導体装置の断面を、図
１２（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図１２（Ａ）は、図１２
（Ｂ）のＣ１−Ｃ２およびＤ１−Ｄ２における断面に相当する。また、図１２（Ｃ）には
、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図１２（Ａ）お
よび図１２（Ｂ）に示される半導体装置は、下部に第１の半導体材料を用いたトランジス
タ１４０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有する。本実施
の形態では、第１の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料
を酸化物半導体とする。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲ
ルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いること
ができ、単結晶半導体を用いるのが好ましい。他に、有機半導体材料などを用いてもよい
。このような半導体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化
物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
図１２における半導体装置の作製方法を図１２（Ａ）乃至（Ｃ）を用いて説明する。
トランジスタ１４０は、半導体材料（例えば、シリコンなど）を含む基板１８５に設けら
れたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物
領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１
１６上に設けられたゲート絶縁膜１０８と、ゲート絶縁膜１０８上に設けられたゲート電
極１１０とを有する。
半導体材料を含む基板１８５は、シリコンや炭化シリコンなどの単結晶半導体基板、多結
晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用す
ることができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体膜が設け
られた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料か
らなる半導体膜が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体
膜は、シリコン半導体膜に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁
基板上に絶縁膜を介して半導体膜が設けられた構成のものが含まれるものとする。
ＳＯＩ基板の作製方法としては、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱
することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠
陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による成
長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体膜
を形成する方法等を用いることができる。
例えば、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの
面から一定の深さに脆弱化層を形成し、単結晶半導体基板の一つの面上、又は素子基板上
のどちらか一方に絶縁膜を形成する。単結晶半導体基板と素子基板を、絶縁膜を挟んで重
ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する
熱処理を行い、単結晶半導体基板より半導体膜として単結晶半導体膜を素子基板上に形成
する。上記方法を用いて作製されたＳＯＩ基板も好適に用いることができる。
基板１８５上にはトランジスタ１４０を囲むように素子分離絶縁層１０６が設けられてい
る。なお、高集積化を実現するためには、図１２に示すようにトランジスタ１４０がサイ
ドウォールとなる側壁絶縁層を有しない構成とすることが望ましい。一方で、トランジス
タ１４０の特性を重視する場合には、ゲート電極１１０の側面にサイドウォールとなる側
壁絶縁層を設け、不純物濃度が異なる領域を含む不純物領域１２０を設けてもよい。
単結晶半導体基板を用いたトランジスタ１４０は、高速動作が可能である。このため、当
該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速
に行うことができる。トランジスタ１４０を覆うように絶縁膜を２層形成する。トランジ
スタ１６２および容量素子１６４の形成前の処理として、該絶縁膜２層にＣＭＰ処理を施
して、平坦化した絶縁膜１２８、絶縁膜１３０を形成し、同時にゲート電極１１０の上面
を露出させる。
絶縁膜１２８、絶縁膜１３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化
アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化
酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁
膜１２８、絶縁膜１３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成する
ことができる。
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いるこ
とができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いること
ができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁膜
１２８、絶縁膜１３０を形成してもよい。
なお、絶縁膜１３０において、半導体膜と接する膜は酸化シリコン膜を用いる。
本実施の形態では、絶縁膜１２８としてスパッタリング法により膜厚５０ｎｍの酸化窒化
シリコン膜を形成し、絶縁膜１３０としてスパッタリング法により膜厚５５０ｎｍの酸化
シリコン膜を形成する。
ＣＭＰ処理により十分に平坦化した絶縁膜１３０上に半導体膜を形成する。本実施の形態
では、半導体膜としてＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いてスパッタリング法に
より酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領
域を含む非晶質酸化物半導体膜を形成する。
次に非晶質酸化物半導体膜を選択的にエッチングして島状の非晶質酸化物半導体膜を形成
し、非晶質酸化物半導体膜に酸素導入工程を行う。非晶質酸化物半導体膜上にゲート絶縁
膜１４６、ゲート電極層１４８、側壁絶縁層１３６ａ、１３６ｂを形成する。
ゲート絶縁膜１４６として、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シ
リコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウ
ム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハ
フニウム膜、又は酸化ガリウム膜を形成することができる。
ゲート電極層１４８は、ゲート絶縁膜１４６上に導電層を形成した後に、当該導電層を選
択的にエッチングすることによって形成することができる。
次に、ゲート電極１１０、絶縁膜１２８、絶縁膜１３０などの上に導電層を形成し、該導
電層を選択的にエッチングして、ソース電極またはドレイン電極１４２ａ、ソース電極ま
たはドレイン電極１４２ｂを形成する。
導電層は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ
法を用いて形成することができる。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔ
ａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を成分とする合金等を用いること
ができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合
わせた材料を用いてもよい。
導電層は、単層構造であってもよいし、２層以上の積層構造としてもよい。例えば、チタ
ン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。な
お、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有す
るソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２
ｂへの加工が容易であるというメリットがある。
次に、非晶質酸化物半導体膜、ゲート絶縁膜１４６、ゲート電極層１４８、側壁絶縁層１
３６ａ、１３６ｂ上に、酸化アルミニウム膜を含む絶縁膜１５０を形成する。絶縁膜１５
０を積層構造とする場合、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリ
コン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム
膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜、又は酸化ガ
リウム膜を酸化アルミニウム膜と積層して形成してもよい。
次に非晶質酸化物半導体膜に加熱処理を行い、該非晶質酸化物半導体膜の少なくとも一部
を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜１
４４を形成する。
酸化物半導体膜上に絶縁膜１５０として設けられた酸化アルミニウム膜は、水素、水分な
どの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い
。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
非晶質酸化物半導体膜を結晶化させる加熱処理を、絶縁膜１５０として設けられた酸化ア
ルミニウム膜に覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物
半導体膜から酸素が放出されるのを防止することができる。従って、得られる結晶性酸化
物半導体膜１４４は、非晶質酸化物半導体膜の含む酸素量を維持し、酸化物半導体が結晶
状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることが
できる。
従って、形成される結晶性酸化物半導体膜１４４は、水素、水分などの不純物が混入しな
いため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量
論的組成比に対し、酸素の含有量が過剰な領域を含む。よって、該結晶性酸化物半導体膜
１４４をトランジスタ１６２に用いることで、酸素欠損に起因するトランジスタのしきい
値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
非晶質酸化物半導体膜の少なくとも一部を結晶化させる加熱処理の温度は、２５０℃以上
７００℃以下、好ましくは４００℃以上、より好ましくは５００℃、さらに好ましくは５
５０℃以上とする。
絶縁膜１５０上において、ソース電極またはドレイン電極１４２ａと重畳する領域に電極
層１５３を形成する。
次にトランジスタ１６２、及び絶縁膜１５０上に、絶縁膜１５２を形成する。絶縁膜１５
２は、スパッタリング法やＣＶＤ法などを用いて形成することができる。また、酸化シリ
コン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶
縁材料を含む材料を用いて形成することができる。
次に、ゲート絶縁膜１４６、絶縁膜１５０、及び絶縁膜１５２に、ソース電極またはドレ
イン電極１４２ｂにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた
選択的なエッチングにより行われる。
その後、上記開口にソース電極またはドレイン電極１４２ｂに接する配線１５６を形成す
る。なお、図１２にはソース電極またはドレイン電極１４２ｂと配線１５６との接続箇所
は図示していない。
配線１５６は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣ
ＶＤ法を用いて導電層を形成した後、当該導電層をエッチング加工することによって形成
される。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選
ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚ
ｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい
。詳細は、ソース電極またはドレイン電極１４２ａなどと同様である。
以上の工程でトランジスタ１６２及び容量素子１６４が完成する。トランジスタ１６２は
、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜１４４を有す
るトランジスタである。よって、トランジスタ１６２は、電気的特性変動が抑制されてお
り、電気的に安定である。容量素子１６４は、ソース電極またはドレイン電極１４２ａ、
結晶性酸化物半導体膜１４４、ゲート絶縁膜１４６、および電極層１５３、で構成される
。
なお、図１２の容量素子１６４では、結晶性酸化物半導体膜１４４とゲート絶縁膜１４６
を積層させることにより、ソース電極またはドレイン電極１４２ａと、電極層１５３との
間の絶縁性を十分に確保することができる。もちろん、十分な容量を確保するために、結
晶性酸化物半導体膜１４４を有しない構成の容量素子１６４を採用してもよい。また、絶
縁膜を有する構成の容量素子１６４を採用してもよい。さらに、容量が不要の場合は、容
量素子１６４を設けない構成とすることも可能である。
図１２（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す
。図１２（Ｃ）において、トランジスタ１６２のソース電極またはドレイン電極の一方と
、容量素子１６４の電極の一方と、トランジスタ１４０のゲート電極と、は電気的に接続
されている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ
１４０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線
とも呼ぶ）とトランジスタ１４０のドレイン電極とは、電気的に接続されている。また、
第３の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１６２のソース
電極またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ
：第２の信号線とも呼ぶ）と、トランジスタ１６２のゲート電極とは、電気的に接続され
ている。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６
４の電極の他方は電気的に接続されている。
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有し
ているため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６２のソース
電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ１４０
のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間
にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノ
ードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易
になる。
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トラン
ジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これ
により、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積
される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル
電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後
、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ
１６２をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには
所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を
蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
トランジスタ１６２のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長時
間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフ
レッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減すること
ができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持する
ことが可能である。
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を与
えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持さ
れた電荷量に応じて、トランジスタ１４０は異なる状態をとる。一般に、トランジスタ１
４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合の
トランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が
保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｌより低くなるた
めである。ここで、見かけのしきい値とは、トランジスタ１４０を「オン状態」とするた
めに必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ
＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判別
できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第
５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１４０は「オン状態」と
なる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ
＿Ｌ）となっても、トランジスタ１４０は「オフ状態」のままである。このため、第５の
配線の電位を制御して、トランジスタ１４０のオン状態またはオフ状態を読み出す（第２
の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電
荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係
る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１６２がオン状態
となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電
位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄
積される。その後、第４の配線の電位をトランジスタ１６２がオフ状態となる電位にして
、トランジスタ１６２をオフ状態とすることにより、ノードＦＧには、新たな情報に係る
電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の
電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで
、記憶させた情報を上書きすることが可能である。
本実施の形態で示すトランジスタ１６２は、高純度化され、酸素を過剰に含む酸化物半導
体膜を結晶性酸化物半導体膜１４４に用いることで、トランジスタ１６２のオフ電流を十
分に低減することができる。そして、このようなトランジスタを用いることで、極めて長
期にわたり記憶内容を保持することが可能な半導体装置が得られる。
以上のように、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜
を有するトランジスタは、トランジスタの電気的特性変動が抑制されており、電気的に安
定である。よって、該トランジスタを用いることで信頼性の高い半導体装置を提供するこ
とができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態１４）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説
明する。
図１６（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００
２、表示部３００３、キーボード３００４などによって構成されている。実施の形態１乃
至１３のいずれかで示した半導体装置を表示部３００３に適用することにより、信頼性の
高いノート型のパーソナルコンピュータとすることができる。
図１６（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、
外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用
の付属品としてスタイラス３０２２がある。実施の形態１乃至１３のいずれかで示した半
導体装置を表示部３０２３に適用することにより、より信頼性の高い携帯情報端末（ＰＤ
Ａ）とすることができる。
図１６（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍は、筐体２７０１およ
び筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸
部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことがで
きる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１６（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図１６（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態
１乃至１３のいずれかで示した半導体装置を表示部２７０５、表示部２７０７に適用する
ことにより、信頼性の高い電子書籍とすることができる。表示部２７０５として半透過型
、又は反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想されるた
め、太陽電池を設け、太陽電池による発電、及びバッテリーでの充電を行えるようにして
もよい。なおバッテリーとしては、リチウムイオン電池を用いると、小型化を図れる等の
利点がある。
また、図１６（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを
備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成と
してもよい。
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍
サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能で
ある。
図１６（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成さ
れている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォ
ン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子
２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セ
ル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８
０１内部に内蔵されている。実施の形態１乃至１３のいずれかで示した半導体装置を表示
パネル２８０２に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図１６（Ｄ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
１６（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図１６（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、
接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６な
どによって構成されている。実施の形態１乃至１３のいずれかで示した半導体装置を表示
部（Ａ）３０５７、表示部（Ｂ）３０５５に適用することにより、信頼性の高いデジタル
ビデオカメラとすることができる。
図１６（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体９６
０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示すること
が可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を
示している。実施の形態１乃至１３のいずれかで示した半導体装置を表示部９６０３に適
用することにより、信頼性の高いテレビジョン装置とすることができる。
テレビジョン装置の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作
機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する
情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般
のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信
ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者
と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
本実施例では、開示する発明に係る半導体装置において用いる酸化アルミニウム膜のバリ
ア膜としての特性について評価を行った。図１７乃至図２０に結果を示す。評価方法とし
ては、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐ
ｅｃｔｒｏｍｅｔｒｙ）と、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃ
ｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析法を用いた。
まず、ＳＩＭＳ分析によって行った評価を示す。試料は、比較例としてガラス基板上にス
パッタリング法による酸化シリコン膜が膜厚１００ｎｍ形成された比較例試料Ａと、実施
例としてガラス基板上にスパッタリング法により酸化シリコン膜が膜厚１００ｎｍ形成さ
れ、酸化シリコン膜上にスパッタリング法により酸化アルミニウム膜が膜厚１００ｎｍ形
成された実施例試料Ａを作製した。
比較例試料Ａ及び実施例試料Ａにおいて、酸化シリコン膜の成膜条件は、ターゲットとし
て酸化シリコン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットの間との距離を
６０ｍｍ、圧力０．４Ｐａ、電源１．５ｋＷ、酸素（酸素流量５０ｓｃｃｍ）雰囲気下、
基板温度１００℃とした。
実施例試料Ａにおいて、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アルミ
ニウム（Ａｌ２Ｏ３）ターゲットを用い、ガラス基板とターゲットの間との距離を６０ｍ
ｍ、圧力０．４Ｐａ、電源１．５ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：
酸素流量２５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
比較例試料Ａ及び実施例試料Ａにプレッシャークッカー試験（ＰＣＴ：Ｐｒｅｓｓｕｒｅ
Ｃｏｏｋｅｒ Ｔｅｓｔ）を行った。本実施例ではＰＣＴ試験として、温度１３０℃、
湿度８５％、Ｈ２Ｏ（水）：Ｄ２Ｏ（重水）＝３：１雰囲気、２．３気圧（０．２３ＭＰ
ａ）の条件で比較例試料Ａ及び実施例試料Ａを１００時間保持した。
ＳＩＭＳ分析としてＳＳＤＰ（Ｓｕｂｓｔｒａｔｅ Ｓｉｄｅ Ｄｅｐｔｈ Ｐｒｏｆｉ
ｌｅ）−ＳＩＭＳを用いて、ＰＣＴ試験前とＰＣＴ試験後の比較例試料Ａ及び実施例試料
Ａに対して、各試料のＨ原子及びＤ（重水素）原子の濃度を測定した。なお、Ｄ原子とは
、元素記号２Ｈで表される水素の同位体の１つである。
図１７（Ａ１）に比較例試料ＡのＰＣＴ試験前、図１７（Ａ２）に比較例試料ＡのＰＣＴ
試験後のＳＩＭＳによるＨ原子及びＤ原子の濃度プロファイルを示す。図１７（Ａ１）及
び図１７（Ａ２）において、Ｄ原子ｅｘｐｅｃｔｅｄプロファイルは、Ｄ原子の存在比が
０．０１５％としてＨ原子のプロファイルから算出した自然界に存在するＤ原子の濃度プ
ロファイルである。よって、ＰＣＴ試験によって試料中に混入したＤ原子量は、実測のＤ
原子濃度とＤ原子ｅｘｐｅｃｔｅｄ濃度との差分となる。実測のＤ原子濃度からＤ原子ｅ
ｘｐｅｃｔｅｄ濃度を差し引いたＤ原子の濃度プロファイルを、ＰＣＴ試験前を図１７（
Ｂ１）、ＰＣＴ試験後を図１７（Ｂ２）に示す。
同様に、図１８（Ａ１）に実施例試料ＡのＰＣＴ試験前、図１８（Ａ２）に実施例試料Ａ
のＰＣＴ試験後のＳＩＭＳによるＨ原子及びＤ原子の濃度プロファイルを示す。また、実
測のＤ原子濃度からＤ原子ｅｘｐｅｃｔｅｄ濃度を差し引いたＤ原子の濃度プロファイル
を、ＰＣＴ試験前を図１８（Ｂ１）、ＰＣＴ試験後を図１８（Ｂ２）に示す。
なお、本実施例のＳＩＭＳ分析結果は、すべて酸化シリコン膜の標準試料により定量した
結果を示している。
図１７に示すように、ＰＣＴ試験前は重なっていた実測のＤ原子の濃度プロファイルとＤ
原子ｅｘｐｅｃｔｅｄプロファイルが、ＰＣＴ試験後は実測のＤ原子の濃度プロファイル
が高濃度に増大しており、酸化シリコン膜中にＤ原子が混入したことがわかる。従って、
比較例試料の酸化シリコン膜は、外部からの水分（Ｈ２Ｏ、Ｄ２Ｏ）に対し、バリア性が
低いことが確認できた。
一方、図１８に示すように、酸化シリコン膜上に酸化アルミニウム膜を積層した実施例試
料Ａは、ＰＣＴ試験後でも酸化アルミニウム膜表面にややＤ原子の侵入が見られるだけで
、酸化アルミニウム膜深さ３０ｎｍ付近以降、及び酸化シリコン膜にはＤ原子の侵入が見
られない。従って、酸化アルミニウム膜は外部からの水分（Ｈ２Ｏ、Ｄ２Ｏ）に対し、バ
リア性が高いことが確認できた。
次に、ＴＤＳ分析によって行った評価を示す。試料は、実施例として、ガラス基板上にス
パッタリング法により酸化シリコン膜が膜厚１００ｎｍ形成され、酸化シリコン膜上にス
パッタリング法により酸化アルミニウム膜が膜厚２０ｎｍ形成された実施例試料Ｂを作製
した。また、比較例として、実施例試料ＢをＴＤＳ分析によって測定後、実施例試料Ｂか
ら酸化アルミニウム膜を除去し、ガラス基板上に酸化シリコン膜のみが形成された比較例
試料Ｂを作製した。
比較例試料Ｂ及び実施例試料Ｂにおいて、酸化シリコン膜の成膜条件は、ターゲットとし
て酸化シリコン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットの間との距離を
６０ｍｍ、圧力０．４Ｐａ、電源１．５ｋＷ、酸素（酸素流量５０ｓｃｃｍ）雰囲気下、
基板温度１００℃とした。
実施例試料Ｂにおいて、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アルミ
ニウム（Ａｌ２Ｏ３）ターゲットを用い、ガラス基板とターゲットの間との距離を６０ｍ
ｍ、圧力０．４Ｐａ、電源１．５ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：
酸素流量２５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
比較例試料Ｂ及び実施例試料Ｂにおいて、さらに３００℃加熱処理、４５０℃加熱処理、
６００℃加熱処理の条件で、それぞれ窒素雰囲気下で１時間処理を行い、試料を作成した
。
比較例試料Ｂ及び実施例試料Ｂにおいて、加熱処理なし、３００℃加熱処理、４５０℃加
熱処理、６００℃加熱処理と４つの条件で作製された試料にそれぞれＴＤＳ分析を行った
。比較例試料Ｂ及び実施例試料Ｂにおいて、図１９（Ａ）及び図２０（Ａ）に加熱処理な
し、図１９（Ｂ）及び図２０（Ｂ）に３００℃加熱処理、図１９（Ｃ）及び図２０（Ｃ）
に４５０℃加熱処理、図１９（Ｄ）及び図２０（Ｄ）に６００℃加熱処理を行った各試料
の測定されたＭ／ｚ＝３２（Ｏ２）のＴＤＳ結果を示す。
図１９（Ａ）乃至（Ｄ）に示すように、比較例試料Ｂは加熱処理なしの図１９（Ａ）では
酸化シリコン膜から酸素の放出が見られるが、図１９（Ｂ）の３００℃加熱処理を行った
試料では酸素の放出量が大きく減少し、図１９（Ｃ）の４５０℃加熱処理を行った試料及
び図１９（Ｄ）の６００℃加熱処理を行った試料においては、ＴＤＳ測定のバックグラウ
ンド以下となってしまった。
図１９（Ａ）乃至（Ｄ）の結果から、酸化シリコン膜中に含まれる過剰酸素の９割以上が
３００℃の加熱処理によって酸化シリコン膜中から外部へ放出され、４５０℃、６００℃
の加熱処理によってはほぼ全ての酸化シリコン膜中に含まれる過剰酸素が酸化シリコン膜
外部へ放出されたことがわかる。従って、酸化シリコン膜は酸素に対するバリア性が低い
ことが確認できた。
一方、図２０（Ａ）乃至（Ｄ）に示すように、酸化シリコン膜上に酸化アルミニウム膜を
形成した実施例試料Ｂにおいては、３００℃、４５０℃、６００℃の加熱処理を行った試
料においても、加熱処理なしの試料と同等の量の酸素の放出が見られた。
図２０（Ａ）乃至（Ｄ）の結果から、酸化アルミニウム膜を酸化シリコン膜上に形成する
ことで、加熱処理を行っても酸化シリコン膜中に含まれる過剰酸素は容易に外部へ放出さ
れず、酸化シリコン膜中に含有した状態がかなりの程度保持されることがわかる。従って
酸化アルミニウム膜は酸素に対するバリア性が高いことが確認できた。
以上の結果から、酸化アルミニウム膜は水素及び水分に対するバリア性と、酸素に対する
バリア性の両方を有しており、水素、水分、及び酸素に対するバリア膜として好適に機能
することが確認できた。
従って、酸化アルミニウム膜は、酸化物半導体膜を含むトランジスタの作製工程中及び作
製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び
酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保
護膜として機能することができる。
従って、形成される結晶性酸化物半導体膜は、水素、水分などの不純物が混入しないため
高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組
成比に対し、酸素の含有量が過剰な領域を含む。よって、該結晶性酸化物半導体膜をトラ
ンジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばら
つき、しきい値電圧のシフトΔＶｔｈを低減することができる。

Claims (3)

  1. ゲート電極を形成し、
    前記ゲート電極上に第１の絶縁膜を形成し、
    前記第１の絶縁膜形成後に第１の加熱処理を行い、
    前記第１の加熱処理後に、前記第１の絶縁膜上に酸化物半導体膜を形成し、
    前記酸化物半導体膜上に第２の絶縁膜を形成し、
    前記第２の絶縁膜を通過させて、前記酸化物半導体膜に酸素を導入し、
    酸素を導入後に、前記第２の絶縁膜上に酸化アルミニウム膜を形成し、
    前記酸化アルミニウム膜を形成後に、第２の加熱処理を行うことを特徴とする半導体装置の作製方法。
  2. ゲート電極を形成し、
    前記ゲート電極上に第１の絶縁膜を形成し、
    前記第１の絶縁膜の表面に酸素雰囲気でプラズマ処理を行い、
    前記プラズマ処理後に、前記第１の絶縁膜上に酸化物半導体膜を形成し、
    前記酸化物半導体膜上に第２の絶縁膜を形成し、
    前記第２の絶縁膜を通過させて、前記酸化物半導体膜に酸素を導入し、
    酸素を導入後に、前記第２の絶縁膜上に酸化アルミニウム膜を形成し、
    前記酸化アルミニウム膜を形成後に、第２の加熱処理を行うことを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、
    前記第１の絶縁膜は、酸化ハフニウム、酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を有することを特徴とする半導体装置の作製方法。
JP2016177836A 2011-05-19 2016-09-12 半導体装置の作製方法 Active JP6310978B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011112837 2011-05-19
JP2011112837 2011-05-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012107270A Division JP6006975B2 (ja) 2011-05-19 2012-05-09 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2016225651A JP2016225651A (ja) 2016-12-28
JP6310978B2 true JP6310978B2 (ja) 2018-04-11

Family

ID=47155451

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012107270A Expired - Fee Related JP6006975B2 (ja) 2011-05-19 2012-05-09 半導体装置の作製方法
JP2016177836A Active JP6310978B2 (ja) 2011-05-19 2016-09-12 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012107270A Expired - Fee Related JP6006975B2 (ja) 2011-05-19 2012-05-09 半導体装置の作製方法

Country Status (5)

Country Link
US (1) US9117920B2 (ja)
JP (2) JP6006975B2 (ja)
KR (1) KR101980515B1 (ja)
CN (1) CN102790095B (ja)
TW (1) TWI534908B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7385255B2 (ja) 2019-10-08 2023-11-22 株式会社ベスト 石膏ボード用下地と物品取付け構造

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI624878B (zh) * 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9117920B2 (en) * 2011-05-19 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130130913A (ko) * 2012-05-23 2013-12-03 성균관대학교산학협력단 터치 패널 및 이의 제조 방법
TWI664731B (zh) 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
KR102281300B1 (ko) * 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
WO2015060318A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN104051675B (zh) * 2014-06-06 2016-04-13 昆山工研院新型平板显示技术中心有限公司 显示器件及其邦定方法
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
CN106605294B (zh) * 2014-08-26 2020-01-21 株式会社尼康 元件制造方法及转印基板
US9976230B2 (en) * 2014-09-19 2018-05-22 Corning Incorporated Method for forming a scratch resistant crystallized layer on a substrate and article formed therefrom
US9431244B2 (en) 2014-09-24 2016-08-30 Qualcomm Mems Technologies, Inc. Laser annealing technique for metal oxide TFT
US10043917B2 (en) * 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
KR101842796B1 (ko) * 2016-11-02 2018-03-28 경희대학교 산학협력단 듀얼 게이트 구조를 구비하는 산화물 반도체 트랜지스터 및 그 제조방법
US10700011B2 (en) * 2016-12-07 2020-06-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an integrated SIP module with embedded inductor or package
KR20180079086A (ko) 2016-12-30 2018-07-10 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
JP6856398B2 (ja) * 2017-02-10 2021-04-07 株式会社半導体エネルギー研究所 表示装置の作製方法
CN107239632B (zh) * 2017-06-20 2020-12-25 上海华力微电子有限公司 一种模拟离子注入光阻穿透深度的模型及其建模方法
US10396256B2 (en) 2017-08-18 2019-08-27 Industrial Technology Research Institute Electronic device package
CN109411417B (zh) 2017-08-18 2020-09-11 财团法人工业技术研究院 电子组件封装体以及显示面板
TWI634468B (zh) * 2017-08-18 2018-09-01 財團法人工業技術研究院 透明顯示裝置
KR102229705B1 (ko) * 2017-09-05 2021-03-18 가부시키가이샤 알박 반도체 장치를 제조하기 위한 방법 및 반도체 장치
TWI648844B (zh) * 2017-11-06 2019-01-21 Industrial Technology Research Institute 薄膜電晶體及其製造方法
JP7022592B2 (ja) * 2018-01-11 2022-02-18 株式会社ジャパンディスプレイ 表示装置
CN109638081B (zh) * 2018-12-04 2020-05-22 武汉华星光电半导体显示技术有限公司 具有高介电常数薄膜的柔性基板及其制作方法
CN110061011B (zh) * 2019-03-25 2022-04-05 北海惠科光电技术有限公司 薄膜晶体管基板及其制备方法
US12068198B2 (en) 2019-05-10 2024-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US12080768B2 (en) * 2021-08-19 2024-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor, semiconductor structure, and manufacturing method thereof

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) * 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100962054B1 (ko) * 2000-12-05 2010-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100656495B1 (ko) * 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
TWI467761B (zh) * 2008-01-17 2015-01-01 Idemitsu Kosan Co Field effect transistor, semiconductor device and manufacturing method thereof
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
EP2256795B1 (en) 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101693544B1 (ko) * 2009-09-24 2017-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101797253B1 (ko) 2009-12-04 2017-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20210043743A (ko) 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20130045418A (ko) * 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5771079B2 (ja) * 2010-07-01 2015-08-26 株式会社半導体エネルギー研究所 撮像装置
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN102760697B (zh) 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
US9117920B2 (en) * 2011-05-19 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7385255B2 (ja) 2019-10-08 2023-11-22 株式会社ベスト 石膏ボード用下地と物品取付け構造

Also Published As

Publication number Publication date
JP2012256871A (ja) 2012-12-27
CN102790095A (zh) 2012-11-21
CN102790095B (zh) 2017-03-01
KR20120129795A (ko) 2012-11-28
TWI534908B (zh) 2016-05-21
JP6006975B2 (ja) 2016-10-12
TW201310544A (zh) 2013-03-01
US20120295397A1 (en) 2012-11-22
US9117920B2 (en) 2015-08-25
JP2016225651A (ja) 2016-12-28
KR101980515B1 (ko) 2019-08-28

Similar Documents

Publication Publication Date Title
JP6310978B2 (ja) 半導体装置の作製方法
JP6461392B2 (ja) 半導体装置
JP6276819B2 (ja) 半導体装置の作製方法
JP6393378B2 (ja) 半導体装置の作製方法
JP6511121B2 (ja) 記憶媒体の作製方法
JP6401805B2 (ja) 半導体装置
JP6330066B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180319

R150 Certificate of patent or registration of utility model

Ref document number: 6310978

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250