KR101980515B1 - 반도체 장치의 제작 방법 - Google Patents
반도체 장치의 제작 방법 Download PDFInfo
- Publication number
- KR101980515B1 KR101980515B1 KR1020120052391A KR20120052391A KR101980515B1 KR 101980515 B1 KR101980515 B1 KR 101980515B1 KR 1020120052391 A KR1020120052391 A KR 1020120052391A KR 20120052391 A KR20120052391 A KR 20120052391A KR 101980515 B1 KR101980515 B1 KR 101980515B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide semiconductor
- oxygen
- semiconductor film
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 1017
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims description 204
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 487
- 239000001301 oxygen Substances 0.000 claims abstract description 486
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 467
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 141
- 238000010438 heat treatment Methods 0.000 claims abstract description 122
- 239000013078 crystal Substances 0.000 claims description 94
- 230000002829 reductive effect Effects 0.000 claims description 40
- 238000005468 ion implantation Methods 0.000 claims description 26
- 150000002500 ions Chemical class 0.000 claims description 10
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 description 1566
- 239000010410 layer Substances 0.000 description 298
- 239000000758 substrate Substances 0.000 description 139
- 239000012535 impurity Substances 0.000 description 95
- 239000000203 mixture Substances 0.000 description 95
- 239000000463 material Substances 0.000 description 90
- 229910052739 hydrogen Inorganic materials 0.000 description 87
- 239000001257 hydrogen Substances 0.000 description 86
- 230000008569 process Effects 0.000 description 81
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 72
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 70
- 229910052814 silicon oxide Inorganic materials 0.000 description 69
- 206010021143 Hypoxia Diseases 0.000 description 66
- 238000004544 sputter deposition Methods 0.000 description 57
- 239000007789 gas Substances 0.000 description 44
- 239000011701 zinc Substances 0.000 description 44
- 239000004973 liquid crystal related substance Substances 0.000 description 42
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 40
- 229910001868 water Inorganic materials 0.000 description 40
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 36
- 230000006870 function Effects 0.000 description 35
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 35
- 230000015572 biosynthetic process Effects 0.000 description 33
- -1 oxygen radicals Chemical class 0.000 description 31
- 229910052782 aluminium Inorganic materials 0.000 description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- 229910052710 silicon Inorganic materials 0.000 description 27
- 239000010703 silicon Substances 0.000 description 27
- 125000004429 atom Chemical group 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 23
- 239000012298 atmosphere Substances 0.000 description 23
- 239000002184 metal Substances 0.000 description 22
- 239000002356 single layer Substances 0.000 description 22
- 238000005530 etching Methods 0.000 description 20
- 229910052581 Si3N4 Inorganic materials 0.000 description 19
- 239000011521 glass Substances 0.000 description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 19
- 239000010936 titanium Substances 0.000 description 19
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 18
- 229910052786 argon Inorganic materials 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 18
- 229910052757 nitrogen Inorganic materials 0.000 description 18
- 239000012071 phase Substances 0.000 description 18
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 18
- 238000012360 testing method Methods 0.000 description 18
- 238000003475 lamination Methods 0.000 description 17
- 230000001681 protective effect Effects 0.000 description 17
- 229910052719 titanium Inorganic materials 0.000 description 17
- 238000002425 crystallisation Methods 0.000 description 16
- 230000008025 crystallization Effects 0.000 description 16
- 230000002950 deficient Effects 0.000 description 16
- 238000012545 processing Methods 0.000 description 16
- 229910052721 tungsten Inorganic materials 0.000 description 16
- 239000002245 particle Substances 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 14
- 150000002431 hydrogen Chemical class 0.000 description 14
- 239000002019 doping agent Substances 0.000 description 13
- 238000005401 electroluminescence Methods 0.000 description 13
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 13
- 238000010348 incorporation Methods 0.000 description 13
- 229910052738 indium Inorganic materials 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 13
- 229910044991 metal oxide Inorganic materials 0.000 description 13
- 150000004706 metal oxides Chemical class 0.000 description 13
- 239000013589 supplement Substances 0.000 description 13
- 230000000903 blocking effect Effects 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 230000018044 dehydration Effects 0.000 description 12
- 238000006297 dehydration reaction Methods 0.000 description 12
- 238000006356 dehydrogenation reaction Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 125000004430 oxygen atom Chemical group O* 0.000 description 12
- 229910007541 Zn O Inorganic materials 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 11
- 229910052805 deuterium Inorganic materials 0.000 description 10
- 229910052733 gallium Inorganic materials 0.000 description 10
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 238000009832 plasma treatment Methods 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 230000007812 deficiency Effects 0.000 description 9
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 9
- 229910001195 gallium oxide Inorganic materials 0.000 description 9
- 229910003437 indium oxide Inorganic materials 0.000 description 9
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 9
- 238000005259 measurement Methods 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- 239000011787 zinc oxide Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 229910052735 hafnium Inorganic materials 0.000 description 8
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 229910052725 zinc Inorganic materials 0.000 description 8
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- JDHJCKSCRMOHQR-UHFFFAOYSA-N [O].[O].[O] Chemical compound [O].[O].[O] JDHJCKSCRMOHQR-UHFFFAOYSA-N 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 229910001882 dioxygen Inorganic materials 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 229910052734 helium Inorganic materials 0.000 description 7
- 239000001307 helium Substances 0.000 description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 239000012528 membrane Substances 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- 230000003746 surface roughness Effects 0.000 description 7
- 229910052715 tantalum Inorganic materials 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 6
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 6
- 239000000123 paper Substances 0.000 description 6
- 238000002294 plasma sputter deposition Methods 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 6
- 229910001930 tungsten oxide Inorganic materials 0.000 description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- 229910052779 Neodymium Inorganic materials 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000007654 immersion Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 239000003094 microcapsule Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000003381 stabilizer Substances 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910003902 SiCl 4 Inorganic materials 0.000 description 4
- 229910020923 Sn-O Inorganic materials 0.000 description 4
- 229910020994 Sn-Zn Inorganic materials 0.000 description 4
- 229910006404 SnO 2 Inorganic materials 0.000 description 4
- 229910009069 Sn—Zn Inorganic materials 0.000 description 4
- 239000012300 argon atmosphere Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 4
- 229920001940 conductive polymer Polymers 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 4
- 150000004678 hydrides Chemical class 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 229910052754 neon Inorganic materials 0.000 description 4
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910052706 scandium Inorganic materials 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- 229910001887 tin oxide Inorganic materials 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 229910018137 Al-Zn Inorganic materials 0.000 description 3
- 229910018573 Al—Zn Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052748 manganese Inorganic materials 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229920002620 polyvinyl fluoride Polymers 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 2
- PAYRUJLWNCNPSJ-UHFFFAOYSA-N Aniline Chemical compound NC1=CC=CC=C1 PAYRUJLWNCNPSJ-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-ZSJDYOACSA-N Heavy water Chemical compound [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- KAESVJOAVNADME-UHFFFAOYSA-N Pyrrole Chemical compound C=1C=CNC=1 KAESVJOAVNADME-UHFFFAOYSA-N 0.000 description 2
- 238000001237 Raman spectrum Methods 0.000 description 2
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 2
- 229910020868 Sn-Ga-Zn Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical compound C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000003098 cholesteric effect Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000007865 diluting Methods 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 150000002736 metal compounds Chemical group 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000007645 offset printing Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052990 silicon hydride Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000012798 spherical particle Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 150000003608 titanium Chemical class 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical group [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 108091006149 Electron carriers Proteins 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000005264 High molar mass liquid crystal Substances 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 229910020944 Sn-Mg Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910009369 Zn Mg Inorganic materials 0.000 description 1
- 229910007573 Zn-Mg Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- VRAIHTAYLFXSJJ-UHFFFAOYSA-N alumane Chemical compound [AlH3].[AlH3] VRAIHTAYLFXSJJ-UHFFFAOYSA-N 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 238000003197 gene knockdown Methods 0.000 description 1
- 230000004313 glare Effects 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 150000002483 hydrogen compounds Chemical class 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000001307 laser spectroscopy Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052696 pnictogen Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000003505 polymerization initiator Substances 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229930192474 thiophene Natural products 0.000 description 1
- FRNOGLGSGLTDKL-UHFFFAOYSA-N thulium atom Chemical compound [Tm] FRNOGLGSGLTDKL-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Recrystallisation Techniques (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
산화물 반도체를 사용한 반도체 장치에 안정된 전기적 특성을 부여하여 고신뢰성화하는 것을 목적의 하나로 한다.
산화물 반도체막을 포함하는 트랜지스터의 제작 공정에 있어서, 비정질 산화물 반도체막을 형성하고, 상기 비정질 산화물 반도체막에 산소를 도입하여 산소를 과잉으로 함유하는 비정질 산화물 반도체막을 형성한다. 상기 비정질 산화물 반도체막 위에 산화알루미늄막을 형성한 후, 가열 처리를 행하여 상기 비정질 산화물 반도체막의 적어도 일부를 결정화시켜 결정성 산화물 반도체막을 형성한다.
산화물 반도체막을 포함하는 트랜지스터의 제작 공정에 있어서, 비정질 산화물 반도체막을 형성하고, 상기 비정질 산화물 반도체막에 산소를 도입하여 산소를 과잉으로 함유하는 비정질 산화물 반도체막을 형성한다. 상기 비정질 산화물 반도체막 위에 산화알루미늄막을 형성한 후, 가열 처리를 행하여 상기 비정질 산화물 반도체막의 적어도 일부를 결정화시켜 결정성 산화물 반도체막을 형성한다.
Description
반도체 장치 및 반도체 장치의 제작 방법에 관한 것이다.
또한, 본 명세서 중에 있어서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키고, 전기 광학 장치, 반도체 회로 및 전자 기기는 모두 반도체 장치이다.
절연 표면을 갖는 기판 위에 형성된 반도체 박막을 사용하여 트랜지스터(박막 트랜지스터(TFT)라고도 한다)를 구성하는 기술이 주목받고 있다. 상기 트랜지스터는 집적 회로(IC)나 화상 표시 장치(표시 장치)와 같은 전자 디바이스에 널리 응용되고 있다. 트랜지스터에 적용 가능한 반도체 박막으로서 실리콘계 반도체 재료가 널리 알려져 있지만, 그 밖의 재료로서 산화물 반도체가 주목받고 있다.
예를 들면, 트랜지스터의 활성층으로서, 전자 캐리어 농도가 1018/㎤ 미만인 인듐(In), 갈륨(Ga), 및 아연(Zn)을 함유하는 비정질 산화물을 사용한 트랜지스터가 개시되어 있다(특허문헌 1 참조).
그러나, 산화물 반도체는 박막 형성 공정에 있어서, 화학량론적 조성으로부터의 차이나, 전자 공여체를 형성하는 수소나 수분의 혼입 등이 생기면, 그 전기 전도도가 변화되어 버린다. 이러한 현상은, 산화물 반도체를 사용한 트랜지스터에 있어서 전기적 특성의 변동 요인이 된다.
이러한 문제를 감안하여, 산화물 반도체를 사용한 반도체 장치에 안정된 전기적 특성을 부여하여 고신뢰성화하는 것을 목적의 하나로 한다.
산화물 반도체막을 포함하는 트랜지스터의 제작 공정에 있어서, 비정질 산화물 반도체막을 형성하고, 비정질 산화물 반도체막에 산소를 도입하여 산소를 과잉으로 함유하는 비정질 산화물 반도체막을 형성한다. 상기 비정질 산화물 반도체막 위에 산화알루미늄막을 형성한 후, 가열 처리를 행하여 상기 비정질 산화물 반도체막의 적어도 일부를 결정화시키고, 결정을 포함하는 산화물 반도체막(결정성 산화물 반도체막으로도 한다)을 형성한다.
비정질 산화물 반도체막으로의 산소(적어도, 산소 라디칼, 산소 원자, 산소 이온 중 어느 하나를 포함한다)의 도입 방법으로서는, 이온 주입법, 이온 도핑법, 플라즈마 침지 이온 주입법, 플라즈마 처리 등을 사용할 수 있다.
결정성 산화물 반도체막은, 결정을 포함하고, 결정성을 갖는 산화물 반도체막이다. 결정성 산화물 반도체막에 있어서의 결정 상태는, 결정 축의 방향이 무질서한 상태라도, 일정한 배향성을 갖는 상태라도 좋다.
본 명세서에 개시하는 발명의 일 형태에 있어서는, 산소가 도입되고, 또한 산화알루미늄막으로 덮인 비정질 산화물 반도체막에, 가열 처리를 행하여 상기 비정질 산화물 반도체막의 적어도 일부를 결정화시켜 표면에 개략 수직한 c축을 가지고 있는 결정을 포함하는 산화물 반도체막(결정성 산화물 반도체막)을 형성할 수 있다.
표면에 개략 수직한 c축을 가지고 있는 결정을 포함하는 산화물 반도체막은, 단결정 구조가 아니며, 비정질 구조도 아닌 구조이며, c축 배향을 갖는 결정성 산화물 반도체(C Axis Aligned Crystalline Oxide Semiconductor; CAAC-OS라고도 한다)막이다.
CAAC-OS란, c축 배향하고, 또한 ab면, 표면 또는 계면의 방향에서 볼 때 삼각형상 또는 육각형상의 원자 배열을 가지며, c축에 있어서는, 금속 원자가 층상 또는 금속 원자와 산소 원자가 층상으로 배열되어 있고, ab면(또는 표면 또는 계면)에 있어서는, a축 또는 b축의 방향이 상이한(c축을 중심으로 회전한) 결정을 포함하는 산화물 반도체를 말한다.
광의적으로, CAAC-OS란, 비단결정이며, 그 ab면에 수직한 방향에서 볼 때, 삼각형 또는 육각형, 또는 정삼각형 또는 정육각형의 원자 배열을 가지며, 또한 c축 방향에 수직한 방향에서 볼 때 금속 원자가 층상 또는 금속 원자와 산소 원자가 층상으로 배열된 상을 함유하는 재료를 말한다.
CAAC-OS는 단결정은 아니지만, 비정질만으로 형성되어 있는 것도 아니다. 또한, CAAC-OS는 결정화된 부분(결정 부분)을 포함하지만, 1개의 결정 부분과 다른 결정 부분의 경계를 명확하게 판별할 수 없는 경우도 있다.
CAAC-OS를 구성하는 산소의 일부는 질소로 치환되어도 좋다. 또한, CAAC-OS를 구성하는 개개의 결정 부분의 c축은 일정한 방향(예를 들면, CAAC-OS막이 형성되는 기판면이나 CAAC-OS막의 표면이나 막면, 계면 등에 수직한 방향)으로 정렬되어 있어도 좋다. 또는, CAAC-OS를 구성하는 개개의 결정 부분의 ab면의 법선은 일정한 방향(예를 들면, 기판면, 표면, 막면, 계면 등에 수직한 방향)을 향하고 있어도 좋다.
상기 결정성 산화물 반도체막으로 함으로써, 가시광이나 자외광의 조사에 의한 트랜지스터의 전기적 특성 변화를 보다 억제하여 신뢰성이 높은 반도체 장치로 할 수 있다.
산소의 도입 공정에 의해, 산화물 반도체막(비정질 산화물 반도체막 및 결정성 산화물 반도체막)은, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있다. 이 경우, 산소의 함유량은, 산화물 반도체의 화학량론적 조성비를 초과하는 정도로 한다. 또는, 산소의 함유량은, 단결정인 경우의 산소의 양을 초과하는 정도로 한다. 산화물 반도체의 격자간에 산소가 존재하는 경우도 있다. 이러한 산화물 반도체의 조성은 InGaZnmOm+3x(x>1)로 표기할 수 있다. 예를 들면, m=1일 때, 산화물 반도체의 조성은 InGaZnO1 +3x(x>1)이 되고, 산소 과잉인 경우에는, 1+3x가 4를 초과하는 값을 나타낸다.
산화물 반도체막 중에 있어서, 산소가 탈리한 개소에서는 산소 결손이 존재한다. 산소를 과잉으로 함유하지 않는 산화물 반도체는, 산소 결손이 발생해도 그 결손 부분을 다른 산소로 보충할 수 없다. 그러나, 개시하는 발명의 일 형태에 따르는 결정성 산화물 반도체막은, 산소를 과잉으로 함유하는 결정성 산화물 반도체막(예를 들면, CAAC-OS막)이며, 상기 결정성 산화물 반도체막은, 산소 결손이 생겼다고 해도, 막 중에 과잉의 산소(바람직하게는 화학량론적 조성비보다 과잉의 산소)를 함유함으로써, 이 과잉 산소가 결손 부분에 작용하여 즉시 산소를 결손 부분에 보충할 수 있다.
산화물 반도체막 위에 형성된 산화알루미늄막은, 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 한다) 등의 불순물, 및 산소의 양자에 대해 막을 투과시키지 않는 차단 효과(블록 효과)가 높다.
따라서, 산화알루미늄막은, 제작 공정중 및 제작후에 있어서, 변동 요인이 되는 수소, 수분 등의 불순물의 산화물 반도체막으로의 혼입, 및 산화물 반도체를 구성하는 주성분 재료인 산소의 산화물 반도체막으로부터의 방출을 방지하는 보호막으로서 기능한다.
또한, 비정질 산화물 반도체막을 결정화시키는 가열 처리를, 비정질 산화물 반도체막을 산화알루미늄막에 의해 덮은 상태에서 행하기 때문에, 결정화를 위한 가열 처리에 의해 비정질 산화물 반도체막으로부터 산소가 방출되는 것을 방지할 수 있다. 따라서, 얻어지는 결정성 산화물 반도체막은, 비정질 산화물 반도체막이 함유하는 산소량을 유지하여 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함하는 막으로 할 수 있다.
따라서, 형성되는 결정성 산화물 반도체막은, 수소, 수분 등의 불순물의 혼입, 및 과잉으로 도입된 산소의 방출이 산화알루미늄막에 의해 방지되기 때문에, 고순도이며, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함한다.
따라서, 상기 결정성 산화물 반도체막을 트랜지스터에 사용함으로써, 산소 결손에 기인하는 트랜지스터의 임계값 전압(Vth)의 편차, 임계값 전압의 시프트(ΔVth)를 저감시킬 수 있다.
또한, 산화알루미늄막의 형성전에 비정질 산화물 반도체막에 수소 원자 또는 물 등의 수소 원자를 함유하는 불순물 등의 불순물을 산화물 반도체막으로부터 의도적으로 배제하는 가열 처리에 의한 탈수화 또는 탈수소화 처리를 행하는 것이 바람직하다.
수소를 산화물 반도체로부터 제거하고, 불순물이 최대한 함유되지 않도록 고순도화하여, 산소 결손을 보충함으로써 I형(진성)의 산화물 반도체, 또는 I형(진성)에 매우 가까운 산화물 반도체로 할 수 있다. 즉, 수소나 물 등의 불순물을 최대한 제거하고, 산소 결손을 보충함으로써, 고순도화된 I형(진성 반도체) 또는 그것에 가깝게 할 수 있다. 그와 같이 함으로써, 산화물 반도체의 페르미 준위(Ef)를 진성 페르미 준위(Ei)와 동일한 레벨로까지 할 수 있다.
본 명세서에서 개시하는 발명의 구성의 일 형태는, 절연막과, 산화알루미늄막과, 상기 절연막 및 상기 산화알루미늄막 사이에 개재되어 있는 비정질 산화물 반도체막을 형성하고, 상기 비정질 산화물 반도체막에 가열 처리를 행하여 적어도 일부를 결정화시켜 결정을 포함하는 산화물 반도체막을 형성하고, 상기 비정질 산화물 반도체막은, 산소를 주입하여 상기 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 반도체 장치의 제작 방법이다.
본 명세서에서 개시하는 발명의 구성의 일 형태는, 절연막을 형성하고, 상기 절연막 위에 비정질 산화물 반도체막을 형성하고, 상기 비정질 산화물 반도체막에 산소를 주입하고, 상기 산소를 주입한 비정질 산화물 반도체막 위에 산화알루미늄막을 형성하고, 상기 산소를 주입한 비정질 산화물 반도체막에, 가열 처리를 행하여 적어도 일부를 결정화시켜 결정을 포함하는 산화물 반도체막을 형성하고, 상기 산소를 주입한 비정질 산화물 반도체막은, 상기 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 반도체 장치의 제작 방법이다.
본 명세서에서 개시하는 발명의 구성의 일 형태는, 절연막을 형성하고, 상기 절연막 위에 비정질 산화물 반도체막을 형성하고, 상기 비정질 산화물 반도체막 위에 산화알루미늄막을 형성하고, 상기 산화알루미늄막을 통과하여 상기 비정질 산화물 반도체막에 산소를 주입하고, 상기 산소를 주입한 비정질 산화물 반도체막에, 가열 처리를 행하여 적어도 일부를 결정화시켜 결정을 포함하는 산화물 반도체막을 형성하고, 상기 산소를 주입한 비정질 산화물 반도체막은, 상기 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 반도체 장치의 제작 방법이다.
본 발명의 일 형태는, 톱 게이트 구조, 또는 보텀 게이트 구조, 이들의 스태거형, 또는 플레이너형 등, 여러 가지 구조의 트랜지스터를 갖는 반도체 장치를 제작할 수 있다. 또한, 비정질 산화물 반도체막으로의 산소의 도입 공정은, 노출된 비정질 산화물 반도체막으로 직접 산소를 도입해도 좋고, 비정질 산화물 반도체막 위에 다른 막을 형성하고, 상기 막에 산소를 통과시켜 비정질 산화물 반도체막으로 도입해도 좋다. 상기 트랜지스터의 구조에 의해, 반도체 장치의 제작 공정에 있어서의 비정질 산화물 반도체막으로의 산소의 도입 공정은, 노출된 비정질 산화물 반도체막에 대해서라도, 비정질 산화물 반도체막 위에 절연막(게이트 절연막, 절연막(산화알루미늄막을 포함한다), 또는 게이트 절연막 및 절연막(산화알루미늄막을 포함한다)의 적층), 또는 게이트 절연막 및 게이트 전극층의 적층이 형성된 비정질 산화물 반도체막에 대해서라도 행할 수 있다.
상기 구성에 있어서, 가열 처리에 의한 결정화에 의해 얻어지는 결정을 포함하는 산화물 반도체막은, 표면에 개략 수직한 c축을 가지고 있는 결정을 포함하는, 결정성 산화물 반도체(CAAC-OS)막인 것이 바람직하다.
또한, 절연막에 있어서, 비정질 산화물 반도체막이 접하여 형성되는 영역은, 표면 거칠기가 저감된 표면인 것이 바람직하다. 구체적으로는, 절연막 표면의 평균 면 거칠기가 1nm 이하, 바람직하게는 0.3nm 이하, 보다 바람직하게는 0.1nm 이하이면 바람직하다. 표면 거칠기가 저감된 절연막 표면에 산화물 반도체막을 형성함으로써, 안정 및 양호한 결정성을 갖는 산화물 반도체막을 얻을 수 있다.
또한, 상기 구성에 있어서, 게이트 전극층과, 산화알루미늄막 사이에 산화 절연막을 형성해도 좋다. 또한, 산화알루미늄막의 형성전에, 게이트 전극층의 측면을 덮는 사이드 월 구조의 측벽 절연층을 형성해도 좋다.
또한, 상기 구성에 있어서, 산소 도입 공정 및 산화알루미늄막의 형성 공정전의 비정질 산화물 반도체막에 수소 또는 수분을 방출시키는 가열 처리를 행해도 좋다.
이와 같이, 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막을 갖는 트랜지스터는, 전기적 특성 변동이 억제되어 있어 전기적으로 안정적이다. 따라서 안정된 전기적 특성을 갖는 산화물 반도체를 사용한 신뢰성이 높은 반도체 장치를 제공할 수 있다.
산화물 반도체막에 함유되는 과잉의 산소가 가열 처리로 방출되지 않도록 산화알루미늄막을 결정성 산화물 반도체막 위에 형성함으로써, 결정성 산화물 반도체중 및 그 상하에 접하는 층과의 계면에서 결함이 생성되고, 또한 결함이 증가하는 것을 방지할 수 있다. 즉, 결정성 산화물 반도체막에 함유시킨 과잉의 산소가, 산소 공공(空孔) 결함을 메우도록 작용하기 때문에, 안정된 전기 특성을 갖는 신뢰성이 높은 반도체 장치를 제공할 수 있다.
따라서, 개시하는 발명의 일 형태는, 안정된 전기 특성을 갖는 트랜지스터를 제작할 수 있다.
또한, 개시하는 발명의 일 형태는, 전기 특성이 양호하고 신뢰성이 높은 반도체 장치를 제작할 수 있다.
도 1은 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 2는 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 3은 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 4는 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 5는 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 6은 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 7은 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 8은 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 9는 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 10은 반도체 장치의 일 형태를 설명하는 도면.
도 11은 반도체 장치의 일 형태를 설명하는 도면.
도 12는 반도체 장치의 일 형태를 설명하는 도면.
도 13은 반도체 장치의 일 형태를 설명하는 도면.
도 14는 반도체 장치의 일 형태를 설명하는 도면.
도 15는 반도체 장치의 일 형태를 설명하는 도면.
도 16은 전자 기기를 도시하는 도면.
도 17은 비교예 시료 A의 SIMS 측정 결과를 도시하는 도면.
도 18은 실시예 시료 A의 SIMS 측정 결과를 도시하는 도면.
도 19는 비교예 시료 B의 TDS 측정 결과를 도시하는 도면.
도 20은 실시예 시료 B의 TDS 측정 결과를 도시하는 도면.
도 2는 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 3은 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 4는 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 5는 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 6은 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 7은 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 8은 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 9는 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 10은 반도체 장치의 일 형태를 설명하는 도면.
도 11은 반도체 장치의 일 형태를 설명하는 도면.
도 12는 반도체 장치의 일 형태를 설명하는 도면.
도 13은 반도체 장치의 일 형태를 설명하는 도면.
도 14는 반도체 장치의 일 형태를 설명하는 도면.
도 15는 반도체 장치의 일 형태를 설명하는 도면.
도 16은 전자 기기를 도시하는 도면.
도 17은 비교예 시료 A의 SIMS 측정 결과를 도시하는 도면.
도 18은 실시예 시료 A의 SIMS 측정 결과를 도시하는 도면.
도 19는 비교예 시료 B의 TDS 측정 결과를 도시하는 도면.
도 20은 실시예 시료 B의 TDS 측정 결과를 도시하는 도면.
이하에서는, 본 명세서에 개시하는 발명의 실시형태에 관해서 도면을 사용하여 상세하게 설명한다. 다만, 본 명세서에 개시하는 발명은 이하의 설명으로 한정되지 않고, 그 형태 및 상세를 다양하게 변경할 수 있는 것은, 당업자라면 용이하게 이해할 수 있다. 또한, 본 명세서에 개시하는 발명은 이하에 나타내는 실시형태의 기재 내용으로 한정하여 해석되는 것은 아니다. 또한, 제 1, 제 2로서 붙이는 서수사는 편의상 사용하는 것이며, 공정순 또는 적층순을 나타내는 것이 아니다. 또한, 본 명세서에 있어서 발명을 특정하기 위한 사항으로서 고유의 명칭을 나타내는 것이 아니다.
(실시형태 1)
본 실시형태에서는, 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를, 도 1을 사용하여 설명한다. 본 실시형태에서는, 반도체 장치의 일례로서 산화물 반도체막을 갖는 트랜지스터를 나타낸다.
트랜지스터의 구조는 특별히 한정되지 않으며, 예를 들면 톱 게이트 구조, 또는 보텀 게이트 구조의 스태거형 및 플레이너형 등을 사용할 수 있다. 또한, 트랜지스터는 채널 형성 영역이 1개 형성되는 싱글 게이트 구조라도, 2개 형성되는 더블 게이트 구조 또는 3개 형성되는 트리플 게이트 구조라도 좋다. 또한, 채널 영역의 상하에 게이트 절연막을 개재하여 배치된 2개의 게이트 전극층을 갖는 듀얼 게이트형이라도 좋다.
도 1e에 도시하는 바와 같이, 트랜지스터(410)는, 절연 표면을 갖는 기판(400) 위에, 게이트 전극층(401), 게이트 절연막(402), 결정성 산화물 반도체막(403), 소스 전극층(405a), 드레인 전극층(405b)을 포함한다. 트랜지스터(410) 위에는, 절연막(407)이 형성되어 있다.
또한, 절연막(407)은 단층이라도 적층이라도 좋지만, 산화알루미늄막을 포함하는 구조로 한다. 본 실시형태에서는, 게이트 절연막(402)은 산화실리콘막이며, 절연막(407)은 산화알루미늄막이다.
결정성 산화물 반도체막(403)은, 결정을 포함하는 결정성 산화물 반도체막이다. 결정성 산화물 반도체막(403)으로서는, 표면에 평행한 a-b면을 가지며, 상기 표면에 대해 개략 수직한 c축을 가지고 있는 결정을 포함하는 산화물 반도체막으로서, 단결정 구조가 아니며, 비정질 구조도 아닌 구조이며, c축 배향을 가진 결정성 산화물 반도체(CAAC-OS)인 것이 바람직하다. 결정성 산화물 반도체막으로 함으로써, 가시광이나 자외광의 조사에 의한 트랜지스터(410)의 전기적 특성 변화를 보다 억제하여 신뢰성이 높은 반도체 장치로 할 수 있다.
도 1a 내지 도 1e에 트랜지스터(410)의 제작 방법의 일례를 도시한다.
우선, 절연 표면을 갖는 기판(400) 위에 도전막을 형성한 후, 제 1 포토리소그래피 공정에 의해 게이트 전극층(401)을 형성한다. 또한, 레지스트 마스크를 잉크젯법으로 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조 비용을 저감시킬 수 있다.
절연 표면을 갖는 기판(400)에 사용할 수 있는 기판에 큰 제한은 없지만, 적어도, 나중의 열처리에 견딜 수 있을 정도의 내열성을 가지고 있는 것이 필요해진다. 예를 들면, 바륨보로실리케이트 유리나 알루미노보로실리케이트 유리 등의 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판 등을 사용할 수 있다. 또한, 실리콘이나 탄화실리콘 등의 단결정 반도체 기판, 다결정 반도체 기판, 실리콘게르마늄 등의 화합물 반도체 기판, SOI 기판 등을 적용할 수도 있고, 이들 기판 위에 반도체 소자가 형성된 것을, 기판(400)으로서 사용해도 좋다.
또한, 기판(400)으로서, 가요성 기판을 사용하여 반도체 장치를 제작해도 좋다. 가요성을 갖는 반도체 장치를 제작하기 위해서는, 가요성 기판 위에 결정성 산화물 반도체막(403)을 포함하는 트랜지스터(410)를 직접 제작해도 좋고, 다른 제작 기판에 결정성 산화물 반도체막(403)을 포함하는 트랜지스터(410)를 제작하고, 그 후 가요성 기판으로 박리, 전치해도 좋다. 또한, 제작 기판으로부터 가요성 기판으로 박리, 전치하기 위해서, 제작 기판과 산화물 반도체막을 포함하는 트랜지스터 사이에 박리층을 형성하면 좋다.
하지막이 되는 절연막을 기판(400)과 게이트 전극층(401) 사이에 형성해도 좋다. 하지막은, 기판(400)으로부터의 불순물 원소의 확산을 방지하는 기능이 있고, 질화실리콘막, 산화실리콘막, 질화산화실리콘막, 또는 산화질화실리콘막으로부터 선택된 1개 또는 복수의 막에 의한 적층 구조에 의해 형성할 수 있다.
또한, 게이트 전극층(401)의 재료는, 플라즈마 CVD법 또는 스퍼터링법 등에 의해, 몰리브덴, 티타늄, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 사용하고, 단층으로 또는 적층하여 형성할 수 있다.
또한, 게이트 전극층(401)의 재료는, 인듐주석 산화물, 산화텅스텐을 함유하는 인듐 산화물, 산화텅스텐을 함유하는 인듐아연 산화물, 산화티타늄을 함유하는 인듐 산화물, 산화티타늄을 함유하는 인듐주석 산화물, 인듐아연 산화물, 산화규소를 첨가한 인듐주석 산화물 등의 투광성을 갖는 도전성 재료, 또한 투광성을 갖는 도전성 재료의 질화물을 적용할 수도 있다. 또한, 상기 투광성을 갖는 도전성 재료와, 상기 금속 재료의 적층 구조로 할 수도 있다.
또한, 게이트 전극층(401)을 적층 구조로 하고, 그 1층으로서, In-Sn-O계, In-Sn-Zn-O계, In-Al-Zn-O계, Sn-Ga-Zn-O계, Al-Ga-Zn-O계, Sn-Al-Zn-O계, In-Zn-O계, Sn-Zn-O계, Al-Zn-O계, In-O계, Sn-O계, Zn-O계의 금속 산화물을 사용해도 좋다. 게이트 전극층(401)을 적층 구조로 하고, 그 1층으로서 특히 일함수가 큰 재료인 인듐, 갈륨, 및 아연을 함유하는 산질화물막(IGZON막이라고도 한다)을 사용하는 것이 바람직하다. 인듐, 갈륨, 및 아연을 함유하는 산질화물막은, 아르곤 및 질소의 혼합 가스 분위기하에서 성막함으로써 얻어진다.
예를 들면, 게이트 전극층(401)으로서 기판(400)측에서부터 구리막과, 텅스텐막과, 인듐, 갈륨, 및 아연을 함유하는 산질화물막(IGZON막)과의 적층 구조, 텅스텐막과, 질화텅스텐막과, 구리막과, 티타늄막과의 적층 구조 등을 사용할 수 있다.
이어서, 게이트 전극층(401) 위에 플라즈마 CVD법 또는 스퍼터링법 등에 의해, 게이트 절연막(402)을 형성한다. 게이트 절연막(402)의 재료로서는, 산화실리콘막, 산화갈륨막, 산화알루미늄막, 질화실리콘막, 산화질화실리콘막, 산화질화알루미늄막, 또는 질화산화실리콘막을 사용하여 형성할 수 있다.
또한, 게이트 절연막(402)의 재료로서 산화하프늄, 산화이트륨, 하프늄실리케이트(HfSixOy(x>0, y>0)), 질소가 첨가된 하프늄실리케이트(HfSiOxNy(x>0, y>0)), 하프늄알루미네이트(HfAlxOy(x>0, y>0)), 산화란탄 등의 high-k 재료를 사용함으로써 게이트 리크 전류를 저감시킬 수 있다.
게이트 절연막(402)은 단층이라도 적층이라도 좋지만, 결정성 산화물 반도체막(403)에 접하는 막으로서는, 산화물 절연막이 바람직하다. 본 실시형태에서는, 게이트 절연막(402)으로서 산화실리콘막을 사용한다.
게이트 절연막(402)은, 결정성 산화물 반도체막(403)과 접하기 때문에, 막 중(벌크 중)에 적어도 화학량론비를 초과하는 양의 산소가 존재하는 경우가 바람직하다. 이러한 산소의 함유량이 과잉인 영역(산소 과잉 영역)은, 게이트 절연막(402)의 일부(계면도 포함한다)에 존재하고 있으면 좋다. 예를 들면, 게이트 절연막(402)으로서, 산화실리콘막을 사용하는 경우에는, SiO2 +α(단, α>0)라고 한다.
결정성 산화물 반도체막(403)과 접하는 산화실리콘막을, 산소를 많이 함유하는 상태로 함으로써, 산화물 반도체막으로 산소를 공급하는 공급원으로서 적합하게 기능시킬 수 있다.
따라서, 이러한 게이트 절연막(402)을 사용함으로써, 결정성 산화물 반도체막(403)에 산소를 공급할 수 있어 특성을 양호하게 할 수 있다. 결정성 산화물 반도체막(403)에 산소를 공급함으로써, 막 중의 산소 결손을 보충할 수 있다.
산소의 공급원이 되는 산소를 많이(과잉으로) 함유하는 게이트 절연막(402)을 결정성 산화물 반도체막(403)과 접하여 형성함으로써, 상기 게이트 절연막(402)으로부터 결정성 산화물 반도체막(403)으로 산소를 공급할 수 있다. 예를 들면, 결정성 산화물 반도체막(403) 및 게이트 절연막(402)을 적어도 일부가 접한 상태에서 가열 공정을 행함으로써 결정성 산화물 반도체막(403)으로의 산소의 공급을 행할 수 있다.
또한, 게이트 절연막(402), 게이트 절연막(402) 위에 형성되는 산화물 반도체막에 수소, 수산기 및 수분이 가능한 한 함유되지 않도록 하기 위해서, 산화물 반도체막의 성막의 전처리로서, 스퍼터링 장치의 예비 가열실에서 게이트 전극층(401)이 형성된 기판(400), 또는 게이트 절연막(402)까지가 형성된 기판(400)을 예비 가열하고, 기판(400)에 흡착된 수소, 수분 등의 불순물을 탈리하여 배기하는 것이 바람직하다. 또한, 예비 가열실에 형성하는 배기 수단은 크라이오 펌프가 바람직하다. 또한, 이 예비 가열의 처리는 생략할 수도 있다. 또한 이 예비 가열은, 절연막(407)의 성막전에, 소스 전극층(405a) 및 드레인 전극층(405b)까지 형성한 기판(400)에도 마찬가지로 행해도 좋다.
또한, 비정질 산화물 반도체막(491)을 스퍼터링법에 의해 성막하기 전에, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역스퍼터링을 행하여 게이트 절연막(402)의 표면에 부착되어 있는 분말상 물질(파티클, 먼지라고도 한다)을 제거하는 것이 바람직하다. 역스퍼터링이란, 타깃측에 전압을 인가하지 않고, 아르곤 분위기하에서 기판측에 RF 전원을 사용하여 전압을 인가하여 기판 근방에 플라즈마를 형성하여 표면을 개질하는 방법이다. 또한, 아르곤 분위기 대신에 질소, 헬륨, 산소 등을 사용해도 좋다.
이어서, 게이트 절연막(402) 위에, 막 두께 2nm 이상 200nm 이하, 바람직하게는 5nm 이상 30nm 이하의 비정질 산화물 반도체막(491)을 형성한다(도 1a 참조).
비정질 산화물 반도체막(491)의 성막 방법은, 스퍼터링법, MBE(Molecular Beam Epitaxy)법, CVD법, 펄스레이저 퇴적법, ALD(Atomic Layer Deposition)법 등을 적절히 사용할 수 있다. 또한, 비정질 산화물 반도체막(491)은, 스퍼터링 타깃 표면에 대해, 개략 수직하게 복수의 기판 표면이 세트된 상태에서 성막을 행하는 스퍼터링 장치, 소위 CP 스퍼터링 장치(Columner Plasma Sputtering system)를 사용하여 성막해도 좋다.
비정질 산화물 반도체막(491)에 사용하는 산화물 반도체로서는, 적어도 인듐(In) 또는 아연(Zn)을 함유하는 것이 바람직하다. 특히 In과 Zn을 함유하는 것이 바람직하다. 또한, 상기 산화물 반도체를 사용한 트랜지스터의 전기 특성의 편차를 감소시키기 위한 스테빌라이저로서, 이들 외에, 갈륨(Ga)을 갖는 것이 바람직하다. 또한, 스테빌라이저로서 주석(Sn)을 갖는 것이 바람직하다. 또한, 스테빌라이저로서 하프늄(Hf)을 갖는 것이 바람직하다. 또한, 스테빌라이저로서 알루미늄(Al)을 갖는 것이 바람직하다.
또한, 기타 스테빌라이저로서, 란타노이드인, 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu) 중 어느 1종 또는 복수종을 가져도 좋다.
예를 들면, 산화물 반도체로서, 산화인듐, 산화주석, 산화아연, 2원계 금속의 산화물인 In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물, In-Ga계 산화물, 3원계 금속의 산화물인 In-Ga-Zn계 산화물(IGZO라고도 표기한다), In-Al-Zn계 산화물, In-Sn-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, 4원계 금속의 산화물인 In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물을 사용할 수 있다.
또한, 여기에서, 예를 들면, In-Ga-Zn계 산화물이란, In과 Ga와 Zn을 주성분으로서 갖는 산화물이라는 의미이며, In과 Ga와 Zn의 비율은 상관하지 않는다. 또한, In과 Ga와 Zn 이외의 금속 원소가 들어가 있어도 좋다.
또한, 산화물 반도체로서, InMO3(ZnO)m(m>0, 또한, m은 정수가 아니다)로 표기되는 재료를 사용해도 좋다. 또한, M은, Ga, Fe, Mn 및 Co로부터 선택된 1개의 금속 원소 또는 복수의 금속 원소를 나타낸다. 또한, 산화물 반도체로서, In2SnO5(ZnO)n(n>0, 또한, n은 정수)로 표기되는 재료를 사용해도 좋다.
예를 들면, In:Ga:Zn=1:1:1(=1/3:1/3:1/3) 또는 In:Ga:Zn=2:2:1(=2/5:2/5:1/5)의 원자비의 In-Ga-Zn계 산화물이나 그 조성 근방의 산화물을 사용할 수 있다. 또는, In:Sn:Zn=1:1:1(=1/3:1/3:1/3), In:Sn:Zn=2:1:3(=1/3:1/6:1/2) 또는 In:Sn:Zn=2:1:5(=1/4:1/8:5/8)의 원자비의 In-Sn-Zn계 산화물이나 그 조성 근방의 산화물을 사용하면 좋다.
그러나, 이들에 한정되지 않고, 필요로 하는 반도체 특성(이동도, 임계값, 편차 등)에 따라 적절한 조성의 것을 사용하면 좋다. 또한, 필요로 하는 반도체 특성을 얻기 위해서, 캐리어 농도나 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 결합 거리, 밀도 등을 적절한 것으로 하는 것이 바람직하다.
예를 들면, In-Sn-Zn계 산화물에서는 비교적 용이하게 높은 이동도가 얻어진다.
또한, 예를 들면, In, Ga, Zn의 원자수비가 In:Ga:Zn=a:b:c(a+b+c=1)인 산화물의 조성이, 원자수비가 In:Ga:Zn=A:B:C(A+B+C=1)인 산화물의 조성 근방이다란, a, b, c가, (a-A)2+(b-B)2+(c-C)2≤r2를 만족시키는 것을 말하고, r은, 예를 들면, 0.05로 하면 좋다. 다른 산화물에서도 마찬가지이다.
결정성을 갖는 산화물 반도체인 결정성 산화물 반도체막(403)은, 보다 벌크내 결함을 저감시킬 수 있고, 표면의 평탄성을 높이면 비정질 상태의 산화물 반도체 이상의 이동도를 얻을 수 있다. 표면의 평탄성을 높이기 위해서는, 평탄한 표면 위에 산화물 반도체를 형성하는 것이 바람직하며, 구체적으로는, 평균 면 거칠기(Ra)가 1nm 이하, 바람직하게는 0.3nm 이하, 보다 바람직하게는 0.1nm 이하의 표면 위에 형성하면 좋다.
또한, Ra는, JIS B0601에서 정의되어 있는 중심선 평균 거칠기를 면에 대해 적용할 수 있도록 3차원으로 확장한 것이며, 「기준면에서 지정면까지의 편차의 절대값을 평균한 값」으로 표현할 수 있고, 이하의 식으로 정의된다.
또한, 상기에 있어서, S0는, 측정면(좌표(x1,y1)(x1,y2)(x2,y1)(x2,y2)로 나타내는 4점에 의해 둘러싸이는 장방형의 영역)의 면적을 가리키고, Z0는 측정면의 평균 높이를 가리킨다. Ra는 원자간력 현미경(AFM: Atomic Force Microscope)으로 평가 가능하다.
따라서, 게이트 절연막(402)에 있어서 결정성 산화물 반도체막(403)(도 1a에 있어서는 비정질 산화물 반도체막(491))이 접하여 형성되는 영역에, 평탄화 처리를 행해도 좋다. 평탄화 처리로서는, 특별히 한정되지 않지만, 연마 처리(예를 들면, 화학적 기계 연마(Chemical Mechanical Polishing: CMP)법), 드라이 에칭 처리, 플라즈마 처리를 사용할 수 있다.
플라즈마 처리로서는, 예를 들면, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역스퍼터링을 행할 수 있다.
평탄화 처리로서, 연마 처리, 드라이 에칭 처리, 플라즈마 처리는 복수회 행해도 좋고, 이들을 조합하여 행해도 좋다. 또한, 조합하여 행하는 경우, 공정순도 특별히 한정되지 않으며, 게이트 절연막(402) 표면의 요철 상태에 맞추어 적절히 설정하면 좋다.
본 실시형태에서는, 비정질 산화물 반도체막(491)을 In-Ga-Zn계 금속 산화물 타깃을 사용하여 스퍼터링법에 의해 성막한다. 또한, 비정질 산화물 반도체막(491)을 성막할 때의 분위기로서는, 희가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희가스와 산소의 혼합 분위기하에서 행할 수 있다.
또한, 비정질 산화물 반도체막(491)은, 성막시에 산소가 많이 함유되는 조건(예를 들면, 산소 100%의 분위기하에서 스퍼터링법에 의해 성막을 행하는 등)으로 성막하고, 산소를 많이 함유하는(바람직하게는 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는) 막으로 하는 것이 바람직하다.
산화물 반도체막을 스퍼터링법으로 제작하기 위한 타깃으로서는, 예를 들면, 조성비로서, In2O3:Ga2O3:ZnO=1:1:2[mol비]의 산화물 타깃을 사용하고, In-Ga-Zn막을 성막한다. 또한, 이 타깃 재료 및 조성으로 한정되지 않고, 예를 들면, In2O3:Ga2O3:ZnO=1:1:1[mol비]의 금속 산화물 타깃을 사용해도 좋다.
또한, 금속 산화물 타깃의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 충전율이 높은 금속 산화물 타깃을 사용함으로써, 성막한 산화물 반도체막은 치밀한 막으로 할 수 있다.
산화물 반도체막을, 성막할 때에 사용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 사용하는 것이 바람직하다.
감압 상태로 유지된 성막실 내에 기판을 유지한다. 그리고, 성막실 내의 잔류 수분을 제거하면서 수소 및 수분이 제거된 스퍼터링 가스를 도입하고, 상기 타깃을 사용하여 기판(400) 위에 비정질 산화물 반도체막(491)을 성막한다. 성막실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프, 예를 들면, 크라이오 펌프, 이온 펌프, 티타늄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 수단으로서는, 터보 분자 펌프에 콜드트랩을 가한 것이라도 좋다. 크라이오 펌프를 사용하여 배기한 성막실은, 예를 들면, 수소 원자, 물(H2O) 등 수소 원자를 함유하는 화합물(보다 바람직하게는 탄소 원자를 함유하는 화합물도) 등이 배기되기 때문에, 상기 성막실에서 성막한 비정질 산화물 반도체막(491)에 함유되는 불순물의 농도를 저감시킬 수 있다.
또한, 게이트 절연막(402)과 비정질 산화물 반도체막(491)을 대기로 해방하지 않고 연속적으로 형성하는 것이 바람직하다. 게이트 절연막(402)과 비정질 산화물 반도체막(491)을 대기에 폭로하지 않고 연속하여 형성하면, 게이트 절연막(402) 표면에 수소나 수분 등의 불순물이 흡착되는 것을 방지할 수 있다.
또한, 비정질 산화물 반도체막(491)에 과잉의 수소(물이나 수산기를 포함한다)를 제거(탈수화 또는 탈수소화)하기 위한 가열 처리를 행해도 좋다. 가열 처리의 온도는, 비정질 산화물 반도체막이 결정화되지 않는 온도로 하고, 대표적으로는 250℃ 이상 400℃ 이하, 바람직하게는 300℃ 이하로 한다.
또한, 탈수화 또는 탈수소화를 위한 가열 처리는, 비정질 산화물 반도체막(491)의 형성후, 비정질 산화물 반도체막(491)으로 산소의 도입 공정전이면, 트랜지스터(410)의 제작 공정에 있어서 어느 타이밍으로 행해도 좋다.
또한, 탈수화 또는 탈수소화를 위한 가열 처리는, 비정질 산화물 반도체막(491)이 섬 형상으로 가공되기 전에 행하면, 게이트 절연막(402)에 함유되는 산소가 가열 처리에 의해 방출되는 것을 방지할 수 있기 때문에 바람직하다.
또한, 가열 처리에 있어서는, 질소, 또는 헬륨, 네온, 아르곤 등의 희가스에, 물, 수소 등이 함유되지 않는 것이 바람직하다. 또는, 열처리 장치에 도입하는 질소, 또는 헬륨, 네온, 아르곤 등의 희가스의 순도를, 6N(99.9999%) 이상 바람직하게는 7N(99.99999%) 이상(즉 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
또한, 가열 처리로 비정질 산화물 반도체막(491)을 가열한 후, 동일한 로에 고순도의 산소 가스, 고순도의 이질화산소 가스, 또는 초건조 에어(CRDS(캐비티 링다운 레이저 분광법) 방식의 이슬점계를 사용하여 측정한 경우의 수분량이 20ppm(이슬점 환산으로 -55℃) 이하, 바람직하게는 1ppm 이하, 바람직하게는 10ppb 이하의 공기)를 도입해도 좋다. 산소 가스 또는 이질화산소 가스에, 물, 수소 등이 함유되지 않는 것이 바람직하다. 또는, 열처리 장치에 도입하는 산소 가스 또는 이질화산소 가스의 순도를, 6N 이상 바람직하게는 7N 이상(즉, 산소 가스 또는 이질화산소 가스 중의 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다. 산소 가스 또는 이질화산소 가스의 작용에 의해, 탈수화 또는 탈수소화 처리에 의한 불순물의 배제 공정에 의해 동시에 감소되어 버린 비정질 산화물 반도체를 구성하는 주성분 재료인 산소를 공급함으로써, 비정질 산화물 반도체막을 고순도화 및 전기적으로 I형(진성)화할 수 있다.
다음에, 비정질 산화물 반도체막(491)에 산소(431)(적어도, 산소 라디칼, 산소 원자, 산소 이온 중 어느 하나를 포함한다)를 도입하고, 비정질 산화물 반도체막(491)에 산소의 공급을 행한다. 산소의 도입 방법으로서는, 이온 주입법, 이온 도핑법, 플라즈마 침지 이온 주입법, 플라즈마 처리 등을 사용할 수 있다.
본 실시형태에 있어서의 트랜지스터(410)의 제작 공정에 있어서, 산소의 도입 공정은, 비정질 산화물 반도체막(491)의 형성후, 절연막(407)으로서 산화알루미늄막이 형성되기 전까지 행한다. 또한, 탈수화 또는 탈수소화하기 위한 가열 처리는, 산소의 도입 공정 전에 행한다. 또한, 산소의 도입 공정은, 비정질 산화물 반도체막에 직접 도입해도 좋고, 게이트 절연막이나 절연막 등의 다른 막을 통과하여 비정질 산화물 반도체막으로 도입해도 좋다. 산소를 비정질 산화물 반도체막에 다른 막을 통과하여 도입하는 경우에는, 이온 주입법, 이온 도핑법, 플라즈마 침지 이온 주입법 등을 사용하면 좋지만, 본 실시형태와 같이 산소를 노출된 비정질 산화물 반도체막(491)으로 직접 도입하는 경우에는, 플라즈마 처리 등도 사용할 수 있다.
본 실시형태에서는, 이온 주입법에 의해 비정질 산화물 반도체막(491)에 산소(431)를 주입한다. 산소(431)의 주입 공정에 의해, 비정질 산화물 반도체막(491)은, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 비정질 산화물 반도체막(441)이 된다(도 1b 참조).
예를 들면, 산소(431)의 도입 공정에 의해 도입된 비정질 산화물 반도체막(441)에 있어서의 산소 농도를 1×1018/㎤ 이상 3×1021/㎤ 이하로 하는 것이 바람직하다. 또한, 산소 과잉 영역은, 비정질 산화물 반도체막(441)의 일부(계면도 포함한다)에 존재하고 있으면 좋다. 따라서, 산소(431)를 도입함으로써, 게이트 절연막(402), 비정질 산화물 반도체막(441), 및 절연막(407)의 적층에 있어서, 게이트 절연막(402)과 비정질 산화물 반도체막(441)의 계면, 비정질 산화물 반도체막(441) 중, 또는 비정질 산화물 반도체막(441)과 절연막(407)의 계면의 적어도 하나에 산소를 함유시킨다.
비정질 산화물 반도체막(441)은, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있다. 이 경우, 산소의 함유량은, 산화물 반도체의 화학량론적 조성비를 초과하는 정도로 한다. 또는, 산소의 함유량은, 단결정인 경우의 산소의 양을 초과하는 정도로 한다. 산화물 반도체의 격자간에 산소가 존재하는 경우도 있다. 이러한 산화물 반도체의 조성은 InGaZnmOm +3x(x>1)로 표기할 수 있다. 예를 들면, m=1일 때, 산화물 반도체의 조성은 InGaZnO1 +3x(x>1)이 되고, 산소 과잉인 경우에는, 1+3x가 4를 초과하는 값을 나타낸다.
공급된 산소(431)에 의해, 비정질 산화물 반도체막(441) 중에 존재하는 산소 결손을 보충할 수 있다.
또한, 산소(431)의 도입 공정에 의해, 비정질 산화물 반도체막(441) 중의 비정질 상태를, 보다 균일화할 수 있다.
또한, 산화물 반도체에 있어서, 산소는 주된 성분 재료의 하나이다. 이로 인해, 산화물 반도체막 중의 산소 농도를, SIMS(Secondary Ion Mass Spectrometry) 등의 방법을 사용하여 정확하게 추산하는 것은 어렵다. 즉, 산화물 반도체막에 산소가 의도적으로 첨가되었는지 여부를 판별하는 것은 곤란하다고 할 수 있다.
그런데, 산소에는 17O나 18O와 같은 동위체가 존재하고, 자연계에 있어서의 이들의 존재 비율은 각각 산소 원자 전체의 0.037%, 0.204% 정도인 것이 알려져 있다. 즉, 산화물 반도체막 중에 있어서의 이들 동위체의 농도는, SIMS 등의 방법에 의해 추산할 수 있는 정도가 되기 때문에, 이들의 농도를 측정함으로써, 산화물 반도체막 중의 산소 농도를 보다 정확하게 추산하는 것이 가능한 경우가 있다. 따라서, 이들의 농도를 측정함으로써, 산화물 반도체막에 의도적으로 산소가 첨가되었는지 여부를 판별해도 좋다.
본 실시형태와 같이, 산소(431)를 직접 비정질 산화물 반도체막(441)으로 도입하는 경우에는, 비정질 산화물 반도체막(441)과 접하는 절연막(게이트 절연막(402), 절연막(407) 등)을, 반드시 산소를 많이 함유하는 막으로 할 필요는 없지만, 비정질 산화물 반도체막(441)과 접하는 절연막(게이트 절연막(402), 절연막(407) 등)을, 산소를 많이 함유하는 막으로 하고, 다시 산소(431)를 직접 비정질 산화물 반도체막(441)에 도입하여, 복수의 산소 공급 방법을 행해도 좋다.
이어서, 비정질 산화물 반도체막(441)을 제 2 포토리소그래피 공정에 의해 섬 형상의 비정질 산화물 반도체막(443)으로 가공한다(도 1c 참조). 또한, 섬 형상의 비정질 산화물 반도체막(443)을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조 비용을 저감시킬 수 있다.
또한, 개시하는 발명의 일 형태에 있어서, 산화물 반도체막(비정질 산화물 반도체막 및 결정성 산화물 반도체막)은, 본 실시형태에서 나타내는 바와 같이 섬 형상으로 가공해도 좋고, 형상을 가공하지 않고, 막 형상 그대로로 해도 좋다.
또한, 게이트 절연막(402)에 콘택트 홀을 형성하는 경우, 그 공정은 비정질 산화물 반도체막(443)의 가공시에 동시에 행할 수 있다.
또한, 여기에서의 비정질 산화물 반도체막(441)의 에칭은, 드라이 에칭이라도 웨트 에칭이라도 좋고, 양자를 사용해도 좋다. 예를 들면, 비정질 산화물 반도체막(441)의 웨트 에칭에 사용하는 에칭액으로서는, 인산과 아세트산과 질산을 혼합한 용액 등을 사용할 수 있다. 또한, ITO07N(칸토가가쿠사 제조)을 사용해도 좋다.
이어서, 게이트 절연막(402), 및 비정질 산화물 반도체막(443) 위에, 소스 전극층 및 드레인 전극층(이것과 동일한 층에서 형성되는 배선을 포함한다)이 되는 도전막을 형성한다. 상기 도전막은 나중의 가열 처리를 견딜 수 있는 재료를 사용한다. 소스 전극층, 및 드레인 전극층에 사용하는 도전막으로서는, 예를 들면, Al, Cr, Cu, Ta, Ti, Mo, W로부터 선택된 원소를 함유하는 금속막, 또는 상기한 원소를 성분으로 하는 금속 질화물막(질화티타늄막, 질화몰리브덴막, 질화텅스텐막) 등을 사용할 수 있다. 또한, Al, Cu 등의 금속막의 하측 또는 상측의 한쪽 또는 쌍방에 Ti, Mo, W 등의 고융점 금속막 또는 이들 금속 질화물막(질화티타늄막, 질화몰리브덴막, 질화텅스텐막)을 적층시킨 구성으로 해도 좋다. 또한, 소스 전극층, 및 드레인 전극층에 사용하는 도전막으로서는, 도전성의 금속 산화물로 형성해도 좋다. 도전성의 금속 산화물로서는 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화인듐산화주석(In2O3-SnO2), 산화인듐산화아연(In2O3-ZnO) 또는 이들 금속 산화물 재료에 산화실리콘을 함유시킨 것을 사용할 수 있다.
제 3 포토리소그래피 공정에 의해 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여 소스 전극층(405a), 드레인 전극층(405b)을 형성한 후, 레지스트 마스크를 제거한다.
또한, 포토리소그래피 공정에서 사용하는 포토마스크수 및 공정수를 삭감하기 위해서, 투과한 광이 복수의 강도가 되는 노광 마스크인 다계조 마스크에 의해 형성된 레지스트 마스크를 사용하여 에칭 공정을 행해도 좋다. 다계조 마스크를 사용하여 형성한 레지스트 마스크는 복수의 막 두께를 갖는 형상이 되고, 에칭을 행함으로써 다시 형상을 변형할 수 있기 때문에, 상이한 패턴으로 가공하는 복수의 에칭 공정에 사용할 수 있다. 따라서, 1장의 다계조 마스크에 의해, 적어도 2종류 이상의 상이한 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 따라서 노광 마스크수를 삭감할 수 있고, 대응하는 포토리소그래피 공정도 삭감할 수 있기 때문에, 공정의 간략화가 가능해진다.
또한, 도전막의 에칭시에, 비정질 산화물 반도체막(443)이 에칭되고, 분단되지 않도록 에칭 조건을 최적화하는 것이 요망된다. 그러나, 도전막만을 에칭하고, 비정질 산화물 반도체막(443)을 전혀 에칭하지 않는다고 하는 조건을 얻는 것은 어려우며, 도전막의 에칭시에 비정질 산화물 반도체막(443)은 일부만이 에칭되어 홈부(오목부)를 갖는 산화물 반도체막이 되는 경우도 있다.
본 실시형태에서는, 도전막으로서 Ti막을 사용하고, 비정질 산화물 반도체막(443)에는 In-Ga-Zn계 산화물 반도체를 사용했기 때문에, 에칭액으로서 암모니아과수(암모니아, 물, 과산화수소수의 혼합액)를 사용한다.
이어서, 비정질 산화물 반도체막(443)의 일부에 접하는 절연막(407)을 형성한다(도 1d 참조). 절연막(407)은 단층이라도 적층이라도 좋지만, 산화알루미늄막을 포함하는 구조로 한다.
절연막(407)에 포함되는 산화알루미늄막의 막 두께는, 30nm 이상 500nm 이하, 바람직하게는 50nm 이상 200nm 이하로 한다. 절연막(407)은, 스퍼터링법 등, 절연막(407)에 물, 수소 등의 불순물을 혼입시키지 않는 방법을 적절히 사용하여 형성할 수 있다. 절연막(407)에 수소가 함유되면, 그 수소의 산화물 반도체막으로의 침입, 또는 수소에 의한 산화물 반도체막 중의 산소의 추출이 발생하여 산화물 반도체막의 백 채널이 저저항화(N형화)되어 버려 기생 채널이 형성될 우려가 있다. 따라서, 절연막(407)은 가능한 한 수소를 함유하지 않는 막이 되도록, 성막 방법에 수소를 사용하지 않는 것이 중요하다.
산화알루미늄막도, 상기 산화알루미늄이 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 것이 바람직하다. 이 경우, 산소의 함유량은, 산화알루미늄의 화학량론적 조성비를 초과하는 정도로 한다. 또는, 산소의 함유량은, 단결정인 경우의 산소의 양을 초과하는 정도로 한다. 산화알루미늄의 격자간에 산소가 존재하는 경우도 있다. 조성이 AlOx(x>0)로 표현되는 경우, x는 3/2를 초과하는 산소 과잉 영역을 갖는 산화알루미늄막을 사용하는 것이 바람직하다. 이러한 산소 과잉 영역은, 산화알루미늄막의 일부(계면도 포함한다)에 존재하고 있으면 좋다.
본 실시형태에서는, 절연막(407)으로서 막 두께 100nm의 산화알루미늄막을, 스퍼터링법을 사용하여 성막한다. 산화알루미늄막의 스퍼터링법에 의한 성막은, 희가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희가스와 산소의 혼합 분위기하에서 행할 수 있다.
산화물 반도체막의 성막시와 같이, 절연막(407)의 성막실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프(크라이오 펌프 등)를 사용하는 것이 바람직하다. 크라이오 펌프를 사용하여 배기한 성막실에서 성막한 절연막(407)에 함유되는 불순물의 농도를 저감시킬 수 있다. 또한, 절연막(407)의 성막실 내의 잔류 수분을 제거하기 위한 배기 수단으로서는, 터보 분자 펌프에 콜드트랩을 가한 것이라도 좋다.
절연막(407)을, 성막할 때에 사용하는 스퍼터링 가스로서는, 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 사용하는 것이 바람직하다.
절연막(407)을 적층하는 경우, 산화알루미늄막 이외에, 대표적으로는 산화실리콘막, 산화질화실리콘막, 산화질화알루미늄막, 또는 산화갈륨막 등의 무기 절연막을 사용할 수 있다. 도 10a에 트랜지스터(410)에 있어서, 절연막(407)을 절연막(407a), 절연막(407b)의 적층 구조로 하는 트랜지스터(410a)의 예를 도시한다.
도 10a에 도시하는 바와 같이, 결정성 산화물 반도체막(403), 소스 전극층(405a), 드레인 전극층(405b) 위에 절연막(407a)을 형성하고, 절연막(407a) 위에 절연막(407b)을 형성한다. 절연막(407a)은 산소의 함유량이 과잉인 영역이 포함되어 있는 산화물 절연막을 사용하면, 결정성 산화물 반도체막(403)으로의 산소의 공급원이 되기 때문에 바람직하다. 예를 들면, 본 실시형태에서는, 절연막(407a)으로서, 산화실리콘이 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 산화실리콘막을 사용하고, 절연막(407b)으로서 산화알루미늄막을 사용한다.
다음에 비정질 산화물 반도체막(443)에 가열 처리를 행하여 상기 비정질 산화물 반도체막(443)의 적어도 일부를 결정화시켜, 결정을 포함하는 결정성 산화물 반도체막(403)을 형성한다. 본 실시형태에서는, 결정성 산화물 반도체막(403)은, 표면에 개략 수직한 c축을 가지고 있는 결정을 포함한다.
비정질 산화물 반도체막(443) 위에 절연막(407)으로서 형성된 산화알루미늄막은, 수소, 수분 등의 불순물, 및 산소의 양자에 대해 막을 통과시키지 않는 차단 효과(블록 효과)가 높다.
따라서, 산화알루미늄막은, 제작 공정중 및 제작후에 있어서, 변동 요인이 되는 수소, 수분 등의 불순물의 산화물 반도체막(비정질 산화물 반도체막(443) 및 결정성 산화물 반도체막(403))으로의 혼입, 및 산화물 반도체를 구성하는 주성분 재료인 산소의 산화물 반도체막(비정질 산화물 반도체막(443) 및 결정성 산화물 반도체막(403))으로부터의 방출을 방지하는 보호막으로서 기능한다.
비정질 산화물 반도체막(443)을 결정화시키는 가열 처리를, 절연막(407)으로서 형성된 산화알루미늄막에 의해 비정질 산화물 반도체막(443)이 덮인 상태에서 행하기 때문에, 결정화를 위한 가열 처리에 의해 비정질 산화물 반도체막(443)으로부터 산소가 방출되는 것을 방지할 수 있다. 따라서, 얻어지는 결정성 산화물 반도체막(403)은, 비정질 산화물 반도체막(443)이 함유하는 산소량을 유지하여 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함하는 막으로 할 수 있다.
결정성 산화물 반도체막(403) 중에 있어서, 산소가 탈리한 개소에서는 산소 결손이 존재한다. 산소를 과잉으로 함유하지 않는 산화물 반도체는, 산소 결손이 발생해도 그 결손 부분을 다른 산소로 보충할 수 없다. 그러나, 개시하는 발명의 일 형태에 따르는 결정성 산화물 반도체막(403)은, 산소를 과잉으로 함유하는 결정성 산화물 반도체막(본 실시형태에서는 표면에 개략 수직한 c축을 가지고 있는 결정을 포함하는 반도체(CAAC-OS)막)이며, 결정성 산화물 반도체막(403)은, 산소 결손이 발생하였다고 해도, 막 중에 과잉의 산소(바람직하게는 화학량론적 조성비보다 과잉의 산소)를 함유함으로써, 이 과잉의 산소가 결손 부분에 작용하여 즉시 산소를 결손 부분에 보충할 수 있다.
따라서, 상기 결정성 산화물 반도체막(403)을 트랜지스터(410)에 사용함으로써, 산소 결손에 기인하는 트랜지스터(410)의 임계값 전압(Vth)의 편차, 임계값 전압의 시프트(ΔVth)를 저감시킬 수 있다.
비정질 산화물 반도체막(443)의 적어도 일부를 결정화시키는 가열 처리의 온도는, 250℃ 이상 700℃ 이하, 바람직하게는 400℃ 이상, 보다 바람직하게는 500℃, 더욱 바람직하게는 550℃ 이상으로 한다.
예를 들면, 가열 처리 장치의 하나인 전기로에 기판을 도입하고, 산화물 반도체막에 대해 산소 분위기하 450℃에 있어서 1시간의 가열 처리를 행한다.
또한, 가열 처리 장치는 전기로로 한정되지 않고, 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의해, 피처리물을 가열하는 장치를 사용해도 좋다. 예를 들면, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 사용할 수 있다. LRTA 장치는, 할로겐 램프, 메탈할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자파)의 복사에 의해, 피처리물을 가열하는 장치이다. GRTA 장치는, 고온의 가스를 사용하여 가열 처리를 행하는 장치이다. 고온의 가스에는, 아르곤 등의 희가스, 또는 질소와 같은, 가열 처리에 의해 피처리물과 반응하지 않는 불활성 기체가 사용된다.
예를 들면, 가열 처리로서, 650℃ 내지 700℃의 고온으로 가열한 불활성 가스 중에 기판을 넣고, 수분간 가열한 후, 기판을 불활성 가스 중에서 내보내는 GRTA를 행해도 좋다.
또한, 결정화를 위한 가열 처리로서, 레이저광이나 램프광 등에 의한 광조사에 의한 가열 처리를 사용해도 좋다. 예를 들면, 비정질 산화물 반도체막이 흡수하는 파장의 레이저광을 조사하여 비정질 산화물 반도체막의 결정화를 행할 수 있다.
가열 처리는, 질소, 산소, 초건조 공기(물의 함유량이 20ppm 이하, 바람직하게는 1ppm 이하, 바람직하게는 10ppb 이하인 공기), 또는 희가스(아르곤, 헬륨 등)의 분위기하에서 행하면 좋지만, 상기 질소, 산소, 초건조 공기, 또는 희가스 등의 분위기에 물, 수소 등이 함유되지 않는 것이 바람직하다. 또한, 가열 처리 장치에 도입하는 질소, 산소, 또는 희가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
고순도화되고, 산소 결손이 보충된 결정성 산화물 반도체막(403)은, 수소, 물 등의 불순물이 충분히 제거되어 있고, 결정성 산화물 반도체막(403) 중의 수소 농도는 5×1019/㎤ 이하, 바람직하게는 5×1018/㎤ 이하이다. 또한, 결정성 산화물 반도체막(403) 중의 수소 농도는, 2차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)으로 측정되는 것이다.
이러한 결정성 산화물 반도체막(403) 중에는 캐리어가 매우 적고(제로에 가깝다), 캐리어 농도는 1×1014/㎤ 미만, 바람직하게는 1×1012/㎤ 미만, 더욱 바람직하게는 1×1011/㎤ 미만이다.
이상의 공정으로 트랜지스터(410)가 형성된다(도 1e 참조). 트랜지스터(410)는, 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막을 갖는 트랜지스터이다. 따라서, 트랜지스터(410)는, 전기적 특성 변동이 억제되고 있어 전기적으로 안정적이다.
본 실시형태를 사용하여 제작한 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막(403)을 사용한 트랜지스터(410)는, 오프 상태에 있어서의 전류값(오프 전류값)을, 채널 폭 1㎛당 실온에서 100zA/㎛(1zA(젭토암페어)은 1×10-21A) 이하, 바람직하게는 10zA/㎛ 이하, 보다 바람직하게는 1zA/㎛ 이하, 더욱 바람직하게는 100yA/㎛ 이하 레벨로까지 낮게 할 수 있다.
이상과 같이, 안정된 전기적 특성을 갖는 산화물 반도체를 사용한 반도체 장치를 제공할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 실시형태는, 다른 실시형태와 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 2)
본 실시형태에서는, 반도체 장치 및 반도체 장치의 제작 방법의 다른 일 형태를, 도 2를 사용하여 설명한다. 상기 실시형태와 동일 부분 또는 같은 기능을 갖는 부분, 및 공정은, 상기 실시형태와 같이 행할 수 있고, 반복 설명은 생략한다. 또한 동일한 개소의 상세한 설명은 생략한다.
본 실시형태에서는, 개시하는 발명에 따르는 반도체 장치의 제작 방법에 있어서, 비정질 산화물 반도체막으로의 산소 도입 공정을, 트랜지스터(410) 위에 형성된 절연막을 통과하여 행하는 예를 나타낸다.
도 2a 내지 도 2e에 본 실시형태에 있어서의 트랜지스터(410)의 제작 방법의 일례를 도시한다.
절연 표면을 갖는 기판(400) 위에 도전막을 형성한 후, 게이트 전극층(401)을 형성한다.
이어서, 게이트 전극층(401) 위에 플라즈마 CVD법 또는 스퍼터링법 등에 의해, 게이트 절연막(402)을 형성한다.
이어서, 게이트 절연막(402) 위에, 막 두께 2nm 이상 200nm 이하, 바람직하게는 5nm 이상 30nm 이하의 비정질 산화물 반도체막(491)을 형성한다(도 2a 참조).
또한, 비정질 산화물 반도체막(491)에 과잉 수소(물이나 수산기를 포함한다)를 제거(탈수화 또는 탈수소화)하기 위한 가열 처리를 행해도 좋다.
이어서, 비정질 산화물 반도체막(491)을 포토리소그래피 공정에 의해 섬 형상의 비정질 산화물 반도체막(492)으로 가공한다(도 2b 참조).
이어서, 게이트 절연막(402), 및 비정질 산화물 반도체막(492) 위에, 소스 전극층(405a) 및 드레인 전극층(405b)을 형성한다.
이어서, 비정질 산화물 반도체막(492)의 일부에 접하는 절연막(407)을 형성한다(도 2c 참조). 절연막(407)도 단층이라도 적층이라도 좋지만, 산화알루미늄막을 포함하는 구조로 한다.
본 실시형태에서는, 절연막(407)으로서 막 두께 100nm의 산화알루미늄막을, 스퍼터링법을 사용하여 성막한다.
다음에, 비정질 산화물 반도체막(492)에 산소(431)(적어도, 산소 라디칼, 산소 원자, 산소 이온 중 어느 하나를 포함한다)를 도입하고, 비정질 산화물 반도체막(492)에 산소의 공급을 행한다.
본 실시형태에서는, 절연막(407)의 형성후에, 이온 주입법에 의해 절연막(407)을 통과하고, 비정질 산화물 반도체막(492)에 산소(431)를 주입한다. 산소(431)의 주입 공정에 의해, 비정질 산화물 반도체막(492)은, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 비정질 산화물 반도체막(443)이 된다(도 2d 참조).
공급된 산소(431)에 의해, 비정질 산화물 반도체막(443) 중에 존재하는 산소 결손을 보충할 수 있다.
또한, 산소의 도입 조건에 따라서는, 절연막을 통과하고, 비정질 산화물 반도체막으로 산소를 도입할 때, 산소를 절연막의 일부(및 절연막과 비정질 산화물 반도체막의 계면)에도 도입할 수 있다. 예를 들면, 절연막을 산화물 절연막(예를 들면 산화실리콘막)과 산화알루미늄막의 적층 구조로 하는 경우, 비정질 산화물 반도체막에 산소를 도입할 때에 비정질 산화물 반도체막과 접하는 산화물 절연막, 비정질 산화물 반도체막 및 산화물 절연막의 계면에도 산소를 도입하여 비정질 산화물 반도체막 및 산화물 절연막의 적층에 있어서, 산소 과잉 영역을 형성할 수 있다.
다음에 비정질 산화물 반도체막(443)에 가열 처리를 행하여 상기 비정질 산화물 반도체막(443)의 적어도 일부를 결정화시켜 결정성 산화물 반도체막(403)을 형성한다.
본 실시형태에서는, 결정성 산화물 반도체막(403)으로서, 표면에 개략 수직한 c축을 가지고 있는 결정을 포함하는 결정성 산화물 반도체막(403)을 형성한다.
비정질 산화물 반도체막(443) 위에 절연막(407)으로서 형성된 산화알루미늄막은, 수소, 수분 등의 불순물, 및 산소의 양자에 대해 막을 통과시키지 않는 차단 효과(블록 효과)가 높다.
따라서, 산화알루미늄막은, 제작 공정중 및 제작후에 있어서, 변동 요인이 되는 수소, 수분 등의 불순물의 산화물 반도체막(비정질 산화물 반도체막(443) 및 결정성 산화물 반도체막(403))으로의 혼입, 및 산화물 반도체를 구성하는 주성분 재료인 산소의 산화물 반도체막(비정질 산화물 반도체막(443) 및 결정성 산화물 반도체막(403))으로부터의 방출을 방지하는 보호막으로서 기능한다.
비정질 산화물 반도체막(443)을 결정화시키는 가열 처리를, 절연막(407)으로서 형성된 산화알루미늄막에 의해 비정질 산화물 반도체막(443)이 덮인 상태에서 행하기 때문에, 결정화를 위한 가열 처리에 의해 비정질 산화물 반도체막(443)으로부터 산소가 방출되는 것을 방지할 수 있다. 따라서, 얻어지는 결정성 산화물 반도체막(403)은, 비정질 산화물 반도체막(443)이 함유하는 산소량을 유지하여 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함하는 막으로 할 수 있다.
따라서, 형성되는 결정성 산화물 반도체막(403)은, 수소, 수분 등의 불순물의 혼입, 및 과잉으로 도입된 산소의 방출이 산화알루미늄막에 의해 방지되기 때문에, 고순도이며, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함한다.
결정성 산화물 반도체막(403) 중에 있어서, 산소가 탈리한 개소에서는 산소 결손이 존재한다. 산소를 과잉으로 함유하지 않는 산화물 반도체는, 산소 결손이 발생해도 그 결손 부분을 다른 산소로 보충할 수 없다. 그러나, 개시하는 발명의 일 형태에 따르는 결정성 산화물 반도체막(403)은, 산소를 과잉으로 함유하는 막(본 실시형태에서는 산소를 과잉으로 함유하는 CAAC-OS막)이며, 결정성 산화물 반도체막(403)은, 산소 결손이 생겼다고 해도, 막 중에 과잉의 산소(바람직하게는 화학량론적 조성비보다 과잉의 산소)를 함유함으로써, 이 과잉 산소가 결손 부분에 작용하여 즉시 산소를 결손 부분에 보충할 수 있다.
이상의 공정으로 트랜지스터(410)가 형성된다(도 2e 참조). 트랜지스터(410)는, 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막을 갖는 트랜지스터이다. 따라서, 트랜지스터(410)는, 전기적 특성 변동이 억제되고 있어 전기적으로 안정적이다.
이상과 같이, 안정된 전기적 특성을 갖는 산화물 반도체를 사용한 반도체 장치를 제공할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 실시형태는, 다른 실시형태와 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 3)
본 실시형태에서는, 반도체 장치 및 반도체 장치의 제작 방법의 다른 일 형태를 도 3을 사용하여 설명한다. 상기 실시형태와 동일 부분 또는 같은 기능을 갖는 부분, 및 공정은, 상기 실시형태와 같이 행할 수 있고, 반복 설명은 생략한다. 또한 동일한 개소의 상세한 설명은 생략한다.
도 3a 내지 도 3e에 도시하는 트랜지스터(430)는, 보텀 게이트 구조의 트랜지스터의 예이다.
트랜지스터(430)는, 절연 표면을 갖는 기판(400) 위에, 게이트 전극층(401), 게이트 절연막(402), 소스 전극층(405a), 드레인 전극층(405b), 및 결정성 산화물 반도체막(403)을 포함한다. 또한, 트랜지스터(430)를 덮고, 절연막(407)이 형성되어 있다.
도 3a 내지 도 3e에 트랜지스터(430)의 제작 방법의 일례를 도시한다.
우선, 절연 표면을 갖는 기판(400) 위에 게이트 전극층(401)을 형성한다(도 3a 참조).
게이트 전극층(401) 위에 게이트 절연막(402)을 형성한다. 본 실시형태에서는, 게이트 절연막(402)은, 산화실리콘막을 사용한다.
결정성 산화물 반도체막(403)에 접하는 산화실리콘막은 상기 산화실리콘이 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 것이 바람직하다.
결정성 산화물 반도체막(403)과 접하는 산화실리콘막을, 산소를 많이 함유하는 상태로 함으로써, 산화물 반도체막으로 산소를 공급하는 공급원으로서 적합하게 기능시킬 수 있다.
다음에 게이트 절연막(402) 위에 소스 전극층(405a), 드레인 전극층(405b)을 형성한다.
이어서, 게이트 절연막(402), 소스 전극층(405a), 및 드레인 전극층(405b) 위에, 비정질 산화물 반도체막을 형성하고, 섬 형상으로 가공하여 비정질 산화물 반도체막(492)을 형성한다(도 3b 참조).
비정질 산화물 반도체막(492)으로서, 본 실시형태에서는, In-Ga-Zn계 산화물 타깃을 사용하여 스퍼터링법에 의해 In-Ga-Zn계 산화물막을 성막한다.
또한, 비정질 산화물 반도체막(492)에 과잉의 수소(물이나 수산기를 포함한다)를 제거(탈수화 또는 탈수소화)하기 위한 가열 처리를 행해도 좋다. 가열 처리의 온도는, 비정질 산화물 반도체막(492)이 결정화되지 않는 온도로 하고, 대표적으로는 250℃ 이상 400℃ 이하, 바람직하게는 300℃ 이하로 한다.
탈수화 또는 탈수소화를 위한 가열 처리는, 비정질 산화물 반도체막(492)에 섬 형상으로 가공되기 전에 행해도 좋다.
다음에, 비정질 산화물 반도체막(492)에 산소(431)(적어도, 산소 라디칼, 산소 원자, 산소 이온 중 어느 하나를 포함한다)를 도입하고, 비정질 산화물 반도체막(492)에 산소의 공급을 행한다.
본 실시형태에서는, 이온 주입법에 의해, 노출된 비정질 산화물 반도체막(492)에 산소(431)를 주입한다. 산소(431)의 주입 공정에 의해, 비정질 산화물 반도체막(492)은, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 비정질 산화물 반도체막(443)이 된다(도 3c 참조).
공급된 산소(431)에 의해, 비정질 산화물 반도체막(443) 중에 존재하는 산소 결손을 보충할 수 있다.
이어서, 비정질 산화물 반도체막(443) 위에 절연막(407)을 형성한다(도 3d 참조). 절연막(407)은 단층이라도 적층이라도 좋지만, 산화알루미늄막을 포함하는 구조로 한다.
절연막(407)에 포함되는 산화알루미늄막의 막 두께는, 30nm 이상 500nm 이하, 바람직하게는 50nm 이상 200nm 이하로 한다.
산화알루미늄막도, 상기 산화알루미늄이 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 것이 바람직하다.
본 실시형태에서는, 절연막(407)으로서 막 두께 100nm의 산화알루미늄막을, 스퍼터링법을 사용하여 성막한다.
다음에 비정질 산화물 반도체막(443)에 가열 처리를 행하여 상기 비정질 산화물 반도체막(443)의 적어도 일부를 결정화시켜 결정성 산화물 반도체막(403)을 형성한다.
비정질 산화물 반도체막(443)의 적어도 일부를 결정화시키는 가열 처리의 온도는, 250℃ 이상 700℃ 이하, 바람직하게는 400℃ 이상, 보다 바람직하게는 500℃, 더욱 바람직하게는 550℃ 이상으로 한다.
본 실시형태에서는, 결정성 산화물 반도체막(403)으로서, 표면에 개략 수직한 c축을 가지고 있는 결정을 포함하는 결정성 산화물 반도체막(403)을 형성한다.
비정질 산화물 반도체막(443) 위에 절연막(407)으로서 형성된 산화알루미늄막은, 수소, 수분 등의 불순물, 및 산소의 양자에 대해 막을 통과시키지 않는 차단 효과(블록 효과)가 높다.
따라서, 산화알루미늄막은, 제작 공정중 및 제작후에 있어서, 변동 요인이 되는 수소, 수분 등의 불순물의 산화물 반도체막(비정질 산화물 반도체막(443) 및 결정성 산화물 반도체막(403))으로의 혼입, 및 산화물 반도체를 구성하는 주성분 재료인 산소의 산화물 반도체막(비정질 산화물 반도체막(443) 및 결정성 산화물 반도체막(403))으로부터의 방출을 방지하는 보호막으로서 기능한다.
비정질 산화물 반도체막(443)을 결정화시키는 가열 처리를, 절연막(407)으로서 형성된 산화알루미늄막에 의해 비정질 산화물 반도체막(443)이 덮인 상태에서 행하기 때문에, 결정화를 위한 가열 처리에 의해 비정질 산화물 반도체막(443)으부터 산소가 방출되는 것을 방지할 수 있다. 따라서, 얻어지는 결정성 산화물 반도체막(403)은, 비정질 산화물 반도체막(443)이 함유하는 산소량을 유지하여 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함하는 막으로 할 수 있다.
따라서, 형성되는 결정성 산화물 반도체막(403)은, 수소, 수분 등의 불순물의 혼입, 및 과잉으로 도입된 산소의 방출이 산화알루미늄막에 의해 방지되기 때문에, 고순도이며, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함한다.
결정성 산화물 반도체막(403) 중에 있어서, 산소가 탈리한 개소에서는 산소 결손이 존재한다. 산소를 과잉으로 함유하지 않는 산화물 반도체는, 산소 결손이 발생해도 그 결손 부분을 다른 산소로 보충할 수 없다. 그러나, 개시하는 발명의 일 형태에 따르는 결정성 산화물 반도체막(403)은, 산소를 과잉으로 함유하는 막(본 실시형태에서는 산소를 과잉으로 함유하는 CAAC-OS막)이며, 결정성 산화물 반도체막(403)은, 산소 결손이 생겼다고 해도, 막 중에 과잉의 산소(바람직하게는 화학량론적 조성비보다 과잉의 산소)를 함유함으로써, 이 과잉의 산소가 결손 부분에 작용하여 즉시 산소를 결손 부분에 보충할 수 있다.
따라서, 상기 결정성 산화물 반도체막(403)을 트랜지스터(430)에 사용함으로써, 산소 결손에 기인하는 트랜지스터(430)의 임계값 전압(Vth)의 편차, 임계값 전압의 시프트(ΔVth)를 저감시킬 수 있다.
이상의 공정으로 트랜지스터(430)가 형성된다(도 3e 참조). 트랜지스터(430)는, 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막을 갖는 트랜지스터이다. 따라서, 트랜지스터(430)는, 전기적 특성 변동이 억제되고 있어 전기적으로 안정적이다.
본 실시형태를 사용하여 제작한 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막(403)을 사용한 트랜지스터(430)는, 오프 상태에 있어서의 전류값(오프 전류값)을, 채널 폭 1㎛당 실온에서 100zA/㎛(1zA(젭토암페어)은 1×10-21A) 이하, 바람직하게는 10zA/㎛ 이하, 보다 바람직하게는 1zA/㎛ 이하, 더욱 바람직하게는 100yA/㎛ 이하 레벨로까지 낮게 할 수 있다.
이상과 같이, 안정된 전기적 특성을 갖는 산화물 반도체를 사용한 반도체 장치를 제공할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 실시형태는, 다른 실시형태와 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 4)
본 실시형태에서는, 반도체 장치 및 반도체 장치의 제작 방법의 다른 일 형태를, 도 4를 사용하여 설명한다. 상기 실시형태와 동일 부분 또는 같은 기능을 갖는 부분, 및 공정은, 상기 실시형태와 같이 행할 수 있고, 반복 설명은 생략한다. 또한 동일한 개소의 상세한 설명은 생략한다.
본 실시형태에서는, 개시하는 발명에 따르는 반도체 장치의 제작 방법에 있어서, 비정질 산화물 반도체막으로의 산소 도입 공정을, 트랜지스터(430) 위에 형성된 절연막을 통과하여 행하는 예를 나타낸다.
도 4a 내지 도 4e에 도시하는 트랜지스터(430)는, 보텀 게이트 구조의 트랜지스터의 예이다. 도 4a 내지 도 4e에 트랜지스터(430)의 제작 방법의 일례를 도시한다.
우선, 절연 표면을 갖는 기판(400) 위에 게이트 전극층(401)을 형성한다(도 4a 참조).
게이트 전극층(401) 위에 게이트 절연막(402)을 형성한다. 본 실시형태에서는, 게이트 절연막(402)은, 산화실리콘막을 사용한다.
결정성 산화물 반도체막(403)에 접하는 산화실리콘막은 상기 산화실리콘이 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 것이 바람직하다.
결정성 산화물 반도체막(403)과 접하는 산화실리콘막을, 산소를 많이 함유하는 상태로 함으로써, 산화물 반도체막으로 산소를 공급하는 공급원으로서 적합하게 기능시킬 수 있다.
다음에 게이트 절연막(402) 위에 소스 전극층(405a), 드레인 전극층(405b)을 형성한다.
이어서, 게이트 절연막(402), 소스 전극층(405a), 및 드레인 전극층(405b) 위에, 비정질 산화물 반도체막을 형성하고, 섬 형상으로 가공하여 비정질 산화물 반도체막(492)을 형성한다(도 4b 참조).
비정질 산화물 반도체막(492)으로서, 본 실시형태에서는, In-Ga-Zn계 산화물타깃을 사용하여 스퍼터링법에 의해 In-Ga-Zn계 산화물막을 성막한다.
또한, 비정질 산화물 반도체막(492)에 과잉의 수소(물이나 수산기를 포함한다)를 제거(탈수화 또는 탈수소화)하기 위한 가열 처리를 행해도 좋다. 가열 처리의 온도는, 비정질 산화물 반도체막(492)이 결정화되지 않는 온도로 하고, 대표적으로는 250℃ 이상 400℃ 이하, 바람직하게는 300℃ 이하로 한다.
탈수화 또는 탈수소화를 위한 가열 처리는, 비정질 산화물 반도체막(492)에 섬 형상으로 가공되기 전에 행해도 좋다.
이어서, 비정질 산화물 반도체막(492) 위에 절연막(407)을 형성한다(도 4c 참조). 절연막(407)은 단층이라도 적층이라도 좋지만, 산화알루미늄막을 포함하는 구조로 한다.
절연막(407)에 포함되는 산화알루미늄막의 막 두께는, 30nm 이상 500nm 이하, 바람직하게는 50nm 이상 200nm 이하로 한다.
산화알루미늄막도, 상기 산화알루미늄이 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 것이 바람직하다.
본 실시형태에서는, 절연막(407)으로서 막 두께 100nm의 산화알루미늄막을, 스퍼터링법을 사용하여 성막한다.
다음에, 비정질 산화물 반도체막(492)에 산소(431)(적어도, 산소 라디칼, 산소 원자, 산소 이온 중 어느 하나를 포함한다)를 도입하고, 비정질 산화물 반도체막(492)에 산소의 공급을 행한다.
본 실시형태에서는, 절연막(407)의 형성후에, 이온 주입법에 의해 절연막(407)을 통과하여 비정질 산화물 반도체막(492)에 산소(431)를 주입한다. 산소(431)의 주입 공정에 의해, 비정질 산화물 반도체막(492)은, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 비정질 산화물 반도체막(443)이 된다(도 4d 참조).
공급된 산소(431)에 의해, 비정질 산화물 반도체막(443) 중에 존재하는 산소 결손을 보충할 수 있다.
다음에 비정질 산화물 반도체막(443)에 가열 처리를 행하여 상기 비정질 산화물 반도체막(443)의 적어도 일부를 결정화시켜 결정성 산화물 반도체막(403)을 형성한다.
비정질 산화물 반도체막(443)의 적어도 일부를 결정화시키는 가열 처리의 온도는, 250℃ 이상 700℃ 이하, 바람직하게는 400℃ 이상, 보다 바람직하게는 500℃, 더욱 바람직하게는 550℃ 이상으로 한다.
본 실시형태에서는, 결정성 산화물 반도체막(403)으로서, 표면에 개략 수직한 c축을 가지고 있는 결정을 포함하는 결정성 산화물 반도체막(403)을 형성한다.
비정질 산화물 반도체막(443) 위에 절연막(407)으로서 형성된 산화알루미늄막은, 수소, 수분 등의 불순물, 및 산소의 양자에 대해 막을 통과시키지 않는 차단 효과(블록 효과)가 높다.
따라서, 산화알루미늄막은, 제작 공정중 및 제작후에 있어서, 변동 요인이 되는 수소, 수분 등의 불순물의 산화물 반도체막(비정질 산화물 반도체막(443) 및 결정성 산화물 반도체막(403))으로의 혼입, 및 산화물 반도체를 구성하는 주성분 재료인 산소의 산화물 반도체막(비정질 산화물 반도체막(443) 및 결정성 산화물 반도체막(403))으로부터의 방출을 방지하는 보호막으로서 기능한다.
비정질 산화물 반도체막(443)을 결정화시키는 가열 처리를, 절연막(407)으로서 형성된 산화알루미늄막에 의해 비정질 산화물 반도체막(443)이 덮인 상태에서 행하기 때문에, 결정화를 위한 가열 처리에 의해 비정질 산화물 반도체막(443)으로부터 산소가 방출되는 것을 방지할 수 있다. 따라서, 얻어지는 결정성 산화물 반도체막(403)은, 비정질 산화물 반도체막(443)이 함유하는 산소량을 유지하여 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함하는 막으로 할 수 있다.
따라서, 형성되는 결정성 산화물 반도체막(403)은, 수소, 수분 등의 불순물의 혼입, 및 과잉으로 도입된 산소의 방출이 산화알루미늄막에 의해 방지되기 때문에, 고순도이며, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함한다.
결정성 산화물 반도체막(403) 중에 있어서, 산소가 탈리한 개소에서는 산소 결손이 존재한다. 산소를 과잉으로 함유하지 않는 산화물 반도체는, 산소 결손이 발생해도 그 결손 부분을 다른 산소로 보충할 수 없다. 그러나, 개시하는 발명의 일 형태에 따르는 결정성 산화물 반도체막(403)은, 산소를 과잉으로 함유하는 막(본 실시형태에서는 산소를 과잉으로 함유하는 CAAC-OS막)이며, 결정성 산화물 반도체막(403)은, 산소 결손이 생겼다고 해도, 막 중에 과잉의 산소(바람직하게는 화학량론적 조성비보다 과잉의 산소)를 함유함으로써, 이 과잉 산소가 결손 부분에 작용하여 즉시 산소를 결손 부분에 보충할 수 있다.
이상의 공정으로 트랜지스터(430)가 형성된다(도 4e 참조). 트랜지스터(430)는, 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막을 갖는 트랜지스터이다. 따라서, 트랜지스터(430)는, 전기적 특성 변동이 억제되고 있어 전기적으로 안정적이다.
이상과 같이, 안정된 전기적 특성을 갖는 산화물 반도체를 사용한 반도체 장치를 제공할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 실시형태는, 다른 실시형태와 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 5)
본 실시형태에서는, 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를, 도 5를 사용하여 설명한다. 본 실시형태에서는, 반도체 장치의 일례로서 산화물 반도체막을 갖는 트랜지스터를 나타낸다. 상기 실시형태와 동일 부분 또는 같은 기능을 갖는 부분, 및 공정은, 상기 실시형태와 같이 행할 수 있고, 반복 설명은 생략한다. 또한 동일한 개소의 상세한 설명은 생략한다.
도 5a 내지 도 5f에 도시하는 트랜지스터(440)는, 톱 게이트 구조의 트랜지스터의 예이다.
도 5f에 도시하는 바와 같이, 트랜지스터(440)는, 절연막(436)이 형성된 절연 표면을 갖는 기판(400) 위에, 소스 전극층(405a), 드레인 전극층(405b), 결정성 산화물 반도체막(403), 게이트 절연막(402), 게이트 전극층(401)을 포함한다. 트랜지스터(440) 위에는, 절연막(407)이 형성되어 있다.
절연막(407)은 단층이라도 적층이라도 좋지만, 산화알루미늄막을 포함하는 구조로 한다. 본 실시형태에서는, 절연막(407)은 산화알루미늄막을 사용한다.
또한, 결정성 산화물 반도체막(403)은, 결정성을 갖는 산화물 반도체막이며, 본 실시형태에서는, 표면에 평행한 a-b면을 가지고, 상기 표면에 대해 개략 수직한 c축을 가지고 있는 결정을 포함하는 산화물 반도체막으로서, 단결정 구조가 아니고, 비정질 구조도 아닌 구조이며, c축 배향을 가진 결정성 산화물 반도체(CAAC-OS)이다. 결정성 산화물 반도체막으로 함으로써, 가시광이나 자외광의 조사에 의한 트랜지스터의 전기적 특성 변화를 보다 억제하여 신뢰성이 높은 반도체 장치로 할 수 있다.
도 5a 내지 도 5f에 트랜지스터(440)의 제작 방법의 일례를 도시한다.
우선, 절연 표면을 갖는 기판(400) 위에 절연막(436)을 형성한다.
절연막(436)으로서는, 플라즈마 CVD법 또는 스퍼터링법 등에 의해, 산화실리콘, 산화질화실리콘, 산화알루미늄, 산화질화알루미늄, 산화하프늄, 산화갈륨, 질화실리콘, 질화산화실리콘, 질화알루미늄, 질화산화알루미늄, 또는 이들의 혼합 재료를 사용하여 형성할 수 있다.
절연막(436)은, 단층이라도 적층이라도 좋지만, 결정성 산화물 반도체막(403)에 접하는 막에는 산화물 절연막을 사용하는 것이 바람직하다. 본 실시형태에서는 절연막(436)으로서 스퍼터링법을 사용하여 형성하는 산화실리콘막을 사용한다.
다음에, 절연막(436) 위에 비정질 산화물 반도체막(491)을 형성한다(도 5a 참조).
절연막(436)은, 비정질 산화물 반도체막(491)과 접하기 때문에, 막 중(벌크 중)에 적어도 화학량론적 조성비를 초과하는 양의 산소가 존재하는 것이 바람직하다. 예를 들면, 절연막(436)으로서, 산화실리콘막을 사용하는 경우에는, SiO2 +α(단, α>0)으로 한다. 이러한 절연막(436)을 사용함으로써, 비정질 산화물 반도체막(491)에 산소를 공급할 수 있어 특성을 양호하게 할 수 있다. 비정질 산화물 반도체막(491)으로 산소를 공급함으로써, 막 중의 산소 결손을 보충할 수 있다.
예를 들면, 산소의 공급원이 되는 산소를 많이(과잉으로) 함유하는 절연막(436)을 비정질 산화물 반도체막(491)과 접하여 형성함으로써, 상기 절연막(436)으로부터 비정질 산화물 반도체막(491)으로 산소를 공급할 수 있다. 비정질 산화물 반도체막(491) 및 절연막(436)을 적어도 일부가 접한 상태에서 가열 공정을 행함으로써, 결정성 산화물 반도체막(403)으로의 산소의 공급을 행해도 좋다.
또한, 절연막(436)에 있어서, 결정성 산화물 반도체막(403)(도 5a의 공정에서는 비정질 산화물 반도체막(491))이 접하여 형성되는 영역은, 표면 거칠기가 저감된 표면인 것이 바람직하다. 구체적으로는, 표면의 평균 면 거칠기는 1nm 이하, 바람직하게는 0.3nm 이하, 보다 바람직하게는 0.1nm 이하이면 바람직하다. 표면 거칠기가 저감된 표면에 결정성 산화물 반도체막(403)(도 5a의 공정에서는 비정질 산화물 반도체막(491))을 형성함으로써, 안정 및 양호한 결정성을 갖는 결정성 산화물 반도체막(403)을 얻을 수 있다.
따라서, 절연막(436)에 있어서 결정성 산화물 반도체막(403)(도 5a의 공정에서는 비정질 산화물 반도체막(491))이 접하여 형성되는 영역에, 평탄화 처리를 행해도 좋다. 평탄화 처리로서는, 특별히 한정되지 않지만, 연마 처리(예를 들면, 화학적 기계 연마(Chemical Mechanical Polishing: CMP)법), 드라이 에칭 처리, 플라즈마 처리를 사용할 수 있다.
플라즈마 처리로서는, 예를 들면, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역스퍼터링을 행할 수 있다. 역스퍼터링이란, 아르곤 분위기하에서 기판측에 RF 전원을 사용하여 전압을 인가하여 기판 근방에 플라즈마를 형성하여 표면을 개질하는 방법이다. 또한, 아르곤 분위기 대신에 질소, 헬륨, 산소 등을 사용해도 좋다. 역스퍼터링을 행하면, 절연막(436)의 표면에 부착되어 있는 분말상 물질(파티클, 먼지라고도 한다)을 제거할 수 있다.
평탄화 처리로서, 연마 처리, 드라이 에칭 처리, 플라즈마 처리는 복수회 행해도 좋고, 이들을 조합하여 행해도 좋다. 또한, 조합하여 행하는 경우, 공정순도 특별히 한정되지 않으며, 절연막(436) 표면의 요철 상태에 맞추어 적절히 설정하면 좋다.
비정질 산화물 반도체막(491)의 형성 공정에 있어서, 비정질 산화물 반도체막(491)에 수소, 또는 물이 가능한 한 함유되지 않도록 하기 위해서, 비정질 산화물 반도체막(491)의 성막의 전처리로서, 스퍼터링 장치의 예비 가열실에서 절연막(436)이 형성된 기판을 예비 가열하고, 기판 및 절연막(436)에 흡착된 수소, 수분 등의 불순물을 탈리하여 배기하는 것이 바람직하다. 또한, 예비 가열실에 형성하는 배기 수단은 크라이오 펌프가 바람직하다.
비정질 산화물 반도체막(491)의 막 두께는, 1nm 이상 200nm 이하(바람직하게는 5nm 이상 30nm 이하)로 하고, 스퍼터링법, MBE(Molecular Beam Epitaxy)법, CVD법, 펄스레이저 퇴적법, ALD(Atomic Layer Deposition)법 등을 적절히 사용할 수 있다.
또한, 비정질 산화물 반도체막(491)에, 과잉 수소(물이나 수산기를 포함한다)를 제거(탈수화 또는 탈수소화)하기 위한 가열 처리를 행해도 좋다. 가열 처리의 온도는, 비정질 산화물 반도체막이 결정화되지 않는 온도로 하고, 대표적으로는 250℃ 이상 400℃ 이하, 바람직하게는 300℃ 이하로 한다.
가열 처리는 감압하 또는 질소 분위기하 등에서 행할 수 있다. 예를 들면, 가열 처리 장치의 하나인 전기로에 기판을 도입하고, 산화물 반도체막에 대해 질소분위기하 450℃에 있어서 1시간의 가열 공정을 행한다. 가열 처리로 비정질 산화물 반도체막(491)을 가열한 후, 동일한 노에 고순도의 산소 가스, 고순도의 이질화산소 가스, 또는 초건조 에어를 도입해도 좋다. 산소 가스 또는 이질화산소 가스의 작용에 의해, 탈수화 또는 탈수소화 처리에 의한 불순물의 배제 공정에 의해 동시에 감소되어 버린 비정질 산화물 반도체를 구성하는 주성분 재료인 산소를 공급할 수 있다.
탈수화 또는 탈수소화를 위한 가열 공정을, 비정질 산화물 반도체막(491)이 비정질 산화물 반도체막(492)으로 섬 형상으로 가공되기 전에 행하면, 절연막(436)에 함유되는 산소가 가열 공정에 의해 방출되는 것을 방지할 수 있기 때문에 바람직하다.
또한, 비정질 산화물 반도체막(491)은, 섬 형상으로 가공해도 좋고, 형상을 가공하지 않고, 막 형상 그대로로 해도 좋다. 또한, 비정질 산화물 반도체막(491)을 소자별로 분리하는 절연막으로 이루어지는 소자 분리 영역을 형성해도 좋다.
본 실시형태에서는, 비정질 산화물 반도체막(491)을 포토리소그래피 공정에 의해 섬 형상의 비정질 산화물 반도체막(492)으로 가공한다.
또한, 비정질 산화물 반도체막(491)의 에칭은, 드라이 에칭이라도 웨트 에칭이라도 좋고, 양자를 사용해도 좋다. 예를 들면, 비정질 산화물 반도체막(491)의 웨트 에칭에 사용하는 에칭액으로서는, 인산과 아세트산과 질산을 혼합한 용액 등을 사용할 수 있다. 또한, ITO07N(칸토가가쿠사 제조)을 사용해도 좋다.
이어서, 비정질 산화물 반도체막(492)을 덮는 게이트 절연막(442)을 형성한다(도 5b 참조).
또한, 비정질 산화물 반도체막(492) 위에 형성하는 게이트 절연막(442)의 피복성을 향상시키기 위해서, 비정질 산화물 반도체막(492) 표면에도 상기 평탄화 처리를 행해도 좋다. 특히 게이트 절연막(442)으로서 막 두께가 얇은 절연막을 사용하는 경우, 비정질 산화물 반도체막(492) 표면의 평탄성이 양호한 것이 바람직하다.
게이트 절연막(442)의 막 두께는, 1nm 이상 100nm 이하로 하고, 스퍼터링법, MBE법, CVD법, 펄스레이저 퇴적법, ALD법 등을 적절히 사용할 수 있다. 또한, 게이트 절연막(442)은, 스퍼터링 타깃 표면에 대해, 개략 수직하게 복수의 기판 표면이 세트된 상태에서 성막을 행하는 스퍼터링 장치, 소위 CP 스퍼터링 장치를 사용하여 성막해도 좋다.
게이트 절연막(442)의 재료로서는, 산화실리콘막, 산화갈륨막, 산화알루미늄막, 질화실리콘막, 산화질화실리콘막, 산화질화알루미늄막, 또는 질화산화실리콘막을 사용하여 형성할 수 있다. 게이트 절연막(442)은, 비정질 산화물 반도체막(492)과 접하는 부분에 있어서 산소를 함유하는 것이 바람직하다. 특히, 게이트 절연막(442)은, 막 중(벌크 중)에 적어도 화학량론적 조성비를 초과하는 양의 산소가 존재하는 것이 바람직하며, 예를 들면, 게이트 절연막(442)으로서, 산화실리콘막을 사용하는 경우에는, SiO2 +α(단, α>0)으로 한다. 본 실시형태에서는, 게이트 절연막(442)으로서, SiO2 +α(단, α>0)인 산화실리콘막을 사용한다. 이 산화실리콘막을 게이트 절연막(442)으로서 사용함으로써, 비정질 산화물 반도체막(492)에 산소를 공급할 수 있어 특성을 양호하게 할 수 있다. 또한, 게이트 절연막(442)은, 제작하는 트랜지스터의 사이즈나 게이트 절연막(442)의 단차 피복성을 고려하여 형성하는 것이 바람직하다.
또한, 게이트 절연막(442)의 재료로서 산화하프늄, 산화이트륨, 하프늄실리케이트(HfSixOy(x>0, y>0)), 질소가 첨가된 하프늄실리케이트(HfSiOxNy(x>0, y>0)), 하프늄알루미네이트(HfAlxOy(x>0, y>0)), 산화란탄 등의 high-k 재료를 사용함으로써 게이트 리크 전류를 저감시킬 수 있다. 또한, 게이트 절연막(442)은, 단층 구조로 해도 좋고, 적층 구조로 해도 좋다.
다음에, 비정질 산화물 반도체막(492)에 산소(431)(적어도, 산소 라디칼, 산소 원자, 산소 이온 중 어느 하나를 포함한다)를 도입하고, 비정질 산화물 반도체막(492)에 산소의 공급을 행한다. 산소의 도입 방법으로서는, 이온 주입법, 이온 도핑법, 플라즈마 침지 이온 주입법, 플라즈마 처리 등을 사용할 수 있다.
본 실시형태에 있어서의 트랜지스터(440)의 제작 공정에 있어서, 산소의 도입 공정은, 비정질 산화물 반도체막(491)의 형성후, 절연막(407)으로서 산화알루미늄막이 형성되기 전까지 행한다. 또한, 탈수화 또는 탈수소화하기 위한 가열 처리는, 산소의 도입 공정 전에 행한다. 또한, 산소의 도입 공정은, 비정질 산화물 반도체막에 직접 도입해도 좋고, 게이트 절연막이나 절연막 등의 다른 막을 통과하여 비정질 산화물 반도체막으로 도입해도 좋다. 산소를 비정질 산화물 반도체막에 다른 막을 통과하여 도입하는 경우에는, 이온 주입법, 이온 도핑법, 플라즈마 침지 이온 주입법 등을 사용하면 좋지만, 산소를 노출된 비정질 산화물 반도체막(예를 들면, 비정질 산화물 반도체막(491) 형성후, 비정질 산화물 반도체막(492) 형성후)에 직접 도입하는 경우에는, 플라즈마 처리 등도 사용할 수 있다.
본 실시형태에서는, 이온 주입법에 의해 게이트 절연막(442)을 통과하여 비정질 산화물 반도체막(492)에 산소(431)를 주입한다. 산소(431)의 주입 공정에 의해, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 비정질 산화물 반도체막(443)이 된다(도 5c 참조).
또한, 산소(431)의 도입 공정에 의해, 비정질 산화물 반도체막(443) 중의 비정질 상태를, 보다 균일화할 수 있다.
예를 들면, 산소(431)의 도입 공정에 의해 도입된 비정질 산화물 반도체막(443)에 있어서의 산소 농도를 1×1018/㎤ 이상 3×1021/㎤ 이하로 하는 것이 바람직하다. 또한, 산소 과잉 영역은, 비정질 산화물 반도체막(443)의 일부(계면도 포함한다)에 존재하고 있으면 좋다. 따라서, 산소(431)를 도입함으로써, 절연막(436)과 비정질 산화물 반도체막(443)의 계면, 비정질 산화물 반도체막(443) 중, 또는 비정질 산화물 반도체막(443)과 게이트 절연막(442)의 계면의 적어도 하나에 산소를 함유시킨다.
비정질 산화물 반도체막(443)은, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있다. 이 경우, 산소의 함유량은, 산화물 반도체의 화학량론적 조성비를 초과하는 정도로 한다. 또는, 산소의 함유량은, 단결정인 경우의 산소의 양을 초과하는 정도로 한다. 산화물 반도체의 격자간에 산소가 존재하는 경우도 있다. 이러한 산화물 반도체의 조성은 InGaZnmOm +3x(x>1)로 표기할 수 있다. 예를 들면, m=1일 때, 산화물 반도체의 조성은 InGaZnO1 +3x(x>1)이 되고, 산소 과잉인 경우에는, 1+3x가 4를 초과하는 값을 나타낸다.
공급된 산소(431)에 의해, 비정질 산화물 반도체막(443) 중에 존재하는 산소 결손을 보충할 수 있다.
본 실시형태와 같이, 산소를 직접 비정질 산화물 반도체막으로 도입하는 경우에는, 비정질 산화물 반도체막과 접하는 절연막을, 반드시 산소를 많이 함유하는 막으로 할 필요는 없지만, 비정질 산화물 반도체막과 접하는 절연막을, 산소를 많이 함유하는 막으로 하고, 다시 산소를 직접 비정질 산화물 반도체막에 도입하여, 복수의 산소 공급 방법을 행해도 좋다.
그리고, 게이트 전극층(401)을 게이트 절연막(442) 위에 형성한다. 게이트 전극층(401)의 재료는, 몰리브덴, 티타늄, 탄탈, 텅스텐, 알루미늄, 구리, 크롬, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 사용하여 형성할 수 있다. 또한, 게이트 전극층(401)으로서 인 등의 불순물 원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막, 니켈실리사이드 등의 실리사이드막을 사용해도 좋다. 게이트 전극층(401)은, 단층 구조로 해도 좋고, 적층 구조로 해도 좋다.
또한, 게이트 전극층(401)의 재료는, 인듐주석 산화물, 산화텅스텐을 함유하는 인듐 산화물, 산화텅스텐을 함유하는 인듐아연 산화물, 산화티타늄을 함유하는 인듐 산화물, 산화티타늄을 함유하는 인듐주석 산화물, 인듐아연 산화물, 산화규소를 첨가한 인듐주석 산화물 등의 도전성 재료를 적용할 수도 있다. 또한, 상기 도전성 재료와, 상기 금속 재료의 적층 구조로 할 수도 있다.
또한, 게이트 절연막(442)과 접하는 게이트 전극층(401)의 1층으로서, 질소를 함유하는 금속 산화물, 구체적으로는, 질소를 함유하는 In-Ga-Zn-O막이나, 질소를 함유하는 In-Sn-O막이나, 질소를 함유하는 In-Ga-O막이나, 질소를 함유하는 In-Zn-O막이나, 질소를 함유하는 Sn-O막이나, 질소를 함유하는 In-O막이나, 금속 질화막(InN, SnN 등)을 사용할 수 있다. 이들 막은 5전자볼트, 바람직하게는 5.5전자볼트 이상의 일함수를 가지며, 게이트 전극층으로서 사용한 경우, 트랜지스터의 전기 특성의 임계값 전압을 플러스로 할 수 있고, 소위 노멀리 오프의 스위칭 소자를 실현할 수 있다.
게이트 전극층(401)의 측면에 사이드 월 구조의 측벽 절연층(412a, 412b), 게이트 절연막(402)을 형성한다. 측벽 절연층(412a, 412b)은, 게이트 전극층(401)을 덮는 절연막을 형성한 후, 이것을 RIE(Reactive ion etching: 반응성 이온 에칭)법에 의한 이방성의 에칭에 의해 절연막을 가공하고, 게이트 전극층(401)의 측벽에 자기 정합적으로 사이드 월 구조의 측벽 절연층(412a, 412b)을 형성하면 좋다. 여기에서, 절연막에 관해서 특별히 한정은 없지만, 예를 들면, TEOS(Tetraethyl-Ortho-Silicate) 또는 실란 등과, 산소 또는 아산화질소 등을 반응시켜 형성한 단차 피복성이 양호한 산화실리콘을 사용할 수 있다. 절연막은 열CVD, 플라즈마 CVD, 상압 CVD, 바이어스 ECRCVD, 스퍼터링 등의 방법에 의해 형성할 수 있다. 또한, 저온 산화(LTO: Low Temperature Oxidation)법에 의해 형성하는 산화실리콘을 사용해도 좋다.
게이트 절연막(402)은 게이트 전극층(401), 및 측벽 절연층(412a, 412b)을 마스크로 하여 게이트 절연막(442)을 에칭하여 형성할 수 있다.
또한, 본 실시형태에서는, 절연막을 에칭할 때, 게이트 전극층(401) 위의 절연막을 제거하고, 게이트 전극층(401)을 노출시키지만, 절연막을 게이트 전극층(401) 위에 남기는 형상으로 측벽 절연층(412a, 412b)을 형성해도 좋다. 또한, 후공정에서 게이트 전극층(401) 위에 보호막을 형성해도 좋다. 이와 같이 게이트 전극층(401)을 보호함으로써, 에칭 가공할 때, 게이트 전극층의 막 감소를 방지할 수 있다. 또한, 에칭 방법은, 드라이 에칭법이라도 웨트 에칭법이라도 좋고, 다양한 에칭 방법을 사용할 수 있다.
이어서, 측벽 절연층(412a, 412b)의 일부, 및 비정질 산화물 반도체막(443) 위에, 소스 전극층 및 드레인 전극층(이것과 동일한 층에서 형성되는 배선을 포함한다)이 되는 도전막을 형성한다. 상기 도전막은 나중의 가열 처리를 견딜 수 있는 재료를 사용한다. 소스 전극층, 및 드레인 전극층에 사용하는 도전막으로서는, 예를 들면, Al, Cr, Cu, Ta, Ti, Mo, W으로부터 선택된 원소를 함유하는 금속막, 또는 상기한 원소를 성분으로 하는 금속 질화물막(질화티타늄막, 질화몰리브덴막, 질화텅스텐막) 등을 사용할 수 있다. 또한, Al, Cu 등의 금속막의 하측 또는 상측의 한쪽 또는 쌍방에 Ti, Mo, W 등의 고융점 금속막 또는 이들의 금속 질화물막(질화티타늄막, 질화몰리브덴막, 질화텅스텐막)을 적층시킨 구성으로 해도 좋다. 또한, 소스 전극층, 및 드레인 전극층에 사용하는 도전막으로서는, 도전성의 금속 산화물로 형성해도 좋다. 도전성의 금속 산화물로서는 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화인듐산화주석(In2O3-SnO2), 산화인듐산화아연(In2O3-ZnO) 또는 이들 금속 산화물 재료에 산화실리콘을 함유시킨 것을 사용할 수 있다.
포토리소그래피 공정에 의해 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여 소스 전극층(405a), 드레인 전극층(405b)을 형성한 후, 레지스트 마스크를 제거한다(도 5d 참조).
이어서, 게이트 전극층(401), 측벽 절연층(412a, 412b), 소스 전극층(405a), 드레인 전극층(405b) 위에, 절연막(407)을 형성한다(도 5e 참조). 절연막(407)은 단층이라도 적층이라도 좋지만, 산화알루미늄막을 포함하는 구조로 한다.
절연막(407)에 포함되는 산화알루미늄막의 막 두께는, 30nm 이상 500nm 이하, 바람직하게는 50nm 이상 200nm 이하로 한다. 절연막(407)은, 스퍼터링법 등, 절연막(407)에 물, 수소 등의 불순물을 혼입시키지 않는 방법을 적절히 사용하여 형성할 수 있다. 절연막(407)에 수소가 함유되면, 그 수소의 산화물 반도체막으로의 침입, 또는 수소에 의한 산화물 반도체막 중의 산소의 추출이 발생하여 산화물 반도체막이 저저항화(N형화)되어 버려 기생 채널이 형성될 우려가 있다. 따라서, 절연막(407)은 가능한 한 수소를 함유하지 않는 막이 되도록, 성막 방법에 수소를 사용하지 않는 것이 중요하다.
산화알루미늄막도, 상기 산화알루미늄이 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 것이 바람직하다. 이 경우, 산소의 함유량은, 산화알루미늄의 화학량론적 조성비를 초과하는 정도로 한다. 또는, 산소의 함유량은, 단결정인 경우의 산소의 양을 초과하는 정도로 한다. 산화알루미늄의 격자간에 산소가 존재하는 경우도 있다. 조성이 AlOx(x>0)로 표현되는 경우, x는 3/2를 초과하는 산소 과잉 영역을 갖는 산화알루미늄막을 사용하는 것이 바람직하다. 이러한 산소 과잉 영역은, 산화알루미늄막의 일부(계면도 포함한다)에 존재하고 있으면 좋다.
본 실시형태에서는, 절연막(407)으로서 막 두께 100nm의 산화알루미늄막을, 스퍼터링법을 사용하여 성막한다. 산화알루미늄막의 스퍼터링법에 의한 성막은, 희가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희가스와 산소의 혼합 분위기하에서 행할 수 있다.
산화물 반도체막의 성막시와 같이, 절연막(407)의 성막실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프(크라이오 펌프 등)를 사용하는 것이 바람직하다. 크라이오 펌프를 사용하여 배기한 성막실에서 성막한 절연막(407)에 함유되는 불순물의 농도를 저감시킬 수 있다. 또한, 절연막(407)의 성막실 내의 잔류 수분을 제거하기 위한 배기 수단으로서는, 터보 분자 펌프에 콜드트랩을 가한 것이라도 좋다.
절연막(407)을, 성막할 때에 사용하는 스퍼터링 가스로서는, 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 사용하는 것이 바람직하다.
절연막(407)을 적층하는 경우, 산화알루미늄막 이외에, 대표적으로는 산화실리콘막, 산화질화실리콘막, 산화질화알루미늄막, 또는 산화갈륨막 등의 무기 절연막을 사용할 수 있다. 도 10b에 트랜지스터(440)에 있어서, 절연막(407)을 절연막(407a), 절연막(407b)의 적층 구조로 하는 예로서 트랜지스터(440a)를 도시한다.
도 10b에 도시하는 바와 같이, 게이트 전극층(401), 측벽 절연층(412a, 412b), 소스 전극층(405a), 드레인 전극층(405b) 위에 절연막(407a)을 형성하고, 절연막(407a) 위에 절연막(407b)을 형성한다. 예를 들면, 본 실시형태에서는, 절연막(407a)으로서, 산화실리콘으로서 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 산화실리콘막을 사용하고, 절연막(407b)으로서 산화알루미늄막을 사용한다.
다음에 비정질 산화물 반도체막(443)에 가열 처리를 행하여 상기 비정질 산화물 반도체막(443)의 적어도 일부를 결정화시켜 표면에 개략 수직한 c축을 가지고 있는 결정을 포함하는 결정성 산화물 반도체막(403)을 형성한다.
비정질 산화물 반도체막(443) 위에 절연막(407)으로서 형성된 산화알루미늄막은, 수소, 수분 등의 불순물, 및 산소의 양자에 대해 막을 통과시키지 않는 차단 효과(블록 효과)가 높다.
따라서, 산화알루미늄막은, 제작 공정중 및 제작후에 있어서, 변동 요인이 되는 수소, 수분 등의 불순물의 산화물 반도체막(비정질 산화물 반도체막(443) 및 결정성 산화물 반도체막(403))으로의 혼입, 및 산화물 반도체를 구성하는 주성분 재료인 산소의 산화물 반도체막(비정질 산화물 반도체막(443) 및 결정성 산화물 반도체막(403))으로부터의 방출을 방지하는 보호막으로서 기능한다.
비정질 산화물 반도체막(443)을 결정화시키는 가열 처리를, 절연막(407)으로서 형성된 산화알루미늄막에 의해 비정질 산화물 반도체막(443)이 덮인 상태에서 행하기 때문에, 결정화를 위한 가열 처리에 의해 비정질 산화물 반도체막(443)으로부터 산소가 방출되는 것을 방지할 수 있다. 따라서, 얻어지는 결정성 산화물 반도체막(403)은, 비정질 산화물 반도체막(443)이 함유하는 산소량을 유지하여 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함하는 막으로 할 수 있다.
따라서, 형성되는 결정성 산화물 반도체막(403)은, 수소, 수분 등의 불순물의 혼입, 및 과잉으로 도입된 산소의 방출이 산화알루미늄막에 의해 방지되기 때문에 고순도이며, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함한다.
결정성 산화물 반도체막(403) 중에 있어서, 산소가 탈리한 개소에서는 산소 결손이 존재한다. 산소를 과잉으로 함유하지 않는 산화물 반도체는, 산소 결손이 발생해도 그 결손 부분을 다른 산소로 보충할 수 없다. 그러나, 개시하는 발명의 일 형태에 따르는 결정성 산화물 반도체막(403)은, 산소를 과잉으로 함유하는 막(본 실시형태에서는 산소를 과잉으로 함유하는 CAAC-OS막)이며, 결정성 산화물 반도체막(403)은, 산소 결손이 생겼다고 해도, 막 중에 과잉의 산소(바람직하게는 화학량론적 조성비보다 과잉의 산소)를 함유함으로써, 이 과잉의 산소가 결손 부분에 작용하여 즉시 산소를 결손 부분에 보충할 수 있다.
따라서, 상기 결정성 산화물 반도체막(403)을 트랜지스터(440)에 사용함으로써, 산소 결손에 기인하는 트랜지스터의 임계값 전압(Vth)의 편차, 임계값 전압의 시프트(ΔVth)를 저감시킬 수 있다.
비정질 산화물 반도체막(443)의 적어도 일부를 결정화시키는 가열 처리의 온도는, 300℃ 이상 700℃ 이하, 바람직하게는 450℃ 이상 650℃ 이하, 보다 바람직하게는 500℃, 더욱 바람직하게는 550℃ 이상으로 한다.
예를 들면, 가열 처리 장치의 하나인 전기로에 기판을 도입하고, 산화물 반도체막에 대해 산소 분위기하 450℃에 있어서 1시간의 가열 처리를 행한다.
고순도화되고, 산소 결손이 보충된 결정성 산화물 반도체막(403)은, 수소, 물 등의 불순물이 충분히 제거되어 있고, 결정성 산화물 반도체막(403) 중의 수소 농도는 5×1019/㎤ 이하, 바람직하게는 5×1018/㎤ 이하이다.
이러한 결정성 산화물 반도체막(403) 중에는 캐리어가 매우 적으며(제로에 가깝다), 캐리어 농도는 1×1014/㎤ 미만, 바람직하게는 1×1012/㎤ 미만, 더욱 바람직하게는 1×1011/㎤ 미만이다.
이상의 공정으로 트랜지스터(440)가 형성된다(도 5f 참조). 트랜지스터(440)는, 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막을 갖는 트랜지스터이다. 따라서, 트랜지스터(440)는, 전기적 특성 변동이 억제되고 있어 전기적으로 안정적이다.
본 실시형태를 사용하여 제작한, 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막(403)을 사용한 트랜지스터(440)는, 오프 상태에 있어서의 전류값(오프 전류값)을, 채널 폭 1㎛당 실온에서 100zA/㎛(1zA(젭토암페어)은 1×10-21A) 이하, 바람직하게는 10zA/㎛ 이하, 보다 바람직하게는 1zA/㎛ 이하, 더욱 바람직하게는 100yA/㎛ 이하 레벨로까지 낮게 할 수 있다.
이상과 같이, 안정된 전기적 특성을 갖는 산화물 반도체를 사용한 반도체 장치를 제공할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
(실시형태 6)
본 실시형태에서는, 반도체 장치 및 반도체 장치의 제작 방법의 다른 일 형태를, 도 6을 사용하여 설명한다. 상기 실시형태와 동일 부분 또는 같은 기능을 갖는 부분, 및 공정은, 상기 실시형태와 같이 행할 수 있고, 반복 설명은 생략한다. 또한 동일한 개소의 상세한 설명은 생략한다.
본 실시형태에서는, 개시하는 발명에 따르는 반도체 장치의 제작 방법에 있어서, 비정질 산화물 반도체막으로의 산소 도입 공정을, 게이트 전극층 형성후에 게이트 절연막을 통과하여 행하는 예를 나타낸다.
도 6a 내지 도 6e에 본 실시형태에 있어서의 트랜지스터(440)의 제작 방법의 일례를 도시한다.
우선, 기판(400) 위에 절연막(436)을 형성한다. 그리고 절연막(436) 위에 비정질 산화물 반도체막(492)을 형성한다. 비정질 산화물 반도체막(492)을 덮도록 게이트 절연막(442)을 형성한다.
그리고, 게이트 전극층(401)을 게이트 절연막(442) 위에 형성한다(도 6a 참조).
또한, 비정질 산화물 반도체막(492)에 과잉의 수소(물이나 수산기를 포함한다)를 제거(탈수화 또는 탈수소화)하기 위한 가열 처리를 행해도 좋다.
다음에, 비정질 산화물 반도체막(492)에 산소(431)(적어도, 산소 라디칼, 산소 원자, 산소 이온 중 어느 하나를 포함한다)를 도입하고, 비정질 산화물 반도체막(492)에 산소의 공급을 행한다.
본 실시형태에서는, 게이트 전극층(401) 형성후에, 이온 주입법에 의해 게이트 절연막(442)을 통과하고, 비정질 산화물 반도체막(492)에 산소(431)를 주입한다. 산소(431)의 주입 공정에 의해, 비정질 산화물 반도체막(492)은, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 비정질 산화물 반도체막(443)이 된다(도 6b 참조).
산소 도입시, 게이트 전극층(401)이 마스크가 되고, 게이트 전극층(401)이 중첩되는 비정질 산화물 반도체막(492)의 영역에는 산소(431)가 직접 도입되지 않는 경우가 있지만, 게이트 전극층(401)의 폭은 좁기(예를 들면 서브미크로 레벨) 때문에, 비정질 산화물 반도체막(443)의 결정화를 위한 가열 처리에 의해, 비정질 산화물 반도체막(443) 중에 도입된 산소를, 게이트 전극층(401)이 중첩되는 비정질 산화물 반도체막(443)의 영역으로도 확산시킬 수 있다.
공급된 산소(431)에 의해, 비정질 산화물 반도체막(443) 중에 존재하는 산소 결손을 보충할 수 있다.
게이트 전극층(401)의 측면에 사이드 월 구조의 측벽 절연층(412a, 412b), 게이트 절연막(402)을 형성한다.
게이트 절연막(402)은 게이트 전극층(401), 및 측벽 절연층(412a, 412b)을 마스크로 하여 게이트 절연막(442)을 에칭하여 형성할 수 있다.
이어서, 측벽 절연층(412a, 412b)의 일부, 및 비정질 산화물 반도체막(443) 위에, 소스 전극층 및 드레인 전극층(이것과 동일한 층에서 형성되는 배선을 포함한다)이 되는 도전막을 형성한다.
포토리소그래피 공정에 의해 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여 소스 전극층(405a), 드레인 전극층(405b)을 형성한 후, 레지스트 마스크를 제거한다(도 6c 참조).
이어서, 게이트 전극층(401), 측벽 절연층(412a, 412b), 소스 전극층(405a), 드레인 전극층(405b) 위에, 절연막(407)을 형성한다(도 6d 참조). 절연막(407)은 단층이라도 적층이라도 좋지만, 산화알루미늄막을 포함하는 구조로 한다.
본 실시형태에서는, 절연막(407)으로서 막 두께 100nm의 산화알루미늄막을, 스퍼터링법을 사용하여 성막한다.
다음에 비정질 산화물 반도체막(443)에 가열 처리를 행하여 상기 비정질 산화물 반도체막(443)의 적어도 일부를 결정화시켜 결정성 산화물 반도체막(403)을 형성한다. 또한 이 가열 처리에 의해, 비정질 산화물 반도체막(443) 전체에 산소가 확산되고, 막 전체에 걸쳐 산소가 공급된다.
본 실시형태에서는, 결정성 산화물 반도체막(403)으로서, 표면에 개략 수직한 c축을 가지고 있는 결정을 포함하는 결정성 산화물 반도체막(403)을 형성한다.
비정질 산화물 반도체막(443) 위에 절연막(407)으로서 형성된 산화알루미늄막은, 수소, 수분 등의 불순물, 및 산소의 양자에 대해 막을 통과시키지 않는 차단 효과(블록 효과)가 높다.
따라서, 산화알루미늄막은, 제작 공정중 및 제작후에 있어서, 변동 요인이 되는 수소, 수분 등의 불순물의 산화물 반도체막(비정질 산화물 반도체막(443) 및 결정성 산화물 반도체막(403))으로의 혼입, 및 산화물 반도체를 구성하는 주성분 재료인 산소의 산화물 반도체막(비정질 산화물 반도체막(443) 및 결정성 산화물 반도체막(403))으로부터의 방출을 방지하는 보호막으로서 기능한다.
비정질 산화물 반도체막(443)을 결정화시키는 가열 처리를, 절연막(407)으로서 형성된 산화알루미늄막에 의해 비정질 산화물 반도체막(443)이 덮인 상태에서 행하기 때문에, 결정화를 위한 가열 처리에 의해 비정질 산화물 반도체막(443)으로부터 산소가 방출되는 것을 방지할 수 있다. 따라서, 얻어지는 결정성 산화물 반도체막(403)은, 비정질 산화물 반도체막(443)이 함유하는 산소량을 유지하여 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함하는 막으로 할 수 있다.
따라서, 형성되는 결정성 산화물 반도체막(403)은, 수소, 수분 등의 불순물의 혼입, 및 과잉으로 도입된 산소의 방출이 산화알루미늄막에 의해 방지되기 때문에, 고순도이며, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함한다.
결정성 산화물 반도체막(403) 중에 있어서, 산소가 탈리한 개소에서는 산소 결손이 존재한다. 산소를 과잉으로 함유하지 않는 산화물 반도체는, 산소 결손이 발생해도 그 결손 부분을 다른 산소로 보충할 수 없다. 그러나, 개시하는 발명의 일 형태에 따르는 결정성 산화물 반도체막(403)은, 산소를 과잉으로 함유하는 막(본 실시형태에서는 산소를 과잉으로 함유하는 CAAC-OS막)이며, 결정성 산화물 반도체막(403)은, 산소 결손이 생겼다고 해도, 막 중에 과잉의 산소(바람직하게는 화학량론적 조성비보다 과잉의 산소)를 함유함으로써, 이 과잉의 산소가 결손 부분에 작용하여 즉시 산소를 결손 부분에 보충할 수 있다.
따라서, 상기 결정성 산화물 반도체막(403)을 트랜지스터(440)에 사용함으로써, 산소 결손에 기인하는 트랜지스터의 임계값 전압(Vth)의 편차, 임계값 전압의 시프트(ΔVth)를 저감시킬 수 있다.
이상의 공정으로 트랜지스터(440)가 형성된다(도 6e 참조). 트랜지스터(440)는, 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막을 갖는 트랜지스터이다. 따라서, 트랜지스터(440)는, 전기적 특성 변동이 억제되고 있어 전기적으로 안정적이다.
본 실시형태를 사용하여 제작한, 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막(403)을 사용한 트랜지스터(440)는, 오프 상태에 있어서의 전류값(오프 전류값)을, 채널 폭 1㎛당 실온에서 100zA/㎛(1zA(젭토암페어)은 1×10-21A) 이하, 바람직하게는 10zA/㎛ 이하, 보다 바람직하게는 1zA/㎛ 이하, 더욱 바람직하게는 100yA/㎛ 이하 레벨로까지 낮게 할 수 있다.
이상과 같이, 안정된 전기적 특성을 갖는 산화물 반도체를 사용한 반도체 장치를 제공할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
(실시형태 7)
본 실시형태에서는, 반도체 장치 및 반도체 장치의 제작 방법의 다른 일 형태를, 도 7을 사용하여 설명한다. 상기 실시형태와 동일 부분 또는 같은 기능을 갖는 부분, 및 공정은, 상기 실시형태와 같이 행할 수 있고, 반복 설명은 생략한다. 또한 동일한 개소의 상세한 설명은 생략한다.
본 실시형태에서는, 개시하는 발명에 따르는 반도체 장치의 제작 방법에 있어서, 비정질 산화물 반도체막으로의 산소 도입 공정을, 트랜지스터 위에 형성된 절연막을 통과하여 행하는 예를 나타낸다.
도 7a 내지 도 7e에 본 실시형태에 있어서의 트랜지스터(420)의 제작 방법의 일례를 도시한다.
우선, 기판(400) 위에 절연막(436)을 형성한다. 그리고 절연막(436) 위에 비정질 산화물 반도체막(492)을 형성한다. 비정질 산화물 반도체막(492)을 덮도록 게이트 절연막(442)을 형성한다.
그리고, 게이트 전극층(401)을 게이트 절연막(442) 위에 형성한다(도 7a 참조).
또한, 본 실시형태에서는, 사이드 월 구조의 측벽 절연층을 형성하지 않고, 게이트 절연막도 섬 형상으로 가공하지 않고, 연속막으로서 형성되는 게이트 절연막(442)을 사용하는 예를 나타낸다.
또한, 비정질 산화물 반도체막(492)에 과잉 수소(물이나 수산기를 포함한다)를 제거(탈수화 또는 탈수소화)하기 위한 가열 처리를 행해도 좋다.
이어서, 게이트 절연막(442) 및 게이트 전극층(401) 위에, 절연막(407)을 형성한다(도 7b 참조). 절연막(407)은 단층이라도 적층이라도 좋지만, 산화알루미늄막을 포함하는 구조로 한다.
본 실시형태에서는, 절연막(407)으로서 막 두께 100nm의 산화알루미늄막을, 스퍼터링법을 사용하여 성막한다.
다음에, 비정질 산화물 반도체막(492)에 산소(431)(적어도, 산소 라디칼, 산소 원자, 산소 이온 중 어느 하나를 포함한다)를 도입하고, 비정질 산화물 반도체막(492)에 산소의 공급을 행한다.
본 실시형태에서는, 절연막(407)의 형성후에, 이온 주입법에 의해 게이트 절연막(442) 및 절연막(407)을 통과하여 비정질 산화물 반도체막(492)에 산소(431)를 주입한다. 산소(431)의 주입 공정에 의해, 비정질 산화물 반도체막(492)은, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 비정질 산화물 반도체막(443)이 된다(도 7c 참조).
산소 도입시, 게이트 전극층(401)이 마스크가 되고, 게이트 전극층(401)이 중첩되는 비정질 산화물 반도체막(492)의 영역에는 산소(431)가 직접 도입되지 않는 경우가 있지만, 게이트 전극층(401)의 폭은 좁기(예를 들면 0.35㎛) 때문에, 비정질 산화물 반도체막(443)의 결정화를 위한 가열 처리에 의해, 비정질 산화물 반도체막(443) 중에 도입된 산소를, 게이트 전극층(401)이 중첩되는 비정질 산화물 반도체막(443)의 영역으로도 확산시킬 수 있다.
공급된 산소(431)에 의해, 비정질 산화물 반도체막(443) 중에 존재하는 산소 결손을 보충할 수 있다.
다음에 비정질 산화물 반도체막(443)에 가열 처리를 행하여 상기 비정질 산화물 반도체막(443)의 적어도 일부를 결정화시켜 결정성 산화물 반도체막(403)을 형성한다(도 7d 참조). 또한 이 가열 처리에 의해, 비정질 산화물 반도체막(443) 전체로 산소가 확산되어 막 전체에 걸쳐 산소가 공급된다.
본 실시형태에서는, 결정성 산화물 반도체막(403)으로서, 표면에 개략 수직한 c축을 가지고 있는 결정을 포함하는 결정성 산화물 반도체막(403)을 형성한다.
비정질 산화물 반도체막(443) 위에 절연막(407)으로서 형성된 산화알루미늄막은, 수소, 수분 등의 불순물, 및 산소의 양자에 대해 막을 통과시키지 않는 차단 효과(블록 효과)가 높다.
따라서, 산화알루미늄막은, 제작 공정중 및 제작후에 있어서, 변동 요인이 되는 수소, 수분 등의 불순물의 산화물 반도체막(비정질 산화물 반도체막(443) 및 결정성 산화물 반도체막(403))으로의 혼입, 및 산화물 반도체를 구성하는 주성분 재료인 산소의 산화물 반도체막(비정질 산화물 반도체막(443) 및 결정성 산화물 반도체막(403))으로부터의 방출을 방지하는 보호막으로서 기능한다.
비정질 산화물 반도체막(443)을 결정화시키는 가열 처리를, 절연막(407)으로서 형성된 산화알루미늄막에 의해 비정질 산화물 반도체막(443)이 덮인 상태에서 행하기 때문에, 결정화를 위한 가열 처리에 의해 비정질 산화물 반도체막(443)으로부터 산소가 방출되는 것을 방지할 수 있다. 따라서, 얻어지는 결정성 산화물 반도체막(403)은, 비정질 산화물 반도체막(443)이 함유하는 산소량을 유지하여 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함하는 막으로 할 수 있다.
따라서, 형성되는 결정성 산화물 반도체막(403)은, 수소, 수분 등의 불순물의 혼입, 및 과잉으로 도입된 산소의 방출이 산화알루미늄막에 의해 방지되기 때문이며, 고순도이며, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함한다.
결정성 산화물 반도체막(403) 중에 있어서, 산소가 탈리한 개소에서는 산소 결손이 존재한다. 산소를 과잉으로 함유하지 않는 산화물 반도체는, 산소 결손이 발생해도 그 결손 부분을 다른 산소로 보충할 수 없다. 그러나, 개시하는 발명의 일 형태에 따르는 결정성 산화물 반도체막(403)은, 산소를 과잉으로 함유하는 막(본 실시형태에서는 산소를 과잉으로 함유하는 CAAC-OS막)이며, 결정성 산화물 반도체막(403)은, 산소 결손이 생겼다고 해도, 막 중에 과잉의 산소(바람직하게는 화학량론적 조성비보다 과잉의 산소)를 함유함으로써, 이 과잉의 산소가 결손 부분에 작용하여 즉시 산소를 결손 부분에 보충할 수 있다.
따라서, 상기 결정성 산화물 반도체막(403)을 트랜지스터(420)에 사용함으로써, 산소 결손에 기인하는 트랜지스터의 임계값 전압(Vth)의 편차, 임계값 전압의 시프트(ΔVth)를 저감시킬 수 있다.
또한, 트랜지스터 기인의 표면 요철을 저감시키기 위해서 평탄화 절연막을 형성해도 좋다. 평탄화 절연막으로서는, 폴리이미드, 아크릴, 벤조사이클로부텐계 수지 등의 유기 재료를 사용할 수 있다. 또한 상기 유기 재료 이외에, 저유전율 재료(low-k 재료) 등을 사용할 수 있다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써, 평탄화 절연막을 형성해도 좋다.
본 실시형태에서는, 절연막(407) 위에 평탄화 절연막(415)을 형성한다. 또한, 게이트 절연막(442), 절연막(407), 및 평탄화 절연막(415)에 결정성 산화물 반도체막(403)에 달하는 개구를 형성하고, 개구에 결정성 산화물 반도체막(403)과 전기적으로 접속하는 소스 전극층(405a), 드레인 전극층(405b)을 형성한다.
이상의 공정으로 트랜지스터(420)가 형성된다(도 7e 참조). 트랜지스터(420)는, 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막을 갖는 트랜지스터이다. 따라서, 트랜지스터(420)는, 전기적 특성 변동이 억제되고 있어 전기적으로 안정적이다.
또한, 절연막(407)을 적층하는 경우, 산화알루미늄막 이외에, 대표적으로는 산화실리콘막, 산화질화실리콘막, 산화질화알루미늄막, 또는 산화갈륨막 등의 무기 절연막을 사용할 수 있다. 도 10c에 트랜지스터(420)에 있어서, 절연막(407)을 절연막(407a), 절연막(407b)의 적층 구조로 하는 예로서 트랜지스터(420a)를 도시한다.
도 10c에 도시하는 바와 같이, 게이트 절연막(402) 및 게이트 전극층(401) 위에 절연막(407a)을 형성하고, 절연막(407a) 위에 절연막(407b)을 형성한다. 예를 들면, 본 실시형태에서는, 절연막(407a)으로서, 산화실리콘이 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 산화실리콘막을 사용하고, 절연막(407b)으로서 산화알루미늄막을 사용한다.
절연막(407)이 절연막(407a, 407b)의 적층 구조인 경우, 비정질 산화물 반도체막(492)으로의 산소 도입 공정은, 적층하는 절연막(407a, 407b)을 통과하여 행할 수 있다.
본 실시형태를 사용하여 제작한, 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막(403)을 사용한 트랜지스터(420)는, 오프 상태에 있어서의 전류값(오프 전류값)을, 채널 폭 1㎛당 실온에서 100zA/㎛(1zA(젭토암페어)은 1×10-21A) 이하, 바람직하게는 10zA/㎛ 이하, 보다 바람직하게는 1zA/㎛ 이하, 더욱 바람직하게는 100yA/㎛ 이하 레벨로까지 낮게 할 수 있다.
이상과 같이, 안정된 전기적 특성을 갖는 산화물 반도체를 사용한 반도체 장치를 제공할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
(실시형태 8)
본 실시형태에서는, 반도체 장치 및 반도체 장치의 제작 방법의 다른 일 형태를, 도 8을 사용하여 설명한다. 상기 실시형태와 동일 부분 또는 같은 기능을 갖는 부분, 및 공정은, 상기 실시형태와 같이 행할 수 있고, 반복 설명은 생략한다. 또한 동일한 개소의 상세한 설명은 생략한다.
본 실시형태에서는, 상기 실시형태 5와 소스 전극층 및 드레인 전극층과 결정성 산화물 반도체막의 접속 구조가 상이한 트랜지스터의 제작 방법의 예를 나타낸다.
도 8a 내지 도 8f에 본 실시형태에 있어서의 트랜지스터(450)의 제작 방법의 일례를 도시한다.
우선, 기판(400) 위에 절연막(436)을 형성한다.
이어서, 절연막(436) 위에, 소스 전극층 및 드레인 전극층(이것과 동일한 층에서 형성되는 배선을 포함한다)이 되는 도전막을 형성한다.
포토리소그래피 공정에 의해 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여 소스 전극층(405a), 드레인 전극층(405b)을 형성한 후, 레지스트 마스크를 제거한다(도 8a 참조).
그리고 절연막(436), 소스 전극층(405a), 및 드레인 전극층(405b) 위에 비정질 산화물 반도체막(492)을 형성한다(도 8b 참조). 비정질 산화물 반도체막(492)을 덮도록 게이트 절연막(402)을 형성한다(도 8c 참조).
또한, 비정질 산화물 반도체막(492)에 과잉의 수소(물이나 수산기를 포함한다)를 제거(탈수화 또는 탈수소화)하기 위한 가열 처리를 행해도 좋다.
다음에, 비정질 산화물 반도체막(492)에 산소(431)(적어도, 산소 라디칼, 산소 원자, 산소 이온 중 어느 하나를 포함한다)를 도입하여 비정질 산화물 반도체막(492)에 산소의 공급을 행한다.
본 실시형태에서는, 이온 주입법에 의해 게이트 절연막(402)을 통과하여 비정질 산화물 반도체막(492)에 산소(431)를 주입한다. 산소(431)의 주입 공정에 의해, 비정질 산화물 반도체막(492)은, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 비정질 산화물 반도체막(443)이 된다(도 8d 참조).
공급된 산소(431)에 의해, 비정질 산화물 반도체막(443) 중에 존재하는 산소 결손을 보충할 수 있다.
그리고, 게이트 전극층(401)을 게이트 절연막(402) 위에 형성한다.
본 실시형태에서는, 게이트 전극층(401)의 측면에 사이드 월 구조의 측벽 절연층을 형성하지 않는 예를 나타내지만, 실시형태 5에서 도시하는 바와 같이 사이드 월 구조의 측벽 절연층을 형성하고, 게이트 절연막(402)을 섬 형상으로 가공해도 좋다.
이어서, 게이트 절연막(402), 및 게이트 전극층(401) 위에, 절연막(407)을 형성한다(도 8e 참조). 절연막(407)은 단층이라도 적층이라도 좋지만, 산화알루미늄막을 포함하는 구조로 한다.
본 실시형태에서는, 절연막(407)으로서 막 두께 100nm의 산화알루미늄막을, 스퍼터링법을 사용하여 성막한다.
다음에 비정질 산화물 반도체막(443)에 가열 처리를 행하여, 상기 비정질 산화물 반도체막(443)의 적어도 일부를 결정화시켜 결정성 산화물 반도체막(403)을 형성한다.
본 실시형태에서는, 결정성 산화물 반도체막(403)으로서, 표면에 개략 수직한 c축을 가지고 있는 결정을 포함하는 결정성 산화물 반도체막(403)을 형성한다.
비정질 산화물 반도체막(443) 위에 절연막(407)으로서 형성된 산화알루미늄막은, 수소, 수분 등의 불순물, 및 산소의 양자에 대해 막을 통과시키지 않는 차단 효과(블록 효과)가 높다.
따라서, 산화알루미늄막은, 제작 공정중 및 제작후에 있어서, 변동 요인이 되는 수소, 수분 등의 불순물의 산화물 반도체막(비정질 산화물 반도체막(443) 및 결정성 산화물 반도체막(403))으로의 혼입, 및 산화물 반도체를 구성하는 주성분 재료인 산소의 산화물 반도체막(비정질 산화물 반도체막(443) 및 결정성 산화물 반도체막(403))으로부터의 방출을 방지하는 보호막으로서 기능한다.
비정질 산화물 반도체막(443)을 결정화시키는 가열 처리를, 절연막(407)으로서 형성된 산화알루미늄막에 의해 비정질 산화물 반도체막(443)이 덮인 상태에서 행하기 때문에, 결정화를 위한 가열 처리에 의해 비정질 산화물 반도체막(443)으로부터 산소가 방출되는 것을 방지할 수 있다. 따라서, 얻어지는 결정성 산화물 반도체막(403)은, 비정질 산화물 반도체막(443)이 함유하는 산소량을 유지하여 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함하는 막으로 할 수 있다.
따라서, 형성되는 결정성 산화물 반도체막(403)은, 수소, 수분 등의 불순물의 혼입, 및 과잉으로 도입된 산소의 방출이 산화알루미늄막에 의해 방지되기 때문에, 고순도이며, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함한다.
결정성 산화물 반도체막(403) 중에 있어서, 산소가 탈리한 개소에서는 산소 결손이 존재한다. 산소를 과잉으로 함유하지 않는 산화물 반도체는, 산소 결손이 발생해도 그 결손 부분을 다른 산소로 보충할 수 없다. 그러나, 개시하는 발명의 일 형태에 따르는 결정성 산화물 반도체막(403)은, 산소를 과잉으로 함유하는 막(본 실시형태에서는 산소를 과잉으로 함유하는 CAAC-OS막)이며, 결정성 산화물 반도체막(403)은, 산소 결손이 생겼다고 해도, 막 중에 과잉의 산소(바람직하게는 화학량론적 조성비보다 과잉의 산소)를 함유함으로써, 이 과잉 산소가 결손 부분에 작용하여 즉시 산소를 결손 부분에 보충할 수 있다.
따라서, 상기 결정성 산화물 반도체막(403)을 트랜지스터(450)에 사용함으로써, 산소 결손에 기인하는 트랜지스터의 임계값 전압(Vth)의 편차, 임계값 전압의 시프트(ΔVth)를 저감시킬 수 있다.
또한, 절연막(407)을 적층하는 경우, 산화알루미늄막 이외에, 대표적으로는 산화실리콘막, 산화질화실리콘막, 산화질화알루미늄막, 또는 산화갈륨막 등의 무기 절연막을 사용할 수 있다. 도 10d에 트랜지스터(450)에 있어서, 절연막(407)을 절연막(407a), 절연막(407b)의 적층 구조로 하는 예로서 트랜지스터(450a)를 도시한다.
도 10d에 도시하는 바와 같이, 게이트 절연막(402) 및 게이트 전극층(401) 위에 절연막(407a)을 형성하고, 절연막(407a) 위에 절연막(407b)을 형성한다. 예를 들면, 본 실시형태에서는, 절연막(407a)으로서, 산화실리콘이 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 산화실리콘막을 사용하여 절연막(407b)으로서 산화알루미늄막을 사용한다.
이상의 공정으로 트랜지스터(450)가 형성된다(도 8f 참조). 트랜지스터(450)는, 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막을 갖는 트랜지스터이다. 따라서, 트랜지스터(450)는, 전기적 특성 변동이 억제되고 있어 전기적으로 안정적이다.
본 실시형태를 사용하여 제작한, 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막(403)을 사용한 트랜지스터(450)는, 오프 상태에 있어서의 전류값(오프 전류값)을, 채널 폭 1㎛당 실온에서 100zA/㎛(1zA(젭토암페어)은 1×10-21A) 이하, 바람직하게는 10zA/㎛ 이하, 보다 바람직하게는 1zA/㎛ 이하, 더욱 바람직하게는 100yA/㎛ 이하 레벨로까지 낮게 할 수 있다.
이상과 같이, 안정된 전기적 특성을 갖는 산화물 반도체를 사용한 반도체 장치를 제공할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
(실시형태 9)
본 실시형태에서는, 반도체 장치의 제작 방법의 다른 일 형태를 설명한다. 상기 실시형태와 동일 부분 또는 같은 기능을 갖는 부분, 및 공정은, 상기 실시형태와 같이 행할 수 있고, 반복 설명은 생략한다. 또한 동일한 개소의 상세한 설명은 생략한다.
또한, 본 실시형태에서는, 실시형태 8에서 나타낸 트랜지스터(450)의 제작 공정에 있어서, 적용 가능한 산소 도입 공정의 예를, 트랜지스터(450c)를 사용하여 나타낸다.
도 9a는, 도 8b의 공정후, 비정질 산화물 반도체막(492)에 직접 산소(431)를 도입하는 예이다. 산소(431)의 도입 공정에 의해, 비정질 산화물 반도체막(492)은, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 비정질 산화물 반도체막(443)이 된다. 공급된 산소(431)에 의해, 비정질 산화물 반도체막(443) 중에 존재하는 산소 결손을 보충할 수 있다. 또한, 도 9a와 같이, 노출된 비정질 산화물 반도체막(492)에 직접 산소를 도입하는 경우, 플라즈마 처리를 사용할 수 있다.
본 발명의 일 형태에 의해 제작할 수 있는 트랜지스터에 있어서, 게이트 전극층(401)과, 소스 전극층(405a) 및 드레인 전극층(405b)의 위치 관계는, 게이트 절연막(402)을 사이에 개재하여, 중첩되지 않고 형성되어도, 일부 중첩되어 형성되어도 좋다.
예를 들면, 실시형태 8에 있어서 도 8에 도시한 트랜지스터(450)는, 소스 전극층(405a), 드레인 전극층(405b)과, 게이트 전극층(401)이, 게이트 절연막(402), 및 결정성 산화물 반도체막(403)을 사이에 개재하여 일부 중첩되는 구조의 예이다.
본 실시형태에 있어서 도 9b 및 도 9c에 도시하는 트랜지스터(450c)는, 소스 전극층(405a), 드레인 전극층(405b)과, 게이트 전극층(401)이, 게이트 절연막(402), 및 결정성 산화물 반도체막(403)을 사이에 개재하여 중첩되지 않는 구조의 예이다.
도 9b는, 게이트 절연막(402) 위에 게이트 전극층(401)을 형성후, 비정질 산화물 반도체막(492)에 게이트 절연막(402)을 통과하여 산소(431)를 도입하는 예이다. 산소(431)의 도입 공정에 의해, 비정질 산화물 반도체막(492)은, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 비정질 산화물 반도체막(443)이 된다. 공급된 산소(431)에 의해, 비정질 산화물 반도체막(443) 중에 존재하는 산소 결손을 보충할 수 있다.
도 9c는, 게이트 절연막(402) 및 게이트 전극층(401) 위에 절연막(407)을 형성후, 비정질 산화물 반도체막(492)에 게이트 절연막(402) 및 절연막(407)을 통과하여 산소(431)를 도입하는 예이다. 산소(431)의 도입 공정에 의해, 비정질 산화물 반도체막(492)은, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역이 포함되어 있는 비정질 산화물 반도체막(443)이 된다. 공급된 산소(431)에 의해, 비정질 산화물 반도체막(443) 중에 존재하는 산소 결손을 보충할 수 있다.
도 9b 및 도 9c와 같이, 비정질 산화물 반도체막(492)으로의 산소(431)의 도입 공정을 게이트 절연막(402) 및 게이트 전극층(401)의 형성후에 행하는 경우, 게이트 전극층(401)과, 소스 전극층(405a) 및 드레인 전극층(405b)이 중첩되지 않는 구조이면, 게이트 전극층(401)과, 소스 전극층(405a) 및 드레인 전극층(405b) 사이에 위치하는 비정질 산화물 반도체막(492)으로의 산소(431)의 도입을 비교적 용이하게 행할 수 있다.
이와 같이, 결정성 산화물 반도체막으로의 산소의 도입 공정은, 탈수화 또는 탈수소화 처리를 행한 후이면 좋고, 특별히 한정되지 않는다. 또한, 상기 탈수화 또는 탈수소화 처리를 행한 산화물 반도체막으로의 산소의 도입은 복수회 행해도 좋다.
이상의 공정으로 제작되는 트랜지스터는, 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막을 갖는 트랜지스터이다. 따라서, 트랜지스터는, 전기적 특성 변동이 억제되고 있어 전기적으로 안정적이다.
안정된 전기적 특성을 갖는 산화물 반도체를 사용한 반도체 장치를 제공할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 실시형태는, 다른 실시형태와 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 10)
본 실시형태에서는, 반도체 장치 및 반도체 장치의 제작 방법의 다른 일 형태를, 도 11을 사용하여 설명한다. 상기 실시형태와 동일 부분 또는 같은 기능을 갖는 부분, 및 공정은, 상기 실시형태와 같이 행할 수 있고, 반복 설명은 생략한다. 또한 동일한 개소의 상세한 설명은 생략한다.
본 실시형태에서는, 개시하는 발명에 따르는 반도체 장치의 제작 방법에 있어서, 결정성 산화물 반도체막에 소스 영역 및 드레인 영역으로서 기능하는 불순물 영역을 형성하는 예이다. 소스 영역 및 드레인 영역으로서 기능하는 불순물 영역은, 결정성 산화물 반도체막으로의 도전율을 변화시키는 불순물(도펀트라고도 한다)을 도입하여 형성할 수 있다.
소스 영역 및 드레인 영역으로서 기능하는 불순물 영역에 있어서의 도펀트의 농도는, 5×1018/㎤ 이상 1×1022/㎤ 이하인 것이 바람직하다.
도입하는 도펀트는, 15족 원소 및 붕소로 하고, 구체적으로는 인, 비소, 및 안티몬 및 붕소 중 어느 하나로부터 선택되는 1 이상으로 한다. 또한, 결정성 산화물 반도체막에 도펀트를 도입하는 방법으로서, 이온 도핑법 또는 이온 주입법을 사용할 수 있다.
이온 도핑법 또는 이온 주입법에 의해 도펀트를 도입할 때에, 기판을 가열하면서 행해도 좋다.
또한, 결정성 산화물 반도체막에 도펀트를 도입하는 처리는, 복수회 행해도 좋고, 도펀트의 종류도 복수종 사용해도 좋다.
도펀트를 도입한 불순물 영역은, 도펀트의 도입에 의해, 일부 비정질화되는 경우가 있다. 이 경우, 도펀트의 도입후에 가열 처리를 행함으로써, 결정성을 회복할 수 있다.
도 11a에 실시형태 5 또는 실시형태 6에서 나타낸 트랜지스터(440)에 있어서, 결정성 산화물 반도체막(403)에 소스 영역 또는 드레인 영역으로서 기능하는 불순물 영역(404a, 404b)을 형성한 트랜지스터(440b)의 예를 도시한다. 불순물 영역(404a, 404b)은, 게이트 전극층(401), 측벽 절연층(412a, 412b)을 마스크로 하여 소스 전극층(405a), 드레인 전극층(405b)의 형성전에 결정성 산화물 반도체막(403)에 도펀트를 도입함으로써 형성할 수 있다.
도 11b에 실시형태 7에서 나타낸 트랜지스터(420)에 있어서, 결정성 산화물 반도체막(403)에 소스 영역 또는 드레인 영역으로서 기능하는 불순물 영역(404a, 404b)을 형성한 트랜지스터(420b)의 예를 도시한다. 불순물 영역(404a, 404b)은, 게이트 전극층(401)을 마스크로 하여 결정성 산화물 반도체막(403)에 도펀트를 도입함으로써 형성할 수 있다.
도 11c에 실시형태 8에서 나타낸 트랜지스터(450)에 있어서, 결정성 산화물 반도체막(403)에 소스 영역 또는 드레인 영역으로서 기능하는 불순물 영역(404a, 404b)을 형성한 트랜지스터(450b)의 예를 도시한다. 불순물 영역(404a, 404b)은, 게이트 전극층(401)을 마스크로 하여 결정성 산화물 반도체막(403)에 도펀트를 도입함으로써 형성할 수 있다.
소스 영역 또는 드레인 영역으로서 기능하는 불순물 영역을 형성함으로써, 불순물 영역 사이에 형성되는 채널 형성 영역에 가해지는 전계를 완화시킬 수 있다. 또한, 불순물 영역에 있어서 결정성 산화물 반도체막과 전극층을 전기적으로 접속시킴으로써, 결정성 산화물 반도체막과 전극층의 접촉 저항을 저감시킬 수 있다. 따라서, 트랜지스터의 전기 특성을 향상시킬 수 있다.
본 실시형태는, 다른 실시형태와 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 11)
실시형태 1 내지 10 중 어느 하나에서 일례를 나타낸 트랜지스터를 사용하여 표시 기능을 갖는 반도체 장치(표시 장치라고도 한다)를 제작할 수 있다. 또한, 트랜지스터를 포함하는 구동 회로의 일부 또는 전체를, 화소부와 동일한 기판 위에 일체 형성하여 시스템 온 패널을 형성할 수 있다.
도 13a에 있어서, 제 1 기판(4001) 위에 형성된 화소부(4002)를 둘러싸도록 하여 씰재(4005)가 형성되고, 제 2 기판(4006)에 의해 봉지되어 있다. 도 13a에 있어서는, 제 1 기판(4001) 위의 씰재(4005)에 의해 둘러싸여 있는 영역과는 상이한 영역에, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 주사선 구동 회로(4004), 신호선 구동 회로(4003)가 실장되어 있다. 또한 별도 형성된 신호선 구동 회로(4003)와, 주사선 구동 회로(4004) 또는 화소부(4002)에 주어지는 각종 신호 및 전위는, FPC(Flexible printed circuit)(4018a, 4018b)으로부터 공급되고 있다.
도 13b 및 도 13c에 있어서, 제 1 기판(4001) 위에 형성된 화소부(4002)와, 주사선 구동 회로(4004)를 둘러싸도록 하여, 씰재(4005)가 형성되어 있다. 또한 화소부(4002)와, 주사선 구동 회로(4004) 위에 제 2 기판(4006)이 형성되어 있다. 따라서 화소부(4002)와, 주사선 구동 회로(4004)는, 제 1 기판(4001)과 씰재(4005)와 제 2 기판(4006)에 의해, 표시 소자와 함께 봉지되어 있다. 도 13b 및 도 13c에 있어서는, 제 1 기판(4001) 위의 씰재(4005)에 의해 둘러싸여 있는 영역과는 상이한 영역에, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 신호선 구동 회로(4003)가 실장되어 있다. 도 13b 및 도 13c에 있어서는, 별도 형성된 신호선 구동 회로(4003)와, 주사선 구동 회로(4004) 또는 화소부(4002)에 주어지는 각종 신호 및 전위는, FPC(4018)로부터 공급되고 있다.
또한 도 13b 및 도 13c에 있어서는, 신호선 구동 회로(4003)를 별도 형성하고, 제 1 기판(4001)에 실장하고 있는 예를 도시하고 있지만, 이 구성으로 한정되지 않는다. 주사선 구동 회로를 별도 형성하여 실장해도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도 형성하여 실장해도 좋다.
또한, 별도 형성한 구동 회로의 접속 방법은, 특별히 한정되는 것이 아니며, COG(Chip On Glass) 방법, 와이어 본딩 방법, 또는 TAB(Tape Automated Bonding) 방법 등을 사용할 수 있다. 도 13a는, COG 방법에 의해 신호선 구동 회로(4003), 주사선 구동 회로(4004)를 실장하는 예이며, 도 13b는, COG 방법에 의해 신호선 구동 회로(4003)를 실장하는 예이며, 도 13c는, TAB 방법에 의해 신호선 구동 회로(4003)를 실장하는 예이다.
또한, 표시 장치는, 표시 소자가 봉지된 상태에 있는 패널과, 상기 패널에 컨트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다.
또한, 본 명세서 중에 있어서의 표시 장치란, 화상 표시 디바이스, 표시 디바이스, 또는 광원(조명 장치 포함한다)을 가리킨다. 또한, 커넥터, 예를 들면 FPC 또는 TAB 테이프 또는 TCP가 장착된 모듈, TAB 테이프나 TCP의 끝에 프린트 배선판이 형성된 모듈, 또는 표시 소자에 COG 방식에 의해 IC(집적 회로)가 직접 실장된 모듈도 모두 표시 장치에 포함하는 것으로 한다.
또한 제 1 기판 위에 형성된 화소부 및 주사선 구동 회로는, 트랜지스터를 복수 가지고 있고, 실시형태 1 내지 10 중 어느 하나에서 일례를 나타낸 트랜지스터를 적용할 수 있다.
표시 장치에 형성되는 표시 소자로서는 액정 소자(액정 표시 소자라고도 한다), 발광 소자(발광 표시 소자라고도 한다)를 사용할 수 있다. 발광 소자는, 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주에 포함하고 있으며, 구체적으로는 무기 EL(Electro Luminescence), 유기 EL 등이 포함된다. 또한, 전자 잉크 등, 전기적 작용에 의해 콘트라스트가 변화되는 표시 매체도 적용할 수 있다.
반도체 장치의 일 형태에 관해서, 도 13 및 도 14를 사용하여 설명한다. 도 14는, 도 13b의 M-N에 있어서의 단면도에 상당한다.
도 13 및 도 14에 도시하는 바와 같이, 반도체 장치는 접속 단자 전극(4015) 및 단자 전극(4016)을 가지고 있고, 접속 단자 전극(4015) 및 단자 전극(4016)은 FPC(4018)가 갖는 단자와 이방성 도전막(4019)을 통하여, 전기적으로 접속되어 있다.
접속 단자 전극(4015)은, 제 1 전극층(4030)과 동일한 도전막으로 형성되고, 단자 전극(4016)은, 트랜지스터(4010, 4011)의 소스 전극층 및 드레인 전극층과 동일한 도전막으로 형성되어 있다.
또한 제 1 기판(4001) 위에 형성된 화소부(4002)와, 주사선 구동 회로(4004)는, 트랜지스터를 복수 가지고 있고, 도 14에서는, 화소부(4002)에 포함되는 트랜지스터(4010)와, 주사선 구동 회로(4004)에 포함되는 트랜지스터(4011)를 예시하고 있다. 도 14a에서는, 트랜지스터(4010, 4011) 위에는 절연막(4020), 절연막(4032)이 형성되고, 도 14b에서는 또한, 절연막(4021)이 형성되어 있다. 또한, 절연막(4023)은 하지막으로서 기능하는 절연막이다.
트랜지스터(4010), 트랜지스터(4011)로서는, 실시형태 1 내지 10 중 어느 하나에서 나타낸 트랜지스터를 적용할 수 있다. 본 실시형태에서는, 실시형태 1에서 나타낸 트랜지스터(410)와 같은 구조를 갖는 트랜지스터를 적용하는 예를 나타낸다.
트랜지스터(4010) 및 트랜지스터(4011)는 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막을 갖는 트랜지스터이다. 따라서, 트랜지스터(4010) 및 트랜지스터(4011)는, 전기적 특성 변동이 억제되고 있어 전기적으로 안정적이다.
따라서, 도 13 및 도 14에 도시하는 본 실시형태의 반도체 장치로서 신뢰성이 높은 반도체 장치를 제공할 수 있다.
또한, 본 실시형태에서는, 절연막 위에 있어서 구동 회로용 트랜지스터(4011)의 결정성 산화물 반도체막의 채널 형성 영역과 중첩되는 위치에 도전층이 형성되어 있는 예이다. 도전층을 결정성 산화물 반도체막의 채널 형성 영역과 중첩되는 위치에 형성함으로써, 바이어스-열 스트레스 시험(BT 시험) 전후에 있어서의 트랜지스터(4011)의 임계값 전압의 변화량을 더욱 저감시킬 수 있다. 또한, 도전층은, 전위가 트랜지스터(4011)의 게이트 전극층과 동일해도 좋고, 상이해도 좋고, 제 2 게이트 전극층으로서 기능시킬 수도 있다. 또한, 도전층의 전위가 GND, 0V, 또는 플로우팅 상태라도 좋다.
또한, 상기 도전층은 외부의 전장을 차폐하는, 즉 외부의 전장이 내부(트랜지스터를 포함하는 회로부)에 작용하지 않도록 하는 기능(특히 정전기에 대한 정전 차폐 기능)도 가진다. 도전층의 차폐 기능에 의해, 정전기 등의 외부 전장의 영향에 의해 트랜지스터의 전기적인 특성이 변동되는 것을 방지할 수 있다.
화소부(4002)에 형성된 트랜지스터(4010)는 표시 소자와 전기적으로 접속하고, 표시 패널을 구성한다. 표시 소자는 표시를 행할 수 있으면 특별히 한정되지 않으며, 여러 가지 표시 소자를 사용할 수 있다.
도 14a에 표시 소자로서 액정 소자를 사용한 액정 표시 장치의 예를 도시한다. 도 14a에 있어서, 표시 소자인 액정 소자(4013)는, 제 1 전극층(4030), 제 2 전극층(4031), 및 액정층(4008)을 포함한다. 또한, 액정층(4008)을 협지하도록 배향막으로서 기능하는 절연막(4032, 4033)이 형성되어 있다. 제 2 전극층(4031)은 제 2 기판(4006)측에 형성되고, 제 1 전극층(4030)과 제 2 전극층(4031)은 액정층(4008)을 개재하여 적층하는 구성으로 되어 있다.
또한 4035는 절연막을 선택적으로 에칭함으로써 얻어지는 기둥상의 스페이서이며, 액정층(4008)의 막 두께(셀 갭)를 제어하기 위해서 형성되어 있다. 또한 구상의 스페이서를 사용하고 있어도 좋다.
표시 소자로서, 액정 소자를 사용하는 경우, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 반강유전성 액정 등을 사용할 수 있다. 이들 액정 재료(액정 조성물)는, 조건에 따라, 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 등방상 등을 나타낸다.
또한, 액정층(4008)에, 배향막을 사용하지 않는 블루상을 발현하는 액정 조성물을 사용해도 좋다. 블루상은 액정상의 하나이며, 콜레스테릭 액정을 승온시켜 가면, 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현되는 상이다. 블루상은, 액정 및 키랄제를 혼합시킨 액정 조성물을 사용하여 발현할 수 있다. 또한, 블루상이 발현되는 온도 범위를 넓히기 위해서, 블루상을 발현하는 액정 조성물에 중합성 단량체 및 중합 개시제 등을 첨가하여 고분자 안정화시키는 처리를 행하여 액정층을 형성할 수도 있다. 블루상을 발현하는 액정 조성물은, 응답 속도가 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요하고, 시야각 의존성이 작다. 또한 배향막을 형성하지 않아도 좋기 때문에 러빙 처리도 불필요해지기 때문에, 러빙 처리에 의해 야기되는 정전 파괴를 방지할 수 있고, 제작 공정 중의 액정 표시 장치의 불량이나 파손을 경감시킬 수 있다. 따라서 액정 표시 장치의 생산성을 향상시키는 것이 가능해진다. 산화물 반도체막을 사용하는 트랜지스터는, 정전기의 영향에 의해 트랜지스터의 전기적인 특성이 현저하게 변동되어 설계 범위를 일탈할 우려가 있다. 따라서 산화물 반도체막을 사용하는 트랜지스터를 갖는 액정 표시 장치에 블루상을 발현하는 액정 조성물을 사용하는 것은 보다 효과적이다.
또한, 액정 재료의 고유 저항은, 1×109Ω·㎝ 이상이며, 바람직하게는 1×1011Ω·㎝ 이상이며, 더욱 바람직하게는 1×1012Ω·㎝ 이상이다. 또한, 본 명세서에 있어서의 고유 저항의 값은, 20℃에서 측정한 값으로 한다.
액정 표시 장치에 형성되는 유지 용량의 크기는, 화소부에 배치되는 트랜지스터의 리크 전류 등을 고려하여, 소정 기간 동안 전하를 유지할 수 있도록 설정된다. 유지 용량의 크기는, 트랜지스터의 오프 전류 등을 고려하여 설정하면 좋다. 고순도의 결정성 산화물 반도체막을 갖는 트랜지스터를 사용함으로써, 각 화소에 있어서의 액정 용량에 대해 1/3 이하, 바람직하게는 1/5 이하의 용량의 크기를 갖는 유지 용량을 형성하면 충분하다.
본 실시형태에서 사용하는 고순도화된 결정성 산화물 반도체막을 사용한 트랜지스터는, 오프 상태에 있어서의 전류값(오프 전류값)을 낮게 할 수 있다. 따라서, 화상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있어 전원 온 상태에서는 기록 간격도 길게 설정할 수 있다. 따라서, 리프레쉬 동작의 빈도를 적게 할 수 있기 때문에, 소비 전력을 억제하는 효과를 나타낸다.
또한, 본 실시형태에서 사용하는 고순도화된 결정성 산화물 반도체막을 사용한 트랜지스터는, 비교적 높은 전계 효과 이동도가 얻어지기 때문에, 고속 구동이 가능하다. 예를 들면, 이러한 고속 구동이 가능한 트랜지스터를 액정 표시 장치에 사용함으로써, 화소부의 스위칭 트랜지스터와, 구동 회로부에 사용하는 드라이버 트랜지스터를 동일 기판 위에 형성할 수 있다. 즉, 별도 구동 회로로서, 실리콘 웨이퍼 등에 의해 형성된 반도체 장치를 사용할 필요가 없기 때문에, 반도체 장치의 부품수를 삭감할 수 있다. 또한, 화소부에 있어서도, 고속 구동이 가능한 트랜지스터를 사용함으로써, 고화질 화상을 제공할 수 있다.
액정 표시 장치에는, TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(Anti Ferroelectric Liquid Crystal) 모드 등을 사용할 수 있다.
또한, 노멀리 블랙형의 액정 표시 장치, 예를 들면 수직 배향(VA) 모드를 채용한 투과형의 액정 표시 장치로 해도 좋다. 수직 배향 모드로서는, 몇가지 들 수 있지만, 예를 들면, MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV(Advanced Super View) 모드 등을 사용할 수 있다. 또한, VA형의 액정 표시 장치에도 적용할 수 있다. VA형의 액정 표시 장치란, 액정 표시 패널의 액정 분자의 배열을 제어하는 방식의 일종이다. VA형의 액정 표시 장치는, 전압이 인가되어 있지 않을 때에 패널면에 대해 액정 분자가 수직 방향을 향하는 방식이다. 또한, 화소(픽셀)를 몇개의 영역(서브 픽셀)으로 나누고, 각각 다른 방향으로 분자를 쓰러뜨리도록 고안되어 있는 멀티 도메인화 또는 멀티 도메인 설계라고 하는 방법을 사용할 수 있다.
또한, 표시 장치에 있어서, 블랙 매트릭스(차광층), 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등은 적절히 형성한다. 예를 들면, 편광 기판 및 위상차 기판에 의한 원 편광을 사용해도 좋다. 또한, 광원으로서 백 라이트, 사이드 라이트 등을 사용해도 좋다.
또한, 화소부에 있어서의 표시 방식은, 프로그레시브 방식이나 인터레이스 방식 등을 사용할 수 있다. 또한, 컬러 표시할 때에 화소로 제어하는 색 요소로서는, RGB(R은 적색, G는 녹색, B는 청색을 나타낸다)의 3색으로 한정되지 않는다. 예를 들면, RGBW(W는 백색을 나타낸다), 또는 RGB에, 옐로우, 시안, 마젠타 등을 1색 이상 추가한 것이 있다. 또한, 색요소의 도트마다 그 표시 영역의 크기가 상이해도 좋다. 다만, 개시하는 발명은 컬러 표시의 표시 장치로 한정되는 것이 아니고, 흑백 표시의 표시 장치에 적용할 수도 있다.
또한, 표시 장치에 포함되는 표시 소자로서, 일렉트로 루미네선스를 이용하는 발광 소자를 적용할 수 있다. 일렉트로 루미네선스를 이용하는 발광 소자는, 발광 재료가 유기 화합물인지, 무기 화합물인지에 의해 구별되며, 일반적으로, 전자는 유기 EL 소자, 후자는 무기 EL 소자라고 불리고 있다.
유기 EL 소자는, 발광 소자에 전압을 인가함으로써, 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 함유하는 층에 주입되고, 전류가 흐른다. 그리고, 이들 캐리어(전자 및 정공)가 재결합함으로써, 발광성의 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 되돌아올 때에 발광한다. 이러한 메커니즘으로부터, 이러한 발광 소자는, 전류 여기형의 발광 소자라고 불린다.
무기 EL 소자는, 그 소자 구성에 의해, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는, 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 갖는 것이며, 발광 메커니즘은 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는, 발광층을 유전체층 사이에 개재하고 또한 그것을 전극 사이에 개재한 구조이며, 발광 메커니즘은 금속이온의 내각 전자 천이를 이용하는 국재형 발광이다. 또한, 여기에서는, 발광 소자로서 유기 EL 소자를 사용하여 설명한다.
발광 소자는 발광을 추출하기 위해서 적어도 한 쌍의 전극의 한쪽이 투광성이면 좋다. 그리고, 기판 위에 트랜지스터 및 발광 소자를 형성하고, 기판과는 반대측의 면으로부터 발광을 추출하는 상면 사출이나, 기판측의 면으로 발광을 추출하는 하면 사출이나, 기판측 및 기판과는 반대측의 면으로부터 발광을 추출하는 양면 사출 구조의 발광 소자가 있고, 어느 사출 구조의 발광 소자도 적용할 수 있다.
도 14b에 표시 소자로서 발광 소자를 사용한 발광 장치의 예를 도시한다. 표시 소자인 발광 소자(4513)는, 화소부(4002)에 형성된 트랜지스터(4010)와 전기적으로 접속하고 있다. 또한 발광 소자(4513)의 구성은, 제 1 전극층(4030), 전계 발광층(4511), 제 2 전극층(4031)의 적층 구조이지만, 나타낸 구성으로 한정되지 않는다. 발광 소자(4513)로부터 추출하는 광의 방향 등에 맞추어, 발광 소자(4513)의 구성은 적절히 변경할 수 있다.
격벽(4510)은, 유기 절연 재료, 또는 무기 절연 재료를 사용하여 형성한다. 특히 감광성의 수지 재료를 사용하여 제 1 전극층(4030) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속된 곡률을 가지고 형성되는 경사면이 되도록 형성하는 것이 바람직하다.
전계 발광층(4511)은, 단수의 층으로 구성되어 있어도, 복수의 층이 적층되도록 구성되어 있어도 어느 쪽이라도 좋다.
발광 소자(4513)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록, 제 2 전극층(4031) 및 격벽(4510) 위에 보호막을 형성해도 좋다. 보호막으로서는, 질화실리콘막, 질화산화실리콘막, DLC막 등을 형성할 수 있다. 또한, 제 1 기판(4001), 제 2 기판(4006), 및 씰재(4005)에 의해 봉지된 공간에는 충전재(4514)가 형성되어 밀봉되어 있다. 이와 같이 외기에 노출되지 않도록 기밀성이 높고, 탈가스가 적은 보호 필름(첩합 필름, 자외선 경화 수지 필름 등)이나 커버재로 패키징(봉입)하는 것이 바람직하다.
충전재(4514)로서는 질소나 아르곤 등의 불활성 기체 이외에, 자외선 경화 수지 또는 열경화 수지를 사용할 수 있고, PVC(폴리비닐클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(폴리비닐부티랄) 또는 EVA(에틸렌비닐아세테이트)를 사용할 수 있다. 예를 들면 충전재로서 질소를 사용하면 좋다.
또한, 필요하면, 발광 소자의 사출면에 편광판, 또는 원 편광판(타원 편광판을 포함한다), 위상차판(λ/4판, λ/2판), 컬러 필터 등의 광학 필름을 적절히 형성해도 좋다. 또한, 편광판 또는 원 편광판에 반사 방지막을 형성해도 좋다. 예를 들면, 표면의 요철에 의해 반사광을 확산시키고, 눈부심(glare)을 저감시킬 수 있는 안티글레어 처리를 가할 수 있다.
또한, 표시 장치로서, 전자 잉크를 구동시키는 전자 페이퍼를 제공하는 것도 가능하다. 전자 페이퍼는, 전기 영동 표시 장치(전기 영동 디스플레이)라고도 불리고 있고, 종이와 동일한 읽기 용이성, 다른 표시 장치에 비해 저소비 전력, 얇고 가벼운 형상으로 하는 것이 가능하다는 이점을 가지고 있다.
전기 영동 표시 장치는, 여러 가지 형태가 생각될 수 있지만, 플러스의 전하를 갖는 제 1 입자와, 마이너스의 전하를 갖는 제 2 입자를 포함하는 마이크로 캡슐이 용매 또는 용질에 복수 분산된 것이며, 마이크로 캡슐에 전계를 인가함으로써, 마이크로 캡슐 중의 입자를 서로 반대 방향으로 이동시켜 한쪽에 집합한 입자의 색만을 표시하는 것이다. 또한, 제 1 입자 또는 제 2 입자는 염료를 포함하고, 전계가 없는 경우에 있어서 이동하지 않는 것이다. 또한, 제 1 입자의 색과 제 2 입자의 색은 상이한 것(무색을 포함한다)으로 한다.
이와 같이, 전기 영동 표시 장치는, 유전 상수가 높은 물질이 높은 전계 영역으로 이동하는, 소위 유전 영동적 효과를 이용한 디스플레이이다.
상기 마이크로 캡슐을 용매 중에 분산시킨 것이 전자 잉크라고 불리는 것이며, 이 전자 잉크는 유리, 플라스틱, 천, 종이 등의 표면에 인쇄할 수 있다. 또한, 컬러 필터나 색소를 갖는 입자를 사용함으로써 컬러 표시도 가능하다.
또한, 마이크로 캡슐 중의 제 1 입자 및 제 2 입자는, 도전체 재료, 절연체 재료, 반도체 재료, 자성 재료, 액정 재료, 강유전성 재료, 일렉트로 루미네선트 재료, 일렉트로 크로믹 재료, 자기 영동 재료로부터 선택된 1종의 재료, 또는 이들의 복합 재료를 사용하면 좋다.
또한, 전자 페이퍼로서, 트위스트 볼 표시 방식을 사용하는 표시 장치도 적용할 수 있다. 트위스트 볼 표시 방식이란, 흰색과 흑색으로 분할 채색된 구형 입자를 표시 소자에 사용하는 전극층인 제 1 전극층 및 제 2 전극층 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 발생시킨 구형 입자의 방향을 제어함으로써, 표시를 행하는 방법이다.
또한, 도 13 및 도 14에 있어서, 제 1 기판(4001), 제 2 기판(4006)으로서는, 유리 기판 외에, 가요성을 갖는 기판도 사용할 수 있고, 예를 들면 투광성을 갖는 플라스틱 기판 등을 사용할 수 있다. 플라스틱으로서는, FRP(Fiberglass-Reinforced Plastics)판, PVF(폴리비닐플루오라이드) 필름, 폴리에스테르 필름 또는 아크릴 수지 필름을 사용할 수 있다. 또한, 투광성이 필요하지 않으면, 알루미늄이나 스테인레스 등의 금속 기판(금속 필름)을 사용해도 좋다. 예를 들면, 알루미늄 호일을 PVF 필름이나 폴리에스테르 필름 사이에 개재한 구조의 시트를 사용할 수도 있다.
본 실시형태에서는, 절연막(4020)으로서 산화알루미늄막을 사용한다. 절연막(4020)은 스퍼터링법이나 플라즈마 CVD법에 의해 형성할 수 있다.
산화물 반도체막 위에 절연막(4020)으로서 형성된 산화알루미늄막은, 수소, 수분 등의 불순물, 및 산소의 양자에 대해 막을 투과시키지 않는 차단 효과(블록 효과)가 높다.
따라서, 산화알루미늄막은, 제작 공정중 및 제작후에 있어서, 변동 요인이 되는 수소, 수분 등의 불순물의 산화물 반도체막으로의 혼입, 및 산화물 반도체를 구성하는 주성분 재료인 산소의 산화물 반도체막으로부터의 방출을 방지하는 보호막으로서 기능한다.
트랜지스터(4010) 및 트랜지스터(4011)는, 결정성 산화물 반도체막을 산소의 도입 공정에 의해 산소 과잉으로 한 비정질 산화물 반도체막을 결정화한 결정성 산화물 반도체막을 가진다. 비정질 산화물 반도체막을 결정화시키는 가열 처리를, 산화알루미늄막으로 덮인 상태에서 행하기 때문에, 결정화를 위한 가열 처리에 의해 비정질 산화물 반도체막으로부터 산소가 방출되는 것을 방지할 수 있다. 따라서, 얻어지는 결정성 산화물 반도체막은, 비정질 산화물 반도체막이 함유하는 산소량을 유지하여 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함하는 막으로 할 수 있다.
따라서, 형성되는 결정성 산화물 반도체막은, 수소, 수분 등의 불순물이 혼입되지 않기 때문에 고순도이며, 산소 방출이 방지되기 때문에 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함하는 막으로 할 수 있다. 따라서, 상기 결정성 산화물 반도체막을 트랜지스터(4010) 및 트랜지스터(4011)에 사용함으로써, 산소 결손에 기인하는 트랜지스터의 임계값 전압(Vth)의 편차, 임계값 전압의 시프트(ΔVth)를 저감시킬 수 있다.
또한, 평탄화 절연막으로서 기능하는 절연막(4021)은, 아크릴, 폴리이미드, 벤조사이클로부텐계 수지, 폴리아미드, 에폭시 등의, 내열성을 갖는 유기 재료를 사용할 수 있다. 또한 상기 유기 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인붕소 유리) 등을 사용할 수 있다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써, 절연막을 형성해도 좋다.
절연막(4021)의 형성법은, 특별히 한정되지 않으며, 그 재료에 따라, 스퍼터링법, SOG법, 스핀 코트, 딥, 스프레이 도포, 액적 토출법(잉크젯법 등), 인쇄법(스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등을 사용할 수 있다.
표시 장치는 광원 또는 표시 소자로부터의 광을 투과시켜 표시를 행한다. 따라서 광이 투과하는 화소부에 형성되는 기판, 절연막, 도전막 등의 박막은 모두 가시광의 파장 영역의 광에 대해 투광성으로 한다.
표시 소자에 전압을 인가하는 제 1 전극층 및 제 2 전극층(화소 전극층, 공통 전극층, 대향 전극층 등이라고도 한다)에 있어서는, 추출 광의 방향, 전극층이 형성되는 개소, 및 전극층의 패턴 구조에 의해 투광성, 반사성을 선택하면 좋다.
제 1 전극층(4030), 제 2 전극층(4031)은, 산화텅스텐을 함유하는 인듐 산화물, 산화텅스텐을 함유하는 인듐아연 산화물, 산화티타늄을 함유하는 인듐 산화물, 산화티타늄을 함유하는 인듐주석 산화물, 인듐주석 산화물, 인듐아연 산화물, 산화규소를 첨가한 인듐주석 산화물, 그라핀 등의 투광성을 갖는 도전성 재료를 사용할 수 있다.
또한, 제 1 전극층(4030), 제 2 전극층(4031)은 텅스텐(W), 몰리브덴(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈(Ta), 크롬(Cr), 코발트(Co), 니켈(Ni), 티타늄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속, 또는 그 합금, 또는 그 금속 질화물로부터 1개, 또는 복수종을 사용하여 형성할 수 있다.
또한, 제 1 전극층(4030), 제 2 전극층(4031)으로서, 도전성 고분자(도전성 중합체라고도 한다)를 함유하는 도전성 조성물을 사용하여 형성할 수 있다. 도전성 고분자로서는, 소위 π전자 공액계 도전성 고분자를 사용할 수 있다. 예를 들면, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 또는 아닐린, 피롤 및 티오펜의 2종 이상으로 이루어지는 공중합체 또는 그 유도체 등을 들 수 있다.
또한, 트랜지스터는 정전기 등에 의해 파괴되기 쉽기 때문에, 구동 회로 보호용의 보호 회로를 형성하는 것이 바람직하다. 보호 회로는, 비선형 소자를 사용하여 구성하는 것이 바람직하다.
이상과 같이 실시형태 1 내지 10 중 어느 하나에서 나타낸 트랜지스터를 적용함으로써, 여러 가지 기능을 갖는 반도체 장치를 제공할 수 있다.
(실시형태 12)
실시형태 1 내지 10 중 어느 하나에서 일례를 나타낸 트랜지스터를 사용하여 대상물의 정보를 판독하는 이미지 센서 기능을 갖는 반도체 장치를 제작할 수 있다.
도 15a에, 이미지 센서 기능을 갖는 반도체 장치의 일례를 도시한다. 도 15a는 포토센서의 등가 회로이며, 도 15b는 포토센서의 일부를 도시하는 단면도이다.
포토다이오드(602)는, 한쪽의 전극이 포토다이오드 리셋 신호선(658)에, 다른쪽의 전극이 트랜지스터(640)의 게이트에 전기적으로 접속되어 있다. 트랜지스터(640)는, 소스 또는 드레인의 한쪽이 포토센서 기준 신호선(672)에, 소스 또는 드레인의 다른쪽이 트랜지스터(656)의 소스 또는 드레인의 한쪽에 전기적으로 접속되어 있다. 트랜지스터(656)는, 게이트가 게이트 신호선(659)에, 소스 또는 드레인의 다른쪽이 포토센서 출력 신호선(671)에 전기적으로 접속되어 있다.
또한, 본 명세서에 있어서의 회로도에 있어서, 산화물 반도체막을 사용하는 트랜지스터로 명확하게 판명할 수 있도록, 산화물 반도체막을 사용하는 트랜지스터의 기호에는 「OS」라고 기재하고 있다. 도 15a에 있어서, 트랜지스터(640), 트랜지스터(656)는 실시형태 1 내지 10에 나타낸 트랜지스터를 적용할 수 있고, 결정성 산화물 반도체막을 사용하는 트랜지스터이다. 본 실시형태에서는, 실시형태 1에서 나타낸 트랜지스터(410)와 같은 구조를 갖는 트랜지스터를 적용하는 예를 나타낸다.
도 15b는, 포토센서에 있어서의 포토다이오드(602) 및 트랜지스터(640)에 나타내는 단면도이며, 절연 표면을 갖는 기판(601)(TFT 기판) 위에, 센서로서 기능하는 포토다이오드(602) 및 트랜지스터(640)가 형성되어 있다. 포토다이오드(602), 트랜지스터(640) 위에는 접착층(608)을 사용하여 기판(613)이 형성되어 있다.
트랜지스터(640) 위에는 절연막(631), 절연막(632), 층간 절연막(633), 층간 절연막(634)이 형성되어 있다. 포토다이오드(602)는, 층간 절연막(633) 위에 형성되고, 층간 절연막(633) 위에 형성한 전극층(641)과, 층간 절연막(634) 위에 형성된 전극층(642) 사이에, 층간 절연막(633)측에서부터 순차적으로 제 1 반도체막(606a), 제 2 반도체막(606b), 및 제 3 반도체막(606c)을 적층한 구조를 가지고 있다.
전극층(641)은, 층간 절연막(634)에 형성된 도전층(643)과 전기적으로 접속하고, 전극층(642)은 전극층(641)을 통하여 도전층(645)과 전기적으로 접속하고 있다. 도전층(645)은, 트랜지스터(640)의 게이트 전극층과 전기적으로 접속하고 있고, 포토다이오드(602)는 트랜지스터(640)와 전기적으로 접속하고 있다.
여기에서는, 제 1 반도체막(606a)으로서 p형의 도전형을 갖는 반도체막과, 제 2 반도체막(606b)으로서 고저항의 반도체막(I형 반도체막), 제 3 반도체막(606c)으로서 n형의 도전형을 갖는 반도체막을 적층하는 pin형의 포토다이오드를 예시하고 있다.
제 1 반도체막(606a)은 p형 반도체막이며, p형을 부여하는 불순물 원소를 함유하는 비정질 실리콘막에 의해 형성할 수 있다. 제 1 반도체막(606a)의 형성에는 13족의 불순물 원소(예를 들면 붕소(B))를 함유하는 반도체 재료 가스를 사용하고, 플라즈마 CVD법에 의해 형성한다. 반도체 재료 가스로서는 실란(SiH4)을 사용하면 좋다. 또는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용해도 좋다. 또한, 불순물 원소를 함유하지 않는 비정질 실리콘막을 형성한 후에, 확산법이나 이온 주입법을 사용하여 상기 비정질 실리콘막에 불순물 원소를 도입해도 좋다. 이온 주입법 등에 의해 불순물 원소를 도입한 후에 가열 등을 행함으로써, 불순물 원소를 확산시키면 좋다. 이 경우에 비정질 실리콘막을 형성하는 방법으로서는, LPCVD법, 기상성장법, 또는 스퍼터링법 등을 사용하면 좋다. 제 1 반도체막(606a)의 막 두께는 10nm 이상 50nm 이하가 되도록 형성하는 것이 바람직하다.
제 2 반도체막(606b)은, I형 반도체막(진성 반도체막)이며, 비정질 실리콘막에 의해 형성한다. 제 2 반도체막(606b)의 형성에는, 반도체 재료 가스를 사용하고, 비정질 실리콘막을 플라즈마 CVD법에 의해 형성한다. 반도체 재료 가스로서는, 실란(SiH4)을 사용하면 좋다. 또는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용해도 좋다. 제 2 반도체막(606b)의 형성은, LPCVD법, 기상성장법, 스퍼터링법 등에 의해 행해도 좋다. 제 2 반도체막(606b)의 막 두께는 200nm 이상 1000nm 이하가 되도록 형성하는 것이 바람직하다.
제 3 반도체막(606c)은, n형 반도체막이며, n형을 부여하는 불순물 원소를 함유하는 비정질 실리콘막에 의해 형성한다. 제 3 반도체막(606c)의 형성에는, 15족의 불순물 원소(예를 들면 인(P))를 함유하는 반도체 재료 가스를 사용하고, 플라즈마 CVD법에 의해 형성한다. 반도체 재료 가스로서는 실란(SiH4)을 사용하면 좋다. 또는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용해도 좋다. 또한, 불순물 원소를 함유하지 않는 비정질 실리콘막을 형성한 후에, 확산법이나 이온 주입법을 사용하여 상기 비정질 실리콘막에 불순물 원소를 도입해도 좋다. 이온 주입법 등에 의해 불순물 원소를 도입한 후에 가열 등을 행함으로써, 불순물 원소를 확산시키면 좋다. 이 경우에 비정질 실리콘막을 형성하는 방법으로서는, LPCVD법, 기상성장법, 또는 스퍼터링법 등을 사용하면 좋다. 제 3 반도체막(606c)의 막 두께는 20nm 이상 200nm 이하가 되도록 형성하는 것이 바람직하다.
또한, 제 1 반도체막(606a), 제 2 반도체막(606b), 및 제 3 반도체막(606c)은, 비정질 반도체가 아니며, 다결정 반도체를 사용하여 형성해도 좋고, 미결정(세미 비정질(Semi Amorphous Semiconductor: SAS)) 반도체를 사용하여 형성해도 좋다.
미결정 반도체는, 깁스의 자유 에너지를 고려하면 비정질과 단결정의 중간적인 준안정 상태에 속하는 것이다. 즉, 자유 에너지적으로 안정된 제 3 상태를 갖는 반도체로서, 단거리 질서를 가지며 격자 변형을 가진다. 기둥상 또는 침상 결정이 기판 표면에 대해 법선 방향으로 성장하고 있다. 미결정 반도체의 대표예인 미결정 실리콘은, 그 라만 스펙트럼이 단결정 실리콘을 나타내는 520㎝-1보다도 저파수측으로 시프트하고 있다. 즉, 단결정 실리콘을 나타내는 520㎝-1과 비정질 실리콘을 나타내는 480㎝-1 사이에 미결정 실리콘의 라만 스펙트럼의 피크가 있다. 또한, 미결합수(댕글링 본드)를 종단하기 위해서 수소 또는 할로겐을 적어도 1원자% 또는 그것 이상 함유시키고 있다. 또한, 헬륨, 아르곤, 크립톤, 네온 등의 희가스 원소를 함유시켜 격자 변형을 더욱 조장시킴으로써, 안정성이 증가하여 양호한 미결정 반도체막이 얻어진다.
이 미결정 반도체막은, 주파수가 수십 MHz 내지 수백 MHz인 고주파 플라즈마 CVD법, 또는 주파수가 1GHz 이상인 마이크로파 플라즈마 CVD 장치에 의해 형성할 수 있다. 대표적으로는, SiH4, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등의 규소를 함유하는 화합물을 수소로 희석하여 형성할 수 있다. 또한, 규소를 함유하는 화합물(예를 들면 수소화규소) 및 수소 외에, 헬륨, 아르곤, 크립톤, 네온으로부터 선택된 1종 또는 복수종의 희가스 원소로 희석하여 미결정 반도체막을 형성할 수 있다. 이 때의 규소를 함유하는 화합물(예를 들면 수소화규소)에 대해 수소의 유량비를 5배 이상 200배 이하, 바람직하게는 50배 이상 150배 이하, 더욱 바람직하게는 100배로 한다. 또한, 실리콘을 함유하는 기체 중에, CH4, C2H6 등의 탄화물 기체, GeH4, GeF4 등의 게르마늄화 기체, F2 등을 혼입시켜도 좋다.
또한, 광전 효과에서 발생한 정공의 이동도는 전자의 이동도에 비해 작기 때문에, pin형의 포토다이오드는 p형의 반도체막측을 수광면으로 하는 편이 양호한 특성을 나타낸다. 여기에서는, pin형의 포토다이오드가 형성되어 있는 기판(601)의 면으로부터 포토다이오드(602)가 받는 광을 전기 신호로 변환하는 예를 나타낸다. 또한, 수광면으로 한 반도체막측과는 반대의 도전형을 갖는 반도체막측으로부터의 광은 외란광이 되기 때문에, 전극층은 차광성을 갖는 도전막을 사용하면 좋다. 또한, n형의 반도체막측을 수광면으로서 사용할 수도 있다.
절연막(632), 층간 절연막(633), 층간 절연막(634)으로서는, 절연성 재료를 사용하고, 그 재료에 따라, 스퍼터링법, 플라즈마 CVD법, SOG법, 스핀 코트, 딥, 스프레이 도포, 액적 토출법(잉크젯법 등), 인쇄법(스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등을 사용하여 형성할 수 있다.
본 실시형태에서는, 절연막(631)으로서 산화알루미늄막을 사용한다. 절연막(631)은 스퍼터링법이나 플라즈마 CVD법에 의해 형성할 수 있다.
산화물 반도체막 위에 절연막(631)으로서 형성된 산화알루미늄막은, 수소, 수분 등의 불순물, 및 산소의 양자에 대해 막을 투과시키지 않는 차단 효과(블록 효과)가 높다.
따라서, 산화알루미늄막은, 제작 공정중 및 제작후에 있어서, 변동 요인이 되는 수소, 수분 등의 불순물의 산화물 반도체막으로의 혼입, 및 산화물 반도체를 구성하는 주성분 재료인 산소의 산화물 반도체막으로부터의 방출을 방지하는 보호막으로서 기능한다.
본 실시형태에 있어서, 트랜지스터(640)는, 산소를 과잉으로 도입한 비정질 산화물 반도체막을 결정화한 결정성 산화물 반도체막을 가진다. 비정질 산화물 반도체막을 결정화시키는 가열 처리를, 산화알루미늄막으로 덮인 상태에서 행하기 때문에, 결정화를 위한 가열 처리에 의해 비정질 산화물 반도체막으로부터 산소가 방출되는 것을 방지할 수 있다. 따라서, 얻어지는 결정성 산화물 반도체막은, 비정질 산화물 반도체막이 함유하는 산소량을 유지하여 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함하는 막으로 할 수 있다.
따라서, 형성되는 결정성 산화물 반도체막은, 수소, 수분 등의 불순물이 혼입되지 않고, 산소 방출이 방지되기 때문에, 고순도이며, 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함하는 막으로 할 수 있다. 따라서, 상기 결정성 산화물 반도체막을 트랜지스터(640)에 사용함으로써, 산소 결손에 기인하는 트랜지스터의 임계값 전압(Vth)의 편차, 임계값 전압의 시프트(ΔVth)를 저감시킬 수 있다.
절연막(632)으로서는, 무기 절연 재료로서는, 산화실리콘층, 산화질화실리콘층, 산화알루미늄층, 또는 산화질화알루미늄층 등의 산화물 절연막, 질화실리콘층, 질화산화실리콘층, 질화알루미늄층, 또는 질화산화알루미늄층 등의 질화물절연막의 단층, 또는 적층을 사용할 수 있다.
층간 절연막(633, 634)으로서는, 표면 요철을 저감시키기 위해서 평탄화 절연막으로서 기능하는 절연막이 바람직하다. 층간 절연막(633, 634)으로서는, 예를 들면 폴리이미드, 아크릴 수지, 벤조사이클로부텐계 수지, 폴리아미드, 에폭시 수지 등의, 내열성을 갖는 유기 절연 재료를 사용할 수 있다. 또한 상기 유기 절연 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인붕소 유리) 등의 단층, 또는 적층을 사용할 수 있다.
포토다이오드(602)에 입사하는 광을 검출함으로써, 피검출물의 정보를 판독할 수 있다. 또한, 피검출물의 정보를 판독할 때에 백 라이트 등의 광원을 사용할 수 있다.
이상과 같이, 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막을 갖는 트랜지스터는, 트랜지스터의 전기적 특성 변동이 억제되고 있어 전기적으로 안정적이다. 따라서, 상기 트랜지스터를 사용함으로써 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 13)
실시형태 1 내지 10 중 어느 하나에서 일례를 나타낸 트랜지스터는, 복수의 트랜지스터를 적층하는 집적 회로를 갖는 반도체 장치에 적합하게 사용할 수 있다. 본 실시형태에서는, 반도체 장치의 일례로서, 기억 매체(메모리 소자)의 예를 나타낸다.
실시형태에서는, 단결정 반도체 기판에 제작된 제 1 트랜지스터인 트랜지스터(140)와 절연막을 개재하여 트랜지스터(140)의 상방에 반도체막을 사용하여 제작된 제 2 트랜지스터인 트랜지스터(162)를 포함하는 반도체 장치를 제작한다. 실시형태 1 내지 10 중 어느 하나에서 일례를 나타낸 트랜지스터는, 트랜지스터(162)에 적합하게 사용할 수 있다. 본 실시형태에서는, 트랜지스터(162)로서 실시형태 5에서 나타낸 트랜지스터(440)와 같은 구조를 갖는 트랜지스터를 사용하는 예를 나타낸다.
적층하는 트랜지스터(140), 트랜지스터(162)의 반도체 재료, 및 구조는, 동일해도 좋고 상이해도 좋다. 본 실시형태에서는, 기억 매체(메모리 소자)의 회로에 적합한 재료 및 구조의 트랜지스터를 각각 사용하는 예이다.
도 12는, 반도체 장치의 구성의 일례이다. 도 12a에는, 반도체 장치의 단면을, 도 12b에는, 반도체 장치의 평면을, 각각 도시한다. 여기에서, 도 12a는, 도 12b의 C1-C2 및 D1-D2에 있어서의 단면에 상당한다. 또한, 도 12c에는, 상기 반도체 장치를 메모리 소자로서 사용하는 경우의 회로도의 일례를 도시한다. 도 12a 및 도 12b에 도시되는 반도체 장치는, 하부에 제 1 반도체 재료를 사용한 트랜지스터(140)를 가지고, 상부에 제 2 반도체 재료를 사용한 트랜지스터(162)를 가진다. 본 실시형태에서는, 제 1 반도체 재료를 산화물 반도체 이외의 반도체 재료로 하고, 제 2 반도체 재료를 산화물 반도체로 한다. 산화물 반도체 이외의 반도체 재료로서는, 예를 들면, 실리콘, 게르마늄, 실리콘게르마늄, 탄화실리콘, 또는 갈륨비소 등을 사용할 수 있고, 단결정 반도체를 사용하는 것이 바람직하다. 그밖에, 유기 반도체 재료 등을 사용해도 좋다. 이러한 반도체 재료를 사용한 트랜지스터는, 고속 동작이 용이하다. 한편, 산화물 반도체를 사용한 트랜지스터는, 그 특성에 의해 장시간의 전하 유지를 가능하게 한다.
도 12에 있어서의 반도체 장치의 제작 방법을 도 12a 내지 도 12c를 사용하여 설명한다.
트랜지스터(140)는, 반도체 재료(예를 들면, 실리콘 등)를 함유하는 기판(185)에 형성된 채널 형성 영역(116)과, 채널 형성 영역(116)을 사이에 개재하도록 형성된 불순물 영역(120)과, 불순물 영역(120)에 접하는 금속 화합물 영역(124)과, 채널 형성 영역(116) 위에 형성된 게이트 절연막(108)과, 게이트 절연막(108) 위에 형성된 게이트 전극(110)을 가진다.
반도체 재료를 함유하는 기판(185)은, 실리콘이나 탄화실리콘 등의 단결정 반도체 기판, 다결정 반도체 기판, 실리콘게르마늄 등의 화합물 반도체 기판, SOI 기판 등을 적용할 수 있다. 또한, 일반적으로 「SOI 기판」은, 절연 표면 위에 실리콘 반도체막이 형성된 구성의 기판을 말하지만, 본 명세서 등에 있어서는, 절연 표면 위에 실리콘 이외의 재료로 이루어지는 반도체막이 형성된 구성의 기판도 포함한다. 즉, 「SOI 기판」이 갖는 반도체막은, 실리콘 반도체막으로 한정되지 않는다. 또한, SOI 기판에는, 유리 기판 등의 절연 기판 위에 절연막을 개재하여 반도체막이 형성된 구성의 것이 포함되는 것으로 한다.
SOI 기판의 제작 방법으로서는, 경면 연마 웨이퍼에 산소 이온을 주입한 후, 고온 가열함으로써, 표면으로부터 일정한 깊이에 산화층을 형성시키는 동시에, 표면층에 발생한 결함을 소멸시켜 만드는 방법, 수소 이온 조사에 의해 형성된 미소 보이드의 열처리에 의한 성장을 이용하여 반도체 기판을 벽개하는 방법이나, 절연 표면 위에 결정 성장에 의해 단결정 반도체막을 형성하는 방법 등을 사용할 수 있다.
예를 들면, 단결정 반도체 기판의 하나의 면으로부터 이온을 첨가하고, 단결정 반도체 기판의 하나의 면으로부터 일정한 깊이에 취약화층을 형성하고, 단결정 반도체 기판의 하나의 면 위, 또는 소자 기판 위의 어느 한쪽에 절연막을 형성한다. 단결정 반도체 기판과 소자 기판을, 절연막을 사이에 개재하여 중첩한 상태에서, 취약화층에 균열을 발생시키고, 단결정 반도체 기판을 취약화층에서 분리하는 열처리를 행하여 단결정 반도체 기판으로부터 반도체막으로서 단결정 반도체막을 소자 기판 위에 형성한다. 상기 방법을 사용하여 제작된 SOI 기판도 적합하게 사용할 수 있다.
기판(185) 위에는 트랜지스터(140)를 둘러싸도록 소자 분리 절연층(106)이 형성되어 있다. 또한, 고집적화를 실현하기 위해서는, 도 12에 도시하는 바와 같이 트랜지스터(140)가 사이드 월이 되는 측벽 절연층을 갖지 않는 구성으로 하는 것이 바람직하다. 한편, 트랜지스터(140)의 특성을 중시하는 경우에는, 게이트 전극(110)의 측면에 사이드 월이 되는 측벽 절연층을 형성하고, 불순물 농도가 상이한 영역을 포함하는 불순물 영역(120)을 형성해도 좋다.
단결정 반도체 기판을 사용한 트랜지스터(140)는, 고속 동작이 가능하다. 이로 인해, 상기 트랜지스터를 판독용 트랜지스터로서 사용함으로써, 정보의 판독을 고속으로 행할 수 있다. 트랜지스터(140)를 덮도록 절연막을 2층 형성한다. 트랜지스터(162) 및 용량 소자(164)의 형성전의 처리로서, 상기 절연막 2층에 CMP 처리를 가하고, 평탄화된 절연막(128), 절연막(130)을 형성하고, 동시에 게이트 전극(110)의 상면을 노출시킨다.
절연막(128), 절연막(130)은, 대표적으로는 산화실리콘막, 산화질화실리콘막, 산화알루미늄막, 산화질화알루미늄막, 질화실리콘막, 질화알루미늄막, 질화산화실리콘막, 질화산화알루미늄막 등의 무기 절연막을 사용할 수 있다. 절연막(128), 절연막(130)은, 플라즈마 CVD법 또는 스퍼터링법 등을 사용하여 형성할 수 있다.
또한, 폴리이미드, 아크릴 수지, 벤조사이클로부텐계 수지, 등의 유기 재료를 사용할 수 있다. 또한 상기 유기 재료 이외에, 저유전율 재료(low-k 재료) 등을 사용할 수 있다. 유기 재료를 사용하는 경우, 스핀 코트법, 인쇄법 등의 습식법에 의해 절연막(128), 절연막(130)을 형성해도 좋다.
또한, 절연막(130)에 있어서, 반도체막과 접하는 막은 산화실리콘막을 사용한다.
본 실시형태에서는, 절연막(128)으로서 스퍼터링법에 의해 막 두께 50nm의 산화질화실리콘막을 형성하고, 절연막(130)으로서 스퍼터링법에 의해 막 두께 550nm의 산화실리콘막을 형성한다.
CMP 처리에 의해 충분히 평탄화된 절연막(130) 위에 반도체막을 형성한다. 본 실시형태에서는, 반도체막으로서 In-Ga-Zn계 산화물 타깃을 사용하여 스퍼터링법에 의해 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함하는 비정질 산화물 반도체막을 형성한다.
다음에 비정질 산화물 반도체막을 선택적으로 에칭하여 섬 형상의 비정질 산화물 반도체막을 형성하고, 비정질 산화물 반도체막에 산소 도입 공정을 행한다. 비정질 산화물 반도체막 위에 게이트 절연막(146), 게이트 전극층(148), 측벽 절연층(136a, 136b)을 형성한다.
게이트 절연막(146)으로서, 플라즈마 CVD법 또는 스퍼터링법 등을 사용하여 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 질화산화실리콘막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 질화산화알루미늄막, 산화하프늄막, 또는 산화갈륨막을 형성할 수 있다.
게이트 전극층(148)은, 게이트 절연막(146) 위에 도전층을 형성한 후에, 상기 도전층을 선택적으로 에칭함으로써 형성할 수 있다.
다음에, 게이트 전극(110), 절연막(128), 절연막(130) 등의 위에 도전층을 형성하고, 상기 도전층을 선택적으로 에칭하여 소스 전극 또는 드레인 전극(142a), 소스 전극 또는 드레인 전극(142b)을 형성한다.
도전층은, 스퍼터링법을 비롯한 PVD법이나, 플라즈마 CVD법 등의 CVD법을 사용하여 형성할 수 있다. 또한, 도전층의 재료로서는, Al, Cr, Cu, Ta, Ti, Mo, W로부터 선택된 원소나, 상기한 원소를 성분으로 하는 합금 등을 사용할 수 있다. Mn, Mg, Zr, Be, Nd, Sc 중 어느 하나, 또는 이들을 복수 조합한 재료를 사용해도 좋다.
도전층은, 단층 구조라도 좋고, 2층 이상의 적층 구조로 해도 좋다. 예를 들면, 티타늄막이나 질화티타늄막의 단층 구조, 실리콘을 함유하는 알루미늄막의 단층 구조, 알루미늄막 위에 티타늄막이 적층된 2층 구조, 질화티타늄막 위에 티타늄막이 적층된 2층 구조, 티타늄막과 알루미늄막과 티타늄막이 적층된 3층 구조 등을 들 수 있다. 또한, 도전층을, 티타늄막이나 질화티타늄막의 단층 구조로 하는 경우에는, 테이퍼 형상을 갖는 소스 전극 또는 드레인 전극(142a), 및 소스 전극 또는 드레인 전극(142b)으로의 가공이 용이하다고 하는 장점이 있다.
다음에, 비정질 산화물 반도체막, 게이트 절연막(146), 게이트 전극층(148), 측벽 절연층(136a, 136b) 위에, 산화알루미늄막을 포함하는 절연막(150)을 형성한다. 절연막(150)을 적층 구조로 하는 경우, 플라즈마 CVD법 또는 스퍼터링법 등을 사용하여 산화실리콘막, 질화실리콘막, 산화질화실리콘막, 질화산화실리콘막, 질화알루미늄막, 산화질화알루미늄막, 질화산화알루미늄막, 산화하프늄막, 또는 산화갈륨막을 산화알루미늄막과 적층하여 형성해도 좋다.
다음에 비정질 산화물 반도체막에 가열 처리를 행하여 상기 비정질 산화물 반도체막의 적어도 일부를 결정화시켜 표면에 개략 수직한 c축을 가지고 있는 결정을 포함하는 결정성 산화물 반도체막(144)을 형성한다.
산화물 반도체막 위에 절연막(150)으로서 형성된 산화알루미늄막은, 수소, 수분 등의 불순물, 및 산소의 양자에 대해 막을 통과시키지 않는 차단 효과(블록 효과)가 높다.
따라서, 산화알루미늄막은, 제작 공정중 및 제작후에 있어서, 변동 요인이 되는 수소, 수분 등의 불순물의 산화물 반도체막으로의 혼입, 및 산화물 반도체를 구성하는 주성분 재료인 산소의 산화물 반도체막으로부터의 방출을 방지하는 보호막으로서 기능한다.
비정질 산화물 반도체막을 결정화시키는 가열 처리를, 절연막(150)으로서 형성된 산화알루미늄막으로 덮인 상태에서 행하기 때문에, 결정화를 위한 가열 처리에 의해 비정질 산화물 반도체막으로부터 산소가 방출되는 것을 방지할 수 있다. 따라서, 얻어지는 결정성 산화물 반도체막(144)은, 비정질 산화물 반도체막이 함유하는 산소량을 유지하여 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함하는 막으로 할 수 있다.
따라서, 형성되는 결정성 산화물 반도체막(144)은, 수소, 수분 등의 불순물이 혼입되지 않기 때문에 고순도이며, 산소 방출이 방지되기 때문에 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함한다. 따라서, 상기 결정성 산화물 반도체막(144)을 트랜지스터(162)에 사용함으로써, 산소 결손에 기인하는 트랜지스터의 임계값 전압(Vth)의 편차, 임계값 전압의 시프트(ΔVth)를 저감시킬 수 있다.
비정질 산화물 반도체막의 적어도 일부를 결정화시키는 가열 처리의 온도는, 250℃ 이상 700℃ 이하, 바람직하게는 400℃ 이상, 보다 바람직하게는 500℃, 더욱 바람직하게는 550℃ 이상으로 한다.
절연막(150) 위에 있어서, 소스 전극 또는 드레인 전극(142a)과 중첩되는 영역에 전극층(153)을 형성한다.
다음에 트랜지스터(162), 및 절연막(150) 위에, 절연막(152)을 형성한다. 절연막(152)은, 스퍼터링법이나 CVD법 등을 사용하여 형성할 수 있다. 또한, 산화실리콘, 산화질화실리콘, 질화실리콘, 산화하프늄, 산화알루미늄 등의 무기 절연 재료를 함유하는 재료를 사용하여 형성할 수 있다.
다음에, 게이트 절연막(146), 절연막(150), 및 절연막(152)에, 소스 전극 또는 드레인 전극(142b)에까지 달하는 개구를 형성한다. 상기 개구의 형성은, 마스크 등을 사용한 선택적인 에칭에 의해 행해진다.
그 후, 상기 개구에 소스 전극 또는 드레인 전극(142b)에 접하는 배선(156)을 형성한다. 또한, 도 12에는 소스 전극 또는 드레인 전극(142b)과 배선(156)의 접속 개소는 도시하지 않고 있다.
배선(156)은, 스퍼터링법을 비롯한 PVD법이나, 플라즈마 CVD법 등의 CVD법을 사용하여 도전층을 형성한 후, 상기 도전층을 에칭 가공함으로써 형성된다. 또한, 도전층의 재료로서는, Al, Cr, Cu, Ta, Ti, Mo, W로부터 선택된 원소나, 상기한 원소를 성분으로 하는 합금 등을 사용할 수 있다. Mn, Mg, Zr, Be, Nd, Sc의 어느 하나, 또는 이들을 복수 조합한 재료를 사용해도 좋다. 상세한 것은, 소스 전극 또는 드레인 전극(142a) 등과 같다.
이상의 공정으로 트랜지스터(162) 및 용량 소자(164)가 완성된다. 트랜지스터(162)는, 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막(144)을 갖는 트랜지스터이다. 따라서, 트랜지스터(162)는, 전기적 특성 변동이 억제되고 있어 전기적으로 안정적이다. 용량 소자(164)는, 소스 전극 또는 드레인 전극(142a), 결정성 산화물 반도체막(144), 게이트 절연막(146), 및 전극층(153)으로 구성된다.
또한, 도 12의 용량 소자(164)에서는, 결정성 산화물 반도체막(144)과 게이트 절연막(146)을 적층시킴으로써, 소스 전극 또는 드레인 전극(142a)과, 전극층(153) 사이의 절연성을 충분히 확보할 수 있다. 물론, 충분한 용량을 확보하기 위해서, 결정성 산화물 반도체막(144)을 갖지 않는 구성의 용량 소자(164)를 채용해도 좋다. 또한, 절연막을 갖는 구성의 용량 소자(164)를 채용해도 좋다. 또한, 용량이 불필요한 경우에는, 용량 소자(164)를 형성하지 않는 구성으로 하는 것도 가능하다.
도 12c에는, 상기 반도체 장치를 메모리 소자로서 사용하는 경우의 회로도의 일례를 도시한다. 도 12c에 있어서, 트랜지스터(162)의 소스 전극 또는 드레인 전극의 한쪽과, 용량 소자(164)의 전극의 한쪽과, 트랜지스터(140)의 게이트 전극은 전기적으로 접속되어 있다. 또한, 제 1 배선(1st Line: 소스선이라고도 한다)과 트랜지스터(140)의 소스 전극은, 전기적으로 접속되고, 제 2 배선(2nd Line: 비트선이라고도 한다)과 트랜지스터(140)의 드레인 전극은, 전기적으로 접속되어 있다. 또한, 제 3 배선(3rd Line: 제 1 신호선이라고도 한다)과 트랜지스터(162)의 소스 전극 또는 드레인 전극의 다른쪽은, 전기적으로 접속되고, 제 4 배선(4th Line: 제 2 신호선이라고도 한다)과, 트랜지스터(162)의 게이트 전극은, 전기적으로 접속되어 있다. 그리고, 제 5 배선(5th Line: 워드선이라고도 한다)과, 용량 소자(164)의 전극의 다른쪽은 전기적으로 접속되어 있다.
산화물 반도체를 사용한 트랜지스터(162)는, 오프 전류가 매우 작다고 하는 특징을 가지고 있기 때문에, 트랜지스터(162)를 오프 상태로 함으로써, 트랜지스터(162)의 소스 전극 또는 드레인 전극의 한쪽과, 용량 소자(164)의 전극의 한쪽과, 트랜지스터(140)의 게이트 전극이 전기적으로 접속된 노드(이하, 노드 FG)의 전위를 매우 장시간에 걸쳐 유지하는 것이 가능하다. 그리고, 용량 소자(164)를 가짐으로써, 노드 FG에 주어진 전하의 유지가 용이해지고, 또한, 유지된 정보의 판독이 용이해진다.
반도체 장치에 정보를 기억시키는 경우(기록)에는, 우선, 제 4 배선의 전위를, 트랜지스터(162)가 온 상태가 되는 전위로 하고, 트랜지스터(162)를 온 상태로 한다. 이것에 의해, 제 3 배선의 전위가, 노드 FG에 공급되고, 노드 FG에 소정량의 전하가 축적된다. 여기에서는, 상이한 두개의 전위 레벨을 주는 전하(이하, 로우(Low) 레벨 전하, 하이(High) 레벨 전하라고 한다) 중 어느 하나가 주어지는 것으로 한다. 그 후, 제 4 배선의 전위를, 트랜지스터(162)가 오프 상태가 되는 전위로 하고, 트랜지스터(162)를 오프 상태로 함으로써, 노드 FG가 부유 상태가 되기 때문에, 노드 FG에는 소정의 전하가 유지된 상태 그대로가 된다. 이상과 같이, 노드 FG에 소정량의 전하를 축적 및 유지시킴으로써, 메모리 셀에 정보를 기억시킬 수 있다.
트랜지스터(162)의 오프 전류는 매우 작기 때문에, 노드 FG에 공급된 전하는 장시간에 걸쳐 유지된다. 따라서, 리프레쉬 동작이 불필요해지거나, 또는, 리프레쉬 동작의 빈도를 매우 낮게 하는 것이 가능해져, 소비 전력을 충분히 저감시킬 수 있다. 또한, 전력의 공급이 없는 경우라도, 장기간에 걸쳐 기억 내용을 유지하는 것이 가능하다.
기억된 정보를 판독하는 경우(판독)는, 제 1 배선에 소정의 전위(정전위)를 준 상태에서, 제 5 배선에 적절한 전위(판독 전위)를 주면, 노드 FG에 유지된 전하량에 따라, 트랜지스터(140)는 상이한 상태를 취한다. 일반적으로, 트랜지스터(140)를 n채널형으로 하면, 노드 FG에 하이 레벨 전하가 유지되고 있는 경우의 트랜지스터(140)의 겉보기의 임계값(Vth _H)은, 노드 FG에 로우 레벨 전하가 유지되고 있는 경우의 트랜지스터(140)의 겉보기 임계값(Vth _L)보다 낮아지기 때문이다. 여기에서, 겉보기 임계값이란, 트랜지스터(140)를 「온 상태」로 하기 위해서 필요한 제 5 배선의 전위를 말하는 것으로 한다. 따라서, 제 5 배선의 전위를 Vth _H와 Vth _L 사이의 전위(V0)로 함으로써, 노드 FG에 유지된 전하를 판별할 수 있다. 예를 들면, 기록에 있어서, High 레벨 전하가 주어져 있는 경우에는, 제 5 배선의 전위가 V0(>Vth_H)가 되면, 트랜지스터(140)는 「온 상태」가 된다. Low 레벨 전하가 주어져 있는 경우에는, 제 5 배선의 전위가 V0(<Vth _L)가 되어도, 트랜지스터(140)는 「오프 상태」그대로이다. 이로 인해, 제 5 배선의 전위를 제어하여 트랜지스터(140)의 온 상태 또는 오프 상태를 판독(제 2 배선의 전위를 판독)함으로써, 기억된 정보를 판독할 수 있다.
또한, 기억시킨 정보를 재기록하는 경우에 있어서는, 상기의 기록에 의해 소정량의 전하를 유지한 노드 FG에, 새로운 전위를 공급함으로써, 노드 FG에 새로운 정보에 따르는 전하를 유지시킨다. 구체적으로는, 제 4 배선의 전위를, 트랜지스터(162)가 온 상태가 되는 전위로 하고, 트랜지스터(162)를 온 상태로 한다. 이것에 의해, 제 3 배선의 전위(새로운 정보에 따르는 전위)가, 노드 FG에 공급되고, 노드 FG에 소정량의 전하가 축적된다. 그 후, 제 4 배선의 전위를 트랜지스터(162)가 오프 상태가 되는 전위로 하고, 트랜지스터(162)를 오프 상태로 함으로써, 노드 FG에는, 새로운 정보에 따르는 전하가 유지된 상태가 된다. 즉, 노드 FG에 제 1 기록에 의해 소정량의 전하가 유지된 상태에서, 제 1 기록과 같은 동작(제 2 기록)을 행함으로써, 기억시킨 정보를 덮어쓰기하는 것이 가능하다.
본 실시형태에서 나타내는 트랜지스터(162)는, 고순도화되어, 산소를 과잉으로 함유하는 산화물 반도체막을 결정성 산화물 반도체막(144)에 사용함으로써, 트랜지스터(162)의 오프 전류를 충분히 저감시킬 수 있다. 그리고, 이러한 트랜지스터를 사용함으로써, 매우 장기간에 걸쳐 기억 내용을 유지하는 것이 가능한 반도체 장치가 얻어진다.
이상과 같이, 고순도화되고, 산소 결손을 보충하는 산소를 과잉으로 함유하는 결정성 산화물 반도체막을 갖는 트랜지스터는, 트랜지스터의 전기적 특성 변동이 억제되고 있어 전기적으로 안정적이다. 따라서, 상기 트랜지스터를 사용함으로써 신뢰성이 높은 반도체 장치를 제공할 수 있다.
이상, 본 실시형태에 나타내는 구성, 방법 등은, 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 14)
본 명세서에 개시하는 반도체 장치는, 여러 가지의 전자 기기(게임기도 포함한다)에 적용할 수 있다. 전자 기기로서는, 예를 들면, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 한다), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 한다), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파칭코기 등의 대형 게임기 등을 들 수 있다. 상기 실시형태에서 설명한 반도체 장치를 구비하는 전자 기기의 예에 관해서 설명한다.
도 16a는, 노트형의 PC이며, 본체(3001), 하우징(3002), 표시부(3003), 키보드(3004) 등으로 구성되어 있다. 실시형태 1 내지 13 중 어느 하나에서 나타낸 반도체 장치를 표시부(3003)에 적용함으로써, 신뢰성이 높은 노트형의 PC로 할 수 있다.
도 16b는, 휴대 정보 단말(PDA)이며, 본체(3021)에는 표시부(3023)와, 외부 인터페이스(3025)와, 조작 버튼(3024) 등이 형성되어 있다. 또한 조작용의 부속품으로서 스타일러스(3022)가 있다. 실시형태 1 내지 13 중 어느 하나에서 나타낸 반도체 장치를 표시부(3023)에 적용함으로써, 보다 신뢰성이 높은 휴대 정보 단말(PDA)로 할 수 있다.
도 16c는, 전자 서적의 일례를 도시하고 있다. 예를 들면, 전자 서적은, 하우징(2701) 및 하우징(2703)의 2개의 하우징으로 구성되어 있다. 하우징(2701) 및 하우징(2703)은, 축부(2711)에 의해 일체로 되어 있고, 상기 축부(2711)를 축으로 하여 개폐 동작을 행할 수 있다. 이러한 구성에 의해, 종이의 서적과 같은 동작을 행하는 것이 가능해진다.
하우징(2701)에는 표시부(2705)가 내장되고, 하우징(2703)에는 표시부(2707)가 내장되어 있다. 표시부(2705) 및 표시부(2707)는, 연속 화면을 표시하는 구성으로 해도 좋고, 상이한 화면을 표시하는 구성으로 해도 좋다. 상이한 화면을 표시하는 구성으로 함으로써, 예를 들면 우측의 표시부(도 16c에서는 표시부(2705))에 문장을 표시하고, 좌측의 표시부(도 16c에서는 표시부(2707))에 화상을 표시할 수 있다. 실시형태 1 내지 13 중 어느 하나에서 나타낸 반도체 장치를 표시부(2705), 표시부(2707)에 적용함으로써, 신뢰성이 높은 전자 서적으로 할 수 있다. 표시부(2705)로서 반투과형, 또는 반사형의 액정 표시 장치를 사용하는 경우, 비교적 밝은 상황하에서의 사용도 예상되기 때문에, 태양 전지를 설치하고, 태양 전지에 의한 발전, 및 배터리로의 충전을 행할 수 있도록 해도 좋다. 또한 배터리로서는, 리튬 이온 전지를 사용하면, 소형화를 도모할 수 있는 등의 이점이 있다.
또한, 도 16c에서는, 하우징(2701)에 조작부 등을 구비한 예를 도시하고 있다. 예를 들면, 하우징(2701)에 있어서, 전원(2721), 조작 키(2723), 스피커(2725) 등을 구비하고 있다. 조작 키(2723)에 의해, 페이지를 넘길 수 있다. 또한, 하우징의 표시부와 동일면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 해도 좋다. 또한, 하우징의 이면이나 측면에, 외부 접속용 단자(이어폰 단자, USB 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 해도 좋다. 또한, 전자 서적은, 전자 사전으로서의 기능을 갖게 한 구성으로 해도 좋다.
또한, 전자 서적은, 무선으로 정보를 송수신할 수 있는 구성으로 해도 좋다. 무선에 의해, 전자 서적 서버로부터, 원하는 서적 데이터 등을 구입하고, 다운로드하는 구성으로 하는 것도 가능하다.
도 16d는, 휴대 전화이며, 하우징(2800) 및 하우징(2801)의 2개의 하우징으로 구성되어 있다. 하우징(2801)에는, 표시 패널(2802), 스피커(2803), 마이크로폰(2804), 포인팅 디바이스(2806), 카메라용 렌즈(2807), 외부 접속 단자(2808) 등을 구비하고 있다. 또한, 하우징(2800)에는, 휴대 전화의 충전을 행하는 태양 전지 셀(2810), 외부 메모리 슬롯(2811) 등을 구비하고 있다. 또한, 안테나는 하우징(2801) 내부에 내장되어 있다. 실시형태 1 내지 13 중 어느 하나에서 나타낸 반도체 장치를 표시 패널(2802)에 적용함으로써, 신뢰성이 높은 휴대 전화로 할 수 있다.
또한, 표시 패널(2802)은 터치 패널을 구비하고 있고, 도 16d에는 영상 표시되어 있는 복수의 조작 키(2805)를 점선으로 나타내고 있다. 또한, 태양 전지 셀(2810)에서 출력되는 전압을 각 회로에 필요한 전압으로 승압하기 위한 승압 회로도 실장하고 있다.
표시 패널(2802)은, 사용 형태에 따라 표시의 방향이 적절히 변화된다. 또한, 표시 패널(2802)과 동일면 위에 카메라용 렌즈(2807)를 구비하고 있기 때문에, 영상 전화가 가능하다. 스피커(12803) 및 마이크로폰(2804)은 음성 통화로 한정되지 않으며, 영상 전화, 녹음, 재생 등이 가능하다. 또한, 하우징(2800)과 하우징(2801)은, 슬라이드하여 도 16d와 같이 전개되어 있는 상태에서 겹친 상태로 할 수 있어 휴대에 적합한 소형화가 가능하다.
외부 접속 단자(2808)는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속 가능하고, 충전 및 PC 등과의 데이터 통신이 가능하다. 또한, 외부 메모리 슬롯(2811)에 기록 매체를 삽입하여 보다 대량의 데이터 보존 및 이동에 대응할 수 있다.
또한, 상기 기능 외에, 적외선 통신 기능, 텔레비전 수신 기능 등을 구비한 것이라도 좋다.
도 16e는, 디지털 비디오 카메라이며, 본체(3051), 표시부(A)(3057), 접안부(3053), 조작 스위치(3054), 표시부(B)(3055), 배터리(3056) 등에 의해 구성되어 있다. 실시형태 1 내지 13 중 어느 하나에서 나타낸 반도체 장치를 표시부(A)(3057), 표시부(B)(3055)에 적용함으로써, 신뢰성이 높은 디지털 비디오 카메라로 할 수 있다.
도 16f는, 텔레비전 장치의 일례를 도시하고 있다. 텔레비전 장치는, 하우징(9601)에 표시부(9603)가 내장되어 있다. 표시부(9603)에 의해, 영상을 표시하는 것이 가능하다. 또한, 여기에서는, 스탠드(9605)에 의해 하우징(9601)을 지지한 구성을 나타내고 있다. 실시형태 1 내지 13 중 어느 하나에서 나타낸 반도체 장치를 표시부(9603)에 적용함으로써, 신뢰성이 높은 텔레비전 장치로 할 수 있다.
텔레비전 장치의 조작은, 하우징(9601)이 구비하는 조작 스위치나, 별체의 리모트 컨트롤러에 의해 행할 수 있다. 또한, 리모트 컨트롤러에, 상기 리모트 컨트롤러로부터 출력하는 정보를 표시하는 표시부를 형성하는 구성으로 해도 좋다.
또한, 텔레비전 장치는, 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의해 일반 텔레비전 방송의 수신을 행할 수 있고, 또한 모뎀을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 일방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자간끼리 등)의 정보 통신을 행하는 것도 가능하다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시예)
본 실시예에서는, 개시하는 발명에 따르는 반도체 장치에 있어서 사용하는 산화알루미늄막의 배리어막으로서의 특성에 관해서 평가를 행하였다. 도 17 내지 도 20에 결과를 도시한다. 평가 방법으로서는, 2차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)과, TDS(Thermal Desorption Spectroscopy: 승온 탈리 가스 분광법) 분석법을 사용하였다.
우선, SIMS 분석에 의해 행한 평가를 나타낸다. 시료는, 비교예로서 유리 기판 위에 스퍼터링법에 의한 산화실리콘막이 막 두께 100nm 형성된 비교예 시료 A와, 실시예로서 유리 기판 위에 스퍼터링법에 의해 산화실리콘막이 막 두께 100nm형성되고, 산화실리콘막 위에 스퍼터링법에 의해 산화알루미늄막이 막 두께 100nm형성된 실시예 시료 A를 제작하였다.
비교예 시료 A 및 실시예 시료 A에 있어서, 산화실리콘막의 성막 조건은, 타깃으로서 산화실리콘(SiO2) 타깃을 사용하고, 유리 기판과 타깃 사이의 거리를 60mm, 압력 0.4Pa, 전원 1.5kW, 산소(산소 유량 50sc㎝) 분위기하, 기판 온도 100℃로 하였다.
실시예 시료 A에 있어서, 산화알루미늄막의 성막 조건은, 타깃으로서 산화알루미늄(Al2O3) 타깃을 사용하고, 유리 기판과 타깃 사이의 거리를 60mm, 압력 0.4Pa, 전원 1.5kW, 아르곤 및 산소(아르곤 유량 25sc㎝:산소 유량 25sc㎝) 분위기하, 기판 온도 250℃로 하였다.
비교예 시료 A 및 실시예 시료 A에 프레셔 쿠커 시험(PCT: Pressure Cooker Test)을 행하였다. 본 실시예에서는 PCT 시험으로서, 온도 130℃, 습도 85%, H2O(물):D2O(중수)=3:1 분위기, 2.3기압(0.23MPa)의 조건으로 비교예 시료 A 및 실시예 시료 A를 100시간 유지하였다.
SIMS 분석으로서 SSDP(Substrate Side Depth Profile)-SIMS를 사용하여 PCT 시험전과 PCT 시험후의 비교예 시료 A 및 실시예 시료 A에 대해, 각 시료의 H 원자 및 D(중수소) 원자의 농도를 측정하였다. 또한, D 원자란, 원소 기호 2H로 표현되는 수소의 동위체의 하나이다.
도 17a1에 비교예 시료 A의 PCT 시험전, 도 17a2에 비교예 시료 A의 PCT 시험후의 SIMS에 의한 H 원자 및 D 원자의 농도 프로파일을 도시한다. 도 17a1 및 도 17a2에 있어서, D 원자 expected 프로파일은, D 원자의 존재비가 0.015%로서 H 원자의 프로파일로부터 산출한 자연계에 존재하는 D 원자의 농도 프로파일이다. 따라서, PCT 시험에 의해 시료 중에 혼입된 D 원자량은, 실측한 D 원자 농도와 D 원자 expected 농도의 차분이 된다. 실측한 D 원자 농도로 D 원자 expected 농도를 뺀 D 원자의 농도 프로파일을, PCT 시험전을 도 17b1, PCT 시험후를 도 17b2에 도시한다.
마찬가지로, 도 18a1에 실시예 시료 A의 PCT 시험전, 도 18a2에 실시예 시료 A의 PCT 시험후의 SIMS에 의한 H 원자 및 D 원자의 농도 프로파일을 도시한다. 또한, 실측한 D 원자 농도로 D 원자 expected 농도를 뺀 D 원자의 농도 프로파일을, PCT 시험전을 도 18b1, PCT 시험후를 도 18b2에 도시한다.
또한, 본 실시예의 SIMS 분석 결과는, 모두 산화실리콘막의 표준 시료에 의해 정량한 결과를 나타내고 있다.
도 17에 도시하는 바와 같이, PCT 시험전에는 중첩되어 있던 실측한 D 원자의 농도 프로파일과 D 원자 expected 프로파일이, PCT 시험후에는 실측한 D 원자의 농도 프로파일이 고농도로 증대되고 있어 산화실리콘막 중에 D 원자가 혼입된 것을 알 수 있다. 따라서, 비교예 시료의 산화실리콘막은, 외부로부터의 수분(H2O, D2O)에 대해, 배리어성이 낮은 것을 확인할 수 있었다.
한편, 도 18에 도시하는 바와 같이, 산화실리콘막 위에 산화알루미늄막을 적층한 실시예 시료 A는, PCT 시험후에도 산화알루미늄막 표면에 다소 D 원자의 침입이 나타날 뿐이며, 산화알루미늄막 깊이 30nm 부근 이후, 및 산화실리콘막에는 D 원자의 침입이 나타나지 않는다. 따라서, 산화알루미늄막은 외부로부터의 수분(H2O, D2O)에 대해, 배리어성이 높은 것을 확인할 수 있었다.
다음에, TDS 분석에 의해 행한 평가를 나타낸다. 시료는, 실시예로서, 유리 기판 위에 스퍼터링법에 의해 산화실리콘막이 막 두께 100nm 형성되고, 산화실리콘막 위에 스퍼터링법에 의해 산화알루미늄막이 막 두께 20nm 형성된 실시예 시료 B를 제작하였다. 또한, 비교예로서, 실시예 시료 B를 TDS 분석에 의해 측정후, 실시예 시료 B로부터 산화알루미늄막을 제거하고, 유리 기판 위에 산화실리콘막만이 형성된 비교예 시료 B를 제작하였다.
비교예 시료 B 및 실시예 시료 B에 있어서, 산화실리콘막의 성막 조건은, 타깃으로서 산화실리콘(SiO2) 타깃을 사용하고, 유리 기판과 타깃 사이의 거리를 60mm, 압력 0.4Pa, 전원 1.5kW, 산소(산소 유량 50sc㎝) 분위기하, 기판 온도 100℃로 하였다.
실시예 시료 B에 있어서, 산화알루미늄막의 성막 조건은, 타깃으로서 산화알루미늄(Al2O3) 타깃을 사용하고, 유리 기판과 타깃 사이의 거리를 60mm, 압력 0.4Pa, 전원 1.5kW, 아르곤 및 산소(아르곤 유량 25sc㎝: 산소 유량 25sc㎝) 분위기하, 기판 온도 250℃로 하였다.
비교예 시료 B 및 실시예 시료 B에 있어서, 또한 300℃ 가열 처리, 450℃ 가열 처리, 600℃ 가열 처리의 조건으로, 각각 질소 분위기하에서 1시간 처리를 행하고, 시료를 작성하였다.
비교예 시료 B 및 실시예 시료 B에 있어서, 가열 처리 없음, 300℃ 가열 처리, 450℃ 가열 처리, 600℃ 가열 처리와 4개의 조건으로 제작된 시료에 각각 TDS 분석을 행하였다. 비교예 시료 B 및 실시예 시료 B에 있어서, 도 19a 및 도 20a에 가열 처리 없음, 도 19b 및 도 20b에 300℃ 가열 처리, 도 19c 및 도 20c에 450℃ 가열 처리, 도 19d 및 도 20d에 600℃ 가열 처리를 행한 각 시료의 측정된 M/z=32(O2)의 TDS 결과를 도시한다.
도 19a 내지 도 19d에 도시하는 바와 같이, 비교예 시료 B는 가열 처리 없음의 도 19a에서는 산화실리콘막으로부터 산소의 방출이 나타나지만, 도 19b의 300℃ 가열 처리를 행한 시료에서는 산소의 방출량이 크게 감소되고, 도 19c의 450℃ 가열 처리를 행한 시료 및 도 19d의 600℃ 가열 처리를 행한 시료에 있어서는, TDS 측정의 백그라운드 이하로 되어 버렸다.
도 19a 내지 도 19d의 결과로부터, 산화실리콘막 중에 함유되는 과잉의 산소의 90% 이상이 300℃의 가열 처리에 의해 산화실리콘막 중에서 외부로 방출되고, 450℃, 600℃의 가열 처리에 의해서는 거의 모든 산화실리콘막 중에 함유되는 과잉의 산소가 산화실리콘막 외부로 방출된 것을 알 수 있다. 따라서, 산화실리콘막은 산소에 대한 배리어성이 낮은 것을 확인할 수 있었다.
한편, 도 20a 내지 도 20d에 도시하는 바와 같이, 산화실리콘막 위에 산화알루미늄막을 형성한 실시예 시료 B에 있어서는, 300℃, 450℃, 600℃의 가열 처리를 행한 시료에 있어서도, 가열 처리 없음의 시료와 동등한 양의 산소의 방출이 나타났다.
도 20a 내지 도 20d의 결과로부터, 산화알루미늄막을 산화실리콘막 위에 형성함으로써, 가열 처리를 행해도 산화실리콘막 중에 함유되는 과잉의 산소는 용이하게 외부로 방출되지 않고, 산화실리콘막 중에 함유한 상태가 상당 정도 유지되는 것을 알 수 있다. 따라서 산화알루미늄막은 산소에 대한 배리어성이 높은 것을 확인할 수 있었다.
이상의 결과로부터, 산화알루미늄막은 수소 및 수분에 대한 배리어성과, 산소에 대한 배리어성의 양자를 가지고 있고, 수소, 수분, 및 산소에 대한 배리어 막으로서 적합하게 기능하는 것을 확인할 수 있었다.
따라서, 산화알루미늄막은, 산화물 반도체막을 포함하는 트랜지스터의 제작 공정중 및 제작후에 있어서, 변동 요인이 되는 수소, 수분 등의 불순물의 산화물 반도체막으로의 혼입, 및 산화물 반도체를 구성하는 주성분 재료인 산소의 산화물 반도체막으로부터의 방출을 방지하는 보호막으로서 기능할 수 있다.
따라서, 형성되는 결정성 산화물 반도체막은, 수소, 수분 등의 불순물이 혼입되지 않기 때문에 고순도이며, 산소 방출이 방지되기 때문에 산화물 반도체가 결정 상태에 있어서의 화학량론적 조성비에 대해, 산소의 함유량이 과잉인 영역을 포함한다. 따라서, 상기 결정성 산화물 반도체막을 트랜지스터에 사용함으로써, 산소 결손에 기인하는 트랜지스터의 임계값 전압(Vth)의 편차, 임계값 전압의 시프트(ΔVth)를 저감시킬 수 있다.
106; 소자 분리 절연층 108; 게이트 절연막
110; 게이트 전극 116; 채널 형성 영역
120; 불순물 영역 124; 금속 화합물 영역
128; 절연막 130; 절연막
136a; 측벽 절연층 136b; 측벽 절연층
140; 트랜지스터 142a; 드레인 전극
142b; 드레인 전극 144; 결정성 산화물 반도체막
146; 게이트 절연막 148; 게이트 전극층
150; 절연막 152; 절연막
153; 전극층 156; 배선
162; 트랜지스터 164; 용량 소자
185; 기판 400; 기판
401; 게이트 전극층 402; 게이트 절연막
403; 결정성 산화물 반도체막 404a; 불순물 영역
404b; 불순물 영역 405a; 소스 전극층
405b; 드레인 전극층 407; 절연막
407a; 절연막 407b; 절연막
410; 트랜지스터 410a; 트랜지스터
412a; 측벽 절연층 412b; 측벽 절연층
415; 평탄화 절연막 420; 트랜지스터
420a; 트랜지스터 420b; 트랜지스터
430; 트랜지스터 431; 산소
436; 절연막 440; 트랜지스터
440a; 트랜지스터 440b; 트랜지스터
441; 비정질 산화물 반도체막 442; 게이트 절연막
443; 비정질 산화물 반도체막 444; 결정성 산화물 반도체막
450; 트랜지스터 450a; 트랜지스터
450b; 트랜지스터 450c; 트랜지스터
491; 비정질 산화물 반도체막 492; 비정질 산화물 반도체막
601; 기판 602; 포토다이오드
606a; 반도체막 606b; 반도체막
606c; 반도체막 608; 접착층
613; 기판 631; 절연막
632; 절연막 633; 층간 절연막
634; 층간 절연막 640; 트랜지스터
641; 전극층 642; 전극층
643; 도전층 645; 도전층
656; 트랜지스터 658; 포토다이오드 리셋 신호선
659; 게이트 신호선 671; 포토센서 출력 신호선
672; 포토센서 기준 신호선 2700; 전자 서적
2701; 하우징 2703; 하우징
2705; 표시부 2707; 표시부
2711; 축부 2721; 전원
2723; 조작 키 2725; 스피커
2800; 하우징 2801; 하우징
2802; 표시 패널 2803; 스피커
2804; 마이크로폰 2805; 조작 키
2806; 포인팅 디바이스 2807; 카메라용 렌즈
2808; 외부 접속 단자 2810; 태양 전지 셀
2811; 외부 메모리 슬롯 3001; 본체
3002; 하우징 3003; 표시부
3004; 키보드 3021; 본체
3022; 스타일러스 3023; 표시부
3024; 조작 버튼 3025; 외부 인터페이스
3051; 본체 3053; 접안부
3054; 조작 스위치 3056; 배터리
4001; 기판 4002; 화소부
4003; 신호선 구동 회로 4004; 주사선 구동 회로
4005; 씰재 4006; 기판
4008; 액정층 4010; 트랜지스터
4011; 트랜지스터 4013; 액정 소자
4015; 접속 단자 전극 4016; 단자 전극
4018; FPC 4019; 이방성 도전막
4020; 절연막 4021; 절연막
4023; 절연막 4024; 절연막
4030; 전극층 4031; 전극층
4032; 절연막 4033; 절연막
4510; 격벽 4511; 전계 발광층
4513; 발광 소자 4514; 충전재
9600; 텔레비전 장치 9601; 하우징
9603; 표시부 9605; 스탠드
110; 게이트 전극 116; 채널 형성 영역
120; 불순물 영역 124; 금속 화합물 영역
128; 절연막 130; 절연막
136a; 측벽 절연층 136b; 측벽 절연층
140; 트랜지스터 142a; 드레인 전극
142b; 드레인 전극 144; 결정성 산화물 반도체막
146; 게이트 절연막 148; 게이트 전극층
150; 절연막 152; 절연막
153; 전극층 156; 배선
162; 트랜지스터 164; 용량 소자
185; 기판 400; 기판
401; 게이트 전극층 402; 게이트 절연막
403; 결정성 산화물 반도체막 404a; 불순물 영역
404b; 불순물 영역 405a; 소스 전극층
405b; 드레인 전극층 407; 절연막
407a; 절연막 407b; 절연막
410; 트랜지스터 410a; 트랜지스터
412a; 측벽 절연층 412b; 측벽 절연층
415; 평탄화 절연막 420; 트랜지스터
420a; 트랜지스터 420b; 트랜지스터
430; 트랜지스터 431; 산소
436; 절연막 440; 트랜지스터
440a; 트랜지스터 440b; 트랜지스터
441; 비정질 산화물 반도체막 442; 게이트 절연막
443; 비정질 산화물 반도체막 444; 결정성 산화물 반도체막
450; 트랜지스터 450a; 트랜지스터
450b; 트랜지스터 450c; 트랜지스터
491; 비정질 산화물 반도체막 492; 비정질 산화물 반도체막
601; 기판 602; 포토다이오드
606a; 반도체막 606b; 반도체막
606c; 반도체막 608; 접착층
613; 기판 631; 절연막
632; 절연막 633; 층간 절연막
634; 층간 절연막 640; 트랜지스터
641; 전극층 642; 전극층
643; 도전층 645; 도전층
656; 트랜지스터 658; 포토다이오드 리셋 신호선
659; 게이트 신호선 671; 포토센서 출력 신호선
672; 포토센서 기준 신호선 2700; 전자 서적
2701; 하우징 2703; 하우징
2705; 표시부 2707; 표시부
2711; 축부 2721; 전원
2723; 조작 키 2725; 스피커
2800; 하우징 2801; 하우징
2802; 표시 패널 2803; 스피커
2804; 마이크로폰 2805; 조작 키
2806; 포인팅 디바이스 2807; 카메라용 렌즈
2808; 외부 접속 단자 2810; 태양 전지 셀
2811; 외부 메모리 슬롯 3001; 본체
3002; 하우징 3003; 표시부
3004; 키보드 3021; 본체
3022; 스타일러스 3023; 표시부
3024; 조작 버튼 3025; 외부 인터페이스
3051; 본체 3053; 접안부
3054; 조작 스위치 3056; 배터리
4001; 기판 4002; 화소부
4003; 신호선 구동 회로 4004; 주사선 구동 회로
4005; 씰재 4006; 기판
4008; 액정층 4010; 트랜지스터
4011; 트랜지스터 4013; 액정 소자
4015; 접속 단자 전극 4016; 단자 전극
4018; FPC 4019; 이방성 도전막
4020; 절연막 4021; 절연막
4023; 절연막 4024; 절연막
4030; 전극층 4031; 전극층
4032; 절연막 4033; 절연막
4510; 격벽 4511; 전계 발광층
4513; 발광 소자 4514; 충전재
9600; 텔레비전 장치 9601; 하우징
9603; 표시부 9605; 스탠드
Claims (10)
- 삭제
- 반도체 장치 제작 방법에 있어서,
절연막을 형성하는 단계;
상기 절연막 위에 비정질 산화물 반도체막을 형성하는 단계;
감압하 또는 질소 분위기하에서 상기 비정질 산화물 반도체막에 제 1 가열 처리를 행하는 단계;
상기 비정질 산화물 반도체막에 산소를 도입하여, 도입된 산소를 함유하는 비정질 산화물 반도체막을 형성하는 단계;
도입된 산소를 함유하는 상기 비정질 산화물 반도체막 위에 산화알루미늄막을 형성하는 단계; 및
도입된 산소를 함유하는 상기 비정질 산화물 반도체막에 제 2 가열 처리를 행하여, 결정을 포함하는 산화물 반도체막을 형성하는 단계를 포함하고,
상기 제 1 가열 처리는 400℃ 이하의 온도에서 행해지고,
상기 제 2 가열 처리는 500℃ 이상의 온도에서 행해지고,
상기 산소는 이온 주입법 또는 이온 도핑법을 사용하여 상기 비정질 산화물 반도체막에 도입되는, 반도체 장치 제작 방법. - 반도체 장치 제작 방법에 있어서,
절연막을 형성하는 단계;
상기 절연막 위에 비정질 산화물 반도체막을 형성하는 단계;
감압하 또는 질소 분위기하에서 상기 비정질 산화물 반도체막에 제 1 가열 처리를 행하는 단계;
상기 비정질 산화물 반도체막 위에 산화알루미늄막을 형성하는 단계;
상기 산화알루미늄막을 통해 상기 비정질 산화물 반도체막에 산소를 도입하는 단계; 및
도입된 산소를 함유하는 상기 비정질 산화물 반도체막에 제 2 가열 처리를 행하여, 결정을 포함하는 산화물 반도체막을 형성하는 단계를 포함하고,
상기 제 1 가열 처리는 400℃ 이하의 온도에서 행해지고,
상기 제 2 가열 처리는 500℃ 이상의 온도에서 행해지고,
상기 산소는 이온 주입법 또는 이온 도핑법을 사용하여 상기 비정질 산화물 반도체막에 도입되는, 반도체 장치 제작 방법. - 제 2 항 또는 제 3 항에 있어서,
상기 산화물 반도체막에 포함된 상기 결정은 표면에 수직인 c축을 갖는, 반도체 장치 제작 방법. - 제 2 항에 있어서,
상기 제 1 가열 처리를 행하는 단계 이후 상기 비정질 산화물 반도체막 위에 게이트 절연막을 형성하는 단계를 더 포함하고,
상기 산소는 상기 게이트 절연막을 통해 상기 비정질 산화물 반도체막에 도입되는, 반도체 장치 제작 방법. - 제 2 항에 있어서,
상기 제 1 가열 처리를 행하는 단계 이후 상기 비정질 산화물 반도체막 위에 게이트 절연막을 형성하는 단계; 및
산소를 도입한 후 상기 게이트 절연막 위에 게이트 전극층을 형성하는 단계를 더 포함하고,
상기 산소는 상기 게이트 절연막을 통해 상기 비정질 산화물 반도체막에 도입되는, 반도체 장치 제작 방법. - 삭제
- 삭제
- 삭제
- 제 2 항 또는 제 3 항에 있어서,
상기 비정질 산화물 반도체막은 상기 산소를 도입하는 단계에 의해 더 균일한 비정질 상태를 갖는, 반도체 장치 제작 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120052391A KR101980515B1 (ko) | 2011-05-19 | 2012-05-17 | 반도체 장치의 제작 방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2011-112837 | 2011-05-19 | ||
| JP2011112837 | 2011-05-19 | ||
| KR1020120052391A KR101980515B1 (ko) | 2011-05-19 | 2012-05-17 | 반도체 장치의 제작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120129795A KR20120129795A (ko) | 2012-11-28 |
| KR101980515B1 true KR101980515B1 (ko) | 2019-08-28 |
Family
ID=47155451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120052391A KR101980515B1 (ko) | 2011-05-19 | 2012-05-17 | 반도체 장치의 제작 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9117920B2 (ko) |
| JP (2) | JP6006975B2 (ko) |
| KR (1) | KR101980515B1 (ko) |
| CN (1) | CN102790095B (ko) |
| TW (1) | TWI534908B (ko) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI624878B (zh) * | 2011-03-11 | 2018-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| US8709922B2 (en) | 2011-05-06 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9117920B2 (en) * | 2011-05-19 | 2015-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device using oxide semiconductor |
| KR102100425B1 (ko) | 2011-12-27 | 2020-04-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR20130130913A (ko) * | 2012-05-23 | 2013-12-03 | 성균관대학교산학협력단 | 터치 패널 및 이의 제조 방법 |
| TWI664731B (zh) | 2013-05-20 | 2019-07-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| KR102281300B1 (ko) * | 2013-09-11 | 2021-07-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치 |
| WO2015060318A1 (en) * | 2013-10-22 | 2015-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| CN104051675B (zh) * | 2014-06-06 | 2016-04-13 | 昆山工研院新型平板显示技术中心有限公司 | 显示器件及其邦定方法 |
| US10032888B2 (en) | 2014-08-22 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device |
| CN106605294B (zh) * | 2014-08-26 | 2020-01-21 | 株式会社尼康 | 元件制造方法及转印基板 |
| US9976230B2 (en) * | 2014-09-19 | 2018-05-22 | Corning Incorporated | Method for forming a scratch resistant crystallized layer on a substrate and article formed therefrom |
| US9431244B2 (en) | 2014-09-24 | 2016-08-30 | Qualcomm Mems Technologies, Inc. | Laser annealing technique for metal oxide TFT |
| US10043917B2 (en) * | 2016-03-03 | 2018-08-07 | United Microelectronics Corp. | Oxide semiconductor device and method of manufacturing the same |
| KR101842796B1 (ko) * | 2016-11-02 | 2018-03-28 | 경희대학교 산학협력단 | 듀얼 게이트 구조를 구비하는 산화물 반도체 트랜지스터 및 그 제조방법 |
| US10700011B2 (en) * | 2016-12-07 | 2020-06-30 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming an integrated SIP module with embedded inductor or package |
| KR20180079086A (ko) | 2016-12-30 | 2018-07-10 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치 |
| JP6856398B2 (ja) * | 2017-02-10 | 2021-04-07 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| CN107239632B (zh) * | 2017-06-20 | 2020-12-25 | 上海华力微电子有限公司 | 一种模拟离子注入光阻穿透深度的模型及其建模方法 |
| US10396256B2 (en) | 2017-08-18 | 2019-08-27 | Industrial Technology Research Institute | Electronic device package |
| CN109411417B (zh) | 2017-08-18 | 2020-09-11 | 财团法人工业技术研究院 | 电子组件封装体以及显示面板 |
| TWI634468B (zh) * | 2017-08-18 | 2018-09-01 | 財團法人工業技術研究院 | 透明顯示裝置 |
| KR102229705B1 (ko) * | 2017-09-05 | 2021-03-18 | 가부시키가이샤 알박 | 반도체 장치를 제조하기 위한 방법 및 반도체 장치 |
| TWI648844B (zh) * | 2017-11-06 | 2019-01-21 | Industrial Technology Research Institute | 薄膜電晶體及其製造方法 |
| JP7022592B2 (ja) * | 2018-01-11 | 2022-02-18 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN109638081B (zh) * | 2018-12-04 | 2020-05-22 | 武汉华星光电半导体显示技术有限公司 | 具有高介电常数薄膜的柔性基板及其制作方法 |
| CN110061011B (zh) * | 2019-03-25 | 2022-04-05 | 北海惠科光电技术有限公司 | 薄膜晶体管基板及其制备方法 |
| US12068198B2 (en) | 2019-05-10 | 2024-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP7385255B2 (ja) | 2019-10-08 | 2023-11-22 | 株式会社ベスト | 石膏ボード用下地と物品取付け構造 |
| US12080768B2 (en) * | 2021-08-19 | 2024-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor, semiconductor structure, and manufacturing method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123861A (ja) * | 2005-09-29 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2007220816A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
| JP2008060419A (ja) * | 2006-08-31 | 2008-03-13 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタの製法 |
| JP2008281988A (ja) * | 2007-04-09 | 2008-11-20 | Canon Inc | 発光装置とその作製方法 |
| JP2010016163A (ja) * | 2008-07-03 | 2010-01-21 | Sony Corp | 薄膜トランジスタおよび表示装置 |
Family Cites Families (124)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JP3479375B2 (ja) * | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| KR100394896B1 (ko) | 1995-08-03 | 2003-11-28 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 투명스위칭소자를포함하는반도체장치 |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| KR100962054B1 (ko) * | 2000-12-05 | 2010-06-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| WO2003040441A1 (en) | 2001-11-05 | 2003-05-15 | Japan Science And Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| JP4620046B2 (ja) | 2004-03-12 | 2011-01-26 | 独立行政法人科学技術振興機構 | 薄膜トランジスタ及びその製造方法 |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| KR100656495B1 (ko) * | 2004-08-13 | 2006-12-11 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| EP1815530B1 (en) | 2004-11-10 | 2021-02-17 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| CN102938420B (zh) | 2004-11-10 | 2015-12-02 | 佳能株式会社 | 无定形氧化物和场效应晶体管 |
| CA2585063C (en) | 2004-11-10 | 2013-01-15 | Canon Kabushiki Kaisha | Light-emitting device |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| JP5126729B2 (ja) | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 画像表示装置 |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI562380B (en) | 2005-01-28 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| EP1995787A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method therof |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| CN101577282A (zh) | 2005-11-15 | 2009-11-11 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4404881B2 (ja) * | 2006-08-09 | 2010-01-27 | 日本電気株式会社 | 薄膜トランジスタアレイ、その製造方法及び液晶表示装置 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| KR101270174B1 (ko) * | 2007-12-03 | 2013-05-31 | 삼성전자주식회사 | 산화물 반도체 박막 트랜지스터의 제조방법 |
| US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
| TWI467761B (zh) * | 2008-01-17 | 2015-01-01 | Idemitsu Kosan Co | Field effect transistor, semiconductor device and manufacturing method thereof |
| US8129718B2 (en) * | 2008-08-28 | 2012-03-06 | Canon Kabushiki Kaisha | Amorphous oxide semiconductor and thin film transistor using the same |
| JP5627071B2 (ja) * | 2008-09-01 | 2014-11-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9082857B2 (en) * | 2008-09-01 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5552753B2 (ja) * | 2008-10-08 | 2014-07-16 | ソニー株式会社 | 薄膜トランジスタおよび表示装置 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| JP2010182819A (ja) * | 2009-02-04 | 2010-08-19 | Sony Corp | 薄膜トランジスタおよび表示装置 |
| EP2256795B1 (en) | 2009-05-29 | 2014-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for oxide semiconductor device |
| JP4415062B1 (ja) * | 2009-06-22 | 2010-02-17 | 富士フイルム株式会社 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| JP5663214B2 (ja) * | 2009-07-03 | 2015-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI596741B (zh) * | 2009-08-07 | 2017-08-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| KR101693544B1 (ko) * | 2009-09-24 | 2017-01-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
| KR101797253B1 (ko) | 2009-12-04 | 2017-11-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR20210043743A (ko) | 2009-12-04 | 2021-04-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR20130045418A (ko) * | 2010-04-23 | 2013-05-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| JP5771079B2 (ja) * | 2010-07-01 | 2015-08-26 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| TWI521612B (zh) * | 2011-03-11 | 2016-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| TWI624878B (zh) | 2011-03-11 | 2018-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| CN102760697B (zh) | 2011-04-27 | 2016-08-03 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| US9117920B2 (en) * | 2011-05-19 | 2015-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device using oxide semiconductor |
-
2012
- 2012-05-09 US US13/467,493 patent/US9117920B2/en not_active Expired - Fee Related
- 2012-05-09 JP JP2012107270A patent/JP6006975B2/ja not_active Expired - Fee Related
- 2012-05-11 TW TW101116851A patent/TWI534908B/zh not_active IP Right Cessation
- 2012-05-17 KR KR1020120052391A patent/KR101980515B1/ko active IP Right Grant
- 2012-05-18 CN CN201210158073.4A patent/CN102790095B/zh active Active
-
2016
- 2016-09-12 JP JP2016177836A patent/JP6310978B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123861A (ja) * | 2005-09-29 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2007220816A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
| JP2008060419A (ja) * | 2006-08-31 | 2008-03-13 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタの製法 |
| JP2008281988A (ja) * | 2007-04-09 | 2008-11-20 | Canon Inc | 発光装置とその作製方法 |
| JP2010016163A (ja) * | 2008-07-03 | 2010-01-21 | Sony Corp | 薄膜トランジスタおよび表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012256871A (ja) | 2012-12-27 |
| CN102790095A (zh) | 2012-11-21 |
| CN102790095B (zh) | 2017-03-01 |
| KR20120129795A (ko) | 2012-11-28 |
| TWI534908B (zh) | 2016-05-21 |
| JP6006975B2 (ja) | 2016-10-12 |
| TW201310544A (zh) | 2013-03-01 |
| US20120295397A1 (en) | 2012-11-22 |
| US9117920B2 (en) | 2015-08-25 |
| JP2016225651A (ja) | 2016-12-28 |
| JP6310978B2 (ja) | 2018-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101980515B1 (ko) | 반도체 장치의 제작 방법 | |
| KR102096217B1 (ko) | 반도체 장치의 제작 방법 | |
| KR102188546B1 (ko) | 반도체 장치의 제작 방법 | |
| KR102186341B1 (ko) | 반도체 장치의 제작 방법 | |
| JP6393378B2 (ja) | 半導体装置の作製方法 | |
| JP2023009059A (ja) | 半導体装置 | |
| KR101971289B1 (ko) | 반도체 장치의 제작 방법 | |
| KR20130006344A (ko) | 반도체 장치 및 반도체 장치의 제작 방법 | |
| TW201730985A (zh) | 半導體裝置的製造方法 | |
| KR20120114169A (ko) | 반도체 장치의 제작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |