JP4744851B2 - 駆動回路及び表示装置 - Google Patents

Description

本発明は、駆動回路及び表示装置に関する。

近年、高度な映像・情報化社会の進展やマルチメディアシステムの普及に伴い、液晶表示装置などのフラットディスプレイの重要性はますます増大している。液晶表示装置は、低消費電力・薄型・軽量などの利点を有することから、携帯端末機器などの表示装置として幅広く応用されている。

一般的に、液晶表示装置は、画像表示を行う液晶表示パネルと、この液晶表示パネルを駆動するための駆動回路とを備えている。液晶表示パネルは、例えば、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin film transistor）のようなスイッチング素子とが設けられた素子基板と、画素電極に対向するコモン電極が形成された対向基板と、これら両基板の間に挟持された液晶とを有する。

従来、ＴＦＴによる液晶表示装置の駆動方法としては、液晶に印加する電圧を変化させることにより、液晶の配列を変化させ、透過率を変化させることによって階調表示を行う方法が用いられていた。この方法は、透過率が変化し始める閾値電圧と、これ以上電圧を加えても透過率が変化しない飽和電圧との間で、階調に応じて電圧を変化させることによって透過率を変化させ、階調表示を行う。

液晶表示装置を直流電圧によって駆動すると、例えば、液晶成分の分解、液晶表示パネル中の不純物による汚染が進行し、表示画像の焼き付きなどの問題が発生する。したがって、一般的に、画素ごとに駆動電圧の極性を変えるドット反転駆動などの交流駆動方式が用いられる。このような交流駆動方式を用いる場合、コモン電極に対し正及び負の電圧を交互に印加するため、多くの電力が消費される。そこで、電荷回収回路を用い、消費電力を抑制する技術が開示されている（例えば、特許文献１参照。）。

図１０は、従来の電荷回収回路を有する液晶表示装置の駆動回路を示す回路図である。図１０に示すように、液晶表示装置１０は、画像表示を行う液晶表示パネル１１と駆動回路１２とを有する。駆動回路１２は、表示信号を供給する複数の演算増幅器１３を備えている。それぞれの演算増幅器１３は、液晶表示パネル１１中のソース線ＤＬに接続されている。各ソース線ＤＬには第１のスイッチあるいは第２のスイッチが接続されている。第１のスイッチは、例えば奇数列に対応するソース線ＤＬに接続され、奇数列のソース線と、奇数列電荷回収配線とを接続するスイッチである。第２のスイッチは、例えば偶数列に対応するソース線ＤＬに接続され、偶数列のソース線と、偶数列電荷回収配線とを接続するスイッチである。

奇数列電荷回収配線と偶数列電荷回収配線にはそれぞれストレートスイッチとクロススイッチが接続されている。ストレートスイッチは奇数列電荷回収配線と正極用コンデンサ１４の一方の電極、偶数列電荷回収配線と負極用コンデンサ１５の一方の電極を接続するスイッチである。クロススイッチは奇数列電荷回収配線と負極用コンデンサの１５一方の電極、偶数列電荷回収配線と正極用コンデンサ１４の一方の電極を接続するスイッチである。正極用コンデンサ１４と負極用コンデンサ１５の他方の電極は、液晶表示パネル１１内のコモン電極と接続されている。また、偶数列電荷回収配線と奇数列電荷回収配線との間には、中和スイッチが形成されている。

ドット反転表示では、隣接するソース線ＤＬに供給される表示信号が反転する。従って、駆動期間中、第１の列には正の表示信号が印加され、第１の列に隣接する第２の列には負表示信号が印加され、第２の列に隣接する第３の列には正の表示信号が印加される。そして、次のゲート線の駆動期間中は、第１の列は負の電圧に駆動され、第２の列は正の電圧に駆動され、第３の列は負の電圧に駆動される。

ここで、奇数列の演算増幅器からは、中間電圧に対して相対的に正の表示信号が供給され、偶数列の演算増幅器からは、中間電圧に対して相対的に負の表示信号が供給されているとする。表示後には、電荷回収動作が行われる。電荷回収動作では、第１のスイッチ、第２のスイッチをオンとする。したがって、偶数列のソース線ＤＬは偶数列電荷回収配線に接続され、奇数列のソース線ＤＬは奇数列電荷回収配線に接続される。そして、ストレートスイッチをオンにする。これによって、奇数列電荷回収配線を正極コンデンサ１４に接続し、偶数列電荷回収配線を負極用コンデンサ１５に接続する。

この動作により、画素電極に蓄積された電荷をそれぞれのコンデンサに回収する。その後、偶数列電荷回収配線及び奇数列電荷回収配線が、正極用コンデンサ１４及び負極用コンデンサ１５からそれぞれ切り離される。そして、中和スイッチがオンになり、これによって、偶数列電荷回収配線と奇数列電荷回収配線とが電気的に接続され、ソース線ＤＬは中間電位とされる。その後、２つのクロススイッチをオンにする。これによって、偶数列電荷回収配線が正極用コンデンサ１４に接続され、奇数列電荷回収配線が負極用コンデンサ１５に接続される。これにより、コンデンサに蓄積された電荷が画素電極に転送され消費電力を低減している。

上記のような、電荷回収回路を用いた場合、偶数列伝送配線及び奇数列伝送配線それぞれに１つずつ接続するように設けられているストレートスイッチ及びクロススイッチで、複数のソース線ＤＬの電荷を回収することになる。このため、ストレートスイッチ及びクロススイッチは、高耐圧のものを用いる必要があった。このような電荷回収回路を有する駆動回路を集積化するには、高耐圧プロセスを用いて製造する。
特表２００１−５１５２２５号公報

高耐圧プロセスでは、スイッチの耐圧をあげるために、ゲート長を長くする、ゲート酸化膜を厚くすることなどが必要である。このため、チップサイズが大きくなるという問題を有していた。さらに、スイッチには液晶の駆動電圧の正と負の両方がかかるため、駆動回路の電源電圧には液晶の駆動電圧の２倍以上の電圧が必要である。このため、消費電力が増大してしまうという問題が生じる。

本発明の駆動回路は、
表示パネルを反転駆動する駆動回路であって、
コモン電極信号に対して正の表示信号を出力する正極用演算増幅器と、
前記正極用演算増幅器に接続された正極用配線と、
コモン電極信号に対して負の表示信号を出力する負極用演算増幅器と、
前記負極用演算増幅器に接続された負極用配線と、
ゲートを共通にした隣り合う二つの画素電極を一方の画素電極と他方の画素電極とし、一方の画素電極に対してスイッチイングを行う素子を一方のスイッチイング素子とし、他方の画素電極に対してスイッチイングを行う素子を他方のスイッチイング素子とするとき、一の期間では前記一方のスイッチイング素子のソースを前記正極用配線に接続するとともに前記他方のスイッチイング素子のソースを前記負極用配線に接続し、他の期間では前記一方のスイッチイング素子のソースを前記負極用配線に接続するとともに前記他方のスイッチイング素子のソースを前記正極用配線に接続するように切り替えるドット反転スイッチ回路と、
第1のスイッチ素子を介して前記正極用配線に接続されているとともに第2のスイッチ素子を介して前記負極用配線に接続された電荷回収部と、
前記正極用演算増幅器および前記負極用演算増幅器の入力側に配設され、デジタルの表示信号をアナログデータにして前記正極用演算増幅器および前記負極用演算増幅器にそれぞれ出力するD/Aコンバータと、を備え、
前記D/Aコンバータの入力は、表示信号の伝送配線に接続されているとともに、コモン電極データを伝送する配線に接続されており、
前記D/Aコンバータは常時ONとなっており、
電荷回収期間において、前記画素電極、前記正極用配線および前記負極用配線に蓄積された電荷を前記電荷回収部により回収し、
コモンショート期間において前記画素電極、前記正極用配線および前記負極用配線をコモン電極電位に相当する電位にし、
前記ドット反転スイッチ回路により接続を切り替えた後に、電荷放出期間において、前記電荷回収部に回収した電荷を放出する駆動回路であって、
前記コモンショート期間において前記画素電極、前記正極用配線および前記負極用配線をコモン電極電位に相当する電位にする際に、前記正極用演算増幅器および前記負極用演算増幅器は、前記D/Aコンバータを介して入力されたコモン電極データに基づいて、コモン電極電位に相当するアナログデータを出力するコモン出力を行う
ことを特徴とする。

本発明によれば、高耐圧プロセスによって形成される素子数を削減することが可能である。また、消費電力を抑制した駆動回路及び表示装置を提供することができる。

図１を参照して、本発明の実施の形態にかかる表示装置について説明する。ここでは、表示装置の一例として、ＴＮタイプのアクティブマトリクス型の液晶表示装置を説明する。また、本実施形態ではドット反転駆動方式を用いている。図１は、本実施の形態にかかる液晶表示装置１００の概略図である。液晶表示装置１００は、画像表示を行う液晶表示パネル１０１と表示信号及び電源を供給する駆動回路１０２とを有している。

複数の画素から構成される表示領域を有する液晶表示パネル１０１は、ＴＦＴ（Thin Film Transistor）アレイ基板（不図示）と対向配置される対向基板（不図示）との間に液晶を挟持した構成を有している。ＴＦＴアレイ基板には、水平方向にゲート線ＧＬ（走査線）、垂直方向にソース線ＤＬ（信号線）がそれぞれ形成されており、ゲート線ＧＬとソース線ＤＬの交差点付近にはＴＦＴが設けられている。また、ゲート線ＧＬとソース線ＤＬとの間にマトリクス状に形成された複数の画素電極を有している。ＴＦＴのゲートがゲート線ＧＬに、ソースがソース線ＤＬに、ドレインが画素電極に、それぞれ接続される。

一方、対向基板上にはコモン電極及びＲ（赤）、Ｇ（緑）Ｂ（青）のカラーフィルタが形成されている。コモン電極は、実際には画素電極と対向するように対向基板の略全面に形成される透明電極である。各ゲート線ＧＬには走査信号が供給され、各走査信号によって選択された１つのゲート線ＧＬに接続されているすべてのＴＦＴが同時にオンとなる。そして、各ソース線ＤＬに表示信号が供給され、画素電極に表示信号に応じた電荷が蓄積される。

表示信号が書き込まれた画素電極とコモン電極との電位差に応じて、画素電極とコモン電極間の液晶の配列が変化する。これによって、バックライト（不図示）から入射される光の透過量を制御する。液晶パネル１０１の各画素は、透過する光量に応じた色の濃淡とＲＧＢいずれかの色表示によりさまざまな色合いの表示を行う。なお、モノクロ表示の場合は、カラーフィルタを設けなくてもよい。

本実施形態では、ドット反転駆動方式を用いた例を示している。１つのソース線ＤＬに接続された画素電極に供給される表示信号の極性は交互に反転すると共に、ゲート線ＧＬごとに反転している。そして、各表示信号の極性は、１フレームごとに切り替えられる。ここで、極性が「正（＋）」の状態とは、ソース線から供給される表示信号の電位がコモン電極電位を越える状態のことであり、「負（−）」の状態とはコモン電極電位を下回る状態とする。コモン電極電位は中心電位として一定の電位を保っていてもよく、表示信号の極性の反転に対応して極性を周期的に反転してもよい。

駆動回路１０２は、外部から供給された画像信号に基づいて、上述の表示信号を生成する。駆動回路１０２は、広く知られているように、デコーダ、シフトレジスタ回路、ラッチ回路、演算増幅器（不図示）などを有している。上述のようなドット反転駆動を行う場合、駆動回路１０２に入力される画像信号として正極用信号と負極用信号とをそれぞれ入力するようにする。あるいは、正極用と負極用の画像信号を共通の信号とし、ラッチ回路において切り替えるようにしてもよい。

本発明において注目すべき点は、駆動回路１０２である。以下、駆動回路１０２について図を参照して詳細に説明する。
実施の形態１．
図２は、本発明の実施の形態１にかかる駆動回路１０２を示す回路図である。駆動回路１０２は、ドット反転スイッチ回路１０３、電荷回収回路１０４、コモンショート回路１０５、演算増幅器１０６、スイッチ制御回路１０７、コモン電極ドライバ１０８、レベルシフタ１０９、スイッチ駆動バッファ１１０などを有している。ここでは、説明のために液晶表示パネル１０１内の画素についても図示している。また、図２では、液晶表示パネル１０１内の水平方向をソース線ＤＬが形成されている方向、垂直方向をゲート線ＧＬが形成されている方向とする。

図２に示すように、本実施の形態では、正極用と負極用の回路が交互に形成された構成を有している。演算増幅器１０６は、上述したように駆動回路１０２内で生成した表示信号を増幅して出力するものである。本実施の形態では、演算増幅器１０６は、出力する表示信号が正であるものと負であるものとで分けて形成されている。上述したように、正極用演算増幅器１０６ａと負極用演算増幅器１０６ｂとは交互に配置されている。例えば、正極用演算増幅器１０６ａはソース電ＤＬの奇数列に対応して設けられており、負極用演算増幅器１０６ｂはソース線ＤＬの偶数列に対応して設けられている。

それぞれの演算増幅器１０６の出力側には、コモンショート回路１０５が設けられている。コモンショート回路１０５は、画素電極をコモン電極電位に短絡（ショート）させ、消費電力を低減させるものである。なお、コモン電極の電位を決定する信号は、駆動回路１０２内に設けられたコモン電極ドライバ１０８によって供給される。

電荷回収回路１０４は、ソース線ＤＬより画素電極に蓄積された電荷を正極・負極用コンデンサ１１１に回収し、新たな表示信号の書き込み時に正極・負極用コンデンサ１１１に回収した電荷を放出し画素電極に供給するものである。この動作によって、画素電極に供給すべき電荷量が減って、ソース線ＤＬを駆動する駆動回路のドライブ能力を小さくするができる。したがって、駆動回路全体の低消費電力化に貢献できる。

ドット反転スイッチ回路１０３は、画素電極に与える表示信号の極性に応じて、正極用配線１１２と負極用配線１１３を切り替える複数のスイッチである。演算増幅器１０６から出力される表示信号の極性に応じて、ソース線と、正極用配線１１２または負極用配線１１３とを接続する。また、画素電極に蓄積された電荷を電荷回収回路１０４の正極・負極用コンデンサ１１１に回収する際、及び正極・負極用コンデンサ１１１に蓄積された電荷を放出する際に、移動させる電荷の極性に応じて、ソース線と、正極用配線１１２または負極用配線１１３とを接続する。例えば、画素電極に正の表示信号を供給する場合、ソース線ＤＬに正極用演算増幅器１０６ａが接続されるようにドット反転スイッチを制御する。また、画素電極に負の表示信号を供給する場合、ソース線ＤＬに負極用演算増幅器１０６ｂが接続されるようにする。

ドット反転スイッチ回路１０３、電荷回収回路１０４、及びコモンショート回路１０５の各スイッチは、駆動回路１０２内に設けられたスイッチ制御回路１０７によって制御される。スイッチ制御回路１０７から出力された信号は、レベルシフタ１０９、スイッチ駆動バッファ１１０を介して、各スイッチにスイッチ駆動信号として供給される。

本実施形態では、演算増幅器１０６、コモンショート回路１０５、電荷回収回路１０４、ドット反転スイッチ回路１０３はこの順番で配置されている。

正極用演算増幅器１０６ａの出力端子は、スイッチを介して正極用配線１１２に接続されている。また、負極用演算増幅器１０６ｂは、スイッチを介して負極用配線１１３に接続されている。そして、正極用配線１１２及び負極用配線１１３にはそれぞれ、コモンショートスイッチ１１４が接続されている。コモンショートスイッチ１１４は、正極用配線１１２、負極用配線１１３をコモン電位に接続するスイッチである。これらのスイッチ群をコモンショート回路１０５とする。

また、正極用配線１１２及び負極用配線１１３に交差するように正極電荷回収配線１１５及び負極電荷回収配線１１６が設けられている。正極電荷回収配線１１５は、正極用配線１１２に正極電荷回収スイッチ１１７ａを介して接続されている。一方、負極電荷回収配線１１６は、負極用配線１１３に負極電荷回収スイッチ１１７ｂを介して接続されている。正極電荷回収配線１１５は、正極・負極用コンデンサ１１１の一方の電極に接続されている。また、負極電荷回収配線１１６は、正極・負極用コンデンサ１１１の他方の電極に接続されている。正極電荷回収配線１１５、負極電荷回収配線１１６、電荷回収スイッチ１１７及び正極・負極用コンデンサ１１１を電荷回収回路１０４とする。

正極用配線１１２及び負極用配線１１３のそれぞれにはドット反転スイッチ１１８が設けられている。例えば、液晶表示パネル１０１内に形成された奇数列のソース線ＤＬに正極用配線１１２を接続するドット反転スイッチ及び偶数列のソース線ＤＬに負極用配線１１３を接続するドット反転スイッチを順接続スイッチ１１８ａとする。また、奇数列のソース線ＤＬに負極用配線１１３を接続する配線、及び偶数列のソース線ＤＬに正極用配線１１２を接続する配線をクロス接続スイッチ１１８ｂとする。

ここで、図３及び図４を参照して、実施の形態１にかかる駆動回路１０２の動作について説明する。図３は、駆動回路１０２の動作を説明する図である。図３（ａ）では、ｎ−１ライン目、ｎライン目、ｎ＋１ライン目のゲート線に接続されている隣接する２つの画素電極について図示している。また、図３（ｂ）は、それぞれのスイッチのオン・オフを示すタイミングチャートである。図３（ｂ）において、ハッチングの期間はスイッチがオンの状態である。また、図４は、図３に図示したｎライン目の上部の画素の電位波形を示している。図３中のＡ〜Ｄの期間は、図４中のＡ〜Ｄの期間に対応している。

まず、ｎ−１ライン目の画素電極への書き込みを行う。演算増幅器の出力端子側にあるスイッチＳＷ１をオンとすると同時に、クロス接続スイッチＳＷ５及びｎ−１ライン目の画素電極スイッチＳＷ６をオンとし、上部の画素に負、下部の画素に正の表示信号を供給する。次に、ｎライン目の画素電極に電荷の供給を行う。スイッチＳＷ１及びスイッチＳＷ６をオフとすると同時に、電荷回収スイッチＳＷ３をオンとする。このとき、ｎ−１ライン目の書き込みのときにオンとしていた、クロス接続スイッチＳＷ５はオンとしたままである（電荷回収期間Ａ）。

このように接続することによって、前回の書き込みによってｎライン目の上部の画素電極に蓄積された負の電荷を、負極電荷回収配線を介して、正極・負極用コンデンサ１１１の一方の電極に移動させることができる。そして、ｎライン目の下部の画素電極に蓄積された正の電荷を、正極電荷回収配線を介して、正極・負極用コンデンサ１１１の他方の電極に移動させることができる。図４電荷回収期間Ａに示すように、ｎライン目上部の画素電極に蓄積されていた負の電荷は回収され、画素電極の電位をあげることができる。

その後、電荷回収スイッチＳＷ３をオフとし、コモンショートスイッチＳＷ２及びｎライン目の画素電極スイッチＳＷ７をオンとする。このとき、クロス接続スイッチＳＷ５はオンのままである（コモンショート期間Ｂ）。このように接続することによって、画素電極の電位をコモン電極電位と等しくする。図４コモンショート期間Ｂに示すように、負極性の画素電極はコモン電位と等しくなる。

そして、コモンショートスイッチＳＷ２及びクロス接続スイッチＳＷ５をオフとし、電荷回収スイッチＳＷ３及び順接続スイッチＳＷ４をオンとする（電荷放出期間Ｃ）。このように接続することによって、電荷回収回路１０４の正極・負極用コンデンサ１１１に蓄積されていた電荷が放出され、ｎライン目の画素電極に電荷が蓄積する。具体的には、正極・負極コンデンサ１１１の一方の電極に蓄積していた負の電荷を、負極電荷回収配線を介して、ｎライン目の下部の画素電極に移動させることができる。また、正極・負極コンデンサ１１１の他方の電極に蓄積していた正の電荷を、正極電荷回収配線を介して、ｎライン目の上部の画素電極に移動させることができる（図４、電荷放出期間Ｃ参照。）。

その後、電荷回収スイッチＳＷ３をオフとし、スイッチＳＷ１をオンとしてｎライン目の画素電極に書き込みを行う（書き込み期間Ｄ）。ｎライン目の表示信号は、ｎ−１ライン目とは逆極性であるため、順接続スイッチＳＷ４及びｎライン目の画素電極スイッチＳＷ７はオンのままである。画素電極には、演算素子１０６から所望の表示信号が供給され、所望の表示を行う（図４、書き込み期間Ｄ参照）。

次に、ｎ＋１ライン目の画素電極に電荷の供給を行う。スイッチＳＷ１及びスイッチＳＷ７をオフとすると同時に、電荷回収スイッチＳＷ３をオンとする。このとき、ｎライン目の書き込みのときにオンとしていた、順接続スイッチＳＷ４はオンとしたままである。

このように接続することによって、前回の書き込みによってｎ＋１ライン目の上部の画素電極に蓄積された正の電荷を、正極電荷回収配線を介して、正極・負極用コンデンサ１１１の一方の電極に移動させることができる。そして、ｎライン目の下部の画素電極に蓄積された負の電荷を、負極電荷回収配線を介して、正極・負極用コンデンサ１１１の他方の電極に移動させることができる。

その後、電荷回収スイッチＳＷ３をオフとし、コモンショートスイッチＳＷ２及びｎ＋１ライン目の画素電極スイッチＳＷ８をオンとする。このとき、順接続スイッチＳＷ４はオンのままである。このように接続することによって、画素電極の電位をコモン電極電位と等しくする。そして、コモンショートスイッチＳＷ２及び順接続スイッチＳＷ４をオフとし、電荷回収スイッチＳＷ３及びクロス接続スイッチＳＷ５をオンとする。このように接続することによって、電荷回収回路１０４の正極・負極用コンデンサ１１１に蓄積されていた電荷が放出され、ｎ＋１ライン目の画素電極に電荷が蓄積する。

具体的には、正極・負極用コンデンサ１１１に蓄積されていた正の電荷は、正極電荷回収配線を介して、ｎ＋１ライン目の下部の画素電極に移動する。一方、負の電荷は、負極電荷回収配線を介して、ｎ＋１ライン目の上部の画素電極に移動する。

その後、電荷回収スイッチＳＷ３をオフとし、スイッチＳＷ１をオンとしてｎ＋１ライン目の画素電極に書き込みを行う。ｎ＋１ライン目の表示信号は、ｎライン目とは逆極性であるため、クロス接続スイッチＳＷ５及びｎ＋１ライン目の画素電極スイッチＳＷ８はオンのままである。このように上記のプロセスを繰り返し、以下のゲート線についても同様に表示信号の書き込みが行われる。

上記のように、画素電極への表示信号の供給は、電荷回収、コモンショート、電荷放出、演算増幅器からの書き込みの４段階を経て、目的の電圧まで到達するように行われる。電荷回収回路１０４によって、画素電極から移動させた電荷を書き込みに利用することができる。また、コモンショート回路１０５によって、画素電極をコモン電位と等しくすることができる。このため、表示信号の書き込みの際に、演算増幅器１０６によって上げる電位の幅を小さくすることができる。

さらに、ドット反転スイッチ回路１０３を用いていることによって、演算増幅器１０６からの出力を正と負とで分担することができる。すなわち、演算増幅器１０６の出力する表示信号の振幅を正と負とで、固定することができる。したがって、駆動回路１０２全体の消費電力を抑制することができる。

また、電荷回収回路１０４を有しているため、コモンショート回路１０５のコモンショートスイッチ１１４にかかる電圧を抑制することが可能である。したがって、コモンショート回路１０５及び演算増幅器１０６を低耐圧プロセスで製造することができる。よって、駆動回路１０２のチップサイズを小さくすることが可能である。また、従来、高耐圧のスイッチを用いた場合、バックゲートバイアスの影響でオン抵抗が非常に高くなり、コモンショートにかかる時間が長くなってしまっていた。しかし、本実施の形態によれば、コモンショートスイッチ１１４を低耐圧スイッチにすることができるため、コモンショートにかかる時間を短くすることができる。これによって、画素電極への書き込みのための時間を長くすることができ、表示信号の書き込み不足による画質劣化を抑制し、画質の向上を実現することが可能である。

なお、本実施の形態では、コモンショート期間において、順接続スイッチＳＷ４またはクロス接続スイッチＳＷ５のいずれか一方がオンとなるようにしたが、これに限定されない。コモンショート期間を２つに分割して、前半のコモンショート期間に順接続スイッチＳＷ４またはクロス接続スイッチＳＷ５をオンとする。そして、後半のコモンショート期間に前半にオンとしたスイッチをオフとして、前半にオンとしたスイッチとは違うほうのスイッチをオンとすることが好ましい。例えば、ｎフレーム目のコモンショート期間において、前半半分の期間にクロス接続スイッチＳＷ５をオンとし、後半の期間にクロス接続スイッチＳＷ５をオフとした後、順接続スイッチＳＷ４をオンとする。このようにすることによって、各画素電極の電位をコモン電極の電位に確実に確定することが可能となる。

実施の形態２．
図５は、本発明の実施の形態２にかかる駆動回路１０２を示す回路図である。駆動回路１０２は、ドット反転スイッチ回路１０３、電荷回収回路１１９、コモンショート回路１０５、演算増幅器１０６、スイッチ制御回路１０７、コモン電極ドライバ１０８、レベルシフタ１０９、スイッチ駆動バッファ１１０などを有している。ここで、実施の形態１と同様の構成要素には同一の符号を付し説明を省略する。実施の形態２にかかる駆動回路１０２において、実施の形態１と異なる点は、電荷回収回路１１９に形成されているコンデンサが正極用と負極用と別々に設けられている点である。

電荷回収回路１１９は、ソース線ＤＬより画素電極に蓄積された正極電荷を正極用コンデンサ１２０に回収し、負極電荷を負極用コンデンサ１２１に回収する。画素電極に正極の表示信号を書き込むときには、正極用コンデンサ１２０に蓄積された電荷を放出する。また、画素電極に負極の表示信号を書き込むときには、負極用コンデンサ１２１に回収した電荷を放出し画素電極に供給する。このように正極用コンデンサ１２０と負極用コンデンサ１２１を別々に設けることによって、電荷回収回路１１９を低耐圧プロセスによって製造することが可能となり、さらに駆動回路１０２のチップサイズを小さくすることができる。

正極用配線１１２に直交するように設けられた正極電荷回収配線１１５は、正極用コンデンサ１２０の一方の電極に接続されている。また、負極用配線１１３に直交するように設けられた負極電荷回収配線１１６は、負極用コンデンサ１２１の一方の電極に接続されている。また、正極用コンデンサ１２０及び負極用コンデンサ１２１の他方の電極はコモン電極に接続されている。正極電荷回収配線１１５、負極電荷回収配線１１６、電荷回収スイッチ１１７、正極用コンデンサ１２０、負極用コンデンサ１２１を電荷回収回路１１９とする。

ここで、図６及び図７を参照して、実施の形態２にかかる駆動回路１０２の動作について説明する。図６は、駆動回路１０２の動作を説明する図である。図６（ａ）では、ｎ−１ライン目、ｎライン目、ｎ＋１ライン目のゲート線に接続されている隣接する２つの画素電極について図示している。また、図６（ｂ）は、それぞれのスイッチのオン・オフを示すタイミングチャートである。図６（ｂ）において、ハッチングの期間はスイッチがオンの状態である。また、図７は、図６に図示したｎライン目の上部の画素の電位波形を示している。図６中のＡ〜Ｄの期間は、図７中のＡ〜Ｄの期間に対応している。

本実施の形態にかかる駆動回路の動作のタイミングは、実施の形態１に示した駆動回路の動作のタイミングと同一である。実施の形態１と異なる点は、電荷回収期間Ａ及び電荷回収機関Ｃにおいて、回収・放出される電荷の極性によって、蓄積されるコンデンサが違う点である。具体的には、電荷回収期間Ａにおいて、前回の書き込みでｎライン目の上部の画素電極に蓄積されていた負の電荷は、負極電荷回収配線を介して、負極用コンデンサ１２１に移動する。一方、ｎライン目の下部の画素電極に蓄積されていた正の電荷は、正極電荷回収配線を介して、正極用コンデンサ１２０に移動する。

上記のように、電荷回収用コンデンサを正極用と負極用とで分けることによって、実施の形態１において説明したようにコモンショート回路１０５を低耐圧プロセスで製造できることに加えて、電荷回収回路１１５も低耐圧プロセスで製造巣越すことが可能である。これによってさらにチップサイズを小さくすることが可能である。

また、従来、高耐圧のスイッチを用いた場合、バックゲートバイアスの影響でオン抵抗が非常に高くなり、電荷の回収及び放出にかかる時間が長くなってしまっていた。しかし、本実施の形態によれば、電荷回収回路１１５の電荷回収スイッチを低耐圧スイッチにすることができるため、電荷の回収及び放出にかかる時間を短くすることができる。これによって、画素電極への書き込みのための時間が長くなり、表示信号の書き込み不足による画質劣化を抑制することが可能である（図７、書き込み期間Ｄ参照）。

なお、本実施の形態でも上述したように、コモンショート期間を２つに分割して、前半のコモンショート期間に順接続スイッチＳＷ４またはクロス接続スイッチＳＷ５をオンとする。そして、後半のコモンショート期間に前半にオンとしたスイッチをオフとして、前半にオンとしたスイッチとは違うほうのスイッチをオンとすることが好ましい。

実施の形態３．
図８は、本発明の実施の形態３にかかる駆動回路１０２を示す回路図である。駆動回路１０２は、ドット反転スイッチ回路１０３、電荷回収回路１１９、演算増幅器１０６、スイッチ制御回路１０７、コモン電極ドライバ１０８、レベルシフタ１０９、スイッチ駆動バッファ１１０、Ｄ／Ａコンバータ１２２を有している。ここで、実施の形態１と同様の構成要素には同一の符号を付し説明を省略する。実施の形態３にかかる駆動回路１０２において、実施の形態２と異なる点は、コモンショート回路１０５を有しておらず、演算増幅器１０６の入力端子側にＤ／Ａコンバータ１２２を有している点である。

Ｄ／Ａコンバータ１２２は、駆動回路１０２内において生成されたデジタルの階調データをアナログデータにして演算増幅器１０６に出力する。また、コモン電極電位に相当するアナログデータを出力するようになっている。Ｄ／Ａコンバータ１２２の入力側は、階調データ伝送配線及びコモン電極ドライバ１０８から出力されるコモン電極データを伝送する配線に接続されている。このようにすることによって、演算増幅器１０６の駆動能力でコモンショートを行うことが可能であるため、コモンショート回路１０５を用いたときよりも、コモンショートにかかる時間を短くすることができる。このため、さらに画素電極への表示信号の書き込み時間を長くすることができる。また、低消費電力化を実現することができる。

ここで、図９を参照して、実施の形態３にかかる駆動回路１０２の動作について説明する。図９は、駆動回路１０２の動作を示す図である。図９（ａ）では、ｎ−１ライン目、ｎライン目、ｎ＋１ライン目のゲート線に接続されている隣接する２つの画素電極について図示している。また、図９（ｂ）は、それぞれのスイッチのオン・オフを示すタイミングチャートである。図９（ｂ）において、ハッチングの期間はスイッチがオンの状態である。図９に（ｂ）に示す、期間Ａは電荷回収期間、期間Ｂはコモンショート期間、期間Ｃは電荷放出期間、期間Ｄは書き込み期間である。

まず、ｎ−１ライン目の画素電極への書き込みを行う。Ｄ／Ａコンバータ１２２は常にオンとなっており、演算増幅器１０６は階調に応じた表示信号を供給するように階調出力を行う。このとき、クロス接続スイッチＳＷ３及びｎ−１ライン目の画素電極スイッチＳＷ４をオンとし、上部の画素に負、下部の画素に正の表示信号を供給する。次に、ｎライン目の画素電極に電荷の供給を行う。Ｎ−１ライン目のスイッチＳＷ４をオフとすると同時に、電荷回収スイッチＳＷ１をオンとする。また、演算増幅器１０６からは、Ｈｉ−Ｚ出力を行う。このとき、ｎ−１ライン目の書き込みのときにオンとしていた、クロス接続スイッチＳＷ３はオンとしたままである（電荷回収期間Ａ）。このように接続することによって、ｎライン目の上部の画素電極に前回の書き込み時に蓄積されていた負極の電荷を負極用コンデンサ１２１に回収することができる。また、下部の画素電極に蓄積されていた正極の電荷を正極用コンデンサ１２０に回収することができる。

その後、電荷回収スイッチＳＷ１をオフとし、ｎライン目の画素電極スイッチＳＷ５をオンとする。また、演算増幅器１０６からは、コモン電極電位に相当するデータを出力するコモン出力を行う（コモンショート期間Ｂ）。このとき、クロス接続スイッチＳＷ３はオンのままである。このように接続することによって、全ての画素電極の電位をコモン電極電位と等しくする。

そして、クロス接続スイッチＳＷ３をオフとし、電荷回収スイッチＳＷ１及び順接続スイッチＳＷ２をオンとする。このとき演算増幅器１０６からの出力はＨｉ−Ｚ出力である（電荷放出期間Ｃ）。このように接続することによって、電荷回収回路１１５の正極用コンデンサ１２０及び負極用コンデンサ１２１に蓄積されていた正または負の電荷が放出され、ｎライン目の上部または下部の画素電極にそれぞれ電荷が移動する。

その後、電荷回収スイッチＳＷ１をオフとし、演算増幅器１０６から階調出力を行、ｎライン目の画素電極に書き込みを行う（書き込み期間Ｄ）。ｎライン目の表示信号は、ｎ−１ライン目とは逆極性であるため、順接続スイッチＳＷ２及びｎライン目の画素電極スイッチＳＷ５はオンのままである。

次に、ｎ＋１ライン目の画素電極に電荷の供給を行う。スイッチＳＷ５をオフとすると同時に、電荷回収スイッチＳＷ１をオンとする。また、演算増幅器１０６からの出力はＨｉ−Ｚ出力とする。このとき、ｎライン目の書き込みのときにオンとしていた、順接続スイッチＳＷ２はオンとしたままである。このように接続することによって、ｎ＋１ライン目の画素電極において前回のｎライン目の書き込み時に蓄積されていたそれぞれの極性の電荷を、電荷回収回路１１５の正極用コンデンサ１２０及び負極用コンデンサ１２１に回収することができる。

その後、電荷回収スイッチＳＷ１をオフとし、ｎ＋１ライン目の画素電極スイッチＳＷ６をオンとする。そして、演算増幅器１０６からの出力をコモン出力とする。このとき、順接続スイッチＳＷ２はオンのままである。このように接続することによって、画素電極の電位をコモン電極電位と等しくする。その後、順接続スイッチＳＷ２をオフとし、電荷回収スイッチＳＷ１及びクロス接続スイッチＳＷ３をオンとする。このように接続することによって、電荷回収回路１１９の正極用コンデンサ１２０及び負極用コンデンサ１２１に蓄積されていた電荷が放出され、ｎ＋１ライン目の画素電極に電荷が蓄積する。

具体的には、ｎ＋１ライン目の上部の画素電極には負極用コンデンサ１２１に蓄積されていた負の電荷が移動し、下部の画素電極には正極用コンデンサ１２０に蓄積されていた正の電荷が移動する。

その後、電荷回収スイッチＳＷ１をオフとし、演算増幅器１０６からの出力を階調出力として、ｎ＋１ライン目の画素電極に書き込みを行う。ｎ＋１ライン目の表示信号は、ｎライン目とは逆極性であるため、クロス接続スイッチＳＷ３及びｎ＋１ライン目の画素電極スイッチＳＷ６はオンのままである。このように上記のプロセスを繰り返し、以下のゲート線についても同様に表示信号の書き込みが行われる。

実施の形態１、及び２において説明したようにコモンショート回路１０５を低耐圧プロセスで製造できることに加えて、電荷回収回路１１９も低耐圧プロセスで製造することが可能である。これによってさらにチップサイズを小さくすることが可能である。

また、コモンショートを行うのに、演算増幅器１０６の駆動能力を用いて行うことが可能であるため、画素電極への表示信号の書き込みにかかる時間を長くすすることができる。これによって、画素電極への表示信号の書き込み不足による表示性能の劣化を抑制することができる。また、画素への書き込み、電荷の回収・放出などにかかるスピードを早くするためにはスイッチを大きくする必要があるが、本実施形態によれば、さらにスイッチを小さくすることが可能であり、より高速に表示信号の供給を行うことができる。

なお、本実施の形態でも上述したように、コモンショート期間を２つに分割して、前半のコモンショート期間に順接続スイッチＳＷ４またはクロス接続スイッチＳＷ５をオンとする。そして、後半のコモンショート期間に前半にオンとしたスイッチをオフとして、前半にオンとしたスイッチとは違うほうのスイッチをオンとすることが好ましい。

なお、ここでは、駆動回路１０２を液晶表示パネル１０１の外部から接続する構成として説明したが、これに限定されない。例えば、駆動回路をＴＦＴアレイ基板上に形成し、全てのソース線ＤＬに接続可能に設けるようにしてもよい。

実施の形態１にかかる液晶表示装置の構成の一例を示す概略図である。 実施の形態１にかかる駆動回路の構成を示す図である。 実施の形態１にかかる駆動回路の動作を説明する図である。 実施の形態１にかかる駆動回路を用いた場合の画素電極の電位を示す波形図である。 実施の形態２にかかる駆動回路の構成を示す図である。 実施の形態２にかかる駆動回路の動作を説明する図である。 実施の形態２にかかる駆動回路を用いた場合の画素電極の電位を示す波形図である。 実施の形態３にかかる駆動回路の構成を示す図である。 実施の形態３にかかる駆動回路を動作を説明する図である。 従来の駆動回路の構成を示す図である。

符号の説明

１００ 液晶表示装置
１０１ 液晶表示パネル
１０２ 駆動回路
１０３ ドット反転スイッチ回路
１０４ 電荷回収回路
１０５ コモンショート回路
１０６ａ 正極用演算増幅器
１０６ｂ 負極用演算増幅器
１０７ スイッチ制御回路
１０８ コモン電極ドライバ
１０９ レベルシフタ
１１０ スイッチ駆動バッファ
１１１ 正極・負極用コンデンサ
１１２ 正極用配線
１１３ 負極用配線
１１４ コモンショートスイッチ
１１５ 正極電荷回収配線
１１６ 負極電荷回収配線
１１７ａ 正極電荷回収スイッチ
１１７ｂ 負極電荷回収スイッチ
１１８ａ 順接続スイッチ
１１８ｂ クロス接続スイッチ
１１９ 電荷回収回路
１２０ 正極用コンデンサ
１２１ 負極用コンデンサ

Claims (3)

1. 表示パネルを反転駆動する駆動回路であって、
   コモン電極信号に対して正の表示信号を出力する正極用演算増幅器と、
   前記正極用演算増幅器に接続された正極用配線と、
   コモン電極信号に対して負の表示信号を出力する負極用演算増幅器と、
   前記負極用演算増幅器に接続された負極用配線と、
   ゲートを共通にした隣り合う二つの画素電極を一方の画素電極と他方の画素電極とし、一方の画素電極に対してスイッチイングを行う素子を一方のスイッチイング素子とし、他方の画素電極に対してスイッチイングを行う素子を他方のスイッチイング素子とするとき、一の期間では前記一方のスイッチイング素子のソースを前記正極用配線に接続するとともに前記他方のスイッチイング素子のソースを前記負極用配線に接続し、他の期間では前記一方のスイッチイング素子のソースを前記負極用配線に接続するとともに前記他方のスイッチイング素子のソースを前記正極用配線に接続するように切り替えるドット反転スイッチ回路と、
   第1のスイッチ素子を介して前記正極用配線に接続されているとともに第2のスイッチ素子を介して前記負極用配線に接続された電荷回収部と、
   前記正極用演算増幅器および前記負極用演算増幅器の入力側に配設され、デジタルの表示信号をアナログデータにして前記正極用演算増幅器および前記負極用演算増幅器にそれぞれ出力するD/Aコンバータと、を備え、
   前記D/Aコンバータの入力は、表示信号の伝送配線に接続されているとともに、コモン電極データを伝送する配線に接続されており、
   前記D/Aコンバータは常時ONとなっており、
   電荷回収期間において、前記画素電極、前記正極用配線および前記負極用配線に蓄積された電荷を前記電荷回収部により回収し、
   コモンショート期間において前記画素電極、前記正極用配線および前記負極用配線をコモン電極電位に相当する電位にし、
   前記ドット反転スイッチ回路により接続を切り替えた後に、電荷放出期間において、前記電荷回収部に回収した電荷を放出する駆動回路であって、
   前記コモンショート期間において前記画素電極、前記正極用配線および前記負極用配線をコモン電極電位に相当する電位にする際に、前記正極用演算増幅器および前記負極用演算増幅器は、前記D/Aコンバータを介して入力されたコモン電極データに基づいて、コモン電極電位に相当するアナログデータを出力するコモン出力を行う
   ことを特徴とする駆動回路。
2. 請求項1に記載の駆動回路において、
   前記電荷回収部は、電荷回収用配線と電荷回収用コンデンサからなり、
   前記電荷回収用配線及び前記電荷回収用コンデンサは、正電荷を回収するための正電荷用と負電荷を回収するための負電荷用とに分けて設けられている
   ことを特徴とする駆動回路。
3. 請求項1または請求項2に記載の駆動回路と、この駆動回路で駆動される表示パネルと、を備える表示装置。

Images