Nothing Special   »   [go: up one dir, main page]

JP4683817B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4683817B2
JP4683817B2 JP2002284029A JP2002284029A JP4683817B2 JP 4683817 B2 JP4683817 B2 JP 4683817B2 JP 2002284029 A JP2002284029 A JP 2002284029A JP 2002284029 A JP2002284029 A JP 2002284029A JP 4683817 B2 JP4683817 B2 JP 4683817B2
Authority
JP
Japan
Prior art keywords
film
gate electrode
tft
conductive
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002284029A
Other languages
English (en)
Other versions
JP2004119862A (ja
JP2004119862A5 (ja
Inventor
明 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002284029A priority Critical patent/JP4683817B2/ja
Priority to US10/670,310 priority patent/US7015080B2/en
Publication of JP2004119862A publication Critical patent/JP2004119862A/ja
Publication of JP2004119862A5 publication Critical patent/JP2004119862A5/ja
Priority to US11/349,080 priority patent/US7569436B2/en
Application granted granted Critical
Publication of JP4683817B2 publication Critical patent/JP4683817B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の作製方法に関し、特に自己整合的にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）を形成する方法を用いた半導体装置の作製方法に関する。
【０００２】
【従来の技術】
近年、画像表示装置の分野では、ガラスや石英のような透過性のある絶縁性基板上に画素や駆動回路の他、メモリ回路やクロック発生回路等の論理回路を内蔵したシステムオンパネルの開発が注目されている。駆動回路や論理回路には高速動作が要求され、これを実現するためにはスイッチング速度の速いＴＦＴを透過性のある絶縁性基板上に作製する技術の開発が必要となる。スイッチング速度の速いＴＦＴは、結晶欠陥が少ない半導体膜を用いることや、素子寸法を微細化することによって作製される。
【０００３】
素子寸法が比例縮小則に従って微細化しても、信号速度や応答速度を維持するため、駆動電圧は必ずしも比例縮小則に従って下げることができない。このため、ＭＯＳトランジスタの素子寸法を微細化していくと、ドレイン近傍が高電界化する。これによってホットキャリアと呼ばれる高いエネルギーをもったエレクトロンやホールが発生し、発生したホットキャリアがゲート絶縁膜中に捕獲されたりすることにより閾値が変動するなどの劣化現象が発生することが知られている。
【０００４】
このようなホットキャリアの発生を抑制するには、素子構造をＬＤＤ（Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）構造にすることが有効である。ＬＤＤ構造は、チャネルと接する側のドレイン端部に、低濃度の不純物領域（以後、ＬＤＤと略記）を設けることで形成される。低濃度の不純物としては、ｎチャネル型の素子の場合には、ｎ型不純物、ｐチャネル型の素子の場合にはｐ型不純物を用いる。このようにチャネルとドレインの接合に不純物濃度の傾斜をもたせることにより、ドレイン近傍の電界を緩和し、ホットキャリアの発生を抑制する（例えば、非特許文献１参照）。
【０００５】
【非特許文献１】
岸野正剛著「現代 半導体デバイスの基礎」オーム社、１９９５年２月２５日、ｐ．２０１−２０７
【０００６】
ホットキャリア起因の劣化現象は、ＭＯＳトランジスタだけではなく、ＴＦＴにおいても発生する。そして、その抑制は、ＭＯＳトランジスタと同様に、ＴＦＴの素子構造をＬＤＤ構造にすることにより可能である。
【０００７】
ここで、ＭＯＳトランジスタにおいて、一般的に用いられているＬＤＤ構造の形成方法を、図１を用いて説明する。但し、ここでは素子分離する迄の工程及びＬＤＤ形成後の工程については省略する。
【０００８】
素子分離した半導体膜１０２の上にゲート絶縁膜１０３を形成する。さらにゲート絶縁膜１０３上にポリシリコンのゲート電極１０４を形成し、所望の形状に加工した後、低濃度のイオンを半導体膜１０２に打ち込む。次に、ゲート電極１０４の上に等方的な段差被覆性の良い酸化珪素膜１０５を成膜する。さらに、ゲート電極側壁にのみ酸化珪素膜１０５が残るように垂直方向の異方性エッチングし、サイドウォール１０６を形成する。さらに、サイドウォール１０６を貫通しないよう、高濃度のイオンを半導体膜１０２に打ち込み、ソース（或いはドレイン）１０８を形成する。サイドウォール１０６の下部には、高濃度のイオンは打ち込まれず、ＬＤＤ１０７となる。
【０００９】
上記のように、サイドウォールを利用することにより、パターニングを伴わない自己整合的な方法でＬＤＤを形成する。素子寸法の微細化に伴い、パターニングのアライメント精度（±０．２μｍ程度）を超える範囲での加工が要求される場合が生じる。このような場合、パターニングせず自己整合的に形成した方が精度良く形成できることがある。ＬＤＤの形成に於いても、自己整合的に形成した方が、加工精度が高いとき、上記のような方法が用いられる。
【００１０】
【発明が解決しようとする課題】
ＴＦＴに於いても、ＭＯＳトランジスタと同様の方法でＬＤＤを形成することは可能である。しかしながら、ＴＦＴを形成する基板に石英等の絶縁性を有する材料を用いるため帯電し易く、特にサイドウォールを形成するための異方性エッチングに於いてプラズマによる損傷を受け易い。プラズマによる損傷を受けた素子は、ゲート絶縁膜中に電位、半導体層とゲート絶縁膜の界面に準位等を発生し、結果として閾値電圧が変動するといった不良を生じる。
【００１１】
図２（Ａ）は、前述したような従来からのＬＤＤ形成方法を用い、石英基板上に形成したＴＦＴのチャネル長と閾値の関係を示したものである。これより、チャネル長が１μｍ以下のＴＦＴになると、閾値電圧が、大きいもので約１０Ｖマイナス側に変動してしまうものがあることが分かる。
このようなＬＤＤ形成過程で生じるプラズマによる損傷は、主に異方性エッチング中、既に所望の形状に加工され表面積が縮小したゲート電極に於いて、ゲート電極に蓄積される電荷の放電が困難になった結果生じ、素子特性に重大な影響を与えるようになったものと考えられる。従って、ＴＦＴの素子寸法が微細化しゲート電極の表面積が縮小、ゲート絶縁膜厚が薄膜化する程、ゲート電極に蓄積される電荷密度が高くなりプラズマによる損傷は大きくなる。また、異方性エッチングと同様に、荷電粒子を打ち込むドーピングにおいても、微細化した素子のゲート電極に蓄積された電荷による損傷が生じ得る。
【００１２】
しかしながら、論理演算回路用の素子として必須であるスイッチング速度の速いＴＦＴを作製するために、又高集積化を図るために、素子寸法の微細化は益々必要とされている。このため、加工精度が高いという自己整合的な手法の利点を生かし、且つプラズマプロセス及びドーピングプロセスによる損傷が極力低減できるようなＬＤＤ構造ＴＦＴの作製方法の開発が求められる。
【００１３】
本発明では、自己整合的にＬＤＤを形成でき、且つプラズマプロセス及びドーピングプロセスによる損傷を極力低減できる半導体装置の作製方法について提供することを課題とする。
【００１４】
【課題を解決するための手段】
本発明の半導体装置の作製方法は、導電性の保護膜を基板全面を覆うように形成した状態で、ＬＤＤを形成することで、ＬＤＤ形成工程の異方性エッチングにおいてゲート電極中に蓄積される電荷密度を低減し、プラズマによる損傷を極力低減することを特徴としている。また同時に、ソース（或いはドレイン）を形成するための高濃度の不純物添加工程における荷電粒子による損傷も極力低減できることも特徴としている。
【００１５】
本発明の半導体装置の作製方法は、ゲート絶縁膜の上に第１の導電性膜を形成し、前記第１の導電性膜を加工してゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体膜に低濃度の不純物を添加する工程と、前記ゲート絶縁膜および前記ゲート電極の上から基板全面を覆う第２の導電性膜を形成し、導電性保護膜を形成する工程と、前記ゲート電極の側壁の前記導電性保護膜で覆われた部分にサイドウォールを形成する工程と、前記ゲート電極と前記サイドウォールをマスクとして、前記半導体膜に高濃度の不純物を添加する工程と、前記サイドウォールを除去する工程と、前記導電性保護膜を除去する工程とを有することを特徴としている。
【００１６】
図３に示すように、絶縁性基板３０１上に素子分離した半導体膜３０２を形成した後、さらに半導体膜３０２の上にゲート絶縁膜３０３を形成する。
【００１７】
つぎにゲート絶縁膜３０３の上に第１の導電性膜を形成し、加工してゲート電極３０４を形成する。
【００１８】
さらにゲート電極３０４をマスクとして半導体膜３０２に低濃度の不純物を添加し、低濃度不純物領域３０５を形成する。
【００１９】
つぎに、ゲート絶縁膜３０３及びゲート電極３０４の上から、基板全面を覆うように導電性膜を形成し、導電性保護膜３０６を形成する。導電性保護膜３０６の材料としては、ゲート絶縁膜３０３およびゲート電極３０４と高選択比のあるエッチングが可能なものがよい。
【００２０】
つぎに、導電性保護膜３０６の上にサイドウォール形成用の絶縁成膜（或いは、導電性膜でもよい。）３０７を形成する。
【００２１】
つぎに、絶縁成膜３０７を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして加工し、ゲート電極３０４の側壁の導電性保護膜３０６で覆われた部分にサイドウォール３０８を形成する。これにより、導電性保護膜３０６は、ゲート電極３０４の側壁とサイドウォール３０８とに挟まれた状態となる。
【００２２】
サイドウォール形成のための異方性エッチングの際、基板全面を覆うように導電性保護膜３０６が形成されている。従って、異方性エッチング中に発生する電荷は、主に導電性を有する導電性保護膜３０６に蓄積される。また導電性保護膜３０６の表面積が非常に大きい状態であるため、蓄積される電荷密度は非常に小さくなり、異方性エッチング中に生じるプラズマによる損傷を低減することができる。
【００２３】
つぎにゲート電極３０４とサイドウォール３０８をマスクとし、半導体膜３０２に高濃度の不純物を添加し、ソース（或いはドレイン）３０９を形成する。このとき、サイドウォール３０８の下方にある低濃度不純物領域３０５には、高濃度の不純物は添加されず、ＬＤＤ３１０となる。
【００２４】
高濃度の不純物の添加後、不要になったサイドウォール３０８を選択的に除去し、さらに導電性保護膜３０６を選択的に除去する。
【００２５】
このように、不純物の添加工程（ドーピングプロセス）においても、導電性保護膜３０６は基板全面を覆った状態であり、表面積が非常に大きくなっているため、荷電粒子の発生により、導電性保護膜３０６中に蓄積される電荷密度は非常に小さくなり、ドーピングプロセスにより生じる損傷も低減することができる。
【００２６】
上記に述べたような方法を用いることにより、自己整合的にＬＤＤを形成した、且つプラズマプロセス及びドーピングプロセスによる損傷を極力低減した半導体装置を作製できる。
【００２７】
本発明の半導体装置の作製方法は、ゲート絶縁膜の上に第１の導電性膜を形成し、前記第１の導電性膜を加工してゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体膜に低濃度の不純物を添加する工程と、前記ゲート絶縁膜および前記ゲート電極の上から基板全面を覆うように絶縁性膜を形成し、絶縁性保護膜を形成する工程と、前記絶縁性保護膜の上に第２の導電性膜を形成し、導電性保護膜を形成する工程と、前記ゲート電極の側壁の前記導電性保護膜および前記絶縁性保護膜で覆われた部分にサイドウォールを形成する工程と、前記ゲート電極と前記サイドウォールをマスクとして、前記半導体膜に高濃度の不純物を添加する工程と、前記サイドウォールを除去する工程と、前記導電性保護膜を除去する工程とを有することを特徴としている。
【００２８】
例えば、前述したような半導体装置の作製において、ゲート電極と導電性保護膜に同一材料、或いは高選択比のあるエッチングが不可能な材料を用いた場合、導電性保護膜を除去するときに、ゲート電極も同時に除去されてしまう。
【００２９】
これを防ぐため、導電性保護膜と高選択比のあるエッチングが可能な絶縁性保護膜を、ゲート電極と導電性の保護膜との間に形成する。
【００３０】
この絶縁性保護膜は、導電性の保護膜の除去後に除去してもよいが、除去せずそのまま層間絶縁膜の一部として使用してもよい。
【００３１】
本発明の半導体装置の作製方法は、ゲート絶縁膜の上に第１の導電性膜を基板全面を覆うように形成し、導電性保護膜を形成する工程と、前記導電性保護膜の上に第２の導電性膜を形成し、第２の導電性膜を加工してゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体膜に低濃度の不純物を添加する工程と、前記ゲート電極の側壁にサイドウォールを形成する工程と、前記ゲート電極と前記サイドウォールをマスクとして、前記半導体膜に高濃度の不純物を添加する工程と、前記サイドウォールを除去する工程と、前記ゲート電極をマスクとして前記導電性保護膜を加工する工程とを有することを特徴としている。
【００３２】
前述の半導体装置の作製方法においては、ゲート電極の形成後にゲート電極を覆うように導電性保護膜を形成したが、ゲート電極の形成前に導電性保護膜を形成してもよい。
【００３３】
この場合について、図１４を用いて説明する。絶縁性基板２００１上に素子分離した半導体膜２００２を形成した後、さらに半導体膜２００２の上にゲート絶縁膜２００３を形成する。
【００３４】
つぎに、ゲート絶縁膜２００３の上に導電性膜を基板全面を覆うように形成し、導電性保護膜２００４を形成する。
【００３５】
つぎに、導電性保護膜２００４の上に、導電性保護膜２００４の材料とした導電性膜とは異なる導電性膜を形成し、これを加工して、ゲート電極２００５を形成する。
【００３６】
つぎに、ゲート電極２００５をマスクとし、導電性保護膜２００４およびゲート絶縁膜２００３を貫通するように、半導体膜２００２に低濃度の不純物を添加し、低濃度不純物領域２００８を形成する。
【００３７】
つぎに、ゲート電極２００５を覆うように絶縁性膜（或いは、導電性膜）２０１０を形成し、この絶縁性膜（或いは、導電性膜）を垂直方向を主体とした異方性エッチングにより、選択的にエッチングして加工し、サイドウォール２００６を形成する。
【００３８】
サイドウォール形成のための異方性エッチングの際、基板全面を覆うように導電性保護膜２００４が形成されている。従って、異方性エッチング中に発生する電荷は、主に導電性を有する導電性保護膜２００４に蓄積される。また導電性保護膜２００４の表面積が非常に大きい状態であるため、蓄積される電荷密度は非常に小さくなり、異方性エッチング中に生じるプラズマによる損傷を低減することができる。
【００３９】
つぎに、ゲート電極２００５およびサイドウォール２００６をマスクとし、導電性保護膜２００４およびゲート絶縁膜２００３を貫通するように、半導体膜２００２に高濃度の不純物を添加し、ソース（或いは、ドレイン）２１１１を形成する。この時、先に形成された低濃度不純物領域２００８のうち、高濃度の不純物が形成されなかった領域はＬＤＤ２００９となる。
【００４０】
つぎに、サイドウォール２００６を選択的にエッチングして除去し、さらにゲート電極２００５をマスクとして導電性保護膜２００４をエッチングして加工する。加工後ゲート電極２００５と積層された状態で残っている導電性保護膜２００４は、そのままゲート電極の一部として使用する。
【００４１】
このように、不純物の添加工程（ドーピングプロセス）においても、導電性保護膜２００４は基板全面を覆った状態であり、表面積が非常に大きくなっているため、荷電粒子の発生により、導電性保護膜２００４中に蓄積される電荷密度は非常に小さくなり、ドーピングプロセスにより生じる損傷も低減することができる。
【００４２】
上記に述べたような方法を用いることにより、自己整合的にＬＤＤを形成した、且つプラズマプロセス及びドーピングプロセスによる損傷を極力低減した半導体装置を作製できる。
【００４３】
本発明の半導体装置の作製方法は、高濃度の不純物を添加する第７の工程後、前記ゲート電極および前記サイドウォールをマスクとして前記導電性保護膜を加工する工程を有することを特徴としている。
【００４４】
前述したゲート電極形成前に導電性保護膜を形成する工程を含む半導体装置の作製方法において、高濃度の不純物を添加後、サイドウォールを除去せずに、サイドウォールおよびゲート電極をマスクとして導電性保護膜を加工することにより、Ｇａｔｅ Ｏｖｅｒｌａｐｅｄ ＬＤＤを形成することも可能である。この時、サイドウォールを絶縁性材料で形成していれば、除去せず、そのまま層間絶縁膜の一部として使用できる。またサイドウォールを導電性材料で形成している場合でも、そのままゲート電極の一部として使用することが出来る。
【００４５】
【発明の実施の形態】
［実施の形態１］
本発明の実施の形態について、図４、５を用いて説明する。ここでは、自己整合的にＬＤＤを形成でき、且つプラズマによる損傷を極力低減できる作製方法を用いた、ＬＤＤ構造ＴＦＴの作製方法について説明する。
【００４６】
図３、４は本発明におけるＬＤＤ構造ＴＦＴの作製工程を断面図によって表したものである。
【００４７】
石英基板４０１上に、島状の半導体膜４０２を形成する。つぎに半導体膜４０２の上に膜厚４０ｎｍの酸化珪素膜を成膜して、ゲート絶縁膜４０３を形成する。さらに、ゲート絶縁膜４０３の上に膜厚１５０ｎｍの燐を含有した結晶質珪素膜（以後、ｎ＋ｐｏｌｙ−Ｓｉ膜と略記する。）と、膜厚１５０ｎｍのタングステンシリサイド（ＷＳｉｘ）を積層して成膜した後、加工してゲート電極４０４を形成する。なお、ゲート電極４０４は、上記以外のものでもよく、導電性を有する材料を一層、或いは二層以上の積層膜として形成したものを用いることができる。
【００４８】
つぎにｐチャネル型ＴＦＴとなる領域はレジストでマスクし、さらにゲート電極４０４をマスクとして、ｎチャネル型ＴＦＴとなる領域の半導体膜４０２にｎ型不純物である燐を添加し、５×１０16〜５×１０17ａｔｏｍｓ／ｃｍ3の低濃度ｎ型不純物領域４０５を形成する。
【００４９】
つぎにｎチャネル型ＴＦＴとなる領域はレジストでマスクし、さらにゲート電極４０４をマスクとして、ｐチャネル型ＴＦＴとなる領域の半導体膜４０２にｐ型不純物であるボロンを添加し、５×１０16〜５×１０17ａｔｏｍｓ／ｃｍ3の低濃度ｐ型不純物領域４０６を形成する。
【００５０】
つぎに、ゲート電極４０４の上に、基板全体を覆うように膜厚２０〜５０ｎｍの酸化珪素膜を成膜し、絶縁性保護膜４０７を形成する。
【００５１】
つぎに、絶縁性保護膜４０７の上に、導電性を有するｎ＋ｐｏｌｙ−Ｓｉ膜を膜厚４０〜６０ｎｍ成膜し、導電性保護膜４０８を形成する。
【００５２】
つぎに、導電性保護膜４０８の上に、段差被覆性のよい酸化珪素膜を膜厚３００〜５００ｎｍで成膜し、サイドウォール膜４０９を形成する。さらにサイドウォール膜４０９を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして加工し、サイドウォール４１０を形成する。
【００５３】
ここで、絶縁性保護膜４０７と、導電性保護膜４０８と、サイドウォール膜４０９の膜厚の和がＬＤＤ長となる。但し、エッチングや成膜前の洗浄などによる膜厚の減少、などがあれば、その分を先に述べた絶縁性保護膜４０７と、導電性保護膜４０８と、サイドウォール膜４０９の膜厚の和から引いた値（或いは足した値）がＬＤＤ長となる。またこの時、ゲート電極４０４側壁に当たる部分に形成されるサイドウォール膜が、ゲート電極４０４の上面に形成されるサイドウォール膜とに差がある場合は、ゲート電極４０４の側壁に形成されるサイドウォール膜の膜厚をＬＤＤ長を決定するためのサイドウォール膜４０９の膜厚として採用する。
【００５４】
従って、所望のＬＤＤ長が得られるよう、絶縁性保護膜４０７、導電性保護膜４０８およびサイドウォール膜４０９の膜厚を適宜調整すればよく、上記に示した膜厚に限定する必要ない。但し、膜厚を決定するときは、絶縁性保護膜４０７に関しては、導電性保護膜除去時のストッパーとしての機能を損なわない程度の膜厚であること、導電性保護膜に関しては、異方性エッチング時のプラズマによる損傷を抑制できる膜厚であること（即ち蓄積される電荷密度が低く押さえられるような膜厚であること）等を考慮しなければならない。また、後工程において、ゲート絶縁膜４０３、絶縁性保護膜４０７および導電性保護膜４０８を貫通して、半導体膜４０２に不純物を添加するため、これが可能となる膜厚であることも考慮する必要がある。
【００５５】
つぎに、ｐチャネル型ＴＦＴとなる領域はレジストでマスクし、さらにゲート電極４０４およびサイドウォール４１０をマスクとして、ｎチャネル型ＴＦＴとなる領域の半導体膜４０２にｎ型不純物である燐を添加し、１×１０19〜１×１０21ａｔｏｍｓ／ｃｍ3のソース（或いはドレイン）４１５を形成する。また、この時、サイドウォール４１０の下方の、低濃度ｎ型不純物領域４０５はＬＤＤ４１１となる。
【００５６】
つぎに、ｎチャネル型ＴＦＴとなる領域はレジストでマスクし、さらにゲート電極４０４およびサイドウォール４１０をマスクとして、ｐチャネル型ＴＦＴとなる領域の半導体膜４０２にｐ型不純物であるボロンを添加し、１×１０19〜１×１０21ａｔｏｍｓ／ｃｍ3のソース（或いはドレイン）４１６を形成する。また、この時、サイドウォール４１０の下方の、低濃度ｐ型不純物領域４０６はＬＤＤ４１１となる。
【００５７】
つぎに、サイドウォール４１０を、フッ酸含有溶液を用いて選択的にエッチングし除去する。
【００５８】
さらに導電性保護膜４０８を、テトラメチルハイドロオキサイド（ＴＭＡＨ）溶液を用いて選択的にエッチングし除去する。この時、絶縁性保護膜４０７によって、ゲート電極４０４を構成するｎ＋ｐｏｌｙ−Ｓｉ膜は保護されているため、ＴＭＡＨ溶液によってはエッチングされない。
【００５９】
つぎに、絶縁性保護膜４０７を層間膜の一部として使用することとし、絶縁性保護膜４０７の上に酸化珪素膜４０ｎｍを成膜して層間絶縁膜４１３を形成した後、熱活性化する。さらにコンタクトホールを形成し、配線４１４を形成した後、水素化処理を施す。
【００６０】
以上のような工程を経て、自己整合的にＬＤＤを形成し、且つプラズマによる損傷を低減したＬＤＤ構造のＴＦＴを形成できる。
【００６１】
図２（Ｂ）は、以上のような工程により作製したｎチャネル型ＴＦＴのチャネル長と閾値電圧の関係を示したものである。これより、チャネル長が１．０μｍ以下のＴＦＴでも、閾値電圧が１０Ｖも変動するような異常をきたす素子はみられず、従来技術を用いてＬＤＤ形成したＴＦＴ（図２（Ａ））よりも、良好な特性を示すことが分かる。
【００６２】
なお、図２（Ａ）、（Ｂ）において、測定したＴＦＴは全てｎチャネル型ＴＦＴであり、ゲート幅は全て２０．０μｍ。測定条件は、ドレイン電圧を５Ｖとし、常温下でＶｇ−Ｉｄ特性を測定した結果から閾値電圧を求めたものである。また同サイズのＴＦＴを、基板内において９点ずつ測定している。また、従来技術を用いて作製したＴＦＴと、本発明の作製方法を用いて作製したＴＦＴとに於いて、ＬＤＤ形成時の導電性保護膜および絶縁性保護膜の有無のみがＴＦＴ作製工程に於いて異なる点であり、その他の半導体膜の形成方法、層間膜形成工程（熱処理条件も含む）などは全て同一である。
【００６３】
このように、本発明の半導体装置の作製方法は、特にチャネル長が２．０μｍ未満の微細なＴＦＴを作製するのに有効である。また、このような微細なＴＦＴを用いて作製する論理演算回路などの作製にも有効である。
【００６４】
［実施の形態２］
本発明の実施の形態について、図１５、１６を用いて説明する。ここでは、自己整合的にＬＤＤを形成でき、且つプラズマによる損傷を極力低減できる作製方法を用いた、ＬＤＤ構造ＴＦＴの作製方法について説明する。
【００６５】
図１５、１６は本発明におけるＬＤＤ構造ＴＦＴの作製工程を断面図によって表したものである。
【００６６】
ガラス基板２２００上に、島状の半導体膜２２０１を形成する。つぎに半導体膜２２０１の上に膜厚３０〜６０ｎｍの酸化珪素膜を成膜して、ゲート絶縁膜２２１６を形成する。さらに、ゲート絶縁膜２２１６の上に窒化タンタル（ＴａＮ）を膜厚２０〜５０ｎｍで成膜し、導電性保護膜２２０２を形成する。導電性保護膜２２０２としては、導電性膜で有れば、ＴａＮ以外のものを用いてもよい。但し、ＴａＮの膜厚に関しては、後の工程で導電性膜２２０２およびゲート絶縁膜２２１６を貫通して半導体膜２２０１に不純物を添加するため、不純物が貫通可能な膜厚を選択しなければならない。
【００６７】
つぎに、導電性保護膜２２０２の上にタングステン（Ｗ）を膜厚３００〜６００ｎｍで成膜し、さらにパターニングおよびエッチングにより加工してゲート電極２２０３を形成する。ここで、ゲート電極２２０３の材料としては、導電性膜であればタングステン以外でもよい。但し、後の工程でゲート電極２２０３をマスクとして導電性保護膜２２０２をエッチングするため、導電性保護膜２２０２とゲート電極２２０３は異なる材料にしておく必要がある。
【００６８】
つぎにｐチャネル型ＴＦＴとなる領域はレジストでマスクし、さらにゲート電極２２０３をマスクとして、導電性保護膜２２０２およびゲート絶縁膜２２１６を貫通させて、ｎチャネル型ＴＦＴとなる領域の半導体膜２２０１にｎ型不純物である燐を添加し、５×１０16〜５×１０17ａｔｏｍｓ／ｃｍ3の低濃度ｎ型不純物領域２２０４を形成する。
【００６９】
つぎにｎチャネル型ＴＦＴとなる領域はレジストでマスクし、さらにゲート電極２２０３をマスクとして、導電性保護膜２２０２およびゲート絶縁膜２２１６を貫通させて、ｐチャネル型ＴＦＴとなる領域の半導体膜２２０１にｐ型不純物であるボロンを添加し、５×１０16〜５×１０17ａｔｏｍｓ／ｃｍ3の低濃度ｐ型不純物領域２２０５を形成する。
【００７０】
つぎに、ゲート電極２２０３の上から、基板全体を覆うように段差被覆性のよい酸化珪素膜を膜厚４００〜６００ｎｍで成膜し、サイドウォール膜２２０６を形成する。さらにサイドウォール膜２２０６を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして加工し、サイドウォール２２０７を形成する。サイドウォール膜２２０６としては、酸化珪素膜以外のものでもよく、また絶縁性膜以外に導電性膜でもよい。但し、選択的なエッチングが可能なように、ゲート電極２２０３および導電性保護膜２２０２と異なる材料にする必要がある。
【００７１】
ここで、サイドウォール膜２２０６の膜厚がＬＤＤ長となる。従って、所望のＬＤＤ長が得られるよう、サイドウォール膜２２０６の膜厚を適宜調整すればよく、上記に示した膜厚の範囲に限定する必要ない。
【００７２】
つぎに、ｐチャネル型ＴＦＴとなる領域はレジストでマスクし、さらにゲート電極２２０３およびサイドウォール２２０６をマスクとして、導電性保護膜２２０２およびゲート絶縁膜２２１６を貫通させて、ｎチャネル型ＴＦＴとなる領域の半導体膜２２０１にｎ型不純物である燐を添加し、１×１０19〜１×１０21ａｔｏｍｓ／ｃｍ3のソース（或いはドレイン）２２０８を形成する。また、この時、サイドウォール２２０６の下方の、低濃度ｎ型不純物領域２２０４はＬＤＤ２２０９となる。
【００７３】
つぎに、ｎチャネル型ＴＦＴとなる領域はレジストでマスクし、さらにゲート電極２２０３およびサイドウォール２２０６をマスクとして、導電性保護膜２２０２およびゲート絶縁膜２２１６を貫通させて、ｐチャネル型ＴＦＴとなる領域の半導体膜２２０１にｐ型不純物であるボロンを添加し、１×１０19〜１×１０21ａｔｏｍｓ／ｃｍ3のソース（或いはドレイン）２２１０を形成する。また、この時、サイドウォール２２０７の下方の、低濃度ｐ型不純物領域２２０５はＬＤＤ２２１１となる。
【００７４】
つぎに、サイドウォール２２０６を、フッ酸含有溶液を用いて選択的にエッチングして除去する。
【００７５】
つぎに、ゲート電極２２０３をマスクとして導電性保護膜２２０２を選択的にエッチングする。このとき、エッチングされずにゲート電極２２０３と積層された状態で残った導電性保護膜２２１５は、そのままゲート電極として用いる。
【００７６】
つぎに、ゲート電極２２０３の上に酸化珪素膜４０ｎｍを成膜して層間絶縁膜２２１４を形成した後、熱活性化する。さらにコンタクトホールを形成し、配線２２１３を形成した後、水素化処理を施す。
【００７７】
以上のような工程を経て、自己整合的にＬＤＤを形成し、且つプラズマによる損傷を低減したＬＤＤ構造のＴＦＴを形成できる。以上に述べたような本発明の半導体装置の作製方法は、特にチャネル長が２．０μｍ未満の微細なＴＦＴを作製するのに有効である。また、このような微細なＴＦＴを用いて作製する論理演算回路などの作製にも有効である。
【００７８】
【実施例】
[実施例１]
【００７９】
本発明の半導体装置の作製方法を用いることで、自己整合的にＬＤＤを形成し、且つプラズマによる損傷を極力低減したＬＤＤ構造のｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを作製できる。また、本発明の半導体装置の作製方法は、特に微細なＴＦＴを作製するのに有効であり、スイッチング速度が速い微細なＴＦＴが必要とされる、論理演算回路を作製するのに有効である。本実施例では、本発明の半導体装置の作製方法を用いて作製したＬＤＤ構造のＴＦＴを用いた論理演算回路と、液晶表示装置等を作成するのに必要な画素ＴＦＴと駆動回路用のＴＦＴとを同一基板上に作製する方法について図６〜１０を用いて説明する。また、これを用いることにより、同一基板上にＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が組み込まれた周辺回路と、ディスプレイとが一体化したシステムオンパネル等が作製できる。
【００８０】
また、本実施例では、論理演算回路用としてチャネル長１．０μｍ 、ＬＤＤ長０．５μｍのＬＤＤ構造ＴＦＴ（以下、論理演算回路用ＴＦＴと略記する。）、液晶表示装置の画素駆動用としてチャネル長４．５μｍ、ＬＤＤ長２．０μｍのＬＤＤ構造ＴＦＴ（以下、画素ＴＦＴと略記する。）、液晶表示装置の駆動回路用として、チャネル長８．０μｍ、ＬＤＤ長０．５μｍ、Ｇａｔｅ Ｏｖｅｒｌａｐｅｄ ＬＤＤ長が２．０μｍのＴＦＴ（以下、駆動回路用ＴＦＴと略記）を同一基板上に形成する。
【００８１】
石英基板７０１上に非晶質珪素膜７０２（図示しない）を膜厚６４ｎｍで形成した後、非晶質珪素膜７０２の方面に触媒金属元素であるニッケル（Ｎｉ）を添加する。Ｎｉの添加は、Ｎｉ含有溶液を、常温下で、スピン法によって非晶質珪素膜７０２に添加することによって行う。
【００８２】
つぎに、６００℃、１２時間の熱処理を施して、非晶質珪素膜７０２を固相成長法により結晶化し、結晶質珪素膜１００１（図示しない）を形成する。
【００８３】
つぎに、結晶質珪素膜１００１の上に酸化珪素膜を膜厚５０ｎｍで形成した後、加工してゲッタリングマスク１００２を作製する。ゲッタリングマスク１００２により、ＴＦＴとなる領域はマスクされる。ゲッタリングマスク１００２をマスクとして、アルゴン（Ａｒ）を結晶質珪素膜１００１に添加し、さらに７００℃、１２時間の熱処理を施す。これにより、Ａｒを添加した領域にＮｉがゲッタリングされる。ゲッタリングマスク１００２（図示しない）をマスクとして、Ｎｉがゲッタリングされた領域（即ち、Ａｒが添加された領域）の結晶質珪素膜をエッチングにより除去し、ゲッタリングが完了した結晶質珪素膜１００３（図示しない）を形成する。
【００８４】
つぎに、ＵＶオゾン処理（２００℃、２ｍｉｎ）により結晶質珪素膜１００３の表面に数ｎｍの薄い酸化膜を形成した後、さらに酸化珪素膜を膜厚２０ｎｍで形成する。さらに、結晶質珪素膜１００３の３％の塩化水素（ＨＣｌ）を含む酸素（Ｏ2）雰囲気中で、９５０℃での熱処理を施し、結晶質珪素膜１００３を酸化し、薄膜化する。酸化後、不要になった酸化膜は、フッ酸含有溶液にて除去する。また、結晶質珪素膜１００３においては、酸化と同時に、高温の熱処理による結晶性の改善効果もある。
【００８５】
つぎにＴＦＴの閾値電圧を制御するために、結晶質珪素膜１００３全体にボロンを添加する。
【００８６】
さらに、パターニングおよびエッチングにより、結晶質珪素膜１００３を所望の形状に加工して、素子分離した半導体膜７０３を形成する。
【００８７】
つぎに、半導体膜７０３の上に酸化珪素膜を膜厚４０ｎｍで成膜し、ゲート酸化膜７０４を形成する。
【００８８】
つぎに駆動回路用ＴＦＴのｎチャネル型ＴＦＴのＧａｔｅ Ｏｖｅｒｌａｐｅｄ ＬＤＤを形成するための低濃度のｎ型不純物添加をする。パターニングにより、駆動回路用ｎチャネル型ＴＦＴ以外の全てをマスクし、さらに駆動回路用ｎチャネル型ＴＦＴのチャネル領域となる部分もマスクした後、半導体膜７０３に１×１０18ａｔｏｍｓ／ｃｍ3の燐を添加して低濃度ｎ型不純物領域７０５を形成する。
【００８９】
つぎに駆動回路用ＴＦＴのｐチャネル型ＴＦＴのＧａｔｅ Ｏｖｅｒｌａｐｅｄ ＬＤＤを形成するための低濃度のｐ型不純物添加をする。パターニングにより、駆動回路用ｐチャネル型ＴＦＴ以外の全てをマスクし、さらに駆動回路用ｐチャネル型ＴＦＴのチャネル領域となる部分もマスクした後、半導体膜７０３に１×１０18ａｔｏｍｓ／ｃｍ3のボロンを添加して低濃度ｐ型不純物領域７０６を形成する。
【００９０】
つぎに、ゲート絶縁膜７０４の上に燐が添加された結晶質珪素膜（ｎ＋ｐｏｌｙ−Ｓｉ）を膜厚１５０ｎｍで成膜し、さらに、その上からタングステンシリサイド（ＷＳｉｘ）膜を膜厚１５０ｎｍで成膜した後、パターニングおよびエッチングにより所望の形状に加工して、ゲート電極７０７を形成する。従ってゲート電極７０７は、ｎ＋ｐｏｌｙ−ＳｉとＷＳｉｘの二層の導電性膜が積層された構造となっている。なお、ゲート電極７０７は、一層の導電性膜、或いは二層以上の導電性膜が積層された構造でもよく、材料についても、導電性を有するものであれば上記に示したもの以外で構わない。
【００９１】
また、この時、駆動回路用ＴＦＴにおいては、ゲート電極７０７と低濃度ｎ型不純物領域７０５（或いは低濃度ｐ型不純物領域７０６）がチャネル長方向に約２．０μｍ重なる領域が形成され、これがそれぞれ、駆動回路用ｎチャネル型ＴＦＴのＧａｔｅ Ｏｖｅｒｌａｐｅｄ ＬＤＤ２００２および駆動回路用ｐチャネル型ＴＦＴのＧａｔｅ Ｏｖｅｒｌａｐｅｄ ＬＤＤ２００４となる。
【００９２】
つぎに、駆動回路用ＴＦＴ及び論理演算回路用ｐチャネル型ＴＦＴをレジストでマスクした後、ゲート電極７０７をマスクとして、論理演算回路用ｎチャネル型ＴＦＴおよび画素ＴＦＴの半導体膜７０３に低濃度のｎ型不純物を添加して、低濃度ｎ型不純物領域７０８を形成する。本実施例では、ｎ型不純物として燐を１×１０17ａｔｏｍｓ／ｃｍ3の濃度で添加した。
【００９３】
つぎに、駆動回路用ＴＦＴ、画素ＴＦＴ及び論理演算回路用ｎチャネル型ＴＦＴをレジストでマスクした後、ゲート電極７０７をマスクとして、論理演算回路用ｐチャネル型ＴＦＴの半導体膜７０３に低濃度のｐ型不純物を添加して、低濃度ｐ型不純物領域７０９を形成する。本実施例では、ｐ型不純物としてボロンを１×１０17ａｔｏｍｓ／ｃｍ3の濃度で添加した。
【００９４】
つぎに、ゲート電極７０７の上に、基板全面を覆うように酸化珪素膜を膜厚４０ｎｍで成膜し、絶縁性保護膜７１０を形成する。さらに絶縁性保護膜７１０の上にｎ＋ｐｏｌｙ−Ｓｉ膜を膜厚５０ｎｍで成膜し、導電性保護膜７１１を形成する。
【００９５】
つぎに、導電性保護膜７１１の上に段差被覆性のよい酸化珪素膜を膜厚４００ｎｍで成膜し、サイドウォール膜７１２を形成する。さらに、垂直方向を主体とした異方性エッチングによって、サイドウォール膜７１２を選択的にエッチングして加工し、サイドウォール７１３を形成する。
【００９６】
つぎに、駆動回路用ｐチャネル型ＴＦＴおよび論理演算回路用ｐチャネル型ＴＦＴおよび画素ＴＦＴのソース（或いはドレイン）となる領域以外の領域をレジストでマスクした後、ゲート電極７０７、サイドウォール７１３絶縁性保護膜７１０，および導電性保護膜７１１をマスクとして、高濃度のｎ型不純物を論理演算回路用ｎチャネル型ＴＦＴ、画素ＴＦＴ、および駆動回路用ｎチャネル型ＴＦＴの半導体膜７０３に添加し、ｎ型のソース（或いはドレイン）７１４を形成する。本実施例では、１×１０20ａｔｏｍｓ／ｃｍ3の燐を添加した。また、この時、ＬＤＤ２００１、２００５およびも同時に形成される。また、画素ＴＦＴは２．０μｍのＬＤＤが形成されるように、ゲート電極７０７の側壁から２．０μｍがマスクされている。
【００９７】
つぎに、駆動回路用ｎチャネル型ＴＦＴおよび論理演算回路用ｎチャネル型ＴＦＴおよび画素ＴＦＴとなる領域以外の領域をレジストでマスクした後、ゲート電極７０７、サイドウォール７１３絶縁性保護膜７１０，および導電性保護膜７１１をマスクとして、高濃度のｐ型不純物を論理演算回路用ｐチャネル型ＴＦＴ、および駆動回路用ｐチャネル型ＴＦＴの半導体膜７０３に添加し、ｐ型のソース（或いはドレイン）７１５を形成する。本実施例では、１×１０20ａｔｏｍｓ／ｃｍ3のボロンを添加した。また、この時、ＬＤＤ２００３、２００６も同時に形成される。
【００９８】
このように、本実施例に於いては、駆動回路用ＴＦＴのＧａｔｅ Ｏｖｅｒｌａｐｅｄ ＬＤＤ、および画素ＴＦＴのＬＤＤは自己整合的ではなく、パターニングによって形成されているが、いずれもパターニングのアライメント精度（±０．２μｍ程度）よりも、非常に大きい２．０μｍのサイズのものであるため問題なく、また約２．０μｍの酸化珪素膜を成膜、エッチングしてサイドウォールを形成するよりも簡便におこなえる。このように、求められるサイズ毎に、自己整合的な形成方法とパターニングによる形成方法を適宜使い分ければよい。さらに、本実施例では、駆動回路用ＴＦＴのＧａｔｅ Ｏｖｅｒｌａｐｅｄ ＬＤＤのサイズと、画素ＴＦＴのＬＤＤのサイズをいずれも２．０μｍとしているが、必ずしもこのサイズに限定する必要はなく、実施者が必要とするＴＦＴ特性、あるいはＴＦＴの信頼性が得られるように調整すればよい。また、本実施例では、駆動回路用ＴＦＴはＧａｔｅ ｏｖｅｒｌａｐｅｄ ＬＤＤとＬＤＤの両方がついた構造となっているが、これは、駆動回路用ＴＦＴのように素子サイズの大きい、また駆動電圧が大きいＴＦＴにおいては、ＬＤＤだけではなく、Ｇａｔｅｏｖｅｒｌａｐｅｄ ＬＤＤも形成した場合の方が、ホットキャリア劣化に対して良好な信頼性を得られるとの理由から選択した形状であり、必ずしもこれに限定する必要はない。
【００９９】
また、絶縁性保護膜７１０、導電性保護膜７１１およびサイドウォール膜７１２の膜厚の和が、ＬＤＤ長となる。本実施例では、絶縁性保護膜７１０、導電性保護膜７１１およびサイドウォール膜７１２を、それぞれ４０ｎｍ、５０ｎｍ、４００ｎｍで積層しているためＬＤＤ長が約０．５μｍで自己整合的に形成される。但し、ＬＤＤ長についても、必ずしも０．５μｍにする必要はなく、実施者が所望のＴＦＴ特性（或いは信頼性）を得られるよう、適宜決めればよい。また絶縁性保護膜７１０、導電性保護膜７１１およびサイドウォール膜７１２の膜厚についても、上記の膜厚に限定する必要は無く、実施者が適宜調整すればよい。
【０１００】
つぎに、サイドウォール７１３をフッ酸含有溶液を用いて常温で除去する。さらに、導電性保護膜７１１を液温約４５℃のＴＭＡＨ溶液を用いて除去する。また絶縁性保護膜７１０は除去せず、そのまま層間絶縁膜の一部として用いる。
【０１０１】
つぎに、絶縁性保護膜７１０の上に酸化珪素膜を膜厚４０ｎｍで成膜し、層間絶縁膜７１６を形成した後、９５０℃、３０ｍｉｎの熱処理による活性化を行う。
【０１０２】
つぎに、層間絶縁膜７１６の上に窒化酸化珪素膜を９００ｎｍ成膜し、層間絶縁膜７１７を形成する。
【０１０３】
つぎに、パターニングおよびエッチングによりコンタクトホールを形成し、さらにチタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）を順に積層したのち、パターニングおよびエッチングにより配線７１８を形成する。さらにＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を成膜した後、パターニングおよびエッチングにより加工し、画素電極７１９を形成する。本実施例では、配線７１８と画素電極７１９とが積層した領域を設け、コンタクトホールを介するのではなく直接電気的な接続している。
【０１０４】
以上のような工程を経て、論理演算回路用ＴＦＴ、画素ＴＦＴ、および駆動回路用ＴＦＴを同一基板上に形成する。本実施例に於いては、論理演算回路用ｐチャネル型ＴＦＴをＬＤＤ構造として形成しているが、必ずしもこれに限定する必要はない。ｎチャネル型ＴＦＴと比較して、電子移動度の低いｐチャネル型ＴＦＴでは、シングルドレイン構造でもチャネル長を大きくすることでホットキャリア起因の劣化を抑制できる場合もあるからである。
【０１０５】
また本実施例では述べてはいないが、必要に応じて洗浄および熱処理などの工程を加える。また、層間絶縁膜の形成、配線の形成を、さらに繰り返し行い、多層配線構造としてもよい。また、層間絶縁膜として、表面の凹凸を平坦化できるような、塗布による酸化珪素膜の形成を行ってもよい。
【０１０６】
本実施例では、ＴＦＴを形成するための基板として石英を用いているが、ガラスやプラスチックを材料としたものを用いることも可能である。その際は、使用する基板材料が耐えうる温度条件下で全ての工程を行えるよう、熱処理条件或いは成膜条件を適宜変更する必要がある。
【０１０７】
[実施例２]
実施例１で作製したＴＦＴアレイ基板を用いることにより、同一基板上にＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が組み込まれた周辺回路と、ディスプレイとが一体化した液晶表示装置が作製できる。これにより、液晶表示装置の多機能化、コンパクト化ができる。以下、図１１、１２を用いて説明する。
【０１０８】
実施例１に従い作製したＴＦＴアレイ基板８０１のＴＦＴを形成した側に配向膜８０２ａを形成する。配向膜８０２ａの形成はオフセット印刷法を用いる。配向膜８０２ａの材料にはポリイミド樹脂用いるが、この他、ポリアミック系樹脂などを用いてもよい。次に配向膜８０２ａにラビング処理を施し、液晶分子がある一定のプレチルト角をもって配向するようにする。
【０１０９】
次に対向基板８１０を作製する。基板８１１上に遮光膜８１２を形成する。遮光膜８１２は、金属クロムを成膜し、フォトリソおよびエッチングにより形成する。遮光膜８１２の上に画素電極８１３を形成する。画素電極８１３は透明導電膜であるＩＴＯを成膜し、フォトリソおよびエッチングにより形成する。遮光膜８１２と画素電極８１３の間にカラーフィルター８１４を設ける場合は、遮光膜８１２の上に目的の色の着色樹脂をスピンコート法により塗布し、露光および現像して形成する。赤、青、緑の三色のカラーフィルター８１４ａ〜８１４ｃ（ここでは図示しない）、各々に対して前記カラーフィルター形成工程を繰り返す。カラーフィルター８１４と遮光膜８１２の段差を埋めて平坦化する目的の保護膜８１５を形成する。保護膜８１５はカラーフィルターの上からアクリルを塗布して形成する。アクリルの他に平坦化可能な材料を用いてもよい。カラーフィルターを設けない場合は保護膜８１５は無くてもよい。
【０１１０】
このようにして作製した対向基板に配向膜８０２ｂを形成する。ＴＦＴアレイ基板上に形成したときと同様に、配向膜８０２ｂの形成はオフセット印刷法を用いる。配向膜８０２ｂの材料にはポリイミド樹脂用いるが、この他、ポリアミック系樹脂などを用いてもよい。次に配向膜８０２ｂにラビング処理を施し、液晶分子がある一定のプレチルト角をもって配向するようにする。さらに対向基板とＴＦＴアレイと接着するために、対向基板側にシール剤（図示しない）を塗布した後、対向基板８１０をオーブンで加熱し前記シール剤を仮硬化させる。仮硬化後、対向基板の画素電極を形成した側にプラスチック球のスペーサー８１６を散布する。
【０１１１】
ＴＦＴアレイ基板８０１のＴＦＴを形成している側と対向基板８１０の画素電極を形成している側とが向き合うようにして、両基板を精度よく張り合わせ液晶パネル８１７を作製する。シール剤中にはフィラー（図示しない）が混入されており、フィラーとスペーサーにより両基板を均一な間隔をもって張り合わすことができる。
【０１１２】
張り合わせた基板のうち不要な部分をせん断して、所望のサイズの液晶パネル８１７基板にする。液晶パネル８１７の内部に液晶材料８１８を注入する。パネル内部全体に液晶材料８１８を満たした後、封止剤（図示しない）によって完全に封止する。
【０１１３】
図１２は液晶パネル８１７の上面図である。画素部９０１の周辺に走査信号駆動回路９０２ａと画像信号駆動回路９０２ｂが設けられている。さらに、ＣＰＵやメモリなどの論理演算回路９０２ｃが設けられている。駆動回路は接続配線群９０３によって外部入出力端子群９０４と接続されている。画素部９０１では走査信号駆動回路８０２ａから延在するゲート配線群と画像信号駆動回路９０２ｂから延在するデータ配線群がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素ＴＦＴと保持容量、画素電極が設けられている。シール剤９０５は、ＴＦＴアレイ基板９０８上の画素部９０１および走査信号駆動回路９０２ａ、画像信号駆動回路９０２ｂ、論理演算回路９０２ｃの外側であり、且つ外部入力端子９０４よりも内側の部分に形成する。液晶パネル８１７の外側では、フレキシブルプリント配線板（FPC: Flexible Printed Circuit）９０９が外部入出力端子９０４に接続しており、接続配線群９０３によりそれぞれの駆動回路に接続している。外部入出力端子９０４はデータ配線群と同じ導電性膜から形成される。フレキシブルプリント配線板９０６はポリイミドなどの有機樹脂フィルムに銅配線が形成されており、異方性導電性接着剤で外部入出力端子９０４と接続する。
【０１１４】
液晶パネル８１７の対向基板側に、対向基板に最も近い液晶層の液晶分子のディレクタ方向と同じ方向の直線偏光が入射するように偏光板と位相差板を取り付ける。またパネルのＴＦＴ基板側に、ＴＦＴ基板に最も近い液晶層の液晶分子のディレクタ方向と同じ方向の光が出射するように偏光板と位相差板を取り付ける。
【０１１５】
以上のような方法で、同一基板上にＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が組み込まれた周辺回路と、ディスプレイとが一体化した液晶表示装置を作成する。本実施例では述べていないが必要に応じて洗浄及び熱処理の工程を加える。
【０１１６】
［実施例３］
本発明の半導体装置の作製方法を用いることにより、表示画面（ディスプレイ）とＣＰＵが組み込まれた周辺回路とが一体化したシステムオンパネルが作製できる。これにより、ディスプレイの生産や検査工程が短縮され低コスト化が図れる。また、ディスプレイの多機能化、コンパクト化を実現できる。
【０１１７】
図１３に、本発明の半導体装置の作製方法を用いて作製したシステムオンパネルを搭載した電子機器の例を示す。
【０１１８】
図１３は、携帯情報端末の図であり、本体１４３１にはシステムオンパネル（表示部）１４３３と、外部インターフェイス１４３５と、操作ボタン１４３４等が設けられている。また操作用の付属品としてスタイラス１４３２がある。このように携帯情報端末にシステムオンパネル１４３３を搭載することにより、コンパクト機能性を維持したまま、さらに情報処理機能を多機能化することができる。
【０１１９】
［実施例４］
本発明の半導体装置の作製方法は、ＴＦＴの作製工程だけでなくバルクのシリコンウエハやＳＯＩウエハを用いて作製するＭＯＳトランジスタの作製工程にも適用可能である。この場合について以下に説明する。
【０１２０】
ＬＯＣＯＳ（Local Oxidation of Silicon）やＳＴＩ（Shallow Trench Isolation）等により素子分離したバルクのシリコンウエハ（或いは、ＳＯＩウエハ）上にゲート酸化膜を形成する。
【０１２１】
ゲート絶縁膜形成後は、実施の形態１または実施の形態２に於けるゲート絶縁膜４０３またはゲート絶縁膜２２１６の形成以降の工程に従ってゲート電極、ＬＤＤ、ソース（或いはドレイン）、層間絶縁膜、配線などを形成し、ＭＯＳトランジスタを作製する。
【０１２２】
但し、熱処理条件などは実施の形態１または実施の形態２に記載した条件に限らず適宜変更すればよい。
【０１２３】
【発明の効果】
本発明の半導体装置の作製方法を用いることにより、自己整合的であり、且つプラズマによる損傷を抑制した方法でＬＤＤ構造の素子を作製できる。このような作製方法は、特に自己整合的な方法によるＬＤＤの形成が必要で、またゲート電極の表面積が小さくなることによってプラズマあるいはドーピングからの損傷がより大きくなるような微細化ＴＦＴの作製に有効である。また、本発明の半導体装置の作製方法は、ＴＦＴのみならずＭＯＳトランジスタや、ＭＯＳトランジスタによって形成されるＬＳＩの作製にも適用可能である。
【図面の簡単な説明】
【図１】従来技術におけるＬＤＤ形成工程の断面図。
【図２】ＴＦＴのチャネル長と閾値電圧の関係図。
【図３】本発明におけるＬＤＤ形成工程の断面図。
【図４】ＬＤＤ構造ＴＦＴ作製工程の断面図。
【図５】ＬＤＤ構造ＴＦＴ作製工程の断面図。
【図６】論理演算回路用ＴＦＴ、液晶表示装置の駆動回路用ＴＦＴ及び画素ＴＦＴを同一基板上に作製するＴＦＴアレイ基板作製工程断面図。
【図７】論理演算回路用ＴＦＴ、液晶表示装置の駆動回路用ＴＦＴ及び画素ＴＦＴを同一基板上に作製するＴＦＴアレイ基板作製工程断面図。
【図８】論理演算回路用ＴＦＴ、液晶表示装置の駆動回路用ＴＦＴ及び画素ＴＦＴを同一基板上に作製するＴＦＴアレイ基板作製工程断面図。
【図９】論理演算回路用ＴＦＴ、液晶表示装置の駆動回路用ＴＦＴ及び画素ＴＦＴを同一基板上に作製するＴＦＴアレイ基板作製工程断面図。
【図１０】論理演算回路用ＴＦＴ、液晶表示装置の駆動回路用ＴＦＴ及び画素ＴＦＴを同一基板上に作製するＴＦＴアレイ基板作製工程断面図。
【図１１】液晶表示装置の一部の断面図。
【図１２】液晶表示装置全体の上面図。
【図１３】本発明の半導体装置の作製方法を用いた液晶表示装置を搭載した電子機器。
【図１４】本発明におけるＬＤＤ形成工程の断面図。
【図１５】ＬＤＤ構造ＴＦＴ作製工程の断面図。
【図１６】ＬＤＤ構造ＴＦＴ作製工程の断面図。

Claims (3)

  1. 絶縁表面を有する基板に半導体膜を形成し、
    前記半導体膜の上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜の上に第１の導電性膜を形成し、
    前記第１の導電性膜を加工してゲート電極を形成し、
    前記ゲート電極をマスクとして前記半導体膜に低濃度の不純物を添加した後、前記ゲート絶縁膜および前記ゲート電極の上から基板全面を覆い、かつ、前記ゲート絶縁膜および前記ゲート電極に接する第２の導電性膜を形成し、
    前記第２の導電性膜の上にサイドウォール形成用の絶縁性膜もしくは第３の導電性膜を形成し、エッチングにより前記ゲート電極の側壁の前記第２の導電性膜で覆われた部分にサイドウォールを形成し、
    前記ゲート電極と前記サイドウォールをマスクとして、前記第２の導電性膜および前記ゲート絶縁膜を介して前記半導体膜に高濃度の不純物を添加し、
    前記サイドウォールを除去し、前記第２の導電性膜を除去することを特徴とする半導体装置の作製方法。
  2. 絶縁表面を有する基板に半導体膜を形成し、
    前記半導体膜の上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜の上に第１の導電性膜を形成し、
    前記第１の導電性膜を加工してゲート電極を形成し、
    前記ゲート電極をマスクとして前記半導体膜に低濃度の不純物を添加し、
    前記ゲート絶縁膜および前記ゲート電極の上から基板全面を覆うように、層間絶縁膜の一部として用いられる絶縁性保護膜を形成し、
    前記絶縁性保護膜の上に基板全面を覆うように第２の導電性膜を形成し、
    前記第２の導電性膜の上にサイドウォール形成用の絶縁性膜もしくは第３の導電性膜を形成し、エッチングにより前記ゲート電極の側壁の前記絶縁性保護膜および前記第２の導電性膜で覆われた部分にサイドウォールを形成し、
    前記ゲート電極と前記サイドウォールをマスクとして、前記第２の導電性膜、前記絶縁性保護膜、および前記ゲート絶縁膜を介して前記半導体膜に高濃度の不純物を添加し、
    前記サイドウォールを除去し、前記第２の導電性膜を除去することを特徴とする半導体装置の作製方法。
  3. 請求項１または２において、
    前記エッチングはプラズマエッチングであることを特徴とする半導体装置の作製方法。
JP2002284029A 2002-09-27 2002-09-27 半導体装置の作製方法 Expired - Fee Related JP4683817B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002284029A JP4683817B2 (ja) 2002-09-27 2002-09-27 半導体装置の作製方法
US10/670,310 US7015080B2 (en) 2002-09-27 2003-09-26 Manufacturing method of semiconductor device
US11/349,080 US7569436B2 (en) 2002-09-27 2006-02-08 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002284029A JP4683817B2 (ja) 2002-09-27 2002-09-27 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2004119862A JP2004119862A (ja) 2004-04-15
JP2004119862A5 JP2004119862A5 (ja) 2005-11-04
JP4683817B2 true JP4683817B2 (ja) 2011-05-18

Family

ID=32025283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002284029A Expired - Fee Related JP4683817B2 (ja) 2002-09-27 2002-09-27 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US7015080B2 (ja)
JP (1) JP4683817B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4454921B2 (ja) * 2002-09-27 2010-04-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683817B2 (ja) * 2002-09-27 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4519512B2 (ja) * 2004-04-28 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法、除去方法
US7521368B2 (en) 2004-05-07 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8123896B2 (en) * 2004-06-02 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Laminating system
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
CN101499479B (zh) 2004-08-23 2010-11-03 株式会社半导体能源研究所 无线芯片及其制造方法
US20080185667A1 (en) * 2004-09-17 2008-08-07 Kenichi Yoshino Thin Film Semiconductor Device and Method for Manufacturing the Same
US7563658B2 (en) * 2004-12-27 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI400886B (zh) 2005-02-28 2013-07-01 Semiconductor Energy Lab 半導體裝置和使用該半導體裝置的電子設備
US7829394B2 (en) 2005-05-26 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7968932B2 (en) 2005-12-26 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20080066866A1 (en) * 2006-09-14 2008-03-20 Martin Kerber Method and apparatus for reducing plasma-induced damage in a semiconductor device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237566A (ja) * 1987-03-26 1988-10-04 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH02125433A (ja) * 1988-11-04 1990-05-14 Yamaha Corp Ｍｏｓ型トランジスタとその製法
JPH03136336A (ja) * 1989-10-23 1991-06-11 Fujitsu Ltd 半導体装置の製造方法
JPH04179238A (ja) * 1990-11-14 1992-06-25 Nec Corp Ｍｉｓトランジスタの製造方法
JPH07202214A (ja) * 1994-01-08 1995-08-04 Semiconductor Energy Lab Co Ltd 薄膜半導体装置の作製方法
JPH07226502A (ja) * 1994-02-14 1995-08-22 Sony Corp Ｍｏｓトランジスタ及びその製造方法
JPH0964343A (ja) * 1995-08-24 1997-03-07 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH10163498A (ja) * 1996-11-29 1998-06-19 Toshiba Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、及び液晶表示装置
JPH10311985A (ja) * 1997-05-13 1998-11-24 Seiko Epson Corp 薄膜トランジスタの製造方法、および液晶表示装置用アクティブマトリクス基板の製造方法
JP2000216399A (ja) * 1998-11-17 2000-08-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2557881B2 (ja) * 1987-05-06 1996-11-27 株式会社東芝 ヘテロ接合電界効果トランジスタ
JPS63275181A (ja) 1987-05-07 1988-11-11 Nec Corp 半導体装置の製造方法
JPH0728040B2 (ja) * 1988-09-20 1995-03-29 三菱電機株式会社 半導体装置およびその製造方法
JPH0724261B2 (ja) * 1989-01-20 1995-03-15 株式会社東芝 半導体装置の製造方法
JP2717237B2 (ja) 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5276347A (en) 1991-12-18 1994-01-04 Sgs-Thomson Microelectronics, Inc. Gate overlapping LDD structure
JP3433808B2 (ja) * 1992-08-05 2003-08-04 株式会社日立製作所 半導体集積回路装置
KR960002064B1 (ko) * 1992-11-16 1996-02-10 현대전자산업주식회사 반도체 소자의 콘택 제조방법
JPH06260497A (ja) * 1993-03-05 1994-09-16 Nippon Steel Corp 半導体装置及びその製造方法
KR950012702A (ko) * 1993-10-21 1995-05-16 이헌조 박막트랜지스터 제조방법
FR2718289B1 (fr) * 1994-03-30 1996-08-02 Sgs Thomson Microelectronics Cellule mémoire électriquement programmable.
US5767006A (en) * 1996-09-27 1998-06-16 Taiwan Semiconductor Manufacturating Company, Ltd. Method for eliminating charge damage during etching of conducting layers
US6424011B1 (en) * 1997-04-14 2002-07-23 International Business Machines Corporation Mixed memory integration with NVRAM, dram and sram cell structures on same substrate
FR2776830B1 (fr) * 1998-03-26 2001-11-23 Sgs Thomson Microelectronics Cellule memoire electriquement programmable
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6180502B1 (en) * 1998-11-30 2001-01-30 Intel Corporation Self-aligned process for making asymmetric MOSFET using spacer gate technique
EP1020839A3 (en) 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
JP2001196581A (ja) 2000-01-17 2001-07-19 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US6646692B2 (en) 2000-01-26 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device and method of fabricating the same
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW495854B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW513753B (en) 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US7579203B2 (en) 2000-04-25 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6747289B2 (en) 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
TW480576B (en) 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
TWI224806B (en) 2000-05-12 2004-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW501282B (en) 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
US6613620B2 (en) 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6495406B1 (en) * 2000-08-31 2002-12-17 Micron Technology, Inc. Method of forming lightly doped drain MOS transistor including forming spacers on gate electrode pattern before exposing gate insulator
JP5046452B2 (ja) 2000-10-26 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002151698A (ja) 2000-11-14 2002-05-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG118117A1 (en) 2001-02-28 2006-01-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6613666B2 (en) * 2001-12-07 2003-09-02 Applied Materials Inc. Method of reducing plasma charging damage during dielectric etch process for dual damascene interconnect structures
JP4683817B2 (ja) * 2002-09-27 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237566A (ja) * 1987-03-26 1988-10-04 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH02125433A (ja) * 1988-11-04 1990-05-14 Yamaha Corp Ｍｏｓ型トランジスタとその製法
JPH03136336A (ja) * 1989-10-23 1991-06-11 Fujitsu Ltd 半導体装置の製造方法
JPH04179238A (ja) * 1990-11-14 1992-06-25 Nec Corp Ｍｉｓトランジスタの製造方法
JPH07202214A (ja) * 1994-01-08 1995-08-04 Semiconductor Energy Lab Co Ltd 薄膜半導体装置の作製方法
JPH07226502A (ja) * 1994-02-14 1995-08-22 Sony Corp Ｍｏｓトランジスタ及びその製造方法
JPH0964343A (ja) * 1995-08-24 1997-03-07 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH10163498A (ja) * 1996-11-29 1998-06-19 Toshiba Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、及び液晶表示装置
JPH10311985A (ja) * 1997-05-13 1998-11-24 Seiko Epson Corp 薄膜トランジスタの製造方法、および液晶表示装置用アクティブマトリクス基板の製造方法
JP2000216399A (ja) * 1998-11-17 2000-08-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
US20060128080A1 (en) 2006-06-15
JP2004119862A (ja) 2004-04-15
US20040063256A1 (en) 2004-04-01
US7569436B2 (en) 2009-08-04
US7015080B2 (en) 2006-03-21

Similar Documents

Publication Publication Date Title
US7569436B2 (en) Manufacturing method of semiconductor device
JP4454921B2 (ja) 半導体装置の作製方法
JP3856889B2 (ja) 反射型表示装置および電子デバイス
US6562671B2 (en) Semiconductor display device and manufacturing method thereof
US8461630B2 (en) Semiconductor device and manufacturing method thereof
KR100831881B1 (ko) 박막 반도체 장치
US8735893B2 (en) Visible sensing transistor, display panel and manufacturing method thereof
JP2008227368A (ja) 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法
WO2011142061A1 (ja) 薄膜トランジスタ基板及びそれを備えた液晶表示装置
JP4038309B2 (ja) 半導体装置の製造方法、アクティブマトリクス基板の製造方法
JP2004281998A (ja) トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器
JP2000275680A (ja) 反射型液晶表示装置及びそれを用いた表示パネル
JP2000269511A (ja) 半導体装置およびその作製方法
JP3278296B2 (ja) 液晶表示アレイの製造方法
JP2690067B2 (ja) アクティブマトリクス基板
JP5063666B2 (ja) 半導体装置
JP3980118B2 (ja) 液晶表示装置および電子デバイス
JP4202091B2 (ja) アクティブマトリクス型液晶表示装置の作製方法
JP2005166911A (ja) 半導体装置の製造方法、半導体装置、電気光学装置の製造方法、電気光学装置および電子機器
JP4515043B2 (ja) 半導体装置の作製方法
JP4599831B2 (ja) 電気光学装置用基板の製造方法
JP4447584B2 (ja) 表示装置および電子デバイス
JP2005064049A (ja) 薄膜トランジスタ及びその形成方法及びこの薄膜トランジスタを用いて構成される回路及び表示装置
JP2008124104A (ja) 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器
JP2004281878A (ja) 半導体基板の製造方法及びこれにより製造される半導体基板、電気光学装置並びに電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050916

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101111

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees